KR20240041192A

KR20240041192A - 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 데이터 드라이버를 포함하는 전자 기기

Info

Publication number: KR20240041192A
Application number: KR1020220147832A
Authority: KR
Inventors: 이상민; 채세병; 김수빈; 김현창
Original assignee: 삼성디스플레이 주식회사
Priority date: 2022-09-21
Filing date: 2022-11-08
Publication date: 2024-03-29

Abstract

데이터 드라이버는 데이터 신호들을 수신하여 데이터 전압들을 출력하는 출력부들, 배열 제어 신호들을 기초로 N개의 출력부들로 구성된 출력부 그룹들 각각에 제1 배열에 따른 데이터 신호들 또는 제2 배열에 따른 데이터 신호들을 선택적으로 출력하는 출력 제어부들, 및 배열 제어 신호들을 출력 제어부들에 출력하여 출력 제어부들을 제어하는 제어 신호 생성부를 포함한다.

Description

데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 데이터 드라이버를 포함하는 전자 기기{DATA DRIVER, DISPLAY DEVICE HAVING DATA DRIVER, AND ELECTRONIC DEVICE HAVING DATA DRIVER}

본 발명은 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 데이터 드라이버를 포함하는 전자 기기에 관한 것이다. 보다 상세하게는, 출력하는 배열이 변화되는 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 데이터 드라이버를 포함하는 전자 기기에 관한 것이다.

일반적으로, 표시 장치는 표시 패널, 게이트 드라이버, 데이터 드라이버, 및 타이밍 컨트롤러를 포함한다. 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 및 복수의 게이트 라인들 및 복수의 데이터 라인들에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 드라이버는 게이트 라인들에 게이트 신호들을 제공하고, 데이터 드라이버는 데이터 라인들에 데이터 전압들을 제공하며, 타이밍 컨트롤러는 게이트 드라이버 및 데이터 드라이버를 제어한다.

픽셀들 각각은 적색을 표시하는 적색 서브 픽셀, 녹색을 표시하는 녹색 서브 픽셀, 및 청색을 표시하는 청색 서브 픽셀을 포함할 수 있다. 픽셀들은 적색 서브 픽셀, 녹색 서브 픽셀, 및 청색 서브 픽셀의 배열에 따라 다양한 구조를 가질 수 있다. 예를 들어, 픽셀들은 스트라이프(stripe) 구조, 다이아몬드 펜타일(diamond pentil) 구조 등을 가질 수 있다.

다만, 표시 장치에 입력되는 입력 영상 데이터는 픽셀들의 구조에 맞게 입력되지 않을 수 있다. 따라서, 표시 장치는 입력 영상 데이터를 픽셀들의 구조에 맞게 리맵핑(remapping)할 필요가 있을 수 있다.

본 발명의 일 목적은 출력하는 배열이 변화되는 데이터 드라이버를 제공하는 것이다.

본 발명의 다른 목적은 데이터 드라이버를 포함하는 전자 기기를 제공하는 것이다.

본 발명의 또 다른 목적은 데이터 드라이버를 포함하는 표시 장치를 제공하는 것이다.

다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 데이터 드라이버는 데이터 신호들을 수신하여 데이터 전압들을 출력하는 출력부들, 배열 제어 신호들을 기초로 N개의 상기 출력부들로 구성된 출력부 그룹들 각각에 제1 배열에 따른 데이터 신호들 또는 제2 배열에 따른 상기 데이터 신호들을 선택적으로 출력하는 출력 제어부들, 및 상기 배열 제어 신호들을 상기 출력 제어부들에 출력하여 상기 출력 제어부들을 제어하는 제어 신호 생성부를 포함할 수 있다(N은 2이상의 양의 정수).

일 실시예에 있어서, 상기 제어 신호 생성부는 상기 출력 제어부들을 독립적으로 제어할 수 있다.

일 실시예에 있어서, 상기 출력 제어부들 중 제1 출력 제어부는 상기 배열 제어 신호들 중 하나에 응답하여 제1 색에 대한 상기 데이터 신호들을 제1 출력부 또는 제3 출력부에 선택적으로 출력하고, 상기 배열 신호들 중 하나에 응답하여 제2 색에 대한 상기 데이터 신호들을 상기 제1 출력부 또는 상기 제3 출력부에 선택적으로 출력하며, 제3 색에 대한 상기 데이터 신호들을 제2 출력부 및 제4 출력부에 출력할 수 있다.

일 실시예에 있어서, 상기 제1 색은 적색이고, 상기 제2 색은 청색이며, 상기 제3 색은 녹색일 수 있다.

일 실시예에 있어서, 상기 제1 배열 및 상기 제2 배열은 제1 색, 제2 색, 및 제3 색으로 구성되고, 상기 제1 배열은 상기 제1 색, 상기 제3 색, 상기 제2 색, 및 상기 제3 색 순서의 배열이고, 상기 제2 배열은 상기 제2 색, 상기 제3 색, 상기 제1 색, 및 상기 제3 색 순서의 배열일 수 있다.

본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 전자 기기는 표시 모듈, 상기 표시 모듈을 제어하는 보조 프로세서; 및 상기 보조 프로세서에 입력 영상 데이터를 출력하는 메인 프로세서를 포함하고, 상기 표시 모듈은 제1 표시 영역, 상기 제1 표시 영역에 인접한 제2 표시 영역, 및 상기 제2 표시 영역에 인접한 제3 표시 영역을 포함하는 표시 영역, 서브 픽셀들, 제1 팬 아웃 라인들, 제2 팬 아웃 라인들, 및 제3 팬 아웃 라인들을 포함하는 표시 패널, 및 상기 제1 내지 제3 팬 아웃 라인들을 통하여 데이터 라인들에 데이터 전압들을 출력하는 데이터 드라이버를 포함하고, 상기 제1 팬 아웃 라인들은 상기 제1 표시 영역에 배치되는 상기 서브 픽셀들에 연결되는 상기 데이터 라인들에 연결되고, 상기 제2 팬 아웃 라인들은 상기 제2 표시 영역에 배치되는 상기 서브 픽셀들에 연결되는 상기 데이터 라인들에 연결되며, 상기 제3 팬 아웃 라인들은 상기 제3 표시 영역에 배치되는 상기 서브 픽셀들에 연결되는 상기 데이터 라인들에 연결되고, 상기 데이터 드라이버는 데이터 신호들을 수신하여 상기 데이터 전압들을 상기 제1 내지 제3 팬 아웃 라인들에 출력하는 출력부들, 배열 제어 신호들을 기초로 N개의 상기 출력부들로 구성된 출력부 그룹들 각각에 제1 배열에 따른 상기 데이터 신호들 또는 제2 배열에 따른 상기 데이터 신호들을 선택적으로 출력하는 출력 제어부들, 및 상기 배열 제어 신호들을 상기 출력 제어부들에 출력하여 상기 출력 제어부들을 제어하는 제어 신호 생성부를 포함할 수 있다.

일 실시예에 있어서, 상기 제1 팬 아웃 라인들 및 상기 제2 팬 아웃 라인들은 상기 표시 패널의 주변 영역에서 M개 단위로 교번적으로 배열될 수 있다(M은 2이상의 양의 정수).

일 실시예에 있어서, 상기 제1 팬 아웃 라인들에 연결된 상기 출력부들 및 상기 제2 팬 아웃 라인들에 연결된 상기 출력부들은 상기 M개 단위로 교번적으로 배열될 수 있다.

일 실시예에 있어서, 상기 N은 상기 M의 정수배일 수 있다.

일 실시예에 있어서, 상기 데이터 라인들은 제1 색을 표시하는 제1 색 서브 픽셀들 및 제2 색을 표시하는 제2 색 서브 픽셀들에 연결된 데이터 라인들을 포함할 수 있다.

일 실시예에 있어서, 상기 출력 제어부들은 상기 제1 배열에 따른 상기 데이터 신호들을 출력한 후 상기 제2 배열에 따른 상기 데이터 신호들을 출력하고, 상기 제2 배열에 따른 상기 데이터 신호들을 출력한 후 상기 제1 배열에 따른 상기 데이터 신호들을 출력할 수 있다.

일 실시예에 있어서, 상기 출력 제어부들은 제1 출력 제어부 및 상기 제1 출력 제어부에 인접한 제2 출력 제어부를 포함하고, 상기 제1 출력 제어부 및 상기 제2 출력 제어부는 상기 제1 팬 아웃 라인들 및 상기 제2 팬 아웃 라인들에 연결된 상기 출력부 그룹들에 상기 데이터 신호들을 출력하며, 상기 제1 출력 제어부가 상기 제1 배열에 따른 상기 데이터 신호들을 출력하는 경우, 상기 제2 출력 제어부는 상기 제2 배열에 따른 상기 데이터 신호들을 출력하고, 상기 제1 출력 제어부가 상기 제2 배열에 따른 상기 데이터 신호들을 출력하는 경우, 상기 제2 출력 제어부는 상기 제1 배열에 따른 상기 데이터 신호들을 출력할 수 있다.

일 실시예에 있어서, 상기 제3 팬 아웃 라인들에 연결된 상기 출력부 그룹들에 상기 데이터 신호들을 출력하는 상기 출력 제어부들은 동일한 배열에 따른 상기 데이터 신호들을 출력할 수 있다.

일 실시예에 있어서, 상기 제1 팬 아웃 라인들은 상기 표시 영역을 경유하여 상기 데이터 라인들에 연결될 수 있다.

본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 제1 표시 영역, 상기 제1 표시 영역에 인접한 제2 표시 영역, 및 상기 제2 표시 영역에 인접한 제3 표시 영역을 포함하는 표시 영역, 서브 픽셀들, 제1 팬 아웃 라인들, 제2 팬 아웃 라인들, 및 제3 팬 아웃 라인들을 포함하는 표시 패널, 상기 제1 내지 제3 팬 아웃 라인들을 통하여 데이터 라인들에 데이터 전압들을 출력하는 데이터 드라이버, 및 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함하고, 상기 제1 팬 아웃 라인들은 상기 표시 영역을 경유하여 상기 제1 표시 영역에 배치되는 상기 서브 픽셀들에 연결되는 상기 데이터 라인들에 연결되고, 상기 제2 팬 아웃 라인들은 상기 제2 표시 영역에 배치되는 상기 서브 픽셀들에 연결되는 상기 데이터 라인들에 연결되며, 상기 제3 팬 아웃 라인들은 상기 제3 표시 영역에 배치되는 상기 서브 픽셀들에 연결되는 상기 데이터 라인들에 연결되고, 제1 픽셀 행의 상기 서브 픽셀들은 제1 배열에 따른 상기 데이터 전압들을 수신하고, 상기 제1 픽셀 행에 인접한 제2 픽셀 행의 상기 서브 픽셀들은 상기 제1 배열과 상이한 제2 배열에 따른 상기 데이터 전압들을 수신하며, 상기 데이터 드라이버는 상기 제1 배열 다음에 상기 제2 배열을 연결한 제3 배열에 따른 상기 데이터 전압들 또는 상기 제2 배열 다음에 상기 제1 배열을 연결한 제4 배열에 따른 상기 데이터 전압들을 상기 제1 팬 아웃 라인들(FL1) 및 상기 제2 팬 아웃 라인들에 출력할 수 있다.

일 실시예에 있어서, 상기 데이터 드라이버는 데이터 신호들을 수신하여 상기 데이터 전압들을 상기 제1 내지 제3 팬 아웃 라인들에 출력하는 출력부들, 배열 제어 신호들을 기초로 N개의 상기 출력부들로 구성된 출력부 그룹들 각각에 상기 제1 배열에 따른 상기 데이터 신호들 또는 상기 제2 배열에 따른 상기 데이터 신호들을 선택적으로 출력하는 출력 제어부들, 및 상기 배열 제어 신호들을 상기 출력 제어부들에 출력하여 상기 출력 제어부들을 제어하는 제어 신호 생성부를 포함할 수 있다(N은 2이상의 양의 정수).

본 발명의 실시예들에 따른 데이터 드라이버는 데이터 신호들을 수신하여 데이터 전압들을 출력하는 출력부들, 배열 제어 신호들을 기초로 N개의 출력부들로 구성된 출력부 그룹들 각각에 제1 배열에 따른 데이터 신호들 또는 제2 배열에 따른 데이터 신호들을 선택적으로 출력하는 출력 제어부들, 및 배열 제어 신호들을 출력 제어부들에 출력하여 출력 제어부들을 제어하는 제어 신호 생성부를 포함함으로써, 출력부 그룹별로 데이터 신호들이 출력되는 배열을 결정할 수 있다. 이에 따라, 데이터 드라이버는 모든 출력부들을 동시에 스위칭 할 때보다 다양한 배열로 데이터 신호들을 출력할 수 있다.

본 발명의 실시예들에 따른 데이터 드라이버는 출력부 그룹별로 데이터 신호들이 출력되는 배열을 결정함으로써, 서브 픽셀들이 표시하는 색이 픽셀 행들마다 달라짐으로써 요구되는 배열의 스위칭과 제1 팬 아웃 라인들이 표시 영역을 경유함으로써 요구되는 배열의 출력을 별도의 글로벌한 스위치 없이 동시에 수행할 수 있다. 이에 따라, 데이터 드라이버는 사이즈가 감소되고, 전력 손실이 감소될 수 있다.

본 발명의 실시예들에 따른 표시 장치는 표시 패널의 표시 영역을 경유하여 제1 표시 영역에 배치되는 서브 픽셀들에 연결되는 데이터 라인들에 제1 팬 아웃 라인들을 연결함으로써, 표시 패널의 데드 스페이스(즉, 주변 영역)을 감소시킬 수 있다.

본 발명의 실시예들에 따른 표시 장치는 데이터 신호들을 제1 팬 아웃 라인들 및 제2 팬 아웃 라인들의 배열에 상응하여 출력시킴으로써, 팬 아웃 라인들의 배선 꼬임 없이 팬 아웃 라인들을 데이터 라인들에 연결할 수 있다.

다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치의 표시 패널의 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치의 표시 패널의 픽셀들의 일 예를 나타내는 도면이다.
도 4는 도 2의 A 영역의 제1 표시 영역 및 제2 표시 영역의 일 예를 나타내는 도면이다.
도 5는 도 1의 데이터 드라이버의 일 예를 나타내는 도면이다.
도 6은 도 5의 제1 출력 제어부의 일 예를 나타내는 도면이다.
도 7은 도 5의 데이터 드라이버의 동작의 일 예를 나타내는 타이밍도이다.
도 8은 도 1의 표시 장치가 도 4의 제1 팬 아웃 라인들 및 제2 팬 아웃 라인들에 데이터 신호들을 인가하는 일 예를 나타내는 도면이다.
도 9는 도 2의 A 영역의 제3 표시 영역의 일 예를 나타내는 도면이다.
도 10은 도 1의 데이터 드라이버의 일 예를 나타내는 도면이다.
도 11은 도 10의 데이터 드라이버의 동작의 일 예를 나타내는 타이밍도이다.
도 12는 도 1의 표시 장치가 도 9의 제3 팬 아웃 라인들에 데이터 신호들을 인가하는 일 예를 나타내는 도면이다.
도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 14는 도 13의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 표시 장치는 표시 패널(100), 타이밍 컨트롤러(200), 게이트 드라이버(300), 데이터 드라이버(400), 및 전원 전압 생성부(500)를 포함할 수 있다. 일 실시예에서, 타이밍 컨트롤러(200) 및 데이터 드라이버(400)는 하나의 칩에 집적될 수 있다.

표시 패널(100)은 영상을 표시하는 표시 영역 및 표시 영역에 이웃하여 배치되는 주변 영역을 포함할 수 있다. 일 실시예에서, 게이트 드라이버(300)는 주변 영역에 실장될 수 있다. 일 실시예에서, 데이터 드라이버(400)는 주변 영역에 실장될 수 있다.

표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 게이트 라인들(GL)과 데이터 라인들(DL)에 전기적으로 연결된 복수의 픽셀들(P)을 포함할 수 있다. 게이트 라인들(GL) 및 데이터 라인들(DL)은 서로 교차하는 방향으로 연장될 수 있다.

타이밍 컨트롤러(200)는 호스트 프로세서(예를 들어, 그래픽 프로세싱 유닛(graphic processing unit; GPU) 등)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 일 실시예에서, 입력 영상 데이터(IMG)는 백색 영상 데이터를 더 포함할 수 있다. 다른 예를 들어, 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호 및 데이터 인에이블 신호를 포함할 수 있다. 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

타이밍 컨트롤러(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)에 기초하여 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 및 데이터 신호(DATA)를 생성할 수 있다.

타이밍 컨트롤러(200)는 입력 제어 신호(CONT)에 기초하여 게이트 드라이버(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 생성하여 게이트 드라이버(300)로 출력할 수 있다. 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

타이밍 컨트롤러(200)는 입력 제어 신호(CONT)에 기초하여 데이터 드라이버(400)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 생성하여 데이터 드라이버(400)로 출력할 수 있다. 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

타이밍 컨트롤러(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신하여 데이터 신호(DATA)를 생성할 수 있다. 타이밍 컨트롤러(200)는 데이터 신호(DATA)를 데이터 드라이버(400)로 출력할 수 있다.

게이트 드라이버(300)는 타이밍 컨트롤러(200)로부터 입력 받은 제1 제어 신호(CONT1)에 응답하여 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성할 수 있다. 게이트 드라이버(300)는 게이트 신호들을 게이트 라인들(GL)로 출력할 수 있다. 예를 들어, 게이트 드라이버(300)는 게이트 신호들을 게이트 라인들(GL)에 순차적으로 출력할 수 있다.

데이터 드라이버(400)는 타이밍 컨트롤러(200)로부터 제2 제어 신호(CONT2) 및 데이터 신호(DATA)를 입력 받을 수 있다. 데이터 드라이버(400)는 데이터 신호(DATA)를 아날로그 형태의 전압으로 변환한 데이터 전압들을 생성할 수 있다. 데이터 드라이버(400)는 데이터 전압들을 팬 아웃 라인들(FL)을 통하여 데이터 라인(DL)으로 출력할 수 있다.

도 2는 도 1의 표시 장치의 표시 패널(100)의 일 예를 나타내는 도면이다.

도 1 및 도 2를 참조하면, 데이터 드라이버(400)는 주변 영역(PA)에 실장될 수 있다. 데이터 드라이버(400)는 드라이버 구동 칩으로 구현될 수 있다. 일 실시예에서, 드라이버 구동 칩은 타이밍 컨트롤러(200)와 하나의 통합 칩을 구성할 수 있다.

표시 영역(AA)은 제1 표시 영역(AA1), 제1 표시 영역에 인접한 제2 표시 영역(AA2), 및 제2 표시 영역(AA2)에 인접한 제3 표시 영역(AA3)을 포함할 수 있다.

예를 들어, 제1 표시 영역(AA1)은 표시 영역(AA)의 가장자리 영역을 포함할 수 있다. 표시 영역(AA)의 가장자리는 곡선의 구조를 가질 수 있다.

도 3은 도 1의 표시 장치의 표시 패널(100)의 픽셀들(P)의 일 예를 나타내는 도면이다.

도 3을 참조하면, 픽셀들(P)은 제1 색을 표시하는 제1 색 서브 픽셀들(SP_R), 제2 색을 표시하는 제2 색 서브 픽셀들(SP_B), 및 제3 색을 표시하는 제3 색 서브 픽셀들(SP_G)을 포함할 수 있다. 예를 들어, 제1 색은 적색이고, 제2 색은 청색이며, 제3 색은 녹색일 수 있다.

일 실시예에서, 데이터 라인들(DL)은 제1 색을 표시하는 제1 색 서브 픽셀들(SP_R) 및 제2 색을 표시하는 제2 색 서브 픽셀들(SP_B)에 연결된 데이터 라인들(DL)을 포함할 수 있다. 일 실시예에서, 데이터 라인들(DL)은 제3 색을 표시하는 제3 색 서브 픽셀들(SP_G)에 연결된 데이터 라인들(DL)을 포함할 수 있다.

서브 픽셀들(SP_R, SP_B, SP_G)이 표시하는 색이 픽셀 행들(PR[1], PR[2], PR[3])마다 달라질 수 있다. 따라서, 제1 색 서브 픽셀들(SP_R) 및 제2 색 서브 픽셀들(SP_B)에 연결된 데이터 라인들(DL)에 인가되는 데이터 신호들이 픽셀 행들(PR[1], PR[2], PR[3])마다 제1 색 또는 제2 색으로 스위칭되므로, 후술하는 배열 또한 스위칭될 수 있다.

본 실시예에서, 픽셀들(P) 각각을 1개의 제1 색 서브 픽셀, 1개의 제2 색 서브 픽셀, 및 2개의 제3 색 서브 픽셀로 구성된 RGBG 구조로 예시하였으나, 본 발명은 이에 한정되지 않는다. 여기서 R은 제1 색, B는 제2 색, G는 제3 색을 나타낸다.

도 4는 도 2의 A 영역의 제1 표시 영역(AA1) 및 제2 표시 영역(AA2)의 일 예를 나타내는 도면이다.

도 4는 A 영역에서 제3 표시 영역(AA3)에 제1 방향(D1)으로 인접한 제2 표시 영역(AA2) 및 제2 표시 영역(AA2)에 제1 방향(D1)으로 인접한 제1 표시 영역(AA1)을 나타낸다. 도 4의 색들(R, G, B)은 도 3의 제1 픽셀 행(PR[1])에 인가되는 데이터 전압들의 색을 나타낸다.

도 1 내지 도 4를 참조하면, 표시 패널(100)의 주변 영역(PA)에 팬 아웃 라인들(FL1, FL2)이 배열될 수 있다. 표시 패널(100)은 제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)을 포함할 수 있다. 제1 팬 아웃 라인들(FL1)은 제1 표시 영역(AA1)에 배치되는 서브 픽셀들(SP_R, SP_B, SP_G)에 연결되는 데이터 라인들(DL[1], DL[2], ..., DL[8])에 연결될 수 있다. 예를 들어, 제2 팬 아웃 라인들(FL2)은 제2 표시 영역(AA2)에 배치되는 서브 픽셀들(SP_R, SP_B, SP_G)에 연결되는 데이터 라인들(DL[9], DL[10], ..., DL[16])에 연결될 수 있다.

제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)은 표시 패널(100)의 주변 영역(PA)에서 M개 단위(M은 2이상의 양의 정수)로 교번적으로 배열될 수 있다.

예를 들어, M이 2인 경우, 제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)은 제1 방향(D1)으로 제9 데이터 라인(DL[9]), 제8 데이터 라인(DL[8]), 제7 데이터 라인(DL[7]), 제10 데이터 라인(DL[10]), 제11 데이터 라인(DL[11]), 제6 데이터 라인(DL[6]), 제5 데이터 라인(DL[5]), 제12 데이터 라인(DL[12]), 제13 데이터 라인(DL[13]), 제4 데이터 라인(DL[4]), 제3 데이터 라인(DL[3]), 제14 데이터 라인(DL[14]), 제15 데이터 라인(DL[15]), 제2 데이터 라인(DL[2]), 제1 데이터 라인(DL[1]), 및 제16 데이터 라인(DL[16])의 순서로 데이터 라인들(DL)에 연결될 수 있다.

본 실시예에서, 제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)이 2개 단위로 교번적으로 배열되는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다.

데이터 라인들(DL)은 표시 패널(100)의 표시 영역(AA)에 제2 방향(D2)으로 연장될 수 있다. 팬 아웃 라인들(FL)은 데이터 라인들(DL)에 연결될 수 있다.

제1 팬 아웃 라인들(FL1)은 표시 영역(AA) 및 주변 영역(PA)을 경유하여 제1 표시 영역(AA1)의 데이터 라인들(DL[1], DL[2], ..., DL[8])에 연결될 수 있다. 예를 들어, 제1 팬 아웃 라인들(FL1) 및 제1 표시 영역(AA1)의 데이터 라인들(DL[1], DL[2], ..., DL[8])은 서로 다른 평면상에 배치될 수 있다. 예를 들어, 제1 팬 아웃 라인들(FL1) 및 제1 표시 영역(AA1)의 데이터 라인들(DL[1], DL[2], ..., DL[8])은 컨택홀(CNT)을 통해 접촉할 수 있다.

제1 데이터 라인(DL[1])에 연결된 제1 팬 아웃 라인(FL1)은 제2 데이터 라인(DL[2])에 연결된 제1 팬 아웃 라인(FL1)을 감싸는 형상을 가질 수 있다. 제2 데이터 라인(DL2)에 연결된 제1 팬 아웃 라인(FL1)은 제3 데이터 라인(DL[3])에 연결된 제1 팬 아웃 라인(FL1)을 감싸는 형상을 가질 수 있다. 제3 데이터 라인(DL[3])에 연결된 제1 팬 아웃 라인(FL1)은 제4 데이터 라인(DL[4])에 연결된 제1 팬 아웃 라인(FL1)을 감싸는 형상을 가질 수 있다. 제4 데이터 라인(DL[4])에 연결된 제1 팬 아웃 라인(FL1)은 제5 데이터 라인(DL[5])에 연결된 제1 팬 아웃 라인(FL1)을 감싸는 형상을 가질 수 있다. 제5 데이터 라인(DL[5])에 연결된 제1 팬 아웃 라인(FL1)은 제6 데이터 라인(DL[6])에 연결된 제1 팬 아웃 라인(FL1)을 감싸는 형상을 가질 수 있다. 제6 데이터 라인(DL[6])에 연결된 제1 팬 아웃 라인(FL1)은 제7 데이터 라인(DL[7])에 연결된 제1 팬 아웃 라인(FL1)을 감싸는 형상을 가질 수 있다. 제7 데이터 라인(DL[7])에 연결된 제1 팬 아웃 라인(FL1)은 제8 데이터 라인(DL[8])에 연결된 제1 팬 아웃 라인(FL1)을 감싸는 형상을 가질 수 있다.

제2 팬 아웃 라인들(FL2)은 주변 영역(PA)을 경유하여 제2 표시 영역(AA2)의 데이터 라인들(DL[9], DL[10], ..., DL[16])에 연결될 수 있다. 예를 들어, 제2 팬 아웃 라인들(FL2) 및 제2 표시 영역(AA2)의 데이터 라인들(DL[9], DL[10], ..., DL[16])은 서로 다른 평면상에 배치될 수 있다. 예를 들어, 제2 팬 아웃 라인들(FL2) 및 제2 표시 영역(AA2)의 데이터 라인들(DL[9], DL[10], ..., DL[16])은 컨택홀(CNT)을 통해 접촉할 수 있다.

이와 같이, 표시 장치는 표시 영역(AA)을 경유하여 제1 표시 영역(AA1)에 배치되는 서브 픽셀들에 연결되는 데이터 라인들(DL[1], DL[2], ..., DL[8])에 제1 팬 아웃 라인들(FL1)을 연결함으로써, 표시 패널(100)의 데드 스페이스(즉, 주변 영역(PA))를 감소시킬 수 있다.

제1 픽셀 행(PR[1])의 서브 픽셀들(SP_R, SP_B, SP_G)은 제1 배열에 따른 데이터 전압들을 수신하고, 제1 픽셀 행(PR[1])에 인접한 제2 픽셀 행(PR[2])의 서브 픽셀들(SP_R, SP_B, SP_G)은 제1 배열과 상이한 제2 배열에 따른 데이터 전압들을 수신할 수 있다. 그리고, 제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)은 제1 배열 다음에 제2 배열을 연결한 제3 배열에 따른 데이터 전압들 또는 제2 배열 다음에 제1 배열을 연결한 제4 배열에 따른 데이터 전압들을 수신할 수 있다. 예를 들어, 하나의 픽셀 행(PR[1], PR[2], PR[3])의 서브 픽셀들(SP_R, SP_B, SP_G)은 하나의 게이트 라인(GL)에 연결될 수 있다.

예를 들어, 도 3에 나타난 바와 같이, 픽셀들(P)이 RGBG 구조를 갖는 다고 가정한다. 이 경우, 제1 픽셀 행(PR[1])의 서브 픽셀들(SP_R, SP_B, SP_G)은 제1 방향(D1)으로 RGBG 배열에 따른 데이터 전압들을 수신할 수 있다. 그리고, 제2 픽셀 행(PR[2])의 서브 픽셀들(SP_R, SP_B, SP_G)은 제1 방향(D1)으로 BGRG 배열에 따른 데이터 전압들을 수신할 수 있다. 따라서, 도 4에 나타난 바와 같이, 제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)은 제1 픽셀 행(PR[1])에 RGBG 배열 다음에 BGRG 배열을 연결한 RGBGBGRG 배열에 따른 데이터 전압들을 수신할 수 있다. 또한, 제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)은 제2 픽셀 행(PR[2])에 BGRG 배열 다음에 RGBG 배열을 연결한 BGRGRGBG 배열에 따른 데이터 전압들을 수신할 수 있다. 여기서, R은 제1 색, B는 제2 색, G는 제3 색을 나타낸다.

즉, 데이터 드라이버(400)는 제1 배열 다음에 제2 배열을 연결한 제3 배열에 다른 데이터 전압들 또는 제2 배열 다음에 제1 배열을 연결한 제4 배열에 따른 데이터 전압들을 제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)에 출력할 수 있다.

배열은 데이터 신호들(DATA) 또는 데이터 전압들을 표시하는 색들을 나타낼 수 있다. 예를 들어, 데이터 신호들(DATA) 이 제1 방향(D1)으로 RGBG 배열로 인가되는 경우, 제1 색(R)에 대한 데이터 신호(DATA), 제3 색(G)에 대한 데이터 신호(DATA), 제2 색(B)에 대한 데이터 신호(DATA), 및 제3 색(G)에 대한 데이터 신호(DATA)가 제1 방향(D1)의 순서로 인가될 수 있다. 예를 들어, 데이터 전압들 이 제1 방향(D1)으로 RGBG 배열로 인가되는 경우, 제1 색(R)에 대한 데이터 전압, 제3 색(G)에 대한 데이터 전압, 제2 색(B)에 대한 데이터 전압, 및 제3 색(G)에 대한 데이터 전압이 제1 방향(D1)의 순서로 인가될 수 있다.

예를 들어, 제1 픽셀 행(PR[1])에 대하여, 제1 색(R)에 대한 데이터 전압들은 제9 데이터 라인(DL[9]), 제5 데이터 라인(DL[5]), 제 13 데이터 라인(DL[13]), 및 제1 데이터 라인(DL[1])에 인가될 수 있다. 예를 들어, 제1 픽셀 행(PR[1])에 대하여, 제2 색(B)에 대한 데이터 전압들은 제7 데이터 라인(DL[7]), 제11 데이터 라인(DL[11]), 제3 데이터 라인(DL[3]), 및 제15 데이터 라인(DL[15])에 인가될 수 있다. 예를 들어, 제1 픽셀 행(PR[1])에 대하여, 제3 색(G)에 대한 데이터 전압들은 제8 데이터 라인(DL[8]), 제10 데이터 라인(DL[10]), 제6 데이터 라인(DL[6]), 제12 데이터 라인(DL[12]), 제4 데이터 라인(DL[4]), 제14 데이터 라인(DL[14]), 제2 데이터 라인(DL[2]), 및 제16 데이터 라인(DL[16])에 인가될 수 있다.

도 4에서는 설명의 편의상 16개의 데이터 라인들을 도시한 것이며, 표시 패널(100)은 제1 표시 영역(AA1) 및 제2 표시 영역(AA2)에서 16개보다 많은 개수의 데이터 라인들을 포함할 수 있다.

도 5는 도 1의 데이터 드라이버(400)의 일 예를 나타내는 도면이고, 도 6은 도 5의 제1 출력 제어부(410-1)의 일 예를 나타내는 도면이며, 도 7은 도 5의 데이터 드라이버(400)의 동작의 일 예를 나타내는 타이밍도이다.

도 1, 및 도 3 내지 도 7을 참조하면, 데이터 드라이버(400)는 출력부들(CH1, CH2, ..., CH16), 출력 제어부들(410), 및 제어 신호 생성부(420)를 포함할 수 있다.

출력부들(CH1, CH2, ..., CH16)은 데이터 전압들을 출력할 수 있다. 예를 들어, 출력부들(CH1, CH2, ..., CH16)은 출력 제어부들(410)로부터 데이터 신호들(DATA)을 수신하고, 데이터 전압들을 팬 아웃 라인들(FL)에 출력할 수 있다.

출력 제어부들(410)은 배열 제어 신호(CS[1], CS[2], CS[3], CS[4])들을 기초로 N개(N은 2이상의 양의 정수)의 출력부들(CH1, CH2, ..., CH16)로 구성된 출력부 그룹들(CG[1], CG[2], CG[3], CG[4]) 각각에 제1 배열(예를 들어, RGBG)에 따른 데이터 신호들(DATA) 또는 제2 배열(예를 들어, BGRG)에 따른 데이터 신호들(DATA)을 선택적으로 출력할 수 있다.

제1 배열 및 제2 배열은 제1 색(R), 제2 색(B), 및 제3 색(G)으로 구성될 수 있다. 제2 배열은 제1 배열과 비교하여 제1 색(R) 및 제2 색(B)만 상이한 배열일 수 있다. 예를 들어, 제1 배열은 제1 색(R), 제3 색(G), 제2 색(B), 및 제3 색(G) 순서의 배열이고, 제2 배열은 제2 색(B), 제3 색(G), 제1 색(R), 및 제3 색 순서(G)의 배열일 수 있다. 여기서, R은 제1 색, B는 제2 색, G는 제3 색을 나타낸다.

제1 배열 및 제2 배열은 제1 및 제2 팬 아웃 라인들(FL1, FL2)에 연결된 데이터 라인들(DL)에 따라 결정될 수 있다. 예를 들어, 제1 및 제2 팬 아웃 라인들(FL1, FL2)이 제1 방향(D1)으로 제1 색 서브 픽셀들(SP_R) 및 제2 색 서브 픽셀들(SP_B)에 연결된 데이터 라인(DL) 및 제3 색 서브 픽셀들(SP_G)에 연결된 데이터 라인(DL)에 반복적으로 연결되는 경우, 제1 배열은 RGBG이고, 제2 배열은 BGRG일 수 있다. 즉, 제1 배열 및 제2 배열은 제1 및 제2 팬 아웃 라인들(FL1, FL2)에 연결된 데이터 라인들(DL)에 연결된 서브 픽셀들(SP_R, SP_B, SP_G)이 표시하는 색에 따라 결정될 수 있다. 다만, 제1 배열과 제2 배열은 서로 바뀔 수 있다.

출력 제어부들(410)은 제1 배열에 따른 데이터 신호들(DATA)을 출력한 후 제2 배열에 따른 데이터 신호들(DATA)을 출력하고, 제2 배열에 따른 데이터 신호들(DATA)을 출력한 후 제1 배열에 따른 데이터 신호들(DATA)을 출력할 수 있다.

예를 들어, 도 3에 나타난 바와 같이, 픽셀들(P) 각각은 RGBG 구조를 가질 수 있다. 이 경우, 제3 색 서브 픽셀들(SP_G)에 연결된 데이터 라인들(DL)은 픽셀 행들(PR[1], PR[2], PR[3])마다 표시되는 색이 변하지 않을 수 있다. 하지만, 제1 색 서브 픽셀들(SP_R) 및 제2 색 서브 픽셀들(SP_B)에 연결된 데이터 라인들(DL)은 픽셀 행들(PR[1], PR[2], PR[3])마다 표시되는 색이 변할 수 있다. 따라서, 데이터 드라이버(400)는 제1 색(R) 및 제2 색(B)이 상이한 배열들(즉, RGBG 및 BGRG)을 픽셀 행들(PR[1], PR[2], PR[3])마다 교번적으로 출력할 수 있다.

즉, 표시 장치는 서브 픽셀들(SP_R, SP_B, SP_G)이 표시하는 색이 픽셀 행들(PR[1], PR[2], PR[3])마다 달라짐으로써 요구되는 배열의 스위칭을 수행할 수 있다.

출력 제어부들(410)은 제1 출력부 그룹(CG[1])에 데이터 신호들(DATA)을 출력하는 제1 출력 제어부(410-1), 제2 출력부 그룹(CG[2])에 데이터 신호들(DATA)을 출력하는 제2 출력 제어부(410-2), 제3 출력부 그룹(CG[3])에 데이터 신호들(DATA)을 출력하는 제3 출력 제어부(410-3), 및 제4 출력부 그룹(CG[4])에 데이터 신호들(DATA)을 출력하는 제4 출력 제어부(410-4)를 포함할 수 있다.

본 실시예에서, 도 5는 4개의 출력 제어부들(410)을 예시하였으나, 본 발명은 이에 한정되지 않는다.

제1 출력 제어부(410-1)는 배열 제어 신호들 중 하나(즉, CS[1])에 응답하여 제1 색(R)에 대한 데이터 신호들(DATA_R)을 제1 출력부(CH1) 또는 제3 출력부(CH3)에 선택적으로 출력하고, 배열 신호들 중 하나(즉, CS[1])에 응답하여 제2 색(B)에 대한 데이터 신호들(DATA_B)을 제1 출력부(CH1) 또는 제3 출력부(CH3)에 선택적으로 출력하며, 제3 색(G)에 대한 데이터 신호들(DATA_G)을 제2 출력부(CH2) 및 제4 출력부(CH4)에 출력할 수 있다.

제1 출력 제어부(410-1)는 배열 제어 신호들 중 하나(즉, CS[1])에 응답하여 턴-온되는 제1 내지 제4 스위치들(SW1, SW2, SW3, SW4)을 포함할 수 있다.

예를 들어, 제1 및 제4 스위치들(SW1, SW4)은 인가되는 배열 제어 신호(CS[1])가 하이 전압 레벨일 때 턴-온될 수 있다. 예를 들어, 제2 및 제3 스위치들(SW2, SW3)은 인가되는 배열 제어 신호(CS[1])가 로우 전압 레벨일 때 턴-온될 수 있다.

도 6에서 설명의 편의상 제1 출력 제어부(410-1)만을 예시하였으나, 제1 출력 제어부(410-1)를 제외한 출력 제어부들(예를 들어, 제2 내지 제4 출력 제어부(410-2, 410-3, 410-4)) 또한 유사한 구성을 가질 수 있다.

일 실시예에서, 제1 배열 제어 신호(CS[1])가 하이 전압 레벨을 갖는 경우, 제1 출력 제어부(410-1)는 RGBG 배열의 데이터 신호들(DATA)을 출력할 수 있다. 예를 들어, 제1 출력 제어부(410-1)는 제1 색(R)에 대한 데이터 신호(DATA_R), 제3 색(G)에 대한 데이터 신호(DATA_G), 제2 색(B)에 대한 데이터 신호(DATA_B), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제1 내지 제4 출력부(CH1, CH2, CH3, CH4)에 출력할 수 있다.

일 실시예에서, 제1 배열 제어 신호(CS[1])가 로우 전압 레벨을 갖는 경우, 제1 출력 제어부(410-1)는 BGRG 배열을 출력할 수 있다. 예를 들어, 제1 출력 제어부(410-1)는 제2 색(B)에 대한 데이터 신호(DATA_B), 제3 색(G)에 대한 데이터 신호(DATA_G), 제1 색(R)에 대한 데이터 신호(DATA_R), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제1 내지 제4 출력부(CH1, CH2, CH3, CH4)에 출력할 수 있다.

일 실시예에서, 제2 배열 제어 신호(CS[2])가 하이 전압 레벨을 갖는 경우, 제2 출력 제어부(410-2)는 RGBG 배열을 출력할 수 있다. 예를 들어, 제2 출력 제어부(410-2)는 제1 색(R)에 대한 데이터 신호(DATA_R), 제3 색(G)에 대한 데이터 신호(DATA_G), 제2 색(B)에 대한 데이터 신호(DATA_B), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제5 내지 제8 출력부(CH5, CH6, CH7, CH8)에 출력할 수 있다.

일 실시예에서, 제2 배열 제어 신호(CS[2])가 로우 전압 레벨을 갖는 경우, 제2 출력 제어부(410-2)는 BGRG 배열을 출력할 수 있다. 예를 들어, 제2 출력 제어부(410-2)는 제2 색(B)에 대한 데이터 신호(DATA_B), 제3 색(G)에 대한 데이터 신호(DATA_G), 제1 색(R)에 대한 데이터 신호(DATA_R), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제5 내지 제8 출력부(CH5, CH6, CH7, CH8)에 출력할 수 있다.

일 실시예에서, 제3 배열 제어 신호(CS[3])가 하이 전압 레벨을 갖는 경우, 제3 스위치(410-3)는 RGBG 배열을 출력할 수 있다. 예를 들어, 제3 출력 제어부(410-3)는 제1 색(R)에 대한 데이터 신호(DATA_R), 제3 색(G)에 대한 데이터 신호(DATA_G), 제2 색(B)에 대한 데이터 신호(DATA_B), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제9 내지 제12 출력부(CH9, CH10, CH11, CH12)에 출력할 수 있다.

일 실시예에서, 제3 배열 제어 신호(CS[3])가 로우 전압 레벨을 갖는 경우, 제3 출력 제어부(410-3)는 BGRG 배열을 출력할 수 있다. 예를 들어, 제3 출력 제어부(410-3)는 제2 색(B)에 대한 데이터 신호(DATA_B), 제3 색(G)에 대한 데이터 신호(DATA_G), 제1 색(R)에 대한 데이터 신호(DATA_R), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제9 내지 제12 출력부(CH9, CH10, CH11, CH12)에 출력할 수 있다.

일 실시예에서, 제4 배열 제어 신호(CS[4])가 하이 전압 레벨을 갖는 경우, 제4 출력 제어부(410-4)는 RGBG 배열을 출력할 수 있다. 예를 들어, 제4 출력 제어부(410-4)는 제1 색(R)에 대한 데이터 신호(DATA_R), 제3 색(G)에 대한 데이터 신호(DATA_G), 제2 색(B)에 대한 데이터 신호(DATA_B), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제13 내지 제16 출력부(CH13, CH14, CH15, CH16)에 출력할 수 있다.

일 실시예에서, 제4 배열 제어 신호(CS[4])가 로우 전압 레벨을 갖는 경우, 제4 출력 제어부(410-4)는 BGRG 배열을 출력할 수 있다. 제4 출력 제어부(410-4)는 제2 색(B)에 대한 데이터 신호(DATA_B), 제3 색(G)에 대한 데이터 신호(DATA_G), 제1 색(R)에 대한 데이터 신호(DATA_R), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제13 내지 제16 출력부(CH13, CH14, CH15, CH16)에 출력할 수 있다.

제어 신호 생성부(420)는 배열 제어 신호들(CS[1], CS[2], CS[3], CS[4])을 출력 제어부들(410)에 출력하여 출력 제어부들(410)을 제어할 수 있다. 제어 신호 생성부(420)는 출력 제어부들(410) 각각을 제어하기 위한 배열 제어 신호들(CS[1], CS[2], CS[3], CS[4])을 독립적으로 생성할 수 있다. 이에 따라, 제어 신호 생성부(420)는 출력 제어부들(410)을 독립적으로 제어할 수 있다.

표시 장치는 수직 동기 신호(Vsync)에 동기하여 새로운 프레임의 영상을 표시할 수 있다. 표시 장치는 수평 동기 신호(Hsync)에 동기하여 픽셀 행들에 순차적으로 영상을 표시할 수 있다. 따라서, 서브 픽셀들(SP_R, SP_B, SP_G)이 표시하는 색이 픽셀 행들마다 달라짐으로써 요구되는 배열의 스위칭이 수평 동기 신호(Hsync)에 동기하여 수행될 수 있다.

예를 들어, 제어 신호 생성부(420)는 수직 동기 신호(Vsync) 및 수평 동기 신호(Hsync)에 기초하여 배열 제어 신호들(CS[1], CS[2], CS[3], CS[4])을 생성할 수 있다. 다른 예를 들어, 제어 신호 생성부(420)는 외부로부터 별도의 신호를 수신하여 배열 제어 신호들(CS[1], CS[2], CS[3], CS[4])을 생성할 수 있다.

데이터 드라이버(400)는 출력부 그룹(CG[1], CG[2], CG[3], CG[4])별로 데이터 신호들(DATA)이 출력되는 배열(예를 들어, RGBG 또는 BGRG)을 결정할 수 있다. 이에 따라, 데이터 드라이버(400)는 모든 출력부들(CH1, CH2, ..., CH16)을 동시에 스위칭 할 때보다 다양한 배열(예를 들어, RGBGBGRG 또는 BGRGRGBG)으로 데이터 신호들(DATA)을 출력할 수 있다.

도 8은 도 1의 표시 장치가 도 4의 제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)에 데이터 신호들(DATA)을 인가하는 일 예를 나타내는 도면이다.

도 1, 도 3, 도 7, 및 도 8을 참조하면, 출력 제어부들(410)은 제1 출력 제어부(410-1), 제1 출력 제어부(410-1)에 인접한 제2 출력 제어부(410-2), 제2 출력 제어부(410-2)에 인접한 제3 출력 제어부(410-3), 및 제3 출력 제어부(410-3)에 인접한 제4 출력 제어부(410-4)를 포함하고, 제1 내지 제4 출력 제어부(410-1, 410-2, 410-3, 410-4)는 제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)에 연결된 출력부 그룹들(CG[1], CG[2], CG[3], CG[4])에 데이터 신호들(DATA)을 출력할 수 있다.

제1 출력 제어부(410-1)가 제1 배열에 따른 데이터 신호들(DATA)을 출력하는 경우, 제2 출력 제어부(410-2)는 제2 배열에 따른 데이터 신호들(DATA)을 출력하고, 제1 출력 제어부(410-1)가 제2 배열에 따른 데이터 신호들(DATA)을 출력하는 경우, 제2 출력 제어부(410-2)는 제1 배열에 따른 데이터 신호들(DATA)을 출력할 수 있다.

예를 들어, 제1 배열 제어 신호(CS[1])가 하이 전압 레벨인 경우, 제2 배열 제어 신호(CS[2])는 로우 전압 레벨일 수 있다. 예를 들어, 제1 배열 제어 신호(CS[1])가 로우 전압 레벨인 경우, 제2 배열 제어 신호(CS[2])는 하이 전압 레벨일 수 있다.

예를 들어, 제1 출력 제어부(410-1)가 RGBG 배열로 데이터 신호들(DATA)을 출력하는 경우, 제2 출력 제어부(410-2)는 BGRG 배열로 데이터 신호들을 출력할 수 있다.

제2 출력 제어부(410-2)가 제1 배열에 따른 데이터 신호들(DATA)을 출력하는 경우, 제3 출력 제어부(410-3)는 제2 배열에 따른 데이터 신호들(DATA)을 출력하고, 제2 출력 제어부(410-2)가 제2 배열에 따른 데이터 신호들(DATA)을 출력하는 경우, 제3 출력 제어부(410-3)는 제1 배열에 따른 데이터 신호들(DATA)을 출력할 수 있다.

예를 들어, 제2 배열 제어 신호(CS[2])가 하이 전압 레벨인 경우, 제3 배열 제어 신호(CS[3])는 로우 전압 레벨일 수 있다. 예를 들어, 제2 배열 제어 신호(CS[2])가 로우 전압 레벨인 경우, 제3 배열 제어 신호(CS[3])는 하이 전압 레벨일 수 있다.

예를 들어, 제2 출력 제어부(410-2)가 RGBG 배열로 데이터 신호들(DATA)을 출력하는 경우, 제3 출력 제어부(410-3)는 BGRG 배열로 데이터 신호들을 출력할 수 있다.

제3 출력 제어부(410-3)가 제1 배열에 따른 데이터 신호들(DATA)을 출력하는 경우, 제4 출력 제어부(410-4)는 제2 배열에 따른 데이터 신호들(DATA)을 출력하고, 제3 출력 제어부(410-3)가 제2 배열에 따른 데이터 신호들(DATA)을 출력하는 경우, 제4 출력 제어부(410-4)는 제1 배열에 따른 데이터 신호들(DATA)을 출력할 수 있다.

예를 들어, 제3 배열 제어 신호(CS[3])가 하이 전압 레벨인 경우, 제4 배열 제어 신호(CS[4])는 로우 전압 레벨일 수 있다. 예를 들어, 제3 배열 제어 신호(CS[3])가 로우 전압 레벨인 경우, 제4 배열 제어 신호(CS[4])는 하이 전압 레벨일 수 있다.

예를 들어, 제3 출력 제어부(410-3)가 RGBG 배열로 데이터 신호들(DATA)을 출력하는 경우, 제4 출력 제어부(410-4)는 BGRG 배열로 데이터 신호들을 출력할 수 있다.

이와 같이, 제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)에 연결된 출력부 그룹들(CG[1], CG[2], CG[3], CG[4]) 각각은 인접한 출력부 그룹(CG[1], CG[2], CG[3], CG[4])과 다른 배열로 데이터 신호들(DATA)을 출력할 수 있다.

상술하였듯이, 서브 픽셀들(SP_R, SP_B, SP_G)이 표시하는 색이 픽셀 행들(PR[1], PR[2], PR[3])마다 달라지므로, 배열의 스위칭이 요구될 수 있다. 예를 들어, 제1 내지 제4 출력 제어부(410-1, 410-2, 410-3, 410-4)는 첫 번째 픽셀 행(PR[1])에서 RGBG 배열로 데이터 신호들을 출력한 경우, 두 번째 픽셀 행(PR[2])에서 BGRG 배열로 데이터 신호들을 출력할 수 있다. 예를 들어, 제1 내지 제4 출력 제어부(410-1, 410-2, 410-3, 410-4)는 첫 번째 픽셀 행(PR[1])에서 BGRG 배열로 데이터 신호들을 출력한 경우, 두 번째 픽셀 행(PR[2])에서 RGBG 배열로 데이터 신호들을 출력할 수 있다.

상기 배열의 스위칭은 하나의 글로벌한 스위치만으로 수행될 수 있다. 하지만, 도 8에 나타난 바와 같이, 제1 팬 아웃 라인들(FL1)로 인하여 서브 픽셀들(SP_R, SP_B, SP_G)이 배열되는 배열 그대로 팬 아웃 라인들(FL)에 데이터 신호들(DATA)을 출력할 수 없다. 따라서, 모든 출력부 그룹들(CG[1], CG[2], CG[3], CG[4])을 동시에 스위칭하는 글로벌한 하나의 스위치만으로 제1 팬 아웃 라인들(FL1)로 인하여 요구되는 배열(즉, 제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)이 교번적으로 배열됨으로써 요구되는 배열)을 출력하지 못할 수 있다.

이에, 표시 장치는 상기 요구되는 배열의 스위칭 및 상기 제1 팬 아웃 라인들(FL1)로 인하여 요구되는 배열의 출력을 위한 별도의 스위치들을 포함하는 대신에, 출력부 그룹들(CG[1], CG[2], CG[3], CG[4]) 각각을 독립적으로 제어하는 출력 제어부들(410)을 포함할 수 있다. 이에 따라, 표시 장치는 출력부 그룹(CG[1], CG[2], CG[3], CG[4])별로 데이터 신호들(DATA)이 출력되는 배열을 결정할 수 있다. 또한, 별도의 글로벌한 스위치 없이 데이터 신호들(DATA)이 출력되는 배열을 결정함으로써, 데이터 드라이버(400)의 사이즈가 감소되고, 전력 손실이 감소될 수 있다.

제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)은 표시 패널(100)의 주변 영역(PA)에서 M개 단위로 교번적으로 배열될 수 있다. 제1 팬 아웃 라인들(FL1)에 연결된 출력부들(CH2, CH3, CH6, CH7, CH10, CH11, CH14, CH15) 및 제2 팬 아웃 라인들(FL2)에 연결된 출력부들(CH1, CH4, CH5, CH8, CH9, CH12, CH13, CH16)은 M개 단위로 교번적으로 배열될 수 있다. 출력부 그룹들(CG[1], CG[2], CG[3], CG[4])은 N개의 출력부들(CH1, CH2, ..., CH16)로 구성되고, N은 M의 정수배일 수 있다.

예를 들어, 제1 출력부 그룹(CG[1])은 제1 내지 제4 출력부들(CH1, CH2, CH3, CH4)을 포함할 수 있다. 제1 및 제4 출력부들(CH1, CH4)은 제2 팬 아웃 라인들(FL2)에 연결될 수 있다. 제2 및 제3 출력부들(CH2, CH3)은 제1 팬 아웃 라인들(FL1)에 연결될 수 있다.

예를 들어, 제2 출력부 그룹(CG[2])은 제5 내지 제8 출력부들(CH5, CH6, CH7, CH8)을 포함할 수 있다. 제5 및 제8 출력부들(CH5, CH8)은 제2 팬 아웃 라인들(FL2)에 연결될 수 있다. 제6 및 제7 출력부들(CH6, CH7)은 제1 팬 아웃 라인들(FL1)에 연결될 수 있다.

예를 들어, 제3 출력부 그룹(CG[3])은 제9 내지 제12 출력부들(CH9, CH10, CH11, CH12)을 포함할 수 있다. 제9 및 제12 출력부들(CH9, CH12)은 제2 팬 아웃 라인들(FL2)에 연결될 수 있다. 제10 및 제11 출력부들(CH10, CH11)은 제1 팬 아웃 라인들(FL1)에 연결될 수 있다.

예를 들어, 제4 출력부 그룹(CG[4])은 제13 내지 제16 출력부들(CH13, CH14, CH15, CH16)을 포함할 수 있다. 제13 및 제16 출력부들(CH13, CH16)은 제2 팬 아웃 라인들(FL2)에 연결될 수 있다. 제14 및 제15 출력부들(CH14, CH15)은 제1 팬 아웃 라인들(FL1)에 연결될 수 있다.

이와 같이, 표시 장치는 데이터 신호들(DATA)을 제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)의 배열에 상응하여 출력시킴으로써, 팬 아웃 라인들(FL)의 배선 꼬임 없이 팬 아웃 라인들(FL)을 데이터 라인들에 연결할 수 있다.

본 실시예에서, 제1 팬 아웃 라인들(FL1) 및 제2 팬 아웃 라인들(FL2)에 4개의 출력부 그룹들(CG[1], CG[2], CG[3], CG[4])이 연결되는 것으로 예시하였으나, 본 발명은 이에 한정되지 않는다.

도 9는 도 2의 A 영역의 제3 표시 영역(AA3)의 일 예를 나타내는 도면이다.

도 9는 A 영역에서 제2 표시 영역(AA2)에 제1 방향(D1) 인접한 제3 표시 영역(AA3)을 나타낸다. 도 9의 색들(R, G, B)은 도 3의 제1 픽셀 행(PR[1])에 인가되는 데이터 전압들의 색을 나타낸다.

도 1 내지 도 3, 및 도 9를 참조하면, 표시 패널(100)의 주변 영역(PA)에 팬 아웃 라인들(FL1, FL2)이 배열될 수 있다. 표시 패널(100)은 제3 팬 아웃 라인들(FL3)을 포함할 수 있다. 예를 들어, 제3 팬 아웃 라인들(FL3)은 제3 표시 영역(AA3)에 배치되는 서브 픽셀들(SP_R, SP_B, SP_G)에 연결될 수 있다.

제3 팬 아웃 라인들(FL3)은 주변 영역(PA)을 경유하여 제3 표시 영역(AA3)의 데이터 라인들(DL[17], DL[18], ..., DL[28])에 연결될 수 있다. 예를 들어, 제3 팬 아웃 라인들(FL3) 및 제3 표시 영역(AA3)의 데이터 라인들(DL[17], DL[18], ..., DL[28])은 서로 다른 평면상에 배치될 수 있다. 예를 들어, 제3 팬 아웃 라인들(FL3) 및 제3 표시 영역(AA3)의 데이터 라인들(DL[17], DL[18], ..., DL[28])은 컨택홀(CNT)을 통해 접촉할 수 있다.

제1 픽셀 행(PR[1])의 서브 픽셀들(SP_R, SP_B, SP_G)은 제1 배열에 따른 데이터 전압들을 수신하고, 제1 픽셀 행(PR[1])에 인접한 제2 픽셀 행(PR[2])의 서브 픽셀들(SP_R, SP_B, SP_G)은 제1 배열과 상이한 제2 배열에 따른 데이터 전압들을 수신할 수 있다. 그리고, 제3 팬 아웃 라인들(FL3)은 제1 배열에 따른 데이터 전압들 또는 제2 배열에 따른 데이터 전압들을 수신할 수 있다.

예를 들어, 도 3에 나타난 바와 같이, 픽셀들(P)이 RGBG 구조를 갖는다고 가정한다. 이 경우, 제1 픽셀 행(PR[1])의 서브 픽셀들(SP_R, SP_B, SP_G)은 제1 방향(D1)으로 RGBG 배열에 따른 데이터 전압들을 수신할 수 있다. 그리고, 제2 픽셀 행(PR[2])의 서브 픽셀들(SP_R, SP_B, SP_G)은 제1 방향(D1)으로 BGRG 배열에 따른 데이터 전압들을 수신할 수 있다. 따라서, 도 9에 나타난 바와 같이, 제3 팬 아웃 라인들(FL3)은 제1 픽셀 행(PR[1])에 RGBG 배열에 따른 데이터 전압들을 수신할 있다. 또한, 제3 팬 아웃 라인들(FL3)은 제2 픽셀 행(PR[2])에 BGRG 배열에 따른 데이터 전압들을 수신할 수 있다. 여기서, R은 제1 색, B는 제2 색, G는 제3 색을 나타낸다.

즉, 데이터 드라이버(400)는 제1 배열에 따른 데이터 전압들 또는 제2 배열에 따른 데이터 전압들을 제3 팬 아웃 라인들(FL3)에 출력할 수 있다.

예를 들어, 제1 색(R)에 대한 데이터 신호들은 제17 데이터 라인(DL[17]), 제21 데이터 라인(DL[21]), 및 제25 데이터 라인(DL[25])에 인가될 수 있다. 예를 들어, 제2 색(B)에 대한 데이터 신호들은 제19 데이터 라인(DL[19]), 제23 데이터 라인(DL[23]), 및 제27 데이터 라인(DL[27])에 인가될 수 있다. 예를 들어, 제3 색(G)에 대한 데이터 신호들은 제18 데이터 라인(DL[18]), 제20 데이터 라인(DL[20]), 제22 데이터 라인(DL[22]), 제24 데이터 라인(DL[24]), 제26 데이터 라인(DL[26]), 및 제28 데이터 라인(DL[28])에 인가될 수 있다.

도 9에서는 설명의 편의상 12개의 데이터 라인들을 도시한 것이며, 표시 패널(100)은 제3 표시 영역(AA3) 에서 12개보다 많은 개수의 데이터 라인들을 포함할 수 있다.

도 10은 도 1의 데이터 드라이버(400)의 일 예를 나타내는 도면이고, 도 11은 도 10의 데이터 드라이버(400)의 동작의 일 예를 나타내는 타이밍도이고, 도 12는 도 1의 표시 장치가 도 9의 제3 팬 아웃 라인들(FL3)에 데이터 신호들(DATA)을 인가하는 일 예를 나타내는 도면이다.

도 1, 도 3, 도 6, 도 10, 도 11, 및 도 12를 참조하면, 데이터 드라이버(400)는 출력부들(CH17, CH18, ..., CH28), 출력 제어부들(410), 및 제어 신호 생성부(420)를 포함할 수 있다.

출력부들(CH17, CH18, ..., CH28)은 데이터 전압들(DATA)을 출력할 수 있다. 예를 들어, 출력부들(CH17, CH18, ..., CH28)은 출력 제어부들(410)로부터 데이터 신호들(DATA)을 수신하고, 데이터 전압들을 팬 아웃 라인들(FL)에 출력할 수 있다.

출력 제어부들(410)은 배열 제어 신호(CS[5], CS[6], CS[7])들을 기초로 N개의 출력부들(CH17, CH18, ..., CH28)로 구성된 출력부 그룹들(CG[5], CG[6], CG[7]) 각각에 제1 배열(예를 들어, RGBG)에 따른 데이터 신호들(DATA) 또는 제2 배열(예를 들어, BGRG)에 따른 데이터 신호들(DATA)을 선택적으로 출력할 수 있다.

제5 내지 제7 출력 제어부들(410-5, 410-6, 410-7)은 제1 출력 제어부(410-1)와 유사한 구성을 가지므로, 중복되는 설명은 생략한다.

출력 제어부들(410)은 제5 출력 제어부(410-5), 제5 출력 제어부(410-5)에 인접한 제6 출력 제어부(410-6), 및 제6 출력 제어부(410-6)에 인접한 제7 출력 제어부(410-7)를 포함하고, 제5 내지 제7 출력 제어부(410-5, 410-6, 410-7)는 제3 팬 아웃 라인들(FL3)에 연결된 출력부 그룹들(CG[5], CG[6], CG[7])에 데이터 신호들(DATA)을 출력할 수 있다.

출력 제어부들(410)은 제5 출력부 그룹(CG[5])에 데이터 신호들(DATA)을 출력하는 제5 출력 제어부(410-5), 제6 출력부 그룹(CG[6])에 데이터 신호들(DATA)을 출력하는 제6 출력 제어부(410-6), 및 제7 출력부 그룹(CG[7])에 데이터 신호들(DATA)을 출력하는 제7 출력 제어부(410-7) 를 포함할 수 있다.

예를 들어, 제5 출력 제어부(410-5)는 제17 내지 제20 출력부들(CH17, CH18, CH19, CH20)에 데이터 신호들(DATA)을 출력할 수 있다. 제6 출력 제어부(410-6)는 제21 내지 제24 출력부들(CH21, CH22, CH23, CH24)에 데이터 신호들(DATA)을 출력할 수 있다. 제7 출력 제어부(410-7)는 제25 내지 제28 출력부들(CH25, CH26, CH27, CH28)에 데이터 신호들(DATA)을 출력할 수 있다.

일 실시예에서, 제5 배열 제어 신호(CS[5])가 하이 전압 레벨을 갖는 경우, 제5 출력 제어부(410-5)는 RGBG 배열의 데이터 신호들(DATA)을 출력할 수 있다. 예를 들어, 제5 출력 제어부(410-5)는 제1 색(R)에 대한 데이터 신호(DATA_R), 제3 색(G)에 대한 데이터 신호(DATA_G), 제2 색(B)에 대한 데이터 신호(DATA_B), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제17 내지 제20 출력부(CH17, CH18, CH19, CH20)에 출력할 수 있다.

일 실시예에서, 제5 배열 제어 신호(CS[5])가 로우 전압 레벨을 갖는 경우, 제5 출력 제어부(410-5)는 BGRG 배열을 출력할 수 있다. 예를 들어, 제5 출력 제어부(410-5)는 제2 색(B)에 대한 데이터 신호(DATA_B), 제3 색(G)에 대한 데이터 신호(DATA_G), 제1 색(R)에 대한 데이터 신호(DATA_R), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제17 내지 제20 출력부(CH17, CH18, CH19, CH20)에 출력할 수 있다.

일 실시예에서, 제6 배열 제어 신호(CS[6])가 하이 전압 레벨을 갖는 경우, 제6 출력 제어부(410-6)는 RGBG 배열을 출력할 수 있다. 예를 들어, 제6 출력 제어부(410-6)는 제1 색(R)에 대한 데이터 신호(DATA_R), 제3 색(G)에 대한 데이터 신호(DATA_G), 제2 색(B)에 대한 데이터 신호(DATA_B), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제21 내지 제24 출력부(CH21, CH22, CH23, CH24)에 출력할 수 있다.

일 실시예에서, 제6 배열 제어 신호(CS[6])가 로우 전압 레벨을 갖는 경우, 제6 출력 제어부(410-6)는 BGRG 배열을 출력할 수 있다. 예를 들어, 제6 출력 제어부(410-6)는 제2 색(B)에 대한 데이터 신호(DATA_B), 제3 색(G)에 대한 데이터 신호(DATA_G), 제1 색(R)에 대한 데이터 신호(DATA_R), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제21 내지 제24 출력부(CH21, CH22, CH23, CH24)에 출력할 수 있다.

일 실시예에서, 제7 배열 제어 신호(CS[7])가 하이 전압 레벨을 갖는 경우, 제7 스위치(410-7)는 RGBG 배열을 출력할 수 있다. 예를 들어, 제7 출력 제어부(410-7)는 제1 색(R)에 대한 데이터 신호(DATA_R), 제3 색(G)에 대한 데이터 신호(DATA_G), 제2 색(B)에 대한 데이터 신호(DATA_B), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제25 내지 제28 출력부(CH25, CH26, CH27, CH28)에 출력할 수 있다.

일 실시예에서, 제7 배열 제어 신호(CS[7])가 로우 전압 레벨을 갖는 경우, 제7 출력 제어부(410-7)는 BGRG 배열을 출력할 수 있다. 예를 들어, 제7 출력 제어부(410-7)는 제2 색(B)에 대한 데이터 신호(DATA_B), 제3 색(G)에 대한 데이터 신호(DATA_G), 제1 색(R)에 대한 데이터 신호(DATA_R), 및 제3 색(G)에 대한 데이터 신호(DATA_G)을 순서대로 제25 내지 제28 출력부(CH25, CH26, CH27, CH28)에 출력할 수 있다.

도 12에 나타난 바와 같이, 데이터 드라이버(400)는 제3 팬 아웃 라인들(FL3) 사이에 제1 팬 아웃 라인들(FL1)이 없으므로, 제3 표시 영역(AA3)에 서브 픽셀들(SP_R, SP_B, SP_G)이 배열되는 배열 그대로 데이터 전압들을 출력할 수 있다. 따라서, 제3 팬 아웃 라인들(FL3)에 연결된 출력부 그룹들(CG[5], CG[6], CG[7])에 데이터 신호들(DATA)을 출력하는 출력 제어부들(410-5, 410-6, 410-7)은 동일한 배열에 따른 데이터 신호들(DATA)을 출력할 수 있다.

예를 들어, 제5 배열 제어 신호(CS[5])가 하이 전압 레벨인 경우, 제6 및 제7 배열 제어 신호들(CS[6], CS[7])은 하이 전압 레벨일 수 있다. 예를 들어, 제5 배열 제어 신호(CS[5])가 로우 전압 레벨인 경우, 제6 및 제7 배열 제어 신호들(CS[6], CS[7])은 로우 전압 레벨일 수 있다.

예를 들어, 제5 출력 제어부(410-5)가 RGBG 배열로 데이터 신호들(DATA)을 출력하는 경우, 제6 및 제7 출력 제어부들(410-6, 410-7)은 RGBG 배열로 데이터 신호들(DATA)을 출력할 수 있다. 예를 들어, 제5 출력 제어부(410-5)가 BGRG 배열로 데이터 신호들(DATA)을 출력하는 경우, 제6 및 제7 출력 제어부들(410-6, 410-7)은 BGRG 배열로 데이터 신호들(DATA)을 출력할 수 있다.

제어 신호 생성부(420)는 배열 제어 신호들(CS[5], CS[6], CS[7])을 출력 제어부들(410)에 출력하여 출력 제어부들(410)을 제어할 수 있다. 제어 신호 생성부(420)는 출력 제어부들(410) 각각을 제어하기 위한 배열 제어 신호들(CS[5], CS[6], CS[7])을 독립적으로 생성할 수 있다. 이에 따라, 제어 신호 생성부(420)는 출력 제어부들(410)을 독립적으로 제어할 수 있다.

본 실시예에서, 제3 팬 아웃 라인들(FL3)에 3개의 출력부 그룹들(CG[5], CG[6], CG[7])이 연결되는 것으로 예시하였으나, 본 발명은 이에 한정되지 않는다.

도 13은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 14는 도 13의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.

도 13 및 도 14를 참조하면, 전자 기기(1000)는 운영체제 내에서 표시 모듈(1400)을 통해서 다양한 정보를 출력한다. 프로세서(1100)가 메모리(1200)에 저장된 어플리케이션을 실행시키면, 표시 모듈(1400)은 표시 패널(1410)을 통해 어플리케이션 정보를 사용자에게 제공한다. 이 때, 표시 패널(1410)는 도 1의 표시 패널일 수 있다.

프로세서(1100)는 입력 모듈(1300) 또는 센서 모듈(1610)을 통해 외부 입력을 획득하고, 외부 입력에 대응하는 어플리케이션을 실행시킨다. 예를 들어, 사용자가 표시 패널(1410)에 표시된 카메라 아이콘을 선택한 경우, 프로세서(1100)는 입력 센서(1610-2)을 통해서 사용자 입력을 획득하고, 카메라 모듈(1710)을 활성화시킨다. 프로세서(1100)는 카메라 모듈(1710)을 통해 획득한 촬영 이미지에 대응하는 데이터 신호를 표시 모듈(1400)에 전달한다. 표시 모듈(1400)은 촬영 이미지에 대응하는 이미지를 표시 패널(1410) 통해 표시할 수 있다.

또 다른 예로, 표시 모듈(1400)에서 개인 정보 인증이 실행되는 경우, 지문센서(1610-1)는 입력된 지문 정보를 입력 데이터로써 획득한다. 프로세서(1100)는 지문센서(1610-1)를 통해 획득한 입력 데이터를 메모리(1200)에 저장된 인증 데이터와 비교하고, 비교 결과에 따라 어플리케이션을 실행한다. 표시 모듈(1400)은 어플리케이션의 로직에 따라 실행된 정보를 표시 패널(1410)을 통해 표시할 수 있다.

또 다른 예로, 표시 모듈(1400)에 표시된 음악 스트리밍 아이콘이 선택된 경우, 프로세서(1100)는 입력 센서(1610-2)을 통해서 사용자 입력을 획득하고, 메모리(1200)에 저장된 음악 스트리밍 어플리케이션을 활성화시킨다. 음악 스트리밍 어플리케이션에서 음악 실행 명령이 입력되면 프로세서(1100)는 음향 출력 모듈(1630)을 활성화시켜 음악 실행 명령에 부합하는 음향 정보를 사용자에게 제공한다.

이상에서, 전자 기기(1000)이 동작을 간략히 설명하였다. 이하에서 전자 기기(1000)의 구성에 대해 상세히 설명한다. 후술하는 전자 기기(1000)의 구성들 중 일부는 일체화되어 하나의 구성으로 제공될 수 있고, 하나의 구성이 2 이상의 구성으로 분리되어 제공될 수도 있다.

전자 기기(1000)는 네트워크(예컨대, 근거리 무선 통신 네트워크 또는 원거리 무선 통신 네트워크)를 통하여 외부 전자 기기(2000)와 통신할 수 있다. 일 실시예에 따르면, 전자 기기(1000)는 프로세서(1100), 메모리(1200), 입력 모듈(1300), 표시 모듈(1400), 전원 모듈(1500), 내장형 모듈(1600), 및 외장형 모듈(1700)을 포함할 수 있다. 일 실시예에 따르면, 전자 기기(1000)는 상술한 구성요소들 중 적어도 하나가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 일 실시예에 따르면, 상술한 구성요소들 중 일부의 구성요소는(예컨대, 센서 모듈(1610), 안테나 모듈(1620), 또는 음향 출력 모듈(1630))은 다른 하나의 구성요소(예컨대, 표시 모듈(1400))에 통합될 수 있다.

프로세서(1100)는, 소프트웨어를 실행하여 프로세서(1100)에 연결된 전자 기기(1000)의 적어도 하나의 다른 구성요소(예컨대, 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(1100)는 다른 구성요소(예컨대, 입력 모듈(1300), 센서 모듈(1610) 또는 통신 모듈(1730))로부터 수신된 명령 또는 데이터를 휘발성 메모리(1210)에 저장하고, 휘발성 메모리(1210)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터는 비휘발성 메모리(1220)에 저장될 수 있다.

프로세서(1100)는 메인 프로세서(1110)와 보조 프로세서(1120)를 포함할 수 있다. 메인 프로세서(1110)는 중앙처리장치(1110-1, CPU: central processing unit) 또는 어플리케이션 프로세서(AP: application processor) 중 하나 이상을 포함할 수 있다. 메인 프로세서(1110)는 그래픽처리장치(1110-2, GPU: graphic processing unit), 커뮤니케이션 프로세서(CP: communication processor), 및 이미지 신호 프로세서(ISP: image signal processor) 중 어느 하나 이상을 더 포함할 수도 있다. 메인 프로세서(1110)는 신경망 처리 장치(1110-3, NPU: neural processing unit)를 더 포함할 수도 있다. 신경망 처리 장치는 인공지능 모델의 처리에 특화된 프로세서로, 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 상술한 처리 장치(processing unit) 및 프로세서 중 적어도 두 개가 하나의 통합된 구성(예컨대, 단일 칩)으로 구현되거나, 각각이 독립된 구성(예컨대, 복수 개의 칩)으로 구현될 수 있다.

보조 프로세서(1120)는 컨트롤러(1120-1)를 포함할 수 있다. 컨트롤러(1120-1)는 인터페이스 변환 회로 및 타이밍 제어 회로를 포함할 수 있다. 컨트롤러(1120-1)는 메인 프로세서(1110)로부터 입력 영상 데이터를 수신하고, 표시 모듈(1400)과의 인터페이스 사양에 맞도록 입력 영상 데이터의 데이터 포맷을 변환하여 데이터 신호를 출력한다. 컨트롤러(1120-1)는 표시 모듈(1400)의 구동에 필요한 각종 제어 신호를 출력할 수 있다.

보조 프로세서(1120)는 데이터 변환회로(1120-2), 감마 보정회로(1120-3), 렌더링 회로(1120-4) 등을 더 포함할 수 있다. 데이터 변환회로(1120-2)는 컨트롤러(1120-1)로부터 데이터 신호를 수신하고, 전자 기기(1000)의 특성 또는 사용자의 설정 등에 따라 원하는 휘도로 영상이 표시되도록 데이터 신호를 보상하거나, 소비 전력의 저감 또는 잔상 보상 등을 위해 데이터 신호를 변환할 수 있다. 감마 보정회로(1120-3)는 전자 기기(1000)에 표시되는 영상이 원하는 감마 특성을 갖도록 데이터 신호 또는 감마 기준 전압 등을 변환할 수 있다. 렌더링 회로(1120-4)는 컨트롤러(1120-1)로부터 데이터 신호를 수신하고, 전자 기기(1000)에 적용되는 표시 패널(1410)의 화소 배치 등을 고려하여 데이터 신호를 렌더링할 수 있다. 데이터 변환회로(1120-2), 감마 보정회로(1120-3), 렌더링 회로(1120-4) 중 적어도 하나는 다른 구성요소(예컨대, 메인 프로세서(1110) 또는 컨트롤러(1120-1))에 통합될 수 있다.

컨트롤러(1120-1), 데이터 변환회로(1120-2), 감마 보정회로(1120-3), 렌더링 회로(1120-4) 중 적어도 하나는 후술하는 데이터 드라이버(1430)에 통합될 수도 있다.

이 때, 보조 프로세서(1120)는 도 1의 타이밍 컨트롤러일 수 있다.

메모리(1200)는 전자 기기(1000)의 적어도 하나의 구성 요소(예컨대, 프로세서(1100) 또는 센서 모듈(1610))에 의해 사용되는 다양한 데이터 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 저장할 수 있다. 메모리(1200)는 휘발성 메모리(1210) 및 비휘발성 메모리(1220) 중 적어도 하나 이상을 포함할 수 있다.

입력 모듈(1300)은 전자 기기(1000)의 구성 요소(예컨대, 프로세서(1100), 센서 모듈(1610) 또는 음향 출력 모듈(1630))에 사용될 명령 또는 데이터를 전자 기기(1000)의 외부(예컨대, 사용자 또는 외부의 전자 기기(2000))로부터 수신할 수 있다.

입력 모듈(1300)은 사용자로부터 명령 또는 데이터가 입력되는 제1 입력 모듈(1310) 및 외부 전자 기기(2000)로부터 명령 또는 데이터가 입력되는 제2 입력 모듈(1320)을 포함할 수 있다. 제1 입력 모듈(1310)은 마이크, 마우스, 키보드, 키(예컨대, 버튼) 또는 펜(예컨대, 패시브 펜 또는 액티브 펜)을 포함할 수 있다. 제2 입력 모듈(1320)은 외부 전자 기기(2000)와 유선 또는 무선으로 연결할 수 있는 지정된 프로토콜을 지원할 수 있다. 일 실시 예에 따르면, 제2 입력 모듈(1320)은 HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 제2 입력 모듈(1320)은 외부 전자 기기(2000)와 물리적으로 연결시킬 수 있는 커넥터, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예컨대, 헤드폰 커넥터)를 포함할 수 있다.

표시 모듈(1400)은 사용자에게 시각적으로 정보를 제공한다. 표시 모듈(1400)은 표시 패널(1410), 게이트 드라이버(1420), 및 데이터 드라이버(1430)을 포함할 수 있다. 표시 모듈(1400)은 표시 패널(1410)을 보호하기 위한 윈도우, 샤시, 브라켓을 더 포함할 수 있다. 이 때, 게이트 드라이버(1420) 및 데이터 드라이버(1430)는 도 1의 게이트 드라이버 및 데이터 드라이버일 수 있다.

표시 패널(1410)은 액정 표시 패널, 유기 발광 표시 패널, 또는 무기 발광 표시 패널을 포함할 수 있으며, 표시 패널(1410)의 종류는 특별히 제한되지 않는다. 표시 패널(1410)은 리지드 타입이거나, 롤링이 가능하거나 폴딩이 가능한 플렉서블 타입일수 있다. 표시 모듈(1400)은 표시 패널(1410)을 지지하는 서포터, 브라켓, 또는 방열부재 등을 더 포함할 수 있다.

게이트 드라이버(1420)는 구동칩으로써 표시 패널(1410)에 실장될 수 있다. 또한, 게이트 드라이버(1420)는 표시 패널(1410)에 집적화될 수 있다. 예컨대, 게이트 드라이버(1420)는 표시 패널(1410)에 내제화된 ASG(Amorphous Silicon TFT Gate driver circuit), LTPS(Low Temperature Polycrystaline Silicon) TFT Gate driver circuit 또는 OSG(Oxide Semiconductor TFT Gate driver circuit)을 포함할 수 있다. 게이트 드라이버(1420)는 컨트롤러(1120-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 표시 패널(1410)에 게이트 신호들을 출력한다.

표시 패널(1410)은 에미션 드라이버를 더 포함할 수 있다. 에미션 드라이버는 컨트롤러(1120-1)로부터 수신한 제어 신호에 응답하여 표시 패널(1410)에 에미션 신호를 출력한다. 에미션 드라이버는 게이트 드라이버(1420)와 구별되어 형성되거나, 게이트 드라이버(1420)에 통합될 수 있다.

데이터 드라이버(1430)는 컨트롤러(1120-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 데이터 신호를 아날로그 전압(예컨대, 데이터 신호)으로 변환한 후 표시 패널(1410)에 데이터 신호들을 출력한다.

데이터 드라이버(1430)는 다른 구성요소(예컨대, 컨트롤러(1120-1))에 통합될 수 있다. 상술한 컨트롤러(1120-1)의 인터페이스 변환 회로 및 타이밍 제어 회로의 기능은 데이터 드라이버(1430)에 통합될 수도 있다.

표시 모듈(1400)은 발광 드라이버 및 전압 발생회로 등을 더 포함할 수 있다. 전압 발생회로는 표시 패널(1410)의 구동에 필요한 각종 전압들을 출력할 수 있다.

전원 모듈(1500)은 전자 기기(1000)의 구성 요소에 전력을 공급한다. 전원 모듈(1500)은 전원 전압을 충전하는 배터리를 포함할 수 있다. 배터리는 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 전원 모듈(1500)은 PMIC(power management integrated circuit)를 포함할 수 있다. PMIC는 상술한 모듈 및 후술하는 모듈 각각에 최적화된 전원을 공급한다. 전원 모듈(1500)은 배터리와 전기적으로 연결된 무선 전력 송수신 부재를 포함할 수 있다. 무선 전력 송수신 부재는 코일 형태의 복수의 안테나 방사체를 포함할 수 있다.

전자 기기(1000)는 내장형 모듈(1600)과 외장형 모듈(1700)을 더 포함할 수 있다. 내장형 모듈(1600)은 센서 모듈(1610), 안테나 모듈(1620), 및 음향 출력 모듈(1630)을 포함할 수 있다. 외장형 모듈(1700)은 카메라 모듈(1710), 라이트 모듈(1720), 및 통신 모듈(1730)을 포함할 수 있다.

센서 모듈(1610)은 사용자의 신체에 의한 입력 또는 제1 입력 모듈(1310) 중 펜에 의한 입력을 감지하고, 상기 입력에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(1610)은 지문 센서(1610-1), 입력 센서(1610-2), 및 디지타이저(1610-3) 중 적어도 어느 하나 이상을 포함할 수 있다.

지문 센서(1610-1)는 사용자의 지문에 대응하는 데이터 값을 생성할 수 있다. 지문 센서(1610-1)는 광 방식 또는 정전 용량 방식의 지문 센서 중 어느 하나를 포함할 수 있다.

입력 센서(1610-2)는 사용자의 신체에 의한 입력 또는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생성할 수 있다. 입력 센서(1610-2)는 입력에 의한 정전용량 변화량을 데이터 값으로 생성한다. 입력 센서(1610-2)는 패시브 펜에 의한 입력을 감지하거나, 액티브 펜과 데이터를 송수신할 수 있다.

입력 센서(1610-2)는 혈압, 수분, 또는 체지방과 같은 생체 신호를 측정할 수도 있다. 예컨대, 사용자가 센서층 또는 센싱 패널에 신체 일부를 접촉하고 일정한 시간 동안 움직이지 않는 경우, 신체 일부에 의한 전기장(electric field) 변화에 기초하여, 입력 센서(1610-2)는 생체 신호를 감지하여 사용자가 원하는 정보를 표시 모듈(1400)로 출력할 수 있다.

디지타이저(1610-3)는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생성할 수 있다. 디지타이저(1610-3)는 입력에 의한 전자기 변화량을 데이터 값으로 생성한다. 디지타이저(1610-3)는 패시브 펜에 의한 입력을 감지하거나, 액티브 펜과 데이터를 송수신할 수 있다.

지문 센서(1610-1), 입력 센서(1610-2), 및 디지타이저(1610-3) 중 적어도 하나는 연속공정을 통해 표시 패널(1410) 상에 형성된 센서층으로 구현될 수도 있다. 지문 센서(1610-1), 입력 센서(1610-2), 및 디지타이저(1610-3)는 표시 패널(1410)의 상측에 배치될 수 있고, 지문 센서(1610-1), 입력 센서(1610-2), 및 디지타이저(1610-3) 중 어느 하나, 예컨대 디지타이저(1610-3)는 표시 패널(1410)의 하측에 배치될 수 있다.

지문 센서(1610-1), 입력 센서(1610-2), 및 디지타이저(1610-3) 중 적어도 2 이상은 동일한 공정을 통해서 하나의 센싱 패널로 일체화되도록 형성될 수 있다. 하나의 센싱 패널로 일체화될 경우, 센싱 패널은 표시 패널(1410)과 표시 패널(1410)의 상측에 배치되는 윈도우 사이에 배치될 수 있다. 일 실시예에 따르면, 센싱 패널은 윈도우 상에 배치될 수도 있으며, 센싱 패널의 위치는 특별히 제한되지 않는다.

지문 센서(1610-1), 입력 센서(1610-2), 및 디지타이저(1610-3) 중 적어도 하나는 표시 패널(1410)에 내장될 수 있다. 즉, 표시 패널(1410)에 포함된 소자들(예를 들어, 발광 소자, 트랜지스터 등)을 형성하는 공정을 통해 지문 센서(1610-1), 입력 센서(1610-2), 및 디지타이저(1610-3) 중 적어도 하나를 동시에 형성할 수 있다.

그밖에 센서 모듈(1610)은 전자 기기(1000)의 내부 상태 또는 외부 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(1610)은 예를 들어 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 더 포함할 수 있다.

안테나 모듈(1620)은 신호 또는 전력을 외부로 송신하거나 외부로부터 수신하기 위한 하나 이상의 안테나들을 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(1730)은 통신 방식에 적합한 안테나를 통하여 신호를 외부 전자 기기로 송신하거나, 외부 전자 기기로부터 수신할 수 있다. 안테나 모듈(1620)의 안테나 패턴은 표시 모듈(1400)의 하나의 구성(예컨대 표시 패널(1410)) 또는 입력 센서(1610-2) 등에 일체화될 수도 있다.

음향 출력 모듈(1630)는 음향 신호를 전자 기기(1000)의 외부로 출력하기 위한 장치로서, 예를 들면, 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용되는 스피커와 전화 수신 전용으로 사용되는 리시버를 포함할 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 일체 또는 별도로 형성될 수 있다. 음향 출력 모듈(1630)의 음향 출력 패턴은 표시 모듈(1400)에 일체화될 수도 있다.

카메라 모듈(1710)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(1710)은 하나 이상의 렌즈, 이미지 센서, 또는 이미지 시그널 프로세서를 포함할 수 있다. 카메라 모듈(1710)은 사용자의 유무, 사용자의 위치, 사용자의 시선 등을 측정할 수 있는 적외선 카메라를 더 포함할 수 있다.

라이트 모듈(1720)은 광을 제공할 수 있다. 라이트 모듈(1720)은 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 라이트 모듈(1720)은 카메라 모듈(1710)과 연동하여 동작하거나 독립적으로 동작할 수 있다.

통신 모듈(1730)은 전자 기기(1000)와 외부 전자 기기(2000) 사이의 유선 또는 무선 통신 채널의 수립, 및 수립된 통신 출력부를 통한 통신 수행을 지원할 수 있다. 통신 모듈(1730)은 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈과 같은 무선 통신 모듈과 LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈과 같은 유선 통신 모듈 중 어는 하나를 포함하거나 모두 포함할 수 있다. 통신 모듈(1730)은 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크 또는 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예컨대, LAN 또는 WAN)와 같은 원거리 통신 네트워크를 통하여 외부 전자 기기(2000)와 통신할 수 있다. 상술한 여러 종류의 통신 모듈(1730)은 하나의 칩으로 구현되거나 또는 각각 별도의 칩으로 구현될 수 있다.

입력 모듈(1300), 센서 모듈(1610), 카메라 모듈(1710) 등은 프로세서(1100)와 연동하여 표시 모듈(1400)의 동작을 제어하는데 활용될 수 있다.

프로세서(1100)는 입력 모듈(1300)로부터 수신된 입력 데이터에 근거하여, 표시 모듈(1400), 음향 출력 모듈(1630), 카메라 모듈(1710), 또는 라이트 모듈(1720)에 명령 또는 데이터를 출력한다. 예컨대, 프로세서(1100)는 마우스 또는 액티브 펜 등을 통해 인가된 입력 데이터에 대응하여 데이터 신호를 생성하여 표시 모듈(1400)에 출력하거나, 입력 데이터에 대응하여 명령 데이터를 생성하여 카메라 모듈(1710) 또는 라이트 모듈(1720)에 출력할 수 있다. 프로세서(1100)는 입력 모듈(1300)로부터 일정 시간동안 입력 데이터가 수신되지 않을 경우, 전자 기기(1000)의 동작 모드를 저전력 모드 또는 슬립 모드(sleep mode)로 전환시켜 전자 기기(1000)에서 소비되는 전력을 저감시킬 수 있다.

프로세서(1100)는 센서 모듈(1610)로부터 수신된 센싱 데이터에 근거하여, 표시 모듈(1400), 음향 출력 모듈(1630), 카메라 모듈(1710), 또는 라이트 모듈(1720)에 명령 또는 데이터를 출력한다. 예컨대, 프로세서(1100)는 지문 센서(1610-1)에 의해 인가된 인증 데이터를 메모리(1200)에 저장된 인증 데이터와 비교한 후, 비교 결과에 따라 어플리케이션을 실행할 수 있다. 프로세서(1100)는 입력 센서(1610-2) 또는 디지타이저(1610-3)에 의해 감지된 센싱 데이터에 근거하여 명령을 실행하거나 대응하는 데이터 신호를 표시 모듈(1400)에 출력할 수 있다. 센서 모듈(1610)에 온도 센서가 포함되는 경우, 프로세서(1100)는 센서 모듈(1610)로부터 측정된 온도에 대한 온도 데이터를 수신하고, 온도 데이터를 근거로 데이터 신호에 대한 휘도 보정 등을 더 실시할 수 있다.

프로세서(1100)는 카메라 모듈(1710)로부터 사용자의 유무, 사용자의 위치, 사용자의 시선 등에 대한 측정 데이터를 수신할 수 있다. 프로세서(1100)는 측정 데이터를 근거로 데이터 신호에 대한 휘도 보정 등을 더 실시할 수 있다. 예컨대, 카메라 모듈(1710)로부터의 입력을 통해 사용자의 유무를 판단한 프로세서(1100)는 데이터 변환회로(1120-2) 또는 감마 보정회로(1120-3)를 통해 휘도가 보정된 데이터 신호를 표시 모듈(1400)에 출력할 수 있다.

상기 구성 요소들 중 일부 구성 요소들은 주변 기기들간 통신 방식, 예컨대, 버스, GPIO(general purpose input/output), SPI(serial peripheral interface), MIPI(mobile industry processor interface), 또는 UPI(Ultra path interconnect) 링크를 통해 서로 연결되어 신호(예컨대, 명령 또는 데이터)를 상호간에 교환할 수 있다. 프로세서(1100)는 표시 모듈(1400)과 서로 약속된 인터페이스로 통신할 수 있으며, 예컨대, 상술한 통신 방식 중 어느 하나를 이용할 수 있고, 상술한 통신 방식에 제한되지 않는다.

본 문서에 개시된 다양한 실시 예들에 따른 전자 기기(1000)는 다양한 형태의 장치가 될 수 있다. 전자 기기(1000)는, 예를 들면, 휴대용 통신 장치 (예컨대, 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치 중 적어도 하나를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 기기(1000)는 전술한 기기들에 한정되지 않는다.

본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 디지털 TV, 3D TV, 휴대폰, 스마트 폰, 태블릿 컴퓨터, VR 기기, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

1000: 전자기기 1010: 프로세서
1020: 메모리 장치 1030: 스토리지 장치
1040: 입출력 장치 1050: 파워 서플라이 장치
1060: 표시 장치 100: 표시 패널
200: 타이밍 컨트롤러 300: 게이트 드라이버
400: 데이터 드라이버 410: 출력 제어부
410-1: 제1 출력 제어부 410-2: 제2 출력 제어부
410-3: 제3 출력 제어부 410-4: 제4 출력 제어부
410-5: 제5 출력 제어부 410-6: 제6 출력 제어부
410-7: 제7 출력 제어부 420: 제어 신호 생성부

Claims

데이터 신호들을 수신하여 데이터 전압들을 출력하는 출력부들;
배열 제어 신호들을 기초로 N개의 상기 출력부들로 구성된 출력부 그룹들 각각에 제1 배열에 따른 데이터 신호들 또는 제2 배열에 따른 상기 데이터 신호들을 선택적으로 출력하는 출력 제어부들; 및
상기 배열 제어 신호들을 상기 출력 제어부들에 출력하여 상기 출력 제어부들을 제어하는 제어 신호 생성부를 포함하는 데이터 드라이버(N은 2이상의 양의 정수).
제 1 항에 있어서, 상기 제어 신호 생성부는 상기 출력 제어부들을 독립적으로 제어하는 것을 특징으로 하는 데이터 드라이버.
제 1 항에 있어서, 상기 출력 제어부들 중 제1 출력 제어부는
상기 배열 제어 신호들 중 하나에 응답하여 제1 색에 대한 상기 데이터 신호들을 제1 출력부 또는 제3 출력부에 선택적으로 출력하고,
상기 배열 신호들 중 하나에 응답하여 제2 색에 대한 상기 데이터 신호들을 상기 제1 출력부 또는 상기 제3 출력부에 선택적으로 출력하며,
제3 색에 대한 상기 데이터 신호들을 제2 출력부 및 제4 출력부에 출력하는 것을 특징으로 하는 데이터 드라이버.
제 3 항에 있어서, 상기 제1 색은 적색이고,
상기 제2 색은 청색이며,
상기 제3 색은 녹색인 것을 특징으로 하는 데이터 드라이버.
제 1 항에 있어서, 상기 제1 배열 및 상기 제2 배열은 제1 색, 제2 색, 및 제3 색으로 구성되고,
상기 제1 배열은 상기 제1 색, 상기 제3 색, 상기 제2 색, 및 상기 제3 색 순서의 배열이고,
상기 제2 배열은 상기 제2 색, 상기 제3 색, 상기 제1 색, 및 상기 제3 색 순서의 배열인 것을 특징으로 하는 데이터 드라이버.
표시 모듈;
상기 표시 모듈을 제어하는 보조 프로세서; 및
상기 보조 프로세서에 입력 영상 데이터를 출력하는 메인 프로세서를 포함하고,
상기 표시 모듈은
제1 표시 영역, 상기 제1 표시 영역에 인접한 제2 표시 영역, 및 상기 제2 표시 영역에 인접한 제3 표시 영역을 포함하는 표시 영역, 서브 픽셀들, 제1 팬 아웃 라인들, 제2 팬 아웃 라인들, 및 제3 팬 아웃 라인들을 포함하는 표시 패널; 및
상기 제1 내지 제3 팬 아웃 라인들을 통하여 데이터 라인들에 데이터 전압들을 출력하는 데이터 드라이버를 포함하고,
상기 제1 팬 아웃 라인들은 상기 제1 표시 영역에 배치되는 상기 서브 픽셀들에 연결되는 상기 데이터 라인들에 연결되고,
상기 제2 팬 아웃 라인들은 상기 제2 표시 영역에 배치되는 상기 서브 픽셀들에 연결되는 상기 데이터 라인들에 연결되며,
상기 제3 팬 아웃 라인들은 상기 제3 표시 영역에 배치되는 상기 서브 픽셀들에 연결되는 상기 데이터 라인들에 연결되고,
상기 데이터 드라이버는
데이터 신호들을 수신하여 상기 데이터 전압들을 상기 제1 내지 제3 팬 아웃 라인들에 출력하는 출력부들;
배열 제어 신호들을 기초로 N개의 상기 출력부들로 구성된 출력부 그룹들 각각에 제1 배열에 따른 상기 데이터 신호들 또는 제2 배열에 따른 상기 데이터 신호들을 선택적으로 출력하는 출력 제어부들; 및
상기 배열 제어 신호들을 상기 출력 제어부들에 출력하여 상기 출력 제어부들을 제어하는 제어 신호 생성부를 포함하는 것을 특징으로 하는 전자 기기.
제 6 항에 있어서, 상기 제1 팬 아웃 라인들 및 상기 제2 팬 아웃 라인들은 상기 표시 패널의 주변 영역에서 M개 단위로 교번적으로 배열되는 것을 특징으로 하는 전자 기기 (M은 2이상의 양의 정수).
제 7 항에 있어서, 상기 제1 팬 아웃 라인들에 연결된 상기 출력부들 및 상기 제2 팬 아웃 라인들에 연결된 상기 출력부들은 상기 M개 단위로 교번적으로 배열되는 것을 특징으로 하는 전자 기기.
제 8 항에 있어서, 상기 N은 상기 M의 정수배인 것을 특징으로 하는 전자 기기.
제 6 항에 있어서, 상기 데이터 라인들은 제1 색을 표시하는 제1 색 서브 픽셀들 및 제2 색을 표시하는 제2 색 서브 픽셀들에 연결된 데이터 라인들을 포함하는 것을 특징으로 하는 전자 기기.
제 10 항에 있어서, 상기 출력 제어부들은
상기 제1 배열에 따른 상기 데이터 신호들을 출력한 후 상기 제2 배열에 따른 상기 데이터 신호들을 출력하고,
상기 제2 배열에 따른 상기 데이터 신호들을 출력한 후 상기 제1 배열에 따른 상기 데이터 신호들을 출력하는 것을 특징으로 하는 전자 기기.
제 6 항에 있어서, 상기 출력 제어부들은 제1 출력 제어부 및 상기 제1 출력 제어부에 인접한 제2 출력 제어부를 포함하고,
상기 제1 출력 제어부 및 상기 제2 출력 제어부는 상기 제1 팬 아웃 라인들 및 상기 제2 팬 아웃 라인들에 연결된 상기 출력부 그룹들에 상기 데이터 신호들을 출력하며,
상기 제1 출력 제어부가 상기 제1 배열에 따른 상기 데이터 신호들을 출력하는 경우, 상기 제2 출력 제어부는 상기 제2 배열에 따른 상기 데이터 신호들을 출력하고,
상기 제1 출력 제어부가 상기 제2 배열에 따른 상기 데이터 신호들을 출력하는 경우, 상기 제2 출력 제어부는 상기 제1 배열에 따른 상기 데이터 신호들을 출력하는 것을 특징으로 하는 전자 기기.
제 6 항에 있어서, 상기 제3 팬 아웃 라인들에 연결된 상기 출력부 그룹들에 상기 데이터 신호들을 출력하는 상기 출력 제어부들은 동일한 배열에 따른 상기 데이터 신호들을 출력하는 것을 특징으로 하는 전자 기기.
제 6 항에 있어서, 상기 제어 신호 생성부는
상기 출력 제어부들을 독립적으로 제어하는 것을 특징으로 하는 전자 기기.
제 6 항에 있어서, 상기 출력 제어부들 중 제1 출력 제어부는
상기 배열 제어 신호들 중 하나에 응답하여 제1 색에 대한 상기 데이터 신호들을 제1 출력부 또는 제3 출력부에 선택적으로 출력하고,
상기 배열 신호들 중 하나에 응답하여 제2 색에 대한 상기 데이터 신호들을 상기 제1 출력부 또는 상기 제3 출력부에 선택적으로 출력하며,
제3 색에 대한 상기 데이터 신호들을 제2 출력부 및 제4 출력부에 출력하는 것을 특징으로 하는 전자 기기.
제 15 항에 있어서, 상기 제1 색은 적색이고,
상기 제2 색은 청색이며,
상기 제3 색은 녹색인 것을 특징으로 하는 전자 기기.
제 6 항에 있어서, 상기 제1 배열 및 상기 제2 배열은 제1 색, 제2 색, 및 제3 색으로 구성되고,
상기 제1 배열은 상기 제1 색, 상기 제3 색, 상기 제2 색, 및 상기 제3 색 순서의 배열이고,
상기 제2 배열은 상기 제2 색, 상기 제3 색, 상기 제1 색, 및 상기 제3 색 순서의 배열인 것을 특징으로 하는 전자 기기.
제 6 항에 있어서, 상기 제1 팬 아웃 라인들은 상기 표시 영역을 경유하여 상기 데이터 라인들에 연결되는 것을 특징으로 하는 전자 기기.
제1 표시 영역, 상기 제1 표시 영역에 인접한 제2 표시 영역, 및 상기 제2 표시 영역에 인접한 제3 표시 영역을 포함하는 표시 영역, 서브 픽셀들, 제1 팬 아웃 라인들, 제2 팬 아웃 라인들, 및 제3 팬 아웃 라인들을 포함하는 표시 패널;
상기 제1 내지 제3 팬 아웃 라인들을 통하여 데이터 라인들에 데이터 전압들을 출력하는 데이터 드라이버; 및
상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함하고,
상기 제1 팬 아웃 라인들은 상기 표시 영역을 경유하여 상기 제1 표시 영역에 배치되는 상기 서브 픽셀들에 연결되는 상기 데이터 라인들에 연결되고,
상기 제2 팬 아웃 라인들은 상기 제2 표시 영역에 배치되는 상기 서브 픽셀들에 연결되는 상기 데이터 라인들에 연결되며,
상기 제3 팬 아웃 라인들은 상기 제3 표시 영역에 배치되는 상기 서브 픽셀들에 연결되는 상기 데이터 라인들에 연결되고,
제1 픽셀 행의 상기 서브 픽셀들은 제1 배열에 따른 상기 데이터 전압들을 수신하고,
상기 제1 픽셀 행에 인접한 제2 픽셀 행의 상기 서브 픽셀들은 상기 제1 배열과 상이한 제2 배열에 따른 상기 데이터 전압들을 수신하며,
상기 데이터 드라이버는
상기 제1 배열 다음에 상기 제2 배열을 연결한 제3 배열에 따른 상기 데이터 전압들 또는 상기 제2 배열 다음에 상기 제1 배열을 연결한 제4 배열에 따른 상기 데이터 전압들을 상기 제1 팬 아웃 라인들(FL1) 및 상기 제2 팬 아웃 라인들에 출력하는 것을 특징으로 하는 표시 장치.
제 19 항에 있어서, 상기 데이터 드라이버는
데이터 신호들을 수신하여 상기 데이터 전압들을 상기 제1 내지 제3 팬 아웃 라인들에 출력하는 출력부들;
배열 제어 신호들을 기초로 N개의 상기 출력부들로 구성된 출력부 그룹들 각각에 상기 제1 배열에 따른 상기 데이터 신호들 또는 상기 제2 배열에 따른 상기 데이터 신호들을 선택적으로 출력하는 출력 제어부들; 및
상기 배열 제어 신호들을 상기 출력 제어부들에 출력하여 상기 출력 제어부들을 제어하는 제어 신호 생성부를 포함하는 것을 특징으로 하는 표시 장치(N은 2이상의 양의 정수).