KR20240026992A

KR20240026992A - Gpu 스코핑에서의 성능 오버헤드 최적화

Info

Publication number: KR20240026992A
Application number: KR1020247000594A
Authority: KR
Inventors: 투샤르 가르그; 토마스 에드윈 프리싱어; 나이젤 풀; 비쉬와나트 샤시칸트 니캄; 비자이 쿠마르 돈티레디
Original assignee: 퀄컴 인코포레이티드
Priority date: 2021-07-12
Filing date: 2022-06-15
Publication date: 2024-02-29
Also published as: CN117616398A; TW202307783A; EP4371007A1; WO2023287540A1; US12002142B2; US20230009205A1

Abstract

본 개시내용은 장치, 예를 들어, GPU를 포함하는 그래픽스 프로세싱을 위한 방법들 및 디바이스들에 관한 것이다. 장치는 GPU 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱할 수 있다. 장치는 또한, 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시킬 수 있다. 추가로, 장치는 다수의 클러스터들 각각에서, 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정할 수 있다. 장치는 또한, 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 판독할 수 있다. 또한, 장치는 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시를 송신할 수 있다.

Description

GPU 스코핑에서의 성능 오버헤드 최적화

관련 출원들에 대한 상호 참조

본 출원은 2021년 7월 12일자로 출원된 발명의 명칭이 "PERFORMANCE OVERHEAD OPTIMIZATION IN GPU SCOPING"인 미국 특허출원 제17/373,718호의 이익을 주장하고, 이 미국 특허출원은 그 전체가 본 명세서에 참고로 명백히 포함된다.

기술분야

본 개시내용은 일반적으로 프로세싱 시스템들에 관한 것으로, 특히, 그래픽스 프로세싱을 위한 하나 이상의 기법들에 관한 것이다.

컴퓨팅 디바이스들은 종종, 시각적 콘텐츠를 렌더링 및 디스플레이하기 위해 (예컨대, 그래픽스 프로세싱 유닛(GPU), 중앙 프로세싱 유닛(CPU), 디스플레이 프로세서 등을 활용하여) 그래픽스 및/또는 디스플레이 프로세싱을 수행한다. 그러한 컴퓨팅 디바이스들은 예를 들어, 컴퓨터 워크스테이션들, 모바일 폰들, 이를테면, 스마트폰들, 임베딩된 시스템들, 개인용 컴퓨터들, 태블릿 컴퓨터들, 및 비디오 게임 콘솔들을 포함할 수 있다. GPU들은 그래픽스 프로세싱 커맨드들을 실행하고 프레임을 출력하기 위해 함께 동작하는 하나 이상의 프로세싱 스테이지들을 포함하는 그래픽스 프로세싱 파이프라인을 실행하도록 구성된다. 중앙 프로세싱 유닛(CPU)은 GPU에 하나 이상의 그래픽스 프로세싱 커맨드들을 발행하는 것에 의해 GPU의 동작을 제어할 수 있다. 현대의 CPU들은 통상적으로 동시에 다수의 애플리케이션들을 실행할 수 있고, 애플리케이션들 각각은 실행 동안 GPU를 활용하는 것이 필요할 수 있다. 디스플레이 프로세서는 CPU로부터 수신된 디지털 정보를 아날로그 값들로 변환하도록 구성되고 시각적 콘텐츠를 디스플레이하기 위해 디스플레이 패널에 커맨드들을 발행할 수 있다. 디스플레이 상의 시각적 표현을 위한 콘텐츠를 제공하는 디바이스는 GPU 및/또는 디스플레이 프로세서를 활용할 수 있다.

디바이스의 GPU는 그래픽스 프로세싱 파이프라인에서 프로세스들을 수행하도록 구성될 수 있다. 또한, 디스플레이 프로세서 또는 디스플레이 프로세싱 유닛(DPU)은 디스플레이 프로세싱의 프로세스들을 수행하도록 구성될 수 있다. 그러나, 무선 통신 및 더 작은, 핸드헬드 디바이스들의 출현으로, 개선된 그래픽스 또는 디스플레이 프로세싱에 대한 필요가 증가하였다.

아래에서는 하나 이상의 양태들의 기본적인 이해를 제공하기 위해 그러한 양태들의 간략화된 개요가 제시된다. 이러한 개요는 모든 고려된 양태들의 광범위한 개관은 아니고, 모든 양태들의 핵심적인 또는 중요한 엘리먼트들을 식별하지도 임의의 또는 모든 양태들의 범위를 기술하지도 않도록 의도된다. 이러한 개요의 유일한 목적은, 이후에 제시되는 더 상세한 설명에 대한 서론으로서 간략화된 형태로 하나 이상의 양태들의 일부 개념들을 제시하려는 것이다.

본 개시내용의 양태에서, 방법, 컴퓨터 판독가능 매체, 및 장치가 제공된다. 장치는 그래픽스 프로세싱 유닛(graphics processing unit, GPU) 또는 그래픽스 프로세싱을 수행할 수 있는 임의의 장치일 수 있다. 장치는 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 수신할 수 있으며, 여기서 제1 작업부하는 제1 작업부하가 수신된 후에 다수의 클러스터들 각각에서 프로세싱된다. 장치는 또한, 그래픽스 프로세싱 유닛(GPU) 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱할 수 있다. 추가적으로, 장치는 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시킬 수 있다. 장치는 또한, 다수의 클러스터들 각각에서, 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정할 수 있다. 장치는 또한, 제1 작업부하가 다수의 클러스터들 중 하나의 클러스터에서 프로세싱이 완료되었다고 결정할 시, 다수의 클러스터들 중 하나의 클러스터로부터 제1 작업부하를 다수의 클러스터들 중 후속 클러스터로 송신할 수 있다. 또한, 장치는 다수의 클러스터들 각각에서 제1 작업부하를 프로세싱하는 것을 완료할 시, 제1 작업부하가 프로세싱이 완료되었다는 표시를 다수의 클러스터들 각각으로부터 디버그 제어기(debug controller, DBGC)로 송신할 수 있다. 장치는 또한, 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 판독할 수 있다. 장치는 또한, 메모리 또는 버퍼에, 다수의 클러스터들 각각의 값을 판독한 후에 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 저장할 수 있다. 또한, 장치는 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시를 송신할 수 있다. 장치는 또한, 제1 작업부하에 대해, 복수의 성능 카운터들의 판독이 다수의 클러스터들 각각에 대해 완료될 때 다수의 클러스터들 각각에서 복수의 작업부하들 중 제2 작업부하를 프로세싱할 수 있다.

본 개시내용의 하나 이상의 예들의 상세들은 첨부 도면들 및 하기의 설명에서 기술된다. 본 개시내용의 다른 특징들, 목적들 및 이점들은 설명 및 도면들로부터, 그리고 청구항들로부터 명확해질 것이다.

도 1은 본 개시내용의 하나 이상의 기법들에 따른, 예시적인 콘텐츠 생성 시스템을 예시하는 블록도이다.
도 2는 본 개시내용의 하나 이상의 기법들에 따른, 예시적인 GPU를 예시한다.
도 3은 본 개시내용의 하나 이상의 기법들에 따른 예시적인 이미지 또는 표면을 예시한다.
도 4는 본 개시내용의 하나 이상의 기법들에 따른, 예시적인 GPU 파이프라인 및 성능 카운터들을 예시하는 도면이다.
도 5는 본 개시내용의 하나 이상의 기법들에 따른, GPU의 상이한 모드들에 대한 예시적인 프로파일링을 예시하는 도면이다.
도 6은 본 개시내용의 하나 이상의 기법들에 따른, GPU 내의 예시적인 하드웨어 클러스터들을 예시하는 도면이다.
도 7a는 본 개시내용의 하나 이상의 기법들에 따른 예시적인 성능 카운터 스코핑(scoping)의 도면을 예시한다.
도 7b는 본 개시내용의 하나 이상의 기법들에 따른 예시적인 성능 카운터 스코핑의 도면을 예시한다.
도 8은 본 개시내용의 하나 이상의 기법들에 따른, GPU의 상이한 모드들에 대한 예시적인 프로파일링을 예시하는 도면이다.
도 9는 본 개시내용의 하나 이상의 기법들에 따른, GPU의 상이한 모드들에 대한 예시적인 프로파일링을 예시하는 도면이다.
도 10은 본 개시내용의 하나 이상의 기법들에 따른, GPU 파이프라인, GPU 컴포넌트, 및 메모리/버퍼 사이의 예시적인 통신을 예시하는 통신 흐름도이다.
도 11은 본 개시내용의 하나 이상의 기법들에 따른 그래픽스 프로세싱의 예시적인 방법의 흐름도이다.
도 12는 본 개시내용의 하나 이상의 기법들에 따른 그래픽스 프로세싱의 예시적인 방법의 흐름도이다.

그래픽스 프로세싱의 일부 양태들은 정의된 작업부하 한계(workload boundary)들에서 GPU 파이프라인 내의 상이한 성능 카운터들을 판독함으로써 GPU 스코핑을 활용할 수 있다. GPU 스코핑의 일부 양태들에서, 전술된 성능 카운터들은 GPU 파이프라인의 블록들에 배치될 수 있고, 특정 블록에서, 각각의 작업부하에 대한 상이한 동작들의 수, 예컨대 작업부하의 총 프로세싱 시간을 계산하는 데 사용될 수 있다. 일부 경우들에서, GPU 파이프라인의 각각의 스테이지에서 이러한 성능 카운터들을 캡처하는 것이 필요할 수 있다. GPU의 일부 모드들, 예컨대 일반 미션 모드에서, 작업부하들의 다수의 배치(batch)들이 GPU 파이프라인으로 전송될 수 있는데, 이는 다수의 작업부하들이 예컨대 파이프라인 방식으로, GPU 파이프라인에 동시에 공존하는 결과를 초래할 수 있다. GPU 파이프라인 블록들이 작업부하들의 다수의 배치들 상에서 작동하면, GPU 파이프라인에서 한번에 하나의 작업부하(즉, 드로우콜(drawcall) 또는 스테이지)로 제한하지 않고서 단일 작업부하에 대한 드로우콜당 또는 스테이지당 성능 메트릭들을 정확하게 획득하는 것이 어려울 수 있다. 예를 들어, GPU 파이프라인에서 한번에 하나의 드로우콜 또는 스테이지로 제한하는 것은 각각의 드로우콜 또는 스테이지 후의 커맨드 스트림에서 WFI(wait-for-idle) 메커니즘을 도입함으로써 달성될 수 있다. 그러나, 이것은 성능의 관점에서 큰 오버헤드를 추가할 수 있는데, 이는 완전한 GPU 파이프라인이 하나의 작업부하(즉, 드로우콜 또는 스테이지)를 완료하고 유휴 상태가 될 필요가 있을 수 있고, 그 이후에 다음 작업부하가 GPU 파이프라인으로 전송될 수 있기 때문이다. 본 개시내용의 양태들은 2개 이상의 작업부하들의 임의의 혼합 없이 작업부하에 대한 GPU 서브블록들로부터 성능 카운터들을 정확하게 캡처할 수 있다. 본 개시내용의 양태들은, 이것이, 다수의 작업부하들이 GPU 파이프라인에 한번에 존재할 수 있게 하는 동안 발생할 수 있게 할 수 있다. 또한, 본 개시내용의 양태들은 작업부하 한계들에서 성능 카운터들을 캡처하는 동안 성능의 오버헤드를 감소시킬 수 있으며, 이때 다수의 작업부하들이 GPU 파이프라인에서 실행된다. 본 개시내용의 양태들은, 이것이, 각각의 작업부하 후에 어떠한 WFI 메커니즘들도 커맨드 스트림 내로 삽입되지 않고서 발생할 수 있게 할 수 있다. 또한, 본 개시내용의 양태들은 작업부하(즉, 드로우콜 또는 스테이지) 한계들에서 성능 카운터들을 스코핑하는 동안 성능 오버헤드를 감소시킬 수 있다. 일부 경우들에서, GPU 블록은 단일 작업부하 배치 상에서 한번에 작동하도록 허용될 수 있으며, 다음 배치는 현재 작업부하가 완료되고 그의 성능 카운터들이 작업부하 한계에서 메모리로 전송될 때까지 백프레셔(back pressure)될 수 있다. 이것은, GPU 하드웨어 파이프라인을 다수의 클러스터들로 분할하여 모든 클러스터들이 작업의 별개의 배치들에 대해 작동하고 있을 수 있도록 함으로써 달성될 수 있으며, 여기서 하나의 작업부하 또는 배치는 클러스터에서 한번에 활성일 수 있다.

이하, 시스템들, 장치들, 컴퓨터 프로그램 제품들, 및 방법들의 다양한 양태들이 첨부 도면들을 참조하여 더 충분히 설명된다. 그러나, 본 개시내용은 많은 상이한 형태들로 구현될 수 있으며, 본 개시내용 전체에 걸쳐 제시되는 임의의 특정 구조 또는 기능으로 제한되는 것으로서 해석되지는 않아야 한다. 오히려, 이러한 양태들은 본 개시내용이 철저하고 완전할 것이며 그리고 본 개시내용의 범위를 당업자에게 충분히 전달할 것이도록 제공된다. 본 명세서에서의 교시들에 기초하여, 당업자는, 본 개시내용의 범위가 본 개시내용의 다른 양태들과 독립적으로 구현되든 또는 이들과 조합되든, 본 명세서에 개시된 시스템들, 장치들, 컴퓨터 프로그램 제품들, 및 방법들의 임의의 양태를 커버하도록 의도됨을 이해해야 한다. 예를 들어, 본 명세서에 기재된 양태들 중 임의의 수의 양태들을 사용하여, 장치가 구현될 수 있거나 방법이 실시될 수 있다. 추가적으로, 본 개시내용의 범위는, 본 명세서에 기재된 본 개시내용의 다양한 양태들에 추가로 또는 그 이외의 다른 구조, 기능, 또는 구조 및 기능을 사용하여 실시되는 그러한 장치 또는 방법을 커버하도록 의도된다. 본 명세서에 개시된 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 구현될 수 있다.

다양한 양태들이 본 명세서에서 설명되지만, 이러한 양태들의 많은 변형들 및 치환들은 본 개시내용의 범위에 포함된다. 본 개시내용의 양태들의 일부 잠재적 이익들 및 이점들이 언급되지만, 본 개시내용의 범위는 특정 이익들, 사용들, 또는 목적들에 제한되도록 의도되지 않는다. 오히려, 본 개시내용의 양태들은 상이한 무선 기술들, 시스템 구성들, 네트워크들, 및 송신 프로토콜들에 광범위하게 적용가능한 것으로 의도되고, 이들 중 일부는 도면들 및 다음의 설명에서 예로서 예시된다. 상세한 설명 및 도면들은 본 개시내용을 제한하기 보다는 예시할 뿐이며, 본 개시내용의 범위는 첨부된 청구항들 및 그 등가물들에 의해 정의된다.

다양한 장치들 및 방법들을 참조하여 여러 양태들이 제시된다. 이러한 장치들 및 방법들은 다양한 블록들, 컴포넌트들, 회로들, 프로세스들, 알고리즘들 등("엘리먼트들"로서 총칭됨)에 의해 다음의 상세한 설명에서 설명되고 첨부 도면들에서 예시된다. 이러한 엘리먼트들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 임의의 조합을 사용하여 구현될 수 있다. 그러한 엘리먼트들이 하드웨어로서 구현될지 또는 소프트웨어로서 구현될지는 특정 애플리케이션 및 전체 시스템에 부과된 설계 제약들에 의존한다.

예로서, 엘리먼트, 또는 엘리먼트의 임의의 부분, 또는 엘리먼트들의 임의의 조합은 (프로세싱 유닛들로서 또한 지칭될 수 있는) 하나 이상의 프로세서들을 포함하는 "프로세싱 시스템"으로서 구현될 수 있다. 프로세서들의 예들은 마이크로프로세서들, 마이크로제어기들, 그래픽스 프로세싱 유닛(GPU)들, 범용 GPU(GPGPU)들, 중앙 프로세싱 유닛(CPU)들, 애플리케이션 프로세서들, 디지털 신호 프로세서(DSP)들, RISC(reduced instruction set computing) 프로세서들, 시스템 온 칩(system-on-chip; SoC)들, 베이스밴드 프로세서들, 주문형 집적 회로(ASIC)들, 필드 프로그래밍가능 게이트 어레이(FPGA)들, 프로그래밍가능 로직 디바이스(PLD)들, 상태 머신들, 게이트형 로직, 이산 하드웨어 회로들, 및 본 개시내용 전체에 걸쳐 설명된 다양한 기능을 수행하도록 구성된 다른 적합한 하드웨어를 포함한다. 프로세싱 시스템에서의 하나 이상의 프로세서들은 소프트웨어를 실행할 수 있다. 소프트웨어는 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 하드웨어 디스크립션 언어, 또는 다른 것으로 지칭되든 간에, 명령들, 명령 세트들, 코드, 코드 세그먼트들, 프로그램 코드, 프로그램들, 서브프로그램들, 소프트웨어 컴포넌트들, 애플리케이션들, 소프트웨어 애플리케이션들, 소프트웨어 패키지들, 루틴들, 서브루틴들, 객체들, 실행가능물(executable)들, 실행 스레드들, 절차들, 함수(function)들 등을 의미하는 것으로 폭넓게 해석될 수 있다. 용어 애플리케이션은 소프트웨어를 지칭할 수 있다. 본 명세서에서 설명된 바와 같이, 하나 이상의 기법들은 하나 이상의 기능들을 수행하도록 구성되는 애플리케이션, 즉 소프트웨어를 지칭할 수 있다. 그러한 예들에서, 애플리케이션은 메모리, 예컨대, 프로세서의 온-칩 메모리, 시스템 메모리, 또는 임의의 다른 메모리 상에 저장될 수 있다. 프로세서와 같은 본 명세서에서 설명된 하드웨어는 애플리케이션을 실행하도록 구성될 수 있다. 예를 들어, 애플리케이션은 하드웨어에 의해 실행될 때, 하드웨어로 하여금 본 명세서에서 설명된 하나 이상의 기법들을 수행하게 하는 코드를 포함하는 것으로 설명될 수 있다. 예로서, 하드웨어는 메모리로부터의 코드에 액세스하고 메모리로부터 액세스된 코드를 실행하여 본 명세서에서 설명된 하나 이상의 기법들을 수행할 수 있다. 일부 예들에서, 컴포넌트들은 본 개시내용에서 식별된다. 그러한 예들에서, 컴포넌트들은 하드웨어, 소프트웨어, 또는 이들의 조합일 수 있다. 컴포넌트들은 별도의 컴포넌트들 또는 단일 컴포넌트의 서브-컴포넌트들일 수 있다.

따라서, 본 명세서에서 설명된 하나 이상의 예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되면, 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나 이로서 인코딩될 수 있다. 컴퓨터 판독가능 매체들은 컴퓨터 저장 매체들을 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수 있다. 제한이 아닌 예로서, 그러한 컴퓨터 판독가능 매체들은 랜덤 액세스 메모리(random-access memory; RAM), 판독 전용 메모리(read-only memory; ROM), 전기적으로 소거가능한 프로그래밍가능 ROM(electrically erasable programmable ROM; EEPROM), 광학 디스크 저장부, 자기 디스크 저장부, 다른 자기 저장 디바이스들, 전술한 유형들의 컴퓨터 판독가능 매체들의 조합들, 또는 컴퓨터에 의해 액세스될 수 있는 명령들 또는 데이터 구조들의 형태로 컴퓨터 실행가능 코드를 저장하는 데 사용될 수 있는 임의의 다른 매체를 포함할 수 있다.

일반적으로, 본 개시내용은 단일 디바이스 또는 다수의 디바이스들에서 그래픽스 프로세싱 파이프라인을 갖기 위한, 그래픽 콘텐츠의 렌더링을 개선하기 위한, 그리고/또는 프로세싱 유닛, 즉 GPU와 같은, 본 명세서에서 설명된 하나 이상의 기법들을 수행하도록 구성된 임의의 프로세싱 유닛의 부하를 감소시키기 위한 기법들을 설명한다. 예를 들어, 본 개시내용은 그래픽스 프로세싱을 활용하는 임의의 디바이스에서의 그래픽스 프로세싱을 위한 기법들을 설명한다. 다른 예시적인 이익들이 본 개시내용 전체에 걸쳐 설명된다.

본 명세서에서 사용된 바와 같이, 용어 "콘텐츠"의 인스턴스들은 "그래픽 콘텐츠", "이미지"를 지칭할 수 있으며, 그 역 또한 마찬가지이다. 이것은 용어들이 형용사, 명사 또는 다른 품사들로서 사용되고 있는지에 관계없이 사실이다. 일부 예들에서, 본 명세서에서 사용된 바와 같이, 용어 "그래픽 콘텐츠"는 그래픽스 프로세싱 파이프라인의 하나 이상의 프로세스들에 의해 생성된 콘텐츠를 지칭할 수 있다. 일부 예들에서, 본 명세서에서 사용된 바와 같이, 용어 "그래픽 콘텐츠"는 그래픽스 프로세싱을 수행하도록 구성된 프로세싱 유닛에 의해 생성된 콘텐츠를 지칭할 수 있다. 일부 예들에서, 본 명세서에서 사용된 바와 같이, 용어 "그래픽 콘텐츠"는 그래픽스 프로세싱 유닛에 의해 생성된 콘텐츠를 지칭할 수 있다.

일부 예들에서, 본 명세서에서 사용된 바와 같이, 용어 "디스플레이 콘텐츠"는 디스플레이 프로세싱을 수행하도록 구성된 프로세싱 유닛에 의해 생성된 콘텐츠를 지칭할 수 있다. 일부 예들에서, 본 명세서에 사용된 바와 같이, 용어 "디스플레이 콘텐츠"는 디스플레이 프로세싱 유닛에 의해 생성된 콘텐츠를 지칭할 수 있다. 그래픽 콘텐츠는 디스플레이 콘텐츠가 되도록 프로세싱될 수 있다. 예를 들어, 그래픽스 프로세싱 유닛은 프레임과 같은 그래픽 콘텐츠를 버퍼(프레임버퍼로서 지칭될 수 있음)에 출력할 수 있다. 디스플레이 프로세싱 유닛은 버퍼로부터 하나 이상의 프레임들과 같은 그래픽 콘텐츠를 판독하고, 그 그래픽 콘텐츠에 대해 하나 이상의 디스플레이 프로세싱 기법들을 수행하여 디스플레이 콘텐츠를 생성할 수 있다. 예를 들어, 디스플레이 프로세싱 유닛은 하나 이상의 렌더링된 계층들에 대해 합성(composition)을 수행하여 프레임을 생성하도록 구성될 수 있다. 다른 예로서, 디스플레이 프로세싱 유닛은 2개 이상의 계층들을 단일 프레임으로 함께 합성하거나, 블렌딩하거나, 또는 달리 조합하도록 구성될 수 있다. 디스플레이 프로세싱 유닛은 프레임에 대한 스케일링, 예컨대, 업스케일링 또는 다운스케일링을 수행하도록 구성될 수 있다. 일부 예들에서, 프레임은 계층을 지칭할 수 있다. 다른 예들에서, 프레임은 프레임을 형성하기 위해 이미 함께 블렌딩된 2개 이상의 계층들을 지칭할 수 있으며, 즉 프레임은 2개 이상의 계층들을 포함하고, 2개 이상의 계층들을 포함하는 프레임은 후속하여 블렌딩될 수 있다.

도 1은 본 개시내용의 하나 이상의 기법들을 구현하도록 구성된 예시적인 콘텐츠 생성 시스템(100)을 예시하는 블록도이다. 콘텐츠 생성 시스템(100)은 디바이스(104)를 포함한다. 디바이스(104)는 본 명세서에서 설명된 다양한 기능들을 수행하기 위한 하나 이상의 컴포넌트들 또는 회로들을 포함할 수 있다. 일부 예들에서, 디바이스(104)의 하나 이상의 컴포넌트들은 SOC의 컴포넌트들일 수 있다. 디바이스(104)는 본 개시내용의 하나 이상의 기법들을 수행하도록 구성된 하나 이상의 컴포넌트들을 포함할 수 있다. 도시된 예에서, 디바이스(104)는 프로세싱 유닛(120), 콘텐츠 인코더/디코더(122) 및 시스템 메모리(124)를 포함할 수 있다. 일부 양태들에서, 디바이스(104)는 다수의 선택적 컴포넌트들, 예컨대, 통신 인터페이스(126), 트랜시버(132), 수신기(128), 송신기(130), 디스플레이 프로세서(127), 및 하나 이상의 디스플레이들(131)을 포함할 수 있다. 디스플레이(131)에 대한 언급은 하나 이상의 디스플레이들(131)을 지칭할 수 있다. 예를 들어, 디스플레이(131)는 단일 디스플레이 또는 다수의 디스플레이들을 포함할 수 있다. 디스플레이(131)는 제1 디스플레이 및 제2 디스플레이를 포함할 수 있다. 제1 디스플레이는 좌안 디스플레이일 수 있고, 제2 디스플레이는 우안 디스플레이일 수 있다. 일부 예들에서, 제1 및 제2 디스플레이는 그 상의 제시를 위해 상이한 프레임들을 수신할 수 있다. 다른 예들에서, 제1 및 제2 디스플레이는 그 상의 제시를 위한 동일한 프레임들을 수신할 수 있다. 추가 예들에서, 그래픽스 프로세싱의 결과들이 디바이스 상에 디스플레이되지 않을 수 있으며, 예컨대, 제1 및 제2 디스플레이는 그 상의 제시를 위한 임의의 프레임들을 수신하지 않을 수 있다. 대신, 프레임들 또는 그래픽스 프로세싱 결과들이 다른 디바이스로 전송될 수 있다. 일부 양태들에서, 이는 분할-렌더링(split-rendering)으로 지칭될 수 있다.

프로세싱 유닛(120)은 내부 메모리(121)를 포함할 수 있다. 프로세싱 유닛(120)은 그래픽스 프로세싱 파이프라인(107)에서와 같은, 그래픽스 프로세싱을 수행하도록 구성될 수 있다. 콘텐츠 인코더/디코더(122)는 내부 메모리(123)를 포함할 수 있다. 일부 예들에서, 디바이스(104)는 디스플레이 프로세서(127)와 같은 디스플레이 프로세서를 포함하여, 하나 이상의 디스플레이들(131)에 의한 제시 전에 프로세싱 유닛(120)에 의해 생성된 하나 이상의 프레임들에 대해 하나 이상의 디스플레이 프로세싱 기법들을 수행할 수 있다. 디스플레이 프로세서(127)는 디스플레이 프로세싱을 수행하도록 구성될 수 있다. 예를 들어, 디스플레이 프로세서(127)는 프로세싱 유닛(120)에 의해 생성된 하나 이상의 프레임들에 대해 하나 이상의 디스플레이 프로세싱 기법들을 수행하도록 구성될 수 있다. 하나 이상의 디스플레이들(131)은 디스플레이 프로세서(127)에 의해 프로세싱된 프레임들을 디스플레이하거나 달리 제시하도록 구성될 수 있다. 일부 예들에서, 하나 이상의 디스플레이들(131)은 액정 디스플레이(LCD), 플라즈마 디스플레이, 유기 발광 다이오드(OLED) 디스플레이, 투영 디스플레이 디바이스, 증강 현실 디스플레이 디바이스, 가상 현실 디스플레이 디바이스, 헤드 장착형 디스플레이, 또는 임의의 다른 유형의 디스플레이 디바이스 중 하나 이상을 포함할 수 있다.

시스템 메모리(124)와 같은, 프로세싱 유닛(120) 및 콘텐츠 인코더/디코더(122) 외부의 메모리는, 프로세싱 유닛(120) 및 콘텐츠 인코더/디코더(122)에 액세스가능할 수 있다. 예를 들어, 프로세싱 유닛(120) 및 콘텐츠 인코더/디코더(122)는 시스템 메모리(124)와 같은, 외부 메모리로부터 판독하도록 그리고/또는 외부 메모리에 기입하도록 구성될 수 있다. 프로세싱 유닛(120) 및 콘텐츠 인코더/디코더(122)는 버스를 통해 시스템 메모리(124)에 통신가능하게 커플링될 수 있다. 일부 예들에서, 프로세싱 유닛(120) 및 콘텐츠 인코더/디코더(122)는 버스 또는 상이한 연결부를 통해 서로 통신가능하게 커플링될 수 있다.

콘텐츠 인코더/디코더(122)는 시스템 메모리(124) 및/또는 통신 인터페이스(126)와 같은, 임의의 소스로부터 그래픽 콘텐츠를 수신하도록 구성될 수 있다. 시스템 메모리(124)는 수신된 인코딩된 또는 디코딩된 그래픽 콘텐츠를 저장하도록 구성될 수 있다. 콘텐츠 인코더/디코더(122)는 예컨대, 시스템 메모리(124) 및/또는 통신 인터페이스(126)로부터, 인코딩된 픽셀 데이터의 형태로, 인코딩된 또는 디코딩된 그래픽 콘텐츠를 수신하도록 구성될 수 있다. 콘텐츠 인코더/디코더(122)는 임의의 그래픽 콘텐츠를 인코딩 또는 디코딩하도록 구성될 수 있다.

내부 메모리(121) 또는 시스템 메모리(124)는 하나 이상의 휘발성 또는 비휘발성 메모리들 또는 저장 디바이스들을 포함할 수 있다. 일부 예들에서, 내부 메모리(121) 또는 시스템 메모리(124)는 RAM, SRAM, DRAM, 소거가능한 프로그래밍가능 ROM(EPROM), 전기적으로 소거가능한 프로그래밍가능 ROM(EEPROM), 플래시 메모리, 자기 데이터 매체들 또는 광학 저장 매체들, 또는 임의의 다른 유형의 메모리를 포함할 수 있다.

내부 메모리(121) 또는 시스템 메모리(124)는 일부 예들에 따른 비일시적 저장 매체일 수 있다. 용어 "비일시적"은 저장 매체가 캐리어 파 또는 전파된 신호로 구현되지 않음을 나타낼 수 있다. 그러나, 용어 "비일시적"은 내부 메모리(121) 또는 시스템 메모리(124)가 이동가능하지 않거나 그의 콘텐츠들이 정적임을 의미하는 것으로 해석되지 않아야 한다. 일례로서, 시스템 메모리(124)는 디바이스(104)로부터 제거되고 다른 디바이스로 이동될 수 있다. 다른 예로서, 시스템 메모리(124)는 디바이스(104)로부터 탈착가능하지 않을 수 있다.

프로세싱 유닛(120)은 중앙 프로세싱 유닛(CPU), 그래픽스 프로세싱 유닛(GPU), 범용 GPU(GPGPU), 또는 그래픽스 프로세싱을 수행하도록 구성될 수 있는 임의의 다른 프로세싱 유닛일 수 있다. 일부 예들에서, 프로세싱 유닛(120)은 디바이스(104)의 마더보드에 통합될 수 있다. 일부 예들에서, 프로세싱 유닛(120)은 디바이스(104)의 마더보드에서의 포트에 설치되는 그래픽스 카드 상에 존재할 수 있거나 또는 달리 디바이스(104)와 상호동작하도록 구성된 주변 디바이스 내에 통합될 수 있다. 프로세싱 유닛(120)은 하나 이상의 마이크로프로세서들, GPU들, 주문형 집적 회로(ASIC)들, 필드 프로그래밍가능 게이트 어레이(FPGA)들, 산술 로직 유닛(ALU)들, 디지털 신호 프로세서(DSP)들, 이산 로직, 소프트웨어, 하드웨어, 펌웨어, 다른 등가의 집적된 또는 이산 로직 회로부, 또는 이들의 임의의 조합들과 같은 하나 이상의 프로세서들을 포함할 수 있다. 기법들이 부분적으로 소프트웨어로 구현되는 경우, 프로세싱 유닛(120)은 적합한, 비일시적 컴퓨터 판독가능 저장 매체, 예컨대 내부 메모리(121)에 소프트웨어에 대한 명령들을 저장할 수 있고, 본 개시내용의 기법들을 수행하기 위해 하나 이상의 프로세서들을 사용하여 하드웨어에서 명령들을 실행할 수 있다. 하드웨어, 소프트웨어, 하드웨어와 소프트웨어의 조합 등을 포함하여 전술한 것 중 임의의 것은 하나 이상의 프로세서들로 간주될 수 있다.

콘텐츠 인코더/디코더(122)는 콘텐츠 디코딩을 수행하도록 구성된 임의의 프로세싱 유닛일 수 있다. 일부 예들에서, 콘텐츠 인코더/디코더(122)는 디바이스(104)의 마더보드에 통합될 수 있다. 콘텐츠 인코더/디코더(122)는 하나 이상의 마이크로프로세서들, 주문형 집적 회로(ASIC)들, 필드 프로그래밍가능 게이트 어레이(FPGA)들, 산술 로직 유닛(ALU)들, 디지털 신호 프로세서(DSP)들, 비디오 프로세서들, 이산 로직, 소프트웨어, 하드웨어, 펌웨어, 다른 등가의 집적된 또는 이산 로직 회로부, 또는 이들의 임의의 조합들과 같은 하나 이상의 프로세서들을 포함할 수 있다. 기법들이 부분적으로 소프트웨어로 구현되는 경우, 콘텐츠 인코더/디코더(122)는 적합한, 비일시적 컴퓨터 판독가능 저장 매체, 예컨대 내부 메모리(123)에 소프트웨어에 대한 명령들을 저장할 수 있고, 본 개시내용의 기법들을 수행하기 위해 하나 이상의 프로세서들을 사용하여 하드웨어에서 명령들을 실행할 수 있다. 하드웨어, 소프트웨어, 하드웨어와 소프트웨어의 조합 등을 포함하여 전술한 것 중 임의의 것은 하나 이상의 프로세서들로 간주될 수 있다.

일부 양태들에서, 콘텐츠 생성 시스템(100)은 선택적인 통신 인터페이스(126)를 포함할 수 있다. 통신 인터페이스(126)는 수신기(128) 및 송신기(130)를 포함할 수 있다. 수신기(128)는 디바이스(104)와 관련하여 본 명세서에서 설명된 임의의 수신 기능을 수행하도록 구성될 수 있다. 추가적으로, 수신기(128)는 다른 디바이스로부터, 정보, 예컨대, 눈 또는 머리 포지션 정보, 렌더링 커맨드들, 또는 위치 정보를 수신하도록 구성될 수 있다. 송신기(130)는 디바이스(104)와 관련하여 본 명세서에서 설명된 임의의 송신 기능을 수행하도록 구성될 수 있다. 예를 들어, 송신기(130)는 콘텐츠에 대한 요청을 포함할 수 있는 정보를 다른 디바이스로 송신하도록 구성될 수 있다. 수신기(128) 및 송신기(130)는 트랜시버(132) 내로 조합될 수 있다. 그러한 예들에서, 트랜시버(132)는 디바이스(104)와 관련하여 본 명세서에서 설명된 임의의 수신 기능 및/또는 송신 기능을 수행하도록 구성될 수 있다.

도 1을 다시 참조하면, 소정의 양태들에서, 프로세싱 유닛(120)은 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 수신하도록 구성된 결정 컴포넌트(198)를 포함할 수 있으며, 여기서 제1 작업부하는 제1 작업부하가 수신된 후에 다수의 클러스터들 각각에서 프로세싱된다. 결정 컴포넌트(198)는 또한, 그래픽스 프로세싱 유닛(GPU) 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱하도록 구성될 수 있다. 결정 컴포넌트(198)는 또한, 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시키도록 구성될 수 있다. 결정 컴포넌트(198)는 또한, 다수의 클러스터들 각각에서, 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정하도록 구성될 수 있다. 결정 컴포넌트(198)는 또한, 제1 작업부하가 다수의 클러스터들 중 하나의 클러스터에서 프로세싱이 완료되었다고 결정할 시, 다수의 클러스터들 중 하나의 클러스터로부터 제1 작업부하를 다수의 클러스터들 중 후속 클러스터로 송신하도록 구성될 수 있다. 결정 컴포넌트(198)는 또한, 다수의 클러스터들 각각에서 제1 작업부하를 프로세싱하는 것을 완료할 시, 제1 작업부하가 프로세싱이 완료되었다는 표시를 다수의 클러스터들 각각으로부터 디버그 제어기(DBGC)로 송신하도록 구성될 수 있다. 결정 컴포넌트(198)는 또한, 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 판독하도록 구성될 수 있다. 결정 컴포넌트(198)는 또한, 메모리 또는 버퍼에, 다수의 클러스터들 각각의 값을 판독한 후에 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 저장하도록 구성될 수 있다. 결정 컴포넌트(198)는 또한, 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시를 송신하도록 구성될 수 있다. 결정 컴포넌트(198)는 또한, 제1 작업부하에 대해, 복수의 성능 카운터들의 판독이 다수의 클러스터들 각각에 대해 완료될 때 다수의 클러스터들 각각에서 복수의 작업부하들 중 제2 작업부하를 프로세싱하도록 구성될 수 있다. 다음의 설명은 그래픽스 프로세싱에 초점을 맞출 수 있지만, 본 명세서에서 설명된 개념들은 다른 유사한 프로세싱 기법들에 적용가능할 수 있다.

본 명세서에서 설명된 바와 같이, 디바이스(104)와 같은 디바이스는 본 명세서에서 설명된 하나 이상의 기법들을 수행하도록 구성된 임의의 디바이스, 장치 또는 시스템을 지칭할 수 있다. 예를 들어, 디바이스는 서버, 기지국, 사용자 장비, 클라이언트 디바이스, 스테이션, 액세스 포인트, 컴퓨터, 예컨대, 개인용 컴퓨터, 데스크톱 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 컴퓨터 워크스테이션 또는 메인프레임 컴퓨터, 최종 제품, 장치, 폰, 스마트 폰, 서버, 비디오 게임 플랫폼 또는 콘솔, 핸드헬드 디바이스, 예컨대, 휴대용 비디오 게임 디바이스 또는 개인용 디지털 보조기(PDA), 웨어러블 컴퓨팅 디바이스, 예컨대, 스마트 워치, 증강 현실 디바이스 또는 가상 현실 디바이스, 비-웨어러블 디바이스, 디스플레이 또는 디스플레이 디바이스, 텔레비전, 텔레비전 셋톱 박스, 중간 네트워크 디바이스, 디지털 미디어 플레이어, 비디오 스트리밍 디바이스, 콘텐츠 스트리밍 디바이스, 차량내 컴퓨터, 임의의 모바일 디바이스, 그래픽 콘텐츠를 생성하도록 구성된 임의의 디바이스, 또는 본 명세서에서 설명된 하나 이상의 기법들을 수행하도록 구성된 임의의 디바이스일 수 있다. 본 명세서에서의 프로세스들은 특정 컴포넌트(예컨대, GPU)에 의해 수행되는 것으로 설명될 수 있지만, 추가 실시 형태들에서, 개시된 실시 형태들과 일관되는, 다른 컴포넌트들(예컨대, CPU)을 사용하여 수행될 수 있다.

GPU들은 GPU 파이프라인에서 다수의 유형들의 데이터 또는 데이터 패킷들을 프로세싱할 수 있다. 예를 들어, 일부 양태들에서, GPU는 2개의 유형들의 데이터 또는 데이터 패킷들, 예컨대, 콘텍스트 레지스터 패킷들 및 드로우 콜 데이터를 프로세싱할 수 있다. 콘텍스트 레지스터 패킷은 그래픽스 콘텍스트가 프로세싱될 방법을 조절할 수 있는, 글로벌 레지스터, 셰이딩 프로그램, 또는 상수 데이터에 관한 정보와 같은, 글로벌 상태 정보의 세트일 수 있다. 예를 들어, 콘텍스트 레지스터 패킷들은 컬러 포맷에 관한 정보를 포함할 수 있다. 콘텍스트 레지스터 패킷들의 일부 양태들에서, 어느 작업부하가 콘텍스트 레지스터에 속하는지를 표시하는 비트가 있을 수 있다. 또한, 동시에 및/또는 병렬로 실행되는 다수의 기능들 또는 프로그래밍이 있을 수 있다. 예를 들어, 기능들 또는 프로그래밍은 특정 동작, 예컨대, 컬러 모드 또는 컬러 포맷을 설명할 수 있다. 따라서, 콘텍스트 레지스터는 GPU의 다수의 상태들을 정의할 수 있다.

콘텍스트 상태들은 개별 프로세싱 유닛, 예컨대, 버텍스 페처(vertex fetcher, VFD), 버텍스 셰이더(vertex shader, VS), 셰이더 프로세서, 또는 지오메트리 프로세서가 어떻게 기능하는지, 그리고/또는 프로세싱 유닛이 어떤 모드에서 기능하는지를 결정하는 데 활용될 수 있다. 그렇게 하기 위해, GPU들은 콘텍스트 레지스터들 및 프로그래밍 데이터를 사용할 수 있다. 일부 양태들에서, GPU는 모드 또는 상태의 콘텍스트 레지스터 정의에 기초하여 파이프라인에서 작업부하, 예컨대, 버텍스 또는 픽셀 작업부하를 생성할 수 있다. 특정 프로세싱 유닛들, 예컨대, VFD는, 이러한 상태들을 사용하여 특정 기능들, 예컨대, 버텍스가 어셈블링되는 방법을 결정할 수 있다. 이러한 모드들 또는 상태들이 변경될 수 있기 때문에, GPU들은 대응하는 콘텍스트를 변경할 필요가 있을 수 있다. 추가적으로, 모드 또는 상태에 대응하는 작업부하는 변경되는 모드 또는 상태에 따를 수 있다.

도 2는 본 개시내용의 하나 이상의 기법들에 따른, 예시적인 GPU(200)를 예시한다. 도 2에 도시된 바와 같이, GPU(200)는 커맨드 프로세서(command processor, CP)(210), 드로우 콜 패킷들(212), VFD(220), VS(222), 버텍스 캐시(vertex cache, VPC)(224), 삼각형 셋업 엔진(triangle setup engine, TSE)(226), 래스터라이저(RAS)(228), Z 프로세스 엔진(Z process engine, ZPE)(230), 픽셀 보간기(pixel interpolator, PI)(232), 프래그먼트 셰이더(fragment shader, FS)(234), 렌더 백 엔드(render backend, RB)(236), 레벨 2(L2) 캐시(UCHE)(238), 및 시스템 메모리(240)를 포함한다. 도 2는 GPU(200)가 프로세싱 유닛들(220 내지 238)을 포함하는 것을 디스플레이하지만, GPU(200)는 다수의 추가적인 프로세싱 유닛들을 포함할 수 있다. 추가적으로, 프로세싱 유닛들(220 내지 238)은 단지 일례일 뿐이고 프로세싱 유닛들의 임의의 조합 또는 순서가 본 개시내용에 따른 GPU들에 의해 사용될 수 있다. GPU(200)는 또한, 커맨드 버퍼(250), 콘텍스트 레지스터 패킷들(260), 및 콘텍스트 상태들(261)을 포함한다.

도 2에 도시된 바와 같이, GPU는 CP, 예컨대, CP(210) 또는 하드웨어 가속기를 활용하여 커맨드 버퍼를 콘텍스트 레지스터 패킷들, 예컨대, 콘텍스트 레지스터 패킷들(260), 및/또는 드로우 콜 데이터 패킷들, 예컨대, 드로우 콜 패킷들(212)로 파싱할 수 있다. 이어서, CP(210)는 콘텍스트 레지스터 패킷들(260) 또는 드로우 콜 데이터 패킷들(212)을 별개의 경로들을 통해 GPU 내의 프로세싱 유닛들 또는 블록들로 전송할 수 있다. 또한, 커맨드 버퍼(250)는 콘텍스트 레지스터들 및 드로우 콜들의 상이한 상태들을 교번할 수 있다. 예를 들어, 커맨드 버퍼는 다음의 방식으로 구조화될 수 있다: 콘텍스트 N의 콘텍스트 레지스터, 콘텍스트 N의 드로우 콜(들), 콘텍스트 N+1의 콘텍스트 레지스터, 및 콘텍스트 N+1의 드로우 콜(들).

GPU들은 다양한 상이한 방식들로 이미지들을 렌더링할 수 있다. 일부 경우들에서, GPU들은 렌더링 및/또는 타일링된 렌더링을 사용하여 이미지를 렌더링할 수 있다. 타일링된 렌더링 GPU들에서, 이미지는 상이한 섹션들 또는 타일들로 분할 또는 분리될 수 있다. 이미지의 분할 후, 각각의 섹션 또는 타일은 별도로 렌더링될 수 있다. 타일링된 렌더링 GPU들은, 그리드의 각각의 부분, 즉, 타일이 별도로 렌더링되도록, 컴퓨터 그래픽스 이미지들을 그리드 포맷으로 분할할 수 있다. 일부 양태들에서, 비닝 패스 동안, 이미지는 상이한 빈들 또는 타일들로 분할될 수 있다. 일부 양태들에서, 비닝 패스 동안, 가시적 프리미티브들 또는 드로우 콜들이 식별될 수 있는 가시성 스트림이 구성될 수 있다. 타일링된 렌더링과 대조적으로, 직접 렌더링은 프레임을 더 작은 빈들 또는 타일들로 분할하지 않는다. 오히려, 직접 렌더링에서는 전체 프레임이 한 번에 렌더링된다. 추가적으로, 일부 유형들의 GPU들은 타일링된 렌더링 및 직접 렌더링 둘 모두를 허용할 수 있다.

일부 양태들에서, GPU들은 드로잉 또는 렌더링 프로세스를 상이한 빈들 또는 타일들에 적용할 수 있다. 예를 들어, GPU는 하나의 빈으로 렌더링하고, 빈 내의 프리미티브들 또는 픽셀들에 대한 모든 드로우들을 수행할 수 있다. 빈으로 렌더링하는 프로세스 동안, 렌더 타깃들은 GMEM에 위치될 수 있다. 일부 경우들에서, 하나의 빈으로 렌더링한 후에, 렌더 타깃들의 콘텐츠는 시스템 메모리로 이동될 수 있고 GMEM은 다음 빈을 렌더링하기 위해 자유로워질 수 있다. 추가적으로, GPU는 다른 빈으로 렌더링하고, 그 빈 내의 프리미티브들 또는 픽셀들에 대한 드로우들을 수행할 수 있다. 따라서, 일부 양태들에서, 하나의 표면에서의 모든 드로우들을 커버하는 적은 수의 빈들, 예컨대, 4개의 빈들이 있을 수 있다. 또한, GPU들은 하나의 빈 내의 모든 드로우들을 순환할 수 있지만, 가시적인 드로우 콜들, 즉 가시적인 지오메트리를 포함하는 드로우 콜들에 대한 드로우들을 수행할 수 있다. 일부 양태들에서, 가시성 스트림은 예컨대, 비닝 패스에서, 이미지 또는 장면에서 각각의 프리미티브의 가시성 정보를 결정하기 위해, 생성될 수 있다. 예를 들어, 이 가시성 스트림은 특정 프리미티브가 가시적인지 아닌지를 식별할 수 있다. 일부 양태들에서, 이 정보는 예컨대, 렌더링 패스에서, 가시적이지 않은 프리미티브들을 제거하는 데 사용될 수 있다. 또한, 가시적인 것으로 식별되는 프리미티브들 중 적어도 일부는 렌더링 패스에서 렌더링될 수 있다.

타일링된 렌더링의 일부 양태들에서, 다수의 프로세싱 페이즈들 또는 패스들이 있을 수 있다. 예를 들어, 렌더링은 2개의 패스들, 예컨대, 가시성 또는 빈-가시성 패스 및 렌더링 또는 빈-렌더링 패스에서 수행될 수 있다. 가시성 패스 동안, GPU는 렌더링 작업부하를 입력하고, 프리미티브들 또는 삼각형들의 포지션들을 기록하고, 이어서 어느 프리미티브들 또는 삼각형들이 어느 빈 또는 영역에 속하는지를 결정할 수 있다. 가시성 패스의 일부 양태들에서, GPU들은 또한 가시성 스트림에서 각각의 프리미티브 또는 삼각형의 가시성을 식별 또는 마킹할 수 있다. 렌더링 패스 동안, GPU는 가시성 스트림을 입력하고 하나의 빈 또는 영역을 한 번에 프로세싱할 수 있다. 일부 양태들에서, 가시성 스트림은 어느 프리미티브들, 또는 프리미티브들의 버텍스들이 가시적인지 또는 가시적이지 않은지를 결정하기 위해 분석될 수 있다. 그와 같이, 가시적인 프리미티브들, 또는 프리미티브들의 버텍스들이 프로세싱될 수 있다. 그렇게 함으로써, GPU들은 가시적이지 않은 프리미티브들 또는 삼각형들을 프로세싱 또는 렌더링하는 불필요한 작업부하를 감소시킬 수 있다.

일부 양태들에서, 가시성 패스 동안, 소정의 유형들의 프리미티브 지오메트리, 예를 들어, 포지션 전용 지오메트리가 프로세싱될 수 있다. 추가적으로, 프리미티브들 또는 삼각형들의 포지션 또는 위치에 의존하여, 프리미티브들은 상이한 빈들 또는 영역들로 분류될 수 있다. 일부 인스턴스들에서, 프리미티브들 또는 삼각형들을 상이한 빈들로 분류하는 것은 이들 프리미티브들 또는 삼각형들에 대한 가시성 정보를 결정함으로써 수행될 수 있다. 예를 들어, GPU는 예를 들어 시스템 메모리에서 각 빈 또는 영역에서 각 프리미티브의 가시성 정보를 결정하거나 기입할 수 있다. 이 가시성 정보는 가시성 스트림을 결정 또는 생성하는데 사용될 수 있다. 렌더링 패스에서, 각각의 빈 내의 프리미티브들은 별도로 렌더링될 수 있다. 이들 인스턴스들에서, 가시성 스트림은 그 빈에 대해 가시적이지 않은 프리미티브들을 드롭하는데 사용되는 메모리로부터 페치될 수 있다.

GPU들 또는 GPU 아키텍처들의 일부 양태들은 렌더링, 예를 들어, 소프트웨어 렌더링 및 하드웨어 렌더링을 위한 다수의 상이한 옵션들을 제공할 수 있다. 소프트웨어 렌더링에서, 드라이버 또는 CPU는 각각의 뷰를 한 번 프로세싱함으로써 전체 프레임 지오메트리를 복제할 수 있다. 추가적으로, 일부 상이한 상태들은 뷰에 의존하여 변경될 수 있다. 이와 같이, 소프트웨어 렌더링에서, 소프트웨어는 이미지 내의 각각의 뷰포인트에 대해 렌더링하기 위해 활용될 수 있는 일부 상태들을 변경함으로써 전체 작업부하를 복제할 수 있다. 소정의 양태들에서, GPU들이 이미지 내의 각각의 뷰포인트에 대해 동일한 작업부하를 여러 번 제출할 수 있으므로, 오버헤드의 양이 증가될 수 있다. 하드웨어 렌더링에서, 하드웨어 또는 GPU는 이미지의 각 뷰포인트에 대한 지오메트리를 복제하거나 프로세싱하는 역할을 할 수 있다. 이에 따라, 하드웨어는 이미지 내의 각각의 뷰포인트에 대한 프리미티브들 또는 삼각형들의 복제 또는 프로세싱을 관리할 수 있다.

도 3은 다중의 빈들로 분할된 다중의 프리미티브들을 포함하는 이미지 또는 표면(300)을 예시한다. 도 3에 도시된 바와 같이, 이미지 또는 표면(300)은, 프리미티브들(321, 322, 323, 및 324)을 포함하는 영역(302)을 포함한다. 프리미티브들(321, 322, 323, 및 324)은 상이한 빈들, 예를 들어, 빈들(310, 311, 312, 313, 314, 및 315)로 분할 또는 배치된다. 도 3은 프리미티브들(321-324)에 대한 다중의 뷰포인트들을 사용하는 타일링된 렌더링의 일례를 예시한다. 예를 들어, 프리미티브들(321-324)은 제1 뷰포인트(350) 및 제2 뷰포인트(351)에 있다. 이와 같이, 영역(302)을 포함하는 이미지 또는 표면(300)을 프로세싱 또는 렌더링하는 GPU는 다중 뷰포인트들 또는 다중 뷰 렌더링을 활용할 수 있다.

본 명세서에 나타낸 바와 같이, GPU들 또는 그래픽스 프로세싱 유닛들은 전력 소비를 감소시키거나 메모리 대역폭을 절약하기 위해 타일링된 렌더링 아키텍처를 사용할 수 있다. 위에서 추가로 언급했듯이 이 렌더링 방법은 장면을 여러 빈으로 나눌 수 있을 뿐만 아니라 각 빈에서 볼 수 있는 삼각형을 식별하는 가시성 패스를 포함할 수 있다. 따라서, 타일링된 렌더링에서, 전체 스크린은 다중 빈들 또는 타일들로 분할될 수 있다. 그 다음, 장면은 각각의 빈에 대해 여러 번, 예를 들어, 한 번 이상 렌더링될 수 있다. 그래픽스 렌더링의 양태들에서, 일부 그래픽스 애플리케이션들은 단일 타깃, 즉, 렌더 타깃으로 한 번 이상 렌더링할 수 있다. 예를 들어, 그래픽스 렌더링에서, 시스템 메모리 상의 프레임 버퍼는 여러 번 업데이트될 수 있다. 프레임 버퍼는 GPU에 대한 디스플레이 데이터를 저장하는 것을 돕기 위해, 예를 들어, 비트맵 또는 스토리지를 포함하는 메모리 또는 랜덤 액세스 메모리(RAM)의 일부일 수 있다. 프레임 버퍼는 또한 완전한 데이터 프레임을 포함하는 메모리 버퍼일 수 있다. 추가적으로, 프레임 버퍼는 로직 버퍼일 수 있다. 일부 양태들에서, 프레임 버퍼를 업데이트하는 것이 빈 또는 타일 렌더링에서 수행될 수 있고, 여기서, 상기 논의된 바와 같이 표면은 다수의 빈들 또는 타일들로 분할되고, 그 다음 각각의 빈 또는 타일이 개별적으로 렌더링될 수 있다. 또한, 타일링된 렌더링에서, 프레임 버퍼는 다중 빈들 또는 타일들로 파티셔닝될 수 있다.

그래픽스 프로세싱의 일부 양태들은 GPU 스코핑을 활용할 수 있다. 예를 들어, GPU 스코핑은 정의된 작업부하 한계들에서 GPU 파이프라인 내의 상이한 성능 카운터들을 판독함으로써 수행될 수 있다. GPU 스코핑의 일부 양태들에서, GPU의 성능은 상이한 작업부하들 및 애플리케이션들에 대해 계산될 수 있다. 작업부하들의 배치들은 단일 드로우콜의 크기 또는 완전한 패스 또는 스테이지의 크기와 같은 다양한 크기들일 수 있다. 타일링된 렌더링 아키텍처를 참조하여, 이러한 작업부하들은 또한, 완전한 비닝 패스 또는 완전한 렌더링 패스에 대응할 수 있다.

GPU 스코핑의 일부 양태들에서, 전술된 성능 카운터들은 GPU 파이프라인의 블록들에 배치될 수 있고, 특정 블록에서, 각각의 작업부하에 대한 상이한 동작들의 수, 예컨대 작업부하의 총 프로세싱 시간을 계산하는 데 사용될 수 있다. 추가적으로, GPU 파이프라인의 각각의 스테이지에 대한 성능 카운터들은 특정 GPU 아키텍처에 대응할 수 있다. 일부 경우들에서, GPU 파이프라인의 각각의 스테이지에서 이러한 성능 카운터들을 캡처하는 것이 필요할 수 있다. 또한, GPU 파이프라인의 각각의 스테이지에서 각각의 패스 및 드로우콜에 대한 타이밍을 개별적으로 캡처하는 것이 필요할 수 있다.

도 4는 예시적인 GPU 파이프라인 및 성능 카운터들(402)을 예시하는 도면(400)이다. 도 4에 도시된 바와 같이, 도면(400)은 입력 어셈블러(410), 버텍스 셰이더(420), 헐 셰이더(430), 및 테셀레이터(440)를 포함한다. 도면(400)은 또한 도메인 셰이더(450), 지오메트리 셰이더(460), 래스터라이저(470), 픽셀 셰이더(480), 및 출력 병합기(490)를 포함한다. 도 4에 도시된 바와 같이, 도면(400) 내의 이러한 컴포넌트들 각각은 성능 카운터들(402)에 연결될 수 있다. 예를 들어, 컴포넌트들(410 내지 490) 각각은 컴포넌트들에서의 프로세싱에 기초하여 성능 카운터들(402)을 증분시킬 수 있다.

GPU의 일부 모드들, 예컨대 일반 미션 모드에서, 작업부하들의 다수의 배치들이 GPU 파이프라인으로 전송될 수 있는데, 이는 다수의 작업부하들이 예컨대 파이프라인 방식으로, GPU 파이프라인에 동시에 공존하는 결과를 초래할 수 있다. GPU 파이프라인 블록들이 작업부하들의 다수의 배치들 상에서 작동하면, GPU 파이프라인에서 한번에 하나의 작업부하(즉, 드로우콜 또는 스테이지)로 제한하지 않고서 단일 작업부하에 대한 드로우콜당 또는 스테이지당 성능 메트릭들을 정확하게 획득하는 것이 어려울 수 있다. 예를 들어, GPU 파이프라인에서 한번에 하나의 드로우콜 또는 스테이지로 제한하는 것은 각각의 드로우콜 또는 스테이지 후의 커맨드 스트림에서 WFI 메커니즘을 도입함으로써 달성될 수 있다. 그러나, 이것은 성능의 관점에서 큰 오버헤드를 추가할 수 있는데, 이는 완전한 GPU 파이프라인이 하나의 작업부하(즉, 드로우콜 또는 스테이지)를 완료하고 유휴 상태가 될 필요가 있을 수 있고, 그 이후에 다음 작업부하가 GPU 파이프라인으로 전송될 수 있기 때문이다.

도 5는 GPU에서 상이한 모드들에 대한 프로파일링의 도면들(500, 510, 520, 및 530)을 각각 도시한다. 예를 들어, 도면들(500 및 510)은 GPU에서의 스테이지 모드에 대응하고, 도면들(520 및 530)은 GPU에서의 드로우 모드에 대응한다. 도 5에 도시된 바와 같이, 도면(500)은 가시성 패스, 언리졸브(unresolve) 부분, 렌더 부분, 및 리졸브(resolve) 부분을 포함한다. 도면(500)은 프로파일링 오프(profiling off)를 갖는 스테이지 모드에 대응한다. 도 5에 도시된 바와 같이, 도면(510)은 가시성 패스, 언리졸브 부분, 렌더 부분, 및 리졸브 부분을 포함한다. 도면(510)은 또한, WFI (wait-for-idle) 메커니즘 및 메모리에의 성능 카운터들의 기록(Wr)을 포함한다. 더 구체적으로, "Wr"은 메모리에의 성능 카운터들의 기록으로 인한 오버헤드를 표기한다. 도면(510)은 각각의 스테이지 후의 WFI를 갖는 스테이지 모드 프로파일링에 대응한다.

도 5에 추가로 도시된 바와 같이, 도면(520)은 다수의 드로우들, 예컨대 드로우 1, 드로우 2, …, 드로우 n뿐만 아니라 리졸브 부분 및 언리졸브 부분을 포함한다. 도면(520)은 프로파일링 오프를 갖는 드로우 모드에 대응한다. 도 5에 도시된 바와 같이, 도면(530)은 또한 다수의 드로우들, 예컨대 드로우 1, 드로우 2, …, 드로우 n뿐만 아니라 리졸브 부분 및 언리졸브 부분을 포함한다. 도면(530)은 또한 WFI 메커니즘 및 Wr(메모리에의 성능 카운터들의 기록으로 인한 오버헤드)을 포함한다. 도면(530)은 WFI를 갖는 드로우 모드 및 프로파일링 온(profiling on)에 대응한다. 도 5는 모든 작업부하 후의 GPU WFI 메커니즘의 도입으로 인해 추가된 오버헤드를 도시한다. 또한, 오버헤드는 커맨드 스트림에 삽입된 고가의 WFI 메커니즘들로 인해 증가될 수 있다.

상기에 기초하여, 2개 이상의 작업부하들의 임의의 혼합 없이 작업부하에 대한 GPU 서브블록들로부터 성능 카운터들을 정확하게 캡처하는 것이 유리할 수 있다. 이것이, 다수의 작업부하들이 GPU 파이프라인에 한번에 존재할 수 있게 하는 동안 발생하는 것이 유리할 수 있다. 또한, 작업부하 한계들에서 성능 카운터들을 캡처하는 동안 성능의 오버헤드를 감소시키는 것이 유리할 수 있으며, 이때 다수의 작업부하들이 GPU 파이프라인에서 실행된다. 또한, 이것이, 각각의 작업부하 후에 어떠한 WFI 메커니즘들도 커맨드 스트림 내로 삽입되지 않고서 발생하는 것이 유리할 수 있다.

본 개시내용의 양태들은 2개 이상의 작업부하들의 임의의 혼합 없이 작업부하에 대한 GPU 서브블록들로부터 성능 카운터들을 정확하게 캡처할 수 있다. 본 개시내용의 양태들은, 이것이, 다수의 작업부하들이 GPU 파이프라인에 한번에 존재할 수 있게 하는 동안 발생할 수 있게 할 수 있다. 또한, 본 개시내용의 양태들은 작업부하 한계들에서 성능 카운터들을 캡처하는 동안 성능의 오버헤드를 감소시킬 수 있으며, 이때 다수의 작업부하들이 GPU 파이프라인에서 실행된다. 본 개시내용의 양태들은, 이것이, 각각의 작업부하 후에 어떠한 WFI 메커니즘들도 커맨드 스트림 내로 삽입되지 않고서 발생할 수 있게 할 수 있다.

또한, 본 개시내용의 양태들은 작업부하(즉, 드로우콜 또는 스테이지) 한계들에서 성능 카운터들을 스코핑하는 동안 성능 오버헤드를 감소시킬 수 있다. 일부 경우들에서, GPU 블록은 단일 작업부하 배치 상에서 한번에 작동하도록 허용될 수 있으며, 다음 배치는 현재 작업부하가 완료되고 그의 성능 카운터들이 작업부하 한계에서 메모리로 전송될 때까지 백프레셔될 수 있다. 이것은, GPU 하드웨어 파이프라인을 다수의 클러스터들로 분할하여 모든 클러스터들이 별개의 배치들 또는 작업부하들에 대해 작동하고 있을 수 있도록 함으로써 달성될 수 있으며, 여기서 하나의 작업부하 또는 배치는 클러스터에서 한번에 활성일 수 있다.

도 6은 GPU 내의 예시적인 하드웨어 클러스터들을 예시하는 도면(600)이다. 도 6에 도시된 바와 같이, 도면(600)은 커맨드 프로세서(CP)(610) 및 GPU 하드웨어(HW) 파이프라인 클러스터들(620)을 포함하고, GPU 하드웨어 파이프라인 클러스터들은 프론트 엔드(FE)(622), 버텍스 셰이더 프론트 엔드(SP_VS)(624), 프리미티브 제어기 백 엔드(PC_VS)(626), 래스터라이저(GRAS)(628), 픽셀 셰이더(PS)(630), 픽셀 셰이더 2(SP_PS)(632) 및 픽셀 셰이더 캐시(VPC_PS)(634)를 포함한다. 도면(600)은 또한 성능 카운터들(즉, 레지스터 백본 관리(RBBM))(640), 디버그 제어기(DBGC)(650), 일반 버퍼 인터페이스(GBIF)(660), 및 UCHE(690)를 포함한다. 도 6은 GPU 아키텍처에서 GPU 파이프라인이 분할되는 상이한 하드웨어 클러스터들(620)을 도시한다. 일부 경우들에서, 다운스트림 클러스터 블록들이 어떠한 진전도 이룰 수 없는 경우, 업스트림 클러스터들은 다운스트림 클러스터 블록들에 의해 백프레셔될 수 있다. 이러한 클러스터들(620)은 GPU 블록들의 그룹 또는 단일 GPU 블록일 수 있다. 본 개시내용의 양태들은 클러스터들(620)의 이러한 세트들을 재사용할 수 있다.

본 개시내용의 양태들은, 예컨대 해당 클러스터 내의 모든 블록들의 성능 카운터들이 판독되지 않고 현재 배치에 대한 메모리 인터페이스로 전송되지 않는 시간에 걸쳐, GPU 하드웨어 파이프라인의 클러스터 내의 다음 배치를 백프레셔하기 위한 메커니즘을 고안할 수 있다. 그렇게 하기 위해, 본 개시내용의 양태들은 다수의 상이한 단계들 또는 특징부들을 포함할 수 있다. 예를 들어, 본 개시내용의 양태들은, 성능을 스코핑할 필요가 있을 수 있는 2개의 작업부하들 사이에 커맨드 스트림 내의 명백한 중단점(breakpoint)을 제공하기 위한 드라이버를 포함할 수 있다. 이러한 중단점들은 각각의 드로우콜 또는 스테이지 후에 삽입된 글로벌 이벤트들일 수 있다. 이러한 글로벌 이벤트들은 이미 드로우콜들에 대한 기존의 콘텍스트 완료일 수 있고, 스테이지들에 대한 새롭게 도입된 소프트 이벤트들일 수 있다. 추가적으로, 작업부하들은 드로우콜들뿐만 아니라 상이한 유형들의 스테이지들, 예컨대 가시성 패스, 리졸브 패스 등일 수 있다.

본 개시내용의 양태들에서, 클러스터당 단일 배치가 한번에 실행되도록 커맨드 프로세서(CP)에 의해 허용될 수 있다. 이러한 시간에 대해, 클러스터 내의 모든 블록들은 배치를 완료하지 않았을 수 있고, 디버그 제어기(DBGC)는 레지스터 백본 관리(RBBM)로부터 이러한 블록들의 성능 카운터들을 판독하지 않았을 수 있다. 또한, CP는 다음 배치 프로그래밍을 해당 클러스터의 블록들로 전송하지 않을 수 있다. GPU 블록들은 완전한 프로그래밍이 CP로부터의 해당 블록에 의해 수신될 때까지 다음 배치 실행에서 시작되지 않을 수 있다.

작업부하를 완료한 후에, GPU 하드웨어 파이프라인 내의 각각의 블록은 이러한 블록에 의해 작업부하 배치가 완료됨을 표시하는 작업부하의 종료 시의 글로벌 이벤트(예컨대, 드로우콜들에 대한 콘텍스트 완료 및 스테이지들에 대한 소프트 이벤트들)의 복사본을 DBGC로 전송할 수 있고, DBGC는 RBBM으로부터 이러한 블록과 연관된 성능 카운터들을 판독하는 것을 시작할 수 있다. DBGC는 블록에 대한 RBBM으로부터 판독된 성능 카운터들을 메모리 인터페이스 또는 트레이스 버스로 전송하기 전에 그들을 버퍼링하기 위해 그의 기존의 트레이스 버퍼를 이용할 수 있다. DBGC가 RBBM으로부터 블록과 연관된 모든 성능 카운터들을 판독한 후, 그것은 DBGC가 클러스터 내의 각자의 블록에 대한 모든 성능 카운터들을 판독하기를 완료했음을 진술하는 표시를 CP로 전송할 수 있다. CP가 DBGC로부터 클러스터 내의 모든 블록들에 대한 표시를 수신한 후, 그것은 블록들의 해당 클러스터에 대한 프로그래밍의 다음 배치를 차단해제할 수 있다. 이것은 모든 배치들에 대해 지속적으로 발생할 수 있다.

도 7a 및 도 7b는 성능 카운터 스코핑 프로세스의 도면들(700, 750)을 각각 도시한다. 도 7a에 도시된 바와 같이, 도면(700)은 가시성 패스, 언리졸브 부분, 및 D1 내지 D4를 포함하는 커맨드 스트림(710)을 포함한다. 도면(700)은 또한 CP(721), FE(722), SP_VS(724), PC_VS(726), 및 PS(730)를 포함하는 GPU 파이프라인(720)을 포함한다. 또한, 도면(700)은 D1 콘텍스트 완료(736), RBBM(740), DBGC(742), 및 GBIF(744)를 포함한다. 도 7a에 도시된 바와 같이, DBGC(742)는 클러스터의 모든 성능 카운터들을 판독할 시에 CP(721)에 대한 클러스터당 피드백 경로를 포함할 수 있다. 또한, DBGC(742)는 RBBM(740)에 대한 클러스터 성능 카운터들을 판독할 수 있다. 또한, GBIF(744)는 메모리에 기록할 수 있다. 도 7a는 커맨드 스트림(710)이 상이한 유형들의 작업부하들, 예컨대, 드로우콜 및 스테이지들을 전송하는 것을 도시한다. 이러한 작업부하들의 한계에서, 드로우콜들에 대한 콘텍스트 완료와 같은 글로벌 이벤트들은 CP(721)에 의해 삽입되고, 스테이지의 시작 또는 정지를 표시하는 소프트 이벤트들은 드라이버에 의해 삽입된다.

도 7b에 도시된 바와 같이, 도면(750)은 가시성 패스, 가시성 시작 소프트 이벤트, 가시성 중지 소프트 이벤트, 언리졸브 부분, 언리졸브 시작 소프트 이벤트, 및 언리졸브 중지 소프트 이벤트를 포함하는 커맨드 스트림(760)을 포함한다. 도면(750)은 또한 CP(771), FE(772), SP_VS(774), PC_VS(776), 및 PS(780)를 포함하는 GPU 파이프라인(770)을 포함한다. 또한, 도면(750)은 가시성 중지 소프트 이벤트(786), RBBM(790), DBGC(792), 및 GBIF(794)를 포함한다. 도 7b에 도시된 바와 같이, DBGC(792)는 클러스터의 모든 성능 카운터들을 판독할 시에 CP(771)에 대한 클러스터당 피드백 경로를 포함할 수 있다. DBGC(792)는 RBBM(790)에 대한 클러스터 성능 카운터들을 판독할 수 있다. 추가적으로, GBIF(794)는 메모리에 기록할 수 있다. 도 7b는 커맨드 스트림(760)이 상이한 유형들의 작업부하들, 예컨대, 드로우콜 및 스테이지들을 전송하는 것을 도시한다. 또한, 이러한 작업부하들의 한계에서, 드로우콜들에 대한 콘텍스트 완료와 같은 글로벌 이벤트들은 CP(771)에 의해 삽입되고, 스테이지의 시작 또는 정지를 표시하는 소프트 이벤트들은 드라이버에 의해 삽입된다.

일부 양태들에서, DBGC 및 CP를 사용한 성능 카운터 스코핑은, 클러스터의 모든 성능 카운터들이 DBGC에 의해 RBBM으로부터 판독되지 않고 메모리 인터페이스(MIF)로 전송되거나 그의 트레이스 버퍼에 저장되는 시간에 걸쳐 파이프라인을 백프레셔하도록 GPU 클러스터의 프로그래밍을 지연시킬 수 있다. 본 개시내용의 양태들에서, 커맨드 프로세서(CP)는, 단일 작업부하 프로그래밍(즉, 배치)이 한번에 GPU 클러스터로 전송되는 한편, 제1 배치가 완료될 때까지 다음 배치가 해당 클러스터에 대한 CP 내부에서 스로틀링됨을 보장할 수 있다. 이것은 클러스터당 단일 배치로 지칭될 수 있다. 일단 클러스터 내의 블록이 배치를 완료하면, 그것은 CP가 다음 배치 프로그래밍을 프로그래밍하기를 기다릴 수 있다. 일단 다음 배치로 프로그래밍되면, 그것은 다음 배치 프로그래밍으로 프로그래밍될 때까지 다음 배치에 대해 작동하는 것을 시작할 수 있고, 업스트림 파이프라인을 백프레셔하는 동안 계속 기다릴 수 있다. 클러스터들은 데이터 경로 상의 현재 배치에 대한 데이터를 파이프라인 내의 후속 클러스터들로 전달할 수 있다. 다음 클러스터는, 그것이 CP로부터 배치의 완전한 프로그래밍을 수신했다면, 해당 배치에 대해 작동하는 것을 시작할 수 있다. 예를 들어, GPU 파이프라인에 7개의 클러스터들(예컨대, 클러스터 0 내지 클러스터 6)이 있는 경우, 클러스터 0은 배치 6에 대해 작동할 수 있고, 클러스터 1은 배치 5에 대해 작동할 수 있고, 등등일 수 있고, 클러스터 6은 배치 0에 대해 작동할 수 있다. 이러한 방식으로, 각각의 클러스터는 작업부하의 별개의 배치에 대해 작동할 수 있는데, 이는 작업부하의 다수의 배치들이 GPU 파이프라인에서 동시에 실행될 수 있게 할 수 있다. 그렇게 함으로써, 파이프라인 내의 업스트림 클러스터들은 가장 최근의 배치에 대해 작동할 수 있는 반면, 다운스트림 클러스터들은 더 오래된 배치들에 대해 작동할 수 있다.

일부 양태들에서, 모든 블록들에 대한 성능 카운터들은 디버그 제어기(DBGC)로 불리는 GPU 내부의 디버그 블록을 사용하여 메모리 인터페이스로 전송될 수 있다. 작업부하의 종료 시에, CP는 드로우콜의 종료 시의 콘텍스트 완료 또는 스테이지의 종료 시의 소프트웨어 정의된 소프트 이벤트와 같은 파이프라인 이벤트를 전송할 수 있다. 이러한 이벤트들은 작업부하의 완료 시에 파이프라인을 하나의 GPU 블록으로부터 다음 GPU 블록으로 아래로 전송될 수 있다. DBGC는 모든 GPU 파이프라인 블록들로부터 이러한 파이프라인 이벤트들의 복사본을 수신할 수 있다. DBGC가 블록으로부터 작업부하의 종료 시의 이러한 이벤트 복사본을 수신한 후, 그것은 해당 블록의 성능 카운터들을 판독하는 것을 시작할 수 있고, 그들을 메모리 인터페이스로 전송할 수 있다. 클러스터 내의 모든 블록들의 모든 성능 카운터들을 판독한 후에, DBGC는 성능 카운터들의 판독이 완료된다는 표시를 해당 클러스터에 대한 CP로 전송할 수 있다.

CP가 클러스터에 대한 DBGC로부터 이러한 표시를 수신한 후, 그것은 해당 클러스터에 대한 다음 배치 프로그래밍을 차단해제할 수 있다. 이러한 아키텍처에서, CP는 배치의 프로그래밍의 마지막 부분, 즉 프로그래밍 종료를 차단할 수 있다. 프로그래밍 종료를 수신하지 않고서, 블록들은 새로운 프로그래밍에 대해 작동하는 것을 시작하지 않을 수 있다. 이와 같이, 사실상, CP는 클러스터당 단일 배치를 유지하면서 블록에 대한 단일 레지스터 기록, 예컨대 마지막 레지스터 기록을 차단하고 있을 수 있다. 따라서, 다음 배치 프로그래밍을 전송하는 오버헤드는 무시할 수 있다. 본 개시내용의 전술된 접근법, 예컨대 GPU 파이프라인을 다수의 클러스터들로 분할하는 것 및 모든 클러스터들이 별개의 단일 배치들에 대해 독립적으로 한번에 작동할 수 있게 하는 것은, 커맨드 스트림 WFI (wait-for-idle) 메커니즘의 전통적인 접근법을 이용하는 완전한 GPU 파이프라인 내의 하나의 배치와 비교하여, 다수의 배치들이 GPU 파이프라인에서 작동될 수 있게 할 수 있다. 본 명세서에 나타낸 바와 같이, 이것은 전체 성능 오버헤드의 감소를 제공할 수 있다.

도 8 및 도 9는 상이한 GPU 모드들에 대한 프로파일링, 예컨대 스테이지 모드 및 드로우 모드 프로파일링의 도면들(800 내지 820 및 900 내지 920)을 각각 도시한다. 예를 들어, 도 8의 도면들(800, 810, 및 820)은 GPU에서의 스테이지 모드 프로파일링에 대응하고, 도 9의 도면들(900, 910, 및 920)은 GPU에서의 드로우 모드 프로파일링에 대응한다. 도 8에 도시된 바와 같이, 도면(800)은 가시성 패스, 언리졸브 부분, 렌더 부분, 및 리졸브 부분을 포함한다. 도면(800)은 프로파일링 오프를 갖는 스테이지 모드에 대응한다. 도 8에 도시된 바와 같이, 도면(810)은 가시성 패스, 언리졸브 부분, 렌더 부분, 및 리졸브 부분을 포함한다. 도면(810)은 또한, WFI 메커니즘 및 메모리에의 성능 카운터들의 기록(Wr)을 포함한다. 이전에 나타낸 바와 같이, "Wr"은 메모리에의 성능 카운터들의 기록으로 인한 오버헤드를 표기한다. 도면(810)은 각각의 스테이지 후의 WFI를 갖는 스테이지 모드 프로파일링에 대응한다. 도면(820)은 가시성 패스, 언리졸브 부분, 렌더 부분, 및 리졸브 부분뿐만 아니라, 메모리에의 성능 카운터들의 기록으로 인한 오버헤드를 표기하기 위해 각각의 부분 사이의 "Wr" 부분을 포함한다. 도면(820)은 본 개시내용의 양태들을 갖는 스테이지 모드 프로파일링에 대응한다.

도 9에 도시된 바와 같이, 도면(900)은 다수의 상이한 드로우들, 예컨대 드로우 1, 드로우 2, …, 드로우 n뿐만 아니라 리졸브 부분 및 언리졸브 부분을 포함한다. 도면(900)은 프로파일링 오프를 갖는 드로우 모드에 대응한다. 도 9에 도시된 바와 같이, 도면(910)은 또한 다수의 드로우들, 예컨대 드로우 1, 드로우 2, …, 드로우 n뿐만 아니라 리졸브 부분 및 언리졸브 부분을 포함한다. 도면(910)은 또한 WFI 메커니즘 및 Wr(메모리에의 성능 카운터들의 기록으로 인한 오버헤드)을 포함한다. 도면(910)은 WFI를 갖는 드로우 모드 및 프로파일링 온에 대응한다. 도면(920)은 다수의 드로우들(예컨대, 드로우 1, 드로우 2, …, 드로우 n), 리졸브 부분, 및 언리졸브 부분뿐만 아니라, 메모리에의 성능 카운터들의 기록으로 인한 오버헤드를 표기하기 위해 각각의 부분 사이의 "Wr" 부분을 포함한다. 도면(920)은 본 개시내용의 양태들을 갖는 드로우 모드 및 프로파일링에 대응한다.

도 8 및 도 9는 본 개시내용의 양태들을 활용하는 것이, 스코프 응용을 사용하여 GPU 성능 카운터들을 프로파일링하는 동안 오버헤드의 감소를 초래함을 도시한다. 도 8에 도시된 바와 같이, 스테이지 모드에서, 오버헤드는, 더 오래된 WFI 삽입 메커니즘들을 사용할 때 일부 경우들에서의 100% 초과의 오버헤드와 비교하여, 본 개시내용의 양태들을 사용할 때 10% 미만으로 감소될 수 있다. 도 9에 도시된 바와 같이, 드로우 모드에서, 이득들은 본 개시내용의 양태들을 사용할 때 훨씬 더 높을 수 있다. 예를 들어, 본 개시내용의 양태들을 활용하는 것은 다른 사용 사례들에 비해 오버헤드를 10% 미만으로 감소시킬 수 있다.

도 10은 본 개시내용의 하나 이상의 기법들에 따른 그래픽스 프로세싱의 통신 흐름도(1000)이다. 도 10에 도시된 바와 같이, 도면(1000)은 본 개시내용의 하나 이상의 기법들에 따른, GPU 파이프라인(1002), GPU 컴포넌트(1004)(예컨대, GPU 파이프라인 내의 다른 컴포넌트), 및 버퍼 또는 메모리(1006)를 포함한다.

1010에서, GPU 파이프라인(1002)은 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하, 예컨대 작업부하(1012)를 수신할 수 있으며, 여기서 제1 작업부하는 제1 작업부하가 수신된 후에 다수의 클러스터들 각각에서 프로세싱된다. 일부 경우들에서, 복수의 작업부하들 각각은 복수의 드로우콜들 중 하나에 대응할 수 있다.

1020에서, GPU 파이프라인(1002)은 그래픽스 프로세싱 유닛(GPU) 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱할 수 있다. 일부 양태들에서, GPU 파이프라인 내의 복수의 컴포넌트들은 다수의 클러스터들에 할당될 수 있으며, 여기서 제1 작업부하는 다수의 클러스터들로의 복수의 컴포넌트들의 할당에 기초하여 다수의 클러스터들 각각에서 프로세싱될 수 있다. 또한, 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 다수의 클러스터들 각각에서 스테이지 모드 한계 마커가 구현될 수 있다.

1030에서, GPU 파이프라인(1002)은 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시킬 수 있다. 또한, 증분된 복수의 성능 카운터들에 대응하는 정보가 GPU 파이프라인의 레지스터 백본 관리(RBBM) 컴포넌트에 저장될 수 있다.

1040에서, GPU 파이프라인(1002)은 다수의 클러스터들 각각에서, 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정할 수 있다.

1050에서, GPU 파이프라인(1002)은, 제1 작업부하가 다수의 클러스터들 중 하나의 클러스터에서 프로세싱이 완료되었다고 결정할 시, 다수의 클러스터들 중 하나의 클러스터로부터 제1 작업부하를 다수의 클러스터들 중 후속 클러스터로 송신할 수 있다. 다수의 클러스터들 중 하나의 클러스터로부터 다수의 클러스터들의 후속 클러스터로의 제1 작업부하의 송신은 커맨드 스트림과 연관될 수 있다.

1060에서, GPU 파이프라인(1002)은, 다수의 클러스터들 각각에서 제1 작업부하를 프로세싱하는 것을 완료할 시, 제1 작업부하가 프로세싱이 완료되었다는 표시를 다수의 클러스터들 각각으로부터 디버그 제어기(DBGC)로 송신할 수 있다.

1070에서, GPU 파이프라인(1002)은, 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 판독할 수 있다.

1080에서, GPU 파이프라인(1002)은 메모리 또는 버퍼, 예컨대 버퍼/메모리(1006)에, 다수의 클러스터들 각각의 값을 판독한 후의 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값, 예컨대 값(1082)을 저장할 수 있다.

1090에서, GPU 파이프라인(1002)은 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시를 송신할 수 있다. 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시는 디버그 제어기(DBGC)로부터 커맨드 프로세서(CP)로 송신될 수 있다.

1092에서, GPU 파이프라인(1002)은 제1 작업부하에 대해, 복수의 성능 카운터들의 판독이 다수의 클러스터들 각각에 대해 완료될 때 다수의 클러스터들 각각에서 복수의 작업부하들 중 제2 작업부하를 프로세싱할 수 있다. 복수의 작업부하들의 후속 작업부하는, 복수의 작업부하들의 이전 작업부하에 대해, 복수의 성능 카운터들의 판독이 다수의 클러스터들 각각에 대해 완료될 때 다수의 클러스터들 각각에서 프로세싱될 수 있다. 또한, 복수의 작업부하들 모두가 다수의 클러스터들 각각에서 프로세싱될 수 있다.

도 11은 본 개시내용의 하나 이상의 기법들에 따른, 그래픽스 프로세싱의 예시적인 방법의 흐름도(1100)이다. 방법은 그래픽스 프로세싱을 위한 장치, GPU, 다른 그래픽스 프로세서, GPU 파이프라인, 무선 통신 디바이스와 같은 장치, 및/또는 도 1 내지 도 10의 예들과 연관하여 사용되는 바와 같은 그래픽스 프로세싱을 수행할 수 있는 임의의 장치에 의해 수행될 수 있다.

1102에서, 장치는 GPU 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱할 수 있다. 예를 들어, 도 10의 1020에서 설명된 바와 같이, GPU 파이프라인(1002)은 GPU 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱할 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1102)를 수행할 수 있다. 일부 양태들에서, GPU 파이프라인 내의 복수의 컴포넌트들은 다수의 클러스터들에 할당될 수 있으며, 여기서 제1 작업부하는 다수의 클러스터들로의 복수의 컴포넌트들의 할당에 기초하여 다수의 클러스터들 각각에서 프로세싱될 수 있다. 또한, 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 다수의 클러스터들 각각에서 스테이지 모드 한계 마커가 구현될 수 있다.

1104에서, 장치는 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시킬 수 있다. 예를 들어, 도 10의 1030에서 설명된 바와 같이, GPU 파이프라인(1002)은 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시킬 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1104)를 수행할 수 있다. 또한, 증분된 복수의 성능 카운터들에 대응하는 정보가 GPU 파이프라인의 레지스터 백본 관리(RBBM) 컴포넌트에 저장될 수 있다.

1106에서, 장치는 다수의 클러스터들 각각에서, 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정할 수 있다. 예를 들어, 도 10의 1040에 설명된 바와 같이, GPU 파이프라인(1002)은 다수의 클러스터들 각각에서, 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정할 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1106)를 수행할 수 있다.

1108에서, 장치는, 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 판독할 수 있다. 예를 들어, 도 10의 1070에서 설명된 바와 같이, GPU 파이프라인(1002)은, 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 판독할 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1108)를 수행할 수 있다.

1110에서, 장치는 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시를 송신할 수 있다. 예를 들어, 도 10의 1090에서 설명된 바와 같이, GPU 파이프라인(1002)은 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시를 송신할 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1110)를 수행할 수 있다. 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시는 디버그 제어기(DBGC)로부터 커맨드 프로세서(CP)로 송신될 수 있다.

도 12는 본 개시내용의 하나 이상의 기법들에 따른, 그래픽스 프로세싱의 예시적인 방법의 흐름도(1200)이다. 방법은 그래픽스 프로세싱을 위한 장치, GPU, 다른 그래픽스 프로세서, GPU 파이프라인, 무선 통신 디바이스와 같은 장치, 및/또는 도 1 내지 도 10의 예들과 연관하여 사용되는 바와 같은 그래픽스 프로세싱을 수행할 수 있는 임의의 장치에 의해 수행될 수 있다.

1202에서, 장치는 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 수신할 수 있으며, 여기서 제1 작업부하는 제1 작업부하가 수신된 후에 다수의 클러스터들 각각에서 프로세싱된다. 예를 들어, 도 10의 1010에서 설명된 바와 같이, GPU 파이프라인(1002)은 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 수신할 수 있으며, 여기서 제1 작업부하는 제1 작업부하가 수신된 후에 다수의 클러스터들 각각에서 프로세싱된다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1202)를 수행할 수 있다. 일부 경우들에서, 복수의 작업부하들 각각은 복수의 드로우콜들 중 하나에 대응할 수 있다.

1204에서, 장치는 GPU 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱할 수 있다. 예를 들어, 도 10의 1020에서 설명된 바와 같이, GPU 파이프라인(1002)은 GPU 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱할 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1204)를 수행할 수 있다. 일부 양태들에서, GPU 파이프라인 내의 복수의 컴포넌트들은 다수의 클러스터들에 할당될 수 있으며, 여기서 제1 작업부하는 다수의 클러스터들로의 복수의 컴포넌트들의 할당에 기초하여 다수의 클러스터들 각각에서 프로세싱될 수 있다. 또한, 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 다수의 클러스터들 각각에서 스테이지 모드 한계 마커가 구현될 수 있다.

1206에서, 장치는 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시킬 수 있다. 예를 들어, 도 10의 1030에서 설명된 바와 같이, GPU 파이프라인(1002)은 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시킬 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1206)를 수행할 수 있다. 또한, 증분된 복수의 성능 카운터들에 대응하는 정보가 GPU 파이프라인의 레지스터 백본 관리(RBBM) 컴포넌트에 저장될 수 있다.

1208에서, 장치는 다수의 클러스터들 각각에서, 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정할 수 있다. 예를 들어, 도 10의 1040에 설명된 바와 같이, GPU 파이프라인(1002)은 다수의 클러스터들 각각에서, 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정할 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1208)를 수행할 수 있다.

1210에서, 장치는, 제1 작업부하가 다수의 클러스터들 중 하나의 클러스터에서 프로세싱이 완료되었다고 결정할 시, 다수의 클러스터들 중 하나의 클러스터로부터 제1 작업부하를 다수의 클러스터들 중 후속 클러스터로 송신할 수 있다. 예를 들어, 도 10의 1050에서 설명된 바와 같이, GPU 파이프라인(1002)은, 제1 작업부하가 다수의 클러스터들 중 하나의 클러스터에서 프로세싱이 완료되었다고 결정할 시, 다수의 클러스터들 중 하나의 클러스터로부터 제1 작업부하를 다수의 클러스터들 중 후속 클러스터로 송신할 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1210)를 수행할 수 있다. 다수의 클러스터들 중 하나의 클러스터로부터 다수의 클러스터들의 후속 클러스터로의 제1 작업부하의 송신은 커맨드 스트림과 연관될 수 있다.

1212에서, 장치는 다수의 클러스터들 각각에서 제1 작업부하를 프로세싱하는 것을 완료할 시, 제1 작업부하가 프로세싱이 완료되었다는 표시를 다수의 클러스터들 각각으로부터 디버그 제어기(DBGC)로 송신할 수 있다. 예를 들어, 도 10의 1060에서 설명된 바와 같이, GPU 파이프라인(1002)은, 다수의 클러스터들 각각에서 제1 작업부하를 프로세싱하는 것을 완료할 시, 제1 작업부하가 프로세싱이 완료되었다는 표시를 다수의 클러스터들 각각으로부터 디버그 제어기(DBGC)로 송신할 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1212)를 수행할 수 있다.

1214에서, 장치는, 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 판독할 수 있다. 예를 들어, 도 10의 1070에서 설명된 바와 같이, GPU 파이프라인(1002)은, 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 판독할 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1214)를 수행할 수 있다.

1216에서, 장치는 메모리 또는 버퍼에, 다수의 클러스터들 각각의 값을 판독한 후에 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 저장할 수 있다. 예를 들어, 도 10의 1080에서 설명된 바와 같이, GPU 파이프라인(1002)은 메모리 또는 버퍼에, 다수의 클러스터들 각각의 값을 판독한 후에 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 저장할 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1216)를 수행할 수 있다.

1218에서, 장치는 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시를 송신할 수 있다. 예를 들어, 도 10의 1090에서 설명된 바와 같이, GPU 파이프라인(1002)은 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시를 송신할 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1218)를 수행할 수 있다. 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시는 디버그 제어기(DBGC)로부터 커맨드 프로세서(CP)로 송신될 수 있다.

1220에서, 장치는, 제1 작업부하에 대해, 복수의 성능 카운터들의 판독이 다수의 클러스터들 각각에 대해 완료될 때 다수의 클러스터들 각각에서 복수의 작업부하들 중 제2 작업부하를 프로세싱할 수 있다. 예를 들어, 도 10의 1092에서 설명된 바와 같이, GPU 파이프라인(1002)은, 제1 작업부하에 대해, 복수의 성능 카운터들의 판독이 다수의 클러스터들 각각에 대해 완료될 때 다수의 클러스터들 각각에서 복수의 작업부하들 중 제2 작업부하를 프로세싱할 수 있다. 추가로, 도 1에서의 프로세싱 유닛(120)이 단계(1220)를 수행할 수 있다. 복수의 작업부하들의 후속 작업부하는, 복수의 작업부하들의 이전 작업부하에 대해, 복수의 성능 카운터들의 판독이 다수의 클러스터들 각각에 대해 완료될 때 다수의 클러스터들 각각에서 프로세싱될 수 있다. 또한, 복수의 작업부하들 모두가 다수의 클러스터들 각각에서 프로세싱될 수 있다.

구성들에서, 그래픽스 프로세싱을 위한 방법 또는 장치가 제공된다. 장치는 GPU, 그래픽스 프로세서, 또는 그래픽스 프로세싱을 수행할 수 있는 일부 다른 프로세서일 수 있다. 양태들에서, 장치는 디바이스(104) 내의 프로세싱 유닛(120)일 수 있거나, 또는 디바이스(104) 또는 다른 디바이스 내의 일부 다른 하드웨어일 수 있다. 장치, 예컨대, 프로세싱 유닛(120)은 그래픽스 프로세싱 유닛(GPU) 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱하기 위한 수단; 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시키기 위한 수단; 다수의 클러스터들 각각에서, 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정하기 위한 수단; 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 판독하기 위한 수단; 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시를 송신하기 위한 수단; 제1 작업부하에 대해, 복수의 성능 카운터들의 판독이 다수의 클러스터들 각각에 대해 완료될 때 다수의 클러스터들 각각에서 복수의 작업부하들 중 제2 작업부하를 프로세싱하기 위한 수단; 제1 작업부하가 다수의 클러스터들 중 하나의 클러스터에서 프로세싱이 완료되었다고 결정할 시, 다수의 클러스터들 중 하나의 클러스터로부터 제1 작업부하를 다수의 클러스터들 중 후속 클러스터로 송신하기 위한 수단; 다수의 클러스터들 각각에서 제1 작업부하를 프로세싱하는 것을 완료할 시, 제1 작업부하가 프로세싱이 완료되었다는 표시를 다수의 클러스터들 각각으로부터 디버그 제어기(DBGC)로 송신하기 위한 수단; 메모리 또는 버퍼에, 다수의 클러스터들 각각의 값을 판독한 후에 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 저장하기 위한 수단; 및 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 수신하기 위한 수단을 포함할 수 있으며, 제1 작업부하는 제1 작업부하가 수신된 후에 다수의 클러스터들 각각에서 프로세싱된다.

본 명세서에 설명된 주제는 하나 이상의 이익 또는 이점을 실현하도록 구현될 수 있다. 예를 들어, 설명된 그래픽스 프로세싱 기법들은 GPU, 그래픽스 프로세서, 또는 본 명세서에 설명된 GPU 스코핑을 위한 성능 오버헤드 최적화 기법들을 구현하기 위해 그래픽스 프로세싱을 수행할 수 있는 일부 다른 프로세서에 의해 사용될 수 있다. 이것은 또한, 다른 그래픽스 프로세싱 기법들과 비교하여 낮은 비용으로 달성될 수 있다. 더욱이, 본 명세서에서의 그래픽스 프로세싱 기법들은 데이터 프로세싱 또는 실행을 개선 또는 가속화할 수 있다. 또한, 본 명세서에서의 그래픽스 프로세싱 기법들은 리소스 또는 데이터 활용 및/또는 리소스 효율성을 개선할 수 있다. 추가적으로, 본 개시내용의 양태들은 메모리 대역폭 효율을 개선하고/하거나 GPU에서 프로세싱 속도를 증가시키기 위해 GPU 스코핑을 위한 성능 오버헤드 최적화 기법들을 활용할 수 있다.

개시된 프로세스들/흐름도들 내의 블록들의 특정 순서 또는 계층은 예시적인 접근법들의 예시임이 이해된다. 설계 선호도들에 기반하여, 프로세스들/흐름도들 내의 블록들의 특정 순서 또는 계층이 재배열될 수 있음이 이해된다. 추가로, 일부 블록들은 조합되거나 생략될 수 있다. 첨부한 방법 청구항들은 샘플 순서로 다양한 블록들의 엘리먼트들을 제시하며, 제시된 특정한 순서 또는 계층으로 제한되도록 의도되지 않는다.

이전의 설명은 임의의 당업자가 본 명세서에서 설명된 다양한 양태들을 실시할 수 있도록 제공된다. 이런 양태들에 대한 다양한 수정들이 당업자들에게 쉽게 자명할 것이며, 본 명세서에서 정의된 일반적 원리들은 다른 양태들에 적용될 수 있다. 따라서, 청구항들은 본 명세서에서 나타낸 양태들로 제한되도록 의도되는 것이 아니라, 청구항들의 문언에 부합하는 최대 범위를 부여하려는 것이며, 여기서, 단수형의 엘리먼트에 대한 참조는 특정하게 그렇게 언급되지 않으면 "하나 및 오직 하나"를 의미하기보다는 오히려 "하나 이상"을 의미하도록 의도된다. 단어 "예시적인"은 "예, 예증, 또는 예시로서 기능함"을 의미하도록 본 명세서에서 사용된다. "예시적인" 것으로서 본 명세서에서 설명된 임의의 양태는 다른 양태들에 비해 반드시 바람직하다거나 이로운 것으로서 해석되지는 않아야 한다.

달리 구체적으로 언급되지 않는 한, 용어 "일부"는 하나 이상을 지칭하고, 용어 "또는"은 콘텍스트가 달리 지시하지 않는 경우 "및/또는"으로서 해석될 수 있다. "A, B 또는 C 중 적어도 하나", "A, B 또는 C 중 하나 이상", "A, B 및 C 중 적어도 하나", "A, B 및 C 중 하나 이상" 및 "A, B, C 또는 이들의 임의의 조합"과 같은 조합들은 A, B 및/또는 C의 임의의 조합을 포함하고, A의 배수들, B의 배수들 또는 C의 배수들을 포함할 수 있다. 구체적으로, "A, B 또는 C 중 적어도 하나", "A, B 또는 C 중 하나 이상", "A, B 및 C 중 적어도 하나", "A, B 및 C 중 하나 이상" 및 "A, B, C 또는 이들의 임의의 조합"과 같은 조합들은 오직 A, 오직 B, 오직 C, A 및 B, A 및 C, B 및 C 또는 A 및 B 및 C일 수 있고, 임의의 이러한 조합들은 A, B 또는 C의 하나 이상의 멤버 또는 멤버들을 포함할 수 있다. 당업자들에게 알려져 있는 또는 나중에 알려지게 될 본 개시내용 전체에 걸쳐 설명된 다양한 양태들의 엘리먼트들에 대한 모든 구조적 그리고 기능적 등가물들은 참조에 의해 본 명세서에 명백히 포함되고, 청구항들에 의해 포괄되는 것으로 의도된다. 게다가, 본 명세서에 개시된 어떠한 것도, 그와 같은 개시내용이 청구항들에 명시적으로 인용되는지 여부에 관계없이 공중에 전용되도록 의도되지 않는다. "모듈", "메커니즘", "엘리먼트", "디바이스"등의 단어는 "수단" 이라는 단어의 대체물이 아닐 수 있다. 그래서, 청구항 엘리먼트는, 그 엘리먼트가 어구 "~ 하는 수단"을 이용하여 명시적으로 인용되지 않는다면, 기능식(means plus function)으로서 해석되지 않아야 한다.

하나 이상의 예에서, 본 명세서에 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에서 구현될 수 있다. 예를 들어, 용어 "프로세싱 유닛"이 본 개시 전체에 걸쳐 사용되었지만, 그러한 프로세싱 유닛은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 임의의 기능, 프로세싱 유닛, 본 명세서에 설명된 기법 또는 다른 모듈이 소프트웨어로 구현되는 경우, 기능, 프로세싱 유닛, 본 명세서에 설명된 기법 또는 다른 모듈은 컴퓨터 판독가능 매체 상에 하나 이상의 명령 또는 코드로서 저장되거나 이를 통해 전송될 수 있다.

본 개시내용에 따라, 용어 "또는"은 문맥이 달리 지시하지 않는 경우 "및/또는"으로 해석될 수 있다. 또한, "하나 이상" 또는 "적어도 하나" 등과 같은 구절들이 본 명세서에 개시된 일부 특징에 대해 사용되었을 수 있지만, 이러한 언어가 사용되지 않은 특징들은 문맥이 달리 지시하지 않는 경우 암시되는 그러한 의미를 갖는 것으로 해석될 수 있다.

하나 이상의 예에서, 본 명세서에 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에서 구현될 수 있다. 예를 들어, 용어 "프로세싱 유닛"이 본 개시 전체에 걸쳐 사용되었지만, 그러한 프로세싱 유닛은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 임의의 기능, 프로세싱 유닛, 본 명세서에 설명된 기법 또는 다른 모듈이 소프트웨어로 구현되는 경우, 기능, 프로세싱 유닛, 본 명세서에 설명된 기법 또는 다른 모듈은 컴퓨터 판독가능 매체 상에 하나 이상의 명령 또는 코드로서 저장되거나 이를 통해 전송될 수 있다. 컴퓨터 판독가능 매체들은, 일 장소로부터 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체들 또는 컴퓨터 데이터 저장 매체들을 포함할 수 있다. 이러한 방식으로, 컴퓨터 판독가능 매체는 일반적으로 (1) 비일시적인 유형의 컴퓨터 판독가능 저장 매체 또는 (2) 신호 또는 캐리어 파와 같은 통신 매체에 대응할 수 있다. 데이터 저장 매체들은, 본 개시내용에서 설명된 기법들의 구현을 위해 명령들, 코드 및/또는 데이터 구조들을 취출하기 위해 하나 이상의 컴퓨터들 또는 하나 이상의 프로세서들에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수 있다. 한정이 아닌 예로서, 그러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장부 또는 다른 자기 저장 디바이스들을 포함할 수 있다. 본 명세서에서 사용된 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광학 디스크(disc), 디지털 다기능 디스크(digital versatile disc)(DVD), 플로피 디스크(disk) 및 블루-레이 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 대체적으로 데이터를 자기적으로 재생하지만, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 상기의 것들의 조합들이 또한 컴퓨터 판독가능 매체들의 범위 내에 포함되어야 한다. 컴퓨터 프로그램 제품이 컴퓨터 판독가능 매체를 포함할 수 있다.

코드는 하나 이상의 프로세서, 예컨대 하나 이상의 디지털 신호 프로세서(DSP), 범용 마이크로프로세서, 주문형 집적 회로(ASIC), 산술 로직 유닛(ALU), 필드 프로그램가능 로직 어레이(FPGA), 또는 다른 등가의 집적 또는 이산 로직 회로부에 의해 실행될 수 있다. 따라서, 본 명세서에서 사용된 바와 같이, 용어 "프로세서"는, 본 명세서에 기술된 기법들의 구현에 적합한 전술한 구조 또는 임의의 다른 구조 중 임의의 구조를 지칭할 수 있다. 또한, 기법들은 하나 이상의 회로들 또는 로직 엘리먼트로 완전히 구현될 수 있다.

본 개시내용의 기법들은 무선 핸드셋, 집적 회로(IC) 또는 IC들의 세트(예를 들면, 칩 세트)를 포함하는, 매우 다양한 디바이스들 또는 장치들에서 구현될 수 있다. 다양한 컴포넌트들, 모듈들, 또는 유닛들은 개시된 기법들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하기 위해 본 개시내용에 설명되지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 필요로 하는 것은 아니다. 오히려, 상기 설명된 바와 같이, 다양한 유닛들은 적합한 소프트웨어 및/또는 펌웨어와 함께 상기 설명된 바와 같은 하나 이상의 프로세서들을 포함하여 임의의 하드웨어 유닛에서 결합되거나 또는 상호운용식 하드웨어 유닛들의 집합에 의해 제공될 수 있다. 따라서, 본 명세서에서 사용된 바와 같이, 용어 "프로세서"는, 본 명세서에 기술된 기법들의 구현에 적합한 전술한 구조 또는 임의의 다른 구조 중 임의의 구조를 지칭할 수 있다. 또한, 그 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수 있다.

아래의 양태들은 단지 예시적이고, 본 명세서에서 설명된 다른 양태들 또는 교시들과 제한 없이 조합될 수 있다.

양태 1: 메모리 및 메모리에 커플링된 적어도 하나의 프로세서를 포함하는 그래픽스 프로세싱을 위한 장치로서, 적어도 하나의 프로세서는, 그래픽스 프로세싱 유닛(GPU) 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱하도록; 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시키도록; 다수의 클러스터들 각각에서, 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정하도록; 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 판독하도록; 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시를 송신하도록 구성되는, 장치.

양태 2: 양태 1에 있어서, 적어도 하나의 프로세서는 제1 작업부하에 대해, 복수의 성능 카운터들의 판독이 다수의 클러스터들 각각에 대해 완료될 때 다수의 클러스터들 각각에서 복수의 작업부하들 중 제2 작업부하를 프로세싱하도록 추가로 구성되는, 장치.

양태 3: 양태 1 또는 양태 2에 있어서, 복수의 작업부하들의 후속 작업부하는, 복수의 작업부하들의 이전 작업부하에 대해, 복수의 성능 카운터들의 판독이 다수의 클러스터들 각각에 대해 완료될 때 다수의 클러스터들 각각에서 프로세싱되는, 장치.

양태 4: 양태 1 내지 양태 3 중 어느 한 양태에 있어서, 복수의 작업부하들 모두가 다수의 클러스터들 각각에서 프로세싱되는, 장치.

양태 5: 양태 1 내지 양태 4 중 어느 한 양태에 있어서, 적어도 하나의 프로세서는, 제1 작업부하가 다수의 클러스터들 중 하나의 클러스터에서 프로세싱이 완료되었다고 결정할 시, 제1 작업부하를 다수의 클러스터들 중 하나의 클러스터로부터 다수의 클러스터들 중 후속 클러스터로 송신하도록 구성되는, 장치.

양태 6: 양태 1 내지 양태 5 중 어느 한 양태에 있어서, 다수의 클러스터들 중 하나의 클러스터로부터 다수의 클러스터들의 후속 클러스터로의 제1 작업부하의 송신은 커맨드 스트림과 연관되는, 방법.

양태 7: 양태 1 내지 양태 6 중 어느 한 양태에 있어서, 다수의 클러스터들 각각에서 제1 작업부하의 프로세싱 동안 다수의 클러스터들 각각에서 스테이지 모드 한계 마커가 구현되는, 방법.

양태 8: 양태 1 내지 양태 7 중 어느 한 양태에 있어서, 적어도 하나의 프로세서는, 다수의 클러스터들 각각에서 제1 작업부하를 프로세싱하는 것을 완료할 시, 제1 작업부하가 프로세싱이 완료되었다는 표시를 다수의 클러스터들 각각으로부터 디버그 제어기(DBGC)로 송신하도록 추가로 구성되는, 방법.

양태 9: 양태 1 내지 양태 8 중 어느 한 양태에 있어서, 증분된 복수의 성능 카운터들에 대응하는 정보가 GPU 파이프라인의 레지스터 백본 관리(RBBM) 컴포넌트에 저장되는, 방법.

양태 10: 양태 1 내지 양태 9 중 어느 한 양태에 있어서, 적어도 하나의 프로세서는, 메모리 또는 버퍼에, 다수의 클러스터들 각각의 값을 판독한 후에 복수의 성능 카운터들 각각에 대한 다수의 클러스터들 각각의 값을 저장하도록 추가로 구성되는, 방법.

양태 11: 양태 1 내지 양태 10 중 어느 한 양태에 있어서, 복수의 성능 카운터들 모두에 대한 다수의 클러스터들 각각의 판독된 값의 표시는 디버그 제어기(DBGC)로부터 커맨드 프로세서(CP)로 송신되는, 방법.

양태 12: 양태 1 내지 양태 11 중 어느 한 양태에 있어서, GPU 파이프라인 내의 복수의 컴포넌트들은 다수의 클러스터들에 할당되며, 제1 작업부하는 다수의 클러스터들로의 복수의 컴포넌트들의 할당에 기초하여 다수의 클러스터들 각각에서 프로세싱되는, 방법.

양태 13: 양태 1 내지 양태 12 중 어느 한 양태에 있어서, 적어도 하나의 프로세서는, 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 수신하도록 추가로 구성되며, 여기서 제1 작업부하는 제1 작업부하가 수신된 후에 다수의 클러스터들 각각에서 프로세싱되는, 방법.

양태 14: 양태 1 내지 양태 13 중 어느 한 양태에 있어서, 복수의 작업부하들 각각은 복수의 드로우콜들 중 하나에 대응하는, 방법.

양태 15: 양태 1 내지 14 중 어느 한 양태에 있어서, 적어도 하나의 프로세서에 커플링된 트랜시버를 더 포함하는, 방법.

양태 16: 양태 1 내지 양태 15 중 어느 한 양태를 구현하기 위한 그래픽스 프로세싱의 방법.

양태 17: 양태 1 내지 15 중 어느 한 양태를 구현하기 위한 수단을 포함하는 그래픽스 프로세싱을 위한 장치.

양태 18: 컴퓨터 실행가능 코드를 저장하는 컴퓨터 판독가능 매체로서, 코드는 적어도 하나의 프로세서에 의해 실행될 때 적어도 하나의 프로세서로 하여금 양태 1 내지 양태 15 중 어느 한 양태를 구현하게 하는, 컴퓨터 판독가능 매체.

Claims

그래픽스 프로세싱을 위한 장치로서,
메모리; 및
상기 메모리에 커플링된 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는:
그래픽스 프로세싱 유닛(GPU) 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱하고;
상기 다수의 클러스터들 각각에서 상기 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시키고;
상기 다수의 클러스터들 각각에서, 상기 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정하고;
상기 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 상기 복수의 성능 카운터들 각각에 대한 상기 다수의 클러스터들 각각의 값을 판독하고; 그리고
상기 복수의 성능 카운터들 모두에 대한 상기 다수의 클러스터들 각각의 판독된 상기 값의 표시를 송신하도록
구성되는, 그래픽스 프로세싱을 위한 장치.
제1항에 있어서, 상기 적어도 하나의 프로세서는,
상기 제1 작업부하에 대해, 상기 복수의 성능 카운터들의 판독이 상기 다수의 클러스터들 각각에 대해 완료될 때 상기 다수의 클러스터들 각각에서 상기 복수의 작업부하들 중 제2 작업부하를 프로세싱하도록 추가로 구성되는, 그래픽스 프로세싱을 위한 장치.
제2항에 있어서, 상기 복수의 작업부하들의 후속 작업부하는, 상기 복수의 작업부하들의 이전 작업부하에 대해, 상기 복수의 성능 카운터들의 판독이 상기 다수의 클러스터들 각각에 대해 완료될 때 상기 다수의 클러스터들 각각에서 프로세싱되는, 그래픽스 프로세싱을 위한 장치.
제2항에 있어서, 상기 복수의 작업부하들 모두가 상기 다수의 클러스터들 각각에서 프로세싱되는, 그래픽스 프로세싱을 위한 장치.
제1항에 있어서, 상기 적어도 하나의 프로세서는,
상기 제1 작업부하가 상기 다수의 클러스터들 중 하나의 클러스터에서 프로세싱이 완료되었다고 결정할 시, 상기 다수의 클러스터들 중 상기 하나의 클러스터로부터 상기 제1 작업부하를 상기 다수의 클러스터들 중 후속 클러스터로 송신하도록 추가로 구성되는, 그래픽스 프로세싱을 위한 장치.
제5항에 있어서, 상기 다수의 클러스터들 중 상기 하나의 클러스터로부터 상기 다수의 클러스터들의 상기 후속 클러스터로의 상기 제1 작업부하의 송신은 커맨드 스트림과 연관되는, 그래픽스 프로세싱을 위한 장치.
제1항에 있어서, 상기 다수의 클러스터들 각각에서 상기 제1 작업부하의 프로세싱 동안 상기 다수의 클러스터들 각각에서 스테이지 모드 한계 마커가 구현되는, 그래픽스 프로세싱을 위한 장치.
제1항에 있어서, 상기 적어도 하나의 프로세서는,
상기 다수의 클러스터들 각각에서 상기 제1 작업부하를 프로세싱하는 것을 완료할 시, 상기 제1 작업부하가 프로세싱이 완료되었다는 표시를 상기 다수의 클러스터들 각각으로부터 디버그 제어기(debug controller, DBGC)로 송신하도록 추가로 구성되는, 그래픽스 프로세싱을 위한 장치.
제1항에 있어서, 증분된 상기 복수의 성능 카운터들에 대응하는 정보가 상기 GPU 파이프라인의 레지스터 백본 관리(RBBM) 컴포넌트에 저장되는, 그래픽스 프로세싱을 위한 장치.
제1항에 있어서, 상기 적어도 하나의 프로세서는,
메모리 또는 버퍼에, 상기 다수의 클러스터들 각각의 값을 판독한 후에 상기 복수의 성능 카운터들 각각에 대한 상기 다수의 클러스터들 각각의 값을 저장하도록 추가로 구성되는, 그래픽스 프로세싱을 위한 장치.
제1항에 있어서, 상기 복수의 성능 카운터들 모두에 대한 상기 다수의 클러스터들 각각의 판독된 상기 값의 상기 표시는 디버그 제어기(DBGC)로부터 커맨드 프로세서(CP)로 송신되는, 그래픽스 프로세싱을 위한 장치.
제1항에 있어서, 상기 GPU 파이프라인 내의 복수의 컴포넌트들은 상기 다수의 클러스터들에 할당되며, 상기 제1 작업부하는 상기 다수의 클러스터들로의 상기 복수의 컴포넌트들의 할당에 기초하여 상기 다수의 클러스터들 각각에서 프로세싱되는, 그래픽스 프로세싱을 위한 장치.
제1항에 있어서, 상기 적어도 하나의 프로세서는,
상기 다수의 클러스터들 각각에서 상기 복수의 작업부하들 중 상기 제1 작업부하를 수신하도록 추가로 구성되며, 상기 제1 작업부하는 상기 제1 작업부하가 수신된 후에 상기 다수의 클러스터들 각각에서 프로세싱되는, 그래픽스 프로세싱을 위한 장치.
제1항에 있어서, 상기 복수의 작업부하들 각각은 복수의 드로우콜들 중 하나에 대응하는, 그래픽스 프로세싱을 위한 장치.
제1항에 있어서, 상기 적어도 하나의 프로세서에 커플링된 트랜시버를 추가로 포함하는, 그래픽스 프로세싱을 위한 장치.
그래픽스 프로세싱의 방법으로서,
그래픽스 프로세싱 유닛(GPU) 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱하는 단계;
상기 다수의 클러스터들 각각에서 상기 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시키는 단계;
상기 다수의 클러스터들 각각에서, 상기 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정하는 단계;
상기 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 상기 복수의 성능 카운터들 각각에 대한 상기 다수의 클러스터들 각각의 값을 판독하는 단계; 및
상기 복수의 성능 카운터들 모두에 대한 상기 다수의 클러스터들 각각의 판독된 상기 값의 표시를 송신하는 단계를 포함하는, 그래픽스 프로세싱의 방법.
제16항에 있어서,
상기 제1 작업부하에 대해, 상기 복수의 성능 카운터들의 판독이 상기 다수의 클러스터들 각각에 대해 완료될 때 상기 다수의 클러스터들 각각에서 상기 복수의 작업부하들 중 제2 작업부하를 프로세싱하는 단계를 추가로 포함하는, 그래픽스 프로세싱의 방법.
제17항에 있어서, 상기 복수의 작업부하들의 후속 작업부하는, 상기 복수의 작업부하들의 이전 작업부하에 대해, 상기 복수의 성능 카운터들의 판독이 상기 다수의 클러스터들 각각에 대해 완료될 때 상기 다수의 클러스터들 각각에서 프로세싱되는, 그래픽스 프로세싱의 방법.
제17항에 있어서, 상기 복수의 작업부하들 모두가 상기 다수의 클러스터들 각각에서 프로세싱되는, 그래픽스 프로세싱의 방법.
제16항에 있어서,
상기 제1 작업부하가 상기 다수의 클러스터들 중 하나의 클러스터에서 프로세싱이 완료되었다고 결정할 시, 상기 다수의 클러스터들 중 상기 하나의 클러스터로부터 상기 제1 작업부하를 상기 다수의 클러스터들 중 후속 클러스터로 송신하는 단계를 추가로 포함하는, 그래픽스 프로세싱의 방법.
제20항에 있어서, 상기 다수의 클러스터들 중 상기 하나의 클러스터로부터 상기 다수의 클러스터들의 상기 후속 클러스터로의 상기 제1 작업부하의 송신은 커맨드 스트림과 연관되는, 그래픽스 프로세싱의 방법.
제16항에 있어서, 상기 다수의 클러스터들 각각에서 상기 제1 작업부하의 프로세싱 동안 상기 다수의 클러스터들 각각에서 스테이지 모드 한계 마커가 구현되는, 그래픽스 프로세싱의 방법.
제16항에 있어서,
상기 다수의 클러스터들 각각에서 상기 제1 작업부하를 프로세싱하는 것을 완료할 시, 상기 제1 작업부하가 프로세싱이 완료되었다는 표시를 상기 다수의 클러스터들 각각으로부터 디버그 제어기(DBGC)로 송신하는 단계를 추가로 포함하는, 그래픽스 프로세싱의 방법.
제16항에 있어서, 증분된 상기 복수의 성능 카운터들에 대응하는 정보가 상기 GPU 파이프라인의 레지스터 백본 관리(RBBM) 컴포넌트에 저장되는, 그래픽스 프로세싱의 방법.
제16항에 있어서,
메모리 또는 버퍼에, 상기 다수의 클러스터들 각각의 값을 판독한 후에 상기 복수의 성능 카운터들 각각에 대한 상기 다수의 클러스터들 각각의 값을 저장하는 단계를 추가로 포함하는, 그래픽스 프로세싱의 방법.
제16항에 있어서, 상기 복수의 성능 카운터들 모두에 대한 상기 다수의 클러스터들 각각의 판독된 상기 값의 상기 표시는 디버그 제어기(DBGC)로부터 커맨드 프로세서(CP)로 송신되는, 그래픽스 프로세싱의 방법.
제16항에 있어서, 상기 GPU 파이프라인 내의 복수의 컴포넌트들은 상기 다수의 클러스터들에 할당되며, 상기 제1 작업부하는 상기 다수의 클러스터들로의 상기 복수의 컴포넌트들의 할당에 기초하여 상기 다수의 클러스터들 각각에서 프로세싱되는, 그래픽스 프로세싱의 방법.
제16항에 있어서,
상기 다수의 클러스터들 각각에서 상기 복수의 작업부하들 중 상기 제1 작업부하를 수신하는 단계를 추가로 포함하며, 상기 제1 작업부하는 상기 제1 작업부하가 수신된 후에 상기 다수의 클러스터들 각각에서 프로세싱되는, 그래픽스 프로세싱의 방법.
그래픽스 프로세싱을 위한 장치로서,
그래픽스 프로세싱 유닛(GPU) 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱하기 위한 수단;
상기 다수의 클러스터들 각각에서 상기 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시키기 위한 수단;
상기 다수의 클러스터들 각각에서, 상기 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정하기 위한 수단;
상기 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 상기 복수의 성능 카운터들 각각에 대한 상기 다수의 클러스터들 각각의 값을 판독하기 위한 수단; 및
상기 복수의 성능 카운터들 모두에 대한 상기 다수의 클러스터들 각각의 판독된 상기 값의 표시를 송신하기 위한 수단을 포함하는, 그래픽스 프로세싱을 위한 장치.
그래픽스 프로세싱을 위한 컴퓨터 실행가능 코드를 저장하는 컴퓨터 판독가능 저장 매체로서, 상기 코드는 프로세서에 의해 실행될 때 상기 프로세서로 하여금
그래픽스 프로세싱 유닛(GPU) 파이프라인 내의 다수의 클러스터들 각각에서 복수의 작업부하들 중 제1 작업부하를 프로세싱하게 하고;
상기 다수의 클러스터들 각각에서 상기 제1 작업부하의 프로세싱 동안 복수의 성능 카운터들을 증분시키게 하고;
상기 다수의 클러스터들 각각에서, 상기 제1 작업부하가 프로세싱이 완료되었는지의 여부를 결정하게 하고;
상기 제1 작업부하가 프로세싱이 완료되었다고 결정할 시, 상기 복수의 성능 카운터들 각각에 대한 상기 다수의 클러스터들 각각의 값을 판독하게 하고; 그리고
상기 복수의 성능 카운터들 모두에 대한 상기 다수의 클러스터들 각각의 판독된 상기 값의 표시를 송신하게 하는, 컴퓨터 판독가능 저장 매체.