KR20240019515A - 터치 디스플레이 장치 및 디스플레이 패널 - Google Patents

터치 디스플레이 장치 및 디스플레이 패널 Download PDF

Info

Publication number
KR20240019515A
KR20240019515A KR1020220097244A KR20220097244A KR20240019515A KR 20240019515 A KR20240019515 A KR 20240019515A KR 1020220097244 A KR1020220097244 A KR 1020220097244A KR 20220097244 A KR20220097244 A KR 20220097244A KR 20240019515 A KR20240019515 A KR 20240019515A
Authority
KR
South Korea
Prior art keywords
touch
electrode
passivation layer
area
display panel
Prior art date
Application number
KR1020220097244A
Other languages
English (en)
Inventor
김철세
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220097244A priority Critical patent/KR20240019515A/ko
Priority to US18/214,615 priority patent/US20240045551A1/en
Publication of KR20240019515A publication Critical patent/KR20240019515A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Abstract

본 개시의 실시예들은 터치 디스플레이 장치 및 디스플레이 패널에 관한 것으로서, 더욱 상세하게는, 기판; 상기 기판의 상부에 형성되는 트랜지스터; 상기 트랜지스터를 덮도록 형성된 제 1 패시베이션층; 상기 제 1 패시베이션층 상에 형성된 터치 라인; 상기 터치 라인을 덮도록 형성된 제 2 패시베이션층; 상기 제 2 패시베이션층 상의 발광 영역에 형성되며, 상기 제 1 패시베이션층과 상기 제 2 패시베이션층의 컨택홀을 통해서 상기 트랜지스터에 전기적으로 연결되는 애노드 전극; 상기 제 2 패시베이션층 상에서 상기 애노드 전극과 이격된 위치에 형성되며, 상기 제 2 패시베이션층의 터치 컨택홀을 통해서 상기 터치 라인에 전기적으로 연결되는 터치 전극; 상기 애노드 전극과 상기 터치 전극을 덮으며, 상기 발광 영역이 오픈된 뱅크; 및 상기 발광 영역에서 상기 애노드 전극의 상부에 순차적으로 형성된 발광층과 캐소드 전극을 포함하는 디스플레이 패널을 제공할 수 있다.

Description

터치 디스플레이 장치 및 디스플레이 패널{TOUCH DISPLAY DEVICE AND DISPLAY PANEL}
본 개시의 실시예들은 터치 디스플레이 장치 및 디스플레이 패널에 관한 것이다.
멀티미디어의 발달과 함께 평판 디스플레이 장치의 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이(Liquid Crystal Display), 플라즈마 디스플레이 패널(Plasma Display Panel), 유기 발광 디스플레이(Organic Light Emitting Display) 등의 평판 디스플레이 장치가 상용화되고 있다.
아울러, 이러한 디스플레이 장치에 터치 패널을 적층하여, 손이나 스타일러스 펜(stylus pen) 등이 접촉되는 터치 지점에 저항이나 정전 용량과 같은 전기적인 특성이 변하는 경우에, 터치 지점을 감지하여 터치 지점에 대응되는 정보를 출력하거나 연산을 수행하는 터치 디스플레이 장치가 널리 사용되고 있다.
이러한 터치 디스플레이 장치는 사용자 인터페이스(User Interface)의 하나로써, 그 응용 범위가 소형 휴대용 단말기, 사무용 기기, 모바일 기기 등으로 확대되고 있다.
그러나, 이러한 터치 디스플레이 장치에 별도의 터치 패널을 적층하는 경우, 디스플레이 장치의 두께가 두꺼워져서 이를 얇게 제작하는데 한계가 있고, 적층된 터치 패널을 통과하면서 빛의 투과 효율이 감소하며, 생산비가 증가하는 단점이 있다. 이와 같은 문제점을 해결하기 위해서, 최근에는 디스플레이 패널의 픽셀 영역 내부에 터치 전극을 내장하는 인셀 터치(Advanced In-cell Touch; AIT) 타입의 디스플레이 장치가 제안되기도 하였다.
그러나, 이러한 인셀 터치 타입의 디스플레이 장치는 디스플레이 패널 내에 터치 센싱을 위한 터치 전극과 터치 라인을 포함하며, 터치 전극과 터치 라인을 형성하기 위한 제조 공정이 추가된다. 이에, 터치 디스플레이 장치의 제조 공정을 단순화시켜 제조 비용을 절감하기 위한 다양한 연구가 진행되고 있다.
이에, 본 명세서의 발명자들은 제조 공정을 단순화하여 제조 비용을 절감할 수 있는 터치 디스플레이 장치 및 디스플레이 패널을 발명하였다.
본 개시의 실시예들은 발광 소자의 애노드 전극과 동일한 물질로 터치 전극을 형성함으로써 제조 공정을 단순화하고 제조 비용을 절감할 수 있는 터치 디스플레이 장치 및 디스플레이 패널을 제공할 수 있다.
또한, 본 개시의 실시예들은 터치 전극의 상부에 캐소드 전극의 증착을 방지할 수 있는 증착 방지막을 형성함으로서, 애노드 전극과 동일한 물질의 터치 전극을 통해 효과적인 터치 센싱이 가능한 터치 디스플레이 장치 및 디스플레이 패널을 제공할 수 있다.
또한, 본 개시의 실시예들은 터치 전극과 애노드 전극 사이에 언더컷 구조를 통해서, 터치 전극의 상부에 캐소드 전극과 동일한 물질의 플로팅 전극이 증착되더라도 캐소드 전극과의 절연을 통해서 효과적인 터치 센싱이 가능한 터치 디스플레이 장치 및 디스플레이 패널을 제공할 수 있다.
본 개시의 실시예들은 기판, 상기 기판의 상부에 형성되는 트랜지스터와, 상기 트랜지스터를 덮도록 형성된 제 1 패시베이션층, 상기 제 1 패시베이션층 상에 형성된 터치 라인, 상기 터치 라인을 덮도록 형성된 제 2 패시베이션층, 상기 제 2 패시베이션층 상의 발광 영역에 형성되며, 상기 제 1 패시베이션층과 상기 제 2 패시베이션층의 컨택홀을 통해서 상기 트랜지스터에 전기적으로 연결되는 애노드 전극, 상기 제 2 패시베이션층 상에서 상기 애노드 전극과 이격된 위치에 형성되며, 상기 제 2 패시베이션층의 터치 컨택홀을 통해서 상기 터치 라인에 전기적으로 연결되는 터치 전극, 상기 애노드 전극과 상기 터치 전극을 덮으며, 상기 발광 영역이 오픈된 뱅크, 및 상기 발광 영역에서 상기 애노드 전극의 상부에 순차적으로 형성된 발광층과 캐소드 전극을 포함하는 디스플레이 패널을 제공할 수 있다.
본 개시의 실시예들은 기판과, 상기 기판의 상부에 형성되는 트랜지스터와, 상기 트랜지스터를 덮도록 형성된 제 1 패시베이션층, 상기 제 1 패시베이션층 상에 형성된 터치 라인, 상기 터치 라인을 덮도록 형성된 제 2 패시베이션층, 상기 제 2 패시베이션층 상의 발광 영역에 형성되며, 상기 제 1 패시베이션층 상기 제 2 패시베이션층의 컨택홀을 통해서 상기 트랜지스터에 전기적으로 연결되는 애노드 전극, 상기 제 2 패시베이션층 상에서 상기 애노드 전극과 이격된 위치에 형성되며, 상기 제 2 패시베이션층의 터치 컨택홀을 통해서 상기 터치 라인에 전기적으로 연결되는 터치 전극, 상기 애노드 전극과 상기 터치 전극을 덮으며, 상기 발광 영역이 오픈된 뱅크, 및 상기 발광 영역에서 상기 애노드 전극의 상부에 순차적으로 형성된 발광층과 캐소드 전극을 포함하는 디스플레이 패널과, 상기 터치 라인을 통해서 상기 터치 전극에 터치 구동 신호를 공급하고, 상기 터치 전극으로부터 전달되는 터치 센싱 신호로부터 터치를 감지하는 터치 회로를 포함하는 터치 디스플레이 장치를 제공할 수 있다.
본 개시의 실시예들은 기판, 상기 기판의 상부에 형성되는 트랜지스터, 상기 트랜지스터를 덮도록 형성된 제 1 패시베이션층, 상기 제 1 패시베이션층 상에 형성된 터치 라인, 상기 터치 라인을 덮도록 형성되며, 발광 영역과 비발광 영역 사이에 언더컷 영역을 포함하는 제 2 패시베이션층, 상기 제 2 패시베이션층 상의 상기 발광 영역에 형성되며, 상기 제 1 패시베이션층과 상기 제 2 패시베이션층의 컨택홀을 통해서 상기 트랜지스터에 전기적으로 연결되는 애노드 전극, 상기 제 2 패시베이션층 상의 상기 비발광 영역에서 상기 애노드 전극과 이격된 위치에 형성되며, 상기 제 2 패시베이션층의 터치 컨택홀을 통해서 상기 터치 라인에 전기적으로 연결되는 터치 전극, 상기 애노드 전극과 상기 터치 전극을 덮으며, 상기 발광 영역이 오픈된 뱅크, 상기 발광 영역에서 상기 애노드 전극의 상부에 순차적으로 형성된 발광층과 캐소드 전극, 및 상기 비발광 영역에서 상기 캐소드 전극과 이격된 위치에 형성된 플로팅 전극을 포함하는 디스플레이 패널을 제공할 수 있다.
본 개시의 실시예들은 기판, 상기 기판의 상부에 형성되는 트랜지스터, 상기 트랜지스터를 덮도록 형성된 제 1 패시베이션층, 상기 제 1 패시베이션층 상에 형성된 터치 라인, 상기 터치 라인을 덮도록 형성되며, 발광 영역과 비발광 영역 사이에 언더컷 영역을 포함하는 제 2 패시베이션층, 상기 제 2 패시베이션층 상의 상기 발광 영역에 형성되며, 상기 제 1 패시베이션층과 상기 제 2 패시베이션층의 컨택홀을 통해서 상기 트랜지스터에 전기적으로 연결되는 애노드 전극, 상기 제 2 패시베이션층 상의 상기 비발광 영역에서 상기 애노드 전극과 이격된 위치에 형성되며, 상기 제 2 패시베이션층의 터치 컨택홀을 통해서 상기 터치 라인에 전기적으로 연결되는 터치 전극, 상기 애노드 전극과 상기 터치 전극을 덮으며, 상기 발광 영역이 오픈된 뱅크, 상기 발광 영역에서 상기 애노드 전극의 상부에 순차적으로 형성된 발광층과 캐소드 전극, 및 상기 비발광 영역에서 상기 캐소드 전극과 이격된 위치에 형성된 플로팅 전극을 포함하는 디스플레이 패널과, 상기 터치 라인을 통해서 상기 터치 전극에 터치 구동 신호를 공급하고, 상기 터치 전극으로부터 전달되는 터치 센싱 신호로부터 터치를 감지하는 터치 회로를 포함하는 터치 디스플레이 장치를 제공할 수 있다.
본 개시의 실시예들에 의하면, 제조 공정을 단순화하여 제조 비용을 절감할 수 있는 효과가 있다.
또한, 본 개시의 실시예들에 의하면, 발광 소자의 애노드 전극과 동일한 물질로 터치 전극을 형성함으로써 제조 공정을 단순화하고 제조 비용을 절감할 수 있는 효과가 있다.
또한, 본 개시의 실시예들에 의하면, 터치 전극의 상부에 캐소드 전극의 증착을 방지할 수 있는 증착 방지막을 형성함으로서, 애노드 전극과 동일한 물질의 터치 전극을 통해 효과적인 터치 센싱이 가능한 효과가 있다.
또한, 본 개시의 실시예들에 의하면, 터치 전극과 애노드 전극 사이에 언더컷 구조를 통해서, 터치 전극의 상부에 캐소드 전극과 동일한 물질의 플로팅 전극이 증착되더라도 캐소드 전극과의 절연을 통해서 효과적인 터치 센싱이 가능한 효과가 있다.
도 1은 본 개시의 실시예들에 따른 터치 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 2는 본 개시의 실시예들에 따른 터치 디스플레이 장치의 터치 센싱 시스템을 예시로 나타낸 도면이다.
도 3은 본 개시의 실시예들에 따른 터치 디스플레이 장치에서 디스플레이 패널을 구성하는 서브픽셀의 등가회로를 예시로 나타낸 도면이다.
도 4는 본 개시의 실시예들에 따른 터치 디스플레이 장치에서, 디스플레이 패널의 단면을 예시로 나타낸 도면이다.
도 5 내지 도 8은 본 개시의 실시예들에 따른 터치 디스플레이 장치에서, 디스플레이 패널의 일부 적층 구조를 예시로 나타낸 평면도이다.
도 9 는 본 개시의 실시예들에 따른 터치 디스플레이 장치에서, 캐소드 전극의 오픈 영역이 터치 센서 영역보다 크게 형성된 경우를 나타내는 도면이다.
도 10은 본 개시의 실시예들에 따른 터치 디스플레이 장치에서. 캐소드 전극의 오픈 영역이 터치 센서 영역보다 조금 작게 형성되는 경우를 나타내는 도면이다.
도 11은 본 개시의 실시예들에 따른 터치 디스플레이 장치에서, 수평 방향으로 터치 센서 영역과 터치 브릿지 라인에 의해서 터치 전극이 형성된 경우를 예시로 나타낸 도면이다.
도 12는 본 개시의 실시예들에 따른 터치 디스플레이 장치에서, 또 다른 디스플레이 패널의 단면을 예시로 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명한다.
도 1은 본 개시의 실시예들에 따른 터치 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 1을 참조하면, 본 개시의 실시예들에 따른 터치 디스플레이 장치(100)는 영상 표시를 위한 구성 요소들로서, 디스플레이 패널(110), 데이터 구동 회로(130), 게이트 구동 회로(120), 및 타이밍 컨트롤러(140) 등을 포함할 수 있다.
디스플레이 패널(110)은 영상이 표시되는 표시 영역(DA)과 영상이 표시되지 않는 비표시 영역(NDA)을 포함할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 외곽 영역일 수 있으며, 베젤(Bezel) 영역이라고도 할 수 있다. 비표시 영역(NDA)은 터치 디스플레이 장치(100)의 앞면에서 보이는 영역이거나, 벤딩 되어 터치 디스플레이 장치(100)의 앞면에서 보이지 않는 영역일 수도 있다.
디스플레이 패널(110)은 다수의 서브픽셀(SP)을 포함할 수 있다. 예를 들어, 터치 디스플레이 장치(100)는 액정 표시 장치, 유기 발광 디스플레이 장치, 마이크로 LED (Micro Light Emitting Diode) 디스플레이 장치, 퀀텀닷 디스플레이 장치 등을 포함하는 다양한 타입의 디스플레이 장치일 수 있다.
터치 디스플레이 장치(100)의 타입에 따라 다수의 서브픽셀(SP) 각각의 구조가 달라질 수 있다. 예를 들어, 터치 디스플레이 장치(100)가 서브픽셀(SP) 스스로 빛을 내는 자체 발광 디스플레이 장치인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 발광 소자, 하나 이상의 트랜지스터 및 하나 이상의 커패시터를 포함할 수 있다.
또한, 디스플레이 패널(110)은 다수의 서브픽셀(SP)을 구동하기 위하여, 여러 가지 종류의 신호 라인들을 더 포함할 수 있다. 예를 들어, 여러 가지 종류의 신호 라인들은 데이터 신호(데이터 전압 또는 영상 데이터라고도 함)을 전달하는 다수의 데이터 라인(DL) 및 게이트 신호(스캔 신호라고도 함)을 전달하는 다수의 게이트 라인(GL) 등을 포함할 수 있다.
다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)은 서로 교차할 수 있다. 다수의 데이터 라인(DL) 각각은 열 방향(Column Direction)으로 연장되면서 배치될 수 있다. 다수의 게이트 라인(GL) 각각은 행 방향(Row Direction)으로 연장되면서 배치될 수 있다.
여기에서, 열 방향(Column Direction)과 행 방향(Row Direction)은 상대적인 것이다. 예를 들어, 열 방향은 세로 방향이고 행 방향은 가로 방향일 수 있다. 다른 예를 들어, 열 방향은 가로 방향이고 행 방향은 세로 방향일 수도 있다.
데이터 구동 회로(130)는 다수의 데이터 라인(DL)을 구동하기 위한 회로로서, 다수의 데이터 라인(DL)으로 데이터 신호를 출력할 수 있다. 게이트 구동 회로(120)는 다수의 게이트 라인(GL)을 구동하기 위한 회로로서, 다수의 게이트 라인(GL)으로 게이트 신호를 출력할 수 있다.
타이밍 컨트롤러(140)는 데이터 구동 회로(130) 및 게이트 구동 회로(120)를 제어하기 위한 장치로서, 다수의 데이터 라인(DL)에 대한 구동 타이밍과 다수의 게이트 라인(GL)에 대한 구동 타이밍을 제어할 수 있다.
타이밍 컨트롤러(140)는 데이터 구동 회로(130)를 제어하기 위하여 여러 가지 종류의 데이터 구동 제어 신호(DCS)를 데이터 구동 회로(130)에 공급하고, 게이트 구동 회로(120)를 제어하기 위하여 여러 가지 종류의 게이트 구동 제어 신호(GCS)를 게이트 구동 회로(120)에 공급할 수 있다.
데이터 구동 회로(130)는 타이밍 컨트롤러(140)의 구동 타이밍 제어에 따라 다수의 데이터 라인(DL)으로 데이터 신호를 공급할 수 있다. 데이터 구동 회로(130)는 타이밍 컨트롤러(140)로부터 디지털 형태의 영상 데이터(DATA)를 수신하고, 수신된 영상 데이터들(DATA)을 아날로그 형태의 데이터 신호로 변환하여 다수의 데이터 라인(DL)으로 출력할 수 있다.
게이트 구동 회로(120)는 타이밍 컨트롤러(140)의 타이밍 제어에 따라 다수의 게이트 라인(GL)으로 게이트 신호를 공급할 수 있다. 게이트 구동 회로(120)는 각종 게이트 구동 제어 신호(GCS)와 함께 턴-온 레벨의 전압에 해당하는 제 1 게이트 전압 및 턴-오프 레벨 전압에 해당하는 제 2 게이트 전압을 공급받아, 게이트 신호를 생성하고, 생성된 게이트 신호를 다수의 게이트 라인(GL)으로 공급할 수 있다. 여기서, 턴-온 레벨 전압은 하이 레벨 전압이고, 턴-오프 레벨 전압은 로우 레벨 전압일 수 있다. 이와 반대로, 턴-온 레벨 전압은 로우 레벨 전압이고, 턴-오프 레벨 전압은 하이 레벨 전압일 수 있다.
터치 디스플레이 장치(100)는 영상 표시 기능뿐만 아니라 터치 센싱 기능을 더 제공하기 위하여, 터치 패널과, 터치 패널을 센싱하여 손가락 또는 펜 등의 터치 오브젝트에 의해 터치가 발생했는지를 검출하거나 터치 위치를 검출하는 터치 회로(150)를 포함할 수 있다.
터치 회로(150)는 터치 패널을 구동하고 센싱함으로써, 터치 센싱 데이터를 생성하여 출력하는 터치 구동 회로(160)와, 터치 센싱 데이터를 이용하여 터치 발생을 감지하거나 터치 위치를 검출할 수 있는 터치 컨트롤러(170) 등을 포함할 수 있다.
터치 패널은 터치 센서로서 다수의 터치 전극(TE)을 포함할 수 있다. 터치 패널은 다수의 터치 전극(TE)과 터치 구동 회로(160)를 전기적으로 연결해주기 위한 다수의 터치 라인(TL)을 더 포함할 수 있다. 터치 패널 또는 터치 전극(TE)은 터치 센서라고도 한다.
터치 패널은 디스플레이 패널(110)의 외부에 존재할 수도 있고 디스플레이 패널(110)의 내부에 존재할 수도 있다. 터치 패널이 디스플레이 패널(110)의 외부에 존재하는 경우, 외장형 터치 패널이라고 한다. 터치 패널이 외장형인 경우, 터치 패널과 디스플레이 패널(110)은 별도로 제작되어, 결합될 수 있다. 외장형 터치 패널은 기판 및 기판 상의 다수의 터치 전극(TE) 등을 포함할 수 있다.
터치 패널이 디스플레이 패널(110)의 내부에 존재하는 경우, 내장형 터치 패널이라고 한다. 내장형 터치 패널인 경우, 디스플레이 패널(110)의 제작 공정 중에 터치 패널이 디스플레이 패널(110) 내에 형성될 수 있다.
터치 구동 회로(160)는 다수의 터치 전극(TE) 중 적어도 하나의 터치 전극(TE)으로 터치 구동 신호를 공급하고, 다수의 터치 전극(TE) 중 적어도 하나의 터치 전극(TE)으로부터 전달되는 터치 센싱 신호를 검출하여 터치 센싱 데이터를 생성할 수 있다.
터치 회로(150)는 셀프-커패시턴스(Self-Capacitance) 센싱 방식 또는 뮤추얼-커패시턴스(Mutual-Capacitance) 센싱 방식으로 터치 센싱을 수행할 수 있다.
터치 회로(150)가 셀프-커패시턴스 센싱 방식으로 터치 센싱을 수행하는 경우, 터치 회로(150)는 각 터치 전극(TE)과 터치 오브젝트(예: 손가락, 펜 등) 사이의 커패시턴스를 토대로 터치 센싱을 수행할 수 있다.
터치 회로(150)가 뮤추얼-커패시턴스 센싱 방식으로 터치 센싱을 수행하는 경우, 터치 회로(150)는 터치 전극들(TE) 사이의 커패시턴스를 토대로 터치 센싱을 수행할 수 있다.
뮤추얼-커패시턴스 센싱 방식에 따르면, 다수의 터치 전극(TE)은 구동 터치 전극과 센싱 터치 전극으로 나뉜다. 터치 구동 회로(160)는 터치 구동 신호를 이용하여 구동 터치 전극을 구동하고, 센싱 터치 전극으로부터 터치 센싱 신호를 검출할 수 있다.
셀프-커패시턴스 센싱 방식에 따르면, 다수의 터치 전극(TE) 각각은 구동 터치 전극의 역할도 하고 센싱 터치 전극의 역할도 할 수 있다. 터치 구동 회로(160)는 다수의 터치 전극(TE)의 전체 또는 일부를 구동하고 다수의 터치 전극(TE)의 전체 또는 일부를 센싱할 수 있다.
터치 구동 회로(160) 및 터치 컨트롤러(170)는 별도의 장치로 구현될 수도 있고, 하나의 장치로 구현될 수도 있다.
또는, 터치 구동 회로(160)와 데이터 구동 회로(130)는 별도의 집적회로로 구현될 수도 있다. 이와 다르게, 터치 구동 회로(160)의 전체 또는 일부와 데이터 구동 회로(130)의 전체 또는 일부가 서로 통합되어 하나의 집적 회로로 구현될 수 있다.
본 개시의 실시예들에 따른 터치 디스플레이 장치(100)는 유기 발광 디스플레이 장치, 퀀텀닷 디스플레이 장치, 마이크로 LED 디스플레이 장치 등과 같이, 자체 발광할 수 있는 발광 소자가 디스플레이 패널(110)에 배치되는 자체 발광 디스플레이 장치일 수 있다.
도 2는 본 개시의 실시예들에 따른 터치 디스플레이 장치의 터치 센싱 시스템을 예시로 나타낸 도면이다.
도 2를 참조하면, 본 개시의 실시예들에 따른 터치 디스플레이 장치(100)의 터치 센싱 시스템은 다수의 터치 전극(TE), 다수의 터치 라인(TL), 터치 구동 회로(160), 및 터치 컨트롤러(170) 등을 포함할 수 있다.
본 개시의 실시예들에 따른 터치 디스플레이 장치(100)에서 데이터 구동 회로(130)는 다수의 데이터 구동 집적 회로(SDIC)를 포함할 수 있고, 터치 구동 회로(160)는 다수의 터치 구동 집적 회로(ROIC)를 포함할 수 있다.
다수의 데이터 구동 집적 회로(SDIC) 각각은 별도의 집적 회로로 구현될 수 있다. 다수의 터치 구동 집적 회로(ROIC) 각각은 별도의 집적 회로로 구현될 수 있다.
이와 다르게, 적어도 하나의 데이터 구동 집적 회로(SDIC)와 적어도 하나의 터치 구동 집적 회로(ROIC)가 통합되어 하나의 통합 집적 회로(200)로 구현될 수도 있다.
이에 따르면, 본 개시의 실시예들에 따른 터치 디스플레이 장치(100)는 하나 이상의 통합 집적 회로(200)를 포함하고, 각 통합 집적 회로(200)는 적어도 하나의 데이터 구동 집적 회로(SDIC)와 적어도 하나의 터치 구동 집적 회로(ROIC)를 포함할 수 있다.
예를 들어, 본 개시의 실시예들에 따른 터치 디스플레이 장치(100)에서, 다수의 통합 집적 회로(200) 각각은 회로 필름(210) 상에 실장될 수 있다. 다수의 통합 집적 회로(200)가 실장된 다수의 회로 필름(210)의 일 측은 디스플레이 패널(110)에 전기적으로 연결될 수 있다.
또는, 다수의 통합 집적 회로(200) 각각은 디스플레이 패널(110)의 베젤 영역에 직접 실장될 수도 있다.
다수의 통합 집적 회로(200)가 실장된 다수의 회로 필름(210)의 타 측은 인쇄 회로 기판(220)에 전기적으로 연결될 수 있다.
본 개시의 실시예들에 따른 터치 디스플레이 장치(100)에서, 다수의 터치 전극(TE) 각각은 적어도 하나의 터치 라인(TL)을 통해 터치 구동 집적 회로(ROIC)와 전기적으로 연결될 수 있다.
다수의 터치 전극(TE)은 동일한 층에 모두 위치하고, 다수의 터치 라인(TL)은 다수의 터치 전극(TE)과 다른 층에 위치할 수 있다.
다수의 터치 전극(TE)은 제 1 터치 전극(TE1), 제 1 터치 전극(TE1)과 행 방향으로 인접한 제 2 터치 전극(TE2), 제 1 터치 전극(TE1)과 열 방향으로 인접한 제 3 터치 전극(TE3), 제 3 터치 전극(TE3)과 행 방향으로 인접한 제 4 터치 전극(TE4)을 포함할 수 있다.
제 1 터치 전극(TE1)은 제 1 터치 라인(TL1)과 전기적으로 연결되고, 제 2 터치 전극(TE2)은 제 2 터치 라인(TL2)과 전기적으로 연결되고, 제 3 터치 전극(TE3)은 제 3 터치 라인(TL3)과 전기적으로 연결되고, 제 4 터치 전극(TE4)은 제 4 터치 라인(TL4)과 전기적으로 연결될 수 있다.
제 1 터치 라인(TL1)은 제 3 터치 전극(TE3)과 중첩되지만 제 3 터치 전극(TE3)과 전기적으로 연결되지 않는다. 제 2 터치 라인(TL2)은 제 4 터치 전극(TE4)과 중첩되지만 제 4 터치 전극(TE4)과 전기적으로 연결되지 않는다.
다수의 터치 전극(TE) 각각은 하나 이상의 서브픽셀(SP)과 중첩될 수 있다.
예를 들어, 하나의 터치 전극(TE)은 둘 이상의 서브픽셀(SP)과 중첩될 수 있다. 또는, 하나의 터치 전극(TE)의 영역 크기는 둘 이상의 서브픽셀(SP)의 영역 크기와 대응될 수 있다. 이 경우, 다수의 터치 전극(TE) 각각은 둘 이상의 데이터 라인(DL)과 중첩되고, 둘 이상의 게이트 라인(GL)과 중첩될 수 있다.
제 1 터치 전극(TE1) 및 제 2 터치 전극(TE2)은 동일한 터치 전극 행에 배치되므로 동일한 둘 이상의 게이트 라인(GL)과 중첩될 수 있다. 제 3 터치 전극(TE3) 및 제 4 터치 전극(TE4)은 동일한 터치 전극 행에 배치되므로 동일한 둘 이상의 게이트 라인(GL)과 중첩될 수 있다.
제 1 터치 전극(TE1) 및 제 3 터치 전극(TE3)은 동일한 터치 전극 열에 배치되므로 동일한 둘 이상의 데이터 라인(DL)과 중첩될 수 있다. 제 2 터치 전극(TE2) 및 제 4 터치 전극(TE4)은 동일한 터치 전극 열에 배치되므로 동일한 둘 이상의 데이터 라인(DL)과 중첩될 수 있다.
다수의 터치 전극(TE) 각각은 복수의 개구부가 형성된 메쉬 타입의 전극일 수 있다. 각 터치 전극(TE)에서 복수의 개구부 각각은 서브픽셀(SP)의 발광 영역과 대응되거나, 투과 영역 (또는 투명 영역)과 대응될 수 있다.-
도 3은 본 개시의 실시예들에 따른 터치 디스플레이 장치에서 디스플레이 패널을 구성하는 서브픽셀의 등가회로를 예시로 나타낸 도면이다.
도 3을 참조하면, 본 개시의 실시예들에 따른 터치 디스플레이 장치(100)에서, 다수의 서브픽셀(SP) 각각은 발광 소자(ED), 발광 소자(ED)를 구동하기 위한 구동 트랜지스터(DRT), 구동 트랜지스터(DRT)의 게이트 전극과 데이터 라인(DL) 간의 전기적인 연결을 스위치 하는 스위칭 트랜지스터(SWT), 및 구동 트랜지스터(DRT)의 게이트 전극과 구동 트랜지스터(DRT)의 소스 전극 또는 드레인 전극 사이에 전기적으로 연결되는 스토리지 커패시터(Cst) 등을 포함할 수 있다.
구동 트랜지스터(DRT)의 게이트 전극은 제 1 노드(N1)에 대응된다. 구동 트랜지스터(DRT)의 소스 전극 또는 드레인 전극은 제 2 노드(N2)에 대응된다. 구동 트랜지스터(DRT)의 드레인 전극 또는 소스 전극은 제 3 노드(N3)에 대응된다.
발광 소자(ED)는 애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)을 포함할 수 있다. 발광층(EL)은 캐소드 전극(CE) 상에 위치하고, 애노드 전극(AE)은 발광층(EL) 상에 위치할 수 있다. 예를 들어, 발광 소자(ED)는 자체 발광 디스플레이를 위한 소자로서, 유기 발광 다이오드(OLED: Organic Light Emitting Diode), 퀀텀닷(Quantum Dot)으로 만들어진 발광 소자, 또는 마이크로 LED(Micro Light Emitting Diode) 등을 포함할 수 있다.
애노드 전극(AE)은 픽셀 전극으로 표현할 수도 있고, 캐소드 전극(CE)은 공통 전극으로 표현할 수도 있다.
스위칭 트랜지스터(SWT)의 드레인 전극 또는 소스 전극은 데이터 라인(DL)과 전기적으로 연결될 수 있다. 스위칭 트랜지스터(SWT)의 소스 전극 또는 드레인 전극은 제 1 노드(N1)에서 구동 트랜지스터(DRT)의 게이트 전극과 전기적으로 연결될 수 있다. 스위칭 트랜지스터(SWT)의 게이트 전극은 게이트 라인(GL)의 한 종류인 스캔 신호 라인(SCL)과 전기적으로 연결될 수 있다. 스위칭 트랜지스터(SWT)는 스캔 신호 라인(SCL)에서 공급된 스캔 신호(SCAN)에 의해 온-오프가 제어될 수 있다.
스토리지 커패시터(Cst)는 제 1 노드(N1)와 제 2 노드(N2) 사이에 전기적으로 연결될 수 있다. 스토리지 커패시터(Cst)는 일정 시간(예: 한 프레임 시간) 동안 제 1 노드(N1)와 제 2 노드(N2) 간의 전압 차이를 유지시켜주는 역할을 할 수 있다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 내부 커패시터(기생 커패시터)가 아니라, 서브픽셀(SP)의 구동을 위하여 의도적으로 설계된 외부 커패시터이다.
이상에서는, 각 서브픽셀(SP)이 발광 소자(ED)와 함께, 2개의 트랜지스터(DRT, SWT) 및 1개의 커패시터(Cst)를 포함하는 것으로 설명하였으나, 각 서브픽셀(SP)은 1개 이상의 트랜지스터를 더 포함할 수 있고, 경우에 따라서는 1개의 이상의 커패시터를 더 포함할 수 있다.
예를 들어, 도 3에 도시된 바와 같이, 각 서브픽셀(SP)은 제 2 노드(N2)와 기준 전압 라인(RVL) 사이의 연결을 제어하는 센싱 트랜지스터(SENT)를 더 포함할 수 있다.
센싱 트랜지스터(SENT)의 드레인 전극 또는 소스 전극은 기준 전압 라인(RVL)과 전기적으로 연결될 수 있다. 센싱 트랜지스터(SENT)의 소스 전극 또는 드레인 전극은 제 2 노드(N2)에서 구동 트랜지스터(DRT)의 소스 전극 또는 드레인 전극과 전기적으로 연결되고, 애노드 전극(AE)과도 전기적도 연결될 수 있다. 센싱 트랜지스터(SENT)의 게이트 전극은 게이트 라인(GL)의 한 종류인 센스 신호 라인(SENL)과 전기적으로 연결될 수 있다. 센싱 트랜지스터(SENT)는 센스 신호 라인(SENL)에서 공급된 센스 신호(SENSE)에 의해 온-오프가 제어될 수 있다.
애노드 전극(AE)은 다수의 서브픽셀(SP)마다 배치되고, 구동 트랜지스터(DRT)의 소스 전극 또는 드레인 전극에 전기적으로 연결될 수 있다. 즉, 제 2 노드(N2)에서, 애노드 전극(AE)은 구동 트랜지스터(DRT)의 소스 전극 또는 드레인 전극과 전기적으로 연결될 수 있다.
캐소드 전극(CE)은 다수의 서브픽셀(SP)에 공통으로 배치될 수 있다. 캐소드 전극(CE)에는 전압 레벨의 변동이 없는 직류 레벨의 기저 전압(EVSS)이 인가될 수 있다. 여기서, 기저 전압(EVSS)은 모든 서브픽셀(SP)의 발광 소자(ED)에 공통으로 인가되는 공통 전압에 해당할 수 있다.
본 개시의 실시예들에 따른 터치 디스플레이 장치(100)에서 디스플레이 패널(110)은 캐소드 전극(CE)과 전기적으로 연결된 다수의 기저 라인(EVSL)을 더 포함할 수 있다.
다수의 기저 라인(EVSL)을 이용하면, 캐소드 전극(CE)의 전 영역으로 기저 전압(EVSS)을 균일하게 인가해줄 수 있다. 다수의 기저 라인(EVSL)을 이용한 기저 전압(EVSS)의 공급 방식은 대면적의 디스플레이 패널(110)로 인해 대면적의 캐소드 전극(CE)이 구비된 경우 기저 전압(EVSS)의 효과적인 공급을 제공할 수 있다.
터치 구동 회로(160)는 하나 이상의 전치 증폭기(PRE-AMP)를 포함할 수 있다. 전치 증폭기(PRE-AMP)는 터치 구동 신호(TDS)가 입력되는 비반전 입력 단자(IN), 터치 전극(TE)과 전기적으로 연결되는 반전 입력 단자(INR), 출력 신호를 출력하는 출력 단자(OUT), 및 비반전 입력 단자(IN)와 출력 단자(OUT) 사이에 연결된 피드백 커패시터(Cfb)를 포함할 수 있다.
본 개시의 실시예들에 따른 터치 디스플레이 장치(100)는 발광 소자(ED)의 애노드 전극(AE)과 동일한 층의 이격된 위치에 애노드 전극(AE)과 동일한 물질로 터치 전극(TE)을 형성함으로써, 제조 공정을 단순화하고 제조 비용을 절감할 수 있는 터치 디스플레이 장치 및 디스플레이 패널을 제공할 수 있다.
따라서, 전치 증폭기(PRE-AMP)의 반전 입력 단자(INR)는 발광 소자(ED)의 애노드 전극(AE)이 위치하는 층에 형성된 터치 전극(TE)과 전기적으로 연결될 수 있다.
전치 증폭기(PRE-AMP)의 비반전 입력 단자(IN)에 인가되는 터치 구동 신호(TDS)는 전압 레벨이 변동되는 신호일 수 있으며, 소정의 주파수 및 진폭을 가질 수 있다.
사용자가 손가락이나 펜 등을 이용하여 화면을 터치하게 되면, 손가락이나 펜 등과 터치 전극(TE) 사이에 커패시턴스(Cf)가 형성될 수 있다. 이러한 커패시턴스(Cf)를 핑거(Finger) 커패시턴스(Cf)라고 한다.
터치 디스플레이 장치(100)의 터치 회로(150)는 각 터치 전극(TE)에서의 핑거 커패시턴스(Cf)의 변화를 토대로 터치 좌표를 센싱할 수 있다.
도 4는 본 개시의 실시예들에 따른 터치 디스플레이 장치에서, 디스플레이 패널의 단면을 예시로 나타낸 도면이다.
도 4를 참조하면, 본 개시의 실시예들에 따른 터치 디스플레이 장치(100)의 디스플레이 패널(110)은 기판(SUB)을 포함한다.
기판(SUB) 상에 다수의 서브픽셀(SP)이 형성된다. 다수의 서브픽셀(SP) 각각은 애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)을 포함하는 발광 소자(ED), 발광 소자(ED)를 구동하는 구동 트랜지스터(DRT) 및 구동 트랜지스터(DRT)의 게이트 전극과 애노드 전극(AE) 사이에 연결된 스토리지 커패시터(Cst)를 포함할 수 있다.
기판(SUB) 상에는 트랜지스터들(DRT, SWT, SENT) 및 커패시터(Cst)가 형성되고, 발광 소자(ED)들이 형성될 수 있다. 구동 트랜지스터(DRT)의 소스 전극(SE)은 발광 소자(ED)의 애노드 전극(AE)과 전기적으로 연결될 수 있다. 여기에서는, 설명의 편의를 위하여 센싱 트랜지스터(SENT)를 생략하였다.
발광 소자들(ED)의 캐소드 전극(CE) 상에는 봉지층이 형성될 수 있다. 봉지층은 산소나 수분이 발광 소자들(ED)로 침투하는 것을 방지해줄 수 있다.
기판(SUB) 상에는 버퍼층(BUF)이 배치될 수 있다.
버퍼층(BUF) 상에 구동 트랜지스터(DRT)와 스토리지 커패시터(Cst)가 형성될 수 있다.
구동 트랜지스터(DRT)의 반도체층(ACT)과 스토리지 커패시터(Cst)의 제 1 커패시터 전극(EC1)이 버퍼층(BUF) 상에 형성될 수 있다. 구동 트랜지스터(DRT)의 반도체층(ACT)과 스토리지 커패시터(Cst)의 제 1 커패시터 전극(EC1)은 동일 층에 동일 물질로 형성될 수 있다.
구동 트랜지스터(DRT)의 반도체층(ACT)과 스토리지 커패시터(Cst)의 제 1 커패시터 전극(EC1) 상에 게이트 절연막(GI)이 배치될 수 있다.
게이트 절연막(GI) 상에 구동 트랜지스터(DRT)의 게이트 전극(GE)과 스토리지 커패시터(Cst)의 제 2 커패시터 전극(EC2)이 위치할 수 있다. 구동 트랜지스터(DRT)의 게이트 전극(GE)과 스토리지 커패시터(Cst)의 제 2 커패시터 전극(EC2)은 동일 층에 동일 물질로 형성될 수 있다.
구동 트랜지스터(DRT)의 게이트 전극(GE)과 스토리지 커패시터(Cst)의 제 2 커패시터 전극(EC2) 상에 층간 절연막(ILD)이 배치될 수 있다.
층간 절연막(ILD) 상에 구동 트랜지스터(DRT)의 소스 전극(SE)과 드레인 전극(DE), 스토리지 커패시터(Cst)의 제 3 커패시터 전극(EC3)이 배치될 수 있다. 구동 트랜지스터(DRT)의 소스 전극(SE)과 드레인 전극(DE), 스토리지 커패시터(Cst)의 제 3 커패시터 전극(EC3)은 동일 물질로 이루어질 수 있다.
스토리지 커패시터(Cst)는 제 1 커패시터 전극(EC1), 제 2 커패시터 전극(EC2) 및 제 3 커패시터 전극(EC3)를 포함하는 2단 구조로 이루어질 수도 있고, 제 1 커패시터 전극(EC1)와 제 2 커패시터 전극(EC2)을 포함하는 1단 구조로 이루어질 수도 있다.
구동 트랜지스터(DRT)의 소스 전극(SE)과 드레인 전극(DE)은 층간 절연막(ILD)의 컨택홀을 통해 구동 트랜지스터(DRT)의 반도체층(ACT)과 전기적으로 연결될 수 있다.
층간 절연막(ILD) 상에 형성된 소스 전극(SE), 드레인 전극(DE) 및 스토리지 커패시터(Cst)의 제 3 커패시터 전극(EC3)을 덮으면서 제 1 패시베이션층(PAS1)이 배치될 수 있다.
제 1 패시베이션층(PAS1) 상에 터치 라인(TL)이 배치될 수 있다. 터치 라인(TL)은 터치 전극(TE)과의 전기적 연결을 위하여 터치 전극(TE)과 중첩되는 위치에 배치될 수 있다.
제 1 패시베이션층(PAS1) 상에는 터치 라인(TL)을 덮도록 제 2 패시베이션층(PAS2)이 배치될 수 있다.
서브픽셀(SP)의 발광 영역(EA)으로 정의된 지점에서, 제 2 패시베이션층(PAS2) 상에 애노드 전극(AE)이 배치될 수 있다. 애노드 전극(AE)은 제 1 패시베이션층(PAS1) 및 제 2 패시베이션층(PAS2)의 컨택홀을 통해 구동 트랜지스터(DRT)의 소스 전극(SE)과 전기적으로 연결될 수 있다.
한편, 서브픽셀(SP)의 발광 영역(EA)과 중첩되지 않는 비발광 영역 지점에서, 제 2 패시베이션층(PAS2) 상에 터치 전극(TE)이 배치될 수 있다. 터치 전극(TE)은 애노드 전극(AE)과 동일한 층에서 동일한 물질로 형성될 수 있으므로, 애노드 전극(AE)과 터치 전극(TE)은 단일 공정으로 형성될 수 있다.
터치 전극(TE)은 원형 또는 다각형 형상의 터치 센서 영역과 터치 센서 영역을 연결하는 터치 브릿지 라인을 포함할 수 있다.
터치 전극(TE)은 제 2 패시베이션층(PAS2)의 터치 컨택홀(TCNT)을 통해 터치 라인(TL)과 전기적으로 연결될 수 있다.
서브픽셀(SP)의 발광 영역(EA)을 정의하기 위하여 뱅크(BANK)가 애노드 전극(AE) 상에 배치될 수 있다. 뱅크(BANK)의 일부가 오픈 되어 애노드 전극(AE)의 일부분이 노출된다. 따라서, 뱅크(BANK)의 오픈 영역이 발광 영역(EA)에 해당할 수 있다.
뱅크(BANK)의 오픈 영역으로 노출된 애노드 전극(AE) 상에 발광층(EL)이 배치될 수 있다. 발광층(EL) 상에 캐소드 전극(CE)이 배치될 수 있다.
이 때, 발광 영역(EA)들 사이의 비발광 영역에서, 적어도 터치 전극(TE)과 터치 라인(TL)이 전기적으로 연결되는 위치에는 캐소드 전극(CE)이 형성되지 않을 수 있다. 즉, 터치 전극(TE)과 터치 라인(TL)이 전기적으로 연결되는 지점에는 사용자의 손가락이나 펜 등과 터치 전극(TE) 사이에 핑거 커패시턴스(Cf)가 형성될 수 있으므로, 캐소드 전극(CE)이 중첩되지 않는 것이 바람직하다.
또한, 터치 전극(TE)과 터치 라인(TL)이 전기적으로 연결되는 지점 이외에도, 터치 전극(TE) 중에서 터치 센싱을 위한 터치 센서 영역은 캐소드 전극(CE)이 중첩되지 않는 것이 바람직하다.
이를 위해서, 뱅크(BANK) 상부에 캐소드 전극(CE)을 형성한 후에, 마스크를 이용해서 터치 전극(TE)과 터치 라인(TL)이 연결되는 지점을 오픈시킬 수 있을 것이다. 또는, 터치 전극(TE)과 터치 라인(TL)이 연결되는 지점의 상부에 증착 방지막(EPL)을 형성한 후에 캐소드 전극(CE)을 증착함으로써, 캐소드 전극(CE)이 발광 영역(EA)에 형성되고 터치 전극(TE)과 터치 라인(TL)이 연결되는 지점의 상부에 형성되지 않도록 할 수도 있을 것이다.
캐소드 전극(CE) 상에는 봉지층이 배치될 수 있다. 봉지층은 외부의 수분이나 산소에 취약한 발광 소자(ED)로 외부의 수분이나 산소가 침투되는 것을 차단할 수 있다. 봉지층은 하나의 층으로 되어 있을 수도 있지만, 다수의 층으로 되어 있을 수도 있다.
도 5 내지 도 8은 본 개시의 실시예들에 따른 터치 디스플레이 장치에서, 디스플레이 패널의 일부 적층 구조를 예시로 나타낸 평면도이다.
도 5를 참조하면, 본 개시의 실시예들에 따른 터치 디스플레이 장치(100)는 기판(SUB) 상에 버퍼층(BUF)이 배치되고, 버퍼층(BUF) 상에 구동 트랜지스터(DRT)와 스토리지 커패시터(Cst)가 형성될 수 있다.
구동 트랜지스터(DRT)와 스토리지 커패시터(Cst) 상에 층간 절연막(ILD)이 배치되고, 층간 절연막(ILD) 상에 제 1 패시베이션층(PAS1)이 배치될 수 있다.
구동 트랜지스터(DRT)와 스토리지 커패시터(Cst)의 구성은 도 4에서 설명하였으므로 여기에서는 생략하기로 한다.
제 1 패시베이션층(PAS1) 상에는 터치 라인(TL)이 배치될 수 있다. 터치 라인(TL)은 터치 전극(TE)에 중첩되는 영역을 따라 배치될 수 있다. 예를 들어, 터치 전극(TE)이 격자 형태로 형성되는 경우에는 터치 전극(TE)의 격자 형태를 따라 터치 라인(TL)이 지그재그 형태로 배치될 수 있다.
터치 라인(TL)은 연결 지점(Contact Point)에서 터치 전극(TE)과 전기적으로 연결될 수 있다. 터치 라인(TL)의 연결 지점은 터치 전극(TE)이 전기적으로 연결되는 터치 블록마다 하나씩 형성될 수 있다.
도 6을 참조하면, 제 1 패시베이션층(PAS1) 상에는 터치 라인(TL)을 덮도록 제 2 패시베이션층(PAS2)이 배치될 수 있다.
이 때, 터치 전극(TE)은 제 2 패시베이션층(PAS2)의 터치 컨택홀(TCNT)을 통해 터치 라인(TL)과 전기적으로 연결될 수 있다. 따라서, 제 2 패시베이션층(PAS2)에서 터치 라인(TL)의 연결 지점(Contact Point)에 대응되는 위치에는 터치 컨택홀(TCNT)이 형성될 수 있다.
도 7을 참조하면, 서브픽셀(SP)의 발광 영역(EA)으로 정의된 지점에서, 제 2 패시베이션층(PAS2) 상에 애노드 전극(AE)이 배치될 수 있다. 애노드 전극(AE)은 제 1 패시베이션층(PAS1) 및 제 2 패시베이션층(PAS2)의 컨택홀을 통해 구동 트랜지스터(DRT)의 소스 전극(SE)과 전기적으로 연결될 수 있다.
반면, 서브픽셀(SP)의 발광 영역(EA)과 중첩되지 않는 비발광 영역 지점에서, 제 2 패시베이션층(PAS2) 상에 터치 전극(TE)이 배치될 수 있다. 터치 전극(TE)은 애노드 전극(AE)과 동일한 층에서 동일한 물질로 형성될 수 있으므로, 애노드 전극(AE)과 터치 전극(TE)은 단일 공정으로 형성될 수 있다.
터치 전극(TE)은 원형 또는 다각형 형상의 터치 센서 영역(TSA)과 터치 센서 영역(TSA)을 연결하는 터치 브릿지 라인(TBL)을 포함할 수 있다. 터치 센서 영역(TSA)는 터치 브릿지 라인(TBL)보다 크게 형성되며, 터치 브릿지 라인(TBL)은 터치 센서 영역(TSA)들 사이를 연결하는 직선 형태로 형성될 수 있다.
터치 전극(TE)은 터치 센서 영역(TSA)과 터치 브릿지 라인(TBL)이 전기적으로 연결되는 터치 블록(TB)이 다수로 이루어질 수 있다. 디스플레이 패널(110)에 형성되는 터치 전극(TE)은 복수의 터치 블록(TB)으로 구분될 수 있다.
터치 라인(TL)은 연결 지점(Contact Point)에서 터치 전극(TE)과 전기적으로 연결될 수 있다. 터치 라인(TL)의 연결 지점은 터치 전극(TE)이 전기적으로 연결되는 터치 블록마다 하나씩 형성될 수 있다.
하나의 터치 블록(TB) 내에 위치하는 터치 센서 영역(TSA)과 터치 브릿지 라인(TBL)은 전기적으로 연결되기 때문에, 터치 라인(TL)으로부터 연결 지점을 통해 전달되는 터치 구동 신호(TDS)는 동일한 터치 블록(TB) 내에 위치하는 터치 센서 영역(TSA)에 전달될 수 있다.
여기에서는 터치 블록(TB) 내에 터치 센서 영역(TSA)과 터치 브릿지 라인(TBL)이 격자 형태로 배치된 경우를 예시로 나타내고 있다.
도 8을 참조하면, 애노드 전극(AE) 상에 캐소드 전극(CE)이 배치될 수 있다.
반면, 터치 전극(TE)을 구성하는 터치 센서 영역(TSA)의 상부에는 캐소드 전극(CE)이 형성되지 않을 수 있다. 특히, 터치 전극(TE)과 터치 라인(TL)이 전기적으로 연결되는 지점에는 캐소드 전극(CE)이 중첩되지 않을 수 있다.
이를 위해서, 뱅크(BANK) 상부에 캐소드 전극(CE)을 형성한 후에, 마스크를 이용해서 터치 센서 영역(TSA)에 대응되는 지점을 오픈시킬 수 있을 것이다. 또는, 터치 센서 영역(TSA)의 상부에 증착 방지막(EPL)을 형성함으로써 캐소드 전극(CE)이 증착되지 않도록 할 수도 있을 것이다.
이와 같이, 발광 소자(ED)의 애노드 전극(AE)과 동일한 물질로 애노드 전극(AE)과 동일한 층에 터치 전극(TE)을 형성하되, 터치 전극(TE)의 터치 센서 영역(TSA) 상에 캐소드 전극(CE)을 증착하지 않음으로써, 제조 공정을 단순화하고 효과적인 터치 센싱 동작이 가능한 터치 디스플레이 장치(100)를 제공할 수 있다.
이 때, 캐소드 전극(CE)의 오픈 영역을 터치 센서 영역(TSA) 보다 크게 형성함으로써, 캐소드 전극(CE)과 터치 센서 영역(TSA)이 중첩 부분이 없도록 할 수 있다. 또는, 캐소드 전극(CE)의 오픈 영역을 터치 센서 영역(TSA) 보다 조금 작게 형성함으로써, 캐소드 전극(CE)이 터치 센서 영역(TSA)의 테두리 부분에만 중첩되도록 할 수도 있을 것이다.
도 9 는 본 개시의 실시예들에 따른 터치 디스플레이 장치에서, 캐소드 전극의 오픈 영역이 터치 센서 영역보다 크게 형성된 경우를 나타내는 도면이고, 도 10은 캐소드 전극의 오픈 영역이 터치 센서 영역보다 조금 작게 형성되는 경우를 나타내는 도면이다.
도 9 및 도 10을 참조하면, 본 개시의 실시예들에 따른 터치 디스플레이 장치(100)에서, 터치 전극(TE)의 상부에 형성되는 캐소드 전극(CE)은 터치 센서 영역(TSA)에 대응되도록 캐소드 오픈 영역(COA)이 형성될 수 있다.
캐소드 오픈 영역(COA)은 도 9와 같이, 터치 전극(TE)을 구성하는 터치 센서 영역(TSA)보다 크게 형성될 수 있다.
이 때, 캐소드 오픈 영역(COA)의 경계와 터치 센서 영역(TSA)의 이격 거리(d1)가 작을수록 노출된 터치 센서 영역(TSA)의 비율이 증가하기 때문에, 터치 성능이 증가할 수 있다. 예를 들어, 캐소드 오픈 영역(COA)의 경계와 터치 센서 영역(TSA) 사이의 이격 거리(d1)가 10um 이하로 형성될 수 있다.
한편, 도 10과 같이, 캐소드 오픈 영역(COA)이 터치 전극(TE)을 구성하는 터치 센서 영역(TSA)보다 작게 형성될 수 있다.
이 경우, 노출된 터치 센서 영역(TSA)의 비율이 증가하지만, 터치 센서 영역(TSA)의 일부가 캐소드 전극(CE)에 중첩되기 때문에, 터치 전극(TE)과 캐소드 전극(CE) 사이의 기생 커패시턴스가 증가할 수 있다. 예를 들어, 캐소드 오픈 영역(COA)의 경계와 터치 센서 영역(TSA)의 중첩 거리(d2)가 10um 이하로 형성될 수 있다.
요컨대, 터치 성능과 기생 커패시턴스를 고려하여, 캐소드 오픈 영역(COA)의 경계와 터치 센서 영역(TSA)의 이격 거리(d1)를 10um 이내로 하거나 캐소드 오픈 영역(COA)의 경계와 터치 센서 영역(TSA)의 중첩 거리(d2)를 10um 이내의 범위로 형성할 수 있을 것이다.
한편, 위에서는 터치 전극(TE)의 터치 센서 영역(TSA)이 마름모 형태로 배치된 경우를 예시로 나타내었지만, 수평 방향으로 배열된 터치 센서 영역(TSA)와 터치 브릿지 라인(TBL)에 의해서 터치 전극(TE)이 형성될 수도 있다.
도 11은 본 개시의 실시예들에 따른 터치 디스플레이 장치에서, 수평 방향으로 터치 센서 영역과 터치 브릿지 라인에 의해서 터치 전극이 형성된 경우를 예시로 나타낸 도면이다.
도 11을 참조하면, 본 개시의 실시예들에 따른 터치 디스플레이 장치(100)에서, 터치 전극(TE)은 애노드 전극(AE)과 동일한 층에서 애노드 전극(AE) 사이의 공간에 배치될 수 있다.
이 때, 터치 전극(TE)을 구성하는 터치 센서 영역(TSA)은 가로 방향으로 연장되는 사각형 구조로 이루어지고, 터치 브릿지 라인(TBL)은 이웃한 터치 센서 영역(TSA)을 가로 방향으로 연결하도록 형성될 수 있다.
여기에서 터치 라인(TL)은 터치 컨택홀(TCNT)을 통해서 터치 센서 영역(TSA)에 연결됨으로써, 하나의 터치 블록(TB) 내에 위치하는 터치 센서 영역(TSA)을 전기적으로 연결할 수 있다.
이와 같이, 터치 센서 영역(TSA)이 수평 방향으로 연장되는 사각형 구조로 이루어지는 경우에도, 캐소드 오픈 영역(COA)은 터치 센서 영역(TSA)을 노출하도록 형성될 수 있다.
여기에서는, 캐소드 오픈 영역(COA)이 수평 방향으로 연장되는 사각형 구조의 터치 센서 영역(TSA)에 대응되며, 터치 센서 영역(TSA)보다 크게 형성되는 경우를 예시로 나타내고 있다.
또한, 본 개시의 터치 디스플레이 장치(100)는 터치 전극(TE)의 터치 센서 영역(TSA) 상에 캐소드 전극(CE)과 동일한 물질의 플로팅 전극을 형성하되, 플로팅 전극과 캐소드 전극(CE)을 전기적으로 분리할 수도 있다.
도 12는 본 개시의 실시예들에 따른 터치 디스플레이 장치에서, 또 다른 디스플레이 패널의 단면을 예시로 나타낸 도면이다.
도 12를 참조하면, 본 개시의 실시예들에 따른 터치 디스플레이 장치(100)의 디스플레이 패널(110)은 기판(SUB)을 포함한다.
기판(SUB) 상에는 버퍼층(BUF)이 배치될 수 있다.
버퍼층(BUF) 상에 구동 트랜지스터(DRT)와 스토리지 커패시터(Cst)가 형성될 수 있다.
구동 트랜지스터(DRT)의 반도체층(ACT)과 스토리지 커패시터(Cst)의 제 1 커패시터 전극(EC1)이 버퍼층(BUF) 상에 형성될 수 있다. 구동 트랜지스터(DRT)의 반도체층(ACT)과 스토리지 커패시터(Cst)의 제 1 커패시터 전극(EC1)은 동일 층에 동일 물질로 형성될 수 있다.
구동 트랜지스터(DRT)의 반도체층(ACT)과 스토리지 커패시터(Cst)의 제 1 커패시터 전극(EC1) 상에 게이트 절연막(GI)이 배치될 수 있다.
게이트 절연막(GI) 상에 구동 트랜지스터(DRT)의 게이트 전극(GE)과 스토리지 커패시터(Cst)의 제 2 커패시터 전극(EC2)이 위치할 수 있다. 구동 트랜지스터(DRT)의 게이트 전극(GE)과 스토리지 커패시터(Cst)의 제 2 커패시터 전극(EC2)은 동일 층에 동일 물질로 형성될 수 있다.
구동 트랜지스터(DRT)의 게이트 전극(GE)과 스토리지 커패시터(Cst)의 제 2 커패시터 전극(EC2) 상에 층간 절연막(ILD)이 배치될 수 있다.
층간 절연막(ILD) 상에 구동 트랜지스터(DRT)의 소스 전극(SE)과 드레인 전극(DE), 스토리지 커패시터(Cst)의 제 3 커패시터 전극(EC3)이 배치될 수 있다. 구동 트랜지스터(DRT)의 소스 전극(SE)과 드레인 전극(DE), 스토리지 커패시터(Cst)의 제 3 커패시터 전극(EC3)은 동일 물질로 이루어질 수 있다.
스토리지 커패시터(Cst)는 제 1 커패시터 전극(EC1), 제 2 커패시터 전극(EC2) 및 제 3 커패시터 전극(EC3)를 포함하는 2단 구조로 이루어질 수도 있고, 제 1 커패시터 전극(EC1)와 제 2 커패시터 전극(EC2)을 포함하는 1단 구조로 이루어질 수도 있다.
구동 트랜지스터(DRT)의 소스 전극(SE)과 드레인 전극(DE)은 층간 절연막(ILD)의 컨택홀을 통해 구동 트랜지스터(DRT)의 반도체층(ACT)과 전기적으로 연결될 수 있다.
층간 절연막(ILD) 상에 형성된 소스 전극(SE), 드레인 전극(DE) 및 스토리지 커패시터(Cst)의 제 3 커패시터 전극(EC3)을 덮으면서 제 1 패시베이션층(PAS1)이 배치될 수 있다.
제 1 패시베이션층(PAS1) 상에 터치 라인(TL)이 배치될 수 있다. 터치 라인(TL)은 터치 전극(TE)과의 전기적 연결을 위하여 터치 전극(TE)과 중첩되는 위치에 배치될 수 있다.
제 1 패시베이션층(PAS1) 상에는 터치 라인(TL)을 덮도록 제 2 패시베이션층(PAS2)이 배치될 수 있다.
서브픽셀(SP)의 발광 영역(EA)으로 정의된 지점에서, 제 2 패시베이션층(PAS2) 상에 애노드 전극(AE)이 배치될 수 있다. 애노드 전극(AE)은 제 1 패시베이션층(PAS1) 및 제 2 패시베이션층(PAS2)의 컨택홀을 통해 구동 트랜지스터(DRT)의 소스 전극(SE)과 전기적으로 연결될 수 있다.
한편, 서브픽셀(SP)의 발광 영역(EA)과 중첩되지 않는 비발광 영역 지점에서, 제 2 패시베이션층(PAS2) 상에 터치 전극(TE)이 배치될 수 있다. 터치 전극(TE)은 애노드 전극(AE)과 동일한 층에서 동일한 물질로 형성될 수 있으므로, 애노드 전극(AE)과 터치 전극(TE)은 단일 공정으로 형성될 수 있다.
터치 전극(TE)은 원형 또는 다각형 형상의 터치 센서 영역(TSA)과 터치 센서 영역(TSA)을 연결하는 터치 브릿지 라인(TBL)을 포함할 수 있다.
터치 전극(TE)은 제 2 패시베이션층(PAS2)의 터치 컨택홀(TCNT)을 통해 터치 라인(TL)과 전기적으로 연결될 수 있다.
서브픽셀(SP)의 발광 영역(EA)을 정의하기 위하여, 애노드 전극(AE)과 터치 전극(TE)의 상부에 뱅크(BANK)가 배치될 수 있다.
뱅크(BANK)의 일부가 오픈되어 애노드 전극(AE)의 일부분이 노출됨으로써, 발광 영역(EA)을 형성할 수 있다.
발광 영역(EA)을 형성하는 동시에, 애노드 전극(AE)과 터치 전극(TE) 사이의 영역을 건식 또는 습식 식각함으로써, 애노드 전극(AE)과 터치 전극(TE)의 경계 영역에서 하부가 일정 공간 인입된 형태의 언더컷 영역(UCA)을 형성할 수 있다.
언더컷 영역(UCA)은 애노드 전극(AE)과 터치 전극(TE)의 경계 영역의 하부에서, 제 2 패시베이션층(PAS2)의 일부가 함몰되고 제 1 패시베이션층(PAS1)이 일부 노출되도록 형성된다.
이 상태에서, 뱅크(BANK) 상에 발광층(EL)을 증착하면, 뱅크(BANK)의 오픈 영역으로 노출된 애노드 전극(AE) 상에 발광층(EL)이 배치될 수 있다. 또한, 발광층(EL)은 언더컷 영역(UCA)의 내부에서 제 1 패시베이션층(PAS1)의 상부에도 형성될 수 있다.
그런 다음, 캐소드 전극(CE)을 형성하는 물질을 증착하면, 발광 영역(EA)에서는 발광층(EL) 상에 캐소드 전극(CE)이 배치될 수 있다.
반면, 터치 전극(TE)의 상부는 언더컷 영역(UCA)에 의해서 발광 영역(EA)과 분리되기 때문에, 터치 전극(TE)의 상부에는 캐소드 전극(CE)과 분리되면서 캐소드 전극(CE)과 동일한 물질의 플로팅 전극(FE)이 형성될 수 있다.
캐소드 전극(CE)과 플로팅 전극(FE)은 동일한 층에서 동일한 물질로 형성되지만, 발광 영역(EA)에 형성되는 경우에는 캐소드 전극(CE)이라고 하고, 터치 전극(TE)이 위치한 비발광 영역에 형성되는 경우에는 플로팅 전극(FE)이라고 할 수 있다.
또한, 언더컷 영역(UCA)의 내부에도 캐소드 전극(CE)과 동일한 물질의 층이 형성될 수 있다.
이 때, 터치 전극(TE) 상부의 플로팅 전극(FE)은 발광 영역(EA)의 캐소드 전극(CE)과 전기적으로 분리되어야 하므로, 언더컷 영역(UCA)에 형성되는 발광층(EL)과 캐소드 전극 물질의 두께보다 제 2 패시베이션층(PAS2)의 두께가 더 큰 것이 바람직하다.
결국, 발광 영역(EA)들 사이의 비발광 영역에 형성되는 플로팅 전극(FE)은 캐소드 전극(CE)과 전기적으로 분리되므로, 손가락이나 펜 등과 터치 전극(TE) 사이에 핑거 커패시턴스(Cf)가 형성될 수 있다.
캐소드 전극(CE)과 플로팅 전극(FE) 상에는 봉지층이 배치될 수 있다. 봉지층은 외부의 수분이나 산소에 취약한 발광 소자(ED)로 외부의 수분이나 산소가 침투되는 것을 차단할 수 있다. 봉지층은 하나의 층으로 되어 있을 수도 있지만, 다수의 층으로 되어 있을 수도 있다.
이상에서 설명한 본 개시의 실시예들을 간략하게 설명하면 아래와 같다.
본 개시의 실시예들에 따른 디스플레이 패널(110)은 기판(SUB); 상기 기판(SUB)의 상부에 형성되는 트랜지스터; 상기 트랜지스터를 덮도록 형성된 제 1 패시베이션층(PAS1); 상기 제 1 패시베이션층(PAS1) 상에 형성된 터치 라인(TL); 상기 터치 라인(TL)을 덮도록 형성된 제 2 패시베이션층(PAS2); 상기 제 2 패시베이션층(PAS2) 상의 발광 영역(EA)에 형성되며, 상기 제 1 패시베이션층(PAS1)과 상기 제 2 패시베이션층(PAS2)의 컨택홀을 통해서 상기 트랜지스터에 전기적으로 연결되는 애노드 전극(AE); 상기 제 2 패시베이션층(PAS2) 상에서 상기 애노드 전극(AE)과 이격된 위치에 형성되며, 상기 제 2 패시베이션층(PAS2)의 터치 컨택홀(TCNT)을 통해서 상기 터치 라인(TL)에 전기적으로 연결되는 터치 전극(TE); 상기 애노드 전극(AE)과 상기 터치 전극(TE)을 덮으며, 상기 발광 영역(EA)이 오픈된 뱅크(BANK); 및 상기 발광 영역(EA)에서 상기 애노드 전극(AE)의 상부에 순차적으로 형성된 발광층(EL)과 캐소드 전극(CE)을 포함할 수 있다.
상기 터치 전극(TE)은 상기 애노드 전극(AE)과 동일 물질로 형성될 수 있다.
상기 터치 전극(TE)은 상기 애노드 전극(AE)이 형성되지 않은 영역에 격자 형태로 배치될 수 있다.
상기 터치 전극(TE)은 원형 또는 다각형 형상의 터치 센서 영역(TSA); 및 상기 터치 센서 영역(TSA)을 연결하는 터치 브릿지 라인(TBL)을 포함할 수 있다.
상기 터치 전극(TE)은 상기 터치 센서 영역(TSA)과 상기 터치 브릿지 라인(TBL)이 전기적으로 연결된 터치 블록(TB)이 복수개로 이루어지며, 각 터치 블록(TB)은 전기적으로 절연될 수 있다.
상기 터치 라인(TL)은 상기 터치 센서 영역(TSA) 및 상기 터치 브릿지 라인(TBL)을 따라 연장될 수 있다.
상기 터치 라인(TL)은 상기 터치 센서 영역(TSA)에서 상기 터치 전극(TE)과 전기적으로 연결될 수 있다.
상기 캐소드 전극(CE)은 터치 센서 영역(TSA)에 대응되는 위치의 뱅크(BANK) 상부에 캐소드 오픈 영역(COA)(CE)이 형성될 수 있다.
상기 캐소드 오픈 영역(COA)은 상기 터치 센서 영역(TSA)보다 크게 형성될 수 있다.
상기 캐소드 오픈 영역(COA)은 상기 터치 센서 영역(TSA)과 일부분이 중첩될 수 있다.
상기 디스플레이 패널(110)은 터치 센서 영역(TSA)에 중첩되는 위치의 뱅크(BANK) 상부에 형성된 증착 방지막(EPL)을 포함할 수 있다.
또한, 본 개시의 터치 디스플레이 장치(100)는 기판(SUB); 상기 기판(SUB)의 상부에 형성되는 트랜지스터; 상기 트랜지스터를 덮도록 형성된 제 1 패시베이션층(PAS1); 상기 제 1 패시베이션층(PAS1) 상에 형성된 터치 라인(TL); 상기 터치 라인(TL)을 덮도록 형성된 제 2 패시베이션층(PAS2); 상기 제 2 패시베이션층(PAS2) 상의 발광 영역(EA)에 형성되며, 상기 제 1 패시베이션층(PAS1)과 상기 제 2 패시베이션층(PAS2)의 컨택홀을 통해서 상기 트랜지스터에 전기적으로 연결되는 애노드 전극(AE); 상기 제 2 패시베이션층(PAS2) 상에서 상기 애노드 전극(AE)과 이격된 위치에 형성되며, 상기 제 2 패시베이션층(PAS2)의 터치 컨택홀(TCNT)을 통해서 상기 터치 라인(TL)에 전기적으로 연결되는 터치 전극(TE); 상기 애노드 전극(AE)과 상기 터치 전극(TE)을 덮으며, 상기 발광 영역(EA)이 오픈된 뱅크(BANK); 및 상기 발광 영역(EA)에서 상기 애노드 전극(AE)의 상부에 순차적으로 형성된 발광층(EL)과 캐소드 전극(CE)을 포함하는 디스플레이 패널(110)과, 상기 터치 라인(TL)을 통해서 상기 터치 전극(TE)에 터치 구동 신호를 공급하고, 상기 터치 전극(TE)으로부터 전달되는 터치 센싱 신호로부터 터치를 감지하는 터치 회로(150)를 포함할 수 있다.
또한, 본 개시의 디스플레이 패널(110)은 기판(SUB); 상기 기판(SUB)의 상부에 형성되는 트랜지스터; 상기 트랜지스터를 덮도록 형성된 제 1 패시베이션층(PAS1); 상기 제 1 패시베이션층(PAS1) 상에 형성된 터치 라인(TL); 상기 터치 라인(TL)을 덮도록 형성되며, 발광 영역(EA)과 비발광 영역 사이에 언더컷 영역(UCA)을 포함하는 제 2 패시베이션층(PAS2); 상기 제 2 패시베이션층(PAS2) 상의 상기 발광 영역(EA)에 형성되며, 상기 제 1 패시베이션층(PAS1)과 상기 제 2 패시베이션층(PAS2)의 컨택홀을 통해서 상기 트랜지스터에 전기적으로 연결되는 애노드 전극(AE); 상기 제 2 패시베이션층(PAS2) 상의 상기 비발광 영역에서 상기 애노드 전극(AE)과 이격된 위치에 형성되며, 상기 제 2 패시베이션층(PAS2)의 터치 컨택홀(TCNT)을 통해서 상기 터치 라인(TL)에 전기적으로 연결되는 터치 전극(TE); 상기 애노드 전극(AE)과 상기 터치 전극(TE)을 덮으며, 상기 발광 영역(EA)이 오픈된 뱅크(BANK); 상기 발광 영역(EA)에서 상기 애노드 전극(AE)의 상부에 순차적으로 형성된 발광층(EL)과 캐소드 전극(CE); 및 상기 비발광 영역에서 상기 캐소드 전극(AE)과 이격된 위치에 형성된 플로팅 전극(FE)을 포함할 수 있다.
상기 플로팅 전극(FE)은 상기 캐소드 전극(CE)과 동일한 물질로 형성될 수 있다.
상기 제 2 패시베이션층(PAS2)은 상기 언더컷 영역(UCA)에 형성되는 발광층 물질과 캐소드 전극 물질의 두께보다 두껍게 형성될 수 있다.
상기 캐소드 전극(CE)과 상기 플로팅 전극(FE)은 상기 언더컷 영역(UCA)에 의해서 전기적으로 절연될 수 있다.
또한, 본 개시의 터치 디스플레이 장치(100)는 기판(SUB); 상기 기판(SUB)의 상부에 형성되는 트랜지스터; 상기 트랜지스터를 덮도록 형성된 제 1 패시베이션층(PAS1); 상기 제 1 패시베이션층(PAS1) 상에 형성된 터치 라인(TL); 상기 터치 라인(TL)을 덮도록 형성되며, 발광 영역(EA)과 비발광 영역 사이에 언더컷 영역(UCA)을 포함하는 제 2 패시베이션층(PAS2); 상기 제 2 패시베이션층(PAS2) 상의 상기 발광 영역(EA)에 형성되며, 상기 제 1 패시베이션층(PAS1)과 상기 제 2 패시베이션층(PAS2)의 컨택홀을 통해서 상기 트랜지스터에 전기적으로 연결되는 애노드 전극(AE); 상기 제 2 패시베이션층(PAS2) 상의 상기 비발광 영역에서 상기 애노드 전극(AE)과 이격된 위치에 형성되며, 상기 제 2 패시베이션층(PAS2)의 터치 컨택홀(TCNT)을 통해서 상기 터치 라인(TL)에 전기적으로 연결되는 터치 전극(TE); 상기 애노드 전극(AE)과 상기 터치 전극(TE)을 덮으며, 상기 발광 영역(EA)이 오픈된 뱅크(BANK); 상기 발광 영역(EA)에서 상기 애노드 전극(AE)의 상부에 순차적으로 형성된 발광층(EL)과 캐소드 전극(CE); 및 상기 비발광 영역에서 상기 캐소드 전극(AE)과 이격된 위치에 형성된 플로팅 전극(FE)을 포함하는 디스플레이 패널(110)과, 상기 터치 라인(TL)을 통해서 상기 터치 전극(TE)에 터치 구동 신호를 공급하고, 상기 터치 전극(TE)으로부터 전달되는 터치 센싱 신호를 통해 터치를 감지하는 터치 회로(150)를 포함할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 터치 디스플레이 장치
110: 디스플레이 패널
120: 게이트 구동 회로
130: 데이터 구동 회로
140: 타이밍 컨트롤러
150: 터치 회로
160: 터치 구동 회로
170: 터치 컨트롤러
200: 통합 집적 회로
210: 회로 필름
220: 인쇄 회로 기판

Claims (17)

  1. 기판;
    상기 기판의 상부에 형성되는 트랜지스터;
    상기 트랜지스터를 덮도록 형성된 제 1 패시베이션층;
    상기 제 1 패시베이션층 상에 형성된 터치 라인;
    상기 터치 라인을 덮도록 형성된 제 2 패시베이션층;
    상기 제 2 패시베이션층 상의 발광 영역에 형성되며, 상기 제 1 패시베이션층과 상기 제 2 패시베이션층의 컨택홀을 통해서 상기 트랜지스터에 전기적으로 연결되는 애노드 전극;
    상기 제 2 패시베이션층 상에서 상기 애노드 전극과 이격된 위치에 형성되며, 상기 제 2 패시베이션층의 터치 컨택홀을 통해서 상기 터치 라인에 전기적으로 연결되는 터치 전극;
    상기 애노드 전극과 상기 터치 전극을 덮으며, 상기 발광 영역이 오픈된 뱅크; 및
    상기 발광 영역에서 상기 애노드 전극의 상부에 순차적으로 형성된 발광층과 캐소드 전극을 포함하는 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 터치 전극은
    상기 애노드 전극과 동일 물질로 형성된 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 터치 전극은
    상기 애노드 전극이 형성되지 않은 영역에 격자 형태로 배치되는 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 터치 전극은
    원형 또는 다각형 형상의 터치 센서 영역; 및
    상기 터치 센서 영역을 연결하는 터치 브릿지 라인을 포함하는 디스플레이 패널.
  5. 제 4 항에 있어서,
    상기 터치 전극은
    상기 터치 센서 영역과 상기 터치 브릿지 라인이 전기적으로 연결된 터치 블록이 복수개로 이루어지며,
    각 터치 블록은 전기적으로 절연되는 디스플레이 패널.
  6. 제 4 항에 있어서,
    상기 터치 라인은
    상기 터치 센서 영역 및 상기 터치 브릿지 라인을 따라 연장되는 디스플레이 패널.
  7. 제 6 항에 있어서,
    상기 터치 라인은
    상기 터치 센서 영역에서 상기 터치 전극과 전기적으로 연결되는 디스플레이 패널.
  8. 제 4 항에 있어서,
    상기 캐소드 전극은
    상기 터치 센서 영역에 대응되는 위치의 뱅크 상부에 캐소드 오픈 영역이 형성되는 디스플레이 패널.
  9. 제 8 항에 있어서,
    상기 캐소드 오픈 영역은
    상기 터치 센서 영역보다 크게 형성되는 디스플레이 패널.
  10. 제 8 항에 있어서,
    상기 캐소드 오픈 영역은
    상기 터치 센서 영역과 일부분이 중첩되는 디스플레이 패널.
  11. 제 4 항에 있어서,
    상기 터치 센서 영역에 대응되는 위치의 뱅크 상부에 형성된 증착 방지막을 포함하는 디스플레이 패널.
  12. 기판;
    상기 기판의 상부에 형성되는 트랜지스터;
    상기 트랜지스터를 덮도록 형성된 제 1 패시베이션층;
    상기 제 1 패시베이션층 상에 형성된 터치 라인;
    상기 터치 라인을 덮도록 형성된 제 2 패시베이션층;
    상기 제 2 패시베이션층 상의 발광 영역에 형성되며, 상기 제 1 패시베이션층과 상기 제 2 패시베이션층의 컨택홀을 통해서 상기 트랜지스터에 전기적으로 연결되는 애노드 전극;
    상기 제 2 패시베이션층 상에서 상기 애노드 전극과 이격된 위치에 형성되며, 상기 제 2 패시베이션층의 터치 컨택홀을 통해서 상기 터치 라인에 전기적으로 연결되는 터치 전극;
    상기 애노드 전극과 상기 터치 전극을 덮으며, 상기 발광 영역이 오픈된 뱅크; 및
    상기 발광 영역에서 상기 애노드 전극의 상부에 순차적으로 형성된 발광층과 캐소드 전극을 포함하는 디스플레이 패널; 및
    상기 터치 라인을 통해서 상기 터치 전극에 터치 구동 신호를 공급하고, 상기 터치 전극으로부터 전달되는 터치 센싱 신호를 통해 터치를 감지하는 터치 회로를 포함하는 터치 디스플레이 장치.
  13. 기판;
    상기 기판의 상부에 형성되는 트랜지스터;
    상기 트랜지스터를 덮도록 형성된 제 1 패시베이션층;
    상기 제 1 패시베이션층 상에 형성된 터치 라인;
    상기 터치 라인을 덮도록 형성되며, 발광 영역과 비발광 영역 사이에 언더컷 영역을 포함하는 제 2 패시베이션층;
    상기 제 2 패시베이션층 상의 상기 발광 영역에 형성되며, 상기 제 1 패시베이션층과 상기 제 2 패시베이션층의 컨택홀을 통해서 상기 트랜지스터에 전기적으로 연결되는 애노드 전극;
    상기 제 2 패시베이션층 상의 상기 비발광 영역에서 상기 애노드 전극과 이격된 위치에 형성되며, 상기 제 2 패시베이션층의 터치 컨택홀을 통해서 상기 터치 라인에 전기적으로 연결되는 터치 전극;
    상기 애노드 전극과 상기 터치 전극을 덮으며, 상기 발광 영역이 오픈된 뱅크;
    상기 발광 영역에서 상기 애노드 전극의 상부에 순차적으로 형성된 발광층과 캐소드 전극; 및
    상기 비발광 영역에서 상기 캐소드 전극과 이격된 위치에 형성된 플로팅 전극을 포함하는 디스플레이 패널.
  14. 제 13 항에 있어서,
    상기 플로팅 전극은
    상기 캐소드 전극과 동일한 물질로 형성된 디스플레이 패널.
  15. 제 13 항에 있어서,
    상기 제 2 패시베이션층은
    상기 언더컷 영역에 형성되는 발광층 물질과 캐소드 전극 물질의 두께보다 두껍게 형성된 디스플레이 패널.
  16. 제 13 항에 있어서,
    상기 캐소드 전극과 상기 플로팅 전극은
    상기 언더컷 영역에 의해서 전기적으로 절연된 디스플레이 패널.
  17. 기판;
    상기 기판의 상부에 형성되는 트랜지스터;
    상기 트랜지스터를 덮도록 형성된 제 1 패시베이션층;
    상기 제 1 패시베이션층 상에 형성된 터치 라인;
    상기 터치 라인을 덮도록 형성되며, 발광 영역과 비발광 영역 사이에 언더컷 영역을 포함하는 제 2 패시베이션층;
    상기 제 2 패시베이션층 상의 상기 발광 영역에 형성되며, 상기 제 1 패시베이션층과 상기 제 2 패시베이션층의 컨택홀을 통해서 상기 트랜지스터에 전기적으로 연결되는 애노드 전극;
    상기 제 2 패시베이션층 상의 상기 비발광 영역에서 상기 애노드 전극과 이격된 위치에 형성되며, 상기 제 2 패시베이션층의 터치 컨택홀을 통해서 상기 터치 라인에 전기적으로 연결되는 터치 전극;
    상기 애노드 전극과 상기 터치 전극을 덮으며, 상기 발광 영역이 오픈된 뱅크;
    상기 발광 영역에서 상기 애노드 전극의 상부에 순차적으로 형성된 발광층과 캐소드 전극; 및
    상기 비발광 영역에서 상기 캐소드 전극과 이격된 위치에 형성된 플로팅 전극을 포함하는 디스플레이 패널; 및
    상기 터치 라인을 통해서 상기 터치 전극에 터치 구동 신호를 공급하고, 상기 터치 전극으로부터 전달되는 터치 센싱 신호를 통해 터치를 감지하는 터치 회로를 포함하는 터치 디스플레이 장치
KR1020220097244A 2022-08-04 2022-08-04 터치 디스플레이 장치 및 디스플레이 패널 KR20240019515A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220097244A KR20240019515A (ko) 2022-08-04 2022-08-04 터치 디스플레이 장치 및 디스플레이 패널
US18/214,615 US20240045551A1 (en) 2022-08-04 2023-06-27 Touch display device and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220097244A KR20240019515A (ko) 2022-08-04 2022-08-04 터치 디스플레이 장치 및 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20240019515A true KR20240019515A (ko) 2024-02-14

Family

ID=89770049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220097244A KR20240019515A (ko) 2022-08-04 2022-08-04 터치 디스플레이 장치 및 디스플레이 패널

Country Status (2)

Country Link
US (1) US20240045551A1 (ko)
KR (1) KR20240019515A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105045453B (zh) * 2015-08-20 2018-04-10 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
KR102438256B1 (ko) * 2017-06-07 2022-08-30 엘지디스플레이 주식회사 터치 스크린을 갖는 유기 발광 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20240045551A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
KR102173545B1 (ko) 인 셀 타입의 터치 구조를 갖는 유기발광표시장치
US8901549B2 (en) Organic light emitting diode touch display panel
JP2018106600A (ja) 表示装置
JP2018206390A (ja) タッチ表示装置及びタッチパネル
US11437443B2 (en) Display device
CN110737354A (zh) 具有触摸传感器的显示装置
CN115543118A (zh) 触摸显示装置和触摸驱动电路
KR20210085202A (ko) 터치 표시 장치 및 그 구동 방법
KR20190046725A (ko) 인 셀 타입의 터치 구조를 갖는 유기발광표시장치
KR20240019515A (ko) 터치 디스플레이 장치 및 디스플레이 패널
US11662868B2 (en) Touch display device
KR20220091080A (ko) 발광표시장치
KR20200077987A (ko) 터치 스크린 패널 및 터치 스크린 일체형 표시 장치
KR102308514B1 (ko) 인 셀 타입의 터치 구조를 갖는 유기발광표시장치
US20230214036A1 (en) Transparent touch display device
US20240152228A1 (en) Touch display device and touch sensing method
US20240160312A1 (en) Touch display device
US20230380225A1 (en) Touch display device
WO2023206077A9 (zh) 显示装置、触控显示面板及其驱动方法
KR20240036217A (ko) 터치 디스플레이 장치 및 터치 구동 방법
KR20240022352A (ko) 터치 디스플레이 장치 및 구동 회로
KR20230103180A (ko) 투명 터치 표시 장치
CN116414247A (zh) 透明触摸显示装置
KR20230101607A (ko) 터치 표시 장치 및 표시 패널
CN117111760A (zh) 触摸显示装置