KR20240014491A - 반도체 프로세싱 중에 자기장들을 형성하기 위한 방법들 - Google Patents

반도체 프로세싱 중에 자기장들을 형성하기 위한 방법들 Download PDF

Info

Publication number
KR20240014491A
KR20240014491A KR1020237044811A KR20237044811A KR20240014491A KR 20240014491 A KR20240014491 A KR 20240014491A KR 1020237044811 A KR1020237044811 A KR 1020237044811A KR 20237044811 A KR20237044811 A KR 20237044811A KR 20240014491 A KR20240014491 A KR 20240014491A
Authority
KR
South Korea
Prior art keywords
substrate
magnets
magnetic field
pvd chamber
disposed
Prior art date
Application number
KR1020237044811A
Other languages
English (en)
Inventor
고이치 요시도메
수하스 벵갈루루 우메쉬
수실 아룬 사만트
마틴 리 라이커
웨이 레이
키쇼르 쿠마르 칼라티파람빌
시리쉬 에이. 페더
푸홍 장
프라샨트 코트누르
앤드류 톰코
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20240014491A publication Critical patent/KR20240014491A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351—Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H01J37/3452—Magnet distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H01J37/3458—Electromagnets in particular for cathodic sputtering apparatus

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

PVD 챔버에서 기판을 프로세싱하는 방법들이 본 명세서에 제공된다. 일부 실시예들에서, PVD 챔버에서 기판을 프로세싱하는 방법은, PVD 챔버에 배치된 타깃으로부터 기판 상으로 재료를 스퍼터링하는 단계를 포함하고, 여기서 타깃으로부터 스퍼터링된 재료의 적어도 일부는, PVD 챔버 내의 기판을 위한 지지 페데스탈 위에서 PVD 챔버의 프로세싱 볼륨 주위에 배치된 하나 이상의 상부 자석들, 지지 페데스탈 주위에 배치되고 기판의 에지 영역에서 증가된 자기장 강도를 제공하는 하나 이상의 제1 자석들, 및 기판의 중심 영역에서 자기장 강도를 증가시키는, 지지 페데스탈 아래에 배치된 하나 이상의 제2 자석들에 의해 제공되는 자기장을 통해 기판으로 안내된다.

Description

반도체 프로세싱 중에 자기장들을 형성하기 위한 방법들
[0001] 본 개시내용의 실시예들은 일반적으로 반도체 제조에 관한 것이다.
[0002] 반도체 제조 중에, 반도체 구조들을 형성하기 위해 기판 상에 상이한 재료들의 층들이 에칭되거나 또는 증착된다. 일반적으로, 반도체 프로세스들에 대한 미세한 제어를 허용하기 위해 층들을 고른 또는 균일한 방식으로 증착하는 것이 매우 바람직하다. 그러나, 본 발명자들은 증착 프로세스들 중의 기판에 의한 불량한 이온 포획으로 인해 물리적 기상 증착(PVD) 챔버들에서 재료들의 증착이 매우 균일하지 않은 경우가 종종 있다는 것을 관찰하였다.
[0003] 따라서, 본 발명자들은 PVD 프로세스들 중에 기판 상의 이온들 포획을 용이하게 하여, 우수한 증착 성능을 이끌어내는 방법들을 제공하였다.
[0004] PVD 챔버에서 기판을 프로세싱하는 방법들이 본 명세서에 제공된다. 일부 실시예들에서, PVD 챔버에서 기판을 프로세싱하는 방법은, PVD 챔버에 배치된 타깃(target)으로부터 기판 상으로 재료를 스퍼터링하는 단계를 포함하고, 여기서 타깃으로부터 스퍼터링된 재료의 적어도 일부는, PVD 챔버 내의 기판을 위한 지지 페데스탈(pedestal) 위에서 PVD 챔버의 프로세싱 볼륨 주위에 배치된 하나 이상의 상부 자석들, 지지 페데스탈 주위에 배치되고 기판의 에지 영역에서 증가된 자기장 강도를 제공하는 하나 이상의 제1 자석들, 및 기판의 중심 영역에서 자기장 강도를 증가시키는, 지지 페데스탈 아래에 배치된 하나 이상의 제2 자석들에 의해 제공되는 자기장을 통해 기판으로 안내된다.
[0005] 일부 실시예들에서, PVD 챔버에서 기판을 프로세싱하는 방법은, PVD 챔버에 배치된 타깃으로부터 기판 상으로 재료를 스퍼터링하는 단계를 포함하고, 여기서 타깃으로부터 스퍼터링된 재료의 적어도 일부는, PVD 챔버 내의 기판을 위한 지지 페데스탈 위에서 PVD 챔버의 프로세싱 볼륨 주위에 배치된 하나 이상의 상부 전자석들, 지지 페데스탈과 하나 이상의 상부 전자석들 사이의 프로세싱 볼륨 주위에 배치된 하나 이상의 하부 전자석들, 하나 이상의 상부 전자석들과 하나 이상의 하부 전자석들 사이의 프로세싱 볼륨 주위에 배치된 하나 이상의 상부 영구 자석들, 기판의 에지 영역에서 증가된 자기장 강도를 제공하기 위해 지지 페데스탈 주위에 배치된 하나 이상의 제1 자석들, 및 기판의 중심 영역에서 증가된 자기장 강도를 제공하기 위해 지지 페데스탈 아래에 배치된 하나 이상의 제2 자석들에 의해 제공되는 자기장을 통해 기판으로 안내된다.
[0006] 일부 실시예들에서, PVD 챔버에서 기판을 프로세싱하는 방법은, PVD 챔버에 배치된 타깃으로부터 기판 상으로 재료를 스퍼터링하는 단계를 포함하고, 여기서 타깃으로부터 스퍼터링된 재료의 적어도 일부는, PVD 챔버 내에 배치된 기판을 위한 지지 페데스탈 위에서 PVD 챔버의 프로세싱 볼륨 주위에 있는 하나 이상의 상부 자석들, 지지 페데스탈 주위에 있는 하나 이상의 제1 자석들, 및 지지 페데스탈 아래에 있는 하나 이상의 제2 자석들에 의해 제공되는 자기장을 통해 기판으로 안내되어, 하나 이상의 상부 자석들, 하나 이상의 제1 자석들, 및 하나 이상의 제2 자석들은, 함께, 기판의 상부 표면에서 적어도 30 가우스(gauss)의 강도를 갖는 자기장을 제공하고, 지지 페데스탈의 중심축에 대해 15 도 이하의 증착 각도를 생성한다.
[0007] 본 개시내용의 다른 그리고 추가적인 실시예들이 아래에서 설명된다.
[0008] 위에서 간략히 요약되고 아래에서 더 상세히 논의되는 본 개시내용의 실시예들은 첨부된 도면들에 묘사된 본 개시내용의 예시적인 실시예들을 참조하여 이해될 수 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 범위를 제한하는 것으로 간주되지 않아야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 본 개시내용의 적어도 일부 실시예들에 따른 PVD 챔버에서 기판을 프로세싱하는 방법의 흐름도를 묘사한다.
[0010] 도 2는 본 개시내용의 적어도 일부 실시예들에 따른 PVD 챔버의 개략적인 측면도를 묘사한다.
[0011] 도 3은 본 개시내용의 적어도 일부 실시예들에 따른 기판 지지체를 포함하는 PVD 챔버의 일부의 개략적인 측면도를 묘사한다.
[0012] 도 4a는 본 개시내용의 적어도 일부 실시예들에 따라 기판 지지체 아래에 배치된 하나 이상의 자석들의 배향에 대한 개략적인 평면도를 묘사한다.
[0013] 도 4b는 본 개시내용의 적어도 일부 실시예들에 따라 기판 지지체 아래에 배치된 하나 이상의 자석들의 배향에 대한 개략적인 평면도를 묘사한다.
[0014] 도 5는 본 개시내용의 적어도 일부 실시예들에 따른 기판을 가로지른 자기장 강도들의 차트를 묘사한다.
[0015] 도 6은 본 개시내용의 적어도 일부 실시예들에 따른 자기장들이 이온 궤적들에 미치는 영향들의 차트를 묘사한다.
[0016] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 도면들은 실척대로 그려지지 않으며, 명확성을 위해 단순화될 수 있다. 일 실시예의 엘리먼트들 및 특징들은 추가의 언급없이 다른 실시예들에 유익하게 통합될 수 있다.
[0017] 본 명세서에는 PVD 챔버에서 기판을 프로세싱하는 방법들의 실시예들이 제공된다. 기판 평면에서의 이온 포획은 자기장 강도 및 배향에 따라 달라진다. 일부 반도체 챔버 설계들에서, 기판 평면에서의 자기장의 강도 및 배향은 프로세스 챔버 외부의 기판 평면 위에 포지셔닝된 전자석들에 의해 제어된다. 기판 평면 위의 전자석들은 특히 웨이퍼 에지에서 정상적인 B-필드 배향을 보장하는 데 한계들을 가질 수 있으며, 이로 인해 웨이퍼 에지 영역에서 이온 손실이 발생할 수 있다. 본 명세서에 제공된 방법들은 기판 레벨에서 정상적인 B-필드 배향의 부족을 해결하고, 전체 기판 평면에 걸쳐 더 강한 정상 자기장 선들을 인에이블링하여 이온 손실을 감소시키고 기판 상의 증착 속도를 높이는 데 도움이 되는 효율적인 방법을 제공한다.
[0018] 본 명세서에 제공된 방법들은 일반적으로 PVD 챔버에 배치된 타깃으로부터 기판 상으로 재료를 스퍼터링하는 단계를 포함하며, 여기서 타깃으로부터 스퍼터링된 재료의 적어도 일부는, 기판을 포함하는 수평면을 따라 배치된 하나 이상의 자석들 또는 지지 페데스탈 아래에 배치된 하나 이상의 자석들 중 적어도 하나를 포함하는 복수의 자석들에 의해 제공되는 자기장을 통해 기판으로 안내된다. 기판과 공통 수평면을 따라 배치된 하나 이상의 자석들은 기판의 에지 영역에서 증가된 정상 자기장 강도를 유리하게 제공한다. 지지 페데스탈 아래에 배치된 하나 이상의 자석들은 기판의 중심 영역에서 증가된 정상 자기장 강도를 유리하게 제공한다. 이 방법들은 기존 챔버 설정들에 비용 효율적인 개선을 제공하여, 이온 플럭스(flux) 증가로 인해 더 나은 플라즈마 기상 증착(PVD) 막 특성들을 가능하게 할 것이다. 이 방법들은 또한 임의의 전기적 또는 전력 통합이 필요하지 않고 방법을 작동하기 위해 챔버 소프트웨어의 임의의 변경을 필요로 하지 않으므로 경제적이다.
[0019] 도 1은 본 개시내용의 적어도 일부 실시예들에 따른 PVD 챔버에서 기판을 프로세싱하는 방법(100)의 흐름도를 묘사한다. 102에서, 방법(100)은 PVD 챔버(예를 들어, PVD 챔버(200)) 내에 배치된 타깃(예를 들어, 타깃(205))으로부터 기판(예를 들어, 기판(206)) 상으로 재료를 스퍼터링하는 단계를 포함하며, 여기서 타깃으로부터 스퍼터링된 재료의 적어도 일부는 자기장을 통해 기판으로 안내된다. 자기장은 PVD 챔버 내의 기판을 위한 지지 페데스탈(예를 들어, 지지 페데스탈(252)) 위의 PVD 챔버의 프로세싱 볼륨(예를 들어, 프로세싱 볼륨(208)) 주위에 배치된 하나 이상의 상부 자석들(예를 들어, 하나 이상의 상부 자석들(229))에 의해 제공된다.
[0020] 자기장은, 지지 페데스탈 주위에 배치되고 기판의 에지 영역(예를 들어, 에지 영역(302))에서 증가된 자기장 강도를 제공하는 하나 이상의 제1 자석들(예를 들어, 하나 이상의 제1 자석들(236))에 의해 추가로 제공된다. 일부 실시예들에서, 하나 이상의 제1 자석들은 PVD 챔버의 내부 볼륨(예를 들어, 내부 볼륨(203)) 내에 배치된다. 자기장은 지지 페데스탈 아래에 배치된 하나 이상의 제2 자석들(예를 들어, 하나 이상의 제2 자석들(248))에 의해 추가로 제공된다. 하나 이상의 제2 자석들은 기판의 중심 영역(예를 들어, 중심 영역(304))에서 자기장 강도를 증가시킨다.
[0021] 일부 실시예들에서, 하나 이상의 상부 자석들은 기판을 위한 지지 페데스탈 위에서 PVD 챔버의 프로세싱 볼륨 주위에 배치된 하나 이상의 상부 전자석들(예를 들어, 하나 이상의 상부 전자석들(230))을 포함한다. 일부 실시예들에서, 하나 이상의 상부 자석들은 지지 페데스탈과 하나 이상의 상부 전자석들 사이의 프로세싱 볼륨 주위에 배치된 하나 이상의 하부 전자석들(예를 들어, 하나 이상의 하부 전자석들(232))을 포함한다. 일부 실시예들에서, 하나 이상의 상부 자석들은 하나 이상의 상부 전자석들과 하나 이상의 하부 전자석들 사이의 프로세싱 볼륨 주위에 배치된 하나 이상의 상부 영구 자석들(예를 들어, 하나 이상의 상부 영구 자석들(234))을 포함한다. 하나 이상의 상부 자석들은 기판 지지체 위의 자기장을 형성하는 데 도움이 된다.
[0022] 일부 실시예들에서, 하나 이상의 상부 자석들, 하나 이상의 제1 자석들, 및 하나 이상의 제2 자석들은 기판의 상부 표면에서 적어도 30 가우스의 강도를 갖는 자기장을 제공한다. 일부 실시예들에서, 하나 이상의 상부 자석들, 하나 이상의 제1 자석들, 및 하나 이상의 제2 자석들은 이온 궤적들이 지지 페데스탈의 중심축(예를 들어, 중심축(250))에 대해 15 도 이하의 증착 각도를 생성하도록 자기장을 제공한다.
[0023] 본 발명자들은, 하나 이상의 제1 자석들 없이 하나 이상의 제2 자석들을 사용하면 에지 영역에서의 자기장 강도가 또한 증가한다는 것을 관찰하였다. 그러나, 중심 영역에서의 자기장 강도의 증가는 에지 영역보다 훨씬 더 커서, 중심 영역에서의 증착 속도는 증가할 수 있는 반면, 에지 영역의 부분들에서의 증착 속도는 동일하게 유지되거나 또는 이온들이 중심 영역을 향해 더 끌어 당겨지는 것으로 인해 감소한다. 따라서, 하나 이상의 제1 자석들 및 하나 이상의 제2 자석들을 제공하는 것은, 하나 이상의 제1 자석들 및 하나 이상의 제2 자석들의 파라미터들에 기초하여 개선된 이온 포획을 통해 (스텝 커버리지(step coverage)를 튜닝(tune)하고, 증착 속도를 튜닝하고, 그리고 증착 각도를 튜닝함으로써) PVD 막 특성들을 개선하기 위한 다수의 튜닝 노브(knob)들을 유리하게 제공한다. 파라미터들에는 자석들의 개수, 자석들의 강도, 자석들의 포지션, 및 자석들의 배향이 포함된다(그러나 이에 제한되지 않음).
[0024] 도 2는 본 개시내용의 적어도 일부 실시예들에 따른 PVD 챔버(200)의 개략적인 측면도를 묘사한다. PVD 챔버(200)는 본 명세서에 설명된 방법들을 수행하기 위해 사용될 수 있다. PVD 챔버(200)는 일반적으로 내부 볼륨(203)을 내부에 정의하는 챔버 본체(202)를 갖는다. 기판 지지체(204)는 내부 볼륨(203)에 배치되고, 프로세싱 중에 기판(206)을 지지하도록 구성된다. 기판 지지체(204)는 기판 지지체(204)의 상부 표면에 수직으로 프로세싱 볼륨(108)을 통해 수직으로 연장되는 중심축(250)을 가질 수 있다. 기판 지지체(204)는 일반적으로 지지 샤프트(shaft)(254)에 결합된 지지 페데스탈(252)을 포함한다. 내부 볼륨(203)은 기판(206)이 프로세싱되는 프로세싱 볼륨(108), 및 진공 펌프(212) 및 프로세싱 볼륨(208)과 유체 접촉하는 비-프로세싱 볼륨(210)을 포함한다. 진공 펌프(212)는 프로세싱 볼륨(208)을 펌핑 다운하여 프로세싱 중에 진공 상태에서 작동할 수 있게 한다. 지지 페데스탈(252)은, 전극(216)이 내부에 배치되고 프로세싱 중에 기판(206)을 바이어스하기 위해 RF 전력 공급기(214)에 연결되는 정전기 척을 포함할 수 있다. PVD 챔버(200)는 또한 플라즈마 DC 전력 공급기(220)에 전기적으로 연결되는 상부 전극(218)을 포함할 수 있다. PVD 챔버(200)는 또한 제어기(238)를 포함할 수도 있다. 제어기(238)는 직접 제어를 사용하여, 또는 대안적으로, PVD 챔버(200)와 연관된 컴퓨터들(또는 제어기들)을 제어함으로써 PVD 챔버(200)의 작동을 제어한다.
[0025] 작동 시, 제어기(238)는 개개의 장치 및 시스템들로부터 데이터 수집 및 피드백을 가능하게 하여 PVD 챔버(200)의 성능을 최적화할 수 있다. 제어기(238)는 일반적으로 중앙 프로세싱 유닛(CPU)(240), 메모리(242), 및 지원 회로(244)를 포함한다. CPU(240)는 산업 환경에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서일 수 있다. 지원 회로(244)는 통상적으로 CPU(240)에 결합되며, 캐시, 클록 회로들, 입력/출력 서브시스템들, 전력 공급기들 등을 포함할 수 있다. 아래에 설명된 바와 같은 방법과 같은 소프트웨어 루틴들은 메모리(242)에 저장될 수 있고, CPU(240)에 의해 실행될 때, CPU(240)를 특정 목적의 컴퓨터(제어기(238))로 변환한다. 소프트웨어 루틴들은 또한 PVD 챔버(200)로부터 원격으로 로케이팅(locate)된 제2 제어기(도시되지 않음)에 의해 저장 및/또는 실행될 수 있다.
[0026] 메모리(242)는, CPU(240)에 의해 실행될 때, 반도체 프로세스들 및 장비의 동작을 용이하게 하기 위한 명령어들을 포함하는 컴퓨터 판독 가능 저장 매체들의 형태이다. 메모리(242)의 명령어들은 증착들을 적절히 튜닝하기 위한 장치의 성능 파라미터들을 포함하는 증착 방법들 등을 구현하는 프로그램과 같은 프로그램 제품의 형태이다. 프로그램 코드는 다수의 상이한 프로그래밍 언어들 중 임의의 하나에 부합할 수 있다. 일 예에서, 본 개시내용은 컴퓨터 시스템과 함께 사용하기 위해 컴퓨터 판독 가능 저장 매체들에 저장된 프로그램 제품으로 구현될 수 있다. 프로그램 제품의 프로그램(들)은 (본 명세서에 설명된 방법들을 포함하여) 양태들의 기능들을 정의한다. 예시적인 컴퓨터 판독 가능 저장 매체들은, 정보가 영구적으로 저장되는 비-기록 가능 저장 매체들(예를 들어, CD-ROM 드라이브에 의해 판독 가능한 CD-ROM 디스크들, 플래시 메모리, ROM 칩들, 또는 임의의 유형의 솔리드 스테이트 비휘발성 반도체 메모리와 같은 컴퓨터 내의 읽기 전용 메모리 디바이스들); 및 변경 가능한 정보가 저장되는 기록 가능한 저장 매체들(예를 들어, 디스켓 드라이브 또는 하드 디스크 드라이브 내의 플로피 디스크 또는 임의의 유형의 솔리드 스테이트 랜덤 액세스 반도체 메모리)을 포함한다(그러나 이에 제한되지 않음). 이러한 컴퓨터 판독 가능 저장 매체들은, 본 명세서에 설명된 방법들의 기능들을 지시하는 컴퓨터 판독 가능 명령어들을 보유하는 경우, 본 개시내용의 양태들이다.
[0027] 스퍼터링될 재료를 포함하는 타깃(205)은 기판 지지체(204)의 반대편에 배치된다. 자석 조립체(222)는 또한 PVD 챔버(200)에서 생성된 플라즈마(224)를 제어하기 위해 사용될 수 있다. 콜리메이터(collimator) DC 전력 공급기(228)에 전기적으로 연결된 콜리메이터(226)는 또한 이온 궤적들에 영향을 주는 데 사용될 수 있다. 하나 이상의 상부 자석들(229)은 지지 페데스탈(252) 위의 프로세싱 볼륨(208) 주위에 배치된다. 일부 실시예들에서, 하나 이상의 상부 자석들(229)은 콜리메이터(226)와 함께 사용되어 이온 궤적들에 추가적으로 영향을 미치는 하나 이상의 상부 전자석들(230)을 포함한다. 하나 이상의 하부 전자석들(232)은 또한 이온 궤적들에 더 영향을 미치기 위해 기판 지지체(204)에 더 가깝게 사용될 수 있다. 예를 들어, 하나 이상의 하부 전자석들(232)은 지지 페데스탈(252)과 하나 이상의 상부 전자석들(230) 사이의 프로세싱 볼륨(208) 주위에 배치될 수 있다. 일부 실시예들에서, 하나 이상의 상부 영구 자석들(234)은 하나 이상의 상부 전자석들(230)과 하나 이상의 하부 전자석들(232) 사이에 배치될 수 있다. 일부 실시예들에서, 하나 이상의 상부 영구 자석들(234)은 프로세싱 볼륨(208) 주위에 배치된다.
[0028] 이온 궤적들에 영향을 주기 위해 사용되는 다수의 자석들 또는 자석 조립체들에도 불구하고, 본 발명자들은 이온 궤적들이 기판(206)의 최상부 표면에 수직(법선)보다 작기 때문에 기판들의 에지들 부근의 증착 두께들이 전형적으로 기판(206)의 중심 부분들보다 더 얇다는 것을 관찰하였다. 본 발명자들은, 하나 이상의 제1 자석들(236)이, 예컨대 예를 들어, 진공 공간에서 지지 페데스탈(252) 주위에 배치되면, 특히 기판(206)의 에지 영역(302)에서 막 불균일성(NU)이 감소된다는 것을 발견하였다. 일부 실시예들에서, 하나 이상의 제1 자석들(236)은 지지 페데스탈(252) 주위에 주기적으로 그리고 대칭적으로 배치된다.
[0029] 일부 실시예들에서, 하나 이상의 제1 자석들(236)은 남극 상향 구성으로 배향된다. 하나 이상의 제1 자석들(236)에 의해 생성된 자기장들은 에지 영역(302)에서 기판(206)에 충돌한다. 하나 이상의 제1 자석들(236)의 자기장들은 하나 이상의 제1 자석들(236)과 기판(206) 사이의 거리가 증가함에 따라 극적으로 감소되어, 기판(206)의 중심 영역(304)에 대한 하나 이상의 제1 자석들(236)로부터의 자기장들의 영향을 감소시킨다. 하나 이상의 제1 자석들(236)의 자기장들의 강도는, 자기장들을 증가 또는 감소시키기 위해 변하는 자기 특성들을 갖는 상이한 자성 재료들을 사용하거나, 자기장들의 강도를 각각 감소 또는 증가시키기 위해 자성 재료의 볼륨을 감소 또는 증가시키거나, 및/또는 자기장들의 수 및 배치를 각각 감소 또는 증가시키기 위해 영구 자석들의 개수를 감소 또는 증가시킴으로써 조정될 수 있다.
[0030] 하나 이상의 제1 자석들(236)을 기판(206) 주위에 대칭적으로 배치하는 것은 에지 영역(302)에서의 자기장 강도를 증가시키는 데 도움이 되며, 따라서 일반적으로 에지 영역(302)에서의 증착 속도들을 증가시킨다. 막 균일성이 바람직하기 때문에, 하나 이상의 제1 자석들(236)을 기판(206) 주위에 대칭적으로 배치하는 것은 또한 증착 균일성에 도움이 될 수 있다. 일부 실시예들에서, 하나 이상의 제1 자석들(236)은 영구 자석들일 수 있다. 일부 실시예들에서, 하나 이상의 제1 자석들(236)은 최대 에너지곱(energy product)이 적어도 45 MGOe(Mega Gauss Oersted) 또는 N45인 자성 재료로 형성될 수 있다.
[0031] 하나 이상의 제1 자석들(236)은 자석들을 제자리에 유지하기 위해 환형 조립체에서 기판(206) 주위에 대칭적으로 이격될 수 있다. 일부 실시예들에서, 약 10 개 내지 20 개의 원통형 영구 자석들이 기판(206)을 둘러싸는 데 사용될 수 있다. 자성 재료의 볼륨이 영구 자석들의 강도에 영향을 미치므로, 일부 실시예들에서, 영구 자석들은 약 0.5 인치 내지 약 0.75 인치의 직경 및 약 2.0 인치 내지 약 3.0 인치의 높이를 가질 수 있다. 일부 실시예들에서, 영구 자석들의 직경은 약 0.5 인치이고, 길이는 약 2.0 인치이다. 일부 실시예들에서, 하나 이상의 제1 자석들(236)은 기판(206)의 에지 영역(302)에서 자기장 강도를 5 가우스 이상 또는 10 가우스 이상 증가시키도록 포지셔닝된다.
[0032] 하나 이상의 제2 자석들(248)은 기판(206) 아래에 배치된다. 일부 실시예들에서, 하나 이상의 제2 자석들(248)은 기판(206)의 중심 영역(예를 들어, 중심 영역(304)) 아래에 수직으로 배치된다. 일부 실시예들에서, 하나 이상의 제2 자석들(248)은 지지 샤프트(254) 주위에 배치되거나 또는 지지 샤프트(254)에 결합된다. 하나 이상의 제2 자석들(248)은 하나 이상의 제1 자석들(236)과 유사한 재료로 형성된 영구 자석들일 수 있다. 하나 이상의 제2 자석들(248)은 지지 샤프트(254) 주위에 대칭적으로 이격될 수 있다. 일부 실시예들에서, 하나 이상의 제2 자석들(248)은 자석들을 제자리에 유지하기 위해 환형 조립체 내에 배치될 수 있다. 환형 조립체는 하나 이상의 제2 자석들(248)을 중심축(250)으로부터 원하는 반경 방향 포지션에 포지셔닝하는 데 사용될 수 있다. 일부 실시예들에서, 하나 이상의 제2 자석들(248)은 기판(206)의 중심 영역(304)에서 자기장 강도를 5 가우스 이상 또는 10 가우스 이상 증가시키도록 포지셔닝된다. 일부 실시예들에서, 하나 이상의 제2 자석들(248)은 6 개 내지 20 개의 자석들을 포함한다.
[0033] 도 3은 본 개시내용의 적어도 일부 실시예들에 따른 기판 지지체(204)를 포함하는 PVD 챔버(200)의 일부의 개략적인 측면도(300)를 묘사한다. 일부 실시예들에서, PVD 챔버(200)는 증착 리플로우(reflow) 프로세스들 동안 사용되는 지지 페데스탈(252) 주위에 배치된 반사체(308)을 가질 수 있다. 기판(206)의 최하부 표면을 가열하기 위해, 기판(206)은 핀(pin)들(도시되지 않음) 상에서 위로 들어 올려져, 기판(206)의 최하부 표면이 반사체(308)의 반사 부분(306)에 노출되도록 할 수 있다. 반사체(308)를 사용하여 (프로세스 챔버 내의 가열 램프들로부터의 복사 에너지를 반사함으로써) 기판(206)의 밑면을 가열함으로써, 증착 재료의 리플로우 온도가 보다 쉽게 유지될 수 있다.
[0034] 위에서 논의된 바와 같이, 하나 이상의 제1 자석들(236)로 기판(206)을 둘러싸는 것은 기판(206)의 (불균일성) NU%를 감소시킨다. 반사체(308)가 프로세싱 중에 기판(206)을 둘러싸기 때문에, 반사체(308)는 또한 하나 이상의 제1 자석들(236)을 지지 페데스탈(252) 및 기판(206) 주위에 대칭적으로 유지하기 위한 환형 조립체로서 기능할 수도 있다. 위에서 논의된 바와 같이, 하나 이상의 제1 자석들(236)은 기판(206)의 에지 영역(302)에서 자기장 강도를 증가시킨다. 하나 이상의 제2 자석들(248)은 지지 페데스탈(252) 아래에 배치되고, 기판(206)의 중심 영역(304)에서 자기장 강도를 증가시킨다. 하나 이상의 제1 자석들(236) 및 하나 이상의 제2 자석들(248)은, 함께, 하나 이상의 제1 자석들(236) 및 하나 이상의 제2 자석들(248)이 없는 자기장 강도와 비교하여 전체 기판(206)에 걸쳐 자기장 강도를 증가시킨다.
[0035] 도 4a는 본 개시내용의 적어도 일부 실시예들에 따라 기판 지지체 아래에 배치된 하나 이상의 제2 자석들(248)의 배향에 대한 개략적인 평면도(400)를 묘사한다. 일부 실시예들에서, 하나 이상의 제2 자석들(248)은 지지 샤프트(254) 주위에 배치된다. 도 4a에 도시된 바와 같이, 하나 이상의 제2 자석들(248) 모두는 북극 상향 구성으로 배열될 수 있다.
[0036] 도 4b는 본 개시내용의 적어도 일부 실시예들에 따라 기판 지지체 아래에 배치된 하나 이상의 제2 자석들(248)의 배향에 대한 개략적인 평면도(410)를 묘사한다. 일부 실시예들에서, 하나 이상의 제2 자석들(248)은 북극 상향 구성 및 남극 상향 구성의 교번 패턴으로 배열된다. 다른 실시예들에서, 하나 이상의 제2 자석들(248)은 모든 자석들이 북극 아웃(out)(반경 방향으로), 모든 자석들이 북극 인(in)(반경 방향으로), 자석들이 북극 아웃 및 북극 인을 교번하는 등의 식으로 배열될 수 있다. 이와 같이, 하나 이상의 제2 자석들(248)은 기판 레벨에서 자기장을 제어하고 PVD 챔버(200)의 다른 자석들과 조합하여 PVD 막 특성들을 개선하기 위한 튜닝 노브를 제공하기 위해 상이한 구성들로 배향될 수 있다.
[0037] 도 5는 본 개시내용의 적어도 일부 실시예들에 따른 기판을 가로지른 자기장 강도들의 차트를 묘사한다. 도 5의 그래프(500)에 묘사된 바와 같이, 기판의 반경(502)에 대한 자기 강도(504)(가우스 레벨 강도)는 하나 이상의 제1 자석들(236) 및 하나 이상의 제2 자석들(248)이 없는 기판 위의 제1 가우스 레벨(506)을 도시한다. 제2 가우스 레벨(508)은 기판을 둘러싸는 하나 이상의 제1 자석들(236) 및 기판 아래에 배치된 하나 이상의 제2 자석들(248)이 있는 기판 위의 자기 강도를 도시한다. 가우스 레벨 개선은 기판에 대한 자석들의 거리, 자석들의 개수, 자석 재료의 강도, 및/또는 자성 재료의 총 볼륨에 의해 영향을 받으며, 파라미터들을 사용하여 그에 따라 튜닝될 수 있다.
[0038] 일부 실시예들에서, 하나 이상의 제1 자석들(236) 및 하나 이상의 제2 자석들(248)은 기판을 가로지른 가우스 레벨을 약 5 내지 약 20 가우스 이상 개선한다. 일부 실시예들에서, 하나 이상의 제1 자석들(236) 및 하나 이상의 제2 자석들(248)은 기판의 에지 영역(302) 근처의 가우스 레벨을 약 10 내지 약 20 가우스 이상 개선한다. 일부 실시예들에서, 도 5에 도시된 바와 같이, 기판의 에지 영역(302)으로부터 기판의 중심까지, 기판 위의 자기장은 증가한 후 감소한다. 일부 실시예들에서, 기판의 에지와 기판의 중심 사이의 대략 중간 로케이션에서의 자기장은 기판의 에지 및 기판의 중심에서의 자기장보다 더 크다. 일부 실시예들에서, 기판의 에지 영역(302) 위의 자기장(가우스 레벨)의 강도는 기판의 중심 위의 자기장의 강도의 약 15 % 이내이다.
[0039] 도 6은 본 개시내용의 적어도 일부 실시예들에 따른 이온 궤적들에 대한 자기장들의 영향들에 대한 차트를 묘사한다. x-축(610)은 기판의 중심으로부터의 반경 방향 거리이고, y-축(612)은 기판의 최상부 표면에 충돌하는 이온들의 법선과 비교하여 또는 중심축(250)과 비교하여 델타 각도로 정의되는 증착 각도이다. 또한, 본 발명자들은, 도 6의 그래프(600)에 묘사된 바와 같이, 이온들의 충돌 각도, 또는 증착 각도가 기판의 에지들을 향해 더 크다는 것을 발견하였다. 본 장치를 통합함으로써, 전체 기판에 걸쳐, 특히 기판의 에지 영역 근처에서 증착하는 동안 이온들의 증착 각도가 보다 정규화되어, 증착 균일성이 증가된다.
[0040] 제1 증착 각도 레벨(604)은 하나 이상의 제1 자석들(236) 및 하나 이상의 제2 자석들(248)을 포함하지 않는다. 제2 증착 각도 레벨(606)은 하나 이상의 제1 자석들(236) 및 하나 이상의 제2 자석들(248)을 포함한다. 일부 실시예들에서, 증착 각도는 제2 증착 각도 레벨(606)에 대해 전체 기판에 걸쳐 15 도 이하, 10 도 이하, 또는 8 도 이하이다. 일부 실시예들에서, 증착 각도는 제1 증착 각도 레벨(604)과 제2 증착 각도 레벨(606) 사이에서 기판의 에지에서 약 15 도 이상 감소된다. 증착 각도가 정규화될수록, 기판의 표면에서 더 많은 이온들이 포획된다. 증착 각도가 덜 정규화될수록, 손실되는 이온들이 많아져, 증착이 감소한다. 기판 위의 자기장들이 더 강해지고 더 정규화되면, 이온 궤적들도 또한 더 정규화되어, 기판 표면에서 더 많은 이온 포획을 통해 증착 두께가 증가함으로써 증착 품질이 개선될 것이다.
[0041] 일부 실시예들에서, 기판의 중심으로부터 기판의 에지까지, 제2 증착 각도 레벨(606)의 증착 각도는 증가한 후 감소한다. 일부 실시예들에서, 기판의 중심으로부터 기판의 에지까지, 제2 증착 각도 레벨(606)의 증착 각도는 증가하다가, 감소한 다음, 다시 증가한다.
[0042] 전술한 바가 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들이, 본 개시내용의 기본적인 범위를 벗어나지 않으면서 안출될 수 있다.

Claims (20)

  1. PVD 챔버에서 기판을 프로세싱하는 방법으로서,
    상기 PVD 챔버에 배치된 타깃으로부터 기판 상으로 재료를 스퍼터링하는 단계를 포함하고,
    상기 타깃으로부터 스퍼터링된 상기 재료의 적어도 일부는, 상기 PVD 챔버 내의 상기 기판을 위한 지지 페데스탈(pedestal) 위의 상기 PVD 챔버의 프로세싱 볼륨 주위에 배치된 하나 이상의 상부 자석들, 상기 지지 페데스탈 주위에 배치되고 상기 기판의 에지 영역에서 증가된 자기장 강도를 제공하는 하나 이상의 제1 자석들, 및 상기 기판의 중심 영역에서 자기장 강도를 증가시키는, 상기 지지 페데스탈 아래에 배치된 하나 이상의 제2 자석들에 의해 제공되는 자기장을 통해 상기 기판으로 안내되는, PVD 챔버에서 기판을 프로세싱하는 방법.
  2. 제1항에 있어서,
    상기 하나 이상의 제1 자석들은 상기 기판과 수평으로 정렬되는, PVD 챔버에서 기판을 프로세싱하는 방법.
  3. 제1항에 있어서,
    상기 하나 이상의 제1 자석들은 상기 PVD 챔버의 내부 볼륨에 배치되는, PVD 챔버에서 기판을 프로세싱하는 방법.
  4. 제1항에 있어서,
    상기 하나 이상의 상부 자석들, 상기 하나 이상의 제1 자석들, 및 상기 하나 이상의 제2 자석들은 상기 지지 페데스탈의 중심축에 대해 15 도 이하의 증착 각도를 생성하는, PVD 챔버에서 기판을 프로세싱하는 방법.
  5. 제1항에 있어서,
    상기 하나 이상의 제1 자석들은 상기 기판의 상기 에지 영역에서 자기장 강도를 5 가우스(gauss) 이상 증가시키도록 포지셔닝(position)되는, PVD 챔버에서 기판을 프로세싱하는 방법.
  6. 제1항에 있어서,
    상기 하나 이상의 제2 자석들은 상기 기판의 상기 중심 영역에서 자기장 강도를 5 가우스 이상 증가시키도록 포지셔닝되는, PVD 챔버에서 기판을 프로세싱하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 하나 이상의 제2 자석들은 북극 상향 구성 및 남극 상향 구성의 교번 패턴으로 배열되는, PVD 챔버에서 기판을 프로세싱하는 방법.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 하나 이상의 제1 자석들 및 상기 하나 이상의 제2 자석들은 영구 자석들이고, 상기 하나 이상의 상부 자석들은 전자석들인, PVD 챔버에서 기판을 프로세싱하는 방법.
  9. 제1항, 제2항, 제3항, 제5항, 또는 제6항 중 어느 한 항에 있어서,
    상기 자기장은 상기 타깃으로부터 스퍼터링된 상기 재료의 상기 적어도 일부를 상기 지지 페데스탈의 중심축에 대해 15 도 이하의 증착 각도로 상기 기판에 충돌하도록 안내하는, PVD 챔버에서 기판을 프로세싱하는 방법.
  10. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 지지 페데스탈과 상기 하나 이상의 상부 자석들 사이에서 상기 프로세싱 볼륨 주위에 배치된 하나 이상의 하부 자석들을 더 포함하고, 상기 하나 이상의 상부 자석들과 상기 하나 이상의 하부 자석들 사이에서 상기 프로세싱 볼륨 주위에 하나 이상의 상부 영구 자석들이 배치되는, PVD 챔버에서 기판을 프로세싱하는 방법.
  11. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 하나 이상의 제2 자석들 모두가 북극 상향 구성으로 배열되는, PVD 챔버에서 기판을 프로세싱하는 방법.
  12. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 기판 위의 상기 자기장은, 상기 기판의 에지로부터 상기 기판의 중심까지, 증가한 후 감소하는, PVD 챔버에서 기판을 프로세싱하는 방법.
  13. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 기판의 에지와 상기 기판의 중심 사이의 대략 중간 로케이션(location)에서의 상기 자기장은 상기 기판의 상기 에지 및 상기 기판의 상기 중심에서의 상기 자기장보다 더 큰, PVD 챔버에서 기판을 프로세싱하는 방법.
  14. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 하나 이상의 제1 자석들 및 상기 하나 이상의 제2 자석들은, 상기 기판 위의 자기장 선들이 상기 지지 페데스탈의 중심축에 대해 보다 수직이 되도록 배치되는, PVD 챔버에서 기판을 프로세싱하는 방법.
  15. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 하나 이상의 제1 자석들은 상기 지지 페데스탈 주위에 배치된 반사체에 배치되는, PVD 챔버에서 기판을 프로세싱하는 방법.
  16. 제1항, 제2항, 제3항, 제5항, 또는 제6항 중 어느 한 항에 있어서,
    상기 하나 이상의 상부 자석들, 상기 하나 이상의 제1 자석들, 및 상기 하나 이상의 제2 자석들은, 함께,
    상기 기판의 상부 표면에서 적어도 30 가우스의 강도를 갖는 자기장을 제공하고,
    상기 지지 페데스탈의 중심축에 대해 15 도 이하의 증착 각도를 생성하는, PVD 챔버에서 기판을 프로세싱하는 방법.
  17. 제16항에 있어서,
    상기 기판의 에지 및 상기 기판의 중심에서의 상기 증착 각도는 상기 에지와 상기 중심 사이의 환형 영역에서의 상기 증착 각도보다 더 큰, PVD 챔버에서 기판을 프로세싱하는 방법.
  18. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 기판의 에지 영역 위의 자기장의 강도는 상기 기판의 중심 위의 자기장의 강도의 약 15 % 이내인, PVD 챔버에서 기판을 프로세싱하는 방법.
  19. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 하나 이상의 제1 자석들 및 상기 하나 이상의 제2 자석들은 영구 자석들인, PVD 챔버에서 기판을 프로세싱하는 방법.
  20. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 하나 이상의 제2 자석들은 상기 지지 페데스탈에 결합된 지지 샤프트(shaft) 주위에 배치되는, PVD 챔버에서 기판을 프로세싱하는 방법.
KR1020237044811A 2021-05-28 2022-05-23 반도체 프로세싱 중에 자기장들을 형성하기 위한 방법들 KR20240014491A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/334,630 US20220380888A1 (en) 2021-05-28 2021-05-28 Methods for shaping magnetic fields during semiconductor processing
US17/334,630 2021-05-28
PCT/US2022/030600 WO2022251140A1 (en) 2021-05-28 2022-05-23 Methods for shaping magnetic fields during semiconductor processing

Publications (1)

Publication Number Publication Date
KR20240014491A true KR20240014491A (ko) 2024-02-01

Family

ID=84194940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237044811A KR20240014491A (ko) 2021-05-28 2022-05-23 반도체 프로세싱 중에 자기장들을 형성하기 위한 방법들

Country Status (5)

Country Link
US (1) US20220380888A1 (ko)
KR (1) KR20240014491A (ko)
CN (1) CN117377788A (ko)
TW (1) TW202331815A (ko)
WO (1) WO2022251140A1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH111770A (ja) * 1997-06-06 1999-01-06 Anelva Corp スパッタリング装置及びスパッタリング方法
US5902461A (en) * 1997-09-03 1999-05-11 Applied Materials, Inc. Apparatus and method for enhancing uniformity of a metal film formed on a substrate with the aid of an inductively coupled plasma
US6579421B1 (en) * 1999-01-07 2003-06-17 Applied Materials, Inc. Transverse magnetic field for ionized sputter deposition
US6139696A (en) * 1999-10-25 2000-10-31 Motorola, Inc. Method and apparatus for forming a layer on a substrate
DE50115410D1 (de) * 2000-09-05 2010-05-12 Oerlikon Trading Ag Vakuumanlage mit koppelbarem Werkstückträger
US8920613B2 (en) * 2007-01-31 2014-12-30 Applied Materials, Inc. Offset magnet compensation for non-uniform plasma
US8936703B2 (en) * 2009-08-31 2015-01-20 Semicat, Inc. Methods to fabricate non-metal films on semiconductor substrates using physical vapor deposition
US20130101749A1 (en) * 2011-10-25 2013-04-25 Intermolecular, Inc. Method and Apparatus for Enhanced Film Uniformity
KR102311740B1 (ko) * 2016-03-05 2021-10-08 어플라이드 머티어리얼스, 인코포레이티드 물리 기상 증착 프로세스들에서 이온 프랙션을 제어하기 위한 방법들 및 장치

Also Published As

Publication number Publication date
WO2022251140A1 (en) 2022-12-01
US20220380888A1 (en) 2022-12-01
CN117377788A (zh) 2024-01-09
TW202331815A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
KR102630511B1 (ko) 플라즈마 처리 장치
TWI702636B (zh) 用於pvd濺射腔室的可偏壓通量優化器/準直器
EP1230666B1 (en) Plasma processing systems and method therefor
CN102066603B (zh) 用于均匀沉积的装置和方法
US20210151290A1 (en) Method and Apparatus for Anisotropic Pattern Etching and Treatment
JP2005019968A (ja) 高密度プラズマ処理装置
US20190244825A1 (en) Controlling Azimuthal Uniformity of Etch Process in Plasma Processing Chamber
US9887072B2 (en) Systems and methods for integrated resputtering in a physical vapor deposition chamber
KR20240014493A (ko) 반도체 프로세싱 동안에 자기장들을 생성하기 위한 장치
KR20240014491A (ko) 반도체 프로세싱 중에 자기장들을 형성하기 위한 방법들
US10249479B2 (en) Magnet configurations for radial uniformity tuning of ICP plasmas
US20220384194A1 (en) Apparatus for generating magnetic fields on substrates during semiconductor processing
US20220384164A1 (en) Apparatus for generating magnetic fields on substrates during semiconductor processing
KR20240054413A (ko) 반도체 프로세싱 동안 기판들 상에 자기장들을 생성하기 위한 장치