KR20240011565A - Semiconductor package to improve bonding coverage and manufacturing method thereof - Google Patents
Semiconductor package to improve bonding coverage and manufacturing method thereof Download PDFInfo
- Publication number
- KR20240011565A KR20240011565A KR1020220089174A KR20220089174A KR20240011565A KR 20240011565 A KR20240011565 A KR 20240011565A KR 1020220089174 A KR1020220089174 A KR 1020220089174A KR 20220089174 A KR20220089174 A KR 20220089174A KR 20240011565 A KR20240011565 A KR 20240011565A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- substrate
- semiconductor package
- filling structure
- ncf
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 229910010272 inorganic material Inorganic materials 0.000 claims description 3
- 239000011147 inorganic material Substances 0.000 claims description 3
- 239000013212 metal-organic material Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 238000007906 compression Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 4
- 238000000465 moulding Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 칩의 일면 네 모서리부와 기판 사이에 메움용 구조체를 미리 형성한 후 NCF를 이용한 TCB 공정을 진행함으로써, 상기 반도체 칩의 일면 네 모서리부와 기판 사이의 빈공간을 메워줄 수 있도록 한 본딩 커버리지 향상을 위한 반도체 패키지 및 이의 제조 방법에 관한 것이다.The present invention is to fill the empty space between the four corners of one side of the semiconductor chip and the substrate by pre-forming a filling structure between the four corners of one side of the semiconductor chip and the substrate and then performing the TCB process using NCF. It relates to a semiconductor package for improving bonding coverage and a method of manufacturing the same.
Description
본 발명은 비전도성 필름(이하, NCF)을 이용한 열압착 접합(이하, TCB) 공정 시 NCF 커버리지 부족으로 인한 반도체 칩 모서리부위의 들뜸 현상을 방지할 수 있는 본딩 커버리지 향상을 위한 반도체 패키지 및 이의 제조 방법에 관한 것이다.The present invention provides a semiconductor package for improving bonding coverage that can prevent the lifting phenomenon at the corners of a semiconductor chip due to insufficient NCF coverage during a thermocompression bonding (hereinafter, TCB) process using a non-conductive film (hereinafter, NCF) and its manufacture. It's about method.
일반적으로, 반도체 패키지는 기판에 반도체 칩을 부착하고, 반도체 칩과 기판을 도전성 와이어로 연결한 후, 반도체 칩과 와이어 등이 봉지되도록 기판의 일면에 몰딩 컴파운드 수지가 몰딩된 구조로 제조하게 된다.Generally, a semiconductor package is manufactured by attaching a semiconductor chip to a substrate, connecting the semiconductor chip and the substrate with a conductive wire, and then molding a molding compound resin on one side of the substrate to encapsulate the semiconductor chip and wire.
그러나 상기 도전성 와이어는 반도체 칩의 본딩패드에 1차로 본딩된 다음, 기판쪽으로 연장되어 기판의 전도성패턴에 2차로 본딩됨에 따라 반도체 패키지 내에서 상하 및 좌우 방향의 공간을 차지하게 된다. 이 경우 반도체 패키지의 사이즈 및 신호 전달 경로를 증가시키는 원인이 될 수 있으며, 반도체 패키지를 소형화시키기 어려울 수 있다.However, the conductive wire is first bonded to the bonding pad of the semiconductor chip, and then extends toward the substrate and is secondarily bonded to the conductive pattern of the substrate, occupying space in the up, down, and left and right directions within the semiconductor package. In this case, it may cause the size and signal transmission path of the semiconductor package to increase, and it may be difficult to miniaturize the semiconductor package.
이러한 단점을 개선하기 위하여, 반도체 칩 일면의 본딩패드(전극패드)에 금속재질의 전도성 범프(Bump)를 사전에 일체로 형성하여, 인쇄회로기판의 전도성 패턴에 전기적으로 직접 연결하는 반도체 패키지가 제안되고 있다.In order to improve these shortcomings, a semiconductor package was proposed in which conductive bumps made of metal are formed integrally with the bonding pad (electrode pad) on one side of the semiconductor chip and are electrically directly connected to the conductive pattern of the printed circuit board. It is becoming.
구체적으로, 도 1을 참조하면, 종래의 반도체 패키지(1)는 전도성 범프(11)가 반도체 칩(10)의 일면에 형성된 본딩패드(13)에 융착되어 마치 돌출핀과 같은 형상으로 기판(20)의 패드(21)에 부착된다. 이에 따라 기존의 전도성 와이어에 비해 신호 전달 경로가 짧아질 수 있고, 반도체 패키지(1)의 크기를 줄일 수 있다.Specifically, referring to FIG. 1, in the
이 경우 상기 반도체 패키지(1)는 TCB(Thermal Compression Bonding) 방식을 이용한 압착 공정 시 NCF(15)가 반도체 칩(10)의 네 모서리 부근에서 유동이 부족하여 NCF(15)가 채워지지 않는 빈공간(E)(도 2의 (a) 참조)이 발생할 수 있으며, 이러한 빈공간(E)에 의해 기판(20) 상에 반도체 칩(10)의 들뜸 현상이 나타날 수 있다. 이러한 반도체 칩(10)의 들뜸 현상은 보통 접합 과정에서 좀 더 압착을 가하여 문제를 해결하기도 하였다(도 2의 (b) 참조).In this case, the
그러나 반도체 패키지(1) 사이즈가 점차 소형화되어 공간의 여유가 없어지게 됨에 따라, 필렛(Fillet)(15a)(TCB 공정 시 반도체 칩의 측면이나 상면으로 돌출되는 NCF(15)의 일부)의 여유가 없어 더 압착하기 어려운 상황이 될 수 있다.However, as the size of the
즉 TCB 공정 이후 반도체 칩(10)의 네 모서리부에서 커버리지(Coverage) 부족 부분이 발생하는 경우, 본딩 압력 또는 시간을 더 주어 커버리지를 채우는 방식으로 공정을 진행할 수 있는데, 이러한 방식은 반도체 칩(10)의 외측으로 필렛(15a)(도 3 참조)이 더 나오게 되는 문제가 있다.That is, if insufficient coverage occurs at the four corners of the
본 발명은 상술한 문제점을 해결하고자 한 것으로, 반도체 칩의 일면 네 모서리부와 기판 사이에 메움용 구조체를 미리 형성한 후 NCF를 이용한 TCB 공정을 실시함으로써, 상기 반도체 칩의 일면 네 모서리부와 기판 사이의 빈공간을 메워줄 수 있도록 한 본딩 커버리지 향상을 위한 반도체 패키지 및 이의 제조 방법을 제공하는데 그 목적이 있다.The present invention is intended to solve the above-described problem, by forming a filling structure in advance between the four corners of one side of the semiconductor chip and the substrate and then performing the TCB process using NCF, thereby forming the four corners of one side of the semiconductor chip and the substrate. The purpose is to provide a semiconductor package and a method of manufacturing the same to improve bonding coverage by filling the empty space between them.
상술한 바와 같은 목적을 구현하기 위한 본 발명에 따른 반도체 패키지는, 기판; 상기 기판 상면의 패드에 전기적으로 연결될 수 있도록 일면에 복수의 전도성 범프가 구비되는 반도체 칩; 상기 반도체 칩의 일면에 부착되어 상기 복수의 전도성 범프를 커버하며, 상기 기판과 반도체 칩을 본딩하는 NCF; 및 상기 반도체 칩의 TCB 공정 전 상기 반도체 칩의 일면 네 모서리부가 배치되는 상기 기판 상면의 대응되는 위치에 형성되는 복수의 메움용 구조체;를 포함하여, 상기 NCF를 이용한 상기 반도체 칩의 TCB 공정 시 상기 메움용 구조체가 상기 반도체 칩의 네 모서리부와 상기 기판 사이의 빈공간을 메워줄 수 있다.A semiconductor package according to the present invention for realizing the above-described purpose includes: a substrate; a semiconductor chip having a plurality of conductive bumps on one surface so as to be electrically connected to a pad on the upper surface of the substrate; an NCF attached to one surface of the semiconductor chip, covering the plurality of conductive bumps, and bonding the substrate and the semiconductor chip; and a plurality of filling structures formed at corresponding positions on the upper surface of the substrate where the four corners of one side of the semiconductor chip are disposed before the TCB process of the semiconductor chip. Including, during the TCB process of the semiconductor chip using the NCF, The filling structure may fill the empty space between the four corners of the semiconductor chip and the substrate.
이 경우 상기 메움용 구조체는, 상기 반도체 패키지의 설계 단계에서 상기 기판 상면에 일체로 형성될 수 있다.In this case, the filling structure may be formed integrally with the upper surface of the substrate during the design stage of the semiconductor package.
또한 상기 메움용 구조체는, 별도의 구조물로 형성된 후 상기 기판 상면에 일체로 부착될 수 있다.Additionally, the filling structure may be formed as a separate structure and then integrally attached to the upper surface of the substrate.
또한 상기 메움용 구조체는, 금속, 실리콘, 무기재료 중 어느 하나의 재질로 형성될 수 있다.Additionally, the filling structure may be made of any one of metal, silicon, and inorganic materials.
또한 상기 메움용 구조체는, 사각형, 삼각형 또는 부채꼴 중 어느 하나의 형상으로 형성될 수 있다.Additionally, the filling structure may be formed in any one of the shapes of a square, triangle, or fan.
또한 상기 메움용 구조체는, 상기 TCB 공정 시 상기 NCF와 접하는 부분이 경사면으로 형성될 수 있다.Additionally, the filling structure may have a portion in contact with the NCF during the TCB process formed as an inclined surface.
한편, 본딩 커버리지 향상을 위한 반도체 패키지 제조 방법에 있어서,Meanwhile, in a semiconductor package manufacturing method for improving bonding coverage,
일면에 전도성 범프가 구비된 반도체 칩을 준비하는 단계; 상기 반도체 칩의 일면에 NCF를 부착하는 단계; 상기 반도체 칩의 일면 네 모서리부가 배치되는 상기 기판 상면의 대응되는 위치에 복수의 메움용 구조체를 형성하는 단계; 상기 전도성 범프가 전기적으로 연결되도록 상기 반도체 칩의 일면을 기판 상면에 배치하는 단계; 및 상기 반도체 칩을 TCB 공정을 통해 기판 상에 압착하는 단계;를 포함할 수 있다.Preparing a semiconductor chip with conductive bumps on one side; Attaching an NCF to one surface of the semiconductor chip; forming a plurality of filling structures at corresponding positions on the upper surface of the substrate where four corners of one side of the semiconductor chip are disposed; placing one surface of the semiconductor chip on the upper surface of the substrate so that the conductive bumps are electrically connected; and pressing the semiconductor chip onto the substrate through a TCB process.
이상과 같은 구성의 본 발명에 따른 본딩 커버리지 향상을 위한 반도체 패키지 및 이의 제조 방법은, 반도체 칩의 일면 네 모서리부와 기판 사이에 메움용 구조체를 미리 형성한 후 NCF를 이용한 TCB 공정을 실시함으로써, 상기 반도체 칩의 일면 네 모서리부와 기판 사이의 빈공간을 메워줄 수 있으며, 이에 따라 필렛 및 커버리지를 근원적으로 개선할 수 있다.The semiconductor package and its manufacturing method for improving bonding coverage according to the present invention having the above configuration include pre-forming a filling structure between the four corners of one side of the semiconductor chip and the substrate, and then performing the TCB process using NCF, It is possible to fill the empty space between the four corners of one side of the semiconductor chip and the substrate, thereby fundamentally improving fillet and coverage.
특히, 상기 커버리지를 메우기 위해 TCB 공정 시 더 높은 압력으로 압착되어 필렛이 반도체 칩의 외측으로 과다하게 돌출되는 것을 막을 수 있으며, 이에 따라 반도체 패키지 전체의 사이즈 및 신뢰성을 향상시킬 수 있다.In particular, in order to fill the coverage, it is compressed at a higher pressure during the TCB process, which prevents the fillet from excessively protruding to the outside of the semiconductor chip, thereby improving the size and reliability of the entire semiconductor package.
도 1의 (a), (b)는 종래의 반도체 패키지를 보여주는 측단면도 및 평면도,
도 2는 도 1의 'A' 부분에 형성된 빈공간을 메워주는 과정을 보여주는 측단면도,
도 3의 (a), (b)는 도 1의 TCB 공정 후 필렛 반도체 칩 외측으로 필렛이 돌출된 상태를 보여주는 측단면도 및 평면도,
도 4는 본 발명에 따른 본딩 커버리지 향상을 위한 반도체 패키지를 보여주는 평면도,
도 5는 도 4의 I-I'선 단면도,
도 6은 도 4의 'B' 부분의 측단면도,
도 7의 (a),(b)는 본 발명에 따른 메움용 구조체의 다양한 형상을 보여주는 평면도,
도 8은 본 발명에 따른 메움용 구조체에 경사면이 형성된 경우를 보여주는 측단면도,
도 9의 (a) 내지 (c)는 본 발명에 따른 반도체 패키지의 제조 과정을 보여주는 측단면도이다.1 (a) and (b) are a side cross-sectional view and a plan view showing a conventional semiconductor package;
Figure 2 is a side cross-sectional view showing the process of filling the empty space formed in part 'A' of Figure 1;
Figures 3 (a) and (b) are a side cross-sectional view and a plan view showing a state in which the fillet protrudes outward from the fillet semiconductor chip after the TCB process of Figure 1;
4 is a plan view showing a semiconductor package for improving bonding coverage according to the present invention;
Figure 5 is a cross-sectional view taken along line II' of Figure 4;
Figure 6 is a side cross-sectional view of portion 'B' of Figure 4;
7 (a) and (b) are plan views showing various shapes of the filling structure according to the present invention,
Figure 8 is a side cross-sectional view showing a case where an inclined surface is formed in the filling structure according to the present invention;
Figures 9 (a) to (c) are side cross-sectional views showing the manufacturing process of the semiconductor package according to the present invention.
이하 첨부한 도면을 참조하여 본 발명의 구체적인 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.Hereinafter, the configuration and operation of specific embodiments of the present invention will be described in detail with reference to the attached drawings.
여기서, 각 도면의 구성요소들에 대해 참조부호를 부가함에 있어서 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표기되었음에 유의하여야 한다.Here, in adding reference numerals to components in each drawing, it should be noted that identical components are indicated with the same reference numerals as much as possible, even if they are shown in different drawings.
도 4는 본 발명에 따른 본딩 커버리지 향상을 위한 반도체 패키지를 보여주는 평면도이고, 도 5는 도 4의 I-I'선 단면도이다.Figure 4 is a plan view showing a semiconductor package for improving bonding coverage according to the present invention, and Figure 5 is a cross-sectional view taken along line II' of Figure 4.
도 4를 참조하면, 본 발명의 바람직한 일 실시예에 따른 본딩 커버리지 향상을 위한 반도체 패키지(100)는, 기판(110), 반도체 칩(120), NCF(130), 메움용 구조체(140)를 포함할 수 있다.Referring to FIG. 4, the
이러한 본 발명의 구성에 대해 구체적으로 설명하면 다음과 같다.A detailed description of the configuration of the present invention is as follows.
도 5를 참조하면, 상기 기판(110)은 반도체 패키지(100)를 형성하기 위한 주된 몸체를 이루는 것으로, 기판(110)의 상면에는 반도체 칩(120)과 전기적으로 연결될 수 있도록 대응되는 위치에 패드(111)가 구비될 수 있다.Referring to FIG. 5, the
상기 반도체 칩(120)은 기판(110) 상면의 패드(111)에 전기적으로 연결될 수 있도록 일면에 복수의 전도성 범프(121)가 구비될 수 있다. 이러한 기판(110)과 반도체 칩(120)이 전기적으로 연결되기 위한 구성은 기존에 공지된 기술임에 따라 이에 대한 상세한 설명은 생략하기로 한다.The
상기 NCF(130)는 반도체 칩(120)의 일면에 부착되어 복수의 전도성 범프(121)를 커버함과 아울러, 상기 기판(110)과 반도체 칩(120)을 본딩하는 일종의 접착제 역할을 할 수 있다.The NCF 130 is attached to one side of the
상기 메움용 구조체(140)는 반도체 칩의 TCB 공정 전 반도체 칩(120)의 일면 네 모서리부가 배치되는 기판(110)상면의 대응되는 위치에 형성될 수 있다. 이러한 메움용 구조체(140)는 NCF(130)를 이용한 반도체 칩(120)의 TCB 공정 시 상기 반도체 칩(120)의 네 모서리부와 기판(110)과 사이 빈공간(E)(도 6 참조)을 메워줄 수 있다.The
구체적으로, 상기 메움용 구조체(140)는 TCB 공정을 수행한 이후 빈공간(E)에 추가로 설치되는 것이 아닌, 반도체 패키지(100)의 설계 단계에서 기판(110) 상면에 일체로 형성되는 방식으로 구성될 수 있다. 이에 따라 상기 반도체 칩(120) 네 모서리부의 NCF(130) 커버리지 부족으로 인한 들뜸 현상을 방지하기 위해 TCB 공정 시 좀 더 압착하지 않을 수 있으며, 상기 반도체 칩(120)의 필렛(131) 및 커버리지를 근원적으로 개선할 수 있다.Specifically, the
다른 실시예로, 상기 메움용 구조체(140)는 별도의 구조물로 형성된 후 TCB 공정 전에 기판(110) 상면의 대응되는 위치에 부착되는 방식으로 적용될 수 있다. 이 경우 상기 메움용 구조체(140)는 금속, 실리콘, 무기재료 중 어느 하나의 재질로 형성될 수 있다.In another embodiment, the
한편, 본 발명에서 상기 메움용 구조체(140)가 사각형(도 4 참조)으로 형성된 경우의 일례를 들어 도시하고 설명하였으나, 다양한 형상으로 변경 적용될 수 있다.Meanwhile, in the present invention, the
일 예로, 도 7의 (a)를 참조하면, 상기 메움용 구조체(140)는 평면에서 보았을 때 삼각형으로 변경 적용될 수 있다. 이 경우 삼각형의 빗변(141) 부분이 반도체 칩(120)의 네 모서리부에서 중심을 향해 서로 마주보도록 배치될 수 있다. 즉 TCB 공정 시 상기 빗변(141) 부분이 NCF(130)와 접할 수 있다.As an example, referring to (a) of FIG. 7, the
다른 예로, 도 7의 (b)를 참조하면, 상기 메움용 구조체(140)는 평면에서 보았을 때 부채꼴 형상으로 형성될 수 있다. 이 경우 부채꼴의 호(143) 부분이 반도체 칩(120)의 네 모서리부에서 대각선 방향을 향해 서로 마주보도록 배치되어 NCF(130)와 접할 수 있다.As another example, referring to (b) of FIG. 7, the
이처럼 상기 메움용 구조체(140)를 다양한 형상으로 적용함에 따라 TCB 공정 시 반도체 칩(120) 네 모서리부에 NCF(130)의 원활한 메움이 이루어지도록 할 수 있다.In this way, by applying the filling
한편, 도 8을 참조하면, 상기 메움용 구조체(140)는 상기 TCB 공정 시 상기 NCF(130)와 접하는 부분이 경사면(145)으로 형성될 수 있다. 이에 따라 TCB 공정 시 압착에 의해 반도체 칩(120)의 네 모서리부로 퍼지는 NCF(130)가 경사면(145)을 따라 원활하게 이동할 수 있으며, 메움용 구조체(140)와 접하는 부분에 빈공간(E)이 발생하는 것을 최대한 방지할 수 있다.Meanwhile, referring to FIG. 8 , a portion of the filling
다른 한편, 본 발명에서는 상기 메움용 구조체(140)가 기판(110) 상면에 형성된 경우의 일례를 들어 도시하고 설명하였으나, 상기 메움용 구조체(140)가 기판(110)의 상면과 대향되는 반도체 칩(120)의 일면에 형성된 경우로 변경 적용될 수 있다.On the other hand, in the present invention, an example of the case where the filling
그러면, 이상과 같은 구성의 본 발명에 따른 본딩 커버리지 향상을 위한 반도체 패키지 제조 과정에 대하여 도 9 및 도 10을 참조하여 설명해 보기로 한다.Then, the semiconductor package manufacturing process for improving bonding coverage according to the present invention configured as described above will be described with reference to FIGS. 9 and 10.
먼저, 일면에 전도성 범프(121)가 구비된 반도체 칩(120)을 준비한다.First, prepare a
그리고 상기 전도성 범프(121)를 커버함과 아울러, 상기 반도체 칩(120)을 기판(110)에 접합하기 위해 NCF(130)를 반도체 칩(120) 일면에 부착한다(S1).And, in order to cover the
상기 반도체 칩(120)의 일면 네 모서리부가 배치되는 기판(110) 상면의 대응되는 위치에는 복수의 메움용 구조체(140)를 형성한다(S3). 이 경우 상기 메움용 구조체(140)는 반도체 패키지(100)의 설계 단계에서 기판(110) 상면에 일체로 형성되거나, 또는 별도의 구조물로 부착될 수 있다.A plurality of filling
그런 후, 상기 전도성 범프(121)가 전기적으로 연결되도록 반도체 칩(120)의 일면을 기판(110) 상면에 배치한다(도 9의 (a) 참조)(S5).Then, one side of the
그런 다음, 상기 반도체 칩(120)을 TCB 공정을 통해 기판(110) 상에 접합한다(도 9의 (b) 참조). 이 경우 반도체 칩(120)의 네 모서리부에 메움용 구조체(140)가 각각 배치됨에 따라 반도체 칩(10)의 네 모서리 부근에서 유동이 부족하여 NCF(15)가 채워지지 않아 빈공간(E)(도 2의 (a) 참조)이 발생하는 것을 방지할 수 있다(도 9의 (c) 참조)(S7).Then, the
이상과 같은 본 발명에 따른 본딩 커버리지 향상을 위한 반도체 패키지(100)는, 반도체 칩(120)의 일면 네 모서리부와 기판(110) 사이에 메움용 구조체(140)를 미리 형성한 후 NCF(130)를 이용한 TCB 공정을 진행함으로써, 상기 반도체 칩(120)의 일면 네 모서리부의 빈공간을 메워줄 수 있다. 이에 따라 반도체 칩(120)의 필렛(131) 및 커버리지를 근원적으로 개선할 수 있다.In the
이상에서는 본 발명을 특정의 구체적인 실시 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 않으며 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양한 변경과 수정이 가능함은 물론이다.In the above, the present invention has been shown and described with reference to specific specific embodiments, but the present invention is not limited to the above-described embodiments, and various changes and modifications can be made without departing from the technical spirit of the present invention.
100 : 반도체 패키지 110 : 기판
111 : 패드 120 : 반도체 칩
121 : 전도성 범프 130 : NCF
131 : 필렛 140 : 메움용 구조체
141 : 빗변 143 : 호
145 : 경사면 E : 빈공간100: semiconductor package 110: substrate
111: pad 120: semiconductor chip
121: conductive bump 130: NCF
131: fillet 140: structure for filling
141: hypotenuse 143: arc
145: Slope E: Empty space
Claims (7)
상기 기판 상면의 패드에 전기적으로 연결될 수 있도록 일면에 복수의 전도성 범프가 구비되는 반도체 칩;
상기 반도체 칩의 일면에 부착되어 상기 복수의 전도성 범프를 커버하며, 상기 기판과 반도체 칩을 본딩하는 NCF; 및
상기 반도체 칩의 TCB 공정 전 상기 반도체 칩의 일면 네 모서리부가 배치되는 상기 기판 상면의 대응되는 위치에 형성되는 복수의 메움용 구조체;를 포함하여,
상기 NCF를 이용한 상기 반도체 칩의 TCB 공정 시 상기 메움용 구조체가 상기 반도체 칩의 네 모서리부와 상기 기판 사이의 빈공간을 메워줄 수 있도록 한 것인 반도체 패키지.
Board;
a semiconductor chip having a plurality of conductive bumps on one surface so as to be electrically connected to a pad on the upper surface of the substrate;
an NCF attached to one surface of the semiconductor chip, covering the plurality of conductive bumps, and bonding the substrate and the semiconductor chip; and
Including a plurality of filling structures formed at corresponding positions on the upper surface of the substrate where the four corners of one side of the semiconductor chip are disposed before the TCB process of the semiconductor chip,
A semiconductor package in which the filling structure fills the empty space between the four corners of the semiconductor chip and the substrate during the TCB process of the semiconductor chip using the NCF.
상기 메움용 구조체는,
상기 반도체 패키지의 설계 단계에서 상기 기판 상면에 일체로 형성되는 것인 반도체 패키지.
According to paragraph 1,
The filling structure is,
A semiconductor package that is formed integrally with the upper surface of the substrate during the design stage of the semiconductor package.
상기 메움용 구조체는,
별도의 구조물로 형성된 후 상기 기판 상면에 일체로 부착되는 것인 반도체 패키지.
According to paragraph 1,
The filling structure is,
A semiconductor package formed as a separate structure and then integrally attached to the upper surface of the substrate.
상기 메움용 구조체는,
금속, 실리콘, 무기재료 중 어느 하나의 재질로 형성되는 것인 반도체 패키지.
According to paragraph 3,
The filling structure is,
A semiconductor package made of any one of metal, silicon, and inorganic materials.
상기 메움용 구조체는,
사각형, 삼각형 또는 부채꼴 중 어느 하나의 형상으로 형성되는 것인 반도체 패키지.
According to paragraph 1,
The filling structure is,
A semiconductor package formed in any of the following shapes: square, triangle, or fan.
상기 메움용 구조체는,
상기 TCB 공정 시 상기 NCF와 접하는 부분이 경사면으로 형성되는 것인 반도체 패키지.
According to paragraph 1,
The filling structure is,
A semiconductor package wherein a portion in contact with the NCF during the TCB process is formed as an inclined surface.
상기 반도체 칩의 일면에 NCF를 부착하는 단계;
상기 반도체 칩의 일면 네 모서리부가 배치되는 상기 기판 상면의 대응되는 위치에 복수의 메움용 구조체를 형성하는 단계;
상기 전도성 범프가 전기적으로 연결되도록 상기 반도체 칩의 일면을 기판 상면에 배치하는 단계; 및
상기 반도체 칩을 TCB 공정을 통해 기판 상에 압착하는 단계;를 포함하는 반도체 패키지 제조 방법.Preparing a semiconductor chip with conductive bumps on one side;
Attaching an NCF to one surface of the semiconductor chip;
forming a plurality of filling structures at corresponding positions on the upper surface of the substrate where four corners of one side of the semiconductor chip are disposed;
placing one surface of the semiconductor chip on the upper surface of the substrate so that the conductive bumps are electrically connected; and
A semiconductor package manufacturing method comprising: compressing the semiconductor chip on a substrate through a TCB process.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220089174A KR20240011565A (en) | 2022-07-19 | 2022-07-19 | Semiconductor package to improve bonding coverage and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220089174A KR20240011565A (en) | 2022-07-19 | 2022-07-19 | Semiconductor package to improve bonding coverage and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20240011565A true KR20240011565A (en) | 2024-01-26 |
Family
ID=89714553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220089174A KR20240011565A (en) | 2022-07-19 | 2022-07-19 | Semiconductor package to improve bonding coverage and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20240011565A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200034895A (en) | 2018-09-21 | 2020-04-01 | 삼성전자주식회사 | Semiconductor package and method of manufacturing the same |
-
2022
- 2022-07-19 KR KR1020220089174A patent/KR20240011565A/en unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200034895A (en) | 2018-09-21 | 2020-04-01 | 삼성전자주식회사 | Semiconductor package and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6545366B2 (en) | Multiple chip package semiconductor device | |
US6759737B2 (en) | Semiconductor package including stacked chips with aligned input/output pads | |
US6124546A (en) | Integrated circuit chip package and method of making the same | |
US6365963B1 (en) | Stacked-chip semiconductor device | |
US6806560B2 (en) | Semiconductor device and method for fabricating same | |
US7772687B2 (en) | Multiple electronic component containing substrate | |
KR20050119414A (en) | Stacked package comprising two edge pad-type semiconductor chips and method of manufacturing the same | |
US8420452B2 (en) | Fabrication method of leadframe-based semiconductor package | |
US7105919B2 (en) | Semiconductor package having ultra-thin thickness and method of manufacturing the same | |
US20040201088A1 (en) | Semiconductor multi-chip package and fabrication method | |
CN110718513A (en) | Semiconductor package | |
US5708304A (en) | Semiconductor device | |
KR20100121231A (en) | Package on package preventing circuit pattern lift defect and method for fabricating the same | |
TWI420630B (en) | Semiconductor package structure and semiconductor package process | |
JP2000332055A (en) | Flip-chip mounting structure and mounting method | |
US6900549B2 (en) | Semiconductor assembly without adhesive fillets | |
CN111630645B (en) | Semiconductor device and method for manufacturing semiconductor device | |
US11837569B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3684434B2 (en) | Chip size semiconductor package and manufacturing method thereof | |
TWI578472B (en) | Package substrate, semiconductor package and method of manufacture | |
KR20020063120A (en) | Semiconductor device having reliable coupling with mounting substrate | |
KR20240011565A (en) | Semiconductor package to improve bonding coverage and manufacturing method thereof | |
JPH07273243A (en) | Semiconductor package | |
KR100533847B1 (en) | Stacked flip chip package using carrier tape | |
JPH08153747A (en) | Semiconductor chip and semiconductor device using the chip |