KR20240008469A - Aging mornitoring circuit for mornitoring aging in wire with changing in signal transmission time and semiconductor memeory device including the same - Google Patents
Aging mornitoring circuit for mornitoring aging in wire with changing in signal transmission time and semiconductor memeory device including the same Download PDFInfo
- Publication number
- KR20240008469A KR20240008469A KR1020220085351A KR20220085351A KR20240008469A KR 20240008469 A KR20240008469 A KR 20240008469A KR 1020220085351 A KR1020220085351 A KR 1020220085351A KR 20220085351 A KR20220085351 A KR 20220085351A KR 20240008469 A KR20240008469 A KR 20240008469A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- original
- replica
- deterioration
- wiring
- Prior art date
Links
- 230000008054 signal transmission Effects 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000032683 aging Effects 0.000 title 2
- 230000006866 deterioration Effects 0.000 claims abstract description 78
- 238000012544 monitoring process Methods 0.000 claims abstract description 43
- 238000012360 testing method Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 3
- 230000009849 deactivation Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 8
- 238000006731 degradation reaction Methods 0.000 description 8
- 108091007416 X-inactive specific transcript Proteins 0.000 description 6
- 108091035715 XIST (gene) Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 101100534087 Cowpox virus (strain Brighton Red) CRMA gene Proteins 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치가 게시된다. 본 발명의 열화 감시 회로에서는, 상기 정상 동작 구간에서 레플리카 배선에 대한 열화는 미발생되며, 상기 오리지널 배선에 대한 열화는 발생된다. 즉, 레플리카 배선에 비해 상기 오리지널 배선에서의 신호 전송 시간이 상대적으로 증가하게 된다. 그리고, 상기 오리지널 배선의 신호 전송 시간이 상기 레플리카 배선의 신호 전송 시간보다 마진 지연 시간(tDM) 이상보다 길게 되면, 열화 플래그 신호가 "H"로 활성화된다. 그 결과, 본 발명의 열화 감시 회로에 의하면, 신호 전송 시간의 변화로 배선의 열화가 효과적으로 감시될 수 있으며, 전체적으로 반도체 메모리 장치에 대한 열화가 효과적으로 감시될 수 있다.A deterioration monitoring circuit that monitors wiring deterioration due to changes in signal transmission time and a semiconductor memory device including the same are disclosed. In the deterioration monitoring circuit of the present invention, no deterioration occurs in the replica wiring in the normal operation section, and deterioration occurs in the original wiring. That is, the signal transmission time in the original wiring relatively increases compared to the replica wiring. And, when the signal transmission time of the original wiring is longer than the signal transmission time of the replica wiring by more than the margin delay time (tDM), the deterioration flag signal is activated to “H”. As a result, according to the deterioration monitoring circuit of the present invention, deterioration of wiring can be effectively monitored due to changes in signal transmission time, and deterioration of the semiconductor memory device as a whole can be effectively monitored.
Description
본 발명은 전자 회로에 관한 것으로서, 특히, 신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치에 관한 것이다.The present invention relates to electronic circuits, and more particularly, to a deterioration monitoring circuit that monitors deterioration of wiring due to changes in signal transmission time, and a semiconductor memory device including the same.
일반적으로, 반도체 메모리 장치에는, 매우 많은 수의 배선들이 배치된다. 그리고, 반도체 메모리 장치가 고집화됨에 따라, 배선의 단면적은 점점 감소되어 단위 면적당 흐르는 전류 밀도는 매우 높아지고 있다. 이렇게 고밀도의 전류가 도체를 통해 흐르게 되면, 많은 수의 전자가 전기장에 의해 빠른 속도로 이동하면서 이온과 충돌하고, 주위 이온들과의 결합력이 낮은 이온이 전자가 전자가 이동하는 방향을 따라 움직이는 전자 이동(EM: Electro Migration) 현상이 발생된다.Generally, a very large number of wires are arranged in a semiconductor memory device. And, as semiconductor memory devices become more integrated, the cross-sectional area of wiring gradually decreases, and the current density flowing per unit area becomes very high. When such a high-density current flows through the conductor, a large number of electrons move at high speed due to the electric field and collide with ions, and ions with low binding force to surrounding ions become electrons that move along the direction in which the electrons move. Electro migration (EM) phenomenon occurs.
이러한 전자 이동 현상에 의해 이온은 금속 내의 결정 입계(grain boundary)를 따라 이동하게 되고 이렇게 금속 이온이 빠져 나간 자리에는 빈 공간인 보이드(void)가 발생된다. 그리고, 반도체 메모리 장치에 대한 사용 누적 시간이 증가함에 따라, 이러한 보이드로 인해 배선의 신호 전송 시간은 길어지게 된다.Due to this electron transfer phenomenon, ions move along the grain boundaries within the metal, and voids, which are empty spaces, are created where the metal ions escape. And, as the cumulative usage time for the semiconductor memory device increases, the signal transmission time of the wiring becomes longer due to these voids.
한편, 반도체 메모리 장치는 의료기기, 인공위성, 비행기나 발전소 등과 같은 높은 필드 신뢰성을 요구하는 응용처에 이용된다. 이 경우, 반도체 메모리 장치의 성능 열화는 생명을 위협하는 재난을 야기할 수 있다.Meanwhile, semiconductor memory devices are used in applications that require high field reliability, such as medical devices, satellites, airplanes, and power plants. In this case, performance deterioration of the semiconductor memory device can cause a life-threatening disaster.
본 발명의 목적은 신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치를 제공하는 데 있다.The purpose of the present invention is to provide a deterioration monitoring circuit that monitors deterioration of wiring by changing signal transmission time and a semiconductor memory device including the same.
상기의 목적을 달성하기 위한 본 발명의 일면은 열화 감시 회로에 관한 것이다. 본 발명의 열화 감시 회로는 오리지널 수신 신호를 수신하는 오리지널 수신단; 오리지널 출력 신호를 제공하는 오리지널 출력단; 상기 오리지널 수신단과 상기 오리지널 출력단 사이에 설치되는 오리지널 배선으로서, 상기 오리지널 수신단에 제공되는 상기 오리지널 수신 신호를 전송하여 상기 오리지널 출력 신호로 상기 오리지널 출력단에 제공하는 상기 오리지널 배선; 레플리카 수신 신호를 수신하는 레플리카 수신단; 레플리카 출력 신호를 제공하는 레플리카 출력단; 상기 레플리카 수신단과 상기 레플리카 출력단 사이에 상기 오리지널 배선을 모조(模造)하여 형성되는 레플리카 배선으로서, 상기 레플리카 수신단에 제공되는 상기 레플리카 수신 신호를 전송하여 상기 레플리카 출력 신호로 상기 레플리카 출력단에 제공하는 상기 레플리카 배선; 열화 감시 신호가 비활성화되는 정상 동작 구간에서는 오리지널 입력 신호를 상기 오리지널 수신 신호로 제공하며, 상기 열화 감시 신호가 활성화되는 열화 감시 구간에서는 테스트 입력 신호를 상기 오리지널 수신 신호로 제공하도록 구동되는 오리지널 수신 구동부; 테스트 입력 신호를 마진 지연 시간으로 지연하여 상기 레플리카 수신 신호로 제공하도록 구동되는 레플리카 수신 구동부; 및 상기 테스트 입력 신호의 활성화에 따라 발생되는 상기 오리지널 출력 신호와 상기 레플리카 출력 신호 사이의 활성화 순서를 감지하여, 열화 플래그 신호를 발생하는 비교 래치부로서, 상기 열화 플래그 신호는 상기 레플리카 출력 신호가 상기 오리지널 출력 신호보다 앞서 활성화됨에 응답하여 활성화되는 상기 비교 래치부를 구비한다.One aspect of the present invention for achieving the above object relates to a deterioration monitoring circuit. The deterioration monitoring circuit of the present invention includes an original receiving end that receives an original received signal; An original output stage that provides an original output signal; an original wiring installed between the original receiving terminal and the original output terminal, the original wiring transmitting the original receiving signal provided to the original receiving terminal and providing the original output signal to the original output terminal; A replica receiving end that receives a replica reception signal; A replica output stage that provides a replica output signal; A replica wiring formed by imitating the original wiring between the replica receiving end and the replica output terminal, the replica transmitting the replica receiving signal provided to the replica receiving end and providing the replica output signal to the replica output terminal. Wiring; An original reception driver driven to provide an original input signal as the original reception signal in a normal operation section in which the deterioration monitoring signal is deactivated, and to provide a test input signal as the original reception signal in a deterioration monitoring section in which the deterioration monitoring signal is activated; a replica reception driver driven to delay a test input signal by a margin delay time and provide the replica reception signal; and a comparison latch unit that detects an activation order between the original output signal and the replica output signal generated according to activation of the test input signal and generates a deterioration flag signal, wherein the deterioration flag signal is the replica output signal. and the comparison latch portion being activated in response to being activated prior to the original output signal.
상기의 다른 목적을 달성하기 위한 본 발명의 다른 일면은 반도체 메모리 장치에 관한 것이다. 본 발명의 반도체 메모리 장치는 정상 동작 구간에 수신되는 신호를 전송하는 오리지널 배선의 신호 전송 지연의 변화를 통하여, 상기 반도체 메모리 장치의 열화를 감시하도록 구동되는 열화 감지 회로를 구비한다.Another aspect of the present invention for achieving the above object relates to a semiconductor memory device. The semiconductor memory device of the present invention includes a deterioration detection circuit that is driven to monitor deterioration of the semiconductor memory device through changes in signal transmission delay of original wiring that transmits signals received during a normal operation period.
상기와 같은 구성의 본 발명의 열화 감시 회로에서는, 상기 정상 동작 구간에서 레플리카 배선에 대한 열화는 미발생되며, 상기 오리지널 배선에 대한 열화는 발생된다. 즉, 레플리카 배선에 비해 상기 오리지널 배선에서의 신호 전송 시간이 상대적으로 증가하게 된다. 그리고, 상기 오리지널 배선의 신호 전송 시간이 상기 레플리카 배선의 신호 전송 시간보다 마진 지연 시간(tDM) 이상보다 길게 되면, 열화 플래그 신호가 "H"로 활성화된다. In the deterioration monitoring circuit of the present invention configured as described above, no deterioration occurs in the replica wiring during the normal operation section, and deterioration occurs in the original wiring. That is, the signal transmission time in the original wiring relatively increases compared to the replica wiring. And, when the signal transmission time of the original wiring is longer than the signal transmission time of the replica wiring by more than the margin delay time (tDM), the deterioration flag signal is activated to “H”.
그 결과, 상기와 같은 구성의 본 발명의 열화 감시 회로에 의하면, 신호 전송 시간의 변화로 배선의 열화가 효과적으로 감시될 수 있으며, 전체적으로 반도체 메모리 장치에 대한 열화가 효과적으로 감시될 수 있다.As a result, according to the deterioration monitoring circuit of the present invention configured as described above, deterioration of wiring can be effectively monitored due to changes in signal transmission time, and deterioration of the semiconductor memory device as a whole can be effectively monitored.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 열화 감시 회로를 나타내는 도면이다.
도 2a 및 도 2b는 도 1의 열화 감시 회로에서의 열화 정도에 따른 주요 신호의 동작을 설명하기 위한 타이밍도들이다.
도 3은 본 발명의 반도체 메모리 장치를 나타내는 도면이다.A brief description of each drawing used in the present invention is provided.
1 is a diagram showing a deterioration monitoring circuit according to an embodiment of the present invention.
FIGS. 2A and 2B are timing diagrams for explaining the operation of main signals according to the degree of degradation in the degradation monitoring circuit of FIG. 1.
3 is a diagram showing a semiconductor memory device of the present invention.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. In order to fully understand the present invention, its operational advantages, and the objectives achieved by practicing the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure will be thorough and complete and so that the spirit of the invention can be sufficiently conveyed to those skilled in the art.
그리고, 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.Also, when understanding each drawing, it should be noted that like members are shown with the same reference numerals as much as possible. Additionally, detailed descriptions of well-known functions and configurations that are judged to unnecessarily obscure the gist of the present invention are omitted.
한편, 본 발명의 내용을 명세서 전반에 걸쳐 설명함에 있어서, 개개의 구성요소들 사이에서 '전기적으로 연결된다', '연결된다', '접속된다'의 용어의 의미는 직접적인 연결뿐만 아니라 속성을 일정 정도 이상 유지한 채로 중간 매개체를 통해 연결이 이루어지는 것도 모두 포함하는 것이다. 개개의 신호가 '전달된다', '도출된다'등의 용어 역시 직접적인 의미뿐만 아니라 신호의 속성을 어느 정도 이상 유지한 채로 중간 매개체를 통한 간접적인 의미까지도 모두 포함된다. 기타, 전압 또는 신호가 '가해진다, '인가된다', '입력된다' 등의 용어도, 명세서 전반에 걸쳐 모두 이와 같은 의미로 사용된다.Meanwhile, in explaining the content of the present invention throughout the specification, the meaning of the terms 'electrically connected', 'connected', and 'connected' between individual components refers not only to direct connection but also to certain properties. This includes all connections made through intermediaries while maintaining a certain degree of integrity. Terms such as 'transmitted' or 'derived' of an individual signal also include not only direct meaning but also indirect meaning through an intermediary while maintaining the properties of the signal to some extent. In addition, terms such as 'voltage or signal is applied', 'applied', and 'input' are all used with the same meaning throughout the specification.
또한 각 구성요소에 대한 복수의 표현도 생략될 수도 있다. 예컨대 복수 개의 스위치나 복수개의 신호선으로 이루어진 구성일지라도 '스위치들', '신호선들'과 같이 표현할 수도 있고, '스위치', '신호선'과 같이 단수로 표현할 수도 있다. 이는 스위치들이 서로 상보적으로 동작하는 경우도 있고, 때에 따라서는 단독으로 동작하는 경우도 있기 때문이며, 신호선 또한 동일한 속성을 가지는 여러 신호선들, 예컨대 데이터 신호들과 같이 다발로 이루어진 경우에 이를 굳이 단수와 복수로 구분할 필요가 없기 때문이기도 하다. 이런 점에서 이러한 기재는 타당하다. 따라서 이와 유사한 표현들 역시 명세서 전반에 걸쳐 모두 이와 같은 의미로 해석되어야 한다.Additionally, multiple expressions for each component may also be omitted. For example, even if it is composed of a plurality of switches or a plurality of signal lines, it can be expressed as 'switches' or 'signal lines', or it can be expressed in the singular such as 'switch' or 'signal line'. This is because switches sometimes operate complementary to each other, and sometimes operate independently, and when signal lines are also made up of a bundle of several signal lines with the same properties, such as data signals, there is no need to call them singular. This is also because there is no need to distinguish it as plural. In this respect, this description is valid. Therefore, similar expressions should also be interpreted with the same meaning throughout the specification.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in more detail with reference to the attached drawings.
도 1은 본 발명의 일실시예에 따른 열화 감시 회로(CRAM)를 나타내는 도면이다. 도 1을 참조하면, 본 발명의 열화 감시 회로(CRAM)는 오리지널 수신단(NRUM), 오리지널 출력단(NUNM), 오리지널 배선(LNNR), 레플리카 수신단(NRTS), 레플리카 출력단(NUTS), 레플리카 배선(LNTS), 오리지널 수신 구동부(100), 레플리카 수신 구동부(200) 및 비교 래치부(300)를 구비한다.1 is a diagram showing a deterioration monitoring circuit (CRAM) according to an embodiment of the present invention. Referring to Figure 1, the deterioration monitoring circuit (CRAM) of the present invention includes an original receiving end (NRUM), an original output end (NUNM), an original wiring (LNNR), a replica receiving end (NRTS), a replica output end (NUTS), and a replica wiring (LNTS). ), an original reception driver 100, a replica reception driver 200, and a comparison latch unit 300.
본 발명의 열화 감시 회로(CRAM)를 구체적으로 기술하기에 앞서, 본 발명의 열화 감시 회로(CRAM)의 구동 구간은 살펴본다.Before describing the deterioration monitoring circuit (CRAM) of the present invention in detail, the driving section of the deterioration monitoring circuit (CRAM) of the present invention will be examined.
본 발명의 열화 감시 회로(CRAM)의 구동 구간은 크게 정상 동작 구간과 열화 감시 구간으로 구분될 수 있다. 상기 정상 동작 구간에서는, 열화 감시 신호(XMOR)가 "L"로 비활성화되며, 오리지널 배선(LNNR)을 통하여 반도체 메모리 장치의 정상 동작에 필요한 신호들이 전송된다. 그리고, 상기 열화 감시 구간에서는, 상기 열화 감시 신호(XMOR)가 "H"로 활성화되며, 열화 감시에 필요한 신호들이 오리지널 배선(LNNR) 및 레플리카 배선(LNTS)를 통하여 전송된다.The driving section of the deterioration monitoring circuit (CRAM) of the present invention can be largely divided into a normal operation section and a deterioration monitoring section. In the normal operation section, the degradation monitoring signal (XMOR) is deactivated to “L”, and signals necessary for normal operation of the semiconductor memory device are transmitted through the original wiring (LNNR). And, in the deterioration monitoring section, the deterioration monitoring signal (XMOR) is activated to "H", and signals necessary for deterioration monitoring are transmitted through the original wiring (LNNR) and the replica wiring (LNTS).
다시 도 1을 참조하면, 상기 오리지널 수신단(NRUM)은 오리지널 수신 신호(XRUM)를 수신하고, 상기 오리지널 출력단(NUNM)은 오리지널 출력 신호(XUNM)를 제공한다.Referring again to FIG. 1, the original receiving end (NRUM) receives the original reception signal (XRUM), and the original output end (NUNM) provides the original output signal (XUNM).
상기 오리지널 배선(LNNR)은 상기 오리지널 수신단(NRUM)과 상기 오리지널 출력단(NUNM) 사이에 설치된다. 그리고, 상기 오리지널 배선(LNNR)은 상기 오리지널 수신단(NRUM)에 제공되는 상기 오리지널 수신 신호(XRUM)를 전송하여 상기 오리지널 출력 신호(XUNM)로 상기 오리지널 출력단(NUNM)에 제공한다.The original wire (LNNR) is installed between the original receiving end (NRUM) and the original output end (NUNM). In addition, the original wiring (LNNR) transmits the original reception signal (XRUM) provided to the original reception terminal (NRUM) and provides the original output signal (XUNM) to the original output terminal (NUNM).
상기 오리지널 출력 신호(XUNM)는 상기 정상 동작 구간에서 상기 오리지널 입력 신호(XNIN)에 대하여 일정한 위상차를 가지면서 다른 회로에 제공된다.The original output signal (XUNM) has a constant phase difference with respect to the original input signal (XNIN) in the normal operation period and is provided to another circuit.
바람직하기로는, 상기 오리지널 배선(LNNR)은 데이터를 전송하는 데이터 라인 또는 클락 신호를 전송하는 클락 라인이다. Preferably, the original wire (LNNR) is a data line that transmits data or a clock line that transmits a clock signal.
상기 레플리카 수신단(NRTS)은 레플리카 수신 신호(XRTS)를 수신하고, 상기 레플리카 출력단(NUTS)은 레플리카 출력 신호(XUTS)를 제공한다.The replica receiving terminal (NRTS) receives a replica receiving signal (XRTS), and the replica output terminal (NUTS) provides a replica output signal (XUTS).
상기 레플리카 배선(LNTS)은 상기 레플리카 수신단(NRTS)과 상기 레플리카 출력단(NUTS) 사이에 상기 오리지널 배선을 모조(模造)하여 형성된다. 이때, 상기 레플리카 배선(LNTS)은 상기 레플리카 수신단(NRTS)에 제공되는 상기 레플리카 수신 신호(XRTS)를 전송하여 상기 레플리카 출력 신호(XUTS)로 상기 레플리카 출력단(NUTS)에 제공한다.The replica wiring (LNTS) is formed by imitating the original wiring between the replica receiving terminal (NRTS) and the replica output terminal (NUTS). At this time, the replica wiring (LNTS) transmits the replica reception signal (XRTS) provided to the replica receiving end (NRTS) and provides the replica output signal (XUTS) to the replica output end (NUTS).
상기 오리지널 수신 구동부(100)는 열화 감시 신호(XMOR)가 "L"로 비활성화되는 정상 동작 구간에서는 오리지널 입력 신호(XNIN)를 상기 오리지널 수신 신호(XRUM)로 제공하며, 상기 열화 감시 신호(XMOR)가 "H"로 활성화되는 열화 감시 구간에서는 테스트 입력 신호(XIST)를 상기 오리지널 수신 신호(XRUM)로 제공하도록 구동된다.The original reception driver 100 provides the original input signal (XNIN) as the original reception signal (XRUM) in a normal operation section in which the degradation monitoring signal ( In the deterioration monitoring section where is activated to "H", it is driven to provide the test input signal (XIST) as the original received signal (XRUM).
상기 오리지널 수신 구동부(100)는 구체적으로 제1 오리지널 스위치(110) 및 제2 오리지널 스위치(120)를 구비한다.The original reception driver 100 specifically includes a first original switch 110 and a second original switch 120.
상기 제1 오리지널 스위치(110)는 상기 열화 감시 신호(XMOR)의 "L"로의 비활성화에 따라 상기 오리지널 입력 신호(XNIN)를 상기 오리지널 수신 신호(XRUM)로 제공한다. 그리고, 상기 제2 오리지널 스위치(120)는 상기 열화 감시 신호(XMOR)의 "H"로의 활성화에 따라 상기 테스트 입력 신호(XIST)를 상기 오리지널 수신 신호(XRUM)로 제공한다.The first original switch 110 provides the original input signal In addition, the second original switch 120 provides the test input signal
상기 레플리카 수신 구동부(200)는 테스트 입력 신호(XIST)를 마진 지연 시간(tDM)으로 지연하여 상기 레플리카 수신 신호(XRTS)로 제공하도록 구동된다.The replica reception driver 200 is driven to delay the test input signal (XIST) by a margin delay time (tDM) and provide it as the replica reception signal (XRTS).
상기 레플리카 수신 구동부(200)는 구체적으로 지연 수단(210) 및 레플리카 스위치(220)를 구비한다.The replica reception driver 200 specifically includes a delay means 210 and a replica switch 220.
상기 지연 수단(210) 상기 테스트 입력 신호(XIST)를 상기 마진 지연 시간(tDM)으로 지연하여 지연 테스트 신호(XDLT)로 발생한다.The delay means 210 delays the test input signal (XIST) by the margin delay time (tDM) and generates a delay test signal (XDLT).
상기 레플리카 스위치(220)는 상기 오리지널 수신 구동부(100)의 상기 제2 오리지널 스위치(120)를 모조(模造)하여 형성된다. 그리고, 상기 레플리카 스위치(220)는 턴온(turn-on) 상태로 유지되어, 상기 지연 테스트 신호(XDLT)와 상기 레플리카 수신 신호(XRTS)를 전기적으로 연결한다.The replica switch 220 is formed by imitating the second original switch 120 of the original reception driver 100. In addition, the replica switch 220 is maintained in a turn-on state and electrically connects the delay test signal (XDLT) and the replica reception signal (XRTS).
이에 따라, 상기 열화 감시 구간에서, 상기 레플리카 수신 신호(XRTS)는 상기 오리지널 수신 신호(XRUM)에 대하여 상기 마진 지연 시간(tDM)으로 지연되는 위상차를 가진다.Accordingly, in the degradation monitoring section, the replica received signal (XRTS) has a phase difference delayed by the margin delay time (tDM) with respect to the original received signal (XRUM).
상기 비교 래치부(300)는 상기 테스트 입력 신호(XIST)의 "L"에서 "H"로의 활성화에 따라 발생되는 상기 오리지널 출력 신호(XUNM)와 상기 레플리카 출력 신호(XUTS) 사이의 활성화 순서를 감지하여, 열화 플래그 신호(XFLG)를 발생한다.The comparison latch unit 300 detects the activation order between the original output signal (XUNM) and the replica output signal (XUTS) generated according to activation from “L” to “H” of the test input signal (XIST). Thus, a deterioration flag signal (XFLG) is generated.
상기 비교 래치부(300)는 제1 반전 논리곱 게이트(310), 제2 반전 논리곱 게이트(320) 및 인버터(330)를 구비한다.The comparison latch unit 300 includes a first inverted AND gate 310, a second inverted AND gate 320, and an inverter 330.
상기 제1 반전 논리곱 게이트(310)는 상기 오리지널 출력 신호(XUNM)와 비교 예비 신호(XPRC)를 반전 논리곱 연산하여 출력한다.The first inverted AND gate 310 performs an inverted logical product on the original output signal (XUNM) and the comparison preliminary signal (XPRC) and outputs the result.
상기 제2 반전 논리곱 게이트(320)는 상기 레플리카 출력 신호(XUTS)와 상기 제1 반전 논리곱 게이트(310)의 출력을 반전 논리곱 연산하여 상기 비교 예비 신호(XPRC)로 출력한다.The second inverted logical product gate 320 performs an inverted logical product operation on the replica output signal (XUTS) and the output of the first inverted logical product gate 310 and outputs it as the comparison preliminary signal (XPRC).
그리고, 상기 인버터(330)는 상기 비교 예비 신호(XPRC)를 반전하여 상기 열화 플래그 신호(XFLG)로 출력한다.Then, the inverter 330 inverts the comparison preliminary signal (XPRC) and outputs it as the deterioration flag signal (XFLG).
상기와 같은 비교 래치부(300)에 의하면, 도 2a에서와 같이, 상기 오리지널 출력 신호(XUNM)가 상기 레플리카 출력 신호(XUTS)보다 앞서 "H"로 활성화되는 경우에는, 상기 열화 플래그 신호(XFLG)는 "L"의 비활성화로 유지된다. 이 경우는, 오리지널 배선(LNNR)의 열화 정도가 설정된 마진 범위를 넘지 않은 것으로 이해될 수 있다.According to the comparison latch unit 300 as described above, as shown in FIG. 2A, when the original output signal (XUNM) is activated to “H” before the replica output signal (XUTS), the deterioration flag signal (XFLG) ) is maintained with the deactivation of "L". In this case, it can be understood that the degree of deterioration of the original wiring (LNNR) does not exceed the set margin range.
반면에, 도 2b에서와 같이 상기 레플리카 출력 신호(XUTS)가 상기 오리지널 출력 신호(XUNM)보다 앞서 "H"로 활성화되는 경우에는, 상기 열화 플래그 신호(XFLG)는 "H"로 활성화된다. 이 경우는, 오리지널 배선(LNNR)의 열화 정도가 설정된 마진 범위를 넘어 선 것 이해될 수 있으며, 전자 기기에서 반도체 메모리 장치의 교체가 필요한 것으로 판단될 수 있다.On the other hand, as shown in FIG. 2B, when the replica output signal (XUTS) is activated to “H” before the original output signal (XUNM), the deterioration flag signal (XFLG) is activated to “H”. In this case, it can be understood that the degree of deterioration of the original wiring (LNNR) exceeds the set margin range, and it can be determined that replacement of the semiconductor memory device in the electronic device is necessary.
정리하면, 본 발명의 열화 감시 회로(CRAM)에서는, 상기 테스트 입력 신호(XIST)는 정상 동작 구간에서 "L"로 상태로 제어된다. 그러므로, 상기 레플리카 배선(LNTS)은 정상 동작 구간에서 열화가 미발생된다. 반면에, 상기 오리지널 배선(LNNR)은 상기 정상 동작 구간에서 자신을 채용하는 반도체 메모리 장치의 누적 사용에 따라 열화가 발생되며, 신호 전송 시간이 증가된다.In summary, in the deterioration monitoring circuit (CRAM) of the present invention, the test input signal (XIST) is controlled to be in the "L" state in the normal operation section. Therefore, no deterioration occurs in the replica wiring (LNTS) during the normal operation period. On the other hand, the original wiring (LNNR) deteriorates due to cumulative use of the semiconductor memory device employing it during the normal operation period, and signal transmission time increases.
이때, 상기 오리지널 배선(LNNR)의 신호 전송 시간이 상기 레플리카 배선(LNTS)의 신호 전송 시간보다 마진 지연 시간(tDM) 이상 증가되면, 상기 열화 플래그 신호(XFLG)가 "H"로 활성화된다.At this time, when the signal transmission time of the original wire (LNNR) increases by more than the margin delay time (tDM) than the signal transmission time of the replica wire (LNTS), the deterioration flag signal (XFLG) is activated to “H”.
즉, 본 발명의 열화 감시 회로(CRAM)에 의하면, 신호 전송 시간의 변화로 배선의 열화가 효과적으로 감시될 수 있다.That is, according to the deterioration monitoring circuit (CRAM) of the present invention, deterioration of wiring can be effectively monitored due to changes in signal transmission time.
한편, 본 발명의 열화 감시 회로(CRAM)는 반도체 메모리 장치의 열화 감시를 위하여 채용될 수 있다.Meanwhile, the deterioration monitoring circuit (CRAM) of the present invention can be employed to monitor deterioration of a semiconductor memory device.
도 3은 본 발명의 반도체 메모리 장치(DEV)를 나타내는 도면으로서, 도 1의 열화 감시 회로(CRAM)가 채용될 수 있다.FIG. 3 is a diagram showing a semiconductor memory device (DEV) of the present invention, and the deterioration monitoring circuit (CRAM) of FIG. 1 may be employed.
도 3을 참조하면, 본 발명의 반도체 메모리 장치(DEV)는 열화 감지 회로(CRMA)를 구비한다. 이때, 상기 열화 감지 회로(CRMA)는 정상 동작 구간에 수신되는 신호를 전송하는 오리지널 배선(LNNR)의 신호 전송 지연의 변화를 통하여, 상기 반도체 메모리 장치(DEV)의 열화를 감시하도록 구동된다.Referring to FIG. 3, the semiconductor memory device (DEV) of the present invention includes a degradation detection circuit (CRMA). At this time, the deterioration detection circuit (CRMA) is driven to monitor deterioration of the semiconductor memory device (DEV) through changes in the signal transmission delay of the original wiring (LNNR) that transmits the signal received during the normal operation period.
상기 열화 감지 회로(CRMA)는 테스트 입력 신호(XIST)에 대한 상기 오리지널 배선(LNNR)에서의 신호 전송 시간과 레플리카 배선(LNTS)에서의 신호 전송 시간을 비교하여 열화 플래그 신호(XFLG)를 발생한다. The degradation detection circuit (CRMA) generates a degradation flag signal (XFLG) by comparing the signal transmission time on the original wiring (LNNR) and the signal transmission time on the replica wiring (LNTS) for the test input signal (XIST). .
이때, 상기 레플리카 배선(LNNR)은 상기 오리지널 배선(LNNR)을 모조(模造)하여 형성된다. 그리고, 상기 오리지널 배선(LNNR)에서의 신호 전송 시간이 상기 레플리카 배선(LNNR)에서의 신호 전송 시간보다 마진 지연 시간(tDM)보다 크게 되면, 상기 열화 플래그 신호(XFLG)는 "H"로 활성화된다.At this time, the replica wiring (LNNR) is formed by imitating the original wiring (LNNR). And, when the signal transmission time on the original wire (LNNR) is greater than the margin delay time (tDM) than the signal transmission time on the replica wire (LNNR), the deterioration flag signal (XFLG) is activated to “H”. .
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, although the embodiments have been described with limited examples and drawings, various modifications and variations can be made by those skilled in the art from the above description. For example, the described techniques are performed in a different order than the described method, and/or components of the described system, structure, device, circuit, etc. are combined or combined in a different form than the described method, or other components are used. Alternatively, appropriate results may be achieved even if substituted or substituted by an equivalent. Therefore, the true scope of technical protection of the present invention should be determined by the technical spirit of the attached registration claims.
Claims (8)
오리지널 수신 신호를 수신하는 오리지널 수신단;
오리지널 출력 신호를 제공하는 오리지널 출력단;
상기 오리지널 수신단과 상기 오리지널 출력단 사이에 설치되는 오리지널 배선으로서, 상기 오리지널 수신단에 제공되는 상기 오리지널 수신 신호를 전송하여 상기 오리지널 출력 신호로 상기 오리지널 출력단에 제공하는 상기 오리지널 배선;
레플리카 수신 신호를 수신하는 레플리카 수신단;
레플리카 출력 신호를 제공하는 레플리카 출력단;
상기 레플리카 수신단과 상기 레플리카 출력단 사이에 상기 오리지널 배선을 모조(模造)하여 형성되는 레플리카 배선으로서, 상기 레플리카 수신단에 제공되는 상기 레플리카 수신 신호를 전송하여 상기 레플리카 출력 신호로 상기 레플리카 출력단에 제공하는 상기 레플리카 배선;
열화 감시 신호가 비활성화되는 정상 동작 구간에서는 오리지널 입력 신호를 상기 오리지널 수신 신호로 제공하며, 상기 열화 감시 신호가 활성화되는 열화 감시 구간에서는 테스트 입력 신호를 상기 오리지널 수신 신호로 제공하도록 구동되는 오리지널 수신 구동부;
테스트 입력 신호를 마진 지연 시간으로 지연하여 상기 레플리카 수신 신호로 제공하도록 구동되는 레플리카 수신 구동부; 및
상기 테스트 입력 신호의 활성화에 따라 발생되는 상기 오리지널 출력 신호와 상기 레플리카 출력 신호 사이의 활성화 순서를 감지하여, 열화 플래그 신호를 발생하는 비교 래치부로서, 상기 열화 플래그 신호는 상기 레플리카 출력 신호가 상기 오리지널 출력 신호보다 앞서 활성화됨에 응답하여 활성화되는 상기 비교 래치부를 구비하는 것을 특징으로 하는 열화 감시 회로.
In the deterioration monitoring circuit,
An original receiving end that receives the original received signal;
An original output stage that provides an original output signal;
an original wiring installed between the original receiving terminal and the original output terminal, the original wiring transmitting the original receiving signal provided to the original receiving terminal and providing the original output signal to the original output terminal;
A replica receiving end that receives a replica reception signal;
A replica output stage that provides a replica output signal;
A replica wiring formed by imitating the original wiring between the replica receiving end and the replica output terminal, the replica transmitting the replica receiving signal provided to the replica receiving end and providing the replica output signal to the replica output terminal. Wiring;
An original reception driver driven to provide an original input signal as the original reception signal in a normal operation section in which the deterioration monitoring signal is deactivated, and to provide a test input signal as the original reception signal in a deterioration monitoring section in which the deterioration monitoring signal is activated;
a replica reception driver driven to delay a test input signal by a margin delay time and provide the replica reception signal; and
A comparison latch unit that detects the activation order between the original output signal and the replica output signal generated according to activation of the test input signal and generates a deterioration flag signal, wherein the deterioration flag signal is the replica output signal and the original output signal. A deterioration monitoring circuit comprising said comparison latch portion being activated in response to being activated prior to an output signal.
상기 열화 감시 신호의 비활성화에 따라 상기 오리지널 입력 신호를 상기 오리지널 수신 신호로 제공하는 제1 오리지널 스위치; 및
상기 열화 감시 신호의 활성화에 따라 상기 테스트 입력 신호를 상기 오리지널 수신 신호로 제공하는 제2 오리지널 스위치를 구비하는 것을 특징으로 하는 열화 감시 회로.
The method of claim 1, wherein the original reception driver
a first original switch that provides the original input signal as the original received signal upon deactivation of the deterioration monitoring signal; and
A deterioration monitoring circuit comprising a second original switch that provides the test input signal as the original received signal upon activation of the deterioration monitoring signal.
상기 테스트 입력 신호를 상기 마진 지연 시간으로 지연하여 지연 테스트 신호로 발생하는 지연 수단; 및
상기 오리지널 수신 구동부의 상기 제2 오리지널 스위치를 모조(模造)하여 형성되는 레플리카 스위치로서, 상기 지연 테스트 신호와 상기 레플리카 수신 신호를 전기적으로 연결하는 상기 레플리카 스위치를 구비하는 것을 특징으로 하는 열화 감시 회로.
The method of claim 2, wherein the replica receiving driver
delay means for delaying the test input signal by the margin delay time to generate a delayed test signal; and
A deterioration monitoring circuit comprising a replica switch formed by imitating the second original switch of the original reception driving unit and electrically connecting the delay test signal and the replica reception signal.
상기 오리지널 출력 신호와 비교 예비 신호를 반전 논리곱 연산하여 출력하는 제1 반전 논리곱 게이트;
상기 레플리카 출력 신호와 상기 제1 반전 논리곱 게이트의 출력을 반전 논리곱 연산하여 상기 비교 예비 신호로 출력하는 제2 반전 논리곱 게이트; 및
상기 비교 예비 신호를 반전하여 상기 열화 플래그 신호로 출력하는 인버터를 구비하는 것을 특징으로 하는 열화 감시 회로.
The method of claim 1, wherein the comparison latch unit
a first inverted logical product gate that performs an inverted logical product operation on the original output signal and the comparison preliminary signal;
a second inverted logical product gate that performs an inverted logical product operation on the replica output signal and the output of the first inverted logical product gate and outputs the result as the comparison preliminary signal; and
A deterioration monitoring circuit comprising an inverter that inverts the comparison preliminary signal and outputs it as the deterioration flag signal.
데이터를 전송하는 데이터 라인인 것을 특징으로 하는 열화 감시 회로.
The method of claim 1, wherein the original wiring is
A deterioration monitoring circuit characterized by a data line that transmits data.
클락 신호를 전송하는 클락 라인인 것을 특징으로 하는 열화 감시 회로.
The method of claim 1, wherein the original wiring is
A deterioration monitoring circuit characterized by a clock line that transmits a clock signal.
정상 동작 구간에 수신되는 신호를 전송하는 오리지널 배선의 신호 전송 지연의 변화를 통하여, 상기 반도체 메모리 장치의 열화를 감시하도록 구동되는 열화 감지 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
In a semiconductor memory device,
A semiconductor memory device comprising a deterioration detection circuit driven to monitor deterioration of the semiconductor memory device through changes in signal transmission delay of original wiring that transmits signals received during a normal operation period.
테스트 입력 신호에 대한 상기 오리지널 배선에서의 신호 전송 시간과 레플리카 배선에서의 신호 전송 시간을 비교하여 열화 플래그 신호를 발생하되, 상기 레플리카 배선은 상기 오리지널 배선을 모조(模造)하여 형성되며, 상기 열화 플래그 신호는 상기 오리지널 배선에서의 신호 전송 시간이 레플리카 배선에서의 신호 전송 시간보다 마진 지연 시간 이상임에 응답하여 활성화되는 것을 특징으로 하는 반도체 메모리 장치.The method of claim 7, wherein the deterioration detection circuit is
A deterioration flag signal is generated by comparing the signal transmission time in the original wiring and the signal transmission time in the replica wiring for the test input signal, wherein the replica wiring is formed by imitating the original wiring, and the deterioration flag is A semiconductor memory device, wherein the signal is activated in response to the fact that the signal transmission time in the original wiring is greater than the margin delay time than the signal transmission time in the replica wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220085351A KR102634456B1 (en) | 2022-07-12 | 2022-07-12 | Aging mornitoring circuit for mornitoring aging in wire with changing in signal transmission time and semiconductor memeory device including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220085351A KR102634456B1 (en) | 2022-07-12 | 2022-07-12 | Aging mornitoring circuit for mornitoring aging in wire with changing in signal transmission time and semiconductor memeory device including the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20240008469A true KR20240008469A (en) | 2024-01-19 |
| KR102634456B1 KR102634456B1 (en) | 2024-02-06 |
Family
ID=89717768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220085351A KR102634456B1 (en) | 2022-07-12 | 2022-07-12 | Aging mornitoring circuit for mornitoring aging in wire with changing in signal transmission time and semiconductor memeory device including the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102634456B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150301107A1 (en) * | 2014-04-18 | 2015-10-22 | Global Unichip Corporation | Aging detection circuit and method thereof |
| WO2015161890A1 (en) * | 2014-04-25 | 2015-10-29 | Universitat Politècnica De Catalunya | Adaptive clocking configurations and calibration methods thereof |
| KR20160092835A (en) * | 2015-01-28 | 2016-08-05 | 에스케이하이닉스 주식회사 | Degradation detection circuit and degradation adjusting apparatus including the same |
| US20180166146A1 (en) * | 2016-12-12 | 2018-06-14 | SK Hynix Inc. | Semiconductor device and semiconductor system including the same |
| KR20180122146A (en) * | 2017-05-02 | 2018-11-12 | 에스케이하이닉스 주식회사 | Semiconductor apparatus for compensating degradation and semiconductor system using the same |
| US20190195943A1 (en) * | 2016-06-01 | 2019-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ic degradation management circuit, system and method |
-
2022
- 2022-07-12 KR KR1020220085351A patent/KR102634456B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150301107A1 (en) * | 2014-04-18 | 2015-10-22 | Global Unichip Corporation | Aging detection circuit and method thereof |
| WO2015161890A1 (en) * | 2014-04-25 | 2015-10-29 | Universitat Politècnica De Catalunya | Adaptive clocking configurations and calibration methods thereof |
| KR20160092835A (en) * | 2015-01-28 | 2016-08-05 | 에스케이하이닉스 주식회사 | Degradation detection circuit and degradation adjusting apparatus including the same |
| US20190195943A1 (en) * | 2016-06-01 | 2019-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ic degradation management circuit, system and method |
| US20180166146A1 (en) * | 2016-12-12 | 2018-06-14 | SK Hynix Inc. | Semiconductor device and semiconductor system including the same |
| KR20180122146A (en) * | 2017-05-02 | 2018-11-12 | 에스케이하이닉스 주식회사 | Semiconductor apparatus for compensating degradation and semiconductor system using the same |
Non-Patent Citations (1)
| Title |
|---|
| S. Chun 외, "A Novel Built-in Aging Detection Architecture for Mixed-Signal Integrated Circuits," 8th Conference on Ph.D. Research in Microelectronics & Electronics, 2012. 06. * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102634456B1 (en) | 2024-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6536736B2 (en) | Grounding circuit and grounding method | |
| CN109524942B (en) | Electrical link including an electrical protection system | |
| KR20100043194A (en) | Network interface apparatus for bypassing inoperable network device | |
| US20110176560A1 (en) | Communication circuit, relay connecting circuit, and communication network | |
| US7239810B2 (en) | System for controlling an electrical device | |
| EP3467983B1 (en) | Grounding circuit, electrical device, grounding control method, and grounding control program | |
| KR102634456B1 (en) | Aging mornitoring circuit for mornitoring aging in wire with changing in signal transmission time and semiconductor memeory device including the same | |
| US4815041A (en) | Current surge elimination for CMOS devices | |
| US6617844B2 (en) | Compare path bandwith control for high performance automatic test systems | |
| US20080291844A1 (en) | Direct Sequential Network Addressing (Dsna) | |
| US20190201933A1 (en) | Transmitting and receiving device and ultrasound system | |
| JP4516294B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US6483682B1 (en) | Electric power distribution system employing a fight-through switch | |
| US5237573A (en) | Method and apparatus for selectively switching between input signals | |
| US8259425B2 (en) | Protection circuit | |
| US11228201B2 (en) | Power generating apparatus having remote control self-recovery power-off mechanism | |
| US10701798B2 (en) | Systems and apparatuses for power electronics with high current carrying conductors | |
| US20010048317A1 (en) | Compare path bandwidth control for high performance automatic test systems | |
| KR102191678B1 (en) | SoC TEST SYSTEM | |
| EP3211794A1 (en) | Signal receiver, related method, and related electronic device | |
| US20200287579A1 (en) | Ringing suppression circuit | |
| US8207636B2 (en) | Power control interrupt management | |
| US4635159A (en) | Transient voltage suppression device assembly | |
| US11632103B2 (en) | High-speed voltage clamp for unterminated transmission lines | |
| JPS6220575B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |