KR20230174453A - 초박형 핀 led 소자 및 이를 포함하는 잉크조성물 - Google Patents

초박형 핀 led 소자 및 이를 포함하는 잉크조성물 Download PDF

Info

Publication number
KR20230174453A
KR20230174453A KR1020220075384A KR20220075384A KR20230174453A KR 20230174453 A KR20230174453 A KR 20230174453A KR 1020220075384 A KR1020220075384 A KR 1020220075384A KR 20220075384 A KR20220075384 A KR 20220075384A KR 20230174453 A KR20230174453 A KR 20230174453A
Authority
KR
South Korea
Prior art keywords
ultra
layer
thin
led
led device
Prior art date
Application number
KR1020220075384A
Other languages
English (en)
Inventor
도영락
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020220075384A priority Critical patent/KR20230174453A/ko
Priority to CN202310740297.4A priority patent/CN117276437A/zh
Priority to US18/212,139 priority patent/US20230411563A1/en
Publication of KR20230174453A publication Critical patent/KR20230174453A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 LED 소자에 관한 것이며, 보다 구체적으로는 초박형 핀 LED 소자 및 이를 포함하는 잉크조성물에 관한 것이다. 이에 의하면, 발광면적을 증가 및 표면결함에 의한 효율 저하를 방지 또는 최소화를 통해서 더욱 높은 휘도와 광효율을 달성하기에 유리하다. 또한, 전계에 의해 전극 상에 소자를 자기정렬 시키는 유전영동에 의한 공법에 매우 적합하여 전극 상에 접촉하는 면이 측면이 아닌 면이 되도록 하여 구동 가능한 실장효율을 높일 수 있다.

Description

초박형 핀 LED 소자 및 이를 포함하는 잉크조성물{Ultra-thin fin LED device and ink composition comprising the same}
본 발명은 LED 소자에 관한 것이며, 보다 구체적으로는 초박형 핀 LED 소자 및 이를 포함하는 잉크조성물에 관한 것이다.
마이크로 LED와 나노 LED는 우수한 색감과 높은 효율을 구현할 수 있고, 친환경적인 물질이므로 디스플레이의 핵심 소재로 사용되고 있다. 이러한 시장상황에 맞춰서 최근에는 새로운 나노로드 LED 구조나 새로운 제조공정에 의하여 쉘이 코팅된 나노 케이블 LED를 개발하기 위한 연구가 진행되고 있다. 더불어 나노로드 외부면을 피복하는 보호막의 고효율, 고안정성을 달성하기 위한 보호막 소재에 대한 연구나 후속 공정에 유리한 리간드 소재에 대한 연구개발도 진행되고 있다.
이러한 소재분야의 연구에 맞춰서 최근 대형화된 적색, 녹색, 청색 마이크로-LED 디스플레이 TV가 상용화 되었고, 향후에는 청색의 마이크로-LED나 나노-LED를 이용하여 구현된 청색 서브픽셀과 상기 청색의 LED를 통해 양자점을 발광시켜서 구현된 적색 및 녹색 서브픽셀을 통해 풀-컬러를 구현한 TV를 상용화할 예정이다. 더불어 적색, 녹색, 청색 나노-LED 디스플레이 TV 또한 상용화할 예정에 있다.
마이크로-LED 디스플레이는 고성능 특성과 이론적인 수명과 효율이 매우 길고 높은 장점을 가지나 8K 분해능을 갖는 디스플레이로 개발될 경우 거의 일억 개에 가까운 서브픽셀 각각에 적색 마이크로-LED, 녹색 마이크로-LED 및 청색 마이크로-LED를 일대일로 대응시켜야 하므로 마이크로-LED 디스플레이를 제조하는 pick place 기술로는 높은 단가와 높은 공정 불량률, 낮은 생산성을 고려할 때 공정기술의 한계로 스마트폰에서 TV에 이르는 진정한 의미의 고해상도 상용 디스플레이를 제조하기 어려운 실정이다. 더불어 나노-LED를 마이크로-LED와 같은 pick and place 기술로 서브픽셀에 낱개로 일일이 배치시키는 것은 더욱 어려운 실정이다.
이러한 난점을 극복하기 위하여 등록특허공보 제10-1436123호는 서브픽셀에 나노로드형 LED가 혼합된 용액을 투하한 뒤 두 정렬 전극 사이에 전계(electric field)를 형성시켜 나노로드형 LED 소자들을 전극 상에 자기 정렬시킴으로써 서브픽셀을 형성하는 공법을 통해 제조된 디스플레이를 개시한다. 그러나 사용된 나노로드형 LED 소자는 LED 소자 장축이 소자를 이루는 층들의 적층방향 즉, p-GaN/InGaN 다중양자우물(MQW)/n-GaN 적층구조에서 각 층의 적층방향과 일치하므로 발광면적이 좁다. 또한, 상용화된 웨이퍼를 식각해서 나노로드형 LED 소자를 제조할 경우 장축의 길이만큼 식각해야 하므로 식각이 많이 이루어짐에 따라서 표면 결함이 발생할 가능성이 크고, 발광면적이 좁기 때문에 상대적으로 표면결함이 효율 저하에 큰 영향을 미치며, 전자-정공의 재결합 속도를 최적화하기가 어려워서 발광효율이 원래 웨이퍼가 갖고 있던 효율보다 크게 낮아지는 문제가 있다. 이에 이와 같은 나노로드형 LED 소자가 장착되는 장치가 목적하는 수준의 발광효율을 발현하기 위해서는 많은 개수의 LED를 실장 시켜야 하는 문제가 있다.
이에 이러한 문제를 해결하기 위해 로드형 LED 소자 장축을 각 층의 적층방향에 수직하도록 구조변경을 고려해볼 수 있는데, 이 경우 장축이 LED 소자의 길이 및/또는 너비가 되어야 하고 소자의 두께가 길이 또는 너비에 대비해서 얇아지므로 웨이퍼를 식각 시 식각 깊이가 얕아 표면 결함이 발생할 가능성은 적으나 식각 후 웨이퍼와 연결된 식각된 LED 기둥 하부면의 면적이 커서 식각된 LED 기둥을 분리시키는 것이 용이하지 않다. 또한, 분리 시 분리된 LED 소자가 온전하게 분리되지 못해 목적하는 크기 및 효율을 갖는 LED 소자를 수득하기 어려울 수 있다. 더불어 n형 반도체층 및 p형 반도체층의 적층방향이 소자 장축에 수직인 로드형 LED 소자의 경우 전계를 인가해 유전영동을 통해서 전극 상에 LED 소자를 실장 시 p형 반도체층이나 n형 반도체층의 면이 전극 상에 놓이도록 자기 정렬되어야 하며, 만일 소자 측면이 전극 상에 접하도록 자기 정렬될 경우 구동 전원 인가 시 전기적 쇼트가 발생하고 발광되지 못하는 문제가 있다. 또한, 측면이 아닌 LED 소자의 p형 반도체층이나 n형 반도체층의 면이 전극 상에 놓이도록 자기 정렬되는 경우에도 p형 반도체층이나 n형 반도체층이 랜덤하거나 또는 이들 중 어느 한 층이 근소하게 전극 상에 더 많이 접촉되도록 실장되는 수준에 불과해서 직류전원을 구동전원으로 사용하는 LED 전극어셈블리나 이를 포함하는 디스플레이 등의 광원을 구현하기에 한계가 있는 실정이다.
대한민국 등록특허공보 제10-1436123호
본 발명은 상술한 문제점을 해결하기 위하여 고안된 것으로서, 발광면적을 증가시키면서도 표면에 노출된 광활성층 두께는 줄여서 표면결함에 의한 효율 저하를 방지하며, 전자 및 정공 속도의 불균일에 따른 전자-정공 재결합 효율 저하 및 이로 인한 발광 효율 저하를 최소화해서 광추출 효율에 있어서 고효율을 유지하고 보다 휘도가 개선되는 동시에 유전영동을 통해서 실장전극 상에 자기정렬 시에 측면 접촉을 최소화해 구동 가능한 실장효율을 높일 수 있는 초박형 핀 LED 소자 및 이를 포함하는 잉크 조성물을 제공하는데 목적이 있다.
또한, 본 발명은 구동 가능한 실장효율을 높이는 동시에 특정 일면이 실장 전극 상에 선택적으로 접촉하도록 하여 이를 이용해 구현되는 LED 전극어셈블리나, 디스플레이 등의 광원에서 사용하는 전원 선택의 폭을 직류전원에까지 확장시키고 보다 고휘도의 발광효율을 달성할 수 있도록 하는 초박형 핀 LED 소자 및 이를 포함하는 잉크 조성물을 제공하는데 다른 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명은 다수 개의 층을 포함하며, 상호 수직하는 x축, y축 및 z축에 기준하여 x축 방향이 장축이 되고, 층들이 적층되는 z축 방향으로 대향하는 제1면 및 제2면과 나머지 측면들로 이루어진 소자로서, 전원이 인가되어 전기장을 형성한 실장전극 쪽으로 용매 내 상기 소자가 유전영동력에 의해 끌려가면서 소자의 여러 면 중 제1면 또는 제2면이 측면보다 우세하게 상기 실장전극 상부면과 맞닿도록 구성된 초박형 핀 LED 소자를 제공한다.
본 발명의 일 실시예에 의하면, 상기 소자는 10㎑, 40Vpp 전원조건에서 120개의 소자를 기준으로 각 소자가 각각 독립적으로 제1면 또는 제2면이 실장전극 상부면과 맞닿도록 실장되는 구동가능한 실장비율이 55% 이상을 만족하도록 구성된 것일 수 있다.
또한, 상기 소자는 10㎑, 40Vpp 전원조건에서 120개의 소자를 기준으로 제1면 및 제2면 중 선택된 어느 일면이 실장전극 상부면과 맞닿도록 실장되는 선택적 실장비율이 70% 이상을 만족하도록 구성된 것일 수 있다.
또한, 상기 제1면인 최하층은 제1면으로부터 소정의 두께에 이르는 영역에 다수의 기공을 함유하는 구조를 가질 수 있다.
또한, 상기 제1면을 가지는 최하부층 및 상기 제2면을 가지는 최상부층은 전기전도 계수 및 유전상수 중 어느 하나 이상이 상이한 재질로 이루어질 수 있으며, 보다 바람직하게는 상기 제2면을 가지는 최상부층은 상기 제1면을 가지는 최하부층 보다 큰 전기전도 계수를 가질 수 있고, 보다 더 바람직하게는 상기 최상부층의 전기전도 계수는 최하부층의 전기전도 계수의 10배 이상일 수 있으며, 더욱 바람직하게는 상기 최상부층의 전기전도 계수는 최하부층의 전기전도 계수의 100배 이상일 수 있다.
또한, 전기장 하에서 x축 방향으로 소자의 중심을 관통하는 가상의 회전축을 기준으로 한 회전토크를 발생시키기 위하여 상기 소자의 측면을 둘러싸는 회전유도피막을 더 구비할 수 있다.
또한, 상기 회전유도피막은 10㎓ 이하의 주파수 범위 내 적어도 일부 주파수 범위 내에서 하기 수학식 1에 따른 K(ω) 값의 실수부가 0 초과 0.72 이하를 만족할 수 있고, 보다 바람직하게는 0 초과 0.62 이하를 만족할 수 있다.
[수학식 1]
수학식 1에서 K(ω)는 각주파수 ω에서 GaN을 코어부로 하고 회전유도피막을 쉘부로 구성시킨 구형의 코어-쉘 입자의 복소유전율(complex permittivity)인 εp *와 용매의 복소유전율인 εm * 간의 식으로서, 상기 εp * 는 하기 수학식 2에 따르며
[수학식 2]
수학식 2에서 R1은 코어부의 반경, R2는 코어-쉘 입자의 반경, ε1 * 및 ε2 *은 각각 코어부 및 쉘부의 복소유전율임.
또한, 상기 다수 개의 층은 n형 도전형 반도체층, 광활성층 및 p형 도전형 반도체층을 포함할 수 있다.
또한, 상기 초박형 핀 LED 소자의 길이는 1 ~ 10㎛이고, 두께는 0.1 ~ 3㎛일 수 있다.
또한, 상기 초박형 핀 LED 소자의 y축 방향 길이인 너비는 두께보다 작을 수 있다.
또한, 본 발명은 본 발명에 따른 다수 개의 초박형 핀 LED 소자 및 용매를 포함하는 잉크조성물을 제공한다.
이하, 본 발명에서 사용한 용어에 대해 정의한다.
본 발명에 따른 구현예의 설명에 있어서, 각 층, 영역, 패턴 또는 구조물들이 기판, 각 층, 영역, 패턴들의 "위(on)", "상부", "상", "아래(under)", "하부", "하"에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "상부", "상", "아래(under)", "하부", "하"는 "directly"와 "indirectly"의 의미를 모두 포함한다.
본 발명에 따른 초박형 핀 LED 소자는 종래의 로드형 LED 소자에 대비해 발광면적을 증가시켜 높은 휘도와 광효율을 달성하기에 유리하다. 또한 발광면적을 증가시키면서도 표면에 노출된 광활성층 면적은 크게 줄여서 표면결함에 의한 효율 저하를 방지 또는 최소화할 수 있다. 나아가 전계에 의한 유전영동력으로 전극 상에 소자를 자기정렬 시키는 공법에 매우 적합한 것에 나아가 자기정렬 후 전극 상에 접촉하는 면이 측면이 아닌 최상부면이나 최하부면이 되도록 하여 구동 가능한 실장효율을 높일 수 있다. 더불어 측면 접촉을 최소화 하는 동시에 최상부면과 최하부면 중 특정 일면이 실장 전극 상에 선택적으로 접촉하도록 하여 이를 이용해 구현되는 LED 전극어셈블리나, 디스플레이 등의 광원에서 사용하는 전원 선택의 폭을 직류전원에까지 확장시키고 보다 고휘도를 달성하도록 해 디스플레이, 각종 광원의 소재로서 널리 응용될 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 의한 초박형 핀 LED 소자의 사시도 및 X-X' 경계선에 따른 단면도이다.
도 3 및 도 4는 본 발명의 여러 실시예에 의한 초박형 핀 LED 소자의 길이방향에 수직한 횡단면도이다.
도 5는 두께방향으로 여러 층이 적층되되 길이방향인 장축이 두께방향에 수직한 로드형 소자가 실장전극에 실장 시 나타날 수 있는 실장모습에 대한 모식도이다.
도 6 및 도 7은 각각 아세톤 및 이소프로필알코올인 매질 내 도시된 각 물질로 형성된 단일입자가 놓였을 때 형성된 전계의 주파수별 수학식 1에 따른 값의 실수부를 도시한 그래프이다.
도 8a 내지 도 8d는 각각 반경이 400㎚인 GaN 코어부 표면에 30㎚ 두께로 도시된 각 물질로 회전유도피막이 형성된 구형의 코어-쉘 입자가 유전율이 각각 10, 15, 20.7 및 28로 달리하는 용매 내에 놓였을 때 형성된 전계의 주파수별 수학식 1에 따른 값의 실수부 값을 도시한 그래프이다.
도 9 및 도 10은 전계가 형성된 실장전극 상방에 매질 내 놓인 초박형 핀 LED 소자가 유전영동력을 통해 실장전극 상에 실장될 때 움직임을 모식화한 도면으로서, 도 9는 초박형 핀 LED 소자가 인접하는 두 실장전극 면으로 이끌리는 움직임을 모식화한 도면이며, 도 10은 초박형 핀 LED 소자의 장축이되는 x축을 기준으로 소자에 발생하는 회전토크를 모식화한 도면이다.
도 11은 본 발명의 일 실시예에 따른 초박형 핀 LED 소자가 실장전극 상에 유전영동을 통해 실장된 후 나타나는 여러 실장모습에 대한 주사전사현미경(SEM) 사진이다.
도 12는 본 발명의 일 실시예에 따른 초박형 핀 LED 소자가 LED 전극어셈블리를 구현한 단면 모식도이다.
도 13 내지 도 16은 본 발명의 여러 실시예에 따른 초박형 핀 LED 소자의 측면 SEM 사진이다.
도 17은 실시예1에 따른 초박형 핀 LED 소자에 대하여 실험예1의 실험결과 촬영된 초박형 핀 LED 소자가 실장된 영역 일부에 대한 SEM 사진이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1 내지 도 4를 참조하여 설명하면, 본 발명의 일 실시예에 의한 초박형 핀 LED 소자(100,101,102)는 상호 수직하는 x, y, z축을 기준으로 층들(10,20,30,40,60)이 적층되는 z축 방향으로 대향하는 제1면(B) 및 제2면(T)과 나머지 측면들(S)로 이루어지며 x축 방향의 길이인 길이가 가장 길어 초박형 핀 LED 소자(100,101,102)의 장축이 되는 소자이다.
이러한 로드형의 LED 소자는 실장전극에 인가된 전원에 의해 형성된 전계 내에서 유전영동력 통해서 실장전극 상에 자기정렬될 수 있는데, 로드형의 LED 소자의 장축방향이 되는 x축의 양단이 각각 전원이 인가된 상호 이격된 두 실장전극 상부면에 접촉하도록 배치되는 것이 일반적이다.
이때 상기 로드형의 LED 소자가 장축이 되는 x축 방향으로 소자를 구성하는 여러 층들이 적층되는 경우 로드형의 LED 소자의 장축 방향 일단은 어느 일 도전성 반도체층 또는 이에 인접하는 층이 되며, 장축 방향 상기 일단의 타단은 다른 도전성 반도체층 또는 이에 인접하는 층이 되는데, 이러한 로드형의 LED 소자가 유전영동력을 통해서 상호 이격된 실장전극 상에 실장 시 로드형의 LED 소자의 장축방향 일단은 어느 일 실장전극에 접촉하고, 장축방향 타단은 이격된 다른 실장전극에 접촉되도록 실장됨에 따라서 실장된 로드형의 LED 소자가 구동되지 않는 경우는 존재하지 않는다. 또한, 이러한 적층구조를 갖는 로드형의 LED 소자의 경우 형상이 다면체, 예를 들어 직육면체인 경우에도 장축방향에 면방향이 평행한 측면들 중 어느 면이든지 실장전극과 접촉해도 구동이 가능하다.
그러나 도 1 내지 도 4에 도시된 것과 같이 LED 소자(100,101,102)를 구성하는 각 층들(10,20,30,40,60)이 소자의 장축방향인 x축이 아닌 이에 수직한 z축 방향으로 적층되는 경우 장축이 되는 x축 방향을 기준으로 한 소자의 측면들 중 특정한 면이 실장전극에 접촉해야 구동이 가능한 제한이 있다.
구체적으로 도 5를 참조하여 설명하면, 유전영동을 통해서 인접한 두 실장전극(1,2) 각각에 LED 소자(3)의 장축방향 단부가 접촉하게 자기정렬 되는데 LED 소자를 구성하는 층들(4,5,6)의 적층방향과 장축방향이 수직이 됨에 따라서 두 실장전극(1,2)에 실장되는 LED 소자(3)의 실장 모습은 LED 소자(3)의 두께방향으로 대향하는 제1도전성 반도체층(4)의 면 또는 제2 도전성 반도체층(6)의 면이 두 실장전극(1,2) 면에 접촉하거나 또는 이 두 면을 제외한 LED 소자(3)의 나머지 측면이 접촉하는 경우로 나누어진다. 이들 실장모습 중에 LED 소자(3)의 나머지 측면이 두 실장전극(1,2)에 접촉하도록 실장되는 경우 하나의 전극에 제1도전성 반도체층(4), 광활성층(5) 및 제2도전성 반도체층(6) 모두 접촉하게 됨에 따라서 이러한 형태로 실장된 LED 소자는 실장전극(1,2)에 구동 전원이 인가되는 경우에도 발광되지 못하고 전기적 단락을 일으키는 원인이 된다.
따라서 상호 수직하는 x축, y축 및 z축에 기준하여 층들(10,20,30,40,60)이 적층되는 z축 방향으로 대향하는 제1면(B) 및 제2면(T)과 나머지 측면들(S)로 이루어지며 z축 방향의 길이인 두께보다 x축 방향의 길이인 길이가 긴 초박형 핀 LED 소자(100,101,102)의 경우 유전영동에 의해 두 실장전극에 실장 후 구동, 즉 발광되기 위해서는 초박형 핀 LED 소자(100,101,102)를 이루는 여러 면들 중에서 제1면(B) 또는 제2면(T)이 실장전극 쪽을 향해 접촉하도록 실장될 필요가 있다.
이에 본 발명자는 x축 방향이 장축인 초박형 핀 LED 소자(100,101,102)를 x축 방향으로 상호 이격된 두 실장전극에 의해 형성된 전계를 이용해 실장전극 상에 자기정렬 시키는 것에 나아가 실장전극 상에 접촉되는 면이 소자의 여러 면 중에서 제1면(B) 또는 제2면(T)이 되도록 유전영동 시킬 수 있는 방법을 지속적으로 연구하던 중 LED 소자를 구성하는 층들의 물질, 구조 등의 설계를 통해서 소자의 제1면(B) 또는 제2면(T)이 측면(S) 보다 우세하게 실장전극 상부면과 맞닿도록 유전영동 시킬 수 있음을 알게 되어 본 발명에 이르게 되었다.
구체적으로 유전영동 시 매질 내 입자의 움직임은 유전영동 메커니즘을 통해 설명할 수 있는데, 유전영동이란 불균일한 전기장에 입자가 놓였을 때 입자에 유도된 쌍극자에 의해 입자에 방향성이 있는 힘이 가해지는 현상을 의미한다. 이때 힘의 세기는 입자와 매질의 전기적 특성, 유전특성, 교류 전기장의 주파수 등에 따라 달라질 수 있으며, 유전영동 시 입자가 받는 시간평균 힘(FDEP)은 아래 수학식 3과 같다.
[수학식 3]
수학식 3에서 r, εm, E는 각각 입자의 반경, 매질의 유전율, 적용된 교류 전기장의 평균 제곱근 크기를 나타낸다. 또한, Re[K(ω)]는 구형에 가까운 입자가 움직이는 방향을 결정해주는 인자로서, 아래 수학식 1에 따른 값의 실수부를 의미한다.
[수학식 1]
여기서 εp * 및 εm * 은 각각 입자와 매질의 복소 유전율로서, ε*은 아래 수학식 4에 의한다.
[수학식 4]
여기서 σ는 전기전도계수, ε는 유전상수, ω는 각주파수(ω=2πf), j는 허수부( )를 의미한다.
이때 유전영동 시 입자의 움직임은 수학식 1에 따른 인자의 변화에 크게 의존한다. 즉 Re[K(ω)]의 주파수에 따른 부호 변화는 입자가 고전기장 영역으로 움직이거나 또는 그로부터 멀어지는 방향으로 움직이는 현상에 대해서 방향을 결정하는 가장 중요한 요소이며, 이때 만일 Re[K(ω)]가 양의 값을 가질 경우 입자가 고전기장(high electric field) 영역으로 향하도록 움직이는 것을 양의 유전영동(pDEP)을 하며, 만일 Re[K(ω)]가 음의 값을 가질 경우 입자가 고전기장(high electric field) 영역으로부터 멀어지는 방향으로 움직이는 것을 음의 유전영동 (nDEP)이라고 한다.
초박형 핀 LED 소자는 매질인 용매 속에 분산된 상태에서 유전영동력을 받게 되는데, 용매 및 초박형 핀 LED 소자에 포함될 수 있는 물질들의 종류별 전기전도계수 및 유전상수는 아래 표 1과 같다.
용매 LED 소자에 구비될 수 있는 물질
아세톤 IPA GaN ITO SiO2 SiNx Al2O3 TiO2
유전상수(Dielectric constant (ε)) 20.7 18.6 12.2 3.2 3.9 6.2 9.0 80
전기전도계수(Electrical conductivity (σ; S/m)) 20×10-6 6×10-6 104 105 1×10-10 2×10-13 1×10-14 1×10-13
또한, 도 6 및 도 7을 참조하면, 용매의 예시로써 아세톤 및 이소프로필알코올(IPA) 각각에 놓이게 된 초박형 핀 LED 소자에 포함될 수 있는 물질을 단일입자로 가정했을 때 Re[K(ω)]의 주파수 의존도는 ITO와 GaN 경우에는 대체로 넓은 주파수 범위에서 양의 유전영동(pDEP)값을 갖지만 반대로 TiO2의 경우는 저주파에서 음의 값을 갖고 고주파에서 양의 값을 갖는다. 또한, SiO2, SiNx, Al2O 등과 같은 재질의 입자는 주파수에 상관없이 음의 유전영동(nDEP) 값을 갖는다. 따라서 GaN 입자나 ITO 입자, 또는 TiO2 입자는 주파수에 따라서 강한 전기장 쪽으로 끌려오거나 이로부터 멀어지는 방향성을 갖는다. 또한, SiO2, SiNx, Al2O 등과 같은 재질의 입자는 아세톤 및 IPA 등과 같은 매질의 종류 및 인가되는 전원의 주파수에 상관없이 언제나 강한 전기장에서 멀어지는 방향으로 이동한다.
따라서 초박형 핀 LED 소자가 받는 유전 영동력 역시 초박형 핀 LED 소자를 이루는 물질들과 초박형 핀 LED 소자가 놓이게 되는 매질인 용매의 유전상수, 전기전도도 및 인가된 전기장의 주파수에 의해 결정되는 초박형 핀 LED 소자의 각 면에 작용하는 Re[K(ω)] 값의 부호(양/음) 및 값의 수준을 조절해 목적하는 면이 선택적으로 실장전극 상에 위치하도록 움직임을 제어할 수 있다. 그러나 초박형 핀 LED 소자는 1종의 물질로 이루어진 단일 소자가 아님에 따라서 도 6 및 도 7의 실험결과를 이용해서 여러 재질의 층들이 적층된 초박형 핀 LED 소자의 움직임을 예측하는 것은 불가능에 가깝다. 이에 따라 본 발명의 발명자는 구형의 입자를 단일 재질의 입자가 아닌 층별로 전기전도계수 및 유전상수가 상이한 코어-쉘 구조의 입자로 가정하여 수학식 1에서 입자를 코어-쉘 구조의 입자로 보고, 상기 코어-쉘 구조 입자의 복소유전율을 하기 수학식 2를 통해서 계산하여 수학식 1의 값을 계산함으로써 매질인 용매의 유전상수 및 인가되는 전원의 주파수 별로 유전영동력과 움직이는 방향에 대해서 살펴보았다.
[수학식 2]
수학식 2에서 R1은 코어부의 반경, R2는 코어-쉘 입자의 반경, ε1 * 및 ε2 *은 각각 코어부 및 쉘부의 복소유전율이다.
이를 도 8a 내지 도 8d를 참조하여 설명하면, 8a 내지 도 8d는 코어부를 반경이 400㎚인 GaN으로 고정하고, 쉘부를 각각 두께가 30㎚인 ITO, SiO2, SiNx, Al2O3, TiO2 로 변경해 구현한 반경이 430㎚인 구형의 코어-쉘 입자에 대한 용매의 유전상수 및 인가되는 전원의 주파수별 수학식 1에 따른 값의 실수부를 나타낸 것이다. 구체적으로 도 6 및 도 7에서 확인한 것과 같이 GaN와 ITO 각각은 단일입자일 때 상당히 큰 고주파수 대역까지 1에 근접하는 양의 유전영동(pDEP) 값을 가지는데, 도 8a 내지 도 8d는 코어부인 GaN에 ITO가 쉘부로 배치되는 코어-쉘 구조의 입자 경우에도 여전히 1에 근접한 큰 양의 유전영동(pDEP) 값을 가진다는 것을 보여주고 있다. 또한, 코어부인 GaN에 TiO2가 쉘부로 배치된 코어-쉘 구조 입자의 경우 단일 입자일 때 큰 양의 유전영동 값을 갖는 GaN에 영향을 받아서 TiO2가 단일 입자일 때 보다 더 큰 양의 유전영동(pDEP) 값을 갖도록 이동하되, 양의 유전영동(pDEP) 값을 갖는 주파수 대역은 TiO2 단일 입자일 때 보다 감소한 것을 알 수 있다. 반면에 단일 입자에서 각각이 음의 유전영동(nDEP) 값을 갖던 SiO2, SiNx, Al2O3 의 경우, GaN인 코어부의 쉘로써 배치된 코어-쉘 구조 입자에서 GaN의 큰 양의 유전영동(pDEP) 값에 영향을 받아서 GaN이 양의 유전영동(pDEP) 값, 보다 바람직하게는 1.0인 양의 유전영동(pDEP) 값을 갖도록 하는 주파수 범위, 예를 들어 10㎓ 이하의 주파수 범위 중 일부 주파수 영역에서 양의 유전영동(pDEP) 값으로 변하게 된다. 따라서 이러한 결과를 종합할 때 Ⅲ족-질화물계 화합물, 예를 들어 GaN LED 소자에 어떤 재료층이 최외층으로 구비될 경우 크기에 차이는 있지만 양의 유전영동 (pDEP) 값을 가지는 주파수 대역을 갖게 된다.
이러한 결과를 통해서 초박형 핀 LED 소자의 구성하는 층들(또는 면)의 전기전도계수, 유전상수 특성을 재료적 및/또는 구조적으로 조정 시 소정의 주파수에서 초박형 핀 LED 소자를 실장전극을 향해 이끌리게 하고, 이에 나아가 소자의 제1면(B) 또는 제2면(T)이 측면 보다 우세하게 실장전극 상부면을 향해 이끌리고 접촉하는 실장형태를 구현할 수 있고 이를 통해서 구동가능한 실장비율을 높일 수 있고, 증가된 휘도를 달성할 수 있다. 또한, 초박형 핀 LED 소자의 측면이 실장전극에 접촉해 발생하는 전기적 단락 및 누설을 최소화할 수 있다.
한편, 본 발명에서 상기 '우세하게'란 일 예로 실질적으로 동일한 소자 120개를 유전영동력을 통해 자기정렬 시 각 소자가 각각 독립적으로 측면(S)이 아닌 제1면(B) 또는 제2면(T)이 실장전극 상부면과 맞닿도록 실장된 소자의 개수비율이 투입된 전체 소자 중 50%를 초과하는 것을 의미하며, 다른 일 예로 상기 개수비율이 55%, 60%, 65%, 또는 70% 이상을 의미한다.
또한, 유전영동을 통한 자기정렬 시 소자의 측면(S)이 아닌 제1면(B) 또는 제2면(T)이 실장전극 상부면과 맞닿도록 실장된 소자는 제1면(B) 또는 제2면(T)인 실장면에 대향하는 반대면과 전기적으로 접촉되도록 형성되는 구동전극과 상기 실장전극에 인가되는 구동전원에 의해서 발광할 수 있는 구동가능한 소자로 분류될 수 있는데, 본 발명은 실장전극 상에 실장된 전체 LED 소자 개수 중 구동가능한 형태로 실장된 소자의 개수비율을 구동가능한 실장비율이라고 정의한다.
본 발명의 일 실시예에 의하면, 상기 소자는 10㎑, 40Vpp 전원조건에서 120개의 소자를 기준으로 각각 독립적으로 각 소자의 제1면 또는 제2면이 실장전극 상부면과 맞닿도록 실장되는 구동가능한 실장비율은 55% 이상, 보다 바람직하게는 70% 이상, 보다 더 바람직하게는 75% 이상, 더욱 바람직하게는 80% 이상, 90% 이상 또는 95% 이상을 만족할 수 있고, 이를 통해 투입된 초박형 핀 LED 소자가 실장되지 못하거나 측면이 실장되는 경우를 최소화해 우수한 휘도를 달성하고, 낭비되는 초박형 핀 LED 소자 수를 줄여 제조원가를 낮출 수 있다.
또한, 본 발명의 일 실시예에 따르면 실질적으로 동일한 상기 소자 다수 개가 소자의 제1면(B) 및 제2면(T) 중 어느 일면만 선택적으로 실장전극 쪽을 향하고, 실장전극 상부면과 접촉되도록 실장될 수 있고, 관련하여 본 발명은 실장전극 상에 실장된 소자의 전체 개수 중 소자의 제1면(B) 및 제2면(T) 중 어느 일면만 선택적으로 실장전극 상부면과 접촉되도록 실장되어 구동전극에 직류전원이 인가되어도 발광되는 소자의 개수비율을 선택적 실장비율이라고 정의한다.
본 발명의 일 실시예에 따른 상기 초박형 핀 LED 소자는 10㎑, 40Vpp 전원조건에서 120개의 소자를 기준으로 제1면(B) 및 제2면(T) 중 어느 일면만이 실장전극 상부면과 맞닿도록 실장되는 선택적 실장비율이 70% 이상, 보다 바람직하게는 85% 이상, 보다 더 바람직하게는 90% 이상, 더욱 바람직하게는 93% 이상을 만족하도록 구성될 수 있고, 이를 통해서 실장된 초박형 핀 LED 소자의 구동율 및 휘도를 증가시킬 수 있으며, 그 중에서도 특정 일면의 접촉 비율이 높아질 경우 구동전원을 교류가 아닌 직류전원으로 선택할 수 있는 응용 폭이 확대될 뿐만 아니라 직류전원 사용에 따라서 상승된 휘도를 구현하기에 유리할 수 있다.
상술한 것과 같은 소자의 여러 면 중 제1면(B) 또는 제2면(T)이 우세하게 실장전극 상부면에 이끌려 접촉하도록 구성된 초박형 핀 LED 소자에 대해서 살펴보기에 앞서서, 초박형 핀 LED 소자를 이루는 필수적인 다수 개의 층에 대해서 먼저 설명한다.
구체적으로 상기 초박형 핀 LED 소자(100)는 도전성 반도체층을 포함하며, 상기 도전성 반도체층은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 채용된 도전성 반도체층인 경우 제한 없이 사용될 수 있다. 본 발명의 바람직한 일 실시예에 따르면, 상기 제1도전성 반도체층(10) 및 제2도전성 반도체층(30) 중 어느 하나는 n형 반도체층을 적어도 하나 포함하고, 다른 도전성 반도체층은 p형 반도체층을 적어도 하나 포함할 수 있다.
상기 제1도전성 반도체층(10)이 n형 반도체층을 포함하는 경우 상기 n형 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제1 도전성 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면, n형 반도체층을 포함하는 상기 제1도전성 반도체층(10)의 두께는 0.2 ~ 3㎛일 수 있으나 이에 제한되지 않는다.
상기 제2도전성 반도체층(30)이 p형 반도체층을 포함하는 경우 상기 p형 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제 2도전성 도펀트(예: Mg)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면, p형 반도체층을 포함하는 상기 제2 도전성 반도체층(30)의 두께는 0.01 ~ 0.35㎛일 수 있으나 이에 제한되지 않는다.
다음으로 상기 광활성층(20)은 제1도전성 반도체층(10) 상부에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 광활성층(20)은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 포함되는 광활성층인 경우 제한 없이 사용될 수 있다. 상기 광활성층(2)의 위 및/또는 아래에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 도전성 도펀트가 도핑된 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 광활성층(20)으로 이용될 수 있다. 이러한 광활성층(20)은 소자에 전계를 인가하였을 때, 광활성층 위, 아래에 각각 위치하는 도전성 반도체층으로부터 광활성층으로 이동하는 전자와 정공이 광활성층에서 전자-정공 쌍의 결합이 발생하고 이로 인해 발광하게 된다. 본 발명의 바람직한 일 실시예에 따르면 상기 광활성층(20)의 두께는 30 ~ 300 ㎚일 수 있으나 이에 제한되지 않는다.
또한, 초박형 핀 LED 소자(100)는 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 광활성층(30)을 최소 구성 요소로 포함하는 것으로 도시하였는데, 이외에 각 층의 위/아래에 다른 활성층, 도전성 반도체층, 형광체층, 정공 블록층 및/또는 전극층을 더 포함할 수도 있음을 밝혀둔다.
한편, 상술한 다수 개의 층(10,20,30)이 적층된 초박형 핀 LED 소자는 상술한 것과 같은 소자의 여러 면 중 제1면(B) 또는 제2면(T)이 우세하게 실장전극 상부면에 이끌려 접촉하고, 이에 나아가 구동 가능하게 실장되는 비율 및 선택적 실장비율을 증가시키도록 소자 내 위치에 따라서 소자를 구성하는 재료 및/또는 구조가 달라지도록 구성시킬 수 있다.
일 예로, 초박형 핀 LED 소자(100)는 도 2에 도시된 것과 같이 제1도전성 반도체층(10) 제1면(B)으로부터 소정의 두께에 이르는 영역(12)에 다수의 기공(P)을 함유하는 구조를 가질 수 있고, 상기 다수의 기공(P)을 함유하는 구조는 기공(P)에 함유된 공기로 인한 더욱 낮아진 유전특성 및 전기전도도를 갖도록 하며, 이로 인해 제2면(T)을 가지는 최상부층에 해당되는 제2도전성 반도체층(30)과의 재료 및 구조적 차이를 다르게 할 수 있다. 또한, 다수의 기공(P)을 함유하는 구조는 초박형 핀 LED 소자(100) 내부에서 발광된 광이 내부반사에 의해 갇혀 빠져나오지 못하는 것을 방지해 발광효율을 증대시킬 수 있는 이점이 있다. 한편, 상기 다수의 기공(P)을 함유하는 구조는 LED 웨이퍼를 통해 초박형 핀 LED 소자의 모양과 크기로 n형 GaN 반도체 일부 두께까지 식각한 뒤 LED 웨이퍼로부터 식각된 LED 구조물을 분리시키기 위해서 전기화학적 에칭 처리 후 에칭액에 노출된 n형 GaN 부분에 형성된 것일 수 있고, 이러한 초박형 핀 LED 구조물(100)와 관련해서는 본 발명의 발명자에 의한 특허출원번호 제10-2020-0189204호가 본 발명의 참조로써 삽입된다. 한편, 상기 기공은 일 예로 직경이 1 ~ 100㎚일 수 있다.
또는 본 발명의 다른 일 실시예에 의하면, 상기 제1면(B)을 가지는 최하부층 및 상기 제2면(T)을 가지는 최상부층은 전기전도 계수 및 유전상수 중 어느 하나 이상이 상이한 재질로 이루어질 수 있다. 바람직하게는 전기전도 계수가 상이할 수 있고, 일 예로 제2면(T)을 가지는 최상부층의 전기전도 계수는 제1면(B)을 가지는 최하부층의 전기전도 계수 보다 클 수 있고, 보다 바람직하게는 최상부층의 전기전도 계수는 최하부층의 전기전도 계수의 10배 이상, 더 바람직하게는 100배이상일 수 있고, 이를 통해서 더욱 증가된 선택적 실장비율을 달성하기에 유리할 수 있다.
도 3 및 도 4를 참조하여 설명하면, 일 예로 초박형 핀 LED 소자(101,102)는 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30) 이외에 선택적 정렬 지향층(40) 또는 선택적 정렬 지양층(60)을 제2도전성 반도체층(30) 또는 제1도전성 반도체층(10)의 상부 또는 하부에 배치하여 초박형 핀 LED 소자(101,102)의 제2면(T)을 갖는 최상층 또는 제1면(B)을 갖는 최하층으로써 구비할 수 있다.
상기 선택적 정렬 지향층(40)은 제1도전성 반도체층(10)에 대비해 전기전도도가 큰 재료일 수 있고, 구체적인 일 예로 전극층일 수 있다. 상기 전극층은 LED 소자에 구비되는 통상적인 전극층의 경우 제한 없이 사용할 수 있는데, 이에 대한 비제한적인 예로써 Cr, Ti, Al, Au, Ni, ZnO, AZO, ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합한 재질이 사용될 수 있으나 바람직하게는 제2면(T)이 실장전극의 상부면에 접촉하는 선택적 실장비율을 다른 전극층 재료들에 대비해 증가시키기 위해서 선택적 정렬 지향층(40)의 전기전도 계수는 제1도전성 반도체층(10) 전기전도 계수의 10배 이상, 더 바람직하게는 100배이상일 수 있고, 이를 통해서 더욱 증가된 선택적 실장비율을 달성하기에 유리할 수 있다. 또한 선택적 정렬 지향층(40)이 전극층인 경우 두께는 10 ~ 500㎚일 수 있으나 이에 제한되지 않는다.
또는 상기 선택적 정렬 지양층(60)은 제2도전성 반도체층(30)에 대비해 전기전도도가 작은 재료일 수 있고, 일 예로 전자지연 기능을 갖는 전자지연층일 수 있다. 즉, 초박형 핀 LED 소자는 각 층들의 적층방향인 두께가 길이보다 작게 구현됨에 따라서 상대적으로 n형 GaN층이 두께가 얇아질 수밖에 없고, 이에 대비해 전자의 이동속도는 정공의 이동속도 보다 크기 때문에 전자와 정공의 결합위치가 광활성층(20)이 아닌 제2도전성 반도체층(30) 쪽에서 이루어져 발광효율이 저하될 수 있는데, 전자지연층인 선택적 정렬 지양층(60)은 광활성층(20)에서 재결합되는 정공과 전자의 수가 균형이 이루어져서 발광효율의 저하를 방지하면서 선택적으로 여러 면 중 제2면(T)이 실장 전극에 접촉할 확률을 높일 수 있다. 바람직하게는 최상부층, 일 예로 제2도전성 반도체층(30) 전기전도 계수는 선택적 정렬 지양층(60)의 전기전도 계수의 10배 이상, 더 바람직하게는 100배 이상일 수 있고, 이를 통해서 제2도전성 반도체층(30)이 실장전극 면에 접촉하는 선택적 실장비율을 더욱 개선된 비율로 달성하기에 유리할 수 있다.
상기 전자지연층(60)은 일 예로 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, GaTe, SiC, ZnO, ZnMgO, SnO2, TiO2, In2O3, Ga2O3, Si, 폴리파라페닐렌 비닐렌(poly(paraphenylene vinylene)) 및 이의 유도체, 폴리아닐린(polyaniline), 폴리(3-알킬티오펜)(poly(3-alkylthiophene)) 및 폴리(파라페닐렌(poly(paraphenylene))로 이루어진 군에서 선택된 1종 이상을 함유일 수 있다. 또는 상기 전자지연층(60)은 제1도전성 반도체층(10)이 도핑된 n형 III-질화물 반도체층이라고 할 때, 도핑농도가 상기 제1도전성 반도체층(10)보다 낮은 III-질화물 반도체로 구성될 수 있다. 또한, 상기 전자지연층(60)의 두께는 1 ~ 100㎚일 수 있으나 이에 제한되는 것은 아니며, n형 도전성 반도체층의 재질, 전자지연층의 재질 등을 고려해 적절히 변경될 수 있다.
또는, 본 발명의 다른 실시예에 따르면, 전기장 하에서 x축 방향으로 소자의 중심을 관통하는 가상의 회전축을 기준으로 한 회전토크(Tx)를 발생시키기 위하여 상기 소자의 측면을 둘러싸는 회전유도피막(50)을 더 구비할 수 있으며, 보다 바람직하게는 제1면(B) 및 제2면(T) 중 어느 특정 일면, 예를 들어 제2면(T)이 선택적으로 실장전극 쪽을 향하기 위하여 소자의 측면들(S)을 피복하는 회전유도피막(50)은 상술한 수학식 1에서 입자를 GaN을 코어부로 하고 회전유도피막을 쉘부로 구성시킨 구형의 코어-쉘 입자로 가정하고, 용매의 유전율을 고려해 인가되는 전원의 주파수가 10㎓ 이하인 범위 내 적어도 일부의 주파수 범위에서 계산된 수학식 1에 따른 K(ω) 값의 실수부가 0 초과 0.72 이하, 보다 더 바람직하게는 0 초과 0.62 이하를 만족하는 회전유도피막(50)을 구비할 수 있다(도 8a 내지 도 8d 참조).
도 9 및 도 10을 참조하여 설명하면, 초박형 핀 LED 소자(3)는 상술한 것과 같이 수학식 3에서 Re[K(ω)]의 값이 양의 값을 가짐으로써 실장전극(1,2)에 인가된 전원에 의해 형성된 고전자기장쪽으로 이끌려갈 수 있는데, 이때, 회전유도피막(50)은 초박형 핀 LED 소자(3)의 중심을 관통하는 가상의 x축을 기준으로 회전토크(Tx)를 발생시켜서 제1면(B) 또는 제2면(T) 중에서 제2면(T)이 실장전극(1,2) 면 쪽을 향하도록 회전시킴에 따라서 초박형 핀 LED 소자(3)의 제1면(B)이나 제2면(T)이 실장전극(1,2) 상부면에 접촉하도록 실장되는 구동 가능한 실장비율을 증가시키고, 이에 나아가 초박형 핀 LED 소자(3)의 제1면(B) 및 제2면(T) 중 특정 일면이 실장전극 상부면에 접촉하도록 실장되는 선택적 실장비율을 더욱 증가시킬 수 있다.
상기 회전유도피막(50)은 제1면(B)을 갖는 최하층이 GaN인 코어부이고 회전유도피막(50)이 쉘부로 배치되는 구형의 코어-쉘 입자에 대한 수학식 1에 따른 K(ω) 값의 실수부가 0을 초과하는 양수를 가짐에 따라서 초박형 핀 LED 소자(100,101,102)가 실장전극 쪽으로 이끌리는 움직임을 방해하지 않으면서도 0.72 이하의 값을 가지지는 회전유도피막(50)의 재료가 선택됨을 통해서 실장전극에 투입되는 전체 초박형 핀 LED 소자 중 구동가능 실장비율 및 제1면(B) 및 제2면(T) 중 특정 일면이 실장전극 면에 접촉하도록 배치될 선택적 실장 비율을 현격하게 개선할 수 있다. 만일 초박형 핀 LED 소자의 측면에 수학식 1에 따른 K(ω) 값의 실수부가 0 또는 음수이거나, 0.72를 초과하는 회전유도피막(50)이 구비되는 경우 구동가능한 실장비율 및 제1면(B) 및 제2면(T) 중 특정 일면이 실장면(또는 접촉면)이 되는 선택적 실장비율이 감소하며, 특히 선택적 실장비율은 크게 감소할 수 있다(표 2 참조).
또한, 초박형 핀 LED 소자가 제1면(B)을 갖는 최하부층과, 제2면(T)을 갖는 최상부층 간의 재질 및/또는 구조적 조절 따른 전기전도 계수 및/또는 유전상수 차이를 갖는 동시에 측면에 K(ω) 값의 실수부가 0 초과 0.72 이하인 회전유도피막(50)을 구비 시 소자의 구동가능한 실장비율 및 선택적 실장비율은 더욱 상승할 수 있다(표 2 참조).
한편, 상술한 것과 같은 조건에서 수학식 1에 따른 K(ω) 값의 실수부가 0 초과 0.62 이하를 만족하는 회전유도피막(50)은 초박형 핀 LED 소자의 구동가능한 실장비율 및 제1면(B) 및 제2면(T) 중 특정 일면이 선택적으로 접촉하는 선택적 실장비율을 증가시키는 동시에, 실장 전극에 배열된 후 후공정을 통해서 배열된 초박형 핀 LED 소자 상부에 구동전극을 형성 시 양품이 될 수 있는 실장비율인 양품실장비율을 증가시키는 효과를 발현한다. 구체적으로 도 11을 참조하여 설명하면, 제1면(B) 또는 제2면(T)이 실장전극 상에 접촉하도록 정렬된 경우에도 초박형 핀 LED 소자의 각 단부가 인접하는 실장전극 면에 유사한 접촉면적으로 각각 위치하도록 실장되는 도 11(a)에 따른 실장모습, 각 단부가 인접하는 실장전극 면에 각각 위치하되 어느 한쪽으로 치우쳐서 실장되는 도 11(b)에 따른 실장모습 또는 인접한 실장전극 중 어느 한 실장전극 면 상에만 접촉하도록 배치되는 도 11(c)에 따른 실장모습으로 나타날 수 있는데, 구동전극이 초박형 핀 LED 소자의 상부면과 원활히 접촉하면서 형성되기 위해서는 도 11(a) 및 도 11(b)에 도시된 것과 같은 실장모습을 가지는 것이 유리할 수 있다. 그러나 K(ω) 값의 실수부가 0 초과 0.62 이하를 벗어나는 회전유도피막(50)을 구비한 초박형 핀 LED 소자는 그렇지 않은 초박형 핀 LED 소자에 대비해 도 11(c)에 도시된 것과 같은 형태로 실장된 소자 비율이 크게 증가할 수 있어서 바람직하지 못하다.
상술한 본 발명에 따른 초박형 핀 LED 소자(100,101,102)는 두께방향으로 도전성 반도체층(10,30)과 광활성층(20) 등의 여러 층을 적층시키고, 두께보다 길이를 더 길게 구현시킴으로써 보다 향상된 발광면적을 가질 수 있다. 또한, 길이 증가에 따라서 노출되는 광활성층(20)의 면적이 다소 증가하더라도 초박형 핀 LED 소자를 제조하는 공정에서 구현하고자 하는 층들의 두께가 얇음에 따라서 식각되는 깊이가 얕아서 종국적으로 식각공정에서 광활성층(20) 및 도전성 반도체층(10,30)의 노출된 표면에서 발생하는 결함이 감소해 표면 결함으로 인한 발광효율 감소를 최소화 또는 방지하기에 유리하다.
또한, 초박형 핀 LED 소자(100,101,102)의 전체 길이와 두께의 비율은 일 예로 3:1 이상, 보다 바람직하게는 6:1 이상으로 길이가 더 클 수 있으며, 이를 통해 전계를 통한 유전영동력으로 초박형 핀 LED 소자를 실장전극에 보다 용이하게 자기정렬 시킬 수 있는 이점이 있다. 만일 초박형 핀 LED 소자(100)의 전체 길이와 두께 비율이 3:1 미만으로 길이가 작아질 경우 전계를 통한 유전영동력으로 초박형 핀 LED 소자를 실장전극 상에 자기정렬시키기 어려울 수 있고, 소자가 전극 상에서 고정이 되지 않아 공정 결함에 의해 생기는 전기적인 접촉 단락이 야기 될 우려가 있다. 다만, 길이와 두께의 비율은 15:1 이하일 수 있으며, 이를 통해 전계를 이용해 자기정렬 될 수 있는 돌림 힘에 대한 최적화 등 본 발명의 목적을 달성하는데 유리할 수 있다.
한편, 초박형 핀 LED 소자(100,101,102)에서 x-y 평면은 도 1 내지 도 4는 직사각형을 도시했으나, 이에 제한되는 것은 아니며, 마름모, 평행사변형, 사다리꼴 등 일반적인 사각형의 형상에서부터 타원형 등에 이르기까지 제한 없이 채용될 수 있음을 밝혀둔다.
또한, 본 발명의 일 실시예에 의한 초박형 핀 LED 소자(100,101,102)는 길이와 너비가 마이크로 또는 나노 단위의 크기를 갖는데, 일예로 초박형 핀 LED 소자(100,101,102)의 길이는 1 ~ 10㎛일 수 있고, 너비는 0.25 ~ 1.5㎛일 수 있다. 또한, 두께는 0.1 ~ 3㎛일 수 있다. 상기 길이와 너비는 평면의 형상에 따라서 그 기준이 상이할 수 있고, 일예로 상기 x-y 평면이 마름모, 평행사변형일 경우 두 대각선 중 하나가 길이, 다른 하나가 너비일 수 있으며, 사다리꼴일 경우 높이, 윗변 및 밑변 중 긴 것이 길이, 긴 것에 수직한 짧은 것이 너비 일수 있다. 또는 상기 평면의 형상이 타원일 경우 타원의 장축이 길이, 단축이 너비일 수 있다.
또한, 본 발명의 일 실시예에 따른 초박형 핀 LED 소자는 y축 방향 길이인 너비는 두께보다 작게 구현될 수 있고, 이를 통해 측면이 실장전극에 접촉하도록 배열된 초박형 핀 LED 소자로 인해 발생할 수 있는 전기적 단락이나 누설을 방지하기에 유리할 수 있다. 달리 말하면 초박형 핀 LED 소자가 투입되어 실장전극 상에 초박형 핀 LED 소자가 정렬된 경우 상술한 바람직한 조건들을 만족하는 경우에도 측면이 실장전극에 접촉하는 소자 비율이 약 0%를 초과하게 존재할 수 있다. 그러나 만일 초박형 핀 LED 소자 너비가 두께보다 작게 형성될 경우 구동가능하게 실장된 초박형 핀 LED 소자와 구동가능하지 않게 실장된 초박형 핀 LED 소자 간에 실장전극으로부터 소자 상부까지의 높이 차이가 발생하고, 구동가능하지 않게 실장된 초박형 핀 LED 소자의 높이가 더 낮기 때문에 구동전극을 형성하기 위한 후공정으로써 실장된 초박형 핀 LED 소자 상방에서 증착되는 절연층에 의해서 구동가능하지 않게 실장된 초박형 핀 LED 소자가 매몰되고 상부에 위치하는 면이 노출되지 않기 때문에 형성된 절연층 상부로 구동전극이 형성되는 경우에도 구동전극과 구동가능하지 않게 실장된 초박형 핀 LED 소자의 측면이 접촉하는 것을 방지해 전기적 단락 및 누설을 예방할 수 있다.
이를 도 12를 참조하여 설명하면, 4개의 하부전극(211,212,213,214) 중 우측에 위치하는 하부전극(213,214) 상에 접촉된 초박형 핀 LED 소자(101)는 구동가능하지 않게 소자의 측면이 접촉되도록 실장된 경우인데, 초박형 핀 LED 소자(101)의 너비(W)가 두께(t) 보다 작기 때문에 초박형 핀 LED 소자 상부에 형성되는 상부전극라인(300)에 접촉할 우려가 없고, 이로 인해 구동전원 인가 시 구동가능하지 않게 실장된 초박형 핀 LED 소자로 인하여 발생할 수 있는 전기적 단락이나 누설을 예방할 수 있다.
상술한 본 발명의 일 실시예에 따른 초박형 핀 LED 소자(100,101,102)는 산업전반의 여러 용도에 사용되는 광원에 사용될 수 있는데, 상기 광원은 일예로 가정용/차량용 등 각종 LED 조명, LCD에 채용되는 백라이트 유닛이나 능동형 디스플레이의 발광원 등 각종 디스플레이의 발광원, 의료기기, 미용기기, 각종 광학기기 또는 이를 구성하는 일 부품일 수 있다. 또한, 상기 광원을 구현하는 방식에 있어서 유전영동을 통해 소자를 실장전극 상에 실장시키는 공법에 유용할 수 있다.
한편, 본 발명에 따른 초박형 핀 LED 소자는 유전영동을 통해 초박형 핀 LED 소자를 실장전극 상에 실장시키는 공법을 대량생산에 적용시키기 위해서 필요한 잉크조성물로 구현될 수 있다. 상기 잉크조성물은 용매 내 상술한 본 발명의 일 실시예에 따른 초박형 핀 LED 소자를 다수 개 포함한다. 상기 용매는 통상적인 잉크조성물에 함유된 용매의 경우 제한 없이 사용될 수 있으며, 구체적으로 사용하는 프린팅 방법 및 장치를 고려해 적절히 선택될 수 있다. 또한, 상기 용매는 유전영동 시 구현된 초박형 핀 LED 소자가 실장전극 쪽으로 끌려가는 유전영동력을 가지도록 적정한 유전상수를 가질 수 있다. 바람직하게는 상기 용매는 유전상수가 10.0 이상일 수 있고, 다른 일 예로 30 이하, 또 다른 일 예로 28 이하일 수 있다. 이러한 용매의 일 예로 아세톤, 이소프로필알코올 등일 수 있다. 또한, 상기 잉크조성물은 프린팅 방법 및 장치를 고려해 통상적으로 추가되는 첨가제를 더 포함할 수 있으며 본 발명은 이에 대해 특별히 한정하지 않는다.
하기의 실시예를 통하여 본 발명을 더욱 구체적으로 설명하기로 하지만, 하기 실시예가 본 발명의 범위를 제한하는 것은 아니며, 이는 본 발명의 이해를 돕기 위한 것으로 해석되어야 할 것이다.
<실시예 1>
기판 상에 미도핑된 n형 III-질화물 반도체층, Si로 도핑된 n형 III-질화물 반도체층(두께 ４㎛), 광활성층(두께 0.15㎛) 및 p형 III-질화물 반도체층(두께 0.05㎛)이 순차적으로 적층된 통상의 LED 웨이퍼(Epistar)를 준비하였다. 준비된 LED 웨이퍼 상에 선택적 정렬 지향층으로 ITO(두께 0.15㎛), 제1마스크층으로 SiO2(두께 1.2㎛), 제2마스크층으로 Ni(두께 80.6㎚)을 순차적으로 증착한 뒤, 직사각형 모양의 패턴이 전사된 SOG 레진층을 나노임프린트 장비를 사용해 제2마스크층 상에 전사시켰다. 이후 RIE 사용하여 SOG 레진층을 경화시키고, 레진층의 잔류레진 부분을 RIE를 통해 식각해 레진패턴층을 형성시켰다. 이후 패턴을 따라서 ICP를 이용해 제2마스크층을 식각하고, RIE를 이용해 제1마스크층을 식각했다. 이후 ICP를 이용해 제1전극층, p형 III-질화물 반도체층, 광활성층을 식각한 뒤, 이어서 도핑된 n형 III-질화물 반도체층을 두께 0.5㎛까지 식각하고, KOH 습식 에칭을 통해 마스크 패턴층이 제거된 다수 개의 LED 구조물(장변 4㎛, 단변 750㎚, 높이 850㎚)이 형성된 LED 웨이퍼를 제조했다. 이후 다수 개의 LED 구조물이 형성된 LED 웨이퍼 상에 Al2O3인 임시 보호피막을 증착하였고(LED 구조물 측면 기준 증착두께 72㎚), 이후 다수 개의 LED 구조물 사이에 형성된 임시보호피막 재료를 RIE를 통해 제거시켜서 LED 구조물 사이의 도핑된 n형 III-질화물 반도체층 상부면을 노출시켰다.
이후 임시보호피막이 형성된 LED 웨이퍼를 0.3M 옥살산 수용액인 전해액에 함침 후 전원의 애노드 단자에 연결시키고, 전해액에 함침된 백금전극에 캐소드 단자를 연결시킨 뒤 15V 전압을 5분간 인가시켜서 LED 구조물 사이의 도핑된 n형 III-질화물 반도체층 표면으로부터 두께방향으로 다수의 기공을 형성시켰다. 이후 임시보호피막을 ICP를 통해 제거한 뒤 상술한 수학식 1에서 입자를 반경이 400㎚인 GaN을 코어부로 하고 두께가 30㎚인 회전유도피막을 쉘부로 구성시킨 반경이 430㎚인 구형의 코어-쉘 입자로 가정하고 용매가 유전상수 20.7인 아세톤이고 인가된 전원의 주파수가 10㎑ ~ 10㎓ 주파수 대역에서 수학식 1에 따른 K(ω) 값의 실수부 값이 0.336인 SiO2인 회전유도피막을 LED 구조물 측면 기준 60㎚의 두께로 증착하였다. 이후 LED 구조물 사이에 형성된 회전유도피막 재료를 RIE를 통해 제거하여 LED 구조물 사이의 도핑된 n형 III-질화물 반도체층 상부면을 노출시킨 뒤 LED 웨이퍼를 100% 감마-부티로락톤인 기포형성 용액에 침지시킨 뒤 초음파를 160W, 40kHz 세기로 10분간 조사시켜서 생성된 기포를 이용해 도핑된 n형 III-질화물 반도체층에 형성된 기공을 붕괴시켜서 도 13의 SEM 사진과 같은 초박형 핀 LED 소자를 다수 개 제조했다.
<실시예 2>
실시예1과 동일하게 실시하여 제조하되, 회전유도피막을 동일 조건의 수학식 1에 따른 K(ω)의 실수부 값이 0.501인 SiNx인 회전유도피막으로 변경해 초박형 핀 LED 소자를 제조했다.
<실시예 3>
실시예1과 동일하게 실시하여 제조하되, 회전유도피막을 동일 조건의 수학식 1에 따른 K(ω)의 실수부 값이 0.944인 TiO2인 회전유도피막으로 변경해 초박형 핀 LED 소자를 제조했다.
<실시예 4>
실시예1과 동일하게 실시하여 제조하되, 회전유도피막을 형성시키지 않고 도 14의 SEM 사진과 같은 초박형 핀 LED 소자를 제조했다.
<실시예 5>
실시예1과 동일하게 실시하여 제조하되, 선택적 정렬 지향층으로 ITO를 형성시키지 않고 도 15의 SEM 사진과 같은 초박형 핀 LED 소자를 제조했다.
<실시예 6>
실시예3과 동일하게 실시하여 제조하되, 선택적 정렬 지향층으로 ITO를 형성시키지 않고 초박형 핀 LED 소자를 제조했다.
<실시예 7>
실시예1과 동일하게 실시하여 제조하되, 임시 보호피막 및 다수의 기공을 형성시키지 않고 회전유도피막을 증착한 뒤, LED 구조물의 상부에 형성된 회전유도피막 재료를 에칭을 통해 제거하고, 다이아몬드 커터를 사용하여 웨이퍼로부터 LED 구조물을 분리해서 초박형 핀 LED 소자를 제조했다.
<실시예 8>
실시예7과 동일하게 실시하여 제조하되, 회전유도피막을 동일 조건의 수학식 1에 따른 K(ω)의 실수부 값이 0.616인 Al2O3인 회전유도피막으로 변경초박형 핀 LED 소자를 제조했다.
<실시예 9>
실시예7과 동일하게 실시하여 제조하되, 회전유도피막을 수학식 1에 따른 K(ω) 값의 실수부 값이 0.944인 TiO2인 회전유도피막으로 변경해 초박형 핀 LED 소자를 제조했다.
<실시예 10>
실시예7과 동일하게 실시하여 제조하되, 회전유도피막을 형성시키지 않고 초박형 핀 LED 소자를 제조했다.
<실시예 11>
실시예7과 동일하게 실시하여 제조하되, 선택적 정렬 지향층으로 ITO를 형성시키지 않고 초박형 핀 LED 소자를 제조했다.
<실시예 12>
실시예1과 동일하게 실시하여 제조하되, 선택적 정렬 지향층으로 ITO 및 회전유도피막을 형성시키지 않고 도 16의 SEM 사진과 같은 초박형 핀 LED 소자를 제조했다.
<비교예 1>
실시예7과 동일하게 실시하여 제조하되, 선택적 정렬 지향층으로 ITO 및 회전유도피막을 형성시키지 않고 초박형 핀 LED 소자를 제조했다.
<비교예 2>
기판 상에 미도핑된 n형 III-질화물 반도체층, Si로 도핑된 n형 III-질화물 반도체층(두께 ４㎛), 광활성층(두께 0.45㎛) 및 p형 III-질화물 반도체층(두께 0.05㎛)이 순차적으로 적층된 통상의 LED 웨이퍼(Epistar)를 준비하였다. 준비된 LED 웨이퍼 상에 제1마스크층으로 SiO2(두께 1.2㎛), 제2마스크층으로 Ni(두께 80.6㎚)을 순차적으로 증착한 뒤, 실시예1과 동일한 크기로 직사각형 모양의 패턴이 전사된 SOG 레진층을 나노임프린트 장비를 사용해 제2마스크층 상에 전사시켰다. 이후 RIE 사용하여 SOG 레진층을 경화시키고, 레진층의 잔류레진 부분을 RIE를 통해 식각해 레진패턴층을 형성시켰다. 이후 패턴을 따라서 ICP를 이용해 제2마스크층을 식각하고, RIE를 이용해 제1마스크층을 식각했다. 이후 ICP를 이용해 제1전극층, p형 III-질화물 반도체층, 광활성층을 식각한 뒤, 이어서 도핑된 n형 III-질화물 반도체층을 두께 0.6㎛까지 식각한 뒤 KOH 습식 에칭을 통해 마스크 패턴층이 제거된 다수 개의 LED 구조물이 형성된 LED 웨이퍼를 제조했다. 이후 다수 개의 LED 구조물이 형성된 LED 웨이퍼 상에 임시보호피막으로 Al2O3를 증착하였고(LED 구조물 측면 기준 증착두께 72㎚), 이후 다수 개의 LED 구조물 사이에 형성된 임시보호피막 재료를 RIE를 통해 제거시켜서 LED 구조물 사이의 도핑된 n형 III-질화물 반도체층 상부면을 노출시켰다. 이후 LED 구조물 사이의 도핑된 n형 III-질화물 반도체층을 두께 0.2㎛까지 더 식각하여 측면에 임시보호피막이 형성되지 않은 도핑된 n형 III-질화물 반도체층을 노출시켰다. 이후 ICP를 이용해 LED 구조물의 측면에 노출된 도핑된 n형 III-질화물 반도체층을 식각해 도핑된 n형 III-질화물 반도체층 양 측면에서 중앙쪽으로 폭 방향으로 식각했다. 이후 RIE를 통해서 LED 구조물 각각의 측면에 형성된 임시보호피막을 제거시켰고, 웨이퍼에 초음파를 가해서 다수 개의 LED 구조물을 분리했다. 분리된 LED 구조물은 폭방향 식각으로 인하여 도핑된 n형 III-질화물 반도체층의 하부면에 소정의 폭으로 길이방향으로 연장되고 두께방향으로 돌출된 돌출부를 갖도록 구현되었고, 이때 초박형 핀 LED 소자의 p형 III-질화물 반도체층으로부터 돌출부까지의 높이, 소자의 길이 및 폭은 각각 실시예 1에서 초박형 소자의 두께, 길이 및 폭과 동일하게 제조했다.
<실험예1>
석영(Quartz) 재질의 두께 500 ㎛ 베이스 기판 상에 제1방향으로 길게 연장된 제1실장전극과 제2실장전극이 제1방향에 수직한 제2방향으로 간격 3㎛가 되도록 교대로 형성된 실장전극라인을 제조하였다. 이때 제1 실장전극과 제2실장전극은 각각 폭이 10 ㎛, 두께가 0.2㎛이며, 제1 실장전극 및 제2 실장전극의 재질은 골드이고, 실장전극라인에서 초박형 핀 LED 소자가 실장되는 영역의 면적은 1 ㎜2이었다. 또한, 상기 영역을 둘러싸도록 높이 0.5 ㎛로 SiO2인 절연격벽을 베이스 기판 상에 형성시켰다.
이후 초박형 핀 LED 소자 120개를 유전상수가 20.7인 아세톤에 혼합한 용액을 제조한 뒤 상기 영역 내에 제조된 용액을 9 ㎕씩 2번을 떨어뜨린 후 제1실장전극 및 제2실장전극에 전원으로 10kHz, 40Vpp인 사인파의 교류전원을 인가해 초박형 핀 LED 소자를 유전영동을 통해서 실장전극 상에 실장시켰다.
1. 실장면 분석
SEM 사진을 촬영해 상기 영역 상의 실장전극 상부면에 접촉한 초박형 핀 LED 소자들 각각의 실장면이 어떤 면인지 관찰 및 카운팅해 투입된 초박형 핀 LED 소자의 개수 대비 백분율로 하기 표 2에 나타내었다.
또한, 초박형 소자의 실장면이 제1면(B) 또는 제2면(T)이 되는 구동 가능한 실장비율과 각 실시예 또는 비교예 별로 제1면(B) 및 제2면(T) 중 어느 특정 일면이 실장면이 되는 선택적 실장비율을 함께 표에 나타내었다.
초박형 핀 LED 소자 초박형 핀 LED 소자의 실장면 실장비율
제1면(B) 제2면(T) 회전유도피막
(K(ω))		 제2면(T) 측면 제1면(B) 총합 구동
가능한
실장		 선택적 실장
(비율 / 면)
실시예1 기공/N 선택적정렬지향층
(ITO)		 SiO2/
0.336		 94% 6% 0% 100% 94% 94% / 제2면
실시예2 기공/N SiNx /
0.501		 94% 4% 2% 100% 96% 94% / 제2면
실시예3 기공/N TiO2/0.944 54% 25% 21% 100% 75% 54% / 제2면
실시예4 기공/N 없음 88% 7% 5% 100% 93% 88% / 제2면
실시예5 기공/N P SiO2/
0.336		 12% 17% 71% 100% 83% 71% / 제1면
실시예6 기공/N P TiO2/0.944 14% 30% 56% 100% 70% 56% / 제1면
실시예7 무기공/N 선택적정렬지향층
(ITO)		 SiO2/
0.336		 93% 6% 1% 100% 94% 93% / 제2면
실시예8 무기공/N Al2O3/
0.616		 88% 12% 0% 100% 88% 88% / 제2면
실시예9 무기공/N TiO2/0.944 53% 25% 22% 100% 75% 53% / 제2면
실시예10 무기공/N 없음 87% 9% 4% 100% 91% 87% / 제2면
실시예11 무기공/N P SiO2/
0.336		 11% 17% 72% 100% 83% 72% / 제1면
실시예12 기공/N P 없음 11% 44% 45% 100% 56% 45% / 제1면
비교예1 무기공/N P 없음 3% 52% 45% 100% 48% - / 측면
비교예2 돌출구조/N P 없음 7% 57% 36% 100% 43% - / 측면
※ 표 2에서 N은 n형 III-질화물 반도체층, P는 p형 III-질화물 반도체층을 의미한다.
표 2를 통해 확인할 수 있듯이,
비교예1 및 비교에2에 따른 초박형 핀 LED 소자는 투입된 전체 초박형 핀 LED 소자 중 구동가능하게 실장된 소자의 비율이 50% 미만임에 따라서 제1면(B)이나 제2면(T)이 실장전극 상부면과 접촉하는 비율이 작으나, 실시예에 따른 초박형 핀 LED 소자는 투입된 전체 초박형 핀 LED 소자 중 구동가능하게 실장된 소자의 비율이 56% 이상으로 제1면(B)이나 제2면(T)이 우세하게 실장전극 상부면과 접촉하는 특성을 가진 것을 알 수 있다.
<실험예2>
실시예 1 내지 실시예 3에 따른 초박형 핀 LED 소자에 대해서 실험예 1과 동일한 방법으로 실장전극라인 상에 실장시키되, 인가되는 전원조건을 10kHz, 20Vpp 조건으로 변경해 유전영동을 실시했다. 이후 초박형 핀 LED 소자가 실장된 형태를 도 12를 기준으로 분석했고, 그 결과를 하기 표 3에 나타내었다.
초박형 핀 LED 소자 실장비율 (%) 구동가능 실장 중 실장형태(%)
제1면(B) 제2면(T) 회전유도피막
(K(ω))		 구동
가능한
실장		 측면실장 균등
양단
실장		 치우친 양단
실장		 일단 실장
실시예1 기공/N 선택적정렬지향층
(ITO)		 SiO2/
0.336		 99 1 46 52 1
실시예2 기공/N SiNx /
0.501		 99 1 37 61 1
실시예3 기공/N TiO2/
0.944 		88 12 36 41 11
표 3을 통해 확인할 수 있듯이,
K(ω) 실수 값이 0.6 이하인 회전유도피막을 구비한 실시예1 및 실시예2의 경우 양단이 인접하는 두 실장전극 상에 실장되는 형태로 실장되는 비율이 실시예 3에 대비해 현격히 높으며, 이에 따라서 초박형 핀 LED 소자 상부에 새로운 구동전극을 형성시키는데 있어서 실시예 1, 2가 실시예 3에 대비해 더 유리한 실장형태를 갖는다는 것을 예상할 수 있다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.

Claims (13)

  1. 다수 개의 층을 포함하며, 상호 수직하는 x축, y축 및 z축에 기준하여 x축 방향이 장축이 되고, 층들이 적층되는 z축 방향으로 대향하는 제1면 및 제2면과 나머지 측면들로 이루어진 소자로서,
    전원이 인가되어 전기장을 형성한 실장전극 쪽으로 용매 내 상기 소자가 유전영동력에 의해 끌려가면서 소자의 여러 면 중 제1면 또는 제2면이 측면보다 우세하게 상기 실장전극 상부면과 맞닿도록 구성된 초박형 핀 LED 소자.
  2. 제1항에 있어서,
    상기 소자는 10㎑, 40Vpp 전원조건에서 120개의 소자를 기준으로 각 소자의 제1면 또는 제2면이 실장전극 상부면과 맞닿도록 실장되는 구동가능한 실장비율이 55% 이상을 만족하도록 구성된 초박형 핀 LED 소자.
  3. 제1항에 있어서,
    상기 소자는 10㎑, 40Vpp 전원조건에서 120개의 소자를 기준으로 제1면 및 제2면 중 어느 일면이 실장전극 상부면과 맞닿도록 실장되는 선택적 실장비율이 70% 이상을 만족하도록 구성된 초박형 핀 LED 소자.
  4. 제1항에 있어서,
    상기 제1면인 최하층은 제1면으로부터 소정의 두께에 이르는 영역에 다수의 기공을 함유하는 구조를 가지는 초박형 핀 LED 소자.
  5. 제1항에 있어서,
    상기 제2면을 가지는 최상부층은 상기 제1면을 가지는 최하부층 보다 큰 전기전도 계수를 가지는 초박형 핀 LED 소자.
  6. 제5항에 있어서,
    상기 최상부층의 전기전도 계수는 최하부층의 전기전도 계수의 10배 이상인 초박형 핀 LED 소자.
  7. 제1항에 있어서,
    전기장 하에서 x축 방향으로 소자의 중심을 관통하는 가상의 회전축을 기준으로 한 회전토크를 발생시키기 위하여 상기 소자의 측면을 둘러싸는 회전유도피막을 더 구비한 초박형 핀 LED 소자.
  8. 제7항에 있어서,
    상기 회전유도피막은 10㎓ 이하의 주파수 범위 내 적어도 일부 주파수 범위 내에서 하기 수학식 1에 따른 K(ω) 값의 실수부가 0 초과 0.72 이하를 만족하는 초박형 핀 LED 소자:
  9. 제1항에 있어서,
    상기 다수 개의 층은 n형 도전형 반도체층, 광활성층 및 p형 도전형 반도체층을 포함하는 초박형 핀 LED 소자.
  10. 제1항에 있어서,
    장축방향의 길이가 1 ~ 10㎛이고, 두께가 0.1 ~ 3㎛인 초박형 핀 LED 소자.
  11. 제1항에 있어서,
    상기 초박형 핀 LED 소자의 y축 방향 길이인 너비는 두께보다 작은 초박형 핀 LED 소자.
  12. 제7항에 있어서,
    상기 회전유도피막은 상기 주파수 범위에서 하기 수학식 1에 따른 K(ω) 값의 실수부가 0 초과 0.62 이하인 작은 초박형 핀 LED 소자.
  13. 제1항 내지 제12항 중 어느 한 항에 따른 다수 개의 초박형 핀 LED 소자 및 용매를 포함하는 잉크조성물.
KR1020220075384A 2022-06-21 2022-06-21 초박형 핀 led 소자 및 이를 포함하는 잉크조성물 KR20230174453A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220075384A KR20230174453A (ko) 2022-06-21 2022-06-21 초박형 핀 led 소자 및 이를 포함하는 잉크조성물
CN202310740297.4A CN117276437A (zh) 2022-06-21 2023-06-20 超薄型finLED元件及包括其的油墨组合物
US18/212,139 US20230411563A1 (en) 2022-06-21 2023-06-20 Ultra-Thin Fin LED Device And Ink Composition Comprising The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220075384A KR20230174453A (ko) 2022-06-21 2022-06-21 초박형 핀 led 소자 및 이를 포함하는 잉크조성물

Publications (1)

Publication Number Publication Date
KR20230174453A true KR20230174453A (ko) 2023-12-28

Family

ID=89169496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220075384A KR20230174453A (ko) 2022-06-21 2022-06-21 초박형 핀 led 소자 및 이를 포함하는 잉크조성물

Country Status (3)

Country Link
US (1) US20230411563A1 (ko)
KR (1) KR20230174453A (ko)
CN (1) CN117276437A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법

Also Published As

Publication number Publication date
CN117276437A (zh) 2023-12-22
US20230411563A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
KR100872281B1 (ko) 나노와이어 구조체를 이용한 반도체 발광소자 및 그제조방법
CN110137329B (zh) 包括选择性金属电阻层的超小型发光二极管电极组件的制造方法
KR101628345B1 (ko) 초소형 led 전극어셈블리의 제조방법
US20160148911A1 (en) Ultra-small led electrode assembly and method for manufacturing same
US20160172339A1 (en) Led lamp using ultra-small led electrode assembly
US20240021769A1 (en) Full-color led display and manufacturing method thereof
US20230187418A1 (en) Full-color led display using micro-nanopin led elements, and method for producing same
US20230130620A1 (en) High-resolution ultra-thin led display for ar and vr devices and manufacturing method thereof
US20230132210A1 (en) Ultra-thin transfer film of ultra-thin led element for manufacturing ultra-thin led electrode assembly using laser-assisted multi-chip transfer printing, ultra-thin led electrode assembly, and manufacturing method thereof
KR20230174453A (ko) 초박형 핀 led 소자 및 이를 포함하는 잉크조성물
US20240021768A1 (en) Micro-nano pin led electrode assembly, manufacturing method therefor, and light source including same
KR20240009556A (ko) 초박형 핀 led 전극어셈블리, 이의 제조방법 및 이를 포함하는 광원
KR102573266B1 (ko) 초박형-led 유연 스킨 패치 및 이의 제조방법
KR102537613B1 (ko) 초박형 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법
KR102542483B1 (ko) 초박형 led 소자, 이를 포함하는 잉크젯용 잉크 및 광원
US20220310878A1 (en) Ultra-thin led electrode assembly and method for manufacturing thereof
TW202414855A (zh) 超薄型fin LED元件及包括其的油墨組合物
KR102359042B1 (ko) 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
KR102551869B1 (ko) 로드형 led 소자 수직배치형 전극 어셈블리, 이의 제조방법 및 이를 포함하는 광원
CN116417446A (zh) 具有非对称面的发光二极管结构物

Legal Events

Date Code Title Description
E902 Notification of reason for refusal