KR20230173924A - Ofdm 통신 링크의 간섭 제거를 위한 전자회로 시스템 - Google Patents

Ofdm 통신 링크의 간섭 제거를 위한 전자회로 시스템 Download PDF

Info

Publication number
KR20230173924A
KR20230173924A KR1020220074758A KR20220074758A KR20230173924A KR 20230173924 A KR20230173924 A KR 20230173924A KR 1020220074758 A KR1020220074758 A KR 1020220074758A KR 20220074758 A KR20220074758 A KR 20220074758A KR 20230173924 A KR20230173924 A KR 20230173924A
Authority
KR
South Korea
Prior art keywords
ofdm
electronic circuit
unit
circuit system
signal
Prior art date
Application number
KR1020220074758A
Other languages
English (en)
Inventor
김가인
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020220074758A priority Critical patent/KR20230173924A/ko
Publication of KR20230173924A publication Critical patent/KR20230173924A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2691—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation involving interference determination or cancellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2673—Details of algorithms characterised by synchronisation parameters
    • H04L27/2676—Blind, i.e. without using known symbols
    • H04L27/2678—Blind, i.e. without using known symbols using cyclostationarities, e.g. cyclic prefix or postfix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2695—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation with channel estimation, e.g. determination of delay spread, derivative or peak tracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 OFDM 통신 링크의 간섭 제거를 위한 전자회로 시스템에 관한 것으로, OFDM 방식으로 상호 통신하는 복수의 칩 및 상기 복수의 칩들을 서로 연결하는 복수 개의 유선 채널을 포함하고, 상기 복수의 칩 중 적어도 하나는, 디지털 데이터를 OFDM 방식으로 인코딩하고, 인코딩한 신호를 송신하는 복수 개의 OFDM 송신기를 포함하는 송신부를 포함하고, 상기 복수의 칩 중 적어도 다른 하나는, 상기 송신부로부터 인코딩한 신호를 수신하여 OFDM 방식으로 디코딩하여 출력하는 복수 개의 OFDM 수신기를 포함하는 수신부를 포함하되, 상기 수신부는 상기 유선 채널들 중, FEXT(Far End Crosstalk)가 발생한 유선 채널을 추정하는 채널 추정부를 포함하는 것을 특징으로 한다.

Description

OFDM 통신 링크의 간섭 제거를 위한 전자회로 시스템{Electronic circuit system for interference cancellation in OFDM communication links}
본 발명은 간섭 제거를 위한 전자회로 시스템에 관한 것으로, 보다 상세히는 OFDM 통신 링크의 간섭 제거를 위한 전자회로 시스템에 관한 것이다.
종래에는, 칩간 통신에 있어서 직렬 링크간 간섭(crosstalk)을 제거하기 위해 아날로그 회로를 이용했다. 상기 아날로그 회로는 CTXC(Continuous time crosstalk canceller)가 간섭의 일부를 제거하고, 상기 CTXC로 제거되지 않은 잔여 간섭을 아날로그 회로인 DFXC(decision feedback crosstalk canceller)가 제거한다. 이는 시간 영역의 변조방식인 2-level pulse-amplitude modulation (NRZ or PAM-2)에서 효과적으로 동작한다. 구체적으로, 인접한 링크간 간섭을 아날로그 cross equalizer 회로를 통해 시간영역으로 신호처리를 하여 간섭을 상쇄하는 것이다.
하지만, 상기 기재된 종래기술은 아날로그 cross equalizer 회로를 기반으로, 간섭 상쇄를 위한 칩 면적과 소모 전력이 크고, 완전하게 간섭을 제거하지 못하는 문제점이 있다. 또한, 상기 PAM을 사용하는 한계가 존재한다. 구체적으로, 간섭 pulse response의 긴 delay spread를 모두 커버할 수 있는 만큼의 DFXC탭이 존재해야 완전한 간섭 제거가 가능하다. 하지만, 이는 과한 전력 소모와 칩 면적의 증가의 문제를 야기하고, 이러한 아날로그 회로는 채널당 100Gb/s이상급 초고속 ADC 기반 직렬 링크에서는 동작이 불가능한 문제점이 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명에 의한 OFDM 통신 링크의 간섭 제거를 위한 전자회로 시스템의 목적은, 칩간 통신에 있어서 디지털 간섭 제거 방식을 통해 OFDM 통신 링크의 간섭을 제거함으로써, 간섭 제거의 정확도를 높일 수 있는 전자회로 시스템을 제공함에 있다.
상기한 바와 같은 문제점을 해결하기 위한 본 발명의 다양한 실시예에 의한 OFDM 통신 링크의 간섭 제거를 위한 전자회로 시스템은 OFDM 방식으로 상호 통신하는 복수의 칩 및 상기 복수의 칩들을 서로 연결하는 복수 개의 유선 채널을 포함하고, 상기 복수의 칩 중 적어도 하나는, 디지털 데이터를 OFDM 방식으로 인코딩하고, 인코딩한 신호를 송신하는 복수 개의 OFDM 송신기를 포함하는 송신부를 포함하고, 상기 복수의 칩 중 적어도 다른 하나는, 상기 송신부로부터 인코딩한 신호를 수신하여 OFDM 방식으로 디코딩하여 출력하는 복수 개의 OFDM 수신기를 포함하는 수신부를 포함하되, 상기 수신부는 상기 유선 채널들 중, FEXT(Far End Crosstalk)가 발생한 유선 채널을 추정하는 채널 추정부를 포함하는 것을 특징으로 한다.
또한, 상기 OFDM 수신기는 상기 OFDM 송신기로부터 아날로그 신호를 수신하는 AFE, 상기 AFE에서 수신된 아날로그 신호를 디지털 신호로 변조하는 ADC, 상기 ADC에서 변환된 디지털 신호 중 Cyclic Prefix를 제거한 신호를 출력하는 CP 제거부 및 상기 CP 제거부에서 출력된 신호를 입력받아 디코딩하여 출력하는 FFT를 포함하고, 상기 채널 추정부는 상기 FFT에서 디코딩된 신호를 입력받아 상기 FEXT가 발생한 유선 채널의 정보를 출력하는 것을 특징으로 한다.
또한, 상기 OFDM 수신기는 상기 채널 추정부의 출력과 상기 FFT의 출력을 입력으로 하여 상기 FEXT가 제거된 신호를 출력하는 복수 개의 FDE를 포함하는 것을 특징으로 한다.
또한, 상기 채널 추정부는 상기 FFT의 출력을 저장하는 복수 개의 메모리부, 사전에 설정된 임의의 값과 상기 메모리부의 출력을 입력받아 상기 FEXT가 발생한 복수 개의 유선 채널의 정보를 출력하는 연산부 및 상기 메모리부와 상기 연산부의 동작을 제어하는 제어부를 포함하는 것을 특징으로 한다.
또한, 상기 연산부는 덧셈과 나눗셈의 연산기호를 이용하여 상기 임의의 값과 상기 메모리부의 출력을 입력받아 상기 FEXT가 발생한 복수 개의 유선 채널의 정보를 출력하는 것을 특징으로 한다.
또한, 상기 채널 추정부는 상기 제어부의 제어를 받고, 상기 연산부로부터 상기 복수 개의 유선 채널의 정보를 입력받고, 적어도 한번 평균을 내어 추정하는 이동평균을 수행하여 최종 복수 개의 유선 채널의 정보를 제공하는 에러 정정부를 더 포함하는 것을 특징으로 한다.
또한, 상기 FDE는 상기 복수 개의 유선 채널 각각에 대응되는 복소수 곱셈기를 포함하는 것을 특징으로 한다.
또한, 상기 송신부는 상기 수신부의 요청 신호에 따라 Sync.Seq, 복수 개의 pilot symbol 및 data를 포함하는 OFDM 시퀀스를 전송하되, 상기 OFDM 시퀀스의 크기는 가변인 것을 특징으로 한다.
또한, 상기 data의 인덱스가 N=1인 경우, 상기 복수 개의 OFDM 송신기 중 적어도 하나는 제1 pilot symbol을 보내고, 상기 복수 개의 OFDM 송신기 중 적어도 다른 하나는 제2 pilot symbol을 보내되, 상기 제1 pilot symbol과 상기 제2 pilot symbol은 서로 크기는 같으나 부호가 반대이고, 상기 data의 인덱스가 N=2인 경우, 상기 복수 개의 OFDM 송신기는 상기 제1 pilot symbol을 보내는 것을 특징으로 한다.
또한, 상기 복수 개의 유선 채널은 각각 1 이상 NFFT/2-1 이하의 주파수를 이용하는 것을 특징으로 한다.
상기한 바와 같은 본 발명의 다양한 실시예에 의한 OFDM 통신 링크의 간섭 제거를 위한 전자회로 시스템에 의하면, 단순한 디지털 간섭 제거 방식을 고속 직렬 링크에서 사용함으로써 에너지가 효율적인 칩을 구성할 수 있는 효과가 있다.
또한, 간섭 제거의 정확도, 전력 및 면적 효율을 높일 수 있는 효과가 있는 것이다.
도 1은 종래의 아날로그 회로 방식을 사용한 직렬 링크의 간섭 제거 방식을 도시한 개략도이고,
도 2는 본 발명의 일실시예에 의한 OFDM 통신 링크의 간섭 제거를 위한 전자회로 시스템을 도시한 개략도이며,
도 3은 본 발명의 일실시예에 의한 시간 영역에서의 전체 OFDM 통신 시퀀스를 도시한 개략도이고,
도 4는 본 발명의 일실시예에 의한 채널 추정부를 도시한 개략도이며,
도 5는 본 발명의 일실시예에 의한 FDE를 도시한 개략도이고,
도 6은 본 발명의 일실시예에 의한 시뮬레이션에 따른 채널 주파수 응답을 나타낸 그래프이며,
도 7은 본 발명의 일실시예에 의한 moving average의 window size에 따라 달라지는
Figure pat00001
,
Figure pat00002
를 나타낸 그래프이고,
도 8은 본 발명의 일실시예에 의한 sub-channel에 따른 FEXT의 영향을 나타낸 그래프이다.
이하 첨부된 도면을 참고하여 본 발명의 일실시예에 의한 OFDM 통신 링크의 간섭 제거를 위한 전자회로 시스템에 관하여 상세히 설명한다.
도 2 내지 도 8은 2 × 2 MIMO(multiple-input and multiple-output) CHEST인 경우를 도시한 것이지만, 이에 한정하지 않는다.
도 2는 본 발명의 일실시예에 의한 OFDM 통신 링크의 간섭 제거를 위한 전자회로 시스템을 도시한 개략도이다.
도 2에 도시된 바와 같이 본 발명의 일실시예에 의한 OFDM 통신 링크의 간섭 제거를 위한 전자회로 시스템은 송신부(100), 수신부(200) 및 유선 채널을 포함한다.
송신부(100)는 복수 개의 칩 중 적어도 어느 하나의 칩이 포함하는 것으로, 복수 개의 OFDM 송신기(101,102)를 포함하며 상기 복수 개의 OFDM 송신기(101,102)는 디지털 데이터를 OFDM 방식으로 인코딩하고, 인코딩된 신호를 송신한다.
여기서, OFDM은 Orthogonal Frequency Division Multiplexing을 의미하며, 하나의 정보를 여러 개의 반송파로 분할하고, 분할된 반송파 간의 간격을 최소로 하기 위해 직교성을 부가하여 다중화시키는 변조기술을 의미한다.
수신부(200)는 복수 개의 칩 중 적어도 다른 하나의 칩이 포함하는 것으로, 복수 개의 OFDM 수신기를 포함하며 상기 복수 개의 OFDM 수신기는 상기 송신부(100)로부터 인코딩된 신호를 수신하고 OFDM 방식으로 디코딩하여 출력한다. 상기 수신부(200)는 채널 추정부(250)를 더 포함하는데, 상기 채널 추정부(250)는 유선 채널들 중 FEXT(Far End Crosstalk)가 발생한 채널을 추정한다.
여기서, 상기 FEXT는 송신된 신호가 수신측 유도회선으로부터 수신측 피유도회선에 영향을 주는 원단누화 현상을 의미한다.
유선 채널은 상기 송신부(100)와 상기 수신부(200)를 연결하는 것으로, 상기 유선 채널은 복수 개의 유선 채널을 포함하며 복수 개의 OFDM 송신기(101,102)와 복수 개의 OFDM 수신기를 1 대 1 대응하여 연결한다. 또한 상기 유선 채널은 각각 1 이상 NFFT/2-1 이하의 주파수를 이용한다.
상기 OFDM 수신기는 AFE(211,212), ADC(221,222), CP 제거부(231,232) 및 FFT(241,242)를 포함할 수 있다.
AFE(211,212)는 상기 OFDM 송신기(101,102)로부터 아날로그 신호를 수신하고,
ADC(221,222)는 상기 AFE(211,212)로부터 수신된 아날로그 신호를 디지털 신호로 변조한다.
CP 제거부(231,232)는 상기 ADC(221,222)에서 변환된 신호에 Cyclic Prefix를 제거하여 상기 Cyclic Prefix가 제거된 신호를 출력한다.
FFT(241,242)는 상기 CP 제거부(231,232)의 출력을 입력으로 디코딩하여 출력하며, 상기 채널 추정부(250)는 상기 FFT(241,242)에서 디코딩된 신호를 입력받아 상기 FEXT가 발생한 유선 채널의 정보를 출력한다.
또한, 상기 OFDM 수신기는 FDE(261,262)를 포함한다. 상기 FDE(261,262)는 상기 채널 추정부(250)의 출력과 상기 FFT(241,242)의 출력을 입력으로 하여 상기 FEXT가 제거된 신호를 출력할 수 있다.
도 3은 시간 영역에서의 전체 OFDM 통신 시퀀스를 도시한 개략도이다.
도 4는 본 발명의 일실시예에 의한 채널 추정부(250)를 도시한 개략도이다.
도 5는 본 발명의 일실시예에 의한 FDE(261,262)를 도시한 개략도이다.
도 2 내지 도 5를 통해 본 발명의 일실시예에 의한 직렬 링크의 간섭 제거 방법에 대해 자세히 설명하겠다.
상기 송신부(100)는 도 3에 도시된 바와 같은 OFDM 통신 시퀀스를 전송한다. 상기 OFDM 통신 시퀀스는 Sync.Seq, 복수 개의 pilot symbol 및 data를 포함하는 시퀀스로, 그 크기는 가변될 수 있다.
직렬 링크의 전원이 켜지면 상기 송신부(100)는 먼저 상기 Sync.Seq를 상기 수신부(200)에 전송하여 상기 수신부(200)가 CP index를 찾을 수 있게 한다. 이후, 상기 송신부(100)와 상기 수신부(200)가 동기화되면 상기 송신부(100)는 상기 채널 추정부(250)가 유선 채널들 중 FEXT가 발생한 채널을 추정(CHEST)할 수 있도록 pilot symbol을 전송한다. 상기 추정은 상기 data가 전송될 때마다 반복될 수 있다. 상기 data는 M OFDM symbol을 의미하는 것으로, 여기서 M은 충분히 큰 것으로 M>100을 나타낸다.
2 × 2 MIMO CHEST인 경우 두 개의 OFDM 송신기(101,102)에서 두 개의 상기 유선 채널을 통해 두 개의 상기 OFDM symbol을 전송할 수 있다. 상기 data의 인덱스가 N=1인 경우, 하나의 OFDM 송신기(101,102)는 제1 pilot symbol를 보내고, 다른 하나의 OFDM 송신기(101,102)는 제2 pilot symbol를 보낼 수 있다. 이때, 상기 제1 pilot symbol와 상기 제2 pilot symbol는 서로 크기는 같으나 부호가 반대이다. 또한, 상기 data의 인덱스가 N=2인 경우, 상기 두 개의 OFDM 송신기(101,102)는 상기 제1 pilot symbol을 보낼 수 있다. 구체적으로, 도 2에 도시된 바와 같이 N=1인 경우 실수 및 허수의 크기는 동일하지만 극성이 반대인 QAM을 갖는 두 OFDM symbol(
Figure pat00003
,
Figure pat00004
)을 전송한다. 또한 N=2인 경우에는
Figure pat00005
를 보낼 수 있다.
도 4에 도시된 바와 같이, 상기 채널 추정부(250)는 메모리부(251), 연산부(253) 및 제어부(252)를 포함할 수 있다.
메모리부(251)는 복수 개이며 상기 FFT(241,242)의 출력을 저장한다.
연산부(253)는 상기 메모리부(251)의 출력과 상기 송신부(100) 및 상기 수신부(200)에 저장된 임의의 상수 값인 pilot symbol을 입력으로 하여 상기 FEXT가 발생한 복수개의 유선 채널 정보를 출력한다.
제어부(252)는 상기 메모리부(251)와 상기 연산부(253)의 동작을 제어한다.
따라서, 상기 연산부(253)의 연산 과정은 다음과 같이 표현될 수 있다.
1) N=1일 경우,
Figure pat00006
(1)
Figure pat00007
(2)
2) N=2일 경우
Figure pat00008
(3)
Figure pat00009
(4)
( 여기서,
Figure pat00010
은
Figure pat00011
sub-channel에서 수신된 symbol을 의미하는 것으로, S는 pilot symbol을 의미한다. 또한,
Figure pat00012
는 상기 유선 채널의 인덱스이고,
Figure pat00013
는 상기 data의 인덱스이다.)
따라서, 상기 (1)과 상기 (3)의 수식을 이용하여 하기의 식과 같이
Figure pat00014
과
Figure pat00015
을 산출할 수 있다.
Figure pat00016
(5)
Figure pat00017
(6)
또한, 상기 (2)와 상기 (4)의 수식을 이용하여 하기의 식과 같이
Figure pat00018
와
Figure pat00019
을 산출할 수 있다.
Figure pat00020
(7)
Figure pat00021
(8)
상기
Figure pat00022
,
Figure pat00023
,
Figure pat00024
,
Figure pat00025
는 상기 수신부(200)에서 측정된 값이고, 상기 S는 알려진 값이므로 모든 k에 대한
Figure pat00026
를 얻을 수 있다. 또한 상기
Figure pat00027
로부터 하기와 같이
Figure pat00028
가 산출될 수 있다.
Figure pat00029
(9)
따라서, 상기 연산부(253)는 덧셈과 나눗셈의 연산기호를 이용하여 상기 FEXT가 발생한 복수개의 유선 채널 정보인
Figure pat00030
를 출력할 수 있다.
이때, DAC 및 ADC(221,222) quantization, thermal noise, AFE(211,212)의 비선형성 등 여러 소스로 인해 발생하는 잡음이 있는 경우 보다 정확한 추정을 위해 상기 채널 추정부(250)는 충분히 큰 averaging window L(L>100)를 적용한 에러 정정부(254)를 더 포함할 수 있다.
상기 에러 정정부(254)는 상기 제어부(252)의 제어 신호와 상기 연산부(253)의 출력을 입력받아 적어도 한번 입력 값에 대한 평균을 산출하여 추정하는 이동평균을 수행한다. 그 결과 최종 복수개의 유선 채널의 정보를 출력할 수 있다. 따라서, 유선 채널의 전원이 켜진 후 추정의 단계는 정확한 추정을 위해 수백 개의 pilot symbol을 포함할 수 있으며 이동평균을 수행함으로써 채널 특성의 변화를 추적할 수 있다.
도 5에 도시된 바와 같이 상기 복수개의 FDE(261,262)는 각각 상기 채널 추정부(250)의 출력을 입력으로 한다. 또한, 상기 복수개의 FDE(261,262)는 상기 복수개의 유선 채널 하나당 하나의 복소수 곱셈기를 포함할 수 있다.
따라서, 상기 복수개의 FDE(261,262)는 하기와 같은 수식을 통해 FEXT가 제거된 제거된 신호인
Figure pat00031
와
Figure pat00032
를 출력할 수 있다.
Figure pat00033
(10)
도 6은 본 발명의 일실시예에 의한 시뮬레이션에 따른 채널 주파수 응답을 나타낸 그래프이다.
상기 시뮬레이션은 2개의 유선 채널을 포함하는 OFDM 송/수신 시스템에 있어서, OFDM 송신부(100)는 하기와 같은 조건으로 모델링되었다.
1) NFFT(241,242) = 1024
2)
Figure pat00034
= 8
3) 모든 sub-channel에 대한 64-QAM
4) OFDM 점유 대역폭 = 37.625GHz
5) DAC/ADC(221,222)의 샘플링 속도(
Figure pat00035
) = 75.25GS/s
6) 7-bit DAC/ADC(221,222)
7) 송신부(100)/ 수신부(200)의 샘플링 지터 = 1% UI rms
8) 수신부(200) 입력 랜덤 노이즈 = 1.8mV rms
9) DAC 출력 풀 스케일 = 1
Figure pat00036
, ADC(221,222) 입력 풀 스케일 = 0.5
Figure pat00037
10) 클리핑 임계값/ 평균 크기 = 12.6dB(송신부(100) 출력), 클리핑 임계값/ 평균 크기 = 13.4dB(수신부(200) 입력)
(CTLE는 고려되지 않으며, 수신부(200) VGA는 ADC(221,222)가 입력 신호를 샘플링하기 위해 입력 풀 스케일을 사용하도록 입력 신호를 증폭한다. 또한, OFDM 송신부(100)는 sub-channel k=1에서 -10.5dB의 de-emphasis를 적용하고, k= 511에서 이득이 0dB인 방식으로 dB 스케일에서 sub-channel 인덱스인 k에 선형 비례하는 더 적은 de-emphasis 레벨을 적용한다.)
도 6에 도시된 바와 같이, 낮은 주파수 대역에서 THRU 응답에 비해 FEXT 응답이 약한 것을 확인할 수 있다. 따라서, THRU와 FEXT의 응답 간의 손실 차이에 따라 FEXT의 제거의 필요성이 달라지는 것을 알 수 있다.
도 7은 본 발명의 일실시예에 의한 moving average의 window size에 따라 달라지는
Figure pat00038
,
Figure pat00039
를 나타낸 그래프이다.
도 7에 도시된 바와 같이, k= 511에 대해서 window size인 L은 1에서 1000까지이다. 이때, L이 증가함에 따라
Figure pat00040
,
Figure pat00041
는 노이즈 평균화로 인해 노이즈가 줄어들고 L이 100이상인 경우 안정화되는 것을 알 수 있다.
Figure pat00042
,
Figure pat00043
의 경우에도 수렴의 경향이 상기
Figure pat00044
, 상기
Figure pat00045
와 동일하다.
도 8은 본 발명의 일실시예에 의한 sub-channel에 따른 FEXT의 영향을 나타낸 그래프이다.
(a), (b) 및 (c)는 sub-channel에 따른 FDE(261,262)의 유무에 따른 결과를 나타낸다. 또한, (d)는 FDE(261,262)의 유무에 따른 각 sub-channel에 대한 SER(symbol error rate)를 나타낸다. low sub-channel(최대 k
Figure pat00046
50)은 FEXT의 영향을 받는 반면 이보다 더 높은 주파수의 sub-channel은 FEXT 제거의 이점을 받는 것을 알 수 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 다양한 변형 실시가 가능한 것은 물론이다.
100 : 송신부
101 : 제 1 OFDM 송신기 102 : 제 2 OFDM 송신기
200 : 수신부
211 : 제 1 AFE 212 : 제 2 AFE
221 : 제 1 ADC 222 : 제 2 ADC
231 : 제 1 CP 제거부 231 : 제 2 CP 제거부
241 : 제 1 FFT 242 : 제 2 FFT
250 : 채널 추정부
251 : 메모리부
252 : 제어부
253 : 연산부
254 : 에러 정정부
261 : 제 1 FDE 262 : 제 2 FDE

Claims (10)

  1. OFDM 방식으로 상호 통신하는 복수의 칩; 및
    상기 복수의 칩들을 서로 연결하는 복수 개의 유선 채널;을 포함하고,
    상기 복수의 칩 중 적어도 하나는, 디지털 데이터를 OFDM 방식으로 인코딩하고, 인코딩한 신호를 송신하는 복수 개의 OFDM 송신기를 포함하는 송신부를 포함하고,
    상기 복수의 칩 중 적어도 다른 하나는, 상기 송신부로부터 인코딩한 신호를 수신하여 OFDM 방식으로 디코딩하여 출력하는 복수 개의 OFDM 수신기를 포함하는 수신부를 포함하되,
    상기 수신부는,
    상기 유선 채널들 중, FEXT(Far End Crosstalk)가 발생한 유선 채널을 추정하는 채널 추정부를 포함하는 것
    을 특징으로 하는 전자회로 시스템.
  2. 제1항에 있어서,
    상기 OFDM 수신기는,
    상기 OFDM 송신기로부터 아날로그 신호를 수신하는 AFE;
    상기 AFE에서 수신된 아날로그 신호를 디지털 신호로 변조하는 ADC;
    상기 ADC에서 변환된 디지털 신호 중 Cyclic Prefix를 제거한 신호를 출력하는 CP 제거부; 및
    상기 CP 제거부에서 출력된 신호를 입력받아 디코딩하여 출력하는 FFT;
    를 포함하고,
    상기 채널 추정부는,
    상기 FFT에서 디코딩된 신호를 입력받아 상기 FEXT가 발생한 유선 채널의 정보를 출력하는 것
    을 특징으로 하는 전자회로 시스템.
  3. 제2항에 있어서,
    상기 OFDM 수신기는,
    상기 채널 추정부의 출력과 상기 FFT의 출력을 입력으로 하여 상기 FEXT가 제거된 신호를 출력하는 FDE;를 포함하는 것
    을 특징으로 하는 전자회로 시스템.
  4. 제2항에 있어서,
    상기 채널 추정부는,
    상기 FFT의 출력을 저장하는 복수 개의 메모리부;
    사전에 설정된 임의의 값과 상기 메모리부의 출력을 입력받아 상기 FEXT가 발생한 복수 개의 유선 채널의 정보를 출력하는 연산부; 및
    상기 메모리부와 상기 연산부의 동작을 제어하는 제어부;를 포함하는 것
    을 특징으로 하는 전자회로 시스템.
  5. 제4항에 있어서,
    상기 연산부는,
    덧셈과 나눗셈의 연산기호를 이용하여 상기 임의의 값과 상기 메모리부의 출력을 입력받아 상기 FEXT가 발생한 복수 개의 유선 채널의 정보를 출력하는 것
    을 특징으로 하는 전자회로 시스템.
  6. 제4항에 있어서,
    상기 채널 추정부는,
    상기 제어부의 제어를 받고, 상기 연산부로부터 상기 복수 개의 유선 채널의 정보를 입력받고, 적어도 한번 평균을 내어 추정하는 이동평균을 수행하여 최종 복수 개의 유선 채널의 정보를 제공하는 에러 정정부;를 더 포함하는 것
    을 특징으로 하는 전자회로 시스템.
  7. 제3항에 있어서,
    상기 FDE는,
    상기 복수 개의 유선 채널 각각에 대응되는 복소수 곱셈기;를 포함하는 것
    을 특징으로 하는 전자회로 시스템.
  8. 제1항에 있어서,
    상기 송신부는,
    상기 수신부의 요청 신호에 따라 Sync.Seq, 복수 개의 pilot symbol 및 data를 포함하는 OFDM 시퀀스를 전송하되, 상기 OFDM 시퀀스의 크기는 가변인 것
    을 특징으로 하는 전자회로 시스템.
  9. 제8항에 있어서,
    상기 data의 인덱스가 N=1인 경우, 상기 복수 개의 OFDM 송신기 중 적어도 하나는 제1 pilot symbol을 보내고, 상기 복수 개의 OFDM 송신기 중 적어도 다른 하나는 제2 pilot symbol을 보내되, 상기 제1 pilot symbol과 상기 제2 pilot symbol은 서로 크기는 같으나 부호가 반대이고,
    상기 data의 인덱스가 N=2인 경우, 상기 복수 개의 OFDM 송신기는 상기 제1 pilot symbol을 보내는 것
    을 특징으로 하는 전자회로 시스템.
  10. 제1항에 있어서,
    상기 복수 개의 유선 채널은,
    각각 1 이상 NFFT/2-1 이하의 주파수를 이용하는 것
    을 특징으로 하는 전자회로 시스템.
KR1020220074758A 2022-06-20 2022-06-20 Ofdm 통신 링크의 간섭 제거를 위한 전자회로 시스템 KR20230173924A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220074758A KR20230173924A (ko) 2022-06-20 2022-06-20 Ofdm 통신 링크의 간섭 제거를 위한 전자회로 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220074758A KR20230173924A (ko) 2022-06-20 2022-06-20 Ofdm 통신 링크의 간섭 제거를 위한 전자회로 시스템

Publications (1)

Publication Number Publication Date
KR20230173924A true KR20230173924A (ko) 2023-12-27

Family

ID=89378053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220074758A KR20230173924A (ko) 2022-06-20 2022-06-20 Ofdm 통신 링크의 간섭 제거를 위한 전자회로 시스템

Country Status (1)

Country Link
KR (1) KR20230173924A (ko)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C. Aprile et al., "An Eight-Lane 7-Gb/s/pin Source Synchronous Single-Ended RX With Equalization and Far-End Crosstalk Cancellation for Backplane Channels," IEEE Journal of Solid-State Circuits, 2018

Similar Documents

Publication Publication Date Title
KR101978470B1 (ko) 고속 통신 시스템
US10340987B2 (en) Excursion compensation in multipath communication systems with a cyclic prefix
Chen et al. Indoor OFDM visible light communications employing adaptive digital pre-frequency domain equalization
CN104054275B (zh) 一种dsl系统信号处理方法、装置及系统
US11575406B1 (en) Systems and methods for broadband signal equalization
CN113556306B (zh) 离散傅里叶变换扩展正交时频空调制方法及系统
US10721012B2 (en) Error reporting in multi-carrier signal communication
CN101394385B (zh) 基于时域处理联合信道估计的提高正交频分复用系统性能的方法
Achra et al. Performance analysis of MIMO OFDM system for different modulation schemes under various fading channels
Barros et al. Comparison of Orthogonal Frequency-Division Multiplexing and ON–OFF Keying in Direct-Detection Multimode Fiber Links
CN110661576A (zh) 无线光通信系统中基于im-dd的自适应偏置ofdm调制方法
Krishna et al. Image transmission through OFDM system under the influence of AWGN channel
Zhu et al. Pre-equalization and bandwidth limitation for a 100-G-Baud 32 QAM all-silicon transmitter
KR20230173924A (ko) Ofdm 통신 링크의 간섭 제거를 위한 전자회로 시스템
CN106230766A (zh) 可见光通信的综合自适应传输方法
JP2011015350A (ja) 光伝送装置および光伝送方法
Suryani et al. Implementation and performance evaluation of orthogonal frequency division multiplexing (OFDM) using WARP
CN107896205B (zh) 一种ofdm系统中的数字低噪放方法
KR20060087346A (ko) 직교 주파수 분할 다중화 방식의 무선 통신 시스템에서자동 이득 조정 장치 및 방법
CN104486274A (zh) 一种多天线单载波频分多址系统的信号传输方法
Kosanyakun et al. A study of insufficient cyclic prefix by using precoding for MIMO-OFDM systems
Chen et al. Channel-independent signal processing for high-speed VLC systems
KR102346845B1 (ko) 다중 레벨 브레이드 신호법을 이용한 송수신 장치 및 그 동작 방법
JPWO2007013361A1 (ja) 信号処理装置および信号処理方法
CN110474662B (zh) 一种mimo无线通信解调接收方法及系统

Legal Events

Date Code Title Description
E902 Notification of reason for refusal