KR20230166816A - 전력 손실에도 안정적으로 동작할 수 있는 서버 장치 및 이의 동작 방법 - Google Patents

전력 손실에도 안정적으로 동작할 수 있는 서버 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20230166816A
KR20230166816A KR1020220100847A KR20220100847A KR20230166816A KR 20230166816 A KR20230166816 A KR 20230166816A KR 1020220100847 A KR1020220100847 A KR 1020220100847A KR 20220100847 A KR20220100847 A KR 20220100847A KR 20230166816 A KR20230166816 A KR 20230166816A
Authority
KR
South Korea
Prior art keywords
memory
server device
memory module
main power
detection signal
Prior art date
Application number
KR1020220100847A
Other languages
English (en)
Inventor
허성철
진상화
오화석
김범준
정명준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US18/167,263 priority Critical patent/US20230384847A1/en
Priority to EP23168192.5A priority patent/EP4286988A1/en
Priority to CN202310591614.0A priority patent/CN117148942A/zh
Publication of KR20230166816A publication Critical patent/KR20230166816A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

전력 손실에도 안정적으로 동작할 수 있는 서버 장치 및 이의 동작 방법이 개시된다. 본 발명의 실시예에 따른 서버 장치는, 호스트 시스템; 다수의 메모리 모듈; 상기 호스트 시스템으로부터 공급되는 상기 주 전원을 상기 다수의 메모리 모듈에 전달하는 백플레인(backplane); 및 상기 백플레인에 연결되고, 상기 다수의 메모리 모듈에 제1 보조 전원을 공급하는 적어도 하나의 교체 가능한 배터리 모듈;을 포함하고, 상기 다수의 메모리 모듈은, 휘발성 메모리; 비휘발성 메모리; 및 상기 주 전원의 전력 손실이 발생하는 경우에, 상기 배터리 모듈로부터 공급되는 상기 제1 보조 전원으로 상기 휘발성 메모리의 데이터를 유지시키거나 상기 비휘발성 메모리로 플러싱(flushing) 시키는 메모리 모듈 컨트롤러;를 포함한다.

Description

전력 손실에도 안정적으로 동작할 수 있는 서버 장치 및 이의 동작 방법 {Server device capable of stably operating in spite of power loss and operating method thereof}
본 발명은 서버 장치 및 이의 동작 방법에 관한 것으로, 전력 손실에도 안정적으로 동작할 수 있는 서버 장치 및 이의 동작 방법에 관한 것이다.
데이터 소비량이 늘어나고 데이터 보안에 대한 요구가 늘어남에 따라 서버 장치에서의 데이터 처리 용량 또는 성능을 높이는 것이 중요한 화두가 되고 있다. 또한, 서버 장치를 구성하는 데이터 저장 또는 데이터 처리를 수행하는 기능 모듈 또는 기능 블록의 용량 및 성능이 증가함에 따라, 각 모듈 또는 블록이 동작하는데 소모되는 전력도 증가되고 있다.
이에, 서버 장치의 동작 중 기능 모듈 또는 기능 블록에 전력 손실 등 전력 문제가 야기되는 경우, 빠른 전력 복구 및 전력 손실로부터 데이터를 보호할 수 있는 조치가 요구된다.
본 발명은 상술한 과제를 해결하기 위한 것으로서,　전력 손실에도 안정적으로 동작할 수 있는 서버 장치 및 이의 동작 방법을 제공하고자 한다.
상기 기술적 과제를 해결하기 위한 본 발명의 실시예에 따른 서버 장치는, 호스트 시스템; 다수의 메모리 모듈; 상기 호스트 시스템으로부터 공급되는 상기 주 전원을 상기 다수의 메모리 모듈에 전달하는 백플레인(backplane); 및 상기 백플레인에 연결되고, 상기 다수의 메모리 모듈에 제1 보조 전원을 공급하는 적어도 하나의 교체 가능한 배터리 모듈;을 포함하고, 상기 다수의 메모리 모듈은, 휘발성 메모리; 비휘발성 메모리; 및 상기 주 전원의 전력 손실이 발생하는 경우에, 상기 배터리 모듈로부터 공급되는 상기 제1 보조 전원으로 상기 휘발성 메모리의 데이터를 유지시키거나 상기 비휘발성 메모리로 플러싱(flushing) 시키는 메모리 모듈 컨트롤러;를 포함한다.
상기 배터리 모듈은, 상기 제1 보조 전원을 생성하는 제1 충전 회로; 상기 주 전원의 전력 손실을 검출하여 제1 검출 신호로 출력하는 제1 PLP(Power Loss Protection) 블록; 및 상기 제1 검출 신호에 응답하여, 상기 제1 충전 회로를 상기 백플레인에 연결하는 제1 스위치;를 포함할 수 있다.
상기 다수의 메모리 모듈은, 상기 주 전원의 전력 손실을 검출하여 제2 검출 신호로 출력하는 제2 PLP 블록; 및 상기 제2 검출 신호에 응답하여, 제2 보조 전원을 생성하는 제2 충전 회로;를 더 포함하고, 상기 메모리 모듈 컨트롤러는, 상기 제1 보조 전원 및 상기 제2 보조 전원 중 적어도 하나의 보조 전원으로, 상기 휘발성 메모리의 데이터를 유지시키거나 상기 비휘발성 메모리로 플러싱 시킬 수 있다.
상기 다수의 메모리 모듈은, 상기 주 전원의 전력 손실을 검출하여 제2 검출 신호로 출력하는 제2 PLP 블록;을 더 포함하고, 상기 호스트 시스템은, 상기 제2 검출 신호에 응답하여, 상기 다수의 메모리 모듈 중 상기 제2 검출 신호를 출력하는 메모리 모듈에 상기 주 전원의 공급이 차단되도록 제어할 수 있다.
상기 다수의 메모리 모듈은, 상기 제2 검출 신호에 응답하여, 상기 비휘발성 메모리, 상기 휘발성 메모리 및 상기 메모리 모듈 컨트롤러에 제2 보조 전원을 더 공급하는 제2 충전 회로;를 더 포함하고, 상기 메모리 모듈 컨트롤러는, 상기 제1 보조 전원 및 상기 제2 보조 전원 중 적어도 하나의 보조 전원으로, 상기 휘발성 메모리의 데이터를 유지시키거나 상기 비휘발성 메모리로 플러싱 시킬 수 있다.
상기 메모리 모듈 컨트롤러는 상기 주 전원의 전력 복구가 이루어진 후, 상기 비휘발성 메모리로 플러싱된 데이터를 다시 상기 휘발성 메모리로 로딩하는 동작을 수행할 수 있다.
상기 다수의 메모리 모듈 중 적어도 하나의 메모리 모듈은, 상기 비휘발성 메모리 또는 상기 휘발성 메모리에 저장된 데이터에 대한 연산 동작을 수행하는 FPGA(Field Programmable Gate Arrays);를 더 포함할 수 있다.
상기 다수의 메모리 모듈 중 적어도 하나의 메모리 모듈은, 상기 호스트 시스템의 주 메모리를 통하지 아니하고 상기 호스트 시스템의 주 컨트롤러가 처리하는 데이터를 송수신하는 인터페이스;를 더 포함할 수 있다.
상기 백플레인은, 상기 호스트 시스템과 상기 다수의 메모리 모듈을 전기적으로 연결하는 다수의 메모리 모듈 커넥터; 및 상기 호스트 시스템 또는 상기 다수의 메모리 모듈과 상기 배터리 모듈을 전기적으로 연결하는 적어도 하나의 배터리 모듈 커넥터;을 포함할 수 있다.
상기 백플레인은, 다수의 메모리 모듈 커넥터;를 포함하고, 상기 다수의 메모리 모듈과 상기 배터리 모듈은 각각, 상기 다수의 메모리 모듈 커넥터 중 대응되는 메모리 모듈 커텍터에 연결될 수 있다.
상기 배터리 모듈로부터 상기 다수의 메모리 모듈로 상기 제1 보조 전원을 전달하는 보조 전원선;이 더 포함될 수 있다.
상기 배터리 모듈로부터 생성되는 제1 검출 신호 또는 상기 다수의 메모리 모듈로부터 생성되는 제2 검출 신호에 응답하여, 상기 주 전원 및 상기 제1 보조 전원 중 하나를 상기 메모리 모듈에 공급하는 스위칭 블록;이 더 포함될 수 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 실시예에 따른 서버 장치는,
호스트 시스템; 상기 호스트 시스템과 주 전원과 신호를 인터페이스하는 다수의 SSD 커넥터(Solid State Drive connector)를 포함하는 백플레인(backplane); 상기 다수의 SSD 커넥터 중 장착되는 SSD 커넥터를 통해 상기 주 전원을 공급받는 다수의 SSD(Solid State Drive); 및 상기 백플레인에 연결되고, 제1 PLP(Power Loss Protection) 블록을 포함하여, 상기 주 전원의 전력 손실이 SPO(Sudden Power Off)에 이르는 경우 제1 보조 전원을 상기 다수의 SSD에 공급하는 적어도 하나의 배터리 모듈;을 포함한다.
상기 제1 PLP 블록은, 상기 주 전원의 전력 손실이 SPO에 이르는 경우 제1 검출 신호를 생성하고, 상기 호스트 시스템은, 상기 제1 검출 신호에 응답하여 상기 다수의 SSD 커넥터 중 대응되는 SSD 커넥터로의 상기 주 전원의 공급이 차단되도록 제어하는 베이스보드 관리 컨트롤러;를 포함할 수 있다.
상기 배터리 모듈은, 상기 다수의 SSD 커넥터 중 대응되는 SSD 커넥터에 장착될 수 있다.
상기 다수의 SSD 중 적어도 하나는, 상기 주 전원의 전력 손실 여부를 검출하는 제2 PLP 블록; 및 상기 제2 PLP 의 검출 결과에 응답하여, 제2 보조 전원을 생성하는 충전 회로;를 더 포함할 수 있다.
상기 제1 보조 전원은, 상기 백플레인 또는 보조 전원선을 통해 상기 다수의 SSD에 공급될 수 있다.
백플레인백플레인상기 호스트 시스템으로부터 상기 배터리 모듈로 상기 주 전원이 공급되는 주 전원선;이 더 포함되고, 상기 배터리 모듈은, 상기 주 전원선을 통해 상기 호스트 시스템과 연결되고, 상기 백플레인을 통해 상기 제1 보조 전원을 상기 다수의 메모리 모듈에 공급할 수 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 실시예에 따른 서버 장치의 동작 방법은, 메모리 모듈로 주 전원을 공급하는 단계; 상기 메모리 모듈 및 배터리 모듈 중 적어도 하나에 구비되는 PLP(Power Loss Protection) 블록에서 상기 주 전원의 전력 손실을 모니터링하는 단계; 및 상기 주 전원의 전력 손실이 제1 기준값 이상인 경우, 상기 배터리 모듈에서 생성되는 제1 보조 전원을 상기 메모리 모듈에 공급하는 단계;를 포함한다.
상기 주 전원을 공급하는 단계, 상기 주 전원의 전력 손실을 모니터링하는 단계 및 상기 제1 보조 전원을 상기 메모리 모듈에 공급하는 단계 중 적어도 하나의 단계와 동시 또는 순차적으로 수행되는, 상기 배터리 모듈의 불량을 검출하는 단계;가 더 포함될 수 있다.
본 발명의 서버 장치 및 이의 동작 방법에 의하면, 손실된 전력을 보충할 수 있는 배터리 모듈을 구비함으로써, 서버 장치의 동작 중에 전력 손실 상황이 발생하더라도 서버 장치가 안정적으로 동작할 수 있다.
도 1은 본 발명의 실시예에 따른 서버 장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 서버 장치의 동작 방법을 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 배터리 모듈에 PLP 블록이 구비되는 서버 장치를 나타내는 도면이다.
도 4는 도 3의 서버 장치에서 제1 보조 전원을 메모리 모듈에 공급하는 방법을 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 보조 전원선이 더 구비되는 서버 장치를 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 메모리 모듈에 PLP 블록이 구비되는 서버 장치를 나타내는 도면이다.
도 7은 본 발명의 실시예에 따른 보조 전원선이 더 구비되는 서버 장치를 나타내는 도면이다.
도 8은 본 발명의 실시예에 따른 메모리 모듈에서 제2 보조 전원이 생성되는 서버 장치를 나타내는 도면이다.
도 9는 도 8의 서버 장치에서 제1 보조 전원을 메모리 모듈에 공급하는 방법을 나타내는 도면이다.
도 10은 본 발명의 실시예에 따른 메모리 모듈 및 배터리 모듈에 각각 PLP 블록이 구비되는 서버 장치를 나타내는 도면이다.
도 11은 도 10의 서버 장치에서 제1 보조 전원을 메모리 모듈에 공급하는 방법을 나타내는 도면이다.
도 12는 본 발명의 실시예에 따른 스위칭 블록이 더 구비되는 서버 장치를 나타내는 도면이다.
도 13는 본 발명의 실시예에 따른 서버 장치의 일 측면을 나타내는 도면이다.
도 14는 본 발명의 실시예에 따른 배터리 모듈의 불량을 검출하는 단계를 나타내는 도면이다.
도 15 및 도 16은 각각, 본 발명의 실시예에 따른 주 전원선과 연결되는 배터리 모듈을 구비되는 서버 장치를 나타내는 도면이다.
이하에서,　본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로,　본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시예에 따른 서버 장치를 나타내는 도면이고, 도 2는 본 발명의 실시예에 따른 서버 장치의 동작 방법을 나타내는 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 서버 장치(100) 및 서버 장치의 동작 방법(200)에 의하면, 메모리 모듈(MMD)에 공급되는 주 전원(MPW)이 손실되는 경우, 배터리 모듈(BMD)에서 제1 보조 전원(APW1)을 메모리 모듈(MMD)에 공급함으로써, 전력 손실 상황이 발생하더라도 안정적인 동작이 수행될 수 있다.
본 발명의 실시예에 따른 서버 장치(100)는 전력 손실 상황이 발생하더라도 안정적으로 동작할 수 있기 위해, 호스트 시스템(HSY), 백플레인(backplane, BPL), 다수의 메모리 모듈 커넥터(CNT), 메모리 모듈(MMD) 및 배터리 모듈(BMD)을 포함한다. 본 발명의 실시예에 따른 서버 장치의 동작 방법(200)은 전력 손실 상황이 발생하더라도 안정적으로 동작할 수 있기 위해, 메모리 모듈로 주 전원을 공급하는 단계(S220), 주 전원의 전력 손실을 모니터링하는 단계(S240) 및 주 전원의 전력 손실이 발생하는 경우 배터리 모듈에서 생성되는 제1 보조 전원을 메모리 모듈에 공급하는 단계(S260)를 포함한다.
본 발명의 실시예에 따른 서버 장치(100)는 본 발명의 실시예에 따른 서버 장치의 동작 방법(200)으로 동작할 수 있다. 또한, 본 발명의 실시예에 따른 서버 장치의 동작 방법(200)은 본 발명의 실시예에 따른 서버 장치(100)에서 실행될 수 있다. 그러나, 이에 한정되는 것은 아니다. 본 발명의 실시예에 따른 서버 장치(100)는 다른 동작 방법으로 동작할 수 있고, 본 발명의 실시예에 따른 서버 장치의 동작 방법(200)은 다른 서버 장치에서 실행될 수 있다. 다만, 이하에서는 설명의 편의를 위해, 본 발명의 실시예에 따른 서버 장치(100)가 본 발명의 실시예에 따른 서버 장치의 동작 방법(200)으로 동작하고, 본 발명의 실시예에 따른 서버 장치의 동작 방법(200)이 본 발명의 실시예에 따른 서버 장치(100)에서 실행되는 예에 한하여 기술한다.
계속해서 도 1 및 도 2를 참조하면, 다수의 메모리 모듈 커넥터(CNT)는 호스트 시스템(HSY)과 전기적으로 연결된다.
도 1은 호스트 시스템(HSY)과 백플레인(BPL), 그리고 백플레인(BPL)과 각각의 메모리 모듈(MMD) 사이에 한 쌍의 전원 배선 및 신호 배선이 연결되는 예를 도시하고 있다. 전원 배선을 통해 주 전원(MPW)이 공급되고, 신호 배선을 통해 신호(XSG)가 송수신 될 수 있다. 신호(XSG)는 신호, 데이터 또는 커맨드를 포함하는 개념일 수 있다.
이때, 호스트 시스템(HSY)에 구비되는 주 컨트롤러의 개수에 따라 전원 배선 및 신호 배선의 쌍의 개수가 달라질 수 있다. 예를 들어, 호스트 시스템(HSY)에 2개의 주 컨트롤러가 구비되는 경우, 호스트 시스템(HSY)과 백플레인(BPL), 그리고 백플레인(BPL)과 각각의 메모리 모듈 커넥터(CNT) 사이는 두 쌍의 전원 배선 및 신호 배선으로 연결될 수 있다.
메모리 모듈(MMD)은 백플레인(BPL)을 통해 호스트 시스템(HSY)으로부터 주 전원(MPW)이 공급된다(S220). 백플레인(BPL)에는 각각의 메모리 모듈(MMD)이 장착되는 다수의 메모리 모듈 커넥터(미도시)가 포함될 수 있다. 메모리 모듈(MMD)과 메모리 모듈 커넥터의 연결에 대한 더 자세한 사항은 후술된다.
메모리 모듈(MMD)은 비휘발성 메모리(NVM), 휘발성 메모리(VM) 및 메모리 모듈 컨트롤러(MMCT)를 포함할 수 있다.
비휘발성 메모리(NVM)는 낸드 플래시 메모리(NAND Flash Memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR Flash Memory), 저항성 램 (Resistive Random Access Memory, RRAM), 상변화 메모리(Phase-Change Random Access Memory, PRAM), 자기저 항 메모리(Magnetoresistive Random Access Memory, MRAM), 강유전체 메모리(Ferroelectric Random Access Memory, FRAM), 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory, STT-RAM) 등을 포함할 수 있으며, 이들의 조합을 포함할 수 있다.
휘발성 메모리(VM)는 비휘발성 메모리(NVM)로의 데이터 기입 또는 독출 동작에 사용되거나, 호스트 시스템(HSY)의 주 컨트롤러(MCTL)가 요청을 처리하는 중에 사용되는 버퍼 메모리 또는 캐시 메모리로 동작할 수 있다. 휘발성 메모리(VM)는DRAM(Dynamic Random Access Memory), HBM(High Bandwidth Memory) 및 SRAM(Static　Random Access Memory) 중 적어도 하나로 구현될 수 있다.
메모리 모듈 컨트롤러(MMCT)는, 주 전원(MPW)에 대한 전력 손실이 발생하는 경우, 제1 보조 전원(APW1)을 사용하여, 휘발성 메모리(VM)의 데이터를 유지시키거나 비휘발성 메모리(NVM)로 플러싱 시킬 수 있다. 주 전원(MPW)에 대한 전력 손실이 발생하는 경우, 예를 들어, 주 전원(MPW)에 대한 전력 손실이 제1 기준값 이상인 경우, 서버 장치(100)는 이상 모드(abnormal mode)로 동작할 수 있다. 이상 모드에서 휘발성 메모리(VM)의 데이터가 변질 또는 손실될 수 있다.
따라서, 이상 모드에서 메모리 모듈 컨트롤러(MMCT)는 제1 보조 전원(APW1)을 사용하여 휘발성 메모리(VM)의 데이터를 유지시킬 수 있다. 예를 들어, 메모리 모듈 컨트롤러(MMCT)는 제1 보조 전원(APW1)을 사용하여 리프레시 동작을 수행할 수 있다.
나아가, 주 전원(MPW)에 대한 전력 손실이 SPO(Sudden Power Off) 상황에 이르게 되면, 즉 주 전원(MPW)에 대한 전력 손실이 제1 기준값 이상인 상태가 제1 기준 시간 이상 지속되는 경우, 메모리 모듈 컨트롤러(MMCT)는 휘발성 메모리(VM)의 데이터를 비휘발성 메모리(NVM)로 플러싱 할 수 있다. 비휘발성 메모리(NVM)로 플러싱 된 데이터는 추후 전력 복구가 이루어진 후 다시 휘발성 메모리(VM)로 로딩되어 기존 동작이 연속하여 처리될 수 있다. 이를 통해, 본 발명의 실시예에 따른 서버 장치(100)는 데이터 무결성을 실현할 수 있다.
제1 보조 전원(APW1)은 배터리 모듈(BMD)에서 공급될 수 있다. 배터리 모듈(BMD)은 적어도 하나 이상으로 구비되고, 백플레인(BPL)에 연결되며, 교체 가능할 수 있다.
백플레인(BPL)에는 적어도 하나의 배터리 모듈(BMD)이 장착되는 적어도 하나의 배터리 모듈 커넥터(미도시)가 포함될 수 있다. 이때, 적어도 하나의 배터리 모듈(BMD)은 메모리 모듈(MMD)이 장착 가능한 메모리 모듈 커넥터에 장착될 수 있다. 배터리 모듈(BMD)의 백플레인(BPL)에 대한 더 자세한 사항은 후술된다. 본 발명의 실시예에 따른 서버 장치(100)의 배터리 모듈(BMD)은 백플레인(BPL)에 탈장착됨에 따라, 불량의 배터리 모듈(BMD)를 빠르고 용이하게 교체할 수 있어 서버 장치(100)의 안정성을 향상시킬 수 있다.
전술된 바와 같이, 메모리 모듈(MMD) 및 배터리 모듈(BMD)은 다양한 개수로 구비될 수 있다. 이때, 본 발명의 실시예에 따른 서버 장치(100)에 구비되는 메모리 모듈(MMD) 및 배터리 모듈(BMD)의 개수는, 서버 장치(100)에 요구되는 메모리 용량 및 배터리 용량에 대응될 수 있다.
예를 들어, 본 발명의 실시예에 따른 서버 장치(100)가 2U Rack 서버 장치로 그 요구되는 전력이 1.2 KW이고, 각각의 메모리 모듈(MMD)이 PB(petabyte) SSD 2.0으로 총 20개 구비되는 경우, 배터리 모듈(BMD)은 20개의 메모리 모듈(MMD)에서 후술되는 데이터 플러싱(flushing) 동작을 안정적으로 수행할 수 있는 제1 보조 전원(APW1)을 생성할 수 있는 개수로 구비될 수 있다. 이 경우, 각각 용량이 120 Wh인 배터리 모듈(BMD)이 2개로 구비될 수 있다. 나아가, 배터리 모듈(BMD)은 서버 장치(100)가 일정 시간 동안 메모리 모듈(MMD)의 데이터를 유지할 수 있는 용량 또는 개수로 구비될 수 있다. 상기 예에서, 서버 장치(100)가 1 시간 동안 백업(backup) 동작을 수행할 수 있기 위해, 각각 용량이 120 Wh인 배터리 모듈(BMD)이 10개로 구비될 수 있다. 다만, 이때 메모리 모듈(MMD)의 개수는 서버 장치(100)의 드라이브 베이(drive bay)의 슬롯 개수에 따라 조절될 수 있다.
배터리 모듈(BMD)은 메모리 모듈(MMD)에 공급되는 주 전원(MPW)의 전력 손실이 발생하는 경우 메모리 모듈(MMD)에 제1 보조 전원(APW1)을 공급한다(S260). 메모리 모듈(MMD)에 공급되는 주 전원(MPW)의 전력 손실이 발생하였는지는 메모리 모듈(MMD) 또는 배터리 모듈(BMD)에 구비되는 PLP(Power Loss Protection) 블록에 의해 모니터링 될 수 있다(S240). 이에 대하여 자세히 설명한다.
도 3은 본 발명의 실시예에 따른 배터리 모듈에 PLP 블록이 구비되는 서버 장치를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시예에 따른 서버 장치(100)는 다수의 메모리 모듈 커넥터(CNT), 메모리 모듈(MMD) 및 배터리 모듈(BMD)을 포함한다.
다수의 메모리 모듈 커넥터(CNT)는 백플레인(backplane, BPL)에 포함될 수 있다.
도 3은 호스트 시스템(HSY)은 2개의 주 컨트롤러(MCTL)를 포함하고, 각각의 주 컨트롤러(MCTL)가 한 쌍의 전원 배선 및 신호 배선을 통해 주 전원(MPW) 및 신호(XSG)를 백플레인(BPL)에 인가하거나 백플레인(BPL)으로부터 수신하는 예를 도시하고 있다. 이때, 각각의 주 컨트롤러(MCTL)는 2개의 주 메모리(MMEM)를 포함할 수 있다. 다만, 이에 한정되지 아니하고, 주 컨트롤러(MCTL) 및 주 메모리(MMEM)의 개수는 다양하게 구비될 수 있다.
또한, 본 발명의 실시예에 따른 호스트 시스템(HSY)은 베이스보드 관리 컨트롤러(Baseboard Management Controller, BMC)을 더 포함할 수 있다. 베이스보드 관리 컨트롤러(BMC)는 메모리 모듈(MMD) 또는 배터리 모듈(BMD)의 물리적 상태에 대한 모니터링을 담당할 수 있다. 예를 들어, 메모리 모듈(MMD) 또는 배터리 모듈(BMD)이 후술되는 동작을 통해 주 전원(MPW)에 대한 전력 손실과 관련된 검출 신호를 호스트 시스템(HSY)에 전송하는 경우, 베이스보드 관리 컨트롤러(BMC)에 의해 대응되는 동작이 제어될 수 있다.
주 컨트롤러(MCTL) 및 베이스보드 관리 컨트롤러(BMC)는 메인 보드(MBD) 상에 위치하여 메인 보드(MBD)의 배선을 통해 주 전원(MPW)이 인가되거나 대응되는 신호(XSG)를 송수신할 수 있다. 호스트 시스템(HSY)은 전원 케이블 등으로 연결되는 파워 서플라이(power supply)를 통해 주 전원(MPW)을 공급받아 백플레인(BPL)에 전달할 수 있다.
각각의 메모리 모듈(MMD)은 다수의 메모리 모듈 커넥터(CNT) 중 대응되는 메모리 모듈 커넥터에 연결될 수 있다. 예를 들어, 제1 메모리 모듈(MMD1)이 제1 메모리 모듈 커넥터(CNT1)에 연결되고, 제2 메모리 모듈(MMD2)이 제2 메모리 모듈 커넥터(CNT2)에 연결될 수 있다.
메모리 모듈(MMD)의 인터페이스 규격에 따라 대응되는 메모리 모듈 커넥(CNT)터가 달리 구비될 수 있다. 예를 들어, 제1 메모리 모듈(MMD)이 SSD(Solid State Drive)인 경우, 제1 메모리 모듈 커넥터(CNT1)는 PCIe(Peripheral Component Interconnect Express) 또는 NVMe(non-volatile memory express) 표준에 따른 인터페이스를 지원할 수 있다. 또는, 제1 메모리 모듈(MMD1)이 CXL DRAM(Compute Express Link DRAM)일 경우, 제1 메모리 모듈 커넥터(CNT1)는 CXL 표준에 따른 인터페이스를 지원할 수 있다.
본 발명의 실시예에 따른 메모리 모듈(MMD)은 n(n은 양의 정수)개의 비휘발성 메모리(NVM) 및 m(m은 양의 정수)개의 휘발성 메모리(VM)를 포함할 수 있다.
본 발명의 실시예에 따른 메모리 모듈(MMD)은 비휘발성 메모리(NVM)의 개수가 휘발성 메모리(VM)의 개수보다 많을 수 있다. 즉, n이 m보다 클 수 있다. 예를 들어, 본 발명의 실시예에 따른 메모리 모듈(MMD)은 SSD 또는 Smart SSD로 구비될 수 있다. 본 발명의 실시예에 따른 메모리 모듈(MMD)이 Smart SSD인 경우, 비휘발성 메모리(NVM) 또는 휘발성 메모리(VM)에 저장된 데이터에 대한 연산 동작을 수행하는 FPGA(Field Programmable Gate Arrays, 미도시)가 더 포함될 수 있다.
또는, 본 발명의 실시예에 따른 메모리 모듈(MMD)은 비휘발성 메모리(NVM)의 개수가 휘발성 메모리(VM)의 개수보다 적을 수 있다. 즉, n이 m보다 작을 수 있다. 예를 들어, 본 발명의 실시예에 따른 메모리 모듈(MMD)은 CXL DRAM일 수 있다. 이때, 본 발명의 실시예에 따른 메모리 모듈(MMD)은 CXL 인터페이스를 통해, 호스트 시스템(HSY)의 주 메모리(MMEM)를 통하지 아니하고 호스트 시스템(HSY)의 주 컨트롤러(MCTL)가 처리하는 데이터를 메모리 모듈(MMD)의 휘발성 메모리(VM)에 기입하거나 휘발성 메모리(VM)로부터 독출할 수 있다.
또는, 본 발명의 실시예에 따른 메모리 모듈(MMD)은 다양한 종류로 구비될 수 있다. 예를 들어, 본 발명의 실시예에 따른 메모리 모듈(MMD)은 제1 메모리 모듈(MMD1) 및 제2 메모리 모듈(MMD2)을 포함할 수 있다. 제1 메모리 모듈(MMD1)은 호스트 시스템(HSY)의 주 메모리(MMEM)를 통해 호스트 시스템(HSY)의 주 컨트롤러(MCTL)가 처리하는 데이터를 송수신할 수 있다. 예를 들어, 제1 메모리 모듈(MMD1)은 SSD 또는 Smart SSD 등으로 구비될 수 있다. 제2 메모리 모듈(MMD2)은 호스트 시스템(HSY)의 주 메모리(MMEM)를 통하지 아니하고 호스트 시스템(HSY)의 주 컨트롤러(MCTL)가 처리하는 데이터를 송수신할 수 있다. 제2 메모리 모듈(MMD2)은 CXL DRAM 등으로 구비될 수 있다. 본 발명의 실시예에 따른 메모리 모듈(MMD)은 호스트 시스템(HSY)과의 인터페이스를 위해 상기와 같이 대응되는 인터페이스 포트(예를 들어, PCIe 포트, CXL 포트)를 포함할 수 있다.
상기 예들에서, 본 발명의 실시예에 따른 메모리 모듈(MMD)의 비휘발성 메모리(NVM)는 planer NAND 또는 VNAND(vertical NAND) 플래시 메모리로 구비되고, 휘발성 메모리(VM)는 DRAM 또는 HBM으로 구비될 수 있다. 나아가, 본 발명의 실시예에 따른 메모리 모듈(MMD)은 비휘발성 메모리(NVM)와 휘발성 메모리(VM)가 같은 개수로 구비되거나, 휘발성 메모리(VM)가 구비되지 아니할 수도 있다.
계속해서 도 3을 참조하면, 본 발명의 실시예에 따른 서버 장치(100)는, 주 전원(MPW)에 대한 전력 손실 여부에 대한 모니터링이 배터리 모듈(BMD)에서 수행될 수 있다.
본 발명의 실시예에 따른 배터리 모듈(BMD)은 2개로 구비되어 각각 제a 메모리 모듈 커넥터(CNTa) 및 제a+1 메모리 모듈 커넥터(CNTa+1)에 장착될 수 있다. 제a 메모리 모듈 커넥터(CNTa) 및 제a+1 메모리 모듈 커넥터(CNTa+1)의 전원 핀(미도시)를 통해 주 전원(MPW)이 배터리 모듈(BMD)로 공급되고, 배터리 모듈(BMD)로부터 제1 보조 전원(APW1)을 공급받을 수 있다. 예를 들어, 제a 메모리 모듈 커넥터(CNTa) 및 제a+1 메모리 모듈 커넥터(CNTa+1)가 PCIe SFF-8639 표준을 지원하는 경우, P13 내지 P15 중 대응되는 전원 핀를 통해 주 전원(MPW) 또는 제1 보조 전원(APW1)이 공급될 수 있다. 도 3은 주 전원(MPW)이 배터리 모듈(BMD)로 공급되는 방향을 도시하지는 아니하였으나, 배터리 모듈(BMD)이 제a 메모리 모듈 커넥터(CNTa) 및 제a+1 메모리 모듈 커넥터(CNTa+1)로 제1 보조 전원(APW1)을 공급하는 전원 핀과 동일한 전원 핀 또는 상이한 전원 핀을 통해, 주 전원(MPW)이 배터리 모듈(BMD)로 공급될 수 있음은 명확하다. 이하, 동일하다.
각각의 배터리 모듈(BMD)은 제1 보조 전원(APW1)을 공급하는 메모리 모듈(MMD)을 달리할 수 있다. 예를 들어, 2개의 배터리 모듈(BMD) 중 하나가 제1 내지 제a-1 메모리 모듈(MMDa-1)에 제1 보조 전원(APW1)을 공급하고, 다른 하나는 나머지 메모리 모듈에 제1 보조 전원(APW1)을 공급할 수 있다.
각각의 배터리 모듈(BMD)은 제1 충전 회로(CU1), 제1 PLP 블록(PLP1) 및 제1 스위치(SW1)를 포함할 수 있다.
제1 충전 회로(CU1)는 제1 보조 전원(APW1)을 생성할 수 있다. 제1 충전 회로(CU1)는 요구되는 제1 보조 전원(APW1)의 레벨에 대응되는 다수의 전해 커패시터(미도시)를 포함할 수 있다.
제1 PLP 블록(PLP1)은 주 전원(MPW)의 전력 손실을 검출하여 제1 검출 신호(XDT1)로 출력할 수 있다. 제1 PLP 블록(PLP1)은 배터리 모듈(BMD)이 장착되는 메모리 모듈 커넥터, 예를 들어 제a 메모리 모듈 커넥터(CNTa) 또는 제a+1 메모리 모듈 커넥터(CNTa+1)의 전원 핀을 통해 인가되는 주 전원(MPW)의 전압 레벨을 검출하여 주 전원(MPW)의 전력 손실 여부를 확인할 수 있다.
예를 들어, 제1 PLP 블록(PLP1)은 VDT(voltage detector)를 포함하여 주 전원(MPW)의 전력 손실 여부 또는 손실 정도를 검출할 수 있다. 예를 들어, 제1 PLP 블록(PLP1)은 주 전원(MPW)이 5 V에서 4 V로 떨어지는 경우 활성화되고, 주 전원(MPW)이 NAND 플래시 메모리가 쓰기 방지 모드로 진입하는 전압(예를 들어, 2.3 V)으로 떨어지기 전에 제1 검출 신호(XDT1)를 출력할 수 있다.
제1 스위치(SW1)는 제1 검출 신호(XDT1)에 응답하여 제1 충전 회로(CU1)와 배터리 모듈(BMD)이 장착되는 메모리 모듈 커넥터, 예를 들어 제a 메모리 모듈 커넥터(CNTa) 또는 제a+1 메모리 모듈 커넥터(CNTa+1)를 연결할 수 있다.
도 4는 도 3의 서버 장치에서 제1 보조 전원을 메모리 모듈에 공급하는 방법을 나타내는 도면이다.
도 3 및 도 4를 참조하면, 제1 보조 전원(APW1)을 메모리 모듈(MMD)에 공급함에 있어(S260), 다음과 같은 단계가 포함될 수 있다.
먼저, 제1 PLP 블록(PLP1)에 의해 제1 검출 신호(XDT1)가 생성될 수 있다(S262-1). 제1 검출 신호(XDT1)에 응답하는 제1 스위치(SW1)에 의해, 제1 보조 전원(APW1)이 배터리 모듈(BMD)이 연결되는 메모리 모듈 커넥터(CNTa 또는 CNTa+1)에 인가될 수 있다.
이와 동시에 또는 일정 시간을 두고 순차적으로, 제1 검출 신호(XDT1)는 호스트 시스템(HSY)에 전달될 수 있다(S262-2). 제1 검출 신호(XDT1)는 호스트 시스템(HSY)로 전달될 수 있다. 제1 검출 신호(XDT1)는 배터리 모듈(BMD)이 장착되는 메모리 모듈 커넥터, 예를 들어 제a 메모리 모듈 커넥터(CNTa) 또는 제a+1 메모리 모듈 커넥터(CNTa+1)의 신호 핀을 통해 호스트 시스템(HSY)에 전달될 수 있다. 또는, 제1 검출 신호(XDT1)는 본 발명의 실시예에 따른 배터리 모듈(BMD)에 대해 SMBUS(System Management Bus) 또는 I2C(Inter-Integrated Circuit) 인터페이스가 지원되는 경우, 해당 인터페이스 규격상의 일종의 신호 또는 커맨드로 호스트 시스템(HSY)에 전달될 수 있다. 호스트 시스템(HSY)에 전달되는 제1 검출 신호(XDT1)는 주 컨트롤러(MCTL)에 의해 처리될 수 있다.
또는, 호스트 시스템(HSY)에 전달되는 제1 검출 신호(XDT1)는 베이스보드 관리 컨트롤러(BMC)에 의해 처리될 수 있다. 예를 들어, 제1 검출 신호(XDT1)가 SMBUS 인터페이스를 통해 호스트 시스템(HSY)에 전달되는 경우, 예를 들어, 제a 메모리 모듈 커넥터(CNTa) 또는 제a+1 메모리 모듈 커넥터(CNTa+1)의 "SMBDATA　pin"을 통해 전달되는 경우, 제1 검출 신호(XDT1)는 베이스보드 관리 컨트롤러(BMC)로 직접 전달될 수 있다. 또는, 제1 검출 신호(XDT1)가 SMBUS 인터페이스를 통해 호스트 시스템(HSY)에 전달되는 경우, 명령어의 형태(예를 들어, "SMBCMD")로 호스트 시스템(HSY)에 전달될 수 있다.
이때, 제1 검출 신호(XDT1)는 배터리 모듈(BMD)이 장착되는 메모리 모듈 커넥터(CNTa 또는 CNTa+1)를 거쳐, 백플레인(BPL)에 의해, 대응되는 신호(XSG)로 호스트 시스템(HSY)에 전달될 수 있다. 이하에서 설명되는, 메모리 모듈(MMD) 또는 배터리 모듈(BMD)의 PLP 블록에서 생성하는 신호도 상기의 방식을 통해 호스트 시스템(HSY)으로 전달되어 처리될 수 있다.
다음으로, 주 컨트롤러(MCTL) 또는 베이스보드 관리 컨트롤러(BMC)는 제1 검출 신호(XDT1)가 수신되면 메모리 모듈(MMD)에 대한 주 전원(MPW)의 공급을 차단할 수 있다(S262-3).
이와 동시에 또는 일정 시간을 두고 순차적으로, 배터리 모듈(BMD)이 연결되는 메모리 모듈 커넥터(CNTa 또는 CNTa+1)에 인가된 제1 보조 전원(APW1)이 메모리 모듈(MMD)로 공급될 수 있다(S262-4).
백플레인(BPL)에서 배터리 모듈(BMD)이 장착되는 메모리 모듈 커넥터(CNTa 또는 CNTa+1)에 인가된 제1 보조 전원(APW1)을 메모리 모듈(MMD)이 장착되는 메모리 모듈 커넥터(CNT)에 전달함으로써, 배터리 모듈(BMD)에서 생성된 제1 보조 전원(APW1)이 메모리 모듈(MMD)에 공급될 수 있다. 다만, 이에 한정되는 것은 아니다.
도 5는 본 발명의 실시예에 따른 보조 전원선이 더 구비되는 서버 장치를 나타내는 도면이다.
도 5를 참고하면, 본 발명의 실시예에 따른 서버 장치(100)는 보조 전원선(APL)을 더 구비할 수 있다. 보조 전원선(APL)은 배터리 모듈(BMD)과 메모리 모듈(MMD) 사이에 연결되어, 제1 보조 전원(APW1)이 백플레인(BPL)을 거치지 아니하고 직접 메모리 모듈(MMD)에 공급될 수 있다.
이때, 제1 스위치(SW1)는 제1 검출 신호(XDT1)에 응답하여, 제1 충전 회로(CU1)와 보조 전원선(APL)을 연결시킬 수 있다. 따라서, 본 발명의 실시예에 따른 서버 장치(100)는 전력 손실이 발생하는 상황에서 보다 빠르게 제1 보조 전원(APW1)을 메모리 모듈(MMD)에 인가할 수 있다.
도 6은 본 발명의 실시예에 따른 메모리 모듈에 PLP 블록이 구비되는 서버 장치를 나타내는 도면이다.
도 6을 참조하면, 본 발명의 실시예에 따른 서버 장치(100)의 메모리 모듈(MMD)은 비휘발성 메모리(NVM), 휘발성 메모리(VM) 및 메모리 모듈 컨트롤러(MMCT)와 함께 제2 PLP 블록(PLP2)을 포함할 수 있다. 제2 PLP 블록(PLP2)은 주 전원(MPW)의 전력 손실을 검출하여 제2 검출 신호(XDT2)로 출력할 수 있다.
제2 PLP 블록(PLP2)은 전술된 제1 PLP 블록(PLP1)과 동일한 구조로 구비되고 동일한 동작을 수행할 수 있다. 즉, 제2 PLP 블록(PLP2)은 메모리 모듈(MMD)이 장착되는 메모리 모듈 커넥터(CNT)의 전원 핀을 통해 인가되는 주 전원(MPW)의 전압 레벨을 검출하여 주 전원(MPW)의 전력 손실 여부를 확인할 수 있다. 예를 들어, 제2 PLP 블록(PLP2)은 VDT를 포함하여 주 전원(MPW)의 전력 손실 여부 또는 손실 정도를 검출할 수 있다. 예를 들어, 제2 PLP 블록(PLP2)은 주 전원(MPW)이 5 V에서 4 V로 떨어지는 경우 활성화되고, 주 전원(MPW)이 NAND 플래시 메모리가 쓰기 방지 모드로 진입하는 전압(예를 들어, 2.3 V)으로 떨어지기 전에 제2 검출 신호(XDT2)를 출력할 수 있다.
이때, 제2 PLP 블록(PLP2)은 포함되는 메모리 모듈(MMD)에 인가되는 실제 주 전원(MPW)의 전압 레벨에 근거하여 주 전원(MPW)의 전력 손실 여부를 검출함으로써, 보다 정확한 검출을 수행할 수 있다.
또한, 주 전원(MPW)의 전력 손실에 대해 메모리 모듈(MMD)마다 별도의 제어가 수행될 수 있다. 예를 들어, 제1 메모리 모듈(MMD1)에서는 주 전원(MPW)의 전력 손실이 발생하지 아니하고 제2 메모리 모듈(MMD2)에서만 주 전원(MPW)의 전력 손실이 발생한 경우, 제1 메모리 모듈(MMD1)은 정상 모드로 동작하고 제2 메모리 모듈(MMD2)에서만 이상 모드에 대응되는 동작, 즉 제1 보조 전원(APW1)을 이용하여 휘발성 메모리(VM)의 데이터를 유지시키거나 휘발성 메모리(VM)의 데이터를 비휘발성 메모리(NVM)로 플러싱 시키는 동작이 수행될 수 있다. 따라서, 주 전원(MPW)의 전력 손실이 발생하지 아니한 메모리 모듈에서 필요한 동작을 통한 자원 낭비가 방지될 수 있다.
제2 검출 신호(XDT2)는 도 3의 제1 검출 신호(XDT1)와 마찬가지로 호스트 시스템(HSY)으로 전달될 수 있다. 이때, 제2 검출 신호(XDT2)는 전술된 제1 검출 신호(XDT1)와 동일한 방식으로 호스트 시스템(HSY)에 인가될 수 있다. 예를 들어, 제2 검출 신호(XDT2)는 신호 또는 커맨드의 형태로 호스트 시스템(HSY)의 주 컨트롤러(MCTL) 또는 베이스보드 관리 컨트롤러(BMC)로 전달될 수 있다.
호스트 시스템(HSY)의 주 컨트롤러(MCTL) 또는 베이스보드 관리 컨트롤러(BMC)는 제2 검출 신호(XDT2)에 응답하여, 메모리 모듈(MMD)에 대한 주 전원(MPW)을 차단할 수 있다.
도 6의 배터리 모듈(BMD)은 제1 충전 회로(CU1) 및 제1 스위치(SW1)를 포함하고, PLP 블록은 구비되지 아니할 수 있다. 이 경우, 제2 검출 신호(XDT2)는 배터리 모듈(BMD)에 전달될 수 있다.
제2 검출 신호(XDT2)는 백플레인(BPL)의 메모리 모듈 커넥터(CNT)를 통해 배터리 모듈(BMD)에 수신될 수 있다. 배터리 모듈(BMD)의 제1 스위치(SW1)는 제2 검출 신호(XDT2)에 응답하여, 제1 충전 회로(CU1)와 배터리 모듈(BMD)이 연결되는 메모리 모듈 커넥터(CNTa 또는 CNTa+1)를 전기적으로 연결시킬 수 있다. 따라서, 배터리 모듈(BMD)의 제1 보조 전원(APW1)이 메모리 모듈(MMD)에 공급될 수 있다. 이때, 제1 보조 전원(APW1)은 모든 메모리 모듈(MMD)에 공급되거나, 백플레인(BPL)의 제어에 따라 제2 검출 신호(XDT2)를 생성한 메모리 모듈에만 공급될 수도 있다. 전술된 예의 경우, 제2 메모리 모듈(MMD2)로만 제1 보조 전원(APW1)이 공급될 수 있다.
제2 검출 신호(XDT2)는 다른 방식으로 배터리 모듈(BMD)에 전송될 수 있다. 예를 들어, 제2 검출 신호(XDT2)는 호스트 시스템(HSY)으로 전송되고, 호스트 시스템(HSY)의 주 컨트롤러(MCTL) 등에 의해 다시 배터리 모듈(BMD)로 전송될 수 있다. 다만, 이에 한정되는 것은 아니다.
도 7은 본 발명의 실시예에 따른 보조 전원선이 더 구비되는 서버 장치를 나타내는 도면이다.
도 7을 참조하면, 본 발명의 실시예에 따른 서버 장치(100)는 도 5와 마찬가지로 보조 전원선(APL)을 더 구비할 수 있다. 보조 전원선(APL)은 배터리 모듈(BMD)과 메모리 모듈(MMD) 사이에 연결되어, 제1 보조 전원(APW1)이 백플레인(BPL)을 거치지 아니하고 직접 메모리 모듈(MMD)에 공급될 수 있다.
제1 스위치(SW1)는 제2 검출 신호(XDT2)에 응답하여, 제1 충전 회로(CU1)와 보조 전원선(APL)을 연결시킬 수 있다. 따라서, 제1 보조 전원(APW1)이 제2 검출 신호(XDT2)를 생성한 메모리 모듈(MMD)에 인가될 수 있다. 제2 검출 신호(XDT2)는 보조 신호선(AXL)을 통해 배터리 모듈(BMD)에 수신될 수 있다. 다만, 이에 한정되는 것은 아니고, 도 7의 서버 장치(100)가 별도의 보조 신호선(AXL)을 구비하지 아니하는 경우, 제2 검출 신호(XDT2)는 보조 전원선(APL)을 통해 배터리 모듈(BMD)에 수신될 수도 있다. 전술된 바와 같이, 주 전원(MPW)의 전력 손실에 대해 메모리 모듈(MMD)마다 별도의 제어가 수행될 수 있으므로, 제1 스위치(SW1)는 메모리 모듈(MMD)의 개수에 대응되는 개수로 구비될 수 있다.
따라서, 도 7의 서버 장치(100)에 의하면, 보다 정확하고 빠르게 주 전원(MPW)의 전력 손실에 대응하면서도, 불필요한 자원을 낭비하지 아니할 수 있다.
도 8은 본 발명의 실시예에 따른 메모리 모듈에서 제2 보조 전원이 생성되는 서버 장치를 나타내는 도면이다.
도 8을 참조하면, 본 발명의 실시예에 따른 서버 장치(100)의 메모리 모듈(MMD)은 도 6과 마찬가지로 제2 PLP 블록(PLP2)을 포함하여, 메모리 모듈(MMD)에서의 주 전원(MPW)의 전력 손실 여부를 검출할 수 있다. 나아가, 도 8의 메모리 모듈(MMD)은 제2 PLP 블록(PLP2)에서 생성되는 제2 검출 신호(XDT2)에 응답하여, 제2 보조 전원(APW2)을 생성하는 제2 충전 회로(CU2)를 더 포함할 수 있다.
제2 충전 회로(CU2)는 예를 들어 고분자 탄탈 커패시터(polymer tantalum capacitor)를 포함할 수 있다. 제2 충전 회로(CU2)에 의해 생성된 제2 보조 전원(APW2)은 메모리 모듈(MMD)의 각 구성 요소, 즉 비휘발성 메모리(NVM), 휘발성 메모리(VM) 및 메모리 모듈 컨트롤러(MMCT) 등에 공급될 수 있다.
메모리 모듈 컨트롤러(MMCT)는 주 전원(MPW)의 전력 손실이 발생하는 경우, 즉 제2 검출 신호(XDT2)가 생성되는 경우, 제2 보조 전원(APW2)을 사용하여 휘발성 메모리(VM)의 데이터를 유지시키거나 휘발성 메모리(VM)의 데이터를 비휘발성 메모리(NVM)로 플러싱 시킬 수 있다. 또는, 본 발명의 실시예에 따른 메모리 모듈(MMD)은 제2 PLP 블록(PLP2)에 의해 휘발성 메모리(VM)의 데이터를 유지시키거나 휘발성 메모리(VM)의 데이터를 비휘발성 메모리(NVM)로 플러싱 시키는 동작이 수행될 수 있다. 이 경우, 제2 PLP 블록(PLP2)이 주 전원(MPW)의 전력 손실을 검출함과 동시에 상응하는 조치를 취할 수 있으므로, 휘발성 메모리(VM)의 데이터가 보다 안정적으로 보호할 수 있다.
도 9는 도 8의 서버 장치에서 제1 보조 전원을 메모리 모듈에 공급하는 방법을 나타내는 도면이다.
도 8 및 도 9를 참조하면, 제1 보조 전원(APW1)을 메모리 모듈(MMD)에 공급함에 있어(S260) 다음과 같은 단계가 포함될 수 있다.
먼저, 제2 PLP 블록(PLP2)에 의해 제2 검출 신호(XDT2)가 생성될 수 있다(S264-1). 제2 검출 신호(XDT2)에 응답하여, 제2 충전 회로(CU2)에서 생성되는 제2 보조 전원(APW2)에 의해 휘발성 메모리(VM)의 데이터가 유지될 수 있다(S264-2). 제2 보조 전원(APW2)를 사용하여 휘발성 메모리(VM)의 데이터를 유지하는 동작은 메모리 모듈 컨트롤러(MMCT) 또는 제2 PLP 블록(PLP2)에 의해 제어될 수 있다.
이와 동시에 또는 일정 시간을 두고 순차적으로, 제2 검출 신호(XDT2)는 호스트 시스템(HSY)에 전달될 수 있다(S264-3). 제2 검출 신호(XDT2)는 제1 검출 신호(XDT1)와 마찬가지로, 메모리 모듈(MMD)이 장착되는 메모리 모듈 커넥터(CNT)의 신호 핀을 통해 호스트 시스템(HSY)에 전달될 수 있다. 예를 들어, 제2 검출 신호(XDT2)는 호스트 시스템(HSY)의 주 컨트롤러(MCTL)로 전달될 수 있다. 또는, 제2 검출 신호(XDT2)는 본 발명의 실시예에 따른 메모리 모듈(MMD)에 대해 SMBUS 또는 I2C 인터페이스가 지원되는 경우, 해당 인터페이스 규격상의 일종의 신호 또는 커맨드로 호스트 시스템(HSY)에 전달될 수 있다.
제2 검출 신호(XDT2)는 배터리 모듈(BMD)로 전달될 수도 있다. 전술된 바와 같이, 제2 검출 신호(XDT2)는 백플레인(BPL) 또는 도 7의 보조 전원선(APL) 또는 보조 신호선(AXL)을 통해 배터리 모듈(BMD)로 전달될 수 있다. 또는 제2 검출 신호(XDT2)는 호스트 시스템(HSY)으로 전송되고, 호스트 시스템(HSY)의 베이스보드 관리 컨트롤러(BMC) 등에 의해 다시 배터리 모듈(BMD)로 전송될 수 있다.
다음으로, 주 컨트롤로(MCTL) 또는 베이스보드 관리 컨트롤러(BMC)는 제2 검출 신호(XDT2)가 수신되면 메모리 모듈(MMD)에 대한 주 전원(MPW)의 공급을 차단할 수 있다(S264-4). 이때, 제2 검출 신호(XDT2)를 생성한 메모리 모듈(MMD)에 대한 주 전원(MPW)의 공급만을 차단하여, 메모리 모듈(MMD) 각각에 대한 최적화된 동작이 수행될 수 있다.
이와 동시에 또는 일정 시간을 두고 순차적으로, 배터리 모듈(BMD)로부터 제1 보조 전원(APW1)이 메모리 모듈(MMD)로 공급될 수 있다(S264-5). 마찬가지로, 제2 검출 신호(XDT2)를 생성한 메모리 모듈(MMD)로만 제1 보조 전원(APW1)이 공급될 수 있다. 제1 보조 전원(APW1)은 백플레인(BPL)을 통해 또는 도 7의 보조 전원선(APL)을 통해 대응되는 메모리 모듈(MMD)로 인가될 수 있다.
메모리 모듈 컨트롤러(MMCT) 또는 제2 PLP 블록(PLP2)는 제1 보조 전원(APW1)을 사용하여, 휘발성 메모리(VM)의 데이터를 비휘발성 메모리(NVM)로 플러싱 시킬 수 있다.
이렇듯, 본 발명의 실시예에 따른 서버 장치(100)는 제1 보조 전원(APW1) 및 제2 보조 전원(APW2)을 함께 사용하여 주 전원(MPW)의 전력 손실에 대응함으로써, 메모리 모듈(MMD)이 고성능화 됨에 따라 메모리 모듈(MMD)의 동작에 요구되는 전력이 증가하더라도, SPO 등 전력 손실 상황에서도 안정적으로 동작할 수 있다.
도 10은 본 발명의 실시예에 따른 메모리 모듈 및 배터리 모듈에 각각 PLP 블록이 구비되는 서버 장치를 나타내는 도면이다.
도 10을 참조하면, 본 발명의 실시예에 따른 서버 장치(100)의 배터리 모듈(BMD)은 제1 PLP 블록(PLP1)을 포함하고, 메모리 모듈(MMD)은 제2 PLP 블록(PLP2)을 포함할 수 있다. 즉, 메모리 모듈(MMD) 및 배터리 모듈(BMD)에서 각각 주 전원(MPW)의 전력 손실을 검출할 수 있다. 따라서, 본 발명의 실시예에 따른 서버 장치(100)는 보다 정확하게 주 전원(MPW)의 전력 손실을 검출할 수 있다.
이때, 제1 PLP 블록(PLP1)에서 제1 검출 신호(XDT1)가 생성되는 조건과 제2 PLP 블록(PLP2)에서 제2 검출 신호(XDT2)가 생성되는 조건이 달리 설정될 수 있다. 예를 들어, 제1 검출 신호(XDT1)는 제2 검출 신호(XDT2)와 대비하여 주 전원(MPW)의 전력 손실이 더 적은 상태에서 생성될 수 있다. 예를 들어, 제2 PLP 블록(PLP2)에서는 전술된 바와 같이 주 전원(MPW)이 약 2.3 V로 떨어지는 경우 제2 검출 신호(XDT2)가 생성되는 반면, 제1 PLP 블록(PLP1)에서는 2.3 V보다 높은 전압 레벨(예를 들어, 2.9 V)로 주 전원(MPW)이 떨어지는 때에 제1 검출 신호(XDT1)가 생성되도록 설정될 수 있다.
도 11은 도 10의 서버 장치에서 제1 보조 전원을 메모리 모듈에 공급하는 방법을 나타내는 도면이다.
도 10 및 도 11을 참조하면, 제1 보조 전원(APW1)을 메모리 모듈(MMD)에 공급함에 있어(S260) 다음과 같은 단계가 포함될 수 있다.
먼저, 주 전원(MPW)이 제1 전압으로 떨어지는 경우, 제1 PLP 블록(PLP1)에 의해 제1 검출 신호(XDT1)가 생성되어 호스트 시스템(HSY)으로 전송될 수 있다(S266-1). 예를 들어, 호스트 시스템(HSY)의 베이스보드 관리 컨트롤러(BMC)는 제1 검출 신호(XDT1)가 수신되는 경우, 주 전원(MPW)에 대한 부스팅(boosting) 동작 등을 수행하여 손실된 전력을 보상할 수 있다(S266-2). 이를 위해, 호스트 시스템(HSY)은 부스팅 회로(미도시)를 더 포함할 수 있다.
주 전원(MPW)에 대한 부스팅 등을 통해 주 전원(MPW)이 제1 전압 이상으로 손실 전력이 보상되는 경우(S266-3의 "YES"), 서버 장치(100)는 다시 제1 검출 신호(XDT1)가 호스트 시스템(HSY)에 전달되기 전까지, 정상 모드로 동작할 수 있다(S266-4). 주 전원(MPW)에 대한 부스팅 동작에도 불구하고 주 전원(MPW)이 제1 전압보다 낮은 제2 전압으로 떨어지는 경우(S266-3의 "NO"), 제2 PLP 블록(PLP2)에 의해 제2 검출 신호(XDT2)가 생성되어 호스트 시스템(HSY)으로 전송될 수 있다(S266-5).
예를 들어, 호스트 시스템(HSY)의 주 컨트롤러(MCTL)는 제2 검출 신호(XDT2)가 수신되는 경우, 제1 보조 전원(APW1)을 메모리 모듈(MMD)에 공급하여 전술된 이상 모드에서의 대응 동작을 수행할 수 있다. 구체적으로, 호스트 시스템(HSY)의 주 컨트롤러(MCTL)는 메모리 모듈(MMD)로의 주 전원(MPW)의 공급을 차단하고(S266-6), 배터리 모듈(BMD)로부터 제1 보조 전원(APW1)이 메모리 모듈(MMD)에 공급되도록 제어할 수 있다(S266-7).
따라서, 본 발명의 실시예에 따른 서버 장치(100)는 메모리 모듈(MMD)에서의 플러싱 동작을 최소화함으로써, 불필요한 지연 또는 전력 소모를 방지할 수 있다.
도 12는 본 발명의 실시예에 따른 스위칭 블록이 더 구비되는 서버 장치를 나타내는 도면이다.
도 12를 참고하면, 본 발명의 실시예에 따른 서버 장치(100)는 스위칭 블록(SWB)을 더 구비할 수 있다. 스위칭 블록(SWB)은 배터리 모듈(BMD)로부터 생성되는 제1 검출 신호(XDT1) 또는 메모리 모듈(MMD)로부터 생성되는 제2 검출 신호(XDT2)에 응답하여, 주 전원(MPW) 및 제1 보조 전원(APW1) 중 하나를 메모리 모듈(MMD)에 공급할 수 있다. 호스트 시스템(HSY)의 주 컨트롤러(MCTL)가 전술된 바와 같이 메모리 모듈(MMD)로의 주 전원(MPW)의 공급을 차단하고 제1 보조 전원(APW1)을 메모리 모듈에 인가하고자 하는 경우, 스위칭 블록(SWB)이 사용될 수 있다.
이때, 호스트 시스템(HSY)의 주 컨트롤러(MCTL)는 제1 검출 신호(XDT1) 또는 제2 검출 신호(XDT2)를 그대로 스위칭 블록(SWB)에 전송하거나, 제1 검출 신호(XDT1) 또는 제2 검출 신호(XDT2)에 대응되는 제어 신호(미도시)를 스위칭 블록(SWB)에 전송할 수 있다. 스위칭 블록(SWB)은 백플레인(BPL)에 위치할 수 있다.
본 발명의 실시예에 따른 서버 장치(100)는 스위칭 블록(SWB)을 구비함으로써, 메모리 모듈(MMD)에 기준 이상의 전압이 인가되거나 제1 보조 전원(APW1)이 호스트 시스템(HSY)으로 인가되는 현상을 방지하여, 서버 장치(100)의 안정성을 향상시킬 수 있다.
도 13은 본 발명의 실시예에 따른 서버 장치의 일 측면을 나타내는 도면이다.
도 13을 참조하면, 본 발명의 실시예에 따른 서버 장치(100)는 서버 케이스(미도시)의 일 측에 위치하는 드라이브 베이(drive bay, DBY)의 다수의 슬롯(SLT)에 다수의 메모리 모듈(MMD), 2개의 배터리 모듈(BMD) 및 2개의 네트워크 인터페이스 카드(Network Interface Card, NIC)를 포함할 수 있다. 이때, 다수의 메모리 모듈(MMD)은 8개의 Smart SSD, 1개의 CXL DRAM 및 6개의 SSD를 포함할 수 있다. 이에 한정되는 것은 아니다. 본 발명의 실시예에 따른 서버 장치(100)의 드라이브 베이(DBY)에 구비되는 메모리 모듈(MMD) 및 배터리 모듈(BMD)은 전술된 바와 같이 다양한 개수로 구비되고, 메모리 모듈(MMD)의 종류도 다양하게 구성될 수 있다.
본 발명의 실시예에 따른 서버 장치(100)는 배터리 모듈(BMD)을 메모리 모듈(MMD)처럼 슬롯(SLT)에 장착할 수 있도록 전술된 구조로 구비됨으로써, 사용의 편의를 도모할 수 있을 뿐 아니라, 배터리 모듈(BMD)에 불량이 발생하더라도 용이하고 빠르게 교체가 가능하므로, 서버 장치(100)의 안정성을 더 향상시킬 수 있다.
이때, 본 발명의 실시예에 따른 서버 장치(100)는 배터리 모듈(BMD)의 불량을 신속히 확인할 수 있다. 이에 대하여 설명한다.
도 14는 본 발명의 실시예에 따른 배터리 모듈의 불량을 검출하는 단계를 나타내는 도면이다.
도 2, 도 3 및 도 14를 참조하면, 본 발명의 실시예에 따른 서버 장치의 동작 방법(200)은 메모리 모듈(MMD)로 주 전원(MPW)을 공급하는 단계(S220), 주 전원(MPW)의 전력 손실을 모니터링하는 단계(S240) 및 제1 보조 전원(APW1)을 메모리 모듈(MMD)에 공급하는 단계(S260) 중 적어도 하나의 단계와 동시에 또는 일정한 시간 간격을 두고 순차적으로 수행되는, 배터리 모듈(BMD)의 불량을 검출하는 단계(S280)를 더 포함할 수 있다.
예를 들어, 배터리 모듈(BMD)의 불량을 검출하는 단계(S280)는, 배터리 모듈(BMD)의 제1 PLP 블록(PLP1)에 의해 해당 배터리 모듈(BMD)의 배터리 용량에 대한 모니터링이 수행될 수 있다(S281). 예를 들어, 전술된 제1 PLP 블록(PLP1)이 주 전원(MPW)의 전력 손실에 대해 검출하는 동작과 동일하게 배터리 용량에 대한 모니터링이 수행될 수 있다. 예를 들어, 제1 PLP 블록(PLP1)은 VDT를 포함하여, 제1 충전 회로(CU1)의 배터리 용량과 해당 배터리 모듈(BMD)에 대해 기 설정된 배터리 용량을 비교하는 동작을 통해 모니터링을 수행할 수 있다.
제1 충전 회로(CU1)의 배터리 용량과 해당 배터리 모듈(BMD)에 대해 기 설정된 배터리 용량보다 작아지는 경우, 제1 PLP 블록(PLP1)은 상태 신호를 생성할 수 있다(S282).
상태 신호는 전술된 제1 검출 신호(XDT1)와 동일한 방식으로 호스트 시스템(HSY)에 전달될 수 있다. 예를 들어, 배터리 모듈(BMD)이 장착되는 메모리 모듈 커넥터(CNTa 또는 CNTa+1)의 PCIe 규격상의 신호 핀을 통해 호스트 시스템(HSY)에 전달되거나, 메모리 모듈 커넥터(CNTa 또는 CNTa+1)의 SMBUS 규격상의 신호 핀을 통해 호스트 시스템(HSY)에 전달될 수 있다. 예를 들어, 상태 신호는 배터리 모듈(BMD)이 장착되는 메모리 모듈 커넥터(CNTa 또는 CNTa+1)를 거쳐, 백플레인(BPL)에 의해, 대응되는 신호(XSG)로 호스트 시스템(HSY)에 전달될 수 있다. 이때, 상태 신호는 커맨드의 형태로 호스트 시스템(HSY)에 전달될 수도 있다.
상태 신호는 호스트 시스템(HSY)의 주 컨트롤러(MCTL)에 의해 처리될 수 있다. 나아가, 상태 신호가 SMBUS 인터페이스를 통해 호스트 시스템(HSY)에 전달되는 경우, 호스트 시스템(HSY)의 베이스보드 관리 컨트롤러(BMC)에 의해 처리될 수도 있다.
호스트 시스템(HSY)의 주 컨트롤러(MCTL) 또는 베이스보드 관리 컨트롤러(BMC)는 상태 신호가 수신되는 경우(S283의 "YES"), 해당 배터리 모듈(BMD)의 불량에 대한 정보를 출력할 수 있다(S284). 예를 들어, 배터리 모듈(BMD)의 불량에 대한 정보는 디스플레이, 알람 등의 형식으로 출력될 수 있다. 반면, 호스트 시스템(HSY)의 주 컨트롤러(MCTL) 또는 베이스보드 관리 컨트롤러(BMC)에 상태 신호가 수신되지 아니하는 경우(S283의 "NO"), 배터리 모듈(BMD)의 배터리 용량에 대한 모니터링이 계속될 수 있다(S281).
이렇듯, 본 발명의 실시예에 따른 서버 장치(100)는 배터리 모듈(BMD)의 PLP 블록에 의해 배터리 용량 부족 등의 불량이 신속히 확인됨으로써, 빠른 조치를 통해 서버 장치(100)의 안정성을 더 향상시킬 수 있다.
도 15 및 도 16은 각각 본 발명의 실시예에 따른 주 전원선과 연결되는 배터리 모듈을 구비되는 서버 장치를 나타내는 도면이다.
먼저 도 15를 참조하면, 본 발명의 실시예에 따른 서버 장치(100)의 배터리 모듈(BMD)은 호스트 시스템(HSY)과 주 전원선(MPL)을 통해 연결될 수 있다. 주 전원선(MPL)을 통해 호스트 시스템(HSY)으로부터 주 전원(MPW)이 배터리 모듈(BMD)에 공급될 수 있다. 또한, 배터리 모듈(BMD)에 의해 생성되는 제1 보조 전원(APW1)은 백플레인(BPL)으로 전달되어, 모든 메모리 모듈(MMD) 또는 대응되는 메모리 모듈로 공급될 수 있다.
예를 들어, 배터리 모듈(BMD)은 제1 PLP 블록(PLP1), 제1 충전 회로(CU1) 및 제1 스위치(SW1)를 포함할 수 있다. 제1 PLP 블록(PLP1)은 호스트 시스템(HSY)으로부터 공급되는 주 전원(MPW)에 대해 전술된 방식과 동일하거나 유사한 방식으로 그 전력 손실 여부를 검출하여 제1 검출 신호(XDT1)를 생성할 수 있다. 제1 검출 신호(XDT1)가 생성되는 경우, 제1 스위치(SW1)가 제1 검출 신호(XDT1)에 응답하여, 제1 충전 회로(CU1)에서 생성된 제1 보조 전원(APW1)을 백플레인(BPL)에 공급할 수 있다. 통해 상기 제1 보조 전원을 상기 다수의 메모리 모듈에 공급할 수 있다.
이렇듯, 본 발명의 실시예에 따른 서버 장치(100)는 호스트 시스템(HSY)으로부터 직접 공급되는 주 전원(MPW)을 이용함으로서, 보다 정확하게 전력 손실 여부를 확인하여 대응되는 조치를 취할 수 있다.
다음으로 도 16을 참조하면, 본 발명의 실시예에 따른 서버 장치(100)의 배터리 모듈(BMD) 중 일부는 호스트 시스템(HSY)과 주 전원선(MPL)을 통해 연결되고 일부는 메모리 모듈 커넥터(CNT)에 연결됨으로써, 리소스의 제한이 크지 않는 상황에서 서버 장치(100)의 안정성을 더 향상시킬 수 있다.
이상에서 본 발명의 대표적인 실시예들을 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 예를 들어, 상기에서 기술되지는 아니하였으나 도 8의 서버 장치(100)가 도 5의 보조 전원선(APL)을 구비할 수 있을 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 서버 장치
HSY: 호스트 시스템
CNT: 메모리 모듈 커넥터
MMD: 메모리 모듈
BND: 배터리 모듈
MPW: 주 전원
APW1: 제1 보조 전원

Claims (20)

  1. 호스트 시스템;
    다수의 메모리 모듈;
    상기 호스트 시스템으로부터 공급되는 상기 주 전원을 상기 다수의 메모리 모듈에 전달하는 백플레인(backplane); 및
    상기 백플레인에 연결되고, 상기 다수의 메모리 모듈에 제1 보조 전원을 공급하는 적어도 하나의 교체 가능한 배터리 모듈;을 포함하고,
    상기 다수의 메모리 모듈은,
    휘발성 메모리;
    비휘발성 메모리; 및
    상기 주 전원의 전력 손실이 발생하는 경우에, 상기 배터리 모듈로부터 공급되는 상기 제1 보조 전원으로 상기 휘발성 메모리의 데이터를 유지시키거나 상기 비휘발성 메모리로 플러싱(flushing) 시키는 메모리 모듈 컨트롤러;를 포함하는 서버 장치.
  2. 제1 항에 있어서,
    상기 배터리 모듈은,
    상기 제1 보조 전원을 생성하는 제1 충전 회로;
    상기 주 전원의 전력 손실을 검출하여 제1 검출 신호로 출력하는 제1 PLP(Power Loss Protection) 블록; 및
    상기 제1 검출 신호에 응답하여, 상기 제1 충전 회로를 상기 백플레인에 연결하는 제1 스위치;를 포함하는 서버 장치.
  3. 제2 항에 있어서,
    상기 다수의 메모리 모듈은,
    상기 주 전원의 전력 손실을 검출하여 제2 검출 신호로 출력하는 제2 PLP 블록; 및
    상기 제2 검출 신호에 응답하여, 제2 보조 전원을 생성하는 제2 충전 회로;를 더 포함하고,
    상기 메모리 모듈 컨트롤러는,
    상기 제1 보조 전원 및 상기 제2 보조 전원 중 적어도 하나의 보조 전원으로, 상기 휘발성 메모리의 데이터를 유지시키거나 상기 비휘발성 메모리로 플러싱 시키는 서버 장치.
  4. 제1 항에 있어서,
    상기 다수의 메모리 모듈은,
    상기 주 전원의 전력 손실을 검출하여 제2 검출 신호로 출력하는 제2 PLP 블록;을 더 포함하고,
    상기 호스트 시스템은,
    상기 제2 검출 신호에 응답하여, 상기 다수의 메모리 모듈 중 상기 제2 검출 신호를 출력하는 메모리 모듈에 상기 주 전원의 공급이 차단되도록 제어하는 서버 장치.
  5. 제4 항에 있어서,
    상기 다수의 메모리 모듈은,
    상기 제2 검출 신호에 응답하여, 상기 비휘발성 메모리, 상기 휘발성 메모리 및 상기 메모리 모듈 컨트롤러에 제2 보조 전원을 더 공급하는 제2 충전 회로;를 더 포함하고,
    상기 메모리 모듈 컨트롤러는,
    상기 제1 보조 전원 및 상기 제2 보조 전원 중 적어도 하나의 보조 전원으로, 상기 휘발성 메모리의 데이터를 유지시키거나 상기 비휘발성 메모리로 플러싱 시키는 서버 장치.
  6. 제1 항에 있어서,
    상기 메모리 모듈 컨트롤러는,
    상기 주 전원의 전력 복구가 이루어진 후, 상기 비휘발성 메모리로 플러싱된 데이터를 다시 상기 휘발성 메모리로 로딩하는 동작을 수행하는 서버 장치.
  7. 제1 항에 있어서,
    상기 다수의 메모리 모듈 중 적어도 하나의 메모리 모듈은,
    상기 비휘발성 메모리 또는 상기 휘발성 메모리에 저장된 데이터에 대한 연산 동작을 수행하는 FPGA(Field Programmable Gate Arrays);를 더 포함하는 서버 장치.
  8. 제1 항에 있어서,
    상기 다수의 메모리 모듈 중 적어도 하나의 메모리 모듈은,
    상기 호스트 시스템의 주 메모리를 통하지 아니하고 상기 호스트 시스템의 주 컨트롤러가 처리하는 데이터를 송수신하는 인터페이스;를 더 포함하는 서버 장치.
  9. 제1 항에 있어서,
    상기 백플레인은,
    상기 호스트 시스템과 상기 다수의 메모리 모듈을 전기적으로 연결하는 다수의 메모리 모듈 커넥터; 및
    상기 호스트 시스템 또는 상기 다수의 메모리 모듈과 상기 배터리 모듈을 전기적으로 연결하는 적어도 하나의 배터리 모듈 커넥터;을 포함하는 서버 장치.
  10. 제1 항에 있어서,
    상기 백플레인은,
    다수의 메모리 모듈 커넥터;를 포함하고,
    상기 다수의 메모리 모듈과 상기 배터리 모듈은 각각,
    상기 다수의 메모리 모듈 커넥터 중 대응되는 메모리 모듈 커텍터에 연결되는 서버 장치.
  11. 제1 항에 있어서,
    상기 배터리 모듈로부터 상기 다수의 메모리 모듈로 상기 제1 보조 전원을 전달하는 보조 전원선;을 더 포함하는 서버 장치.
  12. 제1 항에 있어서,
    상기 배터리 모듈로부터 생성되는 제1 검출 신호 또는 상기 다수의 메모리 모듈로부터 생성되는 제2 검출 신호에 응답하여, 상기 주 전원 및 상기 제1 보조 전원 중 하나를 상기 메모리 모듈에 공급하는 스위칭 블록;을 더 포함하는 서버 장치.
  13. 호스트 시스템;
    상기 호스트 시스템과 주 전원 및 신호를 인터페이스하는 다수의 SSD 커넥터(Solid State Drive connector)를 포함하는 백플레인(backplane);
    상기 다수의 SSD 커넥터 중 장착되는 SSD 커넥터를 통해 상기 주 전원을 공급받는 다수의 SSD(Solid State Drive); 및
    상기 백플레인에 연결되고, 제1 PLP(Power Loss Protection) 블록을 포함하여, 상기 주 전원의 전력 손실이 SPO(Sudden Power Off)에 이르는 경우 제1 보조 전원을 상기 다수의 SSD에 공급하는 적어도 하나의 배터리 모듈;을 포함하는 서버 장치.
  14. 제13 항에 있어서,
    상기 제1 PLP 블록은,
    상기 주 전원의 전력 손실이 SPO에 이르는 경우 제1 검출 신호를 생성하고,
    상기 호스트 시스템은,
    상기 제1 검출 신호에 응답하여 상기 다수의 SSD 커넥터 중 대응되는 SSD 커넥터로의 상기 주 전원의 공급이 차단되도록 제어하는 베이스보드 관리 컨트롤러;를 포함하는 서버 장치.
  15. 제13 항에 있어서,
    상기 배터리 모듈은,
    상기 다수의 SSD 커넥터 중 대응되는 SSD 커넥터에 장착되는 서버 장치.
  16. 제13 항에 있어서,
    상기 다수의 SSD 중 적어도 하나는,
    상기 주 전원의 전력 손실 여부를 검출하는 제2 PLP 블록; 및
    상기 제2 PLP 의 검출 결과에 응답하여, 제2 보조 전원을 생성하는 제2 충전 회로;를 포함하는 서버 장치.
  17. 제13 항에 있어서,
    상기 제1 보조 전원은,
    상기 백플레인 또는 보조 전원선을 통해 상기 다수의 SSD에 공급되는 서버 장치.
  18. 제13 항에 있어서,
    상기 호스트 시스템으로부터 상기 배터리 모듈로 상기 주 전원이 공급되는 주 전원선;을 더 포함하고,
    상기 배터리 모듈은,
    상기 주 전원선을 통해 상기 호스트 시스템과 연결되고, 상기 백플레인을 통해 상기 제1 보조 전원을 상기 다수의 메모리 모듈에 공급하는 서버 장치.
  19. 메모리 모듈로 주 전원을 공급하는 단계;
    상기 메모리 모듈 및 배터리 모듈 중 적어도 하나에 구비되는 PLP(Power Loss Protection) 블록에서 상기 주 전원의 전력 손실을 모니터링하는 단계; 및
    상기 주 전원의 전력 손실이 제1 기준값 이상인 경우, 상기 배터리 모듈에서 생성되는 제1 보조 전원을 상기 메모리 모듈에 공급하는 단계;를 포함하는 서버 장치의 동작 방법.
  20. 제19 항에 있어서,
    상기 주 전원을 공급하는 단계, 상기 주 전원의 전력 손실을 모니터링하는 단계 및 상기 제1 보조 전원을 상기 메모리 모듈에 공급하는 단계 중 적어도 하나의 단계와 동시 또는 순차적으로 수행되는, 상기 배터리 모듈의 불량을 검출하는 단계;를 더 포함하는 서버 장치의 동작 방법.
KR1020220100847A 2022-05-31 2022-08-11 전력 손실에도 안정적으로 동작할 수 있는 서버 장치 및 이의 동작 방법 KR20230166816A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/167,263 US20230384847A1 (en) 2022-05-31 2023-02-10 Server device capable of being stably operated in spite of power loss and method of operating the same
EP23168192.5A EP4286988A1 (en) 2022-05-31 2023-04-17 Server device capable of being stably operated in spite of power loss and method of operating the same
CN202310591614.0A CN117148942A (zh) 2022-05-31 2023-05-24 尽管电力损耗也能稳定操作的服务器设备及其操作方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20220067026 2022-05-31
KR1020220067026 2022-05-31
KR1020220069618 2022-06-08
KR20220069618 2022-06-08

Publications (1)

Publication Number Publication Date
KR20230166816A true KR20230166816A (ko) 2023-12-07

Family

ID=89163486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220100847A KR20230166816A (ko) 2022-05-31 2022-08-11 전력 손실에도 안정적으로 동작할 수 있는 서버 장치 및 이의 동작 방법

Country Status (1)

Country Link
KR (1) KR20230166816A (ko)

Similar Documents

Publication Publication Date Title
US20240020024A1 (en) Non-volatile memory storage for multi-channel memory system
US11687480B2 (en) Modular unit network interface card
US20240126475A1 (en) Non-volatile memory module architecture to support memory error correction
US11830867B2 (en) Memory device with a multiplexed command/address bus
US8949502B2 (en) PCIe NVRAM card based on NVDIMM
CN110162269B (zh) 存储系统和固态驱动器
KR102401578B1 (ko) 보조 전원 검사 방법 및 이를 적용한 전자 장치
US9116702B2 (en) Computer memory power management
CN104094240A (zh) 防止混合存储器模块被映射
US10782762B2 (en) Electronic device, apparatus and method for power supplying therefor
KR20170124952A (ko) 전력이 공급되는 영구 저장 장치를 통한 호스트 메모리 보호
KR20230166816A (ko) 전력 손실에도 안정적으로 동작할 수 있는 서버 장치 및 이의 동작 방법
US10725876B2 (en) Electronic circuit board
US20200105312A1 (en) NVDIMM System with UPS power source
US20230384847A1 (en) Server device capable of being stably operated in spite of power loss and method of operating the same
CN117148942A (zh) 尽管电力损耗也能稳定操作的服务器设备及其操作方法
US11804272B2 (en) Memory system and storage system
JPH1153329A (ja) 情報処理システム