KR20230166501A - Fixing rings for semiconductor wafer etching - Google Patents
Fixing rings for semiconductor wafer etching Download PDFInfo
- Publication number
- KR20230166501A KR20230166501A KR1020220066548A KR20220066548A KR20230166501A KR 20230166501 A KR20230166501 A KR 20230166501A KR 1020220066548 A KR1020220066548 A KR 1020220066548A KR 20220066548 A KR20220066548 A KR 20220066548A KR 20230166501 A KR20230166501 A KR 20230166501A
- Authority
- KR
- South Korea
- Prior art keywords
- receiving plate
- mask
- base plate
- etching
- contact
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000002245 particle Substances 0.000 claims description 31
- 230000007547 defect Effects 0.000 claims description 15
- 230000005596 ionic collisions Effects 0.000 claims description 4
- 230000035939 shock Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 abstract description 22
- 239000000428 dust Substances 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
반도체 웨이퍼 식각용 프로세스 키트를 개시한다. 상기 반도체 웨이퍼 식각용 프로세스 키트는 일측면이 개구되 며, 상기 일측면으로 인입되는 마스크를 수용하기 위한 인입홈이 표면상에 형성된 리시브 플레이트(100); 상부면 에 상기 리시브 플레이트(100)의 두께과 동일한 두께의 홀딩부(210)가 돌출되고, 표면에 적어도 하나 이상의 관 통홀(220)이 형성된 베이스 플레이트(200); 및 상기 베이스 플레이트(200)의 표면에 형성된 관통홀(220)을 관통 하여 상기 리시브 플레이트(100)의 바닥면과 결속되는 적어도 하나 이상의 리프팅바(300)를 포함하고, 상기 리프 팅바(300)는 상기 리시브 플레이트(100)를 승하강시켜, 상기 베이스 플레이트(200)와 접촉 또는 탈착시키며, 상 기 리시브 플레이트(100)가 상기 베이스 플레이트(200)와 접촉될 경우, 사각형의 중공이 형성되는 것을 특징으로 한다.Disclosed is a process kit for etching semiconductor wafers. The process kit for etching a semiconductor wafer includes a receiving plate (100) that is open on one side and has an inlet groove formed on the surface to accommodate a mask inserted into the one side; A base plate (200) with a holding portion (210) having the same thickness as the receiving plate (100) protruding from the upper surface and at least one through hole (220) formed on the surface; and at least one lifting bar 300 that passes through a through hole 220 formed on the surface of the base plate 200 and is coupled to the bottom surface of the receiving plate 100, wherein the lifting bar 300 is The receiving plate 100 is raised and lowered to contact or detach from the base plate 200, and when the receiving plate 100 is in contact with the base plate 200, a rectangular hollow is formed. Do it as
Description
본 발명은 반도체 식각 공정에 적용되는 키트에 관한 것으로, 보다 상세하게는, 내부적 요인으로 인하여 표면에 미세먼지입자의 발생이 최소화되도록 제작된 반도체 웨이퍼 식각용 프로세스 키트에 관한 것이다.The present invention relates to a kit applied to a semiconductor etching process, and more specifically, to a process kit for etching a semiconductor wafer manufactured to minimize the generation of fine dust particles on the surface due to internal factors.
일반적으로, 반도체 소자 공정 중 식각 공정에는 프로세스 키트를 사용하게 된다. 이러한 프로세스 키트는 상부 키트와 하부 키트로 구성되며, 하부 키트에 웨이퍼 또는 마스크가 수용되고, 상부 키트는 하부 키트와 결속되어 마스크 또는 웨이퍼를 홀딩시켜주는 기능을 수행한다.Generally, a process kit is used for the etching process during the semiconductor device process. This process kit consists of an upper kit and a lower kit. The lower kit accommodates a wafer or mask, and the upper kit is bound to the lower kit to hold the mask or wafer.
이때, 종래의 프로세스 키트의 경우, 식각 공정 중에 마스크 또는 웨이퍼가 안착되기 위한 부분, 마스크 또는 웨이퍼가 인입되는 부분의 모서리에 크랙이 발생될 수 있으며, 이러한 크랙의 발생은 파티클 발생의 주된 원인 이 된다.At this time, in the case of a conventional process kit, cracks may occur at the corners of the part where the mask or wafer is seated and the part where the mask or wafer is inserted during the etching process, and the occurrence of such cracks is the main cause of particle generation. .
또한, 이러한 크랙에서 발생한 파티클이 부유하여 마스크에 안착시 패턴불량을 야기하고, 마스크가 안착되는 프 로세스 키트 사이에 파티클이 안착시 마스크가 틸팅되어 패턴불량이 야기되는 문제가 있었다.In addition, particles generated from these cracks floated and caused pattern defects when placed on the mask, and when the particles were placed between the process kits where the mask was placed, the mask was tilted, causing pattern defects.
따라서, 반도체 제조공정 중에 발생되는 파티클은 마스크 또는 웨이퍼에 안착되어 반도체 제조공정의 불량률을 증가시키는 주된 원인일 수 있다.Therefore, particles generated during the semiconductor manufacturing process may settle on the mask or wafer, which may be the main cause of increasing the defect rate of the semiconductor manufacturing process.
이에, 본 발명에서는, 이러한 문제점을 해결할 수 있는 반도체 웨이퍼 식각용 프로세스 키트를 제시하고자 한다.Accordingly, the present invention seeks to present a process kit for etching semiconductor wafers that can solve these problems.
본 발명이 해결하고자 하는 과제는 종래의 문제점인 식각 공정 중에 마스크 또는 웨이퍼가 안착되기 위한 부분, 마스크 또는 웨이퍼가 인입되는 부분 등 모든 에지 부분을 라운딩 처리하여 크랙 발생을 줄여줌으로써, 크랙으 로 인한 파티클 발생을 억제할 수 있는 반도체 웨이퍼 식각용 프로세스 키트를 제공하는 것을 목적으로 한다.The problem that the present invention aims to solve is to reduce the occurrence of cracks by rounding all edge parts, such as the part where the mask or wafer is seated and the part where the mask or wafer is inserted, during the etching process, which is a conventional problem, thereby preventing particles caused by cracks. The purpose is to provide a process kit for etching semiconductor wafers that can suppress the occurrence.
상기 과제를 해결하기 위한 본 발명의 실시 예에 따른 반도체 웨이퍼 식각용 프로세스 키트는, 일측면이 개구되 며, 상기 일측면으로 인입되는 마스크를 수용하기 위한 인입홈이 표면상에 형성된 리시브 플레이트(100); 상부 면에 상기 리시브 플레이트(100)의 두께와 동일한 두께의 홀딩부(210)가 돌출되고, 표면에 적어도 하나 이상의 관통홀(220)이 형성된 베이스 플레이트(200); 및 상기 베이스 플레이트(200)의 표면에 형성된 관통홀(220)을 관 통하여 상기 리시브 플레이트(100)의 바닥면과 결속되는 적어도 하나 이상의 리프팅바(300)를 포함하고, 상기 리프팅바(300)는 상기 리시브 플레이트(100)를 승하강시켜, 상기 베이스 플레이트(200)와 접촉 또는 탈착시키며, 상기 리시브 플레이트(100)가 상기 베이스 플레이트(200)와 접촉될 경우, 사각형의 중공이 형성되 는 것을 특징으로 한다.A process kit for etching a semiconductor wafer according to an embodiment of the present invention to solve the above problem includes a receiving plate (100) having one side open and an inlet groove formed on the surface to accommodate a mask inserted into the one side. ); A base plate (200) with a holding portion (210) having the same thickness as the receiving plate (100) protruding from its upper surface and at least one through hole (220) formed on its surface; and at least one lifting bar 300 coupled to the bottom surface of the receiving plate 100 through a through hole 220 formed on the surface of the base plate 200, wherein the lifting bar 300 The receiving plate 100 is raised and lowered to contact or detach from the base plate 200, and when the receiving plate 100 is in contact with the base plate 200, a rectangular hollow is formed. do.
상기 리시브 플레이트(100)는 상기 베이스 플레이트(200)의 상부면과의 접촉면적을 최소화시켜, 접촉에 따른 파 티클 생성을 최소화시키도록 하부면이 오목하게 형성된 것을 특징으로 한다.The receiving plate 100 has a concave lower surface to minimize the contact area with the upper surface of the base plate 200 and minimize particle generation due to contact.
상기 베이스 플레이트(200)는 전극(Electrode)와의 접촉면적을 최소화시켜, 접촉에 따른 파티클 생성을 최소화 시키도록 하부면이 오목하게 형성된 것을 특징으로 한다.The base plate 200 is characterized by a concave lower surface to minimize the contact area with the electrode and minimize the generation of particles due to contact.
상기 리시브 플레이트(100) 및 베이스 플레이트(200)는 외부적 충격 및 이온충돌로 인하여, 에지 부위에 파손이 야기되기 쉽고, 이러한 파손에 따른 파티클(미세먼지입자) 발생을 억제하기 위하여 모든 상기 에지 부위가 라운 딩 처리된 것을 특징으로 한다.The receiving plate 100 and the base plate 200 are prone to damage at the edges due to external shock and ion collision, and in order to suppress the generation of particles (fine dust particles) due to such damage, all edge areas are damaged. It is characterized by being rounded.
상기 적어도 하나 이상의 리프팅바(300)는 원통형으로 형성된 것을 특징으로 한다.The at least one lifting bar 300 is characterized in that it is formed in a cylindrical shape.
본 발명의 실시 예에 따른 반도체 웨이퍼 식각용 프로세스 키트는 모든 에지 부위가 라운딩처리됨에 따라 외부 적 요인 및 이온 충돌로 인한 키트 파손 및 이에 의해 발생된 파티클 부유 및 파티클에 의한 패턴불량 발생을 최소화시킬 수 있다는 이점을 제공한다.In the process kit for etching semiconductor wafers according to an embodiment of the present invention, all edge areas are rounded, thereby minimizing damage to the kit due to external factors and ion collisions, floating particles, and pattern defects caused by particles. It provides the advantage of having
또한, 본 발명의 프로세스 키트는 리시브 플레이트 및 베이스 플레이트의 하부면이 오목하게 형성되어 접촉면적 을 최소화시킬 수 있고, 접촉에 따른 파티클 발생을 억제시킬 수 있다는 이점을 제공한다.In addition, the process kit of the present invention provides the advantage that the lower surfaces of the receiving plate and the base plate are concave, thereby minimizing the contact area and suppressing the generation of particles due to contact.
도 1은 본 발명의 실시 예에 따른 반도체 웨이퍼 식각용 프로세스 키트를 나타낸 사시도이다.
도 2는 도 1에 도시된 리시브 플레이트의 예시도로서, (a)는 상부도, (b)는 저면도이다.
도 3은 도 1에 도시된 베이스 플레이트의 예시도로서, (a)는 상부도이며, (b)는 저면도이다.
도 4는 리시브 플레이트와 베이스 플레이트가 결합되는 과정을 순차적으로 나타낸 순서도이다.
도 5는 도 2에 도시된 A의 확대도이다.
도 6은 도 2에 도시된 B의 확대도이다.
도 7은 도 2에 도시된 C의 확대도이다.
도 8은 도 2에 도시된 D의 확대도이다.1 is a perspective view showing a process kit for etching a semiconductor wafer according to an embodiment of the present invention.
Figure 2 is an exemplary view of the receiving plate shown in Figure 1, where (a) is a top view and (b) is a bottom view.
Figure 3 is an exemplary view of the base plate shown in Figure 1, where (a) is a top view and (b) is a bottom view.
Figure 4 is a flow chart sequentially showing the process of combining the receiving plate and the base plate.
Figure 5 is an enlarged view of A shown in Figure 2.
Figure 6 is an enlarged view of B shown in Figure 2.
Figure 7 is an enlarged view of C shown in Figure 2.
Figure 8 is an enlarged view of D shown in Figure 2.
이하, 본 발명의 바람직한 실시 예의 상세한 설명은 첨부된 도면들을 참조하여 설명할 것이다. 하기에서 본 발 명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.Hereinafter, a detailed description of preferred embodiments of the present invention will be described with reference to the attached drawings. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따 른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since embodiments according to the concept of the present invention can make various changes and have various forms, specific embodiments will be illustrated in the drawings and described in detail in the present specification or application. However, this is not intended to limit the embodiments according to the concept of the present invention to a specific disclosed form, and should be understood to include all changes, equivalents, and substitutes included in the spirit and technical scope of the present invention.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이 해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있 다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관 계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is said to be "connected" or "connected" to another component, it means that it may be directly connected to or connected to that other component, but that other components may also exist in between. It will have to be done. On the other hand, when it is mentioned that a component is “directly connected” or “directly connected” to another component, it should be understood that there are no other components in between. Other expressions that describe the relationship between components, such as "between" and "immediately between" or "neighboring" and "directly adjacent to" should be interpreted similarly.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도 가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in this specification are only used to describe specific embodiments and are not intended to limit the invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as “include” or “have” are intended to indicate the existence of a described feature, number, step, operation, component, part, or combination thereof, but are not intended to indicate the presence of one or more other features or numbers. It should be understood that this does not preclude the existence or addition of steps, operations, components, parts, or combinations thereof.
이하에서는 도면을 참조하여 본 발명의 실시 예에 따른 반도체 웨이퍼 식각용 프로세스 키트를 보다 상세하게 설명하도록 한다.Hereinafter, a process kit for etching a semiconductor wafer according to an embodiment of the present invention will be described in more detail with reference to the drawings.
도 1 내지 도 11을 참조하면, 본 발명의 실시 예에 따른 반도체 웨이퍼 식각용 프로세스 키트(1000)는 리시브 플레이트(100), 베이스 플레이트(200), 리프팅바(300)를 포함한다.1 to 11, a process kit 1000 for etching a semiconductor wafer according to an embodiment of the present invention includes a receiving plate 100, a base plate 200, and a lifting bar 300.
상기 리시브 플레이트(100)는 외부에서 제공된 매니퓰레이터에 의해 이송된 반도체 재료(10)인 마스크 또는 웨 이퍼를 수용하는 기능을 수행하도록 일측면이 개구되며, 상기 일측면으로 인입된 반도체 재료를 수용하기 위한 "ㄷ"자 형상의 인입홈(110)이 형성된다.The receiving plate 100 is open on one side to perform the function of receiving a mask or wafer, which is the semiconductor material 10, transferred by a manipulator provided from the outside, and is used to accommodate the semiconductor material introduced into the one side. A “ㄷ” shaped lead-in groove 110 is formed.
도 1의 확대도 및 도2에서 보이는 바와 같이, 리시브 플레이트(100)의 인입홈(110)의 단턱부위(B영역)는 경사면 을 갖고 있어, 마스크가 인입홈(110)의 단턱에 안착될 경우, 면 단위가 아닌 점 단위로 안착됨으로 마스크와 인 입홈(110)의 접촉에 따른 파티클 발생률을 최소화시키며, 경사면은 기존의 단턱부위가 수평이어서 마스크와 접 촉이 면 단위로 이루어질 경우, 그 사이에 내재된 파티클에 의해 마스크의 틸팅이 야기되고 이로 인한 패턴 불량을 최소화시키는 이점이 있다.As shown in the enlarged view of FIG. 1 and FIG. 2, the step portion (area B) of the inlet groove 110 of the receiving plate 100 has an inclined surface, so when the mask is seated on the step of the inlet groove 110 , It minimizes the particle generation rate due to contact between the mask and the inlet groove 110 by being seated point by point rather than by surface, and the inclined surface is horizontal so that when contact with the mask is made by surface, there is a gap between them. There is an advantage in minimizing pattern defects caused by tilting of the mask caused by embedded particles.
또한, 도 2, 도 5 내지 도 8을 참조하면, 상기 리시브 플레이트(100) 및 베이스플레이트(200)의 모든 에지부위 들은 라운딩처리됨에 따라 외부적 충격에 따른 크랙 및 파티클 발생을 억제할 있다.In addition, referring to FIGS. 2 and 5 to 8, all edge portions of the receiving plate 100 and the base plate 200 are rounded to suppress the generation of cracks and particles due to external impact.
또한, 상기 리시브 플레이트(100)는 상기 베이스 플레이트(200)의 상부면과의 접촉면적을 최소화시켜, 상기 접 촉면적에 따른 파티클 발생을 최소화시키도록 하부면이 오목하게 형성된다.In addition, the receiving plate 100 has a concave lower surface to minimize the contact area with the upper surface of the base plate 200 and minimize the generation of particles according to the contact area.
상기 리시브 플레이트(100)와 베이스 플레이트(200) 사이에 파티클이 끼인 경우, 파티클이 파손되면서 부유되어 마스크에 가라앉아 패턴불량을 야기하고, 파손된 파티클이 리시브 플레이트(100)와 베이스 플레이트(200)의 사 이에 끼여 틸팅을 야기함으로써, 패턴불량을 야기할 수도 있는데 리시브 플레이트(100)의 하부면이 오목하게 형 성되도록 함으로써, 이러한 접촉에 따른 파티클의 문제를 최소화할 수 있다.When a particle is caught between the receive plate 100 and the base plate 200, the particle is damaged, floats, and sinks in the mask, causing a pattern defect, and the damaged particle is connected to the receive plate 100 and the base plate 200. Tilting may result in pattern defects, but by making the lower surface of the receiving plate 100 concave, problems with particles due to such contact can be minimized.
즉, 리시브 플레이트(100)의 하부면을 오목하게 형성하는 이유는, 베이스 플레이트(200)에 이물이 있는 경우, 리시브 플레이트(100) 하강, 접촉시 이물이 깨지고, 깨진 이물은 부유되어 마스크 또는 웨이퍼 기판에 앉고 공 정불량 발생하기 때문에, 접촉 면적에 따른 파티클 생성을 최소화시키도록 리시브 플레이트 하부면을 오목하게 형성하는 것이다.That is, the reason why the lower surface of the receiving plate 100 is concave is that, if there is a foreign matter in the base plate 200, the receiving plate 100 falls and the foreign matter breaks when in contact, and the broken foreign matter floats and becomes a mask or wafer. Because it sits on the substrate and causes processing defects, the lower surface of the receiving plate is formed concave to minimize particle generation depending on the contact area.
또한, 상기 리시브 플레이트(100) 및 베이스 플레이트(200)는 표면의 모든 에지 부위의 파손에 따른 파티클(미 세먼지입자) 발생을 억제하기 위하여 모든 상기 에지 부위가 라운딩 처리된다.In addition, all edges of the receiving plate 100 and the base plate 200 are rounded to suppress the generation of particles (fine dust particles) due to damage to all edges of the surface.
플라즈마 상태에서 기판에 이온 충돌시 회로패턴을 식각도 하지만, 리시브 플레이트 및 베이스 플레이트의 모든 에지부위가 이온의 충돌에 의해 힘이 약한 최외각이 깨짐 현상이 발생하며, 깨진 파편은 부유되어 마스크 또는 웨이퍼 패턴의 불량을 초래할 수 있다. 따라서, 리시브 플레이트 및 베이스 플레이트의 모든 에지 부분은 라운 딩 처리되어 형성된다.When ions collide with the substrate in a plasma state, the circuit pattern is etched, but all edges of the receiving plate and base plate are cracked due to the impact of ions, and the broken fragments float and form a mask or wafer. This may cause pattern defects. Accordingly, all edge portions of the receiving plate and the base plate are formed by rounding.
다음으로, 도 3, 도 9 내지 도 11을 참조하면, 상기 베이스 플레이트(200)는 상부면에 상기 리시브 플레이트 (100)의 두께과 동일한 두께의 홀딩부(210)가 돌출되고, 표면에 적어도 하나 이상의 관통홀(220)이 형성된다.Next, referring to FIGS. 3 and 9 to 11, the base plate 200 has a holding portion 210 with a thickness equal to that of the receiving plate 100 protruding from the upper surface, and at least one or more A through hole 220 is formed.
상기 리프팅바(300)는 적어도 하나 이상이 상기 베이스 플레이트(200)의 표면에 형성된 관통홀(220)을 관통하여 상기 리시브 플레이트(100)의 바닥면과 결속되며, 상기 리시브 플레이트(100)를 승하강시켜, 상기 베이스 플레 이트(200)와 접촉 또는 탈착시키는 기능을 수행한다. 이때, 상기 리시브 플레이트(100)가 상기 베이스 플레이트 와 접촉될 경우, 사각형의 중공이 형성된다.At least one of the lifting bars 300 passes through the through hole 220 formed on the surface of the base plate 200 and is coupled to the bottom surface of the receiving plate 100, lifting the receiving plate 100. By descending, it performs the function of contacting or detaching the base plate 200. At this time, when the receiving plate 100 is in contact with the base plate, a rectangular hollow is formed.
또한, 본 발명에서는 도시하지는 않았으나, 상기 적어도 하나 이상의 리프팅바(300)는 높이조절이 가능한 구동 체(미도시)와 연결됨으로써, 상기 리시브 플레이트(100)를 승하강시키게 된다.In addition, although not shown in the present invention, the at least one lifting bar 300 is connected to a height-adjustable drive body (not shown) to raise and lower the receiving plate 100.
더불어, 본 발명에서 제시하는 프로세스 키트는 도 12에 도시된 바와 같은 형상으로 제작될 수도 있으며, 기능 적 설명은 앞에서 상술한 내용으로 대체하도록 한다.In addition, the process kit proposed in the present invention may be manufactured in the shape as shown in FIG. 12, and the functional description will be replaced with the content described above.
따라서, 본 발명의 실시 예에 따른 프로세스 키트는 표면에 돌출된 돌출부위가 라운딩처리됨에 따라 외부적 요인 및 이온충돌로 인한 키트의 파손에 따른 파티클 발생을 최소화시킬 수 있다는 이점을 제공한다.Therefore, the process kit according to an embodiment of the present invention provides the advantage of minimizing the generation of particles due to damage to the kit due to external factors and ion collisions as the protruding portions on the surface are rounded.
또한, 본 발명의 반도체 웨이퍼 식각용 프로세스 키트는 리시브 플레이트 및 베이스 플레이트와의 접촉면적을 최소화하고, 베이스 플레이트와 전극(Electrode)간의 접촉면적을 최소화시키도록 리시브 플레이트 및 베이스 플 레이트의 바닥면을 오목하게 형성시켜, 접촉에 따른 파티클 발생을 억제시킬 수 있다는 이점을 제공한다.In addition, the process kit for etching a semiconductor wafer of the present invention minimizes the contact area between the receiving plate and the base plate, and the bottom surfaces of the receiving plate and the base plate are concave to minimize the contact area between the base plate and the electrode. By forming it properly, it provides the advantage of suppressing the generation of particles due to contact.
계속해서, 도 13을 참조하면, 도 13은 본 발명에 따른 베이스 플레이트의 관통홀과 리프팅바의 종래기술과의 차 별성을 나타내는 개략도이다.Continuing with reference to FIG. 13, FIG. 13 is a schematic diagram showing the difference between the through hole of the base plate and the lifting bar according to the present invention from the prior art.
도 13의 좌측에 나타낸 바와 같이, 종래기술의 경우에는, 리프팅 바(300)와 리시브 플레이트(100)의 관통홀As shown on the left side of FIG. 13, in the case of the prior art, the through hole of the lifting bar 300 and the receiving plate 100
(220)의 끝단이 평평한 면을 형성하고, 이로 인해 서로 면접촉을 하게 되며, 관통홀(220)과 리프팅 바(300) 간 의 삽입을 위한 공차로 인해 리시브 플레이트(100)가 공차만큼 회전하여 이에 안착되는 마스크도 다소 회전되어 안착되는 문제점이 있었다.The ends of (220) form a flat surface, which makes surface contact with each other, and the receiving plate (100) rotates by the tolerance due to the tolerance for insertion between the through hole (220) and the lifting bar (300). There was a problem in that the mask being seated was slightly rotated.
따라서 이러한 경우는 마스크의 패턴불량이 야기되므로, 이러한 문제점을 해결하기 위해, 본 발명에서는, 도 13 의 우측에 나타낸 바와 같이, 리트팅바(300)와 리시브 플레이트(100)의 관통홀(220)의 끝단을 반원구형으로 가 공함으로써, 반원구의 양 끝에서 점접촉이 이루어질 수 있도록 구성된다.Therefore, in this case, a defect in the pattern of the mask is caused. In order to solve this problem, in the present invention, as shown on the right side of FIG. 13, the through hole 220 of the retting bar 300 and the receiving plate 100 is provided. By processing the end into a semi-circular shape, it is configured so that point contact can be made at both ends of the semi-circular sphere.
또한, 리프팅바(300)의 끝부분 반원구형과 리시브 플레이트(100)의 관통홀 내부가 반원구형으로 파여 리프팅바In addition, the semi-circular end of the lifting bar 300 and the inside of the through hole of the receiving plate 100 are semi-circular, so that the lifting bar
(300)와 리시브 플레이트(100) 체결시 자동으로 정렬(Align) 될 수 있다.When connecting 300 and the receiving plate 100, they can be automatically aligned.
아울러, 리프팅바(300)와 리시브 플레이트(100)가 정렬(Align) 되면 리시브 플레이트(100)의 틸트 현상 또한 예 방할 수 있다.In addition, when the lifting bar 300 and the receiving plate 100 are aligned, the tilt phenomenon of the receiving plate 100 can also be prevented.
따라서 본 발명에 따르면, 상기한 구성을 통해, 리프팅바(300)와 관통홀(220) 간의 공차가 있더라도 리프팅바Therefore, according to the present invention, through the above-described configuration, even if there is a tolerance between the lifting bar 300 and the through hole 220, the lifting bar
(300)는 항상 관통홀(220)의 중심점 상에 위치하게 되므로, 리시브 플레이트(100)는 항상 일정한 위치에 안착되 어 마스크의 패턴불량이 발생하지 않게 되는 장점이 있다.Since 300 is always located on the center point of the through hole 220, the receiving plate 100 is always seated at a constant position, thereby preventing pattern defects in the mask.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내 고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 그리고, 본 명세 서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내 에서 변경 또는 수정이 가능하다.The above detailed description is illustrative of the present invention. In addition, the foregoing merely shows and describes preferred embodiments of the present invention, and the present invention can be used in various other combinations, modifications, and environments. In addition, changes or modifications may be made within the scope of the inventive concept disclosed in this specification, within the scope equivalent to the written disclosure, and/or within the scope of skill or knowledge in the art.
전술한 실시 예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발 명을 이용하는 데 당업 계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구 되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The above-described embodiments are intended to explain the best state in carrying out the present invention, and are required to be implemented in other states known in the art for using other inventions such as the present invention, and in the specific application fields and uses of the invention. Various changes are also possible. Accordingly, the above detailed description of the invention is not intended to limit the invention to the disclosed embodiments. Additionally, the appended claims should be construed to include other embodiments as well.
1000: 반도체 웨이퍼 식각용 프로세스 키트
100: 리시브 플레이트
200: 베이스 플레이트
110: 인입홈
220: 관통홀
210: 홀딩부
300: 리프팅바1000: Process kit for semiconductor wafer etching
100: Receive plate
200: base plate
110: Inlet groove
220: Through hole
210: holding unit
300: Lifting bar
Claims (3)
일측면이 개구되며, 상기 일측면으로 인입되는 마스크를 수용하기 위한 인입홈이 표면상에 형성된 리시브 플레 이트(100);
상부면에 상기 리시브 플레이트(100)의 두께와 동일한 두께의 홀딩부(210)가 돌출되고, 표면에 적어도 하나 이 상의 관통홀(220)이 형성된 베이스 플레이트(200); 및
상기 리시브 플레이트(100)를 승하강시켜 상기 베이스 플레이트(200)와 접촉 또는 탈착시키기 위해, 상기 베이 스 플레이트(200)의 표면에 형성된 관통홀(220)을 관통하여 상기 리시브 플레이트(100)의 바닥면과 결속되고, 상기 리시브 플레이트(100)가 상기 베이스 플레이트(200)와 접촉될 경우 사각형의 중공이 형성되도록 형성되는 적어도 하나 이상의 리프팅바(300)를 포함하여 구성되고,
상기 리시브 플레이트(100) 및 상기 베이스 플레이트(200)는,
상기 마스크 또는 상기 웨이퍼가 안착되기 위한 부분 및 상기 마스크 또는 상기 웨이퍼가 인입되는 부분을 포함 하는 모든 에지 부위 및 표면에 돌출된 모든 돌출부위가 모두 라운딩 처리됨으로써, 외부적 충격 및 이온충돌로 인한 크랙이나 파티클의 발생을 억제하도록 구성되며,
각각의 상기 리프팅바(300) 및 상기 리시브 플레이트(100)의 관통홀(220)은,
끝단이 각각 반원구형으로 가공되어 상기 리프팅바(300)와 상기 리시브 플레이트(100)의 체결시 각각의 반원구 의 양끝에서 점 접촉이 이루어지도록 구성됨으로써, 상기 리프팅바(300)가 항상 상기 관통홀(220)의 중심점 상 에 위치하여 상기 리시브 플레이트(100)가 항상 일정한 위치에 안착되도록 자동으로 정렬(Align)이 이루어지는 것에 의해 상기 리시브 플레이트(100)의 틸트 현상 및 상기 마스크의 패턴불량을 방지할 수 있도록 구성되는 것 을 특징으로 하는 반도체 웨이퍼 식각용 프로세스 키트.During the etching process, cracks or particles are generated at the corners of the area where the mask or wafer is placed and where the mask or wafer is inserted, causing tilting or pattern defects in the mask, which is a problem in the prior art, which increases the defect rate. In the process kit for semiconductor wafer etching to solve the
A receiving plate (100) that is open on one side and has an inlet groove formed on the surface for accommodating a mask introduced into the one side;
A base plate 200 having a holding portion 210 having the same thickness as that of the receiving plate 100 protruding from the upper surface and having at least one through hole 220 formed on the surface; and
In order to raise and lower the receiving plate 100 to contact or detach the base plate 200, the bottom of the receiving plate 100 passes through the through hole 220 formed on the surface of the base plate 200. It is configured to include at least one lifting bar 300 that is bound to the surface and is formed so that a rectangular hollow is formed when the receiving plate 100 is in contact with the base plate 200,
The receiving plate 100 and the base plate 200,
All edge areas, including the part where the mask or the wafer is placed and the part where the mask or the wafer is inserted, and all protruding parts that protrude from the surface are rounded to prevent cracks or cracks due to external shock or ion collision. It is configured to suppress the generation of particles,
The through hole 220 of each of the lifting bar 300 and the receiving plate 100,
The ends are each processed into a semicircular shape so that point contact is made at both ends of each semicircular sphere when the lifting bar 300 and the receiving plate 100 are fastened, so that the lifting bar 300 is always connected to the through hole. It is located on the center point of (220) and is automatically aligned so that the receiving plate 100 is always seated in a constant position, thereby preventing the tilt phenomenon of the receiving plate 100 and the pattern defect of the mask. A process kit for etching a semiconductor wafer, characterized in that it is configured to enable etching.
접촉면적을 최소화시켜 접촉에 따른 파티클 생성을 최소화시키고, 상기 파티클이 상기 베이스플레이트와 상기 리시브플레이트 사이에 끼여 틸팅에 의한 상기 마스크의 패턴불량을 최소화하도록,
상기 리시브 플레이트(100) 및 상기 베이스 플레이트(200)는, 하부면이 오목하게 형성된 것을 특징으로 하는 반 도체 웨이퍼 식각용 프로세스 키트.According to clause 1,
Minimize the contact area to minimize particle generation due to contact, and minimize pattern defects in the mask caused by tilting when the particles are caught between the base plate and the receiving plate.
A process kit for etching a semiconductor wafer, wherein the receiving plate 100 and the base plate 200 have concave lower surfaces.
상기 마스크가 수용되어 안착되는 상기 리시브 플레이트의 인입홈의 단턱부위가 경사지게 형성되어 상기 마스크 와 상기 단턱부위가 점접촉 되도록 구성됨으로써, 파티클이 상기 마스크와 상기 단턱부위 사이에 끼인 경우라도
틸팅 발생을 방지할 수 있도록 구성되는 것을 특징으로 하는 반도체 웨이퍼 식각용 프로세스 키트.According to clause 1,
The stepped portion of the inlet groove of the receiving plate where the mask is accommodated and seated is formed to be inclined so that the mask and the stepped portion are in point contact, even if particles are caught between the mask and the stepped portion.
A process kit for etching a semiconductor wafer, characterized in that it is configured to prevent tilting.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220066548A KR20230166501A (en) | 2022-05-31 | 2022-05-31 | Fixing rings for semiconductor wafer etching |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220066548A KR20230166501A (en) | 2022-05-31 | 2022-05-31 | Fixing rings for semiconductor wafer etching |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230166501A true KR20230166501A (en) | 2023-12-07 |
Family
ID=89163436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220066548A KR20230166501A (en) | 2022-05-31 | 2022-05-31 | Fixing rings for semiconductor wafer etching |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230166501A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101612523B1 (en) | 2014-09-25 | 2016-04-14 | 주식회사 네오세미텍 | Process kit for etching semiconductor wafer |
-
2022
- 2022-05-31 KR KR1020220066548A patent/KR20230166501A/en not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101612523B1 (en) | 2014-09-25 | 2016-04-14 | 주식회사 네오세미텍 | Process kit for etching semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100631928B1 (en) | Wafer guide in wafer cleaning apparatus | |
| KR101174816B1 (en) | Focus Ring of Plasma Processing Apparatus and Plasma Processing Apparatus Having the Same | |
| KR20040013223A (en) | Apparatus for manufacturing intergrated circuit device | |
| KR100602342B1 (en) | Magnetic mirror for preventing wafer edge damage during dry etching | |
| KR101612523B1 (en) | Process kit for etching semiconductor wafer | |
| JPH09232412A (en) | Vertical furnace boat for wafer loading | |
| KR20230166501A (en) | Fixing rings for semiconductor wafer etching | |
| KR100994470B1 (en) | Glass Treatment Apparatus | |
| CN218677112U (en) | Wafer bearing device | |
| JP4524084B2 (en) | Semiconductor wafer loading device and loading method | |
| KR100810435B1 (en) | Centering guide having means for preventing wafer from slipping | |
| KR20060130970A (en) | Robot fork for use in transferring wafer having rubber tip | |
| KR100203051B1 (en) | A disk boat for wafer loading | |
| JPH09260480A (en) | Semiconductor wafer holding jig | |
| KR100843961B1 (en) | Vacuum cassette of semiconductor fabricating equipment | |
| KR20070049456A (en) | Wafer guide of apparatus cleaning semiconductor wafers | |
| JP2021077734A (en) | Chuck pin, board processing device, and board processing system | |
| KR20060075231A (en) | Electrostatic chuck having double flat zones | |
| KR100717274B1 (en) | Boat for a semiconductor device fabrication apparatus | |
| KR20010083348A (en) | Upper electrode of plasma apparatus | |
| KR20080070909A (en) | Plasma shield for protecting semiconductor circuit area | |
| JP2006054379A (en) | Suction tool and polishing apparatus | |
| KR19990051892A (en) | Method of removing resist of semiconductor device | |
| KR100536026B1 (en) | A wafer stage | |
| KR20050068545A (en) | Wafer chuck of semiconductor manufacturing process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |