KR20230165991A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20230165991A
KR20230165991A KR1020220065371A KR20220065371A KR20230165991A KR 20230165991 A KR20230165991 A KR 20230165991A KR 1020220065371 A KR1020220065371 A KR 1020220065371A KR 20220065371 A KR20220065371 A KR 20220065371A KR 20230165991 A KR20230165991 A KR 20230165991A
Authority
KR
South Korea
Prior art keywords
display area
light emitting
layer
auxiliary display
disposed
Prior art date
Application number
KR1020220065371A
Other languages
English (en)
Inventor
오언석
서정준
성태현
홍승수
김상열
송제현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220065371A priority Critical patent/KR20230165991A/ko
Priority to US18/115,174 priority patent/US20230413610A1/en
Priority to CN202310598718.4A priority patent/CN117135966A/zh
Publication of KR20230165991A publication Critical patent/KR20230165991A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 제1 보조 표시 영역 및 상기 제1 보조 표시 영역을 둘러싸는 메인 표시 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되는 화소 회로층 및 상기 화소 회로층 상에 배치되고, 상기 제1 보조 표시 영역에 배치되는 복수의 제1 발광 소자들을 포함하는 발광 소자층을 포함하고, 상기 복수의 제1 발광 소자들 각각은 화소 전극, 상기 화소 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되고, 상기 제1 보조 표시 영역에 위치하는 복수의 투과홀들을 정의하는 공통 전극을 포함하며, 평면 상에서, 상기 복수의 제1 발광 소자들과 상기 복수의 투과홀들은 교번하여 배열된다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 화소를 이용하여 영상을 표시할 수 있다. 한편, 표시 장치는 외부의 입력 및/또는 내부의 출력을 투과시키는 영역을 포함할 수 있다. 이러한 표시 장치에 있어서, 상기 영역의 투과율을 향상시키기 위한 방법이 연구되고 있다.
본 발명의 일 목적은 일부 영역의 투과율이 향상되고, 신뢰성이 개선된 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는 제1 보조 표시 영역 및 상기 제1 보조 표시 영역을 둘러싸는 메인 표시 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되는 화소 회로층 및 상기 화소 회로층 상에 배치되고, 상기 제1 보조 표시 영역에 배치되는 복수의 제1 발광 소자들을 포함하는 발광 소자층을 포함함하고, 상기 복수의 제1 발광 소자들 각각은 화소 전극, 상기 화소 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되고, 상기 제1 보조 표시 영역에 위치하는 복수의 투과홀들을 정의하는 공통 전극을 포함하며, 평면 상에서, 상기 복수의 제1 발광 소자들과 상기 복수의 투과홀들은 교번하여 배열될 수 있다.
일 실시예에 있어서, 상기 발광 소자층은 상기 화소 전극의 일부를 노출시키는 화소 정의 패턴을 더 포함하고, 평면 상에서, 상기 복수의 투과홀들은 상기 화소 정의 패턴과 이격될 수 있다.
일 실시예에 있어서, 평면 상에서, 상기 복수의 투과홀들은 행 방향 및 열 방향을 따라 반복적으로 배열될 수 있다.
일 실시예에 있어서, 상기 복수의 투과홀들은, 제1 평면 형상을 갖는 복수의 제1 투과홀들 및 상기 제1 평면 형상과 상이한 제2 평면 형상을 갖는 복수의 제2 투과홀들을 포함할 수 있다.
일 실시예에 있어서, 평면 상에서, 상기 복수의 제1 투과홀들은 상기 제1 보조 표시 영역의 홀수 행에 반복적으로 배열되고, 상기 복수의 제2 투과홀들은 평면 상에서, 상기 제1 보조 표시 영역의 짝수 행에 반복적으로 배열될 수 있다.
일 실시예에 있어서, 상기 복수의 투과홀들에 의해 노출되는 상기 공통 전극의 내측면들 중 적어도 하나는 복수의 굴곡들을 포함할 수 있다.
일 실시예에 있어서, 상기 베이스 기판은 상기 제1 보조 표시 영역과 인접한 제2 보조 표시 영역을 더 포함하고, 상기 발광 소자층은 상기 제2 보조 표시 영역에 배치되는 복수의 제2 발광 소자들을 더 포함하며, 상기 화소 회로층은, 상기 제2 보조 표시 영역에 배치되고, 상기 복수의 제1 발광 소자들 중 적어도 하나에 전달되는 전류를 제어하는 제1 화소 회로; 및 상기 제2 보조 표시 영역에 배치되고, 상기 복수의 제2 발광 소자들 중 적어도 하나에 전달되는 전류를 제어하는 제2 화소 회로를 포함할 수 있다.
일 실시예에 있어서, 상기 화소 회로층은, 상기 복수의 제1 발광 소자들 중 적어도 하나와 상기 제1 화소 회로를 전기적으로 연결하는 연결 배선을 더 포함할 수 있다.
일 실시예에 있어서, 상기 연결 배선은 투명 전도성 산화물을 포함할 수 있다.
일 실시예에 있어서, 상기 발광 소자층은 상기 메인 표시 영역에 배치되는 복수의 제3 발광 소자들을 더 포함하고, 상기 화소 회로층은 상기 메인 표시 영역에 배치되고, 상기 복수의 제3 발광 소자들 중 적어도 하나에 전달되는 전류를 제어하는 제3 화소 회로를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 보조 표시 영역의 투과율은 상기 제2 보조 표시 영역의 투과율 및 상기 메인 표시 영역의 투과율보다 높을 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 베이스 기판과 상기 발광 소자층 사이에 배치되는 차광 패턴을 더 포함하고, 평면 상에서, 상기 차광 패턴은 상기 복수의 제1 발광 소자들과 중첩할 수 있다.
일 실시예에 있어서, 상기 차광 패턴은 상기 복수의 제1 발광 소자들 각각에 포함되는 상기 화소 전극의 하부면 전체를 커버할 수 있다.
일 실시예에 있어서, 평면 상에서, 상기 차광 패턴은 상기 복수의 투과홀들과 이격될 수 있다.
일 실시예에 있어서, 상기 차광 패턴은 금속 물질을 포함하고, 상기 금속 물질은 입사되는 적외선 레이저를 흡수 또는 반사할 수 있다.
일 실시예에 있어서, 상기 차광 패턴의 두께는 대략 50nm 내지 500nm일 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 베이스 기판 하부에 배치되고, 평면 상에서, 상기 제1 보조 표시 영역과 중첩하는 전자 모듈을 더 포함할 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 제1 보조 표시 영역 및 상기 제1 보조 표시 영역을 둘러싸는 메인 표시 영역을 포함하는 베이스 기판을 준비하는 단계, 상기 베이스 기판 상에 화소 회로층을 형성하는 단계, 상기 화소 회로층 상에, 상기 제1 보조 표시 영역에 배치되는 복수의 제1 발광 소자들을 형성하는 단계 및 상기 베이스 기판의 하측으로부터 상기 제1 보조 표시 영역에 레이저를 조사하는 단계를 포함하고, 상기 복수의 제1 발광 소자들 각각은 화소 전극, 상기 화소 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 공통 전극을 포함하며, 상기 레이저를 조사하는 단계에서, 상기 공통 전극에는 평면 상에서 상기 복수의 제1 발광 소자들과 교번하여 배열되는 복수의 투과홀들이 형성될 수 있다.
일 실시예에 있어서, 상기 레이저를 조사하는 단계는, 상기 레이저를 도트 형태로 조사하여 상기 복수의 투과홀들을 형성할 수 있다.
일 실시예에 있어서, 상기 표시 장치의 제조 방법은 상기 베이스 기판 상에 차광 패턴을 형성하는 단계를 더 포함하고, 평면 상에서, 상기 차광 패턴은 상기 복수의 제1 발광 소자들과 중첩할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 복수의 제1 발광 소자들을 포함할 수 있다. 상기 복수의 제1 발광 소자들은 제1 보조 표시 영역에 위치할 수 있다. 상기 제1 보조 표시 영역에 위치하는 공통 전극에는 복수의 투과홀들이 정의될 수 있다. 상기 제1 보조 표시 영역에서, 상기 복수의 제1 발광 소자들과 상기 복수의 투과홀들은 서로 교번하여 배열될 수 있다. 이에 따라, 상기 제1 보조 표시 영역의 투과율이 향상될 수 있다.
또한, 상기 복수의 투과홀들은 레이저가 조사된 부분이 선택적으로 제거됨으로써 형성될 수 있다. 상기 레이저는 상기 복수의 제1 발광 소자들 사이 영역마다 도트 형태로 조사될 수 있다. 이에 따라, 상기 복수의 투과홀들을 형성하는 공정에서, 상기 제1 보조 표시 영역에 위치하는 상기 복수의 제1 발광 소자들, 화소 정의 패턴 및 복수의 절연층들의 손상을 최소화할 수 있다. 따라서, 표시 장치의 신뢰성이 개선될 수 있다.
다만, 본 발명의 효과가 상기 효과들로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 도면이다.
도 2는 도 1의 표시 장치에 포함되는 표시 모듈을 나타내는 단면도이다.
도 3은 도 2의 표시 모듈에 포함되는 표시 패널을 나타내는 평면도이다.
도 4는 도 3의 'A'영역을 확대 도시한 확대도이다.
도 5는 도 3의 표시 패널의 제1 보조 표시 영역 및 제2 보조 표시 영역을 나타내는 단면도이다.
도 6은 도 3의 표시 패널의 메인 표시 영역을 나타내는 단면도이다.
도 7은 도 3의 표시 패널의 제1 보조 표시 영역을 나타내는 평면도이다.
도 8은 도 7의 Ⅱ-Ⅱ'라인을 따라 자른 단면도이다.
도 9는 도 7의 'B'영역을 확대 도시한 확대도이다.
도 10 내지 도 15는 도 1의 표시 장치에 포함되는 표시 패널을 제조하는 방법을 나타내는 단면도들이다.
도 16은 본 발명의 다른 실시예에 따른 표시 패널을 나타내는 단면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1000)는 표시 모듈(DM) 및 전자 모듈(CM)을 포함할 수 있다. 표시 모듈(DM)은 영상을 생성하고, 외부에서 인가되는 압력 등을 감지할 수 있다. 전자 모듈(CM)은 표시 모듈(DM)의 아래에 배치될 수 있다.
표시 모듈(DM)에는 활성 영역(AA) 및 비활성 영역(NAA)이 정의될 수 있다. 표시 장치(1000)는 표시 모듈(DM)의 활성 영역(AA)을 통해 영상을 표시할 수 있다. 활성 영역(AA)은 제1 방향(DR1) 및 제1 방향(DR1)과 직교하는 제2 방향(DR2)에 의해 정의된 평면을 포함할 수 있다. 즉, 표시 장치(1000)는 표시 모듈(DM)의 활성 영역(AA)을 통해 상기 평면에 수직한 제3 방향(DR3)으로 영상을 표시할 수 있다. 비활성 영역(NAA)은 활성 영역(AA)의 주변에 위치할 수 있다. 예를 들어, 비활성 영역(NAA)은 활성 영역(AA)을 둘러쌀 수 있다.
일 실시예에 있어서, 활성 영역(AA) 내에는 센싱 영역(SA)이 정의될 수 있다. 예를 들어, 센싱 영역(SA)은 활성 영역(AA)의 일 부분일 수 있다. 즉, 센싱 영역(SA)은 영상을 표시하며, 전자 모듈(CM)로 제공되는 외부 입력 및/또는 전자 모듈(CM)로부터 제공되는 출력을 투과시킬 수 있다. 센싱 영역(SA)은 활성 영역(AA) 내의 다른 영역보다 높은 투과율을 가질 수 있다. 도 1에서는 활성 영역(AA) 내에 하나의 센싱 영역(SA)이 정의되는 것을 예시적으로 도시하였으나, 센싱 영역(SA)의 개수가 반드시 이에 한정되는 것은 아니다.
전자 모듈(CM)은 센싱 영역(SA)과 중첩하는 영역에 배치될 수 있다. 상술한 바와 같이, 전자 모듈(CM)은 센싱 영역(SA)을 통해 전달되는 외부 입력을 수신하거나, 센싱 영역(SA)을 통해 외부로 출력을 제공할 수 있다. 예를 들어, 전자 모듈(CM)은 카메라 모듈, 거리를 측정하는 센서, 사용자의 신체의 일부를 인식하는 센서, 광을 출력하는 소형 램프 등일 수 있으나, 전자 모듈(CM)의 종류가 반드시 이에 한정되는 것은 아니다.
도 2는 도 1의 표시 장치에 포함되는 표시 모듈을 나타내는 단면도이다. 예를 들어, 도 2는 도 1의 Ⅰ-Ⅰ’라인을 따라 자른 단면도이다.
도 1 및 도 2를 참조하면, 표시 모듈(DM)은 표시 패널(100), 센싱층(200) 및 반사 방지층(300)을 포함할 수 있다. 표시 패널(100)은 베이스 기판(110), 화소 회로층(120), 발광 소자층(130) 및 봉지층(140)을 포함할 수 있다.
표시 패널(100)은 실질적으로 영상을 생성할 수 있다. 예를 들어, 표시 패널(100)은 유기 발광 표시 패널, 무기 발광 표시 패널, 양자점 표시 패널 등일 수 있다. 이하에서는, 표시 패널(100)이 유기 발광 표시 패널인 경우를 한정하여 설명하지만, 본 발명의 구성이 반드시 이에 한정되는 것은 아니다.
베이스 기판(110)은 투명 또는 불투명한 재료로 형성되는 절연성 기판일 수 있다. 베이스 기판(110)은 단층 또는 다층 구조를 가질 수 있다. 일 실시예에 있어서, 베이스 기판(110)은 유리를 포함할 수 있다. 이 경우, 베이스 기판(110)은 리지드(rigid) 기판일 수 있다. 다른 실시예에 있어서, 베이스 기판(110)은 플라스틱을 포함할 수 있다. 이 경우, 베이스 기판(110)은 플렉서블(flexible) 기판일 수 있다. 베이스 기판(110)에 사용될 수 있는 플라스틱의 예로는, 폴리이미드(polyimide PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate PET), 폴리에틸렌 나프탈렌(polyethylene naphthalene PEN), 폴리프로필렌(polypropylene PP), 폴리카보네이트(polycarbonate PC), 폴리스트렌(polystyrene PS), 폴리술폰(polysulfone PSul), 폴리에틸렌(polyethylene PE), 폴리프탈라미드(polyphthalamide PPA), 폴리에테르술폰(polyethersulfone PES), 폴리아리레이트(polyarylate PAR), 폴리카보네이트 옥사이드(polycarbonate oxide PCO), 변성 폴리페닐렌 옥사이드(modified polyphenylene oxide MPPO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
화소 회로층(120)은 베이스 기판(110) 상에 배치될 수 있다. 화소 회로층(120)은 무기층, 유기층, 및 금속 패턴을 포함할 수 있다. 상기 무기층, 상기 유기층, 및 상기 금속 패턴을 통해 화소 회로가 구현될 수 있다.
발광 소자층(130)은 화소 회로층(120) 상에 배치될 수 있다. 발광 소자층(130)은 복수의 발광 소자들을 포함할 수 있다. 예를 들어, 발광 소자층(130)은 유기 발광 물질, 무기 발광 물질, 유기-무기 발광 물질, 퀀텀닷 등을 포함할 수 있다. 이하에서는, 발광 소자층(130)이 유기 발광 물질을 포함하는 경우를 한정하여 설명하지만, 본 발명의 구성이 반드시 이에 한정되는 것은 아니다.
봉지층(140)은 발광 소자층(130) 상에 배치될 수 있다. 봉지층(140)은 적어도 하나의 무기 봉지층 및 적어도 하나의 유기 봉지층을 포함할 수 있다. 예를 들어, 봉지층(140)은 발광 소자층(130) 상에 배치되는 제1 무기 봉지층, 상기 제1 무기 봉지층 상에 배치되는 유기 봉지층 및 상기 유기 봉지층 상에 배치되는 제2 무기 봉지층을 포함할 수 있다. 봉지층(140)은 발광 소자층(130)으로 수분, 공기 등이 침투하는 것을 방지할 수 있다.
센싱층(200)은 표시 패널(100) 상에 배치될 수 있다. 다시 말하면, 센싱층(200)은 봉지층(140) 상에 배치될 수 있다. 센싱층(200)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 예를 들어, 상기 외부 입력은 사용자의 터치일 수 있다. 일 실시예에 있어서, 센싱층(200)은 연속된 공정을 통해 표시 패널(100) 상에 형성될 수 있다. 이 경우, 표시 패널(100)과 센싱층(200) 사이에는 추가적인 구성요소(예컨대, 접착 부재)가 배치되지 않을 수 있다. 다른 실시예에 있어서, 표시 패널(100)과 센싱층(200)은 접착 부재를 통해 서로 결합될 수 있다.
반사 방지층(300)은 센싱층(200) 상에 배치될 수 있다. 반사 방지층(300)은 표시 모듈(DM)의 외부로부터 입사되는 외광의 반사를 억제할 수 있다. 일 실시예에 있어서, 반사 방지층(300)은 위상 지연자 및 편광자를 포함할 수 있다. 상기 위상 지연자 및 상기 편광자는 하나의 편광 필름으로 구현될 수 있다. 다른 실시예에 있어서, 반사 방지층(300)은 컬러 필터들을 포함할 수 있다. 상기 컬러 필터들은 소정의 배열을 가질 수 있다. 예를 들어, 상기 컬러 필터들은 표시 패널(100)에 포함된 화소들이 발광하는 색을 고려하여 배열될 수 있다.
일 실시예에 있어서, 센싱층(200)은 생략될 수 있다. 센싱층(200)이 생략되는 경우, 반사 방지층(300)은 표시 패널(100) 상에 배치될 수 있다. 예를 들어, 반사 방지층(300)은 연속된 공정을 통해 표시 패널(100) 상에 형성될 수 있다. 또한, 센싱층(200)과 반사 방지층(300)의 위치가 서로 달라질 수도 있다. 예를 들어, 반사 방지층(300)은 표시 패널(100)과 센싱층(200) 사이에 배치될 수도 있다.
도 3은 도 2의 표시 모듈에 포함되는 표시 패널을 나타내는 평면도이다. 도 4는 도 3의 'A' 영역을 확대 도시한 확대도이다.
도 3 및 도 4를 참조하면, 표시 패널(100)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)는 도 1의 활성 영역(AA)에 대응될 수 있다. 비표시 영역(NDA)은 도 1의 비활성 영역(NAA)에 대응될 수 있다. 비표시 영역(NDA)는 표시 영역(DA)의 주변에 위치할 수 있다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다.
표시 영역(DA)은 제1 보조 표시 영역(SDA1), 제2 보조 표시 영역(SDA2) 및 메인 표시 영역(MDA)을 포함할 수 있다. 제1 보조 표시 영역(SDA1)은 컴포넌트 영역으로 지칭될 수 있다. 제2 보조 표시 영역(SDA2)은 중간 영역 또는 과도 영역으로 지칭될 수 있다. 메인 표시 영역(MDA)은 일반 표시 영역으로 지칭될 수 있다.
제1 보조 표시 영역(SDA1)은 도 1에 도시된 센싱 영역(SA)과 중첩 또는 대응되는 영역일 수 있다. 다시 말하면, 제1 보조 표시 영역(SDA1)은 도 1의 전자 모듈(CM)과 평면 상에서 중첩하는 영역일 수 있다. 예를 들어, 외부 입력은 제1 보조 표시 영역(SDA1)을 통해 전자 모듈(CM)로 제공될 수 있고, 전자 모듈(CM)로부터의 출력은 제1 보조 표시 영역(SDA1)을 통해 외부로 방출될 수 있다. 도 3에서는 제1 보조 표시 영역(SDA1)이 원 형상을 가지는 것으로 도시하였으나, 본 발명의 구성이 반드시 이에 한정되는 것은 아니다. 예를 들어, 제1 보조 표시 영역(SDA1)은 다각형, 타원, 비정형의 형상 등 다양한 형상을 가질 수 있다.
제2 보조 표시 영역(SDA2)은 제1 보조 표시 영역(SDA1)과 인접할 수 있다. 예를 들어, 제2 보조 표시 영역(SDA2)은 제1 보조 표시 영역(SDA1)을 둘러쌀 수 있다. 일 실시예에 있어서, 제2 보조 표시 영역(SDA2)은 제1 보조 표시 영역(SDA1)보다 낮은 투과율을 가질 수 있다. 일 실시예에 있어서, 제2 보조 표시 영역(SDA2)은 비표시 영역(NDA)과 이격될 수 있다. 다만 반드시 이에 한정하는 것은 아니며, 다른 실시예에 있어서, 제2 보조 표시 영역(SDA2)은 비표시 영역(NDA)과 접할 수도 있다.
메인 표시 영역(MDA)은 제2 보조 표시 영역(SDA2)과 인접할 수 있다. 일 실시예에 있어서, 메인 표시 영역(MDA)은 제1 보조 표시 영역(SDA1)보다 낮은 투과율을 가질 수 있다.
표시 패널(100)은 복수의 화소들(PX)을 포함할 수 있다. 복수의 화소들(PX)은 표시 영역(DA)에 배치될 수 있다. 복수의 화소들(PX)은 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)를 포함할 수 있다. 제1 화소(PX1)는 제1 보조 표시 영역(SDA1)에서 광을 방출할 수 있고, 제2 화소(PX2)는 제2 보조 표시 영역(SDA2)에서 광을 방출할 수 있으며, 제3 화소(PX3)는 메인 표시 영역(MDA)에서 광을 방출할 수 있다.
제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각은 복수로 제공될 수 있다. 이 경우, 복수의 제1 내지 제3 화소들(PX1, PX2, PX3) 각각은 적색 화소, 녹색 화소 및 청색 화소를 포함할 수 있다. 일 실시예에 있어서, 복수의 제1 내지 제3 화소들(PX1, PX2, PX3) 각각은 백색 화소를 더 포함할 수도 있다.
제1 화소(PX1)는 제1 발광 소자(LD1) 및 제1 화소 회로(PC1)를 포함할 수 있다. 제1 화소 회로(PC1)는 제1 발광 소자(LD1)에 전달되는 전류를 제어할 수 있다. 제2 화소(PX2)는 제2 발광 소자(LD2) 및 제2 화소 회로(PC2)를 포함할 수 있다. 제2 화소 회로(PC2)는 제2 발광 소자(LD2)에 전달되는 전류를 제어할 수 있다. 제3 화소(PX3)는 제3 발광 소자(LD3) 및 제3 화소 회로(PC3)를 포함할 수 있다. 제3 화소 회로(PC3)는 제3 발광 소자(LD3)에 전달되는 전류를 제어할 수 있다.
일 실시예에 있어서, 제1 발광 소자(LD1)는 제1 보조 표시 영역(SDA1)에 배치되고, 제1 화소 회로(PC1)는 제2 보조 표시 영역(SDA2) 에 배치될 수 있다. 다른 실시예에서, 제1 발광 소자(LD1)는 비표시 영역(NDA)에 배치될 수도 있다. 제1 화소 회로(PC1)가 제1 보조 표시 영역(SDA1)에 배치되지 않음에 따라, 제1 보조 표시 영역(SDA1)의 투과율이 향상될 수 있다.
이 경우, 제1 발광 소자(LD1)와 제1 화소 회로(PC1)는 연결 배선(TWL)을 통해 전기적으로 연결될 수 있다. 연결 배선(TWL)은 투명 전도성 물질을 포함할 수 있다. 예를 들어, 연결 배선(TWL)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO), 아연 산화물(ZnO) 또는 인듐 산화물(In2O3)등의 투명 전도성 산화물(transparent conductive oxide, TCO)을 포함할 수 있다.
구체적으로는, 제1 보조 표시 영역(SDA1)에는 제1 발광 소자(LD1)가 배치되고, 제2 보조 표시 영역(SDA2)에는 제1 화소 회로(PC1), 제2 발광 소자(LD2), 및 제2 화소 회로(PC2)가 배치되며, 메인 표시 영역(MDA)에는 제3 발광 소자(LD3) 및 제3 화소 회로(PC3)가 배치될 수 있다.
이에 따라, 제2 보조 표시 영역(SDA2)의 투과율 및 메인 표시 영역(MDA)의 투과율은 제1 보조 표시 영역(SDA1)의 투과율보다 낮을 수 있다. 또한, 제2 보조 표시 영역(SDA2)에 제1 화소 회로(PC1)가 배치됨에 따라, 단위 면적 내에서 제2 보조 표시 영역(SDA2)에 배치된 제2 화소(PX2)의 개수는 메인 표시 영역(MDA)에 배치된 제3 화소(PX3)의 개수보다 적을 수 있다.
일 실시예에 있어서, 제1 발광 소자(LD1), 제2 발광 소자(LD2), 및 제3 발광 소자(LD3) 각각은 복수로 제공될 수 있다. 복수의 제1 발광 소자들(LD1) 중 서로 가장 인접한 2 개의 제1 발광 소자들 사이의 간격은 복수의 제3 발광 소자들(LD3) 중 서로 가장 인접한 2 개의 제3 발광 소자들 사이의 간격보다 클 수 있다. 또한, 복수의 제2 발광 소자들(LD2) 중 서로 가장 인접한 2 개의 제2 발광 소자들 사이의 간격은 복수의 제3 발광 소자들(LD3) 중 서로 가장 인접한 2 개의 발광 소자들 사이의 간격보다 클 수 있다.
도 5는 도 3의 표시 패널의 제1 보조 표시 영역 및 제2 보조 표시 영역을 나타내는 단면도이다. 도 6은 도 3의 표시 패널의 메인 표시 영역을 나타내는 단면도이다.
도 5 및 도 6을 참조하면, 표시 패널(100)은 무기층, 유기층 및 금속 패턴 등을 포함할 수 있다. 상술한 바와 같이, 표시 패널(100)은 베이스 기판(110), 화소 회로층(120), 발광 소자층(130), 및 봉지층(140)을 포함할 수 있다.
화소 회로층(120)은 베이스 기판(110) 상에 배치될 수 있다. 일 실시예에 있어서, 화소 회로층(120)은 버퍼층(120BR), 제1 내지 제9 절연층들(121, 122, 123, 124, 125, 126, 127, 128, 129), 제1 내지 제3 화소 회로들(PC1, PC2, PC3), 제1 연결 배선(TWL1) 및 제2 연결 배선(TWL2)을 포함할 수 있다.
제1 내지 제3 화소 회로들(PC1, PC2, PC3) 각각은 트랜지스터를 포함할 수 있다. 예를 들어, 제1 화소 회로(PC1)는 제1 트랜지스터(TFT1)를 포함하고, 제2 화소 회로(PC2)는 제2 트랜지스터(TFT2)를 포함하며, 제3 화소 회로(PC3)는 제3 트랜지스터(TFT3) 및 제4 트랜지스터(TFT4)를 포함할 수 있다. 제1 내지 제4 트랜지스터(TFT1, TFT2, TFT3, TFT4) 각각은 액티브 패턴, 게이트 전극 및 연결 전극을 포함할 수 있다.
버퍼층(120BR)은 베이스 기판(110) 상에 배치될 수 있다. 버퍼층(120BR)은 베이스 기판(110)으로부터 불순물들이 제1 내지 제3 화소 회로들(PC1, PC2, PC3)로 확산되는 현상을 방지할 수 있다. 일 실시예에 있어서, 버퍼층(120BR)은 절연 물질로 형성될 수 있다. 버퍼층(120br)에 사용될 수 있는 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
일 실시예에 있어서, 베이스 기판(110)과 버퍼층(120BR) 사이에는 배면 금속층(BML)이 배치될 수 있다. 배면 금속층(BML)은 제1 내지 제3 화소 회로들(PC1, PC2, PC3)과 중첩하도록 배치될 수 있다. 또한, 배면 금속층(BML)은 제1 보조 표시 영역(SDA1)과 이격하도록 배치될 수 있다.
배면 금속층(BML)이 제1 내지 제3 화소 회로들(PC1, PC2, PC3)과 중첩하도록 배치됨에 따라, 배면 금속층(BML)은 제1 내지 제3 화소 회로들(PC1, PC2, PC3)을 보호할 수 있다. 예를 들어, 배면 금속층(BML)은 외광이 제1 내지 제3 화소 회로들(PC1, PC2, PC3)에 도달하는 것을 차단할 수 있다. 또한, 배면 금속층(BML)은 표시 패널(100)의 제조 공정에서 사용되는 레이저 등이 제1 내지 제3 화소 회로들(PC1, PC2, PC3)에 도달하는 것을 차단할 수 있다. 배면 금속층(BML)이 제1 보조 표시 영역(SDA1)과 이격하도록 배치됨에 따라, 상기 레이저 등이 공통 전극(CTE)으로 도달할 수 있다.
배면 금속층(BML)으로 사용될 수 있는 물질의 예로는 몰리브덴(Mo), 티타늄(Ti), 알루미늄(AL), 은(Ag), 구리(Gu) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 다른 실시예에 있어서, 배면 금속층(BML)은 생략될 수 있다.
일 실시예에 있어서, 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)은 버퍼층(120BR) 상에 배치될 수 있다. 예를 들어, 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)은 실리콘 반도체로 형성될 수 있다.
다른 실시예에 있어서, 제1 및 제2 액티브 패턴들(ACT1, ACT2)은 제3 절연층(123) 상에 배치될 수도 있다. 이 경우, 제1 및 제2 액티브 패턴들(ACT1, ACT2)은 산화물 반도체로 형성될 수도 있다.
제1 절연층(121)은 버퍼층(120BR) 상에 배치되고, 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)을 커버할 수 있다. 제1 절연층(121)은 단층 또는 다층 구조를 가질 수 있다. 일 실시예에 있어서, 제1 절연층(121)은 절연 물질로 형성될 수 있다. 제1 절연층(121)으로 사용될 수 있는 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)은 제1 절연층(121) 상에 배치될 수 있다. 구체적으로는, 제1 게이트 전극(GAT1)은 제1 액티브 패턴(ACT1)과 중첩하고, 제2 게이트 전극(GAT2)은 제2 액티브 패턴(ACT2)과 중첩하며, 제3 게이트 전극(GAT3)은 제3 액티브 패턴(ACT3)과 중첩할 수 있다. 일 실시예에 있어서, 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)로 사용될 수 있는 물질의 예로는 은(Ag), 은을 함유하는 합금, 몰리브덴(Mo), 몰리브덴을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제2 절연층(122)은 제1 절연층(121)상에 배치되고, 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)을 커버할 수 있다. 제2 절연층(122)은 단층 또는 다층 구조를 가질 수 있다. 일 실시예에 있어서, 제2 절연층(122)은 절연 물질로 형성될 수 있다. 제2 절연층(122)으로 사용될 수 있는 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제3 절연층(123)은 제2 절연층(122)상에 배치될 수 있다. 제3 절연층(123)은 단층 또는 다층 구조를 가질 수 있다. 일 실시예에 있어서, 제3 절연층(123)은 절연 물질로 형성될 수 있다. 제3 절연층(123)으로 사용될 수 있는 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제4 액티브 패턴(ACT4)은 제3 절연층(123) 상에 배치될 수 있다. 제4 액티브 패턴(ACT4)은 산화물 반도체로 형성될 수 있다.
제4 절연층(124)은 제3 절연층(123) 상에 배치되고, 제4 액티브 패턴(ACT4)을 커버할 수 있다. 제4 절연층(124)은 단층 또는 다층 구조를 가질 수 있다. 일 실시예에 있어서, 제4 절연층(124)은 절연 물질로 형성될 수 있다. 제4 절연층(124)으로 사용될 수 있는 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제4 게이트 전극(GAT4)은 제4 절연층(124) 상에 배치될 수 있다. 제4 게이트 전극(GAT4)은 제4 액티브 패턴(ACT4)과 중첩할 수 있다. 일 실시예에 있어서, 제4 게이트 전극(GAT4)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 제4 게이트 전극(GAT4)으로 사용될 수 있는 물질의 예로는 은(Ag), 은을 함유하는 합금, 몰리브덴(Mo), 몰리브덴을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제5 절연층(125)은 제4 절연층(124) 상에 배치되며, 제4 게이트 전극(GAT4)을 커버할 수 있다. 제5 절연층(125)은 단층 또는 다층 구조를 가질 수 있다. 일 실시예에 있어서, 제5 절연층(125)은 절연 물질로 형성될 수 있다. 제5 절연층(125)으로 사용될 수 있는 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제1 내지 제8 연결 전극들(CE1, CE2, CE3, CE4, CE5, CE6, CE7, CE8)은 제5 절연층(125) 상에 배치될 수 있다. 제1 연결 전극(CE1) 및 제2 연결 전극(CE2)은 제1 내지 제5 절연층들(121, 122, 123, 124 125)을 관통하는 컨택홀을 통해 제1 액티브 패턴(ACT1)과 접촉할 수 있다. 제3 연결 전극(CE3) 및 제4 연결 전극(CE4)은 제1 내지 제5 절연층들(121, 122, 123, 124 125)을 관통하는 컨택홀을 통해 제2 액티브 패턴(ACT2)과 접촉할 수 있다. 제5 연결 전극(CE5) 및 제6 연결 전극(CE6)은 제1 내지 제5 절연층들(121, 122, 123, 124 125)을 관통하는 컨택홀을 통해 제3 액티브 패턴(ACT3)과 접촉할 수 있다. 제7 연결 전극(CE7) 및 제8 연결 전극(CE8)은 제4 및 제5 절연층들(124, 125)을 관통하는 컨택홀을 통해 제4 액티브 패턴(ACT4)과 접촉할 수 있다.
일 실시예에 있어서, 제1 내지 제8 연결 전극들(CE1, CE2, CE3, CE4, CE5, CE6, CE7, CE8)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 제1 내지 제8 연결 전극들(CE1, CE2, CE3, CE4, CE5, CE6, CE7, CE8)로 사용될 수 있는 물질의 예로는 은(Ag), 은을 함유하는 합금, 몰리브덴(Mo), 몰리브덴을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제1 액티브 패턴(ACT1), 제1 게이트 전극(GAT1), 제1 연결 전극(CE1), 및 제2 연결 전극(CE2)은 제1 트랜지스터(TFT1)를 구성할 수 있다. 또한, 제2 액티브 패턴(ACT2), 제2 게이트 전극(GAT2), 제3 연결 전극(CE3), 및 제4 연결 전극(CE4)은 제2 트랜지스터(TFT2)를 구성할 수 있다. 또한, 제3 액티브 패턴(ACT3), 제3 게이트 전극(GAT3), 제5 연결 전극(CE5), 및 제6 연결 전극(CE6)은 제3 트랜지스터(TFT3)를 구성할 수 있다. 또한, 제4 액티브 패턴(ACT4), 제4 게이트 전극(GAT4), 제7 연결 전극(CE7), 및 제8 연결 전극(CE8)은 제4 트랜지스터(TFT4)를 구성할 수 있다.
일 실시예에 있어서, 제3 화소 회로(PC3)에 포함되는 제3 트랜지스터(TFT3)는 실리콘계 반도체 소자이고, 제4 트랜지스터(TFT4)는 산화물계 반도체 소자일 수 있다. 이에 따라, 메인 표시 영역(MDA)의 제3 화소(PX3)는 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않을 수 있다. 즉, 제3 화소 회로(PC3)는 산화물계 반도체 소자인 제4 트랜지스터(TFT4)를 채용하여, 저주파 구동이 가능하므로, 소비 전력을 더욱 감소시킬 수 있다. 다만, 본 발명의 구성이 반드시 이에 한정되는 것은 아니다. 예를 들어, 제3 화소 회로(PC3)는 트랜지스터로써, 실리콘계 반도체 소자 또는 산화물계 반도체 소자 중 어느 하나만을 채용할 수도 있다.
제6 절연층(126)은 제5 절연층(125) 상에 배치되며, 제1 내지 제8 연결 전극들(CE1, CE2, CE3, CE4, CE5, CE6, CE7, CE8)을 커버할 수 있다. 제6 절연층(126)은 단층 또는 다층 구조를 가질 수 있다. 일 실시예에 있어서, 제6 절연층(126)은 절연 물질로 형성될 수 있다. 제6 절연층(126)으로 사용될 수 있는 물질의 예로는 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제9 내지 제11 연결 전극들(CE9, CE10, CE11)은 제1 절연층(126) 상에 배치될 수 있다. 제9 연결 전극(CE9)은 제6 절연층(126)을 관통하는 컨택홀을 통해 제1 연결 전극(CE1)과 접촉할 수 있고, 제10 연결 전극(CE10)은 제6 절연층(126)을 관통하는 컨택홀을 통해 제3 연결 전극(CE3)과 접촉할 수 있으며, 제11 연결 전극(CE11)은 제6 절연층(126)을 관통하는 컨택홀을 통해 제5 연결 전극(CE5)과 접촉할 수 있다.
제1 트랜지스터(TFT1) 및 제9 연결 전극(CE9)은 제1 화소 회로(PC1)를 구성할 수 있다. 또한, 제2 트랜지스터(TFT2) 및 제10 연결 전극(CE10)은 제2 화소 회로(PC2)를 구성할 수 있다. 또한, 제3 트랜지스터(TFT3), 제4 트랜지스터(TFT4) 및 제11 연결 전극(CE11)은 제3 화소 회로(PC3)를 구성할 수 있다. 이때, 제1 화소 회로(PC1) 및 제2 화소 회로(PC2)는 제2 보조 표시 영역(SDA2)에 위치하고, 제3 화소 회로(PC3)은 메인 표시 영역(MDA)에 위치할 수 있다.
제7 절연층(127)은 제6 절연층(126) 상에 배치되며, 제9 내지 제11 연결 전극들(CE9, CE10, CE11)을 커버할 수 있다. 제7 절연층(127)은 단층 또는 다층 구조를 가질 수 있다. 일 실시예에 있어서, 제7 절연층(127)은 절연 물질로 형성될 수 있다. 제7 절연층(127)으로 사용될 수 있는 물질의 예로는 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제1 연결 배선(TWL1)은 제7 절연층(127) 상에 배치될 수 있다. 제1 연결 배선(TWL1)은 제7 절연층(127)을 관통하는 컨택홀을 통해 제1 화소 회로(PC1)의 제9 연결 전극(CE9)과 접촉할 수 있다. 일 실시예에 있어서, 제1 연결 배선(TWL1)은 공통 전극(CTE)의 복수의 투과홀들(TH)과 중첩할 수 있다. 따라서, 제1 연결 배선(TWL1)은 광 투과성 물질로 형성될 수 있다. 제1 연결 배선(TWL1)으로 사용될 수 있는 물질의 예로는, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO), 아연 산화물(ZnO) 또는 인듐 산화물(In2O3)등의 투명 전도성 산화물(transparent conductive oxide, TCO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제8 절연층(128)은 제7 절연층(127) 상에 배치되며, 제1 연결 배선(TWL1)을 커버할 수 있다. 제8 절연층(128)은 단층 또는 다층 구조를 가질 수 있다. 일 실시예에 있어서, 제8 절연층(128)은 절연 물질로 형성될 수 있다. 제8 절연층(128)으로 사용될 수 있는 물질의 예로는 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제2 연결 배선(TWL2)은 제8 절연층(128) 상에 배치될 수 있다. 제2 연결 배선(TWL2)은 제8 절연층(128)을 관통하는 컨택홀을 통해 제1 연결 배선(TWL1)과 접촉할 수 있다. 또한, 제2 연결 배선(TWL2)은 제1 발광 소자(LD1)의 제1 화소 전극(ADE1)과 연결될 수 있다. 따라서, 제1 연결 배선(TWL1) 및 제2 연결 배선(TWL2)은 제1 화소 회로(PC1)와 제1 발광 소자(LD1)를 전기적으로 연결시킬 수 있다. 제2 연결 배선(TWL2)으로 사용될 수 있는 물질의 예로는, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO), 아연 산화물(ZnO) 또는 인듐 산화물(In2O3)등의 투명 전도성 산화물(transparent conductive oxide, TCO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제9 절연층(129)은 제8 절연층(128) 상에 배치되며, 제2 연결 배선(TWL2)을 커버할 수 있다. 제9 절연층(129)은 단층 또는 다층 구조를 가질 수 있다. 일 실시예에 있어서, 제9 절연층(129)은 절연 물질로 형성될 수 있다. 제9 절연층(129)으로 사용될 수 있는 물질의 예로는 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
발광 소자층(130)은 화소 회로층(120) 상에 배치될 수 있다. 일 실시예에 있어서, 발광 소자층(130)은 제1 내지 제3 발광 소자들(LD1, LD2, LD3), 화소 정의막(PDL) 및 화소 정의 패턴(PDP)을 포함할 수 있다. 제1 발광 소자(LD1)는 제1 보조 표시 영역(SDA1)에 위치하고, 제2 발광 소자(LD2)는 제2 보조 표시 영역(SDA2)에 위치하며, 제3 발광 소자(LD3)는 메인 표시 영역(MDA)에 위치할 수 있다. 제1 발광 소자(LD1)는 제1 화소 전극(ADE1), 제1 발광층(EL1) 및 공통 전극(CTE)을 포함하고, 제2 발광 소자(LD2)는 제2 화소 전극(ADE2), 제2 발광층(EL2) 및 공통 전극(CTE)을 포함하며, 제3 발광 소자(LD3)는 제3 화소 전극(ADE3), 제3 발광층(EL3) 및 공통 전극(CTE)을 포함할 수 있다.
제1 내지 제3 화소 전극들(ADE1, ADE2, ADE3)은 제9 절연층(129) 상에 배치될 수 있다. 구체적으로, 제1 화소 전극(ADE1)은 제1 보조 표시 영역(SDA1)에 위치하고, 제2 화소 전극(ADE2)은 제2 보조 표시 영역(SDA2)에 위치하며, 제3 화소 전극(ADE3)은 메인 표시 영역(MDA)에 위치할 수 있다.
일 실시예에 있어서, 제1 내지 제3 화소 전극들(ADE1, ADE2, ADE3) 각각은 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다. 제1 내지 제3 화소 전극들(ADE1, ADE2, ADE3) 각각이 투과 전극으로 형성되는 경우, 제1 내지 제3 화소 전극들(ADE1, ADE2, ADE3)에 사용될 수 있는 물질의 예로는, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO), 아연 산화물(ZnO), 인듐 산화물(In2O3), 알루미늄이 도핑된 아연 산화물(AZO)등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 제1 내지 제3 화소 전극들(ADE1, ADE2, ADE3) 각각이 반사 전극으로 형성되는 경우, 제1 내지 제3 화소 전극들(ADE1, ADE2, ADE3)에 사용될 수 있는 물질의 예로는, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 이들은 상기 투과 전극에 사용된 물질과의 적층 구조를 가질 수도 있다.
상술한 바와 같이, 제1 화소 전극(ADE1)은 제2 보조 표시 영역(SDA2)에 배치된 제1 화소 회로(PC1)와 전기적으로 연결될 수 있다. 예를 들어, 제1 화소 전극(ADE1)은 제2 연결 배선(TWL2)과 제9 절연층(129)을 관통하는 컨택홀을 통해 접촉함으로써, 제1 연결 배선(TWL1) 및 제2 연결 배선(TWL2)을 통해 제1 화소 회로(PC1)와 전기적으로 연결될 수 있다. 제2 화소 전극(ADE2)은 제10 연결 전극(CE10)과 제7 내지 제9 절연층들(127, 128, 129)을 관통하는 컨택홀을 통해 접촉함으로써, 제2 화소 회로(PC2)와 전기적으로 연결될 수 있다. 제3 화소 전극(ADE3)은 제11 연결 전극(CE11)과 제7 내지 제9 절연층들(127, 128, 129)을 관통하는 컨택홀을 통해 접촉함으로써, 제3 화소 회로(PC3)와 전기적으로 연결될 수 있다.
화소 정의막(PDL) 및 화소 정의 패턴(PDP)은 제9 절연층(129) 상에 배치될 수 있다. 화소 정의 패턴(PDP)은 제1 보조 표시 영역(SDA-1)에 배치될 수 있다. 화소 정의 패턴(PDP)은 제1 화소 전극(ADE)의 일부를 노출시킬 수 있다. 화소 정의막(PDL)은 제2 보조 표시 영역(SDA2) 및 메인 표시 영역(MDA)에 배치될 수 있다. 화소 정의막(PDL)은 제2 화소 전극(ADE2) 및 제3 화소 전극(ADE3) 각각의 일부를 노출시킬 수 있다.
일 실시예에 있어서, 화소 정의막(PDL) 및 화소 정의 패턴(PDP)은 동일한 물질을 포함하며, 동일한 공정을 통해 형성될 수 있다. 예를 들어, 화소 정의막(PDL) 및 화소 정의 패턴(PDP)은 블랙 염료, 블랙 안료, 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
제1 발광층(EL1)은 제1 화소 전극(ADE1) 상에 배치되고, 제2 발광층(EL2)은 제2 화소 전극(ADE2) 상에 배치되며, 제3 발광층(EL3)는 제3 화소 전극(ADE3) 상에 배치될 수 있다. 일 실시예에 있어서, 제1 내지 제3 발광층들(EL1, EL2, EL3) 각각은 적색광, 녹색광, 또는 청색광을 발광할 수 있다.
공통 전극(CTE)은 제1 내지 제3 발광층들(EL1, EL2, EL3) 상에 배치될 수 있다. 즉, 공통 전극(CTE)은 복수의 화소들(PX, 도 3 참조)에 걸쳐, 표시 영역(DA) 상에서 연속적으로 형성될 수 있다. 일 실시예에 있어서, 공통 전극(CTE)은 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다. 예를 들어, 공통 전극(CTE)은 금속, 합금, 금속 질화물, 금속 불화물, 도전성 금속 산화물 또는 이들의 조합을 포함할 수 있다.
공통 전극(CTE)에는 복수의 투과홀들(TH)이 정의될 수 있다. 복수의 투과홀들(TH)은 제1 보조 표시 영역(SDA1)에 위치할 수 있다. 일 실시예에 있어서, 공통 전극(CTE)이 복수의 화소들(PX) 상에 연속적으로 형성된 후, 공통 전극(CTE) 중 복수의 제1 발광 소자들(LD1) 사이 영역마다 레이저를 도트(dot) 형태로 조사하여, 상기 레이저가 조사된 부분의 공통 전극(CTE)이 제거됨으로써 복수의 투과홀들(TH)이 형성될 수 있다. 이에 따라, 복수의 투과홀들(TH)은 화소 정의 패턴(PDP)과는 이격되도록 형성될 수 있다. 복수의 투과홀들(TH)이 위치하는 부분에서 공통 전극(CTE)의 일부분이 제거됨에 따라, 제1 보조 표시 영역(SDA1)의 투과율이 향상될 수 있다.
도시하지는 않았으나, 제1 내지 제3 화소 전극들(ADE1, ADE2, ADE3)과 제1 내지 제3 발광층들(EL1, EL2, EL3) 사이에는 정공 제어층이 배치될 수 있다. 상기 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 제1 내지 제3 발광층들(EL1, EL2, EL3)과 공통 전극(CTE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다.
봉지층(140)은 발광 소자층(130) 상에 배치될 수 있다. 일 실시예에 있어서, 봉지층(140)은 발광 소자층(130)상에 배치되는 제1 무기 봉지층(141), 제1 무기 봉지층(141) 상에 배치되는 유기 봉지층(142) 및 유기 봉지층(142) 상에 배치되는 제2 무기 봉지층(143)을 포함할 수 있다. 다만, 봉지층(140)의 구성이 반드시 이에 한정되는 것은 아니다.
도 7은 도 3의 표시 패널의 제1 보조 표시 영역을 나타내는 평면도이다. 예를 들어, 도 7은 발광 소자층(130) 상에 봉지층(140)이 형성되기 전, 제1 보조 표시 영역(SDA1)을 나타내는 평면도이다. 도 8은 도 7의 Ⅱ-Ⅱ’라인을 따라 자른 단면도이다.
이하에서는, 도 7 및 도 8을 참조하여, 복수의 제1 발광 소자들(LD1) 및 복수의 투과홀들(TH)에 대하여 보다 자세히 설명한다. 이때, 표시 패널(100)의 구성과 관련하여 도 5 및 도 6을 참조하여 설명한 내용과 중복되는 설명은 생략한다.
도 7 및 도 8을 참조하면, 표시 패널(100)의 제1 보조 표시 영역(SDA1)에는 복수의 제1 발광 소자들(LD1)이 배치될 수 있다. 일 실시예에 있어서, 복수의 제1 발광 소자들(LD1)은 제1 색 발광 소자(LD1-R), 제2 색 발광 소자(LD1-G) 및 제3 색 발광 소자(LD1-B)를 포함할 수 있다. 일 실시예에 있어서, 제1 색 발광 소자(LD1-R), 제2 색 발광 소자(LD1-G) 및 제3 색 발광 소자(LD1-B) 각각은 적색광, 녹색광 또는 청색광을 방출할 수 있다. 예를 들어, 제1 색 발광 소자(LD1-R)는 적색광을 방출하고, 제2 색 발광 소자(LD1-G)는 녹색광을 방출하며, 제3 색 발광 소자(LD1-B)는 청색광을 방출할 수 있다.
제1 색 발광 소자(LD1-R)는 제1 색 화소 전극(ADE1-R), 제1 색 발광층(EL1-R) 및 공통 전극을 포함하고, 제2 색 발광 소자(LD1-G)는 제2 색 화소 전극(ADE1-G), 제2 색 발광층(EL1-G) 및 공통 전극을 포함하며, 제3 색 발광 소자(LD1-B)는 제3 색 화소 전극(ADE1-B), 제3 색 발광층(EL1-B) 및 공통 전극을 포함할 수 있다.
평면 상에서, 제1 색 발광 소자(LD1-R), 제2 색 발광 소자(LD1-G) 및 제3 색 발광 소자(LD1-B) 각각은 행(row) 방향 및 열(column) 방향을 따라 반복적으로 배열될 수 있다. 구체적으로는, 평면 상에서, 제1 색 발광 소자(LD1-R), 제2 색 발광 소자(LD1-G) 및 제3 색 발광 소자(LD1-B) 각각은, 제1 방향(DR1) 및 제2 방향(DR2)을 따라 반복적으로 배열될 수 있다. 일 실시예에 있어서, 제2 색 발광 소자(LD1-G)는 제1 보조 표시 영역(SDA1)의 홀수 행에 반복적으로 배열되고, 제1 색 발광 소자(LD1-R) 및 제3 색 발광 소자(LD1-B) 제1 보조 표시 영역(SDA1)의 짝수 행에 반복적으로 배열될 수 있다.
일 실시예에 있어서, 제1 색 발광 소자(LD1-R), 제2 색 발광 소자(LD1-G) 및 제3 색 발광 소자(LD1-B)는 서로 다른 평면 상의 크기를 가질 수 있다. 예를 들어, 제2 색 발광 소자(LD1-G)의 평면 상의 크기는, 제1 색 발광 소자(LD1-R) 및 제3 색 발광 소자(LD1-B) 각각의 평면 상의 크기보다 작을 수 있다. 이 경우, 제3 색 발광 소자(LD1-B)의 평면 상의 크기는 제1 색 발광 소자(LD1-R)의 평면 상의 크기보다 클 수 있다. 다만, 본 발명의 구성이 반드시 이에 한정되는 것은 아니며, 제1 색 발광 소자(LD1-R), 제2 색 발광 소자(LD1-G) 및 제3 색 발광 소자(LD1-B) 각각의 평면 상의 크기는 다양하게 설정될 수 있다.
제1 색 발광 소자(LD1-R), 제2 색 발광 소자(LD1-G) 및 제3 색 발광 소자(LD1-B) 각각의 평면 형상은 다각형의 평면 형상, 원형의 평면 형상, 타원형의 평면 형상, 트랙형의 평면 형상 등일 수 있다. 일 실시예에 있어서, 제1 색 발광 소자(LD1-R), 제2 색 발광 소자(LD1-G) 및 제3 색 발광 소자(LD1-B) 각각의 평면 형상은 사각형의 평면 형상일 수 있다.
제1 보조 표시 영역(SDA1)에서, 공통 전극(CTE)에는 복수의 투과홀들(TH)이 정의될 수 있다. 일 실시예에 있어서, 복수의 투과홀들(TH)은 복수의 제1 투과홀들(TH1) 및 복수의 제2 투과홀들(TH2)을 포함할 수 있다.
평면 상에서, 복수의 제1 투과홀들(TH1) 및 복수의 제2 투과홀들(TH2) 각각은 상기 행 방향 및 상기 열 방향을 따라 반복적으로 배열될 수 있다. 구체적으로는, 평면 상에서, 복수의 제1 투과홀들(TH1) 및 복수의 제2 투과홀들(TH2) 각각은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 반복적으로 배열될 수 있다. 이때, 복수의 제1 투과홀들(TH1) 및 복수의 제2 투과홀들(TH2) 각각은 복수의 제1 발광 소자들(LD1) 중 인접한 제1 발광 소자들 사이마다 제공될 수 있다. 이에 따라, 평면 상에서, 복수의 제1 발광 소자들(LD1)과 복수의 투과홀들(TH)은 교번하여 배열될 수 있다.
예를 들어, 복수의 제1 투과홀들(TH1)은 제1 보조 표시 영역(SDA1)의 상기 홀수 행에 반복적으로 배열됨으로써, 제1 방향(DR1)을 따라 제2 색 발광 소자(LD1-G)와 교번하여 배열될 수 있다. 복수의 제2 투과홀들(TH2)은 제1 보조 표시 영역(SDA1)의 상기 짝수 행에 반복적으로 배열됨으로써, 제1 방향(DR1)을 따라 제1 색 발광 소자(LD1-R) 및 제3 색 발광 소자(LD1-B)와 교번하여 배열될 수 있다.
다시 말하면, 복수의 투과홀들(TH)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 반복적으로 배열되면서, 복수의 제1 화소 전극들(ADE1) 중 인접한 제1 화소 전극들 사이마다 위치할 수 있다. 이에 따라, 평면 상에서, 복수의 제1 화소 전극들(ADE1)과 복수의 투과홀들(TH)은 교번하여 배열될 수 있다.
일 실시예에 있어서, 복수의 투과홀들(TH)은 제1 보조 표시 영역(SDA1)에서, 공통 전극(CTE) 중 레이저가 조사된 부분이 선택적으로 제거됨으로써 형성될 수 있다. 예를 들어, 상기 레이저는 복수의 제1 발광 소자들(LD1) 사이 영역마다 도트 형태로 조사될 수 있다. 따라서, 복수의 투과홀들(TH)은 화소 정의 패턴(PDP)과는 이격되도록 형성될 수 있다.
일 실시예에 있어서, 상술한 바와 같이, 제1 색 발광 소자(LD1-R), 제2 색 발광 소자(LD1-G) 및 제3 색 발광 소자(LD1-B)는 서로 다른 크기를 가질 수 있다. 이 경우, 복수의 투과홀들(TH)은 제1 방향(D1)으로 인접하는 제1 발광 소자들(LD1)의 크기에 따라, 서로 다른 형상을 가질 수 있다. 예를 들어, 복수의 제1 투과홀들(TH1)은 제2 색 발광 소자(LD1-G)와 제1 방향(D1)으로 인접함에 따라, 제1 평면 형상을 가지는 반면, 복수의 제2 투과홀들(TH2)은 제1 색 발광 소자(LD1-R) 및 제3 색 발광 소자(LD1-B)와 제1 방향(D1)으로 인접함에 따라, 상기 제1 평면 형상과 상이한 제2 평면 형상을 가질 수 있다. 도 7에서는, 상기 제1 평면 형상을 원형으로, 상기 제2 평면 형상을 타원형으로 도시하였으나, 본 발명의 구성이 반드시 이에 한정되는 것은 아니다.
일 실시예에 있어서, 복수의 투과홀들(TH)에 의해 노출되는 공통 전극(CTE)의 내측면들(IP)은 공통 전극(CTE)의 상면과 수직을 이룰 수 있다. 이에 따라, 복수의 투과홀들(TH)의 단면 상에서의 형상은 직사각형 형상을 가질 수 있다. 다만, 본 발명의 구성이 반드시 이에 한정되는 것은 아니다. 예를 들어, 공통 전극(CTE)의 내측면들(IP)은 공통 전극(CTE)의 상면을 향하여 경사질 수 있다. 이 경우, 복수의 투과홀들(TH)의 단면 상에서의 형상은 사다리꼴 형상을 가질 수 있다.
도 9는 도 7의 ‘B’영역을 확대 도시한 확대도이다.
도 7 내지 도 9를 참조하면, 복수의 투과홀들(TH)은 복수의 굴곡들(CV)을 포함할 수 있다. 구체적으로, 복수의 굴곡들(CV)은 복수의 투과홀들(TH)에 의해 노출되는 공통 전극(CTE)의 내측면들(IP) 중 적어도 하나에 정의될 수 있다. 예를 들어, 공통 전극(CTE)의 내측면들(IP)은 평면 상에서, 복수의 투과홀들(TH)의 외곽선을 정의할 수 있다. 복수의 투과홀들(TH)의 상기 외곽선은 복수의 투과홀들(TH)의 외측을 향하여 볼록한 곡선들을 포함할 수 있다. 다시 말하면, 복수의 굴곡들(CV)은 공통 전극(CTE)의 내측을 향하여 오목한 곡선을 포함할 수 있다. 상기 곡선의 크기는 복수의 투과홀들(TH)을 형성하기 위해 공통 전극(CTE)에 조사되는 상기 레이저의 스팟(spot)크기, 세기 등에 따라 다양하게 구현될 수 있다.
도 10 내지 도 15는 도 1의 표시 장치에 포함되는 표시 패널을 제조하는 방법을 나타내는 단면도들이다. 이때, 도 10 내지 도 12는 표시 패널(100)의 제1 보조 표시 영역(SDA1), 제2 보조 표시 영역(SDA2) 및 메인 표시 영역(MDA)을 모두 도시한 단면도들이고, 도 13 내지 도 15는 표시 패널(100)의 제1 보조 표시 영역(SDA1)만을 보다 구체적으로 도시한 단면도들이다. 이하에서는, 도 10 내지 도 15를 참조하여, 도 1의 표시 장치(1000)에 포함되는 표시 패널(100)의 제조 방법을 설명한다.
도 10 및 도 11을 참조하면, 먼저, 제1 보조 표시 영역(SDA1) 및 메인 표시 영역(MDA)을 포함하는 베이스 기판(110)을 준비할 수 있다. 이때, 베이스 기판(110)은 제2 보조 표시 영역(SDA2)을 더 포함할 수 있다. 이후, 베이스 기판(110) 상에 화소 회로층(120)을 형성할 수 있다. 구체적으로는, 코팅, 증착 등의 방식으로 절연층, 반도체층 및 금속층을 형성한 이후, 포토리소그래피 방식으로 상기 절연층, 상기 반도체층 및 상기 금속층을 선택적으로 패터닝함으로써, 제1 내지 제4 액티브 패턴들(ACT1, ACT2, ACT3, ACT4), 제1 내지 제4 게이트 전극들(GAT1, GAT2, GAT3, GAT4), 제1 내지 제11 연결 전극들(CE1, CE2, CE3, CE4, CE5, CE6, CE7, CE8, CE9, CE10, CE11), 제1 연결 배선(TWL1) 및 제2 연결 배선(TWL2)등을 형성할 수 있다. 이에 따라, 제2 보조 표시 영역(SDA2)에 제1 화소 회로(PC1) 및 제2 화소 회로(PC2)를 형성하고, 메인 표시 영역(MDA)에 제3 화소 회로(PC3)를 형성할 수 있다.
일 실시예에 있어서, 화소 회로층(120)을 형성하기 전, 베이스 기판(110) 상에 배면 금속층(BML)을 추가로 형성할 수 있다. 배면 금속층(BML)은 제2 보조 표시 영역(SDA2) 및 메인 표시 영역(MDA)에서, 제1 내지 제3 화소 회로(PC3)와 중첩하는 위치에 형성될 수 있다.
도 12를 참조하면, 화소 회로층(120) 상에 발광 소자층(130)을 형성할 수 있다. 구체적으로는, 제9 절연층(129) 상에 제1 내지 제3 화소 전극들(ADE1, ADE2, ADE3)을 형성한 후, 화소 정의막(PDL) 및 화소 정의 패턴(PDP)을 형성할 수 있다. 이때, 화소 정의 패턴(PDP)은 제1 화소 전극(ADE1)의 일부를 노출시키고, 화소 정의막(PDL)은 제2 화소 전극(ADE2) 및 제3 화소 전극(ADE3) 일부를 노출시킬 수 있다. 이후, 제1 내지 제3 화소 전극들(ADE1, ADE2, ADE3) 각각의 상부에 제1 내지 제3 발광층들(EL1, EL2, EL3)을 형성할 수 있다. 이후, 제1 내지 제3 발광층들(EL1, EL2, EL3) 상에 공통 전극(CTE)을 형성할 수 있다. 공통 전극(CTE)은 복수의 화소들(PX, 도3 참조)에 걸쳐 연속적으로 형성될 수 있다.
도 13 및 도 14를 참조하면, 발광 소자층(130)이 형성된 이후에, 베이스 기판(110)의 하측으로부터 제1 보조 표시 영역(SDA1)에 레이저(LS)를 조사하여 복수의 투과홀들(TH)을 형성할 수 있다. 이때, 레이저(LS)는 적외선 레이저일 수 있다.
일 실시예에 있어서, 레이저(LS)는 공통 전극(CTE) 중 복수의 제1 발광 소자들(LD1) 사이 영역마다 도트 형태로 조사될 수 있다. 이에 따라, 공통 전극(CTE)중 레이저(LS)가 조사된 부분의 선택적으로 제거됨으로써, 복수의 제1 발광 소자들(LD1) 사이마다 복수의 투과홀들(TH)이 형성될 수 있다. 다시 말하면, 복수의 투과홀들(TH)은 제1 보조 표시 영역(SDA1)에서 복수의 제1 발광 소자들(LD1)과 교번하여 배열되도록 형성될 수 있다. 이에 따라, 복수의 투과홀들(TH)을 형성하는 공정에서, 제1 보조 표시 영역(SDA1)에 위치하는 복수의 제1 발광 소자들(LD1), 화소 정의 패턴(PDP) 및 복수의 절연층들의 손상을 최소화할 수 있다. 따라서, 표시 패널 및 이를 포함하는 표시 장치의 신뢰성이 개선될 수 있다.
도 15를 참조하면, 발광 소자층(130) 상에 봉지층(140)을 형성할 수 있다. 일 실시예에 있어서, 봉지층(140)은 발광 소자층(130) 상에 배치되는 제1 무기 봉지층, 상기 제1 무기 봉지층 상에 배치되는 유기 봉지층 및 상기 유기 봉지층 상에 배치되는 제2 무기 봉지층을 포함할 수 있다.
도 16은 본 발명의 다른 실시예에 따른 표시 패널을 나타내는 단면도이다.
도 16을 참조하면, 본 발명의 다른 실시예에 따른 표시 패널(100-1)은 차광 패턴(BLB)을 더 포함하는 것을 제외하고는, 도 2 내지 도 15를 참조하여 설명한 표시 패널(100)과 실질적으로 동일할 수 있다.
일 실시예에 있어서, 도 16에 도시된 바와 같이, 표시 패널(100-1)의 제1 보조 표시 영역(SDA1)에는 차광 패턴(BLB)이 배치될 수 있다. 일 실시예에 있어서, 차광 패턴(BLB)은 베이스 기판(110) 상에 배치될 수 있다. 다만, 차광 패턴(BLB)이 배치되는 층이 반드시 이에 한정되는 것은 아니며, 차광 패턴(BLB)은 베이스 기판(110)과 발광 소자층(130) 사이의 복수의 층들 중 어느 하나의 층 상에 배치될 수 있다. 예를 들어, 차광 패턴(BLB)은 버퍼층(120BR) 상에 배치될 수 있다. 또한, 차광 패턴 (BLB)은 제1 내지 제6 절연층들(121, 122, 123, 124, 125, 126) 중 어느 하나의 층 상에 배치될 수도 있다. 일 실시예에 있어서, 차광 패턴 (BLB)은 배면 금속층(BML)과 동일한 공정을 통해 형성될 수 있다.
차광 패턴(BLB)은 평면 상에서, 제1 발광 소자(LD1)와 중첩할 수 있다. 또한, 차광 패턴(BLB)은 평면 상에서, 복수의 투과홀들(TH)과는 이격될 수 있다. 일 실시예에 있어서, 단면 상에서, 차광 패턴(BLB)의 제1 방향(DR1)으로의 폭(W1)은 제1 발광 소자(LD1)에 포함되는 제1 화소 전극(ADE1)의 제1 방향(DR1)으로의 폭(W2)보다 클 수 있다. 이에 따라, 차광 패턴(BLB)은 제1 화소 전극(ADE1)의 하부면 전체를 커버할 수 있다. 이때, 차광 패턴(BLB)의 제1 방향(DR1)으로의 폭(W1)은 제1 화소 전극(ADE1)을 노출시키는 화소 정의 패턴(PDP)의 양 끝단 사이의 간격(W3)보다는 좁을 수 있다.
일 실시예에 있어서, 차광 패턴(BLB)은 레이저를 흡수 또는 반사하는 금속 물질을 포함할 수 있다. 이때, 상기 레이저는 적외선 레이저일 수 있다. 예를 들어, 차광 패턴(BLB)은 배면 금속층(BML)과 동일한 물질을 포함할 수 있다. 차광 패턴(BLB)으로 사용될 수 있는 물질의 예로는 몰리브덴(Mo), 티타늄(Ti), 알루미늄(AL), 은(Ag), 구리(Gu) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 이에 따라, 복수의 투과홀들(TH)을 형성하기 위한 공정에서, 차광 패턴(BLB)은 상기 레이저로 인한 복수의 제1 발광 소자들(LD1), 화소 정의 패턴(PDP) 및 복수의 절연층들의 손상을 더욱 최소화할 수 있다. 따라서, 표시 패널 및 이를 포함하는 표시 장치의 신뢰성이 더욱 개선될 수 있다.
일 실시예에 있어서, 차광 패턴(BLB)의 두께는 대략 50nm 내지 500nm일 수 있다. 차광 패턴(BLB)의 두께가 상기 범위를 만족하는 경우, 상기 레이저로 인한 복수의 제1 발광 소자들(LD1), 화소 정의 패턴(PDP) 및 복수의 절연층들의 손상을 더욱 최소화하면서, 표시 패널(100-1)의 두께의 과도한 증가를 방지할 수 있다.
도 17은 본 발명의 또 다른 실시예에 따른 표시 패널을 나타내는 단면도이다.
도 17을 참조하면, 본 발명의 다른 실시예에 따른 표시 패널(100-2)은 차광 패턴(BLB)의 제1 방향(DR1)으로의 폭(W1)을 제외하고는 도 16을 참조하여 설명한 표시 패널(100-1)과 실질적으로 동일할 수 있다.
일 실시예에 있어서, 차광 패턴(BLB)의 제1 방향(DR1)으로의 폭(W1)은 제1 화소 전극(ADE1)을 노출시키는 화소 정의 패턴(PDP)의 양 끝단 사이의 간격(W3)보다 클 수 있다. 이에 따라, 복수의 투과홀들(TH)을 형성하기 위한 공정에서, 차광 패턴(BLB)은 상기 레이저로 인한 화소 정의 패턴(PDP)의 손상을 더욱 최소화 할 수 있다. 다만 이 경우에도, 차광 패턴(BLB)은 평면 상에서, 복수의 투과홀들(TH)과는 이격될 수 있다.
실시예들에 의하면, 표시 장치는 복수의 제1 발광 소자들(LD1)을 포함할 수 있다. 복수의 제1 발광 소자들(LD1)은 제1 보조 표시 영역(SDA1)에 위치할 수 있다. 이때, 제1 보조 표시 영역(SDA1)에 위치하는 공통 전극(CTE)에는 복수의 투과홀들(TH)이 정의될 수 있다. 제1 보조 표시 영역(SDA1)에서 복수의 제1 발광 소자들(LD1)과 복수의 투과홀들(TH)은 서로 교번하여 배열될 수 있다. 이에 따라, 제1 보조 표시 영역(SDA1)의 투과율이 향상될 수 있다.
또한, 복수의 투과홀들(TH)은 레이저가 조사된 부분이 선택적으로 제거됨으로써 형성될 수 있다. 상기 레이저는 복수의 제1 발광 소자들(LD1) 사이 영역 마다 도트 형태로 조사될 수 있다. 이에 따라, 복수의 투과홀들(TH)을 형성하는 공정에서, 제1 보조 표시 영역(SDA1)에 위치하는 복수의 제1 발광 소자들(LD1), 화소 정의 패턴(PDP) 및 복수의 절연층들의 손상을 최소화할 수 있다. 따라서, 표시 장치의 신뢰성이 더욱 개선될 수 있다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1000: 표시 장치 100, 100-1, 100-2: 표시 패널
110: 베이스 기판 120: 화소 회로층
130: 발광 소자층 140: 봉지층
200: 센싱층 300: 반사 방지층
LD1, LD2, LD3: 제1 내지 제3 발광 소자
ADE1, ADE2, ADE3: 제1 내지 제3 화소 전극
EL1, EL2, EL3: 제1 내지 제3 발광층 CTE: 공통 전극
PDL: 화소 정의막 PDP: 화소 정의 패턴
PC1, PC2, PC3: 제1 내지 제3 화소 회로
LD1-R, LD1-G, LD1-B: 제1 내지 제3 색 발광 소자
TH: 투과홀 TH1: 제1 투과홀
TH2: 제2 투과홀 IP: 내측면
CV: 굴곡 BLB: 차광 패턴
AA: 활성 영역 NAA: 비활성 영역
SA: 센싱 영역 DA: 표시 영역
NDA: 비표시 영역 MDA: 메인 표시 영역
SDA1: 제1 보조 표시 영역 SDA2: 제2 보조 표시 영역
DM: 표시 모듈 CM: 전자 모듈
LS: 레이저

Claims (20)

  1. 제1 보조 표시 영역 및 상기 제1 보조 표시 영역을 둘러싸는 메인 표시 영역을 포함하는 베이스 기판;
    상기 베이스 기판 상에 배치되는 화소 회로층; 및
    상기 화소 회로층 상에 배치되고, 상기 제1 보조 표시 영역에 배치되는 복수의 제1 발광 소자들을 포함하는 발광 소자층을 포함하고,
    상기 복수의 제1 발광 소자들 각각은,
    화소 전극;
    상기 화소 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되고, 상기 제1 보조 표시 영역에 위치하는 복수의 투과홀들을 정의하는 공통 전극을 포함하며,
    평면 상에서, 상기 복수의 제1 발광 소자들과 상기 복수의 투과홀들은 교번하여 배열되는 표시 장치.
  2. 제1 항에 있어서, 상기 발광 소자층은 상기 화소 전극의 일부를 노출시키는 화소 정의 패턴을 더 포함하고,
    평면 상에서, 상기 복수의 투과홀들은 상기 화소 정의 패턴과 이격되는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서, 평면 상에서, 상기 복수의 투과홀들은 행 방향 및 열 방향을 따라 반복적으로 배열되는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서, 상기 복수의 투과홀들은,
    제1 평면 형상을 갖는 복수의 제1 투과홀들; 및
    상기 제1 평면 형상과 상이한 제2 평면 형상을 갖는 복수의 제2 투과홀들을 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 평면 상에서, 상기 복수의 제1 투과홀들은 상기 제1 보조 표시 영역의 홀수 행에 반복적으로 배열되고, 상기 복수의 제2 투과홀들은 평면 상에서, 상기 제1 보조 표시 영역의 짝수 행에 반복적으로 배열되는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서, 상기 복수의 투과홀들에 의해 노출되는 상기 공통 전극의 내측면들 중 적어도 하나는 복수의 굴곡들을 포함하는 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서, 상기 베이스 기판은 상기 제1 보조 표시 영역과 인접한 제2 보조 표시 영역을 더 포함하고,
    상기 발광 소자층은 상기 제2 보조 표시 영역에 배치되는 복수의 제2 발광 소자들을 더 포함하며,
    상기 화소 회로층은,
    상기 제2 보조 표시 영역에 배치되고, 상기 복수의 제1 발광 소자들 중 적어도 하나에 전달되는 전류를 제어하는 제1 화소 회로; 및
    상기 제2 보조 표시 영역에 배치되고, 상기 복수의 제2 발광 소자들 중 적어도 하나에 전달되는 전류를 제어하는 제2 화소 회로를 포함하는 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서, 상기 화소 회로층은,
    상기 복수의 제1 발광 소자들 중 적어도 하나와 상기 제1 화소 회로를 전기적으로 연결하는 연결 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 연결 배선은 투명 전도성 산화물을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제7 항에 있어서, 상기 발광 소자층은 상기 메인 표시 영역에 배치되는 복수의 제3 발광 소자들을 더 포함하고,
    상기 화소 회로층은 상기 메인 표시 영역에 배치되고, 상기 복수의 제3 발광 소자들 중 적어도 하나에 전달되는 전류를 제어하는 제3 화소 회로를 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서, 상기 제1 보조 표시 영역의 투과율은 상기 제2 보조 표시 영역의 투과율 및 상기 메인 표시 영역의 투과율보다 높은 것을 특징으로 하는 표시 장치.
  12. 제1 항에 있어서, 상기 베이스 기판과 상기 발광 소자층 사이에 배치되는 차광 패턴을 더 포함하고,
    평면 상에서, 상기 차광 패턴은 상기 복수의 제1 발광 소자들과 중첩하는 것을 특징으로 하는 표시 장치.
  13. 제12 항에 있어서, 상기 차광 패턴은 상기 복수의 제1 발광 소자들 각각에 포함되는 상기 화소 전극의 하부면 전체를 커버하는 것을 특징으로 하는 표시 장치.
  14. 제13 항에 있어서, 평면 상에서, 상기 차광 패턴은 상기 복수의 투과홀들과 이격되는 것을 특징으로 하는 표시 장치.
  15. 제12 항에 있어서, 상기 차광 패턴은 금속 물질을 포함하고, 상기 금속 물질은 입사되는 적외선 레이저를 흡수 또는 반사하는 것을 특징으로 하는 표시 장치.
  16. 제12 항에 있어서, 상기 차광 패턴의 두께는 50nm 내지 500nm인 것을 특징으로 하는 표시 장치.
  17. 제1 항에 있어서,
    상기 베이스 기판 하부에 배치되고, 평면 상에서, 상기 제1 보조 표시 영역과 중첩하는 전자 모듈을 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제1 보조 표시 영역 및 상기 제1 보조 표시 영역을 둘러싸는 메인 표시 영역을 포함하는 베이스 기판을 준비하는 단계;
    상기 베이스 기판 상에 화소 회로층을 형성하는 단계
    상기 화소 회로층 상에, 상기 제1 보조 표시 영역에 배치되는 복수의 제1 발광 소자들을 형성하는 단계; 및
    상기 베이스 기판의 하측으로부터 상기 제1 보조 표시 영역에 레이저를 조사하는 단계를 포함하고,
    상기 복수의 제1 발광 소자들 각각은,
    화소 전극;
    상기 화소 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 공통 전극을 포함하며,
    상기 레이저를 조사하는 단계에서, 상기 공통 전극에는 평면 상에서 상기 복수의 제1 발광 소자들과 교번하여 배열되는 복수의 투과홀들이 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서, 상기 레이저를 조사하는 단계는,
    상기 레이저를 도트 형태로 조사하여 상기 복수의 투과홀들을 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제18 항에 있어서,
    상기 베이스 기판 상에 차광 패턴을 형성하는 단계를 더 포함하고,
    평면 상에서, 상기 차광 패턴은 상기 복수의 제1 발광 소자들과 중첩하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020220065371A 2022-05-27 2022-05-27 표시 장치 및 이의 제조 방법 KR20230165991A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220065371A KR20230165991A (ko) 2022-05-27 2022-05-27 표시 장치 및 이의 제조 방법
US18/115,174 US20230413610A1 (en) 2022-05-27 2023-02-28 Display device and method of manufacturing the same
CN202310598718.4A CN117135966A (zh) 2022-05-27 2023-05-25 显示装置和制造该显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220065371A KR20230165991A (ko) 2022-05-27 2022-05-27 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230165991A true KR20230165991A (ko) 2023-12-06

Family

ID=88857101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220065371A KR20230165991A (ko) 2022-05-27 2022-05-27 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20230413610A1 (ko)
KR (1) KR20230165991A (ko)
CN (1) CN117135966A (ko)

Also Published As

Publication number Publication date
CN117135966A (zh) 2023-11-28
US20230413610A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
US11139284B2 (en) Display panel and display device having at least one display area reused as a sensor reserved area
US11353974B2 (en) Display device
US9666829B2 (en) Organic electroluminescent display device
US20180331325A1 (en) Oled display panel, manufacturing method thereof, and display device
US9349780B2 (en) Transparent organic light emitting display device and method for manufacturing the same
KR102652572B1 (ko) 플렉서블 전계 발광 표시장치
CN108630727B (zh) 有机发光二极管显示装置
KR20180082717A (ko) 유기 발광 표시 장치
US11782543B2 (en) Touch display panel and electronic device
US9793515B2 (en) Organic light-emitting display apparatus including reflection adjusting layer
US20210066642A1 (en) Display device
US11183673B2 (en) Display device and a method for manufacturing the same
US11782558B2 (en) Touch structure, touch display panel and electronic device
US20200194729A1 (en) Display apparatus
US20240114743A1 (en) Display module having increased transmittance and electronic device including the display module
US11789571B2 (en) Touch structure, touch display panel and electronic device
US11768567B2 (en) Electronic device
KR20210074549A (ko) 유기발광 표시장치
KR20230165991A (ko) 표시 장치 및 이의 제조 방법
KR20210090754A (ko) 표시장치
US12019833B2 (en) Touch structure, touch display panel and electronic device
US20220317807A1 (en) Touch structure, touch display panel and electronic device
US20240145648A1 (en) Light emitting diode display device
CN113193031B (zh) 显示面板和显示装置
KR20240095548A (ko) 표시 장치 및 표시 장치의 제조 방법