KR20230163895A

KR20230163895A - 무선 통신 시스템에서, 역 신호 및 피드백 신호를 획득하기 위한 전자 장치 및 방법

Info

Publication number: KR20230163895A
Application number: KR1020220067260A
Authority: KR
Inventors: 이문우; 구정우; 우영윤; 엄도건; 이성현
Original assignee: 삼성전자주식회사
Priority date: 2022-05-24
Filing date: 2022-05-31
Publication date: 2023-12-01

Abstract

본 개시의 실시예들에 있어서, 전자 장치는, DPD(Digital Pre-Distortion), DAC(digital-to-analog converter)를 포함할 수 있다. 상기 전자 장치는 전력 증폭기(power amplifier, PA)를 포함할 수 있다. 상기 전자 장치는 상기 전력 증폭기의 출력으로부터 피드백 신호(feedback signal)를 획득하기 위한 제1 커플러(coupler)를 포함할 수 있다. 상기 전자 장치는 상기 전력 증폭기의 출력이 반사된 역 신호(reverse signal)를 획득하기 위한 순환기(circulator)를 포함할 수 있다. 상기 전자 장치는 송신 필터를 포함할 수 있다. 상기 전자 장치는 상기 송신 필터의 출력으로부터 필터-피드백(filter-feedback) 신호를 획득하기 위한 제2 커플러를 포함할 수 있다. 상기 전자 장치는 안테나를 포함할 수 있다. 상기 전자 장치는 상기 피드백 신호, 상기 필터-피드백 신호, 및 상기 역 신호를 포함하는 합성 신호를 디지털 합성 신호로 변환하기 위한 ADC(analog-to-digital converter)를 포함할 수 있다. 상기 전자 장치는 분리 회로를 포함할 수 있다. 상기 전자 장치는 PIMC(pulse inter-modulation cancellation) 회로를 포함할 수 있다. 상기 분리 회로는 상기 디지털 합성 신호 및 상기 DPD의 입력 신호에 기반하여, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하도록 구성될 수 있다.

Description

무선 통신 시스템에서, 역 신호 및 피드백 신호를 획득하기 위한 전자 장치 및 방법{ELECTORNIC DEVICE AND METHOD FOR OBTAINING REVERSE SIGNAL AND FEEDBACK SIGNAL IN WIRELESS COMMUNICATION SYSTEM}

본 개시(disclosure)는 무선 통신 시스템에 관한 것이다. 보다 구체적으로 본 개시는 무선 통신 시스템에서, 역 신호(reverse signal) 및 피드백 신호(feedback signal)를 획득하기 위한 회로 및 상기 회로를 포함하는 전자 장치에 관한 것이다.

무선 통신 시스템에서 효율적인 신호 전달을 위해, 반사 손실(return loss)이 측정될 수 있다. 또한, 비선형 소자를 통한 RF(radio frequency) 신호 처리 과정에서 발생하는 PIM(passive intermodulation)을 제거하기 위해, 피드백 신호가 이용될 수 있다.

본 개시(disclosure)는, 반사 손실의 측정을 위한 역 신호와 PIMC(passive intermodulation cancellation)를 위한 피드백 신호를, 적은 개수의 ADC(analog-to-digital converter)를 통해 획득하기 위한 방법, 회로 및 상기 회로를 포함하는 전자 장치를 제공한다.

본 개시(disclosure)는, PIMC 성능을 높이고 실시간으로 반사 손실을 측정하기 위한 방법, 회로 및 상기 회로를 포함하는 전자 장치를 제공한다.

본 개시의 실시예들에 있어서, 전자 장치에 의해 수행되는 방법은, 전력 증폭기(power amplifier, PA)의 출력으로부터 피드백 신호(feedback signal)를 획득하는 동작을 포함할 수 있다. 상기 방법은 상기 전력 증폭기의 출력이 반사된 역 신호(reverse signal)를 획득하는 동작을 포함할 수 있다. 상기 방법은 송신 필터의 출력으로부터 필터-피드백(filter-feedback) 신호를 획득하는 동작을 포함할 수 있다. 상기 방법은 상기 피드백 신호, 상기 필터-피드백 신호, 및 상기 역 신호를 포함하는 합성 신호를 ADC(analog-to-digital converter)를 통해, 디지털 합성 신호로 변환하는 동작을 포함할 수 있다. 상기 방법은 상기 디지털 합성 신호 및 DPD(Digital Pre-Distortion)의 입력 신호에 기반하여, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하는 동작을 포함할 수 있다.

본 개시의 실시예들에 따른 전자 장치 및 방법은, 합성 회로(synthesis circuit) 및 분리 회로(separation circuit)를 통해, PIMC 성능을 높이고, 실시간으로 반사 손실의 측정이 가능하게 한다.

본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 실시예들에 따른 무선 통신 시스템을 도시한다.
도 2는 실시예들에 따른 통신 회로(communication circuit)의 기능적 구성을 도시한다.
도 3은 실시예들에 따른 합성 회로(synthesis circuit)의 기능적 구성을 도시한다.
도 4는 실시예들에 따른 분리 회로(separation circuit)의 기능적 구성을 도시한다.
도 5는 실시예들에 따른 PIMC(passive intermodulation cancellation) 회로의 기능적 구성을 도시한다.
도 6은 실시예들에 따른, 합성 회로 및 분리 회로를 포함하는 통신 회로의 예를 도시한다.
도 7a는 실시예들에 따른 통신 회로를 이용한, 역 신호(reverse signal)의 획득의 예를 도시한다.
도 7b는 실시예들에 따른 통신 회로를 이용한, 피드백 신호의 획득의 예를 도시한다.
도 7c는 실시예들에 따른 통신 회로를 이용하는 필터-피드백(filter-feedback) 신호의 획득의 예를 도시한다.
도 8은 실시예들에 따른, 합성 회로 및 분리 회로를 포함하는 통신 회로의 성능을 도시한다.

본 개시에서 사용되는 용어들은 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 다른 실시예의 범위를 한정하려는 의도가 아닐 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 용어들은 본 개시에 기재된 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 본 개시에 사용된 용어들 중 일반적인 사전에 정의된 용어들은, 관련 기술의 문맥상 가지는 의미와 동일 또는 유사한 의미로 해석될 수 있으며, 본 개시에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 경우에 따라서, 본 개시에서 정의된 용어일지라도 본 개시의 실시예들을 배제하도록 해석될 수 없다.

이하에서 설명되는 본 개시의 다양한 실시예들에서는 하드웨어적인 접근 방법을 예시로서 설명한다. 하지만, 본 개시의 다양한 실시예들에서는 하드웨어와 소프트웨어를 모두 사용하는 기술을 포함하고 있으므로, 본 개시의 다양한 실시예들이 소프트웨어 기반의 접근 방법을 제외하는 것은 아니다.

이하 설명에서 사용되는 신호를 지칭하는 용어(예: 신호, 신호 흐름, 합성 신호, 디지털 신호, 아날로그 신호, 변조 신호, 왜곡 신호), 자원을 지칭하는 용어(예: 시간, 심볼(symbol), 슬롯(slot), 서브프레임(subframe), 무선 프레임(radio frame), 서브캐리어(subcarrier), RE(resource element), RB(resource block), BWP(bandwidth part), 기회(occasion)), 연산 상태를 위한 용어(예: 단계(step), 동작(operation), 절차(procedure)), 채널을 지칭하는 용어, 네트워크 객체(network entity)들을 지칭하는 용어, 장치의 구성 요소를 지칭하는 용어 등은 설명의 편의를 위해 예시된 것이다. 따라서, 본 개시가 후술되는 용어들에 한정되는 것은 아니며, 동등한 기술적 의미를 가지는 다른 용어가 사용될 수 있다.

이하 설명에서 사용되는 전자 장치의 부품을 지칭하는 용어(예: 모듈, 안테나, 안테나 소자, 회로, 프로세서, 칩, 구성요소, 기기), 회로를 지칭하는 용어(예: 합성 회로, 결합 회로, 분리 회로, 분배 회로, PIMC 회로, 하모닉 제거 회로)부품의 형상을 지칭하는 용어(예: 구조체, 구조물, 지지부, 접촉부, 돌출부), 회로를 지칭하는 용어(예: PCB, FPCB, 신호선, 급전선(feeding line), 데이터 라인(data line), RF 신호 선, 안테나 선, RF 경로, RF 모듈, RF 회로, 스플리터(splitter), 디바이더(divider), 커플러(coupler), 컴바이너(combiner)) 등은 설명의 편의를 위해 예시된 것이다. 따라서, 본 개시가 후술되는 용어들에 한정되는 것은 아니며, 동등한 기술적 의미를 가지는 다른 용어가 사용될 수 있다. 또한, 이하 사용되는 '...부', '...기', '...물', '...체' 등의 용어는 적어도 하나의 형상 구조를 의미하거나 또는 기능을 처리하는 단위를 의미할 수 있다.

또한, 본 개시에서, 특정 조건의 만족(satisfied), 충족(fulfilled) 여부를 판단하기 위해, 초과 또는 미만의 표현이 사용될 수 있으나, 이는 일 예를 표현하기 위한 기재일 뿐 이상 또는 이하의 기재를 배제하는 것이 아니다. '이상'으로 기재된 조건은 '초과', '이하'로 기재된 조건은 '미만', '이상 및 미만'으로 기재된 조건은 '초과 및 이하'로 대체될 수 있다. 또한, 이하, 'A' 내지 'B'는 A부터(A 포함) B까지의(B 포함) 요소들 중 적어도 하나를 의미한다.

이하 본 개시는 무선 통신 시스템에서 실시간으로 반사 손실(return loss)을 측정하고, PIMC(passive intermodulation cancellation) 성능을 높이기 위한 전자 장치 및 방법에 관한 것이다. 구체적으로, 본 개시는 무선 통신 시스템에서 하나의 ADC(analog-to-digital converter)를 이용하여 실시간으로 반사 손실을 측정하고, 높은 정확도로 PIMC를 수행하기 위한 통신 회로의 설계 원리를 설명한다.

도 1은 실시예들에 따른 무선 통신 시스템을 도시한다. 도 1의 무선 통신 환경(100)은 무선 채널을 이용하는 노드(node)들의 일부로서, 기지국(110) 및 단말(120)을 예시한다.

도 1을 참고하면, 기지국(110)은 단말(120)에게 무선 접속을 제공하는 네트워크 인프라스트럭쳐(infrastructure)이다. 기지국(110)은 신호를 송신할 수 있는 거리에 기초하여 일정한 지리적 영역으로 정의되는 커버리지(coverage)를 가진다. 기지국(110)은 기지국(base station) 외에 '액세스 포인트(access point, AP)', '이노드비(eNodeB, eNB)', '5G 노드(5th generation node)', '5G 노드비(5G NodeB, NB)', '무선 포인트(wireless point)', '송수신 포인트(transmission/reception point, TRP)', '액세스 유닛(access unit)', '분산 유닛(distributed unit, DU)', '송수신 포인트(transmission/reception point, TRP)', '무선 유닛(radio unit, RU), 원격 무선 장비(remote radio head, RRH) 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다. 기지국(110)은 하향링크 신호를 송신하거나 상향링크 신호를 수신할 수 있다.

단말(120)은 사용자에 의해 사용되는 장치로서, 기지국(110)과 무선 채널을 통해 통신을 수행한다. 경우에 따라, 단말(120)은 사용자의 관여 없이 운영될 수 있다. 즉, 단말(120)은 기계 타입 통신(machine type communication, MTC)을 수행하는 장치로서, 사용자에 의해 휴대되지 아니할 수 있다. 단말(120)은 단말(terminal) 외 '사용자 장비(user equipment, UE)', '이동국(mobile station)', '가입자국(subscriber station)', '고객 댁내 장치'(customer premises equipment, CPE), '원격 단말(remote terminal)', '무선 단말(wireless terminal)', '전자 장치(electronic device)', 또는 '차량(vehicle)용 단말', '사용자 장치(user device)' 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다.

본 개시의 실시예들은 무선 통신 시스템에서 최소한의 자원을 활용하여, 다수의 신호들을 분리하기 위한 전자 장치 및 방법을 제안한다. 다수의 신호들의 분리를 통해, 반사 손실의 계산의 정확성이 향상되고, PIMC(Passive Intermodulation Cancellation)의 성능이 개선될 수 있다.

반사 손실의 계산을 위해서는 전력 증폭기의 출력 신호와 반사된 신호가 요구된다. 필터의 출력 신호 및 수동 소자에 의한 비선형성에 의해 발생되는 PIM(passive intermodulation)은 수신 대역에서 성능 열화를 발생시킨다.

반사 손실의 측정을 위해서는, 전력 증폭기의 출력의 피드백 신호의 디지털 신호와 순환기를 이용한 역 신호의 디지털 신호가 요구된다. 여기서, 피드백 신호의 디지털 신호를 얻기 위해 ADC(analog-to-digital converter)가 이용될 수 있다. 역 신호의 디지털 신호를 획득하기 위해 ADC가 이용될 수 있다. 피드백 신호는 PIMC의 입력 신호로도 이용될 수 있다. PIMC를 위해 피드백 신호는 ADC를 통과하여, PIMC에 연속적으로 입력될 수 있다. 그러나, 획득이 요구되는 신호마다 ADC가 배치되면, 피드백 신호를 위한 ADC, 역 신호를 위한 ADC, 그리고 수신 신호를 위한 ADC를 포함하는 총 3개의 ADC들이 요구된다. 따라서, 통신 회로의 비용이나 크기가 증가할 수 있다. 뿐만 아니라, 실제 PIM은 필터의 출력의 신호와 수동 소자에 의해 발생하는데, 반사 손실을 이용하기 위한 피드백 신호를 PIM 제거의 소스로 이용된다면, 필터의 특성이 정확히 반영되지 않아, PIMC 성능에 제약이 발생할 수 있다.

피드백 신호와 역 신호를 선택적으로 이용하는 ADC를 포함하는 통신 회로가 제안될 수 있으나, 피드백 신호가 연속적으로 PIM 제거를 위해 입력되는 것은 어렵다. PIM 제거를 위해, DPD 입력을 사용한다면 또한 PIMC 성능에 제약이 발생한다. 또한, 피드백 신호와 역 신호를 동시에 획득하기 어렵기 때문에, 데이터 변환 과정이 추가적으로 요구되고, 반사 손실의 실시간 계산이 용이하지 않다.

상술된 문제를 해소하기 위해, 본 개시의 실시예들은 필터의 출력단에서의 신호를 이용하는 PIM 제거 방안을 제안한다. 또한, 본 개시의 실시예들은 필터의 출력단에서의 신호, 피드백 신호, 및 역 신호가 하나의 ADC를 통해 디지털 영역(digital section)에서 각각 제공되기 위한 신호 처리 방법 및 상기 신호 처리 방법이 구현된 통신 회로를 제안한다.

도 2는 실시예들에 따른 통신 회로의 기능적 구성을 도시한다.

도 2를 참고하면, 통신 회로(200)는 DPD(digital predistortion)(201)를 포함할 수 있다. DPD(201)는, 신호의 RF 구성요소(예: PA(power amplifier)(205))의 비선형을 개선시키기 위해, 디지털 신호처리를 통해 사전에 디지털 신호의 왜곡을 수행할 수 있다. DPD(201)에 입력되는 신호는 DPD 입력 신호(S201)로 지칭될 수 있다. DPD 입력 신호(S201)는 후술하는 합성 신호의 분배를 위해, 분리 회로(230)에게 제공될 수 있다. DPD(201)의 출력 신호는 DAC(digital-to-analog converter)(203)에게 제공될 수 있다.

통신 회로(200)는 DAC(203)를 포함할 수 있다. DAC(203)는 DPD(201)의 출력 신호를 디지털 영역에서 아날로그 영역으로 변환할 수 있다.

통신 회로(200)는 PA(205)를 포함할 수 있다. PA(205)는 입력된 신호를 증폭할 수 있다. PA(205)는 DAC(203)를 통과한 아날로그 신호를 증폭할 수 있다.

통신 회로(200)는 커플러(coupler)(207)를 포함할 수 있다. 커플러(207)는 방향성 커플러일 수 있다. 방향상 커플러는 RF 소스(source)와 부하 사이의 라인에 삽입되는 장치를 의미한다. 방향성 커플러는 순방향에 대응하는 RF 전력 및 부하에서 소스로 반사되는 전력을 제공할 수 있다. 커플러(207)는 송신 경로 상에서 PA(205)의 출력단 이후 순환기(209) 이전에 위치할 수 있다. 커플러(207)는 PA(205)의 출력 신호(즉, 증폭된 신호)를 합성 회로(220)에게 제공할 수 있다. 커플러(207)를 통해 추출된 신호는 피드백 신호(S207)로 지칭될 수 있다.

통신 회로(200)는 순환기(circulator)(209)를 포함할 수 있다. 순환기(209)는 입력된 신호를 반사할 수 있다. 즉, 순환기(209)는 입력된 신호의 반사 신호를 출력할 수 있다. 즉, 순환기(209)는 필터 단에서 반사된 신호를 출력할 수 있다. 순환기(209)로부터 출력된 신호는 역 신호(S209)로 지칭될 수 있다. 역 신호(S209)는 합성 회로(220)에게 제공될 수 있다.

통신 회로(200)는 필터(filter)(260)를 포함할 수 있다. 필터(260)는 원하는 주파수의 신호를 전달하기 위해 필터링을 제공하는 구성요소이다. 필터(260)는 공진(resonance)을 형성함으로써 주파수를 선택적으로 식별하기 위한 기능을 수행할 수 있다. 필터(260)는 대역 통과 필터(band pass filter), 저역 통과 필터(low pass filter), 고역 통과 필터(high pass filter), 또는 대역 제거 필터(band reject filter) 중 적어도 하나를 포함할 수 있다. 필터(260)는 송신 필터(TX(transmit) filter)(261)를 포함할 수 있다. 필터(260)는 수신 필터(RX(receive) filter)(263)를 포함할 수 있다.

통신 회로(200)는 송신 필터(261)를 포함할 수 있다. 송신 필터(261)는 특정 주파수 범위의 신호만 안테나(270)로 전달되도록, 입력된 신호를 필터링할 수 있다.

통신 회로(200)는 수신 필터를 포함할 수 있다. 수신 필터(263)는 특정 주파수 범위의 신호만 처리되도록, 안테나(270)로부터 수신된 신호를 필터링할 수 있다.

통신 회로(200)는 안테나(270)(antenna)를 포함할 수 있다. 안테나(270)는 신호를 공기중으로 전달하기 위한 방사체를 의미한다.

통신 회로(200)는 커플러(267)를 포함할 수 있다. 커플러(207)는 방향성 커플러일 수 있다. 커플러(267)는 송신 필터(261)의 출력단과 안테나(270) 사이에 위치할 수 있다. 커플러(267)는 송신 필터(261)의 출력 신호를 합성 회로(220)에게 제공할 수 있다. 커플러(267)를 통해 추출된 송신 필터(261)의 출력 신호는 필터-피드백 신호(S267)로 지칭될 수 있다.

통신 회로(200)는 합성 회로(synthesis circuit)(220)를 포함할 수 있다. 합성 회로(220)는 커플러(207)로부터 도출되는 피드백 신호(S207)를 입력으로서, 수신할 수 있다. 합성 회로(220)는 순환기(209)로부터 도출되는 역 신호(S209)를 입력으로서, 수신할 수 있다. 합성 회로(220)는 커플러(267)로부터 도출되는 필터-피드백 신호(S267)를 입력으로서, 수신할 수 있다. 합성 회로(220)는 피드백 신호, 필터-피드백 신호, 및 역 신호를 결합할 수 있다. 합성 회로(220)는 피드백 신호, 필터-피드백 신호, 및 역 신호를 결합함으로써, 합성 신호(S220)를 획득할 수 있다. 합성 회로(220)의 구성요소들은 도 3을 통해 구체적으로 서술된다.

통신 회로(200)는 ADC(223)를 포함할 수 있다. 본 개시의 실시예들에 따른 ADC(223)는 피드백 신호, 필터-피드백 신호, 및 역 신호 모두를 포함하는 합성 신호(S220)를 아날로그 영역에서 디지털 영역으로 변환할 수 있다. 수신 회로를 위한 ADC(283)를 제외하고 하나의 ADC(223)만을 이용하여, 피드백 신호, 필터-피드백 신호, 및 역 신호에 대한 디지털 변환을 수행함으로써, 통신 회로(200)의 설계가 효율적으로 달성될 수 있다. ADC(223)는 입력된 합성 신호를 변환시킴으로써, 디지털 합성 신호(S223)를 출력할 수 있다.

통신 회로(200)는 분리 회로(separation circuit)(230)를 포함할 수 있다. 분리 회로(230)는 분배 회로, 분할 회로, 추출 회로, 또는 이들과 동일한 기술적 의미를 갖는 명칭으로 지칭될 수도 있다. 분리 회로(230)는 DPD 입력 신호(S201)를 입력으로 수신할 수 있다. 분리 회로(230)는 디지털 합성 신호(S223)를 입력으로 수신할 수 있다. 분리 회로(230)는 디지털 합성 신호(S223)를 ADC(223)로부터 수신할 수 있다. 분리 회로(230)는 DPD 입력 신호(S201) 및 디지털 합성 신호(S223)에 기반하여 분배를 수행할 수 있다.

분리 회로(230)는 합성 신호로부터 역 신호(S233)를 획득할 수 있다. 예를 들어, 역 신호는 도 7a에 서술된 수학식들에 기반하여 획득될 수 있다. 분리 회로(230)는 합성 신호로부터 피드백 신호(S231)를 획득할 수 있다. 예를 들어, 피드백 신호는 도 7b에 서술된 수학식들에 기반하여 획득될 수 있다. 분리 회로(230)는 합성 신호로부터 필터-피드백 신호(S235)를 획득할 수 있다. 예를 들어, 필터-피드백 신호는 도 7c에 서술된 수학식들에 기반하여 획득될 수 있다. 분리 회로(230)의 구성요소들은 도 4를 통해 구체적으로 서술된다.

통신 회로(200)는 ADC(283)를 포함할 수 있다. ADC(283)는 안테나(270) 및 수신 필터(263)를 통해 도출되는 수신 신호를 아날로그 영역에서 디지털 영역으로 변환할 수 있다. ADC(283)는 디지털 영역의 수신 신호(이하, 디지털 수신 신호)(S283)를 출력할 수 있다. 디지털 수신 신호(S283)는 PIMC 회로(240)에게 제공될 수 있다.

통신 회로(200)는 PIMC(passive intermodulation cancellation) 회로(240)를 포함할 수 있다. PIMC 회로(240)는 필터-피드백 신호(S235) 및 디지털 수신 신호(S283)에 기반하여 PIM 제거를 수행할 수 있다. PIMC 회로(240)는 PIM 제거를 통해, 신호(S240)를 출력할 수 있다. PIMC 회로(240)의 구성요소들은 도 5를 통해 구체적으로 서술된다.

도 2에서는 증폭기를 통해 전달되는 신호의 처리를 위해 다양한 구성요소들이 서술되었다.

합성 회로(220), 분리 회로(230), 및 PIMC 회로(240)의 배치 및 동작 원리를 설명하기 위해, 도 2 내에서 송신 경로를 위한 구성요소들 또는 수신 경로를 위한 구성요소들이 예시된 것이다. 예를 들어, DPD(201), DAC(203), PA(205), 및 송신 필터(261)는 송신 경로를 설명하기 위해 예시된 것이다. 따라서, 본 개시의 실시예들이 도 2에 도시된 구성요소들에 제한 해석되지 않는다. 예를 들어, 송신 경로의 구성요소들 사이에서 도 2에 도시되지 않은 추가적인 구성요소들(예: 위상 변환기)이 통신 회로에 배치될 수 있음은 물론이다. 또한, 예를 들어, 송신 경로의 구성요소들 중에서 적어도 일부는 다른 위치에 배치되거나 생략, 또는 대체될 수도 있다.

도 3은 실시예들에 따른 합성 회로(synthesis circuit)의 기능적 구성을 도시한다. 일 실시예에 따라, 합성 회로는 도 2의 합성 회로(220)일 수 있다.

도 3을 참고하면, 합성 회로(220)는 입력으로서, 피드백 신호(S207), 역 신호(S209), 필터-피드백 신호(S267)를 획득할 수 있다. 피드백 신호(S207)는 아날로그 신호이다. 역 신호(S209)는 아날로그 신호이다. 필터-피드백 신호(S267)는 아날로그 신호이다. 합성 회로(220)의 처리는 아날로그 영역(analog domain)에서 수행될 수 있다. 일 실시예에 따라, 합성 회로(220)는 감쇠 회로를 포함할 수 있다. 감쇠 회로는 역 신호의 진폭을 낮추기 위해 이용될 수 있다. 합성 회로(220)는 감쇠 회로의 출력, 피드백 신호(S207), 및 필터-피드백 신호(S267)를 결합함으로써, 합성 신호를 획득할 수 있다. 일 실시예에 따라, 합성 회로(220)는 상기 결합을 위한 덧셈기를 포함할 수 있다.

하나의 ADC를 통해 아날로그 신호들을 디지털 신호로 변환하기 위하여, 합성 회로(220)는 합성 신호를 출력할 수 있다. 합성 회로(220)는 ADC에 입력될 합성 신호를 출력할 수 있다. 도 3에는 도시되지 않았으나, 하나의 ADC를 통해 상기 합성 신호는 디지털 합성 신호로 변환될 수 있다.

도 4는 실시예들에 따른 분리 회로(distribution circuit)의 기능적 구성을 도시한다. 일 실시예에 따라, 분리 회로는 도 2의 분리 회로(230)일 수 있다.

도 4를 참고하면, 분리 회로(230)는 입력으로서, DPD 입력 신호(S201)를 획득할 수 있다. 분리 회로(230)는 입력으로서, 디지털 합성 신호(S223)를 획득할 수 있다. 분리 회로(230)의 처리는 디지털 영역(digital domain)에서 수행될 수 있다.

분리 회로(230)는 DPD 입력 신호(S201) 및 디지털 합성 신호(S223)에 기반하여, 피드백 신호(S231)를 획득할 수 있다. 피드백 신호(S231)는 디지털 신호이다. 분리 회로(230)는 DPD 입력 신호(S201) 및 디지털 합성 신호(S223)에 기반하여, 역 신호(S233)를 획득할 수 있다. 역 신호(S233)는 디지털 신호이다. 분리 회로(230)는 DPD 입력 신호(S201) 및 디지털 합성 신호(S223)에 기반하여, 필터-피드백 신호(S235)를 획득할 수 있다. 필터-피드백 신호(S235)는 디지털 신호이다.

1. 역 신호 추출(extraction)

분리 회로(230)는 DPD 입력 신호(S201)에 기반하여 추정 피드백 신호를 생성할 수 있다. 피드백 신호의 크기와 지연 값에 기반하여, 크기 보상 값 및 지연 보상 값이 획득될 수 있다. 추정 피드백 신호는, 크기 보상 값 및 지연 보상 값이 DPD 입력 신호(S201)에 적용됨으로써, 생성될 수 있다. 일 실시예에 따라, 분리 회로(230)는 크기 보상 값 및 지연 보상 값을 획득하기 위한 연산기를 포함할 수 있다. 일 실시예에 따라, 분리 회로(230)는 크기 보상 값 및 지연 보상 값을 DPD 입력 신호(S201)에 적용하기 위한 곱셈기를 포함할 수 있다.

분리 회로(230)는 디지털 합성 신호(S223)로부터 추정 피드백 신호를 제거할 수 있다. 분리 회로(230)는, 디지털 합성 신호(S223)로부터 추정 피드백 신호를 제거함으로써, 기준 신호를 획득할 수 있다. 분리 회로(230)는 상기 제거 동작을 위한 감산기를 포함할 수 있다. 분리 회로(230)는 상기 제거 후, 상기 연산기에서의 지연을 보상하기 위한 보상 회로를 포함할 수 있다. 분리 회로(230)는 디지털 합성 신호(S223)에서 추정 피드백 신호가 제거된 신호에 상기 지연을 보상함으로써, 기준 신호를 획득할 수 있다.

분리 회로(230)는 DPD 입력 신호(S201)에 기반하여 추정 필터-피드백 신호를 생성할 수 있다. 필터-피드백 신호의 크기와 지연 값에 기반하여, 크기 보상 값 및 지연 보상 값이 획득될 수 있다. 추정 필터-피드백 신호는, 크기 보상 값 및 지연 보상 값이 DPD 입력 신호(S201)에 적용됨으로써, 생성될 수 있다. 일 실시예에 따라, 분리 회로(230)는 크기 보상 값 및 지연 보상 값을 획득하기 위한 연산기를 포함할 수 있다. 일 실시예에 따라, 분리 회로(230)는 크기 보상 값 및 지연 보상 값을 DPD 입력 신호(S201)에 적용하기 위한 곱셈기를 포함할 수 있다.

분리 회로(230)는 기준 신호로부터 추정 필터-피드백 신호를 제거할 수 있다. 분리 회로(230)는, 기준 신호로부터 추정 필터-피드백 신호를 제거함으로써, 역 신호를 획득할 수 있다. 분리 회로(230)는 상기 제거 동작을 위한 감산기를 포함할 수 있다.

2. 피드백 신호 추출

이하, 피드백 신호의 추출을 위한 분리 회로(230)의 구성요소들이 서술되나, 피드백 신호의 추출은 목차 1의 역 신호의 추출에 요구되는 구성 요소들과 결합되어 수행될 수 있음은 물론이다. 또한, 피드백 신호의 추출은 목차 3의 필터-피드백 신호의 추출에 요구되는 구성요소들과 결합되어 수행될 수 있다.

분리 회로(230)는 디지털 합성 신호로부터 기준 신호를 제거할 수 있다. 분리 회로(230)는, 디지털 합성 신호에 지연 보상을 수행할 수 있다. 여기서, 지연 보상은 기준 신호를 획득하기 위해 이용된 회로들의 지연을 보상하기 위한 동작을 의미한다. 분리 회로(230)는 지연 보상을 위한 보상 회로를 포함할 수 있다. 보상된 디지털 합성 신호로부터 상기 기준 신호를 제거함으로써, 피드백 신호를 획득할 수 있다. 분리 회로(230)는 상기 제거 동작을 위한 감산기를 포함할 수 있다.

3. 필터-피드백 신호 추출

필터-피드백 신호의 추출을 위한 분리 회로(230)의 구성요소들이 서술되나, 필터-피드백 신호의 추출은 목차 1의 역 신호의 추출에 요구되는 구성요소들 또는 목차 2의 피드백 신호의 추출에 요구되는 구성요소들 중에서 적어도 하나와 결합되어 수행될 수 있다.

분리 회로(230)는 기준 신호로부터 역 신호를 제거할 수 있다. 분리 회로(230)는, 기준 신호에 지연 보상을 수행할 수 있다. 여기서, 지연 보상은 역 신호를 획득하기 위해 이용된 회로들의 지연을 보상하기 위한 동작을 의미한다. 분리 회로(230)는 지연 보상을 위한 보상 회로를 포함할 수 있다. 보상된 기준 신호로부터 상기 역 신호를 제거함으로써, 필터-피드백 신호를 획득할 수 있다. 분리 회로(230)는 상기 제거 동작을 위한 감산기를 포함할 수 있다.

도 5는 실시예들에 따른 PIMC(passive intermodulation cancellation) 회로의 기능적 구성을 도시한다. 일 실시예에 따라, PIMC 회로는 도 2의 PIMC 회로(240)일 수 있다.

도 5를 참고하면, PMIC 회로(240)는, 입력으로서, 필터-피드백 신호(S235)를 획득할 수 있다. PMIC 회로(240)는, 입력으로서, 디지털 수신 신호(S283)를 획득할 수 있다. 분리 회로(230)의 처리는 디지털 영역(digital domain)에서 수행될 수 있다.

PIMC 회로(240)는 필터-피드백 신호(S235) 및 디지털 수신 신호(S283)에 기반하여, 신호(S240)를 획득할 수 있다. 신호(S240)는 디지털 신호이다. PIMC 회로(240)는 PIM 제거를 통해, 신호(S240)를 획득할 수 있다. PIM은 원 신호의 주파수의 배수가 되는 주파수에 의해 발생하는 고조파(harmonic)로 인해 발생하는 불필요한 간섭 성분을 의미한다. PIMC 회로(240)는 수신 필터 및 ADC를 통해 획득되는 디지털 수신 신호에서 상기 불필요한 간섭 성분을 제거할 수 있다.

도 6은 실시예들에 따른, 합성 회로 및 분리 회로를 포함하는 통신 회로의 예를 도시한다. 도 6의 통신 회로는 도 2 내지 도 5를 통해 서술된 논리 연산 회로들 및 RF 구성 요소들이 배치된 회로를 예시한다. 도 6의 통신 회로의 구조는, 본 개시의 실시예들을 설명하기 위한 일 실시예이며, 다른 실시예들을 제한하는 것으로 해석되지 않는다.

도 6을 참고하면, 일 실시예에 따라, 통신 회로는 PA(205)의 출력에서 피드백 신호(S207)를 추출하기 위한 커플러(207)를 포함할 수 있다. 일 실시예에 따라, 통신 회로는 필터(260)의 출력에서 필터-피드백 신호(S267)를 추출하기 위한 커플러(267)를 포함할 수 있다. 일 실시예에 따라, 통신 회로는 PA(205)의 출력 신호에서 반사되는 신호, 즉, 역 신호(S209)를 획득하기 위한 순환기(209)를 포함할 수 있다.

일 실시예에 따라, 합성 회로는 감쇠 회로를 포함할 수 있다. 감쇠 회로(621)는, 입력 신호로서, 역 신호(S209)를 획득할 수 있다. 감쇠 회로(621)는 역 신호(S209)의 크기를 감쇠하도록 구성될 수 있다. 한편, 도 6에 도시된 바와 달리, 다른 일부 실시예들에서, 감쇠 회로(621)는 생략될 수 있다. 일 실시예에 따라, 합성 회로는 덧셈기를 포함할 수 있다. 덧셈기는 피드백 신호(S207), 필터-피드백 신호(S267), 역 신호(S209)(또는, 감쇠 회로(621)의 출력)의 합인 합성 신호를 출력할 수 있다.

본 개시의 실시예들에 따른 ADC(223)는 아날로그 영역에서 디지털 영역으로 합성 신호(S220)를 변환할 수 있다. 피드백 신호들(예: 피드백 신호(S207), 필터-피드백 신호(S267), 역 신호(S209))을 각각 변환하는 것이 아니라, 하나의 구성요소인 ADC(223)를 통해, 합성 신호(S220)를 변환함으로써, 통신 회로의 아날로그-디지털 변환 절차가 간소화될 수 있다. 간소화된 절차는 통신 회로의 효율적인 설계가 가능하게 한다. ADC(223)는 상기 변환을 통해, 디지털 합성 신호를 출력할 수 있다.

분리 회로는 보상 회로들, 감산기 회로들, 및 연산 회로들을 포함할 수 있다.

일 실시예에 따라, 분리 회로는 피드백 신호(S207)와 DPD 입력 신호(S201) 간 상관 지연을 보상하기 제1 위한 보상 회로(d₁)를 포함할 수 있다.

일 실시예에 따라, 분리 회로는, 피드백 신호(S207)의 성분을 제거하기 위하여, DPD 입력 신호(S201)의 크기 및 위상(α)을 보상하기 위한 제1 연산 회로를 포함할 수 있다. 제1 연산 회로는 추정 피드백 신호를 출력할 수 있다.

일 실시예에 따라, 분리 회로는, 디지털 합성 신호(S223)에서 추정 피드백 신호를 제거하기 위한 감산기 회로를 포함할 수 있다. 상기 감산기의 출력은 기준 신호()로 지칭될 수 있다.

일 실시예에 따라, 분리 회로는 필터-피드백 신호(S267)와 DPD 입력 신호 간 상관 지연과 상기 감산기 회로의 지연 모두(d₂)를 보상하기 위한 제2 보상 회로를 포함할 수 있다.

일 실시예에 따라, 분리 회로는, 필터-피드백 신호(S267)의 성분을 제거하기 위하여, DPD 입력 신호(S201)의 크기 및 위상(β)을 보상하기 위한 제2 연산 회로를 포함할 수 있다. 제2 연산 회로는 추정 필터-피드백 신호를 출력할 수 있다.

일 실시예에 따라, 분리 회로는, 상기 기준 신호에 연산 회로의 지연(d₃)을 보상하기 위한 제3 보상 회로를 포함할 수 있다.

일 실시예에 따라, 분리 회로는, 상기 보상 회로를 통해 보상된 기준 신호(이하, 보상 기준 신호)()에서 추정 필터-피드백 신호를 제거함으로써, 역 신호(S233)()를 추출하기 위한 감산기 회로를 포함할 수 있다.

일 실시예에 따라, 분리 회로는, 상기 보상 기준 신호()를 획득하기 위해 이용된 지연(d₄)을 보상하기 위한 제4 보상 회로를 포함할 수 있다.

일 실시예에 따라, 분리 회로는, 상기 제4 보상 회로를 통과한 디지털 합성 신호, 즉 보상 신호로부터 상기 보상 기준 신호를 제거함으로써, 피드백 신호(S231)()를 추출하기 위한 감산기 회로를 포함할 수 있다.

일 실시예에 따라, 분리 회로는, 상기 역 신호의 획득을 위해 이용된 감산기 회로의 지연(d₅)을 보상하기 위한 제5 보상 회로를 포함할 수 있다.

일 실시예에 따라, 분리 회로는, 상기 제5 보상 회로를 통과한 보상 기준 신호(이하, 보상 신호)로부터 상기 역 신호를 제거함으로써, 필터-피드백 신호(S235)()를 추출하기 위한 감산기 회로를 포함할 수 있다.

PIMC 회로는, PIMC 코어(641), PIMC 파라미터 추출부(643), 및 감산기를 포함할 수 있다.

일 실시예에 따라, PIMC 파라미터 추출부(643)는 입력 신호로서, 디지털 수신 신호(S283)를 수신할 수 있다. 디지털 수신 신호(S283)는, 안테나를 통해 수신된 신호가 수신 필터(263) 및 ADC(283)를 통과함에 따라 획득될 수 있다. PIMC 파라미터 추출부(643)는 입력 신호로서, 필터-피드백 신호를 획득할 수 있다. PIMC 파라미터 추출부(643)는, 적어도 하나의 파라미터를 출력할 수 있다. PIMC 파라미터 추출부(643)는, 적어도 하나의 파라미터를 PIMC 코어(641)에게 제공할 수 있다.

일 실시예에 따라, PIMC 코어(641)는 입력 신호로서, 필터-피드백 신호를 획득할 수 있다. PIMC 코어(641)는 입력 신호로서, PIMC 파라미터 추출부의 적어도 하나의 파라미터를 획득할 수 있다. PIMC 코어(641)는 간섭 신호를 출력할 수 있다. PIMC 코어(641)는 간섭 신호를 감산기에게 제공할 수 있다. 감산기는 디지털 수신 신호(S283)로부터 간섭 신호를 제거할 수 있다. 감산기는, 디지털 수신 신호(S283)로부터 간섭 신호를 제거함으로써, 신호(S240)를 출력할 수 있다. 신호(S240)는, 불필요한 간섭 성분, 즉, PIM이 제거된 신호일 수 있다.

이하, 도 6에 도시된 감산기 회로들, 연산 회로들, 및 보상 회로들을 이용한 분리 회로의 구체적인 동작들이 도 7a 내지 도 7c를 통해 서술된다. 도 7a는 디지털 영역에서의 역 신호의 추출을 위한 분리 회로의 동작이 서술된다. 도 7b는 디지털 영역에서의 피드백 신호의 추출을 위한 분리 회로의 동작이 서술된다. 도 7c는 디지털 영역에서의 필터-피드백 신호의 추출을 위한 분리 회로의 동작이 서술된다.

도 7a는 실시예들에 따른 통신 회로를 이용한, 역 신호(reverse signal)의 획득의 예를 도시한다. 도 7a를 설명함에 있어, 디지털 신호가 아날로그 신호로 변환되거나 아날로그 신호가 디지털 신호로 변환되더라도, 동일 ADC 내에서 신호의 속성은 동일하므로, 동일 기호로 표현될 수 있다.

도 7a를 참고하면, 입력 신호는 DPD(201), DAC(203), PA(205)를 통과할 수 있다. 통과된 입력 신호는 출력 신호로 지칭될 수 있다. 출력 신호는 아날로그 신호일 수 있다. 커플러(207)는 상기 출력 신호에 기반하여 피드백 신호를 출력할 수 있다. 예를 들어, 피드백 신호는 하기의 수학식으로 표현될 수 있다.

여기서, 는 피드백 신호, 는 입력 신호, 는 피드백 신호 계수(coefficient)를 나타낸다. 는 피드백 신호의 지연을 나타낸다.

PA(205)의 출력 신호는 필터(260)로 입력될 수 있다. 커플러(267)는 필터(260)의 송신 필터(261)의 출력 신호에 기반하여 필터-피드백 신호를 출력할 수 있다. 예를 들어, 필터-피드백 신호는 하기의 수학식으로 표현될 수 있다.

여기서, 는 필터-피드백 신호, 는 입력 신호, 는 필터-피드백 신호 계수(coefficient)를 나타낸다. 는 필터-피드백 신호의 지연을 나타낸다. PA(205)의 출력 신호는 순환기(209)를 통과하여 감쇠 회로(attenuation circuit)(621)로 입력될 수 있다. 감쇠 회로(621)는 역 신호를 출력할 수 있다. 예를 들어, 역 신호는 하기의 수학식으로 표현될 수 있다.

여기서,는 역 신호, 는 피드백 신호, 는 역 신호 계수(coefficient)를 나타낸다. 는 역 신호의 지연을 나타낸다.

피드백 신호, 필터-피드백 신호, 및 역-신호는 합성될 수 있다. 피드백 신호, 필터-피드백 신호, 및 역-신호가 합성된 신호는 합성 신호로 지칭될 수 있다. 합성 신호는, 관찰 신호(observation signal), 결합 신호(integration signal), 조합 신호(combination signal) 또는 이들과 동일한 기술적 의미를 갖는 명칭으로 지칭될 수도 있다. 합성 신호는 ADC(223)를 통해 디지털 합성 신호로 변환될 수 있다. 예를 들어, 디지털 합성 신호는 하기의 수학식으로 표현될 수 있다.

여기서, 는 디지털 합성 신호를 나타낸다.

수학식 4를 참고하면, 디지털 합성 신호 중에서, 피드백 신호 및 필터-피드백 신호는 입력 신호와 연관성이 있음이 확인된다. 일 실시예에 따라, 통신 회로는 서로 다른 상관(correlation)에서의 지연 보상 회로 및 감산에 따른 지연 보상 회로를 이용하여, 각 신호를 추정할 수 있다.

입력 신호는 크기 보정 회로 및 위상 보정 회로를 통해 추정 피드백 신호로 변경될 수 있다. 추정 피드백 신호는, 입력 신호로부터 실제 피드백 신호와 동일 또는 유사하도록 보정된 신호를 나타낸다. 추정 피드백 신호는 디지털 신호일 수 있다. 입력 신호는 크기 보정 회로 및 위상 보정 회로를 통해 추정 필터-피드백 신호로 변경될 수 있다. 추정 필터-피드백 신호는, 입력 신호로부터 실제 필터-피드백 신호와 동일 또는 유사하도록 보정된 신호를 나타낸다. 추정 필터-피드백 신호는 디지털 신호일 수 있다.

디지털 합성 신호로부터, 추정 피드백 신호 및 추정 필터-피드백 신호를 제거함으로써, 역 신호가 획득될 수 있다. 예를 들어, 역 신호는 하기의 수학식들을 통해 획득될 수 있다.

는 제1 기준 신호를 나타낸다. 제1 기준 신호는 디지털 합성 신호에서 추정 피드백 신호가 제거된 신호를 의미한다. 는 디지털 합성 신호를 나타낸다. 는 입력 신호를 나타낸다. 는 피드백 신호 계수(coefficient)를 나타낸다. 는 피드백 신호의 지연 보상을 나타낸다.

는 제2 기준 신호를 나타낸다. 제2 기준 신호는 제1 기준 신호에서 지연이 보상된 신호를 의미한다. 는 피드백 신호의 지연 보상을 나타낸다. 수학식 3을 참고하면, 역 신호는 피드백 신호로부터 추가적인 지연을 포함하는 바, 역 신호를 얻기 위해서는 제1 기준 신호의 지연 보상이 요구된다.

는 역 신호를 나타낸다. 는 필터-피드백 신호 계수(coefficient)를 나타낸다. 는 필터-피드백 신호의 지연 보상을 나타낸다. 제2 기준 신호로부터, 추정 필터-피드백 신호를 제거함으로써, 역 신호가 획득될 수 있다. 획득된 역 신호는 디지털 신호일 수 있다.

도 7b는 실시예들에 따른 통신 회로를 이용한, 피드백 신호의 획득의 예를 도시한다. 도 7b를 설명함에 있어, 디지털 신호가 아날로그 신호로 변환되거나 아날로그 신호가 디지털 신호로 변환되더라도, 동일 ADC 내에서 신호의 속성은 동일하므로, 동일 기호로 표현될 수 있다.

도 7b를 참고하면, 제1 기준 신호는 합성 신호에서 필터-피드백 신호의 성분과 역 신호의 성분을 포함할 수 있다. 제1 기준 신호는 합성 신호에서 추정-피드백 신호가 제거됨으로써 획득되기 때문이다. 통신 회로는 제1 기준 신호의 획득 과정을 역으로 이용함으로써, 피드백 신호를 획득할 수 있다. 예를 들어, 피드백 신호는 하기의 수학식을 통해 획득될 수 있다.

는 피드백 신호를 나타낸다. 는 합성 신호를 나타낸다. 는 제2 기준 신호를 나타낸다. 는 제2 기준 신호를 얻기 위해 이용된 지연 보상을 나타낸다. 예를 들어, 제2 기준 신호를 얻기 위해 이용된 지연 보상은, 수학식 5의 또는 수학식 6의 중 적어도 하나를 포함할 수 있다. 지연 보상된 합성 신호로부터, 제2 기준 신호를 제거함으로써, 피드백 신호가 획득될 수 있다. 획득된 피드백 신호는 디지털 신호일 수 있다.

도 7c는 실시예들에 따른 통신 회로를 이용하는 필터-피드백(filter-feedback) 신호의 획득의 예를 도시한다. 도 7c를 설명함에 있어, 디지털 신호가 아날로그 신호로 변환되거나 아날로그 신호가 디지털 신호로 변환되더라도, 동일 ADC 내에서 신호의 속성은 동일하므로, 동일 기호로 표현될 수 있다.

도 7c를 참고하면, 제2 기준 신호는 합성 신호에서 필터-피드백 신호의 성분과 역 신호의 성분을 포함할 수 있다. 제2 기준 신호는 합성 신호에서 추정-피드백 신호가 제거됨으로써 획득되기 때문이다. 통신 회로는 제2 기준 신호의 획득 과정을 역으로 이용함으로써, 피드백 신호를 획득할 수 있다. 예를 들어, 필터-피드백 신호는 하기의 수학식을 통해 획득될 수 있다.

는 필터-피드백 신호를 나타낸다. 는 제2 기준 신호를 나타낸다. 는 수학식 7을 통해 획득된 역 신호를 나타낸다. 는 역 신호를 위한 감산기의 지연 보상을 나타낸다. 지연 보상된 합성 신호로부터, 제2 기준 신호를 제거함으로써, 필터-피드백 신호가 획득될 수 있다. 획득된 필터-피드백 신호는 디지털 신호일 수 있다.

도 7a 내지 도 7c를 통해 획득된 역 신호와 피드백 신호에 기반하여 반사 손실이 계산될 수 있다. 예를 들어, 반사 손실은 하기의 수학식에 기반하여 계산될 수 있다.

는 반사 손실을 나타낸다. 는 피드백 신호를 나타낸다. 는 역 신호를 나타낸다.

하나의 ADC를 통해, 통신 회로는 피드백 신호, 필터-피드백 신호 및 역 신호를 획득할 수 있다. 필터-피드백 신호가 PIMC에 공급됨에 따라, 정확한 PIM 제거가 달성될 수 있다. 뿐만 아니라, 스위치를 이용하는 것이 니므로, 필터-피드백 신호와 역 신호가 끊임없이 입력된다. 따라서, 전자 장치는 연속적인 RL 계산이 가능하다.

도 8은 실시예들에 따른, 합성 회로 및 분리 회로를 포함하는 통신 회로의 성능을 도시한다. 통신 회로의 성능은 PIM 제거의 성능을 의미한다.

도 8을 참고하면, 그래프(801)는 필터를 통과하지 않은 피드백 신호를 이용한 PIM 제거의 성능을 나타낸다. 그래프(801)의 가로축(810)은 주파수 오프셋(단위: Hz(hertz))을 나타낸다. 그래프(801)의 세로축(820)은 PSD(power spectral density)(단위: dBm(decibel milliwatt))를 나타낸다. 그래프(802)는 필터를 통과한 피드백 신호, 즉- 필터-피드백 신호를 이용한 PIM 제거의 성능을 나타낸다. 그래프(802)의 가로축(810)은 주파수 오프셋을 나타낸다. 그래프(801)의 세로축(820)은 PSD(단위: dBm)를 나타낸다.

그래프(801) 및 그래프(802)를 참조하면, PIMC 이후 낮아진 PSD는 해당 주파수 영역에서 PIM, 즉 하모닉 성분이 제거됨을 의미한다. 특정 주파수 영역에서, 필터를 통과한 신호를 이용한 경우의 PSD가 필터를 통과하지 않은 피드백 신호를 이용한 경우의 PSD보다 낮다. 필터-피드백 신호에 기반하여 PIM 제거가 수행됨에 따라, 간섭 성분이 노이즈 레벨과 가까워지고, 통신 성능이 향상될 수 있다.

본 개시의 실시예들은 피드백 신호, 필터-피드백 신호, 및 역 신호를 함께 획득하기 위한 전자 장치 및 방법을 제안한다. 전자 장치는 피드백 신호, 필터-피드백 신호, 및 역 신호를 함께 획득하기 위한 합성 회로 및 분리 회로를 포함하는 통신 회로를 포함할 수 있다.

일 실시예에 따라, 통신 회로는 피드백 신호를 추출하기 위한 방향성 결합기를 포함할 수 있다.

일 실시예에 따라, 통신 회로는 필터-피드백 신호를 추출하기 위한 방향성 결합기를 포함할 수 있다.

일 실시예에 따라, 통신 회로는 역 신호를 획득하기 위한 순환기를 포함할 수 있다.

일 실시예에 따라, 통신 회로는 역 신호의 크기를 줄이기 위한 감쇠 회로를 포함할 수 있다.

일 실시예에 따라, 통신 회로는 피드백 신호, 필터-피드백 신호, 및 역 신호를 합성하기 위한 결합기(combiner)를 포함할 수 있다.

일 실시예에 따라, 통신 회로는 합성 신호에서 역 신호를 추출할 수 있다.

일 실시예에 따라, 통신 회로는 DPD 입력 신호와 피드백 신호 사이의 상관 지연(correlation delay)을 보상하기 위한 제1 보상 회로를 포함할 수 있다.

일 실시예에 따라, 통신 회로는 DPD 입력 신호 및 피드백 신호의 크기와 위상을 계산하기 위한 제1 연산기를 포함할 수 있다.

일 실시예에 따라, 통신 회로는 상기 제1 연산기의 결과를 DPD 입력 신호에 곱하기 위한 제1 곱셈기를 포함할 수 있다. 제1 곱셈기는 DPD 입력 신호를 보상할 수 있다.

일 실시예에 따라, 통신 회로는 합성 신호로부터 보상된 DPD 입력 신호를 제거하기 위한 제1 감산기를 포함할 수 있다.

일 실시예에 따라, 통신 회로는 DPD 입력 신호 및 필터-피드백 신호 사이의 상관 지연 및 제1 감산기의 지연을 보상하기 위한 제2 보상 회로를 포함할 수 있다.

일 실시예에 따라, 통신 회로는 지연된 DPD 입력 및 필터-피드백 신호의 크기와 위상을 계산하기 위한 제2 연산기를 포함할 수 있다.

일 실시예에 따라, 통신 회로는 상기 제2 연산기의 계산된 결과를 지연된 DPD 입력 신호에 곱하기 위한 제2 곱셈기를 포함할 수 있다.

일 실시예에 따라, 통신 회로는 제2 연산기의 지연을 보상하기 위한 제3 보상 회로를 포함할 수 있다. 제3 보상 회로는 제1 감산기의 결과를 상기 제2 연산기의 상기 지연만큼 지연시킬 수 있다.

일 실시예에 따라, 통신 회로는 제3 보상 회로의 출력으로부터 제2 곱셈기의 출력을 제거하기 위한 제2 감산기를 포함할 수 있다. 제2 감산기의 출력은 역 신호에 대응할 수 있다.

일 실시예에 따라, 통신 회로는 합성 신호에서 피드백 신호를 추출할 수 있다.

일 실시예에 따라, 통신 회로는, 피드백 신호를 추출하기 위한, 제4 보상 회로를 포함할 수 있다. 제4 보상 회로는 DPD 입력 신호와 피드백 신호 사이의 상관 지연, 제2 보상 회로의 지연, 감산기의 지연 중 적어도 하나에 대한 지연을 보상할 수 있다. 합성 신호가 제4 보상 회로에 입력될 수 있다. 제4 보상 회로는 상기 적어도 하나에 대한 지연만큼 합성 신호를 보상할 수 있다.

일 실시예에 따라, 제4 보상 회로의 출력으로부터 제3 보상 회로의 출력을 제거하기 위한 제3 감산기를 포함할 수 있다. 제3 감산기의 출력은 피드백 신호에 대응할 수 있다.

일 실시예에 따라, 통신 회로는 합성 신호에서 필터-피드백 신호를 추출할 수 있다.

일 실시예에 따라, 통신 회로는, 필터 피드백 신호를 추출하기 위한, 제5 보상 회로를 포함할 수 있다. 제5 보상 회로는 제2 감산기의 지연을 보상할 수 있다. 제3 보상 회로의 출력 신호가 제5 보상 회로에 입력될 수 있다. 제5 보상 회로는 상기 제2 감산기의 지연만큼 제3 보상 회로의 출력 신호를 보상할 수 있다.

일 실시예에 따라, 통신 회로는 제5 보상 회로의 출력으로부터 제2 감산기 출력을 제거하기 위한 제4 감산기를 포함할 수 있다. 제4 감산기의 출력은 필터-피드백 신호에 대응할 수 있다.

본 개시의 실시예들은 모든 신호를 하나의 ADC를 통과하는 경로를 통해, 디지털 영역으로 변경함으로써, 통신 회로를 간소화하기 위한 구조를 제안한다. 이를 통해 요구되는 ADC의 수가 절감될 수 있다. ADC를 통과한 신호는 디지털 영역에서 피드백 신호, 필터-피드백 신호, 역 신호로 각각 분리될 수 있다.

실시예들에 따른 전자 장치는, 피드백 신호의 디지털 신호 및 역 신호의 디지털 신호에 기반하여 반사 손실(혹은 VSWR)을 계산할 수 있다. 스위치 없이, 시간에 연속적인 피드백 신호의 디지털 신호 및 역 신호의 디지털 신호가 공급됨에 따라, 실시간으로 반사 손실이 계산될 수 있다.

실시예들에 따른 전자 장치는, 필터-피드백 신호의 디지털 신호에 기반하여 제거될 PIM 성분을 계산할 수 있다. 필터 단 이후의 신호, 즉 필터-피드백 신호의 디지털 신호를 이용하여, 송신단의 간섭 성분이 수신 신호로부터 제거됨으로써, PIMC 성능이 향상될 수 있다.

일 실시예에 따라, 상기 분리 회로는, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하기 위하여, 상기 입력 신호에 기반하여 추정 피드백 신호를 생성하도록 구성될 수 있다.

상기 분리 회로는, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하기 위하여, 상기 입력 신호에 기반하여 추정 필터-피드백 신호를 생성하도록 구성될 수 있다. 상기 분리 회로는, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하기 위하여, 상기 디지털 합성 신호로부터 상기 추정 피드백 신호 및 상기 추정 필터-피드백 신호를 제거함으로써, 상기 역 신호의 디지털 신호를 획득하도록 구성될 수 있다.

일 실시예에 따라, 상기 추정 피드백 신호는, 상기 DPD의 입력 신호, 상기 피드백 신호의 크기, 및 상기 피드백 신호의 지연에 기반하여, 생성될 수 있다. 상기 추정 필터-피드백 신호는, 상기 DPD의 입력 신호, 상기 필터-피드백 신호의 크기, 및 상기 필터-피드백 신호의 지연에 기반하여, 생성될 수 있다.

일 실시예에 따라, 상기 분리 회로는, 상기 역 신호의 디지털 신호를 획득하기 위해, 상기 디지털 합성 신호로부터 상기 추정 피드백 신호를 제거함으로써, 기준 신호를 획득하도록 구성될 수 있다. 상기 분리 회로는, 상기 역 신호의 디지털 신호를 획득하기 위해, 상기 기준 신호로부터 상기 추정 필터-피드백 신호를 제거함으로써, 상기 역 신호의 디지털 신호를 획득하도록 구성될 수 있다.

일 실시예에 따라, 상기 분리 회로는, 상기 기준 신호를 획득하기 위해, 상기 디지털 합성 신호로부터 상기 추정 피드백 신호를 감산하도록 구성될 수 있다. 상기 분리 회로는, 상기 기준 신호를 획득하기 위해, 상기 감산의 결과에, 상기 역 신호를 위한 지연을 보상함으로써, 상기 기준 신호를 획득하도록 구성될 수 있다.

일 실시예에 따라, 상기 분리 회로는, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하기 위하여, 상기 디지털 합성 신호로부터 상기 기준 신호를 제거함으로써, 상기 피드백 신호의 디지털 신호를 획득하도록 구성될 수 있다.

일 실시예에 따라, 상기 분리 회로는, 상기 피드백 신호의 디지털 신호를 획득하기 위해, 상기 디지털 합성 신호에, 상기 기준 신호를 위한 지연을 보상함으로써, 보상 신호를 획득하도록 구성될 수 있다. 상기 분리 회로는, 상기 피드백 신호의 디지털 신호를 획득하기 위해, 상기 보상 신호로부터 상기 기준 신호를 제거함으로써, 상기 피드백 신호의 디지털 신호를 획득하도록 구성될 수 있다.

일 실시예에 따라, 상기 분리 회로는, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하기 위하여, 상기 역 신호의 디지털 신호를 획득한 후, 상기 기준 신호로부터 상기 역 신호의 디지털 신호를 제거함으로써, 상기 필터-피드백 신호의 디지털 신호를 획득하도록 구성될 수 있다.

일 실시예에 따라, 상기 전자 장치는 프로세서를 더 포함할 수 있다. 상기 프로세서는 상기 역 신호 및 상기 피드백 신호에 기반하여 반사 손실(return loss)을 획득하도록 추가적으로 구성될 수 있다.

일 실시예에 따라, 상기 전자 장치는 상기 안테나를 통해 수신 신호를 획득하기 위한 수신 필터를 더 포함할 수 있다. 상기 전자 장치는 상기 수신 신호를 디지털 수신 신호로 변환하기 위한 수신 ADC를 더 포함할 수 있다. 상기 PIMC 회로는 상기 디지털 수신 신호 및 상기 필터-피드백 신호에 기반하여, 상기 디지털 수신 신호의 PIM(passive intermodulation)을 제거하도록 구성될 수 있다.

일 실시예에 따라, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하는 동작은 상기 입력 신호에 기반하여 추정 피드백 신호를 생성하는 동작을 포함할 수 있다. 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하는 동작은 상기 입력 신호에 기반하여 추정 필터-피드백 신호를 생성하는 동작을 포함할 수 있다. 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하는 동작은 상기 디지털 합성 신호로부터 상기 추정 피드백 신호 및 상기 추정 필터-피드백 신호를 제거함으로써, 상기 역 신호의 디지털 신호를 획득하는 동작을 포함할 수 있다.

일 실시예에 따라, 상기 역 신호의 디지털 신호를 획득하는 동작은, 상기 디지털 합성 신호로부터 상기 추정 피드백 신호를 제거함으로써, 기준 신호를 획득하는 동작을 포함할 수 있다. 상기 역 신호의 디지털 신호를 획득하는 동작은, 상기 기준 신호로부터 상기 추정 필터-피드백 신호를 제거함으로써, 상기 역 신호의 디지털 신호를 획득하는 동작을 포함할 수 있다.

일 실시예에 따라, 상기 기준 신호를 획득하는 동작은, 상기 디지털 합성 신호로부터 상기 추정 피드백 신호를 감산하는 동작을 포함할 수 있다. 상기 기준 신호를 획득하는 동작은, 상기 감산의 결과에, 상기 역 신호를 위한 지연을 보상함으로써, 상기 기준 신호를 획득하는 동작을 포함할 수 있다.

일 실시예에 따라, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하는 동작은, 상기 디지털 합성 신호로부터 상기 기준 신호를 제거함으로써, 상기 피드백 신호의 디지털 신호를 획득하는 동작을 포함할 수 있다.

일 실시예에 따라, 상기 피드백 신호의 디지털 신호를 획득하는 동작은 상기 디지털 합성 신호에, 상기 기준 신호를 위한 지연을 보상함으로써, 보상 신호를 획득하는 동작을 포함할 수 있다. 상기 피드백 신호의 디지털 신호를 획득하는 동작은 상기 보상 신호로부터 상기 기준 신호를 제거함으로써, 상기 피드백 신호의 디지털 신호를 획득하는 동작을 포함할 수 있다.

일 실시예에 따라, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하는 동작은 상기 역 신호의 디지털 신호를 획득한 후, 상기 기준 신호로부터 상기 역 신호의 디지털 신호를 제거함으로써, 상기 필터-피드백 신호의 디지털 신호를 획득하는 동작을 포함할 수 있다.

일 실시예에 따라, 상기 역 신호 및 상기 피드백 신호에 기반하여 반사 손실(return loss)을 획득하는 동작을 더 포함할 수 있다.

일 실시예에 따라, 상기 방법은 안테나를 통해 수신 신호를 획득하는 동작을 더 포함할 수 있다. 상기 방법은 수신 ADC를 통해, 상기 수신 신호를 디지털 수신 신호로 변환하는 동작을 더 포함할 수 있다. 상기 방법은 상기 디지털 수신 신호 및 상기 필터-피드백 신호에 기반하여, 상기 디지털 수신 신호의 PIM(passive intermodulation)을 제거하는 동작을 더 포함할 수 있다.

본 개시의 청구항 또는 명세서에 기재된 실시예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.

소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 개시의 청구항 또는 명세서에 기재된 실시예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.

이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(read only memory, ROM), 전기적 삭제가능 프로그램가능 롬(electrically erasable programmable read only memory, EEPROM), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(compact disc-ROM, CD-ROM), 디지털 다목적 디스크(digital versatile discs, DVDs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.

또한, 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(local area network), WAN(wide area network), 또는 SAN(storage area network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 개시의 실시예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 개시의 실시예를 수행하는 장치에 접속할 수도 있다.

상술한 본 개시의 구체적인 실시예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.

한편 본 개시의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.

Claims

전자 장치에 있어서,
DPD(Digital Pre-Distortion);
DAC(digital-to-analog converter);
전력 증폭기(power amplifier, PA);
상기 전력 증폭기의 출력으로부터 피드백 신호(feedback signal)를 획득하기 위한 제1 커플러(coupler);
상기 전력 증폭기의 출력이 반사된 역 신호(reverse signal)를 획득하기 위한 순환기(circulator);
송신 필터;
상기 송신 필터의 출력으로부터 필터-피드백(filter-feedback) 신호를 획득하기 위한 제2 커플러;
안테나;
상기 피드백 신호, 상기 필터-피드백 신호, 및 상기 역 신호를 포함하는 합성 신호를 디지털 합성 신호로 변환하기 위한 ADC(analog-to-digital converter); 및
분리 회로; 및
PIMC(pulse inter-modulation cancellation) 회로를 포함하고,
상기 분리 회로는 상기 디지털 합성 신호 및 상기 DPD의 입력 신호에 기반하여, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하도록 구성되는 전자 장치.
청구항 1에 있어서, 상기 분리 회로는, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하기 위하여:
상기 입력 신호에 기반하여 추정 피드백 신호를 생성하고,
상기 입력 신호에 기반하여 추정 필터-피드백 신호를 생성하고,
상기 디지털 합성 신호로부터 상기 추정 피드백 신호 및 상기 추정 필터-피드백 신호를 제거함으로써, 상기 역 신호의 디지털 신호를 획득하도록 구성되는 전자 장치.
청구항 1에 있어서,
상기 추정 피드백 신호는, 상기 DPD의 입력 신호, 상기 피드백 신호의 크기, 및 상기 피드백 신호의 지연에 기반하여, 생성되고,
상기 추정 필터-피드백 신호는, 상기 DPD의 입력 신호, 상기 필터-피드백 신호의 크기, 및 상기 필터-피드백 신호의 지연에 기반하여, 생성되는 전자 장치.
청구항 1에 있어서, 상기 분리 회로는, 상기 역 신호의 디지털 신호를 획득하기 위해,
상기 디지털 합성 신호로부터 상기 추정 피드백 신호를 제거함으로써, 기준 신호를 획득하고,
상기 기준 신호로부터 상기 추정-필터 피드백 신호를 제거함으로써, 상기 역 신호의 디지털 신호를 획득하도록 구성되는 전자 장치.
청구항 1에 있어서, 상기 분리 회로는, 상기 기준 신호를 획득하기 위해,
상기 디지털 합성 신호로부터 상기 추정 피드백 신호를 감산하고,
상기 감산의 결과에, 상기 역 신호를 위한 지연을 보상함으로써, 상기 기준 신호를 획득하도록 구성되는 전자 장치.
청구항 1에 있어서, 상기 분리 회로는, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하기 위하여:
상기 디지털 합성 신호로부터 상기 기준 신호를 제거함으로써, 상기 피드백 신호의 디지털 신호를 획득하도록 구성되는 전자 장치.
청구항 1에 있어서, 상기 분리 회로는, 상기 피드백 신호의 디지털 신호를 획득하기 위해,
상기 디지털 합성 신호에, 상기 기준 신호를 위한 지연을 보상함으로써, 보상 신호를 획득하고,
상기 보상 신호로부터 상기 기준 신호를 제거함으로써, 상기 피드백 신호의 디지털 신호를 획득하도록 구성되는 전자 장치.
청구항 1에 있어서, 상기 분리 회로는, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하기 위하여:
상기 역 신호의 디지털 신호를 획득한 후, 상기 기준 신호로부터 상기 역 신호의 디지털 신호를 제거함으로써, 상기 필터-피드백 신호의 디지털 신호를 획득하도록 구성되는 전자 장치.
청구항 1에 있어서,
프로세서를 더 포함하고,
상기 프로세서는 상기 역 신호 및 상기 피드백 신호에 기반하여 반사 손실(return loss)을 획득하도록 추가적으로 구성되는 전자 장치.
청구항 1에 있어서,
상기 안테나를 통해 수신 신호를 획득하기 위한 수신 필터; 및
상기 수신 신호를 디지털 수신 신호로 변환하기 위한 수신 ADC를 더 포함하고,
상기 PIMC 회로는 상기 디지털 수신 신호 및 상기 필터-피드백 신호에 기반하여, 상기 디지털 수신 신호의 PIM(passive intermodulation)을 제거하도록 구성되는 전자 장치.
전자 장치에 의해 수행되는 방법에 있어서,
전력 증폭기(power amplifier, PA)의 출력으로부터 피드백 신호(feedback signal)를 획득하는 동작과,
상기 전력 증폭기의 출력이 반사된 역 신호(reverse signal)를 획득하는 동작과,
송신 필터의 출력으로부터 필터-피드백(filter-feedback) 신호를 획득하는 동작과,
상기 피드백 신호, 상기 필터-피드백 신호, 및 상기 역 신호를 포함하는 합성 신호를 ADC(analog-to-digital converter)를 통해, 디지털 합성 신호로 변환하는 동작과,
상기 디지털 합성 신호 및 DPD(Digital Pre-Distortion)의 입력 신호에 기반하여, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하는 동작을 포함하는 방법.
청구항 11에 있어서, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하는 동작은:
상기 입력 신호에 기반하여 추정 피드백 신호를 생성하는 동작과,
상기 입력 신호에 기반하여 추정 필터-피드백 신호를 생성하는 동작과,
상기 디지털 합성 신호로부터 상기 추정 피드백 신호 및 상기 추정 필터-피드백 신호를 제거함으로써, 상기 역 신호의 디지털 신호를 획득하는 동작을 포함하는 방법.
청구항 11에 있어서,
상기 추정 피드백 신호는, 상기 DPD의 입력 신호, 상기 피드백 신호의 크기, 및 상기 피드백 신호의 지연에 기반하여, 생성되고,
상기 추정 필터-피드백 신호는, 상기 DPD의 입력 신호, 상기 필터-피드백 신호의 크기, 및 상기 필터-피드백 신호의 지연에 기반하여, 생성되는 방법.
청구항 11에 있어서, 상기 역 신호의 디지털 신호를 획득하는 동작은,
상기 디지털 합성 신호로부터 상기 추정 피드백 신호를 제거함으로써, 기준 신호를 획득하는 동작과,
상기 기준 신호로부터 상기 추정 필터-피드백 신호를 제거함으로써, 상기 역 신호의 디지털 신호를 획득하는 동작을 포함하는 방법.
청구항 11에 있어서, 상기 기준 신호를 획득하는 동작은,
상기 디지털 합성 신호로부터 상기 추정 피드백 신호를 감산하는 동작과,
상기 감산의 결과에, 상기 역 신호를 위한 지연을 보상함으로써, 상기 기준 신호를 획득하는 동작을 포함하는 방법.
청구항 11에 있어서, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하는 동작은,
상기 디지털 합성 신호로부터 상기 기준 신호를 제거함으로써, 상기 피드백 신호의 디지털 신호를 획득하는 동작을 포함하는 방법.
청구항 11에 있어서, 상기 피드백 신호의 디지털 신호를 획득하는 동작은:
상기 디지털 합성 신호에, 상기 기준 신호를 위한 지연을 보상함으로써, 보상 신호를 획득하는 동작과,
상기 보상 신호로부터 상기 기준 신호를 제거함으로써, 상기 피드백 신호의 디지털 신호를 획득하는 동작을 포함하는 방법.
청구항 11에 있어서, 상기 피드백 신호의 디지털 신호, 상기 필터-피드백 신호의 디지털 신호, 및 상기 역 신호의 디지털 신호를 각각 획득하는 동작은:
상기 역 신호의 디지털 신호를 획득한 후, 상기 기준 신호로부터 상기 역 신호의 디지털 신호를 제거함으로써, 상기 필터-피드백 신호의 디지털 신호를 획득하는 동작을 포함하는 방법.
청구항 11에 있어서,
상기 역 신호 및 상기 피드백 신호에 기반하여 반사 손실(return loss)을 획득하는 동작을 더 포함하는 전자 장치.
청구항 11에 있어서,
안테나를 통해 수신 신호를 획득하는 동작과,
수신 ADC를 통해, 상기 수신 신호를 디지털 수신 신호로 변환하는 동작과,
상기 디지털 수신 신호 및 상기 필터-피드백 신호에 기반하여, 상기 디지털 수신 신호의 PIM(passive intermodulation)을 제거하는 동작을 더 포함하는 전자 장치.