KR20230160582A - Radix-2 booth 정밀도 가변 곱셈 시스템 - Google Patents
Radix-2 booth 정밀도 가변 곱셈 시스템 Download PDFInfo
- Publication number
- KR20230160582A KR20230160582A KR1020220060265A KR20220060265A KR20230160582A KR 20230160582 A KR20230160582 A KR 20230160582A KR 1020220060265 A KR1020220060265 A KR 1020220060265A KR 20220060265 A KR20220060265 A KR 20220060265A KR 20230160582 A KR20230160582 A KR 20230160582A
- Authority
- KR
- South Korea
- Prior art keywords
- bits
- booth
- radix
- multiplication
- precision variable
- Prior art date
Links
- 238000000034 method Methods 0.000 abstract description 4
- 238000004364 calculation method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
- G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
- G06F7/5336—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
- G06F7/5338—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
본 발명은 선택된 모드에 따라 곱셈 방법을 달리하여 동작하는 하드웨어이다.
기존 곱셈기는 많은 연산을 수행하는 시스템에서 속도 면에서 문제점이 야기된다. 제안된 곱셈기는 16비트와 8비트 두 가지 정밀도중 선택할 수 있다. 8비트로 동작할 때는 동시에 2개의 곱셈 연산이 가능하여 처리 시간을 단축시킬 수 있다.
기존 곱셈기는 많은 연산을 수행하는 시스템에서 속도 면에서 문제점이 야기된다. 제안된 곱셈기는 16비트와 8비트 두 가지 정밀도중 선택할 수 있다. 8비트로 동작할 때는 동시에 2개의 곱셈 연산이 가능하여 처리 시간을 단축시킬 수 있다.
Description
하드웨어에서 곱셈 연산을 처리하는데 있어서 선택된 모드에 따라 곱셈 방법을 달리하여 동작하는 시스템
Radix-2 booth's algorithm은 같은 입력 데이터를 받았을 때 기본적인 곱셈 연산방법인 add-shift에 비해 연산 시간이 단축된다.
Booth,Andrew Donald "A signed Binary Multiplication Technique", Oxford University Press,pp. 100-104,2018
기존 곱셈기는 많은 연산을 수행하는 시스템에서 속도 면에서 문제점이 야기된다. 또한, 두 가지의 곱셈기를 사용하면 전력소모량이 증가한다.
두 가지의 곱셈기를 사용하기보다는 한 개의 곱셈기를 사용하여 두 가지의 정밀도중 하나를 선택해 두 개의 곱셈기를 사용한 효과를 내고자 한다.
발명된 곱셈기 시스템은 16비트와 8비트 두 가지 정밀도중 선택할 수 있다. 8비트로 동작할 때는 동시에 2개의 곱셈 연산이 가능하여 처리 시간을 단축시킬 수 있다.
도 1은 발명된 곱셈기 시스템의 hardware 블록도이다.
발명된 곱셈기 시스템에서는 16비트와 8비트 두 가지 정밀도를 지원한다. 입력 신호 sel_mode에 따라 비트 수가 결정될 수 있다. 첫 번째 방식은 sel_mode가 0일 때, 16비트 입력 데이터에 대한 곱셈기로 동작한다. 16 비트 피승수(multiplicand)와 승수(multiplier)를 각각 상위 8비트와 하위 8비트로 구분하며, 두 수의 곱셈이 진행된다.
입력 신호 sel_mode가 1일 때는 2개의 8비트 곱셈기로 동작한다. 입력은 16비트 모드일 때와 동일하게 16 비트 피승수(multiplicand)와 승수(multiplier)를 각각 상위 8비트와 하위 8비트로 구분한다. 이는 8비트 입력 데이터 2개가 16비트 입력을 통하여 전달된 것으로, 각각의 상위 8비트와 하위8비트끼리의 곱셈을 진행한다. 상위 8비트끼리의 곱셈결과 16비트와 하위 8비트끼리의 곱셈결과 16비트가 출력32비트에 상위 16비트와 하위 16비트에 대응하여 값이 출력된다.
계층별로 정밀도가 다른 CNN 가속기에서 효율적으로 적용될 것으로 기대된다.
100 - 하드웨어 구조
101 - 부스 곱셈기
102 - 덧셈기
103 - 멀티플렉서
101 - 부스 곱셈기
102 - 덧셈기
103 - 멀티플렉서
Claims (1)
- 하드웨어(100) 일단에 입력 값을 넣어주고 Booth Multiplier(101)를 통과하며 값을 더해주는 하드웨어인 add(102)와,
신호에 따라 출력 값을 다르게 하는 멀티 플렉서(103), 로 구성되는 것을 특징으로 하는 Radix-2 booth 정밀도 가변 곱셈 시스템.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220060265A KR20230160582A (ko) | 2022-05-17 | 2022-05-17 | Radix-2 booth 정밀도 가변 곱셈 시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220060265A KR20230160582A (ko) | 2022-05-17 | 2022-05-17 | Radix-2 booth 정밀도 가변 곱셈 시스템 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230160582A true KR20230160582A (ko) | 2023-11-24 |
Family
ID=88972469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220060265A KR20230160582A (ko) | 2022-05-17 | 2022-05-17 | Radix-2 booth 정밀도 가변 곱셈 시스템 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20230160582A (ko) |
-
2022
- 2022-05-17 KR KR1020220060265A patent/KR20230160582A/ko not_active Application Discontinuation
Non-Patent Citations (1)
Title |
---|
Booth,Andrew Donald "A signed Binary Multiplication Technique", Oxford University Press,pp. 100-104,2018 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107153522B (zh) | 一种面向人工神经网络计算的动态精度可配近似乘法器 | |
CN110780845A (zh) | 一种用于量化卷积神经网络的可配置近似乘法器及其实现方法 | |
KR101735677B1 (ko) | 부동 소수점의 복합 연산장치 및 그 연산방법 | |
Bansal et al. | High speed vedic multiplier designs-A review | |
US11816448B2 (en) | Compressing like-magnitude partial products in multiply accumulation | |
CN115039067A (zh) | 包括具有高效预规格化和扩展动态范围的熔合乘法累加的脉动阵列 | |
US20210011686A1 (en) | Arithmetic operation device and arithmetic operation system | |
CN103559019A (zh) | 一种通用浮点全流水fft运算ip核 | |
Abed et al. | High‐performance low‐power approximate Wallace tree multiplier | |
Rajaram et al. | Improvement of Wallace multipliers using parallel prefix adders | |
CN110265002A (zh) | 语音识别方法、装置、计算机设备及计算机可读存储介质 | |
CN115982528A (zh) | 基于Booth算法的近似预编码卷积运算方法及系统 | |
Prasad et al. | Design of low power and high speed modified carry select adder for 16 bit Vedic Multiplier | |
KR20220031098A (ko) | 부호형 다중-워드 곱셈기 | |
KR20230160582A (ko) | Radix-2 booth 정밀도 가변 곱셈 시스템 | |
Gowreesrinivas et al. | Comparative study on performance of single precision floating point multiplier using vedic multiplier and different types of adders | |
US8131795B2 (en) | High speed adder design for a multiply-add based floating point unit | |
CN104615404A (zh) | 一种基于查表操作的高速浮点除法部件装置 | |
CN115904507A (zh) | 面向cgra的多精度小面积simd运算系统、方法、介质及设备 | |
US20220075598A1 (en) | Systems and Methods for Numerical Precision in Digital Multiplier Circuitry | |
KR20230121151A (ko) | 디지털 곱셈기 회로망의 수치 정밀도 | |
US6182105B1 (en) | Multiple-operand addition with intermediate saturation | |
Naregal et al. | Design and implementation of high efficiency vedic binary multiplier circuit based on squaring circuits | |
CN109947393B (zh) | 基于求余器的运算方法及装置 | |
CN109992242B (zh) | 基于乘法器的运算方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |