CN107153522B - 一种面向人工神经网络计算的动态精度可配近似乘法器 - Google Patents

一种面向人工神经网络计算的动态精度可配近似乘法器 Download PDF

Info

Publication number
CN107153522B
CN107153522B CN201710266363.3A CN201710266363A CN107153522B CN 107153522 B CN107153522 B CN 107153522B CN 201710266363 A CN201710266363 A CN 201710266363A CN 107153522 B CN107153522 B CN 107153522B
Authority
CN
China
Prior art keywords
multiplier
control signal
bit
approximate
precision
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710266363.3A
Other languages
English (en)
Other versions
CN107153522A (zh
Inventor
龚宇
刘波
陈壮
董薇
杨军
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201710266363.3A priority Critical patent/CN107153522B/zh
Publication of CN107153522A publication Critical patent/CN107153522A/zh
Application granted granted Critical
Publication of CN107153522B publication Critical patent/CN107153522B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/523Multiplying only
    • G06F7/53Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/523Multiplying only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种面向人工神经网络的动态精度可配近似乘法器,该动态精度可配近似乘法器在外部控制信号的控制下,根据数据的输入特性可以实现乘法运算的精度动态配置,并给出精确结果的近似结果。该动态精度可配近似乘法器带来的精度损失在可接受的范围内,同时提高了乘法的计算速度,大大降低功耗,满足了人工神经网络的计算需求。

Description

一种面向人工神经网络计算的动态精度可配近似乘法器
技术领域
本发明涉及一种面向人工神经网络计算的动态精度可配近似乘法器,属于人工神经网络技术领域。
背景技术
由于神经网络系统中存在大量对操作数进行乘法和累加的计算,这会产生较大的功耗及误差,目前已经从算法、软件、硬件、电路和晶体管级进行了大量的研究。然而,数字信号处理、视觉计算机和机器学习等新兴应用有着更高的计算要求,因此低能耗面临着新的挑战。
神经网络对有限的或不重要的误差存在一定的容错性。即使错误产生偏差产生容错性的原因有很多,包括人类意义上的不完美感知、噪声输入信号、输入数据的冗余和缺乏通用的最佳答案。
这种容错性可以通过近似计算来实现,这将在很大程度上降低功耗和算术复杂度。目前已经在软件和硬件层面的近似计算领域进行了大量的研究,其中在软件层面,曾提出循环穿孔技术,即在计算过程中,跳过多次循环迭代,执行初始的计算子集,从而节省时间和降低功耗,但是产生的输出误差较大。在硬件层面的近似计算主要针对算术单元,应用较多的是截断技术和简化单位逻辑复杂性,但事实证明这两种方法都存在一定的误差且产生的结果不可靠。
由于乘法是计算过程中一个必要的算术运算,并且随着乘法器的重复使用,误差会彼此抵消而不累加,因此我们致力于提出一个新的近似乘法器。
发明内容
发明目的:为了克服现有技术中存在的功耗过大问题,本发明提供一种面向人工神经网络的动态精度可配近似乘法器,不仅可以降低计算过程的复杂度和时间,同时减少功耗且不影响计算精度。
技术方案:一种面向人工神经网络计算的动态精度可配近似乘法器,该动态精度可配近似乘法器在外部控制信号的控制下,根据数据的输入特性实现乘法运算的精度动态配置,并给出精确结果的近似结果。所述乘法器包括乘法近似计算模块和乘法器动态配置模块;
其中,所述乘法近似计算模块,用于实现乘法的近似计算,操作数A和B的位宽均为n,经过乘法近似计算模块,得到近似计算结果R,其位宽为2n,乘法近似计算模块包括算术逻辑和转向控制逻辑。
算术逻辑是计算模块中的核心,在调节信号的控制下,算术逻辑进行可配的计算。其输入是操作数A、B截取后的k位部分和控制信号[k,l,m],输出是2k位近似计算结果。算术逻辑包括一个控制信号译码器和一个k位精确乘法器。
控制信号译码器是根据动态配置模块所提供的控制信号[k,l,m]进行译码,并根据控制信号决定部分积累加阵列中那些加法器被选中正常工作,那些加法器未被选中而停止工作。
k位精确乘法器既可以对未配置的操作数进行精确的乘法运算,也可以对配置后的操作数进行近似乘法计算且结果在可接受的错误范围内,其配置信息是控制信号译码器进行译码后的信号。对于停止工作的加法器可以丢弃,从而实现快速的近似计算。
转向控制逻辑主要对输入操作数的预处理和中间结果的后处理。包括非零最高位探测器、编码器、多路复用选择器、移位控制信号生成器和桶形移位器。
其中,非零最高位探测器的用于探测操作数A和B的非零最高位即‘1’的位置并输出该位索引;
编码器通过非零最高位的索引和参数k进行编码,生成控制信号,并发送到多路复用选择器;
多路复用选择器接收编码器产生的控制信号,将原始n位操作数A、B中选中的k位送到算术逻辑中;
移位控制信号生成器根据两个原始n位操作数经截取后丢弃部分的位数和生成移位控制信号,之后由桶形移位器对算术逻辑产生的中间结果后处理。
桶形移位器的后处理主要是对算术逻辑的中间结果进行移位操作,移位的位数由移位控制信号生成器所产生的控制信号决定。如果非零最高位索引的值小于参数k,则数据将不经过编码器和多路复用选择器,而是直接送入算术逻辑。
所述乘法器动态配置模块,用于实现动态调节近似乘法计算的速度和精度,输入是操作数A、B及外部控制信号,操作数A、B需进行预处理,输出控制信号[k,l,m],其中k表示需对操作数A、B截取的位宽,l表示截取后的乘数A、B的起始位索引,m表示截取后的乘数A、B的第l位起到l+m位被选中。
为了进一步实现发明目的,本发明还提供了一种面向人工神经网络的动态精度可配近似乘法器的实现方法,包括以下步骤:
(1)接收两个n位的乘法器操作数、外部的控制信号以及参数k;
(2)非零最高位检测器分别对步骤(1)中接收到的两个操作数的非零最高位所在的位置进项探测,并输出非零最高位的索引位置;
(3)分别判断两个操作数的非零最高位的索引是否大于参数k。如果大于参数k,转到步骤(4),如果小于参数k,转到步骤(5);
(4)编码器根据非零最高位的索引以及参数k进行编码产生相应的控制信息,用于控制多苦复用选择器选择所需要的数据,并把该控制信号传递给多路复用选择器;
(5)多路复用选择器直接根据步骤(3)的非零最高位的索引或者步骤(4)中编码器产生的控制信号,从步骤(1)中接收的两个原始的操作数中选择所需的数据,并传入到算术逻辑;
(6)在进行步骤(3)的同时,根据步骤(2)非零最高位的索引以及外部控制信号和参数k等,生成相应的配置信息[k,l,m],这些配置信息用于控制算术逻辑中的累加阵列的累加器是否需要工作;
(7)算术逻辑根据配信息[k,l,m],对算术逻辑的累加阵列进行动态配置,决定哪些加法器需要处于工作状态,哪些加法器处于静止状态,以实现快速高效的近似计算;
(8)在进行步骤(5)的同时,移位控制信号生成器,根据步骤(4)的编码器提供的控制信息生成移位控制信号,该信号用于指导桶形移位器进行移位操作;
(9)桶形移位器在移位控制信号的控制下,对中间结果进行移位操作,得到最终的结果。
有益效果:本发明与现有技术相比,设计简单,可行性好,减小计算复杂度的同时缩短计算时间,从而降低功耗,且所得结果精度高误差小。
附图说明
图1为本发明的动态可配近似乘法器工作流程示意图;
图2为本发明的动态可配近似乘法器的整体示意图;
图3为本发明的乘法近似计算模块结构示意图;
图4为本发明的乘法器动态配置模块结构示意图;
图5为本发明的数据预处理原理示意图;
图6为本发明的动态可配近似乘法器工作流程图。
具体实施方式
下面结合具体实施例,进一步阐明本发明,应理解这些实施例仅用于说明本发明而不用于限制本发明的范围,在阅读了本发明之后,本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
如图1-2所示,动态精度可配近似乘法器在外部控制信号的控制下,根据数据的输入特性实现乘法运算的精度动态配置,并给出精确结果的近似结果。近似可配的乘法器主要包括动态配置模块、乘法近似计算模块。所述乘法近似计算模块,用于实现乘法的近似计算,操作数A和B的位宽均为n,经过乘法近似计算模块,得到近似计算结果R,其位宽为2n,乘法近似计算模块包括算术逻辑和转向控制逻辑。
算术逻辑是计算模块中的核心,在调节信号的控制下,算术逻辑进行可配的计算。其输入是操作数A、B截取后的k位部分和控制信号[k,l,m],输出是2k位近似计算结果。算术逻辑主要包含一个k位精确乘法器和一个控制信号译码器。控制信号译码器是根据动态配置模块所提供的控制信号[k,l,m]进行译码,并根据控制信号决定部分积累加阵列中那些加法器被选中正常工作,那些加法器未被选中而停止工作。
k位精确乘法器既可以对未配置的操作数进行精确的乘法运算,也可以对配置后的操作数进行近似乘法计算且结果在可接受的错误范围内,其配置信息是控制信号译码器进行译码后的信号。对于停止工作的加法器可以丢弃,从而实现快速的近似计算。
转向控制逻辑主要对输入操作数的预处理和中间结果的后处理。如图3所示,转向控制逻辑包括非零最高位探测器、编码器、多路复用选择器、移位控制信号生成器、桶形移位器。
其中,非零最高位探测器的用于探测操作数A和B的非零最高位即‘1’的位置并输出该位索引;
编码器通过非零最高位的索引和参数k进行编码,生成控制信号,并发送到多路复用选择器;
多路复用选择器接收编码器产生的控制信号,将原始n位操作数A、B中选中的k位送到算术逻辑中;
移位控制信号生成器根据两个原始n位操作数经截取后丢弃部分的位数和生成移位控制信号,之后由桶形移位器对算术逻辑产生的中间结果后处理。
桶形移位器的后处理主要是对算术逻辑的中间结果进行移位操作,移位的位数由移位控制信号生成器所产生的控制信号决定。如果非零最高位索引的值小于参数k,则数据将不经过编码器和多路复用选择器,而是直接送入算术逻辑。
所述乘法器动态配置模块,用于实现动态调节近似乘法计算的速度和精度,输入是操作数A、B及外部控制信号,操作数A、B需进行预处理,输出控制信号[k,l,m],其中k表示需对操作数A、B截取的位宽,l表示截取后的乘数A、B的起始位索引,m表示截取后的乘数A、B的第l位起到l+m位被选中。所有部件之间相互配合,共同完成乘法近似计算,包括如下步骤:
(1)输入操作数A、B的位宽均为n,由非零最高位探测器测得到两个操作数的非零最高位有效数字‘1’,将其所在位置记为t,0≤t≤n-1,定义k值,其指定在核心精确乘法器中使用的带宽;
(2)分别选中操作数A、B索引(t-k+1)处的数字,不管其原始数位高位还是低位,都将其设置为高位‘1’,并将索引(t-k)至索引0之间的数据全部设置为低位‘0’,即得到原始操作数A、B的近似值;
(3)将得到的近似参数A、B在索引(t-K+1)后的数据‘0’截断丢弃,从而得到预处理后的数据,并将所得数据送入算术逻辑中;
(4)将得到的k位近似数A、B进行乘法运算,其中,计算结果由以下公式得到:
Figure GDA0002606022690000051
即进行积累加,其中bi为B的第i位数值;
(5)由(2)可得操作数A、B所截断丢弃的位数和,即(t1-k+1+t2-k+1)位,将(4)中得到的结果向左移动(t1-k+t2-k+2)位,即补低位‘0’,即可得到最终近似结果。
如图5所示,输入数据进行预处理;在外部的控制信号的控制下,根据数据的输入特性实现乘法运算的动态配置并给出精确结果的近似结果,包括以下步骤:
(1)探测乘法器输入数据的非零最高位的索引,动态地定位两个操作数中的每一个中的最高有效'1'的位置;
(2)对于每个操作数,然后使用最高有效位'1'来基于所需的精度选择以下k-2个连续数量的位;k是设计者定义的值,其指定在核心精确乘法器中使用的带宽;
(3)如果在索引t处探测到前导,其中0≤t≤n-1,则后面的t-k+2个较低比特的值保持不变,位于t-k+1处的值无论之前是否为1,都用1近似代替后面的数字,对于索引t-k到索引0之间的数据全部置0;
(4)把两个操作数最后的t-k位进行截断丢弃,得到预处理后所得数据,之后把该数据送入算术逻辑。
根据预处理的过程:
(1)根据非零最高位探测器提供的非零最高位的索引判断两个数据的位宽和相对大小;
(2)根据两个数据的位宽和数据相对大小决定丢弃哪些部分积。此外,该近似乘法器还可以根据乘法器外部控制信号进行近似度调节;
(3)根据译码器对编码后的控制信号进行解码,选择需要保留的部分积并进行累加运算;
(4)把两个乘数舍弃掉的位数相加之和作为桶形移位器所要移动的位数,然后进行移位得到近似的计算结果;
(5)该近似乘法器是运行时调节,每次进行乘法运算都是根据所需要的信号灵活控制乘法器运行速度和精度。
举例说明
操作数A=001010001,操作数B=000110010,n=9,取k=5,则探测到操作数A的非零最高位索引t1=6,操作数B的非零最高位索引t2=5,将t-k+1处的数字转换为高位‘1’,得到A=001010101,B=000110010;t-k+1后的数字为‘0’,A=001010100,B=000110010;取k位,A’=10101,B’=11001,A’*B’=1000001101,将乘积所得值向左移动3位,可得近似结果1000001101000,由A*B=0111111010010,误差很小,可近似忽略。

Claims (6)

1.一种面向人工神经网络的动态精度可配近似乘法器,其特征在于:所述动态精度可配近似乘法器包括乘法近似计算模块和精度动态配置模块;
其中,所述乘法近似计算模块用于完成乘法的近似计算过程,乘法器操作数A和B的位宽均为n,输出结果R是A与B乘积的近似结果,位宽是2n;
所述动态精度可配近似乘法器中的精度动态配置模块用于根据多种输入信号生成乘法器动态调节信号[k,l,m],然后实现动态调节乘法近似计算模块的速度和精度,输入是操作数A、B以及外部控制信号,其中A、B需要进行预处理,输出是控制信号[k,l,m];其中k表示操作数A、B需要截取的位宽,l表示截取后的乘数A、B起始位索引,m表示从截取后的乘数A、B的第l位起到第l+m位被选中。
2.如权利要求1所述的面向人工神经网络的动态精度可配近似乘法器,其特征在于:所述的乘法近似计算模块包括算术逻辑和转向控制逻辑;
其中,所述算术逻辑是核心计算模块;在调节信号的控制下,算术逻辑进行可配的计算;输入是对操作数A、B截取的k位部分以及控制信号[k,l,m];输出是2k位近似计算结果;算术逻辑主要包含一个k位精确乘法器和一个控制信号译码器;
所述转向控制逻辑主要对输入操作数的预处理和中间结果的后处理;主要包括非零最高位探测器、编码器、多路复用选择器、移位控制信号生成器、桶形移位器。
3.如权利要求2所述的面向人工神经网络的动态精度可配近似乘法器,其特征在于:所述非零最高位探测器用来探测两个操作数的非零最高位的位置,也就是探测最高位为“1”时的位置,并输出该位的索引;
所述编码器根据非零最高位的索引和参数k进行编码,通过一套逻辑判断,生成多路复用选择器的控制信号;
所述多路复用选择器接收编码器提供的控制信号,从位宽为n的原始操作数A,B中选中k位送入到算术逻辑中;
所述移位控制信号生成器用来生成桶形移位器的控制信号,根据两个原始的n位操作数截断丢弃部分的位数之和生成移位控制信号,用来通知桶形移位器对算术逻辑产生的中间结果后处理所需要的信息;
所述桶形移位器接收移位控制信号生成器生成的移位控制信号,对算术逻辑生成的中间结果进行后处理;后处理主要是桶形移位器对算术逻辑的中间结果进行移位操作,并生成最终的近似结果;桶形移位器根据移位控制信号生成器的控制信号决定对算术逻辑生成的中间结果进行移位的位数;如果非零最高位索引的值小于参数K,则转向控制逻辑直接将数据送入算术逻辑,不再经过编码器和多路复用选择器。
4.如权利要求2所述的面向人工神经网络的动态精度可配近似乘法器,其特征在于:算术逻辑是由k位精确乘法器和控制信号译码器组成;
其中,所述控制信号译码器主要根据乘法器动态配置模块提供的控制信号[k,l,m]进行译码;控制信号译码器根据控制信号决定部分积累加阵列中的哪些加法器被选中正常工作,哪些加法器未被选中停止工作;
所述k位精确乘法器的部分积累加阵列是可以配置的;在不做任何配置时,乘法器可以精确进行k位的乘法运算;在配置模块进行配置后,乘法器可以在可接受的错误范围内进行近似计算;部分积累加阵列根据配置信息决定哪些加法器不工作,从而丢弃某些部分积实现快速的近似计算;配置信息来自控制信号译码器提供的译码后的信号。
5.一种面向人工神经网络的动态精度可配近似乘法器的实现方法,其特征在于,对输入数据进行预处理;在外部的控制信号的控制下,根据数据的输入特性实现乘法运算的动态配置并给出精确结果的近似结果,包括以下步骤:
(1)探测乘法器输入数据的非零最高位的索引,动态地定位两个操作数中的每一个中的最高有效'1'的位置;
(2)对于每个操作数,然后使用最高有效位'1'来基于所需的精度选择以下k-2个连续数量的位;k是设计者定义的值,其指定在核心精确乘法器中使用的带宽;
(3)如果在索引t处探测到前导,其中0≤t≤n-1,则后面的t-k+2个较低比特的值保持不变,位于t-k+1处的值无论之前是否为1,都用1近似代替后面的数字,对于索引t-k到索引0之间的数据全部置0;
(4)把两个操作数最后的t-k位进行截断丢弃,得到预处理后所得数据,之后把该数据送入算术逻辑。
6.如权利要求5所述的面向人工神经网络的动态精度可配近似乘法器的实现方法,其特征在于,根据预处理的过程进行动态调节:
(1)根据非零最高位探测器提供的非零最高位的索引判断两个数据的位宽和相对大小;
(2)根据两个数据的位宽和数据相对大小决定丢弃哪些部分积;此外,该近似乘法器还可以根据乘法器外部控制信号进行近似度调节;
(3)根据译码器对编码后的控制信号进行解码,选择需要保留的部分积并进行累加运算;
(4)把两个乘数舍弃掉的位数相加之和作为桶形移位器所要移动的位数,然后进行移位得到近似的计算结果;
(5)该近似乘法器是运行时调节,每次进行乘法运算都是根据所需要的信号灵活控制乘法器运行速度和精度。
CN201710266363.3A 2017-04-21 2017-04-21 一种面向人工神经网络计算的动态精度可配近似乘法器 Expired - Fee Related CN107153522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710266363.3A CN107153522B (zh) 2017-04-21 2017-04-21 一种面向人工神经网络计算的动态精度可配近似乘法器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710266363.3A CN107153522B (zh) 2017-04-21 2017-04-21 一种面向人工神经网络计算的动态精度可配近似乘法器

Publications (2)

Publication Number Publication Date
CN107153522A CN107153522A (zh) 2017-09-12
CN107153522B true CN107153522B (zh) 2020-10-02

Family

ID=59793249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710266363.3A Expired - Fee Related CN107153522B (zh) 2017-04-21 2017-04-21 一种面向人工神经网络计算的动态精度可配近似乘法器

Country Status (1)

Country Link
CN (1) CN107153522B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10318317B2 (en) 2017-05-12 2019-06-11 Tenstorrent Inc. Processing core with operation suppression based on contribution estimate
CN107967132B (zh) * 2017-11-27 2020-07-31 中国科学院计算技术研究所 一种用于神经网络处理器的加法器和乘法器
KR102637735B1 (ko) * 2018-01-09 2024-02-19 삼성전자주식회사 근사 곱셈기를 구비하는 뉴럴 네트워크 처리 장치 및 이를 포함하는 시스템온 칩
CN108364063B (zh) * 2018-01-24 2019-09-27 福州瑞芯微电子股份有限公司 一种基于权值分配资源的神经网络训练方法和装置
CN108363559B (zh) * 2018-02-13 2022-09-27 北京旷视科技有限公司 神经网络的乘法处理方法、设备和计算机可读介质
US20200034699A1 (en) * 2018-07-24 2020-01-30 SK Hynix Inc. Accelerating appratus of neural network and operating method thereof
US11385863B2 (en) 2018-08-01 2022-07-12 Hewlett Packard Enterprise Development Lp Adjustable precision for multi-stage compute processes
CN109634558B (zh) * 2018-12-12 2020-01-14 上海燧原科技有限公司 可编程的混合精度运算单元
CN110427169B (zh) * 2019-07-12 2021-07-02 东南大学 一种面向人工神经网络的三层结构可配置近似位宽加法器
CN110600019B (zh) * 2019-09-12 2022-02-15 东南大学 基于实时场景下语音信噪比预分级的卷积神经网络计算电路
CN110659729B (zh) * 2019-09-25 2022-05-17 山东师范大学 基于循环穿孔的加速cnn图像处理方法及系统
CN110673823B (zh) * 2019-09-30 2021-11-30 上海寒武纪信息科技有限公司 乘法器、数据处理方法及芯片
CN110780845B (zh) * 2019-10-17 2021-11-30 浙江大学 一种用于量化卷积神经网络的可配置近似乘法器及其实现方法
CN111091190A (zh) * 2020-03-25 2020-05-01 光子算数(北京)科技有限责任公司 数据处理方法及装置、光子神经网络芯片、数据处理电路
CN111930342B (zh) * 2020-09-15 2021-01-19 浙江大学 一种针对规格化浮点数的误差无偏近似乘法器及其实现方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6978426B2 (en) * 2002-04-10 2005-12-20 Broadcom Corporation Low-error fixed-width modified booth multiplier
CN101404632A (zh) * 2008-10-31 2009-04-08 中国航空无线电电子研究所 用于航空无线传输接收装置的自适应均衡基带装置及方法
CN101620453A (zh) * 2008-07-02 2010-01-06 昂纳信息技术(深圳)有限公司 一种快速高精度对数转换装置和方法
CN204143432U (zh) * 2014-09-23 2015-02-04 上海晟矽微电子股份有限公司 一种乘除法器
CN105045560A (zh) * 2015-08-25 2015-11-11 浪潮(北京)电子信息产业有限公司 一种定点乘加运算方法和装置
CN105183425A (zh) * 2015-08-21 2015-12-23 电子科技大学 一种具有高精度低复杂度特性的固定位宽乘法器
CN105183424A (zh) * 2015-08-21 2015-12-23 电子科技大学 一种具有高精度低能耗特性的固定位宽乘法器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10983756B2 (en) * 2014-10-17 2021-04-20 Imagination Technologies Limited Small multiplier after initial approximation for operations with increasing precision

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6978426B2 (en) * 2002-04-10 2005-12-20 Broadcom Corporation Low-error fixed-width modified booth multiplier
CN101620453A (zh) * 2008-07-02 2010-01-06 昂纳信息技术(深圳)有限公司 一种快速高精度对数转换装置和方法
CN101404632A (zh) * 2008-10-31 2009-04-08 中国航空无线电电子研究所 用于航空无线传输接收装置的自适应均衡基带装置及方法
CN204143432U (zh) * 2014-09-23 2015-02-04 上海晟矽微电子股份有限公司 一种乘除法器
CN105183425A (zh) * 2015-08-21 2015-12-23 电子科技大学 一种具有高精度低复杂度特性的固定位宽乘法器
CN105183424A (zh) * 2015-08-21 2015-12-23 电子科技大学 一种具有高精度低能耗特性的固定位宽乘法器
CN105045560A (zh) * 2015-08-25 2015-11-11 浪潮(北京)电子信息产业有限公司 一种定点乘加运算方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Efficient hardware realization of truncated multipliers using FPGA;Muhammad et al.;《World Academy of Science, Engineering and Technology International Journal of Electrical and Computer Engineering》;20091231;第3卷(第9期);第1734-1738页 *

Also Published As

Publication number Publication date
CN107153522A (zh) 2017-09-12

Similar Documents

Publication Publication Date Title
CN107153522B (zh) 一种面向人工神经网络计算的动态精度可配近似乘法器
CN107273090B (zh) 面向神经网络处理器的近似浮点乘法器及浮点数乘法
KR101735677B1 (ko) 부동 소수점의 복합 연산장치 및 그 연산방법
US5511016A (en) Method for store rounding and circuit therefor
CN110688088B (zh) 一种面向神经网络的通用非线性激活函数计算装置和方法
CN115039067A (zh) 包括具有高效预规格化和扩展动态范围的熔合乘法累加的脉动阵列
CN105320491B (zh) 实现高效除法性能的装置和方法
CN112836813B (zh) 一种用于混合精度神经网络计算的可重构脉动阵列系统
CN115407965B (zh) 一种基于泰勒展开的高性能近似除法器及误差补偿方法
CN109325590B (zh) 用于实现计算精度可变的神经网络处理器的装置
CN105183425A (zh) 一种具有高精度低复杂度特性的固定位宽乘法器
CN117170623B (zh) 面向神经网络计算的多位宽重构近似张量乘加方法与系统
CN111970011B (zh) 一种速率适配极化码构造与编码方法、装置及电子设备
US20210044303A1 (en) Neural network acceleration device and method
CN112783469A (zh) 一种用于执行浮点指数运算的方法及装置
US10938412B2 (en) Decompression of model parameters using functions based upon cumulative count distributions
CN110489077B (zh) 一种神经网络加速器的浮点乘法运算电路和方法
CN114063972A (zh) 乘法器装置
CN111130568B (zh) 一种bch译码器及其译码方法、ecc系统
WO2020185238A1 (en) Decompression of model parameters using functions based upon cumulative count distributions
US7043517B2 (en) Multiply accumulator for two N bit multipliers and an M bit addend
US20140136582A1 (en) Method and apparatus for digital automatic gain control
US10049083B2 (en) Measurement matrix generating system based on scrambling and method thereof
US7278087B2 (en) Hardware circuit for the puncturing and repetitive coding of data streams, and a method for operating the said hardware circuit
CN105933704B (zh) 一种基于Huffman解码的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201002