KR20230149236A - Substrate processing apparatus and substrate processing method - Google Patents
Substrate processing apparatus and substrate processing method Download PDFInfo
- Publication number
- KR20230149236A KR20230149236A KR1020230047482A KR20230047482A KR20230149236A KR 20230149236 A KR20230149236 A KR 20230149236A KR 1020230047482 A KR1020230047482 A KR 1020230047482A KR 20230047482 A KR20230047482 A KR 20230047482A KR 20230149236 A KR20230149236 A KR 20230149236A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- processing
- flow rate
- locations
- tank
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 216
- 239000000758 substrate Substances 0.000 title claims abstract description 117
- 238000003672 processing method Methods 0.000 title claims description 5
- 238000005530 etching Methods 0.000 claims abstract description 218
- 239000007788 liquid Substances 0.000 claims abstract description 113
- 238000000034 method Methods 0.000 claims abstract description 45
- 230000008569 process Effects 0.000 claims abstract description 36
- 239000007789 gas Substances 0.000 claims description 59
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 24
- 239000011261 inert gas Substances 0.000 claims description 18
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 16
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 10
- 239000002253 acid Substances 0.000 claims description 9
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 86
- 238000004140 cleaning Methods 0.000 description 23
- 230000007246 mechanism Effects 0.000 description 18
- 239000010408 film Substances 0.000 description 15
- 238000012546 transfer Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000001035 drying Methods 0.000 description 10
- 239000000243 solution Substances 0.000 description 10
- 230000007723 transport mechanism Effects 0.000 description 8
- 238000011144 upstream manufacturing Methods 0.000 description 8
- 230000005587 bubbling Effects 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 7
- 230000032258 transport Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000012487 rinsing solution Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67075—Apparatus for fluid treatment for etching for wet etching
- H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Weting (AREA)
- ing And Chemical Polishing (AREA)
Abstract
복수의 기판을 일괄하여 에칭하는 기술에 있어서, 에칭 처리의 균일성을 향상시킨다. 본 개시의 일태양에 따른 기판 처리 장치는, 처리조와, 유속 조정부와, 제어부를 구비한다. 처리조는, 복수의 기판을 처리액에 침지시켜 에칭 처리를 행한다. 유속 조정부는, 처리조 내의 처리액의 복수 개소의 유속을 조정한다. 제어부는, 각 부를 제어한다. 또한, 제어부는 취득부와, 조정부를 가진다. 취득부는, 처리조 내의 처리액의 복수 개소의 유속과 기판의 복수 개소의 에칭량이 대응지어진 정보를 취득한다. 조정부는, 취득부에서 취득된 정보에 기초하여, 처리조 내의 처리액의 복수 개소의 유속을 조정한다.In a technology for etching multiple substrates at once, the uniformity of the etching process is improved. A substrate processing apparatus according to one aspect of the present disclosure includes a processing tank, a flow rate adjustment unit, and a control unit. The processing tank performs etching treatment by immersing a plurality of substrates in a processing liquid. The flow rate adjustment unit adjusts the flow rate of the treatment liquid at a plurality of locations in the treatment tank. The control unit controls each unit. Additionally, the control unit has an acquisition unit and an adjustment unit. The acquisition unit acquires information correlating the flow rate of the processing liquid in the treatment tank at multiple locations and the etching amount at multiple locations of the substrate. The adjustment unit adjusts the flow rate of the treatment liquid at a plurality of locations in the treatment tank based on the information acquired by the acquisition unit.
Description
개시된 실시 형태는, 기판 처리 장치 및 기판 처리 방법에 관한 것이다.The disclosed embodiments relate to a substrate processing apparatus and a substrate processing method.
종래, 기판 처리 시스템에 있어서, 에칭액에 기판을 침지함으로써, 이러한 기판에 형성된 각종 박막을 에칭 처리하는 기술이 알려져 있다(특허 문헌 1 참조).Conventionally, in a substrate processing system, a technique is known for etching various thin films formed on such a substrate by immersing the substrate in an etching solution (see Patent Document 1).
본 개시는, 복수의 기판을 일괄하여 에칭하는 기술에 있어서, 에칭 처리의 균일성을 향상시킬 수 있는 기술을 제공한다.The present disclosure provides a technology that can improve the uniformity of etching processing in a technology for collectively etching a plurality of substrates.
본 개시의 일태양에 따른 기판 처리 장치는, 처리조와, 유속 조정부와, 제어부를 구비한다. 처리조는, 복수의 기판을 처리액에 침지시켜 에칭 처리를 행한다. 유속 조정부는, 상기 처리조 내의 상기 처리액의 복수 개소의 유속을 조정한다. 제어부는, 각 부를 제어한다. 또한, 상기 제어부는 취득부와, 조정부를 가진다. 취득부는, 상기 처리조 내의 상기 처리액의 복수 개소의 유속과 상기 기판의 복수 개소의 에칭량이 대응지어진 정보를 취득한다. 조정부는, 상기 취득부에서 취득된 상기 정보에 기초하여, 상기 처리조 내의 상기 처리액의 복수 개소의 유속을 조정한다.A substrate processing apparatus according to one aspect of the present disclosure includes a processing tank, a flow rate adjustment unit, and a control unit. The processing tank performs etching treatment by immersing a plurality of substrates in a processing liquid. The flow rate adjustment unit adjusts the flow rate of the treatment liquid at a plurality of locations in the treatment tank. The control unit controls each unit. Additionally, the control unit has an acquisition unit and an adjustment unit. The acquisition unit acquires information correlating the flow rate of the processing liquid at a plurality of locations in the treatment tank and an etching amount at a plurality of locations of the substrate. The adjustment unit adjusts the flow rate of the treatment liquid at a plurality of locations in the treatment tank based on the information acquired by the acquisition unit.
본 개시에 따르면, 복수의 기판을 일괄하여 에칭하는 기술에 있어서, 에칭 처리의 균일성을 향상시킬 수 있다.According to the present disclosure, in a technique for etching a plurality of substrates at once, the uniformity of the etching process can be improved.
도 1은 실시 형태에 따른 기판 처리 시스템의 구성을 나타내는 개략 블록도이다.
도 2는 실시 형태에 따른 에칭 처리 장치의 구성을 나타내는 개략 블록도이다.
도 3은 실시 형태에 따른 버블링 가스 공급부를 상방에서 본 도이다.
도 4는 실시 형태에 따른 제어 장치의 구성을 나타내는 블록도이다.
도 5는 슬롯 1, 슬롯 25 및 슬롯 50에 있어서의 각종 토출 조건에서의 에칭량을 나타내는 도이다.
도 6은 실시 형태의 변형예에 따른 에칭액 순환부의 구성을 나타내는 개략 블록도이다.
도 7은 실시 형태의 변형예에 따른 에칭액 순환부를 나타내는 사시도이다.
도 8은 실시 형태에 따른 기판 처리 시스템이 실행하는 제어 처리의 순서의 일례를 나타내는 순서도이다.1 is a schematic block diagram showing the configuration of a substrate processing system according to an embodiment.
Figure 2 is a schematic block diagram showing the configuration of an etching processing device according to an embodiment.
Figure 3 is a view of the bubbling gas supply unit according to the embodiment viewed from above.
Figure 4 is a block diagram showing the configuration of a control device according to an embodiment.
Figure 5 is a diagram showing the etching amount under various discharge conditions in slot 1, slot 25, and
Figure 6 is a schematic block diagram showing the configuration of an etchant circulation unit according to a modified example of the embodiment.
Figure 7 is a perspective view showing an etchant circulation unit according to a modified example of the embodiment.
FIG. 8 is a flowchart showing an example of the control process performed by the substrate processing system according to the embodiment.
이하, 첨부 도면을 참조하여, 본원이 개시하는 기판 처리 장치 및 기판 처리 방법의 실시 형태를 상세하게 설명한다. 또한, 이하에 나타내는 실시 형태에 의해 본 개시가 한정되는 것은 아니다. 또한, 도면은 모식적인 것이며, 각 요소의 치수의 관계, 각 요소의 비율 등은, 현실과 상이한 경우가 있는 것에 유의할 필요가 있다. 또한, 도면의 상호 간에 있어서도, 서로의 치수의 관계 및 비율이 상이한 부분이 포함되어 있는 경우가 있다. Hereinafter, with reference to the accompanying drawings, embodiments of the substrate processing apparatus and substrate processing method disclosed by the present application will be described in detail. In addition, the present disclosure is not limited to the embodiments shown below. In addition, it is necessary to note that the drawings are schematic, and the relationship between the dimensions of each element, the ratio of each element, etc. may differ from reality. In addition, even among the drawings, there are cases where parts with different dimensional relationships and ratios are included.
종래, 기판 처리 시스템에 있어서, 에칭액에 기판을 침지함으로써, 이러한 기판에 형성된 각종 박막을 에칭 처리하는 기술이 알려져 있다. 이러한 종래 기술은, 복수의 노즐로부터 토출되는 처리액의 유량을 교호로 증감시킴으로써, 에칭 처리의 균일성을 향상시키는 것을 목적으로 하고 있다. Conventionally, in a substrate processing system, a technique is known to etch various thin films formed on such a substrate by immersing the substrate in an etching solution. The purpose of this prior art is to improve the uniformity of the etching process by alternately increasing or decreasing the flow rate of the processing liquid discharged from a plurality of nozzles.
한편, 상기의 종래 기술에서는, 에칭 처리의 균일성을 향상시킨다고 하는 점에서 가일층의 개선의 여지가 있었다. 따라서, 상술한 문제점을 극복하고, 에칭 처리의 균일성을 향상시킬 수 있는 기술의 실현이 기대되고 있다. On the other hand, in the above-described prior art, there was room for further improvement in terms of improving the uniformity of the etching process. Therefore, the realization of a technology that can overcome the above-mentioned problems and improve the uniformity of the etching process is expected.
<기판 처리 시스템의 구성><Configuration of substrate processing system>
먼저, 실시 형태에 따른 기판 처리 시스템(1)의 구성에 대하여, 도 1을 참조하여 설명한다. 도 1은 실시 형태에 따른 기판 처리 시스템(1)의 구성을 나타내는 개략 블록도이다. 기판 처리 시스템(1)은 기판 처리 장치의 일례이다. First, the configuration of the substrate processing system 1 according to the embodiment will be described with reference to FIG. 1 . 1 is a schematic block diagram showing the configuration of a substrate processing system 1 according to an embodiment. The substrate processing system 1 is an example of a substrate processing device.
도 1에 나타내는 바와 같이, 실시 형태에 따른 기판 처리 시스템(1)은 캐리어 반입반출부(2)와, 로트 형성부(3)와, 로트 배치부(4)와, 로트 반송부(5)와, 로트 처리부(6)와, 제어 장치(7)를 구비한다. As shown in FIG. 1, the substrate processing system 1 according to the embodiment includes a carrier loading/
캐리어 반입반출부(2)는 캐리어 스테이지(20)와, 캐리어 반송 기구(21)와, 캐리어 스톡(22, 23)과, 캐리어 배치대(24)를 구비한다. The carrier loading/
캐리어 스테이지(20)는 외부로부터 반송된 복수의 풉(H)을 배치한다. 풉(H)은 복수(예를 들면, 25 매)의 웨이퍼(W)를 수평 자세로 상하로 배열하여 수용하는 용기이다. 캐리어 반송 기구(21)는 캐리어 스테이지(20), 캐리어 스톡(22, 23) 및 캐리어 배치대(24)의 사이에서 풉(H)의 반송을 행한다. The
캐리어 배치대(24)에 배치된 풉(H)으로부터는, 처리되기 전의 복수의 웨이퍼(W)가 후술하는 기판 반송 기구(30)에 의해 로트 처리부(6)로 반출된다. 또한, 캐리어 배치대(24)에 배치된 풉(H)에는, 처리된 복수의 웨이퍼(W)가 기판 반송 기구(30)에 의해 로트 처리부(6)로부터 반입된다. A plurality of wafers W before processing are transferred from the foof H placed on the carrier placement table 24 to the
로트 형성부(3)는, 기판 반송 기구(30)를 가지고, 로트를 형성한다. 로트는, 1 또는 복수의 풉(H)에 수용된 웨이퍼(W)를 조합하여 동시에 처리되는 복수(예를 들면, 50 매)의 웨이퍼(W)로 구성된다. 1 개의 로트를 형성하는 복수의 웨이퍼(W)는, 서로의 판면을 대향시킨 상태로 일정한 간격을 두고 배열된다. The
기판 반송 기구(30)는, 캐리어 배치대(24)에 배치된 풉(H)과 로트 배치부(4)와의 사이에서 복수의 웨이퍼(W)를 반송한다. The
로트 배치부(4)는 로트 반송대(40)를 가지고, 로트 반송부(5)에 의해 로트 형성부(3)와 로트 처리부(6)와의 사이에서 반송되는 로트를 일시적으로 배치(대기)한다. 로트 반송대(40)는, 로트 형성부(3)에서 형성된 처리되기 전의 로트를 배치하는 반입측 배치대(41)와, 로트 처리부(6)에서 처리된 로트를 배치하는 반출측 배치대(42)를 가진다. 반입측 배치대(41) 및 반출측 배치대(42)에는, 1 로트분의 복수의 웨이퍼(W)가 기립 자세로 전후로 배열되어 배치된다. The
로트 반송부(5)는 로트 반송 기구(50)를 가지고, 로트 배치부(4)와 로트 처리부(6)와의 사이 또는 로트 처리부(6)의 내부에서 로트의 반송을 행한다. 로트 반송 기구(50)는 레일(51)과, 이동체(52)와, 기판 유지체(53)를 가진다. The lot transfer unit 5 has a
레일(51)은 로트 배치부(4) 및 로트 처리부(6)에 걸쳐, X축 방향을 따라 배치된다. 이동체(52)는, 복수의 웨이퍼(W)를 유지하면서 레일(51)을 따라 이동 가능하게 구성된다. 기판 유지체(53)는, 이동체(52)에 배치되어, 기립 자세로 전후로 배열된 복수의 웨이퍼(W)를 유지한다. The
로트 처리부(6)는, 1 로트분의 복수의 웨이퍼(W)에 대하여, 에칭 처리 및 세정 처리, 건조 처리 등을 일괄로 행한다. 로트 처리부(6)에는, 2 대의 에칭 처리 장치(60)와, 세정 처리 장치(70)와, 세정 처리 장치(80)와, 건조 처리 장치(90)가, 레일(51)을 따라 배열되어 배치된다. The
에칭 처리 장치(60)는, 1 로트분의 복수의 웨이퍼(W)에 대하여 에칭 처리를 일괄로 행한다. 세정 처리 장치(70)는, 1 로트분의 복수의 웨이퍼(W)에 대하여 세정 처리를 일괄로 행한다. 세정 처리 장치(80)는, 기판 유지체(53)의 세정 처리를 행한다. 건조 처리 장치(90)는, 1 로트분의 복수의 웨이퍼(W)에 대하여 건조 처리를 일괄로 행한다. 또한, 에칭 처리 장치(60), 세정 처리 장치(70), 세정 처리 장치(80) 및 건조 처리 장치(90)의 대수는, 도 1의 예에 한정되지 않는다. The
에칭 처리 장치(60)는 에칭 처리용의 처리조(61)와, 린스 처리용의 처리조(62)와, 기판 승강 기구(63, 64)를 구비한다. The
처리조(61)는, 기립 자세로 배열된 1 로트분의 웨이퍼(W)를 수용 가능하며, 에칭 처리용의 약액(이하, '에칭액'이라고도 호칭함)이 저류된다. 처리조(61)의 상세에 대해서는 후술한다. The
처리조(62)에는, 린스 처리용의 처리액(탈이온수 등)이 저류된다. 기판 승강 기구(63, 64)에는, 로트를 형성하는 복수의 웨이퍼(W)가 기립 자세로 전후로 배열되어 유지된다. In the
에칭 처리 장치(60)는, 로트 반송부(5)로 반송된 로트를 기판 승강 기구(63)로 유지하고, 처리조(61)의 에칭액에 침지시켜 에칭 처리를 행한다. 에칭 처리는, 예를 들면 1 시간 ~ 3 시간 정도 행해진다. The
처리조(61)에 있어서 에칭 처리된 로트는, 로트 반송부(5)에 의해 처리조(62)로 반송된다. 그리고 에칭 처리 장치(60)는, 반송된 로트를 기판 승강 기구(64)로 유지하고, 처리조(62)의 린스액에 침지시킴으로써 린스 처리를 행한다. 처리조(62)에 있어서 린스 처리된 로트는, 로트 반송부(5)로 세정 처리 장치(70)의 처리조(71)로 반송된다. The lot that has been etched in the
세정 처리 장치(70)는 세정용의 처리조(71)와, 린스 처리용의 처리조(72)와, 기판 승강 기구(73, 74)를 구비한다. 세정용의 처리조(71)에는 세정용의 약액(이하, '세정 약액'이라고도 호칭함)이 저류된다. 세정 약액은, 예를 들면, SC1(암모니아, 과산화수소 및 물의 혼합액) 등이다. The
린스 처리용의 처리조(72)에는, 린스 처리용의 처리액(탈이온수 등)이 저류된다. 기판 승강 기구(73, 74)에는 1 로트분의 복수의 웨이퍼(W)가 기립 자세로 전후로 배열되어 유지된다. A treatment liquid (deionized water, etc.) for rinsing treatment is stored in the
세정 처리 장치(70)는 로트 반송부(5)로 반송된 로트를 기판 승강 기구(73)로 유지하고, 처리조(71)의 세정액에 침지시킴으로써 세정 처리를 행한다. The
처리조(71)에 있어서 세정 처리된 로트는, 로트 반송부(5)에 의해 처리조(72)로 반송된다. 그리고, 세정 처리 장치(70)는 반송된 로트를 기판 승강 기구(74)로 유지하고, 처리조(72)의 린스액에 침지시킴으로써 린스 처리를 행한다. 처리조(72)에 있어서 린스 처리된 로트는, 로트 반송부(5)로 건조 처리 장치(90)의 처리조(91)로 반송된다. The lot that has been washed in the
건조 처리 장치(90)는 처리조(91)와, 기판 승강 기구(92)를 가진다. 처리조(91)에는 건조 처리용의 처리 가스가 공급된다. 기판 승강 기구(92)에는 1 로트분의 복수의 웨이퍼(W)가 기립 자세로 전후로 배열되어 유지된다. The drying
건조 처리 장치(90)는 로트 반송부(5)로 반송된 로트를 기판 승강 기구(92)로 유지하고, 처리조(91) 내로 공급되는 건조 처리용의 처리 가스를 이용하여 건조 처리를 행한다. 처리조(91)에서 건조 처리된 로트는, 로트 반송부(5)로 로트 배치부(4)로 반송된다. The drying
세정 처리 장치(80)는, 로트 반송 기구(50)의 기판 유지체(53)에 세정용의 처리액을 공급하고, 또한 건조 가스를 공급함으로써, 기판 유지체(53)의 세정 처리를 행한다. The
제어 장치(7)는 기판 처리 시스템(1)의 각 부(캐리어 반입반출부(2), 로트 형성부(3), 로트 배치부(4), 로트 반송부(5), 로트 처리부(6) 등)의 동작을 제어한다. 제어 장치(7)는 스위치 또는 각종 센서 등으로부터의 신호에 기초하여, 기판 처리 시스템(1)의 각 부의 동작을 제어한다. The control device 7 controls each part of the substrate processing system 1 (carrier loading/
제어 장치(7)는 CPU(Central Processing Unit), ROM(Read Only Memory), RAM(Random Access Memory), 입출력 포트 등을 가지는 마이크로 컴퓨터 및 각종 회로를 포함한다. 제어 장치(7)는, 예를 들면, 기억부(8)(도 4 참조)에 기억된 프로그램을 읽어내 실행함으로써 기판 처리 시스템(1)의 동작을 제어한다. 이러한 제어 장치(7)의 상세에 대해서는 후술한다. The control device 7 includes a microcomputer having a CPU (Central Processing Unit), ROM (Read Only Memory), RAM (Random Access Memory), input/output ports, and various circuits. The control device 7 controls the operation of the substrate processing system 1 by, for example, reading and executing a program stored in the storage unit 8 (see FIG. 4). Details of this control device 7 will be described later.
<에칭 처리 장치의 구성><Configuration of etching processing device>
다음으로, 웨이퍼(W)의 에칭 처리를 실시하는 에칭 처리 장치(60)의 구성에 대하여, 도 2 및 도 3을 참조하여 설명한다. 도 2는 실시 형태에 따른 에칭 처리 장치(60)의 구성을 나타내는 개략 블록도이다. Next, the configuration of the
에칭 처리 장치(60)는 에칭액 공급부(100)와, 기판 처리부(110)를 구비한다. 에칭액 공급부(100)는 에칭액(L)을 기판 처리부(110)에 공급한다. 에칭액(L)은 처리액의 일례이다. The
에칭액 공급부(100)는 에칭액 공급원(101)과, 에칭액 공급로(102)와, 유량 조정기(103)를 구비한다. The
에칭액 공급원(101)은, 예를 들면 에칭액(L)을 저류하는 탱크이다. 실시 형태에 따른 에칭액(L)은, 예를 들면, 인산, SC1, TMAH(수산화 테트라 메틸 암모늄), 초산 및 질산을 포함하는 혼산, 및 인산 및 초산을 포함하는 혼산 중 적어도 1 종을 포함한다.The etching
에칭액 공급로(102)는 에칭액 공급원(101)과 처리조(61)의 외조(112)를 접속하여, 에칭액 공급원(101)으로부터 외조(112)로 에칭액(L)을 공급한다. The etching
유량 조정기(103)는, 에칭액 공급로(102)에 배치되어, 외조(112)로 공급되는 에칭액(L)의 유량을 조정한다. 유량 조정기(103)는 개폐 밸브, 유량 제어 밸브 및 유량계 등을 가진다. The
기판 처리부(110)는, 에칭액 공급부(100)로부터 공급된 에칭액(L)에 웨이퍼(W)를 침지하여, 이러한 웨이퍼(W)에 에칭 처리를 실시한다. 웨이퍼(W)는 기판의 일례이다. 실시 형태에서는, 예를 들면, 웨이퍼(W) 상에 형성된 실리콘 질화막 및 실리콘 산화막 중, 실리콘 질화막을 선택적으로 에칭할 수 있다. The
기판 처리부(110)는 처리조(61)와, 기판 승강 기구(63)와, 에칭액 순환부(120)와, 버블링 가스 공급부(140)를 구비한다. 처리조(61)는 내조(111)와 외조(112)를 가진다. The
내조(111)는, 에칭액(L) 중에 웨이퍼(W)를 침지시키기 위한 수조이며, 침지용의 에칭액(L)을 수용한다. 내조(111)는, 상부에 개구부(111a)를 가지고, 에칭액(E)이 개구부(111a) 부근까지 저류된다. The
내조(111)에서는, 기판 승강 기구(63)를 이용하여 복수의 웨이퍼(W)가 에칭액(L)에 침지되어, 웨이퍼(W)에 에칭 처리가 행해진다. 이러한 기판 승강 기구(63)는, 승강 가능하게 구성되고, 복수의 웨이퍼(W)를 수직 자세로 전후로 배열하여 유지한다. In the
외조(112)는, 내조(111)를 둘러싸도록 내조(111)의 외측에 배치되고, 내조(111)의 개구부(111a)로부터 유출되는 에칭액(L)을 받는다. 도 2에 나타내는 바와 같이, 외조(112)의 액위는, 내조(111)의 액위보다 낮게 유지된다. The
에칭액 순환부(120)는, 내조(111)와 외조(112)와의 사이에서 에칭액(L)을 순환시킨다. 에칭액 순환부(120)는 순환로(121)와, 펌프(122)와, 히터(123)와, 필터(124)와, 복수(도면에서는 3 개)의 처리액 노즐(125)을 가진다. The
순환로(121)는 외조(112)와 내조(111)와의 사이를 접속한다. 순환로(121)의 일단은 외조(112)의 저부에 접속되고, 순환로(121)의 타단은 내조(111) 내에 위치하는 처리액 노즐(125)에 접속된다. 순환로(121)에는, 외조(112)측으로부터 차례로, 펌프(122)와, 히터(123)와, 필터(124)가 위치한다. The
펌프(122)는, 외조(112)로부터 순환로(121)를 거쳐 내조(111)로 보내지는 에칭액(L)의 순환류를 형성한다. 또한, 에칭액(L)은, 내조(111)의 개구부(111a)로부터 오버플로우됨으로써, 다시 외조(112)로 유출된다. 이와 같이 하여, 기판 처리부(110) 내에 에칭액(L)의 순환류가 형성된다. 즉, 이 순환류는 외조(112), 순환로(121) 및 내조(111)에 있어서 형성된다. The
히터(123)는, 순환로(121)를 순환하는 에칭액(L)의 온도를 조정한다. 필터(124)는, 순환로(121)를 순환하는 에칭액(L)을 여과한다. 처리액 노즐(125)은, 순환로(121)를 순환하는 에칭액(L)을 내조(111)의 내부에서 상향으로 토출하여, 내조(111)의 내부에 상승류를 형성한다. The
버블링 가스 공급부(140)는, 내조(111)에 저류되는 에칭액(L) 중에 불활성 가스(예를 들면 질소 가스)의 기포를 토출한다. 버블링 가스 공급부(140)는, 가스 공급원(141)과, 가스 공급로(142)와, 유량 조정기(143)와, 복수(도면에서는 6 개)의 가스 노즐(144)을 가진다. 복수의 가스 노즐(144)은 유속 조정부의 일례이다. The bubbling
가스 공급로(142)는, 가스 공급원(141)과 복수의 가스 노즐(144)을 접속하여, 가스 공급원(141)으로부터 복수의 가스 노즐(144)로 불활성 가스(예를 들면 질소 가스)를 공급한다. The
유량 조정기(143)는, 가스 공급로(142)에 배치되어, 복수의 가스 노즐(144)로 공급되는 불활성 가스의 공급량을 조정한다. 유량 조정기(143)는 개폐 밸브, 유량 제어 밸브 및 유량계 등을 가진다. The
복수의 가스 노즐(144)은, 예를 들면, 내조(111) 내에 있어서 웨이퍼(W) 및 처리액 노즐(125)의 하방에 위치한다. 복수의 가스 노즐(144)은, 내조(111)에 저류되는 에칭액(L)에 불활성 가스의 기포를 상향으로 토출하여, 내조(111)의 내부에 상승류를 형성한다. The plurality of
실시 형태에 따른 에칭 처리 장치(60)는, 복수의 가스 노즐(144)로부터 불활성 가스의 기포를 토출함으로써, 내조(111) 내에 나란히 위치하는 복수의 웨이퍼(W)의 사이의 간극에 빠른 흐름의 에칭액(L)을 공급할 수 있다. 따라서, 실시 형태에 따르면, 복수의 웨이퍼(W)를 효율적으로 또한 균등하게 에칭 처리할 수 있다. The
도 3은 실시 형태에 따른 버블링 가스 공급부(140)를 상방에서 본 도이다. 도 3에 나타내는 바와 같이, 버블링 가스 공급부(140)가 구비하는 복수의 가스 노즐(144)은, 예를 들면 원통 형상의 부재이며, 복수의 웨이퍼(W)의 배열 방향(Y축 방향)을 따라 연장된다. Figure 3 is a view of the bubbling
가스 노즐(144)의 상부에는, 가스 노즐(144)의 연장 방향을 따라 복수의 토출구(145)가 마련된다. 또한, 복수의 토출구(145)는, 반드시 가스 노즐(144)의 상부에 마련되는 것을 요하지 않는다. 예를 들면, 복수의 토출구(145)는, 가스 노즐(144)의 하부에 마련되어, 비스듬히 하방을 향해 기체를 토출하는 구성이어도 된다. At the top of the
복수의 가스 노즐(144)은, 가스 공급로(142)를 개재하여 가스 공급원(141)에 접속된다. 가스 공급로(142)는 상류측(즉, 가스 공급원(141)측)의 상류로(142a)와, 하류측(즉, 복수의 가스 노즐(144)측)의 분기로(142b)를 가진다. 상류로(142a)에는, 유량 조정기(143)가 마련된다. The plurality of
분기로(142b)는, 복수의 가스 노즐(144_1 ~ 144_6)에 각각 접속되도록 분기한다. 또한, 복수의 가스 노즐(144_1 ~ 144_6)에 각각 접속되는 분기로(142b)에는, 복수의 유량 조정기(147_1 ~ 147_6)가 각각 마련된다. The
이러한 복수의 유량 조정기(147_1 ~ 147_6)는, 복수의 가스 노즐(144_1 ~ 144_6)에 각각 공급되는 불활성 가스의 공급량을 조정한다. 복수의 유량 조정기(147_1 ~ 147_6)는 개폐 밸브, 유량 제어 밸브 및 유량계 등을 각각 가진다. These plurality of flow rate regulators 147_1 to 147_6 adjust the supply amount of inert gas supplied to each of the plurality of gas nozzles 144_1 to 144_6. A plurality of flow rate regulators (147_1 to 147_6) each have an on/off valve, a flow control valve, and a flow meter.
그리고, 제어부(9)(도 4 참조)는, 복수의 유량 조정기(147_1 ~ 147_6)를 각각 제어함으로써, 복수의 가스 노즐(144_1 ~ 144_6)로부터 토출되는 불활성 가스의 양을 개별로 제어할 수 있다. 즉, 제어부(9)는, 복수의 유량 조정기(147_1 ~ 147_6)를 각각 제어함으로써, 내조(111) 내의 에칭액(L)에 있어서의 복수 개소의 유속을 조정할 수 있다. In addition, the control unit 9 (see FIG. 4) can individually control the amount of inert gas discharged from the plurality of gas nozzles 144_1 to 144_6 by controlling each of the plurality of flow rate regulators 147_1 to 147_6. . That is, the control unit 9 can adjust the flow rate of the etchant L in the
<실시 형태><Embodiment>
다음으로, 실시 형태에 따른 에칭 처리의 상세에 대하여, 도 4 및 도 5를 참조하여 설명한다. 도 4는 실시 형태에 따른 제어 장치(7)의 구성을 나타내는 블록도이다. 도 4에 나타내는 바와 같이, 제어 장치(7)는 기억부(8)와, 제어부(9)를 구비한다. 또한, 제어 장치(7)에는 에칭액 순환부(120)와, 버블링 가스 공급부(140)가 접속된다. Next, details of the etching process according to the embodiment will be described with reference to FIGS. 4 and 5. Fig. 4 is a block diagram showing the configuration of the control device 7 according to the embodiment. As shown in FIG. 4, the control device 7 includes a storage unit 8 and a control unit 9. Additionally, the control device 7 is connected to the
또한, 제어 장치(7)는, 도 4에 나타내는 기능부 이외에도, 기지의 컴퓨터가 가지는 각종 기능부, 예를 들면 각종 입력 디바이스 또는 음성 출력 디바이스 등의 기능부를 가지는 것으로 해도 상관없다. Additionally, the control device 7 may have, in addition to the functional units shown in FIG. 4, various functional units that known computers have, for example, functional units such as various input devices or audio output devices.
기억부(8)는, 예를 들면, RAM, 플래시 메모리 등의 반도체 메모리 소자, 하드 디스크 또는 광 디스크 등의 기억 장치에 의해 실현된다. 기억부(8)는 에칭 정보 기억부(8a)를 가진다. 또한, 기억부(8)는, 제어부(9)에서의 처리에 이용하는 정보를 기억한다. The storage unit 8 is realized by, for example, a semiconductor memory element such as RAM or flash memory, or a storage device such as a hard disk or optical disk. The storage unit 8 has an etching
에칭 정보 기억부(8a)에는, 내조(111)의 내부에 있어서의 에칭액의 복수 개소의 유속과, 웨이퍼(W)의 복수 개소의 에칭량이 대응지어진 정보(이하, 에칭 정보라고도 호칭함)가 기억된다. The etching
실시 형태에서는, 예를 들면, 에칭 정보 기억부(8a)에, 가스 노즐(144_1 ~ 144_6)로부터 각각 토출되는 불활성 가스의 유량과, 웨이퍼(W)의 복수 개소(예를 들면, 49 개소)의 에칭량이 대응지어진 정보가 에칭 정보로서 기억된다. In the embodiment, for example, the flow rate of the inert gas discharged from each of the gas nozzles 144_1 to 144_6 and the flow rate of the inert gas discharged from the gas nozzles 144_1 to 144_6 at a plurality of locations (for example, 49 locations) on the wafer W are, for example, stored in the etching
또한, 실시 형태에서는, 기판 승강 기구(63)에 유지되는 50 매의 웨이퍼(W)의 위치(이하, 슬롯 1 ~ 50이라고도 호칭함)에 대응한, 각각 개별의 에칭 정보가 에칭 정보 기억부(8a)에 기억된다. Additionally, in the embodiment, individual etching information corresponding to the positions of the 50 wafers W held in the substrate lifting mechanism 63 (hereinafter also referred to as slots 1 to 50) is stored in the etching information storage unit ( It is remembered in 8a).
도 5는 슬롯 1, 슬롯 25 및 슬롯 50에 있어서의 각종 토출 조건에서의 에칭량을 나타내는 도이다. 도 5에 나타내는 바와 같이, 동일한 토출 조건으로 불활성 가스가 토출되는 경우에도, 슬롯 1, 슬롯 25 및 슬롯 50에서는, 웨이퍼(W)의 면내의 에칭량 분포가 상이해진다. 이는, 내조(111)의 내부에 있어서, 각 슬롯의 주위에 있어서의 에칭액(L)의 농도 및 온도, 유속 등이 반드시 일정하지 않은 것 등이 원인이다. Fig. 5 is a diagram showing the etching amount under various discharge conditions in slot 1, slot 25, and
또한, 도 5에 나타내는 토출 조건 A에서는, 일방측의 가스 노즐(144)(도면에서는 우측)에 있어서의 불활성 가스의 유량(즉, 에칭액(L)의 유속)을 타방측에 비해 크게 하고 있다. 한편, 토출 조건 B에서는, 타방측의 가스 노즐(144)(도면에서는 좌측)에 있어서의 불활성 가스의 유량(즉, 에칭액(L)의 유속)을 일방측에 비해 크게 하고 있다. In addition, in discharge condition A shown in FIG. 5, the flow rate of the inert gas (that is, the flow rate of the etchant L) in the
그리고, 실시 형태에서는, 각 슬롯마다, 다양한 토출 조건에 있어서의 웨이퍼(W)의 복수 개소(도 5에 나타내는 검은색 점의 개소에 대응)의 에칭량이, 각각 개별의 에칭 정보로서 에칭 정보 기억부(8a)에 기억되어 있다. In the embodiment, for each slot, the etching amount at a plurality of locations (corresponding to the black dots shown in FIG. 5) of the wafer W under various ejection conditions is stored in the etching information storage unit as individual etching information. It is remembered in (8a).
또한, 하나의 에칭 정보에는, 가스 노즐(144_1 ~ 144_6)로부터 각각 토출되는 불활성 가스의 유량과, 웨이퍼(W)의 복수 개소의 에칭량에 더하여, 이러한 에칭량이 된 에칭 시간(이하, 파츠 시간이라고도 호칭함) 등도 기억된다. In addition, one piece of etching information includes the flow rate of the inert gas discharged from each of the gas nozzles 144_1 to 144_6 and the etching amount at a plurality of locations on the wafer W, as well as the etching time (hereinafter also referred to as parts time) at which this etching amount was obtained. nicknames) are also remembered.
도 4의 설명으로 돌아온다. 제어부(9)는, 예를 들면 CPU, MPU(Micro Processing Unit), GPU(Graphics Processing Unit) 등에 의해, 기억부(8)에 기억되어 있는 프로그램이 RAM을 작업 영역으로 하여 실행되는 것에 의해 실현된다.Returning to the explanation of Figure 4. The control unit 9 is realized by, for example, a CPU, MPU (Micro Processing Unit), GPU (Graphics Processing Unit), etc., executing a program stored in the storage unit 8 using the RAM as the work area. .
또한, 제어부(9)는, 예를 들면, ASIC(Application Specific Integrated Circuit) 또는 FPGA(Field Programmable Gate Array) 등의 집적 회로에 의해 실현되도록 해도 된다.Additionally, the control unit 9 may be realized by an integrated circuit such as an Application Specific Integrated Circuit (ASIC) or a Field Programmable Gate Array (FPGA).
제어부(9)는 취득부(9a)와, 조정부(9b)를 가지고, 이하에 설명하는 제어 처리의 기능 및 작용을 실현 또는 실행한다. 또한, 제어부(9)의 내부 구성은, 도 4에 나타낸 구성에 한정되지 않고, 후술하는 제어 처리를 행하는 구성이면 다른 구성이어도 된다.The control unit 9 has an
취득부(9a)는, 기억부(8)의 에칭 정보 기억부(8a)에 기억되는 복수의 에칭 정보를 취득한다. 취득부(9a)는, 예를 들면, 각 슬롯마다, 또한 각 토출 조건마다 각각 기억되는 복수의 에칭 정보를 모두 취득한다.The
조정부(9b)는, 취득부(9a)로 취득된 복수의 에칭 정보에 기초하여, 내조(111) 내부의 에칭액(L)에 있어서의 복수 개소의 유속을 조정한다. 예를 들면, 조정부(9b)는, 취득부(9a)로 취득된 복수의 에칭 정보에 기초하여, 가스 노즐(144_1 ~ 144_6)로부터 각각 토출되는 불활성 가스의 유량을 조정한다. 이러한 조정부(9b)에 있어서의 처리의 상세에 대하여 이하에 설명한다. The
본원 발명자들이 예의 연구를 거듭한 결과, 복수의 웨이퍼(W)를 한꺼번에 침지 처리하는 배치 처리에 있어서, 복수의 토출 조건을 중첩한 경우에, 실측값과 계산값에서 매우 높은 상관성이 얻어지는 것이 명백해졌다. As a result of extensive research by the inventors of the present application, it became clear that, in batch processing in which a plurality of wafers W are immersed at the same time, when a plurality of discharge conditions are overlapped, a very high correlation is obtained between the actual measured value and the calculated value. .
예를 들면, 도 5에 나타내는 바와 같이, 토출 조건 A와 토출 조건 B를 절반의 기간씩 실시한 경우의 에칭량의 실측값과, 토출 조건 A와 토출 조건 B와의 실측값을 50(%)씩 중첩한 경우의 에칭량의 계산값에서는, 매우 높은 상관성이 얻어지는 것을 알 수 있다. For example, as shown in Figure 5, the actual measured value of the etching amount when discharge condition A and discharge condition B were performed for half a period of time, and the actual measured value of discharge condition A and discharge condition B overlapped by 50 (%). It can be seen that a very high correlation is obtained from the calculated value of the etching amount in one case.
또한, 도 5에 나타내는 바와 같이, 실측값과 계산값과의 사이의 높은 상관성은 슬롯 1, 슬롯 25 및 슬롯 50 중 어느 것에 있어서도 얻어지는 점에서, 실시 형태에서는, 각 슬롯에 있어서 실측값과 계산값과의 사이의 높은 상관성이 얻어진다고 간주할 수 있다. In addition, as shown in FIG. 5, a high correlation between the actual measured value and the calculated value is obtained in any of slot 1, slot 25, and
즉, 실시 형태에서는, 복수의 토출 조건이 각각 기억된 복수의 에칭 정보를 취사 선택하여 중첩함으로써, 모든 슬롯에 있어서 원하는 에칭량에 근접시킬 수 있다. That is, in the embodiment, the desired etching amount can be approximated in all slots by selecting and overlapping a plurality of etching information in which a plurality of discharge conditions are respectively stored.
예를 들면, 실시 형태에서는, 조정부(9b)가, 이른바 냅색 문제라 불리는 문제의 해법을 이용함으로써, 복수의 에칭 정보를 최적의 조건으로 취사 선택하여 중첩할 수 있다. 구체적으로, 조정부(9b)가, 이하의 식 (1)이 되도록, 각 에칭 조건의 가중치(w)를 구한다. For example, in the embodiment, the
[수 1][Number 1]
ERtarget : 원하는 에칭량ER target : desired etching amount
w : 하나의 에칭 정보의 가중치w: weight of one etch information
ER : 하나의 에칭 정보의 에칭량 ER: Etching amount of one etching information
또한, 이 식 (1)을 구하는 경우의 제약 조건은, 이하의 식 (2), (3)이다. In addition, the constraint conditions when calculating this equation (1) are the following equations (2) and (3).
[수 2][Number 2]
[수 3][Number 3]
tMAX : 전체의 에칭 시간t MAX : Total etching time
tparts : 하나의 에칭 정보의 파츠 시간 t parts : Part time of one etching information
이와 같이, 실시 형태에서는, 에칭 시간이 tMAX라 설정된 에칭 조건에, 어느 에칭 정보를 어느 정도의 가중치(w)로 중첩하면, 중첩한 에칭량(w·ER에 상당)과 원하는 에칭량(ERtarget)과의 차가 최소가 될지를 구한다. In this way, in the embodiment, when certain etching information is superimposed with a certain weight (w) on etching conditions where the etching time is set to t MAX , the superimposed etching amount (corresponding to w·ER) and the desired etching amount (ER Find whether the difference from target ) will be minimal.
예를 들면, 실시 형태에서는, 상술한 식 (1) ~ (3)으로 나타내지는 냅색 문제를, 유전적 알고리즘 또는 MIP(Mixed Integer Programming) 솔버라 불리는 해법으로 풀 수 있다. For example, in the embodiment, the Knapsack problem represented by the above-mentioned equations (1) to (3) can be solved using a solution called a genetic algorithm or MIP (Mixed Integer Programming) solver.
이에 의해, 조정부(9b)는, 취사 선택하여 중첩한 복수의 에칭 정보를, 원하는 에칭량에 근접시킬 수 있다. 그리고, 조정부(9b)는, 각 에칭 정보마다 구해진 가중치(w)에 대응하는 처리 시간마다, 각 에칭 정보에 기억된 토출 조건으로 에칭 처리를 행한다. As a result, the
이에 의해, 복수의 웨이퍼(W)의 에칭량을 원하는 에칭량에 근접시킬 수 있다. 따라서, 실시 형태에 따르면, 에칭 처리의 균일성을 향상시킬 수 있다. As a result, the etching amount of the plurality of wafers W can be brought close to the desired etching amount. Therefore, according to the embodiment, the uniformity of the etching process can be improved.
본 개시에 있어서의 원하는 에칭량은, 예를 들면, 웨이퍼(W)의 전면에 있어서 균등하게 되도록 설정되어도 되고, 웨이퍼(W)의 특정한 부위(예를 들면, 웨이퍼(W)의 중심부 또는 중간부, 주연부 등)에서 크고 또는 작아지도록 설정되어도 된다. The desired etching amount in the present disclosure may be set to be uniform over the entire surface of the wafer W, for example, or may be set to be uniform in a specific portion of the wafer W (e.g., the center or middle portion of the wafer W). , periphery, etc.) may be set to be larger or smaller.
실시 형태에서는, 예를 들면, 원하는 에칭량이 웨이퍼(W)의 전면에 있어서 균등하게 되도록 설정되는 경우, 웨이퍼(W)의 복수 개소의 에칭량의 최대값과 최소값과의 차가 소여의 임계치 이하가 되도록, 복수의 가스 노즐(144)의 토출량을 조정하면 된다. In the embodiment, for example, when the desired etching amount is set to be uniform across the entire surface of the wafer W, the difference between the maximum and minimum etching amounts at a plurality of locations on the wafer W is set to be less than or equal to the Sawyer threshold. , the discharge amount of the plurality of
이에 의해, 웨이퍼(W)의 전면에 있어서 에칭량이 균등하게 되도록 웨이퍼(W)를 처리할 수 있다. As a result, the wafer W can be processed so that the etching amount is uniform across the entire surface of the wafer W.
또한, 실시 형태에서는, 원하는 에칭량이 웨이퍼(W)의 특정한 부위에서 크고 또는 작아지도록 설정되는 경우, 이러한 원하는 에칭량의 프로파일과의 차가 최소가 되도록, 복수의 가스 노즐(144)의 토출량을 조정하면 된다. Additionally, in the embodiment, when the desired etching amount is set to be large or small at a specific portion of the wafer W, the discharge amounts of the plurality of
이에 의해, 웨이퍼(W)의 원하는 부위가 원하는 에칭량에 근접하도록 웨이퍼(W)를 처리할 수 있다. As a result, the wafer W can be processed so that the desired portion of the wafer W approaches the desired etching amount.
또한, 실시 형태에서는, 모든 슬롯에 있어서 에칭량이 균등하게 최적화되도록 가중치(w)가 최적화되어도 되고, 어느 특정한 슬롯에 있어서 에칭량이 가장 최적화되도록 가중치(w)가 최적화되어도 된다. Additionally, in the embodiment, the weight w may be optimized so that the etching amount is equally optimized in all slots, or the weight w may be optimized so that the etching amount is most optimized in a specific slot.
모든 슬롯에 있어서 에칭량이 균등하게 최적화되도록 가중치(w)를 최적화함으로써, 동시에 처리되는 모든 웨이퍼(W)에서, 에칭 처리의 균일성을 향상시킬 수 있다. By optimizing the weight w so that the etching amount is equally optimized in all slots, the uniformity of the etching process can be improved on all wafers W processed simultaneously.
또한, 어느 특정한 슬롯에 있어서 에칭량이 가장 최적화되도록 가중치(w)를 최적화함으로써, 특정한 웨이퍼(W)에 있어서 에칭 처리의 균일성을 더 향상시킬 수 있다. Additionally, by optimizing the weight w so that the etching amount is most optimized in a specific slot, the uniformity of the etching process for a specific wafer W can be further improved.
또한, 실시 형태에서는, 복수의 가스 노즐(144)로부터 토출되는 불활성 가스의 유량을 각각 독립으로 제어함으로써, 다양한 토출 조건에 있어서의 에칭 처리를 행할 수 있다. 이에 의해, 에칭 정보 기억부(8a)에 기억되는 에칭 정보의 수를 많게 할 수 있다. Additionally, in the embodiment, the flow rate of the inert gas discharged from the plurality of
따라서, 실시 형태에 따르면, 취사 선택하여 중첩한 복수의 에칭 정보를, 원하는 에칭량에 더 근접시킬 수 있기 때문에, 에칭 처리의 균일성을 더 향상시킬 수 있다. Therefore, according to the embodiment, the plurality of etching information that is selected and overlaid can be brought closer to the desired etching amount, and thus the uniformity of the etching process can be further improved.
또한 도 3의 예에서는, 내조(111)의 내부에 가스 노즐(144)을 6 개 배치하는 예에 대하여 나타냈지만, 본 개시는 이러한 예에 한정되지 않고, 가스 노즐(144)은 2 개 이상 배치되어 있으면 된다. In addition, in the example of FIG. 3, an example in which six
또한, 실시 형태에서는, 웨이퍼(W)의 표면에, 질화막, 실리콘막 및 몰리브덴막 중 적어도 1 종이 형성되면 된다. 이에 의해, 복수의 웨이퍼(W)에 형성되는 막을 양호하게 에칭 처리할 수 있다. Additionally, in the embodiment, at least one of a nitride film, a silicon film, and a molybdenum film may be formed on the surface of the wafer W. As a result, the films formed on the plurality of wafers W can be etched satisfactorily.
또한, 실시 형태에서는, 에칭액(L)이, 인산, SC1, TMAH, 초산 및 질산을 포함하는 혼산, 및 인산 및 초산을 포함하는 혼산 중 적어도 1 종을 포함하면 된다. 이에 의해, 복수의 웨이퍼(W)에 형성되는 막을 양호하게 에칭 처리할 수 있다. In addition, in the embodiment, the etching liquid L may contain at least one of a mixed acid containing phosphoric acid, SC1, TMAH, acetic acid, and nitric acid, and a mixed acid containing phosphoric acid and acetic acid. As a result, the films formed on the plurality of wafers W can be etched satisfactorily.
또한, 실시 형태에서는, 내조(111) 내부의 에칭액(L)의 온도가, 10(℃) ~ 170(℃)이면 된다. 이에 의해, 복수의 웨이퍼(W)에 형성되는 막을 양호하게 에칭 처리할 수 있다. In addition, in the embodiment, the temperature of the etching liquid L inside the
<변형예><Variation example>
이어서, 실시 형태에 따른 기판 처리 시스템(1)의 변형예에 대하여, 도 6 및 도 7을 참조하여 설명한다. 상기의 실시 형태에서는, 유속 조정부로서 복수의 가스 노즐(144)을 이용한 예에 대하여 나타냈지만, 본 개시는 이러한 예에 한정되지 않고, 복수의 처리액 노즐(125)을 유속 조정부로서 이용해도 된다. Next, a modification of the substrate processing system 1 according to the embodiment will be described with reference to FIGS. 6 and 7. In the above embodiment, an example in which a plurality of
도 6은 실시 형태의 변형예에 따른 에칭액 순환부(120)의 구성을 나타내는 개략 블록도이며, 도 7은 실시 형태의 변형예에 따른 에칭액 순환부(120)를 나타내는 사시도이다. 도 6에 나타내는 바와 같이, 변형예에 따른 에칭 처리 장치(60)는, 내조(111)와, 외조(112)와, 기판 승강 기구(63)와, 에칭액 순환부(120)를 구비한다. FIG. 6 is a schematic block diagram showing the configuration of the
상기의 실시 형태와 마찬가지로, 에칭액 순환부(120)는 순환로(121)와, 펌프(122)와, 히터(123)와, 필터(124)와, 복수의 (도면에서는 3 개)의 처리액 노즐(125_1 ~ 125_3)을 가진다. 또한 이하에서는, 처리액 노즐(125_1 ~ 125_3)을 구별하지 않는 경우에는, 단순히 처리액 노즐(125)이라 기재하는 경우가 있다. Similar to the above embodiment, the
처리액 노즐(125)은, 유속 조정부의 다른 일례이며, 내조(111)의 내부에 있어서 복수의 웨이퍼(W)보다 하방에 배치되어, 내조(111)의 내부에 에칭액(L)을 토출한다. 도 7에 나타내는 바와 같이, 처리액 노즐(125_1 ~ 125_3)은 본체부(125a_1 ~ 125a_3)를 가진다. The processing
본체부(125a_1 ~ 125a_3)는 예를 들면 원통 형상의 부재이며, 복수의 웨이퍼(W)의 배열 방향(Y축 방향)을 따라 연장된다. 본체부(125a_1 ~ 125a_3)의 상부에는, 이러한 본체부(125a_1 ~ 125a_3)의 연장 방향을 따라 복수의 토출구(125b)가 마련된다. The main body portions 125a_1 to 125a_3 are, for example, cylindrical members and extend along the arrangement direction (Y-axis direction) of the plurality of wafers W. A plurality of
토출구(125b)는, 예를 들면 원형이며, 개구경은 직경으로 예를 들면 0.5 mm ~ 1.0 mm 정도이다. 토출구(125b)는, 예를 들면, 연직 상방(Z축 정방향)을 향해 에칭액(L)을 토출한다. The
본체부(125a_1 ~ 125a_3)는, 후술하는 분기로(121b_1 ~ 121b_3)에 각각 접속되어 있고, 분기로(121b_1 ~ 121b_3)로부터 공급되는 에칭액(L)을 복수의 토출구(125b)로부터 토출한다. The main body portions 125a_1 to 125a_3 are respectively connected to branch paths 121b_1 to 121b_3 described later, and discharge the etchant L supplied from the branch paths 121b_1 to 121b_3 from a plurality of
도 6의 설명으로 돌아온다. 순환로(121)는, 외조(112)와 처리액 노즐(125_1 ~ 125_3)과의 사이를 접속한다. 순환로(121)는, 상류측의 상류로(121a)와, 하류측의 분기로(121b_1 ~ 121b_3)와, 복수의 바이패스로(127_1 ~ 127_3)를 구비한다. 상류로(121a)는, 일단이 외조(112)의 저부에 접속된다. Returning to the explanation of Figure 6. The
상류로(121a)에는 펌프(122)와, 히터(123)와, 필터(124)가 마련된다. 이들 펌프(122), 히터(123) 및 필터(124)는, 상술한 실시 형태와 동일한 기능을 가지기 때문에, 상세한 설명은 생략한다. A
복수의 분기로(121b_1 ~ 121b_3)는, 상류로(121a)에 있어서의 필터(124)의 하류측으로부터 분기한다. 이 중, 분기로(121b_1)는 처리액 노즐(125_1)에 접속되고, 분기로(121b_2)는 처리액 노즐(125_2)에 접속되고, 분기로(121b_3)는 처리액 노즐(125_3)에 접속된다. The plurality of branch paths 121b_1 to 121b_3 branch from the downstream side of the
복수의 바이패스로(127_1 ~ 127_3)는 복수의 분기로(121b_1 ~ 121b_3)와 외조(112)와의 사이를 각각 접속한다. 바이패스로(127_1)는 분기로(121b_1)로부터 분기하여 외조(112)에 접속되고, 바이패스로(127_2)는 분기로(121b_2)로부터 분기하여 외조(112)에 접속되고, 바이패스로(127_3)는 분기로(121b_3)로부터 분기하여 외조(112)에 접속된다. The plurality of bypass paths 127_1 to 127_3 connect the plurality of branch paths 121b_1 to 121b_3 and the
또한, 복수의 바이패스로(127_1 ~ 127_3)에는, 복수의 유량 조정기(128_1 ~ 128_3)가 마련된다. 유량 조정기(128_1 ~ 128_3)는, 처리액 노즐(125_1 ~ 125_3)로 공급되는 에칭액(L)의 유량을 각각 조정한다. Additionally, a plurality of flow rate regulators 128_1 to 128_3 are provided in the plurality of bypass paths 127_1 to 127_3. The flow rate regulators 128_1 to 128_3 respectively adjust the flow rate of the etching liquid L supplied to the processing liquid nozzles 125_1 to 125_3.
즉, 유량 조정기(128_1 ~ 128_3)는, 처리액 노즐(125_1 ~ 125_3)에 마련된 복수의 토출구(125b_1 ~ 125b_3)로부터 토출되는 에칭액(L)의 유량을 각각 조정한다. That is, the flow rate regulators 128_1 to 128_3 respectively adjust the flow rate of the etching liquid L discharged from the plurality of discharge ports 125b_1 to 125b_3 provided in the processing liquid nozzles 125_1 to 125_3.
구체적으로, 유량 조정기(128_1)는, 바이패스로(127_1)에 마련되어, 바이패스로(127_1)를 흐르는 에칭액(L)의 유량을 조정함으로써, 분기로(121b_1)로부터 처리액 노즐(125_1)로 공급되는 에칭액(L)의 유량을 조정한다. Specifically, the flow rate regulator 128_1 is provided in the bypass path 127_1 to adjust the flow rate of the etchant L flowing through the bypass path 127_1 from the branch path 121b_1 to the processing liquid nozzle 125_1. Adjust the flow rate of the supplied etching liquid (L).
유량 조정기(128_2)는, 바이패스로(127_2)에 마련되어, 바이패스로(127_2)를 흐르는 에칭액(L)의 유량을 조정함으로써, 분기로(121b_2)로부터 처리액 노즐(125_2)로 공급되는 에칭액(L)의 유량을 조정한다. The flow rate regulator 128_2 is provided in the bypass path 127_2 and adjusts the flow rate of the etchant L flowing through the bypass path 127_2, thereby adjusting the flow rate of the etchant L supplied from the branch path 121b_2 to the processing liquid nozzle 125_2. Adjust the flow rate (L).
유량 조정기(128_3)는, 바이패스로(127_3)에 마련되어, 바이패스로(127_3)를 흐르는 에칭액(L)의 유량을 조정함으로써, 분기로(121b_3)로부터 처리액 노즐(125_3)로 공급되는 에칭액(L)의 유량을 조정한다. The flow rate regulator 128_3 is provided in the bypass path 127_3 and adjusts the flow rate of the etchant L flowing through the bypass path 127_3, thereby adjusting the flow rate of the etchant L supplied from the branch path 121b_3 to the processing liquid nozzle 125_3. Adjust the flow rate (L).
그리고, 변형예의 에칭 정보 기억부(8a)(도 4 참조)에는, 처리액 노즐(125_1 ~ 125_3)로부터 각각 토출되는 에칭액(L)의 유량과, 웨이퍼(W)의 복수 개소의 에칭량이 대응지어진 정보가 에칭 정보로서 기억된다. In addition, in the etching
또한, 취득부(9a)(도 4 참조)는, 에칭 정보 기억부(8a)에 기억되는 복수의 에칭 정보를 취득한다. 취득부(9a)는, 예를 들면, 각 토출 조건마다, 또한 각 슬롯마다 각각 기억되는 복수의 에칭 정보를 취득한다. Additionally, the
또한, 조정부(9b)(도 4 참조)는, 취득부(9a)로 취득된 복수의 에칭 정보에 기초하여, 내조(111) 내부의 에칭액(L)에 있어서의 복수 개소의 유속을 조정한다. 변형예에서는, 조정부(9b)가, 취득부(9a)로 취득된 복수의 에칭 정보에 기초하여, 처리액 노즐(125_1 ~ 125_3)로부터 각각 토출되는 에칭액(L)의 유량을 조정한다. Additionally, the
이에 의해, 상술한 실시 형태와 마찬가지로, 변형예에서도, 조정부(9b)가, 취사 선택하여 중첩한 복수의 에칭 정보를, 원하는 에칭량에 근접시킬 수 있다. 그리고, 조정부(9b)는, 각 에칭 정보마다 구해진 가중치(w)에 대응하는 처리 시간마다, 각 에칭 정보에 기억된 토출 조건으로 에칭 처리를 행한다. As a result, as in the above-described embodiment, in the modified example as well, the
이에 의해, 복수의 웨이퍼(W)의 에칭량을 원하는 에칭량에 근접시킬 수 있다. 따라서, 변형예에 따르면, 에칭 처리의 균일성을 향상시킬 수 있다. As a result, the etching amount of the plurality of wafers W can be brought close to the desired etching amount. Therefore, according to the modified example, the uniformity of the etching process can be improved.
또한 도 6 및 도 7의 예에서는, 내조(111)의 내부에 처리액 노즐(125)을 3 개 배치하는 예에 대하여 나타냈지만, 본 개시는 이러한 예에 한정되지 않고, 처리액 노즐(125)은 2 개 이상 배치되어 있으면 된다. In addition, in the examples of FIGS. 6 and 7 , an example in which three processing
또한, 상기의 실시 형태 및 변형예에서는, 복수의 가스 노즐(144) 및 복수의 처리액 노즐(125) 중 어느 일방을 개별로 제어하여, 내조(111) 내부의 복수 개소의 유속을 제어하는 예에 대하여 나타냈지만, 본 개시는 이러한 예에 한정되지 않는다. 예를 들면, 복수의 가스 노즐(144) 및 복수의 처리액 노즐(125)의 양방을 개별로 제어해, 내조(111) 내부의 복수 개소의 유속을 제어해도 된다. Additionally, in the above-described embodiments and modified examples, one of the plurality of
이에 의해, 에칭 정보 기억부(8a)에 기억되는 에칭 정보의 수를 더 많게 할 수 있기 때문에, 에칭 처리의 균일성을 더 향상시킬 수 있다. As a result, the number of etching information stored in the etching
실시 형태에 따른 기판 처리 장치(기판 처리 시스템(1))는, 처리조(61)와, 유속 조정부(가스 노즐(144), 처리액 노즐(125))와, 제어부(9)를 구비한다. 처리조(61)는, 복수의 기판(웨이퍼(W))을 처리액(에칭액(L))에 침지시켜 에칭 처리를 행한다. 유속 조정부(가스 노즐(144), 처리액 노즐(125))는, 처리조(61) 내의 처리액(에칭액(L))의 복수 개소의 유속을 조정한다. 제어부(9)는, 각 부를 제어한다. 또한, 제어부(9)는 취득부(9a)와, 조정부(9b)를 가진다. 취득부(9a)는, 처리조(61) 내의 처리액(에칭액(L))의 복수 개소의 유속과 기판(웨이퍼(W))의 복수 개소의 에칭량이 대응지어진 정보(에칭 정보)를 취득한다. 조정부(9b)는, 취득부(9a)에서 취득된 정보(에칭 정보)에 기초하여, 처리조(61) 내의 처리액(에칭액(L))의 복수 개소의 유속을 조정한다. 이에 의해, 에칭 처리의 균일성을 향상시킬 수 있다. The substrate processing apparatus (substrate processing system 1) according to the embodiment includes a
또한, 실시 형태에 따른 기판 처리 장치(기판 처리 시스템(1))에 있어서, 취득부(9a)는, 상이한 유속 및 에칭량이 대응지어진 복수의 정보(에칭 정보)를 취득한다. 또한, 조정부(9b)는, 복수의 정보(에칭 정보)를 중첩함으로써, 기판(웨이퍼(W))의 복수 개소의 에칭량과 원하는 에칭량과의 차가 최소가 되도록, 처리조(61) 내의 처리액(에칭액(L))의 복수 개소의 유속을 조정한다. 이에 의해, 웨이퍼(W)의 원하는 부위가 원하는 에칭량에 근접하도록 웨이퍼(W)를 처리할 수 있다. Additionally, in the substrate processing apparatus (substrate processing system 1) according to the embodiment, the
또한, 실시 형태에 따른 기판 처리 장치(기판 처리 시스템(1))에 있어서, 취득부(9a)는, 상이한 유속 및 에칭량이 대응지어진 복수의 정보(에칭 정보)를 취득한다. 또한, 조정부(9b)는, 복수의 정보(에칭 정보)를 중첩함으로써, 기판(웨이퍼(W))의 복수 개소의 에칭량의 최대값과 최소값과의 차가 소여의 임계치 이하가 되도록, 처리조(61) 내의 처리액(에칭액(L))의 복수 개소의 유속을 조정한다. 이에 의해, 웨이퍼(W)의 전면에 있어서 에칭량이 균등하게 되도록 웨이퍼(W)를 처리할 수 있다. Additionally, in the substrate processing apparatus (substrate processing system 1) according to the embodiment, the
또한, 실시 형태에 따른 기판 처리 장치(기판 처리 시스템(1))에 있어서, 취득부(9a)는, 처리조(61) 내에 배치되는 각각의 기판(웨이퍼(W))마다, 상이한 유속 및 에칭량이 대응지어진 복수의 정보(에칭 정보)를 취득한다. 또한, 조정부(9b)는, 복수의 정보(에칭 정보)를 중첩함으로써, 모든 기판(웨이퍼(W))의 복수 개소의 에칭량과 원하는 에칭량과의 차가 최소가 되도록, 처리조(61) 내의 처리액(에칭액(L))의 복수 개소의 유속을 조정한다. 이에 의해, 동시에 처리되는 모든 웨이퍼(W)에 있어서, 원하는 부위가 원하는 에칭량에 근접하도록 웨이퍼(W)를 처리할 수 있다. In addition, in the substrate processing apparatus (substrate processing system 1) according to the embodiment, the
또한, 실시 형태에 따른 기판 처리 장치(기판 처리 시스템(1))에 있어서, 취득부(9a)는, 처리조(61) 내에 배치되는 각각의 기판(웨이퍼(W))마다, 상이한 유속 및 에칭량이 대응지어진 복수의 정보(에칭액(L))를 취득한다. 또한, 조정부(9b)는, 복수의 정보(에칭 정보)를 중첩함으로써, 모든 기판(웨이퍼(W))의 복수 개소의 에칭량의 최대값과 최소값과의 차가 소여의 임계치 이하가 되도록, 처리조(61) 내의 처리액(에칭액(L))의 복수 개소의 유속을 조정한다. 이에 의해, 동시에 처리되는 모든 웨이퍼(W)의 전면에 있어서, 에칭량이 균등하게 되도록 웨이퍼(W)를 처리할 수 있다. In addition, in the substrate processing apparatus (substrate processing system 1) according to the embodiment, the
또한, 실시 형태에 따른 기판 처리 장치(기판 처리 시스템(1))에 있어서, 유속 조정부는, 처리조(61) 내에 불활성 가스를 토출하는 복수의 가스 노즐(144), 및 처리조(61) 내에 처리액을 토출하는 복수의 처리액 노즐(125) 중 적어도 일방을 포함한다. 이에 의해, 처리조(61) 내의 복수 개소의 유속을 효과적으로 제어할 수 있다. In addition, in the substrate processing apparatus (substrate processing system 1) according to the embodiment, the flow rate adjustment unit includes a plurality of
또한, 실시 형태에 따른 기판 처리 장치(기판 처리 시스템(1))에 있어서, 기판(웨이퍼(W))의 표면에는, 질화막, 실리콘막 및 몰리브덴막 중 적어도 1 종이 형성된다. 이에 의해, 복수의 웨이퍼(W)에 형성되는 막을 양호하게 에칭 처리할 수 있다. Additionally, in the substrate processing apparatus (substrate processing system 1) according to the embodiment, at least one of a nitride film, a silicon film, and a molybdenum film is formed on the surface of the substrate (wafer W). As a result, the films formed on the plurality of wafers W can be etched satisfactorily.
또한, 실시 형태에 따른 기판 처리 장치(기판 처리 시스템(1))에 있어서, 처리액(에칭액(L))은 인산, SC1, TMAH, 초산 및 질산을 포함하는 혼산, 및 인산 및 초산을 포함하는 혼산 중 적어도 1 종이다. 이에 의해, 복수의 웨이퍼(W)에 형성되는 막을 양호하게 에칭 처리할 수 있다. In addition, in the substrate processing device (substrate processing system 1) according to the embodiment, the processing liquid (etching liquid L) is a mixed acid containing phosphoric acid, SC1, TMAH, acetic acid, and nitric acid, and a mixed acid containing phosphoric acid and acetic acid. It is at least one species among mixed acids. As a result, the films formed on the plurality of wafers W can be etched satisfactorily.
또한, 실시 형태에 따른 기판 처리 장치(기판 처리 시스템(1))에 있어서, 처리조(61) 내의 처리액(에칭액(L))의 온도는, 10(℃) ~ 170(℃)이다. 이에 의해, 복수의 웨이퍼(W)에 형성되는 막을 양호하게 에칭 처리할 수 있다. In addition, in the substrate processing apparatus (substrate processing system 1) according to the embodiment, the temperature of the processing liquid (etching liquid L) in the
<제어 처리의 순서><Sequence of control processing>
이어서, 실시 형태에 따른 제어 처리의 순서에 대하여, 도 8을 참조하여 설명한다. 도 8은 실시 형태에 따른 기판 처리 시스템(1)이 실행하는 제어 처리의 순서의 일례를 나타내는 순서도이다. Next, the sequence of control processing according to the embodiment will be described with reference to FIG. 8. FIG. 8 is a flowchart showing an example of the control process performed by the substrate processing system 1 according to the embodiment.
실시 형태에 따른 제어 처리에서는, 먼저, 제어부(9)가, 복수의 웨이퍼(W)를 일괄로 처리조(61)의 내조(111)로 반입한다(단계(S101)). 그리고, 제어부(9)는, 처리조(61)에 있어서, 복수의 웨이퍼(W)를 일괄로 에칭 처리한다(단계(S102)). In the control processing according to the embodiment, first, the control unit 9 loads a plurality of wafers W into the
다음으로, 제어부(9)는, 기억부(8)에 기억되는 복수의 에칭 정보를 취득한다(단계(S103)). 제어부(9)는, 예를 들면, 각 토출 조건마다, 또한 각 슬롯마다 각각 기억되는 복수의 에칭 정보를 취득한다. Next, the control unit 9 acquires a plurality of etching information stored in the storage unit 8 (step S103). The control unit 9 acquires, for example, a plurality of pieces of etching information that are respectively stored for each ejection condition and for each slot.
다음으로, 제어부(9)는, 단계(S103)의 처리에서 취득된 복수의 에칭 정보에 기초하여, 내조(111) 내부의 에칭액(L)에 있어서의 복수 개소의 유속을 조정한다(단계(S104)). 그리고, 제어부(9)는, 에칭 처리가 종료된 복수의 웨이퍼(W)를 처리조(61)로부터 반출하여(단계(S105)), 일련의 기판 처리를 종료한다. Next, the control unit 9 adjusts the flow rate of the etching liquid L inside the
실시 형태에 따른 기판 처리 방법은, 에칭 공정(단계(S102))과, 취득 공정(단계(S103))과, 조정 공정(단계(S104))을 포함한다. 에칭 공정(단계(S102))은, 복수의 기판(웨이퍼(W))을 처리조(61) 내의 처리액(에칭액(L))에 침지시킨다. 취득 공정(단계(S103))은, 처리조(61) 내의 처리액(에칭액(L))의 복수 개소의 유속과 기판(웨이퍼(W))의 복수 개소의 에칭량이 대응지어진 정보(에칭 정보)를 취득한다. 조정 공정(단계(S104))은, 취득 공정(단계(S103))에서 취득된 정보(에칭 정보)에 기초하여, 처리조(61) 내의 처리액(에칭액(L))의 복수 개소의 유속을 조정한다. 이에 의해, 에칭 처리의 균일성을 향상시킬 수 있다. The substrate processing method according to the embodiment includes an etching process (step S102), an acquisition process (step S103), and an adjustment process (step S104). In the etching process (step S102), a plurality of substrates (wafers W) are immersed in a processing liquid (etching liquid L) in the
이상, 본 개시의 실시 형태에 대하여 설명했지만, 본 개시는 상기의 실시 형태에 한정되지 않고, 그 취지를 일탈하지 않는 한에 있어서 각종 변경이 가능하다. 예를 들면, 상기의 실시 형태에서는, 복수의 웨이퍼(W)를 일괄로 에칭 처리하는 경우에, 본원 기술을 적용하는 예에 대하여 나타냈지만, 본 개시는 이러한 예에 한정되지 않는다. 예를 들면, 복수의 웨이퍼(W)를 일괄로 도금 처리하는 경우 등에, 본원 기술을 적용해도 된다. Although the embodiments of the present disclosure have been described above, the present disclosure is not limited to the above-described embodiments, and various changes are possible without departing from the spirit thereof. For example, in the above embodiment, an example of applying the present technology when etching a plurality of wafers W at a time is shown, but the present disclosure is not limited to this example. For example, the present technology may be applied when plating a plurality of wafers W at a time.
금회 개시된 실시 형태는 모든 점에서 예시로 제한적인 것은 아니라고 생각되어야 한다. 실로, 상기한 실시 형태는 다양한 형태로 구현될 수 있다. 또한, 상기의 실시 형태는, 첨부한 특허 청구의 범위 및 그 취지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.The embodiment disclosed this time should be considered in all respects as an example and not restrictive. Indeed, the above-described embodiments may be implemented in various forms. In addition, the above-described embodiments may be omitted, replaced, or changed in various forms without departing from the scope and spirit of the attached patent claims.
Claims (10)
상기 처리조 내의 상기 처리액의 복수 개소의 유속을 조정하는 유속 조정부와,
각 부를 제어하는 제어부
를 구비하고,
상기 제어부는,
상기 처리조 내의 상기 처리액의 복수 개소의 유속과 상기 기판의 복수 개소의 에칭량이 대응지어진 정보를 취득하는 취득부와,
상기 취득부에서 취득된 상기 정보에 기초하여, 상기 처리조 내의 상기 처리액의 복수 개소의 유속을 조정하는 조정부
를 가지는 기판 처리 장치.a processing tank for performing an etching treatment by immersing a plurality of substrates in a processing liquid;
a flow rate adjustment unit that adjusts the flow rate of the treatment liquid at a plurality of locations in the treatment tank;
Control unit that controls each part
Equipped with
The control unit,
an acquisition unit that acquires information correlating the flow rate of the processing liquid at a plurality of locations in the treatment tank and an etching amount at a plurality of locations of the substrate;
An adjustment unit that adjusts the flow rate of the treatment liquid at a plurality of locations in the treatment tank based on the information acquired by the acquisition unit.
A substrate processing device having a.
상기 취득부는, 상이한 유속 및 에칭량이 대응지어진 복수의 상기 정보를 취득하고,
상기 조정부는, 복수의 상기 정보를 중첩함으로써, 상기 기판의 복수 개소의 에칭량과 원하는 에칭량과의 차가 최소가 되도록, 상기 처리조 내의 상기 처리액의 복수 개소의 유속을 조정하는
기판 처리 장치.According to claim 1,
The acquisition unit acquires a plurality of the information corresponding to different flow rates and etching amounts,
The adjustment unit adjusts the flow rate of the processing liquid at a plurality of locations in the processing tank so that the difference between an etching amount at a plurality of locations on the substrate and a desired etching amount is minimized by superimposing a plurality of the information.
Substrate processing equipment.
상기 취득부는, 상이한 유속 및 에칭량이 대응지어진 복수의 상기 정보를 취득하고,
상기 조정부는, 복수의 상기 정보를 중첩함으로써, 상기 기판의 복수 개소의 에칭량의 최대값과 최소값과의 차가 소여의 임계치 이하가 되도록, 상기 처리조 내의 상기 처리액의 복수 개소의 유속을 조정하는
기판 처리 장치.According to claim 1,
The acquisition unit acquires a plurality of the information corresponding to different flow rates and etching amounts,
The adjustment unit adjusts the flow rate of the processing liquid at a plurality of locations in the processing tank so that the difference between the maximum and minimum values of the etching amount at the plurality of locations on the substrate is less than or equal to a given threshold value by overlapping the plurality of information.
Substrate processing equipment.
상기 취득부는, 상기 처리조 내에 배치되는 각각의 상기 기판마다, 상이한 유속 및 에칭량이 대응지어진 복수의 상기 정보를 취득하고,
상기 조정부는, 복수의 상기 정보를 중첩함으로써, 모든 상기 기판의 복수 개소의 에칭량과 원하는 에칭량과의 차가 최소가 되도록, 상기 처리조 내의 상기 처리액의 복수 개소의 유속을 조정하는
기판 처리 장치.The method according to any one of claims 1 to 3,
The acquisition unit acquires a plurality of the information corresponding to different flow rates and etching amounts for each of the substrates disposed in the processing tank,
The adjustment unit adjusts the flow rate of the processing liquid at a plurality of locations in the processing tank so that the difference between an etching amount at a plurality of locations on all the substrates and a desired etching amount is minimized by overlapping the plurality of information.
Substrate processing equipment.
상기 취득부는, 상기 처리조 내에 배치되는 각각의 상기 기판마다, 상이한 유속 및 에칭량이 대응지어진 복수의 상기 정보를 취득하고,
상기 조정부는, 복수의 상기 정보를 중첩함으로써, 모든 상기 기판의 복수 개소의 에칭량의 최대값과 최소값과의 차가 소여의 임계치 이하가 되도록, 상기 처리조 내의 상기 처리액의 복수 개소의 유속을 조정하는
기판 처리 장치.The method according to any one of claims 1 to 3,
The acquisition unit acquires a plurality of the information corresponding to different flow rates and etching amounts for each of the substrates disposed in the processing tank,
By superimposing the plurality of pieces of information, the adjusting unit adjusts the flow rate of the processing liquid at a plurality of locations in the processing tank so that the difference between the maximum and minimum etching amounts of the plurality of locations on all the substrates is less than or equal to a given threshold value. doing
Substrate processing equipment.
상기 유속 조정부는, 상기 처리조 내에 불활성 가스를 토출하는 복수의 가스 노즐 및 상기 처리조 내에 상기 처리액을 토출하는 복수의 처리액 노즐 중 적어도 일방을 포함하는
기판 처리 장치.The method according to any one of claims 1 to 3,
The flow rate adjusting unit includes at least one of a plurality of gas nozzles that discharge the inert gas into the treatment tank and a plurality of processing liquid nozzles that discharge the processing liquid into the treatment tank.
Substrate processing equipment.
상기 기판의 표면에는, 질화막, 실리콘막 및 몰리브덴막 중 적어도 1 종이 형성되는
기판 처리 장치.The method according to any one of claims 1 to 3,
At least one of a nitride film, a silicon film, and a molybdenum film is formed on the surface of the substrate.
Substrate processing equipment.
상기 처리액은 인산, SC1, TMAH, 초산 및 질산을 포함하는 혼산, 및 인산 및 초산을 포함하는 혼산 중 적어도 1 종을 포함하는
기판 처리 장치.The method according to any one of claims 1 to 3,
The treatment liquid contains at least one of phosphoric acid, SC1, TMAH, a mixed acid containing acetic acid and nitric acid, and a mixed acid containing phosphoric acid and acetic acid.
Substrate processing equipment.
상기 처리조 내의 상기 처리액의 온도는, 10(℃) ~ 170(℃)인
기판 처리 장치.The method according to any one of claims 1 to 3,
The temperature of the treatment liquid in the treatment tank is 10 (℃) to 170 (℃).
Substrate processing equipment.
상기 처리조 내의 상기 처리액의 복수 개소의 유속과 상기 기판의 복수 개소의 에칭량이 대응지어진 정보를 취득하는 취득 공정과,
상기 취득 공정에서 취득된 상기 정보에 기초하여, 상기 처리조 내의 상기 처리액의 복수 개소의 유속을 조정하는 조정 공정
을 포함하는 기판 처리 방법.An etching process of immersing a plurality of substrates in a processing liquid in a processing tank;
an acquisition step of acquiring information correlating the flow rate of the processing liquid at a plurality of locations in the treatment tank and an etching amount at a plurality of locations of the substrate;
An adjustment process of adjusting the flow rate of the treatment liquid at a plurality of locations in the treatment tank based on the information acquired in the acquisition process.
A substrate processing method comprising:
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022068571A JP2023158669A (en) | 2022-04-19 | 2022-04-19 | Substrate processing apparatus and substrate processing method |
JPJP-P-2022-068571 | 2022-04-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230149236A true KR20230149236A (en) | 2023-10-26 |
Family
ID=88360900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020230047482A KR20230149236A (en) | 2022-04-19 | 2023-04-11 | Substrate processing apparatus and substrate processing method |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2023158669A (en) |
KR (1) | KR20230149236A (en) |
CN (1) | CN116913803A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021180253A (en) | 2020-05-13 | 2021-11-18 | 東京エレクトロン株式会社 | Substrate processing device and substrate processing method |
-
2022
- 2022-04-19 JP JP2022068571A patent/JP2023158669A/en active Pending
-
2023
- 2023-04-11 KR KR1020230047482A patent/KR20230149236A/en unknown
- 2023-04-11 CN CN202310378218.XA patent/CN116913803A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021180253A (en) | 2020-05-13 | 2021-11-18 | 東京エレクトロン株式会社 | Substrate processing device and substrate processing method |
Also Published As
Publication number | Publication date |
---|---|
CN116913803A (en) | 2023-10-20 |
JP2023158669A (en) | 2023-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101987524B1 (en) | Substrate liquid processing apparatus, substrate liquid processing method, and computer-readable storage medium having substrate liquid processing program stored therein | |
KR102549290B1 (en) | Substrate liquid processing apparatus, substrate liquid processing method, and computer-readable storage medium storing substrate liquid processing program | |
KR102381166B1 (en) | Substrate liquid processing apparatus, substrate liquid processing method, and storage medium | |
KR102565578B1 (en) | Substrate processing apparatus, substrate processing method, and storage medium | |
CN216389270U (en) | Substrate processing system | |
KR20200054102A (en) | Substrate processing method, substrate processing apparatus, and storage medium | |
KR20160115777A (en) | Substrate liquid processing apparatus, substrate liquid processing method, and computer-readable storage medium storing substrate liquid processing program | |
KR102530228B1 (en) | A computer readable storage medium storing a substrate liquid processing device, a substrate liquid processing method, and a substrate liquid processing program | |
KR20200096739A (en) | Substrate processing method and substrate processing apparatus | |
JP7224117B2 (en) | SUBSTRATE PROCESSING APPARATUS AND PROCESSING LIQUID REUSE METHOD | |
KR20230149236A (en) | Substrate processing apparatus and substrate processing method | |
CN110010459B (en) | Substrate processing method and substrate processing apparatus | |
JP2021064748A (en) | Substrate processing device and device cleaning method | |
JP6552687B2 (en) | Substrate liquid processing apparatus, substrate liquid processing method, and computer readable storage medium storing substrate liquid processing program | |
KR20200138022A (en) | Substrate processing apparatus, substrate processing system and substrate processing method | |
KR20240031105A (en) | Substrate processing apparatus and substrate processing method | |
KR20240031104A (en) | Substrate processing apparatus and substrate processing method | |
JP2018148245A (en) | Device and method for controlling etching process with phosphoric acid aqueous solution, and computer-readable storage medium that stores program for etching substrate with phosphoric acid aqueous solution | |
JP2018157235A (en) | Substrate liquid processing device, substrate liquid processing method and computer readable storage medium with substrate liquid processing program stored thereon | |
JP7378578B2 (en) | Substrate processing equipment and substrate processing method | |
CN115692250A (en) | Substrate processing apparatus and substrate processing method | |
KR101437187B1 (en) | Substrate processing apparatus, substrate processing method, and computer readable recording medium having substrate processing program therein | |
KR20220083594A (en) | Substrate processing apparatus and substrate processing method |