KR20230142395A - Substrate processing method and method of manufacturing organic light emitting device using the same - Google Patents

Substrate processing method and method of manufacturing organic light emitting device using the same Download PDF

Info

Publication number
KR20230142395A
KR20230142395A KR1020230125891A KR20230125891A KR20230142395A KR 20230142395 A KR20230142395 A KR 20230142395A KR 1020230125891 A KR1020230125891 A KR 1020230125891A KR 20230125891 A KR20230125891 A KR 20230125891A KR 20230142395 A KR20230142395 A KR 20230142395A
Authority
KR
South Korea
Prior art keywords
layer
etching
substrate
passivation layer
etching gas
Prior art date
Application number
KR1020230125891A
Other languages
Korean (ko)
Inventor
김도형
신용우
김기덕
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Publication of KR20230142395A publication Critical patent/KR20230142395A/en

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50Forming devices by joining two substrates together, e.g. lamination techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates

Abstract

본 발명은 기판의 상면 상에 제1 절연층을 형성하는 공정; 상기 제1 절연층 상에 제2 절연층을 패턴 형성하는 공정; 및 상기 제2 절연층을 마스크로 하여 상기 제1 절연층을 식각하는 공정을 포함하여 이루어진 기판 처리 방법을 제공한다. The present invention includes a process of forming a first insulating layer on the upper surface of a substrate; A process of pattern forming a second insulating layer on the first insulating layer; and etching the first insulating layer using the second insulating layer as a mask.

Description

기판 처리 방법 및 그를 이용한 유기 발광 소자 제조 방법{SUBSTRATE PROCESSING METHOD AND METHOD OF MANUFACTURING ORGANIC LIGHT EMITTING DEVICE USING THE SAME}Substrate processing method and method of manufacturing organic light emitting device using the same {SUBSTRATE PROCESSING METHOD AND METHOD OF MANUFACTURING ORGANIC LIGHT EMITTING DEVICE USING THE SAME}

본 발명은 기판 처리 방법에 관한 것으로, 보다 구체적으로, 기판 상에 형성된 박막을 식각하는 식각 공정에 관한 것이다.The present invention relates to a substrate processing method, and more specifically, to an etching process for etching a thin film formed on a substrate.

일반적으로, 태양전지(Solar Cell), 반도체 소자, 평판 디스플레이 등을 제조하기 위해서는 기판 표면에 소정의 박막층, 박막 회로 패턴, 또는 광학적 패턴을 형성하여야 하며, 이를 위해서는 기판에 특정 물질의 박막을 증착하는 박막 증착 공정, 감광성 물질을 사용하여 박막을 선택적으로 노출시키는 포토 공정, 선택적으로 노출된 부분의 박막을 제거하여 패턴을 형성하는 식각 공정 등의 반도체 제조공정을 수행하게 된다.Generally, in order to manufacture solar cells, semiconductor devices, flat panel displays, etc., it is necessary to form a predetermined thin film layer, thin film circuit pattern, or optical pattern on the surface of the substrate. To do this, deposit a thin film of a specific material on the substrate. Semiconductor manufacturing processes such as a thin film deposition process, a photo process that selectively exposes a thin film using a photosensitive material, and an etching process that forms a pattern by removing the thin film from the selectively exposed portion are performed.

이러한 반도체 제조 공정은 해당 공정을 위해 최적의 환경으로 설계된 기판 처리 장치의 내부에서 진행되며, 최근에는 플라즈마를 이용하여 증착 또는 식각 공정을 수행하는 기판 처리 장치가 많이 사용되고 있다.This semiconductor manufacturing process is carried out inside a substrate processing device designed in an optimal environment for the process, and recently, substrate processing devices that perform a deposition or etching process using plasma have been widely used.

플라즈마를 이용한 기판 처리 장치에는 플라즈마를 이용하여 박막을 형성하는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 장치, 박막을 식각하여 패터닝하는 플라즈마 식각장치 등이 있다.Substrate processing devices using plasma include PECVD (Plasma Enhanced Chemical Vapor Deposition) devices that form thin films using plasma, and plasma etching devices that etch and pattern thin films.

도 1은 일반적인 기판 처리 장치를 개략적으로 나타내는 도면이다.1 is a diagram schematically showing a general substrate processing apparatus.

도 1을 참조하여 설명하면, 기판 처리 장치는 챔버(15); 챔버(15)의 내부에 배치된 적어도 하나의 기판(1); 상기 기판(1)의 표면에 박막을 증착하기 위한 플라즈마를 형성하고, 상기 기판(1)을 안치시키는 기판 안치부(2); 상기 기판 안치부(2)에 연결되는 접지 전극(7); 상기 기판 안치부(2)에 대향되고, 상기 기판(1)의 표면에 박막을 증착하기 위한 증착 가스 또는 박막을 식각하기 위한 식각 가스를 분사하는 가스 분사부(3); 상기 가스 분사부(3)에 연결되어 가스를 공급하는 가스 공급부(5); 플라즈마를 형성하기 위한 고주파 전원을 상기 가스 분사부(3)에 공급하는 RF 전극(8)을 포함할 수 있다.When described with reference to FIG. 1, the substrate processing apparatus includes a chamber 15; At least one substrate (1) disposed inside the chamber (15); a substrate placing unit 2 that forms plasma for depositing a thin film on the surface of the substrate 1 and places the substrate 1 thereon; a ground electrode (7) connected to the substrate placing portion (2); a gas injection unit (3) facing the substrate placing unit (2) and spraying a deposition gas for depositing a thin film on the surface of the substrate (1) or an etching gas for etching the thin film; a gas supply unit (5) connected to the gas injection unit (3) to supply gas; It may include an RF electrode 8 that supplies high-frequency power for forming plasma to the gas injection unit 3.

박막을 식각하기 위해서는 마스크가 필요하지만 마스크를 사용하는 경우 마스크를 별도로 세정해야하는 공정이 필요할 뿐 아니라 마스크를 투입하고 다시 제거하는데 시간이 걸려서 생산성이 떨어지는 문제가 있었다. A mask is required to etch a thin film, but when using a mask, not only is a separate process required to clean the mask, but it also takes time to insert and remove the mask, which reduces productivity.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 식각 공정시 별도의 섀도우 마스크를 사용하지 않고 박막을 식각하는 기판 처리 방법을 제공하는 것을 목적으로 한다. The present invention was designed to solve the above-described conventional problems, and the purpose of the present invention is to provide a substrate processing method for etching a thin film without using a separate shadow mask during the etching process.

또한, 본 발명은 별도의 섀도우 마스크 없이 박막을 식각함에 있어서 식각률이 서로 다른 박막을 동시에 식각하기 위해서 식각 속도를 빠르게 하는 기판 처리 방법을 제공하는 것을 목적으로 한다.Additionally, the purpose of the present invention is to provide a substrate processing method that increases the etching speed in order to simultaneously etch thin films with different etch rates when etching a thin film without a separate shadow mask.

또한, 본 발명은 박막의 식각 속도를 향상시켜 생산성이 향상될 수 있고, 또한, 식각 공정을 빠르게 수행함으로써 박막 내부의 소자가 손상되는 것을 방지할 수 있는 기판 처리 방법을 제공하는 것을 목적으로 한다.Additionally, the purpose of the present invention is to provide a substrate processing method that can improve productivity by improving the etching speed of the thin film, and can also prevent elements inside the thin film from being damaged by performing the etching process quickly.

상기 목적을 달성하기 위해서, 본 발명은 기판의 상면 상에 제1 절연층을 형성하는 공정; 상기 제1 절연층 상에 제2 절연층을 패턴 형성하는 공정; 및 상기 제2 절연층을 마스크로 하여 상기 제1 절연층을 식각하는 공정을 포함하여 이루어진 기판 처리 방법을 제공한다. In order to achieve the above object, the present invention includes a process of forming a first insulating layer on the upper surface of a substrate; A process of pattern forming a second insulating layer on the first insulating layer; and etching the first insulating layer using the second insulating layer as a mask.

상기 제1 절연층을 형성하는 공정은 마스크 없이 원자층 증착법을 이용하여 수행하고, 상기 제2 절연층을 패턴 형성하는 공정은 마스크를 이용한 화학 기상 증착법을 이용하여 수행할 수 있다. The process of forming the first insulating layer may be performed using atomic layer deposition without a mask, and the process of forming the second insulating layer as a pattern may be performed using chemical vapor deposition using a mask.

상기 제1 절연층을 형성하는 공정은 마스크 없이 원자층 증착법을 이용하여 수행하고, 상기 제2 절연층을 패턴 형성하는 공정은 접착층을 이용하여 대향 기판을 상기 제1 절연층 상에 부착하는 공정을 포함하여 이루어질 수 있다. The process of forming the first insulating layer is performed using atomic layer deposition without a mask, and the process of forming the second insulating layer as a pattern involves attaching an opposing substrate to the first insulating layer using an adhesive layer. It can be done including.

상기 제1 절연층을 식각하는 공정 이전의 상기 제2 절연층의 두께는 상기 제1 절연층의 두께 및 상기 제1 절연층을 식각하는 공정 이후의 상기 제2 절연층의 두께보다 두꺼울 수 있다. The thickness of the second insulating layer before the process of etching the first insulating layer may be thicker than the thickness of the first insulating layer and the thickness of the second insulating layer after the process of etching the first insulating layer.

본 발명은 또한, 기판 상에 발광 소자 및 배선층을 구비한 소자층을 형성하는 공정; 상기 소자층 상에 제1 패시베이션층을 형성하는 공정; 상기 제1 패시베이션층 상에 제2 패시베이션층을 패턴 형성하는 공정; 및 상기 제2 패시베이션층을 마스크로 하여 상기 제1 패시베이션층을 식각하는 공정을 포함하여 이루어지고, 상기 제1 패시베이션층을 형성하는 공정은 상기 발광 소자 및 상기 배선층 전체를 가리도록 형성하는 공정을 포함하고, 상기 제1 패시베이션층을 식각하는 공정은 상기 배선층의 끝단 영역을 노출시키는 공정을 포함하는 유기 발광 소자의 제조 방법을 제공한다. The present invention also includes a process of forming a device layer including a light emitting device and a wiring layer on a substrate; A process of forming a first passivation layer on the device layer; A process of pattern forming a second passivation layer on the first passivation layer; and a process of etching the first passivation layer using the second passivation layer as a mask, wherein the process of forming the first passivation layer includes forming the first passivation layer to cover the entire light emitting device and the wiring layer. and the process of etching the first passivation layer includes exposing the end region of the wiring layer.

상기 제1 패시베이션층을 형성하는 공정은 마스크 없이 원자층 증착법을 이용하여 수행하고, 상기 제2 패시베이션층을 패턴 형성하는 공정은 마스크를 이용한 화학 기상 증착법을 이용하여 수행할 수 있다. The process of forming the first passivation layer may be performed using atomic layer deposition without a mask, and the process of forming the second passivation layer as a pattern may be performed using chemical vapor deposition using a mask.

상기 제1 패시베이션층을 식각하는 공정 이전의 상기 제2 패시베이션층의 두께는 상기 제1 패시베이션층의 두께 및 상기 제1 패시베이션층을 식각하는 공정 이후의 상기 제2 패시베이션층의 두께보다 두꺼울 수 있다. The thickness of the second passivation layer before the process of etching the first passivation layer may be thicker than the thickness of the first passivation layer and the thickness of the second passivation layer after the process of etching the first passivation layer.

상기 제2 패시베이션층을 패턴 형성하는 공정 이전에 상기 제1 패시베이션층 상에 추가 패시베이션층을 패턴 형성하는 공정 및 상기 추가 패시베이션층 상에 파티클 커버층을 패턴 형성하는 공정을 추가로 포함하고, 상기 제2 패시베이션층은 상기 파티클 커버층 상에 패턴 형성할 수 있다. It further comprises a step of forming an additional passivation layer as a pattern on the first passivation layer before the step of patterning the second passivation layer and a step of pattern forming a particle cover layer on the additional passivation layer, 2 The passivation layer can be patterned on the particle cover layer.

본 발명은 또한, 기판 상에 발광 소자 및 배선층을 구비한 소자층을 형성하는 공정; 상기 소자층 상에 적어도 하나의 패시베이션층을 형성하는 공정; 상기 적어도 하나의 패시베이션층 상에 접착층을 형성하고 상기 접착층 상에 대향 기판을 접착시키는 공정; 및 상기 대향 기판을 마스크로 하여 상기 적어도 하나의 패시베이션층을 식각하는 공정을 포함하여 이루어지고, 상기 적어도 하나의 패시베이션층을 형성하는 공정은 상기 발광 소자 및 상기 배선층 전체를 가리도록 형성하는 공정을 포함하고, 상기 적어도 하나의 패시베이션층을 식각하는 공정은 상기 배선층의 끝단 영역을 노출시키는 공정을 포함하는 유기 발광 소자의 제조 방법을 제공한다. The present invention also includes a process of forming a device layer including a light emitting device and a wiring layer on a substrate; A process of forming at least one passivation layer on the device layer; forming an adhesive layer on the at least one passivation layer and adhering a counter substrate on the adhesive layer; and a process of etching the at least one passivation layer using the counter substrate as a mask, wherein the process of forming the at least one passivation layer includes forming the at least one passivation layer to cover the entire light emitting device and the wiring layer. and the process of etching the at least one passivation layer includes exposing an end region of the wiring layer.

상기 적어도 하나의 패시베이션층을 형성하는 공정은 마스크 없이 원자층 증착법 또는 화학 기상 증착법을 이용하여 수행할 수 있다. The process of forming the at least one passivation layer can be performed using atomic layer deposition or chemical vapor deposition without a mask.

본 발명은 또한, 기판을 챔버 내부로 이송시켜 기판 안치부에 안치시키는 제1 공정; 상기 챔버에 연결된 원격 플라즈마 장치에 제 1 식각 가스를 주입하는 제2 공정; 상기 원격 플라즈마 장치에서 상기 제 1 식각 가스를 해리시키는 제3 공정; 해리된 상기 제 1 식각 가스를 상기 기판(10) 상에 분사하는 제4 공정; 상기 챔버에 연결된 가스 분사부에서 제 2 식각 가스를 상기 기판 상으로 분사하는 제5 공정; 및 상기 분사한 제 2 식각 가스에 플라즈마를 가해서 상기 제 2 식각 가스를 해리시키는 제6 공정을 포함하여 상기 기판 상에 형성된 박막을 식각하는 기판 처리 방법을 제공한다.The present invention also includes a first process of transferring the substrate into the chamber and placing it in the substrate holding unit; a second process of injecting a first etching gas into a remote plasma device connected to the chamber; a third process of dissociating the first etching gas in the remote plasma device; a fourth process of spraying the dissociated first etching gas onto the substrate 10; A fifth process of spraying a second etching gas onto the substrate from a gas injection unit connected to the chamber; and a sixth process of dissociating the second etching gas by applying plasma to the sprayed second etching gas. The present invention provides a substrate processing method for etching the thin film formed on the substrate.

상기 제2 공정과 상기 제5 공정을 동시에 수행할 수 있다. The second process and the fifth process can be performed simultaneously.

상기 제4 공정과 상기 제6 공정을 동시에 수행할 수 있다. The fourth process and the sixth process can be performed simultaneously.

상기 제2 공정을 시작한 후 상기 제2 공정이 종료되기 전에 상기 제5 공정을 시작할 수 있다. After starting the second process, the fifth process may be started before the second process ends.

상기 제4 공정을 시작한 후 상기 제4 공정이 종료되기 전에 상기 제6 공정을 시작할 수 있다. After starting the fourth process, the sixth process may be started before the fourth process ends.

상기 제5 공정을 시작한 후 상기 제5 공정이 종료되기 전에 상기 제2 공정을 시작할 수 있다. After starting the fifth process, the second process may be started before the fifth process ends.

상기 제6 공정을 시작한 후 상기 제6 공정이 종료되기 전에 상기 제4 공정을 시작할 수 있다. After starting the sixth process, the fourth process may be started before the sixth process ends.

상기 제 1 식각 가스 및 상기 제2 식각 가스 중 적어도 하나는 삼불화질소(NF3) 가스를 포함할 수 있다. At least one of the first etching gas and the second etching gas may include nitrogen trifluoride (NF 3 ) gas.

상기 기판을 식각하는 공정 온도는 80℃ 내지 100℃일 수 있다. The process temperature for etching the substrate may be 80°C to 100°C.

상기 기판을 식각하는 단계는 물리적 식각과 화학적 식각이 동시에 이루어질 수 있다. The step of etching the substrate may include physical etching and chemical etching simultaneously.

상기 제 1 식각 가스가 상기 챔버 내부로 주입되기 전에 비활성 기체가 상기 챔버 내부로 분사될 수 있다. An inert gas may be injected into the chamber before the first etching gas is injected into the chamber.

상기 원격 플라즈마 장치는 복수개가 상기 가스 분사부의 중심부로부터 대칭으로 배치되어 상기 가스 분사부를 통해 분사되는 것을 포함할 수 있다. The remote plasma device may include a plurality of devices arranged symmetrically from the center of the gas injection unit and sprayed through the gas injection unit.

상기 원격 플라즈마 장치는 상기 가스 분사부 상부의 서로 다른 위치에 배치된 복수개의 주입구를 포함할 수 있다. The remote plasma device may include a plurality of injection holes disposed at different positions above the gas injection unit.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, the following effects are achieved.

박막의 식각 속도를 향상시켜 생산량이 증대될 수 있고, 식각 속도가 향상되어 박막 내부의 소자가 손상되는 것을 방지할 수 있다.By improving the etching speed of the thin film, production can be increased, and by improving the etching speed, the elements inside the thin film can be prevented from being damaged.

도 1은 일반적인 기판 처리 장치를 개략적으로 나타내는 도면이다.
도 2는 본 발명의 일 실시 예에 따른 기판 처리 장치를 개략적으로 나타내는 도면이다.
도 3은 본 발명의 일 실시 예에 따른 기판 처리 방법의 가스 분사 순서를 개략적으로 나타내는 도면이다.
도 4는 본 발명의 다른 실시 예에 따른 기판 처리 방법의 가스 분사 순서를 개략적으로 나타내는 도면이다.
도 5는 본 발명의 또 다른 실시 예에 따른 기판 처리 방법의 가스 분사 순서를 개략적으로 나타내는 도면이다.
도 6은 본 발명의 일 실시 예에 따른 기판 처리 방법을 나타내는 순서도이다.
도 7은 본 발명의 다른 실시 예에 따른 기판 처리 방법을 나타내는 순서도이다.
도 8은 본 발명의 또 다른 실시 예에 따른 기판 처리 방법을 나타내는 순서도이다.
도 9는 본 발명을 종래와 비교한 식각 속도에 대한 결과를 나타내는 그래프이다.
도 10은 본 발명의 다른 실시 예에 따른 기판 처리 장치를 개략적으로 나타내는 도면이다.
도 11은 본 발명의 또 다른 실시 예에 따른 기판 처리 장치를 개략적으로 나타내는 도면이다.
도 12a 내지 도 12c는 본 발명의 또 다른 실시예에 따른 기판 처리 방법을 도시한 공정 단면도이다.
도 13a 내지 도 13d는 본 발명의 일 실시예에 따른 유기 발광 소자의 제조 방법을 도시한 공정 단면도이다.
도 14a 내지 도 14d는 본 발명의 다른 실시예에 따른 유기 발광 소자의 제조 방법을 도시한 공정 단면도이다.
1 is a diagram schematically showing a general substrate processing apparatus.
Figure 2 is a diagram schematically showing a substrate processing apparatus according to an embodiment of the present invention.
Figure 3 is a diagram schematically showing a gas injection sequence in a substrate processing method according to an embodiment of the present invention.
Figure 4 is a diagram schematically showing a gas injection sequence in a substrate processing method according to another embodiment of the present invention.
Figure 5 is a diagram schematically showing a gas injection sequence in a substrate processing method according to another embodiment of the present invention.
Figure 6 is a flowchart showing a substrate processing method according to an embodiment of the present invention.
Figure 7 is a flowchart showing a substrate processing method according to another embodiment of the present invention.
Figure 8 is a flowchart showing a substrate processing method according to another embodiment of the present invention.
Figure 9 is a graph showing the results of the etching speed comparing the present invention with the prior art.
10 is a diagram schematically showing a substrate processing apparatus according to another embodiment of the present invention.
11 is a diagram schematically showing a substrate processing apparatus according to another embodiment of the present invention.
12A to 12C are cross-sectional process views showing a substrate processing method according to another embodiment of the present invention.
Figures 13a to 13d are cross-sectional process views showing a method of manufacturing an organic light-emitting device according to an embodiment of the present invention.
14A to 14D are cross-sectional process views showing a method of manufacturing an organic light-emitting device according to another embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. These embodiments only serve to ensure that the disclosure of the present invention is complete and that common knowledge in the technical field to which the present invention pertains is not limited. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are illustrative, and the present invention is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. Additionally, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the plural is included unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, if the positional relationship of two parts is described as 'on top', 'on the top', 'on the bottom', 'next to', etc., 'immediately' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if a temporal relationship is described as 'after', 'successfully after', 'after', 'before', etc., 'immediately' or 'directly' Unless used, non-consecutive cases may also be included.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may also be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다. Each feature of the various embodiments of the present invention can be combined or combined with each other, partially or entirely, and various technological interconnections and operations are possible, and each embodiment can be implemented independently of each other or together in a related relationship. It may be possible.

도 2는 본 발명의 일 실시 예에 따른 기판 처리 장치를 개략적으로 나타내는 도면이다.Figure 2 is a diagram schematically showing a substrate processing apparatus according to an embodiment of the present invention.

도 2를 참조하여 설명하면, 기판 처리 장치는 챔버(100); 챔버(100)의 내부에 배치된 적어도 하나의 기판(10); 상기 기판(10)의 표면에 박막을 증착하기 위한 플라즈마를 형성하고, 상기 기판(10)을 안치시키는 기판 안치부(20); 상기 기판 안치부(20)에 대향되고, 제 1 식각 가스 및 제 2 식각 가스를 분사하는 가스 분사부(30); 상기 가스 분사부(30)에 연결되고 제 1 식각 가스를 분해시키는 원격 플라즈마 장치(50); 상기 원격 플라즈마 장치(50)에 연결되어 상기 제 1 식각 가스를 공급하는 제 1 식각 가스 공급부(40); 상기 제 2 식각 가스를 공급하는 제 2 식각 가스 공급부(60);및 상기 가스 분사부(30)에 연결되고 플라즈마를 형성하기 위한 RF 전극(80)을 포함할 수 있다.When described with reference to FIG. 2, the substrate processing apparatus includes a chamber 100; At least one substrate 10 disposed inside the chamber 100; a substrate placing unit 20 that forms plasma for depositing a thin film on the surface of the substrate 10 and places the substrate 10 thereon; a gas injection unit 30 facing the substrate placing unit 20 and spraying a first etching gas and a second etching gas; a remote plasma device 50 connected to the gas injection unit 30 and decomposing the first etching gas; a first etching gas supply unit 40 connected to the remote plasma device 50 to supply the first etching gas; It may include a second etching gas supply unit 60 that supplies the second etching gas; and an RF electrode 80 connected to the gas injection unit 30 and for forming plasma.

적어도 하나의 상기 기판(10)은 상기 가스 분사부(30)와 기판 안치부(20) 사이의 반응공간에 배치될 수 있다. 이때, 적어도 하나의 기판(10)은 태양전지 제조용 기판(또는 웨이퍼), 반도체 소자 제조용 반도체 기판(또는 웨이퍼), 평판 표시 장치 제조용 기판(또는 유리 기판), 유기발광소자(OLED) 기판 중 어느 하나가 될 수 있다. 상기 기판(10)에는 이미 박막이 형성되거나 소자가 형성되어 있을 수 있다. At least one of the substrates 10 may be disposed in the reaction space between the gas injection unit 30 and the substrate placing unit 20 . At this time, the at least one substrate 10 is one of a substrate (or wafer) for solar cell manufacturing, a semiconductor substrate (or wafer) for manufacturing semiconductor devices, a substrate (or glass substrate) for manufacturing flat panel displays, and an organic light emitting device (OLED) substrate. It can be. A thin film or device may already be formed on the substrate 10.

상기 가스 분사부(30)는 상기 제 1 식각 가스 공급부(40)에서 공급된 후 상기 원격 플라즈마 장치(50)를 통해 분해된 제 1 식각 가스, 및 상기 제 2 식각 가스 공급부(60)에서 공급된 상기 제 2 식각 가스를 상기 챔버(100)의 내부의 반응 공간으로 공급할 수 있다. 이때, 상기 가스 분사부(30)는 제 1 식각 가스 및 제 2 식각 가스를 상기 챔버(100) 내부에 균일하게 공급하기 위하여, 복수의 확산 부재를 포함하여 구성될 수 있다. 예를 들어, 상기 가스 분사부(30)는 상기 반응 공간 외부에서 공급되는 가스를 1차 확산시키기 위한 제 1 확산부재(미도시)와, 상기 제 1 확산부재(미도시)에 의해 1차 확산된 가스를 2차로 확산시켜 반응 공간 내부로 확산시키는 복수의 샤워 홀을 가지는 제 2 확산부재(미도시)를 포함하여 구성될 수 있다. 여기서, 상기 제 1 및 제 2 확산부재 중 적어도 하나는 회전될 수 있으나 이에 한정되지 아니한다. 상기 가스 분사부(30)는 상기 원격 플라즈마 장치(50)에 연결될 수 있다. 상기 가스 분사부(30)는 상기 원격 플라즈마 장치(50)에 연결되어 상기 제 1 식각 가스를 분사할 수 있다. The gas injection unit 30 is provided with a first etching gas supplied from the first etching gas supply unit 40 and decomposed through the remote plasma device 50, and a first etching gas supplied from the second etching gas supply unit 60. The second etching gas may be supplied to the reaction space inside the chamber 100. At this time, the gas injection unit 30 may be configured to include a plurality of diffusion members in order to uniformly supply the first etching gas and the second etching gas into the chamber 100. For example, the gas injection unit 30 includes a first diffusion member (not shown) for primary diffusion of the gas supplied from outside the reaction space, and primary diffusion by the first diffusion member (not shown). It may be configured to include a second diffusion member (not shown) having a plurality of shower holes that secondarily diffuse the gas into the reaction space. Here, at least one of the first and second diffusion members may be rotated, but is not limited to this. The gas injection unit 30 may be connected to the remote plasma device 50. The gas injection unit 30 may be connected to the remote plasma device 50 to spray the first etching gas.

상기 가스 분사부(30)는 상기 제 2 식각 가스 공급부(60)와 연결될 수 있다. 상기 가스 분사부(30)는 상기 제 2 식각 가스 공급부(60)와 연결되어 상기 제 2 식각 가스를 분사할 수 있다. The gas injection unit 30 may be connected to the second etching gas supply unit 60. The gas injection unit 30 may be connected to the second etching gas supply unit 60 to spray the second etching gas.

상기 가스 분사부(30)는 상기 기판 안치부(20)에 대향되게 배치될 수 있다. 상기 가스 분사부(30)는 상기 기판 안치부(20)에 대향되게 배치되어 상기 반응 공간에 상기 원격 플라즈마 장치(50)로부터 분해된 제1 식각 가스를 분사 할 수 있다. 상기 가스 분사부(30)는 상기 반응 공간에 상기 원격 플라즈마 장치(50)로부터 분해된 상기 제 1 식각 가스를 균일하게 분사 할 수 있다. 상기 가스 분사부(30)는 상기 반응 공간에 상기 제 2 식각 가스 공급부(60)로부터 공급되는 상기 제 2 식각 가스를 분사할 수 있다.The gas injection unit 30 may be disposed opposite to the substrate placing unit 20 . The gas injection unit 30 is disposed opposite to the substrate placing unit 20 and can spray the first etching gas decomposed from the remote plasma device 50 into the reaction space. The gas injection unit 30 may uniformly spray the first etching gas decomposed from the remote plasma device 50 into the reaction space. The gas injection unit 30 may spray the second etching gas supplied from the second etching gas supply unit 60 into the reaction space.

상기 기판 안치부(20)는 상기 가스 분사부(30)에 대향되게 상기 챔버(100)의 하부에 배치될 수 있다. 상기 기판 안치부(20)는 상기 복수의 기판(10)을 안치시킬 수 있다. 상기 기판 안치부(20)는 상기 접지 전극(70)과 연결될 수 있다. 상기 기판 안치부(20)는 플라즈마가 형성되기 위해서 전극으로 사용될 수 있다.The substrate placing portion 20 may be disposed in the lower portion of the chamber 100 to face the gas injection portion 30 . The substrate placing unit 20 may place the plurality of substrates 10 . The substrate placing portion 20 may be connected to the ground electrode 70 . The substrate seating portion 20 may be used as an electrode to form plasma.

상기 제 1 식각 가스 공급부(40)는 상기 원격 플라즈마 장치(50)에 연결될 수 있다. 상기 제 1 식각 가스 공급부(40)는 상기 원격 플라즈마 장치(50)에 연결되어 제1 식각 가스를 공급할 수 있다. The first etching gas supply unit 40 may be connected to the remote plasma device 50. The first etching gas supply unit 40 may be connected to the remote plasma device 50 to supply first etching gas.

상기 원격 플라즈마 장치(50)는 상기 가스 분사부(30)와 연결될 수 있다. 상기 원격 플라즈마 장치(50)는 상기 제 1 식각 가스 공급부(40)와 연결되어 상기 제 1 식각 가스 공급부(40)에서 공급되는 상기 제 1 식각 가스를 플라즈마로 분해할 수 있다. 상기 원격 플라즈마 장치(50)로부터 분해된 상기 제 1 식각 가스는 상기 챔버(100)의 반응 공간 내부로 공급되어 상기 기판(10) 상에 분사될 수 있다. 상기 원격 플라즈마 장치(50)는 도파관(90)과 연결될 수 있다. 상기 원격 플라즈마 장치(50)로부터 분해된 상기 제 1 식각 가스는 상기 도파관(90)을 통해 상기 가스 분사부(30)로 공급될 수 있다. The remote plasma device 50 may be connected to the gas injection unit 30. The remote plasma device 50 is connected to the first etching gas supply unit 40 and can decompose the first etching gas supplied from the first etching gas supply unit 40 into plasma. The first etching gas decomposed from the remote plasma device 50 may be supplied into the reaction space of the chamber 100 and sprayed on the substrate 10 . The remote plasma device 50 may be connected to the waveguide 90. The first etching gas decomposed from the remote plasma device 50 may be supplied to the gas injection unit 30 through the waveguide 90.

상기 제 2 식각 가스 공급부(60)는 상기 가스 분사부(30)와 연결될 수 있다. 상기 제 2 식각 가스 공급부(60)는 상기 제 2 식각 가스를 공급하고, 상기 제2 식각 가스는 상기 가스 분사부(30)를 통해 상기 반응 공간으로 분사될 수 있다. 상기 제 2 식각 가스는 상기 제 1 식각 가스와 동일할 수 있으나 이에 한정되지 않는다.The second etching gas supply unit 60 may be connected to the gas injection unit 30. The second etching gas supply unit 60 supplies the second etching gas, and the second etching gas may be injected into the reaction space through the gas injection unit 30. The second etching gas may be the same as the first etching gas, but is not limited thereto.

상기 접지 전극(70)은 상기 기판 안치부(20)와 연결될 수 있다. 상기 접지 전극(70)은 상기 기판 안치부(20)와 연결되어 플라즈마를 발생시키는 전극으로 사용될 수 있다.The ground electrode 70 may be connected to the substrate placing portion 20 . The ground electrode 70 is connected to the substrate placing portion 20 and can be used as an electrode to generate plasma.

상기 RF 전극(80)은 상기 가스 분사부(30)와 연결될 수 있다. 상기 RF 전극(80)은 상기 가스 분사부(30)와 전기적으로 접속되어 상기 가스 분사부(30)에 고주파 전원을 공급할 수 있다. The RF electrode 80 may be connected to the gas injection unit 30. The RF electrode 80 is electrically connected to the gas injection unit 30 and can supply high-frequency power to the gas injection unit 30.

상기 접지 전극(70)과 상기 RF 전극(80)은 서로 위치를 바꾸어 형성될 수 있다. 즉, 상기 접지 전극(70)은 상기 가스 분사부(30)에 연결되고, 상기 RF 전극(80)은 상기 기판 안치부(20)에 연결될 수 있다.The ground electrode 70 and the RF electrode 80 may be formed by changing their positions. That is, the ground electrode 70 may be connected to the gas injection unit 30, and the RF electrode 80 may be connected to the substrate placing unit 20.

상기 기판 안치부(20)의 배면 및 측면을 전기적으로 절연하기 위해서 절연부(미도시)가 상기 기판 안치부(20) 하부에 배치될 수 있다. 이와 같은, 상기 절연부(미도시)는 반응공간에서 발생되는 플라즈마의 밀도를 높이고, 하부 방전이 발생하지 않도록 세라믹 재질 또는 테프론(Teflon) 재질로 형성될 수 있으며, 바람직하게는 테프론 재질로 형성되는 것이 바람직하다. 여기서, 테프론 재질의 상기 절연부(미도시)는 세라믹 대비 유전율이 높기 때문에 낮은 두께(예를 들어, 40mm 이하)로 높은 절연 효과를 기대할 수 있고, 식각 가스에 반응성이 없으므로 상기 기판 안치부(20)의 처짐을 최소화할 수 있다.In order to electrically insulate the back and side surfaces of the substrate seating portion 20, an insulating portion (not shown) may be disposed below the substrate seating portion 20. As such, the insulating portion (not shown) may be made of ceramic material or Teflon material to increase the density of plasma generated in the reaction space and prevent bottom discharge from occurring, and is preferably made of Teflon material. It is desirable. Here, the insulating part (not shown) made of Teflon has a higher dielectric constant compared to ceramic, so a high insulating effect can be expected with a low thickness (for example, 40 mm or less), and is not reactive to etching gas, so the substrate holding part (20) ) can be minimized.

상기 접지 전극(70)과 상기 RF 전극(80)이 형성되어 반응성 이온 에칭(Reactive ion etching) 반응이 상기 챔버(100) 내부에서 형성될 수 있다. 반응성 이온 에칭 반응이 상기 챔버(100) 내부에서 형성됨에 따라서 상기 가스 분사부(30)에서 분사된 가스가 플라즈마에 의해 분해되어 상기 기판 안치부(20) 상의 상기 기판(10)으로 가속되어 식각 속도가 증가될 수 있다. The ground electrode 70 and the RF electrode 80 are formed so that a reactive ion etching reaction can be formed inside the chamber 100. As a reactive ion etching reaction is formed inside the chamber 100, the gas injected from the gas injection unit 30 is decomposed by plasma and accelerated to the substrate 10 on the substrate placing unit 20, thereby increasing the etching rate. may increase.

도 3은 본 발명의 일 실시 예에 따른 기판 처리 방법의 가스 분사 순서를 개략적으로 나타내는 도면이고, 도 4는 본 발명의 다른 실시 예에 따른 기판 처리 방법의 가스 분사 순서를 개략적으로 나타내는 도면이며, 도 5는 본 발명의 또 다른 실시 예에 따른 기판 처리 방법의 가스 분사 순서를 개략적으로 나타내는 도면이다.Figure 3 is a diagram schematically showing the gas injection sequence of a substrate processing method according to an embodiment of the present invention, and Figure 4 is a diagram schematically showing the gas injection sequence of a substrate processing method according to another embodiment of the present invention. Figure 5 is a diagram schematically showing a gas injection sequence in a substrate processing method according to another embodiment of the present invention.

도 3 내지 도 5를 참고하여 설명하면, 상기 제 1 식각 가스가 상기 원격 플라즈마 장치(50)에 공급되고, 상기 원격 플라즈마 장치(50)는 원격 플라즈마를 생성하고, 상기 제 1 식각 가스는 상기 원격 플라즈마 장치(50)에서 생성된 원격 플라즈마에 의해서 해리될 수 있다. 상기 제 1 식각 가스가 원격 플라즈마에 의해 해리된 후에 상기 가스 분사부(30)를 통해 상기 반응 공간으로 분사되어 식각 공정이 수행될 수 있다. 상기 제1 식각 가스의 공급 공정 및 상기 원격 플라즈마의 생성 공정은 동일한 기간 동안 수행될 수 있다. 3 to 5, the first etching gas is supplied to the remote plasma device 50, the remote plasma device 50 generates remote plasma, and the first etching gas is supplied to the remote plasma device 50. It may be dissociated by remote plasma generated in the plasma device 50. After the first etching gas is dissociated by remote plasma, it may be injected into the reaction space through the gas injection unit 30 to perform an etching process. The first etching gas supply process and the remote plasma generation process may be performed during the same period of time.

상기 제 2 식각 가스 공급부(60)로부터 공급된 상기 제 2 식각 가스는 상기 가스 분사부(30)를 통해 상기 반응 공간으로 분사될 수 있다. 상기 제 2 식각 가스는 상기 반응 공간으로 분사된 후 챔버 내 플라즈마에 의해 해리된 후 식각 공정이 수행될 수 있다. 상기 제2 식각 가스의 공급 공정 및 상기 챔버 내 플라즈마의 생성 공정은 동일한 기간 동안 수행될 수 있다. The second etching gas supplied from the second etching gas supply unit 60 may be injected into the reaction space through the gas injection unit 30. The second etching gas may be injected into the reaction space and dissociated by plasma within the chamber, and then an etching process may be performed. The process of supplying the second etching gas and the process of generating plasma within the chamber may be performed during the same period of time.

이때, 도 3과 같이, 상기 제1 식각 가스의 공급 공정, 상기 원격 플라즈마의 생성 공정, 상기 제2 식각 가스의 공급 공정 및 상기 챔버 내 플라즈마의 생성 공정을 동일한 기간 동안 동시에 수행할 수 있다. 도 3의 경우 상기 제 1 식각 가스와 상기 제 2 식각 가스는 동시에 공급될 수 있다. 또한, 도 3의 경우, 상기 원격 플라즈마 장치(50)에서 플라즈마를 형성하는 공정과 상기 제 2 식각 가스를 해리시키는 챔버 내 플라즈마를 형성하는 공정은 동시에 수행될 수 있다. At this time, as shown in FIG. 3, the first etching gas supply process, the remote plasma generation process, the second etching gas supply process, and the plasma generation process within the chamber may be performed simultaneously during the same period. In the case of FIG. 3, the first etching gas and the second etching gas may be supplied simultaneously. In addition, in the case of FIG. 3, the process of forming plasma in the remote plasma device 50 and the process of forming plasma in the chamber for dissociating the second etching gas may be performed simultaneously.

또는, 도 4와 같이, 상기 제1 식각 가스의 공급 공정 및 상기 원격 플라즈마의 생성 공정을 동시에 먼저 시작하고 동일한 기간 동안 수행하고, 상기 제2 식각 가스의 공급 공정 및 상기 챔버 내 플라즈마의 생성 공정을 상기 제1 식각 가스의 공급 공정 및 상기 원격 플라즈마의 생성 공정보다 늦게 시작하고, 상기 제2 식각 가스의 공급 공정 및 상기 챔버 내 플라즈마의 생성 공정을 동일한 기간 동안 수행할 수 있다. 따라서, 도 4의 경우, 상기 제 2 식각 가스는 상기 제 1 식각 가스의 분사가 종료되기 전에 분사되어, 소정 기간 동안 상기 제1 식각 가스와 상기 제2 식각 가스에 의한 식각이 동시에 수행될 수 있다. 또한, 도 4의 경우 상기 원격 플라즈마 장치(50)에서 플라즈마를 형성하는 것이 종료되기 전에 상기 제 2 식각 가스를 해리 시키는 챔버 플라즈마가 형성될 수 있다.Alternatively, as shown in FIG. 4, the first etching gas supply process and the remote plasma generation process are started simultaneously and performed for the same period, and the second etching gas supply process and the plasma generation process in the chamber are performed. The first etching gas supply process and the remote plasma generation process may start later, and the second etching gas supply process and the plasma generation process within the chamber may be performed during the same period. Therefore, in the case of FIG. 4, the second etching gas is injected before the injection of the first etching gas ends, so that etching by the first etching gas and the second etching gas can be performed simultaneously for a predetermined period of time. . Additionally, in the case of FIG. 4 , a chamber plasma that dissociates the second etching gas may be formed before plasma formation in the remote plasma device 50 is completed.

또는, 도 5와 같이, 상기 제2 식각 가스의 공급 공정 및 상기 챔버 내 플라즈마의 생성 공정을 동시에 먼저 시작하고 동일한 기간 동안 수행하고, 상기 제1 식각 가스의 공급 공정 및 상기 원격 플라즈마의 생성 공정을 상기 제2 식각 가스의 공급 공정 및 상기 챔버 내 플라즈마의 생성 공정보다 늦게 시작하고, 상기 제1 식각 가스의 공급 공정 및 상기 원격 플라즈마의 생성 공정을 동일한 기간 동안 수행할 수 있다. 도 5의 경우, 상기 제 1 식각 가스는 상기 제 2 식각 가스의 분사가 종료되기 전에 분사되어, 소정 기간 동안 상기 제 1 식각 가스와 상기 제 2 식각 가스는 동시에 분사될 수 있다. 또한, 도 5의 경우, 상기 제 2 식각 가스에 가해진 챔버 내 플라즈마 형성이 종료되기 전에 상기 원격 플라즈마 장치(50)에서 플라즈마가 형성될 수 있어, 소정 기간 동안 상기 원격 플라즈마 장치(50)에서 플라즈마를 형성하는 것과 상기 제 2 식각 가스를 해리시키는 챔버 내 플라즈마를 형성하는 것이 동시에 일어날 수 있다. Alternatively, as shown in FIG. 5, the second etching gas supply process and the plasma generation process within the chamber are started simultaneously and performed for the same period, and the first etching gas supply process and the remote plasma generation process are performed. The second etching gas supply process and the plasma generation process within the chamber may be started later than the first etching gas supply process and the remote plasma generation process may be performed during the same period of time. In the case of FIG. 5, the first etching gas is injected before the injection of the second etching gas ends, and the first etching gas and the second etching gas may be injected simultaneously for a predetermined period of time. In addition, in the case of FIG. 5, plasma may be formed in the remote plasma device 50 before the plasma formation in the chamber applied to the second etching gas is terminated, so that plasma may be generated in the remote plasma device 50 for a predetermined period of time. Forming and forming a plasma in the chamber that dissociates the second etch gas may occur simultaneously.

상기 기판(10)을 식각하는 공정은 반복하여 수행될 수 있다. 상기 기판(10)을 식각하는 공정은 반복하여 수행되어 원하는 두께를 식각할 수 있을 때까지 식각 공정이 이루어 질 수 있다.The process of etching the substrate 10 may be performed repeatedly. The process of etching the substrate 10 may be performed repeatedly until the desired thickness can be etched.

상기 제 1 및 제2 식각 가스가 상기 챔버(100) 내부로 주입되기 전에 비활성 기체가 상기 챔버(100) 내부로 분사될 수 있다. 상기 비활성 기체는 아르곤(Ar), 헬륨(He) 등을 포함할 수 있다. Before the first and second etching gases are injected into the chamber 100, an inert gas may be injected into the chamber 100. The inert gas may include argon (Ar), helium (He), etc.

도 6은 본 발명의 일 실시 예에 따른 기판 처리 방법을 나타내는 순서도이고, 도 7은 본 발명의 다른 실시 예에 따른 기판 처리 방법을 나타내는 순서도이며, 도 8은 본 발명의 또 다른 실시 예에 따른 기판 처리 방법을 나타내는 순서도이다.FIG. 6 is a flowchart showing a substrate processing method according to an embodiment of the present invention, FIG. 7 is a flowchart showing a substrate processing method according to another embodiment of the present invention, and FIG. 8 is a flowchart showing a substrate processing method according to another embodiment of the present invention. This is a flowchart showing the substrate processing method.

도 6 내지 도 8을 참조하여 설명하면, 본 발명의 실시 예에 따른 기판 처리 방법은 기판(10)을 챔버(100) 내부로 이송시켜 기판 안치부(20)에 안치시키는 제1 공정; 상기 챔버(100)에 연결된 원격 플라즈마 장치(50)에 제 1 식각 가스를 주입하는 제2 공정; 상기 원격 플라즈마 장치(50)에서 상기 제 1 식각 가스(200)를 해리시키는 제3 공정; 해리된 상기 제 1 식각 가스를 상기 기판(10) 상에 분사하는 제4 공정; 상기 챔버(100)에 연결된 가스 분사부(30)에서 제 2 식각 가스(300)를 상기 기판(10) 상으로 분사하는 제5 공정; 및 분사한 상기 제 2 식각 가스(300)에 플라즈마를 가해서 상기 제 2 식각 가스를 해리시키는 제6 공정을 포함하여 상기 기판(10) 상에 형성된 박막을 식각하는 것을 포함할 수 있다.6 to 8 , the substrate processing method according to an embodiment of the present invention includes a first process of transporting the substrate 10 into the chamber 100 and placing it in the substrate placing unit 20; a second process of injecting a first etching gas into the remote plasma device 50 connected to the chamber 100; a third process of dissociating the first etching gas 200 from the remote plasma device 50; a fourth process of spraying the dissociated first etching gas onto the substrate 10; A fifth process of spraying a second etching gas 300 onto the substrate 10 from a gas injection unit 30 connected to the chamber 100; And a sixth process of dissociating the second etching gas by applying plasma to the sprayed second etching gas 300 may include etching the thin film formed on the substrate 10.

도 6과 같이, 상기 제2 공정, 상기 제3 공정, 및 상기 제4 공정을 순서대로 수행하는 것과 동시에 상기 제5 공정 및 제6 공정을 순서대로 수행할 수 있다. 이때, 상기 제2 공정과 상기 제5공정은 동시에 수행될 수 있고, 상기 제4 공정과 상기 제6 공정도 동시에 수행될 수 있다. As shown in Figure 6, the second process, the third process, and the fourth process can be performed in order, and the fifth process and the sixth process can be performed in order. At this time, the second process and the fifth process may be performed simultaneously, and the fourth process and the sixth process may also be performed simultaneously.

도 7과 같이, 상기 제2 공정, 상기 제3 공정, 및 상기 제4 공정을 순서대로 수행하고, 상기 제5 공정 및 제6 공정을 순서대로 수행할 수 있다. 이때, 상기 제2 공정을 시작한 후 상기 제2 공정이 종료되기 전에 상기 제5 공정을 시작할 수 있고, 상기 제4 공정을 시작한 후 상기 제4 공정이 종료되기 전에 상기 제6 공정을 시작할 수 있다.As shown in FIG. 7, the second process, the third process, and the fourth process may be performed in order, and the fifth process and the sixth process may be performed in order. At this time, the fifth process may be started after starting the second process but before the second process ends, and the sixth process may be started after starting the fourth process but before the fourth process ends.

도 8과 같이, 상기 제5 공정 및 제6 공정을 순서대로 수행하고, 상기 제2 공정, 상기 제3 공정, 및 상기 제4 공정을 순서대로 수행할 수 있다. 이때, 상기 제5 공정을 시작한 후 상기 제5 공정이 종료되기 전에 상기 제2 공정을 시작할 수 있고, 상기 제6 공정을 시작한 후 상기 제6 공정이 종료되기 전에 상기 제4 공정을 시작할 수 있다. As shown in FIG. 8, the fifth process and the sixth process may be performed in order, and the second process, the third process, and the fourth process may be performed in that order. At this time, the second process may be started after starting the fifth process but before the fifth process ends, and the fourth process may be started after starting the sixth process but before the sixth process ends.

상기 제 1 식각 가스는 삼불화질소(NF3) 를 포함할 수 있으나 이에 한정되지 아니하고, 상기 기판(10)에 형성된 박막을 식각할 수 있는 식각성을 가지고 있는 물질을 포함할 수 있다. 상기 제 2 식각 가스는 삼불화질소(NF3)을 포함할 수 있고, 상기 제 2 식각 가스는 상기 제 1 식각 가스와 동일한 가스를 포함할 수 있다. 상기 제 2 식각 가스가 상기 제 1 식각 가스와 동일한 가스를 포함하는 경우 상기 제 1 식각 가스 공급부(40)에서 상기 제 1 식각 가스 및 상기 제 2 식각 가스가 분사될 수 있다. The first etching gas may include nitrogen trifluoride (NF 3 ), but is not limited thereto, and may include a material having etching properties that can etch the thin film formed on the substrate 10. The second etching gas may include nitrogen trifluoride (NF 3 ), and the second etching gas may include the same gas as the first etching gas. When the second etching gas includes the same gas as the first etching gas, the first etching gas and the second etching gas may be sprayed from the first etching gas supply unit 40.

상기 기판(10)을 식각하는 공정 온도는 80℃ 내지 100℃인 것을 포함할 수 있다. 상기 공정 온도가 80℃ 이하인 경우에는 상기 기판(10) 상에 형성된 박막의 식각률이 저하될 수 있고, 상기 공정 온도가 100℃ 이상인 경우에는 상기 기판(10) 상에 형성된 소자의 온도가 상승하여 상기 기판(10) 상에 형성된 소자가 손상될 수 있다.The process temperature for etching the substrate 10 may be 80°C to 100°C. If the process temperature is 80°C or lower, the etch rate of the thin film formed on the substrate 10 may decrease, and if the process temperature is 100°C or higher, the temperature of the device formed on the substrate 10 may increase. Devices formed on the substrate 10 may be damaged.

상기 기판(10)을 식각하는 공정은 물리적 식각과 화학적 식각이 동시에 수행될 수 있다. 상기 원격 플라즈마 장치(50)를 통해 해리된 상기 제1 식각 가스는 상기 기판(10) 상에 형성된 박막과 화학적 반응을 일으켜서 상기 박막을 상기 기판(10)으로부터 이탈시킴으로써 상기 기판(10) 상에 형성된 박막을 화학적으로 식각할 수 있다. 또한, 상기 RF 전극(80)과 상기 접지 전극(70)를 통해 해리된 상기 제 1 식각 가스 및 상기 제 2 식각 가스가 상기 기판(10)으로 충돌하는 속도를 향상시켜 상기 기판(10) 상에 형성된 박막을 식각하는 물리적 식각을 수행할 수 있다.The process of etching the substrate 10 may include physical etching and chemical etching simultaneously. The first etching gas dissociated through the remote plasma device 50 causes a chemical reaction with the thin film formed on the substrate 10, causing the thin film to separate from the substrate 10, thereby forming the thin film formed on the substrate 10. Thin films can be chemically etched. In addition, the speed at which the first etching gas and the second etching gas dissociated through the RF electrode 80 and the ground electrode 70 collide with the substrate 10 is improved to increase the collision speed on the substrate 10. Physical etching can be performed to etch the formed thin film.

상기 기판(10) 상에 증착되어 식각되는 박막은 질화 실리콘(SiNx)을 포함할 수 있으나 이에 한정되지 않는다. 상기 기판(10) 상에 증착되어 식각되는 박막이 질화 실리콘(SiNx)인 경우에 삼불화질소(NF3)를 포함하는 상기 제 1 식각 가스(200)와 반응하여 식각이 이루어 질 수 있고, 식각 효율이 향상될 수 있다.The thin film deposited and etched on the substrate 10 may include, but is not limited to, silicon nitride (SiN x ). When the thin film deposited and etched on the substrate 10 is silicon nitride (SiN x ), etching may occur by reacting with the first etch gas 200 containing nitrogen trifluoride (NF 3 ), Etching efficiency can be improved.

도 9는 본 발명을 종래와 비교한 식각 속도에 대한 결과를 나타내는 그래프이다.Figure 9 is a graph showing the results of the etching speed comparing the present invention with the prior art.

도 9를 참고하여 설명하면, 종래 원격 플라즈마를 이용하여 식각 공정을 수행하였을 때의 식각 속도와 본 발명에 따라 식각 공정을 수행하였을 때 식각 속도를 비교할 수 있다. 종래의 경우에 비해서 본 발명의 식각 속도가 33% 내지 35% 향상되었음을 확인할 수 있다. 본 발명에 따라 식각 속도가 향상되는 경우 식각 효율이 향상될 수 있고, 식각 속도가 향상되기 때문에 상기 기판(10) 상에 형성된 소자의 온도가 상승하여 소자가 손상되는 것을 줄일 수 있다.If explained with reference to FIG. 9, the etching rate when the etching process is performed using a conventional remote plasma and the etching rate when the etching process is performed according to the present invention can be compared. It can be seen that the etching speed of the present invention is improved by 33% to 35% compared to the conventional case. When the etching speed is improved according to the present invention, etching efficiency can be improved, and since the etching speed is improved, the temperature of the device formed on the substrate 10 increases, thereby reducing damage to the device.

도 10 및 도 11은 본 발명의 다른 실시 예에 따른 기판 처리 장치를 개략적으로 나타내는 도면이다.10 and 11 are diagrams schematically showing a substrate processing apparatus according to another embodiment of the present invention.

도 10 및 도 11을 참고하여 설명하면, 상기 원격 플라즈마 장치(50)는 복수개가 상기 가스 분사부(30)의 중심부로부터 대칭으로 배치되어 상기 가스 분사부(30)를 통해 분사되는 것을 포함할 수 있다. 상기 원격 플라즈마 장치(50)가 상기 가스 분사부(30)의 중심부로부터 대칭으로 배치되어 상기 가스 분사부(30)를 통해 분사되는 경우 식각 균일도가 상승될 수 있다. When described with reference to FIGS. 10 and 11, a plurality of remote plasma devices 50 may be arranged symmetrically from the center of the gas injection unit 30 and injected through the gas injection unit 30. there is. When the remote plasma device 50 is symmetrically disposed from the center of the gas injection unit 30 and sprays through the gas injection unit 30, etch uniformity can be increased.

상기 원격 플라즈마 장치(50)는 상기 가스 분사부(30) 상부의 서로 다른 위치에 배치된 복수개의 주입구를 포함할 수 있다. 상기 원격 플라즈마 장치(50)가 상기 가스 분사부(30) 상부의 서로 다른 위치에 배치된 복수개의 주입구를 포함하는 경우 식각 균일도가 상승될 수 있다.The remote plasma device 50 may include a plurality of injection holes disposed at different positions on the gas injection unit 30. When the remote plasma device 50 includes a plurality of injection holes disposed at different positions above the gas injection unit 30, etch uniformity can be increased.

도 12a 내지 도 12c는 본 발명의 또 다른 실시예에 따른 기판 처리 방법을 도시한 공정 단면도이다. 12A to 12C are cross-sectional process views showing a substrate processing method according to another embodiment of the present invention.

우선, 도 12a에서 알 수 있듯이, 기판(200) 상에 제1 절연층(210a)을 형성한다. First, as can be seen in FIG. 12A, a first insulating layer 210a is formed on the substrate 200.

상기 제1 절연층(210a)은 플라즈마 강화 원자층 증착법(Plasma Enhanced Atomic Layer Depotion)과 같은 원자층 증착법(Atomic Layer Depotion)을 이용하여 마스크 없이 상기 기판(200)의 상면 전체면 상에 형성한다. The first insulating layer 210a is formed on the entire upper surface of the substrate 200 without a mask using an atomic layer deposition method such as plasma enhanced atomic layer deposition.

상기 제1 절연층(210a)은 실리콘 질화물 또는 실리콘 산화물과 같은 실리콘계 절연물로 이루어질 수 있다. The first insulating layer 210a may be made of a silicon-based insulating material such as silicon nitride or silicon oxide.

상기 제1 절연층(210a)은 제1 두께(t1)를 가지도록 형성한다. The first insulating layer 210a is formed to have a first thickness t1.

다음, 도 12b에서 알 수 있듯이, 상기 제1 절연층(210a) 상에 제2 절연층(220)을 패턴 형성한다. Next, as can be seen in FIG. 12B, the second insulating layer 220 is patterned on the first insulating layer 210a.

상기 제2 절연층(220)은 플라즈마 강화 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition)과 같은 화학 기상 증착법(Chemical Vapor Deposition)을 이용하여 형성한다. 상기 제2 절연층(220)은 섀도우 마스크와 같은 마스크 패턴을 이용하여 상기 제1 절연층(210a) 상에 소정의 패턴을 가지도록 형성한다. The second insulating layer 220 is formed using a chemical vapor deposition method such as plasma enhanced chemical vapor deposition. The second insulating layer 220 is formed to have a predetermined pattern on the first insulating layer 210a using a mask pattern such as a shadow mask.

상기 제2 절연층(220)은 실리콘 질화물과 같은 실리콘계 절연물로 이루어질 수 있다. The second insulating layer 220 may be made of a silicon-based insulating material such as silicon nitride.

경우에 따라서, 상기 제2 절연층(220)은 투명한 유리 기판과 같은 대향 기판으로 이루어질 수도 있다. 이때, 상기 대향 기판은 소정의 투명 접착층을 이용하여 상기 제1 절연층(210a) 상에 부착될 수 있다. In some cases, the second insulating layer 220 may be made of an opposing substrate such as a transparent glass substrate. At this time, the counter substrate may be attached to the first insulating layer 210a using a predetermined transparent adhesive layer.

상기 제2 절연층(220)은 제2 두께(t2)를 가지도록 적층한다. 상기 제2 절연층(220)의 제2 두께(t2)는 상기 제1 절연층(210a)의 제1 두께(t1)보다 두껍게 형성한다. The second insulating layer 220 is laminated to have a second thickness t2. The second thickness t2 of the second insulating layer 220 is thicker than the first thickness t1 of the first insulating layer 210a.

다음, 도 12c에서 알 수 있듯이, 상기 제2 절연층(220)을 마스크로 하여 상기 제1 절연층(210a)에 대한 식각 공정을 수행한다. 그리하면, 상기 제2 절연층(220)에 의해 가려지지 않은 상기 제1 절연층(210a)의 일 부분은 식각 공정에 의해 제거되고, 상기 제2 절연층(220) 아래에 위치하여 상기 제2 절연층(220)에 의해 가려진 상기 제1 절연층(210a)의 다른 부분은 식각 공정에 의해 제거되지 않고 잔존하여, 원하는 제1 절연층(210)의 패턴이 얻어진다. Next, as can be seen in FIG. 12C, an etching process is performed on the first insulating layer 210a using the second insulating layer 220 as a mask. Then, a portion of the first insulating layer 210a that is not covered by the second insulating layer 220 is removed by an etching process, and is located under the second insulating layer 220 to form the second insulating layer 210a. The other portion of the first insulating layer 210a covered by the insulating layer 220 remains without being removed by the etching process, and the desired pattern of the first insulating layer 210 is obtained.

이와 같은 식각 공정에 의해 얻어진 상기 제1 절연층(210)은 상기 제2 절연층(220)과 동일한 패턴을 가지게 된다. The first insulating layer 210 obtained through this etching process has the same pattern as the second insulating layer 220.

상기 식각 공정을 수행할 때 마스크 역할을 하는 상기 제2 절연층(220)의 상면도 함께 식각될 수 있다. 이때, 상기 제1 절연층(210a)의 제1 두께(t1)보다 상기 제2 절연층(220)의 제2 두께(t2)가 두껍기 때문에, 상기 제1 절연층(210a)의 일 부분이 식각에 의해 완전히 제거된다 하여도 상기 제2 절연층(220)은 완전히 제거되지 않고 다만 그 두께가 줄어들 수 있다. 즉, 식각 공정 이후의 상기 제2 절연층(220)의 제3 두께(t3)는 식각 공정 이전의 상기 제2 절연층(220)의 제2 두께(t2)보다 얇게 될 수 있다. When performing the etching process, the upper surface of the second insulating layer 220, which serves as a mask, may also be etched. At this time, since the second thickness (t2) of the second insulating layer 220 is thicker than the first thickness (t1) of the first insulating layer (210a), a portion of the first insulating layer (210a) is etched. Even if completely removed, the second insulating layer 220 may not be completely removed and its thickness may be reduced. That is, the third thickness t3 of the second insulating layer 220 after the etching process may be thinner than the second thickness t2 of the second insulating layer 220 before the etching process.

다만, 반드시 그에 한정되는 것은 아니고, 상기 제2 절연층(220)이 투명한 유리 기판으로 이루어진 경우에는 식각 공정에 의해서 상기 제2 절연층(220)의 두께가 줄어들지 않고 따라서 식각 공정 이후의 상기 제2 절연층(220)의 제3 두께(t3)는 식각 공정 이전의 상기 제2 절연층(220)의 제2 두께(t2)와 동일할 수 있다. However, it is not necessarily limited thereto, and if the second insulating layer 220 is made of a transparent glass substrate, the thickness of the second insulating layer 220 is not reduced by the etching process, and therefore, the second insulating layer 220 after the etching process is not limited to this. The third thickness t3 of the insulating layer 220 may be the same as the second thickness t2 of the second insulating layer 220 before the etching process.

상기 식각 공정은 전술한 다양한 기판 처리 장치를 이용한 식각 공정을 통해 수행할 수 있다. The etching process can be performed through an etching process using the various substrate processing devices described above.

이와 같이 본 발명의 또 다른 실시예에 따르면, 원자층 증착법(Atomic Layer Depotion)을 이용하여 증착한 상기 제1 절연층(210a)을 상기 제2 절연층(220)을 마스크로 이용하여 패턴 형성함으로써 별도의 섀도우 마스크 없이도 상기 제1 절연층(210) 패턴을 얻을 수 있는 장점이 있다. According to another embodiment of the present invention, the first insulating layer 210a deposited using atomic layer deposition is patterned using the second insulating layer 220 as a mask. There is an advantage in that the pattern of the first insulating layer 210 can be obtained without a separate shadow mask.

상기 제1 절연층(210) 패턴을 얻기 위해서 전술한 도 12a 공정에서 섀도우 마스크를 이용하여 원자층 증착법으로 기판(200) 상에 제1 절연층(210) 패턴을 바로 형성하는 것도 가능하다. 그러나, 이와 같이 원자층 증착법으로 형성한 제1 절연층(210) 패턴은 스텝 커버리지(step coverage) 특성이 우수하기 때문에 섀도우 마스크 아래 영역으로 상기 제1 절연층(210) 패턴이 침투할 수 있어서 소위 섀도우 효과(shadow effect)가 발생하여 정밀한 제1 절연층(210) 패턴을 얻지 못하는 문제점이 있다. In order to obtain the first insulating layer 210 pattern, it is also possible to directly form the first insulating layer 210 pattern on the substrate 200 by atomic layer deposition using a shadow mask in the process of FIG. 12a described above. However, since the first insulating layer 210 pattern formed by the atomic layer deposition method has excellent step coverage characteristics, the first insulating layer 210 pattern can penetrate into the area under the shadow mask, so-called. There is a problem in that a precise first insulating layer 210 pattern cannot be obtained due to a shadow effect.

그에 반하여, 본 발명의 또 다른 실시예에서는, 전술한 도 12a에서와 같이 마스크 없이 기판(200)의 상면 전체 상에 제1 절연층(210a)을 형성한 후 전술한 도 12c에서와 같이 제2 절연층(220) 패턴을 마스크로 한 식각 공정을 통해서 상기 제1 절연층(210a)을 패턴 형성하기 때문에 최종적으로 얻어지는 상기 제1 절연층(210)이 원하는 정밀한 패턴을 가지게 된다. 이때, 상기 제2 절연층(220)은 스텝 커버리지 특성이 우수하지 않은 화학 기상 증착법으로 형성하기 때문에 도 12b 공정에서 상기 제2 절연층(220) 패턴을 형성할 때 섀도우 효과가 발생하지 않아서 정밀한 제2 절연층(220) 패턴을 얻을 수 있고, 그와 같은 정밀한 제2 절연층(220) 패턴을 마스크로 이용하여 도 12c 공정에서 식각 공정을 통해 제1 절연층(210a)을 패턴 형성하기 때문에, 얻어지는 제1 절연층(210) 패턴 또한 정밀하게 된다. 상기 제2 절연층(220)을 투명한 유리 기판으로 이용한 경우에도 마찬가지로 정밀한 제1 절연층(210) 패턴이 얻어질 수 있다. On the other hand, in another embodiment of the present invention, after forming the first insulating layer 210a on the entire upper surface of the substrate 200 without a mask as shown in FIG. 12A, the second insulating layer 210a is formed as shown in FIG. 12C described above. Since the first insulating layer 210a is patterned through an etching process using the insulating layer 220 pattern as a mask, the finally obtained first insulating layer 210 has a desired precise pattern. At this time, since the second insulating layer 220 is formed using a chemical vapor deposition method that does not have excellent step coverage characteristics, a shadow effect does not occur when forming the pattern of the second insulating layer 220 in the process of FIG. 12b, thereby ensuring precise manufacturing. Since a pattern of two insulating layers 220 can be obtained and the first insulating layer 210a is patterned through an etching process in the process of FIG. 12C using such a precise pattern of the second insulating layer 220 as a mask, The pattern of the obtained first insulating layer 210 is also precise. Even when the second insulating layer 220 is used as a transparent glass substrate, a similarly precise pattern of the first insulating layer 210 can be obtained.

도 13a 내지 도 13d는 본 발명의 일 실시예에 따른 유기 발광 소자의 제조 방법을 도시한 공정 단면도이다. Figures 13a to 13d are cross-sectional process views showing a method of manufacturing an organic light-emitting device according to an embodiment of the present invention.

우선, 도 13a에서 알 수 있듯이, 기판(300) 상에 배리어층(310)을 형성하고, 상기 배리어층(310) 상에 소자층(400)을 형성한다. First, as can be seen in FIG. 13A, a barrier layer 310 is formed on the substrate 300, and a device layer 400 is formed on the barrier layer 310.

상기 배리어층(310)은 SiO, SiN, Al2O3와 같은 무기절연물로 이루어질 수 있다. 상기 배리어층(310)은 원자층 증착법으로 형성할 수도 있고 화학적 기상 증착법으로 형성할 수도 있다. The barrier layer 310 may be made of an inorganic insulating material such as SiO, SiN, or Al 2 O 3 . The barrier layer 310 may be formed by atomic layer deposition or chemical vapor deposition.

상기 소자층(400)은 박막 트랜지스터(410), 발광소자(420), 배선층(430), 및 보호층(440)을 포함하여 이루어진다. The device layer 400 includes a thin film transistor 410, a light emitting device 420, a wiring layer 430, and a protective layer 440.

상기 박막 트랜지스터(410)는 게이트 전극, 액티브층, 소스 전극, 및 드레인 전극을 포함하여 이루어지며, 당업계에 공지된 다양한 형태로 이루어질 수 있다. The thin film transistor 410 includes a gate electrode, an active layer, a source electrode, and a drain electrode, and may be formed in various forms known in the art.

상기 발광 소자(420)는 상기 보호층(440) 상에 형성되어 있다. 상기 발광 소자(420)는 상기 박막 트랜지스터(410)와 연결되어 상기 박막 트랜지스터(410)의 구동에 의해 소정의 광을 발광하도록 구비된다. 이를 위해서, 상기 보호층(440)에는 콘택홀이 구비되어 있어, 상기 콘택홀을 통해서 상기 발광 소자(420)가 상기 박막 트랜지스터(410)와 연결될 수 있다. The light emitting device 420 is formed on the protective layer 440. The light emitting device 420 is connected to the thin film transistor 410 and is provided to emit a predetermined amount of light by driving the thin film transistor 410. For this purpose, the protective layer 440 is provided with a contact hole, and the light emitting device 420 can be connected to the thin film transistor 410 through the contact hole.

상기 발광 소자(420)는 상기 박막 트랜지스터(410)와 전기적으로 연결되는 애노드 전극, 상기 애노드 전극 상에 구비된 유기 발광층, 및 상기 유기 발광층 상에 구비된 캐소드 전극을 포함하여 이루어진다. The light emitting device 420 includes an anode electrically connected to the thin film transistor 410, an organic light emitting layer provided on the anode electrode, and a cathode electrode provided on the organic light emitting layer.

상기 배선층(430)은 상기 박막 트랜지스터(410)와 연결되어 있다. 상기 배선층(430)을 통해서 상기 박막 트랜지스터(410)에 소정의 신호가 인가될 수 있다. 상기 배선층(430)은 외부의 회로 소자와 연결되기 때문에 상기 보호층(440)에 의해 가려지지 않고 외부로 노출되도록 형성될 수 있다. The wiring layer 430 is connected to the thin film transistor 410. A predetermined signal may be applied to the thin film transistor 410 through the wiring layer 430. Since the wiring layer 430 is connected to an external circuit element, it may be formed to be exposed to the outside without being obscured by the protective layer 440.

상기 보호층(440)은 상기 박막 트랜지스터(410) 상에 형성되어 상기 박막 트랜지스터(410)를 보호한다. 상기 보호층(440)은 실리콘 산화물 또는 실리콘 질화물과 같은 실리콘계 절연물로 이루어질 수 있다. The protective layer 440 is formed on the thin film transistor 410 to protect the thin film transistor 410. The protective layer 440 may be made of a silicon-based insulating material such as silicon oxide or silicon nitride.

다음, 도 13b에서 알 수 있듯이, 상기 소자층(400) 상에 제1 패시베이션층(510a)을 형성한다. Next, as can be seen in FIG. 13B, a first passivation layer 510a is formed on the device layer 400.

상기 제1 패시베이션층(510a)은 플라즈마 강화 원자층 증착법(Plasma Enhanced Atomic Layer Depotion)과 같은 원자층 증착법(Atomic Layer Depotion)을 이용하여 마스크 없이 상기 기판(300)의 상면 전체면 상에 형성한다. 따라서, 상기 제1 패시베이션층(510a)은 상기 소자층(400) 및 상기 배리어층(310) 상에 형성되며, 상기 제1 패시베이션층(510a)에 의해서 상기 배선층(430)이 가려진다. The first passivation layer 510a is formed on the entire upper surface of the substrate 300 without a mask using an atomic layer deposition method such as plasma enhanced atomic layer deposition. Accordingly, the first passivation layer 510a is formed on the device layer 400 and the barrier layer 310, and the wiring layer 430 is covered by the first passivation layer 510a.

상기 제1 패시베이션층(510a)은 실리콘 질화물 또는 실리콘 산화물과 같은 실리콘계 절연물로 이루어질 수 있다. The first passivation layer 510a may be made of a silicon-based insulating material such as silicon nitride or silicon oxide.

상기 제1 패시베이션층(510a)은 제1 두께(t1)를 가지도록 형성한다. The first passivation layer 510a is formed to have a first thickness t1.

다음, 도 13c에서 알 수 있듯이, 상기 제1 패시베이션층(510a) 상에 제2 패시베이션층(520), 파티클 커버층(Particle Cover Layer)(600), 및 제3 패시베이션층(530)을 차례로 형성한다. Next, as can be seen in FIG. 13C, a second passivation layer 520, a particle cover layer 600, and a third passivation layer 530 are sequentially formed on the first passivation layer 510a. do.

상기 제2 패시베이션층(520)은 상기 제1 패시베이션층(510a) 상에 소정의 패턴으로 형성된다. 상기 제2 패시베이션층(520)은 플라즈마 강화 화학 기상 증착법과 같은 화학 기상 증착법을 이용하여 형성한다. 상기 제2 패시베이션층(520)은 섀도우 마스크와 같은 마스크 패턴을 이용하여 상기 제1 패시베이션층(510a) 상에 소정의 패턴을 가지도록 형성한다. 상기 제2 패시베이션층(520)은 실리콘 질화물과 같은 실리콘계 절연물로 이루어질 수 있다. The second passivation layer 520 is formed in a predetermined pattern on the first passivation layer 510a. The second passivation layer 520 is formed using a chemical vapor deposition method such as plasma enhanced chemical vapor deposition. The second passivation layer 520 is formed to have a predetermined pattern on the first passivation layer 510a using a mask pattern such as a shadow mask. The second passivation layer 520 may be made of a silicon-based insulating material such as silicon nitride.

상기 제2 패시베이션층(520)은 제2 두께(t2)를 가지도록 적층한다. 상기 제2 패시베이션층(520)의 제2 두께(t2)는 상기 제1 패시베이션층(510a)의 제1 두께(t1)보다 두껍게 형성한다. The second passivation layer 520 is laminated to have a second thickness t2. The second thickness t2 of the second passivation layer 520 is thicker than the first thickness t1 of the first passivation layer 510a.

상기 파티클 커버층(600)은 상기 제2 패시베이션층(520) 상에 소정의 패턴으로 형성된다. 상기 파티클 커버층(600)은 상기 제2 패시베이션층(520)과 동일한 패턴으로 형성될 수 있다. 상기 파티클 커버층(600)은 잉크젯 공정을 통해 형성될 수 있다. 상기 파티클 커버층(600)은 아크릴과 같은 유기 절연물로 이루어질 수 있다. 상기 파티클 커버층(600)은 상기 제1 패시베이션층(510a) 및 상기 제2 패시베이션층(520) 형성 공정시 발생할 수 있는 파티클을 가리는 역할을 한다. The particle cover layer 600 is formed in a predetermined pattern on the second passivation layer 520. The particle cover layer 600 may be formed in the same pattern as the second passivation layer 520. The particle cover layer 600 may be formed through an inkjet process. The particle cover layer 600 may be made of an organic insulating material such as acrylic. The particle cover layer 600 serves to block particles that may be generated during the process of forming the first passivation layer 510a and the second passivation layer 520.

상기 파티클 커버층(600)은 제3 두께(t3)를 가지도록 적층한다. 상기 파티클 커버층(600)의 제3 두께(t3)는 상기 제1 패시베이션층(510a)의 제1 두께(t1)보다 두껍게 형성한다. The particle cover layer 600 is laminated to have a third thickness t3. The third thickness t3 of the particle cover layer 600 is formed to be thicker than the first thickness t1 of the first passivation layer 510a.

상기 제3 패시베이션층(530)은 상기 파티클 커버층(600) 상에 소정의 패턴으로 형성된다. 상기 제3 패시베이션층(530)은 플라즈마 강화 화학 기상 증착법과 같은 화학 기상 증착법을 이용하여 형성한다. 상기 제3 패시베이션층(530)은 섀도우 마스크와 같은 마스크 패턴을 이용하여 상기 파티클 커버층(600) 상에 소정의 패턴을 가지도록 형성한다. 상기 제3 패시베이션층(530)은 상기 제2 패시베이션층(520) 및 상기 파티클 커버층(600)의 상면과 측면을 가리도록 패턴 형성될 수 있다. 상기 제3 패시베이션층(530)은 실리콘 질화물과 같은 실리콘계 절연물로 이루어질 수 있다.The third passivation layer 530 is formed in a predetermined pattern on the particle cover layer 600. The third passivation layer 530 is formed using a chemical vapor deposition method such as plasma enhanced chemical vapor deposition. The third passivation layer 530 is formed to have a predetermined pattern on the particle cover layer 600 using a mask pattern such as a shadow mask. The third passivation layer 530 may be patterned to cover the top and side surfaces of the second passivation layer 520 and the particle cover layer 600. The third passivation layer 530 may be made of a silicon-based insulating material such as silicon nitride.

상기 제3 패시베이션층(530)은 제4 두께(t4)를 가지도록 형성한다. 상기 제3 패시베이션층(530)의 제4 두께(t4)는 상기 제1 패시베이션층(510a)의 제1 두께(t1)보다 두껍게 형성한다. The third passivation layer 530 is formed to have a fourth thickness t4. The fourth thickness t4 of the third passivation layer 530 is thicker than the first thickness t1 of the first passivation layer 510a.

한편, 상기 파티클 커버층(600)은 생략될 수도 있고, 그 경우 상기 제3 패시베이션층(530)도 생략될 수 있다. Meanwhile, the particle cover layer 600 may be omitted, and in that case, the third passivation layer 530 may also be omitted.

상기 제2 패시베이션층(520), 상기 파티클 커버층(600), 및 상기 제3 패시베이션층(530)은 상기 소자층(400)을 구성하는 배선층(430)의 끝단 영역을 가리지 않도록 패턴 형성된다. The second passivation layer 520, the particle cover layer 600, and the third passivation layer 530 are patterned so as not to obscure the end area of the wiring layer 430 constituting the device layer 400.

다음, 도 13d에서 알 수 있듯이, 상기 제3 패시베이션층(530)을 마스크로 하여 상기 제1 패시베이션층(510a)에 대한 식각 공정을 수행한다. 그리하면, 상기 제3 패시베이션층(530)에 의해 가려지지 않은 상기 제1 패시베이션층(510a)의 일 부분은 식각 공정에 의해 제거되고, 상기 제3 패시베이션층(530) 아래에 위치하여 상기 제3 패시베이션층(530)에 의해 가려진 상기 제1 패시베이션층(510a)의 다른 부분은 식각 공정에 의해 제거되지 않고 잔존하여 원하는 제1 패시베이션층(510)의 패턴이 얻어지고, 그에 따라 상기 배선층(430)의 끝단 영역이 외부로 노출된다. 상기 외부로 노출되는 상기 배선층(430)의 끝단 영역은 외부의 회로 소자와 연결되는 패드 역할을 한다. Next, as can be seen in FIG. 13D, an etching process is performed on the first passivation layer 510a using the third passivation layer 530 as a mask. Then, a portion of the first passivation layer 510a that is not covered by the third passivation layer 530 is removed by an etching process, and is located below the third passivation layer 530 to form the third passivation layer 530. The other portion of the first passivation layer 510a hidden by the passivation layer 530 remains without being removed by the etching process, thereby obtaining the desired pattern of the first passivation layer 510, and thus the wiring layer 430 The end area of is exposed to the outside. The end area of the wiring layer 430 exposed to the outside serves as a pad connected to an external circuit element.

상기 식각 공정을 수행할 때 마스크 역할을 하는 상기 제3 패시베이션층(530)의 상면도 함께 식각될 수 있다. 이때, 상기 제1 패시베이션층(510a)의 제1 두께(t1)보다 상기 제3 패시베이션층(530)의 제4 두께(t4)가 두껍기 때문에, 상기 제1 패시베이션층(510a)의 일 부분이 식각에 의해 완전히 제거된다 하여도 상기 제3 패시베이션층(530)은 완전히 제거되지 않고 다만 그 두께가 줄어들 수 있다. 즉, 식각 공정 이후의 상기 제3 패시베이션층(530)의 제5 두께(t5)는 식각 공정 이전의 상기 제3 패시베이션층(530)의 제4 두께(t4)보다 얇게 될 수 있다. When performing the etching process, the upper surface of the third passivation layer 530, which serves as a mask, may also be etched. At this time, since the fourth thickness t4 of the third passivation layer 530 is thicker than the first thickness t1 of the first passivation layer 510a, a portion of the first passivation layer 510a is etched. Even if it is completely removed, the third passivation layer 530 may not be completely removed and its thickness may be reduced. That is, the fifth thickness t5 of the third passivation layer 530 after the etching process may be thinner than the fourth thickness t4 of the third passivation layer 530 before the etching process.

상기 식각 공정은 전술한 다양한 기판 처리 장치를 이용한 식각 공정을 통해 수행할 수 있다. The etching process can be performed through an etching process using the various substrate processing devices described above.

전술한 도 12a 내지 도 12c에 따른 실시예와 마찬가지로, 도 13a 내지 도 13d에 따른 실시예에서도, 원자층 증착법을 이용하여 증착한 상기 제1 패시베이션층(510a)을 상기 제3 패시베이션층(530)을 마스크로 이용한 식각 공정을 통해 패턴 형성함으로써 별도의 섀도우 마스크 없이도 정밀한 제1 패시베이션층(510) 패턴을 얻을 수 있다. Like the embodiment according to FIGS. 12A to 12C described above, in the embodiment according to FIGS. 13A to 13D, the first passivation layer 510a deposited using an atomic layer deposition method is formed by forming the third passivation layer 530. By forming a pattern through an etching process using as a mask, a precise first passivation layer 510 pattern can be obtained without a separate shadow mask.

한편, 전술한 도 13c 공정에서 상기 파티클 커버층(600)과 상기 제3 패시베이션층(530)을 생략한 경우에는, 전술한 도 13d 공정에서 상기 제2 패시베이션층(520)을 마스크로 하여 상기 제1 패시베이션층(510a)의 일 부분을 식각함으로써 원하는 제1 패시베이션층(510) 패턴을 얻으면서 상기 배선층(430)의 끝단 영역을 외부로 노출시킬 수 있다. 이 경우에는, 식각 공정 이후의 상기 제2 패시베이션층(520)의 두께는 식각 공정 이전의 상기 제2 패시베이션층(520)의 제2 두께(t2)보다 얇게 될 수 있다. Meanwhile, when the particle cover layer 600 and the third passivation layer 530 are omitted in the above-described process of FIG. 13c, the second passivation layer 520 is used as a mask in the process of FIG. 13d. 1 By etching a portion of the passivation layer 510a, the desired first passivation layer 510 pattern can be obtained and the end region of the wiring layer 430 can be exposed to the outside. In this case, the thickness of the second passivation layer 520 after the etching process may be thinner than the second thickness t2 of the second passivation layer 520 before the etching process.

도 14a 내지 도 14d는 본 발명의 다른 실시예에 따른 유기 발광 소자의 제조 방법을 도시한 공정 단면도이다. 14A to 14D are cross-sectional process views showing a method of manufacturing an organic light-emitting device according to another embodiment of the present invention.

우선, 도 14a에서 알 수 있듯이, 기판(300) 상에 배리어층(310)을 형성하고, 상기 배리어층(310) 상에 소자층(400)을 형성한다. First, as can be seen in FIG. 14A, a barrier layer 310 is formed on the substrate 300, and a device layer 400 is formed on the barrier layer 310.

도 14a에 따른 공정은 전술한 도 13a에 따른 공정과 동일하므로 반복 설명은 생략하기로 한다. Since the process according to FIG. 14A is the same as the process according to FIG. 13A described above, repeated description will be omitted.

다음, 도 14b에서 알 수 있듯이, 상기 소자층(400) 상에 제1 패시베이션층(510a), 제2 패시베이션층(520a), 제3 패시베이션층(530a), 제4 패시베이션층(540a), 및 제5 패시베이션층(550a)을 차례로 형성한다. Next, as can be seen in FIG. 14B, a first passivation layer 510a, a second passivation layer 520a, a third passivation layer 530a, a fourth passivation layer 540a, and The fifth passivation layer 550a is sequentially formed.

상기 제1 패시베이션층(510a), 상기 제2 패시베이션층(520a), 상기 제3 패시베이션층(530a), 상기 제4 패시베이션층(540a), 및 상기 제5 패시베이션층(550a) 각각은 마스크 없이 상기 기판(300)의 상면 전체면 상에 형성한다. 따라서, 상기 제1 내지 제5 패시베이션층(510a, 520a, 530a, 540a, 550a)은 상기 소자층(400) 및 상기 배리어층(310) 상에 형성되며, 상기 제1 내지 제5 패시베이션층(510a, 520a, 530a, 540a, 550a)에 의해서 상기 배선층(430)이 가려진다.Each of the first passivation layer 510a, the second passivation layer 520a, the third passivation layer 530a, the fourth passivation layer 540a, and the fifth passivation layer 550a is formed without a mask. It is formed on the entire upper surface of the substrate 300. Accordingly, the first to fifth passivation layers 510a, 520a, 530a, 540a, and 550a are formed on the device layer 400 and the barrier layer 310, and the first to fifth passivation layers 510a , 520a, 530a, 540a, 550a), the wiring layer 430 is covered.

상기 제1 내지 제5 패시베이션층(510a, 520a, 530a, 540a, 550a)은 플라즈마 강화 원자층 증착법과 같은 원자층 증착법을 이용하여 형성할 수 있지만, 플라즈마 강화 화학 기상 증착법과 같은 화학 기상 증착법을 이용하여 형성할 수도 있다. The first to fifth passivation layers 510a, 520a, 530a, 540a, and 550a may be formed using an atomic layer deposition method such as plasma enhanced atomic layer deposition, but may be formed using a chemical vapor deposition method such as plasma enhanced chemical vapor deposition. It can also be formed.

상기 제1 내지 제5 패시베이션층(510a, 520a, 530a, 540a, 550a)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산화 질화물과 같은 실리콘계 절연물로 이루어질 수 있다. The first to fifth passivation layers 510a, 520a, 530a, 540a, and 550a may be made of a silicon-based insulating material such as silicon nitride, silicon oxide, or silicon oxynitride.

상기 제1 내지 제5 패시베이션층(510a, 520a, 530a, 540a, 550a)은 서로 동일한 물질로 이루어질 수도 있고, 서로 상이한 물질로 이루어질 수도 있다. The first to fifth passivation layers 510a, 520a, 530a, 540a, and 550a may be made of the same material or may be made of different materials.

상기 제1 내지 제5 패시베이션층(510a, 520a, 530a, 540a, 550a) 중 일부가 생략될 수도 있다. 즉, 상기 제2 내지 제5 패시베이션층(520a, 530a, 540a, 550a) 중에서 적어도 하나의 층은 생략될 수 있다. 또한, 상기 제5 패시베이션층(550a) 상에 적어도 하나의 패시베이션층이 추가로 형성될 수도 있다. Some of the first to fifth passivation layers 510a, 520a, 530a, 540a, and 550a may be omitted. That is, at least one layer among the second to fifth passivation layers 520a, 530a, 540a, and 550a may be omitted. Additionally, at least one passivation layer may be additionally formed on the fifth passivation layer 550a.

다음, 도 14c에서 알 수 있듯이, 상기 제5 패시베이션층(550a) 상에 접착층(700)을 형성하고 상기 접착층(700) 상에 대향 기판(800)을 접착시킨다. Next, as can be seen in FIG. 14C, an adhesive layer 700 is formed on the fifth passivation layer 550a and the opposing substrate 800 is adhered on the adhesive layer 700.

상기 접착층(700) 및 상기 대향 기판(800)은 상기 소자층(400)을 구성하는 배선층(430)의 끝단 영역을 가리지 않도록 형성한다. The adhesive layer 700 and the opposing substrate 800 are formed so as not to obscure the end area of the wiring layer 430 constituting the device layer 400.

상기 접착층(700)은 투명한 접착물질로 이루어질 수 있고, 상기 대향 기판(800)은 투명한 유리로 이루어질 수 있다. The adhesive layer 700 may be made of a transparent adhesive material, and the counter substrate 800 may be made of transparent glass.

다음, 도 14d에서 알 수 있듯이, 상기 대향 기판(800)을 마스크로 하여 상기 제1 내지 제5 패시베이션층(510a, 520a, 530a, 540a, 550a)에 대한 식각 공정을 수행한다. Next, as can be seen in FIG. 14D, an etching process is performed on the first to fifth passivation layers 510a, 520a, 530a, 540a, and 550a using the opposing substrate 800 as a mask.

그리하면, 상기 대향 기판(800)에 의해 가려지지 않은 상기 제1 내지 제5 패시베이션층(510a, 520a, 530a, 540a, 550a)의 일 부분은 식각 공정에 의해 제거되고, 상기 대향 기판(800) 아래에 위치하여 상기 대향 기판(800)에 의해 가려진 상기 제1 내지 제5 패시베이션층(510a, 520a, 530a, 540a, 550a)의 다른 부분은 식각 공정에 의해 제거되지 않고 잔존하여 원하는 제1 내지 제5 패시베이션층(510, 520, 530, 540, 550)의 패턴이 얻어지고, 그에 따라 상기 배선층(430)의 끝단 영역이 외부로 노출된다. 상기 외부로 노출되는 상기 배선층(430)의 끝단 영역은 외부의 회로 소자와 연결되는 패드 역할을 한다. Then, a portion of the first to fifth passivation layers 510a, 520a, 530a, 540a, and 550a that are not covered by the opposing substrate 800 is removed by an etching process, and the opposing substrate 800 Other portions of the first to fifth passivation layers 510a, 520a, 530a, 540a, and 550a located below and covered by the opposing substrate 800 remain without being removed by the etching process, thereby forming the desired first to fifth passivation layers 510a, 520a, 530a, 540a, and 550a. 5 A pattern of the passivation layers 510, 520, 530, 540, and 550 is obtained, and thus the end area of the wiring layer 430 is exposed to the outside. The end area of the wiring layer 430 exposed to the outside serves as a pad connected to an external circuit element.

상기 식각 공정은 전술한 다양한 기판 처리 장치를 이용한 식각 공정을 통해 수행할 수 있다. The etching process can be performed through an etching process using the various substrate processing devices described above.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Although embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical spirit of the present invention. . Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but are for illustrative purposes, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of protection of the present invention should be interpreted in accordance with the claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of the present invention.

10: 기판 20: 기판 안치부
30: 가스 분사부 40: 제 1 식각 가스 공급부
50: 원격 플라즈마 장치 60: 제 2 식각 가스 공급부
70: 접지 전극 80: RF 전극
90: 도파관 100: 챔버
10: substrate 20: substrate holding portion
30: gas injection unit 40: first etching gas supply unit
50: remote plasma device 60: second etch gas supply unit
70: ground electrode 80: RF electrode
90: waveguide 100: chamber

Claims (12)

기판의 상면 상에 제1 절연층을 형성하는 공정;
상기 제1 절연층 상에 제2 절연층을 패턴 형성하는 공정; 및
상기 제2 절연층을 마스크로 하여 상기 제1 절연층을 식각하는 공정을 포함하여 이루어지고,
상기 제1 절연층을 식각하는 공정 이전의 상기 제2 절연층의 두께는 상기 제1 절연층의 두께보다 두꺼운 기판 처리 방법.
A process of forming a first insulating layer on the upper surface of the substrate;
A process of pattern forming a second insulating layer on the first insulating layer; and
A process of etching the first insulating layer using the second insulating layer as a mask,
A substrate processing method wherein the thickness of the second insulating layer before the process of etching the first insulating layer is greater than the thickness of the first insulating layer.
제1항에 있어서,
상기 제1 절연층을 형성하는 공정은 마스크 없이 원자층 증착법을 이용하여 수행하고,
상기 제2 절연층을 패턴 형성하는 공정은 마스크를 이용한 화학 기상 증착법을 이용하여 수행하는 기판 처리 방법.
According to paragraph 1,
The process of forming the first insulating layer is performed using atomic layer deposition without a mask,
A substrate processing method in which the process of patterning the second insulating layer is performed using a chemical vapor deposition method using a mask.
제1항에 있어서,
상기 제1 절연층을 형성하는 공정은 마스크 없이 원자층 증착법을 이용하여 수행하고,
상기 제2 절연층을 패턴 형성하는 공정은 접착층을 이용하여 대향 기판을 상기 제1 절연층 상에 부착하는 공정을 포함하여 이루어진 기판 처리 방법.
According to paragraph 1,
The process of forming the first insulating layer is performed using atomic layer deposition without a mask,
A substrate processing method in which the process of patterning the second insulating layer includes attaching an opposing substrate to the first insulating layer using an adhesive layer.
제2항에 있어서,
상기 제1 절연층을 식각하는 공정 이전의 상기 제2 절연층의 두께는 상기 제1 절연층을 식각하는 공정 이후의 상기 제2 절연층의 두께보다 두꺼운 기판 처리 방법.
According to paragraph 2,
A substrate processing method wherein the thickness of the second insulating layer before the process of etching the first insulating layer is thicker than the thickness of the second insulating layer after the process of etching the first insulating layer.
기판 상에 발광 소자 및 배선층을 구비한 소자층을 형성하는 공정;
상기 소자층 상에 제1 패시베이션층을 형성하는 공정;
상기 제1 패시베이션층 상에 제2 패시베이션층을 패턴 형성하는 공정; 및
상기 제2 패시베이션층을 마스크로 하여 상기 제1 패시베이션층을 식각하는 공정을 포함하여 이루어지고,
상기 제1 패시베이션층을 형성하는 공정은 상기 발광 소자 및 상기 배선층 전체를 가리도록 형성하는 공정을 포함하고,
상기 제1 패시베이션층을 식각하는 공정은 상기 배선층의 끝단 영역을 노출시키는 공정을 포함하고,
상기 제1 패시베이션층을 식각하는 공정 이전의 상기 제2 패시베이션층의 두께는 상기 제1 패시베이션층의 두께 및 상기 제1 패시베이션층을 식각하는 공정 이후의 상기 제2 패시베이션층의 두께보다 두꺼운 유기 발광 소자의 제조 방법.
A process of forming a device layer including a light emitting device and a wiring layer on a substrate;
A process of forming a first passivation layer on the device layer;
A process of pattern forming a second passivation layer on the first passivation layer; and
It includes a process of etching the first passivation layer using the second passivation layer as a mask,
The process of forming the first passivation layer includes forming the first passivation layer to cover the entire light emitting device and the wiring layer,
The process of etching the first passivation layer includes exposing the end region of the wiring layer,
The thickness of the second passivation layer before the process of etching the first passivation layer is thicker than the thickness of the first passivation layer and the thickness of the second passivation layer after the process of etching the first passivation layer. Manufacturing method.
제5항에 있어서,
상기 제1 패시베이션층을 형성하는 공정은 마스크 없이 원자층 증착법을 이용하여 수행하고,
상기 제2 패시베이션층을 패턴 형성하는 공정은 마스크를 이용한 화학 기상 증착법을 이용하여 수행하는 유기 발광 소자의 제조 방법.
According to clause 5,
The process of forming the first passivation layer is performed using atomic layer deposition without a mask,
A method of manufacturing an organic light-emitting device in which the process of patterning the second passivation layer is performed using a chemical vapor deposition method using a mask.
제5항에 있어서,
상기 제2 패시베이션층을 패턴 형성하는 공정 이전에 상기 제1 패시베이션층 상에 추가 패시베이션층을 패턴 형성하는 공정 및 상기 추가 패시베이션층 상에 파티클 커버층을 패턴 형성하는 공정을 추가로 포함하고,
상기 제2 패시베이션층은 상기 파티클 커버층 상에 패턴 형성하는 유기 발광 소자의 제조 방법.
According to clause 5,
Before the process of patterning the second passivation layer, it further includes a process of forming an additional passivation layer as a pattern on the first passivation layer and a process of forming a pattern of a particle cover layer on the additional passivation layer,
The second passivation layer is a method of manufacturing an organic light-emitting device in which a pattern is formed on the particle cover layer.
기판 상에 발광 소자 및 배선층을 구비한 소자층을 형성하는 공정;
상기 소자층 상에 적어도 하나의 패시베이션층을 형성하는 공정;
상기 적어도 하나의 패시베이션층 상에 접착층을 형성하고 상기 접착층 상에 대향 기판을 접착시키는 공정; 및
상기 대향 기판을 마스크로 하여 상기 적어도 하나의 패시베이션층을 식각하는 공정을 포함하여 이루어지고,
상기 적어도 하나의 패시베이션층을 형성하는 공정은 상기 발광 소자 및 상기 배선층 전체를 가리도록 형성하는 공정을 포함하고,
상기 적어도 하나의 패시베이션층을 식각하는 공정은 상기 배선층의 끝단 영역을 노출시키는 공정을 포함하는 유기 발광 소자의 제조 방법.
A process of forming a device layer including a light emitting device and a wiring layer on a substrate;
A process of forming at least one passivation layer on the device layer;
forming an adhesive layer on the at least one passivation layer and adhering a counter substrate to the adhesive layer; and
A process of etching the at least one passivation layer using the opposing substrate as a mask,
The process of forming the at least one passivation layer includes forming the at least one passivation layer to cover the entire light emitting element and the wiring layer,
A method of manufacturing an organic light emitting device wherein the process of etching the at least one passivation layer includes exposing an end region of the wiring layer.
제8항에 있어서,
상기 적어도 하나의 패시베이션층을 형성하는 공정은 마스크 없이 원자층 증착법 또는 화학 기상 증착법을 이용하여 수행하는 유기 발광 소자의 제조 방법.
According to clause 8,
A method of manufacturing an organic light-emitting device in which the process of forming the at least one passivation layer is performed using atomic layer deposition or chemical vapor deposition without a mask.
제1항에 있어서,
상기 제1 절연층을 식각하는 공정은,
상기 기판을 챔버 내부로 이송시켜 기판 안치부에 안치시키는 제1 공정;
상기 챔버에 연결된 원격 플라즈마 장치에 제 1 식각 가스를 주입하는 제2 공정;
상기 원격 플라즈마 장치에서 상기 제 1 식각 가스를 해리시키는 제3 공정;
해리된 상기 제 1 식각 가스를 상기 기판(10) 상에 분사하는 제4 공정;
상기 챔버에 연결된 가스 분사부에서 제 2 식각 가스를 상기 기판 상으로 분사하는 제5 공정; 및
상기 분사한 제 2 식각 가스에 플라즈마를 가해서 상기 제 2 식각 가스를 해리시키는 제6 공정을 포함하여 이루어진 기판 처리 방법.
According to paragraph 1,
The process of etching the first insulating layer is,
A first process of transporting the substrate into the chamber and placing it on the substrate holding unit;
a second process of injecting a first etching gas into a remote plasma device connected to the chamber;
a third process of dissociating the first etching gas in the remote plasma device;
a fourth process of spraying the dissociated first etching gas onto the substrate 10;
A fifth process of spraying a second etching gas onto the substrate from a gas injection unit connected to the chamber; and
A substrate processing method including a sixth process of dissociating the second etching gas by applying plasma to the sprayed second etching gas.
제5항에 있어서,
상기 제1 패시베이션층을 식각하는 공정은,
상기 기판을 챔버 내부로 이송시켜 기판 안치부에 안치시키는 제1 공정;
상기 챔버에 연결된 원격 플라즈마 장치에 제 1 식각 가스를 주입하는 제2 공정;
상기 원격 플라즈마 장치에서 상기 제 1 식각 가스를 해리시키는 제3 공정;
해리된 상기 제 1 식각 가스를 상기 기판(10) 상에 분사하는 제4 공정;
상기 챔버에 연결된 가스 분사부에서 제 2 식각 가스를 상기 기판 상으로 분사하는 제5 공정; 및
상기 분사한 제 2 식각 가스에 플라즈마를 가해서 상기 제 2 식각 가스를 해리시키는 제6 공정을 포함하여 이루어진 유기 발광 소자의 제조 방법.
According to clause 5,
The process of etching the first passivation layer is,
A first process of transporting the substrate into the chamber and placing it on the substrate holding unit;
a second process of injecting a first etching gas into a remote plasma device connected to the chamber;
a third process of dissociating the first etching gas in the remote plasma device;
a fourth process of spraying the dissociated first etching gas onto the substrate 10;
A fifth process of spraying a second etching gas onto the substrate from a gas injection unit connected to the chamber; and
A method of manufacturing an organic light emitting device comprising a sixth process of dissociating the second etching gas by applying plasma to the sprayed second etching gas.
제8항에 있어서,
상기 적어도 하나의 패시베이션층을 식각하는 공정은,
상기 기판을 챔버 내부로 이송시켜 기판 안치부에 안치시키는 제1 공정;
상기 챔버에 연결된 원격 플라즈마 장치에 제 1 식각 가스를 주입하는 제2 공정;
상기 원격 플라즈마 장치에서 상기 제 1 식각 가스를 해리시키는 제3 공정;
해리된 상기 제 1 식각 가스를 상기 기판(10) 상에 분사하는 제4 공정;
상기 챔버에 연결된 가스 분사부에서 제 2 식각 가스를 상기 기판 상으로 분사하는 제5 공정; 및
상기 분사한 제 2 식각 가스에 플라즈마를 가해서 상기 제 2 식각 가스를 해리시키는 제6 공정을 포함하여 이루어진 유기 발광 소자의 제조 방법.
According to clause 8,
The process of etching the at least one passivation layer includes:
A first process of transporting the substrate into the chamber and placing it on the substrate holding unit;
a second process of injecting a first etching gas into a remote plasma device connected to the chamber;
a third process of dissociating the first etching gas in the remote plasma device;
a fourth process of spraying the dissociated first etching gas onto the substrate 10;
A fifth process of spraying a second etching gas onto the substrate from a gas injection unit connected to the chamber; and
A method of manufacturing an organic light emitting device comprising a sixth process of dissociating the second etching gas by applying plasma to the sprayed second etching gas.
KR1020230125891A 2017-05-11 2023-09-20 Substrate processing method and method of manufacturing organic light emitting device using the same KR20230142395A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20170058605 2017-05-11
KR1020170058605 2017-05-11
KR1020180024458A KR102582762B1 (en) 2017-05-11 2018-02-28 Substrate processing method and method of manufacturing organic light emitting device using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180024458A Division KR102582762B1 (en) 2017-05-11 2018-02-28 Substrate processing method and method of manufacturing organic light emitting device using the same

Publications (1)

Publication Number Publication Date
KR20230142395A true KR20230142395A (en) 2023-10-11

Family

ID=64602405

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180024458A KR102582762B1 (en) 2017-05-11 2018-02-28 Substrate processing method and method of manufacturing organic light emitting device using the same
KR1020230125891A KR20230142395A (en) 2017-05-11 2023-09-20 Substrate processing method and method of manufacturing organic light emitting device using the same

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180024458A KR102582762B1 (en) 2017-05-11 2018-02-28 Substrate processing method and method of manufacturing organic light emitting device using the same

Country Status (1)

Country Link
KR (2) KR102582762B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675356A (en) * 2020-05-14 2021-11-19 Ncd有限公司 Method of forming touch screen panel on thin film package
KR102183409B1 (en) * 2020-05-18 2020-11-26 주식회사 엔씨디 A method for making the touch screen panel on the thin film encapsulation of oled

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780944B1 (en) * 2005-10-12 2007-12-03 삼성전자주식회사 Method for etching carbon-containing layer and method for manufacturing semiconductor device
JP4543336B2 (en) * 2007-05-01 2010-09-15 ソニー株式会社 Manufacturing method of display device
KR101364577B1 (en) * 2007-08-17 2014-02-26 위순임 Multi output remote plasma generator and plasma processing system having the same
KR101570471B1 (en) * 2008-09-18 2015-11-23 삼성디스플레이 주식회사 Organic light emitting display and method of manufacuring the same
TWI518217B (en) * 2011-07-13 2016-01-21 Tokyo Electron Ltd Etching method and etching device
KR20140137172A (en) * 2013-05-22 2014-12-02 최대규 Remote plasma system having self-management function and self management method of the same
KR102351003B1 (en) * 2015-01-30 2022-01-13 엘지디스플레이 주식회사 Organic light emitting display and method for manufacturing the same
JP6537473B2 (en) * 2015-10-06 2019-07-03 東京エレクトロン株式会社 Method of processing an object

Also Published As

Publication number Publication date
KR20180124705A (en) 2018-11-21
KR102582762B1 (en) 2023-09-25

Similar Documents

Publication Publication Date Title
KR20230142395A (en) Substrate processing method and method of manufacturing organic light emitting device using the same
TWI795589B (en) Method of processing microelectronic workpiece, and method of processing substrate
JP7344867B2 (en) Selective deposition of SiN on horizontal surfaces
KR101202636B1 (en) Semiconductor device manufacturing method and insulating film etching method
US20190189447A1 (en) Method for forming square spacers
EP2854160B1 (en) Substrate processing method
JP2013211586A (en) Process tuning gas injection from substrate edge
KR20120082640A (en) Apparatus and method for treating substrate using plasma
KR20030001939A (en) Method And Apparatus For Manufacturing Barrier Layer Of Semiconductor Device
US20210017643A1 (en) Chamfer-less via integration scheme
KR102152088B1 (en) Plasma processing method and plasma processing apparatus
KR100595090B1 (en) Improved techniques for etching with a photoresist mask
TWI362703B (en)
KR20200000377A (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
KR100721576B1 (en) Method for fabricating organic electroluminescence deivce
KR101702869B1 (en) Atomic layer etching apparatus
KR100791677B1 (en) High density plasma chemical vapor deposition apparatus for semiconductor device manufacturing
KR101134909B1 (en) Dry etch method for silicon oxide
US20220301853A1 (en) Method for etching features using a targeted deposition for selective passivation
US20220181141A1 (en) Etch stop layer
US20190378725A1 (en) Method for transferring a pattern from an organic mask
KR20030049086A (en) System and method for dry cleaning of substrate
KR20150035247A (en) Showerhead
KR20130039963A (en) Substrate processing system and substrate processing method using the same
US11276604B1 (en) Radical-activated etching of metal oxides

Legal Events

Date Code Title Description
A107 Divisional application of patent