KR20230141736A

KR20230141736A - 대규모 mimo 라디오 유닛의 hstb(high speed transceiver board)의 시스템 및 설계 방법

Info

Publication number: KR20230141736A
Application number: KR1020237011232A
Authority: KR
Inventors: 디팩 굽타; 네키람 코샤; 암리쉬 반살; 브리제쉬 샤; 레누카 알
Original assignee: 지오 플랫폼즈 리미티드
Priority date: 2022-03-29
Filing date: 2023-03-11
Publication date: 2023-10-10
Also published as: CN117157885A; WO2023187514A1

Abstract

본 개시내용은 일반적으로 네트워크 디바이스들에 관한 것으로, 보다 구체적으로는, 대규모 다중-입력 다중-출력(MIMO) 라디오 유닛의 고속 트랜시버 보드(HSTB)의 설계 및 아키텍처에 관한 것이다.

Description

대규모 MIMO 라디오 유닛의 HSTB(HIGH SPEED TRANSCEIVER BOARD)의 시스템 및 설계 방법

[0001] 본 발명은 일반적으로 네트워크 디바이스들에 관한 것으로, 보다 상세하게는 대규모 다중-입력 다중-출력(multiple-input multiple-output, MIMO) 라디오 유닛(radio unit)의 고속 트랜시버 보드(high speed transceiver board, HSTB)의 설계 및 아키텍처(architecture)에 관한 것이다.

[0002] 관련 기술에 대한 다음의 설명은 본 개시내용의 분야에 관한 배경 정보를 제공하기 위한 것이다. 이 섹션은 본 개시내용의 다양한 특징들과 관련될 수 있는 기술의 특정 양상들을 포함할 수 있다. 그러나 이 섹션은 본 개시내용에 대한 독자의 이해를 향상시키기 위해서만 사용되며, 종래 기술의 허용들로서는 사용되지 않는다는 것을 이해해야 한다.

[0003] 5G(Fifth Generation) 통신 시스템은 보다 높은 데이터 레이트들을 달성하기 위해 6 기가헤르츠(gigahertz)(㎓) 미만 및 더 높은 주파수(밀리미터(millimeter)(㎜)파) 대역들, 예를 들어 60 ㎓ 대역들에서 구현되는 것으로 여겨진다. 라디오 파(radio wave)들의 전파 손실을 줄이고 전송 거리를 늘리기 위해, 빔포밍(beam forming), 대규모 다중-입력 다중-출력(MIMO), 전 차원 MIMO(Full Dimenstional MIMO, FD-MIMO), 어레이 안테나, 아날로그 빔포밍, 및 대형 안테나 기술들이 5G 통신 시스템들에서의 사용을 위해 논의된다.

[0004] MIMO(multiple-input, multiple-output)는 라디오 링크의 품질, 처리량 및 용량을 증가시키기 위해 송신기 및 수신기 단부들 둘 모두에 하나 이상의 안테나들을 전개하는 라디오 안테나 기술이다. MIMO는 공간 다양성 및 공간 다중화로 알려진 기술들을 이용하여 "스트림들"로 알려진 독립적이고 개별적으로 인코딩된 데이터 신호들을 전송하여 동일한 기간 및 주파수 리소스를 재사용한다.

[0005] MIMO는 Wi-Fi 및 LTE(Long-Term Evolution)를 비롯한 많은 최신 무선 및 RF 기술들에 사용된다. 3GPP는 2008년에 릴리스(release) 8에서 LTE를 위한 MIMO를 처음 지정하였다. 이 변형은 2 개의 송신기들 및 2 개의 수신기들, 즉, 2x2 MIMO를 사용하였고, 이후 처리 능력이 향상되어 4x4 MIMO를 사용하는 현재 4G LTE 네트워크들과 함께 무선 네트워크들에서 더 많은 동시 데이터 스트림들을 사용할 수 있게 되었다. 밀리미터 파 주파수의 파장은 매우 짧기 때문에, 안테나 치수들이 작아지고, 5G NR의 경우 3GPP는 32개의 안테나들(32 x 32 MIMO)을 지정하였다. MIMO 안테나 크기의 이러한 확장으로 대규모 MIMO라는 용어가 생겼다.

[0006] 대규모 MIMO는 공간 다양성, 공간 다중화, 및 빔포밍의 세 가지 주요 개념들을 기반으로 한다. 대규모 MIMO MRU 라디오 유닛(MRU)들의 설계/아키텍처와 관련된 기존의 개시내용은 전체 디바이스를 매우 비용이 많이 들게 하고, 전력 소비를 높게 하고, 열 효율성을 낮게 하고, 부피를 크게 하며, 전반적인 설계 및 구성을 복잡하게 하는 안테나 구성요소들 및 트랜시버 요소들과 같은 다양한 개별/현재 독립/부적합 및 케이블 연결 구성요소들과의 상호 운용성 및 결합이 필요하다. 따라서 이러한 모든 구성요소들을 효율적으로 함께 통합할 수 있는 MRU가 필요하며, 이에 따라 통합된 안테나 필터 유닛(AFU)이 사용되고, RF 프론트 엔드 보드(front end board)와 블라인드(blind) 결합되는 비용 효율적인 솔루션을 제공하여 케이블(cable)이 없는 설계를 만들 수 있다.

[0007] 일 양상에서, 본 개시내용은 고속 트랜시버 보드(HSTB)에 관한 것이다. HSTB는 하위 L1 계층 프로세싱을 제공하는 복수의 트랜시버들을 포함할 수 있다. HSTB는 디지털 프론트 엔드 섹션을 더 포함할 수 있다. HSTB는 외부의 미리 규정된 입력 직류(DC) 전압을 수신하고, 수신된 외부의 미리 규정된 입력 DC 전압을 보드에 있는 상이한 디바이스들로부터의 요건들에 기반하여 복수의 더 낮은 전압들로 하향 변환하도록 구성될 수 있다.

[0008] 실시예에서, 전력 관리 통합 칩셋(PMIC), DC-DC 변환기들, 및 선형 및 로우 드롭아웃(Low-Dropout, LDO) 조정기(regulator) 디바이스들 중 임의의 것 또는 이것들의 조합은 복수의 더 낮은 전압들을 생성할 수 있다.

[0009] 실시예에서, 안테나 필터 유닛(AFU)은 HSTB와 동작 가능하게 결합되어 다수의 사용자들에 대한 빔포밍을 용이하게 할 수 있다.

[0010] 실시예에서, 라디오 주파수(RF) 프론트 엔드 모듈(RFEM)은, HSTB로부터 RF 제어 신호들을 수신하고, 그리고 복수의 전송 및 수신 체인들 중 하나 이상에 걸쳐 수신된 RF 제어 신호들을 증폭하여 각각의 체인으로부터 전력을 생성하기 위해 하나 이상의 이득 블록(gain block)들 및 전력 증폭기들을 통해 수신된 RF 제어 신호들을 처리하도록 HSTB와 동작 가능하게 결합될 수 있다.

[0011] 실시예에서, 복수의 트랜시버들 각각은 제어 신호 및 전력을 처리하기 위한 복수의 RF 체인들로 구성될 수 있다.

[0012] 실시예에서, 제어 신호 및 전력을 처리하기 위한 복수의 체인들은 케이블 라우팅의 복잡성을 제거하고 RF 신호 발진들을 회피하기 위해 RFEM에 대해 DC 방식 및 RF 방식으로 블라인드 결합될 수 있다.

[0013] 실시예에서, 복수의 트랜시버들 중 하나의 트랜시버는 미리 규정된 인터페이스를 통해 통합 중앙 및 분산 유닛(Combined Centralized and Distributed Unit, CCDU)으로부터 디지털 데이터/신호들을 수신하고 그리고 수신된 디지털 데이터/신호들을 나머지 복수의 트랜시버들로 전송하도록 구성될 수 있다.

[0014] 실시예에서, 나머지 복수의 트랜시버들은, 아날로그-디지털 변환기(Analog-to-Digital Converter, ADC)들 및 디지털-아날로그 변환기(Digital-to-Analog Converter, DAC)들을 통해 고속 RF 신호들을 처리하는 디지털 엔드로서 작동하고, 그리고 전송된 디지털 데이터/신호들을 나머지 복수의 트랜시버들 각각과 연관된 복수의 RF 체인들의 각 세트에 걸쳐 고속 RF 신호들로 변환하도록 구성될 수 있다.

[0015] 다른 실시예에서, HSTB는 RF 보드에 전력을 공급하도록 구성될 수 있다.

[0016] 다른 실시예에서, HSTB는 동기화를 위해 구성된 클록 동기화 유닛을 포함할 수 있다.

[0017] 다른 실시예에서, 클록 동기화 유닛은 초저 노이즈 클록 생성 위상 고정 루프(Phase Locked Loop, PLL), 프로그램 가능 발진기, 및 시스템 동기화기 중 임의의 것 또는 이것들의 조합을 포함할 수 있다.

[0018] 실시예에서, HSTB는 인쇄 회로 기판(PCB)의 복수의 계층들에 설계된 디지털 고속 신호들, 스위칭 전원 디바이스들, 클록 섹션 및 라디오 주파수 신호 중 적어도 하나를 포함할 수 있다.

[0019] 실시예에서, PCB의 복수의 계층들은 인접한 계층들에서 고속으로 실행되는 RF 신호들 및 오로라(aurora) 신호들을 라우팅하기 위한 라우팅 채널들을 포함한다.

[0020] 일 양상에서, 본 개시내용은 HSTB와 통신 가능하게 결합된 사용자 장비(User Equipment)에 관한 것이다. 사용자 장비는 HSTB로부터 연결 요청을 수신하고, 연결 요청에 대한 확인응답을 HSTB로 보내고, 그리고 응답으로, 복수의 신호들을 전송하도록 구성될 수 있다.

[0021] 일 양상에서, 본 개시내용은 고속 트랜시버 보드(HSTB)와 통신 가능하게 결합된 사용자 장비(UE)에 의해 수행될 수 있는 통신 방법에 관한 것이다.

[0022] 일 양상에서, 본 개시내용은 프로세서-실행가능 명령들을 포함하는 비-일시적 컴퓨터-판독가능 매체에 관한 것이며, 프로세서-실행가능 명령들은, 프로세서로 하여금, 고속 트랜시버 보드(HSTB)로부터 연결 요청을 수신하고, HSTB로 연결 요청의 확인응답을 보내고, 그리고 응답으로, 복수의 신호들을 전송하게 하고, 여기서 HSTB는 복수의 트랜시버들 ― 복수의 트랜시버들은 하위 L1 계층 프로세싱을 제공함 ―; 및 디지털 프론트 엔드 섹션을 포함하고, HSTB는 외부의 미리 규정된 입력 직류(DC) 전압을 수신하고, 그리고 보드 상의 상이한 디바이스들로부터의 요건들에 기반하여, 수신된 외부의 미리 규정된 입력 DC 전압을 복수의 더 낮은 전압들로 하향 변환하도록 구성된다.

발명의 목적들

[0023] 본 발명의 목적은 안테나 어레이가 좁은 빔들을 사용자 쪽으로 집중시킬 수 있도록 함으로써 더 높은 스펙트럼(spectral) 효율을 제공하는 것이다.

[0024] 본 발명의 목적은 안테나 어레이가 작은 특정 섹션에 집중됨에 따라, 더 높은 에너지 효율 시스템을 제공하는 것이며, 이는 대규모 MIMO 시스템들에서 더 적은 방사 전력을 필요로 하고 에너지 요구를 감소시킨다.

[0025] 본 발명의 목적은 무선 시스템들의 데이터 레이트 및 용량을 증가시키는 것이다.

[0026] 본 발명의 목적은 보다 신뢰할 수 있고 정확한 사용자 추적을 용이하게 하는 것이다.

[0027] 본 발명의 목적은 높은 전력 소비를 제거하는 것이다.

[0028] 본 발명의 목적은 대기 시간(latency)을 줄이고 네트워크의 신뢰성을 향상시키는 것이다.

[0029] 본 발명의 목적은 대규모 MIMO 라디오 유닛의 케이블 없는 설계를 제공하는 것이다.

[0030] 본 발명의 목적은 단일 대류 냉각 인클로저(enclosure) 내에 배치되고 25 내지 29 kg 미만의 중량을 갖는 대규모 MIMO 독립형(standalone) 유닛을 제공하는 것이다.

[0031] 본 발명의 목적은 하위 계층 PHY 섹션, 25G 광 인터페이스 상의 ORAN 호환 프론트홀(Fronthaul), 상용 등급 3 개의 FPGA들을 사용하여 32 개의 송신 및 수신 체인들을 지원하는 디지털 프론트 엔드를 포함하는 대규모 MIMO 독립형 유닛을 제공하는 것이다.

[0032] 본 발명의 목적은 시스템 싱크로나이저 IC 및 클록 발생기들을 사용하여 25G 광 인터페이스 상에서 IEEE 1588v2 PTP 기반 클록 동기화 아키텍처를 포함하는 대규모 MIMO 독립형 유닛을 제공하는 것이다.

[0033] 본 발명의 목적은, 기판 상의 상이한 디바이스들의 요건들에 기반하여 외부 -48 V 입력 DC 전압을 수신하고 이를 다양한 저전압들로(예를 들어, 12 V로, 그 후 원하는 다른 조합들 중에서 12 V에서 5 V 및 1 V로) 하향 변환하도록 구성된 고속 트랜시버 보드(HSTB)를 제공하는 것이다.

[0034] 본원에 포함되고 본 발명의 일부를 구성하는 첨부 도면은 개시된 방법들 및 시스템들의 예시적인 실시예들을 예시하며, 여기서 동일한 참조 번호는 상이한 도면들 전체에 걸쳐 동일한 부분들을 지칭한다. 도면들의 구성요소들은 반드시 실적대로 도시된 것은 아니며, 대신에 본 발명의 원리들을 명확하게 예시할 때 강조가 주어진다. 일부 도면들은 블록도들을 사용하여 구성요소들을 나타낼 수 있고 각각의 구성요소의 내부 회로를 나타내지 않을 수 있다. 이러한 도면들의 발명이 이러한 구성요소들을 구현하기 위해 일반적으로 사용되는 전기 구성요소들, 전자 구성요소들 또는 회로의 발명을 포함한다는 것이 통상의 기술자에 의해 인식될 것이다.
[0035] 도 1은 본 개시내용의 양상들에 따른, 대규모 MIMO 라디오 유닛의 예시적인 설계 아키텍처를 예시한다.
[0036] 도 2는 본 개시내용의 양상들에 따른, 고속 트랜시버 보드(HSTB)의 예시적인 설계 아키텍처를 예시한다.
[0037] 도 3은 본 개시내용의 양상들에 따른, MIMO 라디오 유닛을 갖는 사용자 장비(UE)의 예시적인 결합 표현을 예시한다.
[0038] 도 4는 본 개시내용의 실시형태들이 본 개시내용의 개시내용의 실시형태들에 따라 활용될 수 있는 또는 활용될 수 있게 하는 예시적인 컴퓨터 시스템을 예시한다.
[0039] 전술한 내용은 본 발명의 아래의 보다 상세한 설명으로부터 더욱 명백해질 것이다.

[0040] 다음의 설명에서, 설명의 목적들을 위해, 다양한 특정 세부사항들이 본 개시내용의 실시예들의 완전한 이해를 제공하기 위해 제시된다. 그러나, 본 개시내용의 실시예들이 이러한 특정 세부사항들 없이도 실시될 수 있음이 명백할 것이다. 이후에 설명되는 여러 특징들은 각각 서로 독립적으로 또는 다른 특징들과 임의의 조합으로 사용될 수 있다. 개별 특징은 위에서 논의된 모든 문제들을 해결하지 못하거나 위에서 논의된 문제들 중 일부만을 해결할 수 있다. 위에서 논의된 문제들 중 일부는 본원에 설명된 특징들 중 임의의 특징에 의해 완전히 해결되지 않을 수 있다.

[0041] 다음 설명은 예시적인 실시예들만을 제공하고 본 개시내용의 범위, 적용 가능성 또는 구성을 제한하려는 의도가 아니다. 오히려, 예시적인 실시예들의 다음 설명은 예시적인 실시예를 구현하기 위한 가능한 설명을 통상의 기술자들에게 제공할 것이다. 다양한 변경들이 설명된 바와 같은 본 개시내용의 사상 및 범위를 벗어나지 않고 요소들의 기능 및 어레인지먼트(arrangement)에서 이루어질 수 있음이 이해되어야 한다.

[0042] 구체적인 세부사항들은 실시예들의 완전한 이해를 제공하기 위해 다음 설명에서 제공된다. 그러나, 실시예들이 이들 특정 세부사항들 없이도 실시될 수 있다는 것이 통상의 기술자에 의해 이해될 것이다. 예를 들어, 회로들, 시스템들, 네트워크들, 프로세스들 및 다른 구성요소들은 불필요한 세부사항으로 실시예들을 모호하게 하지 않기 위해 블록도 형태의 구성요소들로 도시될 수 있다. 다른 경우들에서, 잘 알려진 회로들, 프로세스들, 알고리즘들, 구조들 및 기법들은 실시예들을 모호하게 하는 것을 회피하기 위해 불필요한 세부사항 없이 도시될 수 있다.

[0043] 또한, 개별적인 실시예들이 흐름도, 흐름 다이어그램, 데이터 흐름 다이어그램, 구조 다이어그램, 또는 블록 다이어그램으로서 묘사된 프로세스로서 설명될 수 있다는 것이 주목된다. 흐름도가 순차적인 프로세스로서 동작들을 설명할 수 있지만, 동작들 중 많은 동작들은 병렬로 또는 동시에 수행될 수 있다. 부가하여, 동작들의 순서는 재배열될 수 있다. 프로세스는, 자신의 동작들이 완료될 때 종료되지만, 도면에 포함되지 않은 부가적인 단계들을 가질 수 있다. 프로세스는 방법, 기능, 절차, 서브루틴, 서브프로그램 등에 대응할 수 있다. 프로세스가 함수에 대응할 때, 프로세스의 종료는 호출 함수 또는 메인 함수로의 함수의 리턴에 대응할 수 있다.

[0044] "예시적인" 및/또는 "예증적인"이란 단어는 "예, 사례 또는 예시로서의 역할을 하는" 것을 의미하기 위해 본원에서 사용된다. 의심의 회피를 위해, 본원에서 개시되는 청구 대상은 그러한 예들에 의해 제한되지 않는다. 부가하여, "예시적인" 및/또는 "예증적인" 것으로서 본원에서 설명된 임의의 양상 또는 설계는 반드시 다른 양상들 또는 설계들에 비해 바람직하거나 또는 유리한 것으로 해석될 필요는 없으며, 이는 통상의 기술자들에게 알려진 등가의 예시적인 구조들 및 기법들을 배제하는 것으로 여겨지지도 않는다. 더욱이, "포함한다", "갖는", "함유한다"의 용어들 및 다른 유사한 단어들이 상세한 설명 또는 청구항들에서 사용되는 한, 그러한 용어들은, 어떤 부가적인 또는 다른 요소들도 배제하지 않으면서, 개방 접속사로서 "포함하는"이란 용어와 유사한 방식으로, 포괄적인 것으로 의도된다.

[0045] 본 명세서 전체에 걸쳐 "일 실시예" 또는 "실시예" 또는 "사례" 또는 "일례"에 대한 지칭은 실시예와 관련하여 설명된 특정 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시예에 포함되는 것을 의미한다. 따라서, 본 명세서 전체에 걸쳐 다양한 장소들에서 "일 실시예에서" 또는 "실시예에서"란 문구의 출현들이 반드시 모두가 동일한 실시예를 지칭하는 것은 아니다. 더욱이, 특정 특징들, 구조들 또는 특성들은 하나 이상의 실시예들에서 임의의 적절한 방식으로 조합될 수 있다.

[0046] 본원에서 사용된 용어는 특정 실시예들을 설명하는 목적만을 위한 것이며, 본 발명을 제한하는 것으로 의도되지 않는다. 본원에서 사용되는 바와 같이, 문맥이 명확하게 달리 표시하지 않는 한, 단수 형태의 표현들은 복수 형태의 표현들도 포함하는 것으로 의도된다. 본원에서 사용되는 바와 같이, 문맥이 명확하게 달리 표시하지 않는 한, 단수 형태의 표현들은 복수 형태의 표현들도 또한 포함하는 것으로 의도된다. 본 명세서에서 사용될 때, "포함한다" 및/또는 "포함하는"이란 용어들은 서술된 특징들, 정수들, 단계들, 동작들, 요소들 및/또는 구성요소들의 존재를 특정하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 요소들, 구성요소들 및/또는 이들의 그룹들의 존재 또는 부가를 배제하지는 않는다는 것이 추가로 이해될 것이다. 본원에서 사용되는 바와 같이, "및/또는"이란 용어는 연관된 열거된 항목들 중 하나 이상의 항목들의 임의의 및 모든 조합들을 포함한다.

[0047] 본 개시내용에서, 다양한 실시예들은 일부 통신 표준들(예를 들어, 3세대 파트너십 프로젝트(3rd generation partnership project, 3GPP), 확장 가능한 라디오 액세스 네트워크(extensible radio access network, xRAN) 및 개방형 라디오 액세스 네트워크(open-radio access network, O-RAN)에서 사용되는 용어들을 사용하여 설명되지만, 이들은 단지 설명을 위한 예시들이다. 본 개시내용의 다양한 실시예들은 또한 쉽게 변경되고 다른 통신 시스템들에 적용될 수 있다.

[0048] 전형적으로, 기지국은 하나 이상의 단말기들에 대한 무선 액세스를 제공하는 네트워크 기반 시설이다. 기지국은 신호가 전송될 수 있는 거리를 기반으로 미리 결정된 지리적 영역으로 규정된 적용 범위를 갖는다. 기지국은 "기지국" 외에, "액세스 포인트(access point, AP)", "진화된 노드B(evolved NodeB; eNodeB, eNB)", "5G 노드(node)(5세대 노드)", "차세대 NodeB", "무선 포인트(wireless point)", "송신/수신 포인트(TRP)" 또는 이와 동등한 기술적 의미들을 갖는 다른 용어들로 지칭될 수 있다.

[0049] 본 개시내용은 ORAN 호환 5G 대규모 MIMO 라디오 유닛(MRU)(이하, "5G MRU" 또는 "RU"로도 대안적으로 및 상호교환적으로 지칭함)에 관한 것이다. 예시적이고 비제한적인 실시예에서, 본 개시내용은 독립형 모드를 위한 다중 안테나 구성 32T32R 기반 5G 대규모 MIMO 라디오 유닛(MRU)의 하드웨어 아키텍처 및 설계를 제공하며, 여기서 제안된 5G MRU는 25G 광 인터페이스를 사용하여 프론트홀 인터페이스 상의 통합 중앙 및 분산 유닛(CCDU)에 연결된 라디오 유닛(RU)이며, 3GPP(3세대 파트너십 프로젝트) 기반 ORAN(개방형 라디오 액세스 네트워크) 사양들을 준수한다. 제안된 MRU는, 예시적인 구현에서, CCDU와 함께 사용되는 3 개의 셀 사이트들 및 3 개의 해당 MRU들이 있는 방식으로 구성될 수 있으며, 여기서 각 MRU는 25G 인터페이스를 통해 CCDU에 연결될 수 있다.

[0050] 예시적인 양상에서, 제안된 5G MRU는 7.2X의 네트워크 계층 분할(O-DU 내지 O-RRU 사이의 O-RAN 얼라이언스 프론트홀 사양)을 갖는 L1 계층의 하위 PHY(Physical) 부분, 베이스밴드(baseband) 섹션, RF(Radio Frequency) 프론트 엔드 모듈(RFEM), 및 쉽고 효율적인 설치를 위한 단일 인클로저/유닛의 일부로서 안테나 필터 유닛(AFU)을 포함한다. 그러나 제안된 RU의 구성요소들/유닛들 각각의 설계 및 아키텍처는 제안된 발명과 관련하여 신규하고 독창적이며, 따라서 개개의 특허 출원을 통해 보호될 것임을 이해해야 한다.

[0051] 예시적인 양상에서, 도 1과 관련하여, 제안된 5G MRU(100)는 고속 트랜시버 보드(HSTB)(200)를 포함하며, HSTB(200)는 하위 계층인 PHY 섹션, 25G 광 인터페이스(204) 상의 ORAN 호환 프론트홀, 및 32 개의 송신 및 수신 체인들을 위한 디지털 RF 프론트 엔드 서포트(250) ― 예를 들어 상용 등급 3 개의 FPGA들/트랜시버들(202-1 내지 202-3, 이하에서 202로 통칭함)을 사용함 ― 를 가지며, 요소들/구성요소들은 HSTB(200)의 고밀도 26 개 계층들 상에 통합된다. 본 개시내용은 FPGA와 관련하여 설명되고 있지만, 임의의 다른 동등한 트랜시버가 본 개시내용의 범위 내에 완전히 포함되며, 따라서 각 FPGA 범위는 임의의 트랜시버 또는 ASIC와 같이 기술적으로 동등한 구성요소의 범위로 취급되어야 한다는 것을 이해할 것이다.

[0052] 예시적인 양상에서, L1 하위 계층 PHY 개발 및 비트 스트림(bit stream) 생성은 FPGA(202) 자체에서 구현/수행될 수 있다. L1 상위 계층은 타워(tower) 아래의 CCDU에 구성될 수 있으며, 여기서 L2 및 L3는 분산 유닛에 구성되며 매크로 사이트(macro-site)는 일반적으로 중앙 유닛 노드(서버 측)와 분산 유닛 노드(CU와 RU들 사이에 구성됨)를 포함한다. 본 발명은 중앙 유닛 노드와 분산 유닛 노드를 병합하여 25G 광 인터페이스를 통해 본 개시내용에서 제안된 RU/MRU들과 인터페이스 하는 CCDU를 형성한다. 제안된 MRU는 시스템 동기화기 IC 및 클록 생성기들을 사용하는 25G 광 인터페이스(204) 상의 IEEE 1588v2 PTP 기반 클록 동기화 아키텍처를 더 포함할 수 있다.

[0053] 제안된 MRU(100)는 안테나 필터 유닛(AFU)(280)으로 알려진 하나의 유닛으로 32 캐비티(cavity) 필터를 갖는 통합 8 x 8 MIMO 안테나를 더 포함할 수 있다. 제안된 MRU(100)는, 구성된 바와 같이, 블라인드 결합될 수 있고 케이블 없는 설계를 가질 수 있다.

[0054] 본 개시내용의 예시적이고 비제한적인 양상에서, 제안된 5G MRU(100)는 매크로 클래스(일반적으로 안테나 포트당 6.25 W 또는 38 dBm)에서 동작하는 200 W 고전력 gNB이며, 밀집된 도시 형태와 높은 트래픽 및 QoS 요구들이 있는 핫 존(hot zone)/핫 스팟(hot spot) 영역들에서 유용성을 찾을 수 있는 적용 범위 및 용량을 위한 매크로 수준의 광역 솔루션들을 제공하도록 구성된다. 제안된 5G MRU(100)은, 하위 계층 PHY 섹션, 32 개의 송신 및 수신 체인들을 위한 상용 등급 FPGA들을 기반으로 한 RF 트랜시버(HSTB(200)의 일부로서), RF 프론트 엔드 모듈(RFEM)(250) ― RF 전력 증폭기들, 저 노이즈 증폭기들(LNA), 및 32 개 체인들을 위한 RF 스위치들을 포함함 ―, 및 단일 대류 냉각 인클로저의 일부이며 25 내지 29 kg 미만의 무게를 갖는 안테나 필터 유닛(AFU)(280)으로 알려진 32 개의 캐비티 필터들과 함께 8*8 MIMO 안테나를 통합한다. 일 양상에서, 매크로 gNB는 다중 UE 시나리오들에서 다운링크의 8 개 빔들 및 4 개의 업링크 빔들 지원으로 인해 밀집된 도시 클러터(clutter)에 대한 양호한 적용 범위와 용량을 제공할 수 있다. 제안된 5G MRU(100)는 트래픽 수요가 상당히 높고 적용 범위 및 용량 향상을 위해 4G gNB만으로는 서비스를 제공할 수 없는 고층 건물, 밀집된 클러터들 및 핫스팟 위치들에 전개될 수 있다.

[0055] 다른 양상에서, 제안된 5G MRU는 케이블을 사용할 필요 없이 안테나 및 캐비티 필터 솔루션이 통합된 설계로 구성될 수 있으므로 케이블이 없는 설계가 된다. 제안된 MRU(100)는 타워 사이트들, GBT들 및 GBM들에 전개될 수 있다. MRU는 신속하게 전개될 수 있어 낮은 전력 소비로 고성능을 제공함으로써, MRU를 전력 효율적인 솔루션으로 만들 수 있다. 제안된 MRU는 3GPP ORAN과 호환되는 단일 25G 광학 프론트홀 인터페이스에서 타워 아래의 CCDU에 연결할 수 있다.

[0056] 일 양상에서, 제안된 5G MRU는 매크로 클래스(일반적으로 안테나 포트당 ≤ 38 dBm)에서 동작하는 고 전력 gNB(차세대 노드 B)이며, 적용 범위 및 용량에 대해 매크로 수준의 광역 솔루션들을 보완하도록 구성될 수 있다. 예시적인 양상에서, 제안된 32T32R 5G NR MRU의 높은 수준 아키텍처는 고속 트랜시버 보드(HSTB)(200), 32T32R RF 프론트 엔드 모듈(RFEM) 보드(250), 안테나 필터 유닛(AFU)(280), 및 기계식 하우징(예를 들어, 2 개의 하우징들, HSTB(200)용 하우징과 RFEM(250)용 하우징이 있을 수 있음)을 포함할 수 있다. 제안된 MRU 구조는 -10 ℃ 내지 50 ℃ 범위의 기상 조건에서 작동하기 때문에 최적의 열 분산을 더욱 촉진하고 가능하게 한다.

[0057] 예시적인 일 양상에서, 제안된 5G NR MRU(100)는, 하위 계층 PHY 섹션, RF 샘플링(중간 주파수 단계 없음)이 있는 32 개의 송신 및 수신 체인들을 위한 상용 등급 FPGA들을 기반으로 하는 RF 트랜시버(HSTB(200)의 일부로서), RF 프론트 엔드 모듈(RFEM)(250) ― RF 전력 증폭기들, 저 노이즈 증폭기들(LNA), 및 32 개 체인들을 위한 RF 스위치들을 포함함 ―, 및 단일 대류 냉각 인클로저 내의 안테나 필터 유닛(AFU)(280)으로 알려진 32 개의 캐비티 필터들과 함께 무게가 29 kg 이하인 8*8 MIMO 안테나를 통합한다.

[0058] 예시적인 구현에서, 제안된 MRU(100)는 64 개의 커넥터들(전송 및 수신기 측 각각에 32 개)과 2 개의 DC 커넥터들(커넥터 각각은 25 개의 핀들이 있어 2 개의 DC 커넥터들에 걸쳐 50 개의 핀들이 됨)을 포함한다. 이러한 커넥터들은, HSTB(200) 상에서, RFEM 보드와 상하로 겹쳐서 블라인드 연결/매핑(mapping)/결합(mating)/샌드위치(sandwich)하는 방식으로 구성된다.

[0059] 일 양상에서, 제안된 설계 아키텍처는 제어 평면, 사용자 평면, 및 동기화 평면을 포함하고, 여기서 제어 평면은 거리-장소 관점에서 제안된 MRU(100)의 일부를 형성하는 유닛들/서브-유닛들의 구성을 제어하도록 구성되고, 사용자 평면은 사용자 데이터를 포함하고, 마지막으로 동기화 평면은 타이밍 프로토콜을 사용하는 글로벌 클록에 대해 유닛/서브-유닛들을 동기화하고(즉, 슬레이브 디바이스는 위상 및 주파수 측면에서 마스터 디바이스와 클록을 동기화함), 그리고 CCDU와의 일관성/동기화를 유지하기 위해 본 25G 인터페이스에서 정밀 시간 기반 프로토콜(precision time-based protocol, PTP)을 이용하도록 구성된다.

[0060] 제안된 MRU는 TDD 기반 5G NR MRU를 파고율 감소(Crest Factor Reduction, CFR) 및 디지털 사전 왜곡(Digital Pre-Distortion, DPD) 모듈들과 디지털 프론트 엔드 라인업(lineup) 방식으로 통합한 후, 3GPP 표준(TS 38.141)에서 언급한 RF 성능 요건들을 모두 충족함을 이해할 것이다. 더욱이, MRU는 전력 소모가 적고, IP65 진입(ingress) 보호 기계 하우징에 의해 최적으로 열 처리된다.

고속 트랜시버 보드( HSTB )(200)

[0061] 예시적인 양상에서, 도 1 및 도 2를 참조하면, HSTB(200)는 하위 L1 계층 프로세싱 및 디지털 프론트 엔드 섹션을 위한 3 개의 FPGA 칩셋들(202-1, 202-2, 202-3)을 포함할 수 있다. HSTB(200)는 기판 상의 상이한 디바이스들의 요건들을 기반하여 외부 -48 V 입력 DC 전압을 수신하고 이를 다양한 저전압들로(예를 들어, 12 V로, 그 후 원하는 다른 조합들 중에서 12 V에서 5 V 및 1 V로) 하향 변환하도록 구성될 수 있다. 전원 관리 통합 칩셋(PMIC)(206), 208-1 및 208-2를 포함하는 전원 섹션(208) 및 로우 드롭아웃(LDO) 조정기 디바이스들(210) 중 임의의 것 또는 이것들의 조합이 조정된 전력을 생성하기 위해 사용될 수 있다.

[0062] 일 실시예에서, HSTB(200)는 외부 -48 V 입력 DC 전압을 수신하도록 구성될 수 있다. HSTB(200)는 절연 전원을 사용하여 수신 전압을 28 V까지 하향 변환하고, 다시 비절연 전원을 사용하여 12 V까지 하향 변환할 수 있다.

[0063] 예시적인 구현에서, 트랜시버(202-1)는 CCDU로부터 디지털 데이터/신호들을 수신하도록 구성될 수 있고, RF 보드(212)와 동작 가능하게 결합되는 32 개의 RF 체인들에 걸쳐 디지털 데이터를 RF 신호들로 변환하는 트랜시버들(202-2/202-3)로 전송될 수 있고(예를 들어, 하나의 트랜시버는 16 개의 체인들/제어 신호 및 전원을 처리/관리할 수 있고, 제2 트랜시버는 16 개의 체인들/제어 신호 및 전력을 추가로 관리/처리할 수 있음)(이는 블라인드 결합 DC 방식뿐만 아니라 RF 방식으로 블라인드 결합됨), 이는 RF 보드(212)와 동작 가능하게 결합될 것이다. 수동 요소인 RF 보드(212)는 전반적인 비용을 줄이고 최적화하며 HSTB(200) 자체가 요구하는 만큼의 전력을 얻기 위해 HSTB(200)로부터 전력을 받는다. 일 실시예에서, 트랜시버(202-2, 202-3)에 의해 수신된 전력 공급은 전력 관리 집적 회로(PMICS)(206) 및 스위칭 벅(buck)/부스트 조정기/LDO 디바이스(210)의 조합을 통해 조정될 수 있다.

[0064] 일 실시예에서, RF 보드(212)는 임피던스(impedance) 변환을 제공하고 ADC 및 DAC 변환 중에 최적의 전력 공급을 전달하기 위한 다중 BALUN들을 포함할 수 있다.

[0065] 일 양상에서, 온 보드(on board) 동기화 회로에 대한 PTP 클라이언트(client)를 실행하는 동안, 전체 시스템은 25G 프론트홀 인터페이스(204) 상의 IEEE 1588v2 기반 PTP를 통해 HSTB(200) 내에서 동기화될 수 있다(예를 들어, 클록/동기화 섹션(214)을 사용하여). 제안된 회로는 초저 노이즈 클록 생성 PLL들, 프로그래밍 가능 발진기 및 시스템 동기화기 중 임의의 것 또는 조합을 포함할 수 있다. 또한, 클록/동기화 섹션(214)은 시스템 동기화기, ADC 및 DAC 클록 생성기, 시스템 클록, 및 트랜시버(202-1)와 트랜시버들(202-2, 202-3)의 클록들 간의 동기화를 제공하는 주변 구성요소 상호 연결 익스프레스(Peripheral Component Interconnect Express, PCIe) 생성기를 포함할 수 있다.

[0066] 도 2는 FPGA 기반 RF 트랜시버들, 디지털 고속 신호들, 스위칭 전원 디바이스들, 클록 섹션 및 26-계층 PCB에서 설계되는 라디오 주파수 신호를 포함하는(그러나, 이에 제한되지 않음) 서브 시스템들을 포함할 수 있는 제안된 HSTB(200)의 예시적인 전반적인 설계 아키텍처를 예시한다. PCB 설계에는 인접 계층들에서 고속 25GT/s로 실행되는 RF 신호들 및 오로라 신호들을 라우팅하고 설계 사양들을 충족하는 고유한 설계 기술들이 포함될 수 있다.

[0067] 일 양상에서, HSTB(200)는, 트랜시버(예를 들어, FPGA)에서 25 기가비트 섬유(fiber) 인터페이스(예시)를 통해, ODC(옥외 캐비닛(cabinet))에 상주하는 CCDU로부터 데이터를 획득하고, 그리고 획득된 디지털 데이터를 처리하여 RF 신호(들)을 제공하도록 구성될 수 있다. 그 다음 다른 두 트랜시버들은 아날로그-디지털 변환기(ADC)들 및 디지털-아날로그 변환기(DAC)들을 통해 고속 RF 신호들을 처리하기 위해 디지털 프론트 엔드로 작동하도록 구성할 수 있다. 그 다음, 아날로그 신호들은 RFEB와 블라인드 결합되는 RF 커넥터들로 전송된다. HSTB 상에 구성된 트랜시버는 송신 시 32 개 칩(chip)들과 수신 시 32 개 칩들에 78-대역(예시) RF 신호를 제공하도록 구성될 수 있다. 예시적인 양상에서, 제안된 HSTB의 크기는 약 530*360 mm일 수 있고, 26 개 이상의 계층 보드로 구성될 수 있다.

[0068] 도 2는 HSTB(200)의 예시적인 구성요소들을 도시하지만, 다른 실시예들에서 HSTB(200)는 도 2에 묘사된 것보다 더 적은 수의 구성요소들, 상이한 구성요소들, 상이하게 배열된 구성요소들, 또는 추가 기능 구성요소들을 포함할 수 있다. 추가적으로 또는 대안적으로, HSTB(200)의 하나 이상의 구성요소들은 HSTB(200)의 하나 이상의 다른 구성요소들에 의해 수행되는 것으로 기술된 기능들을 수행할 수 있다.

[0069] 도 3은 사용자 장비(UE)와 MRU의 예시적인 결합 표현을 예시한다. 예시된 바와 같이, UE(302)는 MRU(100)에 통신 가능하게 결합될 수 있다. 결합은 무선 네트워크(304)를 통해 이루어질 수 있다. 예시적인 실시예에서, 통신 네트워크(304)는, 예로서, 하나 이상의 메지지들, 패킷들, 신호들, 파동들, 전압 또는 전류 레벨들, 이들의 일부 조합 등을 전송하고, 수신하고, 전달하고, 생성하고, 버퍼링(buffering)하고, 저장하고, 라우팅하고, 교환하고, 처리하거나, 또는 이것들의 조합 등을 수행하는 하나 이상의 노드들을 갖는 하나 이상의 네트워크들 중 적어도 일부를 포함할 수 있으나, 이에 제한되지 않는다. UE(302)는 임의의 휴대형 디바이스, 모바일 디바이스, 팜톱(palmtop), 랩탑(laptop), 스마트폰(smart phone), 호출기(pager) 등일 수 있다. 결합 결과, UE(302)는 MRU(100)로부터 연결 요청을 수신하고, MRU(100)로 연결 요청의 확인응답을 보내고, 연결 요청에 대해 응답하여 복수의 신호들을 더 전송하도록 구성될 수 있다.

예시적인 컴퓨터 시스템(400)

[0070] 도 4는 본 개시내용의 실시예들에 따른, 본 발명의 실시예들이 활용될 수 있는 또는 활용될 수 있게 하는 예시적인 컴퓨터 시스템을 예시한다. 도 4에 도시된 바와 같이, 컴퓨터 시스템(400)은 외부 저장 디바이스(410), 버스(420), 메인 메모리(430), 판독 전용 메모리(440), 대규모 저장 디바이스(450), 통신 포트(460) 및 프로세서(470)를 포함할 수 있다. 통상의 기술자는 컴퓨터 시스템이 하나 이상의 프로세서 및 통신 포트들을 포함할 수 있음을 이해할 것이다. 프로세서(470)는 본 발명의 실시예들과 연관된 다양한 모듈들을 포함할 수 있다. 통신 포트(460)는 모뎀-기반 다이얼업(dialup) 연결과 함께 사용하기 위한 RS-232 포트, 10/100 이더넷(ethernet) 포트, 구리 또는 섬유를 사용하는 기가비트 또는 10 기가비트 포트, 직렬 포트, 병렬 포트, 또는 다른 기존의 또는 미래의 포트들 중 임의의 것일 수 있다. 통신 포트(460)는 네트워크, 이를테면 LAN(Local Area Network), WAN(Wide Area Network), 또는 컴퓨터 시스템이 연결되는 임의의 네트워크에 따라 선택될 수 있다. 메모리(430)는 RAM(Random Access Memory) 또는 기술분야에 일반적으로 알려진 임의의 다른 동적 저장 디바이스일 수 있다. 판독-전용 메모리(440)는 임의의 정적 저장 디바이스(들)일 수 있다. 대규모 저장소(450)는 정보 및/또는 명령들을 저장하기 위해 사용될 수 있는 임의의 현재의 또는 미래의 대규모 저장 솔루션일 수 있다.

[0071] 버스(420)는 프로세서(들)(470)을 다른 메모리, 저장소 및 통신 블록들와 통신가능하게 결합한다.

[0072] 선택적으로, 오퍼레이터 및 관리 인터페이스들, 예를 들어 디스플레이, 키보드, 및 커서(cursor) 제어 디바이스가 컴퓨터 시스템과의 직접적인 오퍼레이터 상호작용을 지원하기 위해 버스(420)에 결합될 수도 있다. 통신 포트(460)를 통해 연결된 네트워크 연결들을 통해 다른 오퍼레이터 및 관리 인터페이스들이 제공될 수 있다. 위에서 설명된 구성요소들은 다양한 가능성을 예시하기 위한 것일 뿐이다. 전술된 예시적인 컴퓨터 시스템은 결코 본 개시내용의 범위를 제한해서는 안 된다.

[0073] 본 개시내용의 일 실시예에서는, 고속 트랜시버 보드(HSTB)(200)와 통신 가능하게 결합된 사용자 장비(UE)에 의해 수행될 수 있는 통신 방법이 개시된다. HSTB는 하위 L1 계층 프로세싱을 제공하는 복수의 트랜시버들을 포함할 수 있다. HSTB는 디지털 프론트 엔드 섹션을 더 포함할 수 있다. HSTB는 외부의 미리 규정된 입력 직류(DC) 전압을 수신하고, 수신된 외부의 미리 규정된 입력 DC 전압을 보드 상에 있는 상이한 디바이스들의 요건들을 기반으로 복수의 더 낮은 전압들로 하향 변환하도록 구성될 수 있다.

[0074] 본원에서 바람직한 실시예들에 대한 상당한 강조가 이루어졌지만, 많은 실시예들이 만들어질 수 있고, 본 발명의 원리들을 벗어나지 않으면서 바람직한 실시예들에 많은 변화들이 이루어질 수 있다는 것이 인식될 것이다. 본 발명의 바람직한 실시예들에서의 이들 및 다른 변화들은 본원의 개시내용으로부터 통상의 기술자들에게 자명할 것이며, 이로써 전술한 설명 내용은 본 발명을 제한하는 것이 아니라 단지 본 발명의 예시로서 구현된다는 것이 명확하게 이해되어야 한다.

[0075] 이 특허 문헌의 개시내용의 일부는 Jio Platforms Limited(JPL) 또는 그 계열사들(본원에서 이하 소유자로 지칭됨)에 속하는 저작권, 디자인, 상표, IC 레이아웃 디자인 및/또는 트레이드 드레스 보호(그러나, 이에 제한되지 않음)와 같은 지적 재산권들의 대상이 되는 자료를 포함한다. 소유자는, 특허청 특허 파일들 또는 기록들에 나타난 바와 같이 특허 문서 또는 특허 개시내용을 누군가 팩스로 복제하는 것에 대해 이의를 제기하지 않지만, 달리 어떠한 것이든 모든 권리들을 보유한다. 이러한 지적 재산권에 대한 모든 권리들은 소유자가 전적으로 보유한다.

발명의 이점들

[0076] 본 발명은 안테나 어레이가 좁은 빔들을 사용자 쪽으로 집중시킬 수 있도록 함으로써 더 높은 스펙트럼 효율을 갖는 라디오 유닛을 제공한다.

[0077] 본 발명은 안테나 어레이가 작은 특정 섹션에 집중됨에 따라 더 높은 에너지 효율 시스템을 제공하고, 이는 대규모 MIMO 시스템들에서 더 적은 복사 전력을 필요로 하고 에너지 요구를 감소시킨다.

[0078] 본 발명은 무선 시스템들의 데이터 레이트 및 용량을 증가시키는 라디오 유닛을 제공한다.

[0079] 본 발명은 보다 신뢰할 수 있고 정확한 사용자 추적을 용이하게 하는 라디오 유닛을 제공한다.

[0080] 본 발명은 높은 전력 소비를 제거하는 라디오 유닛을 제공한다.

[0081] 본 발명은 대기 시간을 줄이고 네트워크의 신뢰성을 증가시키는 라디오 유닛을 제공한다.

[0082] 본 발명은 대규모 MIMO 라디오 유닛의 케이블 없는 설계를 제공한다.

[0083] 본 발명은 단일 대류 냉각 인클로저에 배치되고 무게가 25 내지 29 kg 미만의 중량을 갖는 대규모 MIMO 독립형 유닛을 제공한다.

[0084] 본 발명은 하위 계층 PHY 섹션, 25G 광 인터페이스 상의 ORAN 호환 프론트홀, 상용 등급 3 FPGA들을 사용하여 32 개의 전송 및 수신 체인들을 지원하는 디지털 프론트 엔드로 구성되는 대규모 MIMO 독립형 유닛을 제공한다.

[0085] 본 발명은 시스템 동기화기 IC 및 클록 생성기들을 사용하는 25G 광 인터페이스 상의 IEEE 1588v2 PTP 기반 클록 동기화 아키텍처를 포함하는 대규모 MIMO 독립형 유닛을 제공한다.

[0086] 본 발명은 기판 상의 상이한 디바이스들의 요건들을 기반하여 외부 -48 V 입력 DC 전압을 수신하고 이를 다양한 저전압들로(예를 들어, 12 V로, 그 후 원하는 다른 조합들 중에서 12 V에서 5 V 및 1 V로) 하향 변환하도록 구성된 고속 트랜시버 보드(HSTB)를 제공한다.

Claims

고속 트랜시버 보드(HSTB)(200)로서,
복수의 트랜시버들(202-1, 202-2, 202-3) ― 상기 복수의 트랜시버들(202-1, 202-2, 202-3)은 하위 L1 계층 프로세싱을 제공함 ―; 및
디지털 프론트 엔드 섹션(digital front end section)을 포함하고,
상기 HSTB(200)은,
외부의 미리 규정된 입력 직류(DC) 전압을 수신하고, 그리고
상기 HSTB(200) 상의 상이한 디바이스들로부터의 요건들에 기반하여, 상기 수신된 외부의 미리 규정된 입력 DC 전압을 복수의 더 낮은 전압들로 하향 변환하도록 구성되는, 고속 트랜시버 보드(HSTB)(200).
제1 항에 있어서,
전력 관리 통합 칩셋(PMIC)(206), DC-DC 변환기들(208), 및 선형 및 로우-드롭아웃(LDO) 조정기 디바이스들(210) 중 임의의 것 또는 이것들의 조합은 상기 복수의 더 낮은 전압들을 생성하도록 구성되는, 고속 트랜시버 보드(HSTB)(200).
제1 항에 있어서,
상기 HSTB(200)는 안테나 필터 유닛(AFU)(280)과 동작 가능하게 결합되어 다수의 사용자들에 대한 빔포밍(beam forming)을 용이하게 하는, 고속 트랜시버 보드(HSTB)(200).
제1 항에 있어서,
상기 HSTB(200)는, 라디오 주파수(RF) 제어 신호들을 수신하고, 그리고 복수의 송신 및 수신 체인(chain)들 중 하나 이상에 걸쳐 상기 수신된 RF 제어 신호들을 증폭하여 각각의 체인으로부터 전력을 생성하기 위해 하나 이상의 이득 블록들(252) 및 전력 증폭기들(254)을 통해 상기 수신된 RF 제어 신호들을 처리하도록 라디오 주파수(RF) 프론트 엔드 모듈(RFEM)(250)에 동작 가능하게 결합되는, 고속 트랜시버 보드(HSTB)(200).
제1 항에 있어서,
상기 복수의 트랜시버들(202-1, 202-2, 202-3) 각각은 제어 신호 및 전력을 처리하기 위한 복수의 라디오 주파수(RF) 체인들로 구성되는, 고속 트랜시버 보드(HSTB)(200).
제5 항에 있어서,
상기 제어 신호 및 상기 전력을 처리하기 위한 상기 복수의 RF 체인들은 케이블 라우팅(cable routing)의 복잡성을 제거하고 RF 신호 발진들을 회피하기 위해 라디오 주파수(RF) 프론트 엔드 모듈(RFEM)(250)에 대해 DC 방식 및 RF 방식으로 블라인드(blind) 결합되는, 고속 트랜시버 보드(HSTB)(200).
제1 항에 있어서,
상기 복수의 트랜시버들(202-1, 202-2, 202-3) 중 하나의 트랜시버(202-1)는,
미리 규정된 인터페이스(interface)를 통해 통합 중앙 및 분산 유닛(combined centralized and distributed unit, CCDU)으로부터 디지털 데이터/신호들을 수신하고; 그리고
상기 수신된 디지털 데이터/신호들을 나머지 복수의 트랜시버들(202-2, 202-3)로 전송하도록 구성되는, 고속 트랜시버 보드(HSTB)(200).
제7 항에 있어서,
상기 나머지 복수의 트랜시버들(202-2, 202-3)은,
아날로그-디지털 변환기(analog-to digital converter, ADC)들 및 디지털-아날로그 변환기(DAC)들을 통해 고속 라디오 주파수(RF) 신호들을 처리하는 디지털 프론트엔드 섹션으로서 작동하고; 그리고
전송된 디지털 데이터/신호들을 상기 나머지 복수의 트랜시버들(202-2, 202-3) 각각과 연관된 적어도 16 개의 RF 체인들의 각 세트에 걸쳐 상기 고속 RF 신호들로 변환하도록 구성되는, 고속 트랜시버 보드(HSTB)(200).
제1 항에 있어서,
상기 HSTB(200)는 라디오 주파수(RF) 보드(212)에 전력을 공급하도록 구성되는, 고속 트랜시버 보드(HSTB)(200).
제1 항에 있어서,
상기 HSTB(200)는 동기화를 위한 클록 동기화 유닛(214)을 포함하는, 고속 트랜시버 보드(HSTB)(200).
제10 항에 있어서,
상기 클록 동기화 유닛(214)은 초저 노이즈(noise) 클록 생성 위상 고정 루프(Phase Locked Loop, PLL), 프로그램 가능 발진기, 및 시스템 동기화기 중 임의의 것 또는 이것들의 조합을 포함하는, 고속 트랜시버 보드(HSTB)(200).
제1 항에 있어서,
상기 HSTB(200)는 인쇄 회로 기판(PCB)의 복수의 계층들 상에 설계된 디지털 고속 신호들, 스위칭 전원들, 및 클록 섹션(section) 중 적어도 하나를 포함하는, 고속 트랜시버 보드(HSTB)(200).
제12 항에 있어서,
상기 PCB의 복수의 계층들은 인접 계층들에서 고속으로 실행되는 라디오 주파수(RF) 신호들 및 오로라(aurora) 신호들을 라우팅하기 위한 복수의 라우팅 채널(channel)들을 포함하는, 고속 트랜시버 보드(HSTB)(200).
고속 트랜시버 보드(HSTB)(200)와 통신 가능하게 결합된 사용자 장비(UE)로서,
상기 사용자 장비(UE)는,
상기 HSTB(200)로부터 연결 요청을 수신하고;
상기 HSTB(200)로 상기 연결 요청의 확인응답을 보내고; 그리고
응답으로, 복수의 신호들을 전송하도록 구성되고,
상기 HSTB(200)는,
복수의 트랜시버들(202-1, 202-2, 202-3) ― 상기 복수의 트랜시버들(202-1, 202-2, 202-3)은 하위 L1 계층 프로세싱을 제공함 ―,
디지털 프론트 엔드 섹션을 포함하고, 상기 HSTB(200)는,
외부의 미리 규정된 입력 직류(DC) 전압을 수신하고; 그리고
보드 상에 있는 상이한 디바이스들의 요건들에 기반하여, 상기 수신된 외부의 미리 규정된 입력 DC 전압을 복수의 더 낮은 전압들로 하향 변환하도록 구성되는, 사용자 장비(UE).
통신 방법으로서,
제1 항에 따른 고속 트랜시버 보드(200)와 통신 가능하게 결합된 사용자 장비(UE)에 의해 수행되는, 통신 방법.
프로세서-실행가능 명령들을 포함하는 비-일시적 컴퓨터-판독가능 매체로서,
상기 프로세서-실행가능 명령들은, 프로세서로 하여금,
고속 트랜시버 보드(HSTB)(200)로부터 연결 요청을 수신하고;
상기 HSTB(200)로 상기 연결 요청의 확인응답을 보내고; 그리고
응답으로, 복수의 신호들을 전송하게 하며,
상기 HSTB(200)는,
복수의 트랜시버들(202-1, 202-2, 202-3) ― 상기 복수의 트랜시버들(202-1, 202-2, 202-3)은 하위 L1 계층 프로세싱을 제공함 ―; 및
디지털 프론트 엔드 섹션을 포함하고, 상기 HSTB(200)는,
외부의 미리 규정된 입력 직류(DC) 전압을 수신하고; 그리고
보드 상의 상이한 디바이스들로부터의 요건들에 기반하여, 상기 수신된 외부의 미리 규정된 입력 DC 전압을 복수의 더 낮은 전압들로 하향 변환하도록 구성되는, 비-일시적 컴퓨터-판독가능 매체.