KR20230137562A - Nanosheet semiconductor device for improving leakage current caused by parasitic channel - Google Patents
Nanosheet semiconductor device for improving leakage current caused by parasitic channel Download PDFInfo
- Publication number
- KR20230137562A KR20230137562A KR1020220035091A KR20220035091A KR20230137562A KR 20230137562 A KR20230137562 A KR 20230137562A KR 1020220035091 A KR1020220035091 A KR 1020220035091A KR 20220035091 A KR20220035091 A KR 20220035091A KR 20230137562 A KR20230137562 A KR 20230137562A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- nanosheet semiconductor
- sti
- insulating layer
- channel
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 239000002135 nanosheet Substances 0.000 title claims abstract description 69
- 230000003071 parasitic effect Effects 0.000 title abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 230000000994 depressogenic effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 나노시트 반도체 소자에 관한 것으로서, 기판 상에 실리콘 소재의 1층 채널, 2층 채널, 3층 채널의 3 개의 채널을 포함하고 있는 나노시트 반도체 소자에서, 각 채널 주위를 감싸고 있는 제1 절연층, 상기 제1 절연층을 감싸고 있는 제2 절연층 및 상기 제2 절연층을 감싸고 있는 게이트 전극을 포함하며, 각 나노시트 반도체 소자를 분리하기 위해, 나노시트 반도체 소자 사이에 형성된 STI(Shallow Trench Isolation)가 구비되고, 상기 STI는 나노시트 반도체 소자 사이에서 중앙이 함몰된 부위인 함몰부가 형성된다.
본 발명에 의하면, 나노시트 반도체 소자에서 소자 사이를 분리하는 STI의 두께를 감소시키는 구조를 제안함으로써, 기생채널에 의한 누설전류를 감소시킬 수 있는 효과가 있다.The present invention relates to a nanosheet semiconductor device, which includes three channels, a first-layer channel, a second-layer channel, and a third-layer channel made of silicon on a substrate, and a first layer surrounding each channel. It includes an insulating layer, a second insulating layer surrounding the first insulating layer, and a gate electrode surrounding the second insulating layer, and an STI (Shallow) formed between the nanosheet semiconductor devices to separate each nanosheet semiconductor device. Trench Isolation) is provided, and the STI has a depression formed in the center between nanosheet semiconductor devices.
According to the present invention, by proposing a structure that reduces the thickness of the STI that separates elements in a nanosheet semiconductor device, there is an effect of reducing leakage current due to parasitic channels.
Description
본 발명은 나노시트 반도체 소자에 관한 것으로서, 더욱 상세하게는 기생채널에 의한 누설전류를 개선하기 위한 나노시트 반도체 소자에 관한 것이다. The present invention relates to nanosheet semiconductor devices, and more specifically, to nanosheet semiconductor devices for improving leakage current caused by parasitic channels.
최근 반도체 소자가 소형화됨에 따라 칩의 집적도가 향상되고, 속도 또한 빨라지는 것이 주요 특징이다. 하지만, 그 과정에서 단 채널 효과(short-channel effect) 현상이 심해지는 것이 단점으로 작용한다. 단 채널 효과란 소자의 채널 길이가 점점 더 짧아짐에 따라 반도체 소자가 오프(OFF) 과정에서도 전기적으로 완전히 꺼지지 못하고, 누설되는 전류(off-state current)의 양이 증가하는 현상을 말한다. 이러한 누설전류의 증가는 소자의 대기전력(static power)을 증가시키고, 칩의 발열을 초래하며, 이에 따른 모바일 기기의 배터리 소모, 칩의 수명저하 등을 초래하는 문제가 있다. Recently, as semiconductor devices have become smaller, the main characteristics are that chip integration has improved and speed has also increased. However, a disadvantage is that the short-channel effect becomes worse in the process. However, the channel effect refers to a phenomenon in which, as the channel length of a device becomes shorter, the semiconductor device cannot be completely turned off electrically even during the OFF process, and the amount of leakage current (off-state current) increases. This increase in leakage current increases the static power of the device, causes heat generation in the chip, and causes battery consumption of mobile devices and a decrease in the lifespan of the chip.
반도체 소자는 2차원 구조의 플래너(planar) FET에서 3차원 구조인 FinFET으로 진화되었으며, 그 과정에서 게이트 통제력(gate controllability)의 개선으로 인해 단 채널 효과가 억제될 수 있었다. 하지만, 3나노, 2나노 등 극단적인 수준으로 소자의 소형화가 진행되자 기존의 FinFET으로는 단 채널 효과를 개선함에 있어 한계에 직면하였으며, 이에 나노시트 반도체 소자(nanosheet FET) 가 새로이 등장하게 되었다.Semiconductor devices have evolved from the two-dimensional planar FET to the three-dimensional FinFET, and in the process, the single-channel effect has been suppressed due to improvements in gate controllability. However, as device miniaturization progressed to extreme levels such as 3 nanometers and 2 nanometers, the existing FinFET faced limitations in improving the single channel effect, and thus a new nanosheet semiconductor device (nanosheet FET) emerged.
나노시트 반도체 소자는 게이트(gate)가 채널(channel)의 전면을 둘러싸고 있는 둥근 나노와이어(nanowire) 형태를 갖는 GAA(gate-all-around) FET 보다 더 진보된 형태의 소자 구조로서, 채널을 여러 개의 다리 형태로 구현한 MBC(Multibridge-Channel) FET 등이 있다. 나노시트 반도체 소자는 채널의 구조가 원형이 아닌 직사각형의 나노시트 형태로 제작됨으로써, 게이트와 채널이 접하는 면적 및 출력성능을 극대화할 수 있다.A nanosheet semiconductor device is a more advanced type of device structure than GAA (gate-all-around) FET, which has a gate in the form of a round nanowire surrounding the front of the channel, and has multiple channels. There are MBC (Multibridge-Channel) FETs implemented in the shape of dog legs. In nanosheet semiconductor devices, the channel structure is manufactured in the form of a rectangular nanosheet rather than a circle, thereby maximizing the contact area between the gate and channel and output performance.
이처럼 나노시트 반도체 소자는 기존의 FinFET 대비 더 우수한 게이트 통제력을 지니고 있는데, 이는 소자의 게이트 전극이 채널(channel)의 모든 면(4면) 을 감싸고 있는 GAA(gate-all-around) 형태로 구성되어 있기 때문이다. 이러한 나노시트 반도체소자는 통상적으로 3개 이상의 적층되어 있는 채널을 보유하고 있다. 하지만, 이러한 나노시트 반도체소자 또한, 가장 아래층에 위치한 기생채널은 GAA 구조의 소자가 아닌, 2차원 소자인 플래너(planar) 구조를 취할 수밖에 없는데, 이 때문에 기판에서 존재하는 누설전류가 여전히 통제 불가능하다는 문제가 있다. In this way, the nanosheet semiconductor device has better gate control than the existing FinFET, as the gate electrode of the device is structured in a GAA (gate-all-around) form that surrounds all four sides of the channel. Because there is. These nanosheet semiconductor devices typically have three or more stacked channels. However, in these nanosheet semiconductor devices, the parasitic channel located in the lowest layer has no choice but to adopt a planar structure, which is a two-dimensional device, rather than a GAA structure device. For this reason, the leakage current existing in the substrate is still uncontrollable. there is a problem.
도 1은 종래 나노시트 반도체 소자를 도시한 것이다. Figure 1 shows a conventional nanosheet semiconductor device.
도 1 (a)에서 총 두 개의 나노시트 반도체 소자가 도시되어 있다.A total of two nanosheet semiconductor devices are shown in Figure 1 (a).
도 1 (b)는 도 1 (a)에서 y-y' 방향으로 컷팅(cutting)한 단면도로서, 실리콘(Si) 채널 주위를 절연층인 SiO2와 HfO2가 감싸고 있고, 게이트전극인 TiN(TiNitride)이 절연층을 감싸고 있는 구조이다. Figure 1 (b) is a cross-sectional view cut in the yy' direction in Figure 1 (a), in which insulating layers SiO 2 and HfO 2 surround a silicon (Si) channel, and TiN (TiNitride) as the gate electrode. It is a structure that surrounds this insulating layer.
도 1 (b)에서 STI(Shallow Trench Isolation) 구조물을 통해 소자와 소자 사이를 분리할 수 있으며, 이때 STI의 두께(TSTI)는 다양하게 구현될 수 있다. 도 1 (b)에서는 STI의 두께(TSTI)가 60nm로 설정되어 있다. In Figure 1 (b), devices can be separated from each other through a Shallow Trench Isolation (STI) structure, and at this time, the thickness of the STI (T STI ) can be implemented in various ways. In Figure 1 (b), the thickness of STI (T STI ) is set to 60 nm.
도 2는 도 1의 기생 채널 부근을 확대한 것이다. Figure 2 is an enlarged view of the vicinity of the parasitic channel of Figure 1.
도 2 (a)는 도 1 (b)의 기생 채널 부근을 확대한 것으로서, bulk silicon 에도 SiO2와 HfO2 절연층과 TiN 게이트전극이 증착되어 있기에, 동작과정에서 전기장의 간섭이 발생하여 누설 전류를 유발하는 기생 채널이 형성된다. 이러한 기생 채널에 의한 누설전류가 소자의 대기전력 증가, 발열 문제 등 악영향을 준다.Figure 2 (a) is an enlarged view of the vicinity of the parasitic channel in Figure 1 (b). Since SiO 2 and HfO 2 insulating layers and TiN gate electrodes are deposited on bulk silicon, electric field interference occurs during operation, resulting in leakage current. A parasitic channel that causes is formed. Leakage current caused by these parasitic channels has negative effects such as increased standby power of the device and heat generation problems.
도 2 (b)는 우측의 반도체 소자 디바이스(device) 2가 ON 상태일 때, 좌측의 반도체 소자 디바이스(device) 1이 OFF 상태에서 전류밀도가 증가하며, 기생 채널이 형성되는 것을 보여주고 있다. 즉, 디바이스 2가 ON 상태일 때, 디바이스 1이 OFF 상태임에도 불구하고, 전기장의 간섭으로 인하여 디바이스 1 소자에 기생 채널이 형성된다. 도 2 (b)에서 기생 채널이 점선으로 표기되어 있다. Figure 2 (b) shows that when the semiconductor device device 2 on the right is in the ON state and the semiconductor device device 1 on the left is in the OFF state, the current density increases and a parasitic channel is formed. That is, when device 2 is in the ON state, a parasitic channel is formed in the device 1 element due to interference of the electric field, even though device 1 is in the OFF state. In Figure 2(b), the parasitic channel is indicated by a dotted line.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 나노시트 반도체 소자에서 기생채널에 의한 누설전류를 개선하기 위한 나노시트 반도체 소자 구조를 제공하는데 그 목적이 있다.The present invention was developed to solve the above problems, and its purpose is to provide a nanosheet semiconductor device structure to improve leakage current caused by parasitic channels in the nanosheet semiconductor device.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The object of the present invention is not limited to the object mentioned above, and other objects not mentioned will be clearly understood by those skilled in the art from the description below.
이와 같은 목적을 달성하기 위한 본 발명은 나노시트 반도체 소자에 관한 것으로서, 기판 상에 실리콘 소재의 1층 채널, 2층 채널, 3층 채널의 3 개의 채널을 포함하고 있는 나노시트 반도체 소자에서, 각 채널 주위를 감싸고 있는 제1 절연층, 상기 제1 절연층을 감싸고 있는 제2 절연층 및 상기 제2 절연층을 감싸고 있는 게이트 전극을 포함하며, 각 나노시트 반도체 소자를 분리하기 위해, 나노시트 반도체 소자 사이에 형성된 STI(Shallow Trench Isolation)가 구비되고, 상기 STI는 나노시트 반도체 소자 사이에서 중앙이 함몰된 부위인 함몰부가 형성된다. The present invention to achieve this purpose relates to a nanosheet semiconductor device, which includes three channels of a first-layer channel, a second-layer channel, and a third-layer channel made of silicon on a substrate, each A nanosheet semiconductor device comprising a first insulating layer surrounding a channel, a second insulating layer surrounding the first insulating layer, and a gate electrode surrounding the second insulating layer, to separate each nanosheet semiconductor device. A Shallow Trench Isolation (STI) is provided between the devices, and the STI has a depression formed in the center between the nanosheet semiconductor devices.
상기 함몰부 상에 순차적으로 제1 절연층, 제2 절연층 및 게이트 전극이 형성될 수 있다. A first insulating layer, a second insulating layer, and a gate electrode may be sequentially formed on the depression.
상기 제1 절연층은 SiO2로 형성될 수 있다. The first insulating layer may be formed of SiO 2 .
상기 제2 절연층은 HfO2로 형성될 수 있다. The second insulating layer may be formed of HfO 2 .
상기 게이트 전극은 TiN으로 형성될 수 있다. The gate electrode may be formed of TiN.
상기 STI는 SiO2 산화막을 증착시키는 방식으로 형성될 수 있다. The STI may be formed by depositing a SiO 2 oxide film.
본 발명에 의하면, 나노시트 반도체 소자에서 소자 사이를 분리하는 STI의 두께를 감소시키는 구조를 제안함으로써, 기생채널에 의한 누설전류를 감소시킬 수 있는 효과가 있다. According to the present invention, by proposing a structure that reduces the thickness of the STI that separates elements in a nanosheet semiconductor device, there is an effect of reducing leakage current due to parasitic channels.
도 1은 종래 나노시트 반도체 소자를 도시한 것이다.
도 2는 도 1의 기생 채널 부근을 확대한 것이다.
도 3은 본 발명의 일 실시예에 따른 나노시트 반도체 소자의 구조를 도시한 것이다.
도 4는 종래 나노시트 반도체 소자와 본 발명에서 제안하는 나노시트 반도체 소자에서 발생하는 기생채널의 전류밀도를 비교하여 도시한 것이다.
도 5는 본 발명에서 제안하는 나노시트 반도체 소자에서 STI의 두께(TSTI)의 감소에 따른 디바이스(device) 1 에서의 전기적 특성을 보여주는 그래프이다.
도 6은 본 발명에서 제안하는 나노시트 반도체 소자에서 STI 부분을 확대한 도면이다.
도 7은 본 발명에서 제안하는 나노시트 반도체 소자에서 STI의 빗면 경사각에 따른 누설전류 크기를 도시한 그래프이다.
도 8은 본 발명에서 제안하는 나노시트 반도체 소자에서 STI의 두께(TSTI)에 따른 누설전류 크기를 도시한 그래프이다. Figure 1 shows a conventional nanosheet semiconductor device.
Figure 2 is an enlarged view of the vicinity of the parasitic channel of Figure 1.
Figure 3 shows the structure of a nanosheet semiconductor device according to an embodiment of the present invention.
Figure 4 shows a comparison of the current density of the parasitic channel generated in the conventional nanosheet semiconductor device and the nanosheet semiconductor device proposed in the present invention.
Figure 5 is a graph showing the electrical characteristics of device 1 according to a decrease in the thickness of STI (T STI ) in the nanosheet semiconductor device proposed in the present invention.
Figure 6 is an enlarged view of the STI portion of the nanosheet semiconductor device proposed in the present invention.
Figure 7 is a graph showing the size of leakage current according to the slope angle of the STI in the nanosheet semiconductor device proposed in the present invention.
Figure 8 is a graph showing the size of leakage current according to the thickness of STI (T STI ) in the nanosheet semiconductor device proposed in the present invention.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can make various changes and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all changes, equivalents, and substitutes included in the spirit and technical scope of the present invention.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in this application are only used to describe specific embodiments and are not intended to limit the invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, terms such as “comprise” or “have” are intended to designate the presence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, but are not intended to indicate the presence of one or more other features. It should be understood that this does not exclude in advance the possibility of the existence or addition of elements, numbers, steps, operations, components, parts, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person of ordinary skill in the technical field to which the present invention pertains. Terms such as those defined in commonly used dictionaries should be interpreted as having meanings consistent with the meanings they have in the context of the related technology, and should not be interpreted as having ideal or excessively formal meanings, unless explicitly defined in the present application. No.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In addition, when describing with reference to the accompanying drawings, identical components will be assigned the same reference numerals regardless of the reference numerals, and overlapping descriptions thereof will be omitted. In describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.
본 발명은 나노시트 반도체 소자에 관한 것으로서, 기판 상에 실리콘 소재의 1층 채널, 2층 채널, 3층 채널의 3 개의 채널을 포함하고 있는 나노시트 반도체 소자에서, 각 채널 주위를 감싸고 있는 제1 절연층, 상기 제1 절연층을 감싸고 있는 제2 절연층 및 상기 제2 절연층을 감싸고 있는 게이트 전극을 포함하며, 각 나노시트 반도체 소자를 분리하기 위해, 나노시트 반도체 소자 사이에 형성된 STI(Shallow Trench Isolation)가 구비되고, 상기 STI는 나노시트 반도체 소자 사이에서 중앙이 함몰된 부위인 함몰부가 형성된다. The present invention relates to a nanosheet semiconductor device, which includes three channels, a first-layer channel, a second-layer channel, and a third-layer channel made of silicon on a substrate, and a first layer surrounding each channel. It includes an insulating layer, a second insulating layer surrounding the first insulating layer, and a gate electrode surrounding the second insulating layer, and an STI (Shallow) formed between the nanosheet semiconductor devices to separate each nanosheet semiconductor device. Trench Isolation) is provided, and the STI has a depression formed in the center between nanosheet semiconductor devices.
상기 함몰부 상에 순차적으로 제1 절연층, 제2 절연층 및 게이트 전극이 형성될 수 있다. A first insulating layer, a second insulating layer, and a gate electrode may be sequentially formed on the depression.
상기 제1 절연층은 SiO2로 형성될 수 있다. The first insulating layer may be formed of SiO 2 .
상기 제2 절연층은 HfO2로 형성될 수 있다. The second insulating layer may be formed of HfO 2 .
상기 게이트 전극은 TiN으로 형성될 수 있다. The gate electrode may be formed of TiN.
상기 STI는 SiO2 산화막을 증착시키는 방식으로 형성될 수 있다. The STI may be formed by depositing a SiO 2 oxide film.
도 3은 본 발명의 일 실시예에 따른 나노시트 반도체 소자의 구조를 도시한 것이다. Figure 3 shows the structure of a nanosheet semiconductor device according to an embodiment of the present invention.
도 3을 참조하면, 본 발명에서 제안하는 나노시트 반도체 소자는 실리콘(Silicon) 소재의 기판(210) 상에 실리콘 소재의 1층 채널, 2층 채널, 3층 채널의 3 개의 채널을 포함하고 있다. Referring to FIG. 3, the nanosheet semiconductor device proposed in the present invention includes three channels, a first-layer channel, a second-layer channel, and a third-layer channel made of silicon, on a substrate 210 made of silicon. .
그리고, 각 채널 주위를 제1 절연층(220) 및 제2 절연층(230)이 형성되어 있고, 제2 절연층을 게이트 전극(240)이 감싸고 있는 구조이다. Additionally, a first insulating layer 220 and a second insulating layer 230 are formed around each channel, and the gate electrode 240 surrounds the second insulating layer.
그리고, 각 나노시트 반도체 소자를 분리하기 위하여 나노시트 반도체 소자 사이에 STI(110)가 형성되어 있다. And, in order to separate each nanosheet semiconductor device, an STI 110 is formed between the nanosheet semiconductor devices.
본 발명의 일 실시예에서 제1 절연층(220)은 SiO2로 형성되고, 제2 절연층(230)은 HfO2로 형성될 수 있다. In one embodiment of the present invention, the first insulating layer 220 may be formed of SiO 2 and the second insulating layer 230 may be formed of HfO 2 .
본 발명의 일 실시예에서 게이트 전극(240)은 TiN으로 형성될 수 있다. In one embodiment of the present invention, the gate electrode 240 may be formed of TiN.
도 3에서 보는 바와 같이, 본 발명에서 제안하는 나노시트 반도체 소자는 소자 사이를 분리하는 STI(Shallow Trench Isolation)(110)의 두께(TSTI)를 인위적으로 감소시킨 후, STI의 빗면을 비스듬하게 제작한다.As shown in Figure 3, the nanosheet semiconductor device proposed in the present invention artificially reduces the thickness (T STI ) of the STI (Shallow Trench Isolation) 110 that separates the devices, and then tilts the inclined plane of the STI. Produce.
도 3에서 STI(110) 구조를 상세하게 설명하면, STI(110)는 나노시트 반도체 소자 사이에서 중앙이 함몰된 부위인 함몰부(111)가 형성되어 있다. 함몰부(111)의 가장 낮은 저면과 STI(110)의 바닥면 사이의 길이가 STI(110)의 두께(TSTI)이다. If the structure of the STI 110 is described in detail in FIG. 3, the STI 110 has a depression 111 formed in the center between nanosheet semiconductor devices. The length between the lowest bottom surface of the depression 111 and the bottom surface of the STI 110 is the thickness (T STI ) of the STI 110.
그리고, 함몰부(110) 상에 순차적으로 제1 절연층(220), 제2 절연층(230) 및 게이트 전극(240)이 형성되어 있다. And, a first insulating layer 220, a second insulating layer 230, and a gate electrode 240 are sequentially formed on the depression 110.
본 발명의 일 실시예에서 STI(110)는 SiO2 산화막을 증착시키는 방식으로 형성될 수 있다. 즉, SiO2 산화막을 증착하면서 열 공정을 수행하면 나노시트 반도체 소자 사이에서 중앙이 함몰되는 함몰부(111)가 형성된 STI(110)를 제작할 수 있다. In one embodiment of the present invention, the STI 110 may be formed by depositing a SiO 2 oxide film. In other words, if a thermal process is performed while depositing a SiO 2 oxide film, an STI 110 having a central depression 111 formed between nanosheet semiconductor elements can be manufactured.
본 발명에서 함몰부(110)가 형성된 STI(110)를 포함하는 나노시트 반도체 소자 구조는 TiN으로 구성된 게이트 전극(240)이 양 옆으로 감싸기 때문에, 게이트 통제력(gate controllability)이 향상되고, 디바이스 2에 의한 전기장이 방지되며, 이에 따라 누설 전류가 감소하게 된다. In the present invention, the nanosheet semiconductor device structure including the STI 110 in which the depression 110 is formed is surrounded on both sides by the gate electrode 240 made of TiN, so gate controllability is improved, and device 2 The electric field is prevented, and the leakage current is reduced accordingly.
도 4는 종래 나노시트 반도체 소자와 본 발명에서 제안하는 나노시트 반도체 소자에서 발생하는 기생채널의 전류밀도를 비교하여 도시한 것이다. Figure 4 shows a comparison of the current density of the parasitic channel generated in the conventional nanosheet semiconductor device and the nanosheet semiconductor device proposed in the present invention.
도 4 (a)는 종래의 나노시트 반도체 소자 구조에서 OFF 상태의 좌측 디바이스(device) 1에서 발생하는 기생채널의 전류밀도를 보여주는 도면이다. Figure 4 (a) is a diagram showing the current density of the parasitic channel generated in device 1 on the left in the OFF state in a conventional nanosheet semiconductor device structure.
도 4 (a)에서 디바이스 1 이 OFF 상태임에도 불구하고 디바이스(device) 2에 의한 의도치 않은 전기장의 간섭때문에 기생채널에 누설 전류가 발생한 것이 검정색 박스(가)로 표시되어 있다. In Figure 4 (a), even though device 1 is in the OFF state, leakage current occurs in the parasitic channel due to unintended electric field interference by device 2, which is indicated by a black box (a).
하지만 도 4 (b)에서 보는 바와 같이, 본 발명에서 제안하는 나노시트 반도체 소자 구조에서는 기생채널의 전류밀도가 감소하는 것이 검정색 박스(나)로 표시되어 있다. 이는 OFF 상태의 디바이스 1 소자에 발생한 기생채널의 좌측면 및 우측면에 TiN 전극이 추가로 형성되었기 때문이다. 즉, 종래 나노시트 반도체 소자의 기생채널은 플래너(planar) 소자 형태의 2차원 구조를 채택하고 있었으나, 본 발명에서 제안하는 나노시트 반도체 소자 구조에서는 3차원 구조의 Fin FET 형태를 취하고 있으므로, 기생 채널을 관통하는 전류 밀도가 감소한다. However, as shown in Figure 4 (b), in the nanosheet semiconductor device structure proposed by the present invention, the decrease in the current density of the parasitic channel is indicated by a black box (B). This is because TiN electrodes were additionally formed on the left and right sides of the parasitic channel generated in the device 1 element in the OFF state. That is, the parasitic channel of the conventional nanosheet semiconductor device adopts a two-dimensional structure in the form of a planar device, but in the nanosheet semiconductor device structure proposed in the present invention, it takes the form of a three-dimensional Fin FET, so the parasitic channel The current density passing through decreases.
도 4 (c)는 STI 두께(TSTI)가 60nm(종래), 55nm, 50nm, 40nm, 30nm로 감소하였을 때, 좌측 디바이스 1 소자의 기생채널에서 발생하는 전류 밀도를 보여주는 그래프이다. Figure 4 (c) is a graph showing the current density occurring in the parasitic channel of the left device 1 element when the STI thickness (T STI ) is reduced to 60nm (conventional), 55nm, 50nm, 40nm, and 30nm.
도 4 (c)를 참조하면, 전류 밀도의 단위는 A*cm-2이고, 60nm일 때 5.36×103, 55nm일 때 4.51×103, 50nm일 때 3.97×103, 40nm일 때 3.46×103, 30nm일 때 3.53×103의 전류 밀도(A*cm-2)를 나타내며, 이를 통해 본 발명에서 제안하는 나노시트 반도체 소자에서 종래 소자 대비 누설전류가 감소하는 것을 확인할 수 있다. Referring to Figure 4 (c), the unit of current density is A*cm -2 , at 60nm it is 5.36×10 3 , at 55nm it is 4.51×10 3 , at 50nm it is 3.97×10 3 , at 40nm it is 3.46× At 10 3 and 30 nm, it shows a current density (A*cm -2 ) of 3.53×10 3 , through which it can be seen that the leakage current in the nanosheet semiconductor device proposed by the present invention is reduced compared to conventional devices.
도 5는 본 발명에서 제안하는 나노시트 반도체 소자에서 STI의 두께(TSTI)의 감소에 따른 디바이스(device) 1 에서의 전기적 특성을 보여주는 그래프이다. Figure 5 is a graph showing the electrical characteristics of device 1 according to a decrease in the thickness of STI (T STI ) in the nanosheet semiconductor device proposed in the present invention.
도 5를 참조하면, 검정색 선은 STI 두께(TSTI)가 60nm인 경우의 디바이스 1의 누설전류를 도시한 것이며, 도 1 (b)의 종래 나노시트 반도체 소자 구조에서의 데이터로서, OFF 상태 (VG = 0 V 상태) 일 때, 디바이스(device) 1 에 존재하는 누설전류는 2.34×10-8 A이다. Referring to Figure 5, the black line shows the leakage current of device 1 when the STI thickness (T STI ) is 60 nm, and is data from the conventional nanosheet semiconductor device structure in Figure 1 (b), in the OFF state ( When VG = 0 V state), the leakage current existing in device 1 is 2.34×10 -8 A.
이에 비해, 본 발명에서 제안하는 나노시트 반도체 소자 구조가 반영된 보라색 선은 STI 두께(TSTI)가 30nm인 경우의 디바이스 1의 누설전류를 도시한 것으로서, OFF 상태 (VG = 0 V 상태) 일 때, 디바이스(device) 1 에 존재하는 누설전류는 1.06×10-8 A이다. 즉, 종래 대비 누설 전류가 약 2.2배 감소하는 것을 확인할 수 있다. 다시 말해서, device 1 에 존재하는 기생채널의 전류밀도가 감소하여, 결국 device 1 소자가 구동(ON-OFF 스위칭) 하는 과정에서 나노시트 반도체 소자의 누설전류가 감소한다.In comparison, the purple line reflecting the nanosheet semiconductor device structure proposed in the present invention shows the leakage current of device 1 when the STI thickness (T STI ) is 30 nm, and in the OFF state (VG = 0 V state) , the leakage current present in device 1 is 1.06×10 -8 A. In other words, it can be seen that the leakage current is reduced by about 2.2 times compared to before. In other words, the current density of the parasitic channel present in device 1 decreases, ultimately reducing the leakage current of the nanosheet semiconductor device during the operation (ON-OFF switching) of device 1.
도 6은 본 발명에서 제안하는 나노시트 반도체 소자에서 STI 부분을 확대한 도면이다. Figure 6 is an enlarged view of the STI portion of the nanosheet semiconductor device proposed in the present invention.
도 6을 참조하면, 본 발명에서 수평을 기준으로 함몰부(110)의 빗면이 이루는 각도를 경사각(θ)으로 정의할 수 있다.Referring to FIG. 6, in the present invention, the angle formed by the inclined surface of the depression 110 with respect to the horizontal can be defined as the inclination angle (θ).
도 7은 본 발명에서 제안하는 나노시트 반도체 소자에서 STI의 빗면 경사각에 따른 누설전류 크기를 도시한 그래프이다. Figure 7 is a graph showing the size of leakage current according to the slope angle of the STI in the nanosheet semiconductor device proposed in the present invention.
도 7에서 게이트 전압 VG=0V, 드레인 전압 VD=0.7 V, TSTI=50nm이다. In Figure 7, the gate voltage V G = 0V, drain voltage V D = 0.7 V, and T STI = 50 nm.
도 7에서 경사각(θ)과 누설 전류(IOff)의 관계는 다음과 같은 관계식으로 나타낼 수 있다. In FIG. 7, the relationship between the inclination angle (θ) and the leakage current (I Off ) can be expressed by the following equation.
IOFF(nA)=0.15×θ+21.53I OFF (nA)=0.15×θ+21.53
도 8은 본 발명에서 제안하는 나노시트 반도체 소자에서 STI의 두께(TSTI)에 따른 누설전류 크기를 도시한 그래프이다. Figure 8 is a graph showing the size of leakage current according to the thickness of STI (T STI ) in the nanosheet semiconductor device proposed in the present invention.
도 8에서 드레인 전압 VD=0.7 V, 게이트 전압 VG=0V, 경사각(θ)=70°이다. In Figure 8, the drain voltage V D = 0.7 V, the gate voltage V G = 0 V, and the tilt angle (θ) = 70°.
도 8을 참조하면, STI의 두께(TSTI)가 40nm인 경우에 누설 전류(IOFF)가 최소가 되는 것을 확인할 수 있다. Referring to FIG. 8, it can be seen that the leakage current (I OFF ) is minimized when the thickness (T STI ) of the STI is 40 nm.
그러나, STI의 두께(TSTI)가 40nm를 초과하면 STI(110)의 바닥면 아래 부분에 기생 채널이 생기면서 오히려 누설 전류가 발생할 가능성이 높아진다. 따라서, 적절한 STI의 두께(TSTI)를 설정하는 것이 바람직하다. However, if the thickness of the STI (T STI ) exceeds 40 nm, a parasitic channel is created in the lower part of the bottom surface of the STI (110), which increases the possibility of leakage current occurring. Therefore, it is desirable to set an appropriate thickness of STI (T STI ).
이상 본 발명을 몇 가지 바람직한 실시 예를 사용하여 설명하였으나, 이들 실시 예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.Although the present invention has been described above using several preferred examples, these examples are illustrative and not limiting. Those of ordinary skill in the technical field to which the present invention pertains will understand that various changes and modifications can be made without departing from the spirit of the present invention and the scope of rights set forth in the appended claims.
110 STI
111 함몰부
210 기판
220 제1 절연층
230 제2 절연층
240 게이트 전극110 STI 111 depression
210 substrate 220 first insulating layer
230 second insulating layer 240 gate electrode
Claims (6)
각 채널 주위를 감싸고 있는 제1 절연층;
상기 제1 절연층을 감싸고 있는 제2 절연층; 및
상기 제2 절연층을 감싸고 있는 게이트 전극
을 포함하며,
각 나노시트 반도체 소자를 분리하기 위해, 나노시트 반도체 소자 사이에 형성된 STI(Shallow Trench Isolation)가 구비되고,
상기 STI는 나노시트 반도체 소자 사이에서 중앙이 함몰된 부위인 함몰부가 형성되어 있는 것을 특징으로 하는 나노시트 반도체 소자.
In a nanosheet semiconductor device containing three channels, a first-layer channel, a second-layer channel, and a third-layer channel made of silicon, on a substrate,
a first insulating layer surrounding each channel;
a second insulating layer surrounding the first insulating layer; and
Gate electrode surrounding the second insulating layer
Includes,
In order to separate each nanosheet semiconductor device, an STI (Shallow Trench Isolation) formed between the nanosheet semiconductor devices is provided,
The STI is a nanosheet semiconductor device characterized in that a depression, which is a centrally depressed area, is formed between nanosheet semiconductor devices.
상기 함몰부 상에 순차적으로 제1 절연층, 제2 절연층 및 게이트 전극이 형성되어 있는 것을 특징으로 하는 나노시트 반도체 소자.
In claim 1,
A nanosheet semiconductor device, characterized in that a first insulating layer, a second insulating layer, and a gate electrode are sequentially formed on the depression.
상기 제1 절연층은 SiO2로 형성되는 것을 특징으로 하는 나노시트 반도체 소자.
In claim 2,
The first insulating layer is a nanosheet semiconductor device characterized in that it is formed of SiO 2 .
상기 제2 절연층은 HfO2로 형성되는 것을 특징으로 하는 나노시트 반도체 소자.
In claim 2,
The second insulating layer is a nanosheet semiconductor device characterized in that it is formed of HfO 2 .
상기 게이트 전극은 TiN으로 형성되는 것을 특징으로 하는 나노시트 반도체 소자.
In claim 2,
A nanosheet semiconductor device, wherein the gate electrode is made of TiN.
상기 STI는 SiO2 산화막을 증착시키는 방식으로 형성되는 것을 특징으로 하는 나노시트 반도체 소자.
In claim 2,
The STI is a nanosheet semiconductor device characterized in that it is formed by depositing a SiO 2 oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220035091A KR102651185B1 (en) | 2022-03-22 | 2022-03-22 | Nanosheet semiconductor device for improving leakage current caused by parasitic channel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220035091A KR102651185B1 (en) | 2022-03-22 | 2022-03-22 | Nanosheet semiconductor device for improving leakage current caused by parasitic channel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230137562A true KR20230137562A (en) | 2023-10-05 |
| KR102651185B1 KR102651185B1 (en) | 2024-03-25 |
Family
ID=88294076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220035091A KR102651185B1 (en) | 2022-03-22 | 2022-03-22 | Nanosheet semiconductor device for improving leakage current caused by parasitic channel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102651185B1 (en) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060081211A (en) * | 2005-01-07 | 2006-07-12 | 주식회사 하이닉스반도체 | Method for manufacturing recess gate |
| KR20060134320A (en) * | 2005-06-22 | 2006-12-28 | 주식회사 하이닉스반도체 | Trench isolation layer and method of fabricating the same |
| KR20080082616A (en) | 2005-12-02 | 2008-09-11 | 이데미쓰 고산 가부시키가이샤 | Tft substrate and tft substrate manufacturing method |
| US20090283852A1 (en) * | 2008-05-19 | 2009-11-19 | Alois Gutmann | Stress-Inducing Structures, Methods, and Materials |
| KR20100091482A (en) * | 2009-02-10 | 2010-08-19 | 주식회사 하이닉스반도체 | Semiconductor apparatus and fabrication method thereof |
| KR20150018279A (en) * | 2013-08-09 | 2015-02-23 | 삼성전자주식회사 | Semiconductor device and method of fabricating the same |
| KR20210148904A (en) * | 2020-05-28 | 2021-12-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Multi-gate devices with multi-layer inner spacers and fabrication methods thereof |
| KR20220000336A (en) * | 2020-06-25 | 2022-01-03 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Semiconductor device and method of forming thereof |
| KR20220023426A (en) * | 2020-08-21 | 2022-03-02 | 삼성전자주식회사 | Semiconductor device |
-
2022
- 2022-03-22 KR KR1020220035091A patent/KR102651185B1/en active IP Right Grant
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060081211A (en) * | 2005-01-07 | 2006-07-12 | 주식회사 하이닉스반도체 | Method for manufacturing recess gate |
| KR20060134320A (en) * | 2005-06-22 | 2006-12-28 | 주식회사 하이닉스반도체 | Trench isolation layer and method of fabricating the same |
| KR20080082616A (en) | 2005-12-02 | 2008-09-11 | 이데미쓰 고산 가부시키가이샤 | Tft substrate and tft substrate manufacturing method |
| US20090283852A1 (en) * | 2008-05-19 | 2009-11-19 | Alois Gutmann | Stress-Inducing Structures, Methods, and Materials |
| KR20100091482A (en) * | 2009-02-10 | 2010-08-19 | 주식회사 하이닉스반도체 | Semiconductor apparatus and fabrication method thereof |
| KR20150018279A (en) * | 2013-08-09 | 2015-02-23 | 삼성전자주식회사 | Semiconductor device and method of fabricating the same |
| KR20210148904A (en) * | 2020-05-28 | 2021-12-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Multi-gate devices with multi-layer inner spacers and fabrication methods thereof |
| KR20220000336A (en) * | 2020-06-25 | 2022-01-03 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Semiconductor device and method of forming thereof |
| KR20220023426A (en) * | 2020-08-21 | 2022-03-02 | 삼성전자주식회사 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102651185B1 (en) | 2024-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102463483B1 (en) | Devices and systems with string drivers including high band gap material and methods of formation | |
| US11404551B2 (en) | Trench-gate transistor with gate dielectric having a first thickness between the gate electrode and the channel region and a second greater thickness between the gate electrode and the source/drain regions | |
| US6720619B1 (en) | Semiconductor-on-insulator chip incorporating partially-depleted, fully-depleted, and multiple-gate devices | |
| KR102527904B1 (en) | Semiconductor device and method for fabricating the same | |
| US7285456B2 (en) | Method of fabricating a fin field effect transistor having a plurality of protruding channels | |
| US7842594B2 (en) | Semiconductor device and method for fabricating the same | |
| US9496178B2 (en) | Semiconductor device having fins of different heights and method for manufacturing the same | |
| US11482279B2 (en) | SRAM cell, memory comprising the same, and electronic device | |
| US8927963B2 (en) | Semiconductor memory cell, device, and method for manufacturing the same | |
| US10600881B2 (en) | Tunneling field-effect transistor and fabrication method thereof | |
| CN111755512B (en) | Semiconductor device and preparation method thereof | |
| US9419078B2 (en) | Floating body memory with asymmetric channel | |
| US20230397400A1 (en) | Semiconductor structure and manufacturing method thereof | |
| TWI636526B (en) | Dynamic memory structure | |
| KR102651185B1 (en) | Nanosheet semiconductor device for improving leakage current caused by parasitic channel | |
| US20220231141A1 (en) | High dielectric constant metal gate mos transistor | |
| TWI668803B (en) | Memory circuit with thyristor | |
| KR102096152B1 (en) | Recessed Channel Type Transistor having Improved Current-leakage Characteristics | |
| KR100823874B1 (en) | High density fin field effect transistor having low leakage current and method of manufacturing the finfet | |
| WO2023236361A1 (en) | Semiconductor structure and memory | |
| CN116247011B (en) | Semiconductor structure and manufacturing method thereof | |
| KR102575699B1 (en) | Nanosheet semi-conductor device fabricating method and nanosheet semi-conductor device fabricated by the same | |
| KR102562311B1 (en) | Buried Channel Array Transistor of Improved Row Hammer Effect | |
| CN103681800A (en) | Multi-time programmable semiconductor device and manufacturing method thereof | |
| KR102467857B1 (en) | Ferroelectric memory device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |