KR20230136655A - 광학 소자의 제조 방법 및 광학 소자 - Google Patents
광학 소자의 제조 방법 및 광학 소자 Download PDFInfo
- Publication number
- KR20230136655A KR20230136655A KR1020237029845A KR20237029845A KR20230136655A KR 20230136655 A KR20230136655 A KR 20230136655A KR 1020237029845 A KR1020237029845 A KR 1020237029845A KR 20237029845 A KR20237029845 A KR 20237029845A KR 20230136655 A KR20230136655 A KR 20230136655A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- optical element
- light
- transfer member
- manufacturing
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 475
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 233
- 238000012546 transfer Methods 0.000 claims abstract description 598
- 239000013078 crystal Substances 0.000 claims abstract description 305
- 230000008878 coupling Effects 0.000 claims abstract description 76
- 238000010168 coupling process Methods 0.000 claims abstract description 76
- 238000005859 coupling reaction Methods 0.000 claims abstract description 76
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 366
- 229910052710 silicon Inorganic materials 0.000 claims description 338
- 239000010703 silicon Substances 0.000 claims description 338
- 238000001228 spectrum Methods 0.000 claims description 253
- 238000000034 method Methods 0.000 claims description 196
- 229910021332 silicide Inorganic materials 0.000 claims description 150
- 230000008569 process Effects 0.000 claims description 144
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 138
- 239000000463 material Substances 0.000 claims description 60
- 238000012545 processing Methods 0.000 claims description 42
- 239000000126 substance Substances 0.000 claims description 39
- 238000005498 polishing Methods 0.000 claims description 38
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 32
- 238000005019 vapor deposition process Methods 0.000 claims description 23
- 239000011265 semifinished product Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 14
- 238000007517 polishing process Methods 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 1033
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 86
- 239000000377 silicon dioxide Substances 0.000 description 43
- 235000012239 silicon dioxide Nutrition 0.000 description 43
- 230000003595 spectral effect Effects 0.000 description 36
- 238000010586 diagram Methods 0.000 description 34
- 238000003384 imaging method Methods 0.000 description 30
- 238000005530 etching Methods 0.000 description 26
- 230000000694 effects Effects 0.000 description 24
- 238000000227 grinding Methods 0.000 description 21
- 238000006243 chemical reaction Methods 0.000 description 18
- 238000001914 filtration Methods 0.000 description 17
- 239000013598 vector Substances 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 238000002834 transmittance Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 239000000725 suspension Substances 0.000 description 12
- 238000004857 zone melting Methods 0.000 description 12
- -1 oxygen ion Chemical class 0.000 description 11
- 230000000717 retained effect Effects 0.000 description 11
- 238000007740 vapor deposition Methods 0.000 description 9
- 238000009739 binding Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000005137 deposition process Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 150000003377 silicon compounds Chemical class 0.000 description 7
- 150000001450 anions Chemical class 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000012938 design process Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000004611 spectroscopical analysis Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Surface Treatment Of Optical Elements (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Polarising Elements (AREA)
- Optical Filters (AREA)
Abstract
광학 소자의 제조 방법 및 광학 소자가 개시된다. 상기 제조 방법은, 규칙적인 결정 배향 구조를 갖는 타깃 전사층을 포함하는 전사 부재 및 전사될 광학 소자를 제공하는 단계; 상기 전사될 광학 소자의 표면에 투광성 유전체층을 형성하는 단계; 상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계; 및 상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계를 포함한다. 이에 따라, 상기와 같은 특정 제조 방법으로 제조된 상기 광학 소자의 표면은 규칙적인 결정 배향 구조를 갖는 광학층 구조를 형성할 수 있다.
Description
본 발명은 반도체 광학 분야에 관한 것으로, 특히 광학 소자의 제조 방법 및 상기 제조 방법으로 제조된 광학 소자에 관한 것이다.
실리콘 재료는 현재 가장 중요한 반도체 재료이다. 단원자 실리콘은 96종의 안정적인 원소 중 64종의 원소와 실리사이드를 형성할 수 있는 상대적으로 활성 비금속 원소이다. 실리콘의 주요 용도는 반도체 특성에 의해 결정된다.
결정 실리콘은 단결정 실리콘 및 다결정 실리콘을 포함하고, 다결정 실리콘의 주류 제조 방법은 먼저 탄소로 이산화규소를 환원하여 실리콘을 형성한 후, 염화수소 반응으로 정제하여 더 높은 농도의 다결정 실리콘을 얻으며; 단결정 실리콘의 주류 제조 방법은 먼저 다결정 실리콘 또는 비정질 실리콘을 제조한 후, 초크랄스키법 또는 서스펜션 존 용융법 등을 사용하여 용융물에서 막대 모양의 단결정 실리콘을 생성한다. 단결정 실리콘은 완전한 격자 구조를 가진 결정으로, 내부 실리콘 원자의 결정 배향이 규칙적이다.
기존의 일부 광학 소자의 경우에는 그 표면에 한 층의 실리콘 결정 또는 실리콘 화합물을 형성할 필요가 있는데, 예를 들면, 스펙트럼 칩의 구조적 구성에서는 그 표면에 한 층의 실리콘 결정을 형성하고 상기 실리콘 결정을 처리하여 광 변조층을 얻음으로써, 상기 광 변조층을 투과하는 광을 변조시켜야 한다. 그러나 제조 과정에서, 초크랄스키법 또는 서스펜션 존 용융법 등을 사용하여 규칙적인 결정 배향을 가진 실리콘 결정 또는 실리사이드를 형성할 수 있는 공정은 광학 소자의 표면에 실리콘 결정 또는 실리사이드를 형성하는 데 적합하지 않기 때문에, 실제 산업에서는 일반적으로 기상 증착법으로 광학 소자에 실리콘 결정 또는 실리사이드를 형성한다. 그러나, 이러한 제조 방법은 많은 단점이 존재한다.
먼저, 기상 증착법에 의해 얻어진 실리콘 결정 또는 실리사이드는 내부 원자가 규칙적으로 배열되어 있지 않거나, 초크랄스키법 또는 서스펜션 존 용융법에 의해 형성된 실리콘 결정 및 실리사이드와 비교하여, 기상 증착법에 의해 얻어진 실리콘 결정 또는 실리사이드는 내부 원자의 결정 배향 일관성 및 규칙성이 불량하다.
나아가, 특별한 요구사항이 있는 일부 광학 소자의 경우, 불완전하게 규칙적인 실리콘 결정 또는 실리사이드는 광학 소자의 성능에 영향을 미치게 되는데, 즉, 제조된 광학 소자의 성능이 기설정된 요구사항을 충족하도록 보장할 수 없다.
예를 들면, 기존의 스펙트럼 칩 제조 공정에서는 기상 증착법으로 감광성 칩에 한 층의 실리콘 결정을 증착하고 상기 실리콘 결정을 처리하여 광 변조층을 얻음으로써, 상기 변조층을 투과하는 광을 변조시킨다. 스펙트럼 칩의 경우, 상기 변조층의 굴절률이 최대한 높아야 하기 때문에 투과율이 높아야 광 손실이 적으나, 기상 증착 방법으로 얻은 실리콘 결정은 원자 배열을 통한 결정 배향 규칙성이 불량하므로, 상기 변조층 투과율이 너무 낮아 상기 변조층의 전체적인 변조 효과가 너무 불량하다.
따라서, 최적화된 광학 소자의 제조 공정이 필요하다.
본 발명의 이점은 광학 소자의 제조 방법 및 광학 소자를 제공하는 것이며, 여기서, 상기 제조 방법은 물리적 전사와 유사한 방식으로 비교적 우수한 결정 배향 배열을 갖는 실리콘 결정 또는 실리사이드를 전사될 광학 소자의 표면으로 이동시킴으로써, 최종 제조된 상기 광학 소자의 표면이 결정 배향 배열이 비교적 우수한 광학층 구조를 갖도록 한다.
본 발명의 다른 이점 및 특징은 하기 설명을 통해 명백해질 것이며, 청구범위에서 특별히 언급된 수단 및 조합에 의해 구현될 수 있다.
상기 적어도 하나의 이점을 구현하기 위해, 본 발명은 광학 소자의 제조 방법을 제공하며, 상기 제조 방법은,
규칙적인 결정 배향 구조를 갖는 타깃 전사층을 포함하는 전사 부재, 및 전사될 광학 소자를 제공하는 단계;
상기 전사될 광학 소자의 표면에 투광성 유전체층을 형성하는 단계;
상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계; 및
상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 투광성 유전체층의 상부 표면은 평탄 표면이다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사될 광학 소자의 표면에 투광성 유전체층을 형성하는 단계는, 기상 증착 공정을 통해 상기 전사될 광학 소자의 표면에 상기 투광성 유전체층을 증착하는 단계; 및 상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 상기 투광성 유전체층의 상부 표면을 처리하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 기상 증착 공정을 통해 상기 전사될 광학 소자의 표면에 상기 투광성 유전체층을 증착하는 단계 이전에, 상기 투광성 유전체층을 증착하기 위한 상기 전사될 광학 소자의 표면의 부분은 평탄 표면이도록 상기 전사될 광학 소자의 표면을 전처리하는 단계를 더 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 상기 투광성 유전체층의 상부 표면을 처리하는 단계는, 상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 화학적 기계적 폴리싱 공정을 통해 상기 투광성 유전체층의 상부 표면을 폴리싱하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재는 상기 타깃 전사층의 표면에 형성된 결합층을 더 포함하고, 상기 결합층은 상기 투광성 유전체층과 동일한 재료로 이루어지고; 상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계는, 상기 타깃 전사층의 표면에 형성된 상기 결합층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계는, 상기 전사 부재의 상기 타깃 전사층 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 결합층을 형성하는 단계; 및 상기 타깃 전사층의 표면에 형성된 상기 결합층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 타깃 전사층 표면에 결합층을 형성하는 단계는, 상기 타깃 전사층의 표면을 처리하여 상기 전사 부재의 상기 타깃 전사층 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 상기 결합층을 형성하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 타깃 전사층 표면에 결합층을 형성하는 단계는, 상기 타깃 전사층의 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 상기 결합층을 적층하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는, 상기 전사 부재에서 상기 타깃 전사층을 제외한 다른 부분을 제거하여, 상기 전사 부재의 상기 타깃 전사층을 유지하여 상기 광학 소자를 형성하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는, 상기 타깃 전사층의 적어도 일부를 유지하도록 상기 전사 부재에서 상기 타깃 전사층을 제외한 다른 부분 및 상기 타깃 전사층의 적어도 일부를 제거하여 상기 광학 소자를 형성하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 타깃 전사층은 실리콘 결정층이다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 타깃 전사층은 실리사이드층이다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사될 광학 소자는 반제품의 스펙트럼 칩이고, 상기 광학 소자는 스펙트럼 칩이다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 반제품의 스펙트럼 칩은 이미지 센서 및 신호 처리 회로층을 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는, 유지된 상기 타깃 전사층 상에 광 변조 구조를 형성하여 상기 광학 소자를 형성하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 타깃 전사층은 내부에 형성된 광 변조 구조를 갖는다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재는 SOI 소자이고, 상기 타깃 전사층은 상기 SOI 소자의 실리콘 결정층이다.
본 발명에 따른 광학 소자의 제조 방법에서, 전사 부재를 제공하는 단계는, 단결정 실리콘 구조를 제공하는 단계; 및 상기 단결정 실리콘 구조 내에 상기 실리사이드층을 형성하도록 상기 단결정 실리콘 구조를 처리하여 상기 전사 부재를 형성하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 전사 부재를 제공하는 단계는, 기저층을 제공하는 단계; 및 상기 기저층 상에 상기 실리사이드층을 적층하여 상기 전사 부재를 형성하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 광학 소자는 스펙트럼 칩이고, 상기 전사될 광학 소자는 반제품의 스펙트럼 칩이며, 상기 타깃 전사층은 실리콘 결정층이다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계는, 상기 전사 부재의 상기 실리콘 결정층 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 결합층을 형성하는 단계; 및 상기 실리콘 결정층 표면에 형성된 상기 결합층을 상기 반제품의 스펙트럼 칩의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 반제품의 스펙트럼 칩에 커플링하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 투광성 유전체층은 실리사이드로 이루어진다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 실리콘 결정층 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 결합층을 형성하는 단계는, 상기 실리콘 결정층의 표면에 음이온을 주입하여, 상기 음이온이 주입된 상기 실리콘 결정층의 일부가 실리사이드로 변환되어 상기 실리콘 결정층의 표면에 결합층을 형성하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 실리콘 결정층 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 결합층을 형성하는 단계는, 상기 실리콘 결정층의 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 상기 결합층을 적층하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재는 상기 전사 부재의 상기 실리콘 결정층 표면에 형성된 결합층을 더 포함하고, 상기 결합층은 상기 투광성 유전체층과 동일한 재료로 이루어지고; 상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계는, 상기 실리콘 결정층 표면에 형성된 상기 결합층을 상기 반제품의 스펙트럼 칩의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 반제품의 스펙트럼 칩에 커플링하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 투광성 유전체층의 상부 표면은 평탄 표면이다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 반제품의 스펙트럼 칩의 표면에 투광성 유전체층을 형성하는 단계는, 기상 증착 공정을 통해 상기 반제품의 스펙트럼 칩의 표면에 상기 투광성 유전체층을 증착하는 단계; 및 상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 상기 투광성 유전체층의 상부 표면을 처리하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 기상 증착 공정을 통해 상기 반제품의 스펙트럼 칩의 표면에 상기 투광성 유전체층을 증착하는 단계 이전에, 상기 투광성 유전체층을 증착하기 위한 상기 반제품의 스펙트럼 칩의 표면의 부분은 평탄 표면이도록 상기 반제품의 스펙트럼 칩의 표면을 전처리하는 단계를 더 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 상기 투광성 유전체층의 상부 표면을 처리하는 단계는, 상기 투광성 유전체층의 상부 표면이 평탄 표면이도록, 화학적 기계적 폴리싱 공정을 통해 상기 투광성 유전체층의 상부 표면을 폴리싱하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재는, 아래에서 위로 실리콘 기저층, 실리사이드층 및 상기 실리콘 결정층을 순차적으로 포함하는 SOI 소자이다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는, 상기 전사 부재의 상기 실리콘 기저층 및 상기 실리사이드층을 제거하여 상기 실리콘 결정층을 유지하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는, 상기 전사 부재의 상기 실리콘 기저층 및 상기 실리사이드층의 적어도 일부를 제거하여 상기 실리콘 결정층 및 상기 실리사이드층의 적어도 일부를 유지하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는, 유지된 상기 실리콘 결정층 상에 광 변조 구조를 형성하여 상기 스펙트럼 칩을 형성하는 단계를 더 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 유지된 상기 실리콘 결정층의 두께 치수는 50nm∼750nm이다.
본 발명에 따른 광학 소자의 제조 방법에서, 유지된 상기 실리콘 결정층의 두께 치수는 150nm∼250nm이다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 실리콘 결정층은 내부에 형성된 광 변조 구조를 갖고; 상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는, 상기 전사 부재의 상기 실리콘 기저층 및 상기 실리사이드층을 제거하여 상기 광 변조 구조를 갖는 상기 실리콘 결정층을 유지하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 광 변조 구조와 상기 투광성 유전체층의 굴절률 차이는 0.5보다 크거나 같다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 광 변조 구조와 상기 투광성 유전체층의 굴절률 차이는 0.7보다 크거나 같다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 반제품의 스펙트럼 칩은 이미지 센서 및 신호 처리 회로층을 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계 이전에, 상기 제조 방법은, 상기 전사 부재의 상기 실리콘 결정층에 적어도 하나의 응력 홀을 형성하는 단계를 더 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는, 상기 전사 부재의 상기 실리콘 기저층 및 상기 실리사이드층의 적어도 일부를 제거하는 단계; 및 상기 전사 부재의 상기 실리콘 결정층에 적어도 하나의 응력 홀을 형성하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 상기 투광성 유전체층의 상부 표면을 처리하는 단계는, 상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 원자층 증착 공정을 통해 상기 투광성 유전체층의 상부 표면을 보수하는 단계를 포함한다.
본 발명에 따른 광학 소자의 제조 방법에서, 상기 전사 부재의 상기 실리콘 결정층 표면에 결합층을 형성하는 단계는, 상기 투광성 유전체층과의 결합을 위한 상기 결합층의 표면의 부분은 평탄 표면이도록 원자층 증착 공정을 통해 상기 투광성 유전체층의 표면을 보수하는 단계를 포함한다.
본 발명의 다른 양태에 따르면, 또한 상기와 같은 제조 방법에 의해 제조된 광학 소자를 제공한다.
본 발명의 추가 목적 및 이점은 후술되는 설명 및 첨부된 도면에 대한 이해를 통해 충분히 구현될 것이다.
본 발명의 이러한 목적 및 다른 목적, 특징 및 이점은 아래의 상세한 설명, 첨부된 도면 및 청구범위에 의해 충분히 구현될 것이다.
본 발명의 상기 및 기타 목적, 특징 및 이점은 첨부된 도면과 함께 본 발명의 실시예에 대한 보다 상세한 설명을 통해 더욱 명백해질 것이다. 첨부된 도면은 본 발명의 실시예에 대한 추가적인 이해를 제공하기 위해 사용되며, 명세서의 일부를 구성하고, 본 발명을 해석하기 위해 본 발명의 실시예와 함께 사용될 뿐, 본 발명을 한정하는 것은 아니다. 도면에서 동일한 참조 번호는 일반적으로 동일한 구성 요소 또는 단계를 나타낸다.
도 1은 본 발명의 실시예에 따른 광학 소자의 모식도를 도시한다.
도 2는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정의 모식도를 도시한다.
도 3은 본 발명의 실시예에 따른 상기 광학 소자의 제조 방법의 흐름도를 도시한다.
도 4a는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정에서 전사 부재의 일 예시의 모식도를 도시한다.
도 4b는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정에서 전사 부재의 다른 예시의 모식도를 도시한다.
도 4c는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정에서 전사 부재의 또 다른 예시의 모식도를 도시한다.
도 4d는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정에서 전사 부재의 또 다른 예시의 모식도를 도시한다.
도 4e는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정에서 전사 부재의 또 다른 예시의 모식도를 도시한다.
도 5는 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 구체적인 예시 1의 모식도를 도시한다.
도 6은 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 구체적인 예시 2의 모식도를 도시한다.
도 7은 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 구체적인 예시 3의 모식도를 도시한다.
도 8은 구체적인 예시 3에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 하나의 변형 구현의 모식도를 도시한다.
도 9는 구체적인 예시 3에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 다른 변형 구현의 모식도를 도시한다.
도 10은 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 구체적인 예시 4의 모식도를 도시한다.
도 11은 구체적인 예시 4에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 다른 변형 구현의 모식도를 도시한다.
도 12는 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 구체적인 예시 5의 모식도를 도시한다.
도 13은 구체적인 예시 5에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 다른 변형 구현의 모식도를 도시한다.
도 14 및 도 15는 상기 구체적인 예시 3, 구체적인 예시 4 및 구체적인 예시 5에 따른 제조 방법으로 제조된 상기 스펙트럼 칩과 기존의 스펙트럼 칩의 성능 비교 모식도를 도시한다.
도 16은 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 구체적인 예시 6의 모식도를 도시한다.
도 17은 구체적인 예시 6에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 다른 변형 구현의 모식도를 도시한다.
도 18은 구체적인 예시 6에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 또 다른 변형 구현의 모식도를 도시한다.
도 19는 구체적인 예시 6에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 또 다른 변형 구현의 모식도를 도시한다.
도 1은 본 발명의 실시예에 따른 광학 소자의 모식도를 도시한다.
도 2는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정의 모식도를 도시한다.
도 3은 본 발명의 실시예에 따른 상기 광학 소자의 제조 방법의 흐름도를 도시한다.
도 4a는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정에서 전사 부재의 일 예시의 모식도를 도시한다.
도 4b는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정에서 전사 부재의 다른 예시의 모식도를 도시한다.
도 4c는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정에서 전사 부재의 또 다른 예시의 모식도를 도시한다.
도 4d는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정에서 전사 부재의 또 다른 예시의 모식도를 도시한다.
도 4e는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정에서 전사 부재의 또 다른 예시의 모식도를 도시한다.
도 5는 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 구체적인 예시 1의 모식도를 도시한다.
도 6은 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 구체적인 예시 2의 모식도를 도시한다.
도 7은 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 구체적인 예시 3의 모식도를 도시한다.
도 8은 구체적인 예시 3에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 하나의 변형 구현의 모식도를 도시한다.
도 9는 구체적인 예시 3에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 다른 변형 구현의 모식도를 도시한다.
도 10은 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 구체적인 예시 4의 모식도를 도시한다.
도 11은 구체적인 예시 4에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 다른 변형 구현의 모식도를 도시한다.
도 12는 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 구체적인 예시 5의 모식도를 도시한다.
도 13은 구체적인 예시 5에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 다른 변형 구현의 모식도를 도시한다.
도 14 및 도 15는 상기 구체적인 예시 3, 구체적인 예시 4 및 구체적인 예시 5에 따른 제조 방법으로 제조된 상기 스펙트럼 칩과 기존의 스펙트럼 칩의 성능 비교 모식도를 도시한다.
도 16은 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 구체적인 예시 6의 모식도를 도시한다.
도 17은 구체적인 예시 6에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 다른 변형 구현의 모식도를 도시한다.
도 18은 구체적인 예시 6에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 또 다른 변형 구현의 모식도를 도시한다.
도 19는 구체적인 예시 6에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 또 다른 변형 구현의 모식도를 도시한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 예시적인 실시예를 상세히 설명한다. 설명된 실시예들은 본 발명의 모든 실시예가 아니라 일부 실시예에 불과함은 물론이며, 본 발명은 여기에 설명된 예시적인 실시예들에 의해 한정되지 않는 것으로 이해되어야 한다.
발명 개요
전술한 바와 같이, 실제 산업에서는 일반적으로 기상 증착 공정을 통해 광학 소자의 표면에 실리콘 결정 또는 실리콘 화합물을 형성하여 광학층 구조를 형성한다. 그러나, 기상 증착 공정에 의해 생성된 실리콘 결정 및/또는 실리콘 화합물의 내부 결정 배향은 종종 불규칙적이거나 완전히 규칙적이지 않아 기상 증착법에 의해 얻어진 실리콘 결정 및/또는 실리콘 화합물의 광학 성능이 너무 불량하여 적용 요구사항을 충족할 수 없다. 구체적으로, 기상 증착 공정에 의해 형성된 광학층 구조는 투광률, 굴절률이 너무 낮은 등 기술적 문제가 존재한다.
아울러, 전술한 바와 같이, 반도체 공정에서, 초크랄스키법 또는 서스펜션 존 용융법 등 공정에 의해 얻어진 실리콘 결정은 내부 원자의 배열이 매우 규칙적인데, 즉, 상대적으로 높은 결정 배향 규칙성을 가지며, 나아가 상기 실리콘 결정을 기본으로 이용하여 제조된 실리콘 화합물(예를 들면, 이산화규소, 실리콘 나이트라이드 등)의 내부 결정 배향도 규칙적이다. 그러나, 공정 자체의 한계로 인해 초크랄스키법 또는 서스펜션 존 용융법 등 공정은 광학 소자 표면에 광학층 구조를 형성하는 제조 과정에 직접 적용할 수 없다.
이를 기반으로, 본 발명의 발명자들은 특정 제조 공정을 통해 내부 결정 배향이 규칙적인 기존의 실리콘 결정 및/또는 실리콘 화합물을 광학 소자의 표면으로 이동시켜 타깃 광학층 구조를 형성할 수 있는지 여부를 구상하였으며, 이에 따라, 최종적으로 얻은 광학 소자의 성능을 보장할 수 있었다.
이를 기반으로, 본 발명은 광학 소자의 제조 방법을 제공하며, 상기 제조 방법은, 규칙적인 결정 배향 구조를 갖는 타깃 전사층을 포함하는 전사 부재, 및 전사될 광학 소자를 제공하는 단계; 상기 전사될 광학 소자의 표면에 투광성 유전체층을 형성하는 단계; 상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계; 및 상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계를 포함한다. 이에 따라, 상기 제조 방법은 물리적 전사와 유사한 방식으로 비교적 우수한 결정 배향 배열을 갖는 실리콘 결정 또는 실리사이드를 전사될 광학 소자의 표면으로 이동시킴으로써, 최종 제조된 상기 광학 소자의 표면이 결정 배향 배열이 비교적 우수한 광학층 구조를 갖도록 한다.
본 발명의 기본 원리를 소개한 후, 본 발명의 다양한 비제한적 실시예를 첨부된 도면을 참조하여 아래에서 구체적으로 소개한다.
예시적인 광학 소자 및 이의 제조 방법
도 1에 도시된 바와 같이, 도 1은 본 발명의 실시예에 따른 광학 소자(100)를 설명하며, 여기서, 상기 광학 소자(100)는 광학 소자 본체(110) 및 특정 제조 공정을 통해 상기 광학 소자 본체(110)의 표면에 형성된 광학층 구조(120)를 포함한다. 특히, 상기 광학층 구조(120)는 규칙적인 결정 배향 구조를 갖는 바, 즉, 상기 광학층 구조(120) 내부의 원자 배열이 규칙적이므로, 상기 광학층 구조(120)는 우수한 성능(예를 들면, 비교적 우수한 굴절률, 투사율 등)을 가지며, 따라서 상기 광학층 구조(120)가 상기 광학 소자 본체(110)의 표면에 결합될 경우, 상기 광학 소자 본체(110)에 양호한 성능 지원을 제공하여 상기 광학 소자(100)가 적용 요구사항을 충족하도록 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에서, 상기 광학 소자(100)는 상기 광학 소자 본체(110)와 상기 광학층 구조(120) 사이에 형성된 커플링층(130)을 더 포함하여 상기 커플링층(130)을 통해 상기 광학층 구조(120)가 안정적으로 상기 광학 소자 본체(110)와 결합되어 완전한 상기 광학 소자(100)를 형성하도록 한다.
구체적으로, 본 발명의 실시예에서, 상기 커플링층(130)은 상기 광학 소자 본체(110)의 표면에 설치된 투광성 유전체층(131)을 포함하고, 여기서, 상기 광학 소자 본체(110)와 상기 광학층 구조(120)의 결합을 유리하게 하기 위해, 상기 투광성 유전체층(131)을 통해 상기 광학 소자 본체(110)와 상기 광학층 구조(120)가 결합되는 부분이 평탄 표면이도록 상기 투광성 유전체층(131)의 상부 표면은 평탄 표면이다. 나아가, 도 1에 도시된 바와 같이, 상기 커플링층(130)은 상기 광학층 구조(120)의 표면에 설치된 결합층(132)을 더 포함하고, 여기서, 상기 결합층(132)과 상기 투광성 유전체층(131) 사이에는 양호한 결합 반응이 발생하는 바, 예를 들면, 본 발명의 구체적인 예시에서, 상기 결합층(132)과 상기 투광성 유전체층(131)은 동일한 재료로 제조(예를 들면, 실리사이드로 제조)될 수 있어 상기 결합층(132)과 상기 투광성 유전체층(131) 사이에 양호한 결합 반응이 발생하도록 한다. 상응하게, 상기 결합층(132)이 상기 투광성 유전체층(131)에 결합되는 경우, 상기 결합층(132)과 상기 투광성 유전체층(131) 사이에 높은 결합력이 형성되므로, 상기 광학 소자 본체(110)와 상기 광학층 구조(120)가 안정적인 결합 관계를 형성한다.
보다 구체적으로, 본 발명의 실시예에서, 상기 광학 소자(100)의 유형은 본 발명에 한정되지 않으며, 능동 광학 소자(예를 들면, VCSEL 칩 등), 수동 광학 소자(예를 들면, 스펙트럼 칩, CCD 감광성 칩, CMOS 감광성 칩 등) 등을 포함하나 이에 한정되지 않는다. 상응하게, 상기 광학 소자 본체(110)는 상기 광학 소자(100)의 반제품(예를 들면, 반제품의 스펙트럼 칩)인 바, 즉, 상기 광학 소자 본체(110) 자체는 불완전한 제품으로 구현될 수 있으며, 물론, 본 발명의 일부 에에서, 상기 광학 소자 본체(110) 자체는 완전한 제품으로 구현될 수 있고, 상기 광학층 구조(120)는 해당 제품의 기능을 최적화하거나 해당 제품의 기본 기능에 기능을 중첩시키는 것에 해당되며, 이는 본 발명에 한정되지 않는다.
상기 광학층 구조(120)는 규칙적인 결정 배향 구조를 갖는 실리콘 결정층, 실리사이드층 또는 실리콘 결정층과 실리사이드층의 결합층(132)으로, 특정 제조 공정을 통해 상기 광학 소자 본체(110)의 표면에 형성되어 상기 광학층 구조(120)를 통해 상기 광학 소자 본체에 특정 기능을 지원한다. 구체적인 예시에서, 상기 광학층 구조(120)는 광학 변조 기능을 갖도록 구성될 수 있는데, 예를 들면, 상기 광학 소자(100)가 스펙트럼 칩인 경우, 상기 광학층 구조(120)는 광 변조 구조를 갖도록 구성되어 상기 스펙트럼 칩에 입사되는 결상광을 변조할 수 있으며; 다른 예를 들면, 상기 광학 소자(100)가 VCSEL 칩인 경우, 상기 광학층 구조(120)는 광 확산 기능을 갖도록 구성되어 출사된 레이저 광을 확산 및 변조시킬 수 있다. 물론, 다른 예시에서, 상기 광학층 구조(120)는 보호층으로서 상기 광학 소자(100)가 긁히는 것을 방지하며 환경에 과도하게 노출되는 것을 방지하고 절연 역할을 하며, 이는 본 발명에 한정되지 않는다.
전술한 바와 같이, 제조 과정에서, 규칙적인 결정 배향을 갖는 실리콘 결정 또는 실리사이드를 형성할 수 있는 초크랄스키법 또는 서스펜션 존 용융법 등 공정은 광학 소자(100)에 실리콘 결정 또는 실리사이드를 형성하는 데 적합하지 않기 때문에, 실제 산업에서는 일반적으로 기상 증착법으로 광학 소자에 실리콘 결정 또는 실리사이드를 형성한다. 그러나, 기상 증착법에 의해 얻어진 실리콘 결정 또는 실리사이드는 내부 원자가 규칙적으로 배열되지 않으므로, 일부 특수 요구사항이 있는 광학 소자(100)의 경우, 불완전하게 규칙적인 실리콘 결정 또는 실리사이드는 제조된 광학 소자(100)의 성능이 기설정된 요구사항을 충족하도록 보장할 수 없다. 예를 들면, 기존의 스펙트럼 칩의 제조 공정에서는 기상 증착법으로 감광성 칩에 한층의 실리콘 결정을 증착하고 상기 실리콘 결정을 처리하여 광 변조 구조를 얻음으로써, 상기 변조층을 투과한 광을 변조시킨다. 스펙트럼 칩의 경우, 상기 변조층의 굴절률이 최대한 높아야 하기 때문에 투과율이 높아야 광 손실이 적을 수 있으나, 기상 증착 방법으로 얻은 실리콘 결정은 원자 배열을 통한 결정 배향 규칙성이 불량하므로, 상기 변조층 투과율이 너무 낮아 상기 변조층의 전체적인 변조 효과가 너무 불량하다.
상응하게, 본 발명의 실시예에서, 상기 광학 소자(100)는 특정 제조 방법을 통해 제조되고, 여기서, 상기 제조 방법은 물리적 전사와 유사한 방식으로 비교적 우수한 결정 배향 배열을 갖는 실리콘 결정 또는 실리사이드를 전사될 광학 소자(100)의 표면으로 이동시킴으로써, 최종 제조된 상기 광학 소자(100)의 표면이 결정 배향 배열이 비교적 우수한 광학층 구조를 갖도록 한다(120)를 갖도록 한다.
도 2는 본 발명의 실시예에 따른 상기 광학 소자(100)의 제조 과정의 모식도를 도시한다. 도 3은 본 발명의 실시예에 따른 상기 광학 소자(100)의 제조 방법의 흐름도를 도시한다.
도 2 및 도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 상기 광학 소자(100)의 제조 방법은, 규칙적인 결정 배향 구조를 갖는 타깃 전사층(210)을 포함하는 전사 부재(200) 및 전사될 광학 소자(300)를 제공하는 단계 S110; 상기 전사될 광학 소자(300)의 표면에 투광성 유전체층(310)을 형성하는 단계 S120; 상기 전사 부재(200)의 상기 타깃 전사층(210)을 상기 전사될 광학 소자(300)의 상기 투광성 유전체층(310)에 결합하는 방식으로, 상기 전사 부재(200)를 상기 전사될 광학 소자(300)에 커플링하는 단계 S130; 및 상기 전사 부재(200)의 상기 타깃 전사층(210)의 적어도 일부를 유지하여 광학 소자를 형성하는 단계 S140을 포함한다.
단계 S110에서, 규칙적인 결정 배향 구조를 갖는 타깃 전사층(210)을 포함하는 전사 부재(200) 및 전사될 광학 소자(300)를 제공한다. 상응하게, 본 발명의 실시예에서, 상기 전사될 광학 소자(300)는 상기와 같은 광학 소자 본체(110)로, 상기 광학 소자의 본체 부분이다. 상기 전사 부재(200)는 규칙적인 결정 배향 구조를 갖는 타깃 전사층(210)을 포함하는 바, 즉, 상기 전사 부재(200)는 규칙적인 결정 배향 구조를 갖는 광학층 구조를 포함한다.
상응하게, 본 발명의 실시예에 따른 상기 제조 방법의 기술적 핵심은 상기 전사 부재(200)의 상기 타깃 전사층(210)을 상기 전사될 광학 소자(300)의 표면으로 이동시키는 것이다. 이동 과정에서, 상기 타깃 전사층(210)을 상기 전사될 광학 소자(300)의 표면에 어떻게 이동할 것인지를 고려해야 할 뿐만 아니라, 상기 타깃 전사층(210)을 갖는 상기 전사 부재(200)가 어떤 구조를 갖는지, 상기 타깃 전사층(210)을 갖는 상기 전사 부재(200)를 어떻게 제조할 것인지, 어떻게 상기 타깃 전사층(210)이 상기 전사될 광학 소자(300)의 표면에 안정적이고 꼭 맞게 결합되도록 보장할 것인지도 고려해야 하며, 상기 전사 부재(200)가 상기 타깃 전사층(210) 이외의 다른 구조를 포함하는 경우, 상기 전사 부재(200)를 상기 전사될 광학 소자(300)의 표면에 결합시킨 후 상기 전사 부재(200) 중 잉여 부분을 어떻게 제거할 것인지 등 기술적 문제도 고려해야 한다.
전술한 바와 같이, 본 발명의 실시예에서, 상기 광학층 구조는 규칙적인 결정 배향 구조를 갖는 실리콘 결정층(213) 또는 실리사이드층(212)이다. 상응하게, 본 발명의 실시예에서, 상기 전사 부재(200)의 상기 타깃 전사층(210)은 실리콘 결정층(213) 또는 실리사이드층(212)이다.
구체적인 구현에서, 상기 전사 부재(200)는 상기 타깃 전사층(210)만을 포함할 수 있는데, 즉, 상기 전사 부재(200) 자체는 상기 타깃 전사층(210), 즉, 상기 전사 부재(200)는 한 층의 실리콘 결정층(213)(또는, 한 층의 실리콘 기저층(211)) 또는 한 층의 실리사이드층(212)이다. 당업자라면 반도체 분야에서 일반적으로 단결정 실리콘 기저를 기판으로 사용하고 상기 기판에 다른 부재를 형성하며, 순수한 단결정 실리콘 또는 순수한 실리사이드로 직접 사용하는 경우는 거의 없음을 알아야 한다. 상응하게, 본 발명의 구체적인 구현에서, 상기 전사 부재(200)는 일반적으로 상기 타깃 전사층(210)을 제외한 다른 층 구조를 포함한다.
구체적으로, 상기 타깃 전사층(210)이 실리콘 결정층(213)인 경우, 상기 전사 부재(200)는 기존의 SOI 소자(Silicon on insolation, 절연체 상의 실리콘)를 선택할 수 있다. 즉, 본 발명의 실시예에 따른 제조 방법에서, 타깃 전사층(210)을 포함하는 기성 소자를 상기 전사 부재(200)로 사용할 수 있어 한편으로는 비용을 절감할 수 있고, 다른 한편으로 기존 소자는 기술이 성숙되어 안정적이고 예측 가능한 성능을 갖는다.
도 4a는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정에서 전사 부재(200)의 일 예시의 모식도를 도시한다. 도 4a에 도시된 바와 같이, 상기 전사 부재(200)는 기존의 SOI 소자로 구현되고, 아래에서 위로 실리콘 기저층(211), 실리사이드층(212) 및 실리콘 결정층(213)을 순차적으로 포함하며, 여기서, 최상부에 위치한 상기 실리콘 결정층(213)은 상기 타깃 전사층(210)이다.
물론, 상기 타깃 전사층(210)이 실리콘 결정층(213)인 경우, 상기 전사 부재(200)는 비 기존 소자, 즉, 상기 전사 부재(200)는 자체 제작된 소자일 수도 있다. 도 4b는 본 발명의 실시예에 따른 상기 광학 소자의 제조 과정의 전사 부재(200)의 다른 예시의 모식도를 도시한다. 도 4b에 도시된 바와 같이, 상기 전사 부재(200)는 자체 제작된 소자로 구현되고, 이는 아래에서 위로 실리콘 기저층(211) 및 실리사이드층(212)를 포함하며, 여기서, 상기 실리콘 기저층(211)은 상기 타깃 전사층(210)이다.
구체적으로, 도 4b에 도시된 상기 전사 부재(200)는 다음과 같은 방식으로 제조될 수 있다. 구체적으로, 먼저, 단결정 실리콘 구조를 제공하는데, 예를 들면, 초크랄스키법 또는 서스펜션 존 용융법 등 공정을 통해 상기 단결정 실리콘 구조를 얻는다. 이어서, 상기 단결정 실리콘 구조를 처리하여 상기 단결정 실리콘 구조 내에 상기 실리사이드층(212)을 형성함으로써 상기 전사 부재(200)를 형성하는데, 예를 들면, 상기 단결정 실리콘 구조 내에 음이온(예를 들면, 산소 이온 또는 질소 이온)을 주입하여 상기 단결정 실리콘 구조 내에 상기 실리사이드층(212)을 형성한다. 상응하게, 상기 음이온이 주입된 후, 상기 단결정 구조 중 음이온이 주입되지 않은 부분은 상기 실리콘 기저층(211)을 형성하고, 상기 음이온이 주입된 부분은 상기 실리사이드층(212)을 형성하며, 여기서, 상기 음이온은 산소 이온, 질소 이온 등을 포함하나 이에 한정되지 않는다.
초크랄스키법 또는 서스펜션 존 용융법 등 공정에 의해 얻어진 상기 단결정 실리콘 구조는 내부 원자의 배열이 매우 규칙적인 바, 즉, 상대적으로 높은 결정 배향 규칙성을 가지며, 나아가 단일 실리콘 결정을 기본으로 제조된 실리콘 화합물의 내부 결정 배향도 규칙적임을 이해할 수 있다.
물론, 도 4b에 도시된 상기 전사 부재(200)는 다른 방식으로 제조될 수도 있다. 예를 들면, 먼저, 실리콘 기저층(211)을 제공하는데, 마찬가지로, 초크랄스키법 또는 서스펜션 존 용융법 등 공정을 통해 상기 실리콘 기저층(211)을 얻는다. 다음으로, 상기 기저층에 접착제를 통해 상기 실리사이드층(212)을 적층하여 상기 전사 부재(200)를 형성한다.
상응하게, 상기 타깃 전사층(210)이 실리사이드층(212)인 경우, 상기 전사 부재(200)는 도 4b에 도시된 구조로 구현될 수도 있는데, 즉, 상기 전사 부재(200)는 실리콘 기저층(211) 및 상기 실리콘 기저층(211)에 형성된 실리사이드층(212)을 포함하고, 여기서, 도 4c에 도시된 바와 같이, 상기 실리사이드층(212)은 상기 타깃 전사층(210)이다.
전술한 바와 같이, 본 발명의 일부 예시에서, 상기 광학 소자의 상기 광학층 구조는 광학 변조 기능을 갖도록 구성될 수 있는데, 예를 들면, 상기 광학 소자가 스펙트럼 칩인 경우, 상기 광학층 구조는 광 변조 구조를 갖도록 구성되어 상기 스펙트럼 칩에 입사되는 결상광을 변조시킬 수 있다. 상응하게, 이러한 예시에서, 상기 광 변조 구조를 상기 전사 부재(200)의 상기 타깃 전사층(210)에 미리 제작할 수 있다. 예를 들면, 상기 타깃 전사층(210)이 실리콘 결정층(213)인 경우, 도 4a에 도시된 상기 SOI 소자의 상기 실리콘 결정층(213)을 가공하여 상기 실리콘 결정층(213) 내에 광 변조 구조(201)를 형성함으로써 도 4d에 도시된 상기 전사 부재(200)를 형성할 수 있다. 물론, 상기 타깃 전사층(210)이 실리콘 결정층(213)인 경우, 도 4b에 도시된 상기 전사 부재(200)의 상기 타깃 전사층(210)을 가공하여 상기 타깃 전사층(210)이 상기 광 변조 구조(201)를 갖도록 함으로써 도 4e에 도시된 상기 전사 부재(200)를 형성할 수도 있다.
본 발명의 실시예에서, 후속 단계 S140에서 상기 전사 부재(200)의 상기 타깃 전사층(210)을 가공하여 상기 광학 변조 구조를 형성할 수도 있으며, 이는 본 발명에 한정되지 않는다.
단계 S120에서, 상기 전사될 광학 소자(300)의 표면에 투광성 유전체층(310)을 형성한다. 여기서, 상기 투광성 유전체층(310)은 투명 재료, 예를 들면 실리사이드(이산화규소, 실리콘 나이트라이드 등 실리사이드를 포함하나 이에 한정되지 않음)로 제조될 수 있다. 상기 투광성 유전체층(310)은 비금속 기상 증착 공정을 통해 상기 전사될 광학 소자(300)의 표면에 일체로 형성될 수 있다. 물론, 본 발명의 다른 예시에서, 다른 공정, 예를 들면 결합, 부착 등을 통해 상기 전사될 광학 소자(300)의 표면에 상기 투광성 유전체층(310)을 형성할 수도 있다.
특히, 본 발명의 실시예에서, 상기 투광성 유전체층(310)의 상부 표면은 평탄 표면이다. 본 발명의 실시예에서, 상기 전사될 광학 소자(300)와 상기 전사 부재(200)가 결합되는 부분은 상기 투광성 유전체층(310)의 상부 표면이므로, 상기 투광성 유전체층(310)의 상부 표면이 평탄 표면인 경우, 이는 상기 전사될 광학 소자(300)가 외부 표면에 평탄한 결합면을 형성하는 것에 해당되어 상기 전사 부재(200)의 타깃 전사층(210)과의 안정적인 결합에 유리하다.
물론, 구체적인 구현에서, 상기 전사될 광학 소자(300)의 표면은 평탄하지 않을 수 있고, 아울러, 상기 투광성 유전체층(310)의 상부 표면도 평탄하지 않을 수 있으므로, 본 발명의 일부 예시에서, 상기 전사될 광학 소자(300)의 표면에 투광성 유전체층(310)을 형성하는 과정은: 먼저, 상기 투광성 유전체층(310)이 증착되는 상기 전사될 광학 소자(300)의 표면의 부분 평탄 표면이어서, 상기 전사될 광학 소자(300)의 표면에 상기 투광성 유전체층(310)을 형성하는 데 유리하도록 상기 전사될 광학 소자(300)의 표면을 전처리하는 단계를 포함한다. 이어서, 기상 증착 공정을 통해 상기 전사될 광학 소자(300)의 표면에 상기 투광성 유전체층(310)을 증착한다. 다음으로, 상기 투광성 유전체층(310)의 상부 표면이 평탄 표면이도록 상기 투광성 유전체층(310)의 상부 표면을 처리한다.
구체적인 구현에서, 상기 투광성 유전체층(310)의 상부 표면이 평탄 표면이도록 처리하는 과정은, 상기 투광성 유전체층(310)의 상부 표면이 평탄 표면이도록 화학적 기계적 폴리싱 공정(Chemical Mechanical Polish: CMP)으로 상기 투광성 유전체층(310)의 상부 표면을 폴리싱하는 단계를 포함한다.
언급해야 할 점은, 본 발명의 일부 상기 전사될 광학 소자(300)에서, 상기 전사될 광학 소자(300)의 표면이 평탄 표면인 경우, 상기 전사될 광학 소자(300)의 표면에 상기 투광성 유전체층(310)을 형성하지 않을 수도 있는데, 즉, 본 발명의 일부 특수 예시에서, 단계 S120은 수행되지 않을 수 있다는 것이다.
단계 S130에서, 상기 전사 부재(200)의 상기 타깃 전사층(210)을 상기 전사될 광학 소자(300)의 상기 투광성 유전체층(310)에 결합하는 방식으로, 상기 전사 부재(200)를 상기 전사될 광학 소자(300)에 커플링한다. 즉, 본 발명의 실시예에서, 결합 공정을 통해 상기 전사 부재(200)를 상기 전사될 광학 소자(300)에 안정적으로 커플링한다.
결합 효과를 보장하기 위해, 바람직하게는, 상기 전사 부재(200)에서 상기 투광성 유전체층(310)에 결합되는 표면은 상기 투광성 유전체층(310)과 양호한 결합 반응을 일으킬 수 있어 전체적인 결합력이 더 크고 전체적인 신뢰성이 보장된다. 당업자라면 동일한 재료 간의 결합 효과가 좋음을 알 수 있으므로, 본 발명의 실시예에서, 바람직하게는, 상기 전사 부재(200)의 상기 타깃 전사층(210)을 상기 전사될 광학 소자(300)의 상기 투광성 유전체층(310)에 결합하기 이전에, 바람직하게는, 상기 전사 부재(200)의 상기 타깃 전사층(210)의 표면에 상기 투광성 유전체층(310)과 동일한 재료로 이루어지는 한 층의 결합층을 구성한다.
본 발명의 구체적인 일 예시에서, 상기 전사 부재(200)의 상기 타깃 전사층(210)에 상기 결합층을 미리 제작할 수 있는데, 즉, 상기 구체적인 예시에서, 상기 결합층은 상기 전사 부재(200) 자체의 일부이다. 이에 따라, 상기 전사 부재(200)의 상기 타깃 전사층(210)을 상기 전사될 광학 소자(300)의 상기 투광성 유전체층(310)에 결합하는 과정에서, 상기 타깃 전사층(210)의 표면에 형성된 상기 결합층이 상기 전사될 광학 소자(300)의 상기 투광성 유전체층(310)에 결합되어 상기 전사 부재(200)가 상기 전사될 광학 소자(300)에 안정적으로 커플링되도록 한다.
본 발명의 다른 구체적인 예시에서, 상기 전사 부재(200)의 상기 타깃 전사층(210)을 상기 전사될 광학 소자(300)의 상기 투광성 유전체층(310)에 결합하기 이전에, 상기 전사 부재(200)의 상기 타깃 전사층(210)의 표면에 한 층의 상기 결합층(220)을 형성할 수 있다. 구체적인 구현에서, 상기 타깃 전사층(210)의 표면을 처리하여 상기 전사 부재(200)의 상기 타깃 전사층(210)의 상부 표면에 상기 결합층(220)을 형성할 수 있으며, 상기 결합층(220)과 상기 투광성 유전체층(310)은 동일한 재료로 이루어지는다. 예를 들면, 상기 투광성 유전체층(310)이 이산화규소층인 경우, 산소 이온을 상기 타깃 전사층(210)의 상부 표면에 주입하여 상기 전사 부재(200)의 상기 타깃 전사층(210)의 표면에 상기 결합층(220)을 형성할 수 있으며, 여기서, 상기 결합층(220)의 재료는 이산화규소이다. 물론, 다른 실시형태에서, 상기 타깃 전사층(210)의 상부 표면에 상기 결합층(220)을 적층적으로 형성할 수도 있고, 상기 결합층(220)과 상기 투광성 유전체층(310)은 동일한 재료를 가지며, 이는 본 발명에 한정되지 않는다.
나아가, 상기 투광성 유전체층(310)과 상기 결합층(220)(타깃 전사층(210))의 결합 위치가 불평탄한 경우, 투과광의 변조 효과에 영향을 미치게 되는데, 예를 들면 결합 위치에 갭이 발생하여 입사광의 간섭이 발생할 수 있다. 따라서, 본 발명에서 결합 위치 또는 결합 평면이 평탄도 요구사항을 갖도록 보장해야 하는 바, 평탄도가 15μm보다 작거나 같은 것이 바람직하며; 구체적으로, 상기 투광성 유전체층(310), 상기 결합층(220) 및/또는 타깃 전사층(210)이 형성된 후, 세척하고; 나아가, 피트가 있는 경우에는 ALD(Atomic Layer Depostion)와 유사한 공정을 채택하여 느린 또는 비교적 느린 증착 방식을 통해 표면에 증착하고, 표면에서 증착 재료의 유동성을 이용하여 피트를 메워 표면이 평탄해지도록 한다. 돌기가 있는 경우에는 돌기를 제거하여 평탄한 표면을 보장하기 위해 화학적 세척을 고려해야 한다. 동일한 공정, 기기로 제조된 제품의 일관성이 높기 때문에, 하나의 상기 전사 부재(200) 및 상기 전사될 광학 부재(300)를 취하여 테스트할 수 있는 경우, 몇몇 상기 전사 부재(200) 및 상기 전사될 광학 부재(300)만 취하여 결합면에 대한 평탄도 테스트를 수행할 수 있다.
단계 S140에서, 상기 전사 부재(200)의 상기 타깃 전사층(210)의 적어도 일부를 유지하여 광학 소자를 형성한다. 상기 광학 소자의 경우, 상기 타깃 전사층(210)은 원하는 광학층 구조이므로, 본 발명의 실시예에서, 상기 전사 부재(200)가 상기 타깃 전사층(210) 이외의 다른 층 구조를 포함하는 경우, 상기 전사 부재(200)의 불필요한 부분을 제거하고 상기 전사 부재(200)의 상기 타깃 전사층(210)의 적어도 일부를 유지해야 함을 이해할 수 있다.
구체적인 구현에서, 상기 타깃 전사층(210)이 실리콘 결정층(213)이고 상기 전사 부재(200)가 도 4a에 도시된 구조로 구현되는 경우, 단계 S140에서, 상기 전사 부재(200)의 상기 타깃 전사층(210)의 적어도 일부를 유지하는 과정은, 상기 전사 부재(200)의 상기 실리콘 기저층(211) 및 상기 실리사이드층(212)을 제거하여 상기 타깃 전사층(210)을 완전히 노출시키는 단계를 포함한다. 즉, 상기 전사 부재(200)의 상기 실리콘 기저층(211) 및 상기 실리사이드층(212)이 제거되고, 상기 타깃 전사층(210)이 완전히 유지된다. 물론, 구체적인 구현에서, 두께 치수 요구사항을 충족시키기 위해, 상기 실리콘 결정층(213)의 일부를 추가로 제거할 수도 있으며, 이는 본 발명에 한정되지 않는다.
당업자라면 상기 전사 부재(200)의 상기 실리사이드층(212)은 안정적인 물리적 화학적 성능을 가지므로, 구체적인 구현에서, 상기 실리사이드층(212)의 일부를 유지하여 상기 실리사이드층(212)을 통해 상기 실리콘 결정층(213)(상기 타깃 전사층(210))을 보호할 수도 있으며; 나아가, 상기 실리사이드층(212)의 유지는 상기 타깃 전사층(210)의 두께 및 복잡도를 향상시킬 수 있고, 두께 측면에서 상기 타깃 전사층(210)의 신뢰성을 향상시킬 수 있으며, 복잡도 측면에서 상기 실리콘 결정층(213) 및 상기 실리사이드층(212)은 상이한 광학 특성을 가지므로 입사광 입사 후 변조 효과가 더 좋아짐을 알아야 한다.
구체적인 구현에서, 상기 타깃 전사층(210)이 실리콘 결정층(213)이고 상기 전사 부재(200)가 도 4b에 도시된 구조로 구현되는 경우, 단계 S140에서, 상기 전사 부재(200)의 상기 타깃 전사층(210)의 적어도 일부를 유지하여 광학 소자를 형성하는 과정은, 상기 전사 부재(200)의 상기 실리사이드층(212)을 제거하여 상기 타깃 전사층(210)을 노출시키는 단계를 포함한다. 즉, 상기 전사 부재(200)의 상기 실리사이드층(212)이 제거되고, 상기 실리콘 결정층(213)이 완전히 유지된다. 당업자라면 상기 전사 부재(200)의 상기 실리사이드층(212)은 안정적인 물리적 화학적 성능을 가지므로, 구체적인 구현에서, 상기 실리사이드층(212)의 일부를 유지하여 상기 실리사이드층(212)을 통해 상기 실리콘 결정층(213)(상기 타깃 전사층(210))을 보호할 수도 있음을 알아야 한다.
구체적인 구현에서, 상기 타깃 전사층(210)이 실리사이드층(212)이고 상기 전사 부재(200)가 도 4b에 도시된 구조로 구현되는 경우, 단계 S140에서, 상기 전사 부재(200)의 상기 타깃 전사층(210)의 적어도 일부를 유지하는 과정은, 상기 전사 부재(200)의 상기 실리콘 기저층(211)을 제거하여 상기 타깃 전사층(210)을 노출시키는 단계를 포함한다. 즉, 상기 전사 부재(200)의 상기 실리콘 기저층(211)이 제거되고, 상기 실리사이드층(212)이 완전히 유지된다.
상기 구체적인 구현에서, 기계적 연삭, 화학적 기계적 폴리싱, 에칭 공정 등으로 상기 전사 부재(200)에서 제거될 부분을 제거할 수 있다. 물론, 당업자라면 기계적 연삭은 효율이 높으나 정밀도가 떨어지고, 화학적 기계적 폴리싱 및 에칭 공정은 효율이 느리나 정밀도가 높으므로, 구체적인 공정에서, 먼저 기계적 연삭으로 거친 가공을 수행한 후, 화학적 기계적 폴리싱 또는 에칭 공정을 통해 마무리 가공을 수행하여 효율성과 정밀도를 모두 고려할 수 있다.
전술한 바와 같이, 본 발명의 일부 예시에서, 상기 광학 소자의 상기 광학층 구조는 광학 변조 기능을 갖도록 구성될 수 있는데, 예를 들면, 상기 광학 소자가 스펙트럼 칩인 경우, 상기 광학층 구조는 광 변조 구조(201)를 갖도록 구성되어 상기 스펙트럼 칩에 입사되는 결상광을 변조할 수 있다.
상응하게, 이러한 예시에서, 상기 전사 부재(200)의 상기 타깃 전사층(210)의 적어도 일부를 유지한 후, 유지된 상기 타깃 전사층(210)을 추가로 처리하여 상기 타깃 전사층(210) 내에 상기 광 변조 구조(201)를 형성할 수 있다. 예를 들면, 상기 전사 부재(200)가 도 4a에 도시된 구조인 경우, 상기 전사 부재(200)의 상기 실리콘 기저층(211) 및 상기 실리사이드층(212)을 제거하여 상기 실리콘 결정층(213)의 적어도 일부를 유지한 후, 에칭 공정, 나노임프린팅 공정 등 공정을 통해 상기 실리콘 결정층(213)을 추가로 처리하여 상기 광 변조 구조(201)를 형성한다.
구체적으로, 나노임프린팅 공정의 구체적인 공정 흐름은 다음과 같다. 먼저, 웨이퍼의 금속막 표면에 감광성 재료(예를 들면, 포토레지스트)를 도포한 후, 그 위에 필터 패턴이 새겨진 템플릿을 압착하고, 특히, 상기 템플릿은 투명하고; 이어서, 자외선(UV광)을 조사하여 템플릿 패턴이 인쇄된 포토레지스트를 경화시킨다. 다음으로, 템플릿을 박리시키면 패턴이 인쇄된 포토레지스트를 볼 수 있다.
즉, 본 발명의 일부 예시에서, 상기 전사 부재(200)의 상기 타깃 전사층(210)의 적어도 일부를 유지하는 과정은, 유지된 상기 타깃 전사층(210)에 광 변조 구조(201)를 형성하여 상기 광학 소자를 형성하는 단계를 더 포함한다.
물론, 본 발명의 일부 예시에서, 상기 광 변조 구조(201)가 상기 전사 부재(200)의 상기 타깃 전사층(210) 내에 미리 제작되는 경우, 상기 전사 부재(200)의 상기 타깃 전사층(210)의 적어도 일부를 유지하는 과정에서, 상기 광 변조 구조도 동시에 노출된다.
요약하면, 본 발명의 실시예에 기반한 상기 광학 소자의 제조 방법을 기술하였는 바, 물리적 전사와 유사한 방식으로 비교적 우수한 결정 배향 배열을 갖는 실리콘 결정 또는 실리사이드를 전사될 광학 소자(300)의 표면으로 이동시킴으로써, 최종 제조된 상기 광학 소자의 표면이 결정 배향 배열이 비교적 우수한 광학층 구조를 갖도록 한다.
구체적인 예시 1
도 5는 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 구체적인 일 예시의 모식도를 도시한다. 도 5에 도시된 바와 같이, 상기 구체적인 예시에서, 상기 제조 방법의 목적은 상기 광학 소자의 표면에 규칙적인 결정 배향 구조를 갖는 실리콘 결정층(213)을 형성하는 것이다.
도 5에 도시된 바와 같이, 상기 구체적인 예시에서, 상기 광학 소자의 제조 과정은, 먼저 상기 전사될 광학 소자(300)의 표면을 전처리하여 상기 전사될 광학 소자(300)의 표면에 전사 부재(200)를 결합하기 위한 평탄 결합면을 형성하는 단계를 포함한다.
구체적으로, 상기 구체적인 예시에서, 상기 전사될 광학 소자(300)의 표면을 전처리하는 과정은, 상기 전사될 광학 소자(300)의 표면에 투광성 유전체층(310)을 형성하는 단계를 포함하고, 여기서, 상기 투광성 유전체층(310)은 투광성 재료로 제조되며, 상대적으로 높은 투광률을 가져 상기 전사될 광학 소자(300)에 입사되는 광에 영향을 미치지 않는다. 상기 구체적인 예시에서, 상기 투광성 유전체층(310)의 재료는 바람직하게는 실리사이드, 예를 들면 이산화규소, 실리콘 나이트라이드 등이다. 구체적인 구현에서, 상기 투광성 유전체층(310)은 예를 들면 비금속 기상 증착 공정을 통해 상기 전사될 광학 소자(300)의 표면에 형성될 수 있고, 물론, 상기 구체적인 구현의 다른 실시형태에서, 상기 투광성 유전체층(310)은 다른 공정을 통해 형성될 수도 있으며, 본 발명은 형성 공정에 대해 한정하지 않는다.
도 5에 도시된 바와 같이, 바람직하게는, 상기 구체적인 예시에서, 상기 투광성 유전체층(310)의 상부 표면은 평탄 표면이거나, 상기 투광성 유전체층(310)의 상부 표면 중 상기 전사 부재(200)를 결합하기 위한 부분은 상대적으로 높은 평탄도를 가져 상기 전사 부재(200)를 상기 전사될 광학 소자(300)에 이동시키는 데 유리하다.
언급해야 할 점은, 상기 구체적인 예시의 일부 상황에서, 상기 전사될 광학 소자(300)의 표면은 평탄하지 않을 수 있고, 증착 공정을 통해 상기 전사될 광학 소자(300)의 표면에 형성된 상기 투광성 유전체층(310)의 상부 표면도 평탄하지 않을 수 있다. 따라서, 상기 구체적인 구현에서, 상기 전처리 과정은, 상기 전사될 광학 소자(300)의 표면을 폴리싱하거나, 및/또는 상기 투광성 유전체층(310)의 상부 표면을 폴리싱하는 단계를 더 포함한다. 여기서, 폴리싱 공정은 화학적 기계적 폴리싱 공정, 또는 예를 들면 상기 ALD, 화학적 세척 등과 같이 표면 평탄도를 증가시킬 수 있는 다른 공정을 채택할 수 있으며, 본 발명은 이에 대해 한정되지 않는다.
도 5에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 전사 부재(200)를 제공하는 단계를 더 포함한다. 특히, 상기 구체적인 예시에서, 상기 전사 부재(200)는 SOI 소자(Silicon on insolation, 절연체 상의 실리콘 소자)이며, 아래에서 위로 실리콘 기저층(211), 실리사이드층(212) 및 실리콘 결정층(213)을 순차적으로 포함하며, 여기서, 상기 실리콘 결정층(213)은 상기 전사 부재(200)의 타깃 전사층(210)이며, 즉 상기 구체적인 예시에서, 상기 전사 부재(200)의 타깃 전사층(210)은 상기 전사 부재(200)의 최상층에 위치한다. 당업자라면 SOI 소자는 기존의 소자이고, 타깃 전사층(210)을 포함하는 기성 소자를 상기 전사 부재(200)로 사용할 수 있어 한편으로는 비용을 절감할 수 있고, 다른 한편으로 기존 소자는 기술이 성숙되어 안정적이고 예측 가능한 성능을 가짐을 알아야 한다.
또한, 당업자라면 상기 SOI 소자에서, 상기 실리콘 기저층(211), 상기 실리사이드층(212) 및 상기 실리콘 결정층(213)의 원자 배열이 모두 규칙적이며, 즉 3자 모두 양호한 결정 배향 구조를 가짐을 알아야 한다.
바람직하게는, 상기 구체적인 예시에서, 상기 실리콘 결정층(213)의 표면은 평탄 표면이다.
도 5에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, SOI 소자의 상부 표면을 상기 전사될 광학 소자(300)의 상기 투광성 유전체층(310)의 상부 표면에 결합하는 방식으로, 상기 SOI 소자를 상기 전사될 광학 소자(300)에 커플링하는 단계를 더 포함한다. 즉, SOI 소자의 상기 실리콘 결정층(213)의 표면을 상기 전사될 광학 소자(300)의 상기 투광성 유전체층(310)의 상부 표면에 결합하는 방식으로, 상기 SOI 소자를 상기 전사될 광학 소자(300)에 이동시킨다.
상기 SOI 소자와 상기 전사될 광학 소자(300)의 결합 강도를 보장하기 위해, 바람직하게는, 본 발명의 실시예에서, 상기 SOI 소자의 상부 표면은 바람직하게는 상기 투광성 유전체층(310)과 양호한 결합 반응을 일으킴으로써 양자의 결합 시 양호한 결합 반응이 발생하여 더 큰 결합력을 발생시킨다. 예를 들면, 상기 구체적인 예시에서, 상기 SOI 소자의 상부 표면과 상기 투광성 유전체층(310)은 동일한 재료로 이루어지므로, 양자의 결합 시 양호한 결합 반응을 일으킬 수 있어 더 큰 결합력을 발생시킨다.
상기 투광성 유전체층(310)이 이산화규소인 경우를 예로 들면, 상기 SOI 소자의 상부 표면은 상기 실리콘 결정층(213)의 표면으로 형성됨을 이해할 수 있다. 따라서, 상기 구체적인 구현에서, 상기 SOI 소자의 상부 표면을 상기 투광성 유전체층(310)의 상부 표면에 결합하기 이전에, 상기 SOI 소자의 상부 표면을 처리하여 상기 SOI 소자의 상부 표면이 이산화규소 재료로 제조되도록 하는 단계를 더 포함한다.
구체적인 구현에서, 산소 이온을 상기 실리콘 결정층(213)의 표면에 주입하여 상기 실리콘 결정층(213)의 표면에 한 층의 이산화규소층을 부분적으로 형성함으로써, 상기 SOI 소자의 상부 표면이 이산화규소로 형성되도록 할 수 있다. 상기 실리콘 결정층(213)은 규칙적인 결정 배향 구조를 가지므로, 상기 이산화규소층도 규칙적인 결정 배향 구조를 가져 상기 투광성 유전체층(310)과의 결합 효과를 향상시키는 데 유리함을 알 수 있다.
물론, 상기 구체적인 예시의 다른 실시형태에서, 상기 실리콘 결정층(213)의 표면에 상기 결합층(220)을 적층할 수도 있으며, 여기서, 상기 결합층(220)은 이산화규소 재료로 제조되는 바, 예를 들면, 비금속 기상 증착 공정을 통해 상기 실리콘 결정층(213)의 표면에 상기 결합층(220)을 적층적으로 형성함으로써, 상기 결합층(220)을 통해 상기 전사 부재(200)와 상기 전사될 광학 소자(300)의 결합 강도를 향상시킨다.
언급해야 할 점은, 상기 구체적인 예시에서, 상기 SOI 소자의 상부 표면을 처리하는 과정은 상기 전사 부재(200)를 제공하는 단계에서 완료될 수도 있으며, 이는 본 발명에 한정되지 않는다.
도 5에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 상기 실리콘 기저층(211)을 제거하고 상기 실리사이드층(212)의 적어도 일부 및 상기 실리콘 결정층(213)을 유지하는 단계를 더 포함한다. 상기 구체적인 예시에서, 기계적 연삭, 화학적 기계적 폴리싱, 에칭 공정 중 하나 또는 여러 공정의 조합을 통해 상기 실리콘 기저층(211)을 제거할 수 있다.
언급해야 할 점은, 기계적 연삭은 효율이 높으나 정밀도가 떨어지고, 화학적 기계적 폴리싱 및 에칭 공정은 효율이 느리나 정밀도가 높다. 따라서, 상기 구체적인 예시에서, 처리된 표면이 평탄 표면이도록, 제 1 단계 처리로서 기계적 연삭을 이용하여 상기 실리콘 기저층(211)을 폴리싱하고, 이어서, 화학적 기계적 폴리싱 또는 에칭 공정을 통해 상기 실리콘 기저층(211)에 대해 제 2 단계 처리를 수행하는 것이 바람직하다. 상기 구체적인 예시에서, 상기 실리콘 결정층(213)의 원자 배열은 결정 배향이 규칙적이므로, 상기 광학 소자의 성능을 보장할 수 있고, 아울러, 상기 실리사이드층(212)을 유지함으로써, 상기 실리사이드층(212)의 안정성을 이용하여 상기 실리콘 결정층(213)이 보호된다.
상기 구체적인 예시의 다른 양태에서, 상기 광학 소자의 제조 과정은, 상기 실리사이드층(212)을 제거하여 상기 실리콘 결정층(213)을 노출시키는 단계, 즉, 상기 전사 부재(200)를 추가로 처리하여 상기 전사 부재(200) 중 타깃 전사층(210) 이외의 부분을 제거함으로써, 상기 타깃 전사층(210)이 노출되도록 하는 단계를 더 포함한다. 상기 실리콘 결정층(213)은 초크랄스키법에 의해 형성되므로, 내부 원자 배열을 통한 결정 배향이 규칙적이고, 상기 전사 부재(200)의 이동 과정에서, 상기 실리콘 결정층(213)의 내부 구조가 변하지 않으므로 상기 광학 소자의 표면에 최종 형성된 상기 실리콘 결정층(213)은 규칙적인 결정 배향 구조를 갖는다.
상기 구체적인 예시의 다른 양태에서, 상기 광학 소자의 제조 과정은, 노출된 상기 실리콘 결정층(213)의 적어도 일부를 제거하는 단계, 즉, 노출된 상기 실리콘 결정층(213)을 추가로 처리하여 상기 실리콘 결정층(213)을 얇게 하는 단계를 더 포함한다.
요약하면, 상기 구체적인 예시에 기반한 상기 광학 소자 및 이의 제조 방법을 기술하였는 바, 특정 제조 방법으로 비교적 우수한 결정 배향 배열을 갖는 실리콘 결정층(213)을 전사될 광학 소자(300)의 표면으로 이동시킴으로써, 최종 제조된 상기 광학 소자의 표면이 결정 배향 배열이 비교적 우수한 광학층 구조를 갖도록 한다.
구체적인 예시 2
도 6은 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 다른 구체적인 예시의 모식도를 도시한다. 도 6에 도시된 바와 같이, 상기 구체적인 예시에서, 상기 제조 방법의 목적은 상기 광학 소자의 표면에 규칙적인 결정 배향 구조를 갖는 실리사이드층(212)(예를 들면, 이산화규소층 또는 실리콘 나이트라이드층)을 형성하여 상기 실리사이드층(212)을 통해 상기 광학 소자에 절연, 스크래치 방지, 외부 환경에 대한 과도한 노출 방지 등과 같은 보호를 제공한다.
도 6에 도시된 바와 같이, 상기 구체적인 예시에서, 상기 광학 소자의 제조 과정은, 먼저 상기 전사될 광학 소자(300)의 표면을 전처리하여 상기 전사될 광학 소자(300)의 표면에 전사 부재(200)를 결합하기 위한 평탄 결합면을 형성하는 단계를 포함한다.
구체적으로, 상기 구체적인 예시에서, 상기 전사될 광학 소자(300)의 표면을 전처리하는 과정은, 상기 전사될 광학 소자(300)의 표면에 투광성 유전체층(310)을 형성하는 단계를 포함하고, 여기서, 상기 투광성 유전체층(310)은 투광성 재료로 제조되며, 상대적으로 높은 투광률을 가져 상기 전사될 광학 소자(300)에 입사되는 광에 영향을 미치지 않는다. 상기 구체적인 예시에서, 상기 투광성 유전체층(310)의 재료는 바람직하게는 실리사이드, 예를 들면 이산화규소, 실리콘 나이트라이드 등이다. 구체적인 구현에서, 상기 투광성 유전체층(310)은 예를 들면 비금속 기상 증착 공정을 통해 상기 전사될 광학 소자(300)의 표면에 형성될 수 있고, 물론, 상기 구체적인 구현의 다른 실시형태에서, 상기 투광성 유전체층(310)은 다른 공정을 통해 형성될 수도 있으며, 본 발명은 형성 공정에 대해 한정하지 않는다.
도 6에 도시된 바와 같이, 바람직하게는, 상기 구체적인 예시에서, 상기 투광성 유전체층(310)의 상부 표면은 평탄 표면이거나, 상기 투광성 유전체층(310)의 상부 표면 중 상기 전사 부재(200)를 결합하기 위한 부분은 상대적으로 높은 평탄도를 가져 상기 전사 부재(200)를 상기 전사될 광학 소자(300)에 이동시키는 데 유리하다.
언급해야 할 점은, 상기 구체적인 예시의 일부 상황에서, 상기 전사될 광학 소자(300)의 표면은 평탄하지 않을 수 있고, 증착 공정을 통해 상기 전사될 광학 소자(300)의 표면에 형성된 상기 투광성 유전체층(310)의 상부 표면도 평탄하지 않을 수 있다. 따라서, 상기 구체적인 구현에서, 상기 전처리 과정은, 상기 전사될 광학 소자(300)의 표면을 폴리싱하거나, 및/또는 상기 투광성 유전체층(310)의 상부 표면을 폴리싱하는 단계를 더 포함한다. 여기서, 폴리싱 공정은 화학적 기계적 폴리싱 공정(chemical mechanical polish), 또는, 예를 들면 상기 ALD, 화학적 세척 등과 같이 표면 평탄도를 증가시킬 수 있는 다른 공정을 채택할 수 있으며, 본 발명은 이에 대해 한정되지 않는다.
도 6에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 전사 부재(200)를 제공하는 단계를 더 포함한다. 특히, 상기 구체적인 예시에서, 상기 전사 부재(200)는 자체 제작된 반도체 소자(Silicon on insolation, 절연체 상의 실리콘 소자)로, 아래에서 위로 실리콘 기저층(211) 및 상기 실리콘 기저층(211)에 형성된 실리사이드층(212)을 순차적으로 포함하며, 여기서, 상기 실리사이드층(212)은 상기 전사 부재(200)의 타깃 전사층(210)이며, 즉 상기 구체적인 예시에서, 상기 전사 부재(200)의 타깃 전사층(210)은 상기 전사 부재(200)의 최상층에 위치한다.
특히, 본 발명의 실시예에서, 상기 실리사이드층(212)(즉, 상기 타깃 전사층(210)) 내의 원자의 결정 배향 배열은 규칙적이다. 상기 구체적인 예시의 구체적인 일 구현에서, 상기 자체 제작된 상기 전사 부재(200)는 하기와 같은 방식으로 제조될 수 있다. 먼저, 초크랄스키법 또는 서스펜션 존 용융법 등 공정을 통해 규칙적인 결정 배향 구조를 갖는 단결정 실리콘 구조를 형성하고; 나아가, 상기 단결정 실리콘 구조의 일부를 처리하여 상기 실리사이드층(212)을 얻되, 여기서, 상기 단결정 실리콘 구조 중 처리된 부분은 상기 실리콘 기저층(211)을 형성하는 바, 예를 들면, 상기 실리사이드층(212)이 이산화규소층인 경우, 상기 단결정 실리콘 구조의 대응되는 위치에 산소 이온을 주입하여 상기 이산화규소층을 형성할 수 있다. 상기 단결정 실리콘 구조 내의 원자는 규칙적인 결정 배향 분포를 가지므로, 상기 실리사이드층(212)은 규칙적인 결정 배향 구조를 가지며, 상기 실리콘 기저층(211)도 규칙적인 결정 배향 구조를 가짐을 이해할 수 있다.
언급해야 할 점은, 상기 구체적인 예시에서, 상기 실리콘 결정층(213)의 표면은 평탄 표면이다.
도 6에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 상기 전사 부재(200)의 상부 표면을 상기 전사될 광학 소자(300)의 상기 투광성 유전체층(310)의 상부 표면에 결합하는 방식으로, 상기 전사 부재(200)를 상기 전사될 광학 소자(300)에 커플링하는 단계를 더 포함한다. 즉, 상기 전사 부재(200)의 상기 실리사이드층(212)의 상부 표면을 상기 전사될 광학 소자(300)의 상기 투광성 유전체층(310)의 상부 표면에 결합하는 방식으로, 상기 전사 부재(200)를 상기 전사될 광학 소자(300)로 이동시킨다.
상기 전사 부재(200)와 상기 전사될 광학 소자(300)의 결합 강도를 보장하기 위해, 바람직하게는, 본 발명의 실시예에서, 상기 전사 부재(200)의 상부 표면은 바람직하게는 상기 투광성 유전체층(310)의 상부 표면과 양호한 결합 반응을 일으킴으로써, 양자의 결합 시 양호한 결합 반응이 발생하여 더 큰 결합력을 발생시킨다. 예를 들면, 상기 구체적인 예시에서, 상기 전사 부재(200)의 상부 표면과 상기 투광성 유전체층(310)은 동일한 재료로 이루어지므로, 양자의 결합 시 양호한 결합 반응을 일으킬 수 있어 더 큰 결합력을 발생시킨다.
상기 예시에서, 상기 전사 부재(200)의 상부 표면은 상기 실리사이드층(212)의 상부 표면으로 형성되고, 상기 투광성 유전체층(310) 역시 실리사이드로 형성되므로, 상기 전사 부재(200)의 실리사이드층(212)과 상기 투광성 유전체층(310)의 실리사이드의 종류가 일치한 경우, 상기 전사 부재(200)의 상부 표면과 상기 투광성 유전체층(310)의 상부 표면은 양호한 결합 반응을 일으킴으로써, 양자의 결합 시 더 큰 결합력이 발생되도록 한다.
도 6에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 상기 실리사이드층(212)을 노출시키는 단계를 더 포함한다. 상기 구체적인 예시에서, 기계적 연삭, 화학적 기계적 폴리싱, 에칭 공정 중 하나 또는 여러 공정의 조합을 통해 상기 실리콘 기저층(211)을 제거하여 상기 실리사이드층(212)이 노출되도록 할 수 있다. 상응하게, 상기 구체적인 예시에서, 유지된 상기 실리사이드층(212)은 규칙적인 결정 배향 구조를 가져 상기 광학 소자에 절연, 스크래치 방지, 외부 환경에 대한 과도한 노출 방지 등을 포함하나 이에 한정되지 않는 더 나은 보호 작용을 제공할 수 있다.
언급해야 할 점은, 기계적 연삭은 효율이 높으나 정밀도가 떨어지고, 화학적 기계적 폴리싱 및 에칭 공정은 효율이 느리나 정밀도가 높다. 따라서, 상기 구체적인 예시에서, 상기 실리콘 기저층(211)이 제거되도록, 제 1 단계 처리로서 기계적 연삭을 이용하여 상기 실리콘 기저층(211)을 폴리싱하고, 이어서, 화학적 기계적 폴리싱 또는 에칭 공정을 통해 상기 실리콘 기저층(211)에 대해 제 2 단계 처리를 수행하는 것이 바람직하다.
상기 구체적인 예시의 다른 양태에서, 상기 광학 소자의 제조 과정은, 상기 실리사이드층(212)의 적어도 일부를 제거하는 단계, 즉, 상기 실리사이드층(212)를 추가로 처리하여 상기 실리사이드층(212)을 얇게 하는 단계를 더 포함한다.
요약하면, 상기 구체적인 예시에 기반한 상기 광학 소자 및 이의 제조 방법을 기술하였는 바, 특정 제조 방법으로 비교적 우수한 결정 배향 배열을 갖는 실리사이드층을 전사될 광학 소자(300)의 표면으로 이동시킴으로써, 최종 제조된 상기 광학 소자의 표면이 결정 배향 배열이 비교적 우수한 광학층 구조를 갖도록 한다.
구체적인 예시 3
도 7은 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 또 다른 구체적인 예시의 모식도를 도시한다. 도 7에 도시된 바와 같이, 상기 구체적인 예시에서, 상기 광학 소자는 스펙트럼 칩이고, 상기 광학 소자 본체(110)는 반제품의 스펙트럼 칩(400)이며, 상기 제조 방법의 목적은 상기 반제품의 스펙트럼 칩(400)의 표면에 규칙적인 결정 배향 구조를 갖는 실리콘 결정층(513)을 형성하는 것이고, 또한, 상기 실리콘 결정층(513)은 상기 스펙트럼 칩에 입사되는 결상광을 변조하여 결상광 중의 분광 정보를 추출 및 이용하기 위한 광 변조 구조(510)를 갖는다.
여기서, 본 발명에 관련된 스펙트럼 칩은 전산 분광계에 적용되며, 여기서, 전산 분광계와 기존 분광계의 가장 큰 차이점은 필터링의 차이에 있다. 기존 분광계에서, 파장 선택을 위한 필터는 대역 통과 필터이다. 분광 해상도가 높을 수록 통과 대역이 좁아지고 더 많은 필터를 사용해야 하므로 전체 시스템의 부피 및 복잡도가 증가한다. 아울러, 분광 응답 곡선이 좁아지면 광속이 감소하여 신호 대 잡음비가 낮아진다.
전산 분광계의 경우, 각 필터는 모두 광역 분광 필터를 사용하므로, 전산 분광계 시스템에 의해 탐지된 데이터는 원래 분광과 완전히 다르게 보인다. 그러나, 전산 재구성 알고리즘을 적용하여 원래 분광을 전산 복구할 수 있다. 광대역 필터는 협대역 필터보다 더 많은 빛이 통과할 수 있으므로, 전산 분광계는 어두운 시나리오에서 분광을 감지할 수 있다. 이 밖에, 압축 감지 이론에 따르면, 필터의 분광 곡선을 적절히 설계하여 희박한 분광을 높은 확률로 복구할 수 있으며, 필터의 수는 원하는 분광 채널 수(저차원 벡터에서 고차원 벡터로 복구)보다 훨씬 적으므로, 이는 의심할 여지 없이 소형화에 매우 유리하다. 한편, 더 많은 수의 필터를 사용함으로써, 정규화 알고리즘(고차원 벡터에서 잡음이 저감된 저차원 벡터를 얻음)을 사용하여 잡음을 줄일 수 있으므로, 신호 대 잡음비를 증가시키고 전체 시스템이 더 높은 강건성을 갖도록 한다.
상대적인 측면에서, 기존 분광계는 설계 시 필요한 파장에 따라 필터(그 효과는 스펙트럼 칩의 광 변조 구조와 동일함)를 설계하여 특정 파장의 광이 투과할 수 있도록 해야 한다(일반적으로 특정 파장의 입사광 투사를 증가시키고 비특정 파장 대역의 입사광은 투사할 수 없도록 설계되며, 나노디스크 등 구조의 주기와 직경을 변경하여 공진 조건을 제어할 수 있고, 투사를 증가시킬 수 있는 입사광의 중심 파장을 변경하여 필터링 특성을 구현함). 즉, 기존 분광계의 설계 과정에서는 광 변조 구조의 크기와 위치 정밀도를 제어하는 데 중점을 두어야 하며, 아울러 특정 파장의 투과율을 향상시킬 수 있는 방법을 강구해야 한다. 반면 전산 분광계의 경우, 넓은 범위의 파장 대역(예를 들면, 350nm∼900nm)의 광을 받을 수 있어야 하므로, 설계 시 굴절률에 더 중점을 두어야 한다.
상응하게, 전술한 바와 같이, 상기 예시에서, 상기 스펙트럼 칩은 상기 제조 방법으로 제조되는데, 즉, 상기 반제품의 스펙트럼 칩의 표면에 규칙적인 결정 배향 구조를 갖는 실리콘 결정층을 형성하고, 또한, 상기 실리콘 결정층은 광 변조 구조를 가지며 큰 굴절률을 가져 상대적으로 넓은 범위의 파장 대역의 광을 수집하고 이용할 수 있다.
상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)은 이미지 센싱층(410) 및 상기 이미지 센싱층(410)에 연결된 신호 처리 회로층(420)을 포함한다. 언급해야 할 점은, 상기 반제품의 스펙트럼 칩(400)은 다른 구조도 포함할 수 있으며, 보다 명확하게, 상기 예시에서, 광 변조 구조(501)를 갖는 상기 실리콘 기저층(511)이 없는 반제품의 스펙트럼 칩은 모두 상기 반제품의 스펙트럼 칩(400)으로 지칭될 수 있다.
또한, 상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)은 제조업체에 의해 제공될 수 있고, 기존의 감광성 칩을 가공하여 얻을 수도 있다. 당업자라면 기존의 감광성 칩, 예를 들면, CCD 감광성 칩, CMOS 감광성 칩은 마이크로 렌즈층, 컬러 필터링층(여기서, 흑백 칩인 경우, 컬러 필터링층을 포함하지 않음), 이미지 센싱층(410) 및 신호 처리 회로층(420)을 포함함을 알아야 한다. 상응하게, 기존의 감광성 칩의 마이크로 렌즈층 및 컬러 필터링층(흑백 칩인 경우, 마이크로 렌즈층만 제거하면 됨)을 제거하여 상기 반제품의 스펙트럼 칩(400)을 얻는다. 즉, 본 발명의 실시예에 따른 광학 소자의 제조 방법을 적용함으로써, 기존의 감광성 칩을 사용하여 전산 분광계에 적용되는 스펙트럼 칩을 제조할 수 있으므로, 적용 비용이 절감된다.
도 7에 도시된 바와 같이, 상기 구체적인 예시에서, 상기 광학 소자의 제조 과정은, 먼저 상기 반제품의 스펙트럼 칩(400)의 표면을 전처리하여 상기 반제품의 스펙트럼 칩(400)의 표면에 타깃 전사층(510)을 갖는 전사 부재(200)를 결합하기 위한 평탄 결합면을 형성하는 단계를 포함한다.
구체적으로, 상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)의 표면을 전처리하는 과정은, 상기 반제품의 스펙트럼 칩(400)의 표면에 투광성 유전체층(430)을 형성하는 단계를 포함하고, 여기서, 상기 투광성 유전체층(430)은 투광성 재료로 제조되며, 상대적으로 높은 투광률을 가져 상기 반제품의 스펙트럼 칩(400)에 입사되는 광에 영향을 미치지 않는다.
언급해야 할 점은, 구체적인 구현에서, 상기 투광성 유전체층(430)은 상대적으로 높은 굴절률을 요구하지만 상기 투광성 유전체층(430)의 굴절률은 너무 높아서는 안되는데, 그 이유는 상기 투광성 유전체층(430)과 그 위에 위치한 반도체 구조층 사이의 굴절률 차이를 보장해야 하기 때문이다.
상기 구체적인 예시에서, 상기 투광성 유전체층(430)의 재료는 바람직하게는 실리사이드, 예를 들면, 이산화규소, 실리콘 나이트라이드 등이다. 당업자라면 이산화규소의 굴절률이 약 1.45이고, 실리콘 나이트라이드의 굴절률이 1.9∼2.3 사이임을 알아야 한다.
구체적인 구현에서, 상기 투광성 유전체층(430)은 예를 들면 비금속 기상 증착 공정을 통해 상기 반제품의 스펙트럼 칩(400)의 표면에 형성될 수 있고, 물론, 상기 구체적인 구현의 다른 실시형태에서, 상기 투광성 유전체층(430)은 다른 공정을 통해 형성될 수도 있으며, 본 발명은 형성 공정에 대해 한정하지 않는다. 특히, 상기 구체적인 예시에서, 상기 투광성 유전체층(430)의 두께 치수는 본 발명에 한정되지 않으며, 구체적인 값은 적용 시나리오의 구체적인 요구사항에 따라 조정할 수 있고, 일반적으로, 두께 치수는 300nm보다 작거나 같으며, 일부 특수 시나리오에서는 심지어 100nm보다 작다.
도 5에 도시된 바와 같이, 바람직하게는, 상기 구체적인 예시에서, 상기 투광성 유전체층(430)의 상부 표면은 평탄 표면이거나, 상기 투광성 유전체층(430)의 상부 표면 중 상기 전사 부재(200)를 결합하기 위한 부분은 상대적으로 높은 평탄도를 가져 상기 전사 부재(200)를 상기 반제품의 스펙트럼 칩(400)에 이동시키는 데 유리하다.
언급해야 할 점은, 상기 구체적인 예시의 일부 상황에서, 상기 반제품의 스펙트럼 칩(400)의 표면은 평탄하지 않을 수 있고, 증착 공정을 통해 상기 반제품의 스펙트럼 칩(400)의 표면에 형성된 상기 투광성 유전체층(430)의 상부 표면도 평탄하지 않을 수 있다. 따라서, 상기 구체적인 구현에서, 상기 전처리 과정은, 상기 반제품의 스펙트럼 칩(400)의 표면을 폴리싱하거나, 및/또는 상기 투광성 유전체층(430)의 상부 표면을 폴리싱하는 단계를 더 포함한다. 여기서, 폴리싱 공정은 화학적 기계적 폴리싱 공정(chemical mechanical polish), 또는, 예를 들면 상기 ALD, 화학적 세척 등과 같이 표면 평탄도를 증가시킬 수 있는 다른 공정을 채택할 수 있으며, 본 발명은 이에 대해 한정되지 않는다.
언급해야 할 점은, 상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)의 표면 평탄도가 기설정된 요구사항을 충족하는 경우, 상기 반제품의 스펙트럼 칩(400)의 표면에 상기 투광성 유전체층(430)을 설치하지 않을 수도 있는 바, 즉, 상기 반제품의 스펙트럼 칩(400)을 전처리할 필요가 없다.
나아가, 도 7에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 전사 부재(500)를 제공하는 단계를 더 포함한다. 특히, 상기 구체적인 예시에서, 상기 전사 부재(500)는 SOI 소자(Silicon on insolation, 절연체 상의 실리콘 소자)로 선택되고, 아래에서 위로 실리콘 기저층(511), 실리사이드층(512) 및 실리콘 결정층(513)을 순차적으로 포함하며, 여기서, 상기 실리콘 결정층(513)은 상기 전사 부재(500)의 타깃 전사층(510)이며, 즉 상기 구체적인 예시에서, 상기 전사 부재(500)의 타깃 전사층(510)은 상기 전사 부재(500)의 최상층에 위치한다. 당업자라면 SOI 소자는 기존의 소자이고, 타깃 전사층(510)을 포함하는 기성 소자를 상기 전사 부재(500)로 사용할 수 있어 한편으로는 비용을 절감할 수 있고, 다른 한편으로 기존 소자는 기술이 성숙되어 안정적이고 예측 가능한 성능을 가짐을 알아야 한다.
또한, 당업자라면 상기 SOI 소자에서, 상기 실리콘 기저층(511), 상기 실리사이드층(512) 및 상기 실리콘 결정층(513)의 원자 배열이 모두 규칙적이며, 즉 3자 모두 양호한 결정 배향 구조를 가짐을 알아야 한다. 바람직하게는, 상기 구체적인 예시에서, 상기 실리콘 결정층(513)의 표면은 평탄 표면이다.
도 7에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 전사 부재(500)의 상부 표면을 상기 반제품의 스펙트럼 칩(400)의 상기 투광성 유전체층(430)의 상부 표면에 결합하는 방식으로, 상기 전사 부재(500)를 상기 반제품의 스펙트럼 칩(400)에 커플링하는 단계를 더 포함한다. 즉, 상기 SOI 소자의 상기 실리콘 결정층(513)의 표면을 상기 반제품의 스펙트럼 칩(400)의 상기 투광성 유전체층(430)의 상부 표면에 결합하는 방식으로, 상기 SOI 소자를 상기 반제품의 스펙트럼 칩(400)에 이동시킨다.
상기 전사 부재(500)와 상기 반제품의 스펙트럼 칩(400)의 결합 강도를 보장하기 위해, 바람직하게는, 본 발명의 실시예에서, 상기 전사 부재(500)의 상부 표면은 바람직하게는 상기 투광성 유전체층(430)의 상부 표면과 양호한 결합 반응을 일으킴으로써, 양자의 결합 시 양호한 결합 반응이 발생하여 더 큰 결합력을 발생시킨다. 예를 들면, 상기 구체적인 예시에서, 상기 전사 부재(500)의 상부 표면은 상기 투광성 유전체층(430)과 동일한 재료로 이루어지므로, 양자의 결합 시 양호한 결합 반응을 일으킬 수 있어 더 큰 결합력을 발생시킨다.
상기 투광성 유전체층(430)이 이산화규소인 경우를 예로 들면, 상기 구체적인 예시에서, 상기 전사 부재(500)의 상부 표면은 상기 실리콘 결정층(513)의 표면으로 형성됨을 이해할 수 있다. 따라서, 상기 구체적인 구현에서, 상기 전사 부재(500)의 상부 표면을 상기 투광성 유전체층(430)의 상부 표면에 결합하기 이전에, 상기 전사 부재(500)의 상부 표면을 처리하여 상기 전사 부재(500)의 상부 표면이 이산화규소 재료로 제조되도록 하는 단계를 더 포함한다.
구체적인 구현에서, 산소 이온을 상기 실리콘 결정층(513)의 표면에 주입하여 상기 실리콘 결정층(513)의 표면에 한 층의 이산화규소층을 부분적으로 형성함으로써, 상기 전사 부재(500)의 상부 표면이 이산화규소로 형성되도록 할 수 있다. 상기 실리콘 결정층(513)은 규칙적인 결정 배향 구조를 가지므로, 상기 이산화규소층도 규칙적인 결정 배향 구조를 가져 상기 투광성 유전체층(430)과의 결합 효과를 향상시키는 데 유리함을 이해할 수 있다.
물론, 상기 구체적인 예시의 다른 실시형태에서, 상기 실리콘 결정층(513)의 표면에 결합층(520)을 적층할 수도 있으며, 여기서, 상기 결합층(520)은 이산화규소 재료로 제조되는 바, 예를 들면, 비금속 기상 증착 공정을 통해 상기 실리콘 결정층(513)의 표면에 상기 결합층(520)을 적층적으로 형성함으로써, 상기 결합층(520)을 통해 상기 전사 부재(500)와 상기 반제품의 스펙트럼 칩(400)의 결합 강도를 향상시킨다.
언급해야 할 점은, 상기 구체적인 예시에서, 상기 전사 부재(500)의 상부 표면을 처리하는 과정은 상기 전사 부재(500)를 제공하는 단계에서 완료될 수도 있으며, 이는 본 발명에 한정되지 않는다.
도 7에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 상기 전사 부재(500)의 상기 타깃 전사층(510)을 노출시키는 단계, 즉, 상기 전사 부재(500)의 상기 실리콘 결정층(513)을 노출시키는 단계를 더 포함한다. 상기 구체적인 예시에서, 기계적 연삭, 화학적 기계적 폴리싱, 에칭 공정 중 하나 또는 여러 공정의 조합을 통해 상기 실리콘 기저층(511) 및 상기 실리사이드층(512)을 제거하여 상기 전사 부재(500)의 상기 실리콘 결정층(513)이 노출되도록 할 수 있다.
언급해야 할 점은, 기계적 연삭은 효율이 높으나 정밀도가 떨어지고, 화학적 기계적 폴리싱 및 에칭 공정은 효율이 느리나 정밀도가 높다. 따라서, 상기 구체적인 예시에서, 효율성과 정밀도를 모두 고려하기 위해서, 제 1 단계 처리로서 기계적 연삭을 이용하여 상기 실리콘 기저층(511) 및 상기 실리사이드층(512)을 폴리싱하고, 이어서, 화학적 기계적 폴리싱 또는 에칭 공정을 통해 상기 실리콘 기저층(511) 및 상기 실리사이드층(512)에 대해 제 2 단계 처리를 수행하는 것이 바람직하다.
특히, 본 발명의 실시예에서, 상기 실리콘 결정층(513)의 굴절률은 약 3.42이고, 상기 실리콘 결정층(513)과 상기 투광성 유전체층(430)의 굴절률 차이는 0.5보다 크거나 같으며, 바람직하게는 0.7보다 크거나 같다.
특히, 상기 구체적인 예시에서, 상기 스펙트럼 칩은 상기 실리콘 결정층(513)의 두께에 대해 일정한 요구사항이 있는 바, 상기 실리콘 결정층(513)의 두께 치수 범위는 5nm∼1000nm, 바람직하게는 50nm∼750nm로, 해당 두께는 상기 실리콘 기저층(511)을 가공하기에 유리하여 상기 스펙트럼 칩의 결상 효과를 최적화하고 보장할 수 있다. 보다 바람직하게는, 상기 실리콘 결정층(513)의 두께 치수는 150nm∼250nm 사이이다.
상응하게, 상기 구체적인 예시에서, 두께 요구사항을 충족시키기 위해, 상기 실리콘 기저층(511) 및 상기 실리사이드층(512)를 제거하는 과정에서, 상기 실리콘 결정층(513)의 일부를 제거하여 상기 실리콘 결정층(513)의 두께 치수가 기설정된 요구사항을 충족하도록 하는 단계를 더 포함한다.
도 7에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 노출되어 유지된 상기 실리콘 결정층(513)에 광 변조 구조(501)를 형성하여 상기 실리콘 결정층(513)이 상기 광 변조 구조(501)를 갖도록 하는 단계를 더 포함하며, 이에 따라, 외부 결상광이 상기 실리콘 결정층(513)을 통과하여 상기 스펙트럼 칩 내부에 입사되는 경우, 상기 광 변조 구조(501)를 갖는 상기 실리콘 결정층(513)은 결상광을 변조하여 결상광 중의 분광 정보를 추출 및 이용할 수 있다. 당업자라면 상기 광 변조 구조(501)는 실제로 상기 실리콘 결정층(513) 내에 형성된 특정 패턴으로서, 상기 특정 패턴을 통해 결상광에 대해 특정 변조 처리를 수행할 수 있음을 알아야 한다.
특히, 상기 구체적인 예시에서, 상기 광 변조 구조(501)의 굴절률은 1∼5 사이이고, 또한, 상기 광 변조 구조(501)의 굴절률과 상기 투광성 유전체층(430)의 굴절률 차이는 0.5보다 크거나 같으며, 바람직하게는 0.7보다 크거나 같으므로, 상대적으로 넓은 파장 범위의 광이 상기 광 변조 구조(501)를 통과한 후 상기 투광성 유전체층(430) 및 상기 스펙트럼 칩의 상기 이미지 센싱층(410)을 투과할 수 있다.
상기 구체적인 예시의 구체적인 구현에서, 에칭 공정, 나노임프린팅 공정 등의 공정을 통해 상기 실리콘 결정층(513)에 상기 광 변조 구조(501)를 형성할 수 있다. 여기서, 나노임프린팅 공정의 구체적인 공정 흐름은 다음과 같다. 먼저, 웨이퍼의 금속막 표면에 감광성 재료(예를 들면, 포토레지스트)를 도포한 후, 그 위에 필터 패턴이 새겨진 템플릿을 압착하고, 특히, 상기 템플릿은 투명하고; 이어서, 자외선(UV광)을 조사하여 템플릿 패턴이 인쇄된 포토레지스트를 경화시킨다. 다음으로, 템플릿을 박리시키면 패턴이 인쇄된 포토레지스트를 볼 수 있다. 상응하게, 상기 광 변조 구조(501)를 형성한 후, 상기 스펙트럼 칩은 제조 완료된다.
상기 구체적인 예시에서, 상기 전사 부재(500)의 상기 실리콘 결정층(513) 내의 원자는 규칙적인 결정 배향 분포를 가지며, 또한, 상기와 같은 제조 방법에 의해 상기 반제품의 스펙트럼 칩(400)의 표면으로 이동된 경우, 상기 실리콘 결정층(513)의 내부 구조는 변하지 않음을 이해할 수 있다. 따라서, 상기 구체적인 예시에 개시된 제조 방법에 따라 제조된 상기 스펙트럼 칩은 표면에 형성된 결정 배향 배열이 비교적 우수한 광학층 구조를 갖는다.
요약하면, 상기 구체적인 예시에 기반한 상기 스펙트럼 칩 및 이의 제조 방법을 기술하였는 바, 특정 제조 방법으로 비교적 우수한 결정 배향 배열을 갖는 실리콘 결정층(513)을 반제품의 스펙트럼 칩(400)의 표면으로 이동시킴으로써, 최종 제조된 상기 스펙트럼 칩의 표면이 결정 배향 배열이 비교적 우수한 광학층 구조를 갖도록 한다.
도 8은 도 7에 도시된 상기 구체적인 예시의 하나의 변형 구현의 모식도를 도시한다. 도 8에 도시된 바와 같이, 상기 변형 구현에서, 상기 전사 부재(500)에서 상기 실리사이드층(512)의 일부가 유지되는데, 즉, 상기 변형 구현에서, 상기 실리콘 기저층(511) 및 상기 실리사이드층(512)의 적어도 일부만 제거함으로써, 상기 실리사이드층(512) 및 상기 실리콘 결정층(513)의 일부가 유지되도록 한다. 여기서, 유지된 상기 실리사이드층(512)은 상기 실리콘 결정층(513)에 일정한 보호 작용을 제공할 수 있다. 상응하게, 상기 광 변조 구조(501)를 형성하는 후속 과정에서, 도 8에 도시된 바와 같이, 유지된 실리사이드층(512)도 부분적으로 식각된다.
특히, 상기 변형 구현에서, 상기 실리사이드층(512)은 투사율에 영향을 미치지 않는 규칙적인 결정 배향 구조를 가지며, 아울러 실리사이드층(512)은 상기 광 변조 구조(501)도 보호할 수 있고; 언급해야 할 점은, 상기 실리사이드층(512)의 상부 표면으로부터 상기 투광성 유전체층(430)의 상부 표면까지의 최대 거리는 1100nm를 초과하지 않으며, 바람직하게는 700nm를 초과하지 않는다.
도 9는 도 7에 따른 상기 구체적인 예시의 다른 변형 구현의 모식도를 도시한다. 도 9에 도시된 바와 같이, 상기 변형 실시예에 개시된 제조 방법에서, 상기 전사 부재(500)를 결합 공정을 통해 상기 반제품의 스펙트럼 칩(400)에 이동시키기 이전에, 상기 전사 부재(500)의 상기 실리콘 결정층(513) 표면을 전처리하여 상기 실리콘 결정층(513) 내에 상기 광 변조 구조(501)를 형성하며, 여기서, 상기 실리콘 결정층(513)의 두께는 200∼1000nm, 바람직하게는 350∼600nm이다. 상응하게, 후속적으로 상기 실리콘 결정층(513)을 노출시키는 경우, 상기 실리콘 결정층(513)의 상기 광 변조 구조(501)도 동기적으로 노출된다.
즉, 도 7에 도시된 제조 방법과 비교하여, 상기 변형 실시예에서, 먼저 상기 전사 부재(500)에 상기 광 변조 구조(501)를 미리 제작하거나, 상기 광 변조 구조(501)를 형성하는 공정을 상향 조정한다.
구체적인 예시 4
도 10은 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 또 다른 구체적인 예시의 모식도를 도시한다. 도 10에 도시된 바와 같이, 상기 구체적인 예시에서, 상기 광학 소자는 스펙트럼 칩이고, 상기 광학 소자 본체(110)는 반제품의 스펙트럼 칩(400)이며, 상기 제조 방법의 목적은 상기 반제품의 스펙트럼 칩(400)의 표면에 규칙적인 결정 배향 구조를 갖는 실리콘 결정층(511)을 형성하는 것이고, 또한, 상기 실리콘 결정층(511)은 상기 스펙트럼 칩에 입사되는 결상광을 변조하여 결상광 중의 분광 정보를 추출 및 이용하기 위한 광 변조 구조(501)를 갖는다.
여기서, 본 발명에 관련된 스펙트럼 칩은 전산 분광계에 적용되며, 여기서, 전산 분광계와 기존 분광계의 가장 큰 차이점은 필터링의 차이에 있다. 기존 분광계에서, 파장 선택을 위한 필터는 대역 통과 필터이다. 분광 해상도가 높을 수록 통과 대역이 좁아지고 더 많은 필터를 사용해야 하므로 전체 시스템의 부피 및 복잡도가 증가한다. 아울러, 분광 응답 곡선이 좁아지면 광속이 감소하여 신호 대 잡음비가 낮아진다.
전산 분광계의 경우, 각 필터는 모두 광역 분광 필터를 사용하므로, 전산 분광계 시스템에 의해 탐지된 데이터는 원래 분광과 완전히 다르게 보인다. 그러나, 전산 재구성 알고리즘을 적용하여 원래 분광을 전산 복구할 수 있다. 광대역 필터는 협대역 필터보다 더 많은 빛이 통과할 수 있으므로, 전산 분광계는 어두운 시나리오에서 분광을 감지할 수 있다. 이 밖에, 압축 감지 이론에 따르면, 필터의 분광 곡선을 적절히 설계하여 희박한 분광을 높은 확률로 복구할 수 있으며, 필터의 수가 원하는 분광 채널 수(저차원 벡터에서 고차원 벡터로 복구)보다 훨씬 적으므로, 이는 의심할 여지 없이 소형화에 매우 유리하다. 한편, 더 많은 수의 필터를 사용함으로써, 정규화 알고리즘(고차원 벡터에서 잡음이 저감된 저차원 벡터를 얻음)을 사용하여 잡음을 줄일 수 있으므로, 신호 대 잡음비를 증가시키고 전체 시스템이 더 높은 강건성을 갖도록 한다.
상대적인 측면에서, 기존 분광계는 설계 시 필요한 파장에 따라 필터(그 효과는 스펙트럼 칩의 광 변조 구조와 동일함)를 설계하여 특정 파장의 광이 투과할 수 있도록 해야 한다(일반적으로 특정 파장의 입사광 투사를 증가시키고 비특정 파장 대역의 입사광은 투사할 수 없도록 설계되며, 나노디스크 등 구조의 주기와 직경을 변경하여 공진 조건을 제어할 수 있고, 투사를 증가시킬 수 있는 입사광의 중심 파장을 변경하여 필터링 특성을 구현함). 즉, 기존 분광계의 설계 과정에서는 광 변조 구조의 크기와 위치 정밀도를 제어하는 데 중점을 두어야 하며, 아울러 특정 파장의 투과율을 향상시킬 수 있는 방법을 강구해야 한다. 반면 전산 분광계의 경우, 넓은 범위의 파장 대역(예를 들면, 350nm∼900nm)의 광을 받을 수 있어야 하므로, 설계 시 굴절률에 더 중점을 두어야 한다.
상응하게, 전술한 바와 같이, 상기 예시에서, 상기 스펙트럼 칩은 상기 제조 방법으로 제조되는데, 즉, 상기 반제품의 스펙트럼 칩(400)의 표면에 규칙적인 결정 배향 구조를 갖는 실리콘 결정층(511)을 형성하고, 또한, 상기 실리콘 결정층(511)은 광 변조 구조(501)를 가지며 또한 상대적으로 큰 굴절률을 가져 상대적으로 넓은 범위의 파장 대역의 광을 수집하고 이용할 수 있다.
상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)은 이미지 센싱층(410) 및 상기 이미지 센싱층(410)에 연결된 신호 처리 회로층(420)을 포함한다. 언급해야 할 점은, 상기 반제품의 스펙트럼 칩(400)은 다른 구조도 포함할 수 있으며, 보다 명확하게, 상기 예시에서, 광 변조 구조(501)를 갖는 상기 실리콘 결정층(511)이 없는 반제품의 스펙트럼 칩은 모두 상기 반제품의 스펙트럼 칩(400)으로 지칭될 수 있다.
또한, 상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)은 제조업체에 의해 제공될 수 있고, 기존의 감광성 칩을 가공하여 얻을 수도 있다. 당업자라면 기존의 감광성 칩, 예를 들면, CCD 감광성 칩, CMOS 감광성 칩은 마이크로 렌즈층, 컬러 필터링층(여기서, 흑백 칩인 경우, 컬러 필터링층을 포함하지 않음), 이미지 센싱층(410) 및 신호 처리 회로층(420)을 포함함을 알아야 한다. 상응하게, 기존의 감광성 칩의 마이크로 렌즈층 및 컬러 필터링층(흑백 칩인 경우, 마이크로 렌즈층만 제거하면 됨)을 제거하여 상기 반제품의 스펙트럼 칩(400)을 얻을 수 있는데, 예를 들면 양이온으로 상기 감광성 칩에 충격을 가하여 마이크로 렌즈층 및 컬러 필터링층을 제거할 수 있고; 상기 감광성 칩을 용해제에 넣어 용해시킬 수도 있다. 즉, 본 발명의 실시예에 따른 광학 소자의 제조 방법을 적용함으로써, 기존의 감광성 칩을 사용하여 전산 분광계에 적용되는 스펙트럼 칩을 제조할 수 있으므로, 적용 비용이 절감된다.
도 10에 도시된 바와 같이, 상기 구체적인 예시에서, 상기 광학 소자의 제조 과정은, 먼저 상기 반제품의 스펙트럼 칩(400)의 표면을 전처리하여 상기 반제품의 스펙트럼 칩(400)의 표면에 타깃 전사층(510)을 갖는 전사 부재(500)에 결합하기 위한 평탄 결합면을 형성하는 단계를 포함한다.
구체적으로, 상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)의 표면을 전처리하는 과정은, 상기 반제품의 스펙트럼 칩(400)의 표면에 투광성 유전체층(430)을 형성하는 단계를 포함하며, 여기서, 상기 투광성 유전체층(430)은 투광성 재료로 제조되고, 상대적으로 높은 투광률을 가져 상기 반제품의 스펙트럼 칩(400)에 입사되는 광에 영향을 미치지 않는다.
언급해야 할 점은, 구체적인 구현에서, 상기 투광성 유전체층(430)은 상대적으로 높은 굴절률을 요구하지만 상기 투광성 유전체층(430)의 굴절률은 너무 높아서는 안되는데, 그 이유는 상기 투광성 유전체층(430)과 그 위에 위치한 반도체 구조층 사이의 굴절률 차이를 보장해야 하기 때문이다.
상기 구체적인 예시에서, 상기 투광성 유전체층(430)의 재료는 바람직하게는 실리사이드, 예를 들면, 이산화규소, 실리콘 나이트라이드 등이다. 당업자라면 이산화규소의 굴절률이 약 1.45이고, 실리콘 나이트라이드의 굴절률이 1.9∼2.3 사이임을 알아야 한다.
구체적인 구현에서, 상기 투광성 유전체층(430)은 예를 들면 비금속 기상 증착 공정을 통해 상기 반제품의 스펙트럼 칩(400)의 표면에 형성될 수 있고, 물론, 상기 구체적인 구현의 다른 실시형태에서, 상기 투광성 유전체층(430)은 다른 공정을 통해 형성될 수도 있으며, 본 발명은 형성 공정에 대해 한정하지 않는다. 특히, 상기 구체적인 예시에서, 상기 투광성 유전체층(430)의 두께 치수는 본 발명에 한정되지 않으며, 구체적인 값은 적용 시나리오의 구체적인 요구사항에 따라 조정할 수 있고, 일반적으로, 두께 치수는 300nm보다 작거나 같으며, 일부 특수 시나리오에서는 심지어 100nm보다 작다.
도 10에 도시된 바와 같이, 바람직하게는, 상기 구체적인 예시에서, 상기 투광성 유전체층(430)의 상부 표면은 평탄 표면이거나, 상기 투광성 유전체층(430)의 상부 표면 중 상기 전사 부재(500)를 결합하기 위한 부분은 상대적으로 높은 평탄도를 가져 상기 전사 부재(500)를 상기 반제품의 스펙트럼 칩(400)에 이동시키는 데 유리하다.
언급해야 할 점은, 상기 구체적인 예시의 일부 상황에서, 상기 반제품의 스펙트럼 칩(400)의 표면은 평탄하지 않을 수 있고, 증착 공정을 통해 상기 반제품의 스펙트럼 칩(400)의 표면에 형성된 상기 투광성 유전체층(430)의 상부 표면도 평탄하지 않을 수 있다. 따라서, 상기 구체적인 구현에서, 상기 전처리 과정은, 상기 반제품의 스펙트럼 칩(400)의 표면을 폴리싱하거나, 및/또는 상기 투광성 유전체층(430)의 상부 표면을 폴리싱하는 단계를 더 포함한다. 여기서, 폴리싱 공정은 화학적 기계적 폴리싱 공정(chemical mechanical polish), 또는, 예를 들면 상기 ALD 공정, 화학적 세척 등과 같이 표면 평탄도를 증가시킬 수 있는 다른 공정을 채택할 수 있으며, 본 발명은 이에 대해 한정되지 않는다.
언급해야 할 점은, 상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)의 표면 평탄도가 기설정된 요구사항을 충족하는 경우, 상기 반제품의 스펙트럼 칩(400)의 표면에 상기 투광성 유전체층(430)을 설치하지 않을 수도 있는 바, 즉, 상기 반제품의 스펙트럼 칩(400)을 전처리할 필요가 없다.
나아가, 도 10에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 전사 부재(500)를 제공하는 단계를 더 포함한다. 특히, 상기 구체적인 예시에서, 상기 전사 부재(500)는 자체 제작된 반도체 소자로, 실리콘 결정층(511) 및 상기 실리콘 기저층(511) 아래에 형성된 실리사이드층(512)을 순차적으로 포함하며, 여기서, 상기 실리콘 결정층(511)은 상기 전사 부재(500)의 타깃 전사층(510)이며, 즉 상기 구체적인 예시에서, 상기 전사 부재(500)의 타깃 전사층(510)은 상기 전사 부재(500)의 상층에 위치한다.
특히, 본 발명의 실시예에서, 상기 실리콘 결정층(511)(즉, 상기 타깃 전사층(510)) 내의 원자의 결정 배향 배열은 규칙적이다. 또한, 특히, 상기 구체적인 예시에서, 상기 실리콘 결정층(511)의 굴절률은 약 3.42이고, 상기 실리콘 결정층(511)과 상기 투광성 유전체층(430)의 굴절률 차이는 0.5보다 크거나 같으며, 바람직하게는 0.7보다 크거나 같다.
상기 구체적인 예시의 구체적인 일 구현에서, 상기 자체 제작된 상기 전사 부재(500)는 하기와 같은 방식으로 제조될 수 있다. 먼저, 초크랄스키법 또는 서스펜션 존 용융법 등 공정을 통해 규칙적인 결정 배향 구조를 갖는 단결정 실리콘 구조를 형성하고; 나아가, 상기 단결정 실리콘 구조의 일부를 처리하여 상기 실리사이드층(512)을 얻으며, 여기서, 상기 단결정 실리콘 구조 중 처리된 부분은 상기 실리콘 결정층(511)을 형성하는 바, 예를 들면, 상기 실리사이드층(512)이 이산화규소층인 경우, 상기 단결정 실리콘 구조의 대응되는 위치에 산소 이온을 주입하여 상기 이산화규소층을 형성할 수 있다. 상기 단결정 실리콘 구조 내의 원자는 규칙적인 결정 배향 분포를 가지므로 상기 실리콘 결정층(511)도 규칙적인 결정 배향 구조를 가짐을 이해할 수 있다. 바람직하게는, 상기 구체적인 예시에서, 상기 실리콘 결정층(511)의 표면은 평탄 표면이다.
이 밖에, 당업자라면 상기 전사 부재(500)는 구매 또는 커스터마이즈를 통해 직접 얻은 반도체 소자일 수도 있으므로, 상기 반도체 소자를 추가 처리 없이 상기 투광성 유전체층(430)의 상부 표면에 직접 결합할 수 있음을 이해할 수 있다.
즉, 구체적인 예시 3과 달리, 구체적인 예시 4에서, 전사 부재(500)는 실리콘 결정층(511) 및 실리사이드층(512)만 포함할 수 있으며, 여기서 상기 실리콘 결정층(511)은 상기 전사 부재(500)의 타깃 전사층(510)으로 사용되고, 실리사이드층(512)은 실리콘 기저층(511)과 투광성 유전체층(430)의 상부 표면의 결합을 돕는 결합층으로 사용된다. 이에 따라, 실리사이드층(512)은 구체적인 예시 3의 결합층(520)과 유사하거나 구체적인 예시 3의 결합층(520)과 동등한 역할을 할 수 있어 실리콘 결정층(511)과 상기 반제품의 스펙트럼 칩(400)의 결합 강도를 향상시킨다. 여기서, 상기 실리사이드층(512)은 실리콘 결정층(511)과 상기 반제품의 스펙트럼 칩(400) 사이에 개재되므로, 두께는 600nm 미만, 바람직하게는 300∼400nm이며, 200nm 미만으로 구현될 수도 있어 광학 성능에 영향을 미치지 않는다.
도 10에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 전사 부재(500)의 하부 표면을 상기 반제품의 스펙트럼 칩(400)의 상기 투광성 유전체층(430)의 상부 표면에 결합하는 방식으로, 상기 전사 부재(500)를 상기 반제품의 스펙트럼 칩(400)에 커플링하여 광 변조 디커플링을 갖는 스펙트럼 칩을 형성하는 단계를 더 포함한다. 즉, 상기 전사 부재(500)의 상기 실리사이드층(512)의 표면을 상기 반제품의 스펙트럼 칩(400)의 상기 투광성 유전체층(430)의 상부 표면에 결합하는 방식으로, 상기 전사 부재(500)를 상기 반제품의 스펙트럼 칩(400)으로 이동시킨다. 또한, 구체적인 예시의 전사 부재(500)는 실리콘 결정층(511) 및 실리사이드층(512)만 포함하므로, 광 변조 디커플링을 갖는 스펙트럼 칩을 직접 형성할 수 있다.
상기 전사 부재(500)와 상기 반제품의 스펙트럼 칩(400)의 결합 강도를 보장하기 위해, 본 발명의 실시예에서, 상기 전사 부재(500)의 하부 표면은 실리사이드층(512)으로, 이는 상기 투광성 유전체층(430)의 상부 표면과 양호한 결합 반응을 일으킴으로써, 양자의 결합 시 양호한 결합 반응이 발생하여 더 큰 결합력을 발생시킨다. 예를 들면, 상기 구체적인 예시에서, 상기 실리사이드층(512)을 상기 투광성 유전체층(430)과 동일한 재료로 구성함으로써, 양자의 결합 시 양호한 결합 반응을 일으킬 수 있어 더 큰 결합력을 발생시킨다.
상기 투광성 유전체층(430)이 이산화규소인 경우를 예로 들면, 상기 구체적인 예시에서, 상기 전사 부재(500)의 하부 표면은 상기 실리사이드층(512)의 표면으로 형성됨을 이해할 수 있다. 따라서, 상기 구체적인 구현에서, 상기 실리사이드층(512)은 이산화규소 재료로 제조될 수 있다. 또한, 상기 실리콘 결정층(511)은 규칙적인 결정 배향 구조를 가지므로, 상기 이산화규소 재료의 실리사이드층(512)도 규칙적인 결정 배향 구조를 가져 상기 투광성 유전체층(430)과의 결합 효과를 향상시키는 데 유리함을 이해할 수 있다.
또한, 당업자라면 상기 구체적인 예시에서, 상기 전사 부재(500)는 상기와 같은 실리콘 결정층(511) 및 실리사이드층(512) 외에도 다른 구체적인 예시에서처럼 실리콘 결정층(511) 및 실리사이드층(512)의 대향하는 타측의 다른 실리사이드층 및/또는 실리콘 기저층과 같은 다른 층을 포함할 수도 있다.
따라서, 상기 광학 소자의 제조 과정은 선택적으로 다른 층을 제거하여 상기 전사 부재(500)의 상기 타깃 전사층(510)을 유지하는 단계, 즉, 상기 전사 부재(500)의 상기 실리콘 결정층(511)을 유지하는 단계를 더 포함한다. 상기 구체적인 예시에서, 기계적 연삭, 화학적 기계적 폴리싱, 에칭 공정 중 하나 또는 여러 공정의 조합을 통해 다른 층을 제거하여 상기 전사 부재(500)의 상기 실리콘 결정층(511)의 일부가 유지되도록 할 수 있다.
언급해야 할 점은, 기계적 연삭은 효율이 높으나 정밀도가 떨어지고, 화학적 기계적 폴리싱 및 에칭 공정은 효율이 느리나 정밀도가 높다. 따라서, 상기 구체적인 예시에서, 효율성과 정밀도를 모두 고려하기 위해서, 제 1 단계 처리로서 기계적 연삭을 이용하여 다른 층을 폴리싱하고, 이어서, 화학적 기계적 폴리싱 또는 에칭 공정을 통해 다른 층에 대해 제 2 단계 처리를 수행하는 것이 바람직하다.
특히, 상기 구체적인 예시에서, 상기 스펙트럼 칩은 상기 실리콘 결정층(511)의 두께에 대해 일정한 요구사항이 있는 바, 상기 실리콘 결정층(511)의 두께 치수 범위는 5nm∼1000nm, 바람직하게는 50nm∼750nm로, 해당 두께는 상기 실리콘 결정층(511)을 가공하기에 유리하여 상기 스펙트럼 칩의 결상 효과를 최적화하고 보장할 수 있다. 보다 바람직하게는, 상기 실리콘 결정층(511)의 두께 치수는 150nm∼250nm 사이이다.
상응하게, 상기 구체적인 예시에서, 두께 요구사항을 충족시키기 위해, 다른 층을 제거하는 과정에서, 상기 실리콘 결정층(511)의 일부를 제거하여 상기 실리콘 결정층(511)의 두께 치수가 기설정된 요구사항을 충족하도록 하는 단계를 더 포함한다.
도 10에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 유지된 상기 실리콘 결정층(511)에 광 변조 구조(501)를 형성하여 상기 실리콘 결정층(511)이 상기 광 변조 구조(501)를 갖도록 하는 단계를 더 포함하며, 이에 따라, 외부 결상광이 상기 실리콘 결정층(511)을 통과하여 상기 스펙트럼 칩 내부에 입사되는 경우, 상기 광 변조 구조(501)를 갖는 상기 실리콘 결정층(511)은 결상광을 변조하여 결상광 중의 분광 정보를 추출 및 이용할 수 있다. 당업자라면 상기 광 변조 구조(501)는 실제로 상기 실리콘 결정층(511) 내에 형성된 특정 패턴으로서, 상기 특정 패턴을 통해 결상광에 대해 특정 변조 처리를 수행할 수 있음을 알아야 한다.
특히, 상기 구체적인 예시에서, 상기 광 변조 구조(501)의 굴절률은 1∼5 사이이고, 또한, 상기 광 변조 구조(501)의 굴절률과 상기 투광성 유전체층(430)의 굴절률 차이는 0.5보다 크거나 같으며, 바람직하게는 0.7보다 크거나 같으므로, 상대적으로 넓은 파장 범위의 광이 상기 광 변조 구조(501)를 통과한 후 상기 투광성 유전체층(430) 및 상기 스펙트럼 칩의 상기 이미지 센싱층(410)을 투과할 수 있다.
상기 구체적인 예시의 구체적인 구현에서, 에칭 공정, 나노임프린팅 등 공정을 통해 상기 실리콘 결정층(511)에 상기 광 변조 구조(501)를 형성할 수 있다. 상응하게, 상기 광 변조 구조(501)를 형성한 후, 상기 스펙트럼 칩은 제조 완료된다. 여기서, 나노임프린팅 공정의 구체적인 공정 흐름은 다음과 같다. 먼저, 웨이퍼의 금속막 표면에 감광성 재료(예를 들면, 포토레지스트)를 도포한 후, 그 위에 필터 패턴이 새겨진 템플릿을 압착하고, 특히, 상기 템플릿은 투명하고; 이어서, 자외선(UV광)을 조사하여 템플릿 패턴이 인쇄된 포토레지스트를 경화시킨다. 다음으로, 템플릿을 박리시키면 패턴이 인쇄된 포토레지스트를 볼 수 있다.
상기 구체적인 예시에서, 상기 전사 부재(500)의 상기 실리콘 결정층(511) 내의 원자는 규칙적인 결정 배향 분포를 가지며, 또한, 상기와 같은 제조 방법에 의해 상기 반제품의 스펙트럼 칩(400)의 표면으로 이동된 경우, 상기 실리콘 결정층(511)의 내부 구조는 변하지 않음을 이해할 수 있다. 따라서, 상기 구체적인 예시에 개시된 제조 방법에 따라 제조된 상기 스펙트럼 칩은 표면에 형성된 결정 배향 배열이 비교적 우수한 광학층 구조를 갖는다.
요약하면, 상기 구체적인 예시에 기반한 상기 스펙트럼 칩 및 이의 제조 방법을 기술하였는 바, 특정 제조 방법으로 비교적 우수한 결정 배향 배열을 갖는 실리콘 결정층(511)을 반제품의 스펙트럼 칩(400)의 표면으로 이동시킴으로써, 최종 제조된 상기 스펙트럼 칩의 표면이 결정 배향 배열이 비교적 우수한 광학층 구조를 갖도록 한다.
언급해야 할 점은, 상기 구체적인 예시의 일부 변형 구현에서, 상기 전사 부재(500)가 상기 실리콘 결정층(511) 및 실리사이드층(512)의 대향하는 타측에 다른 실리사이드층 및/또는 실리콘 기저층과 같은 다른 층을 더 포함하는 경우, 다른 층의 일부도 유지될 수 있는 바, 즉, 상기 변형 구현에서, 상기 다른 층의 적어도 일부만 제거하여 다른 층의 일부 및 상기 실리콘 결정층(511), 예를 들면 도 11에 도시된 다른 실리사이드층(512)이 유지되도록 한다. 여기서, 유지된 상기 다른 층의 일부는 상기 실리콘 결정층(511)에 일정한 보호 작용을 제공할 수 있다. 상응하게, 상기 광 변조 구조(501)를 형성하는 후속 과정에서, 유지된 다른 층의 일부, 예를 들면 도 11에 도시된 다른 실리사이드층(512)도 부분적으로 식각되며, 최종 성형 효과는 도 11에 도시된 바와 같다. 특히, 상기 변형 구현에서, 상기 다른 층의 일부도 규칙적인 결정 배향 구조를 가져 투사율에 영향을 미치지 않으며, 아울러 상기 다른 층의 일부는 상기 광 변조 구조(501)를 보호할 수도 있고; 언급해야 할 점은, 상기 다른 층의 일부의 상부 표면으로부터 상기 투광성 유전체층(430)의 상부 표면까지의 최대 거리는 1100nm를 초과하지 않으며, 바람직하게는 700nm를 초과하지 않는다.
더 언급해야 할 점은, 상기 구체적인 예시의 다른 일부 변형 구현에서, 상기 전사 부재(500)를 결합 공정을 통해 상기 반제품의 스펙트럼 칩(400)에 이동시키기 이전에, 상기 전사 부재(500)의 상기 실리콘 결정층(511) 표면을 전처리하여 상기 실리콘 결정층(511) 내에 상기 광 변조 구조(501)를 형성하고, 그 효과는 도 11에 도시된 바와 같으며, 여기서, 상기 실리콘 결정층의 두께는 200∼1000nm, 바람직하게는 350∼600nm이다. 상응하게, 후속적으로 상기 실리콘 결정층(511)을 유지하는 경우, 상기 실리콘 결정층(511)의 상기 광 변조 구조(501)도 동기적으로 일부가 유지된다. 즉, 상기 변형 실시예에서, 먼저 상기 전사 부재(500)에 상기 광 변조 구조(501)를 미리 제작하거나, 상기 광 변조 구조(501)를 형성하는 공정을 상향 조정한다.
일 변형 구현이 존재하는데, 이와 상기 구체적인 예시 및 이의 변형 구현의 차이점은 상기 전사 부재(500)의 타깃 전사층(510)이 실리사이드층(512)인 것이고, 그 구체적인 공정은 상기 구체적인 예시와 유사하다.
당업자라면 또 다른 변형 구현에서, 상기 실리콘 결정층(511)의 하부 표면을 상기 투광성 유전체층(430)에 결합한 후, 상기 실리사이드층(512) 및 상기 실리콘 결정층(511)의 일부, 또는 실리사이드층(512)의 일부를 제거할 수도 있으며; 그 구체적인 공정은 구체적인 예시 3과 유사하고, 차이점은 전사 부재(500)가 상이한 것이다.
이 밖에, 일 변형 구현이 더 존재하는데, 여기서, 상기 전사 부재(500)는 한 층의 실리사이드층만 포함하는 바, 즉, 상기 전사 부재(500)의 타깃 전사층(510)은 상기 실리사이드층(512)이고, 상기 실리사이드층(512)도 광 변조 구조를 형성하는데, 예를 들면 투광성 유전체층(430)에 전사된 후 제조되거나 투광성 유전체층(430)에 전사되기 전에 미리 제작되며, 그 구체적인 공정은 상기 구체적인 예시와 유사하여 여기서 더 이상 설명하지 않는다.
구체적인 예시 5
도 12는 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 또 다른 구체적인 예시의 모식도를 도시한다. 도 12에 도시된 바와 같이, 상기 구체적인 예시에서, 상기 광학 소자는 스펙트럼 칩이고, 상기 광학 소자 본체(110)는 반제품의 스펙트럼 칩(400)이며, 상기 제조 방법의 목적은 상기 반제품의 스펙트럼 칩(400)의 표면에 규칙적인 결정 배향 구조를 갖는 실리콘 기저층(511)을 형성하는 것이고, 또한, 상기 실리콘 기저층(511)은 상기 스펙트럼 칩에 입사되는 결상광을 변조하여 결상광 중의 분광 정보를 추출 및 이용하기 위한 광 변조 구조(501)를 갖는다.
여기서, 본 발명에 관련된 스펙트럼 칩은 전산 분광계에 적용되며, 여기서, 전산 분광계와 기존 분광계의 가장 큰 차이점은 필터링의 차이에 있다. 기존 분광계에서, 파장 선택을 위한 필터는 대역 통과 필터이다. 분광 해상도가 높을 수록 통과 대역이 좁아지고 더 많은 필터를 사용해야 하므로 전체 시스템의 부피 및 복잡도가 증가한다. 아울러, 분광 응답 곡선이 좁아지면 광속이 감소하여 신호 대 잡음비가 낮아진다.
전산 분광계의 경우, 각 필터는 모두 광역 분광 필터를 사용하므로, 전산 분광계 시스템에 의해 탐지된 데이터는 원래 분광과 완전히 다르게 보인다. 그러나, 전산 재구성 알고리즘을 적용하여 원래 분광을 전산 복구할 수 있다. 광대역 필터는 협대역 필터보다 더 많은 빛이 통과할 수 있으므로, 전산 분광계는 어두운 시나리오에서 분광을 감지할 수 있다. 이 밖에, 압축 감지 이론에 따르면, 필터의 분광 곡선을 적절히 설계하여 희박한 분광을 높은 확률로 복구할 수 있으며, 필터의 수가 원하는 분광 채널 수(저차원 벡터에서 고차원 벡터로 복구)보다 훨씬 적으므로, 이는 의심할 여지 없이 소형화에 매우 유리하다. 한편, 더 많은 수의 필터를 사용함으로써, 정규화 알고리즘(고차원 벡터에서 잡음이 저감된 저차원 벡터를 얻음)을 사용하여 잡음을 줄일 수 있으므로, 신호 대 잡음비를 증가시키고 전체 시스템이 더 높은 강건성을 갖도록 한다.
상대적인 측면에서, 기존 분광계는 설계 시 필요한 파장에 따라 필터(그 효과는 스펙트럼 칩의 광 변조 구조와 동일함)를 설계하여 특정 파장의 광이 투과할 수 있도록 해야 한다(일반적으로 특정 파장의 입사광 투사를 증가시키고 비특정 파장 대역의 입사광은 투사할 수 없도록 설계되며, 나노디스크 등 구조의 주기와 직경을 변경하여 공진 조건을 제어할 수 있고, 투사를 증가시킬 수 있는 입사광의 중심 파장을 변경하여 필터링 특성을 구현함). 즉, 기존 분광계의 설계 과정에서는 광 변조 구조의 크기와 위치 정밀도를 제어하는 데 중점을 두어야 하며, 아울러 특정 파장의 투과율을 향상시킬 수 있는 방법을 강구해야 한다. 반면 전산 분광계의 경우, 넓은 범위의 파장 대역(예를 들면, 350nm∼900nm)의 광을 받을 수 있어야 하므로, 설계 시 굴절률에 더 중점을 두어야 한다.
상응하게, 전술한 바와 같이, 상기 예시에서, 상기 스펙트럼 칩은 상기 제조 방법으로 제조되는데, 즉, 상기 반제품의 스펙트럼 칩(400)의 표면에 규칙적인 결정 배향 구조를 갖는 실리콘 기저층(511)을 형성하고, 또한, 상기 실리콘 기저층(511)은 광 변조 구조(501)를 가지며 또한 상대적으로 큰 굴절률을 가져 상대적으로 넓은 범위의 파장 대역의 광을 수집하고 이용할 수 있다.
상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)은 이미지 센싱층(410) 및 상기 이미지 센싱층(410)에 연결된 신호 처리 회로층(420)을 포함한다. 언급해야 할 점은, 상기 반제품의 스펙트럼 칩(400)은 다른 구조도 포함할 수 있으며, 보다 명확하게, 상기 예시에서, 광 변조 구조(501)를 갖는 상기 실리콘 기저층(511)이 없는 반제품의 스펙트럼 칩은 모두 상기 반제품의 스펙트럼 칩(400)으로 지칭될 수 있다.
또한, 상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)은 제조업체에 의해 제공될 수 있고, 기존의 감광성 칩을 가공하여 얻을 수도 있다. 당업자라면 기존의 감광성 칩, 예를 들면, CCD 감광성 칩, CMOS 감광성 칩은 마이크로 렌즈층, 컬러 필터링층(여기서, 흑백 칩인 경우, 컬러 필터링층을 포함하지 않음), 이미지 센싱층(410) 및 신호 처리 회로층(420)을 포함함을 알아야 한다. 상응하게, 기존의 감광성 칩의 마이크로 렌즈층 및 컬러 필터링층(흑백 칩인 경우, 마이크로 렌즈층만 제거하면 됨)을 제거하여 상기 반제품의 스펙트럼 칩(400)을 얻을 수 있다. 즉, 본 발명의 실시예에 따른 광학 소자의 제조 방법을 적용함으로써, 기존의 감광성 칩을 사용하여 전산 분광계에 적용되는 스펙트럼 칩을 제조할 수 있으므로, 적용 비용이 절감된다.
도 12에 도시된 바와 같이, 상기 구체적인 예시에서, 상기 광학 소자의 제조 과정은, 먼저 상기 반제품의 스펙트럼 칩(400)의 표면을 전처리하여 상기 반제품의 스펙트럼 칩(400)의 표면에 타깃 전사층(510)을 갖는 전사 부재(500)에 결합하기 위한 평탄 결합면을 형성하는 단계를 포함한다.
구체적으로, 상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)의 표면을 전처리하는 과정은, 상기 반제품의 스펙트럼 칩(400)의 표면에 투광성 유전체층(430)을 형성하는 단계를 포함하며, 여기서, 상기 투광성 유전체층(430)은 투광성 재료로 제조되고, 상대적으로 높은 투광률을 가져 상기 반제품의 스펙트럼 칩(400)에 입사되는 광에 영향을 미치지 않는다.
언급해야 할 점은, 구체적인 구현에서, 상기 투광성 유전체층(430)은 상대적으로 높은 굴절률을 요구하지만 상기 투광성 유전체층(430)의 굴절률은 너무 높아서는 안되는데, 그 이유는 상기 투광성 유전체층(430)과 그 위에 위치한 반도체 구조 사이의 굴절률 차이를 보장해야 하기 때문이다.
상기 구체적인 예시에서, 상기 투광성 유전체층(430)의 재료는 바람직하게는 실리사이드, 예를 들면, 이산화규소, 실리콘 나이트라이드 등이다. 당업자라면 이산화규소의 굴절률이 약 1.45이고, 실리콘 나이트라이드의 굴절률이 1.9∼2.3 사이임을 알아야 한다.
구체적인 구현에서, 상기 투광성 유전체층(430)은 예를 들면 비금속 기상 증착 공정을 통해 상기 반제품의 스펙트럼 칩(400)의 표면에 형성될 수 있고, 물론, 상기 구체적인 구현의 다른 실시형태에서, 상기 투광성 유전체층(430)은 다른 공정을 통해 형성될 수도 있으며, 본 발명은 한정하지 않는다. 특히, 상기 구체적인 예시에서, 상기 투광성 유전체층(430)의 두께 치수는 본 발명에 한정되지 않으며, 구체적인 값은 적용 시나리오의 구체적인 요구사항에 따라 조정할 수 있고, 일반적으로, 두께 치수는 300nm보다 작거나 같으며, 일부 특수 시나리오에서는 심지어 100nm보다 작다.
도 12에 도시된 바와 같이, 바람직하게는, 상기 구체적인 예시에서, 상기 투광성 유전체층(430)의 상부 표면은 평탄 표면이거나, 상기 투광성 유전체층(430)의 상부 표면 중 상기 전사 부재(500)를 결합하기 위한 부분은 상대적으로 높은 평탄도를 가져 상기 전사 부재(500)를 상기 반제품의 스펙트럼 칩(400)에 이동시키는 데 유리하다.
언급해야 할 점은, 상기 구체적인 예시의 일부 상황에서, 상기 반제품의 스펙트럼 칩(400)의 표면은 평탄하지 않을 수 있고, 증착 공정을 통해 상기 반제품의 스펙트럼 칩(400)의 표면에 형성된 상기 투광성 유전체층(430)의 상부 표면도 평탄하지 않을 수 있다. 따라서, 상기 구체적인 구현에서, 상기 전처리 과정은, 상기 반제품의 스펙트럼 칩(400)의 표면을 폴리싱하거나, 및/또는 상기 투광성 유전체층(430)의 상부 표면을 폴리싱하는 단계를 더 포함한다. 여기서, 폴리싱 공정은 화학적 기계적 폴리싱 공정(chemical mechanical polish), 또는, 표면 평탄도를 증가시킬 수 있는 다른 공정을 채택할 수 있으며, 본 발명은 이에 대해 한정되지 않는다.
언급해야 할 점은, 상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)의 표면 평탄도가 기설정된 요구사항을 충족하는 경우, 상기 반제품의 스펙트럼 칩(400)의 표면에 상기 투광성 유전체층(430)을 설치하지 않을 수도 있는 바, 즉, 상기 반제품의 스펙트럼 칩(400)을 전처리할 필요가 없다.
나아가, 도 12에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 전사 부재(500)를 제공하는 단계를 더 포함한다. 특히, 상기 구체적인 예시에서, 상기 전사 부재(500)는 하나의 실리콘 기저층(511)이며, 즉 상기 구체적인 예시에서, 상기 전사 부재(500)는 상기 타깃 전사층(510)만 포함하고, 상기 타깃 전사층(510)은 상기 실리콘 기저층(511)이다. 특히, 본 발명의 실시예에서, 상기 실리콘 기저층(511)(즉, 상기 타깃 전사층(510)) 내의 원자의 결정 배향 배열은 규칙적이다. 또한, 상기 실리콘 기저층(511)의 굴절률은 약 3.42이고, 상기 실리콘 기저층(511)과 상기 투광성 유전체층(430)의 굴절률 차이는 0.5보다 크거나 같으며, 바람직하게는 0.7보다 크거나 같다.
상기 구체적인 예시의 구체적인 일 구현에서, 상기 자체 제작된 상기 전사 부재(500)는 하기와 같은 방식으로 제조될 수 있다. 먼저, 초크랄스키법 또는 서스펜션 존 용융법 등 공정을 통해 규칙적인 결정 배향 구조를 갖는 단결정 실리콘 구조를 형성하고, 여기서, 상기 단결정 실리콘 구조는 상기 실리콘 기저층(511)이며, 즉 상기 단결정 실리콘 구조는 상기 전사 부재(500)이다. 상기 단결정 실리콘 구조 내의 원자는 규칙적인 결정 배향 분포를 가지므로 상기 실리콘 기저층(511)도 규칙적인 결정 배향 구조를 가짐을 이해할 수 있다. 바람직하게는, 상기 구체적인 예시에서, 상기 실리콘 기저층(511)의 표면은 평탄 표면이다.
언급해야 할 점은, 상기 구체적인 예시에서, 상기 전사 부재(500)는 상기 실리콘 기저층(511)만 포함할 수도 있는 바, 즉, 상기 실리사이드층(512)이 없으며, 이는 본 예시에 한정되지 않는다.
도 12에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 전사 부재(500)의 하부 표면을 상기 반제품의 스펙트럼 칩(400)의 상기 투광성 유전체층(430)의 상부 표면에 결합하는 방식으로, 상기 전사 부재(500)를 상기 반제품의 스펙트럼 칩(400)에 커플링하는 단계를 더 포함한다. 즉, 상기 실리콘 기저층(511)의 표면(여기서, 상기 실리콘 기저층(511)의 상부 표면 또는 상기 실리콘 기저층(511)의 하부 표면일 수 있음)을 상기 반제품의 스펙트럼 칩(400)의 상기 투광성 유전체층(430)의 상부 표면에 결합하는 방식으로, 상기 전사 부재(500)를 상기 반제품의 스펙트럼 칩(400)으로 이동시킨다.
상기 전사 부재(500)와 상기 반제품의 스펙트럼 칩(400)의 결합 강도를 보장하기 위해, 바람직하게는, 본 발명의 실시예에서, 상기 전사 부재(500)의 상부 표면 또는 하부 표면은 바람직하게는 상기 투광성 유전체층(430)의 상부 표면과 양호한 결합 반응을 일으킴으로써, 양자의 결합 시 양호한 결합 반응이 발생하여 더 큰 결합력을 발생시킨다. 예를 들면, 상기 구체적인 예시에서, 상기 실리콘 기저층(511)의 하부 표면 또는 상기 실리콘 기저층(511)의 상부 표면을 상기 투광성 유전체층(430)과 동일한 재료로 구성함으로써, 양자의 결합 시 양호한 결합 반응을 일으킬 수 있어 더 큰 결합력을 발생시킨다.
상기 투광성 유전체층(430)이 이산화규소인 경우를 예로 들면, 상기 구체적인 구현에서, 상기 실리콘 기저층(511)의 하부 표면 또는 상기 실리콘 기저층(511)의 상부 표면을 상기 투광성 유전체층(430)의 상부 표면에 결합하기 이전에, 상기 실리콘 기저층(511)의 하부 표면 또는 상기 실리콘 기저층(511)의 상부 표면을 처리하여 상기 실리콘 기저층(511)의 하부 표면 또는 상부 표면이 이산화규소 재료로 제조되도록 하는 단계를 더 포함한다.
구체적인 구현에서, 산소 이온을 상기 실리콘 기저층(511)의 상부 표면 또는 하부 표면에 주입하여 상기 실리콘 기저층(511)의 상부 표면 또는 하부 표면에 한 층의 이산화규소층을 형성함으로써, 상기 전사 부재(500)의 상부 표면 또는 하부 표면이 이산화규소로 형성되도록 할 수 있다. 상기 실리콘 기저층(511)은 규칙적인 결정 배향 구조를 가지므로, 상기 이산화규소층도 규칙적인 결정 배향 구조를 가져 상기 투광성 유전체층(430)과의 결합 효과를 향상시키는 데 유리함을 이해할 수 있다.
물론, 상기 구체적인 예시의 다른 실시형태에서, 상기 실리콘 기저층(511)의 표면에 결합층(520)을 적층할 수도 있으며, 여기서, 상기 결합층(520)은 이산화규소 재료로 제조되는 바, 예를 들면, 비금속 기상 증착 공정을 통해 상기 실리콘 기저층(511)의 상부 표면 또는 하부 표면에 상기 결합층(520)을 적층적으로 형성함으로써, 상기 결합층(520)을 통해 상기 전사 부재(500)와 상기 반제품의 스펙트럼 칩(400)의 결합 강도를 향상시킨다.
언급해야 할 점은, 상기 구체적인 예시에서, 상기 전사 부재(500)의 표면을 처리하는 과정은 상기 전사 부재(500)를 제공하는 단계에서 완료될 수도 있으며, 이는 본 발명에 한정되지 않는다. 즉, 상기 실리콘 기저층(511)의 상부 표면 또는 하부 표면을 처리하는 과정은 상기 전사 부재(500)를 제조하는 단계에서 완료될 수 있다.
도 12에 도시된 바와 같이, 상기 스펙트럼 칩의 제조 과정은, 상기 전사 부재(500)의 상기 타깃 전사층(510)의 적어도 일부를 유지하는 단계를 더 포함한다. 구체적인 예시 3 및 구체적인 예시 4와 비교하여, 상기 구체적인 예시의 상기 스펙트럼 칩의 제조 방법에서, 상기 전사 부재(500)는 상기 타깃 전사층(510), 즉, 상기 실리콘 기저층만 구비함을 이해할 수 있다. 따라서, 상기 실리콘 기저층(511)의 두께 또는 표면 특징이 기설정된 요구사항을 충족하고, 상기 실리콘 기저층(511)에 어떠한 처리도 하지 않으면, 다음 단계의 제조 과정에 진입한다.
물론, 더 나은 표면 특성을 얻고 상기 실리콘 기저층(511)의 두께 치수가 기설정된 요구사항을 충족하도록 하기 위해, 상기 구체적인 예시에서, 상기 실리콘 기저층(511)의 일부를 제거하고 상기 실리콘 기저층(511)의 적어도 일부를 유지할 수 있다.
상기 구체적인 예시에서, 기계적 연삭, 화학적 기계적 폴리싱, 또는 여러 공정의 조합을 통해 상기 실리콘 기저층(511)을 제거하여 유지된 상기 실리콘 기저층(511)의 표면 특징이 최적화되고 상기 실리콘 기저층(511)의 두께 치수가 감소되도록 할 수 있다.
언급해야 할 점은, 기계적 연삭은 효율이 높으나 정밀도가 떨어지고, 화학적 기계적 폴리싱 및 에칭 공정은 효율이 느리나 정밀도가 높다. 따라서, 상기 구체적인 예시에서, 효율성과 정밀도를 모두 고려하기 위해서, 제 1 단계 처리로서 기계적 연삭을 이용하여 상기 실리콘 기저층(511)을 폴리싱하고, 이어서, 화학적 기계적 폴리싱 또는 에칭 공정을 통해 상기 실리콘 기저층(512)에 대해 제 2 단계 처리를 수행하는 것이 바람직하다.
특히, 상기 구체적인 예시에서, 상기 스펙트럼 칩은 상기 실리콘 기저층(511)의 두께에 대해 일정한 요구사항이 있는 바, 상기 실리콘 기저층(511)의 두께 치수 범위는 5nm∼1000nm, 바람직하게는 50nm∼750nm로, 해당 두께는 상기 실리콘 기저층(511)을 가공하기에 유리하여 상기 스펙트럼 칩의 결상 효과를 최적화하고 보장할 수 있다. 보다 바람직하게는, 상기 실리콘 기저층(511)의 두께 치수는 150nm∼250nm 사이이다.
도 12에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 유지된 상기 실리콘 기저층(511)에 광 변조 구조(501)를 형성하여 상기 실리콘 기저층(511)이 상기 광 변조 구조(501)를 갖도록 하는 단계를 더 포함하며, 이에 따라, 외부 결상광이 상기 실리콘 기저층(511)을 통과하여 상기 스펙트럼 칩 내부에 입사되는 경우, 상기 광 변조 구조(501)를 갖는 상기 실리콘 기저층(511)은 결상광을 변조하여 결상광 중의 분광 정보를 추출 및 이용할 수 있다. 당업자라면 상기 광 변조 구조(501)는 실제로 상기 실리콘 기저층(511) 내에 형성된 특정 패턴으로서, 상기 특정 패턴을 통해 결상광에 대해 특정 변조 처리를 수행할 수 있음을 알아야 한다.
특히, 상기 구체적인 예시에서, 상기 광 변조 구조(501)의 굴절률은 1∼5 사이이고, 또한, 상기 광 변조 구조(501)의 굴절률과 상기 투광성 유전체층(430)의 굴절률 차이는 0.5보다 크거나 같으며, 바람직하게는 0.7보다 크거나 같으므로, 상대적으로 넓은 파장 범위의 광이 상기 광 변조 구조(501)를 통과한 후 상기 투광성 유전체층(430) 및 상기 스펙트럼 칩의 상기 이미지 센싱층(410)을 투과할 수 있다.
상기 구체적인 예시의 구체적인 구현에서, 에칭 공정, 나노임프린팅 등 공정을 통해 상기 실리콘 기저층(511)에 상기 광 변조 구조(501)를 형성할 수 있다. 상응하게, 상기 광 변조 구조(501)를 형성한 후, 상기 스펙트럼 칩은 제조 완료된다. 여기서, 나노임프린팅 공정의 구체적인 공정 흐름은 다음과 같다. 먼저, 웨이퍼의 금속막 표면에 감광성 재료(예를 들면, 포토레지스트)를 도포한 후, 그 위에 필터 패턴이 새겨진 템플릿을 압착하고, 특히, 상기 템플릿은 투명하고; 이어서, 자외선(UV광)을 조사하여 템플릿 패턴이 인쇄된 포토레지스트를 경화시킨다. 다음으로, 템플릿을 박리시키면 패턴이 인쇄된 포토레지스트를 볼 수 있다.
상기 구체적인 예시에서, 상기 실리콘 기저층(511) 내의 원자는 규칙적인 결정 배향 분포를 가지며, 또한, 상기와 같은 제조 방법에 의해 상기 반제품의 스펙트럼 칩(400)의 표면으로 이동된 경우, 상기 실리콘 기저층(511)의 내부 구조는 변하지 않음을 이해할 수 있다. 따라서, 상기 구체적인 예시에 개시된 제조 방법에 따라 제조된 상기 스펙트럼 칩은 표면에 형성된 결정 배향 배열이 비교적 우수한 광학층 구조를 갖는다.
요약하면, 상기 구체적인 예시에 기반한 상기 스펙트럼 칩 및 이의 제조 방법을 기술하였는 바, 특정 제조 방법으로 비교적 우수한 결정 배향 배열을 갖는 실리콘 기저층(511)을 반제품의 스펙트럼 칩(400)의 표면으로 이동시킴으로써, 최종 제조된 상기 스펙트럼 칩의 표면이 결정 배향 배열이 비교적 우수한 광학층 구조를 갖도록 한다.
언급해야 할 점은, 상기 구체적인 예시의 다른 일부 변형 구현에서, 상기 전사 부재(500)를 결합 공정을 통해 상기 반제품의 스펙트럼 칩(400)에 이동시키기 이전에, 상기 전사 부재(500)의 상기 실리콘 기저층(511) 표면을 전처리하여 상기 실리콘 기저층(511) 내에 상기 광 변조 구조(501)를 형성하며, 그 효과는 도 13에 도시된 바와 같고, 여기서, 상기 실리콘 기저층의 두께는 200∼1000nm, 바람직하게는 350∼600nm이다. 상응하게, 후속적으로 상기 실리콘 기저층(511)을 상기 반제품의 스펙트럼 칩(400)의 표면에 결합시키는 경우, 상기 광 변조 구조(501)도 동기적으로 상기 상기 반제품의 스펙트럼 칩(400)의 표면에 전사된다. 즉, 상기 변형 실시예에서, 먼저 상기 전사 부재(500)에 상기 광 변조 구조(501)를 미리 제작하거나, 상기 광 변조 구조(501)를 형성하는 공정을 상향 조정한다.
언급해야 할 점은, 상기 실시예 또는 변형 실시예에서, 상기 전사 부재(200)에서 상기 실리콘 기저층(511)의 두께는 얇으나, 상기 전사 부재(200)를 결합 공정을 통해 상기 반제품의 스펙트럼 칩(400)에 결합하는 경우, 결합된 상기 전사 부재(200) 내부에 응력이 발생하게 되므로, 상기 전사 부재(200)의 타깃 전사층(510) 이외의 다른 층을 제거할 때, 상기 응력의 존재로 인해 상기 전사 부재(200)의 타깃 전사층(510)이 파열되거나 상기 광 변조 구조(501)를 형성할 때 응력의 존재로 인해 파열된다.
상기 기술적 문제점을 감안하여, 본 발명의 일부 예시에서, 상기 스펙트럼 칩의 제조 공정을 추가로 개선하였다. 구체적으로, 개선된 기술 핵심은 먼저 응력을 해제하는 것이다.
선택적으로, 상기 전사 부재(200)를 전사하기 이전에, 대응되는 상기 타깃 전사층(510)에 응력을 해제하기 위한 적어도 하나의 응력 홀(5100)을 형성한다. 상기 응력 홀(5100)은 결합 후 형성되거나 결합 전에 형성될 수 있음을 이해할 수 있다.
상응하게, 결합 후 상기 응력 홀(5100)을 형성하는 공정에서, 도 16에 도시된 바와 같이, 상기 응력 홀(5100)은 상기 전사 부재(200)의 일부를 제거한 후 형성될 수 있는 바, 즉, 먼저 상기 전사 부재(200)의 적어도 일부를 제거하여 상기 타깃 전사층(510) 및 다른 층 구조를 유지하고, 이때, 다른 층 구조를 계속해서 제거하기 전에 먼저 상기 다른 층 구조 및 상기 타깃 전사층(510)에 상기 응력 홀(5100)을 형성한다. 상기 전사 부재(200)의 일부를 제거한 후, 유지된 상기 전사 부재(200)가 너무 얇기 때문에 계속해서 제거하면 응력의 존재로 인해 파열이 발생하는데, 이때 두께가 두꺼울 때 상기 응력 홀(5100)을 미리 형성해야 한다.
예를 들면, 상기 타깃 전사층(510)이 상기 실리콘 결정층(513)인 경우, 상기 실리사이드층(512)은 완전히 제거되지 않은 상태로, 상기 실리사이드층(512) 및 상기 실리콘 결정층(513)에 상기 응력 홀(5100)을 형성할 수 있는 바, 즉 상기 응력 홀(5100)은 상기 실리사이드층(512)을 관통하여 상기 실리콘 결정층(513)에 관통 홀 또는 블라인드 홀을 형성한 후, 상기 실리사이드층(512)을 형성한다.
또한, 먼저 결합한 후 상기 광 변조 구조(501)를 형성하는 실시예의 경우, 응력의 존재로 인해 식각, 나노임프린팅 등 공정을 통해 상기 광 변조 구조(501)가 얻어지고, 상기 타깃 전사층(510)이 쉽게 파열되며, 상응하게, 해당 실시예에서, 상기 광 변조층 또는 타깃 전사층(510) 표면에 보호막(700)을 형성하도록 추가로 선택할 수 있고, 바람직하게는 상기 보호막(700)은 이산화하프늄(HfO2)일 수 있으며, 도 17에 도시된 바와 같이, 상기 보호막(700)을 갖는 상기 타깃 전사층(510)에 상기 광 변조 구조(501)를 형성한다.
도 14에 도시된 바와 같이, 상기 구체적인 예시의 제조 방법에 따라 제조된 상기 스펙트럼 칩의 흡광 계수는 기존의 스펙트럼 칩보다 훨씬 우수하다. 도 15에 도시된 바와 같이, 상기 구체적인 예시의 제조 방법에 따라 제조된 상기 스펙트럼 칩의 굴절률도 기존의 스펙트럼 칩보다 훨씬 우수하다.
성능 테스트
도 14 및 도 15는 상기 구체적인 예시 3, 구체적인 예시 4 및 구체적인 예시 5에 따른 제조 방법으로 제조된 상기 스펙트럼 칩과 기존의 스펙트럼 칩의 성능 비교 모식도를 도시한다. 도 14에 도시된 바와 같이, 상기 구체적인 예시의 제조 방법에 따라 제조된 상기 스펙트럼 칩은 원하는 파장 범위 내, 즉 350nm∼900nm에서 흡광 계수가 기존의 스펙트럼 칩보다 훨씬 우수하다. 도 15에 도시된 바와 같이, 상기 구체적인 예시의 제조 방법에 따라 제조된 상기 스펙트럼 칩의 굴절률은 원하는 파장 범위 내, 즉 350nm∼900nm에서, 역시 기존의 스펙트럼 칩보다 훨씬 우수하다.
구체적인 예시 6
도 16은 본 발명의 실시예에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 또 다른 구체적인 예시의 모식도를 도시한다. 도 16에 도시된 바와 같이, 상기 구체적인 예시에서, 상기 광학 소자는 스펙트럼 칩이고, 상기 광학 소자 본체(110)는 반제품의 스펙트럼 칩(400)이며, 상기 제조 방법의 목적은 상기 반제품의 스펙트럼 칩(400)의 표면에 높은 굴절률을 갖는 타깃 전사층(610)을 형성하는 것이고, 여기서, 상기 타깃 전사층(610)은 상기 스펙트럼 칩에 입사되는 결상광을 변조하여 결상광 중의 분광 정보를 추출 및 이용하기 위한 광 변조 구조(601)를 갖는다.
여기서, 본 발명에 관련된 스펙트럼 칩은 전산 분광계에 적용되며, 여기서, 전산 분광계와 기존 분광계의 가장 큰 차이점은 필터링의 차이에 있다. 기존 분광계에서, 파장 선택을 위한 필터는 대역 통과 필터이다. 분광 해상도가 높을 수록 통과 대역이 좁아지고 더 많은 필터를 사용해야 하므로 전체 시스템의 부피 및 복잡도가 증가한다. 아울러, 분광 응답 곡선이 좁아지면 광속이 감소하여 신호 대 잡음비가 낮아진다.
전산 분광계의 경우, 각 필터는 모두 광역 분광 필터를 사용하므로, 전산 분광계 시스템에 의해 탐지된 데이터는 원래 분광과 완전히 다르게 보인다. 그러나, 전산 재구성 알고리즘을 적용하여 원래 분광을 전산 복구할 수 있다. 광대역 필터는 협대역 필터보다 더 많은 빛이 통과할 수 있으므로, 전산 분광계는 어두운 시나리오에서 분광을 감지할 수 있다. 이 밖에, 압축 감지 이론에 따르면, 필터의 분광 곡선을 적절히 설계하여 희박한 분광을 높은 확률로 복구할 수 있으며, 필터의 수가 원하는 분광 채널 수(저차원 벡터에서 고차원 벡터로 복구)보다 훨씬 적으므로, 이는 의심할 여지 없이 소형화에 매우 유리하다. 한편, 더 많은 수의 필터를 사용함으로써, 정규화 알고리즘(고차원 벡터에서 잡음이 저감된 저차원 벡터를 얻음)을 사용하여 잡음을 줄일 수 있으므로, 신호 대 잡음비를 증가시키고 전체 시스템이 더 높은 강건성을 갖도록 한다.
상대적인 측면에서, 기존 분광계는 설계 시 필요한 파장에 따라 필터(그 효과는 스펙트럼 칩의 광 변조 구조와 동일함)를 설계하여 특정 파장의 광이 투과할 수 있도록 해야 한다(일반적으로 특정 파장의 입사광 투사를 증가시키고 비특정 파장 대역의 입사광은 투사할 수 없도록 설계되며, 나노디스크 등 구조의 주기와 직경을 변경하여 공진 조건을 제어할 수 있고, 투사를 증가시킬 수 있는 입사광의 중심 파장을 변경하여 필터링 특성을 구현함). 즉, 기존 분광계의 설계 과정에서는 광 변조 구조의 크기와 위치 정밀도를 제어하는 데 중점을 두어야 하며, 아울러 특정 파장의 투과율을 향상시킬 수 있는 방법을 강구해야 한다. 반면 전산 분광계의 경우, 넓은 범위의 파장 대역(예를 들면, 350nm∼900nm)의 광을 받을 수 있어야 하므로, 설계 시 굴절률에 더 중점을 두어야 한다.
상응하게, 전술한 바와 같이, 상기 예시에서, 상기 스펙트럼 칩은 상기 제조 방법으로 제조되는데, 즉, 상기 반제품의 스펙트럼 칩(400)의 표면에 높은 투사율을 갖는 타깃 전사층(610)을 형성하고, 여기서, 상기 타깃 전사층(610)은 광 변조 구조(601)를 가져 상대적으로 넓은 범위의 파장 대역의 광을 수집하고 이용할 수 있다. 특히, 상기 구체적인 예시에서, 상기 타깃 전사층(610)의 굴절률은 2.3보다 크거나 같다.
상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)은 이미지 센싱층(410) 및 상기 이미지 센싱층(410)에 연결된 신호 처리 회로층(420)을 포함한다. 언급해야 할 점은, 상기 반제품의 스펙트럼 칩(400)은 다른 구조도 포함할 수 있으며, 보다 명확하게, 상기 예시에서, 광 변조 구조(601)를 갖는 상기 타깃 전사층(610)이 없는 반제품의 스펙트럼 칩은 모두 상기 반제품의 스펙트럼 칩(400)으로 지칭될 수 있다.
또한, 상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)은 제조업체에 의해 제공될 수 있고, 기존의 감광성 칩을 가공하여 얻을 수도 있다. 당업자라면 기존의 감광성 칩, 예를 들면, CCD 감광성 칩, CMOS 감광성 칩은 마이크로 렌즈층, 컬러 필터링층(여기서, 흑백 칩인 경우, 컬러 필터링층을 포함하지 않음), 이미지 센싱층(410) 및 신호 처리 회로층(420)을 포함함을 알아야 한다. 상응하게, 기존의 감광성 칩의 마이크로 렌즈층 및 컬러 필터링층(흑백 칩인 경우, 마이크로 렌즈층만 제거하면 됨)을 제거하여 상기 반제품의 스펙트럼 칩(400)을 얻는다. 즉, 본 발명의 실시예에 따른 광학 소자의 제조 방법을 적용함으로써, 기존의 감광성 칩을 사용하여 전산 분광계에 적용되는 스펙트럼 칩을 제조할 수 있으므로, 적용 비용이 절감된다.
도 16에 도시된 바와 같이, 상기 구체적인 예시에서, 상기 광학 소자의 제조 과정은, 먼저 상기 반제품의 스펙트럼 칩(400)의 표면을 전처리하여 상기 반제품의 스펙트럼 칩(400)의 표면에 타깃 전사층(610)을 갖는 전사 부재에 결합하기 위한 평탄 결합면을 형성하는 단계를 포함한다.
구체적으로, 상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)의 표면을 전처리하는 과정은, 상기 반제품의 스펙트럼 칩(400)의 표면에 투광성 유전체층(430)을 형성하는 단계를 포함하고, 여기서, 상기 투광성 유전체층(430)은 투광성 재료로 제조되며, 상대적으로 높은 투광률을 가져 상기 반제품의 스펙트럼 칩(400)에 입사되는 광에 영향을 미치지 않는다.
언급해야 할 점은, 구체적인 구현에서, 상기 투광성 유전체층(430)은 상대적으로 높은 굴절률을 요구하지만 상기 투광성 유전체층(430)의 굴절률은 너무 높아서는 안되는데, 그 이유는 상기 투광성 유전체층(430)과 그 위에 위치한 반도체 구조층 사이의 굴절률 차이를 보장해야 하기 때문이다.
상기 구체적인 예시에서, 상기 투광성 유전체층(430)의 재료는 바람직하게는 실리사이드, 예를 들면, 이산화규소, 실리콘 나이트라이드 등이다. 당업자라면 이산화규소의 굴절률이 약 1.45이고, 실리콘 나이트라이드의 굴절률이 1.9∼2.3 사이임을 알아야 한다.
구체적인 구현에서, 상기 투광성 유전체층(430)은 예를 들면 비금속 기상 증착 공정을 통해 상기 반제품의 스펙트럼 칩(400)의 표면에 형성될 수 있고, 물론, 상기 구체적인 구현의 다른 실시형태에서, 상기 투광성 유전체층(430)은 다른 공정을 통해 형성될 수도 있으며, 본 발명은 형성 공정에 대해 한정하지 않는다. 특히, 상기 구체적인 예시에서, 상기 투광성 유전체층(430)의 두께 치수는 본 발명에 한정되지 않으며, 구체적인 값은 적용 시나리오의 구체적인 요구사항에 따라 조정할 수 있고, 일반적으로, 두께 치수는 300nm보다 작거나 같으며, 일부 특수 시나리오에서는 심지어 100nm보다 작다,
도 16에 도시된 바와 같이, 바람직하게는, 상기 구체적인 예시에서, 상기 투광성 유전체층(430)의 상부 표면은 평탄 표면이거나, 상기 투광성 유전체층(430)의 상부 표면 중 상기 전사 부재를 결합하기 위한 부분은 상대적으로 높은 평탄도를 가져 상기 전사 부재를 상기 반제품의 스펙트럼 칩(400)에 이동시키는 데 유리하다.
언급해야 할 점은, 상기 구체적인 예시의 일부 상황에서, 상기 반제품의 스펙트럼 칩(400)의 표면은 평탄하지 않을 수 있고, 증착 공정을 통해 상기 반제품의 스펙트럼 칩(400)의 표면에 형성된 상기 투광성 유전체층(430)의 상부 표면도 평탄하지 않을 수 있다. 따라서, 상기 구체적인 구현에서, 상기 전처리 과정은, 상기 반제품의 스펙트럼 칩(400)의 표면을 폴리싱하거나, 및/또는 상기 투광성 유전체층(430)의 상부 표면을 폴리싱하는 단계를 더 포함한다. 여기서, 폴리싱 공정은 화학적 기계적 폴리싱 공정(chemical mechanical polish), 또는, 표면 평탄도를 증가시킬 수 있는 다른 공정을 채택할 수 있으며, 본 발명은 이에 대해 한정되지 않는다.
언급해야 할 점은, 상기 구체적인 예시에서, 상기 반제품의 스펙트럼 칩(400)의 표면 평탄도가 기설정된 요구사항을 충족하는 경우, 상기 반제품의 스펙트럼 칩(400)의 표면에 상기 투광성 유전체층(430)을 설치하지 않을 수도 있는 바, 즉, 상기 반제품의 스펙트럼 칩(400)을 전처리할 필요가 없다.
나아가, 도 16에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 전사 부재(600)를 제공하는 단계를 더 포함한다. 특히, 상기 구체적인 예시에서, 상기 전사 부재(600)는 자체 제작된 반도체 소자로, 아래에서 위로 기판(620) 및 상기 기판(620)에 형성된 상기 타깃 전사층(610)을 순차적으로 포함하고, 여기서, 상기 기판(620)은 화학적 활성이 비교적 안정적인 재료로 제조되며, 상기 타깃 전사층(610)은 높은 투사율을 갖는 재료로 제조되고, 산화탄탈륨, 산화티타늄 등을 포함하나 이에 한정되지 않는다. 바람직하게는, 상기 구체적인 예시에서, 상기 타깃 전사층(610)의 표면은 평탄 표면이다.
당업자라면 상기 스펙트럼 칩의 상기 광 변조 구조(601)의 경우, 상기 타깃 전사층(610)의 굴절률이 높을 수록 유리하나, 상기 타깃 전사층(610)의 굴절률이 너무 높으면 공정의 한계로 인해 상기 타깃 전사층(610)의 두께 치수가 요구사항을 충족할 수 없음을 알아야 하며, 특히, 상기 구체적인 예시에서, 상기 타깃 전사층(610)의 두께 치수는 350nm보다 크다. 따라서, 상기 구체적인 예시에서, 특정 공정을 통해 상기 전사 부재(600)의 상기 타깃 전사층(610)을 제조함으로써, 상기 타깃 전사층(610)이 높은 투사율을 가지면서도 두께 치수 요구사항을 충족시킬 수 있도록 한다.
구체적으로, 상기 타깃 전사층(610)이 산화탄탈륨으로 구현되는 경우를 예로 들면, 상기 구체적인 예시의 구체적인 일 실시형태에서, 결합 방식으로 상기 타깃 전사층(610)을 형성한다. 보다 구체적으로, 먼저, 상기 기판(620)에 상대적으로 얇은 한 층의 산화탄탈륨층을 형성하고, 예를 들면, 상기 산화탄탈륨층의 두께는 80nm이며; 이어서, 다른 산화탄탈륨층을 결합 공정을 통해 서로 적층시켜 기설정 두께 치수 요구사항을 충족하는 상기 타깃 전사층(610)을 얻는다. 즉, 결합 공정을 통해 층별로 누적하여 최종적으로 얻은 상기 타깃 전사층(610)의 두께 치수가 기설정된 요구사항, 즉, 350nm보다 크거나 같도록 한다.
언급해야 할 점은, 각 결합 전에 결합 효과를 최적화하기 위해 결합면을 연삭 처리할 수 있다.
도 16에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 전사 부재(600)의 상부 표면을 상기 반제품의 스펙트럼 칩(400)의 상기 투광성 유전체층(430)의 상부 표면에 결합하는 방식으로, 상기 전사 부재(600)를 상기 반제품의 스펙트럼 칩(400)에 커플링하는 단계를 더 포함한다. 즉, 상기 전사 부재(600)의 상기 타깃 전사층(610)의 상부 표면을 상기 반제품의 스펙트럼 칩(400)의 상기 투광성 유전체층(430)의 상부 표면에 결합하는 방식으로, 상기 전사 부재(600)를 상기 반제품의 스펙트럼 칩(400)으로 이동시킨다.
상기 전사 부재(600)와 상기 반제품의 스펙트럼 칩(400)의 결합 강도를 보장하기 위해, 바람직하게는, 본 발명의 실시예에서, 상기 전사 부재(600)의 상부 표면은 바람직하게는 상기 투광성 유전체층(430)의 상부 표면과 양호한 결합 반응을 일으킴으로써, 양자의 결합 시 양호한 결합 반응이 발생하여 더 큰 결합력을 발생시킨다. 예를 들면, 상기 구체적인 예시에서, 상기 전사 부재(600)의 상부 표면을 상기 투광성 유전체층(430)과 동일한 재료로 구성함으로써, 양자의 결합 시 양호한 결합 반응을 일으킬 수 있어 더 큰 결합력을 발생시킨다.
상기 투광성 유전체층(430)이 이산화규소인 경우를 예로 들면, 상기 구체적인 예시에서, 상기 전사 부재(600)의 상부 표면은 상기 타깃 전사층(610)의 상부 표면으로 형성됨을 이해할 수 있다. 따라서, 상기 구체적인 구현에서, 상기 타깃 전사층(610)의 상부 표면에 한 층의 결합층(630)을 적층하고, 여기서, 상기 결합층(630)은 이산화규소 재료로 제조되는 바, 예를 들면, 비금속 기상 증착 공정을 통해 상기 타깃 전사층(610)의 표면에 상기 결합층(630)을 적층적으로 형성함으로써, 상기 결합층(630)을 통해 상기 전사 부재(600)와 상기 반제품의 스펙트럼 칩(400)의 결합 강도를 향상시킨다.
언급해야 할 점은, 상기 구체적인 예시에서, 상기 전사 부재(600)의 결합면을 처리하는 과정은 상기 전사 부재(600)를 제공하는 단계에서 완료될 수도 있으며, 이는 본 발명에 한정되지 않는다.
도 16에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 상기 전사 부재(600)의 상기 타깃 전사층(610)을 유지하는 단계를 더 포함한다. 상기 구체적인 예시에서, 기계적 연삭, 화학적 기계적 폴리싱, 에칭 공정 중 하나 또는 여러 공정의 조합을 통해 상기 기판(620)을 제거하여 상기 전사 부재(600)의 상기 타깃 전사층(610)의 일부가 유지되도록 할 수 있다.
언급해야 할 점은, 기계적 연삭은 효율이 높으나 정밀도가 떨어지고, 화학적 기계적 폴리싱 및 에칭 공정은 효율이 느리나 정밀도가 높다. 따라서, 상기 구체적인 예시에서, 효율성과 정밀도를 모두 고려하기 위해서, 제 1 단계 처리로서 기계적 연삭을 이용하여 상기 기판(620)을 폴리싱하고, 이어서, 화학적 기계적 폴리싱 또는 에칭 공정을 통해 상기 기판(620)에 대해 제 2 단계 처리를 수행하는 것이 바람직하다.
상응하게, 상기 구체적인 예시에서, 두께 요구사항을 충족시키기 위해, 상기 기판(620)을 제거하는 과정에서, 상기 타깃 전사층(610)의 일부를 제거하여 상기 타깃 전사층(610)의 두께 치수가 기설정된 요구사항을 충족하도록 하는 단계를 더 포함한다.
도 16에 도시된 바와 같이, 상기 광학 소자의 제조 과정은, 유지된 상기 타깃 전사층(610)에 광 변조 구조(601)를 형성하여 상기 타깃 전사층(610)이 상기 광 변조 구조(601)를 갖도록 하는 단계를 더 포함하며, 이에 따라, 외부 결상광이 상기 타깃 전사층(610)을 통과하여 상기 스펙트럼 칩 내부에 입사되는 경우, 상기 광 변조 구조(601)를 갖는 상기 타깃 전사층(610)은 결상광을 변조하여 결상광 중의 분광 정보를 추출 및 이용할 수 있다. 당업자라면 상기 광 변조 구조(601)는 실제로 상기 타깃 전사층(610) 내에 형성된 특정 패턴으로서, 상기 특정 패턴을 통해 결상광에 대해 특정 변조 처리를 수행할 수 있음을 알아야 한다.
특히, 상기 구체적인 예시에서, 상기 광 변조 구조(601)의 굴절률은 2.3 이상이고, 또한, 상기 광 변조 구조(601)의 굴절률과 상기 투광성 유전체층(430)의 굴절률 차이는 0.5보다 크거나 같으며, 바람직하게는 0.7보다 크거나 같으므로, 상대적으로 넓은 파장 범위의 광이 상기 광 변조 구조(601)를 통과한 후 상기 투광성 유전체층(430) 및 상기 스펙트럼 칩의 상기 이미지 센싱층(410)을 투과할 수 있다.
상기 구체적인 예시의 구체적인 구현에서, 에칭 공정, 나노임프린팅 등 공정을 통해 상기 타깃 전사층(610) 내에 상기 광 변조 구조(601)를 형성할 수 있다. 상응하게, 상기 광 변조 구조(601)를 형성한 후, 상기 스펙트럼 칩은 제조 완료된다. 여기서, 나노임프린팅 공정의 구체적인 공정 흐름은 다음과 같다. 먼저, 웨이퍼의 금속막 표면에 감광성 재료(예를 들면, 포토레지스트)를 도포한 후, 그 위에 필터 패턴이 새겨진 템플릿을 압착하고, 특히, 상기 템플릿은 투명하고; 이어서, 자외선(UV광)을 조사하여 템플릿 패턴이 인쇄된 포토레지스트를 경화시킨다. 다음으로, 템플릿을 박리시키면 패턴이 인쇄된 포토레지스트를 볼 수 있다.
상기 구체적인 예시에서, 상기 전사 부재(600)의 상기 타깃 전사층(610)은 상대적으로 높은 굴절률을 가지며, 또한, 상기와 같은 제조 방법에 의해 상기 반제품의 스펙트럼 칩(400)의 표면으로 이동된 경우, 상기 타깃 전사층(610)의 내부 구조는 변하지 않음을 이해할 수 있다. 따라서, 상기 구체적인 예시에 개시된 제조 방법에 따라 제조된 상기 스펙트럼 칩은 표면에 형성된 굴절률이 높은 광학층 구조를 갖는다.
요약하면, 상기 구체적인 예시에 기반한 상기 스펙트럼 칩 및 이의 제조 방법을 기술하였는 바, 특정 제조 방법으로 높은 굴절률을 갖는 타깃 전사층(610)(산화탄탈륨층, 산화티타늄층을 포함하나 이에 한정되지 않음)을 반제품의 스펙트럼 칩(400)의 표면으로 이동시킴으로써, 최종 제조된 상기 스펙트럼 칩의 표면이 굴절률이 높은 광학층 구조를 갖도록 한다.
언급해야 할 점은, 상기 구체적인 예시의 일부 변형 구현에서, 상기 전사 부재(600)에서 상기 기판(620)의 일부도 유지될 수 있는 바, 즉, 상기 변형 구현에서, 상기 기판(620)의 적어도 일부만 제거하여 상기 기판(620)의 일부 및 상기 타깃 전사층(610)의 일부가 유지되도록 한다. 여기서, 유지된 상기 기판(620)은 상기 타깃 전사층(610)에 일정한 보호 작용을 제공할 수 있다. 상응하게, 상기 광 변조 구조(601)를 형성하는 후속 과정에서, 유지된 상기 기판(620)도 부분적으로 식각되며, 최종 성형 효과는 도 17에 도시된 바와 같다.
더 언급해야 할 점은, 상기 구체적인 예시의 다른 일부 변형 구현에서, 상기 전사 부재(600)를 결합 공정을 통해 상기 반제품의 스펙트럼 칩(400)에 이동시키기 이전에, 상기 전사 부재(600)의 상기 타깃 전사층(610) 표면을 전처리하여 상기 타깃 전사층(610) 내에 상기 광 변조 구조(601)를 형성하고, 그 효과는 도 18에 도시된 바와 같으며, 여기서, 상기 타깃 전사층(610)의 두께 치수는 350nm보다 크거나 같다. 상응하게, 후속적으로 상기 타깃 전사층(610)을 유지하는 경우, 상기 타깃 전사층(610)의 상기 광 변조 구조(601)도 동기적으로 유지된다. 즉, 상기 변형 실시예에서, 먼저 상기 전사 부재(600)의 상기 타깃 전사층(610) 내에 상기 광 변조 구조(601)를 미리 제작하거나, 상기 광 변조 구조(601)를 형성하는 공정을 상향 조정한다.
도 19는 구체적인 예시 6에 따른 상기 광학 소자 및 상기 광학 소자의 제조 방법의 다른 변형 구현의 모식도를 도시한다. 도 19에 도시된 바와 같이, 상기 구체적인 예시의 상기 변형 구현에서, 상기 타깃 전사층(610)은 서로 적층되는 복수의 서브 전사층(611)을 포함하고, 여기서, 제조 과정에서, 각 서브 전사층(611)은 각각 결합 공정을 통해 상기 투광성 유전체층(430)의 상부 표면에 적층적으로 형성된다.
당업자라면 상술한 설명 및 도면에 도시된 본 발명의 실시예는 예시일 뿐 본 발명을 한정하지 않음을 이해해야 한다. 본 발명의 목적은 이미 완전하고 효과적으로 달성되었다. 본 발명의 기능 및 구조적 원리는 실시예에서 도시되고 설명되었으며, 본 발명의 실시형태는 상기 원리를 벗어나지 않는 범위 내에서 임의의 변형 또는 수정이 가능하다.
Claims (45)
- 광학 소자의 제조 방법으로서,
규칙적인 결정 배향 구조를 갖는 타깃 전사층을 포함하는 전사 부재, 및 전사될 광학 소자를 제공하는 단계;
상기 전사될 광학 소자의 표면에 투광성 유전체층을 형성하는 단계;
상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계; 및
상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계를 포함하는 것을 특징으로 하는 광학 소자의 제조 방법. - 제 1 항에 있어서,
상기 투광성 유전체층의 상부 표면은 평탄 표면인 광학 소자의 제조 방법. - 제 2 항에 있어서,
상기 전사될 광학 소자의 표면에 투광성 유전체층을 형성하는 단계는,
기상 증착 공정을 통해 상기 전사될 광학 소자의 표면에 상기 투광성 유전체층을 증착하는 단계; 및
상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 상기 투광성 유전체층의 상부 표면을 처리하는 단계를 포함하는 광학 소자의 제조 방법. - 제 3 항에 있어서,
기상 증착 공정을 통해 상기 전사될 광학 소자의 표면에 상기 투광성 유전체층을 증착하는 단계 이전에,
상기 투광성 유전체층을 증착하기 위한 상기 전사될 광학 소자의 표면의 부분은 평탄 표면이도록 상기 전사될 광학 소자의 표면을 전처리하는 단계를 더 포함하는 광학 소자의 제조 방법. - 제 3 항에 있어서,
상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 상기 투광성 유전체층의 상부 표면을 처리하는 단계는,
상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 화학적 기계적 폴리싱 공정을 통해 상기 투광성 유전체층의 상부 표면을 폴리싱하는 단계를 포함하는 광학 소자의 제조 방법. - 제 1 항에 있어서,
상기 전사 부재는 상기 타깃 전사층의 표면에 형성된 결합층을 더 포함하고, 상기 결합층은 상기 투광성 유전체층과 동일한 재료로 이루어지고;
상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계는,
상기 타깃 전사층의 표면에 형성된 상기 결합층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계를 포함하는 광학 소자의 제조 방법. - 제 1 항에 있어서,
상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계는,
상기 전사 부재의 상기 타깃 전사층 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 결합층을 형성하는 단계; 및
상기 타깃 전사층의 표면에 형성된 상기 결합층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계를 포함하는 광학 소자의 제조 방법. - 제 7 항에 있어서,
상기 전사 부재의 상기 타깃 전사층 표면에 결합층을 형성하는 단계는,
상기 타깃 전사층의 표면을 처리하여 상기 전사 부재의 상기 타깃 전사층 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 상기 결합층을 형성하는 단계를 포함하는 광학 소자의 제조 방법. - 제 7 항에 있어서,
상기 전사 부재의 상기 타깃 전사층 표면에 결합층을 형성하는 단계는,
상기 타깃 전사층의 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 상기 결합층을 적층하는 단계를 포함하는 광학 소자의 제조 방법. - 제 1 항에 있어서,
상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는,
상기 전사 부재에서 상기 타깃 전사층을 제외한 다른 부분을 제거하여, 상기 전사 부재의 상기 타깃 전사층을 유지하여 상기 광학 소자를 형성하는 단계를 포함하는 광학 소자의 제조 방법. - 제 1 항에 있어서,
상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는,
상기 타깃 전사층의 적어도 일부를 유지하도록 상기 전사 부재에서 상기 타깃 전사층을 제외한 다른 부분 및 상기 타깃 전사층의 적어도 일부를 제거하여 상기 광학 소자를 형성하는 단계를 포함하는 광학 소자의 제조 방법. - 제 1 항에 있어서,
상기 타깃 전사층은 실리콘 결정층인 광학 소자의 제조 방법. - 제 1 항에 있어서,
상기 타깃 전사층은 실리사이드층인 광학 소자의 제조 방법. - 제 1 항에 있어서,
상기 전사될 광학 소자는 반제품의 스펙트럼 칩이고, 상기 광학 소자는 스펙트럼 칩인 광학 소자의 제조 방법. - 제 14 항에 있어서,
상기 반제품의 스펙트럼 칩은 이미지 센서 및 신호 처리 회로층을 포함하는 광학 소자의 제조 방법. - 제 15 항에 있어서,
상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는,
유지된 상기 타깃 전사층 상에 광 변조 구조를 형성하여 상기 광학 소자를 형성하는 단계를 포함하는 광학 소자의 제조 방법. - 제 15 항에 있어서,
상기 전사 부재의 상기 타깃 전사층은 내부에 형성된 광 변조 구조를 갖는 광학 소자의 제조 방법. - 제 1 항에 있어서,
상기 전사 부재는 SOI 소자이고, 상기 타깃 전사층은 상기 SOI 소자의 실리콘 결정층인 광학 소자의 제조 방법. - 제 12 항에 있어서,
전사 부재를 제공하는 단계는,
단결정 실리콘 구조를 제공하는 단계; 및
상기 단결정 실리콘 구조 내에 상기 실리사이드층을 형성하도록 상기 단결정 실리콘 구조를 처리하여 상기 전사 부재를 형성하는 단계를 포함하는 광학 소자의 제조 방법. - 제 13 항에 있어서,
전사 부재를 제공하는 단계는,
기저층을 제공하는 단계; 및
상기 기저층 상에 상기 실리사이드층을 적층하여 상기 전사 부재를 형성하는 단계를 포함하는 광학 소자의 제조 방법. - 제 1 항에 있어서,
상기 광학 소자는 스펙트럼 칩이고, 상기 전사될 광학 소자는 반제품의 스펙트럼 칩이며, 상기 타깃 전사층은 실리콘 결정층인 광학 소자의 제조 방법. - 제 21 항에 있어서,
상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계는,
상기 전사 부재의 상기 실리콘 결정층 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 결합층을 형성하는 단계; 및
상기 실리콘 결정층 표면에 형성된 상기 결합층을 상기 반제품의 스펙트럼 칩의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 반제품의 스펙트럼 칩에 커플링하는 단계를 포함하는 광학 소자의 제조 방법. - 제 22 항에 있어서,
상기 투광성 유전체층은 실리사이드로 이루어지는 광학 소자의 제조 방법. - 제 23 항에 있어서,
상기 전사 부재의 상기 실리콘 결정층 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 결합층을 형성하는 단계는,
상기 실리콘 결정층의 표면에 음이온을 주입하여, 상기 음이온이 주입된 상기 실리콘 결정층의 일부가 실리사이드로 변환되어 상기 실리콘 결정층의 표면에 결합층을 형성하는 단계를 포함하는 광학 소자의 제조 방법. - 제 23 항에 있어서,
상기 전사 부재의 상기 실리콘 결정층 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 결합층을 형성하는 단계는,
상기 실리콘 결정층의 표면에 상기 투광성 유전체층과 동일한 재료로 이루어지는 상기 결합층을 적층하는 단계를 포함하는 광학 소자의 제조 방법. - 제 21 항에 있어서,
상기 전사 부재는 상기 전사 부재의 상기 실리콘 결정층 표면에 형성된 결합층을 더 포함하고, 상기 결합층은 상기 투광성 유전체층과 동일한 재료로 이루어지고;
상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계는,
상기 실리콘 결정층 표면에 형성된 상기 결합층을 상기 반제품의 스펙트럼 칩의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 반제품의 스펙트럼 칩에 커플링하는 단계를 포함하는 광학 소자의 제조 방법. - 제 22 항 또는 제 26 항에 있어서,
상기 투광성 유전체층의 상부 표면은 평탄 표면인 광학 소자의 제조 방법. - 제 27 항에 있어서,
상기 반제품의 스펙트럼 칩의 표면에 투광성 유전체층을 형성하는 단계는,
기상 증착 공정을 통해 상기 반제품의 스펙트럼 칩의 표면에 상기 투광성 유전체층을 증착하는 단계; 및
상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 상기 투광성 유전체층의 상부 표면을 처리하는 단계를 포함하는 광학 소자의 제조 방법. - 제 28 항에 있어서,
기상 증착 공정을 통해 상기 반제품의 스펙트럼 칩의 표면에 상기 투광성 유전체층을 증착하는 단계 이전에,
상기 투광성 유전체층을 증착하기 위한 상기 반제품의 스펙트럼 칩의 표면의 부분은 평탄 표면이도록 상기 반제품의 스펙트럼 칩의 표면을 전처리하는 단계를 더 포함하는 광학 소자의 제조 방법. - 제 29 항에 있어서,
상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 상기 반제품의 스펙트럼 칩의 표면을 처리하는 단계는,
상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 화학적 기계적 폴리싱 공정을 통해 상기 투광성 유전체층의 상부 표면을 폴리싱하는 단계를 포함하는 광학 소자의 제조 방법. - 제 21 항에 있어서,
상기 전사 부재는 아래에서 위로 실리콘 기저층, 실리사이드층 및 상기 실리콘 결정층을 순차적으로 포함하는 SOI 소자인 광학 소자의 제조 방법. - 제 31 항에 있어서,
상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는,
상기 전사 부재의 상기 실리콘 기저층 및 상기 실리사이드층을 제거하여 상기 실리콘 결정층을 유지하는 단계를 포함하는 광학 소자의 제조 방법. - 제 31 항에 있어서,
상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는,
상기 전사 부재의 상기 실리콘 기저층 및 상기 실리사이드층의 적어도 일부를 제거하여 상기 실리콘 결정층 및 상기 실리사이드층의 적어도 일부를 유지하는 단계를 포함하는 광학 소자의 제조 방법. - 제 32 항 또는 제 33 항에 있어서,
상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는,
유지된 상기 실리콘 결정층 상에 광 변조 구조를 형성하여 상기 스펙트럼 칩을 형성하는 단계를 더 포함하는 광학 소자의 제조 방법. - 제 34 항에 있어서,
유지된 상기 실리콘 결정층의 두께 치수는 50nm∼750nm인 광학 소자의 제조 방법. - 제 35 항에 있어서,
유지된 상기 실리콘 결정층의 두께 치수는 150nm∼250nm인 광학 소자의 제조 방법. - 제 31 항에 있어서,
상기 실리콘 결정층은 내부에 형성된 광 변조 구조를 갖고;
상기 전사 부재의 상기 실리콘 결정층의 적어도 일부를 유지하여 스펙트럼 칩을 형성하는 단계는,
상기 전사 부재의 상기 실리콘 기저층 및 상기 실리사이드층을 제거하여 상기 광 변조 구조를 갖는 상기 실리콘 결정층을 유지하는 단계를 포함하는 광학 소자의 제조 방법. - 제 31 항에 있어서,
상기 광 변조 구조와 상기 투광성 유전체층의 굴절률 차이는 0.5보다 크거나 같은 광학 소자의 제조 방법. - 제 38 항에 있어서,
상기 광 변조 구조와 상기 투광성 유전체층의 굴절률 차이는 0.7보다 크거나 같은 광학 소자의 제조 방법. - 제 21 항에 있어서,
상기 반제품의 스펙트럼 칩은 이미지 센서 및 신호 처리 회로층을 포함하는 광학 소자의 제조 방법. - 제 21 항에 있어서,
상기 전사 부재의 상기 타깃 전사층을 상기 전사될 광학 소자의 상기 투광성 유전체층에 결합하는 방식으로, 상기 전사 부재를 상기 전사될 광학 소자에 커플링하는 단계 이전에, 상기 제조 방법은,
상기 전사 부재의 상기 실리콘 결정층에 적어도 하나의 응력 홀을 형성하는 단계를 더 포함하는 광학 소자의 제조 방법. - 제 21 항에 있어서,
상기 전사 부재의 상기 타깃 전사층의 적어도 일부를 유지하여 광학 소자를 형성하는 단계는,
상기 전사 부재의 상기 실리콘 기저층 및 상기 실리사이드층의 적어도 일부를 제거하는 단계; 및
상기 전사 부재의 상기 실리콘 결정층에 적어도 하나의 응력 홀을 형성하는 단계를 포함하는 광학 소자의 제조 방법. - 제 28 항에 있어서,
상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 상기 투광성 유전체층의 상부 표면을 처리하는 단계는,
상기 투광성 유전체층의 상부 표면이 평탄 표면이도록 원자층 증착 공정을 통해 상기 투광성 유전체층의 상부 표면을 보수하는 단계를 포함하는 광학 소자의 제조 방법. - 제 26 항에 있어서,
상기 전사 부재의 상기 실리콘 결정층 표면에 결합층을 형성하는 단계는,
상기 투광성 유전체층과의 결합을 위한 상기 결합층의 표면의 부분은 평탄 표면이도록 원자층 증착 공정을 통해 상기 투광성 유전체층의 표면을 보수하는 단계를 포함하는 광학 소자의 제조 방법. - 제 1 항 내지 제 44 항 중 어느 한 항에 기재된 제조 방법에 의해 제조된 것을 특징으로 하는 광학 소자.
Applications Claiming Priority (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110135606.6A CN112510059B (zh) | 2021-02-01 | 2021-02-01 | 光谱芯片的制备方法和光谱芯片 |
| CN202110136772.8A CN114843290A (zh) | 2021-02-01 | 2021-02-01 | 光学器件的制备方法和光学器件 |
| CN202110136746.5 | 2021-02-01 | ||
| CN202110136772.8 | 2021-02-01 | ||
| CN202110135606.6 | 2021-02-01 | ||
| CN202110136746 | 2021-02-01 | ||
| CN202110815321.7A CN114843294A (zh) | 2021-02-01 | 2021-07-19 | 光谱芯片的制备方法和光谱芯片 |
| CN202110815321.7 | 2021-07-19 | ||
| PCT/CN2022/074238 WO2022161427A1 (zh) | 2021-02-01 | 2022-01-27 | 光学器件的制备方法和光学器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230136655A true KR20230136655A (ko) | 2023-09-26 |
Family
ID=82653001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237029845A KR20230136655A (ko) | 2021-02-01 | 2022-01-27 | 광학 소자의 제조 방법 및 광학 소자 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20240153985A1 (ko) |
| KR (1) | KR20230136655A (ko) |
| TW (1) | TW202236693A (ko) |
| WO (1) | WO2022161427A1 (ko) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10038671A1 (de) * | 2000-08-08 | 2002-02-28 | Osram Opto Semiconductors Gmbh | Halbleiterchip für die Optoelektronik |
| US7217584B2 (en) * | 2004-03-18 | 2007-05-15 | Honeywell International Inc. | Bonded thin-film structures for optical modulators and methods of manufacture |
| US8450186B2 (en) * | 2009-09-25 | 2013-05-28 | Intel Corporation | Optical modulator utilizing wafer bonding technology |
| US8912017B2 (en) * | 2011-05-10 | 2014-12-16 | Ostendo Technologies, Inc. | Semiconductor wafer bonding incorporating electrical and optical interconnects |
| EP2648025A1 (en) * | 2012-04-02 | 2013-10-09 | Caliopa NV | A process for manufacturing a photonic circuit |
| EP2685297B1 (en) * | 2012-07-13 | 2017-12-06 | Huawei Technologies Co., Ltd. | A process for manufacturing a photonic circuit with active and passive structures |
| US11011503B2 (en) * | 2017-12-15 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Direct-bonded optoelectronic interconnect for high-density integrated photonics |
| CN112510059B (zh) * | 2021-02-01 | 2021-10-01 | 北京与光科技有限公司 | 光谱芯片的制备方法和光谱芯片 |
-
2022
- 2022-01-27 US US18/275,268 patent/US20240153985A1/en active Pending
- 2022-01-27 WO PCT/CN2022/074238 patent/WO2022161427A1/zh active Application Filing
- 2022-01-27 KR KR1020237029845A patent/KR20230136655A/ko active Search and Examination
- 2022-01-28 TW TW111104135A patent/TW202236693A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW202236693A (zh) | 2022-09-16 |
| US20240153985A1 (en) | 2024-05-09 |
| WO2022161427A1 (zh) | 2022-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7461294B2 (ja) | 透過型メタサーフェスレンズ統合 | |
| US11960051B2 (en) | Meta-lens structure and method of fabricating the same | |
| KR101438268B1 (ko) | 후면 조명 이미지 센서 칩 내의 그리드 및 이러한 그리드를 형성하기 위한 방법 | |
| CN114843294A (zh) | 光谱芯片的制备方法和光谱芯片 | |
| US8675280B2 (en) | Wavelength optical filter structure and associated image sensor | |
| US10768349B2 (en) | Reflective diffraction grating and fabrication method | |
| CN112510059B (zh) | 光谱芯片的制备方法和光谱芯片 | |
| US7750470B2 (en) | Methods for planarization of dielectric layer around metal patterns for optical efficiency enhancement | |
| US7196012B2 (en) | Methods for planarization of dielectric layer around metal patterns for optical efficiency enhancement | |
| US20160064435A1 (en) | Photo sensor and manufacturing method thereof | |
| US20090321798A1 (en) | CMOS Image Sensor and Method of Manufacturing the Same | |
| CN100499078C (zh) | Cmos图像传感器及其制造方法 | |
| KR20230136655A (ko) | 광학 소자의 제조 방법 및 광학 소자 | |
| EP4184583A1 (en) | Image sensor, method of manufacturing image sensor, and electronic device including image sensor | |
| CN117099029A (zh) | 光学器件的制备方法和光学器件 | |
| US20080197107A1 (en) | Method of fabricating a grayscale mask using a wafer bonding process | |
| US10141359B2 (en) | Image sensor | |
| CN114843290A (zh) | 光学器件的制备方法和光学器件 | |
| CN100592496C (zh) | 图像传感器的制造方法 | |
| US7838174B2 (en) | Method of fabricating grayscale mask using smart cut® wafer bonding process | |
| US20230350112A1 (en) | Multi-level structures and methods for manufacturing the same | |
| US20240151899A1 (en) | Silicon-based integrated optical chip integrating silicon-based optical modulator and germanium-silicon detector and preparation method therefor | |
| US20170271397A1 (en) | Anti-Reflective Treatment Of The Rear Side Of A Semiconductor Wafer | |
| US20070155071A1 (en) | Method of reducing edge height at the overlap of a layer deposited on a stepped substrate | |
| KR100875160B1 (ko) | 씨모스 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |