KR20230128125A - 금속 에칭 - Google Patents

금속 에칭 Download PDF

Info

Publication number
KR20230128125A
KR20230128125A KR1020237027528A KR20237027528A KR20230128125A KR 20230128125 A KR20230128125 A KR 20230128125A KR 1020237027528 A KR1020237027528 A KR 1020237027528A KR 20237027528 A KR20237027528 A KR 20237027528A KR 20230128125 A KR20230128125 A KR 20230128125A
Authority
KR
South Korea
Prior art keywords
metal
plasma
ligand
fluid
metal halide
Prior art date
Application number
KR1020237027528A
Other languages
English (en)
Inventor
이웬 판
웬빙 양
란 린
사만다 시암화 탄
티모시 윌리엄 와이드먼
타말 무케르지
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20230128125A publication Critical patent/KR20230128125A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

금속 함유 재료를 에칭하기 위한 방법이 제공된다. 금속 함유 재료는 금속 함유 재료의 적어도 일부를 금속 할라이드 재료로 변환하도록 할로겐 함유 유체 또는 플라즈마에 노출된다. 금속 할라이드 재료는 리간드 함유 유체 또는 플라즈마에 노출되고, 여기서 금속 할라이드 재료의 적어도 일부는 금속 할라이드 리간드 착체 (ligand complex) 로 형성된다. 금속 할라이드 리간드 착체의 적어도 일부는 기화된다.

Description

금속 에칭
본 명세서에 제공된 배경기술 기술 (description) 은 본 개시의 맥락을 일반적으로 제시할 목적이다. 이 배경기술 섹션에 기술된 모든 것, 그리고 잠재적으로 기록된 기술의 양태들은 본 출원에 대한 종래 기술로서 명시적으로 또는 암시적으로 인정되지 않는다.
본 개시는 반도체 웨이퍼 상에 반도체 디바이스들을 형성하는 방법에 관한 것이다. 더 구체적으로, 본 개시는 반도체 디바이스들의 선택적인 에칭에 관한 것이다.
반도체 디바이스들을 형성할 때, 자기 랜덤 액세스 메모리 (magnetic random access memory; MRAM) 가 패턴 전사 프로세스를 사용하여 형성될 수도 있다. 이러한 패턴 전사 프로세스는 에칭 프로세스를 사용한다. MRAM 스택은 코발트 (Co), 철 (Fe), 망간 (Mn), 니켈 (Ni), 백금 (Pt), 팔라듐 (Pd), 및 루테늄 (Ru) 과 같은 비휘발성 및 강자성 (ferromagnetic) 재료들을 포함한다. 이들 재료들은 이온 빔 에칭 (ion beam etching; IBE), 반응성 이온 에칭 (reactive ion etching; RIE), 및 습식 화학 물질들을 사용하는 복잡한 접근법들을 사용하지 않고 패터닝하기 매우 어렵다. 수년간의 개발에도 불구하고, 현재 패터닝 기술들은 테이퍼링된 (taper) 프로파일들과 고정 층으로의 자기 터널 접합 (magnetic tunnel junction; MTJ) 의 단락을 유발하는 측벽 재증착, 및 MTJ 층 손상을 유발하는 부식과 같은 많은 단점들을 여전히 겪는다. 일부 종래의 기법들에서, 염소 함유 화학 물질이 금속을 에칭하도록 사용되지만, 에칭된 부산물들은 비휘발성 화합물들을 포함한다. 비휘발성 화합물들은 후속하여 피처의 측벽들 상에 재증착될 수도 있다. 그러나, 디바이스들이 축소되고 다양한 타입들의 구조체들의 제조가 더 복잡해짐에 따라, 일부 에칭된 부산물들은 기판의 다른 노출된 영역들 상에 재증착될 수도 있다. 재증착된 부산물들은 결함들 및 궁극적인 디바이스 고장을 유발할 수도 있다.
넓은 피치 (pitch) 를 갖는 큰 임계 치수 (critical dimension; CD) 구조체들에 대해, 단일-단계 또는 멀티-단계 IBE 레시피가 충분할 수도 있다. 그러나 100 ㎚ 미만 (sub-100 nm) 의 작은 CD 또는 타이트한 피치 피처들에 대해, IBE를 사용하는 패터닝은 어렵다. 근본적인 한계는 마스크에 의해 섀도잉된 이온 입사이다. 이 제한은 효과적인 MRAM 스택 에칭 및 트리밍 (trim) 을 방지한다.
관련 출원에 대한 교차 참조
본 출원은 2021년 1월 15일에 출원된 미국 특허 출원 번호 제 63/138,263 호의 우선권의 이익을 주장하고, 이는 모든 목적들을 위해 참조로서 본 명세서에 인용된다.
전술한 바를 달성하기 위해 그리고 본 개시의 목적에 따라, 금속 함유 재료를 에칭하기 위한 방법이 제공된다. 금속 함유 재료는 금속 함유 재료의 적어도 일부를 금속 할라이드 재료로 변환하도록 할로겐 함유 유체 또는 플라즈마에 노출된다. 금속 할라이드 재료는 리간드 함유 유체 또는 플라즈마에 노출되고, 여기서 금속 할라이드 재료의 적어도 일부는 금속 할라이드 리간드 착체 (ligand complex) 로 형성된다. 금속 할라이드 리간드 착체의 적어도 일부는 기화된다.
또 다른 현상에서, 금속 함유 재료를 에칭하기 위한 방법이 제공된다. 금속 함유 재료는 금속을 금속 인 클로라이드 (metal phosphorous chloride) 리간드 착체의 적어도 하나의 착체로 형성하도록 인 및 염소를 포함하는 플라즈마 및 에칭 유체에 노출된다. 금속 인 클로라이드 리간드 착체의 적어도 일부는 기화된다.
본 개시의 이들 및 다른 특징들은 본 개시의 상세한 기술 (description) 및 이하의 도면들과 함께 아래에 더 상세하게 기술될 것이다.
본 개시는 유사한 참조 번호들이 유사한 엘리먼트들을 참조하는 첨부된 도면들의 도면들에, 제한이 아니라 예로서 예시된다.
도 1은 일 실시 예의 고 레벨 플로우 차트이다.
도 2a 내지 도 2d는 일 실시 예에 따라 프로세싱된 스택의 개략적인 단면도들이다.
도 3은 금속 함유 층의 금속을 금속 할라이드로 변환하는 단계의 더 상세한 플로우 차트이다.
도 4는 금속 할라이드를 금속 할라이드 리간드 착체 (ligand complex) 로 변환하는 단계의 더 상세한 플로우 차트이다.
도 5는 원자 층 에칭의 플로우 차트이다.
도 6a 내지 도 6d는 또 다른 실시 예에서 프로세싱된 스택의 개략적인 단면도이다.
도 7은 플라즈마 프로세싱 챔버 내에서 금속 잔류물을 에칭하기 위해 금속 에칭 프로세스가 사용되는 고 레벨 플로우 차트이다.
도 8은 일 실시 예에서 사용될 수도 있는 플라즈마 프로세싱 챔버의 개략도이다.
도 9는 일 실시 예의 실시에 사용될 수도 있는 컴퓨터 시스템의 개략도이다.
본 개시 (disclosure) 는 첨부한 도면들에 예시된 바와 같이 개시의 일부 바람직한 실시 예들을 참조하여 이제 상세히 기술될 것이다. 이하의 기술 (description) 에서, 본 개시의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시된다. 그러나, 본 개시가 이들 구체적인 상세들의 일부 또는 전부 없이 실시될 수도 있다는 것이 당업자들에게 명백할 것이다. 다른 예들에서, 공지된 프로세스 단계들 및/또는 구조체들은 본 개시를 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않았다.
반도체 웨이퍼 프로세싱 동안, 피처들은 금속 함유 층에 에칭 쓰루될 (etch through) 수도 있다. 자기 랜덤 액세스 메모리 (magnetic random access memory; MRAM) 들의 형성에서, 복수의 박형 금속 함유 층들 또는 막들이 자기 터널 접합 (magnetic tunnel junction; MTJ) 스택들을 형성하도록 순차적으로 에칭될 수도 있다.
자기 터널 접합 (MTJ) 은 2 개의 자기 재료들 사이의 박형 유전체 배리어 층으로 구성된다. 전자들은 양자 터널링 (quantum tunneling) 프로세스에 의해 배리어를 통과한다. 이는 스핀-전달 토크 (spin-transfer torque) 를 사용하여 자기-기반 메모리 (magnetic-based memory) 에 대한 기초로서 역할을 할 (serve) 수 있다.
스핀-전달 토크는 MTJ에서 자기 층의 배향이 스핀-분극 전류 (spin-polarized current) 를 사용하여 수정될 수 있는 효과이다. 전하 캐리어들 (예를 들어, 전자들) 은 스핀으로 공지된 특성을 갖는다. 스핀은 캐리어에 고유한 소량의 각운동량이다. 전류는 일반적으로 분극되지 않는다 (50 % 스핀-업 (spin-up) 전자 및 50 % 스핀-다운 (spin-down) 전자). 두꺼운 자기 층 (통상적으로 "고정 층"으로 지칭됨) 을 통해 전류를 통과시킴으로써, 더 많은 전자들의 스핀을 갖는 스핀 분극 전류가 생성될 수 있다. 이 스핀-분극 전류가 제 2, 더 박형의 자기 층 ("자유 층 (free layer)") 내로 지향된다면, 각운동량은 이 층으로 전달될 수 있어서, 배향을 변화시킨다. 이 효과는 오실레이션들 (oscillations) 을 여기하거나 (excite) 심지어 자석의 배향을 뒤집도록 (flip) 사용될 수 있다.
스핀-전달 토크 (spin-transfer torque) 는 자기 랜덤 액세스 메모리의 능동 소자들 (active elements) 을 뒤집도록 사용될 수 있다. 스핀-전달 토크 자기 랜덤 액세스 메모리 (STT-RAM 또는 STT-MRAM) 는 종래의 MRAM에 비해 더 낮은 전력 소비 및 더 우수한 확장성의 이점들을 갖는다. MRAM은 능동 소자들을 뒤집기 위해 자기장들을 사용한다.
STT-RAM 디바이스 패터닝은 반응성 이온 에칭에 이어 이온 빔 에칭 (ion beam etch; IBE) 또는 완전한 불활성 가스 각도 IBE 전략을 통해 입증되었다. 반응성 이온 에칭 (reactive ion etch; RIE) 프로세스는 보통 테이퍼링된 (taper) 프로파일 및 에칭 부산물들의 무거운 측벽 재증착을 발생시킨다. 게다가, 마그네슘 옥사이드 (MgO) 층들에 대한 화학적 손상들은 MRAM 패터닝을 위한 RIE 단독 프로세스들을 제한한다.
IBE 기법은 반응성 종에 의해 유발된 MTJ 손상을 최소화하는 동안 MRAM 패턴을 전사하기 위해 개발되었다. 일반적인 접근법은 MTJ를 성형하고 푸팅 (footing) 을 최소화하기 위해 직각 입사 (incidence) 로 IBE를 먼저 구현하고 이어서 그레이징 (grazing) 입사로 IBE를 제공하여 측벽 세정을 제공함으로써 최초 단계로부터 재증착을 제거하는 것이다. IBE는 불활성 이온들의 스퍼터링 (sputter) 에 의존하기 때문에, 패턴 전사 동안 측벽 재증착이 존재한다. IBE 및 산화 사이클들은 일반적으로 단락 경로들을 제거하고 MgO 터널 배리어 상에서 중단되도록 구현되어, 스핀 이송을 위해 깨끗하고 (pristine) 연속적인 자유 층을 보존한다.
MRAM 스택들을 플라즈마 건식 에칭하는 방법들은 2017년 10월 31일 허여된, Tan 등에 의한, 미국 특허 제 9,806,252 호의 "Dry Plasma Etch Method to Pattern MRAM Stack"에 기술되고, 이는 모든 목적들을 위해 참조로서 인용된다. 이온 빔 에칭을 제공하기 위한 방법들은 2016년 2월 9일 허여된, Singh 등에 의한, 미국 특허 제 9,257,295 호의 "Ion Beam Etching System"에 기술되고, 이는 모든 목적들을 위해 참조로서 인용된다.
넓은 피치 (pitch) 를 갖는 큰 임계 치수 (critical dimension; CD) 구조체들에 대해, 단일-단계 또는 멀티-단계 IBE 레시피가 충분할 수도 있다. 그러나 100 ㎚ 미만 (sub-100 nm) 의 작은 CD 또는 타이트한 피치 피처들에 대해, IBE를 사용하는 패터닝은 어렵다. 근본적인 한계는 마스크에 의해 섀도잉된 이온 입사이다. 이 제한은 효과적인 MRAM 스택 에칭 및 트리밍 (trim) 을 방지한다.
이해를 용이하게 하기 위해, 도 1은 일 실시 예에서 금속 함유 층들을 에칭하기 위해 사용된 프로세스들을 예시하는 고 레벨 플로우 차트이다. 다양한 실시 예들은 더 많거나 더 적은 단계들을 가질 수도 있다. 이에 더하여, 다양한 실시 예들에서, 단계들은 상이한 순서들로 또는 동시에 수행될 수도 있다. 금속 함유 층의 금속은 금속 할라이드로 형성된다 (단계 104). 금속은 임의의 가능한 스택의 임의의 가능한 금속일 수도 있다. 일 실시 예에서, 금속 함유 층은 MRAM 스택의 일부이다. 도 2a는 도 1에 도시된 프로세스들을 사용하여 프로세싱될 수 있는 예시적인 스택 (200) 의 개략적인 단면도이다. 스택 (200) 은 실리콘 또는 실리콘 옥사이드 (Si/SiO2) 층 (204) 을 갖는 기판 상에 있다. 제 1 탄탈룸 (Ta) 층 (208) 은 Si/SiO2 층 (204) 위에 있다. 백금 (Pt) 층 (212) 이 제 1 Ta 층 (208) 위에 있다. 코발트 백금 합금 (CoPt) 층 (216) 이 Pt 층 (212) 위에 있다. 마그네슘 옥사이드 (MgO) 층 (220) 이 CoPt 층 (216) 위에 있다. 코발트 철 붕소 (CoFeB) 층 (224) 이 MgO 층 (220) 위에 있다. 제 2 Ta 층 (228) 이 CoFeB 층 (224) 위에 있다. 루테늄 (Ru) 층 (232) 이 제 2 Ta 층 (228) 위에 있다. 패터닝된 마스크가 스택 (200) 위에 형성된다. 이 실시 예에서, 패터닝된 마스크는 Ru 층 (244) 아래, SiO2 층 (240) 아래에 티타늄 나이트라이드 층 (236) 을 포함한다. 이 실시 예에서, 선택 가능한 (optional) Ru 층 (244) 개방 에칭이 금속 함유 층 에칭 전에 제공된다. Ru 층 (244) 개방 에칭은 산소 함유 플라즈마를 사용하여 제공된다. 이에 더하여, MRAM 스택 (200) 의 Ru 층 (232) 은 종래의 산소 에칭 프로세스를 사용하여 에칭되었다.
도 3은 금속 함유 층의 금속을 금속 할라이드로 형성하는 단계 (단계 104) 의 예시적인 상세들을 도시하는 플로우 차트이다. 다양한 실시 예들에서, 금속 함유 층의 금속을 금속 할라이드로 형성하는 단계 (단계 104) 는 예컨대 도 3으로부터 단계들을 추가하거나 생략함으로써, 또는 상이한 순서로 또는 동시에 단계들을 수행함으로써 도 3에 도시된 프로세스와 상이하게 수행될 수도 있다. 할로겐 함유 가스가 제공된다 (단계 304). 이 실시 예에서, 할로겐 함유 가스는 염소 가스 (Cl2) 이다. 일 실시 예에서, Cl2 가스의 플로우는 10 sccm 내지 500 sccm의 범위 내일 수도 있다. 다른 실시 예들에서, 할로겐 함유 가스는 질소 트리플루오라이드 (NF3), 수소 브로마이드 (HBr), 붕소 트리클로라이드 (BCl3), 브롬 (Br2), 황 헥사플루오라이드 (SF6), 및 인 트리클로라이드 (PCl3) 중 적어도 하나를 포함할 수도 있다. 할로겐 함유 가스는 할로겐 함유 플라즈마로 변환된다 (단계 308). 일부 예시적인 조건들로서, 플라즈마는 약 100 W (watts) 내지 900 W의 플라즈마 전력을 사용하여 생성될 수도 있다. 이 동작 동안 온도는 약 60 ℃ 내지 약 200 ℃일 수도 있다. 이 동작 동안 챔버 압력은 약 1 mTorr (millitorr) 내지 약 500 mTorr일 수도 있다.
스택 (200) 은 할로겐 함유 플라즈마에 노출된다. 이 실시 예에서, 염소 함유 플라즈마는 제 2 Ta 층 (228) 을 에칭할 수 있다. 제 2 Ta 층 (228) 이 에칭될 (etch away) 때, CoFeB 층 (224) 의 부분들은 염소 함유 플라즈마에 노출된다. 염소 함유 플라즈마는 CoFeB 층 (224) 을 에칭할 수 없지만, 대신 화학식: 에 따라 코발트 및 철과 함께 클로라이드를 형성하고, 여기서 M은 금속이고 x는 정수이다.
표 1은 일부 실시 예들에서 형성될 수도 있는 금속 할라이드들의 일 예를 제공한다. 이 실시 예에서, 형성될 수도 있는 금속 할라이드들은 철 (II) 클로라이드 (FeCl2), 페릭 클로라이드 (ferric chloride) (FeCl3), 및 코발트 (II) 클로라이드 (CoCl2) 이다. 표 1에서 금속 할라이드들에 대한 융점들은 304 ℃ 내지 1170 ℃ 범위이다. 이들 융점들은 이 실시 예에서 프로세스 온도 이상이다. 스택 (200) 이 이들 융점 온도들을 많이 겪는 것은 바람직하지 않을 것이다. 도 2b는 염소 함유 플라즈마가 제 2 Ta 층 (228) 의 일부를 에칭하고 (etch away) CoFeB 층 (224) 의 일부를 코발트 클로라이드 및 철 클로라이드로 형성한 후 음영으로 나타낸 코발트 클로라이드 영역 및 철 클로라이드 영역 (252) 을 제공하는, 예시적인 스택 (200) 의 개략적인 단면도이다.
금속 클로라이드들 및 브로마이드들 융점 ()
FeCl2 667
FeCl3 304
CoCl2 470
CoBr2 678
FeBr2 691
NiBr2 963
CrCl2 814
InF3 1170
금속 할라이드들의 형성이 형성된 후, 금속 할라이드 재료는 리간드 함유 플라즈마에 노출되고, 여기서 금속 할라이드의 적어도 일부는 금속 할라이드 리간드 착체로 형성된다 (단계 108). 도 4는 금속 할라이드를 금속 할라이드 리간드 착체로 형성하는 단계 (단계 108) 의 예시적인 상세들을 도시하는 플로우 차트이다. 금속 할라이드를 금속 할라이드 리간드 착체로 형성하는 단계 (단계 108) 는 예를 들어, 도 4로부터 단계들을 추가하거나 생략하거나 상이한 순서로 또는 동시에 단계들을 수행하는 것과 같이 상이하게 수행될 수도 있다. 리간드 함유 유체가 제공된다 (단계 404). 이 실시 예에서, 리간드 함유 유체는 수증기 (H2O) 이다. 일 실시 예에서, 수증기의 플로우는 10 sccm 내지 500 sccm의 범위 내일 수도 있다. 다른 실시 예들에서, 리간드 함유 유체는 일산화탄소 (CO), 이산화탄소 (CO2), 하이드록사이드 (OH), 및 암모니아 (NH3) 중 적어도 하나를 포함할 수도 있다. 리간드 함유 유체는 가스 또는 액체일 수도 있다. 액체는 증기일 수도 있다. 리간드 함유 유체는 리간드 함유 플라즈마로 변환된다 (단계 408). 일부 예시적인 조건들로서, 플라즈마는 약 100 W 내지 900 W의 플라즈마 전력을 사용하여 생성될 수도 있다. 이 동작 동안 온도는 약 60 ℃ 내지 약 200 ℃일 수도 있다. 이 동작 동안 챔버 압력은 약 1 mTorr 내지 약 500 mTorr일 수도 있다.
스택 (200) 은 리간드 함유 플라즈마에 노출된다. 리간드 함유 플라즈마는 화학식: 에 따라 금속 할라이드를 금속 할라이드 리간드 착체로 형성하고, 여기서 y는 정수이다. 다른 실시 예들에서, 금속 할라이드 리간드 착체는 리간드 함유 증기를 플라즈마로 변환하지 않고 형성된다.
이 실시 예에서, 형성될 수도 있는 금속 할라이드 리간드 착체들은 약 37 ℃의 융점을 갖는 철 (III) 클로라이드 헥사하이드레이트 (FeCl3·6H2O) 및 약 -70 ℃의 융점을 갖는 철 테트라카보닐 하이드라이드 (FeH2(CO)4) 이다. 이 실시 예에서 금속 할라이드 리간드 착체들의 융점들 또는 기화 온도들은 프로세스 온도 이하이다. 금속 할라이드 리간드 착체들의 융점 이상의 프로세스 온도 및 약 1 mTorr 내지 약 500 mTorr 범위 내의 압력을 제공하는 것은 기화되는 액체 금속 할라이드 리간드 착체를 발생시킨다 (단계 112). 일부 실시 예들에서, 압력은 1 mTorr 내지 50 mTorr의 범위 내로 제공된다. 도 2c는 금속 할라이드들을 기화되는 금속 할라이드 리간드 착체들로 변환한 후, CoFeB 층 (224) 의 일부 에칭을 발생하는 예시적인 스택 (200) 의 개략적인 단면도이다.
일 실시 예에서, 금속 함유 재료를 할로겐 함유 플라즈마에 노출시킴으로써 금속 할라이드를 형성하는 단계 (단계 104), 금속 할라이드를 리간드 함유 플라즈마에 노출시킴으로써 금속 할라이드 리간드 착체를 형성하는 단계 (단계 108), 및 금속 할라이드 리간드 착체를 기화시키는 단계 (단계 112) 는 연속적인 단일 단계 에칭 프로세스에서 동시에 제공된다. 또 다른 실시 예에서, 금속 함유 재료를 할로겐 함유 플라즈마에 노출시킴으로써 금속 할라이드를 형성하는 단계 (단계 104) 및 금속 할라이드를 리간드 함유 플라즈마에 노출시킴으로써 금속 할라이드 리간드 착체를 형성하는 단계 (단계 108) 는 순차적으로 그리고/또는 순환적으로 수행되어 원자 층 에칭 (atomic layer etch; ALE) 프로세스를 제공한다. 도 5는 원자 층 에칭 (504) 의 플로우 차트이다. 다양한 실시 예들은 더 많거나 더 적은 단계들을 가질 수도 있다. 이에 더하여, 단계들은 상이한 순서로 또는 동시에 수행될 수도 있다. 이 실시 예에서, 원자 층 에칭 사이클 각각은 금속 할라이드 형성 단계 (단계 508) 및 금속 할라이드 리간드 착체 형성 단계 (단계 512) 를 포함한다. 이 실시 예에서, 금속 할라이드 리간드 착체가 금속 할라이드 리간드 착체 형성 단계 (단계 512) 동안 기화되도록 기판은 120 ℃ 이상의 온도로 가열된다. 다른 실시 예들에서, 기판은 약 100 ℃ 이상의 온도로 가열된다. 이러한 원자 층 에칭은 단일 단계 프로세스보다 더 느릴 수도 있지만 더 제어되고 컨포멀한 (conformal) 에칭 프로세스를 제공할 수도 있다.
에칭이 단일 단계로서 수행된다면, 금속 함유 재료를 할로겐 함유 플라즈마에 노출시킴으로써 금속 할라이드를 형성하는 단계 (단계 104), 금속 할라이드를 리간드 함유 플라즈마에 노출시킴으로써 금속 할라이드 리간드 착체를 형성하는 단계 (단계 108) 및 금속 할라이드 리간드 착체를 기화시키는 단계 (단계 112) 는 동시에 제공되어 스택 (200) 이 에칭된 시간 기간 후에, 연속적인 단일 단계 에칭 프로세스를 제공한다. 에칭이, 사이클 각각이 금속 할라이드 형성 단계 (단계 508) 및 금속 할라이드 리간드 착체 형성 단계 (단계 512) 를 포함하는 복수의 사이클들을 순차적으로 제공하는 원자 층 에칭이라면, 사이클들은 스택 (200) 이 에칭될 때까지 반복된다. 그러나, 제 1 Ta 층 (208) 또는 제 2 Ta 층 (228) 을 에칭하기 위해, 금속 할라이드를 금속 할라이드 리간드 착체로 변환하지 않고 금속 할라이드를 형성하는 단일 단계가 제공될 수도 있다. 이는 일부 탄탈룸 할라이드가 프로세싱 온도들보다 더 낮은 끓는점을 갖기 때문이다. 그 결과, 탄탈룸 할라이드는 탄탈룸 할라이드를 탄탈룸 할라이드 리간드 착체로 형성하지 않고 기화될 수도 있다.
이 실시 예에서, 에칭은 하드마스크 아래 스택 (200) 의 지향성 패터닝된 에칭을 제공하는 데 사용된다. 스택 (200) 의 측벽들은 이온 빔 에칭을 사용한 에칭보다 덜 테이퍼링될 수도 있다. 이온 빔 에칭을 위해, 이온 빔은 비수직 (non-vertical) 방향으로 제공된다. 이온 빔 에칭의 비수직 방향은 발생되는 스택의 테이퍼링된 측벽들을 유발한다. 이들 실시 예들에서, 스택 (200) 은 MRAM 스택이다. 그러나, 본 명세서에 기술된 다양한 프로세스들은 또한 다른 타입들의 디바이스들, 자기 재료들을 포함하는 스택 구조를 갖는 특정한 디바이스들을 에칭하도록 사용될 수 있다. 예들은 코발트 또는 루테늄 상호 접속부들의 형성을 포함할 수도 있지만 이로 제한되지 않는다.
또 다른 실시 예에서, 등방성 (isotropic) 에칭이 제공된다. 이해를 용이하게 하기 위해, 도 6a는 일 실시 예에서 사용된 스택 (600) 의 개략적인 단면도이다. 스택 (600) 은 하드마스크 (612) 아래의 금속 함유 층 (608) 아래에 기판 (604) 을 포함한다. 이 예에서, 기판은 실리콘 또는 실리콘 옥사이드 (Si/SiO2) 이다. 이 실시 예에서, 금속 함유 층 (608) 은 코발트 (Co) 이고 하드마스크 (612) 는 루테늄 (Ru) 이다. 이 실시 예에서, ALE 프로세스가 사용된다. 이 실시 예에서, Co의 일부는 금속 할라이드로 변환된다 (단계 104). 이 실시 예에서, 스택 (600) 은 Br2 가스로부터 형성된 플라즈마에 노출된다. 플라즈마는 다음 화학식에 따라 금속 할라이드를 형성하도록 코발트와 반응한다: . 도 6b는 CoBr2의 금속 할라이드 층 (616) 을 형성하도록 스택 (600) 이 플라즈마에 노출된 후 스택 (600) 의 개략도이다.
할로겐 플라즈마에 대한 스택 (600) 의 노출이 중단된 후, 스택 (600) 은 금속 할라이드 리간드 착체를 형성하도록 리간드 함유 플라즈마에 노출된다 (단계 108). 이 실시 예에서, 금속 할라이드는 예시적인 화학식 에 따라 금속 할라이드 하이드라이드로 형성된다. 금속 할라이드 리간드 착체가 기화된다 (단계 112). 도 6c는 기화되는 금속 할라이드 리간드 착체 층을 형성하도록 스택 (600) 이 플라즈마에 노출된 후 스택 (600) 의 개략도이다. 금속 함유 층 (608) 은 부분적으로 수평으로 또는 측방향으로 에칭된다.
원자 층 에칭 프로세스는 금속 함유 층 (608) 이 목표된 양으로 에칭될 때까지 하나 이상의 사이클들 동안 반복될 수도 있다. 도 6d는 금속 함유 층 (608) 의 완료된 측방향 에칭을 제공하는 복수의 원자 층 에칭 사이클들 후 스택 (600) 의 개략도이다. 금속 함유 층 (608) 의 제어된 측방향 에칭은 금속 함유 층 (608) 의 제어된 박형화 (thinning) 를 허용한다. 원자 층 에칭 프로세스를 사용하는 것은 깊이에 대한 에칭의 종횡비 종속성 및 변동을 감소시킨다. ALE 사이클링 할로겐 및 Ar 스퍼터링이 할로겐 노출을 최소화하기 때문에 원자 층 에칭은 또한 화학적 손상을 감소시킨다. MRAM 스택에 대해, MgO 층 손상을 최소화하는 것은 MRAM 스택의 전기적 특성들의 열화 (degradation) 를 방지하는 데 중요하다.
또 다른 실시 예는 플라즈마 프로세싱 챔버 내부의 금속 잔류물을 세정하기 위해 사용될 수도 있다. 이해를 용이하게 하기 위해, 도 7은 플라즈마 프로세싱 챔버 내에서 금속 잔류물을 에칭하기 위해 금속 에칭 프로세스가 사용되는 고 레벨 플로우 차트이다. 다양한 실시 예들은 더 많거나 더 적은 단계들을 가질 수도 있다. 이에 더하여, 단계들은 상이한 순서로 또는 동시에 수행될 수도 있다. 이 실시 예에서, 스택을 갖는 프로세스 웨이퍼가 플라즈마 프로세싱 챔버 내에 배치된다 (place) (단계 704). 웨이퍼 및 스택은 도 2a에 도시된 스택 (200) 일 수도 있거나 또 다른 금속 함유 스택일 수도 있다. 스택이 프로세싱된다 (단계 708). 예를 들어, 스택은 하나 이상의 프로세스들을 겪을 수도 있다. 스택은 금속 함유 잔류물이 플라즈마 프로세싱 챔버의 내부에 증착되게 하는 이온 빔 에칭 또는 또 다른 에칭을 겪을 수도 있다. 증착 프로세스는 또한 금속 함유 잔류물을 형성할 수도 있다. 스택이 플라즈마 프로세싱 챔버로부터 제거된다 (단계 712).
커버가 플라즈마 프로세싱 챔버 내 기판 지지부 위에 배치된다 (단계 716). 커버는 웨이퍼일 수도 있다. 일부 실시 예들에서, 커버는 기판 지지부 위에 배치되지 않는다. 금속 잔류물은 플라즈마 프로세스의 내부로부터 제거된다 (단계 720). 이 실시 예에서, 잔류물의 제거는 단일 연속적인 프로세스에서 동시에, 금속 함유 잔류물의 금속 함유 재료의 적어도 일부를 금속 할라이드로 변환하기 위해 금속 함유 잔류물의 금속 함유 재료를 할로겐 함유 플라즈마에 노출시키고 (단계 104), 금속 할라이드의 적어도 일부를 금속 할라이드 리간드 착체로 변환하기 위해 금속 할라이드 재료를 리간드 함유 플라즈마에 노출시키고 (단계 108), 그리고 금속 할라이드 리간드 착체의 적어도 일부를 기화시킴으로써 (단계 112) 수행된다. 이 프로세스는 다양한 타입들의 금속을 제거한다. 부가적인 챔버 세정 프로세스들은 금속 함유 잔류물의 금속 제거 전 또는 후에 사용될 수도 있다. 커버가 제거된다 (단계 724). 이어서 또 다른 스택을 프로세싱할지 여부에 대한 결정이 이루어진다 (단계 728). 또 다른 스택이 프로세싱된다면, 프로세스는 플라즈마 프로세싱 챔버 내에 스택을 배치하는 단계 (단계 704) 로 돌아간다.
이 실시 예는 이온 빔을 필요로 하지 않고 플라즈마에 노출된 많은 상이한 금속 잔류물들을 제거할 수 있다. 그 결과, 이 실시 예는 플라즈마 프로세싱 챔버의 모든 플라즈마 대면 표면들로부터 많은 상이한 금속 잔류물들을 제거할 수 있다. 일 실시 예는 Fe, Ni, Cr, In, Pt, Pd, Ta, Ti, Mg, W, Mo, Hf, Al, 및 Co의 잔류물들을 제거하기 위해 단일 세정 단계를 사용할 수 있다. 그 결과, 상이한 잔류물들이 신속하게 제거될 수도 있다. 일부 실시 예들에서, 산소 함유 플라즈마를 제공하는 별개의 단계가 Ru 함유 잔류물들을 제거하도록 제공될 수도 있다. 이에 더하여, 이 실시 예는 세정 플라즈마에 노출된 모든 표면들로부터 금속 잔류물들을 제거할 수 있다. 이온 빔 세정을 위해, 이온 빔에 의해 충돌된 (impinge) 표면들만이 세정된다.
다양한 실시 예들에서, 금속 에칭은 마스크 아래의 수직 패턴 에칭, 수평 또는 등방성 에칭, 및 챔버 세정에 더하여 다른 적용 예들에서 사용될 수도 있다. 예를 들어, 금속 증착물이 패턴을 충진하고 오버버든 (overburden) 층을 형성할 때, 리세스 에칭은 오버버든을 제거하기 위해 필요하고 그리고 에칭 백 (etch back) 은 패턴 내로 에칭 백하는 데 사용된다.
다양한 실시 예들에서 다른 금속 함유 잔류물들이 에칭될 수도 있다. 다양한 실시 예들에서 사용된 이러한 반응들의 일 예는 할로겐이 금속 할라이드를 형성하기 (단계 104) 위해 금속 또는 금속 옥사이드와 결합하는 제 1 반응을 제공한다. 예시 화학식은 다음과 같다:
F, Br, 및 I와 같은 다른 할로겐들이 염소 (Cl) 대신 사용될 수도 있다. 금속 할라이드는 금속 할라이드 리간드 착체로 형성된다 (단계 108). 일부 실시 예들에서, 금속 할라이드는 다음 화학식에 따라 금속 할라이드 하이드라이드 부산물인 금속 할라이드 리간드 착체로 형성된다:
일부 실시 예들에서, 금속 할라이드는 다음 화학식에 따라 휘발성 금속 할라이드 카보닐 부산물인 금속 할라이드 리간드 착체로 형성된다:
이러한 실시 예들에서, 수소는 부분적으로 CO로 대체된다. 이어서 금속 할라이드 리간드 착체가 기화된다 (단계 112). 일부 실시 예들에서, 암모니아는 금속 할라이드 카보닐 휘발성 부산물의 형성을 용이하게 하도록 이산화탄소 또는 일산화탄소와 함께 리간드 함유 유체에 첨가된다. 암모니아는 더 많은 CO 라디칼들을 생성하도록 돕는다.
다른 실시 예들에서, 인 (P) 함유 리간드가 사용될 수도 있다. 일 실시 예에서, 화학식, 에 따라 불소를 사용하여 금속이 금속 할라이드로 형성된다 (단계 104). 금속 할라이드는 금속 할라이드 리간드 착체로 형성된다 (단계 108). 이 예에서, 리간드는 화학식, 에 따라 인을 함유한다. 이어서 금속 할라이드 리간드 착체가 기화된다 (단계 112). 일부 실시 예들에서, 금속 M은 루테늄일 수도 있다.
인 펜타클로라이드 (PCl5) 는 상대적으로 안정하고 휘발성인 전이 금속 착체들을 형성한다. 일산화탄소 (CO) 와 같이 그리고 인 플루오라이드 (PF3) 보다 약간 더 적은 정도로, PCl5는 많은 저원자가 (low valent) 후기 (late) 전이 금속 화합물들을 안정화할 수 있는 강한 파이-백본딩 (pi-backbonding) 특성을 나타낸다. PCl5는 실온에서 166 ℃의 끓는점을 갖는 휘발성 액체이다. PCl5는 약 160 ℃에서 승화되는 휘발성 고체이다. 둘 다 순수한 증기로서 전달되거나 불활성 캐리어 가스의 플로우에 동반될 (entrain) 수 있다. PCl5는 M(PCl3)xCl2 착체들의 형태로 휘발성 금속 인 클로라이드 (metal phosphorous chloride) 리간드 착체들을 생성하기 위해 (플라즈마 활성화를 사용하거나 사용하지 않고) 금속 표면들과 직접적으로 반응할 수 있고, 여기서 M은 금속이고 x는 1 내지 6 포함 정수이다. 따라서, 금속 할라이드로 금속을 변환하기 위해, 금속 층은 PCl5 유체 (액체 또는 가스) 또는 PCl5로부터 형성된 플라즈마에 노출될 수도 있다. 일부 실시 예들에서, 금속 M은 루테늄일 수도 있다. 유사하게, 플라즈마 활성화와 함께, 더 후기의 전이 금속들은 휘발성 부산물들, 즉, Ni + PCl3 Ni(PCl3)4를 형성하도록 PCl3와 반응할 수 있다.
또 다른 실시 예에서, ALE 프로세스는 금속들이 금속 플루오라이드인 금속 할라이드로 형성되는 (단계 104) 제 1 단계를 갖는다. 할로겐 함유 가스의 일 예는 질소 트리플루오라이드 (NF3) 일 것이다. ALE 프로세스의 제 1 단계에 대한 화학식은 다음과 같다:
1 단계: M (에칭될 금속) + NF3 (직접 또는 리모트 플라즈마 활성화) → MFx
이 실시 예에서 ALE 프로세스의 제 2 단계를 위해, 리간드 함유 유체는 PCl3를 포함한다. 인은 불소에 대해 높은 친화도를 갖고, 그리고 PCl3는 PF3 가스 및 대응하는 금속 클로라이드들을 생성하도록 많은 금속 플루오라이드들과 반응한다. PF3 (또는 x = 1 또는 2인, PF3-xClx) 이 훨씬 더 안정하고 휘발성인 금속 착체들의 형성을 촉진하기 때문에, 이는 다음으로 예시된 바와 같이 ALE (atomic layer etch) 시퀀스들을 가능하게 한다:
2 단계: MFx + PCl3 → MClx(PF3)y (휘발성 에칭 부산물들).
다양한 실시 예들에서, 스택 (200) 은 MRAM을 위한 스택일 수도 있다. 다양한 실시 예들에서, 스택 (200) 은 2 개의 자기 재료들 사이의 박형 유전체 배리어 층으로 구성된 MTJ일 수도 있다. 다양한 실시 예들에서, 스택 (200) 은 적어도 하나의 금속 함유 층을 포함한다. 금속 함유 층은 Cr, Mo, Ir, Ti, Ru, Mn, Ni, Pd, Ta, Co, Fe, Mg, 및 Pt 중 적어도 하나를 포함할 수도 있다. 일 예에서, 스택은 적어도 하나의 MgO 층을 포함한다. 다른 스택들은 Cu와 같은 금속들을 포함하여, 제 1 열, 제 2 열, 및 제 3 열에 다른 전이 금속들 (예를 들어, IV 족 전이 금속들, V 족 전이 금속들, 및 VI 족 전이 금속들) 을 가질 수도 있다.
일 실시 예에서 사용될 수도 있는 프로세싱 챔버의 일 실시 예를 제공하기 위해, 도 8은 플라즈마 프로세싱 프로세스를 위해 사용될 수도 있는 플라즈마 프로세싱 챔버 시스템 (800) 의 일 예를 개략적으로 예시한다. 플라즈마 프로세싱 시스템 (800) 은 내부에 플라즈마 프로세싱 한정 챔버 (804) 를 갖는 플라즈마 반응기 (802) 를 포함한다. 플라즈마 매칭 네트워크 (808) 에 의해 튜닝된 플라즈마 전력 공급부 (806) 가, 유도적으로 커플링된 전력을 제공함으로써 플라즈마 프로세싱 한정 챔버 (804) 에서 플라즈마 (814) 를 생성하도록 유전체 유도 전력 윈도우 (812) 근방에 위치된 변압기 커플링 플라즈마 (transformer coupled plasma; TCP) 코일 (810) 에 전력을 공급한다. 피나클 (pinnacle) (872) 이 플라즈마 프로세싱 한정 챔버 (804) 의 챔버 벽 (876) 으로부터 유전체 유도 전력 윈도우 (812) 로 연장하여 피나클 링을 형성한다. 피나클 (872) 은 피나클 (872) 과 챔버 벽 (876) 사이의 내각 및 피나클 (872) 과 유전체 유도 전력 윈도우 (812) 사이의 내각이 각각 90°보다 더 크고 180°보다 더 작도록, 챔버 벽 (876) 및 유전체 유도 전력 윈도우 (812) 에 대해 기울어진다 (angled). 피나클 (872) 은 도시된 바와 같이 플라즈마 프로세싱 한정 챔버 (804) 의 상단부 근방에 기울어진 링을 제공한다.
TCP 코일 (상부 전력 소스) (810) 은 플라즈마 프로세싱 한정 챔버 (804) 내에 균일한 확산 프로파일을 생성하도록 구성될 수도 있다. 예를 들어, TCP 코일 (810) 은 플라즈마 (814) 내에 토로이달 (toroidal) 전력 분포를 생성하도록 구성될 수도 있다. 유전체 유도 전력 윈도우 (812) 는 에너지로 하여금 TCP 코일 (810) 로부터 플라즈마 프로세싱 한정 챔버 (804) 로 통과하게 하는 동안, 플라즈마 프로세싱 한정 챔버 (804) 로부터 TCP 코일 (810) 을 분리하기 위해 제공된다. TCP 코일 (810) 은 플라즈마 프로세싱 한정 챔버 (804) 에 무선 주파수 (radio frequency; RF) 전력을 제공하기 위한 전극으로서 작용한다. 바이어스 매칭 네트워크 (818) 에 의해 튜닝된 웨이퍼 바이어스 전압 전력 공급부 (816) 가 기판 (866) 상에 바이어스 전압을 설정하도록 전극 (820) 에 전력을 제공한다. 기판 (866) 은 전극 (820) 이 기판 지지부로서 작용하도록 전극 (820) 에 의해 지지된다. 제어기 (824) 가 플라즈마 전력 공급부 (806) 및 웨이퍼 바이어스 전압 전력 공급부 (816) 를 제어한다.
플라즈마 전력 공급부 (806) 및 웨이퍼 바이어스 전압 전력 공급부 (816) 는 예를 들어, 13.56 ㎒, 27 ㎒, 2 ㎒, 60 ㎒, 400 ㎑, 2.54 ㎓, 또는 이들의 조합들과 같은 특정한 무선 주파수들에서 동작하도록 구성될 수도 있다. 플라즈마 전력 공급부 (806) 및 웨이퍼 바이어스 전압 전력 공급부 (816) 는 목표된 프로세스 성능을 달성하기 위해 다양한 전력들을 공급하도록 적절하게 사이징될 (size) 수도 있다. 예를 들어, 일 실시 예에서, 플라즈마 전력 공급부 (806) 는 50 내지 5000 W (Watts) 범위의 전력을 공급할 수도 있고, 그리고 웨이퍼 바이어스 전압 전력 공급부 (816) 는 20 내지 2000 V 범위의 바이어스 전압을 공급할 수도 있다. 이에 더하여, TCP 코일 (810) 및/또는 전극 (820) 은 2 개 이상의 서브-코일들 또는 서브-전극들로 구성될 수도 있다. 서브-코일들 또는 서브-전극들은 단일 전력 공급부에 의해 전력 공급되거나 복수의 전력 공급부들에 의해 전력 공급될 수도 있다.
도 8에 도시된 바와 같이, 플라즈마 프로세싱 챔버 시스템 (800) 은 가스 소스/가스 공급 메커니즘 (830) 을 더 포함한다. 가스 소스 (830) 는 가스 주입기 (840) 와 같은, 가스 유입구를 통해 플라즈마 프로세싱 한정 챔버 (804) 와 유체로 연통한다 (in fluid connection). 가스 주입기 (840) 는 플라즈마 프로세싱 한정 챔버 (804) 내의 임의의 유리한 위치에 위치될 수도 있고 그리고 가스를 주입하기 위해 임의의 형태를 취할 수도 있다. 그러나 바람직하게, 가스 유입구는 "튜닝 가능한 (tunable)" 가스 주입 프로파일을 생성하도록 구성될 수도 있다. 튜닝 가능한 가스 주입 프로파일은 플라즈마 프로세스 한정 챔버 (804) 내의 복수의 존들 (zones) 로 가스들의 각각의 플로우의 독립적인 조정을 허용한다. 더 바람직하게, 가스 주입기는 유전체 유도 전력 윈도우 (812) 에 장착된다. 가스 주입기는 전력 윈도우 상에 장착될 수도 있거나, 전력 윈도우 내에 장착될 수도 있거나, 전력 윈도우의 일부를 형성할 수도 있다. 프로세스 가스들 및 부산물들은 압력 제어 밸브 (842) 및 펌프 (844) 를 통해 플라즈마 프로세싱 한정 챔버 (804) 로부터 제거된다. 압력 제어 밸브 (842) 및 펌프 (844) 는 또한 플라즈마 프로세싱 한정 챔버 (804) 내에 특정한 압력을 유지하기 위한 역할을 한다. 압력 제어 밸브 (842) 는 프로세싱 동안 1 torr 미만의 압력을 유지할 수 있다. 에지 링 (860) 이 기판 (866) 둘레에 배치된다. 가스 소스/가스 공급 메커니즘 (830) 은 제어기 (824) 에 의해 제어된다. 예를 들어, CA, Fremont 소재의 Lam Research Corp.에 의해 제조된 Kiyo® 툴이 일 실시 예를 실시하도록 사용될 수도 있다.
도 9는 컴퓨터 시스템 (900) 을 도시하는 고 레벨 블록도이다. 컴퓨터 시스템 (900) 은 실시 예들에서 사용된 제어기 (824) 를 구현하기에 적합하다. 컴퓨터 시스템 (900) 은 집적 회로, 인쇄 회로 기판, 및 소형 휴대용 디바이스로부터 대형 슈퍼 컴퓨터까지 범위의 많은 물리적 형태들을 가질 수도 있다. 컴퓨터 시스템 (900) 은 하나 이상의 프로세서들 (902) 을 포함하고, (그래픽, 텍스트, 및 다른 데이터를 디스플레이하기 위한) 전자 디스플레이 디바이스 (904), 메인 메모리 (906) (예를 들어, RAM (random access memory)), 저장 디바이스 (908) (예를 들어, 하드 디스크 드라이브), 이동식 저장 디바이스 (910) (예를 들어, 광학 디스크 드라이브), 사용자 인터페이스 디바이스들 (912) (예를 들어, 키보드들, 터치 스크린들, 키패드들, 마우스들 또는 다른 포인팅 디바이스들, 등), 및 통신 인터페이스 (914) (예를 들어, 무선 네트워크 인터페이스) 를 더 포함할 수 있다. 통신 인터페이스 (914) 는 소프트웨어 및 데이터로 하여금 링크를 통해 컴퓨터 시스템 (900) 과 외부 디바이스들 사이에서 이송되게 한다. 시스템은 또한 전술한 디바이스들/모듈들이 연결되는 통신 인프라스트럭처 (916) (예를 들어, 통신 버스, 크로스-오버 바, 또는 네트워크) 를 포함할 수도 있다.
통신 인터페이스 (914) 를 통해 전송된 정보는 신호들을 반송하고, 전선 또는 케이블, 광섬유, 전화 선, 휴대전화 링크, 무선 주파수 링크, 및/또는 다른 통신 채널들을 사용하여 구현될 수도 있는 통신 링크를 통해, 통신 인터페이스 (914) 에 의해 수신될 수 있는 전자, 전자기, 광학, 또는 다른 신호들과 같은 신호들의 형태일 수도 있다. 이러한 통신 인터페이스 (914) 를 사용하여, 하나 이상의 프로세서들 (902) 이 상기 기술된 방법 단계들을 수행하는 동안 네트워크로부터 정보를 수신할 수도 있거나 네트워크에 정보를 출력할 수도 있다는 것이 고려된다. 또한, 방법 실시 예들은 프로세서들 상에서만 실행될 수도 있거나, 프로세싱의 일부를 공유하는 원격 프로세서들과 함께 인터넷과 같은 네트워크를 통해 실행될 수도 있다.
용어 "비일시적 컴퓨터 판독 가능 매체"는 일반적으로 메인 메모리, 보조 메모리, 이동식 저장장치, 및 저장 디바이스들, 예컨대 하드 디스크들, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM 및 다른 형태들의 영구 메모리와 같은 매체를 지칭하도록 사용되고, 반송파들 또는 신호들과 같은 일시적 주제를 커버하는 것으로 해석되지 않는다. 컴퓨터 판독 가능 코드의 예들은 예컨대 컴파일러에 의해 생성된 머신 코드, 및 인터프리터 (interpreter) 를 사용하여 컴퓨터에 의해 실행되는, 더 고 레벨 코드를 포함하는 파일들을 포함한다. 컴퓨터 판독 가능 매체는 또한 컴퓨터 데이터 신호에 의해 프로세서로 전송된 컴퓨터 코드일 수도 있다.
일부 실시 예들에서, 컴퓨터 판독 가능 매체는 스택을 플라즈마 프로세싱 챔버 시스템 (800) 으로 이송하기 위한 컴퓨터 판독 가능 코드, 금속 할라이드를 형성하기 (단계 104) 위한 컴퓨터 판독 가능 코드, 금속 할라이드 리간드 착체를 형성하기 (단계 108) 위한 컴퓨터 판독 가능 코드, 금속 할라이드 리간드 착체를 기화시키기 (단계 112) 위한 컴퓨터 판독 가능 코드를 포함할 수도 있다.
본 개시가 몇몇의 바람직한 실시 예들의 측면에서 기술되었지만, 본 개시의 범위 내에 속하는 변경들, 수정들, 치환들 및 다양한 대체 등가물들이 있다. 또한 본 개시의 방법들 및 장치들을 구현하는 많은 대안적인 방식들이 있다는 것에 유의해야 한다. 따라서 이하의 첨부된 청구항들은 본 개시의 진정한 정신 및 범위 내에 속하는 이러한 변경들, 수정들, 치환들 및 다양한 대체 등가물들을 모두 포함하는 것으로 해석되는 것이 의도된다.

Claims (20)

  1. 금속 함유 재료를 에칭하기 위한 방법에 있어서,
    금속 함유 재료의 적어도 일부를 금속 할라이드 재료로 변환하도록 상기 금속 함유 재료를 할로겐 함유 유체 또는 플라즈마에 노출시키는 단계;
    상기 금속 할라이드 재료를 리간드 함유 유체 또는 플라즈마에 노출시키는 단계로서, 상기 금속 할라이드 재료의 적어도 일부는 금속 할라이드 리간드 착체 (ligand complex) 로 형성되는, 상기 금속 할라이드 재료를 노출시키는 단계; 및
    상기 금속 할라이드 리간드 착체의 적어도 일부를 기화시키는 단계를 포함하는, 금속 함유 재료 에칭 방법.
  2. 제 1 항에 있어서,
    상기 금속 할라이드 재료를 상기 리간드 함유 플라즈마에 노출시키는 단계는,
    리간드 함유 유체를 제공하는 단계; 및
    상기 리간드 함유 유체로부터 플라즈마를 형성하는 단계를 포함하는, 금속 함유 재료 에칭 방법.
  3. 제 2 항에 있어서,
    상기 리간드 함유 유체는 H2O, CO, CO2, CH3OH, OH, NH3, PF3, 및 PCl3 중 적어도 하나를 포함하는 리간드 함유 가스 또는 리간드 함유 증기를 포함하는, 금속 함유 재료 에칭 방법.
  4. 제 1 항에 있어서,
    상기 금속 함유 재료를 상기 할로겐 함유 유체 또는 플라즈마에 노출시키는 단계는,
    할로겐 함유 가스를 제공하는 단계; 및
    상기 할로겐 함유 가스로부터 플라즈마를 형성하는 단계를 포함하는, 금속 함유 재료 에칭 방법.
  5. 제 4 항에 있어서,
    상기 할로겐 함유 가스는 NF3, Cl2, HBr, BCl3, Br2, 및 SF6 중 적어도 하나를 포함하는, 금속 함유 재료 에칭 방법.
  6. 제 1 항에 있어서,
    상기 금속 함유 재료를 상기 할로겐 함유 유체 또는 플라즈마에 노출시키는 단계 및 상기 금속 할라이드 재료를 상기 리간드 함유 유체 또는 플라즈마에 노출시키는 단계는 동시에 수행되는, 금속 함유 재료 에칭 방법.
  7. 제 1 항에 있어서,
    상기 금속 함유 재료를 상기 할로겐 함유 유체 또는 플라즈마에 노출시키는 단계 및 상기 금속 할라이드 재료를 상기 리간드 함유 유체 또는 플라즈마에 노출시키는 단계는 복수의 사이클들 동안 순차적으로 수행되는, 금속 함유 재료 에칭 방법.
  8. 제 1 항에 있어서,
    상기 금속 함유 재료는 Fe, Ni, Cr, In, Pt, Pd, Co, 및 또 다른 전이 금속 중 적어도 하나를 포함하는, 금속 함유 재료 에칭 방법.
  9. 제 1 항에 있어서,
    상기 금속 할라이드 리간드 착체를 기화시키기 위해 상기 금속 할라이드 리간드 착체를 120 ℃ 이상의 온도로 가열하는 단계를 더 포함하는, 금속 함유 재료 에칭 방법.
  10. 제 1 항에 있어서,
    약 1 mTorr (millitorr) 내지 약 500 mTorr 범위 내의 압력을 제공하는 단계를 더 포함하는, 금속 함유 재료 에칭 방법.
  11. 제 1 항에 있어서,
    상기 금속 함유 재료는 프로세싱 챔버의 부분들 상의 금속 함유 잔류물인, 금속 함유 재료 에칭 방법.
  12. 제 11 항에 있어서,
    상기 금속 함유 재료를 상기 할로겐 함유 유체 또는 플라즈마에 노출시키는 단계 및 상기 금속 할라이드 재료를 상기 리간드 함유 유체 또는 플라즈마에 노출시키는 단계는 챔버 세정 프로세스 동안 수행되는, 금속 함유 재료 에칭 방법.
  13. 제 1 항에 있어서,
    상기 금속 함유 재료를 상기 할로겐 함유 유체 또는 플라즈마에 노출시키는 단계 및 상기 금속 할라이드 재료를 상기 리간드 함유 유체 또는 플라즈마에 노출시키는 단계는 상기 금속 함유 재료의 등방성 (isotropic) 에칭을 제공하는, 금속 함유 재료 에칭 방법.
  14. 제 1 항에 있어서,
    상기 금속 함유 재료를 상기 할로겐 함유 유체 또는 플라즈마에 노출시키는 단계 및 상기 금속 할라이드 재료를 상기 리간드 함유 유체 또는 플라즈마에 노출시키는 단계는 패터닝된 에칭을 제공하는, 금속 함유 재료 에칭 방법.
  15. 제 1 항에 기재된 방법에 따라 에칭된, 자기 랜덤 액세스 메모리 (magnetic random access memory; MRAM) 스택.
  16. 금속 함유 재료를 에칭하기 위한 방법에 있어서,
    금속 인 클로라이드 (metal phosphorous chloride) 리간드 착체의 적어도 하나의 착체를 형성하도록 금속 함유 재료를 인 및 염소를 포함하는 에칭 유체 또는 플라즈마에 노출시키는 단계; 및
    상기 금속 인 클로라이드 리간드 착체의 적어도 일부를 기화시키는 단계를 포함하는, 금속 함유 재료 에칭 방법.
  17. 제 16 항에 있어서,
    상기 금속 함유 재료를 상기 에칭 유체 또는 플라즈마에 노출시키는 단계는,
    에칭 유체를 제공하는 단계; 및
    상기 에칭 유체를 플라즈마로 형성하는 단계를 포함하는, 금속 함유 재료 에칭 방법.
  18. 제 17 항에 있어서,
    상기 에칭 유체는 PCl3 및 PCl5 중 적어도 하나를 포함하는, 금속 함유 재료 에칭 방법.
  19. 제 17 항에 있어서,
    상기 에칭 유체는 PCl5를 포함하는, 금속 함유 재료 에칭 방법.
  20. 제 16 항에 있어서,
    상기 금속 인 클로라이드 리간드 착체의 상기 적어도 하나의 착체는 M(PCl3)xCl2를 포함하고, M은 금속이고 x는 1 내지 6 포함 정수인, 금속 함유 재료 에칭 방법.
KR1020237027528A 2021-01-15 2021-12-06 금속 에칭 KR20230128125A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163138263P 2021-01-15 2021-01-15
US63/138,263 2021-01-15
PCT/US2021/062036 WO2022154901A1 (en) 2021-01-15 2021-12-06 Metal etch

Publications (1)

Publication Number Publication Date
KR20230128125A true KR20230128125A (ko) 2023-09-01

Family

ID=82447576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237027528A KR20230128125A (ko) 2021-01-15 2021-12-06 금속 에칭

Country Status (5)

Country Link
US (1) US20240021435A1 (ko)
JP (1) JP2024504929A (ko)
KR (1) KR20230128125A (ko)
TW (1) TW202243010A (ko)
WO (1) WO2022154901A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9540736B2 (en) * 2014-07-29 2017-01-10 Applied Materials, Inc. Methods of etching films with reduced surface roughness
US9806252B2 (en) * 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US10283319B2 (en) * 2016-12-22 2019-05-07 Asm Ip Holding B.V. Atomic layer etching processes
US10692724B2 (en) * 2016-12-23 2020-06-23 Lam Research Corporation Atomic layer etching methods and apparatus
US10242885B2 (en) * 2017-05-26 2019-03-26 Applied Materials, Inc. Selective dry etching of metal films comprising multiple metal oxides

Also Published As

Publication number Publication date
WO2022154901A1 (en) 2022-07-21
TW202243010A (zh) 2022-11-01
JP2024504929A (ja) 2024-02-02
US20240021435A1 (en) 2024-01-18

Similar Documents

Publication Publication Date Title
KR102648476B1 (ko) Mram 스택을 패터닝하기 위한 건식 플라즈마 에칭 방법
JP6557490B2 (ja) 不揮発性金属材料のエッチング方法
US6933239B2 (en) Method for removing conductive residue
KR20160126890A (ko) 코발트 에치백
US20220376174A1 (en) Chemical etch nonvolatile materials for mram patterning
Islam et al. Dry etching strategy of spin-transfer-torque magnetic random access memory: A review
US20240021435A1 (en) Metal etch
US12080562B2 (en) Atomic layer etch and ion beam etch patterning
Garay et al. Dry etching of Co2MnSi magnetic thin films using a CH3OH/Ar based inductively coupled plasma
US20230230819A1 (en) Method for cleaning a chamber
TWI855118B (zh) 用於磁阻式隨機存取記憶體圖案化的化學蝕刻非揮發性材料
US20230298869A1 (en) Subtractive copper etch