KR20230125702A - If 송수신기, rf 모듈 및 이들을 포함하는 전자 장치 - Google Patents

If 송수신기, rf 모듈 및 이들을 포함하는 전자 장치 Download PDF

Info

Publication number
KR20230125702A
KR20230125702A KR1020220060968A KR20220060968A KR20230125702A KR 20230125702 A KR20230125702 A KR 20230125702A KR 1020220060968 A KR1020220060968 A KR 1020220060968A KR 20220060968 A KR20220060968 A KR 20220060968A KR 20230125702 A KR20230125702 A KR 20230125702A
Authority
KR
South Korea
Prior art keywords
signal
coupled
pll
generate
diplexer
Prior art date
Application number
KR1020220060968A
Other languages
English (en)
Inventor
한상욱
김정우
김형기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to TW111150132A priority Critical patent/TW202335446A/zh
Priority to US18/152,360 priority patent/US20230268939A1/en
Priority to EP23156286.9A priority patent/EP4231533A1/en
Priority to CN202310172375.5A priority patent/CN116633385A/zh
Publication of KR20230125702A publication Critical patent/KR20230125702A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transceivers (AREA)

Abstract

본 발명에 따르면, 적어도 하나의 프로세서(processor); 상기 적어도 하나의 프로세서로부터 생성된 제1 기저대역 신호로부터 상향 변환된 제1 IF(Intermediate Frequency) 신호와 LO(Local Oscillator) 신호를 AC-커플드 인터페이스(AC-coupled interface)에 기초하여 출력하고, 상기 적어도 하나의 프로세서로부터 생성된 제2 기저대역 신호로부터 상향 변환된 제2 IF 신호와 상기 LO 신호에 기초하여 생성된 제어 신호를 DC-커플드 인터페이스(DC-coupled interface)에 기초하여 출력하도록 구성되는 IF 송수신기; 상기 AC-커플드 인터페이스에 기초하여 상기 제1 IF 신호와 상기 LO 신호를 분리하고, 상기 DC-커플드 인터페이스에 기초하여 상기 제2 IF 신호와 상기 제어 신호를 분리하고, 상기 제1 IF 신호 및 상기 제2 IF 신호에 기초하여 제1 RF(Radio frequency) 신호 및 제2 RF 신호를 생성하는 RF 모듈; 및 상기 제1 RF 신호 및 상기 제2 RF 신호를 송수신하는 안테나 어레이를 포함하는 전자 장치가 제공될 수 있다.

Description

IF 송수신기, RF 모듈 및 이들을 포함하는 전자 장치{IF TRANSCEIVER, RF MODULE AND ELECTRONIC DEVICE INCLUDING THE SAME}
본 발명은 IF 송수신기, RF 모듈 및 이들을 포함하는 전자 장치에 관한 것으로, 더욱 상세하게는 서로 다른 인터페이스를 통해 신호를 송수신하는 IF 송수신기, RF 모듈 및 이들을 포함하는 전자 장치에 관한 것이다.
5G 모바일 시스템(mobile system) 중, 특히 FR2 서브시스템(subsystem)을 탑재한 핸드폰 단말의 중요성이 커지고 있다. FR2 모바일 mmWave 시스템을 구성하는 주요 하드웨어(HW)는 1) IF 송수신기(Intermediate Frequency transceiver)와 2) RF 모듈(Radio Frequency module, 또는 PA 송수신기(Phased array transceiver))를 실장한 형태가 있는데, 이 둘 간의 인터페이스(interface)를 적절히 구성하는 것이 시스템 측면에서 중요하다.
FR2는 주파수가 매우 높기 때문에, RF 모듈 과 IF 송수신기 사이 신호의 주파수 자체도 상당히 높아서 이를 구현하기 위해 구현해야 할 PLL(Phased-Locked Loop)/LO(Local Oscillator) 주파수 요구사항(requirement) 역시 높은 편인데, 일반적인 기준(reference) 신호인 26[MHz] TCXO(Temperature Compensated Crystal Oscillator) 등의 주파수를 활용하게 되면 주파수가 낮아 높은 주파수로 올리는 하드웨어의 난이도가 크고, 수정(crystal)을 이중으로 장착하거나 모듈 내 IO(Input Output)를 추가하는 등 하나의 동기화된 mmWave 시스템을 구성하기에는 비효율적인 하드웨어 구성이 된다.
이를 효율적으로 구성하는 방법으로, 기존의 경우 동기 시스템(synchronous system)을 구성할 수 있는 LO 전달 방식인, 바이어스-T(bias-T)를 탑재한 형태의 인터페이스 구성이 존재한다. 그러나, 이는 모듈과 IF 송수신기 사이의 제어 신호를 적합하게 구성하기 어렵다. 모바일 FR2 시스템 내에서는 IF 송수신기에서 RF 안테나 모듈을 제어하는 것이 빔포밍(beamforming)의 필수 요소이기 때문에, 제어 신호의 적절한 구성 역시 매우 중요하다.
또는, 여러 모듈을 확장하는 형태로 구성한 시스템이 가능할 수 있지만, 이는 IF 송수신기 내에서 아주 높은 주파수를 구성해야 하는 등 제약 상황이 존재하므로, FR2 모바일 시스템에 적합하지 않다.
본 발명은 상술한 과제를 해결하기 위한 것으로서, 본 발명의 목적은 서로 다른 이종의 인터페이스인 AC-커플드 인터페이스와 DC-커플드 인터페이스를 활용하여 각각이 서로 다른 주파수를 갖는 다양한 신호들을 효율적으로 송수신할 수 있는 IF 송수신기, RF 모듈 및 이들을 포함하는 전자 장치를 제공하는데 있다.
본 발명의 일 실시예로, 적어도 하나의 프로세서; 상기 적어도 하나의 프로세서로부터 생성된 제1 기저대역 신호로부터 상향 변환된 제1 IF 신호와 LO 신호를 AC-커플드 인터페이스에 기초하여 출력하고, 상기 적어도 하나의 프로세서로부터 생성된 제2 기저대역 신호로부터 상향 변환된 제2 IF 신호와 상기 LO 신호에 기초하여 생성된 제어 신호를 DC-커플드 인터페이스에 기초하여 출력하도록 구성되는 IF 송수신기; 상기 AC-커플드 인터페이스에 기초하여 상기 제1 IF 신호와 상기 LO 신호를 분리하고, 상기 DC-커플드 인터페이스에 기초하여 상기 제2 IF 신호와 상기 제어 신호를 분리하고, 상기 제1 IF 신호 및 상기 제2 IF 신호로부터 각각 제1 RF 신호 및 제2 RF 신호를 생성하는 RF 모듈; 및 상기 제1 RF 신호 및 상기 제2 RF 신호를 송수신하는 안테나 어레이를 포함하는 전자 장치이다.
본 발명의 일 실시예로, 제1 채널을 통해 IF 송수신기로부터 제1 IF 신호와 LO 신호를 수신하고, 다이플렉싱에 기초하여 상기 제1 IF 신호와 상기 LO 신호를 분리하는 제1 다이플렉서; 제2 채널을 통해 상기 IF 송수신기로부터 제2 IF 신호와 제어 신호를 수신하고, 다이플렉싱에 기초하여 상기 제2 IF 신호와 상기 제어 신호를 분리하는 제2 다이플렉서; 상기 LO 신호를 AC-커플링하여 제1 AC-커플드 LO 신호 및 제2 AC-커플드 LO 신호를 생성하는 AC-커플드 듀얼 드라이버; 상기 제2 다이플렉서로부터 전달받은 상기 제어 신호를 DC-커플링하는 DC-커플드 드라이버; 및 상기 제1 AC-커플드 LO 신호를 위상 검출용 신호로 하여 PLL 신호를 생성하고, 상기 PLL 신호에 기초하여 상기 제1 IF 신호 및 상기 제2 IF 신호를 각각 상향 변환하여 제1 RF 신호 및 제2 RF 신호를 생성하고, 상기 제2 AC-커플드 LO 신호에 기초하여 상기 제어 신호를 생성하는 신호 처리부를 포함하는 RF 모듈이다.
본 발명의 일 실시예로, PLL 신호에 기초하여 제1 기저대역 신호 및 제2 기저대역 신호를 각각 상향 변환하여 제1 IF 신호 및 제2 IF 신호를 생성하고, 상기 제1 PLL 신호로부터 분주된 LO 신호에 기초하여 제어 신호를 생성하는 신호 처리부; 다이플렉싱에 기초하여 상기 제1 IF 신호와 상기 LO 신호를 결합하는 제1 다이플렉서; 다이플렉싱에 기초하여 상기 제2 IF 신호와 상기 제어 신호를 결합하는 제2 다이플렉서; 및 상기 제어 신호를 DC-커플링하는 DC-커플드 드라이버를 포함하는 IF 송수신기이다.
본 발명에 의하면, 서로 다른 이종의 인터페이스인 AC-커플드 인터페이스와 DC-커플드 인터페이스를 활용하여 각각이 서로 다른 주파수를 갖는 다양한 신호들을 효율적으로 송수신할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 IF 송수신기 및 RF 모듈을 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 IF 송수신기를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 제1 신호 처리부를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 제1 AC-커플드 서브인터페이스를 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 제1 DC-커플드 서브인터페이스를 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 RF 모듈을 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 제2 AC-커플드 서브인터페이스를 도시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 제2 DC-커플드 서브인터페이스를 도시한 것이다.
도 10은 본 발명의 일 실시예에 따른 제2 신호 처리부를 도시한 도면이다.
도 11a 내지 도 11e는 본 발명의 일 실시예에 따른 AC-커플드 인터페이스의 동작을 설명하기 위한 것이다.
도 12a 내지 도 12c는 본 발명의 일 실시예에 따른 DC-커플드 인터페이스의 동작을 설명하기 위한 것이다.
도 13은 본 발명의 일 실시예에 따른 전자 장치가 포함된 무선 통신 시스템을 도시한 것이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 일 실시예에 따른 전자 장치를 도시한 도면이다.
도 1을 참조하면, 전자 장치(100)는 사용자 기기(User Equipment, UE)로 지칭될 수도 있다. 전자 장치(100)는 프로세서(processor)(110), IF(Intermediate Frequency) 송수신기(120), AC-커플드 인터페이스(Alternating Current-coupled interface)(130), DC-커플드 인터페이스(140)(Direct Current-coupled interface)(140), RF 모듈(Radio Frequency Module)(150) 및 안테나 어레이(160)를 포함한다.
프로세서(110)는 전자 장치(100)와 네트워크를 통해 연결된 다른 전자 장치(예를 들어, 다른 사용자 기기 및 기지국 등)에 송신할 데이터에 기초하여 기저대역(baseband) 신호를 생성하여 IF 송수신기(120)에 제공할 수 있다. 또는, 프로세서(110)는 IF 송수신기(120)로부터 수신된 기저대역 신호로부터 다른 전자 장치가 송신한 데이터를 추출할 수도 있다. 예를 들어, 프로세서(110)는 다른 전자 장치에 송신할 데이터를 변조하고, 변조된 디지털 데이터를 변환하여 기저대역 신호를 출력할 수 있다. 예를 들어, 프로세서(110)는 다른 전자 장치로부터 수신한 기저대역 신호를 변환하여 디지털 데이터를 획득할 수 있다. 프로세서(110)는 모뎀(modem)으로 지칭될 수도 있다.
기저대역 신호는 제1 기저대역 신호(BB_1) 및 제2 기저대역 신호(BB_2)를 포함할 수 있다. 제1 기저대역 신호(BB_1)는 상향 변환(up conversion)을 통해 중간 주파수 대역, 즉 IF 대역과 RF 대역을 거쳐 최종적으로 제1 RF 신호(RF_1)로 변환되며, 제1 RF 신호(RF_1)는 제1 방향으로 편파(polarized)될 수 있다. 예를 들어, 제1 방향은 지면과 수평(horizontal)일 수 있다. 제2 기저대역 신호(BB_2)는 상향 변환을 통해 IF 대역과 RF 대역을 거쳐 최종적으로 제2 RF 신호(RF_2)로 변환되며, 제2 RF 신호(RF_2)는 제2 방향으로 편파될 수 있다. 예를 들어, 제2 방향은 지면과 수직(vertical)일 수 있다.
IF 송수신기(120)는 IFIC(Intermediate Frequency Integrated Circuit)으로 지칭될 수도 있으며, 서로 다른 이종의 인터페이스인 AC-커플드 인터페이스(130)와 DC-커플드 인터페이스(140)를 통해 서로 다른 신호를 송수신한다. 즉, IF 송수신기(120)는 서로 다른 경로를 통해 서로 다른 신호를 RF 모듈(150)과 송수신한다
IF 송수신기(120)는 적어도 하나의 프로세서(110)로부터 생성된 제1 기저대역 신호(BB_1)을 상향 변환하여 제1 IF 신호(IF_1)를 생성하고, 제1 IF 신호(IF_1)와 LO(Local Oscillator) 신호를 AC-커플드 인터페이스(130)에 기초하여 RF 모듈(150)로 출력한다. 제1 IF 신호(IF_1)와 LO 신호(LO)는 다이플렉싱(diplexing)을 통해 결합되어 출력될 수 있다. IF 송수신기(120)는 적어도 하나의 프로세서(110)로부터 생성된 제2 기저대역 신호(BB_2)을 상향 변환하여 제2 IF 신호(IF_2)를 생성하고, LO 신호(LO)에 기초하여 RF 모듈(150)을 제어하기 위한 제어 신호(CD)를 생성한다. IF 송수신기(120)는 생성한 제2 IF 신호(IF_2)와 제어 신호(CD)를 DC-커플드 인터페이스(140)에 기초하여 RF 모듈(150)로 출력한다.
일 실시예에 따르면, IF 송수신기(120)는 RF 모듈(150)로부터 제1 IF 신호(IF_1)를 AC-커플드 인터페이스(130)를 통해 수신하고, 제2 IF 신호(IF_2)와 제어 신호(CD)를 DC-커플드 인터페이스(140)를 통해 수신하고, 제1 IF 신호(IF_1) 및 제2 IF 신호(IF_2)로부터 각각 제1 기저대역 신호(BB_1) 및 제2 기저대역 신호(BB_2)를 추출할 수 있다.
AC-커플드 인터페이스(130)는 IF 송수신기(120)와 RF 모듈(150) 사이에 구비되어 제1 경로를 형성한다. AC-커플드 인터페이스(130)는 IF 송수신기(120)와 RF 모듈(150) 간에 제1 IF 신호(IF_1)를 송수신하고, 또는 LO 신호(LO)를 RF 모듈(150)로 송신한다.
AC-커플드 인터페이스(130)를 통해 송수신되는 LO 신호(LO)는 특히 AC-커플링(AC-coupling)될 수 있다.
DC-커플드 인터페이스(140)는 IF 송수신기(120)와 RF 모듈(150) 사이에 구비되어 제2 경로를 형성한다. DC-커플드 인터페이스(140)는 IF 송수신기(120)와 RF 모듈(150) 간에 제2 IF 신호(IF_2)와 제어 신호(CD)를 송수신한다.
DC-커플드 인터페이스(140)를 통해 송수신되는 제어 신호(CD)는 특히 DC-커플링될 수 있다.
RF 모듈(150)은 RF 송수신기(RF Transceiver) 또는 PA(Phased Array)로 지칭될 수도 있으며, 서로 다른 이종의 인터페이스인 AC-커플드 인터페이스(130)와 DC-커플드 인터페이스(140)를 통해 서로 다른 신호를 송수신한다.
RF 모듈(150)은 AC-커플드 인터페이스(130)에 기초하여 IF 송수신기(120)로부터 수신한 제1 IF 신호(IF_1)와 LO 신호(LO)를 분리하고, DC-커플드 인터페이스(140)에 기초하여 제2 IF 신호(IF_2)와 제어 신호(CD)를 분리한다. 이후, RF 모듈(150)은 분리한 제1 IF 신호(IF_1) 및 제2 IF 신호(IF_2)에 기초하여 제1 RF 신호(RF_1) 및 제2 RF 신호(RF_2)를 생성하고, 생성한 제1 RF 신호(RF_1) 및 제2 RF 신호(RF_2)를 안테나 어레이(160)에 전달한다.
일 실시예에 따르면, RF 모듈(150)은 제1 RF 신호(RF_1) 및 제2 RF 신호(RF_2)를 수신하고, 제1 IF 신호(IF_1)를 AC-커플드 인터페이스(130)를 통해 IF 송수신기(120)로 전송하고, 제2 IF 신호(IF_2)와 제어 신호(CD)를 DC-커플드 인터페이스(140)를 통해 IF 송수신기(12)로 전송할 수 있다.
안테나 어레이(160)는 RF 모듈(150)로부터 생성된 제1 RF 신호(RF_1)와 제2 RF 신호(RF_2)를 매체를 통해 다른 전자 장치에 전송하거나, 다른 전자 장치로부터 RF 신호를 수신한다. 안테나 어레이(160)는 제1 방향으로 편파된 신호를 송수신할 수 있도록 구성된 복수의 안테나 요소를 포함할 수 있고, 제2 방향으로 편파된 신호를 송수신할 수 있도록 구성된 복수의 안테나 요소를 포함할 수도 있다. 안테나 어레이(160)는 빔포밍(beamforming) 및 MIMO(Multiple-Input and Multiple-Output) 등의 기술들을 지원하도록 구성될 수 있다.
상술한 본 발명의 일 실시예에 따른 전자 장치(100)는 서로 다른 이종의 인터페이스인 AC-커플드 인터페이스(130)와 DC-커플드 인터페이스(140)를 활용하여 각각이 서로 다른 주파수와 특성을 갖는 다양한 신호들을 송수신할 수 있다. 특히, 클록 신호인 LO 신호(LO)를 AC-커플링으로 송신하고, DC 성분을 주요하게 갖는 제어 신호(CD)를 DC-커플링으로 송신하므로 왜곡 없이 서로 다른 특성을 갖는 신호들을 송수신할 수 있다.
도 2는 본 발명의 일 실시예에 따른 IF 송수신기 및 RF 모듈을 도시한 도면이다.
도 2를 참조하면, IF 송수신기(120)는 제1 신호 처리부(121), 제1 AC-커플드 서브인터페이스(131) 및 제1 DC-커플드 서브인터페이스(141)를 포함한다.
제1 신호 처리부(121)는 제1 기저대역 신호(BB_1) 및 상기 제2 기저대역 신호(BB_2)를 처리하여 제1 IF 신호(IF_1), 제2 IF 신호(IF_2), LO 신호(LO) 및 제어 신호(CD)를 생성하도록 구성될 수 있다. 예를 들어, 제1 신호 처리부(121)는 제1 IF 신호(IF_1)와 제2 IF 신호(IF_2)를 생성하기 위해 상향 변환 동작을 수행하거나, LO 신호(LO)를 생성하기 위해 발진이나 분주 동작을 수행하거나, 제어 신호(CD)를 생성하기 위해 분주 동작을 수행할 수 있다.
제1 AC-커플드 서브인터페이스(131)는 상술한 AC-커플드 인터페이스(130)에 포함된다. 제1 AC-커플드 서브인터페이스(131)는 제1 신호 처리부(121)로부터 전달받은 제1 IF 신호(IF_1)와 LO 신호(LO)를 다이플렉싱하여 결합하고, 결합한 신호를 제1-1 포트(P1-1)를 통해 제1 채널(CH1)로 출력한다.
일 실시예에 따르면, 제1 AC-커플드 서브인터페이스(131)는 제1 채널(CH1)을 통해 제1 IF 신호(IF_1)를 수신한 경우 다이플렉싱하여 분리하고, 분리한 신호를 제1 신호 처리부(121)로 전달할 수 있다.
제1 DC-커플드 서브인터페이스(141)는 상술한 DC-커플드 인터페이스(140)에 포함된다. 제1 DC-커플드 서브인터페이스(141)는 제1 신호 처리부(121)로부터 전달받은 제2 IF 신호(IF_2)와 제어 신호(CD)를 다이플렉싱하여 결합하고, 결합한 신호를 제1-2 포트(P1-2)를 통해 제2 채널(CH2)로 출력한다.
일 실시예에 따르면, 제1 DC-커플드 서브인터페이스(141)는 제1 채널(CH2)을 통해 제2 IF 신호(IF_2) 및 제어 신호(CD)를 수신한 경우 다이플렉싱하여 분리하고, 분리한 신호를 제1 신호 처리부(121)로 전달할 수 있다.
제1 채널(CH1) 및 제2 채널(CH2)은 IF 송수신기(120)와 RF 모듈(150) 사이에 구비되어 IF 송수신기(120)와 RF 모듈(150)을 연결하며, 다이플렉싱에 따라 결합된 신호를 송수신하는 경로에 대응된다. 제1 채널(CH1)은 AC-커플드 인터페이스(130)에 포함되고, 제2 채널(CH2)은 DC-커플드 인터페이스(140)에 포함된다. 예를 들어, 제1 채널(CH1) 및 제2 채널(CH2)은 동축 케이블(Coaxial cable)을 포함한 형태의 PCB(Printed Circuit Board)나 FPCB(Flexible Printed Circuit Board)일 수 있다.
일 실시예에 따르면, 제1 채널(CH1)은 상술한 제1 방향으로 편파되는 신호를 송수신하는 경로에 대응되고, 제2 채널(CH2)은 상술한 제2 방향으로 편파되는 신호를 송수신하는 경로에 대응될 수 있다.
RF 모듈(150)은 제1 채널(CH1) 및 제2 채널(CH2)을 통해 IF 송수신기(120)와 연결되며, 제2 AC-커플드 서브인터페이스(134), 제2 DC-커플드 서브인터페이스(144) 및 제2 신호 처리부(151)를 포함한다.
제2 AC-커플드 서브인터페이스(134)는 AC-커플드 인터페이스(130)에 포함된다. 제2 AC-커플드 서브인터페이스는 제1 채널(CH1)로부터 제2-1 포트(P2-1)를 통해 제1 IF 신호(IF_1)와 LO 신호(LO)를 수신하고, 다이플렉싱에 기초하여 제1 IF 신호(IF_1)와 LO 신호(LO)를 분리한다. 이후, 제2 AC-커플드 서브인터페이스는 LO 신호(LO)로부터 AC-커플링에 기초하여 제1 AC-커플드 LO 신호(CLO_1) 및 제2 AC-커플드 LO 신호(CLO_2)를 분리한다.
분리된 제1 AC-커플드 LO 신호(CLO_1) 및 제2 AC-커플드 LO 신호(CLO_2)는 LO 신호(LO)와 동일한 주파수 대역을 가지는 클록 신호이나, AC-커플링에 따라 제거되는 노이즈의 정도가 상이할 수 있다. 예를 들어, 제1 AC-커플드 LO 신호(CLO_1)는 클린 클록(clean clock) 신호이고, 제2 AC-커플드 LO 신호(CLO_2)는 클린 클록 신호 보다 노이즈가 상대적으로 많은 더티 클록(dirty clock) 신호에 대응될 수 있다. 분리된 제1 AC-커플드 LO 신호(CLO_1) 및 제2 AC-커플드 LO 신호(CLO_2)는 후술할 바와 같이 서로 다른 신호를 생성하는데 사용될 수 있다. 즉, 제2 AC-커플드 서브인터페이스(134)는 LO 신호(LO)를 용도에 따라 AC-커플링하며, 특히 더티 클록 신호를 AC-커플링하는 커플링 회로의 설계에 이점을 가질 수 있다.
또한, IF 송수신기(120) 및 RF 모듈(150)은 LO 신호(LO), 제1 AC-커플드 LO 신호(CLO_1) 및 제2 AC-커플드 LO 신호(CLO_2)는 동일한 주파수 대역을 가지는 것에 기초하여 서로 동기화될 수 있으므로 전자 장치는 동기 시스템으로 구현될 수 있다.
일 실시예에 따르면, 제2 AC-커플드 서브인터페이스(134)는 제1 IF 신호(IF_1)를 수신하면, 제1 채널(CH1)을 통해 IF 송수신기(120)에 전달할 수 있다.
제2 DC-커플드 서브인터페이스(144)는 DC-커플드 인터페이스(140)에 포함된다. 제2 DC-커플드 서브인터페이스(144)는 제2 채널(CH2)로부터 제2-2 포트(P2-2)를 통해 제2 IF 신호(IF_2)와 제어 신호(CD)를 수신하고 다이플렉싱에 기초하여 제2 IF 신호(IF_2)와 제어 신호(CD)를 분리한다.
일 실시예에 따르면, 제2 DC-커플드 서브인터페이스(144)는 제2 IF 신호(IF_2) 및 제어 신호(CD)를 제2 신호 처리부(151)로부터 수신하면, 제2 채널(CH2)을 통해 IF 송수신기(120)에 전달할 수 있다.
제2 신호 처리부(151)는 제2 AC-커플드 서브인터페이스(134)로부터 분리된 제1 IF 신호(IF_1), 제1 AC-커플드 LO 신호(CLO_1) 및 제2 AC-커플드 LO신호와, 제2 DC-커플드 서브인터페이스(144)로부터 분리된 제2 IF 신호(IF_2) 및 제어 신호(CD)를 처리하여 제1 RF 신호(RF_1) 및 제2 RF 신호(RF_2)를 생성한다.
AC-커플드 인터페이스(130)는 상술한 IF 송수신기(120)에 포함된 제1 AC-커플드 서브인터페이스(131), RF 모듈(150)에 포함된 제2 AC-커플드 서브인터페이스(134), 제1-1 포트(P1-1), 제1 채널(CH1) 및 제2-1 포트(P2-1)를 포함하는 것으로 정의될 수 있다. 이에 따라, 제1 AC-커플드 인터페이스(130)는 제1 IF 신호(IF_1)와 LO 신호(LO)를 결합 또는 분리하여 송수신하고, AC-커플링을 수행할 수 있다.
DC-커플드 인터페이스(140)는 상술한 IF 송수신기(120)에 포함된 제1 DC-커플드 서브인터페이스(141), RF 모듈(150)에 포함된 제2 DC-커플드 서브인터페이스(144), 제1-2 포트(P1-2), 제2 채널(CH2) 및 제2-2 포트(P2-2)를 포함하는 것으로 정의될 수 있다. 이에 따라, 제2 AC-커플드 인터페이스(130)는 제2 IF 신호(IF_2)와 제어 신호(CD)를 결합 또는 분리하여 송수신하고, DC-커플링을 수행할 수 있다.
도 3은 본 발명의 일 실시예에 따른 IF 송수신기를 도시한 도면이다.
도 3을 참조하면, IF 송수신기(120)는 상술한 바와 같이 제1 신호 처리부(121), 제1 신호 처리부(121)와 연결된 제1 AC-커플드 서브인터페이스(131)와 제1 DC-커플드 서브인터페이스(141)를 포함하며, 제1 AC-커플드 서브인터페이스(131)와 제1 DC-커플드 서브인터페이스(141)에 대하여 보다 구체적으로 설명한다.
제1 AC-커플드 서브인터페이스(131)는 LO 드라이버(132) 및 제1-1 다이플렉서(diplexer)(133)를 포함한다.
LO 드라이버(132)는 제1 신호 처리부(121)(보다 구체적으로는 후술할 제1-1 분배기(123))로부터 전달된 LO 신호(LO)를 RF 모듈(150)로 충분히 인가할 수 있도록 적절한 크기로 증폭시킨다.
제1-1 다이플렉서(133)는 제1 신호 처리부(121)로부터 수신한 제1 IF 신호(IF_1) 및 LO 드라이버(132)로부터 수신한 LO 신호(LO)를 다이플렉싱에 기초하여 결합하고, 결합한 신호를 제1-1 포트(P1-1)로 출력한다.
제1 DC-커플드 서브인터페이스(141)는 제1 DC-커플드 드라이버(142) 및 제1-2 다이플렉서(143)를 포함한다.
제1 DC-커플드 드라이버(142)는 제1 제어부(125)로부터 수신된 제어 신호(CD)를 DC-커플링하며, DC-커플링을 수행할 수 있도록 다양하게 구성될 수 있다. 특히, 제1 DC-커플드 드라이버(142)는 DC-커플링을 통해 제어 신호(CD)에 포함된 서로 다른 신호인 쓰기 신호(CD_W)와 읽기 신호(CD_R)를 제1 신호 처리부(121)와 양방향 통신할 수 있도록 구성될 수 있다.
제1-2 다이플렉서(143)는 제1 신호 처리부(121)로부터 수신한 제2 IF 신호(IF_2) 및 제어 신호(CD)를 다이플렉싱에 기초하여 결합하고, 결합한 신호를 제1-2 포트(P1-2)로 출력한다.
일 실시예에서, 제1-1 다이플렉서(133) 및 제1-2 다이플렉서(143)는 LPF에 대한 컷오프(cutoff) 주파수가 서로 동일하도록 구성되고, HPF에 대한 컷오프 주파수가 서로 동일하도록 구성될 수 있다. 컷오프 주파수가 동일하도록 구성되더라도 IF 신호보다 대역이 낮은 LO 신호(LO)와 제어 신호(CD)를 분리할 수 있으며, 설계 복잡도가 감소될 수 있다.
일 실시예에서, 제1-1 다이플렉서(133) 및 제1-2 다이플렉서(143)는 IF 송수신기(120) 내 SoC(System on Chip) 형태로 구현될 수 있다.
일 실시예에서, 제1-1 다이플렉서(133) 및 제1-2 다이플렉서(143)는 전자 장치(100)에 DC 성분을 커플링할 수 있는 DC-커플드 인터페이스(140)가 구비되므로 별도의 DC 포트 없이 구현될 수 있다.
상술한 본 발명의 일 실시예에 따른 IF 송수신기(120)는 서로 다른 경로에 서브인터페이스를 구비하되, 각 서브인터페이스는 송수신하는 신호의 종류에 따라 다이플렉싱을 수행하므로 최소한의 포트만으로도 RF 모듈(150)과 서로 다른 신호를 적절하게 송수신할 수 있다. 특히, RF 모듈(150)이 제어 신호(CD)의 DC 성분을 활용할 수 있도록 제어 신호(CD)가 DC-커플링될 수 있다. 또한, 서로 다른 주파수를 갖는 IF 신호, LO 신호(LO) 및 제어 신호(CD)를 하나의 인터페이스를 통해 송수신할 경우 DC 성분을 갖는 제어 신호(CD)를 추출하기 위해 별도의 DC 포트가 구비되어야 하나, AC-커플드 인터페이스(130)와 별도로 DC-커플드 인터페이스(140)가 구비되므로 별도의 DC 포트가 필요 없다는 이점이 있다.
도 4는 본 발명의 일 실시예에 따른 제1 신호 처리부를 도시한 도면이다.
도 4를 참조하면, IF 송수신기(120)에 포함된 제1 신호 처리부(121)는 제1 PLL(Phased-Lock Loop)(122), 제1-1 믹서(MIX 1-1), 제1-2 믹서(MIX 1-2), 제1-1 분배기(123), 제1-2 분배기(124) 및 제1 제어부(125)를 포함한다.
제1 PLL(122)은 발진 주파수를 갖는 PLL 신호(SPLL)를 생성하고, 생성한 PLL 신호(SPLL)를 제1-1 믹서(MIX 1-1) 및 제1-2 믹서(MIX 1-2)에 전달한다.
제1-1 믹서(MIX 1-1)는 PLL 신호(SPLL)에 기초하여 제1 기저대역 신호(BB_1)를 상향 변환하여 제1 IF 신호(IF_1)를 생성한다. 예를 들어, 제1-1 믹서(MIX 1-1)는 제1 기저대역 신호(BB_1)에 대응되는 기저대역 주파수와 PLL 신호(SPLL)에 대응되는 주파수를 합하고, 합산 주파수에 대응되는 제1 IF 신호(IF_1)를 생성한다.
제1-2 믹서(MIX 1-2)는 PLL 신호(SPLL)에 기초하여 제2 기저대역 신호(BB_2)를 상향 변환하여 제2 IF 신호(IF_2)를 생성한다. 예를 들어, 제1-2 믹서(MIX 1-2)는 제2 기저대역 신호(BB_2)에 대응되는 기저대역 주파수와 PLL 신호(SPLL)에 대응되는 주파수를 합하고, 합산 주파수에 대응되는 제2 IF 신호(IF_2)를 생성한다.
일 실시예에 따르면, 제1-1 믹서(MIX 1-1) 및 제1-2 믹서(MIX 1-2)는 각각 제1 IF 신호(IF_1) 및 제2 IF 신호(IF_2)를 하향 변환하여 제1 기저대역 신호(BB_1) 및 제2 기저대역 신호(BB_2)를 추출할 수도 있다.
제1 IF 신호(IF_1)와 제2 IF 신호(IF_2)는 동일한 주파수 또는 상이한 주파수를 가질 수 있으나, 모두 중간 주파수 대역(예를 들어, 8 내지 12[GHz])에 포함되는 주파수일 수 있다.
제1-1 분배기(123)는 제1 PLL(122)에서 생성된 PLL 신호(SPLL)를 분주하여 LO 신호(LO)를 생성한다. 예를 들어, 제1-1 분배기(123)는 PLL 신호(SPLL)에 대응되는 주파수를 LO 신호(LO)에 대응되는 주파수로 분주하도록 구성될 수 있다.
제1-2 분배기(124)는 제1-1 분배기(123)에서 생성된 LO 신호(LO)를 분주하여 CC(Control Clock) 신호를 생성한다. 예를 들어, 제1-2 분배기(124)는 LO 신호(LO)에 대응되는 주파수를 CC 신호에 대응되는 주파수로 분주하도록 구성될 수 있다.
제1-1 분배기(123) 및 제1-2 분배기(124)에 의해 생성된 LO 신호(LO)와 CC 신호는 모두 클록 신호로서 전자 장치(100)의 동기화에 사용된다. 다만, LO 신호(LO)는 IF 신호를 상향 변환 또는 RF 신호를 하향 변환하기 위하여 적절한 주파수를 가지며, CC 신호는 제1 제어부(125)와 RF 모듈(150)에 포함된 제2 제어부(154)에서 사용될 수 있도록 적절한 주파수를 가진다. 예를 들어, CC 신호의 주파수는 LO 신호(LO)의 주파수 보다 낮을 수 있다.
제1 제어부(125)는 CC 신호에 기초하여 제어 신호(CD)를 생성한다. 예를 들어, 제어 신호(CD)는 디지털 신호일 수 있고 후술할 제2 제어부(154)를 제어하기 위한 쓰기 신호(CD_W)와 제2 제어부(154)로부터 수신하는 읽기 신호(CD_R)를 포함할 수 있다. 제1 제어부(125)는 제어 신호(CD)에 기초하여 IF 송수신기(120)를 제어할 수 있다.
도 5는 본 발명의 일 실시예에 따른 제1 AC-커플드 서브인터페이스를 도시한 도면이다. 상술한 설명과 중복되는 부분에 대한 상세한 설명은 생략한다.
도 5를 참조하면, IF 송수신기(120)에 포함된 제1 AC-커플드 서브인터페이스(131)는 제1 신호 처리부(121)로부터 제1 IF 신호(IF_1)를 송수신하거나 LO 신호(LO)를 수신한다. 제1 AC-커플드 서브인터페이스는 LO 드라이버(132)를 통해 LO 신호(LO)를 RF 모듈(150)에 송신하기 적절한 크기로 증폭시켜 제1-1 다이플렉서(133)로 전달한다.
제1-1 다이플렉서(133)는 제1 신호 처리부(121)로부터 수신한 제1 IF 신호(IF_1)를 HPF(High Pass Filter)에 통과시키고 LO 드라이버(132)로부터 수신한 LO 신호(LO)를 LPF(Low Pass Filter)에 통과시켜 제1 IF 신호(IF_1) 및 LO 신호(LO)를 결합한다. 즉, 제1-1 다이플렉서(133)는 상대적으로 고대역의 제1 IF 신호(IF_1)를 통과시키기 위한 HPF와 상대적으로 저대역의 LO 신호(LO)를 통과시키기 위한 LPF를 포함할 수 있다. 제1-1 다이플렉서(133)는 HPF와 LPF를 통과하여 결합된 제1 IF 신호(IF_1)와 LO 신호(LO)를 제1-1 포트(P1-1)를 통해 출력한다.
도 6은 본 발명의 일 실시예에 따른 제1 DC-커플드 서브인터페이스를 도시한 도면이다. 상술한 설명과 중복되는 부분에 대한 상세한 설명은 생략한다.
도 6을 참조하면, IF 송수신기(120)에 포함된 제1 DC-커플드 서브인터페이스(141)는 제1 신호 처리부(121)로부터 제2 IF 신호(IF_2)를 송수신하거나 제어 신호(CD)를 송수신한다. 제1 DC-커플드 서브인터페이스(141)는 제1 DC-커플드 드라이버(142)를 통해 제어 신호(CD)에 포함된 읽기 신호(CD_R)와 쓰기 신호(CD_W)를 DC-커플링하고, 양방향으로 송수신한다.
일 실시예에 따르면, 제1 DC-커플드 드라이버(142)는 제1-1 인버터(INV 1-1)와 제1-2 인버터(INV 1-2)를 포함할 수 있다. 제1-1 인버터(INV 1-1)는 쓰기 신호(CD_W)를 입력 받아 DC-커플링하여 제1-2 다이플렉서(143)로 출력하고, 제1-2 인버터(INV 1-2)는 제1-2 다이플렉서(143)로부터 LPF를 통과한 제어 신호(CD)를 입력 받아 DC-커플링하여 출력한다.
제1-2 다이플렉서(143)는 제2 IF 신호(IF_2)를 HPF에 통과시키고 제1 DC-커플드 드라이버(142)로부터 전달된 제어 신호(CD)를 LPF에 통과시켜 제2 IF 신호(IF_2) 및 제어 신호(CD)를 결합한다. 제1-2 다이플렉서(143)도 제1-1 다이플렉서(133)와 마찬가지로 HPF와 LPF를 포함할 수 있다. 제1-2 다이플렉서(143)는 HPF와 LPF를 통과하여 결합된 제2 IF 신호(IF_2)와 제어 신호(CD)를 제1-2 포트(P1-2)를 통해 출력한다.
일 실시예에서, 상술한 제1-1 다이플렉서(133) 및 제1-2 다이플렉서(143)에 포함된 HPF는 고대역의 IF 신호를 필터링하기 위하여 구성될 수 있으며, 예를 들어 C-L-C 구조로 구현될 수 있다.
일 실시예에서, 제1-1 다이플렉서(133) 및 제1-2 다이플렉서(143)에 포함된 LPF는 저대역의 LO 신호(LO)와 제어 신호(CD)를 필터링하기 위하여 구성될 수 있으며, 예를 들어 L-C-L 구조로 구현될 수 있다.
도 7은 본 발명의 일 실시예에 따른 RF 모듈을 도시한 도면이다.
도 7을 참조하면, RF 모듈(150)은 상술한 바와 같이 제2 AC-커플드 서브인터페이스(134), 제2 DC-커플드 서브인터페이스(144) 및 제2 신호 처리부(151)를 포함하며, 제2 AC-커플드 서브인터페이스(134)와 제2 DC-커플드 서브인터페이스(144)에 대하여 보다 구체적으로 설명한다.
제2 AC-커플드 서브인터페이스(134)는 제2-1 다이플렉서(135) 및 AC-커플드 듀얼 드라이버(136)를 포함한다.
제2-1 다이플렉서(135)는 제2-1 포트(P2-1)로부터 수신한 결합 신호를 다이플렉싱하여 제1 IF 신호(IF_1) 및 LO 신호(LO)로 분리하고, 제1 IF 신호(IF_1)를 제2 신호 처리부(151)로 출력하고, LO 신호(LO)를 AC-커플드 듀얼 드라이버(136)로 출력한다.
AC-커플드 듀얼 드라이버(136)는 제1 AC-커플드 드라이버(137) 및 제2 AC-커플드 드라이버(138)를 포함한다. 제1 AC-커플드 드라이버(137)는 LO 신호(LO)를 AC-커플링하여 제1 AC-커플드 LO 신호(CLO_1)를 생성하고, 제2 AC-커플드 드라이버(138)는 LO 신호(LO)를 AC-커플링하여 제2 AC-커플드 LO 신호(CLO_2)를 생성한다. AC-커플드 듀얼 드라이버(136)는 생성된 제1 AC-커플드 LO 신호(CLO_1) 및 제2 AC-커플드 LO 신호(CLO_2)를 제2 신호 처리부(151)로 전달한다.
제2 DC-커플드 서브인터페이스(144)는 제2-2 다이플렉서(145) 및 제2 DC-커플드 드라이버(146)를 포함한다.
제2-2 다이플렉서(145)는 제2-2 포트(P2-2)로부터 수신한 결합 신호를 다이플렉싱하여 제2 IF 신호(IF_2) 및 제어 신호(CD)로 분리하고, 제2 IF 신호(IF_2)를 제2 신호 처리부(151)로 전달하고, 제어 신호(CD)를 제2 DC-커플드 드라이버(146)로 전달한다.
제2 DC-커플드 드라이버(146)는 제2-2 다이플렉서(145)로부터 전달받은 제어 신호(CD)를 DC-커플링하며, DC-커플링을 수행할 수 있도록 다양하게 구성될 수 있다. 특히, 제2 DC-커플드 드라이버(146)는 DC-커플링을 통해 제어 신호(CD)에 포함된 서로 다른 신호인 쓰기 신호(CD_W)와 읽기 신호(CD_R)를 제2 신호 처리부(151)와 양방향 통신할 수 있도록 구성될 수 있다.
일 실시예에서, 제2-1 다이플렉서(135) 및 제2-2 다이플렉서(145)는 LPF에 대한 컷오프 주파수가 서로 동일하도록 구성되고, HPF에 대한 컷오프 주파수가 서로 동일하도록 구성될 수 있다. 컷오프 주파수가 동일하도록 구성되더라도 IF 신호보다 대역이 낮은 LO 신호(LO)와 제어 신호(CD)를 분리할 수 있으며, 설계 복잡도가 감소될 수 있다.
일 실시예에서, 제2-1 다이플렉서(135) 및 제2-2 다이플렉서(145)는 IF 송수신기(120) 내 SoC 형태로 구현될 수 있다.
일 실시예에서, 제2-1 다이플렉서(135) 및 제2-2 다이플렉서(145)는 전자 장치(100)에 DC 성분을 커플링할 수 있는 DC-커플드 인터페이스(140)가 구비되므로 별도의 DC 포트 없이 구현될 수 있다.
상술한 본 발명의 일 실시예에 따른 RF 모듈(150)은 서로 다른 경로에 서브인터페이스를 구비하되, 각 서브인터페이스는 송수신하는 신호의 종류에 따라 다이플렉싱을 수행하므로 최소한의 포트만으로도 IF 송수신기(120)와 서로 다른 신호를 적절하게 송수신할 수 있다. 특히, RF 모듈(150)이 제어 신호(CD)의 DC 성분을 활용할 수 있도록 제어 신호(CD)가 DC-커플링될 수 있다. 또한, 제어 신호(CD)와 특성이 다른 LO 신호(LO)를 PLL 신호(SPLL) 생성에 사용할 수 있도록 AC-커플링할 수 있다. 또한, 서로 다른 주파수를 갖는 IF 신호, LO 신호(LO) 및 제어 신호(CD)를 하나의 인터페이스를 통해 송수신할 경우 DC 성분을 갖는 제어 신호(CD)를 추출하기 위해 별도의 DC 포트가 구비되어야 하나, AC-커플드 인터페이스(130)와 별도로 DC-커플드 인터페이스(140)가 구비되므로 별도의 DC 포트가 필요 없다는 이점이 있다.
도 8은 본 발명의 일 실시예에 따른 제2 AC-커플드 서브인터페이스를 도시한 도면이다. 상술한 설명과 중복되는 부분에 대한 상세한 설명은 생략한다.
도 8을 참조하면, RF 모듈(150)에 포함된 제2 AC-커플드 서브인터페이스(134)는 제2-1 포트(P2-1)로부터 IF 송수신기(120)에 의해 결합된 신호를 수신한다.
제2-1 다이플렉서(135)는 제1 IF 신호(IF_1)를 HPF에 통과시키고 LO 신호(LO)를 LPF에 통과시켜 제1 IF 신호(IF_1) 및 LO 신호(LO)를 분리한다. 즉, 제2-1 다이플렉서(135)는 상대적으로 고대역의 제1 IF 신호(IF_1)를 통과시키기 위한 HPF와 상대적으로 저대역의 LO 신호(LO)를 통과시키기 위한 LPF를 포함할 수 있다. 제2-1 다이플렉서(135)는 HPF와 LPF를 통과하여 분리된 제1 IF 신호(IF_1)를 제2 신호 처리부(151)로 전달하고, LO 신호(LO)를 AC-커플드 듀얼 드라이버(136)로 전달한다.
AC-커플드 듀얼 드라이버(136)는 LO 신호(LO)를 전달받아 AC-커플링한다. AC-커플드 듀얼 드라이버(136)는 상술한 바와 같이 제1 AC-커플드 드라이버(137) 및 제2 AC-커플드 드라이버(138)를 포함하여 AC-커플링을 듀얼로 수행한다.
일 실시예에 따르면, 제1 AC-커플드 드라이버(137)는 제1 커패시터(C1), 제1 커패시터(C1)와 연결된 제2-1 인버터(INV 2-1)를 포함하고, 제2-1 인버터(INV 2-1)의 출력과 제1 커패시터(C1)의 일 단에 제1 궤환 저항(Rf1)이 구비된다. 제1 AC-커플드 드라이버(137)는 제1 커패시터(C1)를 통해 LO 신호(LO)의 DC 성분을 필터링하여 제1 AC-커플드 LO 신호(CLO_1)를 출력한다.
일 실시예에 따르면, 제2 AC-커플드 드라이버(138)는 제2 커패시터(C2), 제2 커패시터(C2)와 연결된 제2-2 인버터(INV 2-2)를 포함하고, 제2-2 인버터(INV 2-2)의 출력과 제2 커패시터(C2)의 일 단에 제2 궤환 저항(Rf2)이 구비된다. 제2 AC-커플드 드라이버(138)는 제2 커패시터(C2)를 통해 LO 신호(LO)의 DC 성분을 필터링하여 제2 AC-커플드 LO 신호(CLO_2)를 출력한다.
상술한 실시예들에 따르면, 저역 통과 특성을 갖는 인버터와 결합되므로, AC-커플링은 대역 통과 특성을 가질 수 있게 되므로 LO 신호(LO)의 노이즈가 효과적으로 차단될 수 있다. 또한, 상술한 바와 같이 각 AC-커플드 드라이버는 동일한 주파수 대역을 가지는 클록 신호인 제1 AC-커플드 LO 신호(CLO_1)와 제2 AC-커플드 LO 신호(CLO_2)가 AC-커플링에 따라 제거되는 노이즈의 정도가 상이하도록 구성될 수 있다.
도 9는 본 발명의 일 실시예에 따른 제2 DC-커플드 서브인터페이스를 도시한 것이다. 상술한 설명과 중복되는 부분에 대한 상세한 설명은 생략한다.
도 9를 참조하면, RF 모듈(150)에 포함된 제2 DC-커플드 서브인터페이스(144)는 제2-2 포트(P2-2)로부터 IF 송수신기(120)에 의해 결합된 신호를 수신한다.
제2-2 다이플렉서(145)는 제2 IF 신호(IF_2)를 HPF에 통과시키고 제어 신호(CD)를 LPF에 통과시켜 제2 IF 신호(IF_2) 및 제어 신호(CD)를 분리한다. 즉, 제2-2 다이플렉서(145)는 상대적으로 고대역의 제2 IF 신호(IF_2)를 통과시키기 위한 HPF와 상대적으로 저대역의 제어 신호(CD)를 통과시키기 위한 LPF를 포함할 수 있다. 제2-2 다이플렉서(145)는 HPF와 LPF를 통과하여 분리된 제2 IF 신호(IF_2)를 제2 신호 처리부(151)로 전달하고, 제어 신호(CD)를 제2 DC-커플드 드라이버(146)로 전달한다.
제2 DC-커플드 드라이버(146)는 제어 신호(CD)에 포함된 읽기 신호(CD_R)와 쓰기 신호(CD_W)를 DC-커플링하고, 양방향으로 송수신한다.
일 실시예에 따르면, 제2 DC-커플드 드라이버(146)는 제3-1 인버터(INV 3-1)와 제3-2 인버터(INV 3-2)를 포함할 수 있다. 제3-1 인버터(INV 3-1)는 쓰기 신호(CD_W)를 입력 받아 DC-커플링하여 제2-2 다이플렉서(145)로 출력하고, 제2-2 인버터(INV 2-2)는 제2-2 다이플렉서(145)로부터 LPF를 통과한 제어 신호(CD)를 입력 받아 DC-커플링하여 출력한다.
도 10은 본 발명의 일 실시예에 따른 제2 신호 처리부를 도시한 도면이다.
도 10을 참조하면, RF 모듈(150)에 포함된 제2 신호 처리부(151)는 제2 PLL(152), 제2-1 믹서(MIX 2-1), 제2-2 믹서(MIX 2-2), 제2 분배기(153) 및 제2 제어부(154)를 포함한다.
제2 PLL(152)은 제1 AC-커플드 LO 신호(CLO_1)에 기초하여 발진 주파수를 갖는 PLL 신호(SPLL)를 생성하고, 생성한 PLL 신호(SPLL)를 제2-1 믹서(MIX 2-1) 및 제2-2 믹서(MIX 2-2)에 전달한다. 예를 들어, 제2 PLL(152)은 제1 AC-커플드 LO 신호(CLO_1)를 위상 검출용 신호로 하여 PLL 신호(SPLL)를 생성할 수 있다.
제2-1 믹서(MIX 2-1)는 PLL 신호(SPLL)에 기초하여 제1 IF 신호(IF_1)를 상향 변환하여 제1 RF 신호(RF_1)를 생성한다. 예를 들어, 제2-1 믹서(MIX 2-1)는 제1 IF 신호(IF_1)에 대응되는 중간대역 주파수와 PLL 신호(SPLL)에 대응되는 주파수를 합하고, 합산 주파수에 대응되는 제1 RF 신호(RF_1)를 생성한다.
제2-2 믹서(MIX 2-2)는 PLL 신호(SPLL)에 기초하여 제2 IF 신호(IF_2)를 상향 변환하여 제2 RF 신호(RF_2)를 생성한다. 예를 들어, 제2-2 믹서(MIX 2-2)는 제2 IF 신호(IF_2)에 대응되는 중간대역 주파수와 PLL 신호(SPLL)에 대응되는 주파수를 합하고, 합산 주파수에 대응되는 제2 RF 신호(RF_2)를 생성한다.
일 실시예에 따르면, 제2-1 믹서(MIX 2-1) 및 제2-2 믹서(MIX 2-2)는 각각 제1 RF 신호(IF_1) 및 제2 RF 신호(RF_2)를 하향 변환하여 제1 IF 신호(IF_1) 및 제2 IF 신호(IF_2)를 추출할 수도 있다.
제1 RF 신호(RF_1)와 제2 RF 신호(RF_2)는 동일한 주파수 또는 상이한 주파수를 가질 수 있으나, 모두 mmWave 대역에 포함되는 주파수일 수 있다.
제2 분배기(153)는 제2 AC-커플드 드라이버(138)를 통해 출력된 제2 AC-커플드 LO 신호(CLO_2)를 분주하여 CC 신호를 생성한다. 예를 들어, 제2 분배기(153)는 제2 AC-커플드 LO 신호(CLO_2)에 대응되는 주파수를 CC 신호에 대응되는 주파수로 분주하도록 구성될 수 있다.
제2 제어부(154)는 CC 신호에 기초하여 제어 신호(CD)를 생성한다. 예를 들어, 제어 신호(CD)는 디지털 신호일 수 있고 제1 제어부(125)를 제어하기 위한 쓰기 신호(CD_W)와 제1 제어부(125)로부터 수신하는 읽기 신호(CD_R)를 포함할 수 있다. 제2 제어부(154)는 제어 신호(CD)에 기초하여 RF 모듈(150)을 제어할 수 있다.
도 11a 내지 도 11e는 본 발명의 일 실시예에 따른 AC-커플드 인터페이스의 동작을 설명하기 위한 것이다. AC-커플드 인터페이스(130)의 동작은 상술한 본 발명의 다양한 실시예들에 따른 전자 장치(100)에 의해 수행되는 것으로도 이해될 수 있을 것이다. 도 11a 내지 도 11e에서 편의를 위해 각 신호의 주파수를 설명하나, 이는 예시적인 것에 불과한 것임은 당연하다.
도 11a를 참조하면, AC-커플드 인터페이스(130)의 입력단, 즉 제1 AC-커플드 서브인터페이스(131)로 제1 IF 신호(IF_1) 및 LO 신호(LO)가 입력된다. 제1 IF 신호(IF_1)는 제1 기저대역 신호(BB_1)로부터 상향 변환된 신호로 fIF1 주파수를 가지며, LO 신호(LO)는 fLO 주파수를 갖는다. fIF1는 fLO 보다 상대적으로 높은 주파수일 수 있다. 예를 들어, fIF1는 8 내지 12[GHz] 대역이고, fLO는 480 내지 640[MHz] 대역일 수 있다.
입력된 제1 IF 신호(IF_1)는 도 11b와 같이 HPF에 의해 필터링된다. HPF는 제1 IF 신호(IF_1)를 필터링하기 위해 fIF1 보다 작은 fC1을 컷오프 주파수로 갖도록 구성될 수 있다.
입력된 LO 신호(LO)는 도 11c와 같이 LPF에 의해 필터링된다. LPF는 LO 신호(LO)를 필터링하기 fLO 위해 보다 큰 fC2을 컷오프 주파수로 갖도록 구성될 수 있다.
이후, 제1 IF 신호(IF_1)와 LO 신호(LO)는 HPF와 LPF에 의해 결합되어 전송 및 분리되고, AC-커플링된다. LO 신호(LO)는 AC-커플링에 의해 제1 AC-커플드 LO 신호(CLO_1)와 제2 AC-커플드 LO 신호(CLO_2)로 분기된다.
도 11d를 참조하면, 제1 AC-커플드 LO 신호(CLO_1)는 제1 AC-커플드 드라이버(137)에 포함된 제1 커패시터(C1)에 의해 필터링되며, 클린 클록을 가질 수 있다. 제1 AC-커플드 드라이버(137)는 fC3을 컷오프 주파수로 갖도록 구성될 수 있다.
도 11e를 참조하면, 제2 AC-커플드 LO 신호(CLO_2)는 제2 AC-커플드 드라이버(138)에 포함된 제2 커패시터(C2)에 의해 필터링되며, 더티 클록을 가질 수 있다. 제2 AC-커플드 드라이버(138)는 fC3을 컷오프 주파수로 갖도록 구성될 수 있다. 상술한 바와 같이, 제1 AC-커플드 LO 신호(CLO_1)와 제2 AC-커플드 LO 신호(CLO_2)는 LO 신호(LO)와 동일한 주파수(예를 들어, 480 내지 640[MHz] 대역)을 가질 수 있으나, 단지 클록 신호의 노이즈에서 차이가 있을 뿐이다. 제2 AC-커플드 LO 신호(CLO_2)는 도 11e와 같이 이후에 제어 신호(CD)가 결합될 수 있다.
도 12a 내지 도 12c는 본 발명의 일 실시예에 따른 DC-커플드 인터페이스의 동작을 설명하기 위한 것이다. DC-커플드 인터페이스(140)의 동작은 상술한 본 발명의 다양한 실시예들에 따른 전자 장치(100)에 의해 수행되는 것으로도 이해될 수 있을 것이다. 도 12a 내지 도 12c에서 편의를 위해 각 신호의 주파수를 설명하나, 이는 예시적인 것에 불과한 것임은 당연하다.
도 12a를 참조하면, DC-커플드 인터페이스(140)의 입력단, 즉 제1 DC-커플드 서브인터페이스(141)로 제2 IF 신호(IF_2) 및 제어 신호(CD)가 입력된다. 제2 IF 신호(IF_2)는 제2 기저대역 신호(BB_2)로부터 상향 변환된 신호로 fIF2 주파수를 가지며, 제어 신호(CD)는 fCON 주파수를 갖는다. fIF2는 fCON 보다 상대적으로 높은 주파수일 수 있다. 예를 들어, fIF2는 8 내지 12[GHz] 대역이고, fCON은 120 내지 160[MHz] 대역일 수 있다.
입력된 제2 IF 신호(IF_2)는 도 12b와 같이 HPF에 의해 필터링된다. HPF는 제1 IF 신호(IF_1)를 필터링하기 위해 fIF2 보다 작은 fC1을 컷오프 주파수로 갖도록 구성될 수 있다. 제1 IF 신호(IF_1)와 제2 IF 신호(IF_2)를 필터링하기 위해 각 서브인터페이스에 포함되는 HPF는 모두 동일한 컷오프 주파수를 갖도록 구성될 수 있다.
입력된 제어 신호(CD)는 도 12c와 같이 LPF에 의해 필터링된다. LPF는 제어 신호(CD)를 필터링하기 fCON 위해 보다 큰 fC2을 컷오프 주파수로 갖도록 구성될 수 있다. LO 신호(LO)와 제어 신호(CD)를 필터링하기 위해 각 서브인터페이스에 포함되는 LPF는 모두 동일한 컷오프 주파수를 갖도록 구성될 수 있다.
도 13은 본 발명의 일 실시예에 따른 전자 장치가 포함된 무선 통신 시스템을 도시한 것이다.
도 13을 참조하면, 무선 통신 시스템은 예를 들어 5G(5th generation wireless) 시스템, LTE(Long Term Evolution) 시스템, LTE-Advanced 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템 등과 같은 셀룰러 네트워크(cellular network)를 이용하는 무선 통신 시스템일 수도 있고, WLAN(Wireless Local Area Network) 시스템 또는 다른 임의의 무선 통신 시스템일 수도 있으나 이에 제한되는 것은 아니다.
기지국(10)은 일반적으로 사용자 기기 및/또는 다른 기지국(10)과 통신하는 고정된 지점(fixed station)을 지칭할 수 있고, 사용자 기기 및/또는 타 기지국(10)과 통신함으로써 데이터 및 제어정보를 교환할 수 있다. 예를 들면, 기지국(10)은 Node B, eNB(evolved-Node B), 섹터(Sector), 싸이트(Site), BTS(Base Transceiver System), AP(Access Pint), 릴레이 노드(Relay Node), RRH(Remote Radio Head), RU(Radio Unit), 스몰 셀(small cell) 등으로 지칭될 수도 있다. 본 발명에서, 기지국(10) 또는 셀은 CDMA에서의 BSC(Base Station Controller), WCDMA의 Node-B, LTE에서의 eNB 또는 섹터(싸이트) 등이 커버하는 일부 영역 또는 기능을 나타내는 포괄적인 의미로 해석될 수 있고, 메가셀, 매크로셀, 마이크로셀, 피코셀, 펨토셀 및 릴레이 노드, RRH, RU, 스몰 셀 통신범위 등 다양한 커버리지 영역을 모두 포괄할 수 있다.
전자 장치(100)는 사용자 기기(User Equipment, UE)로 지칭될 수 있고, 고정되거나 이동성을 가질 수 있다. 전자 장치(100)는 기지국(10)과 통신하여 데이터 및/또는 제어정보를 송수신할 수 있는 임의의 기기들을 지칭할 수 있다. 예를 들면, 전자 장치(100)는 단말 기기(terminal equipment), MS(Mobile Station), MT(Mobile Terminal), UT(User Terminal), SS(Subscribe Station), 무선 장치(wireless device), 휴대 장치(handheld device) 등으로 지칭될 수도 있다.
일 실시예에서, 전자 장치(100)는 상술한 프로세서(110), IF 송수신기(120) 및 RF 모듈(150a, 150b, 150c, 150d)을 포함하되, RF 모듈(150a, 150b, 150c, 150d)은 복수 개가 구비될 수 있다. 복수의 RF 모듈(150a, 150b, 150c, 150d)은 전자 장치(100) 내에서 다양하게 배치될 수 있으며, 배치 방식은 도시된 바로 한정되는 것은 아닐 것이다. 예를 들어, 복수의 RF 모듈(150a, 150b, 150c, 150d)은 4개가 구비될 경우 도시된 바와 같이 전자 장치(100)의 각 에지에 구비될 수 있다. 복수의 RF 모듈(150a, 150b, 150c, 150d)은 각각이 미리 정해진 방향으로 편파된 신호를 송수신하도록 구성될 수 있고, 또는 각각이 둘 이상의 상이한 방향들로 편파된 신호를 송수신하도록 구성될 수도 있다.
IF 송수신기(120)는 복수의 RF 모듈(150a, 150b, 150c, 150d) 각각과 상술한 바와 같이 AC-커플드 인터페이스(130)와 DC-커플드 인터페이스(140)를 통해 서로 연결되므로 듀얼 경로를 형성할 수 있다. 따라서, IF 송수신기(120)는 각각의 RF 모듈(150a, 150b, 150c, 150d)과 서로 다른 경로를 통해 서로 다른 결합 신호(제1 IF 신호(IF_1)와 LO 신호(LO)가 결합된 신호 및 제2 IF 신호(IF_2)와 제어 신호(CD)가 결합된 신호)를 송수신할 수 있다.
상술한 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술한 실시 예들 이외에도, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술한 실시 예들에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100: 전자 장치
110: 프로세서
120: IF 송수신기
130: AC-커플드 인터페이스
140: DC-커플드 인터페이스
150: RF 모듈
160: 안테나 어레이

Claims (20)

  1. 적어도 하나의 프로세서;
    상기 적어도 하나의 프로세서로부터 생성된 제1 기저대역 신호로부터 상향 변환된 제1 IF 신호와 LO 신호를 AC-커플드 인터페이스에 기초하여 출력하고, 상기 적어도 하나의 프로세서로부터 생성된 제2 기저대역 신호로부터 상향 변환된 제2 IF 신호와 상기 LO 신호에 기초하여 생성된 제어 신호를 DC-커플드 인터페이스에 기초하여 출력하도록 구성되는 IF 송수신기;
    상기 AC-커플드 인터페이스에 기초하여 상기 제1 IF 신호와 상기 LO 신호를 분리하고, 상기 DC-커플드 인터페이스에 기초하여 상기 제2 IF 신호와 상기 제어 신호를 분리하고, 상기 제1 IF 신호 및 상기 제2 IF 신호로부터 각각 제1 RF 신호 및 제2 RF 신호를 생성하는 RF 모듈; 및
    상기 제1 RF 신호 및 상기 제2 RF 신호를 송수신하는 안테나 어레이를 포함하는 전자 장치.
  2. 제1항에 있어서,
    상기 IF 송수신기는:
    상기 제1 기저대역 신호 및 상기 제2 기저대역 신호를 처리하여 상기 제1 IF 신호, 상기 제2 IF 신호, 상기 LO 신호 및 상기 제어 신호를 생성하는 제1 신호 처리부;
    상기 AC-커플드 인터페이스에 포함되고, 상기 제1 IF 신호와 상기 LO 신호를 다이플렉싱하여 제1 채널로 출력하는 제1 AC-커플드 서브인터페이스; 및
    상기 DC-커플드 인터페이스에 포함되고, 상기 제2 IF 신호와 상기 제어 신호를 다이플렉싱하여 제2 채널로 출력하는 제1 DC-커플드 서브인터페이스를 포함하는 전자 장치.
  3. 제2항에 있어서,
    상기 RF 모듈은:
    상기 AC-커플드 인터페이스에 포함되고, 상기 제1 채널로부터 상기 제1 IF 신호와 상기 LO 신호를 수신하고, 다이플렉싱에 기초하여 상기 제1 IF 신호와 상기 LO 신호를 분리하고, 상기 LO 신호로부터 AC-커플링에 기초하여 제1 AC-커플드 LO 신호 및 제2 AC-커플드 LO 신호를 분리하는 제2 AC-커플드 서브인터페이스;
    상기 DC-커플드 인터페이스에 포함되고, 상기 제2 채널로부터 상기 제2 IF 신호와 상기 제어 신호를 수신하고 다이플렉싱에 기초하여 상기 제2 IF 신호와 상기 제어 신호를 분리하는 제2 DC-커플드 서브인터페이스; 및
    상기 제1 IF 신호, 제2 IF 신호, 상기 제1 AC-커플드 LO 신호, 상기 제2 AC-커플드 LO 신호 및 상기 제어 신호를 처리하여 상기 제1 RF 신호 및 제2 RF 신호를 생성하는 제2 신호 처리부를 포함하는 전자 장치.
  4. 제3항에 있어서,
    상기 제1 신호 처리부는:
    PLL 신호를 생성하는 제1 PLL;
    상기 PLL 신호에 기초하여 상기 제1 기저대역 신호를 상향 변환하여 상기 제1 IF 신호를 생성하는 제1-1 믹서;
    상기 PLL 신호에 기초하여 상기 제2 기저대역 신호를 상향 변환하여 상기 제2 IF 신호를 생성하는 제1-2 믹서;
    상기 PLL 신호를 분주하여 상기 LO 신호를 생성하는 제1-1 분배기;
    상기 LO 신호를 분주하여 CC 신호를 생성하는 제1-2 분배기; 및
    상기 CC 신호에 기초하여 상기 제어 신호를 생성하는 제1 제어부를 포함하는 전자 장치.
  5. 제4항에 있어서,
    상기 제1 AC-커플드 서브인터페이스는:
    상기 제1-1 분배기로부터 전달된 상기 LO 신호를 증폭시키는 LO 드라이버; 및
    상기 제1 IF 신호를 HPF에 통과시키고 상기 LO 신호를 LPF에 통과시켜 상기 제1 IF 신호 및 상기 LO 신호를 결합하는 제1-1 다이플렉서를 포함하는 전자 장치.
  6. 제4항에 있어서,
    상기 제1 DC-커플드 서브인터페이스는:
    상기 제1 제어부로부터 수신된 상기 제어 신호를 DC-커플링하는 제1 DC-커플드 드라이버; 및
    상기 제2 IF 신호를 HPF에 통과시키고 상기 제1 DC-커플드 드라이버로부터 전달된 상기 제어 신호를 LPF에 통과시켜 상기 제2 IF 신호 및 상기 제어 신호를 결합하는 제1-2 다이플렉서를 포함하는 전자 장치.
  7. 제3항에 있어서,
    상기 제2 AC-커플드 서브인터페이스는:
    상기 제1 IF 신호를 HPF에 통과시키고 상기 LO 신호를 LPF에 통과시켜 상기 제1 IF 신호 및 상기 LO 신호를 분리하는 제2-1 다이플렉서;
    상기 LO 신호를 AC-커플링하여 상기 제1 AC-커플드 LO 신호를 생성하는 제1 AC-커플드 드라이버; 및
    상기 LO 신호를 AC-커플링하여 상기 제2 AC-커플드 LO 신호를 생성하는 제2 AC-커플드 드라이버를 포함하는 전자 장치.
  8. 제7항에 있어서,
    상기 제2 DC-커플드 서브인터페이스는:
    상기 제2 IF 신호를 HPF에 통과시키고 상기 제어 신호를 LPF에 통과시켜 상기 제2 IF 신호 및 상기 제어 신호를 분리하는 제2-2 다이플렉서; 및
    상기 제2-2 다이플렉서로부터 전달받은 상기 제어 신호를 DC-커플링하는 제2 DC-커플드 드라이버를 포함하는 전자 장치.
  9. 제8항에 있어서,
    상기 제2 신호 처리부는:
    상기 제1 AC-커플드 LO 신호에 기초하여 PLL 신호를 생성하는 제2 PLL;
    상기 PLL 신호에 기초하여 상기 제1 IF 신호를 상향 변환하여 상기 제1 RF 신호를 생성하는 제2-1 믹서;
    상기 PLL 신호에 기초하여 상기 제2 IF 신호를 상향 변환하여 상기 제2 RF 신호를 생성하는 제2-2 믹서;
    상기 제2 AC-커플드 LO 신호를 분주하여 CC 신호를 생성하는 제2 분배기; 및
    상기 CC 신호에 기초하여 상기 제어 신호를 생성하는 제2 제어부를 포함하는 전자 장치.
  10. 제8항에 있어서,
    상기 제2-1 다이플렉서 및 상기 제2-2 다이플렉서는 상기 LPF에 대한 컷오프 주파수가 서로 동일하도록 구성되고, 상기 HPF에 대한 컷오프 주파수가 서로 동일하도록 구성되는 전자 장치.
  11. 제2항에 있어서,
    상기 제1 채널 및 상기 제2 채널은 FPCB인 전자 장치.
  12. 제7항에 있어서,
    상기 IF 송수신기 및 상기 RF 모듈은 상기 LO 신호, 상기 제1 AC-커플드 LO 신호 및 상기 제2 AC-커플드 LO 신호가 동일한 주파수 대역을 가지는 것에 기초하여 서로 동기화되는 전자 장치.
  13. 제1 채널을 통해 IF 송수신기로부터 제1 IF 신호와 LO 신호를 수신하고, 다이플렉싱에 기초하여 상기 제1 IF 신호와 상기 LO 신호를 분리하는 제1 다이플렉서;
    제2 채널을 통해 상기 IF 송수신기로부터 제2 IF 신호와 제어 신호를 수신하고, 다이플렉싱에 기초하여 상기 제2 IF 신호와 상기 제어 신호를 분리하는 제2 다이플렉서;
    상기 LO 신호를 AC-커플링하여 제1 AC-커플드 LO 신호 및 제2 AC-커플드 LO 신호를 생성하는 AC-커플드 듀얼 드라이버;
    상기 제2 다이플렉서로부터 전달받은 상기 제어 신호를 DC-커플링하는 DC-커플드 드라이버; 및
    상기 제1 AC-커플드 LO 신호를 위상 검출용 신호로 하여 PLL 신호를 생성하고, 상기 PLL 신호에 기초하여 상기 제1 IF 신호 및 상기 제2 IF 신호를 각각 상향 변환하여 제1 RF 신호 및 제2 RF 신호를 생성하고, 상기 제2 AC-커플드 LO 신호에 기초하여 상기 제어 신호를 생성하는 신호 처리부를 포함하는 RF 모듈.
  14. 제13항에 있어서,
    상기 신호 처리부는 상기 제2 AC-커플드 LO 신호를 분주하여 CC 신호를 생성하고, 상기 CC 신호에 기초하여 제어 신호를 생성하는 RF 모듈.
  15. 제13항에 있어서,
    상기 DC-커플드 드라이버는 상기 제어 신호에 포함된 쓰기 신호를 전송하거나, 상기 제어 신호에 포함된 읽기 신호를 수신하는 RF 모듈.
  16. 제14항에 있어서,
    상기 신호 처리부는:
    상기 제1 AC-커플드 LO 신호에 기초하여 상기 PLL 신호를 생성하는 PLL;
    상기 PLL 신호에 기초하여 상기 제1 IF 신호를 상향 변환하여 상기 제1 RF 신호를 생성하는 제1 믹서;
    상기 PLL 신호에 기초하여 상기 제2 IF 신호를 상향 변환하여 상기 제2 RF 신호를 생성하는 제2 믹서;
    상기 제2 AC-커플드 LO 신호를 분주하여 상기 CC 신호를 생성하는 분배기; 및
    상기 CC 신호에 기초하여 상기 제어 신호를 생성하는 제어부를 포함하는 RF 모듈.
  17. 제13항에 있어서,
    상기 제1 다이플렉서 및 상기 제2 다이플렉서는 LPF에 대한 컷오프 주파수가 서로 동일하도록 구성되고, HPF에 대한 컷오프 주파수가 서로 동일하도록 구성되는 RF 모듈.
  18. PLL 신호에 기초하여 제1 기저대역 신호 및 제2 기저대역 신호를 각각 상향 변환하여 제1 IF 신호 및 제2 IF 신호를 생성하고, 상기 제1 PLL 신호로부터 분주된 LO 신호에 기초하여 제어 신호를 생성하는 신호 처리부;
    다이플렉싱에 기초하여 상기 제1 IF 신호와 상기 LO 신호를 결합하는 제1 다이플렉서;
    다이플렉싱에 기초하여 상기 제2 IF 신호와 상기 제어 신호를 결합하는 제2 다이플렉서; 및
    상기 제어 신호를 DC-커플링하는 DC-커플드 드라이버를 포함하는 IF 송수신기.
  19. 제18항에 있어서,
    상기 신호 처리부는:
    상기 PLL 신호를 생성하는 PLL;
    상기 PLL 신호에 기초하여 상기 제1 기저대역 신호를 상향 변환하여 상기 제1 IF 신호를 생성하는 제1 믹서;
    상기 PLL 신호에 기초하여 상기 제2 기저대역 신호를 상향 변환하여 상기 제2 IF 신호를 생성하는 제2 믹서;
    상기 PLL 신호를 분주하여 상기 LO 신호를 생성하는 제1 분배기;
    상기 LO 신호를 분주하여 CC 신호를 생성하는 제2 분배기; 및
    상기 CC 신호에 기초하여 상기 제어 신호를 생성하는 제어부를 포함하는 IF 송수신기.
  20. 제18항에 있어서,
    상기 제1 다이플렉서는 제1 포트를 통해 제1 채널로 상기 제1 IF 신호와 상기 LO 신호를 출력하고,
    상기 제2 다이플렉서는 제2 포트를 통해 제2 채널로 상기 제2 IF 신호와 상기 제어 신호를 출력하는 IF 송수신기.
KR1020220060968A 2022-02-21 2022-05-18 If 송수신기, rf 모듈 및 이들을 포함하는 전자 장치 KR20230125702A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW111150132A TW202335446A (zh) 2022-02-21 2022-12-27 中頻收發器、射頻模組及包括其的電子設備
US18/152,360 US20230268939A1 (en) 2022-02-21 2023-01-10 If transceiver, rf module and electronic device including the same
EP23156286.9A EP4231533A1 (en) 2022-02-21 2023-02-13 If transceiver, rf module and electronic device including the same
CN202310172375.5A CN116633385A (zh) 2022-02-21 2023-02-16 If收发器、rf模块和包括其的电子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220021998 2022-02-21
KR1020220021998 2022-02-21

Publications (1)

Publication Number Publication Date
KR20230125702A true KR20230125702A (ko) 2023-08-29

Family

ID=87802597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220060968A KR20230125702A (ko) 2022-02-21 2022-05-18 If 송수신기, rf 모듈 및 이들을 포함하는 전자 장치

Country Status (1)

Country Link
KR (1) KR20230125702A (ko)

Similar Documents

Publication Publication Date Title
USRE49903E1 (en) Radio frequency receiver and receiving method
CN104584443B (zh) 具有超外差式和零中频（zif）拓扑结构的收发机
CN105933029A (zh) 通信收发机
JP3564480B2 (ja) 複数の無線通信端末間で通信を行う無線通信方法及びシステム
JP2008510391A (ja) 無線データ通信装置
KR101528324B1 (ko) 도우너 유니트, 리모트 유니트 및 이를 구비한 이동통신 기지국 시스템
CN101534141A (zh) 一种射频模块的支持多频段共存的方法及装置
US10499352B2 (en) Power amplification module for multiple bands and multiple standards
US9634717B2 (en) Single local oscillator architecture for dual-band microwave/millimeter-wave transceiver
JP2022013725A (ja) 二重接続電力増幅器システム
US20220320712A1 (en) Package Antenna Apparatus and Wireless Communication Apparatus
US20220216980A1 (en) Wireless Transceiver Apparatus Integrated with Common Clock Phase-Locked Loop
US20230387958A1 (en) Multi-antenna transceiver system for multi-band operation
CN103209004A (zh) 一种多时隙收发信机
US8718190B2 (en) Receiver/transmitter capable of simultaneously receiving/transmitting discontinuous frequency signals and method thereof
CN213879818U (zh) 一种支持mimo的5g室分装置
CN205725741U (zh) 通信收发机
US20230238987A1 (en) Radio-frequency circuit and communication apparatus
CN112770333A (zh) 一种5g nr无线分布式移频系统及移频方法
US20230268948A1 (en) Radio Frequency Receiver and Wireless Communication Apparatus
JP3382217B2 (ja) Ｃｄｍａ方式の移動通信基地局システムの無線周波数受信装置
KR20230125702A (ko) If 송수신기, rf 모듈 및 이들을 포함하는 전자 장치
WO2013007213A1 (zh) 多输入多输出信号的传输系统、装置及方法
US20230268939A1 (en) If transceiver, rf module and electronic device including the same
CN113366768B (zh) 双偏振毫米波前端集成电路