KR20230124566A - 촬상 소자 및 촬상 장치 - Google Patents

촬상 소자 및 촬상 장치 Download PDF

Info

Publication number
KR20230124566A
KR20230124566A KR1020237019280A KR20237019280A KR20230124566A KR 20230124566 A KR20230124566 A KR 20230124566A KR 1020237019280 A KR1020237019280 A KR 1020237019280A KR 20237019280 A KR20237019280 A KR 20237019280A KR 20230124566 A KR20230124566 A KR 20230124566A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
unit
pixel
disposed
imaging device
Prior art date
Application number
KR1020237019280A
Other languages
English (en)
Inventor
다츠야 오카와
마사타카 스기모토
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20230124566A publication Critical patent/KR20230124566A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

복수의 반도체 기판이 적층되어 구성되는 촬상 소자를 소형화한다. 촬상 소자는, 화소, 화소 회로, 분리부, 매립 전극 및 접속부를 갖는다. 화소는, 제1 반도체 기판에 배치되어 입사광의 광전 변환을 행하는 광전 변환부, 광전 변환에 의해 생성되는 전하를 보유하는 전하 보유부 및 전하를 광전 변환부로부터 전하 보유부에 전송하는 전하 전송부를 구비한다. 화소 회로는, 제1 반도체 기판의 표면측에 적층되는 제2 반도체 기판에 배치되어 보유된 전하에 기초하여 화상 신호를 생성한다. 분리부는, 화소의 경계에 배치된다. 매립 전극은, 분리부와 겹치는 화소의 경계의 제1 반도체 기판의 표면측에 매립되어서 배치되어 제1 반도체 기판에 접속된다. 접속부는, 매립 전극에 접속된다.

Description

촬상 소자 및 촬상 장치
본 개시는, 촬상 소자 및 촬상 장치에 관한 것이다.
피사체의 촬상을 행하는 촬상 소자에 있어서, 복수의 기판이 적층되어 구성된 촬상 소자가 사용되고 있다. 이 복수의 기판에는, 예를 들어, 광전 변환을 이용해서 피사체로부터의 입사광을 화상 신호로 변환하는 화소가 형성되는 기판과 화소의 제어 신호를 생성하는 회로나 화상 신호를 처리하는 회로가 형성되는 기판이 해당한다. 화소에는, 아날로그의 화상 신호를 취급하는 회로가 배치된다. 한편, 화상 신호를 처리하는 회로에는, 고속으로 동작하는 디지털 회로가 주로 사용된다. 이와 같이, 성격이 다른 회로를 각각 다른 기판에 배치함으로써, 이들 회로에 최적의 프로세스를 적용해서 기판을 제조할 수 있다. 또한, 이들 기판을 적층하기 위해서, 촬상 소자의 면적을 축소하는 것도 가능하게 된다.
예를 들어, 입사광의 광전 변환을 행하는 광전 변환 소자가 주로 배치되는 제1 기판과 광전 변환 소자에 의해 생성되는 전하에 기초하여 화상 신호를 출력하는 판독 회로가 배치되는 제2 기판이 적층된 촬상 소자가 제안되어 있다(예를 들어, 특허문헌 1 참조). 이 촬상 소자에서는, 화상 신호를 처리하는 로직 회로가 배치되는 제3 기판이 또한 적층되어 촬상 소자가 구성된다.
국제 공개 제2019/131965호
그러나, 상기 종래 기술에서는, 화소를 소형화할 수 없다는 문제가 있다. 화소를 구성하는 회로를 2개의 기판으로 분할해서 적층하기 때문에, 이들 기판의 기준 전위를 공통으로 하기 위한 접속부(콘택트)가 기판 사이에 배치된다. 여기서, 기준 전위란, 화소의 회로 신호나 전원 전압의 기준이 되는 전위이며, 예를 들어, 접지 전위가 해당한다. 이 콘택트를 접속하기 위한 영역을 제1 기판에 마련할 필요가 있어, 화소 면적이 증가한다.
그래서, 본 개시에서는, 복수의 반도체 기판이 적층되어 구성되는 촬상 소자 및 촬상 장치에 있어서, 소형화가 가능한 촬상 소자 및 촬상 장치를 제안한다.
본 개시는, 상술한 문제점을 해소하기 위해서 이루어진 것이며, 그 양태는, 제1 반도체 기판에 배치되어 입사광의 광전 변환을 행하는 광전 변환부, 상기 광전 변환에 의해 생성되는 전하를 보유하는 전하 보유부 및 상기 전하를 상기 광전 변환부로부터 상기 전하 보유부에 전송하는 전하 전송부를 구비하는 화소와, 상기 제1 반도체 기판의 표면측에 적층되는 제2 반도체 기판에 배치되어 상기 보유된 전하에 기초하여 화상 신호를 생성하는 화소 회로와, 상기 화소의 경계에 배치되는 분리부와, 상기 분리부와 겹치는 상기 화소의 경계의 상기 제1 반도체 기판의 표면측에 매립되어서 배치되어 상기 제1 반도체 기판에 접속되는 매립 전극과, 상기 매립 전극에 접속되는 접속부를 갖는 촬상 소자이다.
도 1은 본 개시의 일 실시 형태에 관한 촬상 장치의 기능 구성의 일 예를 나타내는 블록도이다.
도 2는 도 1에 도시한 촬상 장치의 개략 구성을 도시하는 평면 모식도이다.
도 3은 도 2에 도시한 III-III'선을 따른 단면 구성을 도시하는 모식도이다.
도 4는 본 개시의 실시 형태에 관한 화소 공유 유닛의 구성의 일 예를 도시하는 등가 회로도이다.
도 5는 본 개시의 실시 형태에 관한 촬상 장치의 구성예를 도시하는 단면도이다.
도 6은 본 개시의 실시 형태에 관한 촬상 장치의 다른 구성예를 도시하는 단면도이다.
도 7은 본 개시의 실시 형태에 관한 촬상 장치의 다른 구성예를 도시하는 단면도이다.
도 8은 본 개시의 제1 실시 형태에 관한 화소 공유 유닛의 구성예를 도시하는 도면이다.
도 9는 본 개시의 제1 실시 형태에 관한 화소의 구성예를 도시하는 도면이다.
도 10a는 본 개시의 제1 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 10b는 본 개시의 제1 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 10c는 본 개시의 제1 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 10d는 본 개시의 제1 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 10e는 본 개시의 제1 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 10f는 본 개시의 제1 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 10g는 본 개시의 제1 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 10h는 본 개시의 제1 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 10i는 본 개시의 제1 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 11은 본 개시의 제1 실시 형태에 관한 화소 공유 유닛의 다른 구성예를 도시하는 도면이다.
도 12a는 본 개시의 제1 실시 형태에 관한 매립 전극의 다른 구성예를 도시하는 도면이다.
도 12b는 본 개시의 제1 실시 형태에 관한 매립 전극의 다른 구성예를 도시하는 도면이다.
도 13은 본 개시의 제1 실시 형태에 관한 화소 공유 유닛의 다른 구성예를 도시하는 도면이다.
도 14는 본 개시의 제2 실시 형태에 관한 화소 공유 유닛의 구성예를 도시하는 도면이다.
도 15a는 본 개시의 제2 실시 형태에 관한 경계부 배선의 구성예를 도시하는 도면이다.
도 15b는 본 개시의 제2 실시 형태에 관한 경계부 배선의 구성예를 도시하는 도면이다.
도 16a는 본 개시의 제2 실시 형태에 관한 경계부 배선의 제조 방법의 일 예를 도시하는 도면이다.
도 16b는 본 개시의 제2 실시 형태에 관한 경계부 배선의 제조 방법의 일 예를 도시하는 도면이다.
도 16c는 본 개시의 제2 실시 형태에 관한 경계부 배선의 제조 방법의 일 예를 도시하는 도면이다.
도 16d는 본 개시의 제2 실시 형태에 관한 경계부 배선의 제조 방법의 일 예를 도시하는 도면이다.
도 16e는 본 개시의 제2 실시 형태에 관한 경계부 배선의 제조 방법의 일 예를 도시하는 도면이다.
도 17a는 본 개시의 제2 실시 형태에 관한 경계부 배선의 다른 구성예를 도시하는 도면이다.
도 17b는 본 개시의 제2 실시 형태에 관한 경계부 배선의 다른 구성예를 도시하는 도면이다.
도 18a는 본 개시의 제2 실시 형태에 관한 경계부 배선의 다른 제조 방법의 일 예를 도시하는 도면이다.
도 18b는 본 개시의 제2 실시 형태에 관한 경계부 배선의 다른 제조 방법의 일 예를 도시하는 도면이다.
도 18c는 본 개시의 제2 실시 형태에 관한 경계부 배선의 다른 제조 방법의 일 예를 도시하는 도면이다.
도 18d는 본 개시의 제2 실시 형태에 관한 경계부 배선의 다른 제조 방법의 일 예를 도시하는 도면이다.
도 18e는 본 개시의 제2 실시 형태에 관한 경계부 배선의 다른 제조 방법의 일 예를 도시하는 도면이다.
도 18f는 본 개시의 제2 실시 형태에 관한 경계부 배선의 다른 제조 방법의 일 예를 도시하는 도면이다.
도 18g는 본 개시의 제2 실시 형태에 관한 경계부 배선의 다른 제조 방법의 일 예를 도시하는 도면이다.
도 19는 본 개시의 제2 실시 형태에 관한 화소 공유 유닛의 다른 구성예를 도시하는 도면이다.
도 20a는 본 개시의 제3 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 20b는 본 개시의 제3 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 20c는 본 개시의 제3 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 21은 본 개시의 제3 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 22는 본 개시의 제3 실시 형태에 관한 화소 어레이부의 비교 결과를 도시하는 도면이다.
도 23a는 본 개시의 제4 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 23b는 본 개시의 제4 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 23c는 본 개시의 제4 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 24는 본 개시의 제4 실시 형태에 관한 화소 어레이부의 비교 결과를 도시하는 도면이다.
도 25a는 본 개시의 제5 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 25b는 본 개시의 제5 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 25c는 본 개시의 제5 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 25d는 본 개시의 제5 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 25e는 본 개시의 제5 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 26은 본 개시의 제5 실시 형태에 관한 화소 어레이부의 비교 결과를 도시하는 도면이다.
도 27a는 본 개시의 제6 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 27b는 본 개시의 제6 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 27c는 본 개시의 제6 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 27d는 본 개시의 제6 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 27e는 본 개시의 제6 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 27f는 본 개시의 제6 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다.
도 28은 본 개시의 제6 실시 형태에 관한 화소 어레이부의 비교 결과를 도시하는 도면이다.
도 29a는 본 개시의 제7 실시 형태에 관한 분리부의 구성예를 도시하는 도면이다.
도 29b는 본 개시의 제7 실시 형태에 관한 분리부의 구성예를 도시하는 도면이다.
도 30은 본 개시의 제8 실시 형태에 관한 화소 공유 유닛의 구성예를 도시하는 도면이다.
도 31은 본 개시의 제8 실시 형태에 관한 화소의 구성예를 도시하는 도면이다.
도 32는 본 개시의 제9 실시 형태에 관한 화소 공유 유닛의 구성예를 도시하는 도면이다.
도 33은 본 개시의 제9 실시 형태에 관한 화소의 구성예를 도시하는 도면이다.
도 34a는 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 34b는 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 34c는 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 34d는 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 34e는 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 34f는 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 34g는 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 34h는 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 34i는 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 34j는 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 34k는 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 34l은 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 34m은 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다.
도 35는 본 개시의 제9 실시 형태에 관한 전하 전송부의 구성의 제1 변형예를 도시하는 도면이다.
도 36a는 본 개시의 제9 실시 형태에 관한 전하 전송부의 구성의 제2 변형예를 도시하는 도면이다.
도 36b는 본 개시의 제9 실시 형태에 관한 전하 전송부의 구성의 제2 변형예를 도시하는 도면이다.
도 36c는 본 개시의 제9 실시 형태에 관한 전하 전송부의 구성의 제2 변형예를 도시하는 도면이다.
도 36d는 본 개시의 제9 실시 형태에 관한 전하 전송부의 구성의 제2 변형예를 도시하는 도면이다.
도 36e는 본 개시의 제9 실시 형태에 관한 전하 전송부의 구성의 제2 변형예를 도시하는 도면이다.
도 37은 본 개시의 제10 실시 형태에 관한 화소 공유 유닛의 구성예를 도시하는 도면이다.
도 38은 상기 실시 형태 및 그 변형예에 관한 촬상 장치를 구비한 촬상 시스템의 개략 구성의 일 예를 도시한 도면이다.
도 39는 촬상 시스템에서의 촬상 동작의 흐름도의 일 예를 도시하는 도면이다.
도 40은 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 일 예인 차량 제어 시스템의 개략적인 구성예를 도시하는 블록도이다.
도 41은 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 42는 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 일 예를 도시하는 도면이다.
도 43은 도 42에 도시하는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 일 예를 도시하는 블록도이다.
이하에, 본 개시의 실시 형태에 대해서 도면에 기초하여 상세하게 설명한다. 설명은, 이하의 순으로 행한다. 또한, 이하의 각 실시 형태에 있어서, 동일한 부위에는 동일한 번호를 부여함으로써 중복되는 설명을 생략한다.
1. 제1 실시 형태
2. 제2 실시 형태
3. 제3 실시 형태
4. 제4 실시 형태
5. 제5 실시 형태
6. 제6 실시 형태
7. 제7 실시 형태
8. 제8 실시 형태
9. 제9 실시 형태
10. 제10 실시 형태
11. 적용예
12. 이동체에의 응용예
13. 내시경 수술 시스템에의 응용예
(1. 제1 실시 형태)
[촬상 장치(1)의 기능 구성]
도 1은, 본 개시의 일 실시 형태에 관한 촬상 장치(촬상 장치(1))의 기능 구성의 일 예를 도시하는 블록도이다.
도 1의 촬상 장치(1)는, 예를 들어, 입력부(510A), 행 구동부(520), 타이밍 제어부(530), 화소 어레이부(540), 열 신호 처리부(550), 화상 신호 처리부(560) 및 출력부(510B)를 포함하고 있다.
화소 어레이부(540)에는, 화소(541)가 어레이상으로 반복해서 배치되어 있다. 보다 구체적으로는, 복수의 화소를 포함한 화소 공유 유닛(539)이 반복 단위가 되고, 이것이, 행방향과 열방향으로 이루어지는 어레이상으로 반복해서 배치되어 있다. 또한, 본 명세서에서는 편의상, 행방향을 H 방향, 행방향과 직교하는 열방향을 V 방향이라고 칭하는 경우가 있다. 도 1의 예에서, 1개의 화소 공유 유닛(539)이, 4개의 화소(화소(541A, 541B, 541C 및 541D))를 포함하고 있다. 화소(541A, 541B, 541C 및 541D)는 각각, 광전 변환부(101)(후술하는 도 8 등에 도시)를 갖고 있다. 화소 공유 유닛(539)은, 1개의 화소 회로(후술하는 도 3의 화소 회로(210))를 공유하는 단위이다. 바꾸어 말하면, 4개의 화소(화소(541A, 541B, 541C 및 541D))마다, 1개의 화소 회로(후술하는 화소 회로(210))를 갖고 있다. 이 화소 회로를 시분할로 동작시킴으로써, 화소(541A, 541B, 541C 및 541D) 각각의 화소 신호가 순차 판독되도록 되어 있다. 화소(541A, 541B, 541C 및 541D)는, 예를 들어 2행×2열로 배치되어 있다. 화소 어레이부(540)에는, 화소(541A, 541B, 541C 및 541D)와 함께, 복수의 행 구동 신호선(542) 및 복수의 수직 신호선(열 판독선)(543)이 마련되어 있다. 행 구동 신호선(542)은, 화소 어레이부(540)에서 행방향으로 나란히 배열된, 복수의 화소 공유 유닛(539) 각각에 포함되는 화소(541)를 구동한다. 화소 공유 유닛(539) 중, 행방향으로 나란히 배열된 각 화소를 구동한다. 나중에 도 4를 참조하여 상세하게 설명하지만, 화소 공유 유닛(539)에는, 복수의 트랜지스터가 마련되어 있다. 이들 복수의 트랜지스터를 각각 구동하기 위해서, 1개의 화소 공유 유닛(539)에는 복수의 행 구동 신호선(542)이 접속되어 있다. 수직 신호선(열 판독선)(543)에는, 화소 공유 유닛(539)이 접속되어 있다. 화소 공유 유닛(539)에 포함되는 화소(541A, 541B, 541C 및 541D) 각각으로부터, 수직 신호선(열 판독선)(543)을 통해서 화소 신호가 판독된다.
행 구동부(520)는, 예를 들어, 화소를 구동하기 위한 행 위치를 정하는 행 어드레스 제어부, 바꿔 말하면, 행 디코더부와, 화소(541A, 541B, 541C 및 541D)를 구동하기 위한 신호를 발생시키는 행 구동 회로부를 포함하고 있다.
열 신호 처리부(550)는, 예를 들어, 수직 신호선(543)에 접속되고, 화소(541A, 541B, 541C 및 541D)(화소 공유 유닛(539))와 소스 폴로워 회로를 형성하는 부하 회로부를 구비한다. 열 신호 처리부(550)는, 수직 신호선(543)을 통해서 화소 공유 유닛(539)으로부터 판독된 신호를 증폭하는 증폭 회로부를 갖고 있어도 된다. 열 신호 처리부(550)는, 노이즈 처리부를 갖고 있어도 된다. 노이즈 처리부에서는, 예를 들어, 광전 변환의 결과로서 화소 공유 유닛(539)으로부터 판독된 신호로부터, 계의 노이즈 레벨이 제거된다.
열 신호 처리부(550)는, 예를 들어, 아날로그/디지털 컨버터(ADC)를 갖고 있다. 아날로그/디지털 컨버터에서는, 화소 공유 유닛(539)으로부터 판독된 신호 혹은 상기 노이즈 처리된 아날로그 신호가 디지털 신호로 변환된다. ADC은, 예를 들어, 비교기부 및 카운터부를 포함하고 있다. 비교기부에서는, 변환 대상이 되는 아날로그 신호와, 이것과 비교 대상이 되는 참조 신호가 비교된다. 카운터부에서는, 비교기부에서의 비교 결과가 반전될 때까지의 시간이 계측되도록 되어 있다. 열 신호 처리부(550)는, 판독 열을 주사하는 제어를 행하는 수평 주사 회로부를 포함하고 있어도 된다.
타이밍 제어부(530)는, 장치에 입력된 기준 클럭 신호나 타이밍 제어 신호를 기초로 하여, 행 구동부(520) 및 열 신호 처리부(550)에, 타이밍을 제어하는 신호를 공급한다.
화상 신호 처리부(560)는, 광전 변환의 결과 얻어진 데이터, 바꿔 말하면, 촬상 장치(1)에서의 촬상 동작의 결과 얻어진 데이터에 대하여, 각종 신호 처리를 실시하는 회로이다. 화상 신호 처리부(560)는, 예를 들어, 화상 신호 처리 회로부 및 데이터 보유부를 포함하고 있다. 화상 신호 처리부(560)는, 프로세서부를 포함하고 있어도 된다.
화상 신호 처리부(560)에서 실행되는 신호 처리의 일 예는, AD 변환된 촬상 데이터가, 어두운 피사체를 촬영한 데이터일 경우에는 계조를 많이 갖게 하고, 밝은 피사체를 촬영한 데이터일 경우에는 계조를 적게 하는 톤 커브 보정 처리이다. 이 경우, 촬상 데이터의 계조를 어떤 톤 커브에 기초해서 보정할 것인지, 톤 커브의 특성 데이터를 미리 화상 신호 처리부(560)의 데이터 보유부에 기억시켜 두는 것이 바람직하다.
입력부(510A)는, 예를 들어, 상기 기준 클럭 신호, 타이밍 제어 신호 및 특성 데이터 등을 장치 외부로부터 촬상 장치(1)에 입력하기 위한 것이다. 타이밍 제어 신호는, 예를 들어, 수직 동기 신호 및 수평 동기 신호 등이다. 특성 데이터는, 예를 들어, 화상 신호 처리부(560)의 데이터 보유부에 기억시키기 위한 것이다. 입력부(510A)는, 예를 들어, 입력 단자(511), 입력 회로부(512), 입력 진폭 변경부(513), 입력 데이터 변환 회로부(514) 및 전원 공급부(도시하지 않음)를 포함하고 있다.
입력 단자(511)는, 데이터를 입력하기 위한 외부 단자이다. 입력 회로부(512)는, 입력 단자(511)에 입력된 신호를 촬상 장치(1)의 내부에 도입하기 위한 것이다. 입력 진폭 변경부(513)에서는, 입력 회로부(512)에서 도입된 신호의 진폭이, 촬상 장치(1)의 내부에서 이용하기 쉬운 진폭으로 변경된다. 입력 데이터 변환 회로부(514)에서는, 입력 데이터의 데이터 열의 배열이 변경된다. 입력 데이터 변환 회로부(514)는, 예를 들어, 시리얼 패럴렐 변환 회로에 의해 구성되어 있다. 이 시리얼 패럴렐 변환 회로에서는, 입력 데이터로서 수취한 시리얼 신호가 패럴렐 신호로 변환된다. 또한, 입력부(510A)에서는, 입력 진폭 변경부(513) 및 입력 데이터 변환 회로부(514)가 생략되어 있어도 된다. 전원 공급부는, 외부로부터 촬상 장치(1)에 공급된 전원을 바탕으로 하여, 촬상 장치(1)의 내부에서 필요로 하게 되는 각종 전압으로 설정된 전원을 공급한다.
촬상 장치(1)가 외부의 메모리 디바이스와 접속될 때, 입력부(510A)에는, 외부의 메모리 디바이스로부터의 데이터를 수취하는 메모리 인터페이스 회로가 마련되어 있어도 된다. 외부의 메모리 디바이스는, 예를 들어, 플래시 메모리, SRAM 및 DRAM 등이다.
출력부(510B)는, 화상 데이터를 장치 외부에 출력한다. 이 화상 데이터는, 예를 들어, 촬상 장치(1)에서 촬영된 화상 데이터 및 화상 신호 처리부(560)에서 신호 처리된 화상 데이터 등이다. 출력부(510B)는, 예를 들어, 출력 데이터 변환 회로부(515), 출력 진폭 변경부(516), 출력 회로부(517) 및 출력 단자(518)를 포함하고 있다.
출력 데이터 변환 회로부(515)는, 예를 들어, 패럴렐 시리얼 변환 회로에 의해 구성되어 있고, 출력 데이터 변환 회로부(515)에서는, 촬상 장치(1) 내부에서 사용한 패럴렐 신호가 시리얼 신호로 변환된다. 출력 진폭 변경부(516)는, 촬상 장치(1)의 내부에서 사용한 신호의 진폭을 변경한다. 변경된 진폭의 신호는, 촬상 장치(1)의 외부에 접속되는 외부 디바이스에서 이용하기 쉬워진다. 출력 회로부(517)는, 촬상 장치(1)의 내부로부터 장치 외부에 데이터를 출력하는 회로이며, 출력 회로부(517)에 의해, 출력 단자(518)에 접속된 촬상 장치(1) 외부의 배선이 구동된다. 출력 단자(518)에서는, 촬상 장치(1)로부터 장치 외부에 데이터가 출력된다. 출력부(510B)에서는, 출력 데이터 변환 회로부(515) 및 출력 진폭 변경부(516)가 생략되어 있어도 된다.
촬상 장치(1)가 외부의 메모리 디바이스와 접속될 때, 출력부(510B)에는, 외부의 메모리 디바이스에 데이터를 출력하는 메모리 인터페이스 회로가 마련되어 있어도 된다. 외부의 메모리 디바이스는, 예를 들어, 플래시 메모리, SRAM 및 DRAM 등이다.
[촬상 장치(1)의 개략 구성]
도 2 및 도 3은, 촬상 장치(1)의 개략 구성의 일 예를 도시한 것이다. 촬상 장치(1)는, 3개의 기판(제1 기판(100), 제2 기판(200) 및 제3 기판(300))을 구비하고 있다. 도 2는, 제1 기판(100), 제2 기판(200) 및 제3 기판(300) 각각의 평면 구성을 모식적으로 도시한 것이며, 도 3은, 서로 적층된 제1 기판(100), 제2 기판(200) 및 제3 기판(300)의 단면 구성을 모식적으로 도시하고 있다. 도 3은, 도 2에 도시한 III-III'선을 따른 단면 구성에 대응한다. 촬상 장치(1)는, 3개의 기판(제1 기판(100), 제2 기판(200) 및 제3 기판(300))을 접합해서 구성된 3차원 구조의 촬상 장치이다. 제1 기판(100)은, 반도체층(100S) 및 배선층(100T)을 포함한다. 제2 기판(200)은, 반도체층(200S) 및 배선층(200T)을 포함한다. 제3 기판(300)은, 반도체층(300S) 및 배선층(300T)을 포함한다. 여기서, 제1 기판(100), 제2 기판(200) 및 제3 기판(300)의 각 기판에 포함되는 배선과 그 주위의 층간 절연막을 합한 것을, 편의상, 각각의 기판(제1 기판(100), 제2 기판(200) 및 제3 기판(300))에 마련된 배선층(100T, 200T, 300T)이라고 칭한다. 제1 기판(100), 제2 기판(200) 및 제3 기판(300)은, 이 순으로 적층되어 있고, 적층 방향을 따라, 반도체층(100S), 배선층(100T), 반도체층(200S), 배선층(200T), 배선층(300T) 및 반도체층(300S)의 순으로 배치되어 있다. 제1 기판(100), 제2 기판(200) 및 제3 기판(300)의 구체적인 구성에 대해서는 후술한다. 도 3에 나타낸 화살표는, 촬상 장치(1)에의 광(L)의 입사 방향을 나타낸다. 본 명세서에서는 편의상, 이후의 단면도에서, 촬상 장치(1)에서의 광 입사측을 「하」 「하측」 「하방」, 광 입사측과 반대측을 「상」 「상측」 「상방」이라고 칭하는 경우가 있다. 또한, 본 명세서에서는 편의상, 반도체층과 배선층을 구비한 기판에 관해서, 배선층의 측을 표면, 반도체층의 측을 이면이라고 칭하는 경우가 있다. 또한, 명세서의 기재는, 상기 호칭에 한정되지는 않는다. 촬상 장치(1)는, 예를 들어, 포토다이오드를 갖는 제1 기판(100)의 이면측으로부터 광이 입사하는, 이면 조사형 촬상 장치로 되어 있다.
화소 어레이부(540) 및 화소 어레이부(540)에 포함되는 화소 공유 유닛(539)은 모두, 제1 기판(100) 및 제2 기판(200) 양쪽을 사용해서 구성되어 있다. 제1 기판(100)에는, 화소 공유 유닛(539)이 갖는 복수의 화소(541A, 541B, 541C 및 541D)가 마련되어 있다. 이들 화소(541) 각각이, 포토다이오드(후술하는 광전 변환부(101)) 및 전송 트랜지스터(후술하는 전하 전송부(102))를 갖고 있다. 제2 기판(200)에는, 화소 공유 유닛(539)이 갖는 화소 회로(후술하는 화소 회로(210))가 마련되어 있다. 화소 회로는, 화소(541A, 541B, 541C 및 541D) 각각의 포토다이오드로부터 전송 트랜지스터를 통해서 전송된 화소 신호를 판독하고, 혹은, 포토다이오드를 리셋한다. 이 제2 기판(200)은, 이러한 화소 회로에 더하여, 행방향으로 연장되는 복수의 행 구동 신호선(542) 및 열방향으로 연장되는 복수의 수직 신호선(543)을 갖고 있다. 제2 기판(200)은 또한, 행방향으로 연장되는 전원선(544)을 갖고 있다. 제3 기판(300)은, 예를 들어, 입력부(510A), 행 구동부(520), 타이밍 제어부(530), 열 신호 처리부(550), 화상 신호 처리부(560) 및 출력부(510B)를 갖고 있다. 행 구동부(520)는, 예를 들어, 제1 기판(100), 제2 기판(200) 및 제3 기판(300)의 적층 방향(이하, 단순히 적층 방향이라고 함)에 있어서, 일부가 화소 어레이부(540)에 겹치는 영역에 마련되어 있다. 보다 구체적으로는, 행 구동부(520)는, 적층 방향에 있어서, 화소 어레이부(540)의 H 방향의 단부 근방에 겹치는 영역에 마련되어 있다(도 2). 열 신호 처리부(550)는, 예를 들어, 적층 방향에 있어서, 일부가 화소 어레이부(540)에 겹치는 영역에 마련되어 있다. 보다 구체적으로는, 열 신호 처리부(550)는, 적층 방향에 있어서, 화소 어레이부(540)의 V 방향의 단부 근방에 겹치는 영역에 마련되어 있다(도 2). 도시는 생략하지만, 입력부(510A) 및 출력부(510B)는, 제3 기판(300) 이외의 부분에 배치되어 있어도 되고, 예를 들어, 제2 기판(200)에 배치되어 있어도 된다. 혹은, 제1 기판(100)의 이면(광 입사면)측에 입력부(510A) 및 출력부(510B)를 마련하도록 해도 된다. 또한, 상기 제2 기판(200)에 마련된 화소 회로는, 다른 호칭으로서, 화소 트랜지스터 회로, 화소 트랜지스터군, 화소 트랜지스터, 화소 판독 회로 또는 판독 회로라고 불리는 경우도 있다. 본 명세서에서는, 화소 회로라는 호칭을 사용한다.
제1 기판(100)과 제2 기판(200)은, 예를 들어, 관통 전극(후술하는 도 8의 관통 전극(252, 253A 및 253B))에 의해 전기적으로 접속되어 있다. 제2 기판(200)과 제3 기판(300)은, 예를 들어, 콘택트부(201, 202, 301 및 302)를 통해서 전기적으로 접속되어 있다. 제2 기판(200)에 콘택트부(201, 202)가 마련되고, 제3 기판(300)에 콘택트부(301, 302)가 마련되어 있다. 제2 기판(200)의 콘택트부(201)가 제3 기판(300)의 콘택트부(301)에 접하고, 제2 기판(200)의 콘택트부(202)가 제3 기판(300)의 콘택트부(302)에 접하고 있다. 제2 기판(200)은, 복수의 콘택트부(201)가 마련된 콘택트 영역(201R)과, 복수의 콘택트부(202)가 마련된 콘택트 영역(202R)을 갖고 있다. 제3 기판(300)은, 복수의 콘택트부(301)가 마련된 콘택트 영역(301R)과, 복수의 콘택트부(302)가 마련된 콘택트 영역(302R)을 갖고 있다. 콘택트 영역(201R 및 301R)은, 적층 방향에 있어서, 화소 어레이부(540)와 행 구동부(520)의 사이에 마련되어 있다(도 3). 바꾸어 말하면, 콘택트 영역(201R 및 301R)은, 예를 들어, 행 구동부(520)(제3 기판(300))와, 화소 어레이부(540)(제2 기판(200))가 적층 방향으로 겹치는 영역, 혹은 이 근방 영역에 마련되어 있다. 콘택트 영역(201R 및 301R)은, 예를 들어, 이러한 영역 중, H 방향의 단부에 배치되어 있다(도 2). 제3 기판(300)에서는, 예를 들어, 행 구동부(520)의 일부, 구체적으로는 행 구동부(520)의 H 방향의 단부에 겹치는 위치에 콘택트 영역(301R)이 마련되어 있다(도 2, 도 3). 콘택트부(201 및 301)는, 예를 들어, 제3 기판(300)에 마련된 행 구동부(520)와, 제2 기판(200)에 마련된 행 구동 신호선(542)을 접속하는 것이다. 콘택트부(201 및 301)는, 예를 들어, 제3 기판(300)에 마련된 입력부(510A)와 전원선(544) 및 기준 전위선(후술하는 접지선)을 접속하고 있어도 된다. 콘택트 영역(202R 및 302R)은, 적층 방향에 있어서, 화소 어레이부(540)와 열 신호 처리부(550)의 사이에 마련되어 있다(도 3). 바꾸어 말하면, 콘택트 영역(202R 및 302R)은, 예를 들어, 열 신호 처리부(550)(제3 기판(300))와 화소 어레이부(540)(제2 기판(200))가 적층 방향으로 겹치는 영역, 혹은 이 근방 영역에 마련되어 있다. 콘택트 영역(202R 및 302R)은, 예를 들어, 이러한 영역 중, V 방향의 단부에 배치되어 있다(도 2). 제3 기판(300)에서는, 예를 들어, 열 신호 처리부(550)의 일부, 구체적으로는 열 신호 처리부(550)의 V 방향의 단부에 겹치는 위치에 콘택트 영역(301R)이 마련되어 있다(도 2, 도 3). 콘택트부(202 및 302)는, 예를 들어, 화소 어레이부(540)가 갖는 복수의 화소 공유 유닛(539) 각각으로부터 출력된 화소 신호(포토다이오드에서의 광전 변환의 결과 발생한 전하의 양에 대응한 신호)를, 제3 기판(300)에 마련된 열 신호 처리부(550)에 접속하기 위한 것이다. 화소 신호는, 제2 기판(200)으로부터 제3 기판(300)에 보내지도록 되어 있다.
도 3은, 상기한 바와 같이 촬상 장치(1)의 단면도의 일 예이다. 제1 기판(100), 제2 기판(200) 및 제3 기판(300)은, 배선층(100T, 200T 및 300T)을 통해서 전기적으로 접속된다. 예를 들어, 촬상 장치(1)는, 제2 기판(200)과 제3 기판(300)을 전기적으로 접속하는 전기적 접속부를 갖는다. 구체적으로는, 도전 재료로 형성된 전극으로 콘택트부(201, 202, 301 및 302)를 형성한다. 도전 재료는, 예를 들어, 구리(Cu), 알루미늄(Al) 및 금(Au) 등의 금속 재료로 형성된다. 콘택트 영역(201R, 202R, 301R 및 302R)은, 예를 들어 전극으로서 형성된 배선끼리를 직접 접합함으로써, 제2 기판과 제3 기판을 전기적으로 접속하여, 제2 기판(200)과 제3 기판(300)의 신호의 입력 및/또는 출력을 가능하게 한다.
제2 기판(200)과 제3 기판(300)을 전기적으로 접속하는 전기적 접속부는, 원하는 개소에 마련할 수 있다. 예를 들어, 도 3에서 콘택트 영역(201R, 202R, 301R 및 302R)으로서 설명한 바와 같이, 화소 어레이부(540)와 적층 방향으로 겹치는 영역에 마련해도 된다. 또한, 전기적 접속부를 화소 어레이부(540)와 적층 방향으로 겹치지 않는 영역에 마련해도 된다. 구체적으로는, 화소 어레이부(540)의 외측에 배치된 주변부와, 적층 방향으로 겹치는 영역에 마련해도 된다.
제1 기판(100) 및 제2 기판(200)에는, 예를 들어, 접속 구멍부(H1 및 H2)가 마련되어 있다. 접속 구멍부(H1 및 H2)는, 제1 기판(100) 및 제2 기판(200)을 관통하고 있다(도 3). 접속 구멍부(H1 및 H2)는, 화소 어레이부(540)(또는 화소 어레이부(540)에 겹치는 부분)의 외측에 마련되어 있다(도 2). 예를 들어, 접속 구멍부(H1)는, H 방향에 있어서 화소 어레이부(540)보다 외측에 배치되어 있고, 접속 구멍부(H2)는, V 방향에 있어서 화소 어레이부(540)보다도 외측에 배치되어 있다. 예를 들어, 접속 구멍부(H1)는, 제3 기판(300)에 마련된 입력부(510A)에 달하고 있고, 접속 구멍부(H2)는, 제3 기판(300)에 마련된 출력부(510B)에 달하고 있다. 접속 구멍부(H1 및 H2)는, 공동이어도 되고, 적어도 일부에 도전 재료를 포함하고 있어도 된다. 예를 들어, 입력부(510A) 및/또는 출력부(510B)로서 형성된 전극에, 본딩 와이어를 접속하는 구성이 있다. 또는, 입력부(510A) 및/또는 출력부(510B)로서 형성된 전극과, 접속 구멍부(H1 및 H2)에 마련된 도전 재료를 접속하는 구성이 있다. 접속 구멍부(H1 및 H2)에 마련된 도전 재료는, 접속 구멍부(H1 및 H2)의 일부 또는 전부에 매립되어 있어도 되고, 도전 재료가 접속 구멍부(H1 및 H2)의 측벽에 형성되어 있어도 된다.
또한, 도 3에서는 제3 기판(300)에 입력부(510A) 및 출력부(510B)를 마련하는 구조로 했지만, 이것에 한정되지는 않는다. 예를 들어, 배선층(200T 및 300T)을 통해서 제3 기판(300)의 신호를 제2 기판(200)에 보냄으로써, 입력부(510A) 및/또는 출력부(510B)를 제2 기판(200)에 마련할 수도 있다. 마찬가지로, 배선층(100T 및 200T)을 통해서, 제2 기판(200)의 신호를 제1 기판(1000)에 보냄으로써, 입력부(510A) 및/또는 출력부(510B)를 제1 기판(100)에 마련할 수도 있다.
또한, 촬상 장치(1) 및 화소 어레이부(540)는, 청구범위에 기재된 촬상 소자의 일 예이다.
도 4는, 화소 공유 유닛의 구성의 일 예를 도시하는 등가 회로도이다. 화소 공유 유닛(539)은, 복수의 화소(541)(도 4에서는, 화소(541A, 541B, 541C 및 541D)의 4개의 화소(541)를 나타냄)와, 이 복수의 화소(541)에 접속된 1개의 화소 회로(210)와, 화소 회로(210)에 접속된 수직 신호선(543)을 포함하고 있다. 화소 회로(210)는, 예를 들어, 4개의 트랜지스터, 구체적으로는, 증폭 트랜지스터(213), 선택 트랜지스터(214), 리셋 트랜지스터(211) 및 용량 전환 트랜지스터(212)를 포함하고 있다. 상술한 바와 같이, 화소 공유 유닛(539)은, 1개의 화소 회로(210)를 시분할로 동작시킴으로써, 화소 공유 유닛(539)에 포함되는 4개의 화소(541)(화소(541A, 541B, 541C 및 541D)) 각각의 화소 신호를 순차 수직 신호선(543)에 출력하는 구성으로 되어 있다. 복수의 화소(541)에 1개의 화소 회로(210)가 접속되어 있고, 이 복수의 화소(541)의 화소 신호가, 1개의 화소 회로(210)에 의해 시분할로 출력되는 양태를, 「복수의 화소(541)가 1개의 화소 회로(210)를 공유한다」라고 한다.
화소(541A, 541B, 541C 및 541D)는, 서로 공통의 구성 요소를 갖고 있다.
화소(541A, 541B, 541C 및 541D)는, 예를 들어, 광전 변환부(101)와, 광전 변환부(101)와 전기적으로 접속된 전하 전송부(102)와, 전하 전송부(102)에 전기적으로 접속된 전하 보유부(103)를 갖고 있다. 광전 변환부(101)(광전 변환부(101A, 101B, 101C 및 101D))에서는, 캐소드가 전하 전송부(102)의 소스에 전기적으로 접속되어 있고, 애노드가 기준 전위선(예를 들어 접지선)에 전기적으로 접속되어 있다. 광전 변환부(101)는, 입사한 광을 광전 변환하여, 그 수광량에 따른 전하를 발생시킨다. 전하 전송부(102)(전하 전송부(102A, 102B, 102C 및 102D))는, 예를 들어, n채널 MOS 트랜지스터이다. 전하 전송부(102)에서는, 드레인이 전하 보유부(103)에 전기적으로 접속되고, 게이트가 구동 신호선(신호선(TG1, TG2, TG3 및 TG4))에 전기적으로 접속되어 있다. 이 구동 신호선은, 1개의 화소 공유 유닛(539)에 접속된 복수의 행 구동 신호선(542)(도 1 참조) 중 일부이다. 전하 전송부(102)는, 광전 변환부(101)에서 발생한 전하를 전하 보유부(103)에 전송한다. 전하 보유부(103)(전하 보유부(103A, 103B, 103C 및 103D))는, p형 반도체층 중에 형성된 n형 확산층 영역이다. 이러한 전하 보유부(103)는, 플로팅 디퓨전(FD: Floating Diffusion)이라고 칭해진다. 전하 보유부(103)는, 광전 변환부(101)로부터 전송된 전하를 일시적으로 보유하는 전하 보유 수단이며, 또한, 그 전하량에 따른 전압을 발생시키는 전하-전압 변환 수단이다.
1개의 화소 공유 유닛(539)에 포함되는 4개의 전하 보유부(103)(전하 보유부(103A, 103B, 103C 및 103D))는, 서로 전기적으로 접속됨과 함께, 증폭 트랜지스터(213)의 게이트 및 용량 전환 트랜지스터(212)의 소스에 전기적으로 접속되어 있다. 용량 전환 트랜지스터(212)의 드레인은 리셋 트랜지스터(211)의 소스에 접속되고, 용량 전환 트랜지스터(212)의 게이트는 구동 신호선(FDG)에 접속되어 있다. 이 구동 신호선(FDG)은, 1개의 화소 공유 유닛(539)에 접속된 복수의 행 구동 신호선(542) 중 일부이다. 리셋 트랜지스터(211)의 드레인은 전원선(Vdd)에 접속되고, 리셋 트랜지스터(211)의 게이트는 구동 신호선(RST)에 접속되어 있다. 이 구동 신호선(RST)은, 1개의 화소 공유 유닛(539)에 접속된 복수의 행 구동 신호선(542) 중 일부이다. 증폭 트랜지스터(213)의 게이트는 전하 보유부(103)에 접속되고, 증폭 트랜지스터(213)의 드레인은 전원선(Vdd)에 접속되고, 증폭 트랜지스터(213)의 소스는 선택 트랜지스터(214)의 드레인에 접속되어 있다. 선택 트랜지스터(214)의 소스는 수직 신호선(543)에 접속되고, 선택 트랜지스터(214)의 게이트는 구동 신호선(SEL)에 접속되어 있다. 이 구동 신호선(SEL)은, 1개의 화소 공유 유닛(539)에 접속된 복수의 행 구동 신호선(542) 중 일부이다.
전하 전송부(102)는, 전하 전송부(102)가 온 상태로 되면, 광전 변환부(101)의 전하를 전하 보유부(103)에 전송한다. 전하 전송부(102)의 게이트(전송 게이트)는, 예를 들어, 소위 종형 전극을 포함하고 있고, 후술하는 도 8에 도시하는 바와 같이, 반도체층(후술하는 도 8의 반도체층(100S))의 표면으로부터 광전 변환부(101)에 달하는 깊이까지 연장되어 마련되어 있다. 리셋 트랜지스터(211)는, 전하 보유부(103)의 전위를 소정의 전위로 리셋한다. 리셋 트랜지스터(211)가 온 상태로 되면, 전하 보유부(103)의 전위를 전원선(Vdd)의 전위로 리셋한다. 선택 트랜지스터(214)는, 화소 회로(210)로부터의 화소 신호의 출력 타이밍을 제어한다. 증폭 트랜지스터(213)는, 화소 신호로서, 전하 보유부(103)에 보유된 전하의 레벨에 따른 전압의 신호를 생성한다. 증폭 트랜지스터(213)는, 선택 트랜지스터(214)를 통해서 수직 신호선(543)에 접속되어 있다. 이 증폭 트랜지스터(213)는, 열 신호 처리부(550)에 있어서, 수직 신호선(543)에 접속된 부하 회로부(도 1 참조)와 함께 소스 폴로워를 구성하고 있다. 증폭 트랜지스터(213)는, 선택 트랜지스터(214)가 온 상태로 되면, 전하 보유부(103)의 전압을, 수직 신호선(543)을 통해서 열 신호 처리부(550)에 출력한다. 리셋 트랜지스터(211), 증폭 트랜지스터(213) 및 선택 트랜지스터(214)는, 예를 들어, n채널 MOS 트랜지스터이다.
용량 전환 트랜지스터(212)는, 전하 보유부(103)에서의 전하-전압 변환의 게인을 변경할 때 사용된다. 일반적으로, 어두운 장소에서의 촬영 시에는 화소 신호가 작다. Q=CV에 기초하여, 전하 전압 변환을 행할 때, 전하 보유부(103)의 용량(FD의 용량(C))이 크면, 증폭 트랜지스터(213)에서 전압으로 변환했을 때의 V가 작아져 버린다. 한편, 밝은 장소에서는 화소 신호가 커지므로, FD의 용량(C)이 크지 않으면, 전하 보유부(103)에서, 광전 변환부(101)의 전하를 전부 받을 수 없다. 또한, 증폭 트랜지스터(213)에서 전압으로 변환했을 때의 V가 지나치게 커지지 않도록(바꾸어 말하면, 작아지도록), FD의 용량(C)이 크게 되어 있을 필요가 있다. 이것들을 근거로 하면, 용량 전환 트랜지스터(212)를 온으로 했을 때는, 용량 전환 트랜지스터(212)분의 게이트 용량이 증가하므로, 전체 FD의 용량(C)이 커진다. 한편, 용량 전환 트랜지스터(212)를 오프로 했을 때는, 전체 FD의 용량(C)이 작아진다. 이와 같이, 용량 전환 트랜지스터(212)를 온/오프 전환함으로써, FD의 용량(C)을 가변하도록 하여, 변환 효율을 전환할 수 있다. 용량 전환 트랜지스터(212)는, 예를 들어, n채널 MOS 트랜지스터이다.
또한, 용량 전환 트랜지스터(212)를 마련하지 않는 구성도 가능하다. 이때, 예를 들어, 화소 회로(210)는, 예를 들어 증폭 트랜지스터(213), 선택 트랜지스터(214) 및 리셋 트랜지스터(211)의 3개의 트랜지스터로 구성된다. 화소 회로(210)는, 예를 들어, 증폭 트랜지스터(213), 선택 트랜지스터(214), 리셋 트랜지스터(211) 및 용량 전환 트랜지스터(212) 등의 화소 트랜지스터의 적어도 1개를 갖는다.
선택 트랜지스터(214)는, 전원선(Vdd)과 증폭 트랜지스터(213)의 사이에 마련되어 있어도 된다. 이 경우, 리셋 트랜지스터(211)의 드레인이 전원선(Vdd) 및 선택 트랜지스터(214)의 드레인에 전기적으로 접속되어 있다. 선택 트랜지스터(214)의 소스가 증폭 트랜지스터(213)의 드레인에 전기적으로 접속되어 있고, 선택 트랜지스터(214)의 게이트가 행 구동 신호선(542)(도 1 참조)에 전기적으로 접속되어 있다. 증폭 트랜지스터(213)의 소스(화소 회로(210)의 출력단)가 수직 신호선(543)에 전기적으로 접속되어 있고, 증폭 트랜지스터(213)의 게이트가 리셋 트랜지스터(211)의 소스에 전기적으로 접속되어 있다. 또한, 도시는 생략하지만, 하나의 화소 회로(210)를 공유하는 화소(541)의 수는, 4 이외이어도 된다. 예를 들어, 2개 또는 8개의 화소(541)가 1개의 화소 회로(210)를 공유해도 된다.
[촬상 장치의 단면 구성]
도 5는, 본 개시의 실시 형태에 관한 촬상 장치의 구성예를 도시하는 단면도이다. 동 도면은, 촬상 장치(1)의 개략을 도시하는 단면도이다. 동 도면의 촬상 장치(1)는, 제1 기판(100)과, 제2 기판(200)과, 제3 기판(300)을 구비한다. 상술한 바와 같이, 제1 기판(100)은 반도체층(100S) 및 배선층(100T)을 포함하고, 제2 기판(200)은 반도체층(200S) 및 배선층(200T)을 포함하고, 제3 기판(300)은 반도체층(300S) 및 배선층(300T)을 포함한다. 또한, 촬상 장치(1)는, 보호막(181)과, 컬러 필터(182)와, 온 칩 렌즈(401)를 더 구비한다. 또한, 동 도면에는, 화소(541A 및 541B)를 기재했다.
반도체층(100S)은, 제1 반도체 기판(120)과, 절연막(129)과, 분리부(171)를 구비한다.
제1 반도체 기판(120)은, 광전 변환부(101)가 배치되는 반도체의 기판이다. 동 도면의 제1 반도체 기판(120)에는, 전하 전송부(102) 및 전하 보유부(103)가 또한 배치된다. 동 도면에는, 광전 변환부(101A 및 101B)와 전하 전송부(102A 및 102B)와 전하 보유부(103A 및 103B)를 기재했다. 제1 반도체 기판(120)은, 예를 들어, 실리콘(Si)에 의해 구성할 수 있다. 또한, 제1 반도체 기판(120)의 표면측에는, 배선층(100T)이 배치된다.
절연막(129)은, 제1 반도체 기판(120)의 표면측을 절연하는 막이다. 이 절연막(129)은, 산화실리콘(SiO2)이나 질화실리콘(SiN)에 의해 구성할 수 있다.
분리부(171)는, 화소(541)의 경계에 배치되어 화소(541)를 분리하는 것이다. 동 도면에서는, 화소(541A 및 541B)가 분리부(171)에 의해 분리되는 예를 기재했다. 또한, 동 도면의 화소(541)의 경계에는, 매립 전극(161 및 162)이 또한 배치된다.
배선층(100T)은, 절연층(141)을 구비한다. 절연층(141)은, 제1 반도체 기판(120)의 표면측에 배치된 게이트 전극이나 관통 전극(251) 등을 절연하는 것이다. 이 절연층(141)은, 예를 들어, SiO2에 의해 구성할 수 있다. 또한, 배선층(100T)에는, 후술하는 관통 전극(251 및 252)이 배치된다.
반도체층(200S)은, 제2 반도체 기판(220)과, 절연막(229)을 구비한다. 또한, 반도체층(200S)에는, 관통 구멍(262)이 배치된다.
제2 반도체 기판(220)은, 화소 회로(210)가 배치되는 반도체의 기판이다. 동 도면의 제2 반도체 기판(220)에는, 화소 회로(210) 중 리셋 트랜지스터(211) 및 증폭 트랜지스터(213)를 기재했다. 제2 반도체 기판(220)은, 제1 반도체 기판(120)과 마찬가지로, Si에 의해 구성할 수 있다. 관통 구멍(262)은, 후술하는 관통 전극(251) 등을 통과시키기 위해서 제2 반도체 기판(220)에 형성되는 관통 구멍이다. 이 관통 구멍(262)에는, 절연층(241)이 배치된다.
배선층(200T)은, 절연층(241)과, 배선(242)과, 비아 플러그(243)와, 관통 전극(251 내지 253)과, 콘택트부(201 및 202)를 구비한다. 배선(242)은, 제2 반도체 기판(220)에 배치된 소자 등에 전기 신호 등을 전달하는 도체이다. 이 배선(242)은, 구리(Cu) 등의 금속에 의해 구성할 수 있다. 절연층(241)은, 배선(242) 등을 절연하는 것이다. 이 절연층(241)은, 절연층(141)과 마찬가지로, SiO2 등에 의해 구성할 수 있다. 배선(242) 및 절연층(241)은, 다층으로 구성할 수 있다. 동 도면은, 2층으로 구성되는 배선(242) 및 절연층(241)을 예로서 기재했다. 다른 층에 배치된 배선(242)끼리는, 비아 플러그(243)에 의해 접속할 수 있다. 이 비아 플러그(243)는, 주상의 금속, 예를 들어, 주상의 Cu에 의해 구성할 수 있다.
관통 전극(251 및 252)은, 배선(242)과 제1 반도체 기판(120)의 표면측에 배치된 부재를 접속하는 주상의 전극이다. 관통 전극(251 및 252)은, 각각 매립 전극(161 및 162)에 접속된다. 이들 관통 전극(252) 등은, 텅스텐 등의 금속에 의해 구성할 수 있고, 관통 구멍(262)에 배치할 수 있다.
관통 전극(251)은, 기준 전위를 공통으로 하기 위해서, 제1 반도체 기판(120)과 다른 반도체 기판을 접속하는 것이다. 관통 전극(252)은, 제1 반도체 기판(120)의 전하 보유부(103)의 전하를 제2 반도체 기판(220)에 전달하는 것이다. 이들 관통 전극(251 및 252)은, 예를 들어 주상의 텅스텐에 의해 구성할 수 있다. 또한, 동 도면의 관통 전극(251)은, 배선(242), 비아 플러그(243) 및 콘택트부(201)를 통해서 제3 기판(300)에 접속된다.
콘택트부(201 및 202)는, 상술한 바와 같이, 제3 기판(300)의 콘택트부(301 및 303)에 각각 접속되는 것이다. 콘택트부(201)는, 관통 전극(251)에 접속되어, 기준 전위를 전달한다. 콘택트부(202)는, 신호 등의 전달에 사용된다.
반도체층(300S)은, 제3 반도체 기판(320)을 구비한다. 이 제3 반도체 기판(320)에는, 상술한 화상 신호 처리부(560)(도시하지 않음) 등이 배치된다. 또한, 제3 반도체 기판(320)에는 웰 영역이 형성된다. 이 웰 영역에 반도체 영역(321)이 배치된다. 반도체 영역(321)은, 비교적 높은 불순물 농도로 구성되고, 콘택트 플러그(344)가 접속된다.
배선층(300T)은, 절연층(341), 배선(342), 비아 플러그(343), 콘택트 플러그(344) 그리고 콘택트부(301 및 302)를 구비한다. 이들 구성은, 절연층(241), 배선(242), 비아 플러그(243), 콘택트 플러그(244) 그리고 콘택트부(301 및 302)와 마찬가지이기 때문에, 설명을 생략한다.
보호막(181)은, 제1 반도체 기판(120)의 이면측을 보호하는 것이다. 이 보호막(181)은, 예를 들어, SiO2에 의해 구성할 수 있다. 컬러 필터(182)는, 화소(541)마다 배치되어 입사광 중 소정의 파장의 광을 투과하는 광학적인 필터이다. 온 칩 렌즈(401)는, 화소(541)마다 배치되어 입사광을 광전 변환부(101)에 집광하는 렌즈이다.
또한, 본 실시예에서는 제1 기판(100)과 제2 기판(200)은 관통 전극을 통해서 접속되고, 제2 기판(200)과 제3 기판(300)은 콘택트부를 통해서 접속되어 있지만, 이 예에 한정되지는 않는다. 예를 들어, 제1 기판(100)과 제2 기판(200)의 사이도 콘택트부를 통해서 접속되는 구성이어도 된다.
도 6은, 본 개시의 실시 형태에 관한 촬상 장치의 다른 구성예를 도시하는 단면도이다. 동 도면의 제2 기판(200)은, 반도체층(200S)의 이면에도 절연층(241)이 형성되고, 콘택트부(249)가 배치된다. 이 콘택트부(249)는, 동 도면의 제1 기판(100)에 배치된 콘택트부(149)와 접속된다.
도 7은, 본 개시의 실시 형태에 관한 촬상 장치의 다른 구성예를 도시하는 단면도이다. 동 도면의 제2 기판(200)은, 도 6의 제2 기판(200)의 천지를 반전시킨 것에 상당한다.
또한, 도 3, 5 내지 7은, 제1 기판(100) 및 제2 기판(200)의 사이의 전기적 접속부나 제2 기판(200) 및 제3 기판(300)의 사이의 전기적 접속부가 화소 어레이부(540)와 겹치는 위치에 배치되는 예를 나타낸 것이다. 이 제1 기판(100) 및 제2 기판(200)의 사이의 전기적 접속부나 제2 기판(200) 및 제3 기판(300)의 사이의 전기적 접속부를 화소 어레이부(540)의 외측 영역에 배치하는 구성을 취할 수도 있다. 구체적으로는, 도 3, 5 내지 7에서, 제2 기판(200) 및 제3 기판(300)의 사이의 전기적 접속부인 콘택트부(201, 202, 301 및 302)는, 화소 어레이부(540)의 외측 영역에 배치할 수도 있다. 마찬가지로, 도 6 및 7에서, 제1 기판(100) 및 제2 기판(200)의 사이의 전기적 접속부인 콘택트부(149 및 249)는, 화소 어레이부(540)의 외측 영역에 배치할 수도 있다.
[화소 공유 유닛의 구성]
도 8은, 본 개시의 제1 실시 형태에 관한 화소 공유 유닛의 구성예를 도시하는 도면이다. 동 도면은, 화소 어레이부(540)에서의 화소 공유 유닛(539)의 구성예를 도시하는 평면도이다. 또한, 동 도면은, 제2 기판(200)측에서 본 제1 기판(100) 및 제2 기판(200)의 구성을 도시한 도면이다.
동 도면에서, 백색 바탕의 직사각형 영역은, 화소(541)의 영역에 상당하는 제1 반도체 기판(120)의 영역을 나타낸다. 또한, 점 해칭이 부여된 영역은, 제1 반도체 기판(120)에 형성된 반도체 영역을 나타낸다. 또한, 기울어진 직사각형의 영역은, 전하 전송부(102)의 게이트 전극을 나타낸다. 백색 바탕의 원은, 관통 전극(251 내지 253)을 나타낸다. 점선의 직사각형은, 화소 회로(210)의 소자(리셋 트랜지스터(211), 용량 전환 트랜지스터(212), 증폭 트랜지스터(213) 및 선택 트랜지스터(214))를 나타낸다. 또한 화소(541)의 경계에 기재된 점선의 직사각형은, 화소 공유 유닛(539)의 범위를 나타낸다. 2점 쇄선의 직사각형은, 후술하는 화소 그룹(538)의 범위를 나타낸다.
화소(541)의 경계에는 분리부(171)가 배치된다. 분리부(171)는, 화소(541)를 둘러싸는 형상으로 구성된다. 또한, 화소(541)의 경계의 제1 반도체 기판(120)에는, 매립 전극(161 및 162)이 또한 배치된다. 매립 전극(161)은, 제1 반도체 기판(120)의 웰 영역에 접속된다. 또한, 동 도면의 매립 전극(161)에 인접하는 화소(541)의 제1 반도체 기판(120)에는, 반도체 영역(123)이 배치된다. 매립 전극(161)은, 반도체 영역(123)을 통해서 웰 영역에 접속된다. 매립 전극(162)은, 전하 보유부(103)를 구성하는 반도체 영역(122)에 접속된다. 동 도면의 매립 전극(161 및 162)은, 4개의 화소(541)의 구석부에 인접하는 제1 반도체 기판(120)에 매립되어 배치된다.
상술한 바와 같이, 화소(541A, 541B, 541C 및 541D)는, 제1 기판(100)에 배치된다. 동 도면에 나타낸 바와 같이, 화소(541A, 541B, 541C 및 541D)가 2행 2열로 배치되고, 이들의 중앙부의 근방에 전하 보유부(103A, 103B, 103C 및 103D)가 배치된다. 이들 전하 보유부(103A, 103B, 103C 및 103D)에 인접하여, 전하 전송부(102A, 102B, 102C 및 102D) 그리고 광전 변환부(101A, 101B, 101C 및 101D)가 각각 배치된다. 또한, 화소 공유 유닛(539)의 구성은, 이 예에 한정되지는 않는다. 예를 들어, 화소 공유 유닛(539)이 4 이외의 개수의 화소(541)를 구비하는 구성으로 할 수도 있다.
매립 전극(162)은, 2행 2열의 화소(541A, 541B, 541C 및 541D)의 중앙부에 배치된다. 화소(541A, 541B, 541C 및 541D)와 제2 반도체 기판(220)의 화소 회로(210)가 화소 공유 유닛(539)을 구성한다. 바꾸어 말하면, 동 도면의 화소 공유 유닛(539)에서는, 화소(541A, 541B, 541C 및 541D)가 메립 전극(162) 및 화소 회로(210)에 공통으로 접속된다. 이러한 화소 공유 유닛(539)이 2차원 행렬 형상으로 배열된다.
한편, 화소 그룹(538)도 2행 2열의 4개의 화소(541)를 갖는다. 화소 그룹(538)을 구성하는 화소(541)는, 화소 공유 유닛(539)에 대하여 동 도면의 상하 좌우 방향으로 1화소분 어긋난 위치의 화소에 상당한다. 매립 전극(161)은, 화소 그룹(538)을 구성하는 2행 2열의 4개의 화소(541)의 중앙부에 배치된다. 이들 4개의 화소(541)는, 매립 전극(161)에 공통으로 접속된다. 또한, 화소 그룹(538)의 구성은, 이 예에 한정되지는 않는다. 예를 들어, 화소 그룹(538)이 4 이외의 개수의 화소(541)를 구비하는 구성으로 할 수도 있다.
[화소의 구성]
도 9는, 본 개시의 제1 실시 형태에 관한 화소의 구성예를 도시하는 도면이다. 동 도면은, 화소(541)의 구성예를 도시하는 모식 단면도이다. 동 도면은, 도 8에서의 a-a'선을 따른 단면도에 상당한다. 동 도면에는, 화소(541A 및 541B)를 기재했다. 또한, 동 도면에서, 제3 반도체 기판(320)의 기재를 생략하고 있다.
상술한 바와 같이, 제1 반도체 기판(120)에는, 광전 변환부(101), 전하 전송부(102) 및 전하 보유부(103)가 배치된다. 동 도면에는, 광전 변환부(101A 및 101B)와 전하 전송부(102A 및 102B)와 전하 보유부(103A 및 103B)를 기재했다. 이들 소자는, 제1 반도체 기판(120)에 형성된 웰 영역에 배치된다. 편의상, 동 도면의 제1 반도체 기판(120)은, p형의 웰 영역을 구성하는 것으로 상정한다. 이 p형의 웰 영역에 n형의 반도체 영역을 배치함으로써, 소자(의 확산층)를 형성할 수 있다.
동 도면의 제1 반도체 기판(120)에 기재된 점 해칭의 영역이 n형의 반도체 영역을 나타낸다. 광전 변환부(101A)는, n형의 반도체 영역(121A)에 의해 구성된다. 구체적으로는, n형의 반도체 영역(121A) 및 주위의 p형의 웰 영역의 계면에 형성되는 pn 접합에 의해 구성되는 포토다이오드가 광전 변환부(101A)에 해당한다. 동 도면에 나타낸 바와 같이, 광전 변환부(101A)는, 제1 반도체 기판(120)의 이면측쪽으로 형성된다. 또한, 광전 변환부(101A)의 일부는 제1 반도체 기판(120)의 표면측 근방에 확장된다. 또한, 광전 변환부(101B)도 광전 변환부(101A)와 마찬가지로 구성된다.
전하 보유부(103A 및 103B)는, n형의 반도체 영역(122A 및 122B)에 의해 각각 구성된다. 이들 n형의 반도체 영역(122A 및 122B)이 상술한 FD를 구성한다. 또한, 반도체 영역(122A 및 122B)은, 매립 전극(162)에 인접해서 배치된다.
전하 전송부(102A)는, 반도체 영역(121A 및 122A) 그리고 게이트 전극(131A)에 의해 구성된다. n형의 반도체 영역(121A 및 122A)이 전하 전송부(102A)의 소스 영역 및 드레인 영역에 해당한다. 동 도면의 전하 전송부(102A)는, 반도체 기판의 면을 따라 채널이 형성되는 플래너형 또는 횡형의 MOS 트랜지스터에 의해 구성된다. 게이트 전극(131A)은, 제1 반도체 기판(120)의 표면측에 배치된다. 또한, 동 도면의 게이트 전극(131A)은 사이드 월을 구비한다. 이 게이트 전극(131A)에 구동 전압을 인가하면 게이트 전극(131A)에 인접하는 웰 영역에 채널이 형성되어, n형의 반도체 영역(121A 및 122A)의 사이가 도통 상태로 된다. 즉, 광전 변환부(101A) 및 전하 보유부(103A)의 사이가 도통하여, 광전 변환부(101A)의 전하가 전하 보유부(103A)에 전송된다.
전하 전송부(102A)와 마찬가지로, 전하 전송부(102B)는, 반도체 영역(121B 및 122B) 그리고 게이트 전극(131B)에 의해 구성된다. 또한, 게이트 전극(131A 및 131B)은, 불순물이 주입된 다결정 실리콘에 의해 구성할 수 있다. 또한, 게이트 전극(131A 및 131B)과 제1 반도체 기판(120) 사이의 절연막(129)은, 게이트 절연막을 구성한다.
전하 전송부(102A)의 게이트 전극(131A)에는, 관통 전극(253)이 접속된다. 전하 전송부(102A)의 게이트 전극(131A)은, 관통 전극(253)을 통해서 신호선(TG1)에 접속된다. 마찬가지로, 전하 전송부(102B)의 게이트 전극(131B)도 관통 전극(253)을 통해서 신호선(TG2)에 접속된다.
또한, 제1 반도체 기판(120)에는, 반도체 영역(123A 및 123B)이 배치된다. 이들 반도체 영역(123A 및 123B)은, 제1 반도체 기판(120)의 웰 영역에 배치되는 반도체 영역이며, 이 웰 영역과 동일한 도전형의 비교적 높은 불순물 농도로 구성되는 반도체 영역이다. 또한, 반도체 영역(123A 및 123B)은, 매립 전극(161)에 인접해서 배치된다. 또한, 반도체 영역(123)은, 청구범위에 기재된 고농도 불순물 영역의 일 예이다.
분리부(171)는, 화소(541)의 경계에 배치되어 화소(541)를 분리하는 것이다. 이 분리부(171)는, 제1 반도체 기판(120)에 있어서 인접하는 화소(541)를 분리한다. 분리부(171)는, 예를 들어, 제1 반도체 기판(120)의 표면측으로부터 이면측에 관통하는 홈부(179)에 SiO2 등의 절연물을 매립함으로써 구성할 수 있다. 또한, 분리부(171)에 입사광을 차광하는 차광 부재를 배치할 수도 있다.
매립 전극(161 및 162)은, 화소(541)의 경계에 배치되는 전극이다. 또한, 매립 전극(161 및 162)은, 분리부(171)와 겹치는 위치의 제1 반도체 기판(120)의 표면측에 배치된다. 매립 전극(161 및 162)은, 예를 들어, 불순물이 주입된 다결정 실리콘에 의해 구성할 수 있다.
상술한 바와 같이, 매립 전극(161)은, 반도체 영역(123)(반도체 영역(123A 및 123B))에 인접해서 배치되고, 제1 반도체 기판(120)의 웰 영역에 접속된다. 매립 전극(161)에는, 관통 전극(251)이 접속되어, 기준 전위(웰 전위)가 공급된다. 또한, 반도체 영역(123)은, 매립 전극(161)과 제1 반도체 기판(120) 등의 접속을 오믹 접속으로 하기 위해서 배치되는 반도체 영역이며, 웰 영역과 동일한 도전형의 비교적 높은 불순물 농도로 구성되는 반도체 영역이다.
매립 전극(162)은, 반도체 영역(122)(반도체 영역(122A 및 122B))에 인접해서 배치되고, 전하 보유부(103)(전하 보유부(103A 및 103B))에 접속된다. 매립 전극(162)에는, 관통 전극(252)이 접속된다. 이 관통 전극(252)에 의해, 전하 보유부(103) 및 화소 회로(210)의 사이가 접속된다. 또한, 관통 전극(251 및 252)은, 청구범위에 기재된 접속부의 일 예이다.
제2 반도체 기판(220)에는, 화소 회로(210)가 배치된다. 동 도면에는, 리셋 트랜지스터(211) 및 증폭 트랜지스터(213)를 기재했다. 이들 리셋 트랜지스터(211) 및 증폭 트랜지스터(213)는, 제2 반도체 기판(220)의 웰 영역에 배치된다. 제1 반도체 기판(120)과 마찬가지로, 제2 반도체 기판(220)에는, p형의 웰 영역이 형성된다. 편의상, 동 도면의 제2 반도체 기판(220)은, p형의 웰 영역을 구성하는 것으로 상정한다. 리셋 트랜지스터(211)는, n형의 반도체 영역(221 및 222)과 게이트 전극(231)에 의해 구성된다. 리셋 트랜지스터(211)의 게이트 전극(231)은, 콘택트 플러그(244)를 통해서 신호선(RST)에 접속된다. 또한, 증폭 트랜지스터(213)는, n형의 반도체 영역(223 및 224)과 게이트 전극(232)에 의해 구성된다. 증폭 트랜지스터(213)의 게이트 전극(232)은, 콘택트 플러그(244) 및 배선(242)을 통해서 관통 전극(252)에 접속된다. 즉 증폭 트랜지스터(213)의 게이트 전극(232)은, 콘택트 플러그(244), 배선(242), 관통 전극(252) 및 매립 전극(162)을 통해서 전하 보유부(103A 및 103B)에 접속된다.
제2 반도체 기판(220)에는, p형의 비교적 높은 불순물 농도로 구성되는 반도체 영역(225A 및 225B)이 배치된다. 이들 p형의 반도체 영역(225A 및 225B)은, 콘택트 플러그(244) 및 배선(242)을 통해서 관통 전극(251)에 접속된다. 이에 의해, 제2 반도체 기판(220)의 웰 영역은, 제1 반도체 기판(120)의 웰 영역과 접속된다. 제1 반도체 기판(120) 및 제2 반도체 기판(220)에는, 공통의 웰 전위가 공급된다. 또한, 관통 전극(251)은, 배선(242) 및 콘택트 플러그(244)를 통해서 제3 반도체 기판(320)(도시하지 않음)의 접지선(Vss)에 또한 접속된다. 관통 전극(251)에는, 제3 반도체 기판(320)의 접지 전위가 기준 전위(웰 전위)로서 공급된다. 또한, 접지 전위 이외의 고정 전위를 기준 전위에 적용할 수도 있다.
매립 전극(161)을 화소(541)의 경계에 배치해서 화소(541)의 제1 반도체 기판(120)의 웰 영역에 접속시킨다. 이 매립 전극(161)에 기준 전위(웰 전위)를 공급함으로써, 화소(541)의 제1 반도체 기판(120)에 웰 전위를 공급할 수 있다. 오믹 접속을 얻기 위한 반도체 영역(123)은, 매립 전극(161)에 인접하는 좁은 전유 면적으로 구성할 수 있다. 또한, 매립 전극(161)을 복수의 화소(541)에 공통으로 접속함으로써, 관통 전극(251)을 복수의 화소(541)에 있어서 공유할 수 있다. 이에 의해, 관통 전극(251)의 개수를 삭감할 수 있다. 또한, 관통 전극(251)이 배치되는 제2 반도체 기판(220)의 관통 구멍(262)의 개구 면적을 축소할 수도 있고, 제2 반도체 기판(220)에서의 화소 회로(210)의 소자 배치를 용이하게 할 수 있다.
한편, 매립 전극(161)을 사용하지 않는 경우에는, 관통 전극(251)을 화소(541)의 제1 반도체 기판(120)에 접속해서 웰 전위를 공급할 필요가 있다. 구체적으로는, 반도체 영역(123)에 관통 전극(251)을 접속하게 된다. 이 경우, 비교적 넓은 면적의 반도체 영역(123)을 배치할 필요가 있다. 제조 공정에서의 관통 전극(251)의 위치 어긋남 등에 의한 문제의 발생을 저감하기 위해서이다. 이 때문에, 화소(541)에서의 광전 변환부(101) 등에 할당하는 영역이 축소되게 된다.
또한, 매립 전극(162)을 화소(541)의 경계에 배치해서 화소(541)의 제1 반도체 기판(120)의 전하 보유부(103)에 접속시킴으로써, 상술한 반도체 영역(123)과 마찬가지로, 전하 보유부(103)를 구성하는 반도체 영역(122)의 면적을 축소할 수 있다. 또한, 매립 전극(162)을 복수의 화소(541)에 공통으로 접속함으로써, 관통 전극(252)을 복수의 화소(541)에 있어서 공유할 수 있다. 이에 의해, 관통 전극(252)의 개수를 삭감할 수 있어, 관통 구멍(262)의 개구 면적을 축소할 수 있다.
이와 같이, 매립 전극(162)을 화소(541)의 경계의 분리부(171)에 겹치는 위치에 배치해서 화소(541)의 제1 반도체 기판(120)에 접속한다. 화소(541)의 내부의 제1 반도체 기판(120)에 접속하고 있던 관통 전극(251) 등을 화소(541)의 외측으로 옮길 수 있어, 화소(541)의 전유 면적을 축소할 수 있다.
또한, 매립 전극(161 및 162)은, 화소(541)의 경계의 제1 반도체 기판(120)에 형성된 홈부(179)에 매립하는 형상으로 구성된다. 이에 의해, 매립 전극(161 및 162)은, 홈부(179)에 인접하는 제1 반도체 기판(120)의 측면과 접속하는 형상이 된다. 매립 전극(161 및 162)과 제1 반도체 기판(120)의 접속면이 제1 반도체 기판(120)의 표면에 수직인 방향으로 배치됨으로써, 매립 전극(161 및 162)의 전유 면적을 축소할 수 있다. 이에 의해, 화소(541)의 전유 면적을 축소하는 것이 가능하게 된다. 매립 전극(161) 등의 제1 반도체 기판(120)에의 매립 깊이(동 도면의 「D」)는, 50nm 이상으로 하면 적합하다. 매립 전극(161 및 162)과 제1 반도체 기판(120)의 접속면을 넓게 할 수 있어, 접속 저항을 저감할 수 있기 때문이다.
이에 반해, 제1 반도체 기판(120)의 표면에 배치한 전극을 통해서 제1 반도체 기판(120)과 전기적으로 접속하는 경우에는, 후술하는 도 21에 나타낸 바와 같이 비교적 넓은 면적의 전극을 배치할 필요가 있다. 전극 및 반도체 영역의 사이의 접속 저항을 저감하기 위해서이다. 이 때문에, 화소(541)의 면적이 증가하게 된다.
또한, 매립 전극(162)을 화소(541)의 경계에 배치함과 함께 협소한 사이즈로 구성함으로써, 게이트 전극(131)과의 사이의 거리(동 도면의 「W」)를 크게 할 수 있다. 이에 의해, 전하 전송부(102)의 게이트 전극(131)과 전하 보유부(103)의 사이의 기생 용량을 저감할 수 있다. 전하 전송부(102)의 전하의 전송 효율을 향상시킬 수 있다. 또한, 게이트 전극(131)의 높이(동 도면의 「H2」)는, 매립 전극(161 및 162)의 높이(동 도면의 「H1」) 이하로 하면 적합하다. 게이트 전극(131)과 매립 전극(161 및 162)의 사이의 기생 용량을 저감할 수 있기 때문이다.
[촬상 소자의 제조 방법]
도 10a 내지 10i는, 본 개시의 제1 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다. 도 10a-10i는, 촬상 장치(1)의 제조 공정의 일 예를 나타낸 도면이며, 제1 반도체 기판(120)의 영역에 관한 제조 공정의 일 예를 나타낸 도면이다.
먼저, 제1 반도체 기판(120)에 웰 영역 및 반도체 영역(121)(도시하지 않음)을 형성한다. 다음으로, 제1 반도체 기판(120)의 표면측에 레지스트(601)를 배치한다. 이 레지스트(601)에는, 화소(541)의 경계 부분에 개구부(602)가 배치된다(도 10a).
다음으로, 레지스트(601)를 마스크로서 사용해서 제1 반도체 기판(120)의 표면측을 에칭하여, 홈부(179)를 형성한다(도 10b). 이것은, 예를 들어, 건식 에칭에 의해 행할 수 있다.
다음으로, 홈부(179)에 분리부(171)를 배치한다(도 10c). 이것은, 예를 들어, 홈부(179)를 포함하는 제1 반도체 기판(120)의 표면측에 분리부(171)의 재료인 SiO2의 막을 CVD(Chemical Vapor Deposition)를 사용해서 성막하여, 원하는 두께로 연삭함으로써 행할 수 있다. SiO2막의 연삭에는, CMP(Chemical Mechanical Polishing)를 사용할 수 있다.
다음으로, 분리부(171)를 연삭해서 홈부(179)에 제1 반도체 기판(120)의 표면측 근방의 측면을 노출시킨다(도 10d). 이것은, 레지스트(601)를 마스크로서 사용하여, 분리부(171)를 에칭함으로써 행할 수 있다. 이 에칭에는, 예를 들어, 이방성의 건식 에칭을 적용할 수 있다.
다음으로, 홈부(179)에 매립 전극(161 및 162)을 배치한다(도 10e). 이것은, 예를 들어, 매립 전극(161 및 162)의 재료인 다결정 실리콘을 CVD 등에 의해 홈부(179)에 배치해서 행할 수 있다. 다음으로, 레지스트(601)를 제거한다(도 10f).
다음으로, 게이트 절연막, 게이트 전극(131) 및 사이드 월을 형성한다(도 10g). 다음으로, 반도체 영역(123) 등을 형성한다(도 10h). 이것은, 이온 주입에 의해 행할 수 있다. 다음으로, 제1 반도체 기판(120)의 표면측에 절연막(129)을 형성한다. 다음으로, 절연층(141)을 배치한다(도 10i). 이것에는, 예를 들어, 절연층(141)의 재료인 SiO2의 막을 CVD에 의해 성막함으로써 행할 수 있다. 이상의 공정에 의해, 촬상 장치(1)의 제1 반도체 기판(120) 부분을 제조할 수 있다.
또한, 분리부(171)의 구성은, 이 예에 한정되지는 않는다. 예를 들어, 제1 반도체 기판(120)의 이면측으로부터 형성된 홈부(179)에 분리부(171)를 배치하는 구성을 취할 수도 있다. 또한, 분리부(171)는, 제1 반도체 기판(120)을 관통하지 않고, 제1 반도체 기판(120)의 표면측으로부터 이면측 근방에 달하는 깊이로 구성할 수도 있다.
[화소 공유 유닛의 다른 구성]
도 11은, 본 개시의 제1 실시 형태에 관한 화소 공유 유닛의 다른 구성예를 도시하는 도면이다. 동 도면은, 도 8과 마찬가지로, 화소 공유 유닛(539)의 구성예를 나타내는 평면도이다. 동 도면의 화소 공유 유닛(539)은, 매립 전극(161) 대신에 띠상의 매립 전극이 배치되는 점에서, 도 8의 화소 공유 유닛(539)과 다르다.
동 도면의 매립 전극(166)은, 제1 반도체 기판(120)의 웰 영역에 접속되는 매립 전극이다. 이 매립 전극(166)은, 띠상으로 구성되고, 평면에서 보아 직사각형 형상의 화소(541) 등의 변을 따라 배치되는 매립 전극이다. 또한, 동 도면의 매립 전극(166)은, 동 도면의 가로 방향으로 연장된 형상으로 구성되는 예를 나타낸 것이다. 또한, 매립 전극(166)은, 반도체 영역(123)을 통해서 웰 영역에 접속된다. 동 도면의 반도체 영역(123)은, 매립 전극(166)을 따른 띠상으로 구성된다. 이러한 띠상의 매립 전극(166)을 배치함으로써, 매립 전극(166) 및 반도체 기판(110)의 웰 영역의 접촉 면적을 넓게 할 수 있어, 접속 저항을 저감할 수 있다.
[매립 전극의 다른 구성]
도 12a 및 12b는, 본 개시의 제1 실시 형태에 관한 매립 전극의 다른 구성예를 도시하는 도면이다. 도 12a는, 매립 전극(166)의 구성예를 나타내는 단면도이며, 도 11의 d-d'선을 따른 단면도이다. 동 도면의 매립 전극(166)은, 분리부(171)와 대략 동일한 폭으로 구성되는 예를 나타낸 것이다.
도 12b는, 분리부(171)보다 넓은 폭으로 구성되는 매립 전극(166)의 예를 나타낸 도면이다. 동 도면의 매립 전극(166)은, 반도체 기판(110)의 표면에 있어서 분리부(171)의 폭보다 넓은 폭의 단면으로 구성된다. 또한, 동 도면의 매립 전극(166)은, 절연막(129)의 개구 폭보다 넓은 폭으로 구성되는 예를 나타낸 것이다.
또한, 촬상 소자의 제조 방법은, 도 10a-10i에 기재된 방법에 한정되지는 않는다. 예를 들어, 도 10i의 절연막(129)의 형성 후에, 분리부(171)에 인접하는 절연막(129)에 홈상의 개구부를 형성하고, 도 10i의 매립 전극(161)에 인접해서 다결정 실리콘막을 또한 배치할 수도 있다. 또한, 도 10d 후에 레지스트(601)를 박리해서 절연막(129)을 성막하고, 패턴 에칭으로 홈부(179)의 내부와 어깨 상면부의 절연막(129)을 제거한 후에 다결정 실리콘막을 성막하고, 패턴 에칭을 행해서 매립 전극(166)을 형성할 수도 있다. 이러한 제조 방법을 적용함으로써, 도 12b에 기재한 매립 전극(166)과 같은 상부의 폭이 분리부(171)의 폭보다 넓은 매립 전극을 형성할 수 있다.
도 13은, 본 개시의 제1 실시 형태에 관한 화소 공유 유닛의 다른 구성예를 도시하는 도면이다. 동 도면은, 도 11과 마찬가지로, 띠상의 매립 전극(166)이 배치되는 화소 공유 유닛(539)의 구성예를 나타내는 평면도이다. 동 도면의 화소 공유 유닛(539)은, 직사각형의 형상으로 구성되는 화소(541) 등이 배치되는 점에서, 도 11의 화소 공유 유닛(539)과 다르다.
또한, 동 도면의 화소 어레이부(540)에서는, 화소(541A 및 541C)가 위상차 화소를 구성한다. 이 위상차 화소는, 피사체로부터의 입사광을 동공 분할해서 상면 위상차를 검출하기 위한 위상차 신호와 피사체로부터의 입사광에 기초하는 화상 신호를 생성할 수 있다. 위상차 신호를 생성할 때는, 화소(541A 및 541C)의 광전 변환부의 광전 변환에 의해 각각 생성된 전하에 기초하는 2개의 화상 신호를 위상차 신호로서 출력한다. 한편, 화상 신호를 생성할 때는, 2개의 광전 변환부의 광전 변환에 의해 생성된 전하를 화소에 있어서 합산하고, 합산한 전하에 기초하여 생성된 화상 신호를 출력한다. 화소(541B 및 541D)에서도 화소(541A 및 541C)와 마찬가지로 위상차 화소를 구성한다.
또한, 화소(541A 및 541C) 그리고 화소(541B 및 541D)의 사이의 분리부(171)에는, 간극이 형성된다. 이 간극의 부분에 오버플로 패스가 형성된다.
또한, 위상차 화소를 구성하는 화소(541A 및 541C)에는 동공 분할을 위한 공통의 온 칩 렌즈(401)가 배치된다. 마찬가지로, 화소(541B 및 541D)에도 공통의 온 칩 렌즈(401)가 배치된다.
또한, 상술한 화소(541A 및 541C) 그리고 화소(541B 및 541D)는, 위상차 신호를 생성하지 않는 통상의 화소로서 사용할 수도 있다. 또한, 위상차 화소 및 통상의 화소 기능을 화소 어레이부(540)의 영역마다 부여할 수도 있다. 구체적으로는, 화소 어레이부(540)에서의 화소(541A) 등의 일부를 위상차 화소로서 기능시키고, 다른 화소(541A) 등을 통상의 화소로서 기능시킬 수도 있다. 또한, 촬상 장치(1)에 있어서, 상면 위상차의 검출을 행하는 등의 경우에 화소(541A) 등의 일부 또는 전부를 위상차 화소로서 기능시키고, 그 이외의 경우에 화소(541A) 등을 통상의 화소로서 기능시킬 수도 있다.
동 도면에서, 화소(541A 내지 541D)의 FD를 구성하는 반도체 영역(122A 내지 122D)의 영역은, 도 8의 반도체 영역(122A 내지 122D)과 비교해서 동 도면의 가로 방향으로 긴 형상으로 구성하는 예를 나타낸 것이다. 또한, 반도체 영역(122A 내지 122D)의 형상은, 이 예에 한정되지는 않는다. 예를 들어, 동 도면의 세로 방향으로 긴 형상이나 도 8과 마찬가지의 대칭인 형상으로 구성할 수도 있다.
이와 같이, 본 개시의 제1 실시 형태의 촬상 장치(1)는, 화소(541)의 경계에 매립 전극(161)을 배치한다. 이 매립 전극(161)을 통해서 기준 전위가 제1 반도체 기판(120)에 공급된다. 이에 의해, 기준 전위의 공급에 관련된 영역을 화소(541)의 외부에 배치할 수 있어, 화소(541)를 소형화할 수 있다.
(2. 제2 실시 형태)
상술한 제1 실시 형태의 촬상 장치(1)는, 제1 반도체 기판(120)의 분리부(171)에 매립 전극(161)이 배치되어 있었다. 이에 반해, 본 개시의 제2 실시 형태의 촬상 장치(1)는, 매립 전극(161)끼리를 접속하는 점에서, 상술한 제1 실시 형태와 다르다.
[화소 공유 유닛의 구성]
도 14는, 본 개시의 제2 실시 형태에 관한 화소 공유 유닛의 구성예를 도시하는 도면이다. 동 도면은, 도 8과 마찬가지로, 화소 공유 유닛(539)의 구성예를 나타내는 평면도이다. 동 도면의 화소 공유 유닛(539)은, 매립 전극(161)끼리를 접속하는 경계부 배선(163)을 구비하는 점에서, 도 8의 화소 공유 유닛(539)과 다르다.
경계부 배선(163)은, 화소(541)의 경계에 배치된 매립 전극(161)에 접속되는 배선이다. 동 도면의 경계부 배선(163)은, 제1 반도체 기판(120)에 매립되는 형상으로 구성되는 예를 나타낸 것이다. 구체적으로는, 동 도면의 경계부 배선(163)은, 분리부(171)에 매립되는 형상으로 구성된다. 이 경계부 배선(163)은, 예를 들어, 불순물이 주입된 다결정 실리콘에 의해 구성할 수 있다. 경계부 배선(163)을 배치해서 매립 전극(161)끼리를 접속함으로써, 인접하는 매립 전극(161)에 있어서 기준 전위(웰 전위)를 공통으로 할 수 있다. 다른 화소(541)의 사이의 웰 전위의 전위차를 저감할 수 있다. 또한, 경계부 배선(163)을 배치해서 화소(541)의 웰 전위를 공통으로 함으로써, 관통 전극(251)을 삭감할 수도 있다. 또한, 동 도면은, 일 방향(동 도면에서의 가로 방향)으로 인접하는 매립 전극(161)끼리의 사이에 경계부 배선(163)이 배치되는 예를 나타낸 것이다.
또한, 경계부 배선(163)은, 매립 전극(162)끼리의 사이에 배치되어, 매립 전극(161)끼리를 접속할 수도 있다. 이 경우는, 경계부 배선(163)에 의해, 인접하는 전하 보유부(103)끼리가 접속된다.
[경계부 배선의 구성]
도 15a 및 15b는, 본 개시의 제2 실시 형태에 관한 경계부 배선의 구성예를 도시하는 도면이다. 도 15a 및 15b는, 각각 도 14의 b-b'선 및 c-c'선을 따른 경계부 배선(163)의 단면의 구성예를 나타낸다. 동 도면의 경계부 배선(163)은, 매립 전극(161)의 측면에 접속된다(도 15a). 또한, 동 도면의 경계부 배선(163)은, 상면이 제1 반도체 기판(120)의 표면측에 노출되는 형상으로 구성된다(도 15b). 도 15b에 나타낸 바와 같이, 동 도면의 경계부 배선(163)은, 제1 반도체 기판(120)의 영역으로부터 이격되는 형상으로 구성할 수 있다. 경계부 배선(163) 및 제1 반도체 기판(120)의 사이의 분리부(171)의 폭(동 도면의 「W2」)은, 20nm 이상으로 할 수 있다. 또한, 관통 전극(251)은, 경계부 배선(163) 상에 배치할 수도 있다. 경계부 배선(163)이 매립 전극(161)에 전기적으로 접속되어 있기 때문이다.
[경계부 배선의 제조 방법]
도 16a 내지 16e는, 본 개시의 제2 실시 형태에 관한 경계부 배선의 제조 방법의 일 예를 도시하는 도면이다. 도 16a 내지 16e는, 경계부 배선(163)의 제조 공정의 일 예를 나타내는 도면이다.
먼저, 제1 반도체 기판(120)에 분리부(171)를 형성한다(도 16a). 다음으로, 제1 반도체 기판(120)의 표면측에 레지스트(603)를 배치한다. 이 레지스트(603)는, 경계부 배선(163)을 배치하는 부분에 개구부(604)가 배치된다(도 16b). 다음으로, 레지스트(603)를 마스크로서 사용해서 분리부(171)의 에칭을 행하여, 개구부(178)를 형성한다(도 16c). 이것은, 예를 들어, 이방성의 건식 에칭에 의해 행할 수 있다. 다음으로, 개구부(178)를 포함하는 제1 반도체 기판(120)의 표면측에 경계부 배선(163)의 재료막(605)을 배치한다(도 16d). 이것은, 예를 들어, 다결정 실리콘의 막을 CVD에 의해 성막함으로써 행할 수 있다. 다음으로, 재료막(605)을 에칭해서 개구부(178) 이외의 부분의 재료막(605)을 제거한다(도 16e). 이에 의해, 경계부 배선(163)을 형성할 수 있다. 그 후, 레지스트(603)를 제거한다.
[경계부 배선의 다른 구성]
도 17a 및 17b는, 본 개시의 제2 실시 형태에 관한 경계부 배선의 다른 구성예를 나타내는 도면이다. 도 17a 및 17b는, 경계부 배선(164)의 구성예를 나타내는 도면이다. 이 경계부 배선(164)은, 제1 반도체 기판(120)의 표면에 인접해서 배치되는 배선이다. 도 17a는 화소(541)의 경계를 따른 방향의 경계부 배선(164)의 단면의 구성예를 나타내고, 도 17b는 화소(541)의 경계에 수직인 방향의 경계부 배선(164)의 단면의 구성예를 나타낸다. 동 도면의 경계부 배선(164)은, 매립 전극(161)의 상면에 접속된다(도 17a). 또한, 동 도면의 경계부 배선(163)은, 상면 및 측면이 제1 반도체 기판(120)의 표면측에 노출되는 형상으로 구성된다(도 17b). 경계부 배선(163)과 마찬가지로, 도 17b의 경계부 배선(164)에 있어서도, 제1 반도체 기판(120)의 영역으로부터 이격되는 형상으로 구성할 수 있다. 경계부 배선(164) 및 제1 반도체 기판(120)의 거리는, 20nm 이상으로 할 수 있다. 또한, 관통 전극(251)은, 매립 전극(161) 대신에 경계부 배선(163) 상에 배치할 수 있다.
[경계부 배선의 다른 제조 방법]
도 18a 내지 18g는, 본 개시의 제2 실시 형태에 관한 경계부 배선의 다른 제조 방법의 일 예를 도시하는 도면이다. 도 18a 내지 18g는, 경계부 배선(164)의 제조 공정의 일 예를 나타내는 도면이다. 또한, 도 18a 내지 18g 각각의 도면에서의 좌측 도면은 매립 전극(161)이 배치되지 않는 부분을 나타내고, 우측 도면은 매립 전극(161)이 배치되는 부분을 나타낸다.
먼저, 제1 반도체 기판(120)에 분리부(171)를 형성하여, 매립 전극(161)을 배치한다(도 18a). 다음으로, 제1 반도체 기판(120)의 표면측에 절연막(129)을 배치한다(도 18b). 이것은, 예를 들어, 열산화에 의해 행할 수 있다. 다음으로, 제1 반도체 기판(120)의 표면측에 레지스트(606)를 배치한다. 이 레지스트(606)는, 경계부 배선(164)을 배치하는 부분에 개구부(607)가 배치된다(도 18c). 다음으로, 레지스트(606)를 마스크로서 사용해서 절연막(129)의 에칭을 행하여, 매립 전극(161)에 인접하는 영역에 개구부(608)를 형성한다(도 18d). 이것은, 예를 들어, 건식 에칭에 의해 행할 수 있다.
다음으로, 레지스트(606)를 제거한다(도 18e). 다음으로, 개구부(608)를 포함하는 제1 반도체 기판(120)의 표면측에 경계부 배선(164)의 재료막(620)을 배치한다(도 18f). 이것은, 예를 들어, 다결정 실리콘의 막을 CVD로 성막함으로써 행할 수 있다. 다음으로, 재료막(620)을 에칭해서 화소(541)의 경계 이외의 재료막(620)을 제거한다(도 18g). 이에 의해, 경계부 배선(164)을 형성할 수 있다.
[화소 공유 유닛의 다른 구성]
도 19는, 본 개시의 제2 실시 형태에 관한 화소 공유 유닛의 다른 구성예를 도시하는 도면이다. 동 도면은, 도 14와 마찬가지로, 화소 공유 유닛(539)의 구성예를 나타내는 평면도이다. 동 도면의 화소 공유 유닛(539)은, 경계부 배선(163)이 그물눈 형상으로 배치되는 점에서, 도 14의 화소 공유 유닛(539)과 다르다.
동 도면의 경계부 배선(163)은, 매립 전극(161)끼리를 동 도면의 세로 방향 및 가로 방향으로 접속한다. 이에 의해, 제1 반도체 기판(120)에서의 웰 전위를 공급하는 배선을 더욱 저저항화할 수 있어, 다른 화소(541)의 사이의 웰 전위의 전위차를 저감할 수 있다.
그 이외의 촬상 장치(1)의 구성은, 본 개시의 제1 실시 형태에서의 촬상 장치(1)의 구성과 마찬가지이기 때문에, 설명을 생략한다.
이와 같이, 본 개시의 제2 실시 형태의 촬상 장치(1)는, 인접하는 매립 전극(161)끼리를 경계부 배선(163) 등에 의해 접속한다. 이에 의해, 다른 화소(541)의 사이의 웰 전위의 전위차를 저감할 수 있다.
(3. 제3 실시 형태)
상술한 제1 실시 형태의 촬상 장치(1)는, 화소 그룹(538)마다 관통 전극(251)이 배치되어 있었다. 이에 반해, 본 개시의 제3 실시 형태에서는, 경계부 배선(163) 등을 배치해서 관통 전극(251)을 삭감하는 예에 대해서 설명한다.
[화소 어레이부의 구성]
도 20a 내지 20c는, 본 개시의 제3 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다. 도 20a 내지 20c는, 화소 어레이부(540)의 구성예를 나타내는 도면이다. 또한, 도 20a 내지 20c에서는, 부호의 기재를 생략하고 있다.
도 20a는, 도 8과 마찬가지로, 모든 매립 전극(161 및 162)에 관통 전극(251 및 252)이 배치되는 예를 나타낸 도면이다. 도 20b는, 동 도면의 가로 방향으로 인접하는 매립 전극(161)의 사이에 경계부 배선(163)을 배치하고, 인접하는 매립 전극(161)에 대하여 교대로 관통 전극(251)을 배치하는 경우의 예를 나타낸 도면이다. 도 20c는, 경계부 배선(163)을 배치함과 함께 관통 전극(251)을 생략하는 경우의 예를 나타낸 도면이다.
또한, 도 20c의 화소 어레이부(540)에서는, 도 30에서 후술하는 바와 같이, 기준 전위를 공급하는 관통 전극(251)을 화소 어레이부(540)의 외부에 배치한다. 이 화소 어레이부(540)의 외부에 배치되는 관통 전극(251)은, 예를 들어, 화소 어레이부(540)의 외부의 영역으로 연장되는 웰 영역에 접속할 수 있다. 또한, 이 관통 전극(251)은, 화소 어레이부(540)의 매립 전극(161)에 접속됨과 함께 화소 어레이부(540)의 외부의 영역으로 신장되는 경계부 배선(163)에 접속할 수도 있다. 이와 같이, 화소 어레이부(540)에 관통 전극(251)이 배치되지 않을 경우에 있어서 화소(541)에 기준 전위(웰 전위)를 공급할 수 있다.
도 21은, 본 개시의 제3 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다. 동 도면은, 매립 전극(161 및 162) 대신에 제1 반도체 기판(120)의 표측의 표면에 인접하는 전극(661 및 662)을 사용하는 경우의 예를 나타낸 도면이다. 동 도면은, 본 개시의 실시 형태의 비교예를 나타낸 것이다. 전극(661 및 662)은 제1 반도체 기판(120)에 매립되지 않는 형상으로 구성되고, 제1 반도체 기판(120)의 표면에서 반도체 영역과 접합한다. 반도체 영역과의 사이의 접속 저항을 저감하기 위해서, 전극(661 및 662)은, 매립 전극(161 및 162)보다도 넓은 면적으로 구성할 필요가 있다.
도 20a 내지 20c 및 도 21 각각의 경우에 있어서, 관통 전극(251) 등의 접속부의 개수 등을 비교한다.
[비교 결과]
도 22는, 본 개시의 제3 실시 형태에 관한 화소 어레이부의 비교 결과를 도시하는 도면이다. 동 도면에서, 비교예 1, 적용예 1, 적용예 2 및 적용예 3은, 각각 도 21, 도 20a, 도 20b 및 도 20c의 화소 어레이부(540)의 경우의 예를 나타낸다. 또한, 동 도면의 「전하 보유부 공유 화소」는, 매립 전극(162)에 의해 공통으로 접속되는 전하 보유부(103)의 화소수를 나타낸다. 「화소 회로 공유 단위」는, 화소 회로(210)당 화소수를 나타낸다. 동 도면의 「접속부」는, 화소 어레이부(540)에서의 제1 반도체 기판(120) 및 제2 반도체 기판(220)의 사이를 접속하는 접속부의 개수를 나타낸다. 구체적으로는, 관통 전극(251 내지 253)의 개수를 나타낸다. 동 도면의 「전하 전송부」, 「전하 보유부」 및 「웰 영역」은, 각각 전하 전송부(102)(의 게이트 전극(131)), 전하 보유부(103) 및 웰 영역(반도체 영역(123))의 접속부의 개수를 나타낸다. 동 도면의 「합계」는, 전하 전송부(102), 전하 보유부(103) 및 웰 영역의 접속부의 합계를 나타낸다.
동 도면의 「경계부 배선」은, 경계부 배선(163) 등의 유무를 나타낸다. 동 도면의 「웰 콘택트」는, 웰 콘택트가 배치되는 위치를 나타낸다. 동 도면의 FD 용량은, 게이트 전극(131) 및 전하 보유부(103)의 사이의 정전 용량(기생 용량)을 나타낸다.
동 도면의 4개의 예에 있어서, 「전하 보유부 공유 화소」 및 「화소 회로 공유 단위」가 4 화소로 되고, 「접속부」의 「전하 전송부」 및 「전하 보유부」가 각각 4 및 1이 된다. 어느 예에서든, 화소 공유 유닛(539)은, 4개의 화소(541) 및 1개의 화소 회로(210)에 의해 구성되기 때문이다.
비교예 1 및 적용예 1에서, 「접속부」의 「웰 영역」이 1이 된다. 매립 전극(161)마다 관통 전극(251)이 배치되기 때문이다. 이에 반해, 적용예 2에서는, 「접속부」의 「웰 영역」이 0.5가 된다. 2개의 화소 그룹(538)에 있어서 관통 전극(251)을 공유하기 때문이다. 또한, 적용예 3에서는, 「접속부」의 「웰 영역」이 0이 된다. 비교예 1, 적용예 1, 적용예 2 및 적용예 3에서의 「접속부」의 「합계」는, 각각 6, 6, 5.5 및 5가 된다. 「웰 콘택트」에 있어서는, 적용예 3이 화소 외부가 되고, 그 이외는 화소 내부가 된다. 상술한 바와 같이, 웰 콘택트(관통 전극(251))를 생략하는 적용예 3에서는, 화소 어레이부(540)의 외부에 웰 콘택트를 배치하기 때문이다. 「FD 용량」의 항목에서는, 비교예 1이 적용예 1 내지 3보다 높은 값이 된다. 게이트 전극(131)과 전극(661 및 662)의 거리가 가깝기 때문이다.
이와 같이, 경계부 배선(163 및 164)을 배치하는 적용예에서 접속부의 개수를 삭감할 수 있다.
(4. 제4 실시 형태)
상술한 제3 실시 형태에서는, 4개의 화소(541)를 구비하는 화소 공유 유닛(539)을 갖는 예에 대한 비교를 행했다. 이에 반해, 본 개시의 제4 실시 형태에서는, 8개의 화소(541)를 구비하는 화소 공유 유닛(539)을 갖는 예에 대해서 설명한다.
동 도면의 화소 공유 유닛(539)은, 매립 전극(162)을 공유하는 4개의 화소(541)를 2조 구비한다. 이 화소 공유 유닛(539)은, 합계 8개의 화소(541)를 구비한다.
[화소 어레이부의 구성]
도 23a 내지 23c는, 본 개시의 제4 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다. 도 23a 내지 23c는, 도 20a 내지 20c와 마찬가지로, 화소 어레이부(540)의 구성예를 나타내는 도면이다. 도 23a 내지 23c의 화소 공유 유닛(539)은, 8개의 화소(541)를 구비하는 점에서, 도 20a 내지 20c의 화소 공유 유닛(539)과 다르다.
도 23a는, 도 20a와 마찬가지로, 모든 매립 전극(161 및 162)에 관통 전극(251) 등이 배치되는 예를 나타낸 도면이다. 화소 공유 유닛(539)의 2개의 매립 전극(162)에는, 각각 관통 전극(252)이 배치된다. 이들 관통 전극(252)은, 제2 반도체 기판(220)의 배선(242)에 공통으로 접속되어, 화소 회로(210)에 접속된다. 도 23b는, 동 도면의 가로 방향으로 인접하는 매립 전극(161)의 사이에 경계부 배선(163)을 배치함과 함께, 화소 공유 유닛(539)의 2개의 매립 전극(162)의 사이를 경계부 배선(163) 등에 의해 접속하는 경우의 예를 나타낸 도면이다. 또한, 도 23b에서는, 관통 전극(251)이 경계부 배선(163) 등에 접속되는 예를 기재했다. 도 23c는, 도 23b의 예에 대하여 관통 전극(251)을 또한 생략하는 경우의 예를 나타낸 도면이다.
[비교 결과]
도 24는, 본 개시의 제4 실시 형태에 관한 화소 어레이부의 비교 결과를 도시하는 도면이다. 동 도면에서, 비교예 2는, 도 21의 화소(541)를 갖는 화소 어레이부(540)에서 화소 공유 유닛(539)이 8개의 화소(541)를 구비하는 예를 상정한 것이다. 적용예 4는, 도 23a의 화소 어레이부(540)의 경우의 예를 나타낸다. 적용예 5 및 6은, 각각 도 20b 및 15c의 화소 어레이부(540)에서 화소 공유 유닛(539)이 8개의 화소(541)를 구비하는 예를 상정한 것이다. 적용예 7 및 8은, 각각 도 23b 및 도 23c의 화소 어레이부(540)의 경우의 예를 나타낸다.
동 도면의 6개의 예에 있어서, 「전하 보유부 공유 화소」 및 「화소 회로 공유 단위」가 각각 4화소 및 2×4화소가 되고, 「접속부」의 「전하 전송부」가 8이 된다. 어느 예에서든, 화소 공유 유닛(539)은, 8개의 화소(541) 및 1개의 화소 회로(210)에 의해 구성되기 때문이다.
비교예 2 및 적용예 4에서, 「접속부」의 「전하 보유부」 및 「웰 영역」이 2가 된다. 매립 전극(161)마다 관통 전극(251)이 배치되고, 매립 전극(162)마다 관통 전극(252)이 배치되기 때문이다. 비교예 2 및 적용예 4에서, 「접속부」의 「합계」는 12가 된다.
적용예 5 및 적용예 6에서, 적용예 4와 마찬가지로, 「접속부」의 「전하 보유부」가 2가 된다. 한편, 적용예 5에서는, 「접속부」의 「웰 영역」이 1이 된다. 2개의 화소 그룹(538)에 있어서 관통 전극(251)을 공유하기 때문이다. 또한, 적용예 6에서는, 「접속부」의 「웰 영역」이 0이 된다. 적용예 5 및 적용예 6에서의 「접속부」의 「합계」는, 각각 11 및 10이 된다.
적용예 7 및 적용예 8에서, 「접속부」의 「전하 보유부」가 1이 된다. 2개의 매립 전극(162)에 있어서 관통 전극(252)을 공유하기 때문이다. 또한, 적용예 7 및 적용예 8에서, 적용예 5 및 적용예 6과 마찬가지로, 「접속부」의 「웰 영역」이 각각 1 및 0이 된다. 적용예 7 및 적용예 8에서의 「접속부」의 「합계」는, 각각 10 및 9가 된다.
비교예 2 및 적용예 4에서는 「경계부 배선」이 「없음」이 되고, 그 이외에서는 「경계부 배선」이 「있음」이 된다. 또한, 관통 전극(251)을 생략하는 적용예 6 및 적용예 8에서는, 「웰 콘택트」가 「화소 외부」가 되고, 그 이외에서는 「웰 콘택트」가 「화소 내부」가 된다. 「FD 용량」의 항목에서는, 비교예 1이 적용예 4 내지 8보다 높은 값이 된다. 비교예 1과 마찬가지로, 게이트 전극(131)과 전극(661 및 662)의 거리가 가깝기 때문이다.
이와 같이, 경계부 배선(163 및 164)을 매립 전극(161 및 162)에 접속하는 적용예에서 접속부의 개수를 더욱 삭감할 수 있다.
(5. 제5 실시 형태)
상술한 제4 실시 형태에서는, 4개의 화소(541)에 있어서 전하 보유부(103)에 접속되는 매립 전극(162)을 공유하고 있었다. 이에 반해, 본 개시의 제5 실시 형태에서는, 2개의 화소(541)에 있어서 전하 보유부(103)에 접속되는 매립 전극(162)을 공유하는 예에 대해서 설명한다.
[화소 어레이부의 구성]
도 25a 내지 25e는, 본 개시의 제5 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다. 도 25a 내지 25e는, 도 23a 내지 23c와 마찬가지로, 화소 어레이부(540)의 구성예를 나타내는 도면이다. 도 25a 내지 25e의 화소 어레이부(540)는, 매립 전극(161 및 162)이 2개의 화소(541)에 있어서 공유되고, 화소 공유 유닛(539)이 6개의 화소(541)를 구비하는 점에서, 도 23a 내지 23c의 화소 어레이부(540)와 다르다.
동 도면의 화소 공유 유닛(539)은, 매립 전극(162)을 공유하는 2개의 화소(541)를 3조 구비한다. 이 화소 공유 유닛(539)은, 합계 6개의 화소(541)를 구비한다.
도 25a는, 도 23a와 마찬가지로, 모든 매립 전극(161 및 162)에 관통 전극(251) 등이 배치되는 예를 나타낸 도면이다. 화소 공유 유닛(539)의 3개의 매립 전극(162)에 배치되는 관통 전극(252)은, 제2 반도체 기판(220)의 배선(242)에 공통으로 접속되어, 화소 회로(210)에 접속된다. 도 25b는, 3개의 매립 전극(161)이 경계부 배선(163) 등에 의해 서로 접속되는 경우의 예를 나타낸 도면이다. 또한, 도 23b에서는, 관통 전극(251)이 경계부 배선(163) 등에 접속되는 예를 기재했다. 도 25c는, 도 25b의 예에 대하여, 3개의 매립 전극(162)을 서로 접속하는 경계부 배선(163) 등을 더 구비하는 경우의 예를 나타낸 도면이다. 도 25d는, 도 25a의 예에 대하여, 동 도면의 가로 방향의 2열의 화소(541)의 매립 전극(161)을 서로 접속하는 경계부 배선(163) 등을 더 구비하는 경우의 예를 나타낸 도면이다. 도 25e는, 도 25b의 예에 대하여, 동 도면의 가로 방향의 2열의 화소(541)의 매립 전극(161)을 서로 접속하는 경계부 배선(163) 등을 더 구비하는 경우의 예를 나타낸 도면이다.
[비교 결과]
도 26은, 본 개시의 제5 실시 형태에 관한 화소 어레이부의 비교 결과를 도시하는 도면이다. 동 도면에서, 비교예 3은, 도 21의 화소(541)를 갖는 화소 어레이부(540)에서 매립 전극(161 및 162)이 2개의 화소(541)에 있어서 공유되고, 화소 공유 유닛(539)이 6개의 화소(541)를 구비하는 예를 상정한 것이다. 적용예 9 내지 적용예 13은, 각각 도 25a 내지 20e의 화소 어레이부(540)의 경우의 예를 나타낸다.
동 도면의 6개의 예에 있어서, 「전하 보유부 공유 화소」 및 「화소 회로 공유 단위」가 각각 2화소 및 3×2화소가 되고, 「접속부」의 「전하 전송부」가 6이 된다. 어느 예에서든, 화소 공유 유닛(539)은, 6개의 화소(541) 및 1개의 화소 회로(210)에 의해 구성되기 때문이다.
비교예 3 및 적용예 9에서, 「접속부」의 「전하 보유부」 및 「웰 영역」이 3이 된다. 3개의 매립 전극(161)마다 관통 전극(251)이 배치되고, 3개의 매립 전극(162)마다 관통 전극(252)이 배치되기 때문이다. 비교예 2 및 적용예 4에서, 「접속부」의 「합계」는 12가 된다.
적용예 10에서, 적용예 9와 마찬가지로, 「접속부」의 「전하 보유부」가 2가 된다. 한편, 적용예 10에서는, 「접속부」의 「웰 영역」이 1이 된다. 경계부 배선(163) 등에 의해 서로 접속되는 3개의 매립 전극(161)에서 관통 전극(251)을 공유하기 때문이다. 적용예 10에서의 「접속부」의 「합계」는 10이 된다.
적용예 11에서, 「접속부」의 「전하 보유부」가 1이 된다. 경계부 배선(163) 등에 의해 서로 접속되는 3개의 매립 전극(162)에서 관통 전극(252)을 공유하기 때문이다. 또한, 적용예 10과 마찬가지로, 「접속부」의 「웰 영역」이 1이 된다. 적용예 11에서의 「접속부」의 「합계」는 8이 된다.
적용예 12에서, 적용예 10과 마찬가지로, 「접속부」의 「전하 보유부」가 3이 된다. 또한, 도 24에서의 적용예 5와 마찬가지로, 「접속부」의 「웰 영역」이 0이 된다. 적용예 12에서의 「접속부」의 「합계」는 9가 된다.
적용예 13에서, 적용예 11과 마찬가지로, 「접속부」의 「전하 보유부」가 1이 된다. 또한, 도 24에서의 적용예 5와 마찬가지로, 「접속부」의 「웰 영역」이 0이 된다. 적용예 13에서의 「접속부」의 「합계」는 7이 된다.
비교예 3 및 적용예 9에서는 「경계부 배선」이 「없음」이 되고, 그 이외에서는 「경계부 배선」이 「있음」이 된다. 또한, 관통 전극(251)을 생략하는 적용예 12 및 적용예 13에서는, 「웰 콘택트」가 「화소 외부」가 되고, 그 이외에서는 「웰 콘택트」가 「화소 내부」가 된다. 또한, 「FD 용량」의 항목은 생략한다.
이와 같이, 2개의 화소(541)에 있어서 전하 보유부(103)에 접속되는 매립 전극(162)을 공유하고, 경계부 배선(163 및 164)을 매립 전극(161 및 162)에 접속하는 적용예에서 접속부의 개수를 더욱 삭감할 수 있다.
(6. 제6 실시 형태)
상술한 제5 실시 형태에서는, 2개의 화소(541)에 있어서 전하 보유부(103)에 접속되는 매립 전극(162)을 공유하고, 6개의 화소(541)를 구비하는 화소 공유 유닛(539)을 갖는 예에 대한 비교를 행했다. 이에 반해, 본 개시의 제6 실시 형태에서는, 화소 공유 유닛(539)의 화소(541)를 더 증가시키는 예에 대해서 설명한다.
[화소 어레이부의 구성]
도 27a 내지 27f는, 본 개시의 제6 실시 형태에 관한 화소 어레이부의 구성예를 도시하는 도면이다. 도 27a 내지 27f는, 도 25a 내지 25e와 마찬가지로, 화소 어레이부(540)의 구성예를 나타내는 도면이다. 도 27a 내지 25f의 화소 어레이부(540)은, 화소 공유 유닛(539A 및 539B)을 구비하는 점에서, 도 25a 내지 25e의 화소 어레이부(540)와 다르다.
화소 공유 유닛(539A)은, 매립 전극(162)을 공유하는 2개의 화소(541)를 4조 구비하여, 8개의 화소(541)를 구비한다. 또한, 화소 공유 유닛(539B)은, 매립 전극(162)을 공유하는 2개의 화소(541)를 5조 구비하여, 10개의 화소(541)를 구비한다.
도 27a는, 도 23a와 마찬가지로, 모든 매립 전극(161 및 162)에 관통 전극(251) 등이 배치되는 예를 나타낸 도면이다. 화소 공유 유닛(539A) 및 539B)의 복수의 매립 전극(162)에 배치되는 관통 전극(252)은, 제2 반도체 기판(220)의 배선(242)에 공통으로 접속되어, 화소 회로(210)에 접속된다. 도 27b는, 동 도면의 가로 방향의 2열의 화소(541)의 매립 전극(161)을 서로 접속하는 경계부 배선(163) 등을 구비하는 경우의 예를 나타낸 도면이다. 이 예에서는, 관통 전극(251)을 생략하고 있다. 도 27c는, 도 27b의 예에 대하여, 3개의 매립 전극(162)을 서로 접속하는 경계부 배선(163) 등을 더 구비하는 경우의 예를 나타낸 도면이다. 도 27d는, 화소 공유 유닛(539A)이 4개의 매립 전극(162)을 접속하는 경계부 배선(163) 등을 구비하고, 화소 공유 유닛(539B)이 5개의 매립 전극(162)을 접속하는 경계부 배선(163) 등을 구비하는 경우의 예를 나타낸 도면이다.
도 27e는, 도 27c의 예에 대하여, 도 27b에서의 가로 방향의 2열의 화소(541)의 매립 전극(161)을 서로 접속하는 경계부 배선(163) 등을 더 구비하는 경우의 예를 나타낸 도면이다. 또한, 매립 전극(161)을 서로 접속하는 경계부 배선(163) 등은, 화소 공유 유닛(539A 및 539B)의 동 도면의 상단 및 하단에 배치되고, 인접하는 매립 전극(161)에 접속된다. 화소 공유 유닛(539A 및 539B)의 중앙부의 매립 전극(161)에는, 관통 전극(251)을 접속할 필요가 있다. 또한, 도 27b와 달리, 도 27e에서는, 경계부 배선(163) 등에 관통 전극(251)을 배치한다. 도 27f는, 도 27e의 예에 대하여, 경계부 배선(163) 등의 관통 전극(251)을 생략하는 경우의 예를 나타낸 도면이다.
[비교 결과]
도 28은, 본 개시의 제6 실시 형태에 관한 화소 어레이부의 비교 결과를 도시하는 도면이다. 동 도면에서, 비교예 4는, 도 21의 화소(541)를 구비하는 화소 공유 유닛(539A 및 539B)을 갖는 화소 어레이부(540)를 상정한 것이다. 적용예 14 내지 적용예 19는, 각각 도 27a 내지 27f의 화소 어레이부(540)의 경우의 예를 나타낸다. 또한, 동 도면의 「접속부」의 「4×2 부분」 및 「5×2 부분」은, 각각 화소 공유 유닛(539A 및 539B)의 부분에 대응한다. 또한, 「접속부」의 「총계」는, 「4×2 부분」 및 「5×2 부분」 각각의 관통 전극(251) 등의 개수를 합산한 것이다.
동 도면의 6개의 예에 있어서, 「전하 보유부 공유 화소」가 2화소가 되고, 「화소 회로 공유 단위」가 4×2화소(화소 공유 유닛(539A)) 및 5×2화소(화소 공유 유닛(539B))가 된다. 또한, 동 도면의 7개의 예에 있어서, 「접속부」에서의 「4×2 부분」 및 「5×2 부분」의 「전하 전송부」는, 각각 8 및 10이 된다.
비교예 4 및 적용예 14에서, 「접속부」에서의 「4×2 부분」 및 「5×2 부분」의 「전하 보유부」가 각각 8 및 10이 되고, 「접속부」에서의 「4×2 부분」 및 「5×2 부분」의 「웰 영역」이 각각 4 및 5가 된다. 「4×2 부분」 및 「5×2 부분」 각각의 합계는, 16 및 20이 된다. 이 때문에, 「접속부」에서의 「총계」는 36이 된다.
적용예 15에서, 적용예 14와 마찬가지로, 「접속부」의 「4×2 부분」 및 「5×2 부분」의 「전하 보유부」가 각각 4 및 5가 된다. 한편, 적용예 15에서는, 도 24에서의 적용예 5와 마찬가지로, 「접속부」의 「4×2 부분」 및 「5×2 부분」의 「웰 영역」이 0이 된다. 적용예 5의 「접속부」의 「총계」는 27이 된다.
적용예 16에서, 「접속부」의 「4×2 부분」 및 「5×2 부분」의 「전하 보유부」가 2가 된다. 또한, 적용예 15와 마찬가지로, 「접속부」의 「웰 영역」이 0이 된다. 적용예 11에서의 「접속부」의 「총계」는 22가 된다.
적용예 17에서, 「접속부」의 「전하 보유부」가 1이 된다. 화소 공유 유닛(539A 및 539B)의 각각 복수의 관통 전극(252)이 경계부 배선(163) 등에 의해 공통으로 접속되기 때문이다. 또한, 적용예 14와 마찬가지로, 「접속부」의 「4×2 부분」 및 「5×2 부분」의 「웰 영역」이 각각 4 및 5가 된다. 적용예 12에서의 「접속부」의 「총계」는 29가 된다.
적용예 18에서, 적용예 17과 마찬가지로, 「접속부」의 「전하 보유부」가 1이 된다. 또한, 「접속부」의 「4×2 부분」 및 「5×2 부분」의 「웰 영역」이 각각 2 및 3이 된다. 적용예 15 및 16과 달리, 매립 전극(161)에 관통 전극(251)을 배치하기 때문이다. 적용예 18에서의 「접속부」의 「총계」는 25가 된다.
적용예 19에서, 적용예 17과 마찬가지로, 「접속부」의 「전하 보유부」가 1이 된다. 또한, 「접속부」의 「4×2 부분」 및 「5×2 부분」의 「웰 영역」이 각각 1 및 2가 된다. 적용예 15 및 16과 달리, 화소 공유 유닛(539A 및 539B)의 중앙부의 매립 전극(161)에 관통 전극(251)을 배치하기 때문이다. 적용예 19에서의 「접속부」의 「총계」는 23이 된다.
비교예 4 및 적용예 14에서는 「경계부 배선」이 「없음」이 되고, 그 이외에서는 「경계부 배선」이 「있음」이 된다. 또한, 관통 전극(251)을 생략하는 적용예 15 및 적용예 16에서는, 「웰 콘택트」가 「화소 외부」가 된다. 또한, 적용예 19는, 「웰 콘택트」가 「화소 내부」 및 「화소 외부」의 병용이 된다. 이들 이외에서는 「웰 콘택트」가 「화소 내부」가 된다.
이와 같이, 화소 공유 유닛(539A 및 539B)의 매립 전극(162)을 경계부 배선(163) 등에 의해 서로 접속해서 관통 전극(251)을 공유하는 적용예에서 접속부의 개수를 더욱 삭감할 수 있다.
(7. 제7 실시 형태)
상술한 제1 실시 형태의 촬상 장치(1)는, 절연물에 의해 구성되는 분리부(171)를 사용하고 있었다. 이에 반해, 본 개시의 제7 실시 형태의 촬상 장치(1)는, 다른 부재에 의해 구성되는 분리부(171)를 사용하는 점에서, 상술한 제1 실시 형태와 다르다.
[분리부의 구성]
도 29a 및 29b는, 본 개시의 제7 실시 형태에 관한 분리부의 구성예를 도시하는 도면이다. 도 29a 및 29b는, 분리부의 구성예를 나타내는 단면도이다.
도 29a의 분리부(171)는, 제1 반도체 기판(120)의 표면측으로부터 비교적 얕은 깊이로 구성된다. 이 분리부(171)의 하층에는, 다결정 실리콘층(172)이 배치된다. 이 다결정 실리콘층(172)에 인접해서 분리부(173)가 배치된다. 이 분리부(173)는, 웰 영역과 동일한 도전형의 비교적 높은 불순물 농도로 구성되는 반도체 영역이다.
다결정 실리콘층(172)은, 불순물이 주입된 다결정 실리콘에 의해 구성된다. 이 다결정 실리콘층(172)을 제1 반도체 기판(120)의 홈부(179)에 배치해서 열처리를 행함으로써, 다결정 실리콘층(172)의 불순물이 주위의 제1 반도체 기판(120)으로 확산한다. 이에 의해, 다결정 실리콘층(172)에 인접해서 비교적 높은 불순물 농도의 반도체 영역을 포함하는 분리부(173)를 형성할 수 있다. 이러한 불순물의 확산 방법은, 고상 확산법이라고 칭해진다. 이 분리부(173)에 의해 화소(541)에서의 제1 반도체 기판(120)을 분리할 수 있다.
도 29b의 분리부(174)는, 분리부(173)와 마찬가지로, 웰 영역과 동일한 도전형의 비교적 높은 불순물 농도로 구성되는 반도체 영역이다. 이 분리부(174)는, 제1 반도체 기판(120)에 이온 주입을 행함으로써 형성할 수 있다.
그 이외의 촬상 장치(1)의 구성은 본 개시의 제1 실시 형태에서의 촬상 장치(1)의 구성과 마찬가지이기 때문에, 설명을 생략한다.
이와 같이, 본 개시의 제7 실시 형태의 촬상 장치(1)는, 반도체 영역에 의해 구성되는 분리부(173 및 174)에 의해 화소(541)의 경계를 분리한다.
(8. 제8 실시 형태)
상술한 제1 실시 형태의 촬상 장치(1)는, 화소(541)의 경계에 매립 전극(161 및 162)을 배치하고, 각각 기준 전위 및 전하 보유부의 전위를 전달하고 있었다. 이에 반해, 본 개시의 제8 실시 형태의 촬상 장치(1)는, 화소(541)를 둘러싸는 형상의 매립 전극을 배치해서 기준 전위만을 전달하는 점에서, 상술한 제1 실시 형태와 다르다.
[화소 공유 유닛의 구성]
도 30은, 본 개시의 제8 실시 형태에 관한 화소 공유 유닛의 구성예를 도시하는 도면이다. 동 도면은, 도 8과 마찬가지로, 화소 공유 유닛(539)의 구성예를 나타내는 평면도이다. 동 도면의 화소 공유 유닛(539)은, 매립 전극(161 및 162) 대신에 매립 전극(165)을 구비하고, 전하 보유부(103)가 화소(541)의 경계로부터 이격되어 배치되는 점에서, 도 8의 화소 공유 유닛(539)과 다르다.
매립 전극(165)은, 화소(541)의 경계에 배치되어, 화소(541)를 둘러싸는 형상으로 구성되는 매립 전극이다. 이 매립 전극(165)은, 매립 전극(161)과 마찬가지로, 기준 전위(웰 전위)를 전달한다. 매립 전극(165)에 인접하는 제1 반도체 기판(120)에 반도체 영역(123)이 배치된다. 상술한 바와 같이 반도체 영역(123)은, 제1 반도체 기판(120)의 웰 영역에 배치되는 비교적 높은 불순물 농도의 반도체 영역이다. 이 반도체 영역(123)을 개재함으로써, 매립 전극(165) 및 웰 영역의 사이의 접속을 저저항화할 수 있다. 반도체 영역(123)은, 동 도면에 나타낸 바와 같이, 매립 전극(165)의 일부와 인접하는 형상으로 구성할 수 있다. 또한, 반도체 영역(123)은, 평면에서 보아 매립 전극(165)의 내측을 따른 환상으로 구성할 수도 있다.
동 도면에 나타낸 바와 같이, 기준 전위(웰 전위)를 공급하는 관통 전극(251)은, 화소 어레이부(540)의 외측에 연장된 매립 전극(165)의 부분에 접속된다. 이에 의해, 각각의 화소(541)의 웰 영역에 공통의 웰 전위를 공급함과 함께 화소(541)마다의 관통 전극(251)을 생략할 수 있다.
또한, 동 도면에 나타낸 바와 같이, 매립 전극(165)을 그물눈 형상으로 구성함으로써, 기준 전위의 전달 경로가 되는 매립 전극(165)의 영역을 저저항화할 수 있다. 다른 화소(541)의 사이의 웰 전위의 전위차를 저감할 수 있다.
동 도면에 나타낸 바와 같이, 전하 보유부(103)를 구성하는 반도체 영역(122)은, 화소(541)의 경계로부터 이격된 위치에 배치된다. 화소(541)의 경계의 매립 전극(165)으로부터 이격시키기 위해서이다. 동 도면의 화소(541)에 있어서는, 전하 보유부(103)를 구성하는 반도체 영역(122)에 전극(143)이 접속된다. 이 전극(143)은, 화소 공유 유닛(539)의 모든 화소(541)의 전하 보유부(103)에 배치된다. 이 화소 공유 유닛(539)의 복수의 전극(143)은, 동 도면의 전하 보유부 배선(142)에 접속된다. 이 전하 보유부 배선(142)은, 제1 반도체 기판(120) 및 제2 반도체 기판(220)의 사이에 배치되는 배선이다. 전하 보유부 배선(142)에는, 관통 전극(254)이 또한 접속된다. 관통 전극(254)은, 제2 반도체 기판(220)을 관통하는 형상의 전극이다. 이 관통 전극(254)은, 화소 회로(210)에 접속된다.
[화소의 구성]
도 31은, 본 개시의 제8 실시 형태에 관한 화소의 구성예를 도시하는 도면이다. 동 도면은, 도 9와 마찬가지로, 화소(541)의 구성예를 나타내는 모식 단면도이다. 동 도면의 화소(541)는, 매립 전극(161 및 162) 대신에 매립 전극(165)을 구비하고, 전하 보유부(103)가 화소(541)의 경계로부터 이격되어 배치되는 점에서, 도 9의 화소(541)와 다르다.
매립 전극(165)은, 분리부(171)에 겹치는 화소(541)의 경계의 제1 반도체 기판(120)의 표면측에 매립되어 배치된다. 이 매립 전극(165)에 인접해서 반도체 영역(123)이 배치된다. 전하 보유부(103)를 구성하는 반도체 영역(122)은, 화소(541)의 경계로부터 이격되어 배치되고, 전극(143)이 접속된다. 이 전극(143)은, 관통 전극(251)과 마찬가지로, 주상의 금속 등에 의해 구성되는 전극이다. 또한, 전극(143)은, 전하 보유부 배선(142)에 접속된다. 또한, 전하 보유부 배선(142)에는 관통 전극(254), 배선(242), 비아 플러그(243)가 순서대로 접속되어 제2 반도체 기판(220)의 소자(동 도면의 증폭 트랜지스터(213))에 접속된다. 또한, 전극(143)은, 청구범위에 기재된 제2 접속부의 일 예이다.
매립 전극(165)의 일부는, 화소 어레이부(540)의 외측의 영역으로 연장되어, 관통 전극(251)이 접속된다. 이 관통 전극(251)은, 도 9와 마찬가지로, 배선(242) 및 콘택트 플러그(244)를 통해서 제3 반도체 기판(320)의 접지선(Vss)에 접속되어, 접지 전위가 기준 전위(웰 전위)로서 공급된다. 또한, 관통 전극(251)은, 제2 반도체 기판(220)의 반도체 영역(225)에도 접속된다.
그 이외의 촬상 장치(1)의 구성은 본 개시의 제1 실시 형태에서의 촬상 장치(1)의 구성과 마찬가지이기 때문에, 설명을 생략한다.
이와 같이, 본 개시의 제8 실시 형태의 촬상 장치(1)는, 화소(541)를 둘러싸는 형상의 매립 전극(165)을 배치해서 기준 전위를 공급한다. 기준 전위의 공급에 관련된 영역을 화소(541)의 외부에 배치할 수 있어, 화소(541)를 소형화할 수 있다.
(9. 제9 실시 형태)
상술한 제8 실시 형태의 촬상 장치(1)는, 플래너형(횡형)의 MOS 트랜지스터에 의해 구성되는 전하 전송부(102)를 구비하고 있었다. 이에 반해, 본 개시의 제9 실시 형태의 촬상 장치(1)는, 세로 방향으로 캐리어가 이동하는 종형의 MOS 트랜지스터에 의해 구성되는 전하 전송부(102)를 구비하는 점에서, 상술한 제8 실시 형태와 다르다.
[화소 공유 유닛의 구성]
도 32는, 본 개시의 제9 실시 형태에 관한 화소 공유 유닛의 구성예를 도시하는 도면이다. 동 도면은, 도 30과 마찬가지로, 화소 공유 유닛(539)의 구성예를 나타내는 평면도이다. 동 도면의 화소 공유 유닛(539)은, 종형의 MOS 트랜지스터에 의해 구성되는 전하 전송부(102)를 구비하는 점에서, 도 30의 화소 공유 유닛(539)과 다르다.
동 도면의 화소(541)는, 전하 보유부(103) 및 전하 전송부(102)가 중앙부에 배치된다. 전하 전송부(102)는, 전하 보유부(103)를 구성하는 반도체 영역(125)의 하층에 배치된다. 이 전하 전송부(102)는, 상술한 바와 같이 종형의 MOS 트랜지스터에 의해 구성된다. 전하 전송부(102)의 채널 영역은, 제1 반도체 기판(120)의 표면측에 형성된 돌출부에 배치되고, 게이트 전극(132)을 구비한다. 이 게이트 전극(132)은, 채널 영역의 주위를 둘러싸는 형상으로 구성된다. 동 도면의 전하 전송부(102)는, 평면에서 보아 화소(541)와 마찬가지의 직사각형 형상으로 구성되는 예를 나타낸 것이다. 게이트 전극(132)에는 관통 전극(253)이 접속된다. 또한, 전하 보유부(103)에는 전극(143)이 접속된다.
[화소의 구성]
도 33은, 본 개시의 제9 실시 형태에 관한 화소의 구성예를 도시하는 도면이다. 동 도면은, 화소(541)의 구성예를 나타내는 모식 단면도이다. 동 도면의 화소(541)는, 전하 보유부(103)가 종형의 MOS 트랜지스터에 의해 구성되는 점에서, 도 31의 화소(541)와 다르다.
제1 반도체 기판(120)의 표면측에 돌출부(126)가 형성된다. 이 돌출부(126)에 전하 보유부(103)의 채널 영역(124)이 배치된다. 제1 반도체 기판(120)의 표면측에는, 환상 홈(127)이 배치된다. 동 도면의 돌출부(126)는, 제1 반도체 기판(120)의 표면측을 환상 홈(127)의 형상으로 연삭함으로써 형성된 것이다. 전하 전송부(102)의 하부에는 광전 변환부(101)가 배치되고, 전하 전송부(102)의 상단부에는 전하 보유부(103)가 배치된다. 전하 전송부(102)의 채널 영역(124)은, n형의 반도체에 의해 구성된다. 광전 변환부(101)의 n형의 반도체 영역(121) 및 전하 보유부(103)의 n형의 반도체 영역(125)은, 각각 전하 전송부(102)의 소스 영역 및 드레인 영역에 해당한다. 채널 영역(124)에 있어서는, 캐리어(동 도면에서는 전자)가 소스 영역으로부터 드레인 영역을 향하는 제1 반도체 기판(120)의 두께 방향(수직 방향)으로 이동한다.
이러한 종형의 MOS 트랜지스터를 전하 전송부(102)에 적용함으로써, 제1 반도체 기판(120)의 표면측의 전하 전송부(102)의 면적을 축소할 수 있다. 또한, 이면 조사형으로 구성되어 제1 반도체 기판(120)의 심부에 배치되는 광전 변환부(101)로부터의 전하의 전송을 용이하게 행할 수 있다.
채널 영역(124)의 표면에는, 게이트 절연막에 상당하는 절연막(129)이 배치된다. 이 절연막(129)을 개재시켜 채널 영역(124)에 인접하는 형상의 게이트 전극(132)이 배치된다. 이와 같이, 전하 전송부(102)는, 디플리션형 MOS 트랜지스터에 구성된다. 전하 전송부(102)는, 소위 노멀리온형 MOS 트랜지스터이다. 전하 전송부(102)를 비도통 상태로 할 경우는, 게이트 전극(132)에 부극성의 제어 신호를 인가한다.
동 도면의 게이트 전극(132)은, 채널 영역(124)을 둘러싸는 형상으로 구성되는 예를 나타낸 것이다. 이와 같이, 채널 영역(124)의 주위에 게이트 전극(132)을 배치함으로써, 실효적인 채널 폭을 넓게 할 수 있어, 채널 저항을 저감할 수 있다. 또한, 채널 영역의 모든 측면에 게이트 전압을 인가해서 공핍층을 형성할 수 있어, 채널 영역의 완전 공핍화가 가능해진다. 오프 시의 누설 전류를 저감할 수 있다.
또한, 동 도면의 게이트 전극(132)은, 전하 보유부(103)로부터 제1 반도체 기판(120)의 두께 방향으로 이격되어 배치된다. 동 도면의 게이트 전극(132)과 전하 보유부(103)의 반도체 영역(125)의 사이에는 이격부(134)가 배치된다. 이 이격부(134)에는, 절연층(141)과 마찬가지의 절연물이 배치된다. 또한, 이격부(134)는, 게이트 전극(132)과 돌출부(126)의 사이에 환상 홈(128)을 배치함으로써 형성할 수 있다. 이와 같이, 게이트 전극(132)과 전하 보유부(103)를 이격시킴으로써, 게이트 전극(132)과 전하 보유부(103)를 구성하는 반도체 영역(125)의 사이의 전계를 저감할 수 있다. 게이트 전극(132)과 반도체 영역(125)의 사이에 높은 전계가 인가되면, 가전자대로부터의 전하의 용출을 생기게 하고, 용출된 전하가 게이트 전극(132) 근방의 절연막(129) 및 제1 반도체 기판(120)의 계면에 체류한다. 이 때문에, 전하 전송부(102)의 성능이 저하된다. 게이트 전극(132)과 전하 보유부(103)의 사이의 거리는, 100nm 이상으로 함으로써, 게이트 전극(132)과 전하 보유부(103)를 구성하는 반도체 영역(125)의 사이의 전계를 저감할 수 있다.
한편, 게이트 전극(132)과 전하 보유부(103)의 사이의 거리가 지나치게 클 경우에는, 전하 전송부(102)의 드레인의 확산 영역이 길어진다. 등가적인 전하 보유부(103)의 영역이 증가하여, 전하 보유부(103)의 용량(FD 용량)이 증가하게 된다.
또한, 상술한 바와 같이, 동 도면의 전하 전송부(102)는, 평면에서 보아 화소(541)와 마찬가지의 직사각형 형상으로 구성된다. 전하 전송부(102)를 화소(541)와 마찬가지인 평면 형상으로 구성함으로써, 화소(541)에 대한 전하 전송부(102)의 영역을 넓게 할 수 있다.
또한, 화소(541)의 구성은, 이 예에 한정되지는 않는다. 예를 들어, 매립 전극(165)을 생략할 수도 있다. 이 경우에는, 관통 전극(251)을 화소(541)마다 배치해서 반도체 영역(123)에 접속하여, 기준 전위를 공급한다.
[촬상 소자의 제조 방법]
도 34a 내지 34m은, 본 개시의 제9 실시 형태에 관한 촬상 소자의 제조 방법의 일 예를 도시하는 도면이다. 도 34a 내지 34m은, 촬상 장치(1)의 제조 공정의 일 예를 나타낸 도면이며, 주로 전하 전송부(102)의 영역에 관련된 제조 공정의 일 예를 나타낸 도면이다.
먼저, 제1 반도체 기판(120)에 분리부(171) 및 매립 전극(165)을 배치한다(도 34a).
다음으로, 제1 반도체 기판(120)의 표면측에 레지스트(609)를 배치한다. 이 레지스트(609)에는, 환상 홈(127)을 형성하는 부분에 개구부(610)가 배치된다(도 34b). 다음으로, 레지스트(609)를 마스크로서 사용해서 제1 반도체 기판(120)의 표면측을 에칭하여, 환상 홈(127)을 형성한다. 이것은, 예를 들어, 건식 에칭에 의해 행할 수 있다. 이 공정에 의해, 제1 반도체 기판(120)의 표면측에 돌출부(126)를 형성할 수 있다(도 34c).
다음으로, 환상 홈(127)에 절연층(141)을 배치한다(도 34d). 이것은, 예를 들어, 절연층(141)의 재료막을 CVD에 의해 성막하고, 불필요한 부분을 연삭함으로써 행할 수 있다. 다음으로, 제1 반도체 기판(120)의 표면측에 레지스트(611)를 배치한다. 이 레지스트(611)에는, 게이트 전극(132)을 배치하는 영역에 개구부(612)가 배치된다(도 34e). 다음으로, 레지스트(611)를 마스크로서 사용해서 환상 홈(127)에 배치된 절연층(141)을 에칭하여, 홈부(613)를 형성한다(도 34f). 이것은, 예를 들어, 이방성의 건식 에칭에 의해 행할 수 있다. 다음으로, 돌출부(126)의 측면 및 환상 홈(127)의 저부에 게이트 절연막에 상당하는 절연막(129)을 형성한다(도 34g). 이것은, 예를 들어 열산화에 의해 행할 수 있다.
다음으로, 홈부(613)를 포함하는 제1 반도체 기판(120)의 표면측에 게이트 전극(132)의 재료막(614)을 배치한다(도 34h). 이것은, 예를 들어, 다결정 실리콘의 막을 CVD로 성막함으로써 행할 수 있다. 다음으로, 제1 반도체 기판(120)의 표면측에 레지스트(615)를 배치한다. 이 레지스트(615)에는, 환상 홈(128)을 형성하는 부분에 개구부(616)가 배치된다(도 34i). 다음으로, 레지스트(615)를 마스크로서 사용해서 재료막(614)을 에칭한다. 이때, 채널 영역(124)에 인접하는 부분의 게이트 전극(132)이 원하는 폭으로 되는 곳에서 에칭을 정지한다(도 34j). 이 에칭은, 예를 들어 건식 에칭에 의해 행할 수 있다. 이에 의해, 환상 홈(128)을 형성할 수 있다. 다음으로, 환상 홈(128)에 절연층(141)을 배치하고, 레지스트(615)를 제거한다(도 34k). 다음으로, 제1 반도체 기판(120)의 표면측의 재료막(614)을 제거한다. 이 공정에 의해, 게이트 전극(132)을 형성할 수 있다(도 34l). 다음으로, 제1 반도체 기판(120)의 표면측에 절연층(141)을 배치하고, 관통 전극(253) 및 전극(143)을 배치한다(도 34m). 이상의 공정에 의해, 전하 전송부(102)를 형성할 수 있다.
[변형예]
도 35는, 본 개시의 제9 실시 형태에 관한 전하 전송부의 구성의 제1 변형예를 도시하는 도면이다. 동 도면은, 전하 전송부(102)의 구성의 변형예를 나타내는 모식 단면도이다. 동 도면의 전하 전송부(102)는, 환상 홈(127)이 대략 수직인 단면에 구성되는 점에서, 도 33의 전하 전송부(102)와 다르다.
도 36a 내지 36e는, 본 개시의 제9 실시 형태에 관한 전하 전송부의 구성의 제2 변형예를 도시하는 도면이다. 도 36a 내지 36e는, 전하 전송부(102)의 구성의 변형예를 나타내는 평면도이다.
도 36a는, 평면에서 보아 원 형상으로 구성되는 전하 전송부(102)의 예를 나타낸 도면이다. 또한, 동 도면에서는, 전하 보유부(103)도 평면에서 보아 원 형상으로 구성할 수 있다. 게이트 전극(132) 등이 코너부가 없는 원 형상으로 구성되기 때문에, 전계의 집중을 완화할 수 있다.
도 36b 내지 36e는, 전하 전송부(102)의 채널 영역(124)에 인접하는 게이트 전극(132)을 축소하는 예를 나타낸 도면이다. 게이트 전극(132)은, 채널 영역(124)을 둘러싸지 않는 임의의 형상으로 구성할 수 있다. 게이트 전극(132)을 축소함으로써, 전하 전송부(102)를 소형화할 수 있다. 또한, 게이트 전극(132)을 축소함으로써, 게이트 전극(132) 및 채널 영역(124)의 사이의 정전 용량을 저감할 수 있다. 전하 전송부(102)의 입력 용량이 저감되어, 전하 전송부(102)를 고속화할 수 있다.
그 이외의 촬상 장치(1)의 구성은 본 개시의 제8 실시 형태에서의 촬상 장치(1)의 구성과 마찬가지이기 때문에, 설명을 생략한다.
이와 같이, 본 개시의 제9 실시 형태의 촬상 장치(1)는, 종형의 MOS 트랜지스터에 의해 구성되는 전하 전송부(102)를 구비함으로써, 전하 전송부(102)를 소형화할 수 있다.
(10. 제10 실시 형태)
상술한 제9 실시 형태의 촬상 장치(1)는, 화소 공유 유닛(539)마다 전하 전송부(102)의 제어 신호를 전달하는 배선이 배치되어 있었다. 이에 반해, 본 개시의 제10 실시 형태의 촬상 장치(1)는, 인접하는 화소 공유 유닛(539)에서 전하 전송부(102)의 제어 신호를 전달하는 배선을 공유하는 점에서, 상술한 제9 실시 형태와 다르다.
[화소 공유 유닛의 구성]
도 37은, 본 개시의 제10 실시 형태에 관한 화소 공유 유닛의 구성예를 도시하는 도면이다. 동 도면은, 도 32와 마찬가지로, 화소 공유 유닛(539)의 구성예를 나타내는 평면도이다. 동 도면의 화소 공유 유닛(539)은, 전하 전송부 배선(144)을 구비하는 점에서, 도 32의 화소 공유 유닛(539)과 다르다.
전하 전송부 배선(144)은, 인접하는 화소 공유 유닛(539)에 공통으로 배치되어 전하 전송부(102)의 제어 신호를 전달하는 신호선이다. 동 도면에 기재한 화소 공유 유닛(539E 및 539F)을 사용해서 전하 전송부 배선(144)을 설명한다. 화소 공유 유닛(539E)의 4개의 전하 전송부(102)의 게이트 전극(132)과 화소 공유 유닛(539F)의 대응하는 전하 전송부(102)의 게이트 전극(132)은, 전하 전송부 배선(144A 내지 144D)에 의해 각각 접속된다. 구체적으로는, 화소 공유 유닛(539E)의 화소(541A)에서의 전하 전송부(102A)의 게이트 전극(131A)과 화소 공유 유닛(539F)의 화소(541A)에서의 전하 전송부(102A)의 게이트 전극(131)은, 전하 전송부 배선(144A)에 의해 접속된다. 마찬가지로 화소(541B 내지 541D)의 전하 전송부(102)의 게이트 전극(132)끼리 각각 전하 전송부 배선(144B 내지 144D)에 의해 접속된다. 이들 전하 전송부 배선(144A 내지 144D)에는, 관통 전극(253)이 각각 배치된다.
이와 같이, 인접하는 화소 공유 유닛(539)의 사이에 있어서 제어 신호를 전달하는 신호선을 공유함으로써, 이 제어 신호를 전달하는 관통 전극(253)의 개수를 삭감할 수 있다.
또한, 동 도면의 화소 공유 유닛(539E 및 539F)에는, 역ㄷ자 형상의 전하 보유부 배선(142)이 배치된다.
전하 보유부 배선(142) 및 전하 전송부 배선(144)을 사용하지 않고, 전하 보유부(103) 및 전하 전송부(102)마다 관통 전극을 배치하는 경우에는, 화소 공유 유닛(539)마다 8개의 관통 전극(253) 등이 필요하게 된다. 이에 반해, 전하 보유부 배선(142) 및 전하 전송부 배선(144)을 사용함으로써, 화소 공유 유닛(539)당 관통 전극(253 및 254)의 개수를 3개로 삭감할 수 있다. 관통 전극(253) 등을 배치하기 위한 제2 반도체 기판(220)의 관통 구멍(262)의 개구 면적을 축소할 수 있다.
그 이외의 촬상 장치(1)의 구성은 본 개시의 제9 실시 형태에서의 촬상 장치(1)의 구성과 마찬가지이기 때문에, 설명을 생략한다.
이와 같이, 본 개시의 제10 실시 형태의 촬상 장치(1)는, 전하 전송부 배선(144)을 배치해서 인접하는 화소 공유 유닛(539)의 사이에 있어서 제어 신호를 공유함으로써, 관통 전극(253)의 개수를 삭감할 수 있다.
(11. 적용예)
도 38은, 상기 실시 형태 및 그 변형예에 관한 촬상 장치를 구비한 촬상 시스템의 개략 구성의 일 예를 나타낸 것이다.
촬상 시스템(7)은, 예를 들어, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 스마트폰이나 태블릿형 단말기 등의 휴대 단말 장치 등의 전자 기기이다. 촬상 시스템(7)은, 예를 들어, 상기 실시 형태 및 그 변형예에 관한 촬상 장치(1), DSP 회로(743), 프레임 메모리(744), 표시부(745), 기억부(746), 조작부(747) 및 전원부(748)를 구비하고 있다. 촬상 시스템(7)에 있어서, 상기 실시 형태 및 그 변형예에 관한 촬상 장치(1), DSP 회로(743), 프레임 메모리(744), 표시부(745), 기억부(746), 조작부(747) 및 전원부(748)는, 버스 라인(749)을 통해서 서로 접속되어 있다.
상기 실시 형태 및 그 변형예에 관한 촬상 장치(1)는, 입사광에 따른 화상 데이터를 출력한다. DSP 회로(743)는, 상기 실시 형태 및 그 변형예에 관한 촬상 장치(1)로부터 출력되는 신호(화상 데이터)를 처리하는 신호 처리 회로이다. 프레임 메모리(744)는, DSP 회로(743)에 의해 처리된 화상 데이터를, 프레임 단위로 일시적으로 보유한다. 표시부(745)는, 예를 들어, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치를 포함하고, 상기 실시 형태 및 그 변형예에 관한 촬상 장치(1)에서 촬상된 동화상 또는 정지 화상을 표시한다. 기억부(746)는, 상기 실시 형태 및 그 변형예에 관한 촬상 장치(1)에서 촬상된 동화상 또는 정지 화상의 화상 데이터를, 반도체 메모리나 하드 디스크 등의 기록 매체에 기록한다. 조작부(747)는, 유저에 의한 조작에 따라서, 촬상 시스템(7)이 갖는 각종 기능에 관한 조작 지령을 발한다. 전원부(748)는, 상기 실시 형태 및 그 변형예에 관한 촬상 장치(1), DSP 회로(743), 프레임 메모리(744), 표시부(745), 기억부(746) 및 조작부(747)의 동작 전원이 되는 각종 전원을, 이들 공급 대상에 대하여 적절히 공급한다.
다음으로, 촬상 시스템(7)에서의 촬상 수순에 대해서 설명한다.
도 39는, 촬상 시스템에서의 촬상 동작의 흐름도의 일 예를 나타낸다. 유저는, 조작부(747)를 조작함으로써 촬상 개시를 지시한다(스텝 S101). 그러면, 조작부(747)는, 촬상 지령을 촬상 장치(1)에 송신한다(스텝 S102). 촬상 장치(1)(구체적으로는 시스템 제어 회로(36))는, 촬상 지령을 받으면, 소정의 촬상 방식으로의 촬상을 실행한다(스텝 S103).
촬상 장치(1)는, 촬상에 의해 얻어진 화상 데이터를 DSP 회로(743)에 출력한다. 여기서, 화상 데이터란, 플로팅 디퓨전(FD)에 일시적으로 보유된 전하에 기초하여 생성된 화소 신호의 전체 화소분의 데이터이다. DSP 회로(743)는, 촬상 장치(1)로부터 입력된 화상 데이터에 기초해서 소정의 신호 처리(예를 들어 노이즈 저감 처리 등)를 행한다(스텝 S104). DSP 회로(743)는, 소정의 신호 처리가 이루어진 화상 데이터를 프레임 메모리(744)에 보유시키고, 프레임 메모리(744)는, 화상 데이터를 기억부(746)에 기억시킨다(스텝 S105). 이와 같이 하여, 촬상 시스템(7)에서의 촬상이 행해진다.
본 적용예에서는, 상기 실시 형태 및 그 변형예에 관한 촬상 장치(1)가 촬상 시스템(7)에 적용된다. 이에 의해, 촬상 장치(1)를 소형화 혹은 고정밀화할 수 있으므로, 소형 혹은 고정밀의 촬상 시스템(7)을 제공할 수 있다.
(12. 이동체에의 응용예)
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들어, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 것의 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 40은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 일 예인 차량 제어 시스템의 개략적인 구성예를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통해서 접속된 복수의 전자 제어 유닛을 구비한다. 도 40에 도시한 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차밖 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052) 및 차량 탑재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라서 차량의 구동계에 관련된 장치의 동작을 제어한다. 예를 들어, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은, 각종 프로그램에 따라서 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들어, 보디계 제어 유닛(12020)은, 키리스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 혹은 헤드 램프, 백 램프, 브레이크 램프, 방향 지시등 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은, 이러한 전파 또는 신호의 입력을 접수하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차밖 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들어, 차밖 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차밖 정보 검출 유닛(12030)은, 촬상부(12031)에 차밖의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차밖 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장해물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는, 광을 수광하여, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들어, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로컴퓨터(12051)는, 차밖 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 혹은 충격 완화, 차간 거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차밖 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량 주위의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차밖 정보 검출 유닛(12030)에서 취득되는 차밖의 정보에 기초하여, 보디계 제어 유닛(12020)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차밖 정보 검출 유닛(12030)에서 검지한 선행 차 또는 대향 차의 위치에 따라서 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 방현을 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차밖에 대하여 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에, 음성 및 화상 중 적어도 한쪽의 출력 신호를 송신한다. 도 40의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들어, 온보드 디스플레이 및 헤드업 디스플레이의 적어도 하나를 포함하고 있어도 된다.
도 41은, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 41에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들어, 차량(12100)의 프론트 노즈, 사이드미러, 리어 범퍼, 백 도어 및 차실 내의 프론트 글래스의 상부 등의 위치에 마련된다. 프론트 노즈에 구비되는 촬상부(12101) 및 차실 내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방 화상을 취득한다. 사이드미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방 화상을 취득한다. 차실 내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량, 또는 보행자, 장해물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 41에는, 촬상부(12101 내지 12104)의 촬영 범위의 일 예가 도시되어 있다. 촬상 범위(12111)는, 프론트 노즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들어, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방에서 본 부감 화상이 얻어진다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 된다. 예를 들어, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자를 포함하는 스테레오 카메라이어도 되고, 위상차 검출용 화소를 갖는 촬상 소자이어도 된다.
예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로, 차량(12100)과 대략 동일한 방향으로 소정의 속도(예를 들어, 0km/h 이상)로 주행하는 입체물을 선행 차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행 차의 앞쪽에 미리 확보해야 하는 차간 거리를 설정하여, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이렇게 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 2륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 기타 입체물로 분류해서 추출하여, 장해물의 자동 회피에 사용할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차량(12100)의 주변 장해물을, 차량(12100)의 드라이버가 시인 가능한 장해물과 시인 곤란한 장해물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장해물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때는, 오디오 스피커(12061)나 표시부(12062)를 통해서 드라이버에게 경보를 출력하거나, 구동계 제어 유닛(12010)을 통해서 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라이어도 된다. 예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 수순과, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 여부를 판별하는 수순에 의해 행해진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 일 예에 대해서 설명했다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 도 1의 촬상 장치(1)는, 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용함으로써, 촬상부(12031)를 소형화할 수 있다.
(13. 내시경 수술 시스템에의 응용예)
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들어, 본 개시에 관한 기술은, 내시경 수술 시스템에 적용되어도 된다.
도 42는, 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 일 예를 도시하는 도면이다.
도 42에서는, 수술을 행하는 자(의사)(11131)가 내시경 수술 시스템(11000)을 사용하여, 환자 베드(11133) 상의 환자(11132)에게 수술을 행하고 있는 모습이 도시되어 있다. 도시한 바와 같이, 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의, 기타 수술 도구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경하 수술을 위한 각종 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단으로부터 소정의 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속되는 카메라 헤드(11102)로 구성된다. 도시하는 예에서는, 경성인 경통(11101)을 갖는 소위 경성경으로서 구성되는 내시경(11100)을 도시하고 있지만, 내시경(11100)은, 연성인 경통을 갖는 소위 연성경으로서 구성되어도 된다.
경통(11101)의 선단에는, 대물 렌즈가 감입된 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 당해 광원 장치(11203)에 의해 생성된 광이, 경통(11101)의 내부에 연장 설치되는 라이트 가이드에 의해 당해 경통의 선단까지 도광되어, 대물 렌즈를 통해서 환자(11132)의 체강 내의 관찰 대상을 향해서 조사된다. 또한, 내시경(11100)은, 직시경이어도 되고, 사시경 또는 측시경이어도 된다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 마련되어 있고, 관찰 대상으로부터의 반사광(관찰광)은 당해 광학계에 의해 당해 촬상 소자에 집광된다. 당해 촬상 소자에 의해 관찰광이 광전 변환되어, 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 당해 화상 신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU: Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등으로 구성되어, 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는, 카메라 헤드(11102)로부터 화상 신호를 수취하고, 그 화상 신호에 대하여, 예를 들어 현상 처리(디모자이크 처리) 등의, 당해 화상 신호에 기초하는 화상을 표시하기 위한 각종 화상 처리를 실시한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해, 당해 CCU(11201)에 의해 화상 처리가 실시된 화상 신호에 기초하는 화상을 표시한다.
광원 장치(11203)는, 예를 들어 LED(light emitting diode) 등의 광원으로 구성되어, 수술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력 장치(11204)를 통해서, 내시경 수술 시스템(11000)에 대하여 각종 정보의 입력이나 지시 입력을 행할 수 있다. 예를 들어, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는, 조직의 소작, 절개 또는 혈관의 밀봉 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야의 확보 및 수술을 행하는 자의 작업 공간 확보의 목적으로, 환자(11132)의 체강을 부풀리기 위해서, 기복 튜브(11111)를 통해서 당해 체강 내에 가스를 내보낸다. 레코더(11207)는, 수술에 관한 각종 정보를 기록 가능한 장치이다. 프린터(11208)는, 수술에 관한 각종 정보를, 텍스트, 화상 또는 그래프 등 각종 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)에 수술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들어 LED, 레이저 광원 또는 이들의 조합에 의해 구성되는 백색 광원으로 구성할 수 있다. RGB 레이저 광원의 조합에 의해 백색 광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(11203)에 있어서 촬상 화상의 화이트 밸런스의 조정을 행할 수 있다. 또한, 이 경우에는, RGB 레이저 광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하여, 그 조사 타이밍에 동기해서 카메라 헤드(11102)의 촬상 소자의 구동을 제어함으로써, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 방법에 의하면, 당해 촬상 소자에 컬러 필터를 마련하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 된다. 그 광의 강도의 변경 타이밍에 동기해서 카메라 헤드(11102)의 촬상 소자의 구동을 제어해서 시분할로 화상을 취득하여, 그 화상을 합성함으로써, 소위 블랙 결함 및 화이트홀이 없는 고 다이내믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는, 특수 광 관찰에 대응한 소정의 파장 대역의 광을 공급 가능하게 구성되어도 된다. 특수 광 관찰에서는, 예를 들어, 체조직에서의 광의 흡수의 파장 의존성을 이용하여, 통상의 관찰 시에 있어서의 조사광(즉, 백색광)에 비해서 협대역의 광을 조사함으로써, 점막 표층의 혈관 등의 소정의 조직을 고콘트라스트로 촬영하는, 소위 협대역 광 관찰(Narrow Band Imaging)이 행해진다. 혹은, 특수 광 관찰에서는, 여기광을 조사함으로써 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행해져도 된다. 형광 관찰에서는, 체조직에 여기광을 조사해서 당해 체조직으로부터의 형광을 관찰하는 것(자가 형광 관찰), 또는 인도시아닌 그린(ICG) 등의 시약을 체조직에 국주함과 함께 당해 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사해서 형광상을 얻는 것 등을 행할 수 있다. 광원 장치(11203)는, 이러한 특수 광 관찰에 대응한 협대역 광 및/또는 여기광을 공급 가능하게 구성될 수 있다.
도 43은, 도 42에 도시하는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 일 예를 도시하는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 갖는다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 갖는다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은, 경통(11101)과의 접속부에 마련되는 광학계이다. 경통(11101)의 선단으로부터 도입된 관찰광은, 카메라 헤드(11102)까지 도광되어, 당해 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌 렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)를 구성하는 촬상 소자는, 1개(소위 단판식)이어도 되고, 복수(소위 다판식)이어도 된다. 촬상부(11402)가 다판식으로 구성되는 경우에는, 예를 들어 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고, 그것들이 합성됨으로써 컬러 화상이 얻어져도 된다. 혹은, 촬상부(11402)는, 3D(dimensional) 표시에 대응하는 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 한 쌍대의 촬상 소자를 갖도록 구성되어도 된다. 3D 표시가 행해짐으로써, 수술을 행하는 자(11131)는 수술부에서의 생체 조직의 깊이를 보다 정확하게 파악하는 것이 가능해진다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(11401)도 복수 계통 마련될 수 있다.
또한, 촬상부(11402)는, 반드시 카메라 헤드(11102)에 마련되어 있지 않아도 된다. 예를 들어, 촬상부(11402)는, 경통(11101)의 내부에, 대물 렌즈의 바로 뒤에 마련되어도 된다.
구동부(11403)는, 액추에이터에 의해 구성되고, 카메라 헤드 제어부(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌 렌즈 및 포커스 렌즈를 광축을 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는, CCU(11201)와의 사이에서 각종 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통해서 CCU(11201)에 송신한다.
또한, 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하여, 카메라 헤드 제어부(11405)에 공급한다. 당해 제어 신호에는, 예를 들어 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상 시의 노출값을 지정하는 취지의 정보, 그리고/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기 프레임 레이트나 노출값, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 되고, 취득된 화상 신호에 기초하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 된다. 후자의 경우에는, 소위 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있게 된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 통해서 수신한 CCU(11201)로부터의 제어 신호에 기초하여, 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102)와의 사이에서 각종 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통해서 송신되는 화상 신호를 수신한다.
또한, 통신부(11411)는, 카메라 헤드(11102)에 대하여, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는, 전기 통신이나 광통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대하여 각종 화상 처리를 실시한다.
제어부(11413)는, 내시경(11100)에 의한 수술부 등의 촬상 및 수술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종 제어를 행한다. 예를 들어, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 실시된 화상 신호에 기초하여, 수술부 등이 찍힌 촬상 화상을 표시 장치(11202)에 표시시킨다. 이때, 제어부(11413)는, 각종 화상 인식 기술을 사용해서 촬상 화상 내에서의 각종 물체를 인식해도 된다. 예를 들어, 제어부(11413)는, 촬상 화상에 포함되는 물체의 에지 형상이나 색 등을 검출함으로써, 겸자 등의 수술 도구, 특정 생체 부위, 출혈, 에너지 처치구(11112)의 사용 시의 미스트 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때, 그 인식 결과를 사용하여, 각종 수술 지원 정보를 당해 수술부의 화상에 중첩 표시시켜도 된다. 수술 지원 정보가 중첩 표시되어 수술을 행하는 자(11131)에게 제시됨으로써, 수술을 행하는 자(11131)의 부담을 경감하거나, 수술을 행하는 자(11131)가 확실하게 수술을 진행시키는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광 파이버, 또는 이들의 복합 케이블이다.
여기서, 도시하는 예에서는, 전송 케이블(11400)을 사용해서 유선으로 통신이 행해지고 있었지만, 카메라 헤드(11102)와 CCU(11201)의 사이의 통신은 무선으로 행해져도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템의 일 예에 대해서 설명했다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 내시경(11100)이나, 카메라 헤드(11102)의 촬상부(11402)에 적용될 수 있다. 구체적으로는, 도 1의 촬상 장치(1)는, 촬상부(11402)에 적용할 수 있다. 촬상부(11402)에 본 개시에 관한 기술을 적용함으로써, 촬상부(11402)를 소형화할 수 있다.
또한, 여기에서는, 일 예로서 내시경 수술 시스템에 대해서 설명했지만, 본 개시에 관한 기술은, 그 밖에 예를 들어, 현미경 수술 시스템 등에 적용되어도 된다.
또한, 본 개시의 제7 실시 형태의 구성은, 다른 실시 형태에 적용할 수 있다. 구체적으로는, 도 29a의 분리부(173) 및 도 29b의 분리부(174)는, 본 개시의 제2 내지 제6 및 제8 내지 제10 실시 형태에 적용할 수 있다.
(효과)
촬상 장치(1)는, 화소(541), 화소 회로(210), 분리부(171), 매립 전극(매립 전극(161 및 162)) 및 접속부(관통 전극(251 및 252))를 갖는다. 화소(541)는, 제1 반도체 기판(120)에 배치되어 입사광의 광전 변환을 행하는 광전 변환부(101), 광전 변환에 의해 생성되는 전하를 보유하는 전하 보유부(103) 및 전하를 광전 변환부(101)로부터 전하 보유부(103)에 전송하는 전하 전송부(102)를 구비한다. 화소 회로(210)는, 제1 반도체 기판(120)의 표면측에 적층되는 제2 반도체 기판(220)에 배치되어 보유된 전하에 기초하여 화상 신호를 생성한다. 분리부(171)는, 화소(541)의 경계에 배치된다. 매립 전극(매립 전극(161 및 162))은, 분리부(171)와 겹치는 화소(541)의 경계의 제1 반도체 기판(120)의 표면측에 매립되어서 배치되어 제1 반도체 기판(120)에 접속된다. 접속부(관통 전극(251 및 252))는, 매립 전극(매립 전극(161 및 162))에 접속된다. 이에 의해, 신호 등을 전달하는 매립 전극이 화소의 경계에 배치된다는 작용을 가져온다. 화소 사이즈를 축소할 수 있다.
또한, 상기 화소(541)의 경계에 배치되어 상기 매립 전극(매립 전극(161 및 162))에 접속되는 경계부 배선(경계부 배선(163 및 164))을 또한 가져도 된다. 이에 의해, 매립 전극끼리를 화소(541)의 경계에서 접속할 수 있다.
또한, 상기 경계부 배선(경계부 배선(163))은, 상기 제1 반도체 기판(120)에 매립되어 배치되어도 된다.
또한, 상기 경계부 배선(경계부 배선(164))은, 상기 제1 반도체 기판(120)의 표면측에 인접해서 배치되어도 된다.
또한, 상기 접속부(관통 전극(251 및 252))는, 상기 경계부 배선(경계부 배선(163 및 164))을 통해서 상기 매립 전극(매립 전극(161 및 162))에 접속되어도 된다. 이에 의해, 접속부의 배치 장소를 확장할 수 있다.
또한, 상기 매립 전극(매립 전극(161))은, 상기 제1 반도체 기판(120)의 웰 영역에 접속되고, 상기 접속부(관통 전극(251))는, 기준 전위를 공급해도 된다. 이에 의해, 매립 전극(매립 전극(161))을 통해서 기준 전위를 공급할 수 있다.
또한, 상기 매립 전극(매립 전극(161))은, 상기 화소(541)를 둘러싸는 형상으로 구성되어도 된다. 이에 의해, 매립 전극(매립 전극(161))을 반도체 기판의 면 방향으로 저저항화할 수 있다.
또한, 복수의 상기 화소(541)가 상기 제1 반도체 기판(120)에 배치되어도 된다.
또한, 상기 매립 전극(매립 전극(161))은, 상기 복수의 화소(541) 중 2 이상의 화소(541)에 의해 구성되는 화소 그룹(538) 각각의 화소(541)의 상기 웰 영역에 공통으로 접속되어도 된다. 이에 의해, 화소 그룹(538)에 배치되는 화소(541)에 있어서 매립 전극(매립 전극(161))을 공유할 수 있다.
또한, 상기 접속부(관통 전극(251))는, 상기 화소 그룹(538)마다 배치되어도 된다. 이에 의해, 접속부의 개수를 삭감할 수 있다.
또한, 상기 접속부(관통 전극(251))는, 상기 복수의 화소(541)의 외측의 상기 제1 반도체 기판(120)에 배치되어도 된다. 이에 의해, 접속부의 개수를 삭감할 수 있다.
또한, 상기 화소 회로(210)는, 상기 복수의 화소(541) 중 2 이상의 화소(541)에 의해 구성되는 화소 공유 유닛(539)마다 배치되어도 된다. 이에 의해, 화소 공유 유닛(639)에 배치되는 복수의 화소에 있어서 화소 회로(210)를 공유할 수 있다.
또한, 상기 전하 보유부(103)에 접속되는 전극(143)과, 상기 제1 반도체 기판(120) 및 상기 제2 반도체 기판(220)의 사이에 배치되어 상기 화소 공유 유닛(539)에 포함되는 복수의 화소(541) 각각의 상기 전극(143)에 공통으로 접속되는 전하 보유부 배선(142)을 더 갖고, 상기 전하 보유부 배선(142)은, 상기 화소 회로(210)에 접속되어도 된다. 이에 의해, 제2 반도체 기판(220)을 관통하는 접속부의 개수를 삭감할 수 있다.
또한, 상기 제1 반도체 기판(120) 및 상기 제2 반도체 기판(220)의 사이에 배치되어 상기 전하 전송부(102)에 제어 신호를 전달함과 함께 다른 상기 화소 공유 유닛(539)의 상기 전하 전송부(102)에 공통으로 접속되는 전하 전송부 배선(144)과, 상기 전하 전송부 배선에 접속되어 상기 제어 신호를 공급하는 전극(143)을 또한 가져도 된다. 이에 의해, 제2 반도체 기판(220)을 관통하는 접속부의 개수를 삭감할 수 있다.
또한, 상기 접속부(관통 전극(251))는, 상기 제2 반도체 기판(220)에서의 상기 화소 회로(210)의 소자가 배치되는 웰 영역에 접속되어도 된다. 이에 의해, 제1 반도체 기판(120) 및 제2 반도체 기판(220)에 있어서 웰 전위를 공통으로 할 수 있다.
또한, 상기 매립 전극(매립 전극(162))은, 상기 전하 보유부(103)에 접속되고, 상기 접속부(관통 전극(252))는, 상기 화소 회로(210)에 접속되어도 된다. 이에 의해, 전극(매립 전극(162))을 통해서 전하 보유부(103)의 전위를 전달할 수 있다.
또한, 복수의 상기 화소(541)가 상기 제1 반도체 기판(120)에 배치되고, 상기 화소 회로(210)는, 상기 복수의 화소(541) 중 2 이상의 화소(541)에 의해 구성되는 화소 공유 유닛(539)마다 배치되어도 된다. 이에 의해, 화소 공유 유닛(539)에 배치되는 복수의 화소(541)에 있어서 화소 회로(210)를 공유할 수 있다.
또한, 상기 매립 전극(매립 전극(162))은, 상기 화소 공유 유닛(539)에서의 각각의 화소(541)의 상기 전하 보유부(103)에 공통으로 접속되어도 된다. 이에 의해, 화소 공유 유닛(539)에 배치되는 복수의 화소(541)에 있어서 매립 전극(매립 전극(162))을 공유할 수 있다.
또한, 상기 매립 전극(매립 전극(162))은, 상기 제1 반도체 기판(120)으로부터 돌출되는 형상으로 구성되고, 상기 전하 전송부(102)는, 상기 매립 전극(매립 전극(162))의 상기 제1 반도체 기판(120)으로부터의 돌출 높이 이하의 높이의 게이트 전극(131)을 구비하는 MOS 트랜지스터에 의해 구성되어도 된다. 이에 의해, 매립 전극(매립 전극(162))이 접속되는 전하 보유부(103)의 기생 용량을 저감할 수 있다.
또한, 상기 접속부(관통 전극(251))는, 상기 제1 반도체 기판(120)에 형성되는 높은 불순물 농도의 반도체 영역인 반도체 영역(123)을 통해서 상기 웰 영역에 접속되어도 된다. 이에 의해, 접속부(관통 전극(251)) 및 제1 반도체 기판(120)의 사이의 접속 저항을 저감할 수 있다.
또한, 상기 매립 전극(매립 전극(161 및 162))은, 실리콘을 포함해서 구성되어도 된다. 이에 의해, 매립 전극(매립 전극(161 및 162)) 형성 후의 제조 공정에서, 고온 프로세스를 채용할 수 있다.
또한, 상기 분리부(171)는, 상기 제1 반도체 기판(120)을 관통하는 형상으로 구성되어도 된다. 이에 의해, 분리 능력을 향상시킬 수 있다.
또한, 상기 분리부(171)는, 절연물에 의해 구성되어도 된다.
또한, 상기 분리부(171)는, 높은 불순물 농도의 반도체 영역에 의해 구성되어도 된다.
또한, 상기 제2 반도체 기판(220)에서의 상기 제1 반도체 기판(120)이 배치되는 측과는 다른 측에 적층되어 상기 화소 회로(210)에 접속되는 회로를 구비하는 제3 반도체 기판(320)을 또한 가져도 된다.
또한, 상기 전하 전송부(102)는, 상기 제1 반도체 기판(120)의 표면측에 형성된 돌출부(126)에 배치되는 채널 영역과 상기 돌출부(126)의 측면에 절연막을 개재시켜 인접하는 게이트 전극(132)을 구비하여 상기 제1 반도체 기판(120)의 두께 방향으로 상기 전하를 전송하는 MOS 트랜지스터에 의해 구성되어도 된다. 이에 의해, 전하 전송부(102)의 면적을 축소할 수 있다.
또한, 상기 돌출부(126)는, 상기 제1 반도체 기판(120)의 표면측을 환상 홈의 형상으로 연삭함으로써 형성되어도 된다. 이에 의해, 돌출부(126)를 제1 반도체 기판(120)에 매설한다는 작용을 가져온다. 제1 반도체 기판(120)의 표면측을 평탄하게 할 수 있다.
또한, 상기 게이트 전극(132)은, 상기 돌출부(126)의 측면을 둘러싸는 형상으로 구성되어도 된다. 이에 의해, 실효적인 채널 폭을 확장할 수 있다.
또한, 상기 전하 보유부(103)는, 상기 돌출부(126)의 단부에 배치되어도 된다. 이에 의해, 전하 전송부(102) 및 전하 보유부(103)의 사이의 배선을 생략할 수 있다.
또한, 상기 게이트 전극(132)은, 상기 전하 보유부(103)로부터 상기 제1 반도체 기판(120)의 두께 방향으로 이격되어 배치되어도 된다. 이에 의해, 게이트 전극(132) 및 전하 보유부(103)의 사이의 전계를 저감할 수 있다.
또한, 상기 채널 영역은, 상기 제1 반도체 기판(120)의 웰 영역과는 다른 도전형으로 구성되어도 된다. 이에 의해, 디플리션형 MOS 트랜지스터를 구성할 수 있다.
촬상 장치(1)는, 화소(541), 화소 회로(210), 분리부(171), 매립 전극(매립 전극(161 및 162)), 접속부(관통 전극(251 및 252)) 및 열 신호 처리부(550)를 갖는다. 화소(541)는, 제1 반도체 기판(120)에 배치되어 입사광의 광전 변환을 행하는 광전 변환부(101), 광전 변환에 의해 생성되는 전하를 보유하는 전하 보유부(103) 및 전하를 광전 변환부(101)로부터 전하 보유부(103)에 전송하는 전하 전송부(102)를 구비한다. 화소 회로(210)는, 제1 반도체 기판(120)의 표면측에 적층되는 제2 반도체 기판(220)에 배치되어 보유된 전하에 기초해서 화상 신호를 생성한다. 분리부(171)는, 화소(541)의 경계에 배치된다. 매립 전극(매립 전극(161 및 162))은, 분리부(171)와 겹치는 화소(541)의 경계의 제1 반도체 기판(120)의 표면측에 매립되어서 배치되어 제1 반도체 기판(120)에 접속된다. 접속부(관통 전극(251 및 252))는, 매립 전극(매립 전극(161 및 162))에 접속된다. 열 신호 처리부(550)는, 생성된 화상 신호를 처리한다. 이에 의해, 신호 등을 전달하는 매립 전극이 화소의 경계에 배치된다는 작용을 가져온다. 화소 사이즈를 축소할 수 있다.
또한, 본 명세서에 기재된 효과는 어디까지나 예시이며 한정되는 것이 아니며, 또한 다른 효과가 있어도 된다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 제1 반도체 기판에 배치되어 입사광의 광전 변환을 행하는 광전 변환부, 상기 광전 변환에 의해 생성되는 전하를 보유하는 전하 보유부 및 상기 전하를 상기 광전 변환부로부터 상기 전하 보유부에 전송하는 전하 전송부를 구비하는 화소와,
상기 제1 반도체 기판의 표면측에 적층되는 제2 반도체 기판에 배치되어 상기 보유된 전하에 기초해서 화상 신호를 생성하는 화소 회로와,
상기 화소의 경계에 배치되는 분리부와,
상기 분리부와 겹치는 상기 화소의 경계의 상기 제1 반도체 기판의 표면측에 매립되어서 배치되어 상기 제1 반도체 기판에 접속되는 매립 전극과,
상기 매립 전극에 접속되는 접속부를
갖는 촬상 소자.
(2) 상기 화소의 경계에 배치되어 상기 매립 전극에 접속되는 경계부 배선을 더 갖는, 상기 (1)에 기재된 촬상 소자.
(3) 상기 경계부 배선은, 상기 제1 반도체 기판에 매립되어 배치되는, 상기 (2)에 기재된 촬상 소자.
(4) 상기 경계부 배선은, 상기 제1 반도체 기판의 표면측에 인접해서 배치되는, 상기 (2)에 기재된 촬상 소자.
(5) 상기 접속부는, 상기 경계부 배선을 통해서 상기 매립 전극에 접속되는, 상기 (2)에 기재된 촬상 소자.
(6) 상기 매립 전극은, 상기 제1 반도체 기판의 웰 영역에 접속되고,
상기 접속부는, 기준 전위를 공급하는, 상기 (1) 내지 (5)의 어느 것에 기재된 촬상 소자.
(7) 상기 매립 전극은, 상기 화소를 둘러싸는 형상으로 구성되는, 상기 (6)에 기재된 촬상 소자.
(8) 복수의 상기 화소가 상기 제1 반도체 기판에 배치되는, 상기 (6)에 기재된 촬상 소자.
(9) 상기 매립 전극은, 상기 복수의 화소 중 2 이상의 화소에 의해 구성되는 화소 그룹 각각의 화소의 상기 웰 영역에 공통으로 접속되는, 상기 (8)에 기재된 촬상 소자.
(10) 상기 접속부는, 상기 화소 그룹마다 배치되는, 상기 (9)에 기재된 촬상 소자.
(11) 상기 접속부는, 상기 복수의 화소의 외측의 상기 제1 반도체 기판에 배치되는, 상기 (8)에 기재된 촬상 소자.
(12) 상기 화소 회로는, 상기 복수의 화소 중 2 이상의 화소에 의해 구성되는 화소 공유 유닛마다 배치되는, 상기 (8)에 기재된 촬상 소자.
(13) 상기 전하 보유부에 접속되는 제2 접속부와,
상기 제1 반도체 기판 및 상기 제2 반도체 기판의 사이에 배치되어 상기 화소 공유 유닛에 포함되는 복수의 화소 각각의 상기 제2 접속부에 공통으로 접속되는 전하 보유부 배선을
더 갖고,
상기 전하 보유부 배선은, 상기 화소 회로에 접속되는, 상기 (12)에 기재된 촬상 소자.
(14) 상기 제1 반도체 기판 및 상기 제2 반도체 기판의 사이에 배치되어 상기 전하 전송부에 제어 신호를 전달함과 함께 다른 상기 화소 공유 유닛의 상기 전하 전송부에 공통으로 접속되는 전하 전송부 배선과,
상기 전하 전송부 배선에 접속되어 상기 제어 신호를 공급하는 제2 접속부를
더 갖는, 상기 (12)에 기재된 촬상 소자.
(15) 상기 접속부는, 상기 제2 반도체 기판에서의 상기 화소 회로의 소자가 배치되는 웰 영역에 접속되는, 상기 (6) 내지 (14)의 어느 것에 기재된 촬상 소자.
(16) 상기 매립 전극은, 평면에서 보아 띠상으로 구성되는, 상기 (6) 내지 (14)에 기재된 촬상 소자.
(17) 상기 매립 전극은, 상기 전하 보유부에 접속되고,
상기 접속부는, 상기 화소 회로에 접속되는, 상기 (1)에 기재된 촬상 소자.
(18) 복수의 상기 화소가 상기 제1 반도체 기판에 배치되고,
상기 화소 회로는, 상기 복수의 화소 중 2 이상의 화소에 의해 구성되는 화소 공유 유닛마다 배치되는, 상기 (17)에 기재된 촬상 소자.
(19) 상기 매립 전극은, 상기 화소 공유 유닛에서의 각각의 화소의 상기 전하 보유부에 공통으로 접속되는, 상기 (18)에 기재된 촬상 소자.
(20) 상기 매립 전극은, 상기 제1 반도체 기판으로부터 돌출되는 형상으로 구성되고,
상기 전하 전송부는, 상기 매립 전극의 상기 제1 반도체 기판으로부터의 돌출 높이 이하의 높이의 게이트 전극을 구비하는 MOS 트랜지스터에 의해 구성되는, 상기 (17) 내지 (19)의 어느 것에 기재된 촬상 소자.
(21) 상기 접속부는, 상기 제1 반도체 기판에 형성되는 높은 불순물 농도의 반도체 영역인 고농도 불순물 영역을 통해서 상기 웰 영역에 접속되는, 상기 (6) 내지 (20)의 어느 것에 기재된 촬상 소자.
(22) 상기 매립 전극은, 실리콘을 포함하여 구성되는, 상기 (1) 내지 (21)의 어느 것에 기재된 촬상 소자.
(23) 상기 분리부는, 상기 제1 반도체 기판을 관통하는 형상으로 구성되는, 상기 (1) 내지 (22)의 어느 것에 기재된 촬상 소자.
(24) 상기 분리부는, 절연물에 의해 구성되는, 상기 (1) 내지 (23)의 어느 것에 기재된 촬상 소자.
(25) 상기 분리부는, 높은 불순물 농도의 반도체 영역에 의해 구성되는, 상기 (1) 내지 (23)의 어느 것에 기재된 촬상 소자.
(26) 상기 제2 반도체 기판에서의 상기 제1 반도체 기판이 배치되는 측과는 다른 측에 적층되어 상기 화소 회로에 접속되는 회로를 구비하는 제3 반도체 기판을 더 갖는, 상기 (1) 내지 (25)의 어느 것에 기재된 촬상 소자.
(27) 상기 전하 전송부는, 상기 제1 반도체 기판의 표면측에 형성된 돌출부에 배치되는 채널 영역과 상기 돌출부의 측면에 절연막을 개재시켜 인접하는 게이트 전극을 구비하여 상기 제1 반도체 기판의 두께 방향으로 상기 전하를 전송하는 MOS 트랜지스터에 의해 구성되는, 상기 (1) 내지 (26)의 어느 것에 기재된 촬상 소자.
(28) 상기 돌출부는, 상기 제1 반도체 기판의 표면측을 환상 홈의 형상으로 연삭함으로써 형성되는, 상기 (27)에 기재된 촬상 소자.
(29) 상기 게이트 전극은, 상기 돌출부의 측면을 둘러싸는 형상으로 구성되는, 상기 (27)에 기재된 촬상 소자.
(30) 상기 전하 보유부는, 상기 돌출부의 단부에 배치되는, 상기 (27) 내지 (29)의 어느 것에 기재된 촬상 소자.
(31) 상기 게이트 전극은, 상기 전하 보유부로부터 상기 제1 반도체 기판의 두께 방향으로 이격되어 배치되는, 상기 (30)에 기재된 촬상 소자.
(32) 상기 채널 영역은, 상기 제1 반도체 기판의 웰 영역과는 다른 도전형으로 구성되는, 상기 (27) 내지 (31)의 어느 것에 기재된 촬상 소자.
(33) 제1 반도체 기판에 배치되어 입사광의 광전 변환을 행하는 광전 변환부, 상기 광전 변환에 의해 생성되는 전하를 보유하는 전하 보유부 및 상기 전하를 상기 광전 변환부로부터 상기 전하 보유부에 전송하는 전하 전송부를 구비하는 화소와,
상기 제1 반도체 기판의 표면측에 적층되는 제2 반도체 기판에 배치되어 상기 보유된 전하에 기초해서 화상 신호를 생성하는 화소 회로와,
상기 화소의 경계에 배치되는 분리부와,
상기 분리부와 겹치는 상기 화소의 경계의 상기 제1 반도체 기판의 표면측에 매립되어서 배치되어 상기 제1 반도체 기판에 접속되는 매립 전극과,
상기 매립 전극에 접속되는 접속부와,
상기 생성된 화상 신호를 처리하는 처리 회로를
갖는 촬상 장치.
1: 촬상 장치 100S, 200S, 300S: 반도체층
100T, 200T, 300T: 배선층 101, 101A, 101B: 광전 변환부
102, 102A, 102B: 전하 전송부 103, 103A, 103B: 전하 보유부
120: 제1 반도체 기판 123, 123A, 123B: 반도체 영역
124: 채널 영역 126: 돌출부
128: 환상 홈 129: 절연막
132: 게이트 전극 134: 이격부
142: 전하 보유부 배선 143: 전극
144, 144A, 144B, 144C, 144D: 전하 전송부 배선
161, 162, 165, 166: 매립 전극 163, 164: 경계부 배선
171, 173, 174: 분리부 179: 홈부
210: 화소 회로 220: 제2 반도체 기판
251 내지 254: 관통 전극 320: 제3 반도체 기판
538: 화소 그룹
539, 539A, 539B, 539E, 539F: 화소 공유 유닛
540: 화소 어레이부 541, 541A, 541B, 541C, 541D: 화소
550: 열 신호 처리부
11402, 12031, 12101 내지 12105: 촬상부

Claims (33)

  1. 제1 반도체 기판에 배치되어 입사광의 광전 변환을 행하는 광전 변환부, 상기 광전 변환에 의해 생성되는 전하를 보유하는 전하 보유부 및 상기 전하를 상기 광전 변환부로부터 상기 전하 보유부에 전송하는 전하 전송부를 구비하는 화소와,
    상기 제1 반도체 기판의 표면측에 적층되는 제2 반도체 기판에 배치되어 상기 보유된 전하에 기초해서 화상 신호를 생성하는 화소 회로와,
    상기 화소의 경계에 배치되는 분리부와,
    상기 분리부와 겹치는 상기 화소의 경계의 상기 제1 반도체 기판의 표면측에 매립되어서 배치되어 상기 제1 반도체 기판에 접속되는 매립 전극과,
    상기 매립 전극에 접속되는 접속부를
    갖는 촬상 소자.
  2. 제1항에 있어서, 상기 화소의 경계에 배치되어 상기 매립 전극에 접속되는 경계부 배선을 더 갖는, 촬상 소자.
  3. 제2항에 있어서, 상기 경계부 배선은, 상기 제1 반도체 기판에 매립되어 배치되는, 촬상 소자.
  4. 제2항에 있어서, 상기 경계부 배선은, 상기 제1 반도체 기판의 표면측에 인접해서 배치되는, 촬상 소자.
  5. 제2항에 있어서, 상기 접속부는, 상기 경계부 배선을 통해서 상기 매립 전극에 접속되는, 촬상 소자.
  6. 제1항에 있어서, 상기 매립 전극은, 상기 제1 반도체 기판의 웰 영역에 접속되고,
    상기 접속부는, 기준 전위를 공급하는, 촬상 소자.
  7. 제6항에 있어서, 상기 매립 전극은, 상기 화소를 둘러싸는 형상으로 구성되는, 촬상 소자.
  8. 제6항에 있어서, 복수의 상기 화소가 상기 제1 반도체 기판에 배치되는, 촬상 소자.
  9. 제8항에 있어서, 상기 매립 전극은, 상기 복수의 화소 중 2 이상의 화소에 의해 구성되는 화소 그룹 각각의 화소의 상기 웰 영역에 공통으로 접속되는, 촬상 소자.
  10. 제9항에 있어서, 상기 접속부는, 상기 화소 그룹마다 배치되는, 촬상 소자.
  11. 제8항에 있어서, 상기 접속부는, 상기 복수의 화소의 외측의 상기 제1 반도체 기판에 배치되는, 촬상 소자.
  12. 제8항에 있어서, 상기 화소 회로는, 상기 복수의 화소 중 2 이상의 화소에 의해 구성되는 화소 공유 유닛마다 배치되는, 촬상 소자.
  13. 제12항에 있어서, 상기 전하 보유부에 접속되는 제2 접속부와,
    상기 제1 반도체 기판 및 상기 제2 반도체 기판의 사이에 배치되어 상기 화소 공유 유닛에 포함되는 복수의 화소 각각의 상기 제2 접속부에 공통으로 접속되는 전하 보유부 배선을
    더 갖고,
    상기 전하 보유부 배선은, 상기 화소 회로에 접속되는, 촬상 소자.
  14. 제12항에 있어서, 상기 제1 반도체 기판 및 상기 제2 반도체 기판의 사이에 배치되어 상기 전하 전송부에 제어 신호를 전달함과 함께 다른 상기 화소 공유 유닛의 상기 전하 전송부에 공통으로 접속되는 전하 전송부 배선과,
    상기 전하 전송부 배선에 접속되어 상기 제어 신호를 공급하는 제2 접속부를
    더 갖는, 촬상 소자.
  15. 제6항에 있어서, 상기 접속부는, 상기 제2 반도체 기판에서의 상기 화소 회로의 소자가 배치되는 웰 영역에 접속되는, 촬상 소자.
  16. 제6항에 있어서, 상기 매립 전극은, 평면에서 보아 띠상으로 구성되는, 촬상 소자.
  17. 제1항에 있어서, 상기 매립 전극은, 상기 전하 보유부에 접속되고,
    상기 접속부는, 상기 화소 회로에 접속되는, 촬상 소자.
  18. 제17항에 있어서, 복수의 상기 화소가 상기 제1 반도체 기판에 배치되고,
    상기 화소 회로는, 상기 복수의 화소 중 2 이상의 화소에 의해 구성되는 화소 공유 유닛마다 배치되는, 촬상 소자.
  19. 제18항에 있어서, 상기 매립 전극은, 상기 화소 공유 유닛에서의 각각의 화소의 상기 전하 보유부에 공통으로 접속되는, 촬상 소자.
  20. 제17항에 있어서, 상기 매립 전극은, 상기 제1 반도체 기판으로부터 돌출되는 형상으로 구성되고,
    상기 전하 전송부는, 상기 매립 전극의 상기 제1 반도체 기판으로부터의 돌출 높이 이하의 높이의 게이트 전극을 구비하는 MOS 트랜지스터에 의해 구성되는, 촬상 소자.
  21. 제6항에 있어서, 상기 접속부는, 상기 제1 반도체 기판에 형성되는 높은 불순물 농도의 반도체 영역인 고농도 불순물 영역을 통해서 상기 웰 영역에 접속되는, 촬상 소자.
  22. 제1항에 있어서, 상기 매립 전극은, 실리콘을 포함하여 구성되는, 촬상 소자.
  23. 제1항에 있어서, 상기 분리부는, 상기 제1 반도체 기판을 관통하는 형상으로 구성되는, 촬상 소자.
  24. 제1항에 있어서, 상기 분리부는, 절연물에 의해 구성되는, 촬상 소자.
  25. 제1항에 있어서, 상기 분리부는, 높은 불순물 농도의 반도체 영역에 의해 구성되는, 촬상 소자.
  26. 제1항에 있어서, 상기 제2 반도체 기판에서의 상기 제1 반도체 기판이 배치되는 측과는 다른 측에 적층되어 상기 화소 회로에 접속되는 회로를 구비하는 제3 반도체 기판을 더 갖는, 촬상 소자.
  27. 제1항에 있어서, 상기 전하 전송부는, 상기 제1 반도체 기판의 표면측에 형성된 돌출부에 배치되는 채널 영역과 상기 돌출부의 측면에 절연막을 개재시켜 인접하는 게이트 전극을 구비하여 상기 제1 반도체 기판의 두께 방향으로 상기 전하를 전송하는 MOS 트랜지스터에 의해 구성되는, 촬상 소자.
  28. 제27항에 있어서, 상기 돌출부는, 상기 제1 반도체 기판의 표면측을 환상 홈의 형상으로 연삭함으로써 형성되는, 촬상 소자.
  29. 제27항에 있어서, 상기 게이트 전극은, 상기 돌출부의 측면을 둘러싸는 형상으로 구성되는, 촬상 소자.
  30. 제27항에 있어서, 상기 전하 보유부는, 상기 돌출부의 단부에 배치되는, 촬상 소자.
  31. 제30항에 있어서, 상기 게이트 전극은, 상기 전하 보유부로부터 상기 제1 반도체 기판의 두께 방향으로 이격되어 배치되는, 촬상 소자.
  32. 제27항에 있어서, 상기 채널 영역은, 상기 제1 반도체 기판의 웰 영역과는 다른 도전형으로 구성되는, 촬상 소자.
  33. 제1 반도체 기판에 배치되어 입사광의 광전 변환을 행하는 광전 변환부, 상기 광전 변환에 의해 생성되는 전하를 보유하는 전하 보유부 및 상기 전하를 상기 광전 변환부로부터 상기 전하 보유부에 전송하는 전하 전송부를 구비하는 화소와,
    상기 제1 반도체 기판의 표면측에 적층되는 제2 반도체 기판에 배치되어 상기 보유된 전하에 기초해서 화상 신호를 생성하는 화소 회로와,
    상기 화소의 경계에 배치되는 분리부와,
    상기 분리부와 겹치는 상기 화소의 경계의 상기 제1 반도체 기판의 표면측에 매립되어서 배치되어 상기 제1 반도체 기판에 접속되는 매립 전극과,
    상기 매립 전극에 접속되는 접속부와,
    상기 생성된 화상 신호를 처리하는 처리 회로를
    갖는 촬상 장치.
KR1020237019280A 2020-12-25 2021-12-24 촬상 소자 및 촬상 장치 KR20230124566A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-217525 2020-12-25
JP2020217525 2020-12-25
PCT/JP2021/048194 WO2022138914A1 (ja) 2020-12-25 2021-12-24 撮像素子及び撮像装置

Publications (1)

Publication Number Publication Date
KR20230124566A true KR20230124566A (ko) 2023-08-25

Family

ID=82158034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237019280A KR20230124566A (ko) 2020-12-25 2021-12-24 촬상 소자 및 촬상 장치

Country Status (7)

Country Link
US (1) US20240055446A1 (ko)
EP (1) EP4270932A4 (ko)
JP (1) JPWO2022138914A1 (ko)
KR (1) KR20230124566A (ko)
CN (1) CN116547790A (ko)
TW (1) TW202234692A (ko)
WO (1) WO2022138914A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240072090A1 (en) 2022-08-26 2024-02-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked cmos image sensor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019131965A1 (ja) 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7125345B2 (ja) * 2016-07-06 2022-08-24 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、及び、電子機器
JP2020013906A (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019131965A1 (ja) 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Also Published As

Publication number Publication date
CN116547790A (zh) 2023-08-04
TW202234692A (zh) 2022-09-01
EP4270932A1 (en) 2023-11-01
EP4270932A4 (en) 2024-04-17
US20240055446A1 (en) 2024-02-15
WO2022138914A1 (ja) 2022-06-30
JPWO2022138914A1 (ko) 2022-06-30

Similar Documents

Publication Publication Date Title
KR102566061B1 (ko) 촬상 장치 및 신호 처리 장치
JP7558805B2 (ja) 撮像素子、電子機器
US12027562B2 (en) Imaging element and semiconductor element
US20210384237A1 (en) Solid-state imaging element and imaging device
US11984466B2 (en) Solid-state imaging element and video recording apparatus
KR20220025718A (ko) 촬상 장치
US20240162268A1 (en) Imaging element and imaging device
US20220367552A1 (en) Solid-state imaging device
US20220262832A1 (en) Semiconductor device and imaging device
CN112789712A (zh) 半导体装置和固体摄像元件
WO2022138914A1 (ja) 撮像素子及び撮像装置
US20240030264A1 (en) Imaging element and imaging device
US20240088191A1 (en) Photoelectric conversion device and electronic apparatus
KR20240058850A (ko) 광 검출 장치, 광 검출 장치의 제조 방법 및 전자 기기
US12119359B2 (en) Imaging device
WO2024154666A1 (ja) 半導体装置
WO2024014209A1 (ja) 撮像装置
WO2023058484A1 (ja) 撮像装置
WO2023249016A1 (ja) 撮像素子および撮像装置
WO2024154600A1 (ja) 半導体装置
WO2023248926A1 (ja) 撮像素子及び電子機器
US20220344390A1 (en) Organic cis image sensor
US20240313014A1 (en) Imaging apparatus and electronic device
WO2024116928A1 (ja) 半導体装置及び電子機器
US20230154948A1 (en) Imaging element and imaging device