KR20230121432A - 단결정 다이아몬드 및 이의 제조 방법 - Google Patents

단결정 다이아몬드 및 이의 제조 방법 Download PDF

Info

Publication number
KR20230121432A
KR20230121432A KR1020220018308A KR20220018308A KR20230121432A KR 20230121432 A KR20230121432 A KR 20230121432A KR 1020220018308 A KR1020220018308 A KR 1020220018308A KR 20220018308 A KR20220018308 A KR 20220018308A KR 20230121432 A KR20230121432 A KR 20230121432A
Authority
KR
South Korea
Prior art keywords
layer
metal
defect
prevention groove
etched
Prior art date
Application number
KR1020220018308A
Other languages
English (en)
Inventor
이종건
남옥현
김성우
유근호
곽태명
Original Assignee
한국공학대학교산학협력단
오브레이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국공학대학교산학협력단, 오브레이 가부시키가이샤 filed Critical 한국공학대학교산학협력단
Priority to KR1020220018308A priority Critical patent/KR20230121432A/ko
Publication of KR20230121432A publication Critical patent/KR20230121432A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/04Diamond
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer

Abstract

본 발명은 단결정 다이아몬드 및 이의 제조 방법에 관한 것으로서, 본 발명의 단결정 다이아몬드는 결함방지홈을 포함하는 제1 레이어 및 제1 레이어 상에 형성되는 제2 레이어를 포함할 수 있으며, 제1 레이어의 결함 부위에 식각된 영역을 형성하기 위해 제1 레이어를 식각하여 결함방지홈을 형성하는 단계 및 결함방지홈이 형성된 제1 레이어 상에 제2 레이어를 형성하는 단계를 포함하는 단결정 다이아몬드 제조방법에 의해 제조될 수 있다. 본 발명에 따르면, 전위 결함이 억제되어 결함밀도 및 잔류응력이 감소된 고품질의 단결정 다이아몬드가 제공될 수 있다.

Description

단결정 다이아몬드 및 이의 제조 방법{SINGLE CRYSTAL DIAMOND AND MANUFACTURING METHOD THEROF}
본 발명은 단결정 다이아몬드 및 이의 제조 방법에 관한 것으로서, 특히, 결함밀도 및 잔류응력이 감소된 고품질의 단결정 다이아몬드 박막 또는 기판을 제작하기 위한 단결정 다이아몬드 제조 방법에 관한 것이다.
일반적으로, 단결정 다이아몬드 반도체는 매우 넓은 띠간격(5.5eV) 물질로, 높은 열전도율, 전자/정공이동도, 절연파괴강도(10MV/cm) 등의 매우 우수한 물성을 갖는 반도체 물질로써, 이로 인해 단결정 다이아몬드 반도체는 미래 극한성능을 갖는 고주파, 고출력 전자소자에 다양하게 활용될 전망이다.
이러한 반도체소자용 단결정 다이아몬드의 성장은 현재 고온 또는 고압법 정도가 유일하다. 그러나, 고온 또는 고압법에 의해서는 매우 작은 크기의 다이(≤ 10×10 mm2)만을 획득할 수 있을 뿐이며, 많은 비용이 요구되어 반도체소자로서 적용하기에는 가격 경쟁력이 없는 실정이다.
이를 극복하고자 화학기상증착법을 이용한 이종성장기술이 1990년대부터 본격적으로 연구되었으며, 현재까지 제시된 다이아몬드 단결정 이종성장 기술은 주로 단결정 Si 기판이나 Al2O3 또는 MgO등의 단결정 산화물 기판 상에 대구경의 불완전한 단결정 다이아몬드를 성장할 수 있는 정도에 이르고 있다.
즉, 종래의 단결정 다이아몬드 이종성장법은 대구경의 박막 또는 기판을 얻을 수 있는 장점이 있으나, 이종기판과의 격자상수 및 열팽창계수 차이에 의한 다이아몬드 결정 내의 고밀도 결함이 발생하여 결정품질이 떨어진다는 문제가 있으며, 열팽창계수 차이로 인한 응력발생으로 박막 또는 기판의 휨, 크랙이 발생할 수 있고, 이 경우 소자 제작에 활용이 불가하다는 문제점이 있다.
특히, 기판층이나 금속층과 다이아몬드 층의 결정구조가 다르기 때문에 기판층이나 금속층 상에 다이아몬드를 상장할 경우 전위 결함이 발생하는 문제가 있었다.
이를 해결하고자, 종래에는 결함 감소를 위해 금 패턴을 마스크로 하는 에피택시 측방향 과성장(Epitaxial Lateral Overgrowth, ELO)을 활용하여 금 패턴이 있는 영역의 결함을 차단하고, 이를 통해 이종성장 단결정 다이아몬드의 결함 밀도를 감소시키도록 하였다.
그러나, 종래의 금 패턴을 이용한 성장법은 금 패턴을 형성하기 위하여 포토리소그래피(Photolithography) 공정 및 리프트오프(Lift-off) 공정을 진행해야 하기 때문에 공정 비용이 증가하게 되고, 금 패턴을 사용하므로 금속 소재의 가격이 비싸 재료비가 과도하게 소요되어 비효율적이며, 금 패턴 위에 다이아몬드가 융합되는 과정에서 새로운 바운더리(Boundary) 즉, 새로운 결함을 형성하게 된다는 문제가 있었다.
대한민국 등록특허 10-1742326호(2017.05.25 등록)
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 용해 금속을 통해 기존의 다이아몬드 레이어에서 결함이 있는 영역을 식각하여 빈 공간을 형성하고, 빈 공간으로 인하여 재성장되는 다이아몬드 레이어의 잔류응력을 감소시키게 되며, 결함이 존재하는 레이어 상에 재성장된 다이아몬드 레이어로 결함이 전파되는 것을 차단할 수 있는 단결정 다이아몬드 및 이의 제조 방법을 제공하는 것이다.
또한, 본 발명의 목적은 포토리소그래피 공정이 필요하지 않게 되므로 단순한 공정을 통해 비용 및 시간을 절약하면서도 단결정 다이아몬드의 결함 밀도를 감소시킬 수 있는 단결정 다이아몬드 및 이의 제조 방법을 제공하는 것이다.
상기한 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 단결정 다이아몬드는 결함방지홈을 포함하는 제1 레이어 및 제1 레이어 상에 형성되는 제2 레이어를 포함할 수 있다.
또한, 결함방지홈은 제1 레이어의 결함 부위로부터 식각 금속에 의해 식각되어 형성될 수 있고, 결함방지홈의 최소 깊이는 10㎚, 결함방지홈의 너비는 식각 금속의 금속 입자 지름과 동일할 수 있다.
또한, 금속 입자 지름은 10㎚ 이상에서 40㎛ 이하이고, 결함방지홈의 너비는 10㎚이상에서 40㎛ 이하일 수 있다.
또한, 결함방지홈에 삽입되고 결함방지홈의 최대 너비와 동일한 최대 너비를 가지는 결함방지 금속을 더 포함할 수 있다.
또한, 결함방지 금속은 니켈(Ni), 철(Fe), 코발트(Co), 루비듐(Ru), 백금(Pt), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 나이오븀(Nb), 팔라듐(Pd), 저마늄(Ge) 또는 금(Au) 중 하나 이상을 포함할 수 있다.리고, 본 발명의 일 실시예에 따른 단결정 다이아몬드 제조방법은, 제1 레이어의 결함 부위에 식각된 영역을 형성하기 위해 제1 레이어를 식각하여 결함방지홈을 형성하는 단계 및 결함방지홈이 형성된 제1 레이어 상에 제2 레이어를 형성하는 단계를 포함할 수 있다.
또한, 결함방지홈을 형성하는 단계는, 제1 레이어의 결함 영역을 식각하여 식각 영역을 형성하는 단계, 식각 영역을 포함하는 제1 레이어에 금속층을 증착하는 단계, 금속층을 열처리하여 식각 영역에 식각 금속을 응집시키는 단계, 식각 금속을 열처리하여 식각 영역에 결함방지홈을 형성하는 단계를 포함할 수 있다.
또한, 결함방지홈의 최소 깊이는 10㎚ 이상이고, 결함방지홈의 최소 너비는 10㎚ 이상이고 상기 결함방지홈의 최대 너비는 상기 식각 금속의 금속 입자 지름과 동일한 크기로 형성될 수 있다.
또한, 금속층을 증착하는 단계에서 사용되는 금속은 니켈(Ni), 철(Fe), 코발트(Co), 루비듐(Ru), 백금(Pt), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 나이오븀(Nb), 팔라듐(Pd), 저마늄(Ge) 또는 금(Au) 중 적어도 하나를 포함할 수 있다.
또한, 금속층의 두께는 1㎚ 이상이고 2㎛ 이하일 수 있고, 식각 금속의 금속 입자 지름은 10㎚ 이상이고 40㎛ 이하일 수 있다.
또한, 금속을 응집시키는 단계는, 400℃ 이상 2000℃ 이하의 온도로 수행될 수 있다.
또한, 금속을 응집시키는 단계는, 진공, 또는 불활성 기체(He, Ar 등) 및 N2을 포함한 가스 또는 H2, O2를 포함한 플라즈마를 사용할 수 있다.
또한, 식각 금속을 열처리하여 식각 영역에 결함방지홈을 형성하는 단계는, 물리기상증착, 화학기상증착, 급속열처리 또는 도가니와 같이 열처리가 가능한 장비를 포함하는 장비에 의해 수행될 수 있다.
또한, 식각 금속을 열처리하여 식각 영역에 결함방지홈을 형성하는 단계는, H2, O2, H2O를 포함한 가스 또는 H2, O2를 포함한 플라즈마를 사용할 수 있다.
또한, 식각 금속을 열처리하여 식각 영역에 결함방지홈을 형성하는 단계는, 400℃ 이상, 2000℃ 이하의 온도로 수행될 수 있다.
또한, 제1 레이어 상에 제2 레이어를 형성하는 단계는, Hot filament-CVD(HFCVD), Microwave plasma-CVD(MPCVD), RF plasma-CVD를 포함하는 장비가 사용될 수 있다.
본 발명은 전위 결함이 존재하는 다이아몬드 레이어에서 결함 영역에 결함방지홈을 형성함으로써 재성장되는 다이아몬드 레이어의 잔류응력을 감소시키고, 재성장된 다이아몬드 레이어로 결함이 전파되는 것을 차단하여 결함밀도 및 잔류응력이 감소된 고품질의 단결정 다이아몬드를 제공할 수 있다.
또한, 본 발명의 목적은 포토리소그래피 공정이 필요하지 않게 되므로 단순한 공정을 통해 비용 및 시간을 절약하면서도 단결정 다이아몬드의 결함 밀도를 감소시킬 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 단결정 다이아몬드를 도시한 도면이다.
도 2는 본 발명의 일 실시에에 따른 단결정 다이아몬드의 제조 방법을 설명하기 위한 공정 흐름을 개략적으로 도시한 도면이다.
도 3은 결정성에 따른 식각 영역 밀도 차이를 확인하기 위해 제1 레이어의 표면을 현미경을 이용해 확대하여 관찰한 이미지를 나타낸 도면이다.
도 4는 플라즈마 집속이온빔 주사전자현미경을 이용하여 20k배의 크기로 레이어를 관측한 이미지를 나타낸 도면이다.
도 5는 투과 전자 현미경(Transmission Electron Microscope, TEM)을 이용하여 10k배의 크기로 레이어를 관측한 이미지를 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 금속층을 열처리하여 식각 영역에 식각 금속을 응집시키는 단계에서 열처리 작업을 수행한 후의 레이어 표면을 관찰한 이미지의 일례를 나타내는 도면이다.
도 7은 본 발명의 실시예에 따른 금속층을 열처리하여 식각 영역에 식각 금속을 응집시키는 단계에서 제1 레이어의 표면에 증착된 금속층으로부터 열처리되어 식각 금속이 응집되는 과정을 나타낸 도면이다.
도 8은 본 실시예에 따른 식각 금속을 열처리하여 식각 영역에 결함방지홈을 형성하는 단계에서 식각 금속에 의해 결함방지홈이 형성되는 과정을 도시한 도면이다.
도 9는 수소 플라즈마 및 니켈 입자에 의해 식각된 다이아몬드의 표면을 원자힘 현미경(AFM)을 통해 관찰한 이미지의 일례를 나타낸 도면이다.
도 10은 2시간 동안 H2/O2 플라즈마로 에칭된 다이아몬드의 표면을 원자힘 현미경(AFM)을 통해 관찰한 이미지의 일례를 나타낸 도면이다.
도 11은 재성장된 다이아몬드의 표면을 원자힘 현미경(AFM)을 통해 관찰한 이미지의 일례를 나타낸 도면이다.
도 12는 종래의 단결정 다이아몬드의 라만 분석기를 통해 라만 스펙트럼(Raman Spectra)을 측정한 결과의 일례를 도시한 도면이다.
도 13은 본 실시예에 따른 단결정 다이아몬드 제조 방법에 의해 제조된 단결정 다이아몬드의 라만 스펙트럼을 측정한 결과의 일례를 도시한 도면이다.
도 14는 본 발명의 제2 실시예에 따른 단결정 다이아몬드 제조 방법을 설명하기 위한 공정 흐름을 개략적으로 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이다.
이하, 첨부된 도면들을 참조하여 본 발명의 기술적 특징을 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 단결정 다이아몬드를 도시한 도면이다.
도 1을 참고하면, 본 실시예에 따른 단결정 다이아몬드 박막(100)은 제1 레이어(110) 및 제1 레이어(110) 상에 형성되는 제2 레이어(120)를 포함할 수 있다.
제1 레이어(110)는 단결정 다이아몬드로 이루어질 수 있다. 이러한 다이아몬드로 이루어진 제1 레이어(110)는 다른 물질로 이루어진 금속층이나 기판층 상에 성장되므로, 격자 구조의 차이로 인해 다수의 전위 결함이 발생될 수 있다.
이에, 본 실시예에 따른 제1 레이어(110)는 전위 결함 발생을 제한하기 위한 결함방지홈(111)을 포함할 수 있다.
결함방지홈(111)은 제1 레이어(110)의 전위 결함이 발생된 결함 영역(110a)에 형성될 수 있으며, 제1 레이어(110)에는 다수의 결함 영역이 존재하게 되므로 각 결함 영역에 대응되게 제1 레이어(110)에는 복수개의 결함방지홈(111)이 형성될 수 있다.
이러한 결함방지홈(111)은 제1 레이어(110)의 결함 영역(110a)이 1차 식각된 후, 1차로 식각된 식각 영역이 식각 금속에 의해 2차 식각됨에 따라 소정의 깊이를 가진 빈 공간의 홈으로 형성될 수 있다. 결함방지홈(111)이 형성되는 과정에 대해서는 아래에서 구체적으로 설명한다.
본 실시예에 따른 결함방지홈(111)은 제1 레이어(110)에서 발생된 결함 영역(110a)에서의 전위 결함이 제1 레이어(110) 상에 재성장된 제2 레이어(120)로 전달되는 것을 차단할 수 있다. 즉, 결함방지홈(110)은 제1 레이어(110)의 결함 영역(110a)에서 빈 공간으로 존재하므로 결함 영역(110a)에서의 전위 결함이 성장되며 연속적으로 이어지는 것을 차단함으로써 전위 결함의 전파를 방지할 수 있게 된다.
제2 레이어(120)는 제1 레이어(110) 상에 형성될 수 있으며, 제1 레이어(110)와 동일한 물질로 이루어질 수 있다. 예를 들어, 제2 레이어(120)는 단결정 다이아몬드 층일 수 있다. 여기서, 제2 레이어(120)는 제1 레이어(110)의 위에 재성장되며, 제1 레이어(110)의 결함방지홈(111)에 의해 전위 결함이 발생되는 것이 억제될 수 있다.
결국, 본 실시예에 따르면, 결함방지홈(111)이 제1 레이어(110)의 결함 영역 각각에서 빈 공간으로 형성되어 잔류 응력을 감소시키게 되며, 제2 레이어(10)의 재성장시 제1 레이어(110)의 전위 결함에 의한 영향을 최소화시킬 수 있으며, 제1 레이어(110)의 전위 결함이 제2 레이어(120)로 전파되는 것을 억제할 수 있게 된다.
한편, 본 실시예에 따른 결함방지홈(111)은 식각 금속에 의해 식각되는데, 결함방지홈(111)의 형성 깊이와 그 너비는 식각 금속의 금속 입자 지름에 따라 결정될 수 있다.
즉, 결함방지홈(111)의 최소 깊이는 10㎚ 이상으로 형성될 수 있다. 여기서, 결함방지홈(111)의 깊이는 깊게 형성될수록 전위 결함의 영향을 덜 받게 되고, 잔류응력 감소에 더욱 효과적이다.
그리고, 결함방지홈(111)의 너비는 금속 입자 지름과 동일하게 형성될 수 있다.
예를 들면, 본 발명의일 실시예 따른 식각 금속의 금속 입자 지름은 10㎚이상에서 40㎛ 이하일 수 있고, 결함방지홈(111)의 너비는 금속 입자 지름과 동일하게 10㎚ 이상에서 40㎛ 이하일 수 있다.
여기서, 결함방지홈(111)의 개략적인 전체 형상은 제1 레이어(110)의 표면이 갖는 면방향에 따라 상이하게 형성될 수 있다.
이러한 결함방지홈(111)의 단면 모양은 삼각형, 사각형, 오각형, 육각형 또는 원형 중 어느 하나의 형상으로 형성될 수 있다.
예를 들어, 결함방지홈(111)의 단면 형상이 사각형인 경우 제1 레이어(110)의 표면상에 형성되는 사각형의 단면 모양으로부터 식각된 영역 내의 결함 영역을 꼭지점으로 식각 깊이 방향으로 연장되는 역피라미드 형상의 홈으로 형성될 수 있다.
그리고, 결함방지홈(111)의 형상은 금속의 종류에 따라 금속 입자와 동일한 모양, 예컨대 원형의 금속 입자인 경우 원형 모양의 단면 형상을 가질 수도 있다.
한편, 본 실시예에 따른 제1 레이어(110)는 결함방지홈(111)의 내부에 삽입되는 결함방지 금속(112)을 포함할 수 있다.
결함방지 금속(112)은 제1 레이어(110)에 형성된 결함방지홈(111)의 내부 공간에 위치되어서, 제2 레이어(120)가 재성장될 시 제1 레이어(110)의 전위 결함이 타고 올라가는 것을 방지할 수 있다. 즉, 결함방지 금속(112)은 결함방지홈(111)에 의한 잔류 응력 감소 작용과 함께 전위 결함의 전파를 방지할 수 있게 된다.
이러한 결함방지 금속(112)은 제1 레이어(110)의 식각 영역이 2차 식각될 때 증착 공정에 의해 사용되는 금속이 될 수 있으며, 2차 식각되며 형성된 결함방지홈(111)의 공간 내에 금속이 잔류될 수 있다.
이때, 결함방지 금속(112)은 결함방지홈(111)의 최대 너비와 동일한 최대 너비로 형성될 수 있다. 이는, 결함방지 금속(112)에 의해 결함방지홈(111)의 크기가 결정되기 때문에 결함방지 금속(112)의 너비가 결함방지홈(111)보다 크게 형성될 수 없는 것이다.
다만, 결함방지 금속(112)은 2차 식각 작용시 결함방지홈(111)의 공간 내부에 잔류되는 양이 감소하게 될 수 있으며, 이때에는 결함방지홈(111)의 너비보다 더 작은 너비로 결함방지홈(111)의 공간 내에 분포될 수 있다.
여기서, 결함방지 금속(112)은 탄소 용해도(Carbon Solubility) 특성을 가진 금속이 사용될 수 있으며, 니켈(Ni), 철(Fe), 코발트(Co), 루비듐(Ru), 백금(Pt), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 나이오븀(Nb), 팔라듐(Pd), 저마늄(Ge), 및 금(Au) 중 하나 이상의 물질을 포함할 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 단결정 다이아몬드(100)는 빈 공간으로 형성되는 결함방지홈(111)에 의해 잔류 응력을 감소시켜 제1 레이어(110)의 전위 결함이 제2 레이어(120)로 전달되는 것을 억제하고, 결함방지 금속(112)을 통해 제2 레이어(120)의 재성장시 전위 결함이 타고 전파되는 것을 방지할 수 있게 된다. 즉, 본 발명은 결함방지홈(111) 및 결함방지 금속(112)에 의해 제1 레이어(110)의 결함 영역을 막아 전위 결함의 전파를 억제할 수 있다.
따라서, 본 발명의 일 실시예에 따른 단결정 다이아몬드(100)에 의하면, 재성장되는 다이아몬드에 전위 결함이 발생되는 것이 최소화되므로, 고품질의 단결정 다이아몬드가 형성될 수 있다.
한편, 도 1을 다시 참고하면, 결함방지홈(111)에 잔류되는 결함방지 금속(112)의 경우, 도면에 확대되어 도시된 바와 같이 별도의 제거 공정을 통해 제거될 수 있으며, 본 실시예에 따른 단결정 다이아몬드(100)는 결함방지홈(111) 자체의 구성만으로 전위 결함의 전파를 억제할 수도 있다.
이때, 결함방지 금속(112)은 왕수 용액(질산과 염산의 조합 : HNO3(aq) + 3 HCl(aq) → NOCl(g) + Cl2(g) + 2 H2O(l))을 통해서 제거될 수 있다. 왕수 용액은 가장 강한 산성 용액으로 모든 금속을 녹일 수 있으며, 결함방지 금속(112)을 제거시킬 수 있게 된다. 즉, 본 실시예에 따른 단결정 다이아몬드는 결함방지 금속(112)이 존재하지 않더라도 결함방지홈(111)에 의해 결함이 차단될 수 있다.
도 2는 본 발명의 일 실시에에 따른 단결정 다이아몬드의 제조 방법을 설명하기 위한 공정 흐름을 개략적으로 도시한 도면이다.
도 2를 참고하면, 본 발명의 일 실시예에 따른 단결정 다이아몬드 제조 방법은 제1 레이어를 식각하여 결함방지홈을 형성하는 단계(S210) 및 결함방지홈이 형성된 제1 레이어 상에 제2 레이어를 형성하는 단계(S220)로 이루어질 수 있다.
단계(S210)에서, 제1 레이어(210)의 결함 부위에 식각된 영역을 형성하기 위해 제1 레이어(210)를 식각하여 결함방지홈(211)을 형성할 수 있다.
이때, 형성되는 결함방지홈(211)의 최소 깊이는 10㎚ 이상으로 형성될 수 있다. 그리고, 결함방지홈(211)의 최소 너비는 10㎚로 형성될 수 있으며, 최대 너비는 결함방지홈(211)을 식각하는데 사용되는 금속의 금속 입자 지름과 동일한 크기로 형성될 수 있다. 여기서, 결함방지홈(211)의 깊이는 깊게 형성될수록 전위 결함의 영향을 덜 받게 되며, 잔류응력 감소에 더욱 효과적일 수 있다.
그리고, 단계(S220)에서, 결함방지홈(211)이 형성된 제1 레이어(210) 상에 제2 레이어(220)를 형성할 수 있다.
구체적으로, 결함방지홈을 형성하는 단계(S210)는, 제1 레이어를 준비하는 단계(S211), 제1 레이어의 결함 영역을 식각하여 식각 영역을 형성하는 단계(S212), 식각 영역을 포함하는 제1 레이어에 금속층을 증착하는 단계(S213), 금속층을 열처리하여 식각 영역에 식각 금속을 응집시키는 단계(S214) 및 식각 금속을 열처리하여 식각 영역에 결함방지홈을 형성하는 단계(S215)를 포함할 수 있다.
제1 레이어를 준비하는 단계(S211)에서, 단결정 다이아몬드로 이루어진 제1 레이어(210)를 준비하게 된다. 여기서, 제1 레이어(210)는 이종 기판이나 금속층 상에 형성되면서 상이한 결정구조로 인해 전위 결함인 결함 영역(210a)이 형성될 수 있다.
식각 영역을 형성하는 단계(S212)에서는 이러한 결함 영역(210a)을 제1 식각 가공함으로써 제1 레이어(210)에 선택적으로 식각 영역(210b)을 형성할 수 있다.
이때, 식각 영역을 형성하는 단계(S212)에서, 제1 식각 작업은 H2, O2, H2O를 포함한 가스를 사용하는 공정 또는 H2, O2를 포함한 플라즈마를 사용하는 공정에 의해 수행될 수 있다.
즉, 가스 또는 플라즈마 공정을 통해 제1 레이어(210)의 결함 영역(210a)의 부분들을 식각하여 식각 영역(210b)을 드러내게 된다. 결함 영역(210a)의 경우, 일반적인 표면에서보다 자유 에너지(Free Energy)가 높기 때문에, 가스 또는 플라즈마 공정이 수행될 때 다른 영역보다 우선적으로 식각 작용이 발생하게 된다.
이에, 제1 레이어(210)의 결함 영역(210a)에 식각 영역(210b)이 형성될 수 있게 되며, 식각 영역(210b)의 측면부는 표면 자유 에너지(Surface free energy)가 가장 높은 면으로 형성될 수 있다. 즉, 결함 영역(210a)의 표면 자유 에너지가 높게 형성되기 때문에, 다른 표면에 비해 우선적으로 식각 작용이 발생되면서 식각 영역(210b)으로 형성될 수 있게 된다.
일반적으로 다이아몬드에서 발생되는 결함은 불안정한 상(sp2 bonding)이기 때문에 다이아몬드(sp3 bonding)보다 자유 에너지가 높다. 그리고, 다이아몬드 구조 특성상 다이아몬드 표면에서의 자유 에너지보다, 1차 식각된 식각 영역에서의 측면부의 자유 에너지가 높게 나타난다. 이와 같이, 자유 에너지가 높으면 안정화되기 위하여 더 많은 반응이 일어나게 되며, 결국 이러한 요인들이 복합적으로 작용하여 결함이 있는 부위가 우선적으로 식각되고, 결함 영역을 향해 연장되면서 측면부를 가지는 역피라미드 모형의 식각된 영역이 드러나게 된다.
도 3은 결정성에 따른 식각 영역 밀도 차이를 확인하기 위해 제1 레이어의 표면을 현미경을 이용해 확대하여 관찰한 이미지를 나타낸 도면이다. 도 3을 참고하면, 도면 좌측의 1번 샘플(#1)은 결함 영역이 생성된 표면을 나타내고, 우측의 2번 샘플(#2)은 식각 공정을 통해 식각 영역이 생성된 표면을 나타낸다.
그리고, 아래의 표 1은 1번 샘플 및 2번 샘플의 식각영역 밀도 및 결정성을 측정한 결과값의 일례를 나타낸다.
Data Sample
#1 #2
식각영역밀도(EPD)
[x10 8 cm -2 ]
1.92 19.8
XRC FWHM [arcsec] 550 1103
위의 표 1과 도 3을 참고하면, 일 실시예에 따른 실험 결과, 식각 영역이 선택적으로 드러나게 되는 것이 확인되었으며, XRC 피크의 FWHM(Full Width Half Maximum; 반치폭) 분석에 의하면 결정성(Crystalline Size)에 따라서 식각 영역의 밀도(EPD)가 다르게 나타나는 것을 확인할 수 있었다. 즉, 결정성이 감소하게 되면서 식각 영역 밀도가 증가될 수 있다.그리고, XRC 피크의 FWHM(반치폭)은 물질의 결정성을 평가하는 요소인데, 결정성이 결함과 관련되어 있으므로 반치폭이 높을수록 다이아몬드의 결정성이 낮아지게 된다. 즉, 결정성이 다른 두 기판을 식각하고 식각된 영역의 밀도를 비교하였을 때, 결정성이 낮아질수록 밀도가 증가하는 것을 확인할 수 있다. 이에, 식각된 영역이 결함과 관련되어 있음을 확인할 수 있었다.
도 4 및 도 5는 제1 레이어의 표면을 관측한 이미지의 일례를 각각 나타낸 도면이다. 도 4는 플라즈마 집속이온빔 주사전자현미경을 이용하여 20k배의 크기로 레이어를 관측한 이미지이고, 도 5는 투과 전자 현미경(Transmission Electron Microscope, TEM)을 이용하여 10k배의 크기로 레이어를 관측한 이미지이다.
도 4를 참고하면, 식각된 영역이 표시되어 있고, 도 5를 참고하면, 식각된 영역과 전위결함영역이 실질적으로 연관되어 있음을 확인할 수 있다.
도 4에서, 집속이온빔 공정은 TEM을 측정하기 위한 시료를 가공하는 공정으로, 시편을 가공할 때, 식각된 영역과 연결된 결함을 관측하기 위해선 결함의 형상인 역피라미드 모형 중심이 겹치도록 해야한다. 도 4의 (a)는 집속이온빔 공정 영역을 보여주는 이미지를 도시한다. 그리고, 도 4의 (b)는 집속이온빔 공정 후 집속이온빔 공정 영역에서 가공된 시편의 이미지를 도시한다. 이 시편을 이용하여 TEM 측정을 했을 때, 도 4와 도 5에서와 같이, 식각된 영역의 바닥 부분에 전위결함이 연결된 것을 확인하였다.
이와 같이, 본 실시예에 따르면, 제1 레이어의 결함 영역을 식각하여 식각 영역을 형성하는 단계(S212)를 통해 결함 영역(210a)으로부터 식각 영역(210b)을 형성할 수 있게 된다.
다시 도 2를 참고하면, 제1 레이어에 금속층을 증착하는 단계(S213)에서, 식각 영역(210b)을 가진 제1 레이어(210)의 표면에 금속층(210c)을 증착할 수 있다.
이때, 제1 레이어에 금속층을 증착하는 단계(S213)는 물리기상증착(PVD, Physical vapor deposition), 화학기상증착(CVD, Chemical vapor deposition), 원자층 증착(ALD, Atomic layer deposition), 스퍼터(Sputter) 및 전자빔 증착기(E-beam evaporator) 장비 중 어느 하나를 사용하여 금속층(210c)을 제1 레이어(210)의 표면에 증착시킬 수 있다.
여기서, 제1 레이어에 금속층을 증착하는 단계(S213)에서 사용되는 금속은 니켈(Ni), 철(Fe), 코발트(Co), 루비듐(Ru), 백금(Pt), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 나이오븀(Nb), 팔라듐(Pd), 저마늄(Ge) 또는 금(Au) 중 하나가 될 수 있다. 그리고, 금속층(210c)의 두께는 1㎚ 이상이고 2㎛ 이하의 범위로 형성될 수 있다.
이와 같이, 제1 레이어에 금속층을 증착하는 단계(S213)는 제1 레이어(210)의 표면에 이들 금속 중 하나를 사용하여 증착 장비를 이용한 표면 증착 공정을 실시하게 된다. 이에, 제1 레이어(210)의 표면에는 금속층(210c)이 증착 형성될 수 있다. 금속층(210c)은 식각 영역(210b)을 2차 식각하기 위해 사용될 수 있다.
다음으로, 금속층을 열처리하여 식각 영역에 식각 금속을 응집시키는 단계(S214)에서, 열처리 작업을 수행하여 제1 레이어(210)의 표면에 증착된 금속층(210c)이 식각 영역(210b)으로 이동되게 할 수 있다.
일반적으로, 다이아몬드 기판 또는 박막 상에 금속을 증착한 후 열처리 작업을 진행하면, 증착된 금속층에 포함된 금속 입자의 지름이 증착된 금속층의 두께의 10배에서 20배의 크기로 형성될 수 있게 된다.
본 실시예에서 식각 금속(210d)의 금속 입자 지름은 10㎚ 이상이고 40㎛ 이하의 크기로 형성될 수 있다.
이에, 본 실시예에 따른 금속층을 열처리하여 식각 영역에 식각 금속을 응집시키는 단계(S214)에서는, 열처리를 통해 금속층(210c)이 식각 금속(210d)으로 응집될 수 있다. 이때, 금속층을 열처리하여 식각 영역에 식각 금속을 응집시키는 단계(S214)에서 사용되는 장비는, 물리기상증착, 화학기상증착, 급속열처리(RTA, Rapid thermal annealing) 및 도가니(Furnace)와 같이 열처리가 가능한 장비가 될 수 있다.
이와 같이, 열처리 장비를 이용하여 식각 금속(210d)을 응집시킬 수 있다.
이를 확인하기 위해, 본 실시예에서 금속 응집과 관련한 타당성 실험을 실시하였다.
도 6은 본 발명의 일 실시예에 따른 금속층을 열처리하여 식각 영역에 식각 금속을 응집시키는 단계를 설명하기 위한 것으로, 열처리 작업을 수행한 후의 레이어 표면을 관찰한 이미지의 일례를 나타내는 도면이다.
여기서, 금속층을 열처리하여 식각 영역에 식각 금속을 응집시키는 단계(S214)에서의 열처리 온도는 400℃ 이상 2000℃ 이하의 범위에서 수행될 수 있으며, 진공, 또는 불활성 기체(He, Ar 등) 및 N2을 포함한 가스 또는 H2, O2를 포함한 플라즈마를 사용하여 열처리 작업을 수행할 수 있다.
본 실시예에서, 금속층(210c)의 증착 두께는 3㎚로 형성되었으며, 850℃의 온도로 500sccm 용량의 N2 가스를 포함한 가스를 사용하여 열처리 작업을 수행한 후 제1 레이어(210)의 표면을 관찰하였다.
도 6을 참고하면, 금속 입자 지름이 20 내지 30㎚의 크기로 형성된 것을 관찰할 수 있었으며, 열처리 작업을 진행하였을 때, 금속 입자의 지름이 금속 증착 두께인 3㎚의 약 10배 정도로 형성되는 것을 확인하였다.
결국, 본 실시예에 따른 금속층을 열처리하여 식각 영역에 식각 금속을 응집시키는 단계(S214)에 의하면, 식각 금속(210d)이 식각 영역(210b)으로 이동되어 응집될 수 있게 된다.
도 7은 본 발명의 실시예에 따른 금속층을 열처리하여 식각 영역에 식각 금속을 응집시키는 단계를 설명하기 위한 것으로, 제1 레이어의 표면에 증착된 금속층으로부터 열처리되어 식각 금속이 응집되는 과정을 나타낸 도면이다.
도 7을 참고하면, 도면의 좌측에는 금속층(210c)이 증착된 제1 레이어(210)가 도시되어 있고, 도면의 우측에는 금속층(210c)으로부터 응집된 식각 금속(210d)이 식각 영역(210b) 내에 응집되어 있는 제1 레이어(210)가 도시되어 있다.
이와 같이, 금속층을 열처리하여 식각 영역에 식각 금속을 응집시키는 단계(S214)에서, 열처리 작업을 수행하게 되면, 금속층(210c)이 응집되면서 식각 영역(210b)으로 식각 금속(210d)이 응집될 수 있다.
아래의 표 2는 도 7의 제1 레이어(210)의 표면 자유 에너지를 측정한 결과 값의 일례를 나타낸다.
(hkl) (표면) (식각면)
제1 레이어의
표면 자유 에너지
6231.92 10185.34
위의 표 2에서는, 금속측(210c)이 표면에 증착되었을 때와, 식각 금속(210d)으로 응집되었을 때 각각의 제1 레이어(210)의 표면 자유 에너지를 측정하였다.
본 발명의 일 실시예에 따라 식각 영역(210b)이 형성된 제1 레이어(210)의 표면 자유 에너지를 측정해본 결과, 제1 레이어(210)의 표면에서는 약 6231 정도로 측정되었으며, 식각 영역(210b)의 측면에서의 표면 자유 에너지가 약 10185 정도로 가장 높게 측정된 것을 알 수 있었다.
결국, 금속 열처리 진행시, 금속 입자는 표면 자유 에너지를 감소시키기 위한 방향으로 이동될 수 있으므로, 금속 열처리 및 이동시 식각 금속(210d)이 가장 높은 표면 자유 에너지를 가진 식각 영역(210b)의 안으로 이동되어 응집될 수 있다.
이어서, 식각 금속을 열처리하여 식각 영역에 결함방지홈을 형성하는 단계(S215)에서, 열처리를 통해 식각 금속(210d)을 이용한 식각 영역(210b)을 깊게 식각하는 2차 식각 공정을 수행할 수 있다. 이때, 결함방지홈(211)을 형성하기 위해 2차 식각되는 깊이는 최소 10㎚ 이상으로 형성될 수 있다.
도 8은 본 실시예에 따른 식각 금속을 열처리하여 식각 영역에 결함방지홈을 형성하는 단계를 설명하기 위한 도면으로, 식각 금속에 의해 결함방지홈이 형성되는 과정을 도시한 도면이다.
도 8을 참고하면, 식각 금속을 열처리하여 식각 영역에 결함방지홈을 형성하는 단계(S215)에서, 식각 영역(210b)은 식각 금속(210d)에 의해 2차 식각되면서 깊게 파인 빈 공간의 결함방지홈(211)으로 형성될 수 있다.
여기서, 식각 금속을 열처리하여 식각 영역에 결함방지홈을 형성하는 단계(S215)에서의 열처리 온도는 400℃ 이상 2000℃ 이하의 범위에서 수행될 수 있으며, H2, O2, H2O를 포함한 가스를 사용하는 공정 또는 H2, O2를 포함한 플라즈마를 사용하는 공정에 의해 열처리 작업이 수행될 수 있다.
그리고, 본 실시예에 따른 식각 금속을 열처리하여 식각 영역에 결함방지홈을 형성하는 단계(S215)에서는, 결함방지홈(211)의 내부에 결함방지 금속(212)이 형성될 수 있다.
이러한 결함방지 금속(212)은 식각 영역(210b)을 2차 식각하여 결함방지홈(211)을 형성하는 과정에서 사용되는 식각 금속(210d)이 잔류됨에 따라 결함방지홈(211)의 공간 내에 위치되어서 결함방지홈(211)과 함께 제1 레이어(110)의 전위 결함 전파를 방지할 수 있다.
이때, 결함방지 금속(212)은 결함방지홈(211)의 최대 너비와 동일한 최대 너비로 형성될 수 있다. 이는, 결함방지 금속(212)에 의해 결함방지홈(211)의 크기가 결정되기 때문에 결함방지 금속(212)의 너비가 결함방지홈(211)보다 크게 형성될 수 없는 것이다. 다만, 결함방지 금속(212)은 2차 식각 작용시 결함방지홈(211)의 공간 내부에 잔류되는 양이 감소하게 될 수 있으며, 이때에는 결함방지홈(211)의 너비보다 더 작은 너비로 결함방지홈(211)의 공간 내에 분포될 수 있다. 여기서, 결함방지 금속(212)은 탄소 용해도 특성을 가진 금속이 사용될 수 있으며, 식각 금속(210d)과 동일하게 니켈(Ni), 철(Fe), 코발트(Co), 루비듐(Ru), 백금(Pt), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 나이오븀(Nb), 팔라듐(Pd), 저마늄(Ge), 및 금(Au) 중 하나 이상의 물질을 포함할 수 있다
마지막으로, 결함방지홈이 형성된 제1 레이어 상에 제2 레이어를 형성하는 단계(S220)에서, 제1 레이어(210)의 위에 제2 레이어(220)를 형성할 수 있다.
이때, 제2 레이어(220)는 제1 레이어(210)와 동일한 물질로 이루어질 수 있으며, 본 실시예에서는 일 예시로서 단결정 다이아몬드 층이 될 수 있다.
그리고, 본 실시예에 따른 결함방지홈이 형성된 제1 레이어 상에 제2 레이어를 형성하는 단계(S220)에서 다이아몬드로 이루어진 제2 레이어(220)의 형성시, 재성장되는 제2 레이어(220)의 최소 두께는 10㎚로 형성될 수 있다.
본 실시예에 따른 결함방지홈이 형성된 제1 레이어 상에 제2 레이어를 형성하는 단계(S220)에서는, 화학 기상 증착법 장비로서 Hot filament-CVD(HFCVD), Microwave plasma-CVD(MPCVD), 및 RF plasma-CVD 중 어느 하나의 장비가 이용될 수 있다. 즉, 이들 증착 장비를 통해 다이아몬드로 이루어진 제2 레이어(220)를 제1 레이어(210) 상에 재성장시킬 수 있다.
결국, 본 실시예에 따르면 제1 레이어(210)에 포함된 결함방지홈(211)에 의해 재성장된 제2 레이어(220)의 잔류 응력을 감소시키고, 결함방지홈(211)에 결함방지 금속(212)이 존재하여 제2 레이어(220)의 재성장시 전위 결함이 전파되는 것을 방지할 수 있게 된다.
이와 같이, 본 실시예에 따른 단결정 다이아몬드 제조 방법에 의하면, 탄소 용해제 역할인 금속으로 제1 레이어(210)의 전위 결함이 있는 결함 영역을 제2 식각하여 빈 공간인 결함방지홈(211)을 형성할 수 있으며, 결함방지홈(211)을 통해 재성장되는 제2 레이어(220)의 잔류응력을 감소시킬 수 있다.
또한, 본 실시예에 따른 단결정 다이아몬드 제조 방법에 의하면, 결함방지홈(211)에 구비된 결함방지 금속(212)으로 인해, 제1 레이어(210)로부터 재성장된 제2 레이어(220)에 전위 결함이 전파되는 것을 차단할 수 있게 되어 결함밀도가 감소된 고품질의 단결정 다이아몬드를 얻을 수 있다.
도 9 내지 도 11은 본 실시예에 따른 단결정 다이아몬드 제조 방법에 의해 제조된 단결정 다이아몬드의 표면을 원자힘 현미경(AFM)을 통해 관찰한 이미지의 일례를 나타낸 도면이다.
도 9는 수소 플라즈마 및 니켈 입자에 의해 식각된 다이아몬드의 표면이고, 도 10은 2시간 동안 H2/O2 플라즈마로 에칭된 다이아몬드의 표면이며, 도 11은 재성장된 다이아몬드의 표면을 도시한다.
도 9 및 도 10을 참조하면, 결함 밀도가 약 38.2% 향상(3.27->2.02)된 것을 확인하였다.
또한, 도 11을 참고하면, 0.47nm의 거칠기를 가진 표면을 얻을 수 있었다.
이와 같이, 본 실시예에 따른 단결정 다이아몬드 제조 방법에 의하면, 향상된 결함 밀도를 갖고, 개선된 표면 거칠기를 가진 단결정 다이아몬드를 제조할 수 있게 된다.
도 12 및 도 13은 본 발명의 일 실시예에 따른 단결정 다이아몬드 제조 방법에 의해 제조된 단결정 다이아몬드의 특성을 종래의 다이아몬드와 비교설명하기 위한 것으로, 도 12는 종래의 단결정 다이아몬드의 라만 분석기를 통해 라만 스펙트럼(Raman Spectra)을 측정한 결과의 일례를 도시한 도면이고, 도 13은 본 실시예에 따른 단결정 다이아몬드 제조 방법에 의해 제조된 단결정 다이아몬드의 라만 스펙트럼을 측정한 결과의 일례를 도시한 도면이다.
도 12 및 도 13을 참조하면, Raman FWHM의 값이 9.66 cm-1에서 7.66 cm-1으로 결정성이 향상된 것을 확인하였으며, Raman peak position의 값이 1340 cm-1에서 1336 cm-1으로 잔류응력이 감소된 것을 확인할 수 있었다.
따라서, 고품질의 다이아몬드를 얻기 위해서는 여러 번의 금속 입자 형성 및 다이아몬드 재성장 공정을 거쳐야 하는 종래와 다르게, 본 실시예에 따른 단결정 다이아몬드 제조 방법에 의하면, 한번의 다이아몬드 재성장 공정만으로도 고품질의 단결정 다이아몬드를 성장시킬 수 있으므로 비용 및 시간 절약이 가능하다.
특히, 본 실시예에 따른 단결정 다이아몬드 제조 방법은 포토리소그래피 공정을 수행하지 않고서도 단순한 공정을 통해 단결정 다이아몬드의 결함 밀도를 감소시킬 수 있다.
아울러, 본 실시예에 따른 단결정 다이아몬드 제조 방법에 의하면, 결정성이 향상되고, 잔류응력이 감소된 단결정 다이아몬드를 제조할 수 있게 된다.
도 14는 본 발명의 제2 실시예에 따른 단결정 다이아몬드 제조 방법을 설명하기 위한 공정 흐름을 개략적으로 도시한 도면이다.
본 실시예에 따른 단결정 다이아몬드 제조 방법은 결함 영역을 식각하여 식각 영역을 형성하는 제1 식각 단계를 제외하고, 전술한 제1 실시예에 따른 단결정 다이아몬드 제조 방법과 동일하게 이루어질 수 있다. 따라서, 이하에서는 본 발명의 제1 실시예에 따른 단결정 다이아몬드 제조 방법과 동일한 공정에 대한 상세한 설명은 생략한다.
도 14를 참고하면, 본 발명의 제2 실시예에 따른 단결정 다이아몬드 제조 방법은 제1 레이어를 식각하여 결함방지홈을 형성하는 단계(S310) 및 결함방지홈이 형성된 제1 레이어 상에 제2 레이어를 형성하는 단계(S320)로 이루어질 수 있다.
결함방지홈을 형성하는 단계(S310)에서, 제1 레이어(310)의 결함 부위에 식각된 영역을 형성하기 위해 제1 레이어(310)를 식각하여 결함방지홈(311)을 형성할 수 있다.
이때, 결함방지홈을 형성하는 단계(S310)는, 제1 레이어를 준비하는 단계(S311), 제1 레이어에 금속층을 증착하는 단계(S312), 금속층을 열처리하여 결함 영역을 식각 영역으로 형성하고 식각 영역에 식각 금속을 응집시키는 단계(S313) 및 식각 금속을 열처리하여 식각 영역에 결함방지홈을 형성하는 단계(S314)를 포함할 수 있다.
여기서, 금속층을 열처리하여 결함 영역을 식각 영역으로 형성하고 식각 영역에 식각 금속을 응집시키는 단계(S313)에서는, 제1 레이어(310)의 금속층(310c)에 열처리 공정을 수행하여 결함 영역(310a)이 식각 영역(310b)으로 형성되게 하면서 식각 영역(310b)에 식각 금속(310d)이 응집되도록 할 수 있다.
즉, 본 실시예에서는 1차 식각 공정을 별도의 공정으로 수행하지 않고, 하나의 단계(S313)를 통해 1차 식각 공정과 응집 공정을 동시에 수행하게 되므로 제조 시간 및 비용을 감소시킬 수 있는 이점을 갖는다.
그리고, 단계(S320)에서, 결함방지홈(311)이 형성된 제1 레이어(310) 상에 제2 레이어(320)를 형성할 수 있다.
이와 같이, 본 실시예에 따른 단결정 다이아몬드 제조 방법에 의하면, 제1 레이어(310)에 포함된 결함방지홈(311)에 의해 재성장된 제2 레이어(320)의 잔류 응력을 감소시키고, 결함방지홈(311)에 결함방지 금속(312)이 존재하여 제2 레이어(320)의 재성장시 전위 결함이 전파되는 것을 방지할 수 있게 된다.
따라서, 본 실시예에 따른 단결정 다이아몬드 제조 방법에 의하면, 탄소 용해제 역할인 금속으로 제1 레이어(310)의 전위 결함이 있는 결함 영역을 식각하여 빈 공간인 결함방지홈(311)을 형성함에 따라 결함방지홈(311)을 통해 재성장되는 제2 레이어(320)의 잔류응력을 감소시키고, 제1 레이어(310)로부터 재성장된 제2 레이어(320)에 전위 결함이 전파되는 것을 차단할 수 있게 되어 결함밀도가 감소된 고품질의 단결정 다이아몬드를 얻을 수 있게 된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 갖는 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 게시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아닌 설명을 위한 것이고, 이런 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
따라서 본 발명의 보호 범위는 전술한 실시 예에 의해 제한되기보다는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200 : 단결정 다이아몬드 10, 210 : 제1 레이어
11, 211 : 결함방지홈 12, 212 : 결함방지 금속
20, 220 : 제2 레이어

Claims (16)

  1. 결함방지홈을 포함하는 제1 레이어; 및
    상기 제1 레이어 상에 형성되는 제2 레이어;를 포함하는 단결정 다이아몬드.
  2. 제1 항에 있어서,
    상기 결함방지홈은 상기 제1 레이어의 결함 부위로부터 식각 금속에 의해 식각되어 형성되며,
    상기 결함방지홈의 최소 깊이는 10㎚이상이고,
    상기 결함방지홈의 너비는 상기 식각 금속의 금속 입자 지름과 동일한 단결정 다이아몬드.
  3. 제2 항에 있어서,
    상기 금속 입자 지름은 10㎚ 이상에서 40㎛ 이하이고,
    상기 결함방지홈의 너비는 10㎚이상에서 40㎛ 이하인 단결정 다이아몬드.
  4. 제1 항에 있어서,
    상기 결함방지홈에 삽입되고 상기 결함방지홈의 최대 너비와 동일한 최대 너비를 가지는 결함방지 금속을 더 포함하는 단결정 다이아몬드.
  5. 제4 항에 있어서,
    상기 결함방지 금속은 니켈(Ni), 철(Fe), 코발트(Co), 루비듐(Ru), 백금(Pt), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 나이오븀(Nb), 팔라듐(Pd), 저마늄(Ge) 또는 금(Au) 중 하나 이상을 포함하는 단결정 다이아몬드.
  6. 제1 레이어의 결함 부위에 식각된 영역을 형성하기 위해 상기 제1 레이어를 식각하여 결함방지홈을 형성하는 단계; 및
    상기 결함방지홈이 형성된 상기 제1 레이어 상에 제2 레이어를 형성하는 단계;를 포함하는 단결정 다이아몬드 제조방법.
  7. 제6 항에 있어서,
    상기 결함방지홈을 형성하는 단계는,
    상기 제1 레이어의 결함 영역을 식각하여 식각 영역을 형성하는 단계;
    상기 식각 영역을 포함하는 상기 제1 레이어에 금속층을 증착하는 단계;
    상기 금속층을 열처리하여 상기 식각 영역에 식각 금속을 응집시키는 단계;
    상기 식각 금속을 열처리하여 상기 식각 영역에 결함방지홈을 형성하는 단계를 포함하는 단결정 다이아몬드 제조방법.
  8. 제7 항에 있어서,
    상기 결함방지홈의 최소 깊이는 10㎚ 이상이고,
    상기 결함방지홈의 최소 너비는 10㎚ 이상이고 상기 결함방지홈의 최대 너비는 상기 식각 금속의 금속 입자 지름과 동일한 크기로 형성되는 단결정 다이아몬드 제조방법.
  9. 제7 항에 있어서,
    상기 금속층을 증착하는 단계에서 사용되는 금속은 니켈(Ni), 철(Fe), 코발트(Co), 루비듐(Ru), 백금(Pt), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 나이오븀(Nb), 팔라듐(Pd), 저마늄(Ge) 또는 금(Au) 중 적어도 하나를 포함하는 단결정 다이아몬드 제조 방법.
  10. 제7 항에 있어서,
    상기 금속층의 두께는 1㎚ 이상이고 2㎛ 이하이며,
    상기 식각 금속의 금속 입자 지름은 10㎚ 이상이고 40㎛ 이하인 단결정 다이아몬드 제조 방법.
  11. 제7 항에 있어서,
    상기 금속을 응집시키는 단계는,
    400℃ 이상 2000℃ 이하의 온도로 수행되는 단결정 다이아몬드 제조 방법.
  12. 제7 항에 있어서,
    상기 금속을 응집시키는 단계는,
    진공, 또는 불활성 기체(He, Ar 등) 및 N2을 포함한 가스 또는 H2, O2를 포함한 플라즈마를 사용하는 단결정 다이아몬드 제조 방법.
  13. 제7 항에 있어서,
    상기 식각 금속을 열처리하여 상기 식각 영역에 결함방지홈을 형성하는 단계는,
    물리기상증착, 화학기상증착, 급속열처리 또는 도가니와 같이 열처리가 가능한 장비를 포함하는 장비에 의해 수행되는 단결정 다이아몬드 제조 방법.
  14. 제7 항에 있어서,
    상기 식각 금속을 열처리하여 상기 식각 영역에 결함방지홈을 형성하는 단계는,
    H2, O2, H2O를 포함한 가스 또는 H2, O2를 포함한 플라즈마를 사용하는 단결정 다이아몬드 제조 방법.
  15. 제8 항에 있어서,
    상기 식각 금속을 열처리하여 상기 식각 영역에 결함방지홈을 형성하는 단계는,
    400℃ 이상, 2000℃ 이하의 온도로 수행되는 단결정 다이아모드 제조 방법.
  16. 제6 항에 있어서,
    상기 제1 레이어 상에 제2 레이어를 형성하는 단계는,
    Hot filament-CVD(HFCVD), Microwave plasma-CVD(MPCVD), RF plasma-CVD를 포함하는 장비가 사용되는 단결정 다이아몬드 제조 방법.
KR1020220018308A 2022-02-11 2022-02-11 단결정 다이아몬드 및 이의 제조 방법 KR20230121432A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220018308A KR20230121432A (ko) 2022-02-11 2022-02-11 단결정 다이아몬드 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220018308A KR20230121432A (ko) 2022-02-11 2022-02-11 단결정 다이아몬드 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230121432A true KR20230121432A (ko) 2023-08-18

Family

ID=87801949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220018308A KR20230121432A (ko) 2022-02-11 2022-02-11 단결정 다이아몬드 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20230121432A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101742326B1 (ko) 2010-06-28 2017-05-31 신에쓰 가가꾸 고교 가부시끼가이샤 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101742326B1 (ko) 2010-06-28 2017-05-31 신에쓰 가가꾸 고교 가부시끼가이샤 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법

Similar Documents

Publication Publication Date Title
US8679952B2 (en) Method of manufacturing silicon carbide epitaxial wafer
WO2005124843A1 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
US9254477B2 (en) Method for producing catalytic metal layer and method for producing graphene material
KR20230121432A (ko) 단결정 다이아몬드 및 이의 제조 방법
KR102395774B1 (ko) 이음매 없는 육방정계 질화붕소 원자모노층 박막 및 그 제조방법
EP3967793A1 (en) Diamond crystal substrate and production method for diamond crystal substrate
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
JP2022146664A (ja) エピタキシャルウェーハの製造方法
KR20020060244A (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
US20230175120A1 (en) Vapor-phase precursor seeding for diamond film deposition
KR20160106863A (ko) 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀
KR20160106869A (ko) 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀
KR20160106873A (ko) 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀
KR20160106232A (ko) 그래핀의 제조방법 및 기판 성장 그래핀 및 그래핀
KR20160106233A (ko) 그래핀의 제조방법 및 기판 성장 그래핀 및 그래핀
KR20160106231A (ko) 그래핀의 제조방법 및 기판 성장 그래핀 및 그래핀
KR20160106871A (ko) 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀
KR20160106865A (ko) 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀
KR20160106866A (ko) 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀
JPH04133321A (ja) 金属薄膜の化学的気相成長方法
KR20160106864A (ko) 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀
KR20160106285A (ko) 그래핀의 제조방법 및 기판 성장 그래핀 및 그래핀
KR20160106874A (ko) 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀
KR20160106286A (ko) 그래핀의 제조방법 및 기판 성장 그래핀 및 그래핀
KR20160106861A (ko) 기판 성장 그래핀의 제조방법 및 기판 성장 그래핀

Legal Events

Date Code Title Description
E902 Notification of reason for refusal