KR20230117890A - Plasma processing apparatus and semiconductor device manufacturing method - Google Patents

Plasma processing apparatus and semiconductor device manufacturing method Download PDF

Info

Publication number
KR20230117890A
KR20230117890A KR1020220014186A KR20220014186A KR20230117890A KR 20230117890 A KR20230117890 A KR 20230117890A KR 1020220014186 A KR1020220014186 A KR 1020220014186A KR 20220014186 A KR20220014186 A KR 20220014186A KR 20230117890 A KR20230117890 A KR 20230117890A
Authority
KR
South Korea
Prior art keywords
substrate
plasma
dummy substrate
dummy
lift pins
Prior art date
Application number
KR1020220014186A
Other languages
Korean (ko)
Inventor
문정일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220014186A priority Critical patent/KR20230117890A/en
Publication of KR20230117890A publication Critical patent/KR20230117890A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

반도체 장치의 제조 방법에 있어서, 플라즈마 챔버 내의 기판 지지부 상에 제1 직경을 갖는 기판을 로딩한다. 상기 기판 상에 플라즈마 공정을 수행한다. 상기 플라즈마 챔버로부터 상기 기판을 언로딩한다. 상기 기판 지지부 상에 상기 제1 직경보다 작은 제2 직경을 갖는 더미 기판을 로딩한다. 상기 더미 기판 상에 플라즈마 세정 공정을 수행하여 상기 플라즈마 챔버 내의 공정 부산물을 제거한다.In a method of manufacturing a semiconductor device, a substrate having a first diameter is loaded onto a substrate support in a plasma chamber. A plasma process is performed on the substrate. The substrate is unloaded from the plasma chamber. A dummy substrate having a second diameter smaller than the first diameter is loaded on the substrate supporter. A plasma cleaning process is performed on the dummy substrate to remove process by-products in the plasma chamber.

Description

플라즈마 처리 장치 및 이를 이용한 반도체 장치의 제조 방법{PLASMA PROCESSING APPARATUS AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD}Plasma processing device and method for manufacturing a semiconductor device using the same

본 발명은 플라즈마 처리 장치 및 이를 이용한 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 플라즈마 식각 공정을 수행하기 위한 플라즈마 처리 장치 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a plasma processing device and a method of manufacturing a semiconductor device using the same, and more particularly, to a plasma processing device for performing a plasma etching process and a method of manufacturing a semiconductor device using the same.

플라즈마 식각 공정 이후에 수행되는 인-시튜 드라이 클리닝(ISD, In-Situ Dry-clean) 공정은 반도체 식각 설비의 항상성을 유지시켜주기 위한 필수적인 공정일 수 있다. 상기 플라즈마 식각 공정이 반복적으로 수행됨에 따라 챔버 내부에는 공정 부산물(polymer)이 쌓일 수 있다. 특히, 반도체 웨이퍼(wafer)를 지지하는 기판 스테이지의 일부 영역에는 이온 도달량이 적기 때문에 상대적으로 공정 부산물의 증착량이 많을 수 있다. 기존의 인-시튜 드라이 클리닝 공정을 수행한 이후에도 상기 기판 스테이지의 일부 영역 상의 공정 부산물이 제거되지 않아 아킹(arcing) 현상이 발생할 수 있는 문제점이 있다.An in-situ dry-clean (ISD) process performed after the plasma etching process may be an essential process for maintaining the homeostasis of semiconductor etching equipment. As the plasma etching process is repeatedly performed, process by-products (polymer) may accumulate in the chamber. In particular, since the amount of ions reaching a portion of a substrate stage supporting a semiconductor wafer is small, a relatively large amount of deposition of process by-products may be present. Even after performing the conventional in-situ dry cleaning process, there is a problem in that an arcing phenomenon may occur because process by-products on a portion of the substrate stage are not removed.

본 발명의 일 과제는 플라즈마 챔버 내의 공정 부산물을 제거하기 위한 단계를 포함하는 반도체 장치의 제조 방법을 제공하는 데 있다.One object of the present invention is to provide a method of manufacturing a semiconductor device including a step of removing process by-products in a plasma chamber.

본 발명의 다른 과제는 상기 반도체 장치의 제조 방법을 수행하기 위한 플라즈마 처리 장치를 제공하는 데 있다.Another object of the present invention is to provide a plasma processing apparatus for performing the method of manufacturing a semiconductor device.

상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 장치의 제조 방법에 있어서, 플라즈마 챔버 내의 기판 지지부 상에 제1 직경을 갖는 기판을 로딩한다. 상기 기판 상에 플라즈마 공정을 수행한다. 상기 플라즈마 챔버로부터 상기 기판을 언로딩한다. 상기 기판 지지부 상에 상기 제1 직경보다 작은 제2 직경을 갖는 더미 기판을 로딩한다. 상기 더미 기판 상에 플라즈마 세정 공정을 수행하여 상기 플라즈마 챔버 내의 공정 부산물을 제거한다.In the method of manufacturing a semiconductor device according to example embodiments for achieving one object of the present invention, a substrate having a first diameter is loaded onto a substrate support in a plasma chamber. A plasma process is performed on the substrate. The substrate is unloaded from the plasma chamber. A dummy substrate having a second diameter smaller than the first diameter is loaded on the substrate supporter. A plasma cleaning process is performed on the dummy substrate to remove process by-products in the plasma chamber.

상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 장치의 제조 방법에 있어서, 플라즈마 챔버 내의 기판 지지부 상에 제1 직경을 갖는 기판을 로딩한다. 상기 기판 상에 플라즈마 건식 식각 공정을 수행한다. 상기 플라즈마 챔버로부터 상기 기판을 언로딩한다. 상기 기판 지지부 상에 상기 제1 직경보다 작은 제2 직경을 갖는 더미 기판을 로딩한다. 상기 더미 기판 상에 플라즈마 건조 세정 공정을 수행하여 상기 플라즈마 챔버 내의 공정 부산물을 제거한다. 상기 더미 기판을 로딩하는 것은, 상기 기판 지지부 내의 복수 개의 리프트 핀들을 상승시키고, 상기 더미 기판의 하부면에 구비된 위치 결정용 홈들에 상기 리프트 핀들의 상단부들을 삽입하여 상기 더미 기판을 자기 정렬시키고, 그리고 상기 리프트 핀들을 하강하여 상기 더미 기판이 상기 기판 지지부의 포커스 링의 내측 가장자리 영역을 노출시키며 안착시키는 것을 포함한다.In the method of manufacturing a semiconductor device according to example embodiments for achieving another object of the present disclosure, a substrate having a first diameter is loaded onto a substrate support in a plasma chamber. A plasma dry etching process is performed on the substrate. The substrate is unloaded from the plasma chamber. A dummy substrate having a second diameter smaller than the first diameter is loaded on the substrate supporter. A plasma dry cleaning process is performed on the dummy substrate to remove process by-products in the plasma chamber. The loading of the dummy substrate causes the dummy substrate to be self-aligned by elevating a plurality of lift pins in the substrate support unit and inserting upper ends of the lift pins into positioning grooves provided on a lower surface of the dummy substrate; and lowering the lift pins so that the dummy substrate is seated while exposing an inner edge region of the focus ring of the substrate supporter.

예시적인 실시예들에 따르면, 반도체 장치의 제조 방법에 있어서, 플라즈마 챔버 내의 기판 지지부 상에 제1 직경을 갖는 기판을 로딩하고, 상기 기판 상에 플라즈마 공정을 수행할 수 있다. 상기 플라즈마 챔버로부터 상기 기판을 언로딩하고, 상기 기판 지지부 상에 상기 제1 직경보다 작은 제2 직경을 갖는 더미 기판을 로딩할 수 있다. 이어서, 상기 더미 기판 상에 플라즈마 세정 공정을 수행하여 상기 플라즈마 챔버 내의 공정 부산물을 제거할 수 있다.According to example embodiments, in a method of manufacturing a semiconductor device, a substrate having a first diameter may be loaded on a substrate support in a plasma chamber, and a plasma process may be performed on the substrate. The substrate may be unloaded from the plasma chamber, and a dummy substrate having a second diameter smaller than the first diameter may be loaded on the substrate support. Then, a process by-product in the plasma chamber may be removed by performing a plasma cleaning process on the dummy substrate.

이에 따라, 상기 더미 기판은 상기 플라즈마 공정의 대상이 되는 상기 기판의 상기 제1 직경보다 작은 상기 제2 직경을 가지므로 상기 기판 지지부의 정전척을 플라즈마로부터 보호함과 동시에 포커스 링을 상기 플라즈마에 노출시켜 상기 포커스 링 상의 상기 공정 부산물을 제거하여 아킹(arcing) 현상을 방지할 수 있다. 나아가, 상기 더미 기판의 크기가 상대적으로 작기 때문에 상기 더미 기판의 로딩 시에 오정렬되는 것을 방지하기 위하여 상기 더미 기판의 로딩 시에 상기 더미 기판의 위치 결정용 홈들 내에 리프트 핀들의 상단부들이 삽입되도록 하여 상기 더미 기판을 기 설정된 정 위치에 배치시킴으로써 상기 정전척에 손상이 발생하는 것을 방지할 수 있다.Accordingly, since the dummy substrate has the second diameter smaller than the first diameter of the substrate to be subjected to the plasma process, the electrostatic chuck of the substrate supporter is protected from plasma and the focus ring is exposed to the plasma. to remove the process by-products on the focus ring, thereby preventing an arcing phenomenon. Furthermore, since the size of the dummy substrate is relatively small, in order to prevent misalignment during loading of the dummy substrate, upper ends of lift pins are inserted into grooves for positioning of the dummy substrate when loading the dummy substrate, Damage to the electrostatic chuck may be prevented by disposing the dummy substrate at a predetermined location.

다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.However, the effects of the present invention are not limited to the above-mentioned effects, and may be variously extended without departing from the spirit and scope of the present invention.

도 1은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 나타내는 흐름도이다.
도 2는 도 1의 반도체 장치의 제조 방법을 수행하기 위한 플라즈마 처리 장치를 나타내는 단면도이다.
도 3은 도 2의 플라즈마 처리 장치 내의 반도체 기판 상에 건식 식각 공정이 수행되는 과정을 나타내는 단면도이다.
도 4는 도 3의 A 부분을 나타내는 확대 단면도이다.
도 5는 도 2의 플라즈마 처리 장치 내에서 더미 기판을 이용한 플라즈마 건식 세정 공정이 수행되는 과정을 나타내는 단면도이다.
도 6은 도 5의 B 부분을 나타내는 확대 단면도이다.
도 7은 도 5의 C 부분을 나타내는 확대 단면도이다.1 is a flowchart illustrating a method of manufacturing a semiconductor device according to example embodiments.
FIG. 2 is a cross-sectional view illustrating a plasma processing apparatus for performing the method of manufacturing a semiconductor device of FIG. 1 .
FIG. 3 is a cross-sectional view illustrating a process in which a dry etching process is performed on a semiconductor substrate in the plasma processing apparatus of FIG. 2 .
4 is an enlarged cross-sectional view showing part A of FIG. 3 .
FIG. 5 is a cross-sectional view illustrating a process in which a plasma dry cleaning process using a dummy substrate is performed in the plasma processing apparatus of FIG. 2 .
6 is an enlarged cross-sectional view showing part B of FIG. 5 .
7 is an enlarged cross-sectional view showing part C of FIG. 5 .

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 나타내는 흐름도이다. 도 2는 도 1의 반도체 장치의 제조 방법을 수행하기 위한 플라즈마 처리 장치를 나타내는 단면도이다. 도 3은 도 2의 플라즈마 처리 장치 내의 반도체 기판 상에 건식 식각 공정이 수행되는 과정을 나타내는 단면도이다. 도 4는 도 3의 A 부분을 나타내는 확대 단면도이다.1 is a flowchart illustrating a method of manufacturing a semiconductor device according to example embodiments. FIG. 2 is a cross-sectional view illustrating a plasma processing apparatus for performing the method of manufacturing a semiconductor device of FIG. 1 . FIG. 3 is a cross-sectional view illustrating a process in which a dry etching process is performed on a semiconductor substrate in the plasma processing apparatus of FIG. 2 . 4 is an enlarged cross-sectional view showing part A of FIG. 3 .

도 1 내지 도 4를 참조하면, 먼저, 플라즈마 챔버(20) 내의 기판 스테이지(100) 상에 제1 직경(D1)을 갖는 기판(W)을 로딩하고(S110), 기판(W) 상에 플라즈마 공정을 수행하고(S120), 상기 플라즈마 챔버(20)로부터 상기 기판(W)을 언로딩할 수 있다(S130).1 to 4, first, a substrate W having a first diameter D1 is loaded on the substrate stage 100 in the plasma chamber 20 (S110), and a plasma is placed on the substrate W. A process may be performed (S120), and the substrate W may be unloaded from the plasma chamber 20 (S130).

예시적인 실시예들에 있어서, 반도체 장치의 제조 방법은 웨이퍼와 같은 기판(W) 상에 수행되는 플라즈마 건식 식각(dry etch) 공정을 포함할 수 있다. 상기 플라즈마 건식 식각 공정은 플라즈마 처리 장치(10)를 이용하여 수행될 수 있다. 후술하는 바와 같이, 상기 반도체 장치의 제조 방법은 상기 건식 식각 공정이 완료된 후에 진행되는 플라즈마 건식 세정(In-Situ Dry Cleaning) 공정을 더 포함할 수 있다.In example embodiments, a method of manufacturing a semiconductor device may include a plasma dry etch process performed on a substrate W such as a wafer. The plasma dry etching process may be performed using the plasma processing device 10 . As will be described later, the method of manufacturing the semiconductor device may further include an in-situ dry cleaning process performed after the dry etching process is completed.

도 2에 도시된 바와 같이, 플라즈마 처리 장치(10)는 기판(W) 상에 플라즈마 공정을 수행하기 위한 공간을 제공하는 챔버(20), 상기 기판(W)을 지지하기 위한 안착면을 갖는 기판 스테이지(100) 및 기판 스테이지(100)를 보호하기 위한 더미 기판(200)을 포함할 수 있다. 플라즈마 처리 장치(10)는 상부 전극(22), 소스 전원 회로부(30) 등을 더 포함할 수 있다.As shown in FIG. 2 , the plasma processing apparatus 10 includes a chamber 20 providing a space for performing a plasma process on a substrate W, and a substrate having a seating surface for supporting the substrate W. A dummy substrate 200 for protecting the stage 100 and the substrate stage 100 may be included. The plasma processing apparatus 10 may further include an upper electrode 22 , a source power circuit unit 30 , and the like.

플라즈마 처리 장치(10)는 상기 플라즈마 건식 식각 공정을 위한 챔버(20) 내에 배치된 반도체 웨이퍼(wafer)와 같은 기판(W) 상의 대상막을 식각하기 위한 장치일 수 있다. 플라즈마 처리 장치(10)는 반드시 식각 장치로 제한되지 않으며, 예를 들면, 증착 장치, 세정 장치 등으로 사용될 수 있다. 여기서, 상기 기판은 반도체 기판, 유리 기판 등을 포함할 수 있다.The plasma processing device 10 may be a device for etching a target film on a substrate W such as a semiconductor wafer disposed in the chamber 20 for the plasma dry etching process. The plasma processing device 10 is not necessarily limited to an etching device, and may be used as, for example, a deposition device, a cleaning device, and the like. Here, the substrate may include a semiconductor substrate, a glass substrate, and the like.

플라즈마 처리 장치(10)는 용량 결합형 플라즈마(CCP, capacitively coupled plasma) 처리 장치일 수 있다. 하지만, 상기 플라즈마 처리 장치에 의해 생성된 플라즈마는 용량 결합형 플라즈마에 제한되지는 않으며, 유도 결합형 플라즈마, 마이크로웨이브형 플라즈마를 포함할 수 있다.The plasma processing device 10 may be a capacitively coupled plasma (CCP) processing device. However, the plasma generated by the plasma processing apparatus is not limited to capacitive coupled plasma, and may include inductively coupled plasma and microwave plasma.

상기 플라즈마 건식 식각 공정은 적어도 하나의 전구체 가스 또는 전구체 증기에 전자기 에너지가 인가되어 전구체를 반응성 플라즈마로 변환시키는 화학적 프로세스를 의미할 수 있다. 상기 플라즈마 건식 식각 공정은 상기 반도체 웨이퍼(W)와 같은 반도체 장치들 상에 재료들을 식각하는 데에 사용될 수 있다.The plasma dry etching process may refer to a chemical process in which electromagnetic energy is applied to at least one precursor gas or precursor vapor to convert the precursor into reactive plasma. The plasma dry etching process may be used to etch materials on semiconductor devices such as the semiconductor wafer (W).

예시적인 실시예들에 있어서, 챔버(20)는 웨이퍼(W) 상에 상기 플라즈마 건식 식각 공정을 수행하기 위한 밀폐된 공간을 제공할 수 있다. 챔버(20)는 원통형 진공 챔버일 수 있다. 챔버(20)는 알루미늄, 스테인리스 스틸과 같은 금속을 포함할 수 있다. 예를 들면, 챔버(20)는 강화된 프로세싱 레이트 및 플라즈마 프로파일 균일성을 위한 기판 스테이지(100) 내부에 튜닝 전극(tuning electrode)을 갖는 플라즈마 프로세싱 챔버를 의미할 수 있다.In example embodiments, the chamber 20 may provide an enclosed space for performing the plasma dry etching process on the wafer (W). Chamber 20 may be a cylindrical vacuum chamber. The chamber 20 may include a metal such as aluminum or stainless steel. For example, the chamber 20 may refer to a plasma processing chamber having a tuning electrode inside the substrate stage 100 for enhanced processing rate and plasma profile uniformity.

챔버(20)의 측벽에는 웨이퍼(W)의 출입을 위한 게이트(도시되지 않음)가 설치될 수 있다. 상기 게이트를 통해 웨이퍼(W)가 상기 기판 스테이지 상으로 로딩 및 언로딩될 수 있다.A gate (not shown) may be installed on a sidewall of the chamber 20 to allow entry and exit of the wafer W. A wafer W may be loaded and unloaded onto the substrate stage through the gate.

챔버(20)의 하부에는 배기 포트(24)가 설치되고, 배기 포트(24)에는 배기관을 통해 배기부(26)가 연결될 수 있다. 상기 배기부(26)는 터보 분자 펌프와 같은 진공 펌프를 포함하여 챔버(20) 내부의 처리 공간을 원하는 진공도의 압력으로 조절할 수 있다. 상기 배기부(26)는 챔버(20) 내부의 압력을 일정하게 유지할 수 있다. 또한, 챔버(20) 내에 발생된 상기 공정 부산물들 및 잔류 공정 가스들을 배기 포트(24)를 통하여 배출될 수 있다.An exhaust port 24 is installed in the lower portion of the chamber 20 , and an exhaust unit 26 may be connected to the exhaust port 24 through an exhaust pipe. The exhaust unit 26 may include a vacuum pump such as a turbo molecular pump to adjust the processing space inside the chamber 20 to a desired vacuum level. The exhaust unit 26 may maintain a constant pressure inside the chamber 20 . In addition, the process by-products and residual process gases generated in the chamber 20 may be discharged through the exhaust port 24 .

상부 전극(22)은 기판 스테이지(100)에 구비되는 기판 전극(140)과 대향하도록 챔버(20) 외측 상부에 배치될 수 있다. 상부 전극(22)과 기판 전극(140) 사이의 챔버 공간은 플라즈마 발생 영역으로 사용될 수 있다. 상부 전극(22)은 기판 스테이지(100) 상의 웨이퍼(W)를 향하는 면을 가질 수 있다.The upper electrode 22 may be disposed on an outer upper portion of the chamber 20 to face the substrate electrode 140 provided on the substrate stage 100 . A chamber space between the upper electrode 22 and the substrate electrode 140 may be used as a plasma generating region. The upper electrode 22 may have a surface facing the wafer W on the substrate stage 100 .

상부 전극(22)은 챔버(20) 상부에서 절연 차폐 부재(도시되지 않음)에 의해 지지될 수 있다. 상부 전극(22)은 원형 형상의 전극 플레이트를 포함할 수 있다. 상부 전극(22)은 관통 형성되어 챔버(20) 내부로 가스를 공급하기 위한 복수 개의 공급 홀들을 가질 수 있다.The upper electrode 22 may be supported by an insulating shield member (not shown) above the chamber 20 . The upper electrode 22 may include a circular electrode plate. The upper electrode 22 may have a plurality of supply holes through which gas is supplied into the chamber 20 .

소스 전원 회로부(30)는 상부 전극(22)에 플라즈마 소스 전원을 공급할 수 있다. 소스 전원 회로부(30)는 신호선(36)를 통해 상부 전극(22)과 연결될 수 있다. 예를 들면, 소스 전원 회로부(30)는 플라즈마 소스 엘리먼트들로서, 고주파 발생기(32) 및 정합기(34)를 포함할 수 있다. 고주파 발생기(32)은 고주파(RF) 신호를 발생시킬 수 있다. 정합기(34)는 고주파 발생기(32)에서 발생된 RF 신호의 출력 임피던스를 매칭하여 상부 전극(22)을 이용하여 발생시킬 플라즈마(P)를 제어할 수 있다. 정합기(34)는 내부의 커패시터를 변화시켜 상기 출력 임피던스를 제어할 수 있다.The source power circuit unit 30 may supply plasma source power to the upper electrode 22 . The source power circuit unit 30 may be connected to the upper electrode 22 through a signal line 36 . For example, the source power circuit unit 30 may include a high frequency generator 32 and a matcher 34 as plasma source elements. The high frequency generator 32 may generate a high frequency (RF) signal. The matching device 34 may control the plasma P to be generated using the upper electrode 22 by matching the output impedance of the RF signal generated by the high frequency generator 32 . The matching device 34 may control the output impedance by changing an internal capacitor.

예시적인 실시예들에 있어서, 플라즈마 처리 장치(10)는 챔버(20) 내부로 가스를 공급하기 위한 가스 공급부를 더 포함할 수 있다. 후술하는 바와 같이, 상기 가스 공급부는 챔버(20) 내부의 공정 부산물(M)을 제거하기 위하여 플라즈마를 발생시키기 위한 세정 가스를 제공할 수 있다.In example embodiments, the plasma processing apparatus 10 may further include a gas supply unit for supplying gas into the chamber 20 . As will be described later, the gas supply unit may provide a cleaning gas for generating plasma to remove process by-products M inside the chamber 20 .

예를 들면, 상기 가스 공급부는 가스 공급 엘리먼트들로서, 가스 공급관들(40), 유량 제어기(42), 및 가스 공급원(44)을 포함할 수 있다. 가스 공급관들(40)은 챔버(20)의 상부 및/또는 측면으로 다양한 가스들을 공급할 수 있다. 가스 공급관들(40)에 의해 공급된 상기 가스는 샤워 헤드(28)를 통하여 챔버(20)의 내부로 분사될 수 있다. 샤워 헤드(28)는 챔버(20) 내의 플라즈마 공간(P)으로 다양한 가스들을 직접적으로 분사할 수 있다.For example, the gas supply unit may include gas supply pipes 40 , a flow controller 42 , and a gas supply source 44 as gas supply elements. The gas supply pipes 40 may supply various gases to the top and/or side of the chamber 20 . The gas supplied by the gas supply pipes 40 may be injected into the chamber 20 through the shower head 28 . The shower head 28 may directly spray various gases into the plasma space P in the chamber 20 .

상기 가스 공급부는 서로 다른 가스들을 원하는 비율로 공급할 수 있다. 가스 공급원(44)은 복수 개의 가스들을 보관하고, 상기 가스들은 가스 공급관들(40)과 각각 연결된 복수 개의 가스 라인들을 통해 공급될 수 있다. 유량 제어기(42)는 가스 공급관들(40)을 통하여 챔버(20) 내부로 유입되는 가스들의 공급 유량을 제어할 수 있다. 유량 제어기(42)는 샤워 헤드(28)의 공급 유량들을 제어할 수 있다. 예를 들면, 가스 공급원(44)은 복수 개의 가스 탱크들을 포함하고, 유량 제어기(42)는 상기 가스 탱크들에 각각 대응하는 복수 개의 질량 유량 제어기들(MFC, mass flow controller)을 포함할 수 있다. 상기 질량 유량 제어기들은 상기 가스들의 공급 유량들을 각각 독립적으로 제어할 수 있다.The gas supply unit may supply different gases at a desired ratio. The gas supply source 44 stores a plurality of gases, and the gases may be supplied through a plurality of gas lines respectively connected to the gas supply pipes 40 . The flow controller 42 may control a supply flow rate of gases introduced into the chamber 20 through the gas supply pipes 40 . The flow controller 42 may control supply flow rates of the shower head 28 . For example, the gas supply source 44 may include a plurality of gas tanks, and the flow controller 42 may include a plurality of mass flow controllers (MFCs) respectively corresponding to the gas tanks. . The mass flow controllers may independently control supply flow rates of the gases.

도 3에 도시된 바와 같이, 예시적인 실시예들에 있어서, 기판 스테이지(100)는 챔버(20) 내에서 상기 웨이퍼(W)를 흡착하여 고정하기 위한 정전척(110)을 갖는 기판 지지부(102), 웨이퍼(W)의 에지(edge) 영역에서의 플라즈마(P)를 제어하기 위한 링 어셈블리(120), 및 상기 웨이퍼(W)를 정전척(110) 상에 안정적으로 위치시키기 위한 복수 개의 리프트 핀들(130)를 갖는 리프트 핀 조립체를 포함할 수 있다. 후술하는 바와 같이, 링 어셈블리(120)는 기판 지지부(102) 둘레에 배치되는 외측 절연링(124) 및 상기 외측 절연링(124) 상부에서 웨이퍼(W)의 에지 영역을 커버하는 포커스 링(122)을 포함할 수 있다.As shown in FIG. 3 , in exemplary embodiments, the substrate stage 100 includes a substrate support 102 having an electrostatic chuck 110 for adsorbing and fixing the wafer W in the chamber 20 . ), a ring assembly 120 for controlling the plasma P in the edge region of the wafer W, and a plurality of lifts for stably positioning the wafer W on the electrostatic chuck 110 A lift pin assembly having pins 130 may be included. As will be described later, the ring assembly 120 includes an outer insulating ring 124 disposed around the substrate support 102 and a focus ring 122 covering the edge area of the wafer W on top of the outer insulating ring 124. ) may be included.

예를 들면, 기판 스테이지(100)는 웨이퍼(W)를 지지하기 위한 서셉터로서의 역할을 수행할 수 있다. 기판 스테이지(100)는 내부 또는 표면에 고주파(RF) 전극, 클램핑 전극, 저항 발열체 등의 도전체를 형성할 수 있고 히터의 역할을 할 수 있다.For example, the substrate stage 100 may serve as a susceptor for supporting the wafer (W). The substrate stage 100 may form a conductor such as a radio frequency (RF) electrode, a clamping electrode, or a resistance heating element on the inside or surface and may serve as a heater.

예시적인 실시예들에 있어서, 상기 기판 지지부(102)는 상부에 웨이퍼(W)를 정전 흡착력으로 유지하기 위한 정전척(110) 및 챔버(20) 내의 플라즈마(P)를 제어하기 위한 기판 전극(140)을 포함할 수 있다. 기판 지지부(102)는 웨이퍼(W)를 접촉하여 지지하기 위한 안착면(104)을 가질 수 있다.In example embodiments, the substrate support part 102 includes an electrostatic chuck 110 for holding the wafer W by electrostatic attraction thereon and a substrate electrode for controlling the plasma P in the chamber 20 ( 140) may be included. The substrate support 102 may have a seating surface 104 for contacting and supporting the wafer W.

기판 지지부(102)는 금속성 또는 세라믹 재료들을 포함할 수 있다. 예를 들면, 상기 금속성 또는 세라믹 재료들은 적어도 하나의 금속들, 금속 산화물들, 금속 질화물들, 금속 산질화물들, 또는 이들의 임의의 조합을 포함할 수 있다. 기판 지지부(102)는 알루미늄, 알루미늄 산화물, 알루미늄 질화물, 알루미늄 산질화물 또는 이들의 임의의 조합을 포함할 수 있다.The substrate support 102 may include metallic or ceramic materials. For example, the metallic or ceramic materials may include at least one of metals, metal oxides, metal nitrides, metal oxynitrides, or any combination thereof. The substrate support 102 may include aluminum, aluminum oxide, aluminum nitride, aluminum oxynitride, or any combination thereof.

예시적인 실시예들에 있어서, 정전척(110)은 직류 전원으로부터 공급되는 직류 전압에 의해, 정전력으로 웨이퍼(W)를 흡착 및 유지할 수 있다. 정전척(110)은 웨이퍼(W)와 직접적으로 접촉하여 지지하기 위한 상기 안착면을 제공할 수 있다. 이와 다르게, 정전척(110)은 기판 지지부(102) 내에 임베딩되어 웨이퍼(W)를 지지할 수 있다. 예를 들면, 정전척(110)은 정전기력을 공급 받기 위하여 전원 회로부(150)에 연결될 수 있다. 이와 다르게, 정전척(110)은 별도의 상기 직류 전원과 연결되어 상기 정전기력을 공급받을 수 있다.In example embodiments, the electrostatic chuck 110 may adsorb and hold the wafer W with electrostatic force by DC voltage supplied from a DC power supply. The electrostatic chuck 110 may provide the seating surface for directly contacting and supporting the wafer W. Alternatively, the electrostatic chuck 110 may be embedded in the substrate support 102 to support the wafer W. For example, the electrostatic chuck 110 may be connected to the power circuit unit 150 to receive electrostatic force. Alternatively, the electrostatic chuck 110 may receive the electrostatic force by being connected to a separate DC power source.

예를 들면, 정전척(110) 상에 웨이퍼(W)를 올려놓은 후 상기 직류 전원으로부터 소정의 전압이 인가될 수 있다. 상기 소정의 전압이 인가되는 경우 웨이퍼(W)와 정전척(110) 사이에는 직류의 고전압에 의해 전위차가 발생할 수 있다. 발생된 전위차에 의해서 상기 정전척의 절연체 내부에는 유전 분극 현상이 일어날 수 있다. 상기 유전 분극에 의해 상기 정전기력이 발생될 수 있고, 상기 정전기력을 이용하여 정전척(110)은 웨이퍼(W)를 클램핑할 수 있다.For example, after the wafer W is placed on the electrostatic chuck 110, a predetermined voltage may be applied from the DC power supply. When the predetermined voltage is applied, a potential difference may occur between the wafer W and the electrostatic chuck 110 due to the high DC voltage. Dielectric polarization may occur inside the insulator of the electrostatic chuck due to the generated potential difference. The electrostatic force may be generated by the dielectric polarization, and the electrostatic chuck 110 may clamp the wafer W using the electrostatic force.

상기 플라즈마 건식 식각 공정이 종료되는 경우 정전척(110)은 웨이퍼(W)의 탈착(de-chucking)을 위해 상기 정전기력을 제거할 수 있다. 상기 직류 전원은 상기 플라즈마 건식 식각 공정의 종료 후, 상기 정전척(110)으로 제공되는 전압을 차단시킬 수 있다.When the plasma dry etching process is finished, the electrostatic chuck 110 may remove the electrostatic force for de-chucking the wafer (W). The DC power source may block the voltage provided to the electrostatic chuck 110 after the plasma dry etching process is finished.

기판 전극(140)은 웨이퍼(W)의 하부에 배치될 수 있다. 또한, 기판 전극(140)은 내부에 냉각을 위한 순환 채널(도시되지 않음)을 가질 수 있다. 또한, 웨이퍼 온도의 정밀도를 위해, He 가스와 같은 냉각 가스가 정전척(110)과 웨이퍼(W) 사이에 공급될 수 있다. 기판 전극(140)은 고온의 플라즈마와 접촉하는 웨이퍼(W)를 냉각시킬 수 있다.The substrate electrode 140 may be disposed under the wafer (W). In addition, the substrate electrode 140 may have a circulation channel (not shown) for cooling therein. Also, for the precision of the wafer temperature, a cooling gas such as He gas may be supplied between the electrostatic chuck 110 and the wafer W. The substrate electrode 140 may cool the wafer W in contact with the high-temperature plasma.

전원 회로부(150)는 기판 전극(140)에 바이어스 전원을 공급할 수 있다. 전원 회로부(150)는 바이어스 엘리먼트들로서, 바이어스 RF 전원 및 상기 바이어스 RF 정합기를 포함할 수 있다. 기판 전극(140)은 전원 회로부(150)를 통하여 챔버(20) 내에서 발생한 플라즈마 원자 또는 이온을 끌어당길 수 있다.The power circuit unit 150 may supply bias power to the substrate electrode 140 . The power circuit unit 150 may include a bias RF power supply and the bias RF matching unit as bias elements. The substrate electrode 140 may attract plasma atoms or ions generated in the chamber 20 through the power circuit unit 150 .

커패시터 가변부(152)는 기판 전극(140)의 커패시터를 가변시킬 수 있다. 예를 들면, 커패시터 가변부(152)는 신호선(154)에 의해 기판 전극(140)과 연결될 수 있다. 커패시터 가변부(152)는 가변 커패시터일 수 있는 전자 튜너 및 전자 센서를 포함할 수 있다. 상기 전자 센서는 전압 또는 전류 센서일 수 있으며, 챔버(20) 내의 상기 플라즈마를 제어하기 위해 상기 전자 튜너와 연결될 수 있다.The capacitor variable unit 152 may vary the capacitor of the substrate electrode 140 . For example, the capacitor variable unit 152 may be connected to the substrate electrode 140 through a signal line 154 . The capacitor variable unit 152 may include an electronic tuner and an electronic sensor, which may be variable capacitors. The electronic sensor may be a voltage or current sensor and may be connected to the electronic tuner to control the plasma in the chamber 20 .

예시적인 실시예들에 있어서, 링 어셈블리(120)는 기판 지지부(102)의 외측 둘레에 배치되는 외측 절연링(124) 및 외측 절연링(124) 상부에서 웨이퍼(W)의 에지 영역을 커버하는 포커스 링(122)을 포함할 수 있다. 링 어셈블리(120)는 상기 플라즈마 공정이 진행되는 경우 웨이퍼(W)의 주변부의 공정 변수를 제거할 수 있고, 기판 스테이지(100)의 온도를 일정하게 유지할 수 있다. 링 어셈블리(120)는 기판 지지부(102)로부터 탈부착될 수 있고 플라즈마(P)에 지속적으로 노출되어 내구성이 다하는 경우 교체될 수 있다.In exemplary embodiments, the ring assembly 120 covers the outer insulating ring 124 disposed on the outer circumference of the substrate support 102 and the edge area of the wafer W on the outer insulating ring 124. A focus ring 122 may be included. When the plasma process is performed, the ring assembly 120 can remove process variables in the periphery of the wafer W and maintain the temperature of the substrate stage 100 constant. The ring assembly 120 may be detachable from the substrate support 102 and may be replaced when durability is exhausted due to continuous exposure to the plasma P.

예시적인 실시예들에 있어서, 외측 절연링(124)은 기판 지지부(102)의 상부 외주면을 커버하도록 배치될 수 있다. 외측 절연링(124)은 기판 지지부(102)의 외측면을 보호하는 커버 링의 역할을 수행할 수 있다. 예를 들면, 외측 절연링(124)은 알루미나(Al2O3), 실리콘 카바이드(SiC), 이트리아(Y2O3)와 같은 세라믹 물질을 포함할 수 있다.In example embodiments, the outer insulating ring 124 may be disposed to cover an upper outer circumferential surface of the substrate support 102 . The outer insulating ring 124 may serve as a cover ring protecting the outer surface of the substrate support 102 . For example, the outer insulating ring 124 may include a ceramic material such as alumina (Al 2 O 3 ), silicon carbide (SiC), or yttria (Y 2 O 3 ).

포커스 링(122)은 환형 형상을 가질 수 있다. 포커스 링(122)은 환형 형상의 몸체부 및 상기 몸체부의 내측 둘레에 연장하며 경사진 상부면을 갖는 내측 단부를 포함할 수 있다. 또한, 포커스 링(122)은 상기 몸체부의 외측 둘레에 연장하는 외측 단부를 더 포함할 수 있다. 상기 몸체부는 환형의 바닥면 및 상부면을 가질 수 있다. 상기 몸체부의 상기 바닥면은 외측 절연링(124) 상에서 접촉 지지될 수 있다.The focus ring 122 may have an annular shape. The focus ring 122 may include an annular body portion and an inner end portion extending around an inner circumference of the body portion and having an inclined upper surface. In addition, the focus ring 122 may further include an outer end extending around an outer circumference of the body part. The body portion may have an annular bottom surface and an upper surface. The bottom surface of the body portion may be contacted and supported on the outer insulating ring 124 .

도 4에 도시된 바와 같이, 상기 플라즈마 건식 식각 공정 과정에서 포커스 링(122) 상에는 공정 부산물(M)이 잔류할 수 있다. 예를 들면, 기판 스테이지(100) 상에 웨이퍼(W)가 구비될 수 있고, 웨이퍼(W)가 포커스 링(122)의 일부(내측 가장자리 영역)를 차단하여 플라즈마(P)가 도달하는 것을 방해할 수 있다. 따라서, 상기 일부에는 이온화 되지 못한 상기 공정 부산물(M)이 잔류할 수 있고, 이후의 상기 플라즈마 건식 세정(In-Situ Dry Cleaning) 공정에서 상기 공정 부산물(M)을 제거할 필요가 있다. As shown in FIG. 4 , process by-products M may remain on the focus ring 122 during the plasma dry etching process. For example, a wafer W may be provided on the substrate stage 100, and the wafer W blocks a portion (inner edge region) of the focus ring 122 to prevent plasma P from reaching the substrate stage 100. can do. Accordingly, non-ionized process by-products M may remain in the part, and it is necessary to remove the process by-products M in the subsequent plasma dry cleaning process.

이하에서는, 공정 부산물을 제거하기 위한 플라즈마 건식 세정 공정에 대하여 설명하도록 한다.Hereinafter, a plasma dry cleaning process for removing process by-products will be described.

도 5는 도 2의 플라즈마 처리 장치 내에서 더미 기판을 이용한 플라즈마 건식 세정 공정이 수행되는 과정을 나타내는 단면도이다. 도 6은 도 5의 B 부분을 나타내는 확대 단면도이다. 도 7은 도 5의 C 부분을 나타내는 확대 단면도이다.FIG. 5 is a cross-sectional view illustrating a process in which a plasma dry cleaning process using a dummy substrate is performed in the plasma processing apparatus of FIG. 2 . 6 is an enlarged cross-sectional view showing part B of FIG. 5 . 7 is an enlarged cross-sectional view showing part C of FIG. 5 .

도 1 내지 도 7을 참조하면, 먼저, 기판 지지부(102) 상에 상기 제1 직경(D1)보다 작은 제2 직경(D2)을 갖는 더미 기판(200)을 로딩하고(S140), 상기 더미 기판(200) 상에 플라즈마 건식 세정 공정을 수행하여 상기 플라즈마 챔버(20) 내의 공정 부산물을 제거할 수 있다(S150).1 to 7, first, a dummy substrate 200 having a second diameter D2 smaller than the first diameter D1 is loaded on the substrate support 102 (S140), and the dummy substrate 200 is loaded. Process by-products in the plasma chamber 20 may be removed by performing a plasma dry cleaning process on (200) (S150).

예시적인 실시예들에 있어서, 상기 플라즈마 건식 세정 공정은 플라즈마 처리 장치(10) 내의 공정 부산물을 제어하기 위하여 수행될 수 있다. 예를 들면, 플라즈마 처리 장치(10)의 내부에서 상기 플라즈마 건식 식각 공정이 기 설정된 횟수만큼 진행된 후에 상기 플라즈마 건식 세정 공정이 1회 수행될 수 있다. 예를 들면, 상기 기 설정된 횟수는 1회 내지 100회의 범위 이내에 있을 수 있다.In example embodiments, the plasma dry cleaning process may be performed to control process by-products in the plasma processing apparatus 10 . For example, the plasma dry cleaning process may be performed once inside the plasma processing apparatus 10 after the plasma dry etching process is performed a preset number of times. For example, the predetermined number of times may be within a range of 1 time to 100 times.

상기 플라즈마 건식 세정 공정은 상기 플라즈마 식각 공정이 수행된 후에 인-시튜(in-situ)로 수해되는 인-시튜 건식 세정(ISD, In-Situ Dry Cleaning) 공정일 수 있다. 상기 플라즈마 건식 세정 공정은 기판 스테이지(100)에 흡착된 상기 웨이퍼(W)의 상기 플라즈마 건식 식각 공정이 종료된 후, 기판 스테이지(100) 상에 존재하는 공정 부산물(polymer)을 제거하기 위한 공정을 의미할 수 있다. 상기 플라즈마 건식 세정 공정은 상기 웨이퍼(W)의 상기 플라즈마 건식 식각 공정이 완료된 후 더미 기판(200)을 이용하여 기판 스테이지(100) 상의 상기 공정 부산물(M)을 제거할 수 있다. 상기 플라즈마 건식 세정 공정은 새로 유입된 웨이퍼(W)에 대한 상기 플라즈마 건식 식각 공정 과정에서 아킹(arcing) 현상을 방지할 수 있다.The plasma dry cleaning process may be an in-situ dry cleaning (ISD) process in which water is dissolved in-situ after the plasma etching process is performed. The plasma dry cleaning process is a process for removing process by-products (polymer) present on the substrate stage 100 after the plasma dry etching process of the wafer W adsorbed on the substrate stage 100 is finished. can mean The plasma dry cleaning process may remove the process byproduct M on the substrate stage 100 using the dummy substrate 200 after the plasma dry etching process of the wafer W is completed. The plasma dry cleaning process may prevent an arcing phenomenon in the process of the plasma dry etching process for the newly introduced wafer (W).

상기 플라즈마 건식 세정 공정이 진행되는 경우, 상기 챔버(20)의 내부에는 상기 가스 공급부로부터 상기 세정 가스가 공급될 수 있다. 예를 들면, 상기 세정 가스는 붕소 염소 화합물(BClx), 규소 염소 화합물(SiClx), 육불화황(SF6), 삼불화질소(NF3), 염소(Cl2), 사브롬화규소(SiBr4), 육불화부타디엔(C4F6), 옥타플루오로시클로부탄(C4F8), 오불화탄소(CF5), 플루오로폼(CHF3) 등을 포함할 수 있다.When the plasma dry cleaning process is performed, the cleaning gas may be supplied to the inside of the chamber 20 from the gas supply unit. For example, the cleaning gas is boron chlorine compound (BClx), silicon chlorine compound (SiClx), sulfur hexafluoride (SF6), nitrogen trifluoride (NF3), chlorine (Cl2), silicon tetrabromide (SiBr4), hexafluoride butadiene (C4F6), octafluorocyclobutane (C4F8), carbon pentafluoride (CF5), fluoroform (CHF3), and the like.

예시적인 실시예들에 있어서, 더미 기판(200)은 플라즈마(P)가 발생하는 경우 정전척(110)을 보호하기 위해 기판 스테이지(100) 상의 기 설정된 위치에 구비될 수 있다. 더미 기판(200)은 상기 플라즈마 건식 식각 공정의 대상이 되는 반도체 장치일 수 있다. 이와 다르게, 더미 기판(200)은 상기 플라즈마 건식 세정 공정이 진행되는 경우에 한하여 챔버(20) 내부로 유입되어 정전척(110)을 보호할 수 있다. 더미 기판(200)은 웨이퍼(W)와 같은 방식으로 상기 게이트를 통해 기판 스테이지(100) 상에 로딩 또는 언로딩 될 수 있다.In example embodiments, the dummy substrate 200 may be provided at a predetermined position on the substrate stage 100 to protect the electrostatic chuck 110 when plasma P is generated. The dummy substrate 200 may be a semiconductor device to be subjected to the plasma dry etching process. Alternatively, the dummy substrate 200 may be introduced into the chamber 20 and protect the electrostatic chuck 110 only when the plasma dry cleaning process is performed. The dummy substrate 200 may be loaded or unloaded on the substrate stage 100 through the gate in the same manner as the wafer W.

도 5 및 도 6에 도시된 바와 같이, 더미 기판(200)은 포커스 링(122) 상의 상기 공정 부산물(M)이 상기 플라즈마(P)에 노출되도록 웨이퍼(W)의 제1 직경(D1)보다 작은 제2 직경(D2)을 가질 수 있다. 더미 기판(200)의 제2 직경(D2)이 웨이퍼(W)의 제1 직경(D1) 보다 작기 때문에, 상기 플라즈마 건식 세정 공정이 진행되는 경우 포커스 링(122)에 쌓인 상기 공정 부산물(M)은 상기 플라즈마 건식 세정 공정에서 발생하는 플라즈마(P)에 노출될 수 있다.As shown in FIGS. 5 and 6 , the dummy substrate 200 has a diameter smaller than the first diameter D1 of the wafer W so that the process by-product M on the focus ring 122 is exposed to the plasma P. It may have a small second diameter D2. Since the second diameter D2 of the dummy substrate 200 is smaller than the first diameter D1 of the wafer W, the process byproduct M accumulated on the focus ring 122 when the plasma dry cleaning process is performed. may be exposed to plasma P generated in the plasma dry cleaning process.

더미 기판(200)이 기판 스테이지(100) 상에 상기 기 설정된 위치에 있을 때, 즉, 정렬될 때, 더미 기판(200)은 기판 스테이지(100)의 정전척(110)을 커버하면서 포커스 링(122)을 플라즈마(P)에 노출시킬 수 있다.When the dummy substrate 200 is at the predetermined position on the substrate stage 100, that is, when it is aligned, the dummy substrate 200 covers the electrostatic chuck 110 of the substrate stage 100 while covering the focus ring ( 122) may be exposed to the plasma P.

예를 들면, 더미 기판(200)의 제2 직경(D2)은 250mm 내지 350m의 범위 이내에 있을 수 있다. 웨이퍼(W)의 제1 직경(D1)과 더미 기판(200)의 제2 직경(D2)의 차이(D3)는 0.5mm 내지 2mm의 범위 이내에 있을 수 있다.For example, the second diameter D2 of the dummy substrate 200 may be within a range of 250 mm to 350 m. A difference D3 between the first diameter D1 of the wafer W and the second diameter D2 of the dummy substrate 200 may be within a range of 0.5 mm to 2 mm.

더미 기판(200)은 리프트 핀들(130)의 상기 끝단이 수용되어 상기 기 설정된 위치에 더미 기판(200)을 정렬시키기 위한 복수 개의 위치 결정용 홈들(210)을 포함할 수 있다.The dummy substrate 200 may include a plurality of positioning grooves 210 for receiving the ends of the lift pins 130 and aligning the dummy substrate 200 at the predetermined position.

위치 결정용 홈들(210)은 리프트 핀들(130)이 쉽게 수용될 수 있도록 기 설정된 각도(DE)를 가지고 표면적이 점진적으로 증가하는 테이퍼진(tapered) 형상을 포함할 수 있다. 상기 테이퍼진 형상은 더미 기판(200)의 하부면으로부터의 깊이가 증가함에 따라 직경이 감소하는 형상을 포함할 수 있다. 예를 들면, 기 설정된 각도(DE)는 40도 내지 80도의 범위 이내에 있을 수 있다.The positioning grooves 210 may have a tapered shape in which a surface area gradually increases with a predetermined angle DE so that the lift pins 130 can be easily accommodated. The tapered shape may include a shape in which a diameter decreases as a depth from the lower surface of the dummy substrate 200 increases. For example, the predetermined angle DE may be within a range of 40 degrees to 80 degrees.

예시적인 실시예들에 있어서, 상기 더미 기판(200)을 로딩하는 것(S140)은, 기판 지지부(102) 내의 복수 개의 리프트 핀들(130)을 상승시키고, 상승된 리프트 핀들(130) 상에 상기 더미 기판(200)을 배치시키고, 그리고 상기 리프트 핀들(130)을 하강하여 상기 더미 기판(200)이 상기 기판 지지부(102) 상에 안착시키는 것을 포함할 수 있다.In example embodiments, in the loading of the dummy substrate 200 (S140), a plurality of lift pins 130 in the substrate support 102 are raised, and the lift pins 130 are raised on the lift pins 130. Disposing the dummy substrate 200 and lowering the lift pins 130 may include placing the dummy substrate 200 on the substrate support 102 .

예시적인 실시예들에 있어서, 상기 더미 기판(200)을 로딩하는 것은 기판 지지부(102)의 수용 공간(C1)에 설치된 상기 리프트 핀 조립체를 이용할 수 있다. 상기 리프트 핀 조립체는 더미 기판(200)을 위한 리프트 핀들(130)을 승하강 시키기 위한 액추에이터, 웨이퍼(W)를 위한 리프트 핀들(130)을 승하강 시키기 위한 액추에이터 등이 포함될 수 있다. In example embodiments, the lift pin assembly installed in the receiving space C1 of the substrate support 102 may be used to load the dummy substrate 200 . The lift pin assembly may include actuators for moving the lift pins 130 for the dummy substrate 200 up and down, actuators for moving the lift pins 130 for the wafer W, and the like.

상기 리프트 핀 조립체는 리프트 핀(130), 연결 핀(132) 및 구동 핀(134)을 포함할 수 있다. 또한, 상기 리프트 핀 조립체는 핀 구동 플레이트(136) 및 벨로우즈(138)를 더 포함할 수 있다. 상기 리프트 핀 조립체는 기판 지지부(102)의 하부에 구비되거나, 기판 지지부(102)의 내부에 구비될 수 있다.The lift pin assembly may include a lift pin 130 , a connecting pin 132 and a driving pin 134 . In addition, the lift pin assembly may further include a pin driving plate 136 and a bellows 138 . The lift pin assembly may be provided under the substrate support 102 or inside the substrate support 102 .

상기 리프트 핀 조립체는 기판 스테이지(100)의 마운팅 홀에 장착될 수 있다. 상기 마운팅 홀은 기판 지지부(102)의 핀 홀들(106)을 포함할 수 있다. 리프트 핀(130)은 핀 홀(106) 내에서 상하 방향으로 이동 가능하도록 설치될 수 있다. 리프트 핀(130)의 상단부는 안착면(104)에서 공개된 핀 홀(106)을 통해 돌출하여 더미 기판(200)의 상기 하부면과 접촉하여 지지할 수 있다.The lift pin assembly may be mounted in a mounting hole of the substrate stage 100 . The mounting hole may include pin holes 106 of the substrate support 102 . The lift pin 130 may be installed to be movable in a vertical direction within the pin hole 106 . The upper end of the lift pin 130 may protrude through the pin hole 106 open from the seating surface 104 to contact and support the lower surface of the dummy substrate 200 .

리프트 핀들(130)은 웨이퍼(W) 및 더미 기판(200)을 기판 지지부(102)의 안착면(104) 상에 안정적으로 위치시킬 수 있다. 리프트 핀들(130)은 정전척(110)을 관통하여 구비될 수 있고 웨이퍼(W)의 하부면을 지지할 수 있다. 리프트 핀들(130)은 기판 지지부(102)에 구비된 복수 개의 핀 홀들(106) 내에서 상기 안착면(104)과 직교하는 수직 방향(Z 방향)으로 이동할 수 있다.The lift pins 130 may stably position the wafer W and the dummy substrate 200 on the seating surface 104 of the substrate support 102 . The lift pins 130 may pass through the electrostatic chuck 110 and support the lower surface of the wafer W. The lift pins 130 may move in a vertical direction (Z direction) orthogonal to the seating surface 104 within the plurality of pin holes 106 provided in the substrate support 102 .

예를 들면, 리프트 핀들(130)의 끝단은 볼록한 형상을 가질 수 있고, 상기 볼록한 형상을 이용하여 웨이퍼(W)의 상기 하부면을 안정적으로 지지할 수 있다.For example, ends of the lift pins 130 may have a convex shape, and the lower surface of the wafer W may be stably supported by using the convex shape.

리프트 핀들(130)은 기판 스테이지(100)의 중심을 기준으로 원주 방향을 따라 대칭적으로 배치될 수 있다. 리프트 핀들(130)의 개수는 3개 내지 6개의 범위 이내에 있을 수 있다. 리프트 핀들(130)은 기판 스테이지의 중심으로부터 60mm 내지 90mm의 범위 이내에 있을 수 있다.The lift pins 130 may be symmetrically disposed in a circumferential direction with respect to the center of the substrate stage 100 . The number of lift pins 130 may be in the range of three to six. The lift pins 130 may be within a range of 60 mm to 90 mm from the center of the substrate stage.

핀 홀(106)의 하부에는 핀 홀(106)과 연통되는 가이드 홀(108)이 형성될 수 있다. 가이드 홀(108)은 기판 지지부(102)의 중심에서 반경 방향(X 방향)으로 연장할 수 있다. 가이드 홀(108)은 기판 지지부(102)의 수직 방향(Z 방향)으로 연장할 수 있다. 가이드 홀(108)의 상기 반경 방향으로의 폭은 연결 핀(132)의 길이를 고려하여 결정될 수 있다. 가이드 홀(108)의 상기 두께 방향으로의 폭은 리프트 핀(130)의 스트로크를 고려하여 결정될 수 있다. 따라서, 연결 핀(132)은 가이드 홀(108) 내에서 상하 이동 가능하도록 수용될 수 있다.A guide hole 108 communicating with the pin hole 106 may be formed below the pin hole 106 . The guide hole 108 may extend in a radial direction (X direction) from the center of the substrate support 102 . The guide hole 108 may extend in a vertical direction (Z direction) of the substrate support 102 . The width of the guide hole 108 in the radial direction may be determined in consideration of the length of the connecting pin 132 . The width of the guide hole 108 in the thickness direction may be determined in consideration of the stroke of the lift pin 130 . Accordingly, the connection pin 132 may be accommodated in the guide hole 108 so as to move up and down.

구동 핀(134)은 가이드 홀(108)을 통해 연장할 수 있다. 구동 핀(134)은 기판 지지부(102)의 하부의 수용 공간(C1)으로 수직 방향으로 연장할 수 있다. 구동 핀(134)의 일단부는 핀 구동 플레이트(136)에 고정될 수 있다.Drive pins 134 may extend through guide holes 108 . The driving pin 134 may extend vertically into the receiving space C1 under the substrate support 102 . One end of the drive pin 134 may be fixed to the pin drive plate 136 .

벨로우즈(138)는 구동 핀(134)을 감싸도록 구성되어 챔버(20)의 내부 공간과 기판 지지부(102) 하부의 수용 공간(C1) 사이를 서로 격리시킬 수 있다. 벨로우즈(138)의 상단부는 기판 지지부(102)의 하부면에 고정되고, 벨로우즈(138)의 하단부는 핀 구동 플레이트(136)에 고정될 수 있다. O-링과 같은 밀봉 부재는 벨로우즈(138)에 형성된 링 수용홈에 장착될 수 있다. 벨로우즈(138)는 상기 O-링과 같은 밀봉 부재에 의해 기판 지지부(102)와 결합할 수 있다. 이에 따라, 벨로우즈(138)는 구동 핀(134)의 자유로운 상하 운동을 허용하면서, 챔버(20) 내부를 외부로부터 밀봉시킬 수 있다.The bellows 138 is configured to surround the driving pin 134 to isolate the inner space of the chamber 20 and the receiving space C1 under the substrate support 102 from each other. An upper end of the bellows 138 may be fixed to a lower surface of the substrate support 102 and a lower end of the bellows 138 may be fixed to the pin driving plate 136 . A sealing member such as an O-ring may be mounted in the ring receiving groove formed in the bellows 138. The bellows 138 may be coupled to the substrate support 102 by a sealing member such as the O-ring. Accordingly, the bellows 138 may seal the inside of the chamber 20 from the outside while allowing the driving pin 134 to freely move up and down.

연결 핀(132)은 기판 지지부(102)의 중심에서 반경 방향으로 연장하도록 배치되므로, 리프트 핀(130)은 구동 핀(134)보다 기판 지지부(102)의 중심으로부터 반경 방향으로 더 멀리 배치될 수 있다. 리프트 핀(230)을 승하강 시키기 위한 액추에이터를 포함하는 상기 구동 메커니즘은 기판 지지부(102)의 외측면을 벗어나지 않고 기판 지지부(102) 하부의 수용 공간(C1) 내부에 배치될 수 있다.Since the connection pins 132 are disposed to extend radially from the center of the substrate support 102, the lift pins 130 may be disposed radially farther from the center of the substrate support 102 than the drive pins 134. there is. The driving mechanism including an actuator for moving the lift pin 230 up and down may be disposed inside the accommodating space C1 under the substrate support 102 without leaving the outer surface of the substrate support 102 .

예시적인 실시예들에 있어서, 상기 상승된 리프트 핀들(130) 상에 상기 더미 기판(200)을 배치시키는 것은, 위치 결정용 홈들(210) 내에 리프트 핀들(130)의 상단부들이 각각 삽입되어 더미 기판(200)이 기판 스테이지(100) 상에서 자기 정렬(self aligned)되는 것을 포함할 수 있다.In example embodiments, disposing the dummy substrate 200 on the raised lift pins 130 is performed by inserting upper ends of the lift pins 130 into the grooves 210 for positioning, respectively. 200 may include being self aligned on the substrate stage 100 .

도 6 및 도 7에 도시된 바와 같이, 상기 플라즈마 건식 세정 공정에서 상기 플라즈마(P)가 발생하는 경우 상기 위치 결정용 홈들(210)에 수용된 리프트 핀들(130)은 상승할 수 있다. 예를 들면, 리프트 핀들(130)이 상승하는 경우 더미 기판(200)과 포커스 링(122) 사이의 거리(D4)는 1.5mm 내지 2.5mm의 범위 이내에 있을 수 있다.As shown in FIGS. 6 and 7 , when the plasma P is generated in the plasma dry cleaning process, the lift pins 130 accommodated in the positioning grooves 210 may rise. For example, when the lift pins 130 are raised, the distance D4 between the dummy substrate 200 and the focus ring 122 may be within a range of 1.5 mm to 2.5 mm.

위치 결정용 홈들(210)이 기 설정된 각도(DE)를 갖기 때문에 리프트 핀들(130)의 상기 끝단은 위치 결정용 홈들(210)에 보다 쉽게 수용될 수 있고, 더미 기판(200)을 안정적으로 구비할 수 있다. 따라서, 더미 기판(200)은 기판 지지부(102) 상에서 상기 자기 정렬될 수 있다.Since the positioning grooves 210 have a predetermined angle DE, the ends of the lift pins 130 can be more easily accommodated in the positioning grooves 210, and the dummy substrate 200 is stably provided. can do. Thus, the dummy substrate 200 can be self-aligned on the substrate support 102 .

예를 들면, 상기 게이트로부터 웨이퍼(W)가 로딩되는 경우, 리프트 핀들(130)은 기판 스테이지(100)의 안착면(104)으로부터 더미 기판(200) 방향으로 돌출되어 더미 기판(200)을 지지할 수 있다. 리프트 핀들(130) 상에 더미 기판(200)이 구비된 경우 리프트 핀들(130)은 기판 스테이지(100)의 내부로 이동하여 더미 기판(200)을 기판 지지부(102)에 안정적으로 위치시킬 수 있다.For example, when a wafer W is loaded from the gate, the lift pins 130 protrude from the seating surface 104 of the substrate stage 100 toward the dummy substrate 200 to support the dummy substrate 200. can do. When the dummy substrate 200 is provided on the lift pins 130, the lift pins 130 move inside the substrate stage 100 to stably position the dummy substrate 200 on the substrate support 102. .

상술한 바와 같이, 더미 기판(200)은 상기 플라즈마 공정의 대상이 되는 웨이퍼(W)의 제1 직경(D1)보다 작은 제2 직경(D2)을 가지므로 기판 스테이지(100)의 정전척(110)을 상기 플라즈마(P)로부터 보호함과 동시에 포커스 링(122)을 플라즈마(P)에 노출시켜 포커스 링(122) 상의 공정 부산물(M)을 제거하여 아킹(arcing) 현상을 방지할 수 있다. 나아가, 더미 기판(200)의 크기가 상대적으로 작기 때문에 상기 더미 기판의 로딩 시에 오정렬되는 것을 방지하기 위하여 더미 기판(200)의 위치 결정용 홈들(210) 내에 리프트 핀들(130)의 상단부들이 삽입되도록 하여 더미 기판(200)을 상기 기 설정된 위치에 배치시킴으로써 정전척(110)에 손상이 발생하는 것을 방지할 수 있다.As described above, since the dummy substrate 200 has a second diameter D2 smaller than the first diameter D1 of the wafer W to be subjected to the plasma process, the electrostatic chuck 110 of the substrate stage 100 ) from the plasma P, and at the same time exposing the focus ring 122 to the plasma P to remove process by-products M on the focus ring 122, thereby preventing an arcing phenomenon. Furthermore, since the size of the dummy substrate 200 is relatively small, upper ends of the lift pins 130 are inserted into the positioning grooves 210 of the dummy substrate 200 to prevent misalignment during loading of the dummy substrate 200. Damage to the electrostatic chuck 110 may be prevented by disposing the dummy substrate 200 at the preset position as much as possible.

이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention described in the claims below. You will understand that you can.

10: 플라즈마 처리 장치 20: 챔버
22: 상부 전극 24: 배기 포트
26: 배기부 28: 샤워 헤드
30: 소스 전원 회로부 32: 고주파 발생기
34: 정합기 36, 154: 신호선
40: 가스 공급관 42: 유량 제어기
44: 가스 공급원 100: 기판 스테이지
102: 기판 지지부 104: 안착면
106: 핀 홀들 108: 가이드 홀
110: 정전척 120: 링 어셈블리
122: 포커스 링 124: 외측 절연링
130: 리프트 핀 132: 연결 핀
134: 구동 핀 136: 구동 플레이트
138: 벨로우즈 140: 기판 전극
150: 전원 회로부 152: 커패시터 가변부
200: 더미 기판 210: 위치 결정용 홈10: plasma processing device 20: chamber
22: upper electrode 24: exhaust port
26: exhaust unit 28: shower head
30: source power supply circuit 32: high frequency generator
34: matching device 36, 154: signal line
40: gas supply pipe 42: flow controller
44: gas source 100: substrate stage
102: substrate support 104: seating surface
106: pin holes 108: guide hole
110: electrostatic chuck 120: ring assembly
122: focus ring 124: outer insulating ring
130: lift pin 132: connecting pin
134: driving pin 136: driving plate
138: bellows 140: substrate electrode
150: power circuit part 152: capacitor variable part
200: dummy substrate 210: groove for positioning

Claims (10)

플라즈마 챔버 내의 기판 지지부 상에 제1 직경을 갖는 기판을 로딩하고;
상기 기판 상에 플라즈마 공정을 수행하고;
상기 플라즈마 챔버로부터 상기 기판을 언로딩하고;
상기 기판 지지부 상에 상기 제1 직경보다 작은 제2 직경을 갖는 더미 기판을 로딩하고; 그리고
상기 더미 기판 상에 플라즈마 세정 공정을 수행하여 상기 플라즈마 챔버 내의 공정 부산물을 제거하는 것을 포함하는 반도체 장치의 제조 방법.loading a substrate having a first diameter onto a substrate support within the plasma chamber;
performing a plasma process on the substrate;
unloading the substrate from the plasma chamber;
loading a dummy substrate having a second diameter smaller than the first diameter onto the substrate support; and
and removing process by-products in the plasma chamber by performing a plasma cleaning process on the dummy substrate. 제 1 항에 있어서, 상기 더미 기판을 로딩하는 것은,
상기 기판 지지부 내의 복수 개의 리프트 핀들을 상승시키고;
상승된 리프트 핀들 상에 상기 더미 기판을 배치시키고; 그리고
상기 리프트 핀들을 하강하여 상기 더미 기판이 상기 기판 지지부 상에 안착시키는 것을 포함하는 반도체 장치의 제조 방법.The method of claim 1 , wherein loading the dummy substrate comprises:
elevate a plurality of lift pins in the substrate support;
placing the dummy substrate on raised lift pins; and
and lowering the lift pins so that the dummy substrate is seated on the substrate support. 제 2 항에 있어서, 상기 더미 기판은 하부면에 위치 결정용 홈들을 갖고,
상기 상승된 리프트 핀들 상에 상기 더미 기판을 배치시키는 것은,
상기 위치 결정용 홈들 내에 상기 리프트 핀들의 상단부들이 각각 삽입되어 자기 정렬(self aligned)되는 것을 포함하는 반도체 장치의 제조 방법.3. The method of claim 2, wherein the dummy substrate has grooves for positioning on a lower surface,
Placing the dummy substrate on the raised lift pins,
and inserting upper ends of the lift pins into the positioning grooves to self-align. 제 3 항에 있어서, 상기 위치 결정용 홈들은 상기 리프트 핀들의 상기 상단부들이 삽입되기 위하여 기 설정된 각도를 가지고 표면적이 점진적으로 증가하는 테이퍼진(tapered) 형상을 포함하는 반도체 장치의 제조 방법.4 . The method of claim 3 , wherein the grooves for positioning include a tapered shape in which a surface area gradually increases at a predetermined angle for insertion of the upper ends of the lift pins. 제 1 항에 있어서, 상기 기판 지지부의 상부 외측 둘레에 포커스 링을 배치시키는 것을 더 포함하는 반도체 장치의 제조 방법.The method of claim 1 , further comprising disposing a focus ring on an outer circumference of an upper portion of the substrate supporter. 제 5 항에 있어서, 상기 더미 기판을 로딩하는 것은,
상기 더미 기판이 상기 기판 지지부 상에 안착될 때, 상기 포커스 링의 내측 가장자리 영역을 노출시키는 것을 포함하는 반도체 장치의 제조 방법.The method of claim 5 , wherein loading the dummy substrate comprises:
and exposing an inner edge region of the focus ring when the dummy substrate is placed on the substrate supporter. 제 1 항에 있어서, 상기 플라즈마 챔버 내의 공정 부산물을 제거하는 것은,
상기 플라즈마 챔버 내에 세정 가스를 유입하고; 그리고
플라즈마를 발생시키는 것을 포함하는 반도체 장치의 제조 방법.The method of claim 1, wherein removing process by-products in the plasma chamber comprises:
introducing a cleaning gas into the plasma chamber; and
A method of manufacturing a semiconductor device comprising generating plasma. 제 7 항에 있어서, 상기 세정 가스는 붕소 염소 화합물(BClx), 규소 염소 화합물(SiClx), 육불화황(SF6), 삼불화질소(NF3), 염소(Cl2), 사브롬화규소(SiBr4), 육불화부타디엔(C4F6), 옥타플루오로시클로부탄(C4F8), 오불화탄소(CF5) 및 플루오로폼(CHF3) 중에서 선택된 적어도 어느 하나를 포함하는 반도체 장치의 제조 방법.The method of claim 7, wherein the cleaning gas is boron chlorine compound (BClx), silicon chlorine compound (SiClx), sulfur hexafluoride (SF6), nitrogen trifluoride (NF3), chlorine (Cl2), silicon tetrabromide (SiBr4), A method for manufacturing a semiconductor device comprising at least one selected from hexafluorobutadiene (C4F6), octafluorocyclobutane (C4F8), carbon pentafluoride (CF5), and fluoroform (CHF3). 제 1 항에 있어서, 상기 기판의 상기 제1 직경과 상기 더미 기판의 상기 제2 직경의 차이는 0.5mm 내지 2mm의 범위 이내에 있는 반도체 장치의 제조 방법.The method of claim 1 , wherein a difference between the first diameter of the substrate and the second diameter of the dummy substrate is within a range of 0.5 mm to 2 mm. 플라즈마 챔버 내의 기판 지지부 상에 제1 직경을 갖는 기판을 로딩하고;
상기 기판 상에 플라즈마 건식 식각 공정을 수행하고;
상기 플라즈마 챔버로부터 상기 기판을 언로딩하고;
상기 기판 지지부 상에 상기 제1 직경보다 작은 제2 직경을 갖는 더미 기판을 로딩하고; 그리고
상기 더미 기판 상에 플라즈마 건조 세정 공정을 수행하여 상기 플라즈마 챔버 내의 공정 부산물을 제거하는 것을 포함하고,
상기 더미 기판을 로딩하는 것은,
상기 기판 지지부 내의 복수 개의 리프트 핀들을 상승시키고;
상기 더미 기판의 하부면에 구비된 위치 결정용 홈들에 상기 리프트 핀들의 상단부들을 삽입하여 상기 더미 기판을 정렬시키고; 그리고
상기 리프트 핀들을 하강하여 상기 더미 기판이 상기 기판 지지부의 포커스 링의 내측 가장자리 영역을 노출시키도록 안착시키는 것을 포함하는 반도체 장치의 제조 방법.loading a substrate having a first diameter onto a substrate support within the plasma chamber;
performing a plasma dry etching process on the substrate;
unloading the substrate from the plasma chamber;
loading a dummy substrate having a second diameter smaller than the first diameter onto the substrate support; and
Performing a plasma dry cleaning process on the dummy substrate to remove process by-products in the plasma chamber;
Loading the dummy substrate,
elevate a plurality of lift pins in the substrate support;
aligning the dummy substrate by inserting upper ends of the lift pins into positioning grooves provided on a lower surface of the dummy substrate; and
and lowering the lift pins to seat the dummy substrate so as to expose an inner edge region of a focus ring of the substrate supporter.
KR1020220014186A 2022-02-03 2022-02-03 Plasma processing apparatus and semiconductor device manufacturing method KR20230117890A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220014186A KR20230117890A (en) 2022-02-03 2022-02-03 Plasma processing apparatus and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220014186A KR20230117890A (en) 2022-02-03 2022-02-03 Plasma processing apparatus and semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
KR20230117890A true KR20230117890A (en) 2023-08-10

Family

ID=87560813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220014186A KR20230117890A (en) 2022-02-03 2022-02-03 Plasma processing apparatus and semiconductor device manufacturing method

Country Status (1)

Country Link
KR (1) KR20230117890A (en)

Similar Documents

Publication Publication Date Title
US10811282B2 (en) Upper plasma-exclusion-zone rings for a bevel etcher
US8382942B2 (en) Method and apparatus for reducing substrate backside deposition during processing
JP7225093B2 (en) Ceramic electrostatic chuck with V-shaped seal band
KR101495288B1 (en) An apparatus and a method for treating a substrate
US11031262B2 (en) Loadlock integrated bevel etcher system
CN109509694B (en) Plasma processing apparatus and plasma processing method
KR20030083729A (en) Plasma treatment device
US11551916B2 (en) Sheath and temperature control of a process kit in a substrate processing chamber
KR20200010743A (en) Substrate support apparatus and plasma processing apparatus having the same
KR20230156382A (en) lift pin mechanism
US20090242520A1 (en) Plasma processing apparatus and plasma processing method
JP2022542090A (en) Process kit sheath and temperature control
US20070218197A1 (en) Vacuum processing system and method of making
KR20230117890A (en) Plasma processing apparatus and semiconductor device manufacturing method
KR102622055B1 (en) Apparatus and method of attaching pad on edge ring
KR20150116003A (en) Apparatus, system, and metho for treating substrate
KR20240002334A (en) Focus ring and apparatus for treating substrate
US20220293397A1 (en) Substrate edge ring that extends process environment beyond substrate diameter
KR100604826B1 (en) Plasma processing apparatus for processing the edge of wafer and method of plasma processing thereof
TW202231131A (en) Ring for substrate extreme edge protection
CN115803868A (en) Lift pin interface in substrate support
KR20070101948A (en) Semiconductor device manufacturing apparatus
KR20080045803A (en) Structure of exhaust line in semiconductor device manufacturing apparatus
KR20050080242A (en) Apparatus for processing semiconductor wafer