KR20230117332A - 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 - Google Patents

반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 Download PDF

Info

Publication number
KR20230117332A
KR20230117332A KR1020237013517A KR20237013517A KR20230117332A KR 20230117332 A KR20230117332 A KR 20230117332A KR 1020237013517 A KR1020237013517 A KR 1020237013517A KR 20237013517 A KR20237013517 A KR 20237013517A KR 20230117332 A KR20230117332 A KR 20230117332A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
substrate
emitting devices
assembly
Prior art date
Application number
KR1020237013517A
Other languages
English (en)
Inventor
김정섭
김건호
김윤철
고지수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20230117332A publication Critical patent/KR20230117332A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명에 따른 디스플레이 장치는, 복수의 픽셀 영역을 포함하는 배선 기판; 및 상기 픽셀 영역에 배치되는 반도체 발광소자를 포함하고, 상기 픽셀 영역은, 서로 다른 색상을 발광하면서 상이한 형상을 갖는 반도체 발광소자들을 포함하며, 상기 배선 기판은, 상기 반도체 발광소자들의 배열이 상이한 2 이상의 픽셀 영역을 포함하는 것을 특징으로 한다. 본 발명에 따르면, 일부 픽셀 영역 내 반도체 발광소자들의 배열을 달리하여, 이를 디스플레이 장치 제조 시 얼라인 키(Align key)로 활용할 수 있다.

Description

반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
본 발명은 반도체 발광소자, 특히, 수 내지 수십 ㎛ 크기를 갖는 반도체 발광소자를 포함하는 디스플레이 장치와 이를 제조하는 방법에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위해 액정 디스플레이(LCD), 유기 발광소자 디스플레이(OLED), 그리고 반도체 발광소자 디스플레이 등이 경쟁하고 있다.
디스플레이에 100㎛ 이하의 단면적을 갖는 반도체 발광소자(이하, 마이크로 LED)를 사용하면 디스플레이가 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다. 그러나 대면적 디스플레이를 구현하기 위해서는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 종류의 디스플레이들에 비해 전사 공정이 어려운 문제가 있다.
현재 마이크로 LED는 픽앤플레이스(pick&place), 레이저 리프트 오프법(laser lift-off) 또는 자가조립(self-assembly) 방식으로 전사될 수 있다. 이 중에서 자가조립 방식은 유체 내에서 반도체 발광소자들이 스스로 위치를 찾아가는 방식으로 대면적의 디스플레이 장치를 구현하는데 가장 유리한 방식이다.
한편, 자가조립 방식에는 반도체 발광소자들을 제품에 사용될 최종 기판에 직접 조립하는 방식(직접 전사 방식) 및 반도체 발광소자들을 조립 기판에 조립한 후 추가 전사 공정을 통해 최종 기판으로 전사하는 방식(하이브리드 전사 방식)이 있다. 직접 전사 방식은 공정 측면에서 효율적이며, 하이브리드 전사 방식은 자가조립을 위한 구조를 제한없이 추가할 수 있는 점에서 장점이 있어, 두 가지 방식이 선택적으로 사용되고 있다.
본 발명의 일 목적은 적색, 녹색 및 청색 반도체 발광소자들이 단위 픽셀이 되는 고해상도의 디스플레이 장치를 제공하는 것이다.
본 발명의 다른 목적은 고해상도의 반도체 발광소자를 이용한 디스플레이 장치를 높은 신뢰성으로 제조하는 방법을 제공하는 것이다.
본 발명에 따르면, 디스플레이 장치는 복수의 픽셀 영역을 포함하는 배선 기판; 및 상기 픽셀 영역에 배치되는 반도체 발광소자를 포함하고, 상기 픽셀 영역은, 서로 다른 색상을 발광하면서 상이한 형상을 갖는 반도체 발광소자들을 포함하며, 상기 배선 기판은, 상기 반도체 발광소자들의 배열이 상이한 2 이상의 픽셀 영역을 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 픽셀 영역은, 청색을 발광하면서 제1형상을 갖는 제1 반도체 발광소자, 녹색을 발광하면서 제2형상을 갖는 제2 반도체 발광소자 및 적색을 발광하면서 제3형상을 갖는 제3 반도체 발광소자를 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 픽셀 영역은, 상기 기판 상에 매트릭스 배열로 배치되며, 상기 제1 내지 제3 반도체 발광소자들이 제1배열을 갖는 제1 픽셀 영역; 및 상기 제1 내지 제3 반도체 발광소자들이 상기 제1배열과 상이한 배열을 갖는 제2 픽셀 영역을 포함하고, 상기 배선 기판에는 상기 제1 픽셀 영역이 상기 제2 픽셀 영역보다 많이 배치되는 것을 특징으로 한다.
본 실시예에 있어서, 상기 배선 기판의 모서리와 인접한 부분에 배치되는 픽셀 영역 중 적어도 일부는 상기 제2 픽셀 영역인 것을 특징으로 한다.
본 실시예에 있어서, 상기 제2 픽셀 영역은, 상기 배선 기판 상에서 불연속적으로 배치되는 것을 특징으로 한다.
본 실시예에 있어서, 상기 제2 픽셀 영역 중 일부는 행 방향 및 열 방향 중 적어도 어느 하나의 방향을 따라 연속적으로 배치되는 것을 특징으로 한다.
본 실시예에 있어서, 상기 제2 픽셀 영역은, 상기 제1 내지 제3 반도체 발광소자의 배열 순서 및 배열 방향 중 적어도 하나가 상기 제1배열과 상이한 것을 특징으로 한다.
본 실시예에 있어서, 상기 배선 기판에 배치된 모든 제2 픽셀 영역은 상기 제1 내지 제3 반도체 발광소자의 배열이 동일한 것을 특징으로 한다.
본 실시예에 있어서, 상기 배선 기판에 배치된 제2 픽셀 영역은, 일부 제2 픽셀 영역 간에 상기 제1 내지 제3 반도체 발광소자의 배열이 동일한 것을 특징으로 한다.
본 실시예에 있어서, 상기 픽셀 영역은, 여분의 상기 제1 내지 제3 반도체 발광소자를 더 포함하는 것을 특징으로 한다.
본 발명에 따르면, 픽셀 영역이 서로 다른 색상을 발광하면서 상이한 형상을 갖는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 방법에 있어서, 조립 기판에 반도체 발광소자들을 조립하는 단계; 상기 조립 기판에 조립된 반도체 발광소자들을 전사 기판으로 전사하는 단계; 및 상기 전사 기판에 전사된 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계를 포함하고, 상기 조립 기판 및 상기 배선 기판은, 상기 반도체 발광소자들의 배열이 상이한 2 이상의 픽셀 영역을 포함하며, 상기 전사 기판에 전사된 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계는, 상기 2 이상의 픽셀 영역 중 적어도 어느 하나를 기준으로 하여 수행되는 것을 특징으로 한다.
본 실시예에 있어서, 상기 조립 기판 및 상기 배선 기판은, 상기 반도체 발광소자들이 제1배열을 갖는 제1 픽셀 영역; 및 상기 반도체 발광소자들이 상기 제1배열과 상이한 배열을 갖는 제2 픽셀 영역을 포함하며, 상기 전사 기판에 전사된 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계는, 상기 제2 픽셀 영역을 기준으로 하여 수행되는 것을 특징으로 한다.
본 실시예에 있어서, 상기 조립 기판 및 상기 전사 기판은 제1 얼라인 패턴을 포함하고, 상기 조립 기판에 조립된 반도체 발광소자들을 상기 전사 기판으로 전사하는 단계는, 상기 조립 기판 및 상기 전사 기판의 제1 얼라인 패턴이 오버랩 되도록 상기 조립 기판의 일측에 상기 전사 기판을 얼라인시키는 단계; 및 상기 조립 기판과 상기 전사 기판을 합착시키는 단계를 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 전사 기판 및 상기 배선 기판은 제1 얼라인 패턴을 포함하고, 상기 전사 기판에 전사된 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계는, 상기 전사 기판 및 상기 배선 기판의 제1 얼라인 패턴이 오버랩 되도록 상기 배선 기판의 일측에 상기 전사 기판을 얼라인시키는 단계; 상기 전사 기판 상에 상기 제2 픽셀 영역의 배열과 대응하는 배열로 전사된 반도체 발광소자들을 인식하여, 상기 배선 기판의 일측에 상기 전사 기판을 얼라인시키는 단계; 및 상기 전시 기판과 상기 배선 기판을 합착시키는 단계를 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 조립 기판에 조립된 반도체 발광소자들이 상기 전사 기판에 전사된 상태에서, 상기 전사 기판은 적어도 2 이상의 모서리 부근에 제2 픽셀 영역과 대응되는 배열의 반도체 발광소자들을 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 전사 기판은, 모서리 부근에 복수의 제1 얼라인 패턴을 포함하고, 상기 조립 기판 및 상기 배선 기판은, 상기 전사 기판의 제1 얼라인 패턴과 대응되는 위치에 상기 제1 얼라인 패턴을 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 전사 기판에 전사된 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계는, 복수 회 반복 수행되는 것을 특징으로 한다.
본 실시예에 있어서, 상기 조립 기판에 반도체 발광소자들을 조립하는 단계는, 전기장 및 자기장을 이용하여 유체 중의 반도체 발광소자들을 상기 조립 기판에 자가조립 하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자들은, 청색을 발광하면서 제1형상을 갖는 제1 반도체 발광소자, 녹색을 발광하면서 제2형상을 갖는 제2 반도체 발광소자 및 적색을 발광하면서 제3형상을 갖는 제3 반도체 발광소자를 포함하며, 상기 조립 기판에 반도체 발광소자들을 조립하는 단계는, 상기 조립 기판에 상기 제1 내지 제3 반도체 발광소자들을 동시에 조립하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 배선 기판에 전사된 반도체 발광소자들과 상기 배선 기판을 전기적으로 연결하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명은 모서리 부근 픽셀 영역의 서브 픽셀 배열을 나머지 픽셀 영역의 서브 픽셀 배열과 상이하게 구성하고 이를 전사 시 얼라인 키(Align key)로 활용하는 바 전사 정밀도를 향상시키고, 높은 신뢰성으로 디스플레이 장치를 제작할 수 있다.
본 발명은 디스플레이 장치의 서브 픽셀이 되는 일부 반도체 발광소자를 얼라인 키로 활용하므로 별도의 얼라인 키를 제작할 필요가 없어 공정 시간 및 비용을 절감할 수 있으며, 디스플레이 장치를 고해상도로 제작할 수 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A부분을 확대하여 나타낸 도면이다.
도 3은 도 2의 반도체 발광소자를 확대하여 나타낸 도면이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 도면이다.
도 5a 내지 도 5e는 전술한 반도체 발광소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
도 6은 본 발명에 따른 반도체 발광소자 자가조립 장치의 일 실시예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자들을 기판에 자가조립 하는 공정을 나타내는 개념도들이다.
도 9는 도 8a 내지 도 8e의 자가조립 공정에 사용되는 반도체 발광소자의 일 실시예를 나타낸 도면이다.
도 10a 내지 도 10c는 본 발명에 따른 자가조립 공정 후 반도체 발광소자의 또 다른 전사 공정을 설명하기 위한 개념도들이다.
도 11 내지 도 13은 적색, 녹색, 청색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치의 제조방법을 나타내는 순서도이다.
도 14는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 나타내는 도면이다.
도 15 및 도 16은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 나타내는 도면이다.
도 17은 본 발명에 따른 디스플레이 장치 제조방법의 흐름도이다.
도 18a 및 도 18b는 본 발명에 따른 디스플레이 장치 제조방법에서 전사 공정을 나타내는 개념도들이다.
도 19는 본 발명에 따른 디스플레이 장치 제조방법에서 전사 기판과 배선 기판의 얼라인을 설명하기 위한 개념도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 “부”는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니된다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 “상(on)”에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있는 것으로 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰(mobile phone), 스마트폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistant), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 테블릿 PC(tablet PC), 울트라북(ultrabook), 디지털 TV(digital TV), 데스크톱 컴퓨터(desktop computer) 등이 포함될 수 있다. 그러나 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태라도 디스플레이를 포함할 수 있다면 적용될 수 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A부분을 확대하여 나타낸 도면이고, 도 3은 도 2의 반도체 발광소자를 확대하여 나타낸 도면이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 도면이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)을 통해 출력될 수 있다. 상기 디스플레이 모듈(140)의 테두리를 감싸는 폐루프 형태의 케이스(101)는 상기 디스플레이 장치(100)의 베젤(bezel)을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100㎛ 이하의 작은 크기로 형성되는 발광다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되며, 이들의 조합으로 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극(111)과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극(112)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서, 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입 (flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(250)는 p형 전극(256), p형 전극 (256)이 형성되는 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층 (254), 활성층(254) 상에 형성된 n형 반도체층(253), 및 n형 반도체층(253) 상에서 p형 전극(256)과 수평방향으로 이격 배치되는 n형 전극(252)을 포함한다. 이 경우, p형 전극(256)과 n형 전극(252)은 모두 반도체 발광소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자와 플립 칩 타입의 반도체 발광소자는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 또는 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위 화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되며, 메사 및 아이솔레이션을 통해 형성된 반도체 발광소자가 개별 화소로 이용된다. 웨이퍼 상에 형성된 마이크로 크기의 반도체 발광소자(150)는 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사기술로 픽앤플레이스(pick and place)가 있으나 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프(stamp)나 롤(roll)을 이용하여 한 번에 여러개의 소자를 전사하는 기술이 있으나 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다. 본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 먼저 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하에서 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. 또한, 본 명세서에서 설명하는 자가조립 방식은 수평형 반도체 발광소자 및 수직형 반도체 발광소자에 모두 적용될 수 있다.
먼저, 디스플레이 장치의 제조방법을 살펴보면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2 도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 n형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 p형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 p형이 되고 제2도전형이 n형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(1059)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층 (155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층 (154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(1059)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들이 상기 기판(1061)에 스스로 조립되도록 한다. 이 경우에, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 유체 챔버 내에 넣어, 상기 반도체 발광소자들(150)이 배선기판에 바로 안착되는 것도 가능하다. 이 경우에, 상기 기판은 배선기판이 될 수 있다. 다만, 설명의 편의상, 본 발명에서는 기판이 조립기판(161)으로서 구비되어 반도체 발광소자들(1050)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립 기판(161)에 안착하는 것이 용이하도록, 상기 조립 기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들 (미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들 (150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가, 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들이 어레이된 후에, 상기 조립기판(161)의 반도체 발광소자들을 배선기판으로 전사하면, 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법은 대화면 디스플레이의 제조에 적용하려면, 전사수율을 높여야만 한다. 본 발명에서는 전사수율을 높이기 위하여, 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동과정에서 전기장을 이용하여 상기 반도체 발광소자를 기 설정된 위치에 안착시킨다. 이하에서는, 이러한 전사 방법과 장치에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8d는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8d의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 유체 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 유체 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 유체 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 유체 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 유체 챔버(162)에는 기판(161)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)가 제어부에 의하여 위치 조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때에, 상기 조립위치에서 상기 기판(161)의 조립면이 상기 유체 챔버(150)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 유체 챔버(162)내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다. 이와 다르게, 유전체층(161b)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는, 수십 nm~수μm의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은, 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은, 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽 (161e)은 상기 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는, 도시와 같이, 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간이 될 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들 내부에 형성된 홈은, 원형으로 이루어질 수 있다. 나아가, 셀들 각각은, 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층이 덮으면서, 상기 유전체층이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이런 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 상기 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 상기 유체 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체내에서 이동하도록, 상기 반도체 발광소자(1050)는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광 소자는 제1도전형 전극(1052) 및 제2도전형 전극(1056), 상기 제1도전형 전극(1052)이 배치되는 제1도전형 반도체층(1053), 상기 제1도전형 반도체층(1052)과 오버랩되며, 상기 제2도전형 전극(1056)이 배치되는 제2도전형 반도체층(1055), 그리고 상기 제1 및 제2도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1도전형은 p형이고, 제2도전형은 n형으로 구성될 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 상기 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 본 발명에서, 상기 제1도전형 전극(1052)는 반도체 발광소자의 자가조립 등에 의하여, 반도체 발광소자가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2도전형 전극(1056)은 상기 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd 계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2도전형 전극(1056)에 구비될 수 있다. 또한, 이와 다르게, 자성체를 포함한 도전형 전극은, 도전형 전극의 일 레이어가 자성체로 이루어질 수 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2도전형 전극(1056)은, 제1층(1056a) 및 제2층(1056b)을 포함할 수 있다. 여기에서, 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)는 자성체가 아닌 금속소재를 포함할 수 있다.
도시와 같이, 본 예시에서는 자성체를 포함하는 제1층(1056a)이, 제2 도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은, 제2층(1056b)과 제2도전형 반도체층(1055) 사이에 배치된다. 상기 제2층 (1056b)은 배선기판의 제2전극과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1도전형 반도체층의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 보다 구체적으로, 상기 자가조립 장치는 상기 유체 챔버의 상부에 x,y,z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나, 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계방향 또는 반시계방향으로 회전하게 된다.
한편, 상기 유체 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 유체 챔버(162)의 내부를 모니터링하도록, 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면, 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하, 상기에서 설명한 자기조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우에, 도 5c의 제2도전형 전극을 형성하는 과정에서, 자성체를 상기 반도체 발광소자에 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들 (1050)을 유체 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 유체 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 유체 챔버(162)의 바닥에 가라앉고 일부는 유체 내에 부유할 수 있다. 상기 유체 챔버(162)에 광투과성의 바닥판(166)이 구비되는 경우에, 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 유체 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)이 전자석으로 구성될 수 있다. 이 경우에는 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격거리를 제어한다. 상기 이격거리는 상기 기판의 최외각으로부터 수 밀리미터 내지 수십 마이크로미터가 될 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록, 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판과 수평한 방향, 시계방향 또는 반시계방향으로 이동한다(도 8c). 이 경우에, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향으로 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록, 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c). 예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향으로 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한게 된다. 즉 선택적으로 생성한 전기장을 이용하여, 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이후에, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립 기판인 경우에, 전술한 바와 같이 어레인된 반도체 발광소자들을 배선기판으로 전사하여 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후에, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우에 전원공급을 중단하면, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지게 된다.
이후에, 상기 유체 챔버(162)의 바닥에 있는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이때 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사수율을 높이기 위해 조립 기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며, 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
한편, 본 발명은 상술한 자가 조립 공정의 수율 및 자가 조립 이후 공정 수율을 높이기 위한 조립 기판의 구조 및 방법을 제공한다. 본 발명은 상기 기판(161)이 조립 기판으로 사용될 때로 한정된다. 즉, 후술할 조립 기판은 디스플레이 장치의 배선 기판으로 사용되는 것이 아니다. 이에, 이하에서는 상기 기판(161)을 조립 기판(161)이라 칭한다.
본 발명은 두 가지 관점에서 공정 수율을 향상시킨다. 첫 번째, 본 발명은 원하지 않는 위치에 전기장이 강하게 형성되어, 반도체 발광소자가 원하지 않는 위치에 안착되는 것을 방지한다. 두 번째, 본 발명은 조립 기판에 안착된 반도체 발광소자들을 다른 기판으로 전사할 때, 반도체 발광소자가 조립 기판 상에 잔류하는 것을 방지한다.
상술한 해결과제는 서로 다른 구성 요소에 의해 개별적으로 달성되는 것이 아니다. 상술한 두 가지 해결과제는 후술할 구성요소와 기 설명한 조립 기판 (161)의 유기적인 결합에 의해 달성될 수 있다.
본 발명에 대하여 구체적으로 설명하기에 앞서, 자가 조립 후 디스플레이 장치를 제조하기 위한 후공정에 대하여 설명한다.
도 10a 내지 10c는 본 발명에 따른 자가 조립 공정 후 반도체 발광소자가 전사되는 모습을 나타내는 개념도들이다.
도 8a 내지 8e에서 설명한 자가 조립 공정이 종료되면, 조립 기판(161)의 기설정된 위치에는 반도체 발광소자들이 안착된 상태가 된다. 상기 조립 기판(161)에 안착된 반도체 발광소자들은 적어도 한 번 다른 기판으로 전사된다. 본 명세서에서는 상기 조립 기판(161)에 안착된 반도체 발광소자들이 2회 전사되는 일 실시 예에 대하여 설명하지만 이에 한정되지 않고, 상기 조립 기판(161)에 안착된 반도체 발광소자들은 1회 또는 3회 이상 다른 기판으로 전사될 수 있다.
한편, 자가 조립 공정이 종료된 직후에는 조립 기판(161)의 조립면이 하측 방향(또는 중력 방향)을 향하고 있는 상태이다. 자가 조립 후 공정을 위해 상기 조립 기판(161)은 반도체 발광소자가 안착된 상태로 180도 뒤집어질 수 있다. 이 과정에서 반도체 발광소자가 조립 기판(161)으로부터 이탈할 위험이 있기 때문에, 상기 조립 기판(161)을 뒤집는 동안 상기 복수의 전극들(161c, 이하 조립 전극들)에는 전압이 인가되어야 한다. 상기 조립 전극들간에 형성되는 전기장은 상기 조립 기판(161)이 뒤집어지는 동안 반도체 발광소자가 조립 기판(161)으로부터 이탈하는 것을 방지한다.
자가 조립 공정 후 조립 기판(161)을 180도로 뒤집으면 도 10a와 같은 형상이 된다. 구체적으로, 도 10a와 같이, 조립 기판(161)의 조립면은 상측(또는 중력의 반대 방향)을 향하는 상태가 된다. 이 상태에서, 전사 기판(400)이 상기 조립 기판(161) 상측에 얼라인 된다.
상기 전사 기판(400)은 상기 조립 기판(161)에 안착된 반도체 발광소자들을 이탈시켜 배선 기판으로 전사하기 위한 기판이다. 상기 전사 기판 (400)은 PDMS(polydimethylsiloxane) 재질로 형성될 수 있다. 따라서, 상기 전사 기판(400)은 PDMS 기판으로 지칭될 수 있다.
상기 전사 기판(400)은 상기 조립 기판(161)에 얼라인된 후 상기 조립 기판(161)에 압착된다. 이후, 상기 전사 기판(400)을 상기 조립 기판(161)의 상측으로 이송하면, 전사 기판(400)의 부착력에 의하여, 조립 기판(161)에 배치된 반도체 발광소자들(350)은 상기 전사 기판(400)으로 이동하게 된다.
이를 위해, 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지는 상기 반도체 발광소자(350)와 유전체층(161b) 간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지와 상기 반도체 발광소자(350)와 유전체층(161b) 간의 표면 에너지의 차이가 클수록, 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈될 확률이 높아지므로, 상기 두 표면 에너지의 차이는 클수록 바람직하다.
한편, 상기 전사 기판(400)을 상기 조립 기판(161)에 압착시킬 때, 전사 기판(400)에 의해 가해지는 압력이 반도체 발광소자(350)에 집중되도록, 상기 전사 기판(400)은 복수의 돌기부(410)를 포함할 수 있다. 상기 돌기부(410)는 상기 조립 기판(161)에 안착된 반도체 발광소자들과 동일한 간격으로 형성될 수 있다. 상기 돌기부(410)가 상기 반도체 발광소자들(350)과 오버랩되도록 얼라인 한 후, 상기 전사 기판(400)을 조립 기판(161)에 압착시킬 경우, 전사 기판 (400)에 의한 압력이 반도체 발광소자들(350)에만 집중될 수 있다. 이를 통해, 본 발명은 반도체 발광소자가 조립 기판(161)으로부터 이탈될 확률을 증가시킨다.
한편, 상기 반도체 발광소자들이 상기 조립 기판(161)에 안착된 상태에서 반도체 발광소자의 일부는 홈 외부로 노출되는 것이 바람직하다. 반도체 발광소자들(350)이 홈 외부로 노출되지 않는 경우, 전사 기판(400)에 의한 압력이 반도체 발광소자들(350)에 집중되지 않아 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈할 확률이 낮아질 수 있다.
마지막으로, 도 10c를 참조하면, 상기 전사 기판(400)을 배선 기판(500)에 압착시켜, 반도체 발광소자들(350)을 상기 전사 기판(400)에서 상기 배선 기판 (500)으로 전사시키는 단계가 진행된다. 이때, 상기 배선 기판(500)에는 돌출부(510)가 형성될 수 있다. 상기 전사 기판(400)에 배치된 반도체 발광소자들(350)과 상기 돌출부(510)가 오버랩되도록, 상기 전사 기판(400)과 상기 배선 기판(500)을 얼라인 시킨다. 이후, 상기 전사 기판(400)과 상기 배선 기판(500)을 압착시킬 경우, 상기 돌출부(510)로 인하여 상기 반도체 발광소자들(350)이 상기 전사 기판(400)으로부터 이탈할 확률이 증가할 수 있다.
한편, 전사 기판(400)에 배치된 반도체 발광소자들(350)이 배선 기판 (500)으로 전사되기 위해서는, 상기 반도체 발광소자(350)와 상기 배선 기판(500) 간의 표면 에너지가 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350)와 상기 배선 기판 (500) 간의 표면 에너지와 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지의 차이가 클수록, 반도체 발광소자(350)가 전사 기판(400)으로부터 이탈될 확률이 높아지므로, 상기 두 표면 에너지의 차이는 클수록 바람직하다.
상기 배선 기판(500)으로 상기 전사 기판(400)에 배치된 반도체 발광소자를(350) 모두 전사한 후, 상기 반도체 발광소자들(350)과 배선 기판에 형성된 배선 전극 간에 전기적 연결을 형성하는 단계가 진행될 수 있다. 상기 배선 전극의 구조 및 전기적 연결을 형성하는 방법은 반도체 발광소자(350)의 종류에 따라 달라질 수 있다.
한편, 도시되지 않았지만, 상기 배선 기판(500)에는 이방성 전도성 필름이 배치될 수 있다. 이 경우, 상기 전사 기판(400)과 상기 배선 기판(500)을 압착시키는것 만으로 반도체 발광소자들(350)과 배선 기판(500)에 형성된 배선 전극들간에 전기적 연결이 형성될 수 있다.
한편, 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 도 10a 내지 10c에서 설명한 방법은 다양한 방식으로 구현될 수 있다. 이하, 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법에 대하여 설명한다.
도 11 내지 13은 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법을 나타내는 순서도이다.
서로 다른 색을 발광하는 반도체 발광소자들은 서로 다른 조립 기판에 개별적으로 조립될 수 있다. 구체적으로, 상기 조립 기판(161)은 제1색을 발광하는 반도체 발광소자들이 안착되는 제1조립 기판, 상기 제1색과 다른 제2색을 발광하는 반도체 발광소자들이 안착되는 제2조립 기판, 상기 제1색 및 제2색과 다른 제3색을 발광하는 반도체 발광소자들이 안착되는 제3조립 기판을 포함할 수 있다. 각각의 조립 기판에는 도 8a 내지 8e에서 설명한 방법에 따라, 서로 다른 종류의 반도체 발광소자들이 조립된다. 예를 들어, 제1 내지 제3조립 기판 각각에는 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자 각각이 조립될 수 있다.
도 11을 참조하면, 제1 내지 제3조립 기판(RED TEMPLATE, GREEN TEMPLATE, BLUE TEMPLATE) 각각에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 서로 다른 전사 기판에 의해 배선 기판으로 전사될 수 있다.
구체적으로, 조립 기판에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판(RED TEMPLATE)에 제1전사 기판 (스탬프(R))을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들(RED 칩)을 상기 제1조립 기판(RED TEMPLATE)에서 상기 제1전사 기판(스탬프(R))으로 전사시키는 단계, 상기 제2조립 기판(GREEN TEMPLATE)에 제2전사 기판 (스탬프(G))을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들(GREEN 칩)을 상기 제2조립 기판(GREEN TEMPLATE)에서 상기 제2전사 기판(스탬프(G))으로 전사시키는 단계 및 상기 제3조립 기판(BLUE TEMPLATE)에 제3전사 기판 (스탬프(B))을 압착시켜, 상기 제3색을 발광하는 반도체 발광소자들(BLUE 칩)을 상기 제3조립 기판(BLUE TEMPLATE)에서 상기 제3전사 기판(스탬프(B))으로 전사시키는 단계를 포함할 수 있다.
이후, 상기 제1 내지 제3전사 기판 각각을 상기 배선 기판에 압착시켜, 상기 제1 내지 제3색을 발광하는 반도체 발광소자들을 상기 제1 내지 제3전사 기판 각각에서 상기 배선 기판으로 전사시키는 단계가 진행된다.
도 11에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 세 종류의 전사 기판을 필요로 한다.
이와 달리, 도 12를 참조하면, 제1 내지 제3조립 기판(RED TEMPLATE, GREEN TEMPLATE, BLUE TEMPLATE) 각각에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 동일한 전사 기판에 의해 배선 기판으로 전사될 수 있다.
구체적으로, 상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판(RED TEMPLATE)에 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들(RED 칩)을 상기 제1조립 기판(RED TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계, 상기 제2조립 기판(GREEN TEMPLATE)에 상기 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들(GREEN 칩)을 상기 제2조립 기판(GREEN TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계, 상기 제3조립 기판(BLUE TEMPLATE)에 상기 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제3색을 발광하는 반도체 발광소자들(BLUE 칩)을 상기 제3조립 기판(BLUE TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계를 포함한다.
이 경우, 상기 제1 내지 제3조립 기판 각각과 상기 전사 기판 간의 얼라인 위치가 서로 달라질 수 있다. 예를 들어, 조립 기판과 전사 기판 간의 얼라인이 완료되었을 때, 상기 제1조립 기판에 대한 상기 전사 기판의 상대적 위치와 상기 제2조립 기판에 대한 상기 전사 기판의 상대적 위치는 서로 다를 수 있다. 상기 전사 기판은 조립 기판의 종류가 바뀔 때마다, SUB PIXEL의 PITCH 만큼 얼라인 위치를 쉬프트할 수 있다. 이러한 방식을 통해, 상기 전사 기판을 상기 제1 내지 제3조립 기판에 순차적으로 압착시켰을 때, 세 종류의 칩이 모두 상기 전사 기판으로 전사되도록 할 수 있다.
이 후, 도 11과 마찬가지로, 상기 전사 기판을 상기 배선 기판에 압착시켜, 상기 제1 내지 제3색을 발광하는 반도체 발광소자들을 상기 전사 기판에서 상기 배선 기판으로 전사시키는 단계가 진행된다.
도 12에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.
상술한 도 11 및 12와는 달리, 도 13에 따르면, 하나의 조립 기판(RGB 통합 TEMPLATE)에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 동일한 전사 기판(RGB 통합 스탬프)에 의해 배선 기판으로 전사될 수 있다.
도 13에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 한 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.
상술한 바와 같이, 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 그 제조방법은 다양한 방식으로 구현될 수 있다.
본 발명은 서로 다른 색상을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치와 이를 제조하는 방법을 제시한다. 본 발명의 디스플레이 장치는 조립 기판에 조립된 반도체 발광소자들이 전사 기판을 통해 배선 기판으로 최종 전사되는 하이브리드 방식으로 제조되며, 본 발명은 기판 간의 얼라인 과정에서 얼라인 정밀도를 향상시킬 수 있는 방안을 제시한다.
먼저, 도 14 내지 도 16을 참조하여, 본 발명의 디스플레이 장치에 대해 설명한다. 도 14는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 나타내는 도면이고, 도 15 및 도 16은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 나타내는 도면이다.
본 발명의 디스플레이 장치(1000)는 배선 기판(1100) 및 반도체 발광소자(1150)를 포함한다. 배선 기판(1100)은 유리 또는 폴리머 재질로 이루어질 수 있다. 배선 기판(1100)에는 반도체 발광소자들(1150)의 구동에 관여하는 박막 트랜지스터(TFT), 구체적으로 스위칭 박막 트랜지스터와 구동 박막 트랜지스터가 구비될 수 있다. 박막 트랜지스터(TFT)는 반도체 발광소자(1150)와 1 대1로 구비되어, 개별 반도체 발광소자(1150) 단위로 제어를 수행할 수 있다. 또한, 배선 기판(1100)에는 박막 트랜지스터(TFT)와 반도체 발광소자(1150) 간의 전기적 연결을 위하여 복수의 라인으로 구비되는 게이트 전극 및 데이터 전극이 배치될 수 있으며, 반도체 발광소자(1150)에 구동 전원을 공급하기 위하여 개별 전극 및 공통 전극이 배치될 수 있다. 본 명세서에서는 배선 기판(1100)에 기본적으로 배치되는 구성에 대한 상세한 설명은 생략한다.
한편, 배선 기판(1100)은 반도체 발광소자들(1150)이 배치되는 복수의 픽셀 영역(P)을 포함할 수 있다. 픽셀 영역(P)에 배치되는 반도체 발광소자들(1150)은 서브 픽셀(SP)이 될 수 있다. 본 발명의 실시예에 따르면, 하나의 픽셀 영역(P)은 서브 픽셀(SP)로서 서로 다른 색상을 발광하면서 상이한 형상을 갖는 2 이상의 반도체 발광소자들(1150)을 포함할 수 있다.
바람직하게는, 픽셀 영역(P)은 서브 픽셀(SP)로서 청색을 발광하면서 제1형상을 갖는 제1 반도체 발광소자(1150B), 녹색을 발광하면서 제2형상을 갖는 제2 반도체 발광소자(1150G) 및 적색을 발광하면서 제3형상을 갖는 제3 반도체 발광소자(1150R)를 포함할 수 있으며, 제1 반도체 발광소자(1150B), 제2 반도체 발광소자(1150G) 및 제3 반도체 발광소자(1150R)는 픽셀 영역(P) 내 일렬로 배치될 수 있다. 또한, 픽셀 영역(P)은 리던던시 목적의 제1 내지 제3 반도체 발광소자(1150B, 1150G, 1150R)를 더 포함할 수 있다. 리던던시 목적의 제1 내지 제3 반도체 발광소자(1150B-R, 1150G-R, 1150R-R)는 동일 픽셀 영역(P) 내에서 서브 픽셀(SP)이 되는 제1 내지 제3 반도체 발광소자(1150B, 1150G, 1150R)와 복수의 행 및 열을 이루면서 동일한 배열로 배치될 수 있다.
이하에서는, 픽셀 영역(P)에 제1 반도체 발광소자(1150B), 제2 반도체 발광소자(1150G) 및 제3 반도체 발광소자(1150R)가 서브 픽셀(SP)로 구비되는 실시예를 중심으로 설명한다.
본 발명에 따르면, 배선 기판(1100)은, 도 14 내지 도 16에 도시된 것과 같이, 반도체 발광소자들(1150)의 배열이 상이한 2 이상의 픽셀 영역(P-1, P-2)을 포함할 수 있다. 본 발명은 반도체 발광소자들(1150), 즉, 서브 픽셀(SP)의 배열이 상이한 일부 픽셀 영역(P-2)을 포함할 수 있으며, 해당 픽셀 영역(P-2)은 디스플레이 장치(1000) 제조 시 얼라인 키(align key)가 될 수 있다.
본 발명에서, 배선 기판(1100)에는 복수의 픽셀 영역(P)이 매트릭스 배열로 배치될 수 있으며, 픽셀 영역(P)은 제1 픽셀 영역(P-1) 및 제2 픽셀 영역(P-2)을 포함할 수 있다. 제1 픽셀 영역(P-1)에는 제1 내지 제3 반도체 발광소자들(1150B, 1150G, 1150R)이 제1배열을 갖도록 배치될 수 있으며, 제2 픽셀 영역(P-2)에는 제1 내지 제3 반도체 발광소자들(1150B, 1150G, 1150R)이 제1배열과 상이한 배열을 갖도록 배치될 수 있다. 다시 말해, 제1 픽셀 영역(P-1)과 상이한 배열을 갖는 픽셀 영역은 모두 제2 픽셀 영역(P-2)이 될 수 있다. 제2 픽셀 영역(P-2)은 제1 내지 제3 반도체 발광소자(1150B, 1150G, 1150R)의 배열 순서 및 배열 방향 중 적어도 하나가 제1배열과 상이할 수 있다. 본 발명에 따르면, 배선 기판(1100)에는 제1 픽셀 영역(P-1)이 제2 픽셀 영역(P-2)보다 많이 배치될 수 있으며, 제2 픽셀 영역(P-2)은 디스플레이 장치(1000) 제조 시 기판 간의 정밀한 얼라인을 위해 얼라인 키로 활용될 수 있다.
이하에서는, 첨부된 도면을 참조하여, 제1 픽셀 영역(P-1) 및 제2 픽셀 영역(P-2)의 다양한 실시예에 대해 설명한다.
본 발명에 따르면, 픽셀 영역(P)은, 첨부된 도면과 같이, 상이한 타원 형상의 제1 및 제2 반도체 발광소자(1150B, 1150G)와 원 형상의 제3 반도체 발광소자(1150R)를 포함하는 것으로 설명되나, 제1 내지 제3 반도체 발광소자(1150B, 1150G, 1150R)의 형상은 이에 한정되지 않는다.
일 실시예로, 제1 픽셀 영역(P-1)과 제2 픽셀 영역(P-2)은 제1 내지 제3 반도체 발광소자(1150B, 1150G, 1150R)의 배열 순서가 상이할 수 있다. 도 14 및 도 15를 참조하면, 제1 픽셀 영역(P-1)은 제3 반도체 발광소자(1150R), 제1 반도체 발광소자(1150B) 및 제2 반도체 발광소자(1150G) 순서의 배열을 가질 수 있으며, 제2 픽셀 영역(P-2)은 제2 반도체 발광소자(1150G), 제3 반도체 발광소자(1150R) 및 제1 반도체 발광소자(1150B) 순서의 배열을 가질 수 있다. 이 때, 배선 기판(1100)에 배치된 모든 제2 픽셀 영역(P-2)의 반도체 발광소자 배열은 동일할 수 있다.
다른 실시예로, 제1 픽셀 영역(P-1)과 제2 픽셀 영역(P-2)은 제1 내지 제3 반도체 발광소자(1150B, 1150G, 1150R)의 배열 순서 및 방향이 상이할 수 있다. 도 16을 참조하면, 제1 픽셀 영역(P-1)은 제3 반도체 발광소자(1150R), 제1 반도체 발광소자(1150B) 및 제2 반도체 발광소자(1150G) 순서의 배열을 가질 수 있으며, 제2 픽셀 영역(P-2)은 제2 반도체 발광소자(1150G), 제3 반도체 발광소자(1150R) 및 제1 반도체 발광소자(1150B)의 배열을 갖거나 제2 반도체 발광소자(1150G), 제1 반도체 발광소자(1150B) 및 제3 반도체 발광소자(1150B)의 배열을 가질 수 있다.
또한, 일부 제2 픽셀 영역(P-2)에서 타원 형상의 제1 및 제2 반도체 발광소자(1150B, 1150G)는 제1 픽셀 영역(P-1)에 배치된 제1 및 제2 반도체 발광소자(1150B, 1150G)와 배열 방향이 상이할 수 있다. 예를 들어, 일부 제2 픽셀 영역(P-2)에서 제1 및 제2 반도체 발광소자(1150B, 1150G)는 제1 픽셀 영역(P-1)의 제1 및 제2 반도체 발광소자(1150B, 1150G) 대비 90도 회전된 상태로 배치될 수 있다.
한편, 도 16을 참조하면, 배선 기판(1100)에 배치된 제2 픽셀 영역(P-2) 중에서 일부 제2 픽셀 영역(P-2)들의 반도체 발광소자 배열은 동일할 수 있다. 즉, 배선 기판(1100)은 서로 다른 배열을 갖는 제2 픽셀 영역(P-2)을 포함할 수 있다. 이 때, 동일한 배열을 갖는 제2 픽셀 영역(P-2)은 일정 단위 마다 반복될 수 있다.
본 발명에 따르면, 디스플레이 장치(1000)는 전사 기판에 전사된 반도체 발광소자들을 배선 기판(1100)으로 전사하는 공정을 복수 회 거쳐 제조된 것일 수 있다(타일링 전사). 도 14 내지 도 16에서, A 영역은 전사 기판에 의한 1회 전사 영역일 수 있다.
도면을 참조하면, 배선 기판(1100)에 포함된 대부분의 픽셀 영역은 제1 픽셀 영역(P-1)에 해당하고, 일부 픽셀 영역은 제2 픽셀 영역(P-2)에 해당할 수 있다. 이 때, 배선 기판(1100)의 모서리와 인접한 부분에 배치되는 픽셀 영역 중 적어도 일부는 제2 픽셀 영역(P-2)이 될 수 있다. 이는 전사 기판의 적어도 2 이상의 모서리 부근에는 얼라인 키로 활용되는 제2 픽셀 영역(P-2)의 배열을 갖는 반도체 발광소자들이 배치되는데, 전사 공정에서 배선 기판(1100)의 모서리 부분은 전사 기판의 모서리 부분과 얼라인되기 때문이다. 따라서, 전사 기판의 어느 위치에 제2 픽셀 영역(P-2)의 배열을 갖는 반도체 발광소자들이 배치되는지 여부에 따라, 배선 기판(1100)의 모서리 부근에 배치되는 픽셀 영역 중 일부 또는 전부는 제2 픽셀 영역(P-2)이 될 수 있다.
예를 들어, 도 14 및 도 16과 같이, 전사 기판의 4개의 모서리 부근에 제2 픽셀 영역(P-2)의 배열을 갖는 반도체 발광소자들이 배치되는 경우, 배선 기판(1100)의 모서리 부근에 인접한 모든 픽셀 영역은 제2 픽셀 영역(P-2)가 될 수 있다. 반면, 도 15와 같이, 전사 기판의 4개의 모서리 부분 중 2개의 모서리 부근에 제2 픽셀 영역(P-2)의 배열을 갖는 반도체 발광소자들이 배치되는 경우, 배선 기판(1100)의 모서리 부근에 인접한 픽셀 영역 중 일부 픽셀 영역만이 제2 픽셀 영역(P-2)이 될 수 있다. 다만, 제2 픽셀 영역(P-2)의 배열을 갖는 반도체 발광소자들이 배치되는 위치는 이에 한정하지 않고, 도면에 도시된 것과 다른 2 개의 모서리 또는 3개의 모서리에 배치되는 등의 실시예도 가능하다.
또한, 전사 기판의 어느 위치에 제2 픽셀 영역(P-2)의 배열을 갖는 반도체 발광소자들이 배치되는지 여부에 따라, 제2 픽셀 영역(P-2)은 배선 기판(1100) 상에서 불연속적으로 배치되거나, 또는 일부 제2 픽셀 영역(P-2) 간에 연속적으로 배치될 수 있다.
예를 들어, 도 14 및 도 16과 같이, 전사 기판의 4개의 모서리 부근에 제2 픽셀 영역(P-2)의 배열을 갖는 반도체 발광소자들이 배치되는 경우, 배선 기판(1100)에 배치되는 제2 픽셀 영역(P-2) 중 일부는 행 방향 및 열 방향 중 적어도 어느 하나의 방향을 따라 연속적으로 배치될 수 있다. 반면, 도 15와 같이, 전사 기판의 4개의 모서리 부분 중 2개의 모서리 부근, 특히, 좌측상부 및 우측하부 부근에 제2 픽셀 영역(P-2)의 배열을 갖는 반도체 발광소자들이 배치되는 경우, 제2 픽셀 영역(P-2)은 배선 기판(1100) 상에서 불연속적으로 배치될 수 있다.
다음으로는, 전술한 디스플레이 장치(1000)를 제조하는 방법에 대해 설명한다. 도 17은 본 발명에 따른 디스플레이 장치 제조방법의 흐름도이고, 도 18a 및 도 18b는 본 발명에 따른 디스플레이 장치 제조방법에서 전사 공정을 나타내는 개념도들이며, 도 19는 본 발명에 따른 디스플레이 장치 제조방법에서 전사 기판과 배선 기판의 얼라인을 설명하기 위한 개념도이다.
본 발명에서, 디스플레이 장치(1000)는 픽셀 영역(P)이 서로 다른 색상을 발광하면서 상이한 형상을 갖는 반도체 발광소자들(1150)을 포함할 수 있다. 본 발명에 따른 디스플레이 장치(1000)의 제조방법은, 조립 기판(2000)에 반도체 발광소자들(1150)을 조립하는 단계(S100), 조립 기판(2000)에 조립된 반도체 발광소자들(1150)을 전사 기판(3000)으로 전사하는 단계(S200) 및 전사 기판(3000)에 전사된 반도체 발광소자들(1150)을 배선 기판(1100)으로 전사하는 단계(S300)를 포함할 수 있다.
조립 기판(2000)에 반도체 발광소자들(1150)을 조립하는 단계(이하, 자가조립 단계)(S100)는 도 6에 도시된 자가조립 장치를 이용하여 수행되며, 도 8a 내지 도 8e에 따른 공정들을 거칠 수 있다. 즉, 자가조립 단계(S100)는 전기장 및 자기장을 이용하여 유체 중의 반도체 발광소자들(1150)을 조립 기판(2000)에 자가조립 하는 단계를 의미할 수 있다. 자가조립 단계(S100)는, 조립 용액이 담긴 챔버 내 반도체 발광소자들(1150)을 분산시키는 단계; 조립 기판(2000)을 조립 위치에 배치시키는 단계; 자기장을 가하여 챔버 내 반도체 발광소자들(1150)을 이동시키는 단계; 및 전기장을 형성하여 반도체 발광소자들(1150)을 조립 기판(2000)에 안착시키는 단계를 포함할 수 있다.
본 발명에 따르면, 챔버 내에는 서로 다른 색상을 발광하면서 상이한 형상을 갖는 2 이상의 반도체 발광소자들(1150)이 분산될 수 있으며, 바람직하게는, 청색을 발광하면서 제1형상을 갖는 제1 반도체 발광소자(1150B), 녹색을 발광하면서 제2형상을 갖는 제2 반도체 발광소자(1150G) 및 적색을 발광하면서 제3형상을 갖는 제3 반도체 발광소자(1150R)를 포함할 수 있다. 예를 들어, 도면과 같이, 제1 및 제2 반도체 발광소자(1150B, 1150G)는 상이한 타원 형상일 수 있고, 제3 반도체 발광소자(1150R)는 원 형상일 수 있다. 이와 같이, 제1 내지 제3 반도체 발광소자(1150B, 1150G, 1150R)는 서로 다른 형상으로 형성되므로, 자가조립을 통한 동시 다발적인 조립이 가능할 수 있다. 본 발명에 따르면, 조립 기판에는 2 이상의 종류의 반도체 발광소자들이 조립될 수 있으나, 이하에서는, 제1 내지 제3 반도체 발광소자들(1150B, 1150G, 1150R)이 조립되는 실시예에 대하여 설명한다.
세부 단계들에서, 조립 위치는 챔버의 상측이 될 수 있으며, 보다 자세하게는, 챔버의 상측에서 반도체 발광소자들(1150)이 안착되는 조립면이 챔버의 바닥면을 향한 상태에서 용액에 잠기는 위치를 의미할 수 있다. 조립면은 전기장을 형성하기 위한 조립 전극들(2020)과 반도체 발광소자들(1150)이 안착되는 셀들(2040)을 포함할 수 있다. 셀들(2040)은 반도체 발광소자(1150)와 대응되는 형상으로 형성될 수 있으며, 예를 들어, 제1 내지 제3 반도체 발광소자들(1150B, 1150G, 1150R)의 형상과 대응되는 형상으로 형성될 수 있다(이하, 제1 내지 제3셀).
조립 기판(2000)은 매트릭스 배열로 배치되는 복수의 픽셀 영역(P)을 포함할 수 있다. 조립 기판(2000)의 픽셀 영역(P)은 제1 내지 제3셀(2040B, 2040G, 2040R)로 구성되며, 자가조립을 통해 각각의 셀에 제1 내지 제3 반도체 발광소자들(1150B, 1150G, 1150R)이 안착될 수 있다.
본 발명에 따르면, 조립 기판(2000)은 제1 내지 제3셀(2040B, 2040G, 2040R) 또는 자가조립 후 제1 내지 제3 반도체 발광소자(1150B, 1150G, 1150R)가 제1배열을 갖는 제1 픽셀 영역(P-1)과, 제1 내지 제3셀(2040B, 2040G, 2040R) 또는 자가조립 후 제1 내지 제3 반도체 발광소자(1150B, 1150G, 1150R)가 제1배열과 상이한 배열을 갖는 제2 픽셀 영역(P-2)을 포함할 수 있다. 즉, 본 발명에 따르면, 조립 기판(2000)은 반도체 발광소자들(1150)의 배열이 상이한 2 이상의 픽셀 영역을 포함할 수 있다. 이 때, 제2 픽셀 영역(P-2)은 후술할 제2 얼라인 패턴과 대응되는 것일 수 있다. 한편, 전술한 픽셀 영역(P)은 리던던시 목적의 제1 내지 제3 반도체 발광소자(1150B, 1150G, 1150R)를 더 포함할 수 있다.
또한, 세부 단계들에서, 반도체 발광소자들(1150)을 이동시키기 위해 조립 기판(2000)의 상부에 자석 어레이가 배치될 수 있으며, 전기장은 조립 전극들(2020)에 전압을 인가함으로써 형성될 수 있다.
한편, 자가조립 단계(S100)가 완료되면, 조립 기판(2000)에 조립된 반도체 발광소자들(1150)을 전사 기판(3000)으로 전사하는 단계(이하, 1차 전사 단계)(S200)가 수행될 수 있다. 구체적으로, 1차 전사 단계(S200)는 조립 기판(2000)과 전사 기판(3000)을 얼라인시키는 단계; 및 조립 기판(2000)과 전사 기판(3000)을 합착시키는 단계를 포함할 수 있다. 1차 전사 단계(S200)에서 얼라인 및 합착은 전사 기판(3000)의 위치를 조절함으로써 수행될 수 있으며, 자세하게, 전사 기판(3000)을 지지하는 헤드(head)의 위치를 조절함으로써 수행될 수 있다.
전사 기판(3000)은 접착성 및 유연성 있는 재질, 예를 들어, PDMS(Polydimethylsiloxane)의 기판일 수 있으며, 이외의 다른 재질의 기판이 될 수도 있다.
조립 기판(2000)과 전사 기판(3000)을 얼라인시키는 단계는 얼라인 패턴(2100, 3100)을 통해 진행될 수 있다. 이하에서는, 조립 기판(2000)과 전사 기판(3000)의 얼라인 시에 활용되는 얼라인 패턴(2100, 3100)을 제1 얼라인 패턴이라고 한다. 본 발명에 따르면, 조립 기판(2000)과 전사 기판(3000)은 정렬을 위한 제1 얼라인 패턴(2100, 3100)을 포함할 수 있다. 전사 기판(3000)은 각 모서리 부근에 제1 얼라인 패턴(3100)을 포함할 수 있으며, 조립 기판(2000)은 각 모서리 부근을 포함하여, 전사 기판(3000) 상의 제1 얼라인 패턴(3100)과 대응하는 위치에 제1 얼라인 패턴(2100)을 포함할 수 있다. 예를 들어, 조립 기판(2000)은 전사 기판(3000)보다 면적이 넓기 때문에, 조립 기판(2000)에 조립된 반도체 발광소자들(1150)을 전사 기판(3000)으로 전사하는 공정은 복수 회 반복 수행될 수 있으며(타일링 전사), 따라서, 조립 기판(2000)은 전사 기판(3000)의 모서리 부근과 얼라인 되는 위치에 제1 얼라인 패턴(2100)을 포함할 수 있다. 일 실시예로, 제1 얼라인 패턴(2100, 3100)은 요철 구조일 수 있으며, 이외에도 다양한 형태로 구비될 수 있다.
또한, 조립 기판(2000)에 형성된 제1 얼라인 패턴(2100)은 조립 기판(2000)과 동일한 재질이고, 전사 기판(3000)에 형성된 제1 얼라인 패턴(3100)은 전사 기판(3000)과 동일한 재질일 수 있다. 따라서, 조립 기판의 제1 얼라인 패턴(2100)은 PI(polyimide) 재질일 수 있고, 전사 기판의 제1 얼라인 패턴(3100)은 PDMS(polydimethylsiloxane) 재질일 수 있다.
정리하면, 조립 기판(2000)과 전사 기판(3000)을 얼라인시키는 단계는, 조립 기판(2000) 및 전사 기판(3000)에 형성된 제1 얼라인 패턴(2100, 3100)을 인식한 후, 각각의 제1 얼라인 패턴(2100, 3100)이 오버랩 되도록 조립 기판(2000)의 일측에 전사 기판(3000)을 얼라인시키는 과정을 포함할 수 있다.
한편, 전사 기판(3000)은, 조립 기판(2000)과 전사 기판(3000)을 얼라인시켰을 때, 조립 기판(2000)의 반도체 발광소자들(1150)과 오버랩되는 부분에 돌기(3200)를 포함할 수 있다. 즉, 전사 기판(3000)은 소정 간격으로 형성된 복수의 돌기들(3200)을 포함할 수 있다. 복수의 돌기들(3200)은 전사 기판(3000)과 동일한 PDMS 재질로서 전사 기판(3000)의 일면으로부터 돌출 형성되어, 조립 기판(2000)과 합착 시 반도체 발광소자(1150)와의 접착력을 증대시킬 수 있다. 또한, 도 18a의 (a)와 같이, 복수의 돌기들(3000)은 반도체 발광소자들(1150)보다 넓은 단면 면적을 갖도록 형성되므로, 위치 정밀도 편차에 대응 가능하다.
다음으로, 1차 전사 단계(S200)가 완료되면, 전사 기판(3000)에 전사된 반도체 발광소자들(1150)을 배선 기판(1100)으로 전사하는 단계(이하, 2차 전사 단계)(S300)가 수행될 수 있다. 구체적으로, 2차 전사 단계(S300)는 전사 기판(3000)과 배선 기판(1100)을 얼라인시키는 단계; 및 전사 기판(3000)과 배선 기판(1100)을 합착시키는 단계를 포함할 수 있다. 2차 전사 단계(S300)에서 얼라인 및 합착은 전사 기판(3000)의 위치를 조절함으로써 수행될 수 있다. 자세하게, 전사 기판(3000)을 지지하는 헤드(head)의 위치를 조절함으로써 수행될 수 있다.
전사 기판(3000)과 배선 기판(1100)을 얼라인시키는 단계는 제1 및 제2 얼라인 패턴을 통해 진행될 수 있다. 본 발명에 따르면, 전사 기판(3000) 및 배선 기판(1100)은 정렬을 위한 제1 얼라인 패턴(3100, 1110) 및 제2 얼라인 패턴을 포함할 수 있다. 먼저, 전사 기판(3000)은, 전술한 바와 같이, 각 모서리 부근에 제1 얼라인 패턴(3100)을 포함할 수 있으며, 전사 기판(3000)의 제1 얼라인 패턴(3100)에 관한 설명은 전술한 설명으로 갈음한다. 배선 기판(1100)은 각 모서리 부근을 포함하여, 전사 기판(3000) 상의 제1 얼라인 패턴(3100)과 대응하는 위치에 제1 얼라인 패턴(1110)을 포함할 수 있다. 예를 들어, 배선 기판(1100)은 전사 기판(3000)보다 면적이 넓기 때문에, 전사 기판(3000)에 전사된 반도체 발광소자들(1150)을 배선 기판(1100)으로 전사하는 공정은 복수 회 반복 수행될 수 있으며(타일링 전사), 따라서, 배선 기판(1100)은 전사 기판(3000)의 모서리 부근과 얼라인 되는 위치에 제1 얼라인 패턴(1110)을 포함할 수 있다. 또한, 배선 기판(1100)에 형성된 제1 얼라인 패턴은 배선 기판(1100)과 동일한 재질일 수 있으며, 예를 들어, PI 재질일 수 있다.
한편, 전사 기판(3000)에 형성된 제1 얼라인 패턴(3100)은 디스플레이 장치(1000)를 제조하는 과정에서 조립 기판(2000) 및 배선 기판(1100)과의 복수 번의 합착을 통해 변형되는 문제가 있다. 구체적으로, 제1 얼라인 패턴(3100)은 접착성 및 유연성 있는 재질, 예를 들어, PDMS 재질로 형성되는 바, 재질의 물성에 의해 반복되는 전사 공정에 의해 연신 및 변형될 수 있으며, 이는 위치 정밀도를 저하시킬 수 있다.
이를 보완하기 위해, 본원발명은 2차 전사 단계(S300)에서 제2 얼라인 패턴을 더 활용할 수 있다. 본 발명에서 제2 픽셀 영역(P-2)이 제2 얼라인 패턴이 될 수 있다. 구체적으로, 조립 기판(2000)은 제1 픽셀 영역(P-1) 및 제2 픽셀 영역(P-2)을 포함하며, 이에 따라 전사 기판(3000)은 제1 픽셀 영역(P-1)의 배열과 대응하는 배열로 전사된 반도체 발광소자들(1150)과 제2 픽셀 영역(P-2)의 배열과 대응하는 배열로 전사된 반도체 발광소자들(1150)을 포함할 수 있다.
나아가, 본 발명에 따르면, 전사 기판(3000)은 적어도 2 이상의 모서리 부근에 제2 픽셀 영역(P-2)의 배열과 대응하는 배열로 전사된 반도체 발광소자들(1150)을 포함할 수 있다. 즉, 전사 기판(3000)은 제1 얼라인 패턴(3100)과 인접한 곳에 제2 픽셀 영역(P-2)을 구성하는 반도체 발광소자들(1150)을 포함할 수 있다.
본 발명에 따르면, 2차 전사 단계(S300)는 1차 전사 단계(S200)와 동일하게 전사 기판(3000)과 배선 기판(1100)의 제1 얼라인 패턴(3100, 1110)을 인식하여, 제1 얼라인 패턴(3100, 1110) 간에 서로 오버랩 되도록 전사 기판(3000) 및 배선 기판(1100)을 정렬시킨 후, 전사 기판(3000) 상의 제2 얼라인 패턴, 즉, 제2 픽셀 영역(P-2)의 배열을 갖는 반도체 발광소자들(1150)을 인식하여, 배선 기판(1100)의 일측에 정밀하게 얼라인시키는 단계가 더 수행될 수 있다. 제2 얼라인 패턴을 인식하는 과정은 제1 얼라인 패턴(3100)의 주변에서 수행될 수 있으며, 제2 얼라인 패턴의 이미지를 인식하여 중앙점(C)을 산출하는 과정을 거칠 수 있다. 이 때, 제2 얼라인 패턴이 되는 제2 픽셀 영역(P-2)을 구성하는 할 반도체 발광소자들(1150) 중 일부가 조립되지 않은 경우에도 중앙점(C) 산출은 가능할 수 있다.
제2 얼라인 패턴 인식 후, 전사 기판(3000)은 제2 얼라인 패턴이 배선 기판(1100) 상의 제2 픽셀 영역(P-2)과 오버랩 되도록 배선 기판(1100)의 일측에 얼라인 될 수 있다. 배선 기판(1100)은 반도체 발광소자들(1150)이 수용되는 수용 홈(1140)들을 포함할 수 있으며, 전사 기판(3000)의 모서리 부근에 전사된 반도체 발광소자들(1150)과 오버랩 되는 영역에 배치된 수용 홈들이 반도체 발광소자들(1150) 전사 후 제2 픽셀 영역(P-2)이 될 수 있다.
정리하면, 전사 기판(3000)과 배선 기판(1100)을 얼라인시키는 단계는, 전사 기판(3000) 및 배선 기판(1100)에 형성된 제1 얼라인 패턴(3100, 1110)을 인식한 후, 각각의 제1 얼라인 패턴(3100, 1110)이 오버랩 되도록 배선 기판(1110)의 일측에 전사 기판(3000)을 얼라인시키는 과정 및 제1 얼라인 패턴(3100, 1110)의 주변에서 제2 얼라인 패턴을 인식하여, 배선 기판(1100) 및 전사 기판(3000)을 정밀하게 얼라인시키는 과정을 포함할 수 있다.
이와 같이, 본원발명은 제2 얼라인 패턴을 통해 반도체 발광소자들(1150)과 수용 홈(1140)을 정렬시킬 수 있으므로, 제1 얼라인 패턴(3100)이 변형되더라도, 배선 기판(1100)의 기 설정된 위치에 반도체 발광소자들(1150)을 정밀하게 전사할 수 있는 효과가 있다.
2차 전사 단계(S300)가 완료되면, 배선 기판(1100)에 전사된 반도체 발광소자들(1150)과 배선 기판(1100)을 전기적으로 연결하는 단계가 더 수행될 수 있으며, 디스플레이 장치(1000)의 제작이 완료될 수 있다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술사상의 범위가 한정되는 것은 아니다.
본 발명의 보호범위는 아래 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 복수의 픽셀 영역을 포함하는 배선 기판; 및
    상기 픽셀 영역에 배치되는 반도체 발광소자를 포함하고,
    상기 픽셀 영역은, 서로 다른 색상을 발광하면서 상이한 형상을 갖는 반도체 발광소자들을 포함하며,
    상기 배선 기판은, 상기 반도체 발광소자들의 배열이 상이한 2 이상의 픽셀 영역을 포함하는 것을 특징으로 하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 픽셀 영역은, 청색을 발광하면서 제1형상을 갖는 제1 반도체 발광소자, 녹색을 발광하면서 제2형상을 갖는 제2 반도체 발광소자 및 적색을 발광하면서 제3형상을 갖는 제3 반도체 발광소자를 포함하는 것을 특징으로 하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 픽셀 영역은, 상기 기판 상에 매트릭스 배열로 배치되며,
    상기 제1 내지 제3 반도체 발광소자들이 제1배열을 갖는 제1 픽셀 영역; 및
    상기 제1 내지 제3 반도체 발광소자들이 상기 제1배열과 상이한 배열을 갖는 제2 픽셀 영역을 포함하고,
    상기 배선 기판에는 상기 제1 픽셀 영역이 상기 제2 픽셀 영역보다 많이 배치되는 것을 특징으로 하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 배선 기판의 모서리와 인접한 부분에 배치되는 픽셀 영역 중 적어도 일부는 상기 제2 픽셀 영역인 것을 특징으로 하는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제2 픽셀 영역은, 상기 배선 기판 상에서 불연속적으로 배치되는 것을 특징으로 하는, 디스플레이 장치.
  6. 제4항에 있어서,
    상기 제2 픽셀 영역 중 일부는 행 방향 및 열 방향 중 적어도 어느 하나의 방향을 따라 연속적으로 배치되는 것을 특징으로 하는, 디스플레이 장치.
  7. 제3항에 있어서,
    상기 제2 픽셀 영역은, 상기 제1 내지 제3 반도체 발광소자의 배열 순서 및 배열 방향 중 적어도 하나가 상기 제1배열과 상이한 것을 특징으로 하는, 디스플레이 장치.
  8. 제3항에 있어서,
    상기 배선 기판에 배치된 모든 제2 픽셀 영역은 상기 제1 내지 제3 반도체 발광소자의 배열이 동일한 것을 특징으로 하는, 디스플레이 장치.
  9. 제3항에 있어서,
    상기 배선 기판에 배치된 제2 픽셀 영역은, 일부 제2 픽셀 영역 간에 상기 제1 내지 제3 반도체 발광소자의 배열이 동일한 것을 특징으로 하는, 디스플레이 장치.
  10. 제2항에 있어서,
    상기 픽셀 영역은, 여분의 상기 제1 내지 제3 반도체 발광소자를 더 포함하는 것을 특징으로 하는, 디스플레이 장치.
  11. 픽셀 영역이 서로 다른 색상을 발광하면서 상이한 형상을 갖는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 방법에 있어서,
    조립 기판에 반도체 발광소자들을 조립하는 단계;
    상기 조립 기판에 조립된 반도체 발광소자들을 전사 기판으로 전사하는 단계; 및
    상기 전사 기판에 전사된 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계를 포함하고,
    상기 조립 기판 및 상기 배선 기판은, 상기 반도체 발광소자들의 배열이 상이한 2 이상의 픽셀 영역을 포함하며,
    상기 전사 기판에 전사된 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계는, 상기 2 이상의 픽셀 영역 중 적어도 어느 하나를 기준으로 하여 수행되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  12. 제11항에 있어서,
    상기 조립 기판 및 상기 배선 기판은, 상기 반도체 발광소자들이 제1배열을 갖는 제1 픽셀 영역; 및
    상기 반도체 발광소자들이 상기 제1배열과 상이한 배열을 갖는 제2 픽셀 영역을 포함하며,
    상기 전사 기판에 전사된 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계는, 상기 제2 픽셀 영역을 기준으로 하여 수행되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  13. 제11항에 있어서,
    상기 조립 기판 및 상기 전사 기판은 제1 얼라인 패턴을 포함하고,
    상기 조립 기판에 조립된 반도체 발광소자들을 상기 전사 기판으로 전사하는 단계는,
    상기 조립 기판 및 상기 전사 기판의 제1 얼라인 패턴이 오버랩 되도록 상기 조립 기판의 일측에 상기 전사 기판을 얼라인시키는 단계; 및
    상기 조립 기판과 상기 전사 기판을 합착시키는 단계를 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  14. 제12항에 있어서,
    상기 전사 기판 및 상기 배선 기판은 제1 얼라인 패턴을 포함하고,
    상기 전사 기판에 전사된 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계는,
    상기 전사 기판 및 상기 배선 기판의 제1 얼라인 패턴이 오버랩 되도록 상기 배선 기판의 일측에 상기 전사 기판을 얼라인시키는 단계;
    상기 전사 기판 상에 상기 제2 픽셀 영역의 배열과 대응하는 배열로 전사된 반도체 발광소자들을 인식하여, 상기 배선 기판의 일측에 상기 전사 기판을 얼라인시키는 단계; 및
    상기 전시 기판과 상기 배선 기판을 합착시키는 단계를 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  15. 제14항에 있어서,
    상기 조립 기판에 조립된 반도체 발광소자들이 상기 전사 기판에 전사된 상태에서, 상기 전사 기판은 적어도 2 이상의 모서리 부근에 제2 픽셀 영역과 대응되는 배열의 반도체 발광소자들을 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  16. 제13항 또는 제14항에 있어서,
    상기 전사 기판은, 모서리 부근에 복수의 제1 얼라인 패턴을 포함하고,
    상기 조립 기판 및 상기 배선 기판은, 상기 전사 기판의 제1 얼라인 패턴과 대응되는 위치에 상기 제1 얼라인 패턴을 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  17. 제11항에 있어서,
    상기 전사 기판에 전사된 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계는, 복수 회 반복 수행되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  18. 제11항에 있어서,
    상기 조립 기판에 반도체 발광소자들을 조립하는 단계는, 전기장 및 자기장을 이용하여 유체 중의 반도체 발광소자들을 상기 조립 기판에 자가조립 하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  19. 제18항에 있어서,
    상기 반도체 발광소자들은, 청색을 발광하면서 제1형상을 갖는 제1 반도체 발광소자, 녹색을 발광하면서 제2형상을 갖는 제2 반도체 발광소자 및 적색을 발광하면서 제3형상을 갖는 제3 반도체 발광소자를 포함하며,
    상기 조립 기판에 반도체 발광소자들을 조립하는 단계는, 상기 조립 기판에 상기 제1 내지 제3 반도체 발광소자들을 동시에 조립하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  20. 제11항에 있어서,
    상기 배선 기판에 전사된 반도체 발광소자들과 상기 배선 기판을 전기적으로 연결하는 단계를 더 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
KR1020237013517A 2020-12-09 2020-12-09 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 KR20230117332A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/017903 WO2022124439A1 (ko) 2020-12-09 2020-12-09 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20230117332A true KR20230117332A (ko) 2023-08-08

Family

ID=81973611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237013517A KR20230117332A (ko) 2020-12-09 2020-12-09 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Country Status (3)

Country Link
US (1) US20240038930A1 (ko)
KR (1) KR20230117332A (ko)
WO (1) WO2022124439A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7662008B2 (en) * 2005-04-04 2010-02-16 Searete Llc Method of assembling displays on substrates
KR20170124071A (ko) * 2017-01-13 2017-11-09 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109994503B (zh) * 2018-01-02 2024-04-16 京东方科技集团股份有限公司 一种像素排布结构及相关装置
KR20200026678A (ko) * 2019-06-20 2020-03-11 엘지전자 주식회사 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR20190099164A (ko) * 2019-08-06 2019-08-26 엘지전자 주식회사 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판

Also Published As

Publication number Publication date
WO2022124439A1 (ko) 2022-06-16
US20240038930A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
KR102173349B1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
US20230119947A1 (en) A substrate for manufacturing display device and a manufacturing method using the same
KR20200026845A (ko) 반도체 발광소자를 이용한 디스플레이 장치
EP3989283B1 (en) Substrate for manufacturing display device and method for manufacturing display device
KR20200023316A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20200023328A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20200026673A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
US20220302351A1 (en) Display device using semiconductor light emitting diode
US20220278082A1 (en) Display device using semiconductor light-emitting elements and manufacturing method therefor
US20230023582A1 (en) Display device using semiconductor light emitting device
KR102659765B1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR20230011974A (ko) 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
US20220359257A1 (en) Substrate for manufacturing display device and method for manufacturing display device
US11735701B2 (en) Display device using semiconductor light emitting device and method for manufacturing the same
KR20230021016A (ko) 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
EP4075508A1 (en) Display device using semiconductor light emitting element, and method for manufacturing same
KR20230038739A (ko) 반도체 발광소자의 자가조립 장치 및 방법
KR20230117332A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200026838A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US20230223383A1 (en) Display device manufacturing substrate, and method for manufacturing display device by using same
US20230079059A1 (en) Substrate for manufacturing display device and manufacturing method therefor
KR20230128460A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20230019442A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20230019127A (ko) 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
KR20230031318A (ko) 디스플레이 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination