KR20230116708A - 전력 증폭기 시스템 - Google Patents

전력 증폭기 시스템 Download PDF

Info

Publication number
KR20230116708A
KR20230116708A KR1020230010069A KR20230010069A KR20230116708A KR 20230116708 A KR20230116708 A KR 20230116708A KR 1020230010069 A KR1020230010069 A KR 1020230010069A KR 20230010069 A KR20230010069 A KR 20230010069A KR 20230116708 A KR20230116708 A KR 20230116708A
Authority
KR
South Korea
Prior art keywords
branch
output
coupled
switch
power amplifier
Prior art date
Application number
KR1020230010069A
Other languages
English (en)
Inventor
베이커 스캇
조지 막심
나딤 클라트
총 우
정민 박
Original Assignee
코르보 유에스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코르보 유에스, 인크. filed Critical 코르보 유에스, 인크.
Publication of KR20230116708A publication Critical patent/KR20230116708A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/432—Two or more amplifiers of different type are coupled in parallel at the input or output, e.g. a class D and a linear amplifier, a class B and a class A amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21103—An impedance adaptation circuit being added at the input of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21145—Output signals are combined by switching a plurality of paralleled power amplifiers to a common output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7221—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the output of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7224—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by clamping by a switch at the output of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7239—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers and shunting lines by one or more switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

고전력 입력 및 고전력 출력을 갖는 제1 증폭기를 갖는 전력 증폭기 시스템이 개시된다. 제2 증폭기는 저전력 입력 및 저전력 출력을 갖는다. 재구성 가능한 모드 스위치 네트워크는 고전력 출력과 RF 출력 사이에 결합된 제1 직렬 스위치 분기를 가지고, 제1 션트 분기는 RF 출력과 고정 전압 노드 사이에 결합되고, 제2 직렬 스위치 분기는 저전력 출력과 제1 션트 분기의 공유 노드 사이에 결합된다. 공유 노드는 제1 션트 분기를 RF 출력과 공유 노드 사이에 있는 제1 공유 섹션 및 공유 노드와 고정 전압 노드 사이에 있는 제2 공유 섹션으로 분리한다.

Description

전력 증폭기 시스템{POWER AMPLIFIER SYSTEM}
본 개시의 실시예는 증폭된 무선 주파수(RF) 전력의 RF 출력으로의 전달을 선택적으로 제어하는 데 사용되는 전력 증폭기 및 스위치를 포함하는 RF 통신 시스템에 관한 것이다.
전력 증폭기 시스템은 고출력 전력 수준(예: 30 dBm)뿐만 아니라 적당한 전력(예: 15 dBm) 및 저전력 수준(예: 0 내지 5 dBm)에서도 양호한 효율을 제공할 필요가 있다. 이는 표준 전력 증폭기 구성으로는 달성하기가 쉽지 않다. 대부분의 기존 양극 전력 증폭기(예: 갈륨 비소(GaAs), 실리콘 게르마늄(SiGe), 질화갈륨(GaN))는 DC-DC(direct current-to-direct current) 컨버터에서 나오는 가변 전원을 사용하여 부하선을 이동함으로써 고전력 수준 범위에서 높은 효율을 달성한다.
20 dBm 내지 30 dBm 이상의 고전력 모드에서, 전력 공급 전압 VCC는 크고, 3 V를 초과하며, 부하 전류도 수백 밀리암페어에서 수백 암페어로 크다. 이 결과 DC-DC 컨버터 효율은 90% 초과이다. 최신 컨버터의 통상적인 효율은 93% 내지 95%이다.
10대 데시벨-밀리와트의 중전력 수준의 경우, VCC는 1.2 V 내지 2 V 또는 2.5 V 범위에 있는 반면, 전류는 여전히 100 mA 범위 또는 수십 밀리암페어에 있다. 이 경우에 여전히, DC-DC 컨버터 효율은 80% 범위이다.
약 0 dBm 내지 5 dBm의 저전력 모드에 대한 문제는 공급 전압이 1 V 미만으로, 여러 번 0.6 V만큼 낮게 낮아질 필요가 있는 반면, 전류는 수 십 밀리암페어에 있다. 이러한 조건에서, DC-DC 컨버터의 효율은 50% 미만으로 떨어지고, 저전류의 경우 25% 범위까지 도달할 수 있다. DC-DC 컨버터로부터의 전압을 낮추는 것이 효율에 도움이 되지만, DC-DC 컨버터 효율은 등가 전류를 얼마나 낮출 수 있는지에 있어서 중요한 제한이 되기 시작한다. 따라서, 저전력 모드에 대한 효율을 증가시키기 위해 새로운 전력 증폭기 시스템 아키텍처가 필요하다. 5G(fifth generation) 핸드셋 송신기가 저전력 모드에서 점점 더 많은 시간을 보내기 때문에 5세대 기술에서는 특히 그렇다. 이는 저전력 모드 성능을 고전력 모드의 성능과 동등하게 중요하게 만든다. 더욱이, 0 dBm 내지 15 dBm의 더 낮은 전력 범위 및 15 dBm 바로 위 내지 32 dBm의 더 높은 전력 범위와 같은 상이한 출력 범위를 위해 구성된 전력 증폭기를 포함하는 다이 면적의 양을 줄이거나 제거하는 소형의 저비용 솔루션이 필요하다.
고전력 입력 및 고전력 출력을 갖는 제1 증폭기를 갖는 전력 증폭기 시스템이 개시된다. 제2 증폭기는 저전력 입력 및 저전력 출력을 갖는다. 재구성 가능한 모드 스위치 네트워크는 고전력 출력과 RF 출력 사이에 결합된 제1 직렬 스위치 분기를 가지고, 제1 션트 분기는 RF 출력과 고정 전압 노드 사이에 결합되고, 제2 직렬 스위치 분기는 저전력 출력과 제1 션트 분기의 공유 노드 사이에 결합된다. 공유 노드는 제1 션트 분기를 RF 출력과 공유 노드 사이에 있는 제1 공유 섹션 및 공유 노드와 고정 전압 노드 사이에 있는 제2 공유 섹션으로 분리한다.
본 개시는 RF 입력, 제1 증폭기의 제1 입력, 제2 증폭기의 제2 입력, 및 고정 전압 노드 사이에 결합된 재구성 가능한 입력 임피던스 정합 네트워크를 추가로 제공하며, 여기서 재구성 가능한 입력 임피던스 정합 네트워크는 제1 증폭기 및 제2 증폭기 둘 다에 대해 선택 가능한 공유 입력 임피던스 정합을 제공하도록 디지털 방식으로 제어 가능하다.
다른 양태에서, 개별적으로 또는 함께 전술한 양태 중 어느 하나 및/또는 본원에 설명된 바와 같은 다양한 별도의 양태 및 특징이 추가적인 이점을 위해 조합될 수 있다. 본원에 개시된 바와 같이 다양한 특징부 및 요소 중 임의의 것은, 본원에서 반대로 지시되지 않는 한, 하나 이상의 다른 개시된 특징부 및 요소와 조합될 수 있다.
당업자는 본 개시의 범주를 이해할 것이고, 첨부된 도면과 연관하여 바람직한 실시예의 다음의 상세한 설명을 읽은 이후 이의 추가 양태를 실현할 것이다.
본 명세서에 포함되고 본 명세서의 일부를 형성하는 첨부 도면은 본 개시의 여러 양태를 나타내고, 본 설명과 함께 본 개시의 원리를 설명하는 역할을 한다.
도 1은 본 개시에 따라 구조화된 재구성 가능한 스위치 네트워크를 갖는 전력 증폭기 시스템의 제1 예시적인 실시예를 도시하는 개략도이다.
도 2는 도 1의 재구성 가능한 스위치 네트워크의 수정된 버전을 갖는 전력 증폭기 시스템의 제2 실시예를 도시하는 개략도이다.
도 3은 도 1의 재구성 가능한 스위치 네트워크의 다른 수정된 버전을 갖는 전력 증폭기 시스템의 제3 실시예를 도시하는 개략도이다.
도 4는 재구성 가능한 입력 임피던스 정합 네트워크를 추가로 포함하는 전력 증폭기 시스템의 제4 실시예를 도시하는 개략도이다.
도 5는 수동 구성 요소 및 스위치로 제조된 재구성 가능한 입력 정합 네트워크를 보여주는 전력 증폭기 시스템(10)의 제5 실시예를 도시하는 개략도이다.
도 6은 제2 증폭기가 배터리 공급원으로부터 직접 전력을 공급받는 세그먼트화된 증폭기인 전력 증폭기 시스템의 제6 실시예의 개략도이다.
도 7은 제2 증폭기가 더 낮은 전력 증폭기이고 CMOS(complementary metal oxide semiconductor) 제어기 및 무선 주파수(RF) 드라이버 다이에 통합되는 전력 증폭기 시스템의 제7 실시예의 개략도이다.
이하에서 설명되는 실시예는 당업자가 실시예를 수행하고 실시예를 실시하는 최상의 모드를 예시할 수 있게 하는 데 필요한 정보를 나타낸다. 첨부된 도면에 비추어 다음의 설명을 읽으면, 당업자는 본 개시의 개념을 이해할 것이고, 본원에서 특별히 언급되지 않은 이들 개념의 적용을 인식할 것이다. 이들 개념 및 적용은 본 개시의 범주 및 첨부된 청구범위 내에 속함을 이해해야 한다.
비록 제1, 제2 등의 용어가 다양한 요소를 설명하는 데 본원에서 사용될 수 있지만, 이들 요소는 이들 용어에 의해 제한되지 않아야 함을 이해할 것이다. 이들 용어는 하나의 요소를 다른 요소와 구별하는 데에만 사용된다. 예를 들어, 제1 요소는 제2 요소로서 지칭될 수 있고, 유사하게, 제2 요소는 본 개시의 범주를 벗어나지 않으면 제1 요소로서 지칭될 수 있다. 본원에서 사용되는 바와 같이, 용어 "및/또는"은 연관된 열거 항목 중 하나 이상의 임의의 그리고 모든 조합을 포함한다.
층, 영역, 또는 기판과 같은 요소가 다른 요소 "상"에 있거나 또는 "상으로" 연장되는 것으로 지칭될 경우, 이는 다른 요소 상에 직접 또는 다른 요소 상으로 직접 연장될 수 있거나, 또는 개재 요소가 또한 존재할 수 있음을 이해할 것이다. 대조적으로, 요소가 다른 요소 "상에 바로" 또는 "상으로 바로" 연장되는 것으로 지칭되는 경우, 개재 요소는 존재하지 않는다. 마찬가지로, 층, 영역, 또는 기판과 같은 요소가 다른 요소 "위"에 있거나 또는 "위로" 연장되는 것으로 지칭될 경우, 이는 다른 요소 위에 직접 또는 다른 요소 위로 직접 연장될 수 있거나, 또는 개재 요소가 또한 존재할 수 있음을 이해할 것이다. 대조적으로, 요소가 다른 요소 "위에 바로" 또는 "위로 바로" 연장되는 것으로 지칭되는 경우, 개재 요소는 존재하지 않는다. 또한, 요소가 다른 요소에 "연결된" 또는 "결합된" 것으로 지칭될 경우, 다른 요소에 직접 연결되거나 결합될 수 있거나, 개재 요소가 존재할 수 있음을 이해할 것이다. 대조적으로, 요소가 다른 요소에 "직접 연결된" 또는 "집접 결합된" 것으로 지칭될 경우, 개재 요소는 존재하지 않는다.
"아래" 또는 "위" 또는 "상부" 또는 "하부" 또는 "수평" 또는 "수직"과 같은 상대 용어는 도면에 나타낸 바와 같은 다른 요소, 층 또는 영역에 대한 하나의 요소, 층 또는 영역의 관계를 설명하기 위해 본원에서 사용될 수 있다. 이들 용어 및 위에서 논의된 것들은 도면에 도시된 배향에 더하여 디바이스의 상이한 배향을 포함하도록 의도되는 것으로 이해될 것이다.
본원에서 사용되는 용어는 단지 특정 실시예를 설명하기 위한 것이며, 본 개시를 제한하려는 것이 아니다. 본원에서 사용되는 바와 같이, 단수 형태 "일", "하나", 및 "특정 하나"는 문맥상 달리 명시되지 않는 한, 복수 형태를 또한 포함하도록 의도된다. 본원에서 사용될 경우, 용어 "포함하다", "포함하는", "포함한다", 및/또는 "포함한"은 언급된 특징, 정수, 단계, 작동, 요소, 및/또는 구성 요소의 존재를 명시하지만, 하나 이상의 다른 특징, 정수, 단계, 작동, 요소, 구성 요소, 및/또는 이의 그룹의 존재 또는 추가를 배제하지 않음이 또한 이해될 것이다.
달리 정의되지 않는 한, 본원에서 사용되는 모든 용어(기술적 및 과학적 용어 포함)는, 본 개시가 속하는 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 본원에서 사용되는 용어는 본 명세서 및 관련 기술의 맥락에서의 의미와 정합하는 의미를 갖는 것으로 해석되어야 하며, 본원에서 명시적으로 정의되지 않는 한 이상화되거나 지나치게 공식적인 의미로 해석되지 않을 것임을 추가로 이해할 것이다.
실시예는, 본 개시의 실시예의 개략도를 참조하여 본원에 설명된다. 이와 같이, 층 및 요소의 실제 치수는 상이할 수 있고, 예를 들어 제조 기술 및/또는 허용 오차의 결과로서 도면의 형상으로부터의 변화가 예상된다. 예를 들어, 정사각형 또는 직사각형으로 예시되거나 설명된 영역은 둥근 또는 만곡된 특징부를 가질 수 있고, 직선으로 도시된 영역은 일부 불규칙성을 가질 수 있다. 따라서, 도면에 나타낸 영역은 개략도이고, 이들의 형상은 디바이스의 영역의 정확한 형상을 예시하기 위한 것이 아니며, 본 개시의 범위를 제한하기 위한 것이 아니다. 또한, 구조 또는 영역의 크기는 예시적인 목적을 위해 다른 구조 또는 영역에 대해 과장될 수 있고, 따라서 본 주제의 일반적인 구조를 예시하기 위해 제공되며, 축척에 따라 그려질 수도 있고 그렇지 않을 수도 있다. 도면 사이의 공통 요소는 공통 요소 번호로 본원에 나타날 수 있고, 후속하여 다시 설명되지 않을 수 있다.
본 개시는, 저전력 경로에 대한 직렬 스위치로서 메인 고전력 경로의 션트 스위치를 재사용하는 전용 CMOS(complementary metal oxide semiconductor) 전력 증폭기 저전력 경로의 사용에 관한 것이다. 이러한 방식으로, 저전력용 추가 스위치는 모드 스위치에서 사실상 추가 비용이나 다이 면적 없이 제공된다. 입력 정합 네트워크는 보조 스위치 네트워크를 사용하여 고전력 및 저전력 경로 사이에서 공유된다. 션트 및 직렬 임피던스 정합 둘 다 고전력 네트워크에서 재구성될 수 있다. 또한, 고 공급 전압 및 저전류에서 작동되는 이러한 전용 저전력 전력 증폭기는 50 옴에 가까운 출력 임피던스를 제공하며, 따라서 출력 정합 네트워크를 필요로 하지 않거나 매우 작은 임피던스 변환을 갖는 네트워크를 필요로 하며, 이는 더 적은 삽입 손실 및 따라서 더 높은 효율로 구현될 수 있다. 저전력 전력 증폭기의 입력 커패시턴스는 입력 커패시터 디지털-대-아날로그 변환기를 사용하여 모든 세그먼트 조합에 걸쳐 균등화될 수 있으며, 이는 입력 커패시턴스를 대략 일정하게 유지하고 따라서 전력 증폭기 입력 정합을 실질적으로 이동시키지 않는다. 이러한 전용 저전력 CMOS 전력 증폭기 구성은 고전력 경로를 위한 하이브리드 CMOS-양극 전력 증폭기와 결합될 수 있어, 이중 칩 구현이 가능하다. 이러한 아키텍처는 또한 송신 경로에 2개 이상의 무선 주파수 입력을 제공하는 입력 멀티플렉서의 간편한 구현을 가능하게 한다.
도 1은 제1 입력(14) 및 제1 출력(16)를 갖는 제1 증폭기(12), 및 제2 입력(20) 및 제2 출력(22)를 갖는 제2 증폭기(18)를 포함하는 전력 증폭기 시스템(10)의 일반화된 제1 예시적인 실시예를 도시하는 개략도이다. 전력 증폭기 시스템(10)은 또한 제1 출력(14), 제2 출력(22), 고정 전압 노드(G1), 및 무선 주파수(RF) 출력(26) 사이에 결합된 재구성 가능한 스위치 네트워크(24)를 포함한다. 예시적인 실시예에서, 고정 전압 노드(G1)는 접지이다. 예시적인 실시예에서, 재구성 가능한 스위치(24)는 복수의 스위치 분기(28)를 가지며, 복수의 스위치 분기(28) 중 적어도 제1 분기(28-1)는 복수의 스위치 분기(28) 중 제2 분기(28-2)가 결합되는 노드(32) 주위에 직렬로 적층된 제1 복수의 트랜지스터(30)로 구성된다.
도 1에서, 복수의 스위치 분기(28) 중 제1 분기(28-1)는 제1 증폭기(12)의 제1 출력(16)과 제2 증폭기(18)의 제2 출력(22) 사이에 결합된다. 복수의 스위치 분기(28) 중 제2 분기(28-2)는 내부 노드(32)와 RF 출력(26) 사이에 결합된 직렬 분기이다. 예시적인 실시예 도 1에 도시된 바와 같이, 재구성 가능한 스위치 네트워크(24)는 또한 제1 출력(16)과 고정 전압 노드(G1) 사이에 결합되는 복수의 스위치 분기(28) 중 제3 분기(28-3)를 포함한다. 복수의 스위치 분기(28) 중 제4 분기(28-4)는 제2 출력(22)과 고정 전압 노드(G1) 사이에 결합된다. 예시적인 실시예에서, 복수의 스위치 분기(28) 중 제2 분기(28-2)는 직렬로 적층된 제2 복수의 트랜지스터(34)로 구성된다. 또한, 복수의 스위치 분기(28) 중 제3 분기(28-3)는 직렬로 적층된 제3 복수의 트랜지스터(36)로 구성된다. 또한, 복수의 스위치 분기(28) 중 제4 분기(28-4)는 직렬로 적층된 제4 복수의 트랜지스터(38)로 구성된다. 이러한 예시적인 실시예에는, 제어 신호를 제1 복수의 트랜지스터(30), 제2 복수의 트랜지스터(34), 제3 복수의 트랜지스터(36), 및 제4 복수의 트랜지스터(38)의 게이트에 인가함으로써, 복수의 스위치 분기(28)의 각각의 하나를 독립적으로 끄고 켜도록 구성되는 디지털 스위치 제어기(40)가 추가로 포함된다. 디지털 스위치 제어기(40)는 내부 노드(32)의 일측에서 제1 복수의 트랜지스터(30)의 제1 섹션(A1)을 켜고 끄고, 내부 노드(32)의 대향측에서 제1 복수의 트랜지스터(30)의 제2 섹션(B1)을 독립적으로 켜고 끄도록 추가로 구성된다. 이 실시예 및 이어지는 실시예의 장점은 공유된 재구성 가능한 직렬 및 션트 스위치를 사용하여 주 고전력 및 저전력/중전력 전력 증폭기 경로를 조합하면 다이 면적 및 비용이 감소된다는 것이다. 이러한 개시된 조합은 보조 저전력/중전력 경로에 통상적으로 필요한 다이 면적을 줄이거나 제거하는 소형의 저비용 솔루션을 생성한다. 제1 복수의 트랜지스터(30), 제2 복수의 트랜지스터(34), 제3 복수의 트랜지스터(36), 및 제4 복수의 트랜지스터(38)는 통상적으로 FET(field-effect transistor)이다. FET의 제어 입력(즉, 게이트)은 전압 모드이며, 따라서 FET는 신호 경로에 크게 영향을 미치지 않고 각각의 게이트에서 쉽게 스위칭될 수 있다.
도 2는 전력 증폭기 시스템(10)의 일반화된 제2 실시예를 도시하는 개략도이다. 이러한 제2 예시적인 실시예에서, 재구성 가능한 스위치 네트워크(24)는 제1 출력(16)과 RF 출력(26) 사이에 결합된 복수의 스위치 분기(28) 중 제1 분기(28-1)를 갖는다. 복수의 스위치 분기(28) 중 제2 분기(28-2)는 종단 임피던스 요소(42)를 통해 내부 노드(32)와 고정 전압 노드(G1) 사이에 결합되는 션트 분기이다. 종단 임피던스 요소(42)는, 마이크로스트립을 포함하는, 저항기, 커패시터, 또는 인덕터, 또는 이들의 임의의 조합일 수 있다. 도 1의 제1 예시적인 실시예와 유사하게, 제2 실시예의 디지털 스위치 제어기(40)는 또한 복수의 스위치 분기(28) 각각의 독립적인 끄기 및 켜기를 제어한다. 또한, 제1 실시예에서와 같이, 디지털 스위치 제어기(40)는 복수의 스위치 분기(28) 중 제1 분기(28-1)를 구성하는 제1 복수의 트랜지스터(30)의 제1 섹션(A1) 및 제2 섹션(B1)을 독립적으로 켜고 끄도록 추가로 구성된다.
도 3은 전력 증폭기 시스템(10)의 일반화된 제3 실시예를 도시하는 개략도이다. 이러한 제3 예시적인 실시예에서, 재구성 가능한 스위치 네트워크(24)는 RF 출력(26)과 고정 전압 노드(G1) 사이에서 션트 분기로서 결합된 복수의 스위치 분기(28) 중 제1 분기(28-1)를 갖는다. 복수의 스위치 분기(28) 중 제2 분기(28-2)는 제2 출력(22)와 내부 노드(32) 사이에 직렬 분기로서 결합된다. 복수의 스위치 분기(28) 중 제3 분기(28-3)는 제1 출력(16)과 RF 출력(26) 사이에 결합된다. 복수의 스위치 분기(28) 중 제4 분기(28-4)는 제1 출력(16)과 고정 전압 노드(G1) 사이에 결합된다. 복수의 스위치 분기(28) 중 제5 분기(28-5)는 제 2 출력(22)과 고정 전압 노드(G1) 사이에 결합된다. 복수의 스위치 분기(28) 중 제5 분기(28-5)는 제5 복수의 트랜지스터(43)를 포함한다. 도 1 및 도 2의 제1 및 제2 예시적인 실시예와 유사하게, 제3 실시예의 디지털 스위치 제어기(40)는 또한 복수의 스위치 분기(28) 각각의 독립적인 끄기 및 켜기를 제어한다. 또한, 제1 실시예에서와 같이, 디지털 스위치 제어기(40)는 복수의 스위치 분기(28) 중 제1 분기(28-1)를 구성하는 제1 복수의 트랜지스터(30)의 제1 섹션(A1) 및 제2 섹션(B1)을 독립적으로 켜고 끄도록 추가로 구성된다.
도 4는 전력 증폭기 시스템(10)의 제4 실시예를 도시하는 개략도이다. 이러한 제4 실시예는 RF 입력(46), 제1 증폭기(12)의 제1 입력(14), 제2 증폭기(18)의 제2 입력(20), 및 고정 전압 노드(G1) 사이에 결합된 재구성 가능한 입력 임피던스 정합 네트워크(44)를 포함하고, 여기서 재구성 가능한 입력 임피던스 정합 네트워크(44)는 제1 증폭기(12) 및 제2 증폭기(18) 둘 모두에 대해 선택 가능한 공유 입력 임피던스 정합을 제공하도록 디지털 방식으로 제어 가능하다. 본 실시예의 장점은 고전력 및 저전력 경로 모두에 대한 고성능을 유지하면서 재구성 가능한 입력 정합 네트워크(44)가 공유된다는 것이다. 이러한 특정 경우에, 재구성 가능한 입력 임피던스 정합 네트워크(44)는 탭핑된 일차(48A) 및 탭핑된 이차(48B)를 갖는 임피던스 변압기(48)를 갖는다. 일반적으로, 입력 정합은 하나 이상의 인덕터 및/또는 2개 이상의 권선을 갖는 변압기로 구성될 수 있다. 입력 정합은 일반적으로 송신기의 주요 작동 모드인 고전력 경로에 대해 최적화된다. 입력 정합에 발룬이 사용되는 경우, 고출력 경로와 저출력 경로 사이의 격리를 유지하면서, 저출력 모드 정합 네트워크를 생성하도록 그 권선 중 하나를 재구성할 수 있음을 유의한다.
접지 스위치(50)는 탭핑된 일차(48A)의 탭과 고정 전압 노드(G1) 사이에 결합된다. 접지 스위치(50)가 폐쇄될 때, 재구성 가능한 입력 임피던스 정합 네트워크(44)는 제1 증폭기(12)에 입력 임피던스 정합하도록 구성된다. 대조적으로, 접지 스위치(50)가 개방될 때, 재구성 가능한 입력 임피던스 정합 네트워크(44)는 제2 증폭기(12)에 입력 임피던스 정합하도록 구성된다. 즉, 접지 스위치(50)가 개방될 때, 태핑된 일차(48A)는 제2 증폭기(18)에 입력 임피던스 정합하도록 재사용된다. 이와 같이, 재구성 가능한 입력 임피던스 정합 네트워크(44)는 제1 증폭기(12)와 제2 증폭기(18) 사이에서 공유된다. 본 실시예는, 크기 및 비용이 재사용 및 재구성을 통해 감소되는 다중 모드 전력 증폭기를 구현하는 전력 증폭기 시스템(10)에 대한 모드 스위칭 및 입력 정합 모두를 위한 아키텍처를 개시한다. 메인 고전력 경로의 션트 스위치 분기(28-1A)의 부분(A1)은 저전력/중전력 경로의 직렬 스위치로서 재사용된다.
이러한 제4 예시적인 실시예에서, 제1 증폭기(12)는 제2 증폭기(18)보다 더 높은 전력 증폭기이다. 이러한 예시적인 경우에, 제1 증폭기(12)는 드라이버 스테이지(12A) 및 출력 스테이지(12B)를 갖는다. 제1 증폭기(12) 및 제2 증폭기(18) 둘 모두는 배터리(VBATT)로부터 원시 전력을 수신하는 평균 전력 추적(APT) 또는 포락선 추적(ET) 공급부(52)에 의해 전력 공급된다.
콜렉터 임피던스(54)는 APT 또는 ET 공급부(52)와 제1 출력(16) 사이에 결합된다. 제1 증폭기(12)에 대한 바이어스는 태핑된 이차(48B)의 탭에 결합된 바이어스 네트워크(56)에 의해 제공된다. 절연 스위치(58)는 제1 증폭기(16)의 제1 입력(16)에 추가될 수 있다. 절연 스위치(58)는 제1 증폭기(12)가 작동 중이지 않을 때 개방된다.
출력 임피던스 정합 네트워크(60)는 제1 증폭기(12)의 제1 출력(16)과 제1 재구성 가능한 스위치 네트워크(24A) 및 제2 재구성 가능한 스위치 네트워크(24B)의 고전력 입력(62) 사이에 결합된다. 스위치 분기(28)는 심볼 스위치로서 도시되어 있지만, 이들은 직렬로 적층된 트랜지스터로 구성된다. 제2 증폭기(18)의 제2 출력(22)은 저전력 입력(64)에 직접 결합될 수 있다. 즉, 제1 출력(16)과 고전력 입력(62) 사이의 고전력 경로와는 달리, 제2 출력(22)과 저전력 입력(64) 사이의 저전력 경로는 출력 임피던스 정합을 갖지 않거나, 기껏해야 실질적으로 최소의 출력 임피던스 정합을 갖는다.
도 5는 전력 증폭기 시스템(10)의 제5 실시예의 개략도이다. 특히, 도 5는 수동 구성 요소 및 스위치를 갖는 재구성 가능한 입력 정합 네트워크(44)를 도시한다. 스위치를 사용하지 않고 고전력 및 저전력 경로를 결합하면, 일반적으로 두 경로 간의 격리가 충분하지 않아 성능이 저하된다. 이러한 제5 실시예에서, 제1 증폭기(12) 및 제2 증폭기(18)는 RF 입력(46)과 고정 전압 노드(G1) 사이에 결합된 일차(66A)를 갖는 공유 입력 임피던스 정합 변압기(66)를 갖는다. 이차(66B)는, 이러한 예시적인 경우에 차동 입력인, 제1 입력(14) 양단에 결합된다. 적어도 하나의 임피던스 정합 요소(Z1)는, 통상적으로 디지털 방식으로 제어 가능한 트랜지스터 스위치인 적어도 하나의 단락 스위치(68)에 의해 효과적으로 제거 가능하다. 이러한 예시적인 경우에, 임피던스 정합 요소(Z1)는 제2 증폭기(18)의 제2 입력(20)과 RF 입력(46) 사이에 결합된다. 임피던스 정합 요소(Z1)는 커패시터(C1), 인덕터(L1), 저항기(R1), 및 이들의 조합 중 어느 하나일 수 있다.
도 6은 전력 증폭기 시스템(10)의 제6 실시예의 개략도이다. 이러한 제6 실시예에서, 제2 증폭기(18)는 세그먼트화된 증폭기이고, 배터리 소스(VBATT)로부터 직접 전력 공급되어 전력 요구 사항이 낮은 상황 동안 전류 소모를 줄인다. 제2 출력(22)과 RF 출력(26) 사이의 더 낮은 전력 경로는 출력 임피던스 정합 네트워크를 필요로 하지 않으므로, 더 낮은 전력 경로는 고효율 작동 전용이다. 일반적으로, CMOS 전력 증폭기 스테이지는 도 6의 세그먼트화된 전력 증폭기 아키텍처를 생성하기 위해 스위치와 쉽게 혼합될 수 있다. 이러한 제6 실시예에서, 전류는 상이한 세그먼트들의 스위치 인 및 스위치 아웃을 통해 큰 배율에 의해 조정된다. 이러한 세그먼트화된 CMOS 전력 증폭기 스테이지는 일정한 공급 전압(예: VBATT)에서 작동하면서 더 넓은 전력 범위에 걸쳐 여전히 양호한 효율을 달성할 수 있다.
단일 전력 증폭기 경로가 고전력, 중전력 및 저전력을 포함하는 넓은 전력 수준에 사용될 수 있다. 휴대폰과 같은 모바일 디바이스의 배터리는 약 3.5 V의 전압을 제공하지만, 벅-부스트 DC-DC 컨버터는 낮은 전압(예: VCC = 0.6 V)부터 배터리 전압(VBATT) 값(예: VCC = 3.8 V, 4.2 V, 및 4.7 V)을 초과할 수 있는 더 높은 전압까지 가변될 수 있는 로컬 전력 공급 전압(VCC)을 생성할 수 있다.
전력 증폭기 스테이지의 VCC를 줄이면 상당한 전력 백오프 수준에서 원하는 효율을 달성할 수 있다. 전력 증폭기의 출력 스테이지만 가변 DC-DC 컨버터 생성 공급부를 사용할 수 있거나, 양쪽 (모든) 스테이지가 가변 DC-DC 컨버터 생성 VCC로 바이어스될 수 있다. 공급부 변환기는 APT 유형 또는 ET 유형일 수 있다.
저전력 전력 증폭기의 공급 전류는 VBATT로부터 직접 공급되므로, 공급 전압 변조를 활용하지 않는다. 고정형 공급 전력 증폭기는 넓은 전력 수준 범위에 대해 높은 효율을 달성할 수 없다. 일반적인 경우에, 저전력 전력 증폭기 경로는 자신의 입력 정합 네트워크를 사용할 수 있다. 그러나, 이러한 네트워크는 추가 면적을 차지하므로, 솔루션 비용 및 풋프린트 면적을 증가시킨다.
대안 솔루션은 고출력 및 저출력 신호 경로 간의 입력 정합를 공유하여 면적과 비용을 줄이는 것이다. 무선 주파수 스위치는 입력 정합 네트워크를 공유하면서 고출력 및 저출력 경로를 멀티플렉싱하는 데 사용될 수 있다. 스위칭 네트워크는 이러한 상이한 전력 수준에 대한 임피던스 수준을 조정할 수 있는 커패시터를 포함할 수 있다.
CMOS 전력 증폭기 스테이지는, 상이한 세그먼트의 스위치 인 및 스위치 아웃을 통해 전류가 큰 배율로 조정되는 본 실시예의 세그먼트화된 전력 증폭기 아키텍처를 생성하기 위해 스위치와 쉽게 혼합될 수 있다. 이러한 세그먼트화된 CMOS 전력 증폭기 스테이지는 일정한 공급 전압(예: VBATT)에서 작동하면서 더 넓은 전력 범위에 걸쳐 여전히 양호한 효율을 달성할 수 있다.
세그먼트화에 따른 입력 커패시턴스의 변동은 반대 방향의 가변 커패시터를 추가함으로써 보상될 수 있으며, 이는 상이한 세그먼트 개수로 일정한 입력 커패시턴스를 유지한다.
도 7은 전력 증폭기 시스템(10)의 제7 실시예의 개략도이다. 이러한 예시적인 실시예에서, 제2 증폭기(18)는 저전력 증폭기이고 CMOS 제어기 및 RF 드라이버 다이(70) 내에 통합된다. 제1 증폭기(12)는 더 높은 전력 증폭기이며, 예를 들어 GaAs 기술에 기초한 양극 증폭기 다이(72)에 통합된다. CMOS 제어기 및 RF 드라이버 다이(70)는 디지털 제어 엔진(74)이 외부 프로세서(미도시)와 통신할 수 있게 하는 입력/출력(I/O) 라인을 포함하는 디지털 제어 엔진(74)을 포함한다. 과부하 보호 회로(76)는 양극 증폭기 다이(72)의 열부하를 모니터링하고, 디지털 제어 엔진(74)과 인터페이스되어 디지털 제어 엔진(74)에 과부하 조건을 보고한다. 제2 증폭기(18)에 대한 공급 전압을 조절하기 위한 조정기(78)는 또한 CMOS 제어기 및 RF 드라이버 다이(70) 내에 통합된다. 추가로 통합되는 바이어스 제어기(80)는 양극 증폭기 다이(72)에 통합된 바이어스 네트워크(82)를 제어하도록 구성된다. 바이어스 네트워크(82)는 과부하 보호 회로(76) 및 바이어스 제어기(80) 둘 모두에 의해 제어된다. 신호 멀티플렉서(84) 및 신호 디멀티플렉서(86)는 제1 입력(14) 및 제2 입력(20) 모두와 제1 RF 신호 입력(RFIN1) 및 제2 RF 신호 입력(RFIN2) 모두 사이에서 백투백으로 결합된다. 이러한 구성에서, 제1 RF 신호 입력(RFIN1) 또는 제2 RF 신호 입력(RFIN2) 중 어느 하나에 도달하는 신호는, 제1 증폭기(12)를 포함하는 고전력 경로 또는 제2 증폭기(18)를 포함하는 저전력 경로로 라우팅될 수 있다. 이러한 제7 예시적인 실시예에서, 고전력 입력 임피던스 정합 네트워크(88)는 제1 증폭기(12) 앞에 고전력 경로에 결합될 수 있고, 저전력 입력 임피던스 정합 네트워크(90)는 제2 증폭기(18) 앞에 저전력 경로에 결합될 수 있다. 스테이지간 정합 네트워크(92)는 드라이버 스테이지(12A)와 출력 스테이지(12B) 사이에 결합된다. 전력 종속 커패시터(94)는 출력 스테이지(12B)와 통합되어 넓은 전력 범위에 걸쳐 입력 커패시턴스 레벨을 유지하여 이득 선형성을 유지하는 것을 도울 수 있다.
무선 주파수에서 원하는 이득을 달성하기 위해, 나노미터(nm) CMOS 공정(예: 65 nm)이 사용될 수 있다. 나노미터 FET는 3.0 V 및 3.5 V와 같은 큰 배터리 전압을 견딜 수 없다. 따라서, 디바이스를 보호하기 위해 캐스코드 아키텍처를 사용해야 한다. 이러한 제7 실시예와 같은 프런트 엔드 CMOS 칩을 갖는 것은, 많은 현대 프런트 엔드 모듈에 의해 요구되는 바와 같이, 2개 이상의 입력을 갖는 입력 멀티플렉서를 쉽게 구현할 수 있게 한다.
저전력 수준에서 원하는 효율을 달성하기 위해 낮은 공급 전압에서 작동하는 양극 전력 증폭기는 높은 임피던스 변환 출력 정합 네트워크를 필요로 하는 비교적 낮은 출력 임피던스를 갖는다. 전력 증폭기 출력 정합의 손실은 일반적으로 임피던스 변환 비율에 따라 증가한다.
대조적으로, 높은 공급 전압(약 3 V)에서 작동하고 비교적 낮은 부하 전류를 제공하는 CMOS 증폭기, 예를 들어, 캐스코드화된 상보적 CMOS 전력 증폭기 스테이지는 50 옴 부하에 가까운 더 높은 임피던스 레벨을 갖는다. 이러한 경우에, 임피던스 변환 출력 정합 네트워크가 거의 또는 전혀 필요하지 않다. 이러한 경우에, 정합 네트워크는 전력 증폭기 스테이지의 용량성 출력에 대한 일부 위상 시프트를 제공하기만 하면 된다. 따라서, 저전력 전력 증폭기의 삽입 손실은 APT 또는 ET 양극 솔루션에 비해 손실이 훨씬 낮아 전용 CMOS 저전력 경로의 효율을 개선한다.
전술한 양태 중 어느 하나 및/또는 본원에 설명된 바와 같은 다양한 별도의 양태 및 특징이 추가적인 이점을 위해 조합될 수 있음이 고려된다. 본원에 개시된 바와 같이 다양한 실시예 중 임의의 것은, 본원에서 반대로 지시되지 않는 한, 하나 이상의 다른 실시예와 조합될 수 있다. 예를 들어, 개시된 실시예 중 어느 하나에서, 제2 증폭기(18)는 양극/이종접합 양극 트랜지스터 또는 갈륨 비소, 실리콘, 실리콘 게르마늄, 갈륨 질화물, 또는 심지어 배터리로부터 직접 바이어스된 전용 CMOS 저전력 증폭기 경로를 사용하고 제어된 세그먼트화를 사용하여 낮은 전력 수준에서 높은 효율을 달성하는 CMOS 또는 양극 CMOS(BicMOS)로 구현될 수 있다.
당업자는 본 개시의 바람직한 실시예에 대한 개선 및 수정을 인식할 것이다. 이러한 모든 개선 및 수정은 본원에 개시된 개념 및 이어지는 청구범위의 범주 내에서 고려된다.

Claims (29)

  1. 전력 증폭기 시스템으로서,
    ·제1 입력 및 제1 출력을 갖는 제1 증폭기;
    ·제2 입력 및 제2 출력을 갖는 제2 증폭기; 및
    ·상기 제1 출력, 상기 제2 출력, 고정 전압 노드, 및 무선 주파수(RF) 출력 사이에 결합되고 복수의 스위치 분기를 포함하는 재구성 가능한 스위치 네트워크를 포함하되, 상기 스위치 분기 중 적어도 제1 분기는 상기 복수의 스위치 분기 중 제2 분기가 결합되는 내부 노드 주위에 직렬로 적층된 제1 복수의 트랜지스터를 포함하는, 전력 증폭기 시스템.
  2. 제1항에 있어서,
    ·상기 내부 노드 주위에 적층된 상기 제1 복수의 트랜지스터를 갖는 상기 복수의 스위치 분기 중 제1 분기는 상기 제1 출력과 상기 제2 출력 사이에 결합되고;
    ·상기 복수의 스위치 분기 중 제2 분기는 상기 내부 노드와 상기 RF 출력 사이에 결합되는 직렬 분기인, 전력 증폭기 시스템.
  3. 제2항에 있어서,
    ·상기 복수의 스위치 분기 중 제3 분기는 상기 제1 출력과 상기 고정 전압 노드 사이에 결합되고;
    ·상기 복수의 스위치 분기 중 제4 분기는 상기 제2 출력과 상기 고정 전압 노드 사이에 결합되는, 전력 증폭기 시스템.
  4. 제3항에 있어서,
    ·상기 복수의 스위치 분기 중 제2 분기는 직렬로 적층된 제2 복수의 트랜지스터를 포함하고;
    ·상기 복수의 스위치 분기 중 제3 분기는 직렬로 적층된 제3 복수의 트랜지스터를 포함하고;
    ·상기 복수의 스위치 분기 중 제4 분기는 직렬로 결합된 제4 복수의 트랜지스터를 포함하는, 전력 증폭기 시스템.
  5. 제1항에 있어서,
    ·상기 내부 노드 주위에 적층된 상기 제1 복수의 트랜지스터를 갖는 상기 복수의 스위치 분기 중 제1 분기는 상기 제1 출력과 상기 RF 출력 사이의 직렬 분기로서 결합되고;
    ·상기 복수의 스위치 분기 중 제2 분기는 상기 내부 노드와 상기 고정 전압 노드 사이에 결합된 션트(shunt) 분기인, 전력 증폭기 시스템.
  6. 제5항에 있어서, 상기 복수의 스위치 분기 중 제3 분기는 상기 제1 출력과 상기 고정 전압 노드 사이에 결합되는, 전력 증폭기 시스템.
  7. 제6항에 있어서,
    ·상기 복수의 스위치 분기 중 제2 분기는 직렬로 적층된 제2 복수의 트랜지스터를 포함하고;
    ·상기 복수의 스위치 분기 중 제3 분기는 직렬로 적층된 제3 복수의 트랜지스터를 포함하는, 전력 증폭기 시스템.
  8. 제5항에 있어서, 상기 복수의 스위치 분기 중 제2 분기와 상기 고정 전압 노드 사이에 결합된 임피던스 종단 접속 요소를 더 포함하는, 전력 증폭기 시스템.
  9. 제1항에 있어서,
    ·상기 내부 노드 주위에 적층된 상기 제1 복수의 트랜지스터를 갖는 상기 복수의 스위치 분기 중 제1 분기는 상기 RF 출력과 상기 고정 전압 노드 사이에 션트 분기로서 결합되고;
    ·상기 복수의 스위치 분기 중 제2 분기는 상기 제2 출력과 상기 내부 노드 사이에 결합된 직렬 분기이고;
    ·상기 복수의 스위치 분기 중 제3 분기는 상기 제1 출력과 상기 RF 출력 사이에 결합된 직렬 분기인, 전력 증폭기 시스템.
  10. 제9항에 있어서,
    ·상기 복수의 스위치 분기 중 제4 분기는 상기 제1 출력과 상기 고정 전압 노드 사이에 결합되고;
    ·상기 복수의 스위치 분기 중 제5 분기는 상기 제2 출력과 상기 고정 전압 노드 사이에 결합되는, 전력 증폭기 시스템.
  11. 제9항에 있어서, 상기 내부 노드의 일측 상의 상기 제1 복수의 트랜지스터의 제1 섹션을 스위치 온 및 스위치 오프하고 상기 내부 노드의 대향측 상의 상기 제1 복수의 트랜지스터의 제2 섹션을 독립적으로 스위치 온 및 스위치 오프하도록 구성된 디지털 스위치 제어기를 더 포함하는, 전력 증폭기 시스템.
  12. 제1항에 있어서, 상기 제1 증폭기는 상기 제2 증폭기보다 적어도 3 dB만큼 더 높은 전력 증폭을 제공하는, 전력 증폭기 시스템.
  13. 제12항에 있어서, 상기 제2 증폭기는 세그먼트화되고 배터리로부터 직접 바이어스되는, 전력 증폭기 시스템.
  14. 제12항에 있어서, RF 입력, 상기 제1 증폭기의 제1 입력, 상기 제2 증폭기의 제2 입력, 및 상기 고정 전압 노드 사이에 결합된 재구성 가능한 입력 임피던스 정합 네트워크를 더 포함하되, 상기 재구성 가능한 입력 임피던스 정합 네트워크는 상기 제1 증폭기 및 상기 제2 증폭기 둘 모두에 대해 선택 가능한 공유 입력 임피던스 정합을 제공하도록 디지털 방식으로 제어 가능한, 전력 증폭기 시스템.
  15. 제14항에 있어서, 상기 재구성 가능한 입력 임피던스 정합 네트워크는 적어도 하나의 디지털 방식으로 제어 가능한 트랜지스터 스위치를 통해 효과적으로 제거 가능한 적어도 하나의 임피던스 정합 요소를 포함하는, 전력 증폭기 시스템.
  16. 제15항에 있어서, 상기 적어도 하나의 임피던스 정합 요소는 커패시터인, 전력 증폭기 시스템.
  17. 제15항에 있어서, 상기 적어도 하나의 임피던스 정합 요소는 인덕터인, 전력 증폭기 시스템.
  18. 제14항에 있어서, 상기 재구성 가능한 입력 임피던스 정합 네트워크는 디지털 방식으로 제어 가능한 트랜지스터 스위치를 통해 상기 고정 전압 노드에 선택적으로 션트 가능한 적어도 하나의 임피던스 정합 요소를 포함하는, 전력 증폭기 시스템.
  19. 제14항에 있어서, 어떠한 임피던스 정합 요소도 상기 제2 증폭기의 제2 출력과 상기 RF 출력 사이에 결합되지 않는, 전력 증폭기 시스템.
  20. 제14항에 있어서, 상기 RF 입력에 결합되는 신호 멀티플렉서를 더 포함하되, 상기 신호 멀티플렉서는 복수의 신호 입력을 갖는, 전력 증폭기 시스템.
  21. 전력 증폭기 시스템으로서,
    ·제1 입력 및 제1 출력을 갖는 제1 증폭기;
    ·제2 입력 및 제2 출력을 갖는 제2 증폭기; 및
    ·RF 입력, 상기 제1 증폭기의 제1 입력, 상기 제2 증폭기의 제2 입력, 및 고정 전압 노드 사이에 결합된 재구성 가능한 입력 임피던스 정합 네트워크를 포함하되, 상기 재구성 가능한 입력 임피던스 정합 네트워크는 상기 제1 증폭기와 상기 제2 증폭기 둘 모두에 대해 선택 가능한 공유 입력 임피던스 정합을 제공하도록 디지털 방식으로 제어 가능한, 전력 증폭기 시스템.
  22. 제21항에 있어서, 상기 재구성 가능한 입력 임피던스 정합 네트워크는 적어도 하나의 디지털 방식으로 제어 가능한 트랜지스터 스위치를 통해 효과적으로 제거 가능한 적어도 하나의 임피던스 정합 요소를 포함하는, 전력 증폭기 시스템.
  23. 제22항에 있어서, 상기 적어도 하나의 임피던스 정합 요소는 커패시터인, 전력 증폭기 시스템.
  24. 제22항에 있어서, 상기 적어도 하나의 임피던스 정합 요소는 인덕터인, 전력 증폭기 시스템.
  25. 제21항에 있어서, 상기 재구성 가능한 입력 임피던스 정합 네트워크는 디지털 방식으로 제어 가능한 트랜지스터 스위치를 통해 상기 고정 전압 노드에 선택적으로 션트 가능한 적어도 하나의 임피던스 정합 요소를 포함하는, 전력 증폭기 시스템.
  26. 제21항에 있어서, 상기 제1 출력, 상기 제2 출력, 상기 고정 전압 노드, 및 무선 주파수(RF) 출력 사이에 결합되고 복수의 스위치 분기를 포함하는 재구성 가능한 스위치 네트워크를 더 포함하되, 상기 스위치 분기 중 적어도 제1 분기는 상기 복수의 스위치 분기 중 제2 분기가 결합되는 내부 노드 주위에 직렬로 적층된 제1 복수의 트랜지스터를 포함하는, 전력 증폭기 시스템.
  27. 제26항에 있어서,
    ·상기 내부 노드 주위에 적층된 상기 제1 복수의 트랜지스터를 갖는 상기 복수의 스위치 분기 중 제1 분기는 상기 제1 출력과 상기 RF 출력 사이의 직렬 분기로서 결합되고;
    ·상기 복수의 스위치 분기 중 제2 분기는 상기 제2 출력과 상기 내부 노드 사이에 결합된 직렬 분기인, 전력 증폭기 시스템.
  28. 제27항에 있어서,
    ·상기 복수의 스위치 분기 중 제3 분기는 상기 제1 출력과 상기 고정 전압 노드 사이에 결합되고;
    ·상기 복수의 스위치 분기 중 제4 분기는 상기 제2 출력과 상기 고정 전압 노드 사이에 결합되는, 전력 증폭기 시스템.
  29. 제28항에 있어서,
    ·상기 복수의 스위치 분기 중 제2 분기는 직렬로 적층된 제2 복수의 트랜지스터를 포함하고;
    ·상기 복수의 스위치 분기 중 제3 분기는 직렬로 적층된 제3 복수의 트랜지스터를 포함하고;
    ·상기 복수의 스위치 분기 중 제4 분기는 직렬로 결합된 제4 복수의 트랜지스터를 포함하는, 전력 증폭기 시스템.
KR1020230010069A 2022-01-28 2023-01-26 전력 증폭기 시스템 KR20230116708A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/587,368 2022-01-28
US17/587,368 US20230246609A1 (en) 2022-01-28 2022-01-28 Power amplifier system

Publications (1)

Publication Number Publication Date
KR20230116708A true KR20230116708A (ko) 2023-08-04

Family

ID=85076054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230010069A KR20230116708A (ko) 2022-01-28 2023-01-26 전력 증폭기 시스템

Country Status (4)

Country Link
US (1) US20230246609A1 (ko)
EP (1) EP4220946A1 (ko)
KR (1) KR20230116708A (ko)
CN (1) CN116526979A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312960B2 (en) * 2014-08-12 2019-06-04 Qorvo Us, Inc. Switchable RF transmit/receive multiplexer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975968B2 (en) * 2013-01-25 2015-03-10 Qualcomm Incorporated Amplifiers with improved isolation
US10298187B2 (en) * 2016-08-12 2019-05-21 Qualcomm Incorporated Selective high and low power amplifier switch architecture
US20180175798A1 (en) * 2016-12-21 2018-06-21 Qualcomm Incorporated Area efficient architecture to combine outputs of parallel transmit signal paths

Also Published As

Publication number Publication date
US20230246609A1 (en) 2023-08-03
EP4220946A1 (en) 2023-08-02
CN116526979A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US8253485B2 (en) Power amplifier
US7394313B2 (en) Multiple power mode amplifier with bias modulation option and without bypass switches
CN105897198B (zh) 具有多个小型化单频带功率放大器的多频带装置
JP4840053B2 (ja) 電力増幅装置
US7973600B2 (en) Doherty power amplifier
US20170294880A1 (en) Bias circuit for radio-frequency amplifier
US6970039B2 (en) Efficiency enhancement for MMIC amplifiers
CN106537769A (zh) 与线性和高效宽带功率放大器有关的系统和方法
CN106664062B (zh) 集成3路Doherty放大器
KR20230116708A (ko) 전력 증폭기 시스템
JP5313970B2 (ja) 高周波電力増幅器
Yuan et al. A multiphase switched capacitor power amplifier in 130nm CMOS
CN104521139A (zh) 放大装置和搭载有放大装置的无线通信装置
US8174315B1 (en) Method and circuit for transforming the impedance of a load
EP1612932A1 (en) Multiple power mode amplifier with bias modulation option and without bypass switches
Motoyama et al. Stacked FET structure for multi-band mobile terminal power amplifier module
US20220021341A1 (en) Power amplifier circuit
US20240056041A1 (en) Saturation detection bandwidth enhancement using virtual grounds
KR102559082B1 (ko) 다중 모드 가변 이득 전력 증폭 장치
JP2002271146A (ja) 高周波電力増幅器、高周波電力出力方法
WO2023171364A1 (ja) 高周波モジュールおよび通信装置
US20230344395A1 (en) Power amplifier systems with load control
US20240056033A1 (en) Systems, devices, and methods related to power amplifier employing cascode stage output switching to eliminate band select switch
Nakayama et al. A 1.9 GHz single-chip RF front-end GaAs MMIC for personal communications
CN117811507A (zh) 射频功率放大器及无线信号发射系统