KR20230112525A - 적층형 전자 부품 - Google Patents

적층형 전자 부품 Download PDF

Info

Publication number
KR20230112525A
KR20230112525A KR1020220067773A KR20220067773A KR20230112525A KR 20230112525 A KR20230112525 A KR 20230112525A KR 1020220067773 A KR1020220067773 A KR 1020220067773A KR 20220067773 A KR20220067773 A KR 20220067773A KR 20230112525 A KR20230112525 A KR 20230112525A
Authority
KR
South Korea
Prior art keywords
electrode layer
electrode
mol
content
layer
Prior art date
Application number
KR1020220067773A
Other languages
English (en)
Inventor
박진수
조의현
김준형
김하정
구현희
성우경
박명준
전병준
이철승
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US18/081,079 priority Critical patent/US20230230765A1/en
Priority to EP22215000.5A priority patent/EP4216246A1/en
Priority to JP2022205586A priority patent/JP2023106310A/ja
Priority to CN202310082856.7A priority patent/CN116469687A/zh
Publication of KR20230112525A publication Critical patent/KR20230112525A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태에 따른 적층형 전자 부품은 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 적층되는 내부 전극을 포함하는 바디 및 상기 내부 전극과 연결되며, Ni을 포함하는 제1 전극층 및 상기 제1 전극층 상에 배치되며, Ni-Cu 합금을 포함하는 제2 전극층을 포함하는 외부 전극을 포함하며, 상기 제2 전극층의 Cu 함량은, Ni 및 Cu의 합계 함량 100 mol 대비 70 mol 내지 90 mol일 수 있다.

Description

적층형 전자 부품{MULTILAYER ELECTRONIC COMPONENT}
본 발명은 적층형 전자 부품에 관한 것이다.
적층형 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다.
일반적으로, 적층 세라믹 커패시터는 기판 상의 실장이 용이하도록 외부 전극 상에 니켈(Ni) 및/또는 주석(Sn) 도금을 실시한다. 상기 도금 공정은 일반적으로 전기 도금(Electronic Deposition) 또는 전해 도금 등의 방식으로 수행되나, 이 경우 도금액이 내부로 침투하거나 도금 시 발생하는 수소 가스가 내부 전극으로 침투하여 적층 세라믹 커패시터의 절연 저항이 열화되고, 이에 따라 적층 세라믹 커패시터의 신뢰성이 저하되는 문제점이 존재한다.
본 발명의 여러 목적 중 하나는 도금 시 발생하는 수소 가스의 침투를 방지하여 신뢰성이 우수한 적층형 전자 부품을 제공하는 것이다.
본 발명의 여러 목적 중 하나는 방사 크랙의 발생이 억제된 적층형 전자 부품을 제공하는 것이다.
본 발명의 여러 목적 중 하나는 휨 강도가 우수한 적층형 전자 부품을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따른 적층형 전자 부품은 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 적층되는 내부 전극을 포함하는 바디 및 상기 내부 전극과 연결되며, Ni을 포함하는 제1 전극층 및 상기 제1 전극층 상에 배치되며, Ni-Cu 합금을 포함하는 제2 전극층을 포함하는 외부 전극을 포함하며, 상기 제2 전극층의 Cu 함량은, Ni 및 Cu의 합계 함량 100 mol 대비 70 mol 내지 90 mol일 수 있다.
본 발명의 일 실시형태에 따른 적층형 전자 부품은 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 적층되는 내부 전극을 포함하며, 상기 제1 방향으로 마주보는 제1면 및 제2면, 상기 제1면 및 제2면과 연결되며 제2 방향으로 마주보는 제3면 및 제4면, 상기 제1면 내지 제4면과 연결되며 제3 방향으로 마주보는 제5면 및 제6면을 포함하는 바디 및 상기 내부 전극과 연결되며, Ni을 포함하는 제1 전극층 및 상기 제1 전극층 상에 배치되며, Ni-Cu 합금을 포함하는 제2 전극층을 포함하는 외부 전극을 포함하며, 상기 제1 전극층은 상기 제1면 내지 제6면 중 제3면 및 제4면에만 배치되고, 상기 제2 전극층은 상기 제1면, 제2면, 제5면 및 제6면 각각의 일부까지 연장될 수 있다.
본 발명의 여러 효과 중 하나로서 도금 시 발생하는 수소 가스의 침투를 방지하여 신뢰성이 우수한 적층형 전자 부품을 제공할 수 있다.
본 발명의 여러 효과 중 하나로서 방사 크랙의 발생이 억제된 적층형 전자 부품을 제공할 수 있다.
본 발명의 여러 목적 중 하나로서 휨 강도가 우수한 적층형 전자 부품을 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품을 개략적으로 도시한 사시도다.
도 2는 도 1의 적층형 전자 부품의 바디를 개략적으로 도시한 사시도다.
도 3은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 바디를 분해하여 개략적으로 도시한 분해 사시도다.
도 4는 도 1의 I-I` 절단 단면을 개략적으로 도시한 단면도다.
도 5는 도 1의 II-II` 절단 단면을 개략적으로 도시한 단면도다.
도 6은 도 4의 변형예다.
도 7은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 단면의SEM(Scanning Electronic Microscope) 이미지다.
도 8은 도 7의 D1 지점을 EDS(Energy Disperse X-ray Spectrometer)로 분석한 결과이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품을 개략적으로 도시한 사시도다.
도 2는 도 1의 적층형 전자 부품의 바디를 개략적으로 도시한 사시도다.
도 3은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 바디를 분해하여 개략적으로 도시한 분해 사시도다.
도 4는 도 1의 I-I` 절단 단면을 개략적으로 도시한 단면도다.
도 5는 도 1의 II-II` 절단 단면을 개략적으로 도시한 단면도다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)은 유전체층(111) 및 상기 유전체층을 사이에 두고 제1 방향으로 적층되는 내부 전극(121, 122)을 포함하는 바디(110) 및 상기 내부 전극과 연결되며, Ni을 포함하는 제1 전극층(131a, 132a) 및 상기 제1 전극층 상에 배치되며, Ni-Cu 합금을 포함하는 제2 전극층(131b, 132b)을 포함하는 외부 전극(131, 132)을 포함하며, 상기 제2 전극층의 Cu 함량은, Ni 및 Cu의 합계 함량 100 mol 대비 70 mol 내지 90 mol일 수 있다.
상술한 바와 같이, 적층 세라믹 커패시터의 외부 전극 상에 니켈(Ni) 및/또는 주석(Sn) 도금층 형성시 도금액이 내부로 침투하거나 도금 시 발생하는 수소 가스가 내부 전극으로 침투하여 적층 세라믹 커패시터의 절연 저항이 열화되고, 이에 따라 적층 세라믹 커패시터의 신뢰성이 저하될 수 있다.
그러나, 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)의 외부 전극(131, 132)은, Ni-Cu 합금을 포함하는 제2 전극층(131b, 132b)을 포함하고, 상기 제2 전극층의 Cu 함량이 Ni 및 Cu 합계 함량 100 mol 대비 70 mol 내지 90 mol을 만족함으로써, 수소 가스의 내부 전극(121, 122) 내부로의 침투를 막아 적층형 전자 부품(100)의 신뢰성을 보다 향상시킬 수 있다.
이하, 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축이나 모서리부의 연마로 인해 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 제1 방향으로 마주보는 제1면 및 제2면(1, 2), 상기 제1면 및 제2면(1, 2)과 연결되고 제2 방향으로 마주보는 제3면 및 제4면(3, 4), 제1면 내지 제4면(1, 2, 3, 4)과 연결되며 제3 방향으로 마주보는 제5면 및 제6면(5, 6)을 가질 수 있다.
바디(110)는 제1면과 제3면을 연결하는 제1-3 코너(C1-3), 상기 제1면과 제4면을 연결하는 제1-4 코너(C1-4), 상기 제2면과 제3면을 연결하는 제2-3 코너(C2-3), 상기 제2면과 제4면을 연결하는 제2-4 코너(C2-4)를 포함할 수 있다. 또한, 제1면과 제5면을 연결하는 제1-5 코너, 제1면과 제6면을 연결하는 제1-6 코너, 제2면과 제5면을 연결하는 제2-5 코너, 제2면과 제6면을 연결하는 제2-6 코너를 포함할 수 있다. 상기 코너는 바디(110)의 각 면을 연결하는 모서리를 별도의 공정을 수행하여 라운드 처리함에 따라 라운드 형태를 가질 수도 있다. 바디(110)의 제1면 내지 제6면은 대체로 평탄한 면일 수 있으며, 평탄하지 않은 영역을 코너로 볼 수 있다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있을 수 있다. 바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
유전체층(111)은 세라믹 분말, 유기 용제 및 바인더를 포함하는 세라믹 슬러리를 제조하고, 상기 슬러리를 캐리어 필름(carrier film) 상에 도포 및 건조하여 세라믹 그린시트를 마련한 후, 상기 세라믹 그린시트를 소성함으로써 형성할 수 있다. 세라믹 분말은 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으나, 예를 들어, 티탄산바륨계(BaTiO3)계 분말을 사용할 수 있다.
유전체층의 평균 두께(td)는 특별히 한정할 필요는 없다. 한편, 적층형 전자 부품(100)의 소형화 및 고용량화를 달성하기 위해서는 유전체층(111)의 두께를 얇게 하여 적층 수를 증가시켜야 하나, 종래의 경우 유전체층(111)의 두께가 얇아질수록 절연 저항의 열화가 쉽게 발생하고, 이에 따라 적층형 전자 부품(100)의 신뢰성이 저하되는 문제점이 있다.
반면, 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)의 경우, 제2 전극층(131b, 132b)이 Ni-Cu 합금을 포함하고, 상기 제2 전극층의 Cu 함량이 Ni 및 Cu 합계 함량 100 mol 대비 70 mol 내지 90 mol을 만족함으로써 유전체층의 평균 두께(te)는 0.4㎛ 이하일 수 있고, 이 경우 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다.
여기서 유전체층의 평균 두께(td)는 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다. 유전체층의 평균 두께(td)는 바디(110)의 제1 방향 및 제2 방향 단면을 1만 배율의 주사전자현미경(SEM)으로 스캔하여 측정할 수 있다. 보다 구체적으로, 하나의 유전체층(111)의 다수의 지점, 예를 들면 제2 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 후술할 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 유전체층(111)으로 확장하여 평균값을 측정하면, 유전체층(111)의 평균 두께를 더욱 일반화할 수 있다.
내부 전극(121, 122)은 유전체층(111)과 번갈아 배치될 수 있으며, 예를 들면, 서로 다른 극성을 갖는 한 쌍의 전극인 제1 내부 전극(121)과 제2 내부 전극(122)이 유전체층(111)을 사이에 두고 서로 대향하도록 배치될 수 있다. 복수의 제1 내부 전극(121) 및 복수의 제2 내부 전극(122)은 그 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
복수의 제1 내부 전극(121)은 각각 제4면(4)과 이격되며 제3면(3)과 연결되도록 배치될 수 있다. 또한, 복수의 제2 내부 전극(122)은 각각 제3면(3)과 이격되며 제4면(4)과 연결되도록 배치될 수 있다.
내부 전극(121, 122)에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
내부 전극(121, 122)은 세라믹 그린시트 상에 소정의 두께로 도전성 금속을 포함하는 내부전극용 도전성 페이스트를 도포하고 소성함으로써 형성될 수 있다. 내부전극용 도전성 페이스트의 인쇄방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
내부 전극의 평균 두께(te)는 특별히 한정할 필요는 없다. 이때, 내부 전극(121, 122)의 두께는 내부 전극(121, 122)의 제1 방향으로의 길이를 의미할 수 있다. 한편, 전술한 바와 같이, 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)의 경우, 제2 전극층(131b, 132b)이 Ni-Cu 합금을 포함하고, 상기 제2 전극층의 Cu 함량이 Ni 및 Cu 합계 함량 100 mol 대비 70 mol 내지 90 mol을 만족함으로써 내부 전극의 평균 두께(te)는 0.4㎛ 이하일 수 있으며, 이 경우 본 발명에 따른 신뢰성 향상 효과가 현저해질 수 있다.
여기서 내부 전극의 평균 두께(te)는 바디(110)의 제1 방향 및 제2 방향 단면을 1만 배율의 주사전자현미경(SEM)으로 스캔하여 측정할 수 있다. 보다 구체적으로, 하나의 내부 전극(121, 122)의 다수의 지점, 예를 들면 제2 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 후술할 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 내부 전극(121, 122)으로 확장하여 평균값을 측정하면, 내부 전극(121, 122)의 평균 두께를 더욱 일반화할 수 있다.
바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 복수의 제1 내부 전극(121) 및 복수의 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(Ac)와 용량 형성부(Ac)의 제1 방향으로 마주보는 양 단면 상에 배치되는 제1 커버부(112) 및 제2 커버부(113)를 포함할 수 있다. 커버부(112, 113)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다. 커버부(112, 113)는 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 구성을 가질 수 있다.
커버부의 평균 두께(tc)는 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 위해 커버부의 평균 두께(tc)는 20㎛ 이하일 수 있다. 전술한 바와 같이, 커버부의 평균 두께(tc)가 20㎛ 이하인 경우에도, 제2 전극층(131b, 132b)의 Cu 함량이 Ni 및 Cu 합계 함량 100 mol 대비 70 mol 내지 90 mol을 만족함으로써 적층형 전자 부품(100)의 신뢰성을 보다 향상시킬 수 있다. 여기서, 커버부의 평균 두께(tc)는 제1 커버부(112) 및 제2 커버부(113) 각각의 평균 두께를 의미한다.
커버부(112, 113)의 평균 두께는, 커버부(112, 113)의 제1 방향으로의 평균 길이를 의미할 수 있으며, 바디(110)의 제1 방향 및 제2 방향 단면에서 등간격인 5개 지점에서 측정한 제1 방향으로의 길이를 평균한 값일 수 있다.
바디(110)는 용량 형성부(Ac)의 제3 방향으로 마주보는 양 단면 상에 배치되는 마진부(114, 115)를 포함할 수 있다. 즉, 마진부(114, 115)는 바디(110)를 제1 방향 및 제3 방향으로 자른 단면에서 내부 전극(121, 122)의 양 끝과 바디(110)의 경계면 사이의 영역을 의미할 수 있다. 이때, 마진부(114, 115)는 바디(110)의 제5면(5)과 연결되는 제1 마진부(114) 및 바디(110)의 제6면(6)과 연결되는 제2 마진부(115)를 포함할 수 있다.
마진부(114, 115)는 내부 전극(121, 122)을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재료를 포함할 수 있다. 마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
마진부(114, 115)는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 내부 전극용 도전성 페이스트를 도포하고 소성함으로써 형성된 것일 수 있다. 또는, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극(121, 122)이 바디의 제5면 및 제6면(5, 6)과 연결되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 제3 방향으로 마주보는 양 단면 상에 적층함으로써 마진부(114, 115)를 형성할 수도 있다.
마진부(114, 115)의 평균 두께는 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 위해 마진부(114, 115)의 평균 두께는 20㎛ 이하일 수 있다. 전술한 바와 같이, 마진부(114, 115)의 평균 두께가 20㎛ 이하인 경우에도, 제2 전극층(131b, 132b)의 Cu 함량이 Ni 및 Cu 합계 함량 100 mol 대비 70 mol 내지 90 mol을 만족함으로써 적층형 전자 부품(100)의 신뢰성을 보다 향상시킬 수 있다. 여기서, 마진부(114, 115)의 평균 두께는 제1 마진부(114) 및 제2 마진부(115) 각각의 평균 두께를 의미한다.
마진부(114, 115)의 평균 두께는, 마진부(114, 115)의 제3 방향으로의 평균 길이를 의미할 수 있으며, 바디(110)의 제1 방향 및 제3 방향 단면에서 등간격인 5개의 지점에서 측정한 제3 방향으로의 길이를 평균한 값일 수 있다.
외부 전극(131, 132)은 바디(110)의 제3면 및 제4면(3, 4)에 배치될 수 있으며, 복수의 제1 내부 전극(121) 및 복수의 제2 내부 전극(122)과 각각 연결된 제1 외부 전극(131) 및 제2 외부 전극(132)을 포함할 수 있다.
외부 전극(131, 132)은 바디(110)의 제3면 및 제4면(3, 4)에 배치되고, 내부 전극(121, 122)과 연결되며, Ni을 포함하는 제1 전극층(131a, 132a), 상기 제1 전극층 상에 배치되며, Ni-Cu 합금을 포함하는 제2 전극층(132a, 132b) 및 상기 제2 전극층 상에 배치되는 제3 전극층(131c, 132c)을 포함할 수 있다.
제1 전극층(131a, 132a)은 Ni을 포함함에 따라 방사 크랙이 발생하는 것을 억제할 수 있다. 제1 전극층에 포함된 금속으로 Cu를 사용하고, 내부 전극이 Ni을 포함하는 경우, Ni이 Cu로 확산하는 속도에 비하여 Cu가 Ni로 확산하는 속도가 훨씬 빠르기 때문에, 많은 양의 Cu가 내부 전극 쪽으로 확산됨에 따라 내부 전극의 부피가 팽창하게 되고, 이에 따라 방사 크랙이 발생할 우려가 있다.
본 발명에서는 제1 전극층(131a, 132a)이 Ni을 포함함에 따라 제1 전극층(131a, 132a)이 Cu를 포함하는 경우에 비하여 내부 전극의 부피가 팽창하는 것을 억제할 수 있으며, 이에 따라 방사 크랙이 발생하는 것을 억제할 수 있다. 또한, 내부 전극이 Ni 이외의 금속을 포함하는 경우에도, Ag를 제외한 대부분의 금속보다 Cu의 확산 속도가 빠르기 때문에, 제1 전극층(131a, 132a)이 Ni을 포함함에 따라 제1 전극층(131a, 132a)이 Cu를 포함하는 경우에 비하여 내부 전극의 부피가 팽창하는 것을 억제할 수 있다.
이러한 관점에서, 제1 전극층(131a, 132a)이 포함하는 Ni의 함량은 제2 전극층(131b, 132b)이 포함하는 Ni의 함량보다 많을 수 있다. 즉, 내부 전극(121, 122)과 연결되는 제1 전극층(131a, 132a)이 포함하는 Ni의 함량이 제2 전극층(131b, 132b)이 포함하는 Ni의 함량보다 많음으로써 내부 전극의 부피가 팽창하는 것을 억제하고, 이로써 방사 크랙이 발생함을 방지할 수 있다.
제1 전극층(131a, 132a) 및 제2 전극층(131b, 132b)의 Ni 함량은 바디의 제3 방향 중앙에서 제1 및 제2 방향으로 절단한 제1 및 제2 전극층의 단면을 1000배 이상 배율의 주사전자현미경(SEM)으로 관찰한 이미지를 얻은 후, 상기 이미지를 에너지분산형 분광분석법(EDS)을 통해 성분 분석함으로써 측정한 것일 수 있다.
일 실시예에서, 제1 전극층(131a, 132a)은 상기 바디(110)의 제1면 내지 제6면 중 제3면 및 제4면에만 배치될 수 있다. 이에 따라, 적층형 전자 부품(100)의 휨 강도를 향상시킬 수 있으며, 적층형 전자 부품의 사이즈가 커지는 것을 방지하여 단위 부피당 용량을 향상시킬 수 있다.
다만, 도금 공정에 의해 발생된 수소 가스 및/또는 외부 수분은 내부 전극(121, 122)까지의 거리가 짧은 바디(110)의 코너로 침투하는 경향이 있으므로, 제1 외부 전극(131)의 제1 전극층(131a)의 단부는, 제1-3 코너(C1-3) 및 제2-3 코너(C2-3) 상에 배치될 수 있으며, 제2 외부 전극(132)의 제1 전극층(132a)의 단부는, 제1-4 코너(C1-4) 및 제2-4 코너(C2-4) 상에 배치될 수 있다. 이로써 수소 가스 및/또는 외부 수분이 바디(110)의 코너로 침투하는 것을 억제할 수 있다.
일 실시예에서, 바디(110)의 제1 방향 중앙에서 측정한 제1 전극층(131a, 132a)의 두께를 t1, 바디(110)의 제1 방향 최외곽에 배치된 내부 전극에서 측정한 제1 전극층(131a, 132a)의 두께를 t1`라 할 때, t1`/t1은 0.8 이상 1.0 이하일 수 있다. 제1 전극층(131a, 132a)이 균일한 두께를 가짐에 따라 제1 전극층의 두께를 얇게 형성할 수 있어 적층형 전자 부품의 단위 부피당 용량을 향상시킬 수 있다.
한편, t1`/t1를 0.8 이상 1.0 이하로 제어하는 방법은 특별히 한정할 필요는 없다. 예를 들어, Ni을 포함하는 시트를 바디(110)의 제3면 및 제4면(3, 4)에 전사한 후 소성하거나, Ni을 포함하는 시트에 바디(110)를 압착하여 상기 시트를 바디(110)에 부착시키고 소성하는 공정을 통해 t1`/t1를 0.8 이상 1.0 이하로 제어할 수 있다. t1 및 t1`는 바디의 제3 방향 중앙에서 제1 및 제2 방향으로 절단한 제1 전극층의 단면을 2000배 이상 배율의 주사전자현미경(SEM)으로 관찰하여 측정한 것일 수 있다.
또한, 제1 전극층(131a, 132a)의 평균 두께는 특별히 한정할 필요는 없으나, 적층형 전자 부품의 단위 부피 당 용량 향상을 위해 9㎛ 이하일 수 있다. 제1 전극층(131a, 132a)의 평균 두께는 적층형 전자 부품을 바디(110)의 제3 방향 중앙에서 제1 및 제2 방향으로 절단한 단면에서 측정한 것일 수 있으며, 제1 방향으로 균일한 간격을 가지는 5개의 지점에서 측정한 두께를 평균한 값일 수 있다. 또한, 바디(110)의 제3 방향 중앙에서 제1 전극층(131a, 132a)의 제1 및 제2 방향 단면을 2000배 이상의 배율의 주사전자현미경(SEM)으로 관찰하여 측정한 것일 수 있다. 제1 전극층(131a, 132a)의 평균 두께의 하한은 특별히 한정할 필요는 없으나, 예를 들면 0,1㎛ 이상일 수 있다.
일 실시예에서, 제1 전극층(131a, 132a)은 글라스를 더 포함할 수 있다. 바디(110)의 제3면 및 제4면(3, 4) 상에 배치되는 제1 전극층(131a, 132a)이 글라스를 포함함에 따라 바디(110)와의 결합력을 향상시킬 수 있다.
제2 전극층(131b, 132b)은 Ni-Cu 합금을 포함할 수 있다. 제2 전극층(131a, 132a)이 Ni-Cu 합금을 포함함으로써 제2 전극층이 Ni 또는 Cu를 단독으로 포함하는 경우에 비하여 수소 가스의 내부 전극(121, 122)으로의 침투를 억제할 수 있다.
이때, 제2 전극층(131b, 132b)의 Cu 함량은, Ni 및 Cu 합계 함량 100 mol 대비 70 mol 내지 90 mol일 수 있다. 제2 전극층(131b, 132b)의 Cu 함량이 Ni 및 Cu 합계 함량 100 mol 대비 70 mol 내지 90 mol을 만족함으로써, 수소 가스의 내부 전극(121, 122)으로의 침투를 보다 효과적으로 억제하여 적층형 전자 부품의 절연 저항 및 신뢰성이 향상될 수 있다.
본 출원인은 제2 전극층(131b, 132b)이 Ni-Cu 합금을 포함하는 경우 제2 전극층이 Ni 또는 Cu를 단독으로 포함하는 경우에 비하여 수소 가스의 침투를 억제할 수 있음을 확인하였으며, 특히 제2 전극층(131b, 132b)의 Cu 함량이 Ni 및 Cu 합계 함량 100 mol 대비 70 mol 내지 90 mol을 만족할 때, 수소 침투 억제 효과가 더욱 현저해짐을 확인하였다.
즉, 제2 전극층(131b, 132b)의 Cu 함량이 70몰 미만이거나 90몰 초과인 경우, 제2 전극층(131b, 132b)의 치밀도가 저하되어 전극 형성이 불가능해지거나, 제2 전극층(131b, 132b)에 발생한 공공(pore)을 통해 수소 가스 및/또는 외부 수분이 바디(110) 내부로 용이하게 침투하여, 적층형 전자 부품의 신뢰성이 저하될 수 있다.
제2 전극층(131b, 132b)은 바디(110)의 제1면, 제2면, 제5면 및 제6면(1, 2, 5, 6) 각각의 일부까지 연장될 수도 있으며, 이로써 바디(110)의 코너를 통한 수소 가스 및/또는 외부 수분의 침투를 더욱 효과적으로 억제할 수 있다.
제2 전극층(131b, 132b)의 Cu 함량은, 바디의 제3 방향 중앙에서 제1 및 제2 방향으로 절단한 제2 전극층의 단면을 1000배 이상 배율의 주사전자현미경(SEM)으로 관찰한 이미지를 얻은 후, 제2 전극층의 글라스 영역을 제외한 금속 영역 내에서 서로 1㎛ 이상 떨어진 임의의 10개의 지점을 에너지분산형 분광분석법(EDS)을 통해 성분 분석하고, 측정된 10개 지점에서의 Cu 함량을 평균한 값일 수 있다.
일 실시예에서, 제2 전극층(131b, 132b)의 Ni 및 Cu의 합계 합량 100 mol 대비 Cu 함량의 표준편차는 3.21 mol 이하일 수 있다. 제2 전극층(131b, 132b)의 Cu 함량의 표준편차가 Ni 및 Cu 합계 함량 100 mol 대비 3.21 mol 이하를 만족한다는 것은, 제2 전극층(131b, 132b)에 포함된 Cu가 제2 전극층(131b, 132b) 내에 균일하게 분포된다는 것을 의미할 수 있다.
제2 전극층(131b, 132b)의 Cu 함량의 표준편차가 Ni 및 Cu 합계 함량 100 mol 대비 3.21 mol 이하를 만족하는 경우 제2 전극층(131b, 132b) 내에 Cu가 균일하게 분포됨으로써, 제2 전극층(131b, 132b)이 수소 가스의 침투에 취약한 영역을 포함하지 않을 수 있다. 제2 전극층(131b, 132b)의 Cu 함량의 표준편차의 하한은 특별히 제한되지 않으나, 예를 들면 Ni 및 Cu 합계 함량 100 mol 대비 0.01 mol 이상일 수 있다.
한편, 제2 전극층(131b, 132b)의 Cu 함량의 표준편차를 3.21 mol 이하로 제어하는 방법은 특별히 한정할 필요는 없다. 예를 들면, Ni-Cu 합금 분말을 포함하는 도전성 페이스트를 통해 제2 전극층을 형성하거나, 상기 도포된 도전성 페이스트를 소성하는 조건을 제어함으로써 제2 전극층(131b, 132b)의 Cu 함량의 표준편차를 3.21 mol 이하로 제어할 수 있다.
제2 전극층(131b, 132b)의 Cu 함량의 표준편차는 바디의 제3 방향 중앙에서 제1 및 제2 방향으로 절단한 제2 전극층의 단면을 1000배 이상의 주사전자현미경(SEM)으로 관찰한 이미지를 얻은 후, 제2 전극층의 글라스 영역을 제외한 금속 영역 내에서 서로 1㎛ 이상 떨어진 임의의 10개의 지점을 에너지분산형 분광분석법(EDS)을 통해 성분 분석하고, 측정된 각 지점의 Cu 함량을 통해 측정한 것일 수 있다.
제2 전극층(131b, 132b)은 Sn, Bi, Al, Ag, Zn, Au, In, Ga, Ge, Si 및 이들의 합금 중 하나 이상을 더 포함할 수 있다. 상기 금속들은 Ni-Cu 합금과 함께 수소 가스의 침투를 효과적으로 억제할 수 있다.
제2 전극층(131b, 132b)은 글라스를 더 포함할 수 있다. 제2 전극층(131b, 132b)에 포함된 글라스는, 제2 전극층을 형성하는 도전성 페이스트에 포함된 금속 분말, 예를 들면 Ni-Cu 합금 분말이 소성 과정에서 수축될 때 발생하는 공공(pore)을 채워줌으로써 제2 전극층의 치밀도를 높일 수 있다.
제3 전극층(131c, 132c)은 실장 특성을 향상시킬 수 있다. 제3 전극층(131c, 132c)의 종류는 특별히 한정하지 않으며, Ni, Sn, Pd 및/또는 이를 포함하는 합금 등을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수도 있다. 제3 전극층(131c, 132c)은, 예를 들면, Ni 도금층 또는 Sn 도금층일 수 있으며, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수도 있다. 또한, 제3 전극층(131c, 132c)은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다.
제1 외부 전극(131)은 바디(110)의 제3면 상에 배치된 제1 접속부(A1)와, 제1 접속부에서 바디(110)의 제1면, 제2면, 제5면 및 제6면 각각의 일부까지 연장되는 제1 밴드부(B1)를 포함하고, 제2 외부 전극(132)은 바디(110)의 제4면 상에 배치된 제2 접속부(A2)와, 제2 접속부에서 바디(110)의 제1면, 제2면, 제5면 및 제6면 각각의 일부까지 연장되는 제2 밴드부(B2)를 포함할 수 있다.
밴드부(B1, B2)의 평균 두께는 특별히 한정할 필요는 없다. 다만, 일 실시예에서, 밴드부(B1, B2)의 평균 두께는 10 ㎛ 이상일 수 있다. 여기서 밴드부(B1, B2)의 두께란, 밴드부(B1, B2)의 제1 방향으로의 길이를 의미하며, 제1 밴드부(B1) 및 제2 밴드부(B2) 각각의 평균 두께를 의미한다. 밴드부(B1, B2)는 접속부(A1, A2)보다 상대적으로 두께가 얇으므로, 수소 가스의 침투가 용이할 수 있다. 따라서, 밴드부(B1, B2)의 평균 두께가 10 ㎛ 이상으로 형성하여, 수소 가스의 침투를 보다 효과적으로 억제할 수 있다. 한편, 밴드부(B1, B2)의 평균 두께의 상한은 특별히 한정할 필요는 없으나, 단위 부피당 용량을 고려하여, 15 ㎛ 이하일 수 있다.
밴드부(B1, B2)의 평균 두께는 제1 방향으로 균일한 간격을 가지는 5개의 지점에서 측정한 두께를 평균한 값일 수 있다. 또한, 바디의 제3 방향 중앙에서 외부 전극(131, 132)의 제1 방향 및 제2 방향 단면을 2000배 이상 배율의 주사전자현미경(SEM)으로 관찰하여 측정한 것일 수 있다.
동일한 관점에서, 제1 밴드부(B1)의 제2 방향으로의 길이(L1)는 특별히 한정할 필요는 없으나, 예를 들면 10 ㎛ 이상일 수 있다. 제1 밴드부의 제2 방향으로의 길이(L1)가 10 ㎛ 이상인 경우, 수소 가스의 침투를 보다 효과적으로 억제할 수 있다. 한편, 제1 밴드부의 제2 방향으로의 길이(L1)의 상한은 특별히 한정할 필요는 없으나, 예를 들어 15 ㎛ 이하일 수 있다. 또한, 제2 밴드부(B2)는 제1 밴드부(B1)와 제2 방향으로 대칭인 관계일 수 있으므로, 제2 밴드부(B2)에도 동일하게 적용할 수 있다.
여기서, 제1 밴드부(B1)의 제2 방향으로의 길이(L1)는 바디(110)의 제3면에서 제1 외부 전극(131)의 끝단까지의 제2 방향 거리를 의미하고, 제2 밴드부(B2)의 제2 방향으로의 길이는 바디(110)의 제4면에서 제2 외부 전극(132)의 끝단까지의 제2 방향 거리를 의미할 수 있다. 또한, 밴드부(B1, B2)의 제2 방향으로의 길이는 바디의 제3 방향 중앙에서 외부 전극(131, 132)의 제1 방향 및 제2 방향 단면을 2000배 이상 배율의 주사전자현미경(SEM)으로 관찰하여 측정한 것일 수 있다.
도 6은 도 4의 변형예다.
본 발명의 변형예에 따르면, 제1 전극층(131a`, 132a`)은 Ni 도금층일 수 있다. 제1 전극층(131a`, 132a`)이 Ni 도금층인 경우, 전술한 방사 크랙을 더 효과적으로 억제할 수 있으며, 외부 전극(131`, 132`)의 두께를 저감함으로써 단위 부피 당 용량이 향상될 수 있다.
이하, 본 발명의 다른 일 실시형태에 따른 적층형 전자 부품에 대하여 설명하도록 한다. 다만, 본 발명의 일 실시형태에 따른 적층형 전자 부품은 상술한 본 발명의 일 실시형태에 따른 적층형 전자 부품과 마찬가지의 구성을 가질 수 있다. 따라서, 상술한 본 발명의 일 실시형태와 중복되는 설명은 생략하도록 한다.
본 발명의 일 실시형태에 따른 적층형 전자 부품(100)은 유전체층(111) 및 상기 유전체층을 사이에 두고 제1 방향으로 적층되는 내부 전극(121, 122)을 포함하며, 상기 제1 방향으로 마주보는 제1면 및 제2면(1, 2), 상기 제1면 및 제2면과 연결되며 제2 방향으로 마주보는 제3면 및 제4면(3, 4), 상기 제1면 내지 제4면과 연결되며 제3 방향으로 마주보는 제5면 및 제6면(5, 6)을 포함하는 바디 및 상기 내부 전극과 연결되며, Ni을 포함하는 제1 전극층(131a, 132a) 및 상기 제1 전극층 상에 배치되며, Ni-Cu 합금을 포함하는 제2 전극층(131b, 132b)을 포함하는 외부 전극(131, 132)을 포함하며, 상기 제1 전극층(131a, 132a)은 상기 제1면 내지 제6면 중 제3면 및 제4면에만 배치되고, 상기 제2 전극층(131b, 132b)은 상기 제1면, 제2면, 제5면 및 제6면 각각의 일부까지 연장될 수 있다.
본 발명의 일 실시형태에 따른 적층형 전자 부품(100)은, 제1 전극층(131a, 132a)이 상기 바디(110)의 제1면 내지 제6면 중 제3면 및 제4면에만 배치됨으로써 적층형 전자 부품(100)의 휨 강도를 향상시킬 수 있으며, 적층형 전자 부품의 사이즈가 커지는 것을 방지하여 단위 부피당 용량을 향상시킬 수 있다.
또한, 제2 전극층(131a, 132a)이 Ni-Cu 합금을 포함함으로써 제2 전극층이 Ni 또는 Cu를 단독으로 포함하는 경우에 비하여 수소 가스의 내부 전극(121, 122)으로의 침투를 억제할 수 있고, 제2 전극층(131b, 132b)이 바디(110)의 제1면, 제2면, 제5면 및 제6면(1, 2, 5, 6) 각각의 일부까지 연장됨으로써 바디(110)의 코너를 통한 수소 가스 및/또는 외부 수분의 침투를 더욱 효과적으로 억제할 수 있다. 이로써 절연 저항이 열화되는 것을 억제하고, 적층형 전자 부품의 신뢰성을 보다 향상시킬 수 있다.
(실험예)
<제2 전극층의 Cu 함량 및 표준편차 분석>
우선, 티탄산바륨(BaTiO3) 분말을 포함하는 슬러리를 캐리어 필름(carrier film) 상에 도포 및 건조하여 복수 개의 세라믹 그린시트를 마련하였다. 이후, 상기 세라믹 그린시트 상에 내부전극용 도전성 페이스트를 도포하고, 상기 내부 전극용 도전성 페이스트가 도포된 세라믹 그린시트를 복수 회 적층한 후, 소성하여 유전체층 및 내부전극을 포함하는 바디를 형성하였다.
상기 바디 상에 Ni을 포함하는 시트에 바디를 압착하여 상기 시트를 바디에 부착시키고 소성하여 제1 전극층을 형성한 후, 상기 제1 전극층이 형성된 바디를 Ni-Cu 합금 분말을 포함하는 도전성 페이스트에 디핑(dipping)한 후, 소성하여 제1 전극층 상에 제2 전극층을 형성된 샘플 칩을 마련하였다.
도 7은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 단면의SEM(Scanning Electronic Microscope) 이미지다.
도 7과 같이, 샘플 칩을 바디(110)의 제3 방향 중앙에서 제1 및 제2 방향으로 절단한 후, 제2 전극층(131b, 132b)의 단면을 1000배 배율의 주사전자현미경(SEM)으로 관찰한 이미지를 얻었다. 이후, 상기 이미지에서 제2 전극층(131b, 132b)의 글라스 영역(g)을 제외한 금속 영역(m) 내에서 서로 1㎛ 이상 떨어진 임의의 10개의 지점(D1~D10)을 에너지분산형 분광분석법(EDS)을 통해 성분 분석하였다.
도 8은 도 7의 D1 지점을 EDS(Energy Disperse X-ray Spectrometer)로 분석한 결과이다. 이후, EDS 분석 결과를 통해 측정한 D1 내지 D10 지점의 Ni 및 Cu 합계 함량 100 mol에 대한 Cu 함량을 평균한 값과, Ni 및 Cu 합계 함량 100 mol에 대한 Cu 함량의 표준편차를 하기 표 1에 기재하였다.
<신뢰성 테스트>
제2 전극층의 Cu 함량과, Cu 함량의 표준편차에 따른 절연 저항을 평가하기 위해 고온 신뢰성 테스트를 수행하였다. 고온 신뢰성 테스트는 하기 시료 번호 별로 각 400개의 샘플의 제2 전극층 상에 Ni 도금층 및 Sn 도금층을 순서대로 형성하고 기판 상에 실장한 후, 상대습도 85 %, 85 ℃ 조건에서 정격 전압 1.2 V를 2 시간 동안 인가하면서 절연 저항을 측정하는 방법으로 수행되었다. 이때, 모든 샘플의 절연 저항이 107Ω 이상을 유지하면 양호(O)로, 1 개의 샘플이라도 절연 저항이 107Ω 이상을 유지하지 못하면 불량 (X)으로 판정하여 하기 표 1에 기재하였다.
시료 번호 Cu 함량(mol/Ni+Cu) Cu 표준편차 (mol/Ni+Cu) 신뢰성 평가
1* 60 측정 불가 X
2 70 1.92 O
3 79.3 2.08 O
4 80.4 2.75 O
5 81.4 3.08 O
6 90 3.21 O
7* 100 - X
*는 비교예
시료 번호 1 및 7은 Cu 함량이 Ni 및 Cu의 합계 함량 100 mol 대비 70 mol 미만이거나 90 mol을 초과하여 신뢰성 테스트에서 불량이 발생함을 확인할 수 있었다. 또한, 시료 번호 1의 경우, 치밀도가 구현되지 않아 제2 전극층이 형성이 불가능하였고, 이에 따라 Cu 함량의 표준편차를 측정할 수 없었다. 반면, 시료 번호 2 내지 6은 제2 전극층의 Cu 함량이 Ni 및 Cu의 합계 함량 100 mol 대비 70 mol 내지 90 mol 범위 내에 속하고, 상기 Ni 및 Cu의 합계 함량 100 mol에 대한 Cu 함량의 표준편차가 3.21 mol 이하를 만족함으로써 신뢰성 테스트에서 불량이 발생하지 않는 것을 확인할 수 있었다. 이것으로부터 제2 전극층의 Cu 함량 및 그 표준편차가 소정 범위 내인 적층형 전자 부품은 신뢰성이 뛰어난 것을 알 수 있었다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
또한, '일 실시예'라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일 실시예들은 다른 일 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일 실시예에서 설명된 사항이 다른 일 실시예에서 설명되어 있지 않더라도, 다른 일 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일 실시예에 관련된 설명으로 이해될 수 있다.
또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
100: 적층형 전자 부품
110: 바디
111: 유전체층
112, 113: 커버부
114, 115: 마진부
121, 122: 내부 전극
131, 132: 외부 전극
131a, 132a: 제1 전극층
131b, 132b: 제2 전극층
131c, 132c: 제3 전극층
m: 금속 영역
g: 글라스 영역

Claims (14)

  1. 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 적층되는 내부 전극을 포함하는 바디; 및
    상기 내부 전극과 연결되며, Ni을 포함하는 제1 전극층 및 상기 제1 전극층 상에 배치되며, Ni-Cu 합금을 포함하는 제2 전극층을 포함하는 외부 전극; 을 포함하며,
    상기 제2 전극층의 Cu 함량은, Ni 및 Cu의 합계 함량 100 mol 대비 70 mol 내지 90 mol인, 적층형 전자 부품.
  2. 제1항에 있어서,
    상기 제2 전극층의 Ni 및 Cu의 합계 함량 100 mol 대비 Cu 함량의 표준편차는 3.21 mol 이하인, 적층형 전자 부품.
  3. 제1항에 있어서,
    상기 제1 전극층이 포함하는 Ni의 함량은 상기 제2 전극층이 포함하는 Ni의 함량보다 많은, 적층형 전자 부품.
  4. 제1항에 있어서,
    상기 바디는 상기 제1 방향으로 마주보는 제1면 및 제2면, 상기 제1면 및 제2면과 연결되며 제2 방향으로 마주보는 제3면 및 제4면, 상기 제1면 내지 제4면과 연결되며 제3 방향으로 마주보는 제5면 및 제6면을 포함하고,
    상기 제1 전극층은 상기 제1면 내지 제6면 중 제3면 및 제4면에만 배치되는 적층형 전자 부품.
  5. 제4항에 있어서,
    상기 제2 전극층은 상기 제1면, 제2면, 제5면 및 제6면 각각의 일부까지 연장되는, 적층형 전자 부품.
  6. 제1항에 있어서,
    상기 바디의 제1 방향 중앙에서 측정한 상기 제1 전극층의 두께를 t1, 상기 바디의 제1 방향 최외곽에 배치된 내부 전극에서 측정한 상기 제1 전극층의 두께를 t1`라 할 때, t1`/t1은 0.8 이상 1.0 이하인, 적층형 전자 부품.
  7. 제1항에 있어서,
    상기 제1 전극층은 글라스를 더 포함하는, 적층형 전자 부품.
  8. 제1항에 있어서,
    상기 제1 전극층은 Ni 도금층인
    적층형 전자 부품.
  9. 제1항에 있어서,
    상기 외부 전극은 상기 제2 전극층 상에 배치되는 제3 전극층을 포함하고,
    상기 제3 전극층은 Ni을 포함하는 제1층 및 Sn을 포함하는 제2층을 포함하는, 적층형 전자 부품.
  10. 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 적층되는 내부 전극을 포함하며, 상기 제1 방향으로 마주보는 제1면 및 제2면, 상기 제1면 및 제2면과 연결되며 제2 방향으로 마주보는 제3면 및 제4면, 상기 제1면 내지 제4면과 연결되며 제3 방향으로 마주보는 제5면 및 제6면을 포함하는 바디; 및
    상기 내부 전극과 연결되며, Ni을 포함하는 제1 전극층 및 상기 제1 전극층 상에 배치되며, Ni-Cu 합금을 포함하는 제2 전극층을 포함하는 외부 전극; 을 포함하며,
    상기 제1 전극층은 상기 제1면 내지 제6면 중 제3면 및 제4면에만 배치되고, 상기 제2 전극층은 상기 제1면, 제2면, 제5면 및 제6면 각각의 일부까지 연장되는, 적층형 전자 부품.
  11. 제10항에 있어서,
    상기 제2 전극층의 Ni 및 Cu의 합계 함량 100 mol 대비 Cu 함량의 표준편차는 3.21 mol 이하인, 적층형 전자 부품.
  12. 제10항에 있어서,
    상기 제1 전극층이 포함하는 Ni의 함량은 상기 제2 전극층이 포함하는 Ni의 함량보다 많은, 적층형 전자 부품.
  13. 제10항에 있어서,
    상기 바디의 제1 방향 중앙에서 측정한 상기 제1 전극층의 두께를 t1, 상기 바디의 제1 방향 최외곽에 배치된 내부 전극에서 측정한 상기 제1 전극층의 두께를 t1`라 할 때, t1`/t1은 0.8 이상 1.0 이하인, 적층형 전자 부품.
  14. 제10항에 있어서,
    상기 외부 전극은 상기 제2 전극층 상에 배치되는 제3 전극층을 포함하고,
    상기 제3 전극층은 Ni을 포함하는 제1층 및 Sn을 포함하는 제2층을 포함하는, 적층형 전자 부품.
KR1020220067773A 2022-01-20 2022-06-02 적층형 전자 부품 KR20230112525A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US18/081,079 US20230230765A1 (en) 2022-01-20 2022-12-14 Multilayer electronic component
EP22215000.5A EP4216246A1 (en) 2022-01-20 2022-12-20 Multilayer electronic component
JP2022205586A JP2023106310A (ja) 2022-01-20 2022-12-22 積層型電子部品
CN202310082856.7A CN116469687A (zh) 2022-01-20 2023-01-18 多层电子组件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220008472 2022-01-20
KR20220008472 2022-01-20

Publications (1)

Publication Number Publication Date
KR20230112525A true KR20230112525A (ko) 2023-07-27

Family

ID=87433278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220067773A KR20230112525A (ko) 2022-01-20 2022-06-02 적층형 전자 부품

Country Status (1)

Country Link
KR (1) KR20230112525A (ko)

Similar Documents

Publication Publication Date Title
US9449763B2 (en) Multilayer ceramic electronic component having alternatively offset internal electrodes and method of manufacturing the same
US11164700B2 (en) Multilayer capacitor
US11049661B2 (en) Multilayer electronic component
US11476047B2 (en) Multilayer electronic component
US20220165497A1 (en) Multilayer electronic component
KR20230104447A (ko) 적층형 전자 부품
KR102099775B1 (ko) 적층 세라믹 커패시터
KR20230112525A (ko) 적층형 전자 부품
KR20220081632A (ko) 적층형 전자 부품
US20230230765A1 (en) Multilayer electronic component
KR20200038446A (ko) 적층 세라믹 커패시터
US20240177934A1 (en) Multilayer electronic component
US20240079182A1 (en) Multilayer electronic component
US20230215640A1 (en) Multilayer electronic component
US20230386750A1 (en) Multilayer electronic component
US20230215654A1 (en) Multilayer electronic component
US20230215641A1 (en) Multilayer electronic component
US12002629B2 (en) Multilayer electronic component
US20240186069A1 (en) Multilayer electronic component
KR102441653B1 (ko) 세라믹 전자 부품
EP4379762A1 (en) Multilayer electronic component (mlcc) improved interface with external electrodes
US20230260706A1 (en) Multilayer electronic component
US20230238184A1 (en) Multilayer electronic component
KR20230104428A (ko) 적층형 전자 부품
US20230215647A1 (en) Multilayer electronic component