KR20230110073A - Hot-standby system - Google Patents

Hot-standby system Download PDF

Info

Publication number
KR20230110073A
KR20230110073A KR1020220006138A KR20220006138A KR20230110073A KR 20230110073 A KR20230110073 A KR 20230110073A KR 1020220006138 A KR1020220006138 A KR 1020220006138A KR 20220006138 A KR20220006138 A KR 20220006138A KR 20230110073 A KR20230110073 A KR 20230110073A
Authority
KR
South Korea
Prior art keywords
output
signal
group
latch
board
Prior art date
Application number
KR1020220006138A
Other languages
Korean (ko)
Inventor
설재윤
Original Assignee
엘에스일렉트릭(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스일렉트릭(주) filed Critical 엘에스일렉트릭(주)
Priority to KR1020220006138A priority Critical patent/KR20230110073A/en
Publication of KR20230110073A publication Critical patent/KR20230110073A/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G06F11/1616—Error detection by comparing the output signals of redundant hardware where the redundant component is an I/O device or an adapter therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2041—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with more than one idle spare processing component

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

The present disclosure relates to a hot-standby system including a first system and a second system that output the same first relay signal and second relay signal. The first system is in an activated state, and the second system is in an inactive state. The first system includes: a first output board that outputs a first output signal for the first relay signal; a second output board that outputs a second output signal for the second relay signal; and a mainboard that receives a first external voltage and a second external voltage to enter an initialization state, enters the initialization state to determine whether the first system operates normally based on a plurality of feedback signals, receives a first control signal and a second control signal from each of the first output board and the second output board to enter an operating state when the first system operates normally, and enters a safe mode state and blocks the output of a first reference voltage and a second reference voltage output to the first output board and the second output board, respectively when the first system does not operate normally. Accordingly, the cost of designing dual relays can be reduced and the required design area can be reduced.

Description

이중계 시스템{HOT-STANDBY SYSTEM}Dual system {HOT-STANDBY SYSTEM}

본 개시는 중복되는 릴레이를 최소화할 수 있는 이중계 시스템에 관한 것이다. The present disclosure relates to a redundant system capable of minimizing redundant relays.

국제규격 IEC 62425의 국제 안전 등급 SIL4(Safety Integrity Level 4)를 위한 시스템은 가용성(availability)을 위하여 이중계 구조를 사용한다. The system for the international safety level SIL4 (Safety Integrity Level 4) of the international standard IEC 62425 uses a redundant structure for availability.

이중계 구조에서 서브시스템의 상호 출력단 회로는 독립적으로 구성하여 안전성을 유지할 수 있도록 개발되는 것이 일반적이다. In a redundant structure, it is common to develop mutual output terminal circuits of subsystems independently to maintain safety.

이중계 구조 시스템에서 외부로 전달되는 디지털 신호의 경우 이중계구조 시스템의 서로 간에 영향을 최소화하기 위하여 무전원 접전(dry-contact)방식으로 연결이 되고 연결된 해당 인터페이스를 위하여 릴레이(relay)를 사용한다.In the case of a digital signal transmitted from a redundant system to the outside, it is connected in a dry-contact method to minimize the influence of each other in the redundant structure system, and a relay is used for the connected interface.

그러나, 이러한 구조에 의하여 릴레이가 중복 설계되고, 전체 시스템의 사이즈가 커지고 개발 단가가 증가하게 되는 문제가 있다.However, there is a problem in that relays are designed redundantly by this structure, and the size of the entire system increases and the development cost increases.

따라서, 이중계 시스템에서 중복되는 릴레이를 최소화하거나 제거할 수 있는 로직 구조가 필요한 실정이다. Therefore, there is a need for a logic structure capable of minimizing or eliminating redundant relays in a redundant system.

본 개시는 이중계 시스템에서 활성화(active)된 시스템에서만 릴레이를 사용하도록 릴레이 구성을 간편화하여 릴레이를 이중으로 설계하는 비용을 절감하고 필요 설계 면적을 감소할 수 있도록 하는 이중계 시스템을 제공한다.The present disclosure provides a redundant system that can reduce the cost of designing a redundant relay and reduce the required design area by simplifying the relay configuration so that the relay is used only in an active system in the redundant system.

본 개시의 실시예에 따른 이중계 시스템은 동일한 제1 릴레이 신호 및 제2 릴레이 신호를 출력하는 제1 시스템 및 제2 시스템을 포함하고, 상기 제1 시스템은 활성화 상태이고, 상기 제2 시스템은 비활성화 상태이고, 상기 제1 시스템은, 상기 제1 릴레이 신호를 위한 제1 출력 신호를 출력하는 제1 출력보드; 상기 제2 릴레이 신호를 위한 제2 출력 신호를 출력하는 제2 출력보드; 및 제1 외부 전압 및 제2 외부 전압을 입력받아 초기화 상태로 진입하고, 상기 초기화 상태에 진입하여 복수의 피드백 신호를 기초로 상기 제1 시스템의 정상 동작 여부를 판별하고, 상기 제1 시스템이 정상 동작하는 경우 상기 제1 출력 보드 및 상기 제2 출력보드 각각으로부터 제1 제어 신호 및 제2 제어 신호를 입력받아 동작 상태로 진입하고, 상기 제1 시스템이 정상 동작하지 않는 경우 안전 모드 상태로 진입하여 상기 제1 출력 보드 및 제2 출력보드 각각으로 출력되는 제1 참조 전압 및 제2 참조 전압의 출력을 차단하는 메인 보드를 포함한다. A redundant system according to an embodiment of the present disclosure includes a first system and a second system that output identical first relay signals and second relay signals, wherein the first system is in an active state and the second system is in an inactive state, and the first system includes a first output board that outputs a first output signal for the first relay signal; a second output board outputting a second output signal for the second relay signal; and enters an initialization state by receiving a first external voltage and a second external voltage, determines whether the first system is normally operating based on a plurality of feedback signals after entering the initialization state, receives a first control signal and a second control signal from each of the first output board and the second output board when the first system operates normally, enters an operating state, and enters a safe mode state when the first system does not operate normally, and outputs a first reference voltage and a second reference voltage to each of the first output board and the second output board. Includes a main board that cuts off the output of the voltage.

본 개시의 일시예에 따른 이중계 시스템은 활성화(active)된 시스템에서만 릴레이를 사용하도록 릴레이 구성을 간편화하여 릴레이를 이중으로 설계하는 비용을 절감하고 필요 설계 면적을 감소할 수 있도록 하는 이중계 시스템을 제공한다.A redundant system according to an embodiment of the present disclosure provides a redundant system that can reduce the cost of designing a relay redundantly and reduce the required design area by simplifying the relay configuration so that the relay is used only in an active system.

도 1은 본 개시의 일 실시예에 따른 이중계 시스템을 설명하기 위한 도면이다.
도 2는 본 개시의 일 실시예에 따른 메인보드의 회로 구조를 나타내는 도면이다.
도 3은 본 개시의 일 실시예에 따른 이중계 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 4는 본 개시의 일 실시예에 따른 초기화 상태에 진입한 메인 보드의 회로 구조를 설명하기 위한 도면이다.
도 5는 본 개시의 일 실시예에 따른 동작 상태에 진입한 메인 보드의 회로 구조를 설명하기 위한 도면이다.
도 6은 본 개시의 일 실시예에 따른 안전 모드 상태에 진입한 메인 보드의 회로 구조를 설명하기 위한 도면이다.1 is a diagram for explaining a redundant system according to an embodiment of the present disclosure.
2 is a diagram illustrating a circuit structure of a main board according to an embodiment of the present disclosure.
3 is a flowchart for explaining a method of operating a redundant system according to an embodiment of the present disclosure.
4 is a diagram for explaining a circuit structure of a main board that has entered an initialization state according to an embodiment of the present disclosure.
5 is a diagram for explaining a circuit structure of a main board that has entered an operating state according to an embodiment of the present disclosure.
6 is a diagram for explaining a circuit structure of a main board that has entered a safe mode state according to an embodiment of the present disclosure.

이하, 본 발명과 관련된 실시 예에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.Hereinafter, embodiments related to the present invention will be described in more detail with reference to the drawings. The suffixes “module” and “unit” for the components used in the following description are given or used interchangeably in consideration of only the ease of writing the specification, and do not have meanings or roles that are distinct from each other by themselves.

도 1은 본 개시의 일 실시예에 따른 이중계 시스템을 설명하기 위한 도면이다. 1 is a diagram for explaining a redundant system according to an embodiment of the present disclosure.

이중계 시스템(10)은 복수의 시스템(100, 200)을 포함할 수 있다. 복수의 시스템(100, 200)은 적어도 하나의 동일한 릴레이를 출력할 수 있다. The redundant system 10 may include a plurality of systems 100 and 200 . A plurality of systems 100 and 200 may output at least one identical relay.

이중계 시스템(10)은 적어도 하나의 동일한 릴레이(301, 302)를 출력하는 제1 시스템(100) 및 제2 시스템(200)을 포함할 수 있다. 릴레이는 이중계 시스템(10)으로 입력되는 외부 입력 신호(예를 들어, 센싱 신호)가 이중계 시스템(10)을 거쳐 출력되는 출력 신호일 수 있다. The redundant system 10 may include a first system 100 and a second system 200 outputting at least one identical relay 301 and 302 . The relay may be an output signal in which an external input signal (eg, a sensing signal) input to the redundant system 10 is output through the redundant system 10 .

한편, 이중계 시스템(10)의 제1 시스템(100) 또는 제2 시스템(200)은 서로 상보적으로 어느 하나의 시스템이 활성화(active) 상태이면 다른 시스템은 비활성화 상태에 대기를 할 수 있다. 따라서, 이중계 시스템(10)의 어느 하나의 시스템이 에러가 발생한 경우 다른 시스템이 작동되어 릴레이를 정상적으로 출력하도록 할 수 있다. 예를 들어, 이중계 시스템(10)의 제1 시스템(100)이 활성화 상태에서 에러가 발생한 경우, 비활성화 상태인 제2 시스템(200)이 활성화되어 릴레이를 지속적으로 출력할 수 있도록 할 수 있다. On the other hand, the first system 100 or the second system 200 of the redundant system 10 complement each other when either system is in an active state, the other system may stand by in an inactive state. Therefore, when an error occurs in any one system of the redundant system 10, the other system can be operated to normally output the relay. For example, when an error occurs in the active state of the first system 100 of the redundant system 10, the inactive second system 200 is activated to continuously output the relay.

한편, 제1 시스템(100)과 제2 시스템(200)은 동일 릴레이를 출력하도록 설계되어 적어도 일부 또는 전부의 구성이 동일한 시스템일 수 있다. 따라서, 이중계 시스템(10)을 구성하는 시스템(100, 200)을 제1 시스템(100)을 기준으로 설명한다. 제1 시스템(100)에서 설명되는 구성들은 제2 시스템(200)도 포함할 수 있다. On the other hand, the first system 100 and the second system 200 are designed to output the same relay and may be systems having at least some or all of the same configurations. Therefore, the systems 100 and 200 constituting the redundant system 10 will be described based on the first system 100. Components described in the first system 100 may also include the second system 200 .

한편, 제1 시스템(100)은 제1 출력보드(110), 제1 입력 보드(120), 제2 출력보드(130), 제2 입력보드(140) 및 제1 메인 보드(150)를 포함할 수 있다. 한편 제2 시스템(200)도 제3 출력보드(210), 제3 입력 보드(220), 제4 출력보드(230), 제4 입력보드(240) 및 제2 메인 보드(250)를 포함할 수 있다. Meanwhile, the first system 100 may include a first output board 110, a first input board 120, a second output board 130, a second input board 140, and a first main board 150. Meanwhile, the second system 200 may also include a third output board 210, a third input board 220, a fourth output board 230, a fourth input board 240, and a second main board 250.

한편, 제1 시스템(100)의 제1 출력보드(110), 제1 입력 보드(120), 제2 출력보드(130), 제2 입력보드(140) 및 제1 메인 보드(150) 각각은 제2 시스템(200)의 제3 출력보드(210), 제3 입력 보드(220), 제4 출력보드(230), 제4 입력보드(240) 및 제2 메인 보드(250) 각각과 동일할 수 있다. Meanwhile, each of the first output board 110, the first input board 120, the second output board 130, the second input board 140, and the first main board 150 of the first system 100 is the third output board 210, the third input board 220, the fourth output board 230, the fourth input board 240, and the second main board 250 of the second system 200, respectively. can be the same

제1 입력보드(120) 및 메인 보드(150)는 제1 외부 전압(401)을 입력받을 수 있다. 또한, 제2 입력 보드(140) 및 메인 보드(150)는 제2 외부 전압(402)을 입력받을 수 있다. The first input board 120 and the main board 150 may receive the first external voltage 401 . Also, the second input board 140 and the main board 150 may receive the second external voltage 402 .

한편, 제1 출력보드(110)는 제1 입력보드(120)로 입력되는 제1 입력신호를 제1 출력 신호(501)로 출력할 수 있다. 제1 출력 신호(501)는 제1 릴레이 신호(301)가 될 수 있다. 제2 출력보드(130)는 제2 입력보드(140)으로 입력되는 제2 입력 신호를 제2 출력신호(503)로 출력할 수 있다. 제2 출력신호(503)는 제2 릴레이 신호(302)가 될 수 있다. 이 경우, 제1 입력 신호 및 제2 입력 신호는 외부 센싱 장치에서 감지된 센싱 값일 수 있다. Meanwhile, the first output board 110 may output the first input signal input to the first input board 120 as the first output signal 501 . The first output signal 501 may be the first relay signal 301. The second output board 130 may output the second input signal input to the second input board 140 as the second output signal 503 . The second output signal 503 may be the second relay signal 302. In this case, the first input signal and the second input signal may be sensing values sensed by an external sensing device.

한편, 제1 시스템(100)에서 오류나 고장이 발생한 경우, 제1 출력보드(110) 및 제2 출력보드(120)로부터 제1 출력 신호(501) 및 제2 출력신호(502)의 출력이 중단될 수 있다. 이 경우, 제2 시스템(200)이 활성화 상태가 되고, 제2 시스템(200)의 제3 출력보드(210)에서 출력되는 제3 출력신호(502)가 제1 릴레이 신호(301)로 출력될 수 있고, 제4 출력보드(230)에서 출력되는 제4 출력신호(504)가 제2 릴레이 신호(302)로 출력될 수 있다. 따라서, 이중계 시스템(10)은 제1 시스템(100)에서 오류나 고장이 발생한 경우에도 제2 시스템(200)에서 릴레이 신호를 정상적으로 출력할 수 있도록 한다. On the other hand, when an error or failure occurs in the first system 100, the output of the first output signal 501 and the second output signal 502 from the first output board 110 and the second output board 120 can be stopped. In this case, the second system 200 is activated, the third output signal 502 output from the third output board 210 of the second system 200 can be output as the first relay signal 301, and the fourth output signal 504 output from the fourth output board 230 can be output as the second relay signal 302. Therefore, the redundancy system 10 enables the second system 200 to normally output a relay signal even when an error or failure occurs in the first system 100 .

한편, 제1 시스템(100)에서 오류나 고장이 발생한 경우, 제1 시스템에서 출력되는 제1 출력 신호(501) 및 제2 출력 신호(502)를 차단할 필요성이 있다. 제1 시스템(100)의 메인 보드(150)는 제1 출력 보드(110)로부터 제1 제어 신호(403)를 입력받을 수 있다. 또한, 메인 보드(150)는 제2 출력 보드(130)로부터 제2 제어 신호(404)를 입력받을 수 있다. 제1 제어 신호(403) 및 제2 제어 신호(404)는 제1 출력보드(110) 및 제2 출력보드(130)가 정상적으로 작동하는지 여부에 대한 신호 일 수 있다. Meanwhile, when an error or failure occurs in the first system 100, there is a need to block the first output signal 501 and the second output signal 502 output from the first system. The main board 150 of the first system 100 may receive the first control signal 403 from the first output board 110 . Also, the main board 150 may receive the second control signal 404 from the second output board 130 . The first control signal 403 and the second control signal 404 may be signals indicating whether the first output board 110 and the second output board 130 operate normally.

메인 보드(150)는 제1 제어 신호(403) 및 제2 제어 신호(404)가 모두 정상인 경우에만 제1 참조 전압(405) 및 제2 참조 전압(406)을 출력하여, 제1 출력보드(110) 및 제2 출력 보드(130)는 제1 참조 전압(405) 및 제2 참조 전압(460)이 입력되는 경우에만, 1 출력 신호(501) 및 제2 출력 신호(502)를 출력한다. The main board 150 outputs the first reference voltage 405 and the second reference voltage 406 only when both the first control signal 403 and the second control signal 404 are normal, and the first output board 110 and the second output board 130 output the first output signal 501 and the second output signal 502 only when the first reference voltage 405 and the second reference voltage 460 are input. do

한편, 메인 보드(150)는 제1 피드백 신호(407) 및 제2 피드백 신호(408)을 제1 입력보드(120) 및 제2 입력보드(140)로 출력할 수 있다. 제1 피드백 신호(407) 및 제2 피드백 신호(408)는 제1 시스템(100)의 에러 발생 여부를 판별할 수 있는 신호일 수 있다. Meanwhile, the main board 150 may output the first feedback signal 407 and the second feedback signal 408 to the first input board 120 and the second input board 140 . The first feedback signal 407 and the second feedback signal 408 may be signals capable of determining whether an error occurs in the first system 100 .

한편, 도 2는 본 개시의 일 실시예에 따른 메인보드의 회로 구조를 나타내는 도면이다.Meanwhile, FIG. 2 is a diagram illustrating a circuit structure of a main board according to an embodiment of the present disclosure.

도 2을 참고하면, 메인보드(150)는 제1 외부 전압 입력단(603)과 제1 참조 전압 출력단(601)을 연결하는 제1 래치 회로(NO1) 및 제2 래치 회로(NO2)를 포함할 수 있다. 제1 외부 전압 입력단(603)에는 제1 외부 전압(401)이 입력될 수 있다. 또한, 제1 참조 전압 출력단(601)은 제1 참조 전압(405)을 출력할 수 있다. Referring to FIG. 2 , the main board 150 may include a first latch circuit NO1 and a second latch circuit NO2 connecting the first external voltage input terminal 603 and the first reference voltage output terminal 601 to each other. A first external voltage 401 may be input to the first external voltage input terminal 603 . Also, the first reference voltage output terminal 601 may output the first reference voltage 405 .

또한, 메인 보드(150)는 제2 외부 전압 입력단(604)과 제2 참조 전압 출력단(602)을 연결하는 제3 래치 회로(NO3) 및 제4 래치 회로(NO4)를 포함할 수 있다. 제2 외부 전압 입력단(604)에는 제2 외부 전압(402)이 입력될 수 있다. 제2 참조 전압 출력단(602)은 제2 참조 전압(406)을 출력할 수 있다. Also, the main board 150 may include a third latch circuit NO3 and a fourth latch circuit NO4 connecting the second external voltage input terminal 604 and the second reference voltage output terminal 602 . The second external voltage 402 may be input to the second external voltage input terminal 604 . The second reference voltage output terminal 602 may output the second reference voltage 406 .

한편, 메인 보드(150)는 제2 외부 전압 입력단(605)과 제4 래치 그룹 전원 공급단(622)을 연결하는 제5 래치 회로(NO5), 제6 래치 회로(NO6)을 포함할 수 있다. 제2 외부 전압 입력단(605)에는 제2 외부 전압(402)이 입력될 수 있다. 제4 래치 그룹 전원 공급단(622)는 제4 래치 그룹(626)의 래치 회로들(NO10, NO12, NC4, NC6)이 오픈 또는 클로즈될 수 있도록 하는 전원을 공급할 수 있다. Meanwhile, the main board 150 may include a fifth latch circuit NO5 and a sixth latch circuit NO6 connecting the second external voltage input terminal 605 and the fourth latch group power supply terminal 622 . The second external voltage 402 may be input to the second external voltage input terminal 605 . The fourth latch group power supply terminal 622 may supply power to open or close the latch circuits NO10 , NO12 , NC4 , and NC6 of the fourth latch group 626 .

한편, 메인 보드(150)는 제1 외부 전압 입력단(606)과 제3 래치 그룹 전원 공급단(621)을 연결하는 제7 래치 회로(NO7), 제 8 래치 회로(NO8)를 포함할 수 있다. 제3 래치 그룹 전원 공급단(621)는 제3 래치 그룹(625)의 래치 회로들(NO9, NO11, NC3, NC5)이 오픈 또는 클로즈될 수 있도록 하는 전원을 공급할 수 있다.Meanwhile, the main board 150 may include a seventh latch circuit NO7 and an eighth latch circuit NO8 connecting the first external voltage input terminal 606 and the third latch group power supply terminal 621 . The third latch group power supply terminal 621 may supply power to open or close the latch circuits NO9 , NO11 , NC3 , and NC5 of the third latch group 625 .

한편, 메인 보드(150)는 제1 참조 전압 입력단(608)과 제1 피드백 신호 출력단(607)을 연결하는 제9 래치 회로(NC1)을 포함할 수 있다. 한편, 제1 참조 전압 입력단(608)은 제1 참조 전압 출력단(601)으로부터 출력되는 제1 참조 전압을 입력받을 수 있다. 제1 피드백 신호 출력단(607)은 제1 피드백 신호(407)를 출력할 수 있다. Meanwhile, the main board 150 may include a ninth latch circuit NC1 connecting the first reference voltage input terminal 608 and the first feedback signal output terminal 607 to each other. Meanwhile, the first reference voltage input terminal 608 may receive the first reference voltage output from the first reference voltage output terminal 601 . The first feedback signal output terminal 607 may output the first feedback signal 407 .

한편, 메인 보드(150)는 제2 참조 전압 입력단(609)과 제2 피드백 신호 출력단(610)을 연결하는 제10 래치 회로(NC2)을 포함할 수 있다. 한편, 제2 참조 전압 입력단(609)은 제2 참조 전압 출력단(602)으로부터 출력되는 제2 참조 전압을 입력받을 수 있다. 제2 피드백 신호 출력단(610)은 제2 피드백 신호(408)를 출력할 수 있다. Meanwhile, the main board 150 may include a tenth latch circuit NC2 connecting the second reference voltage input terminal 609 and the second feedback signal output terminal 610 to each other. Meanwhile, the second reference voltage input terminal 609 may receive the second reference voltage output from the second reference voltage output terminal 602 . The second feedback signal output terminal 610 may output the second feedback signal 408 .

힌편, 메인 보드(150)는 제1 제어 신호 입력단(611)과 연결되는 제1 래치 그룹 전원 공급단(619)을 포함할 수 있다. 제1 제어 신호 입력단(611)은 제1 제어 신호(403)를 입력받을 수 있다. 제1 래치 그룹 전원 공급단(619)는 제1 래치 그룹(623)의 래치 회로들(NO1, NO3, NO5, NO7, NC1)이 오픈 또는 클로즈될 수 있도록 하는 전원을 공급할 수 있다.Meanwhile, the main board 150 may include a first latch group power supply terminal 619 connected to the first control signal input terminal 611 . The first control signal input terminal 611 may receive the first control signal 403 . The first latch group power supply terminal 619 may supply power to open or close the latch circuits NO1 , NO3 , NO5 , NO7 , and NC1 of the first latch group 623 .

한편, 메인 보드(150)는 제2 제어 신호 입력단(614)과 연결되는 제2 래치 그룹 전원 공급단(620)을 포함할 수 있다. 제2 제어 신호 입력단(614)은 제2 제어 신호(404)를 입력받을 수 있다. 제2 래치 그룹 전원 공급단(620)는 제2 래치 그룹(624)의 래치 회로들(NO2, NO4, NO6, NO8, NC2)이 오픈 또는 클로즈될 수 있도록 하는 전원을 공급할 수 있다.Meanwhile, the main board 150 may include a second latch group power supply terminal 620 connected to the second control signal input terminal 614 . The second control signal input terminal 614 may receive the second control signal 404 . The second latch group power supply terminal 620 may supply power to open or close the latch circuits NO2 , NO4 , NO6 , NO8 , and NC2 of the second latch group 624 .

한편, 메인 보드(150)는 제1 참조 전압 입력단(612)과 제1 피드백 신호 출력단(615)을 연결하는 제11 래치 회로(NO9)를 포함할 수 있다. Meanwhile, the main board 150 may include an eleventh latch circuit NO9 connecting the first reference voltage input terminal 612 and the first feedback signal output terminal 615 to each other.

한편, 메인 보드(150)는 제2 참조 전압 입력단(613)과 제2 피드백 신호 출력단(616)을 연결하는 제12 래치 회로(NO10)를 포함할 수 있다.Meanwhile, the main board 150 may include a twelfth latch circuit NO10 connecting the second reference voltage input terminal 613 and the second feedback signal output terminal 616 to each other.

한편, 메인 보드(150)는 제1 외부 전압 입력단(617)과 제3 래치 그룹 전원 공급단(621)을 연결하는 제13 래치 회로(NO11)를 포함할 수 있다. Meanwhile, the main board 150 may include a thirteenth latch circuit NO11 connecting the first external voltage input terminal 617 and the third latch group power supply terminal 621 .

한편, 메인 보드(150)는 제2 외부 전압 입력단(618)과 제4 래치 그룹 전원 공급단(622)을 연결하는 제14 래치 회로(NO12)를 포함할 수 있다. Meanwhile, the main board 150 may include a 14th latch circuit NO12 connecting the second external voltage input terminal 618 and the fourth latch group power supply terminal 622 .

한편, 메인 보드(150)는 제1 외부 전압 입력단(617)과 제1 참조 전압 출력단(601)을 연결하는 제15 래치 회로(NC3) 및 제16 래치 회로(NC4)를 포함할 수 있다. Meanwhile, the main board 150 may include a fifteenth latch circuit NC3 and a sixteenth latch circuit NC4 connecting the first external voltage input terminal 617 and the first reference voltage output terminal 601 .

한편, 메인 보드(150)는 제2 외부 전압 입력단(618)과 제2 참조 전압 출력단(602)을 연결하는 제17 래치 회로(NC5) 및 제18 래치 회로(NC6)을 포함할 수 있다. Meanwhile, the main board 150 may include a seventeenth latch circuit NC5 and an eighteenth latch circuit NC6 connecting the second external voltage input terminal 618 and the second reference voltage output terminal 602 .

한편, 제1 래치 그룹 전원 공급단(619) 및 제2 래치 그룹 전원 공급단(620)은 제1 접지단(627)과 연결될 수 있다. 또한, 제3 래치 그룹 전원 공급단(621) 및 제4 래치 그룹 공급단(622)은 제2 접지단(628)과 연결될 수 있다. Meanwhile, the first latch group power supply terminal 619 and the second latch group power supply terminal 620 may be connected to the first ground terminal 627 . In addition, the third latch group power supply terminal 621 and the fourth latch group supply terminal 622 may be connected to the second ground terminal 628 .

한편, 메인 보드(150)의 NC 그룹 래치 회로(NC1, NC2, NC3, NC4, NC5, NC6)는 NO 그룹 래치 회로(NO1, NO2, NO3, NO4, NO5, NO6, NO7, NO8, NO9, NO10, NO11, NO12)와 상보적으로 작동할 수 있다. 예를 들어, 예를 들어, NC 그룹 래치 회로가 클로즈되는 경우, NO 그룹 래치 회로는 오픈되는 상태가 될 수 있고, NC 그룹 래치 회로가 오픈되는 경우, NO 그룹 래치 회로는 클로즈되는 상태가 될 수 있다. NC 그룹 래치 회로와 NO 그룹의 래치 회로는 물리적인 방식의 가이드에 의해 서로 상보적으로 클로즈 또는 오픈될 수 있도록 작동될 수 있다. 따라서, NC 그룹 래치 회로가 클로즈된 상태에서 NO 그룹 래치 회로도 클로즈 된 경우, NO 그룹 래치 회로에서 회로 융착 등의 고장이 발생한 것이 판별될 수 있다. Meanwhile, the NC group latch circuits (NC1, NC2, NC3, NC4, NC5, and NC6) of the main board 150 may operate complementaryly with the NO group latch circuits (NO1, NO2, NO3, NO4, NO5, NO6, NO7, NO8, NO9, NO10, NO11, and NO12). For example, when the NC group latch circuit is closed, the NO group latch circuit may be in an open state, and when the NC group latch circuit is open, the NO group latch circuit may be in a closed state. The NC group latch circuit and the NO group latch circuit may be operated to be closed or opened complementary to each other by a physical guide. Therefore, when the NO group latch circuit is also closed while the NC group latch circuit is closed, it can be determined that a failure such as circuit fusion has occurred in the NO group latch circuit.

도 3은 본 개시의 일 실시예에 따른 이중계 시스템의 동작 방법을 설명하기 위한 순서도이다. 3 is a flowchart for explaining a method of operating a redundant system according to an embodiment of the present disclosure.

도 3을 참고하면, 이중계 시스템(10)의 제1 시스템(100)은 제1 외부 전압(401) 및 제2 외부 전압(402)을 입력받고 초기화 상태로 진입할 수 있다(S301).Referring to FIG. 3 , the first system 100 of the redundant system 10 may receive a first external voltage 401 and a second external voltage 402 and enter an initialization state (S301).

제1 시스템(100)의 메인 보드(150)에 제1 외부 전압(401) 및 제2 외부 전압(402)이 인가되는 경우, 메인 보드(150)는 초기화 상태로 진입하여 제1 시스템(100)의 구동을 준비할 수 있다. When the first external voltage 401 and the second external voltage 402 are applied to the main board 150 of the first system 100, the main board 150 enters an initialization state to prepare the driving of the first system 100.

한편, 도 4는 본 개시의 일 실시예에 따른 초기화 상태에 진입한 메인 보드의 회로 구조를 설명하기 위한 도면이다. Meanwhile, FIG. 4 is a diagram for explaining a circuit structure of a main board that has entered an initialization state according to an embodiment of the present disclosure.

도 4를 참고하면, 제1 외부 전압 입력단(617)로 제1 외부 전압(401)이 인가되게 되고, 제15 래치 회로(NC3) 및 제16 래치 회로(NC4)는 클로즈 상태이므로 제1 참조 전압 출력단(601)으로 제1 참조 전압이 출력될 수 있다. Referring to FIG. 4 , the first external voltage 401 is applied to the first external voltage input terminal 617, and since the fifteenth latch circuit NC3 and the sixteenth latch circuit NC4 are in a closed state, the first reference voltage can be output to the first reference voltage output terminal 601.

이 경우, 출력된 제1 참조 전압이 제1 참조 전압 입력단(608)으로 입력되고 제9 래치 회로(NC1)가 클로즈되어 있어 제1 래치 그룹(623)의 제1 피드백 신호 출력단(607)에서는 하이(High) 신호가 출력될 수 있다. 반면, 출력된 제1 참조 전압이 제1 참조 전압 입력단(612)으로 입력되나 제11 래치 회로(NO9)가 오픈되어 있어 제3 래치 그룹(625)의 제1 피드백 신호 출력단(615)에서는 로우(Low) 신호가 출력될 수 있다. In this case, since the output first reference voltage is input to the first reference voltage input terminal 608 and the ninth latch circuit NC1 is closed, a high signal can be output from the first feedback signal output terminal 607 of the first latch group 623. On the other hand, although the output first reference voltage is input to the first reference voltage input terminal 612, the eleventh latch circuit NO9 is open, so that the first feedback signal output terminal 615 of the third latch group 625 is low. A low signal can be output.

또한, 제2 외부 전압 입력단(618)로 제2 외부 전압(402)이 인가되게 되고, 제17 래치 회로(NC5) 및 제18 래치 회로(NC6)는 클로즈 상태이므로 제2 참조 전압 출력단(602)으로 제2 참조 전압이 출력될 수 있다. In addition, the second external voltage 402 is applied to the second external voltage input terminal 618, and since the 17th latch circuit NC5 and the 18th latch circuit NC6 are in a closed state, the second reference voltage output terminal 602 can output the second reference voltage.

이 경우, 출력된 제2 참조 전압이 제2 참조 전압 입력단(609)으로 입력되고 제10 래치 회로(NC2)가 클로즈되어 있어 제2 래치 그룹(624)의 제2 피드백 신호 출력단(610)에서는 하이(High) 신호가 출력될 수 있다. 반면, 출력된 제2 참조 전압이 제2 참조 전압 입력단(613)으로 입력되나 제12 래치 회로(N10)가 오픈되어 있어 제4 래치 그룹(626)의 제1 피드백 신호 출력단(616)에서는 로우(Low) 신호가 출력될 수 있다. In this case, the output second reference voltage is input to the second reference voltage input terminal 609 and the tenth latch circuit NC2 is closed, so that a high signal can be output from the second feedback signal output terminal 610 of the second latch group 624. On the other hand, the output second reference voltage is input to the second reference voltage input terminal 613, but the twelfth latch circuit N10 is open, so that the first feedback signal output terminal 616 of the fourth latch group 626 Low signal can be output.

한편, 제1 시스템(100)은 초기화 상태에 진입하여 복수의 피드백 신호를 기초로 제1 시스템(100)의 정상 동작여부를 판별할 수 있다(S302).Meanwhile, the first system 100 may enter an initialization state and determine whether the first system 100 normally operates based on a plurality of feedback signals (S302).

제1 시스템(100)의 메인보드(150)는 제1 래치 그룹(623)의 제1 피드백 신호 출력단(607)에서 출력되는 피드백 신호가 하이(high)이고, 제2 래치 그룹(624)의 제2 피드백 신호 출력단(610)에서 출력되는 피드백 신호가 하이(high)이고, 제3 래치 그룹(625)의 제1 피드백 신호 출력단(615)에서 출력되는 피드백 신호가 로우(Low)이고, 제4 래치 그룹(626)의 제2 피드백 신호 출력단(616)에서 출력되는 피드백 신호가 로우(Low)인 경우, 제1 시스템(100)이 정상 동작한 것으로 판별할 수 있다. In the main board 150 of the first system 100, the feedback signal output from the first feedback signal output terminal 607 of the first latch group 623 is high, the feedback signal output from the second feedback signal output terminal 610 of the second latch group 624 is high, the feedback signal output from the first feedback signal output terminal 615 of the third latch group 625 is low, When the feedback signal output from the second feedback signal output terminal 616 of the 4 latch group 626 is Low, it can be determined that the first system 100 is normally operated.

한편, 제1 시스템(100)이 정상 동작하지 않는 경우, 제1 시스템(100)은 안전 모드 상태로 진입할 수 있다(S303, S307). 안전 모드 상태는 추후에 서술한다. Meanwhile, when the first system 100 does not normally operate, the first system 100 may enter a safe mode state (S303 and S307). The safe mode state will be described later.

한편, 제1 시스템(100)이 정상 동작하는 경우, 제1 시스템(100)은 복수의 제어 신호 각각을 입력받고 동작 상태로 진입할 수 있다(S303, S304).Meanwhile, when the first system 100 normally operates, the first system 100 may receive each of a plurality of control signals and enter an operating state (S303 and S304).

한편, 도 5는 본 개시의 일 실시예에 따른 동작 상태에 진입한 메인 보드의 회로 구조를 설명하기 위한 도면이다. Meanwhile, FIG. 5 is a diagram for explaining a circuit structure of a main board that has entered an operating state according to an embodiment of the present disclosure.

도 5를 참고하면, 제1 시스템(100)이 동작상태로 진입하면, 제1 래치 그룹(623)의 제1 제어 신호 입력단(611)과 제2 래치 그룹(624)의 제2 제어 신호 입력단(614)으로 제1 제어 신호(403) 및 제2 제어 신호(404) 각각이 입력될 수 있다. Referring to FIG. 5 , when the first system 100 enters an operating state, the first control signal 403 and the second control signal 404 may be respectively input to the first control signal input terminal 611 of the first latch group 623 and the second control signal input terminal 614 of the second latch group 624.

이 경우, 제1 래치 그룹(623)의 NO 그룹 래치 회로(NO1, NO3, NO5, NO7)는 클로즈되고 제1 래치 그룹(623)의 NC 그룹 래치 회로(NC1)는 오픈된다. 또한, 제2 래치그룹(624)의 NO 그룹 래치 회로(NO2, NO4, NO6, NO8)은 클로즈되고, 제2 래치 그룹(624)의 NC그룹 래치 회로(NC2)는 오픈된다. In this case, the NO group latch circuits NO1, NO3, NO5, and NO7 of the first latch group 623 are closed, and the NC group latch circuit NC1 of the first latch group 623 is open. Also, the NO group latch circuits NO2 , NO4 , NO6 , and NO8 of the second latch group 624 are closed, and the NC group latch circuit NC2 of the second latch group 624 is open.

따라서, 제1 래치 그룹(623) 및 제2 래치 그룹(624)이 동작하여 제1 참조 전압(405) 및 제2 참조 전압(406)이 출력되어 제1 출력 보드(110) 및 제2 출력보드(130) 각각이 제1 출력 신호(501) 및 제2 출력 신호(503)를 출력하도록 할 수 있다. Accordingly, the first latch group 623 and the second latch group 624 operate to output the first reference voltage 405 and the second reference voltage 406 so that the first output board 110 and the second output board 130 respectively output the first output signal 501 and the second output signal 503.

한편, 제1 시스템(100)은 동작 상태로 진입한 경우 복수의 피드백 신호를 기초로 정상 동작여부를 판별할 수 있다(S305).Meanwhile, when the first system 100 enters an operating state, it may determine whether the operation is normal based on a plurality of feedback signals (S305).

예를 들어, 제1 시스템(100)의 메인 보드(150)는 제1 래치 그룹(623)의 제1 피드백 신호 출력단(607)에서 출력되는 피드백 신호가 하이(high)이고, 제2 래치 그룹(624)의 제2 피드백 신호 출력단(610)에서 출력되는 피드백 신호가 하이(high)이고, 제3 래치 그룹(625)의 제1 피드백 신호 출력단(615)에서 출력되는 피드백 신호가 로우(Low)이고, 제4 래치 그룹(626)의 제2 피드백 신호 출력단(616)에서 출력되는 피드백 신호가 로우(Low)인지 여부를 기초로 각각의 피드백 신호 출력단(607, 610, 615, 616)에서 다른 신호가 출력되는 경우, 회로에 고장이 발생한 경우로 판별할 수 있다. For example, in the main board 150 of the first system 100, the feedback signal output from the first feedback signal output terminal 607 of the first latch group 623 is high, the feedback signal output from the second feedback signal output terminal 610 of the second latch group 624 is high, and the feedback signal output from the first feedback signal output terminal 615 of the third latch group 625 is low. ), and based on whether the feedback signal output from the second feedback signal output terminal 616 of the fourth latch group 626 is low, each of the feedback signal output terminals 607, 610, 615, If a different signal is output, it can be determined that a failure has occurred in the circuit.

한편, 제1 시스템(100)이 정상 동작하는 경우 지속적으로 정상 동작 여부를 판별할 수 있다(S306, S305).On the other hand, if the first system 100 is normally operating, it is possible to continuously determine whether or not it is operating normally (S306, S305).

한편, 제1 시스템(100)이 정상 동작하지 않는 경우, 제1 시스템(100)은 복수의 참조 전압 출력단에서 출력되는 참조 전압을 차단하여 안전 모드 상태로 진입할 수 있다(S306, S307). Meanwhile, when the first system 100 does not operate normally, the first system 100 may enter a safe mode state by blocking the reference voltages output from the plurality of reference voltage output terminals (S306 and S307).

제1 시스템(100)이 안전 모드 상태로 진입한 경우 참조 전압 출력단에서 출력 보드로 참조 전압이 출력되지 않으므로 출력 보드에서는 릴레이로 전달되는 출력 신호의 출력이 중단됨으로서 이중계 시스템(10)에서 잘못된 릴레이를 출력되는 것을 방지할 수 있다. 또한, 비활성화 상태인 제2 시스템(200)이 다시 활성화 상태로 진입하고 제2 시스템(200)의 출력보드에서 출력되는 출력신호가 릴레이로 전달될 수 있으므로 이중계 시스템(10)은 제1 시스템(100)에서 고장이 발생한 경우에도 정상적인 릴레이 신호를 출력할 수 있게 된다. When the first system 100 enters the safe mode state, since the reference voltage is not output from the reference voltage output terminal to the output board, the output board stops outputting the output signal transmitted to the relay, thereby preventing the redundant system 10 from outputting an erroneous relay. In addition, since the inactive second system 200 enters the active state again and the output signal output from the output board of the second system 200 can be transmitted to the relay, the redundant system 10 can output a normal relay signal even if a failure occurs in the first system 100.

한편, 도 6은 본 개시의 일 실시예에 따른 안전 모드 상태에 진입한 메인 보드의 회로 구조를 설명하기 위한 도면이다. Meanwhile, FIG. 6 is a diagram for explaining a circuit structure of a main board that has entered a safe mode state according to an embodiment of the present disclosure.

도 6을 참고하면, 제1 래치 그룹(623)의 제1 제어 신호 입력단(611)과 제2 래치 그룹(624)의 제2 제어 신호 입력단(614)으로 제1 제어 신호(403) 및 제2 제어 신호(404)의 입력이 차단될 수 있다. Referring to FIG. 6 , inputs of the first control signal 403 and the second control signal 404 may be blocked by the first control signal input terminal 611 of the first latch group 623 and the second control signal input terminal 614 of the second latch group 624.

이 경우, 제1 래치 그룹(623)의 NO 그룹 래치 회로(NO1, NO3, NO5, NO7)는 오픈되고 제1 래치 그룹(623)의 NC 그룹 래치 회로(NC1)는 클로즈된다. 또한, 제2 래치그룹(624)의 NO 그룹 래치 회로(NO2, NO4, NO6, NO8)은 오픈되고, 제2 래치 그룹(624)의 NC그룹 래치 회로(NC2)는 클로즈된다. In this case, the NO group latch circuits NO1 , NO3 , NO5 , and NO7 of the first latch group 623 are open, and the NC group latch circuit NC1 of the first latch group 623 is closed. Also, the NO group latch circuits NO2 , NO4 , NO6 , and NO8 of the second latch group 624 are open, and the NC group latch circuit NC2 of the second latch group 624 is closed.

따라서, 제1 래치 그룹(623) 및 제2 래치 그룹(624)의 동작이 중단되며 제1 참조 전압(405) 및 제2 참조 전압(406)의 출력이 중단될 수 있다. 따라서, 제1 출력 보드(110) 및 제2 출력보드(130) 각각이 제1 출력 신호(501) 및 제2 출력 신호(503)를 출력을 중단하도록 할 수 있다. Accordingly, the operations of the first latch group 623 and the second latch group 624 may be stopped, and the output of the first reference voltage 405 and the second reference voltage 406 may be stopped. Accordingly, the first output board 110 and the second output board 130 may stop outputting the first output signal 501 and the second output signal 503, respectively.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. The above description is merely an example of the technical idea of the present invention, and various modifications and variations can be made to those skilled in the art without departing from the essential characteristics of the present invention.

따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments.

본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

Claims (5)

동일한 제1 릴레이 신호 및 제2 릴레이 신호를 출력하는 제1 시스템 및 제2 시스템을 포함하는 이중계 시스템에 있어서,
상기 제1 시스템은 활성화 상태이고, 상기 제2 시스템은 비활성화 상태이고,
상기 제1 시스템은,
상기 제1 릴레이 신호를 위한 제1 출력 신호를 출력하는 제1 출력보드;
상기 제2 릴레이 신호를 위한 제2 출력 신호를 출력하는 제2 출력보드; 및
제1 외부 전압 및 제2 외부 전압을 입력받아 초기화 상태로 진입하고, 상기 초기화 상태에 진입하여 복수의 피드백 신호를 기초로 상기 제1 시스템의 정상 동작 여부를 판별하고, 상기 제1 시스템이 정상 동작하는 경우 상기 제1 출력 보드 및 상기 제2 출력보드 각각으로부터 제1 제어 신호 및 제2 제어 신호를 입력받아 동작 상태로 진입하고, 상기 제1 시스템이 정상 동작하지 않는 경우 안전 모드 상태로 진입하여 상기 제1 출력 보드 및 제2 출력보드 각각으로 출력되는 제1 참조 전압 및 제2 참조 전압의 출력을 차단하는 메인 보드를 포함하는,
이중계 시스템. In a redundant system including a first system and a second system that output the same first relay signal and second relay signal,
The first system is in an active state and the second system is in an inactive state;
The first system,
a first output board outputting a first output signal for the first relay signal;
a second output board outputting a second output signal for the second relay signal; and
Enters an initialization state by receiving a first external voltage and a second external voltage, enters the initialization state, determines whether the first system is normally operating based on a plurality of feedback signals, enters an operating state by receiving a first control signal and a second control signal from each of the first output board and the second output board when the first system is normally operating, and enters a safe mode state when the first system does not operate normally, and first and second reference voltages output to the first and second output boards, respectively. Including a main board that blocks the output of
dual system. 제1항에 있어서,
상기 메인 보드는,
제1 래치 그룹의 제1 피드백 신호 출력단에서 출력되는 피드백 신호가 하이(high)이고, 제2 래치 그룹의 제2 피드백 신호 출력단에서 출력되는 피드백 신호가 하이이고, 제3 래치 그룹의 제1 피드백 신호 출력단에서 출력되는 피드백 신호가 로우(Low)이고, 제4 래치 그룹의 제2 피드백 신호 출력단에서 출력되는 피드백 신호가 로우인 경우 상기 제1 시스템이 정상 동작한 것으로 판별하는,
이중계 시스템. According to claim 1,
The main board,
If the feedback signal output from the first feedback signal output terminal of the first latch group is high, the feedback signal output from the second feedback signal output terminal of the second latch group is high, the feedback signal output from the first feedback signal output terminal of the third latch group is low, and the feedback signal output from the second feedback signal output terminal of the fourth latch group is low, it is determined that the first system operates normally.
dual system. 제1항에 있어서,
상기 메인 보드는,
상기 제1 시스템이 상기 동작 상태로 진입하는 경우, 상기 제1 래치 그룹의 제1 제어 신호 입력단과 상기 제2 래치 그룹의 제2 제어 신호 입력단으로 상기 제1 제어 신호 및 상기 제2 제어 신호 각각이 입력되는,
이중계 시스템.According to claim 1,
The main board,
When the first system enters the operating state, the first control signal and the second control signal are respectively input to a first control signal input terminal of the first latch group and a second control signal input terminal of the second latch group,
dual system. 제3항에 있어서,
상기 메인 보드는,
상기 제1 시스템이 상기 동작 상태로 진입하는 경우, 상기 제1 래치 그룹의 NO 그룹 래치 회로는 클로즈되고 상기 제1 래치 그룹의 NC 그룹 래치 회로는 오픈되고. 상기 제2 래치 그룹의 NO 그룹 래치 회로은 클로즈되고, 상기 제2 래치 그룹의 NC그룹 래치 회로는 오픈되도록 제어하는,
이중계 시스템.According to claim 3,
The main board,
When the first system enters the operating state, the NO group latch circuit of the first latch group is closed and the NC group latch circuit of the first latch group is open. The NO group latch circuit of the second latch group is closed and the NC group latch circuit of the second latch group is controlled to be open.
dual system. 제4항에 있어서,
상기 메인 보드는,
상기 제1 래치 그룹의 제1 제어 신호 입력단과 상기 제2 래치 그룹의 제2 제어 신호 입력단으로 상기 제1 제어 신호 및 상기 제2 제어 신호의 입력이 차단되는,
이중계 시스템.According to claim 4,
The main board,
The input of the first control signal and the second control signal to the first control signal input terminal of the first latch group and the second control signal input terminal of the second latch group is blocked.
dual system.
KR1020220006138A 2022-01-14 2022-01-14 Hot-standby system KR20230110073A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220006138A KR20230110073A (en) 2022-01-14 2022-01-14 Hot-standby system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220006138A KR20230110073A (en) 2022-01-14 2022-01-14 Hot-standby system

Publications (1)

Publication Number Publication Date
KR20230110073A true KR20230110073A (en) 2023-07-21

Family

ID=87430030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220006138A KR20230110073A (en) 2022-01-14 2022-01-14 Hot-standby system

Country Status (1)

Country Link
KR (1) KR20230110073A (en)

Similar Documents

Publication Publication Date Title
CA1228655A (en) Digital fail operational automatic flight control system utilizing redundant dissimilar data processing
US4245344A (en) Processing system with dual buses
US20060217917A1 (en) Memory system having a hot-swap function
AU2566084A (en) Self-checking computer circuitry
CN107272399B (en) Computer interlocking core control equipment
US20160004241A1 (en) Control device
KR20230110073A (en) Hot-standby system
EP0288648A1 (en) Adapter bus switch for improving the availability of a control unit
EP1953063A1 (en) Field vital output device and system for directly interfacing a control logic unit with at least one or more wayside units
KR102550320B1 (en) Control and Protection system implemented as a redundant system and its operation method
JPH07134601A (en) Double bus control method
CN112140887A (en) Shutdown circuit in case of vehicle fault and vehicle thereof
KR200236879Y1 (en) IPC Redundant Path Structure
KR100378593B1 (en) Double Switch Board and A method of switch board redundancy
JP2834483B2 (en) Duplex insulated output switching method
JP2017220841A (en) Duplex-support current output system
CN105204389A (en) Programmable rotating speed signal device based on software and hardware dual TMR type
JP3395288B2 (en) Information processing apparatus and information processing method
RU2665227C2 (en) Architecture of fail-safe information switching system
KR960010878B1 (en) Double system
SU1608667A1 (en) Three-channel redundancy device
CN116932292A (en) Real-time fault judging and protecting method for EMIF parallel bus
KR20240132253A (en) Decision unit for fail-safe operation sensors
EP0215494A1 (en) Two-state memory device
JPH02231603A (en) Duplex switch system