KR20230107789A - 오프셋 및 수집 전하 감소 회로를 갖는 전자 적분 회로 및 관련 방법 - Google Patents
오프셋 및 수집 전하 감소 회로를 갖는 전자 적분 회로 및 관련 방법 Download PDFInfo
- Publication number
- KR20230107789A KR20230107789A KR1020237007394A KR20237007394A KR20230107789A KR 20230107789 A KR20230107789 A KR 20230107789A KR 1020237007394 A KR1020237007394 A KR 1020237007394A KR 20237007394 A KR20237007394 A KR 20237007394A KR 20230107789 A KR20230107789 A KR 20230107789A
- Authority
- KR
- South Korea
- Prior art keywords
- offset
- amplifier
- charge
- input
- capacitor
- Prior art date
Links
- 230000009467 reduction Effects 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims abstract description 101
- 238000011156 evaluation Methods 0.000 claims abstract description 45
- 230000001603 reducing effect Effects 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- 238000007599 discharging Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/70—Charge amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
오프셋 평가 회로 및 수집 전하 감소 회로를 갖는 적분기 및 상기 적분기의 사용 방법이 개시된다. 적분기는 입력 신호를 증폭하도록 작동 가능한 증폭기, 입력 신호의 레벨을 나타내는 전하를 수집하기 위한 적분 커패시터 및 오프셋 커패시터를 포함한다. 오프셋 평가 회로는 증폭기의 오프셋 전압에 대응하는 전하로 오프셋 커패시터를 충전하도록 작동 가능하고, 수집 전하 감소 회로는 오프셋 평가 회로의 연결해제로 인한 전하를 수집하여, 증폭기에 입력되는 전하량 및 관련 노이즈를 감소시키도록 작동 가능하다.
Description
본 출원은 2021년 6월 6일에 출원된 미국 임시 특허출원 제63/197,429호 및 2021년 6월 6일에 출원된 미국 임시 특허출원 제63/197,430호로부터 우선권 이익을 주장하며, 이들 모두는 그 전체가 본원에 참조로 포함된다.
본 개시내용은 일반적으로 전자 적분기에 관한 것으로서, 보다 상세하게는 오프셋 감소 및 수집 전하 감소 회로를 갖는 전자 적분기, 및 관련 방법에 관한 것이다.
많은 수의 전자 애플리케이션, 특히 측정에서는 증폭기를 사용하여 입력 단자에 인가되는 신호의 진폭을 증가시켜서, 출력에서 비례적으로 더 큰 진폭 신호를 생성하는 것을 포함한다. 예를 들어, 트랜스-임피던스 증폭기가 전류 입력을 전압 출력으로 증폭하기 위해 사용될 수 있다. 증폭기 및 증폭기를 포함하는 적분 회로에는 특정 애플리케이션 및 그것의 필요한 사양과 관련된 몇 가지 단점 또는 문제가 있을 수 있다. 오프셋 전압이 증폭기의 출력에 나타나서, 전체 시스템 오류의 원인이 된다. 일부 애플리케이션에서는, 오프셋 전압으로 인해 추가적인 복잡화 및 문제가 발생할 수 있다. 예를 들어, 포토다이오드 증폭기에서, 증폭기는 포토다이오드에 나타나는 오프셋 전압으로 인해 암전류가 증가하는 것을 초래하므로, 추가적인 오류를 생성할 수 있다. 암전류는 시스템 오프셋 오류를 더욱 증가시킬 수 있다. 따라서, 오프셋 전압의 영향을 감소시키면, 증폭기를 포함하는 회로의 출력을 크게 향상시킬 수 있다.
기존의 오프셋 제거(cancellation) 솔루션은 복잡하다. 예를 들어, 일반적인 오프셋 제거 솔루션은 큰 커패시터를 포함할 수 있지만, 이러한 오프셋 제거 솔루션은 제한된 크기를 필요로 하는 애플리케이션에서는 실현 가능하지 않을 수 있다. 다른 오프셋 제거 솔루션은 회로에 추가 노이즈, 누화(crosstalk) 또는 기타 불균형 상태를 유발할 수 있다. 따라서, 개선된 오프셋 감소 및 교정(correction) 회로가 매우 필요하다.
다양한 실시예에서, 입력 신호를 증폭하도록 작동 가능한 증폭기; 상기 입력 신호의 레벨을 나타내는 전하를 수집하기 위한 적분 커패시터; 오프셋 커패시터; 상기 증폭기의 오프셋 전압에 대응하는 전하로 상기 오프셋 커패시터를 충전하도록 작동 가능한 오프셋 평가 회로; 및 상기 오프셋 평가 회로의 연결해제로 인해 초래되는 전하를 수집하도록 작동 가능한 수집 전하 감소 회로를 포함하는 적분기가 제공된다.
다향한 실시예에서, 증폭기의 오프셋 전압에 대응하는 제1 전하로 오프셋 커패시터를 충전하도록, 오프셋 평가 회로를 연결하는 단계; 상기 증폭기의 출력과 상기 증폭기의 제1 입력 사이에 수집 전하 감소 회로를 연결하는 단계; 상기 오프셋 평가 회로를 연결해제하는 단계; 상기 수집 전하 감소 회로에 의해, 상기 오프셋 평가 회로의 연결해제로 인해 초래되는 제2 전하를 수집하는 단계; 및 적분 커패시터에 의해, 상기 증폭기에 대한 입력 신호의 레벨을 나타내는 제3 전하를 수집함으로써, 상기 증폭기에 입력되는 관련 노이즈 및 전하량를 감소시키는 단계를 포함하는 방법이 제공된다.
일부 실시예에서, 상기 입력 신호는 적어도 하나의 포토다이오드에 충돌하는 광에 응답하여 전하를 생성하도록 작동 가능한, 적어도 하나의 포토다이오드를 포함하는 소스에 의해 제공된다.
일부 실시예에서, 상기 입력 신호는 상기 증폭기의 제1 입력에 결합되고, 레퍼런스 신호는 상기 증폭기의 제2 입력에 제공된다.
일부 실시예에서, 상기 오프셋 커패시터는 상기 제1 입력과 레퍼런스 전압 소스 사이에 결합된다.
일부 실시예에서, 상기 적분 커패시터는 오프셋 커패시터를 경유하여(via) 상기 증폭기의 출력과 상기 증폭기의 제1 입력 사이에 결합된다.
일부 실시예에서, 상기 오프셋 평가 회로는 상기 증폭기의 출력과 상기 증폭기의 제1 입력 사이에 결합되고, 상기 오프셋 커패시터의 제2 단자가 상기 레퍼런스 전압 소스에 결합되는 동안, 상기 오프셋 커패시터의 제1 단자를 상기 증폭기의 출력에 선택적으로 결합하도록 작동 가능하다.
일부 실시예에서, 상기 수집 전하 감소 회로는 상기 증폭기의 출력과 상기 증폭기의 제1 입력 사이에 결합된다.
일부 실시예에서, 상기 수집 전하 감소 회로는 적어도 하나의 커패시터를 포함한다.
일부 실시예에서, 상기 수집 전하 감소 회로는 스위치를 통해 적분기에 연결된다.
일부 실시예에서, 상기 적분 커패시터는 상기 스위치와 상기 증폭기의 제1 입력 사이에 연결되고, 상기 오프셋 커패시터는 상기 스위치와 전용 레퍼런스 신호 사이에 연결된다.
본 명세서에 개시된 발명의 비-제한적 예는 본 단락 다음에 나열되는, 여기에 첨부된 도면을 참조하여 아래에서 설명된다. 하나 이상의 도면에 나타나는 동일한 구조, 요소 또는 부품은 그것들이 도시된 도면에서 동일한 숫자로 표시될 수 있다. 도면 및 설명은 본 명세서에 개시된 실시예를 조명하고 명확히 하기 위한 것이며, 어떤 식으로든 제한하는 것으로 간주되어서는 안 된다.
도 1은 본 명세서에 개시된 오프셋 감소 및 수집 전하 감소 회로를 구비하는 예시적인 적분기를 도시하는 개략적인 블록도이다.
도 2는 본 명세서에 개시된 예시적인 입력 신호를 갖는 오프셋 감소 및 수집 전하 감소 회로를 구비하는 다른 예시적인 적분기를 도시하는 개략적인 블록도이다.
도 3은 본 명세서에 개시된 리셋 스위치를 갖는 오프셋 감소 및 수집 전하 감소 회로를 구비하는 또 다른 예시적인 적분기를 도시하는 개략적인 블록도이다.
도 4는 본 명세서에 개시된 오프셋 감소 및 수집 전하 감소 회로를 구비하는 또 다른 예시적인 적분기를 도시하는 개략적인 블록도이다.
도 5는 본 명세서에 개시된 일부 실시예에 따른 전자 적분기를 사용하여 입력 소스로부터 증폭된 신호를 수집하기 위한 방법의 흐름도이다.
설명의 단순성과 명료성을 위해, 도면에 도시된 요소들은 반드시 일정한 축적으로 그려지지 않았음을 알 수 있을 것이다. 예를 들어, 일부 요소의 치수는 명확성을 위해 다른 요소에 비해 과장될 수 있다. 또한, 적절한 것으로 간주되는 경우, 참조 번호는 대응하거나 유사한 요소를 나타내기 위해 도면 중에 반복될 수 있다.
도 1은 본 명세서에 개시된 오프셋 감소 및 수집 전하 감소 회로를 구비하는 예시적인 적분기를 도시하는 개략적인 블록도이다.
도 2는 본 명세서에 개시된 예시적인 입력 신호를 갖는 오프셋 감소 및 수집 전하 감소 회로를 구비하는 다른 예시적인 적분기를 도시하는 개략적인 블록도이다.
도 3은 본 명세서에 개시된 리셋 스위치를 갖는 오프셋 감소 및 수집 전하 감소 회로를 구비하는 또 다른 예시적인 적분기를 도시하는 개략적인 블록도이다.
도 4는 본 명세서에 개시된 오프셋 감소 및 수집 전하 감소 회로를 구비하는 또 다른 예시적인 적분기를 도시하는 개략적인 블록도이다.
도 5는 본 명세서에 개시된 일부 실시예에 따른 전자 적분기를 사용하여 입력 소스로부터 증폭된 신호를 수집하기 위한 방법의 흐름도이다.
설명의 단순성과 명료성을 위해, 도면에 도시된 요소들은 반드시 일정한 축적으로 그려지지 않았음을 알 수 있을 것이다. 예를 들어, 일부 요소의 치수는 명확성을 위해 다른 요소에 비해 과장될 수 있다. 또한, 적절한 것으로 간주되는 경우, 참조 번호는 대응하거나 유사한 요소를 나타내기 위해 도면 중에 반복될 수 있다.
다음의 상세한 설명에서, 본 개시내용의 완전한 이해를 제공하기 위해 다수의 특정 세부사항이 제시된다. 그러나, 본 발명의 개시내용이 이들 특정 세부사항 없이 실시될 수 있다는 것을 당업자는 이해할 것이다. 다른 경우에, 잘 알려진 방법, 절차 및 구성 요소는 본 발명의 개시내용을 모호하게 하지 않기 위해 상세하게 설명되지 않았다.
도 1은 본 명세서에 개시된 일부 실시예에 따른, 오프셋 감소 및 수집 전하 감소 회로를 구비하는 적분기(또는 "조정(regulated) 적분기")의 예시적인 실시예(100)를 도시하는 개략적인 블록도이다. 적분기(100)는 증폭기(110), 오프셋 평가 회로 또는 회로망(120) 및 수집 전하 감소 회로 또는 회로망(130)[이는 또한 본 명세서에서 "노이즈 감소 회로"라고 지칭됨]을 포함할 수 있다. 전자 적분 회로(100)는 또한 제1 커패시터(140)[이는 또한 본 명세서에서 "적분 커패시터" 또는 "피드백 커패시터"라고 지칭됨], 및 제2 커패시터(150)[이는 또한 본 명세서에서 "오프셋 커패시터"(150)라고 지칭됨]를 포함할 수 있다.
증폭기(110)는 제1 입력(112)[이는 또한 본 명세서에서 증폭기(110)의 "반전 입력"으로 지칭됨], 및 제2 입력(114)[이는 또한 본 명세서에서 증폭기(110)의 "비-반전 입력"으로 지칭됨]을 포함할 수 있다. 증폭기(110)는 예를 들어, 제1 입력(112)에 연결된 신호 입력 소스(116)로부터 도착하는 입력 신호를 증폭하고, 증폭된 신호를 증폭기(110)의 출력(118)을 통해 출력하도록, 작동 가능하거나, 또는 그러한 용도로 사용될 수 있다.
제1 레퍼런스 신호(및 관련 레퍼런스 소스)(122)는 증폭기의 제2 입력(114)에 제공될 수 있다. 레퍼런스 신호는 예를 들어, 레퍼런스 전압, 예컨대 일정한 레퍼런스 전압, 레퍼런스 전류, 예컨대 일정한 레퍼런스 전류, 또는 임의의 다른 적합한 레퍼런스 신호일 수 있다. 일부 실시예에 따르면, 제로 바이어스 조건을 달성하도록, 및/또는 제1 입력(112) 및/또는 출력(118)에서 원하는 신호 레벨에 도달하도록, 제1 레퍼런스 신호(122)가 제2 입력(114)에 인가될 수 있다. 임의의 적합한 레퍼런스 신호가 제1 레퍼런스 신호(122)로서 선택 및/또는 제공될 수 있다는 것을 당업자라면 이해할 것이다. 레퍼런스 신호 및 이를 생성할 수 있는 회로에 대한 예는 공동 소유의 국제 특허 출원 PCT/IB2020/010011에 자세히 설명되어 있다. 전술한 PCT 출원에 개시된 임의의 관련 회로는 필요한 부분만 약간 수정하여, 본 명세서에 개시된 적분기에 대한 레퍼런스 신호를 생성하기 위해 사용될 수 있다.
커패시터(150)는 스위치(126)를 통해 증폭기(110)의 제1 입력(112)과 제2 레퍼런스 신호(및 관련된 레퍼런스 소스)(124) 사이에 연결될 수 있다. 제2 레퍼런스 신호(124)는 스위치에 의해 입력 소스(116)에 연결 및/또는 연결해제(disconnected)될 수 있고, 임의의 레퍼런스 신호, 예를 들어 레퍼런스 전압, 예컨대 일정한 레퍼런스 전압, 레퍼런스 전류, 예컨대 일정한 레퍼런스 전류, 또는 임의의 다른 적합한 레퍼런스 신호를 포함할 수 있다. 오프셋 커패시터(150)는 입력(112)과 레퍼런스 전압 소스(124) 사이에 결합되고, 다양한 실시예에서 설명된 바와 같이 증폭기(110)의 오프셋 전압에 대응하여 충전될 수 있다.
일부 실시예에 따르면, 제2 레퍼런스 신호(124)는 제1 입력(112) 및/또는 출력(118)에서 원하는 신호 레벨에 도달하도록 선택될 수 있다. 예를 들어, 제2 레퍼런스 신호(124)는 적분기의 입력 전압과 같을 수 있다. 임의의 적절한 레퍼런스 신호가 제2 레퍼런스 신호(124)로서 선택 및/또는 제공될 수 있음을 당업자는 이해할 것이다. 일부 실시예에서, 제1 레퍼런스 신호(122) 및 제2 레퍼런스 신호(124)는 증폭기(110)의 제1 입력(112) 및/또는 출력(118)에서 원하는 신호 레벨을 달성하도록 선택될 수 있다.
적분 커패시터(140)는 오프셋 커패시터(150)를 통해 증폭기(110)의 출력(118)과 제1 입력(112) 사이에 연결되거나 결합될 수 있다. 커패시터(140)는 입력 신호(116)의 레벨, 강도 또는 파워를 나타낼 수 있는 전하를 수집할 수 있다. 예를 들어, 커패시터(140)에 의해 수집된 전하의 양은 입력 신호(116)에 대응하거나 관련되어, 대등(parallel)할 수 있다. 오프셋 커패시터(150)는 증폭기(110)의 오프셋 전압에 대응하여 충전될 수 있지만, 적분 커패시터(140)는 (오프셋 레벨 없이) 입력 신호(116)를 나타내는 전하로 충전될 수 있다.
오프셋 평가 회로(120)는 출력(118)과 제1 입력(112) 사이에 연결될 수 있다(도시된 도면에서 도시된 바와 같이, 오프셋 커패시터(150)와 제1 입력(112) 사이의 연결이 보인다). 오프셋 평가 회로(120)는 예를 들어, 스위치(128)에 의해 오프셋 커패시터(150)의 제1 단자(도시된 예에서 우측 단자)를 증폭기(110)의 출력(118)에 선택적으로 연결하거나 결합하도록 작동 가능하고, 오프셋 커패시터(150)의 제2 단자(도시된 예에서 좌측 단자)는 스위치(126) 및 스위치(132)를 통해 레퍼런스 전압 소스(124)에 연결되거나 결합되어, 증폭기(110)의 오프셋 전압에 대응하는 전하로 오프셋 커패시터(150)를 충전한다.
당업자는 스위치(128)가 임의의 요소를 사용하여, 예를 들어 하나 이상의 트랜지스터에 의해 또는 임의의 다른 적절한 방식으로 구현될 수 있음을 이해할 것이다. 본 명세서에 개시된 실시예에 따르면, 연결 상태를 ("연결됨"과 "연결해제됨" 사이 및/또는 그 반대로) 변경할 때, 스위치(128)는 예를 들어, 직접 "온"에서 "오프"로 이진 방식으로, 예를 들어 적어도 하나의 중간 상태를 갖는 불연속(discrete, 이산) 방식으로, 점진적으로, 또는 임의 다른 적절한 방식으로 작동할 수 있다.
수집 전하 감소 회로(130)[이는 또한 본 명세서에서 "노이즈 감소 회로"라고 지칭됨]는 하나 이상의 전기 소자, 예를 들어 본 명세서에서 집합적으로 "전하 수집 회로(136)"로 표시되는 적어도 하나의 커패시터를 포함할 수 있다. 수집 전하 감소 회로(130)는 증폭기(110)의 출력(118)과 제1 입력(112) 사이에 연결되거나 결합될 수 있다(도시된 도면에서, 오프셋 커패시터(150)와 제1 입력(112) 사이의 연결이 보인다). 수집 전하 감소 회로(130)는 오프셋 평가 회로(120)의 연결해제로 인해 초래되는 전하를 선택적으로 수집하도록 작동 가능하다. 오프셋 평가 회로(120)의 연결해제는 스위치(128)를 개방함으로써 수행된다. 수집 전하 감소 회로(130)는 오프셋 평가 회로(120)의 연결해제에 의해 적분기(100) 내에 도입되는 전하의 부분들, 예를 들어 전하의 대부분, 전하의 상당한 부분, 모든 전하, 또는 전하의 임의의 다른 부분을 수집하도록 작동 가능하다.
수집 전하 감소 회로(130)는 적분기(100)의 나머지로부터 회로를 선택적으로 연결하거나 연결해제하기 위한 스위치(134)를 포함할 수 있다. 스위치(134)는 하나 이상의 트랜지스터를 사용하거나, 임의의 다른 적절한 방식으로 구현될 수 있다. 연결 상태를 ("연결됨"과 "연결해제됨" 사이 및/또는 그 반대로) 변경할 때, 스위치(134)는 (예를 들어, 직접 "온"에서 "오프"로) 이진 방식으로, 적어도 하나의 중간 상태를 갖는 이산 방식으로, 점진적으로, 또는 임의 다른 적절한 방식으로 작동할 수 있다.
일부 실시예에 따르면, 오프셋 평가 회로(120)가 128을 통해 연결되는 동안, 오프셋 커패시터(150)는 증폭기(110)의 오프셋 전압에 대응하여 충전될 수 있다. 적분기(100)를 작동시키기 위해, 오프셋 평가 회로(120)는 스위치(128)를 개방함으로써, 예를 들어 스위치(128)를 "오프"로 스위칭함으로써, 연결해제되어야 한다. 오프셋 평가 회로(120)의 연결해제는 오프셋 커패시터(150) 상의 조건을 변경할 수 있고, 추가 전압, 예를 들어 노이즈가 도입되어 오프셋 커패시터(150) 상의 바람직하지 않은 전하 축적을 야기할 수 있다.
수집 전하 감소 회로(130)는 오프셋 커패시터(150) 상의 추가 전하의 축적을 회피하기 위해 사용될 수 있고, 그 결과 오프셋 커패시터(150)는 오프셋 평가 회로(120)의 연결해제로 인해 야기되는 추가 전하를 포함하지 않는, 증폭기(110)의 오프셋 전압에 대응하는 전하를 계속 유지할 수 있다. 일부 실시예에 따르면, 하나 이상의 커패시터를 포함할 수 있는 수집 전하 감소 회로(130)는 예를 들어, 스위치(128)를 개방함으로써, 전하, 예를 들어 오프셋 평가 회로(120)의 연결해제로 인해 야기되는 전하의 상당 부분을 선택적으로 수집하도록 작동 가능하다. 오프셋 평가 회로(120) 및 수집 전하 감소 회로(130)를 작동시킴으로써, 적분 커패시터(140)는 증폭기에 대한 입력 신호의 레벨을 나타내는 전하로 충전될 수 있으며, 이에 의해 증폭기(110)에 입력되는 전하량 및 관련 노이즈를 감소시킬 수 있다.
도 2는 본 명세서에 개시된 일부 실시예에 따라, 예시적인 입력 신호를 갖는 오프셋 감소 및 수집 전하 감소 회로를 구비하는 적분기의 다른 예시적인 실시예(100')를 도시하는 개략적인 블록도이다. 적분기(100')에 대한 입력 신호 소스, 예를 들어 도 1의 입력 소스(116)는 다양한 소스에서 제공될 수 있다. 선택적으로, 입력 신호를 제공하는 소스는 하나 이상의 포토다이오드를 포함할 수 있으며, 이는 도 2에 설명된 바와 같이, 포토다이오드 상에 충돌하는 광에 응답하여 전하를 생성하도록 작동 가능하다. 적분기(100')는 검출 스위칭 회로(DSC)(204)를 통해 포토다이오드(202)로부터 입력 신호를 수신할 수 있다. 도시된 도면은 포토다이오드(202)의 특정 연결을 보여주지만, 당업자는 임의의 유형의 연결이 사용될 수 있음을 이해할 것이며, 예를 들어, 포토다이오드(202)는 반대 방향으로 연결될 수 있다. DSC(204)는 임의의 유형 및 개수의 스위치, 검출 요소(예를 들어, 하나 이상의 트랜지스터) 등을 포함하거나 이들에 의해 구현될 수 있다.
일부 포토다이오드의 경우, 증폭기(110)의 오프셋이 검출 신호와 실질적으로 동일한(또는 더 높은) 크기일 수 있는 적분기(100') 전압으로 도입될 수 있다는 점에 유의한다. 이는 예를 들어, 포토다이오드의 암전류 레벨, I-V 특성, 노이즈 및 기타 특성과 관련될 수 있으며, 적분기(100')에 포함된 사용 가능한 증폭기와도 관련될 수 있다. 따라서, 오프셋 효과의 감소는 적분기(100')가 그 일부인 검출기 또는 센서(예를 들어, 포토사이트)의 출력을 상당히 개선할 수 있다. 일부 애플리케이션에서는 오프셋 효과의 감소로 인해 포토사이트가 항상 작동할 수 있게 한다. 물론, 다른 유형의 센서 및 검출기, 또는 적분기(100')가 사용될 수 있는 다른 신호 소스에 대해서도 마찬가지이다.
일부 실시예에 따르면, 개시된 적분기(100')는 적분기 또는 포토사이트 소스에 대한 이용 가능한 크기가 제한되고 큰 커패시터가 보다 전통적인 오프셋 제거 솔루션에 적합하지 않을 때, 유용하거나 실용적일 수 있다. 예를 들어, 적분기(100')는 면적이 50 내지 100 제곱 마이크로미터, 100 내지 200 제곱 마이크로미터 등으로 제한되는 포토사이트에 사용될 수 있다. 일부 실시예에서, 포토다이오드(202) 및 선택적 관련 회로(미도시)는 단일 유닛으로서 적분기(100')와 함께 선택적으로 구현될 수 있거나, 각각은 독립형 유닛으로 구현될 수 있다.
도 3은 본 명세서에 개시된 일부 실시예에 따라, 리셋 스위치를 갖는 오프셋 감소 및 수집 전하 감소 회로를 구비하는 적분기의 다른 예시적인 실시예(100")를 도시하는 개략적인 블록도이다. 선택적으로, 적분기(100")는 (예를 들어, 실제 측정 전) 적분 커패시터(140)에 수집된 전하를 선택적으로 방전하기 위한 리셋 스위치(138)를 포함할 수 있다.
일부 실시예에서, 리셋 스위치(138)는 임의의 원하는 시간에, 예를 들어 수집 전하 감소 회로(130)의 연결해제 후, 적분기(100")의 적분 프로세스를 작동하기 전에, 또는 임의의 다른 시간에, 선택적으로 사용될 수 있다. 리셋 스위치(138)를 닫는 것, 예를 들어 "온" 위치로 스위칭하는 것은 이전 검출 인스턴스 동안, 또는 임의의 다른 이유로 적분 커패시터(140)에 수집된 임의의 전하로부터 적분 커패시터(140)를 방전시키는 결과를 초래할 수 있다. 예를 들어, 적분 커패시터의 방전은 예를 들어, 포토다이오드(202)가 비교적 높은 레벨의 암전류[이는 포토사이트가 활성화되지 않은 경우(예를 들어, 주변 광에 노출되지 않은 경우)에도 적분 커패시터(140)에서 수집될 수 있음]를 특징으로 할 때 사용될 수 있다.
도 4는 본 명세서에 개시된 일부 실시예에 따라, 오프셋 감소 및 수집 전하 감소 회로를 구비하는 적분기의 다른 예시적인 실시예(100"')를 도시하는 개략적인 블록도이다. 예를 들어, 도 2의 전하 수집 회로(136)는 스위치(128) 개방을 통한 오프셋 평가 회로(120)의 연결해제에 의해 적분기(100)에 도입될 수 있는 노이즈, 누화(crosstalk), 전하 피드스루 및/또는 임의의 추가 전하의 상당 부분을 감소, 최소화, 교정(correct), 수정(fix) 또는 제거하도록 작동할 수 있다. 예를 들어, 도 5의 단계(530)에 표시된 전하 감소 회로(130)의 작동은 도 5의 단계(520)에 표시된 오프셋 평가 회로(120)의 연결해제 다음에 뒤따를 수 있다.
도 2의 전하 수집 회로(136)는 전하 감소 회로(130)의 작동을 가능하게 하도록 임의의 적절한 방식으로 구현될 수 있고, 예를 들어 전하 감소 회로(130)의 작동을 가능하게 하도록 연결된 하나 이상의 커패시터를 포함할 수 있다. 오프셋 평가 회로(120)의 연결해제 이후의 시간 동안, 증폭기(110)는 스위치(134) 및 수집된 전하 감소 회로(130)를 통해 작동함으로써, 입력(112)에 도입된 변화를 교정, 감소, 최소화 또는 제거하도록 작용할 수 있다.
전하 감소 회로(130)의 구현은 오프셋 평가 회로(120)의 연결해제의 결과로서 생성된 누화 또는 노이즈의 영향을 감소, 최소화, 제거 또는 교정하도록 선택될 수 있다. 예를 들어, 하나 이상의 커패시터 또는 커패시터 그룹은 그들의 커패시턴스 또는 특성 사이의 관계가 감소 효과를 가능하게 하도록 선택될 수 있다. 예를 들어, 도입된 노이즈 또는 누화를 최소화하기 위해 구현된 커패시터의 높은 커패시턴스 비율이 선택될 수 있다.
일부 실시예에서, 도 2의 전하 수집 회로(136)는 예를 들어, 스위치(134)와 증폭기(110)의 제1 입력(112) 사이에 연결될 수 있는 하나 이상의 커패시터(142), 및 스위치(134)와 전용 레퍼런스 신호(146)[예를 들어, 접지 전압, 정전압 또는 기타 임의의 레퍼런스 신호] 사이에 연결될 수 있는 하나 이상의 커패시터(144)를 포함할 수 있다. 단계(530) 동안, 액세스 전하는 커패시터, 특히 커패시터(144)에서 수집될 수 있고, 그에 의해 오프셋 커패시터(150)에 축적된 전하에 대한 단계(520)의 영향을 감소시킨다. 도 4에 도시된 구현은 예시적인 구현 예이며, 전하 수집 회로(136) 및 전하 감소 회로(130)의 작동을 가능하게 하기 위해 임의의 다른 요소뿐만 아니라 임의의 수의 커패시터 또는 커패시터 그룹이 사용될 수 있다.
일부 실시예는 전하 감소 회로(130)를 방전시키는 추가 단계, 예를 들어 단계(550) 동안 또는 임의의 다른 적절한 시간에, 전하 수집 회로(136)의 하나 이상의 커패시터를 방전시키는 추가 단계를 포함할 수 있다.
당업자는 임의의 스위치(128, 134, 126, 132 및 138)가 임의의 요소를 사용하여, 예를 들어 하나 이상의 트랜지스터에 의해 또는 임의의 다른 적절한 방식으로 구현될 수 있음을 이해할 것이다. 본 명세서에 개시된 실시예에 따르면, 연결 상태를 ("연결됨"과 "연결해제됨" 사이 및/또는 그 반대로) 변경할 때, 상기 언급된 스위치 중 임의의 것은 예를 들어, 직접 "온"에서 "오프"로 이진 방식으로, 예를 들어 적어도 하나의 중간 상태를 갖는 이산 방식으로, 점차적으로, 또는 임의의 다른 적절한 방식으로 작동할 수 있다.
이제, 도 5를 참조하면, 도 5는 본 명세서에 개시된 일부 실시예에 따른 전자 적분기를 사용하여 입력 소스로부터 증폭된 신호를 수집하기 위한 방법의 흐름도이다. 흐름도(500)는 본 명세서에 개시된 전자 적분기를 사용하여 입력 소스로부터 증폭된 신호를 수집하기 위해 사용될 수 있는 시퀀스를 포함한다. 방법은 또한 오프셋 전압을 감소시키고 수집된 전하를 감소시키는 단계를 포함할 수 있다. 방법의 설명은 주로 도 1의 적분기(100)를 참조하여 이하에서 뒤따르지만, 이것은 일반적으로 본 명세서에 개시된 모든 적분기 실시예에 명백하게 적용된다.
단계(510)에 표시된 바와 같이, 오프셋 평가 회로(120)는 예를 들어, 스위치(128)를 사용하여 연결된다. 수집 전하 감소 회로(130)는 예를 들어, 다음 단계로의 전이(transition) 동안 불필요한 노이즈를 도입하는 것을 회피하기 위해, 예를 들어 스위치(134)를 사용하여 선택적으로 또한 연결될 수 있다. 신호가 적분된 소스, 예를 들어 도 1의 신호 소스(116)는 적분기, 예컨대 도 1의 적분기(100)에 선택적으로 연결될 수 있다. 그러나, 일부 실시예에서, 각각의 수집 전하 감소 회로(130) 및 신호 소스(116)는 선택적으로 연결해제될 수 있다. 단계(510) 동안, 스위치(128)는 닫힐 수 있는데, 즉 "온" 위치에 있을 수 있다. 각각의 스위치(134, 126 및 132)는 선택적으로 닫힘, 즉 "온" 위치에 있을 수 있거나, 또는 선택적으로 개방, 즉 "오프" 위치에 있을 수 있다.
단계(510) 동안, 오프셋 커패시터(150)의 제1 단자는 스위치(126 및 132)를 통해 레퍼런스 전압 소스의 레퍼런스 전압을 받는 반면, 커패시터(150)의 제2 단자는 제1 입력(112)에서의 전압을 받는다. 따라서, 커패시터(150) 단자 사이의 전압 차이는 증폭기(110)의 오프셋 전압과 실질적으로 동일하고, 오프셋 커패시터(150)는 증폭기(110)의 오프셋 전압에 대응하여 충전된다. 충분한 충전 시간이 주어지면, 단계(510)의 마지막에서 오프셋 커패시터(150) 상의 전하는 충전 시 증폭기(110)의 오프셋 전압과 실질적으로 동일할 수 있다. 만약, 도 1의 도시된 실시예의 경우와 같이, 오프셋 평가 회로(120)는 출력(118)과 제1 입력(112)을 단락시키고, 수집 전하 감소 회로(130)는 스위치(134)를 통해 연결되더라도 아무런 효과가 없다.
단계(520)에 표시된 바와 같이, 오프셋 평가 회로(120)는 스위치(128)를 개방 위치로 스위칭함으로써, 연결해제될 수 있다. 오프셋 평가 회로(120)의 연결해제는 추가 전하, 예를 들어 노이즈를 오프셋 커패시터(150)에 도입할 수 있다. 예를 들어, 전하 피드스루 노이즈, 존슨-나이퀴스트(Johnson-Nyquist) 노이즈, 인젝션 오프셋, 누화 등이다. 일부 구현 및 작동 조건에서, 단계(520) 동안 도입된 전하 또는 노이즈의 크기는 커패시터(150) 상의 수집된 오프셋 전압 레벨과 동일한 크기이거나 그보다 더 높을 수 있다. 본 명세서에 개시된 실시예는 단계(530)에서 추가로 설명되는 바와 같이, 오프셋 평가 회로(120)의 연결해제에 의해 도입되는 노이즈 또는 추가 전하의 상당 부분을 감소시키거나 제거하도록 작동할 수 있다.
단계(530)는 단계(520)에 표시된 오프셋 평가 회로(120)의 연결해제 다음에 뒤따를 수 있고, 오프셋 평가 회로(120)의 연결해제로 인해 야기되는 노이즈 또는 추가 전하를 교정, 최소화 또는 제거하는 프로세스를 포함할 수 있다. 단계(530) 동안, 수집 전하 감소 회로(130)가 연결되는 반면, 오프셋 평가 회로(120)는 연결해제된다. 시간이 경과함에 따라, 증폭기(110)는 (단계 520에 표시된) 오프셋 평가 회로(120)의 연결해제의 결과로서 생성된 누화 또는 노이즈의 영향을 감소시키기 시작하다. 시간 동안, 증폭기는 스위치(134) 및 수집 전하 감소 회로(130)를 통해 작동함으로써, 입력(112)에 도입된 변화를 교정, 감소 최소화 또는 제거하도록 작용할 수 있다. 잔여 노이즈의 양은 예를 들어, 게인의 크기로 나눈 증폭기(110)의 게인에 의존할 수 있다. (그 신호가 적분된) 소스는 단계(530) 동안 선택적으로 연결되거나 연결해제될 수 있다는 점에 유의해야 하다.
단계(540)는 단계(530) 다음에 뒤따를 수 있고, 적분기(100)의 작동을 가능하게 하기 위해 수집 전하 감소 회로(130)의 연결해제를 포함할 수 있다. 단계(540)는 또한 오프셋 커패시터(150)에 의해 수집될 수 있는 노이즈 또는 추가 누화를 적분기(100)에 도입할 수 있지만, 이러한 노이즈는 단계(520)에서 도입된 것보다 예를 들어, 한 자릿수만큼 상당히 낮은 규모이므로, 적분기(100)의 작동을 방해하지 않을 수 있다.
단계(550)는 커패시터(140)에 의해 입력 소스로부터의 신호의 전하를 수집하는 것을 포함할 수 있다. 단계(550)는 단계(540)의 종료 이후에 실행될 수 있고, 입력 신호의 레벨을 나타내는 전하를 적분 커패시터(140)에 의해 수집하고, 이에 의해 증폭기에 입력되는 전하량 및 관련 노이즈를 감소시키는 것을 포함할 수 있다. 예를 들어, 포토다이오드를 소스 신호로 구현하는 경우, 포토다이오드 검출 전하는 커패시터(140)에 의해 수집될 수 있으며, 이는 아마도 다크 노이즈 또는 다른 유형의 노이즈를 포함할 수 있다. 단계(550) 동안, 스위치(126)는 닫힘, 즉 "온" 위치에서 있고, 스위치(132)는 개방, 즉 "오프" 위치에 있으므로, 레퍼런스 소스(124)는 연결해제된다. 오프셋 평가 회로(120)와 노이즈 감소 회로(130)는 모두 이 단계에서 연결해제된다.
단계(560)는 예를 들어, 이전의 검출 인스턴스 동안, 상기 방법의 이전 단계의 결과로서, 또는 임의의 다른 이유로, 적분 커패시터(140)에 수집된 임의의 전하로부터 적분 커패시터(140)를 방전시키는 것을 포함할 수 있다. 적분 커패시터(140)를 방전시키는 것은 도 3에 설명되고 도시된 바와 같이, 리셋 스위치(138)에 의해 수행될 수 있다. 일부 실시예에서, 단계(560)는 선택적으로 단계(550) 이전에, 또는 임의의 다른 시간에, 예를 들어 단계(540)의 종료 후에 수행될 수 있다.
모든 스위칭 작동, 단계 사이의 전이 등은 적분기(100)의 하나 이상의 컨트롤러 및/또는 하나 이상의 외부 컨트롤러(미도시)에 의해 제어될 수 있다.
일부 실시예는 적분기를 작동시키는 방법을 포함할 수 있다. 이러한 방법은 증폭기의 오프셋 전압에 대응하는 제1 전하로 오프셋 커패시터를 충전하기 위해 오프셋 평가 회로를 연결하는 단계, 수집 전하 감소 회로를 증폭기의 출력과 증폭기의 제1 입력 사이에 연결하는 단계, 및 오프셋 평가 회로를 연결해제하는 단계를 포함할 수 있다. 오프셋 평가 회로를 연결해제한 후, 오프셋 평가 회로의 연결해제로 인해 야기되는 2차 전하를 수집 전하 감소 회로에 의해 수집하는 단계, 및 입력 신호의 레벨을 나타내는 3차 전하를 적분 커패시터에 의해 수집하여, 증폭기에 입력되는 전하량 및 관련 노이즈를 감소시키는 단계를 포함한다.
오프셋 평가 회로를 연결하는 것은 증폭기의 출력과 증폭기의 제1 입력 사이에 오프셋 평가 회로를 연결하여, 오프셋 커패시터의 제1 단자를 증폭기의 출력에 결합하는 한편, 오프셋 커패시터의 제2 단자를 레퍼런스 전압 소스에 결합하는 것을 포함할 수 있다. 수집 전하 감소 회로는 스위치를 통해 적분기에 연결될 수 있고, 스위치와 증폭기의 제1 입력 사이에 연결된 적분 커패시터, 및 스위치와 전용 레퍼런스 신호 사이에 연결된 오프셋 커패시터를 포함할 수 있다.
초점 평면 어레이의 포토사이트(예를 들어, 이스라엘 텔아비브의 트라이아이 리미티드에 의해 개발된 것 중 임의의 것, 또는 전술한 PCT/IB2020/060011과 같이 이스라엘 텔아비브의 트라이아이 리미티드에 양도된 이전의 특허 출원에 개시된 임의의 것)에 통합된 적분기에 대해 상기 방법의 구현을 참조하면, 상기 방법은 (예를 들어, 초점 평면 어레이의 전체 FOV의 프레임이 검출되는 프레임 그랩 윈도우 중 하나에서) 픽셀 색상 또는 검출 레벨을 결정하기 위한 신호의 검출을 위해 실행될 수 있음에 유의해야 한다. 다른 구현 예에서, 적분기(100)에 의한 오프셋 전압 레벨의 결정은 (예를 들어, 적분기(100)의 하나 이상의 구성요소에 대한 여러 리셋 및/또는 방전을 포함하여) 단일 측정 동안 여러 번 반복될 수 있다.
본 명세서에서 사용된 바와 같이, "예를 들어", "~와 같은"이라는 문구 및 이들의 변형은 본 명세서에 개시된 발명의 비-제한적 실시예를 설명한다.
다양한 실시예가 제시되었다. 이들 실시예 각각은 물론 제시된 다른 실시예로부터의 특징을 포함할 수 있고, 구체적으로 설명되지 않은 실시예는 본 명세서에 기재된 다양한 특징을 포함할 수 있다.
명료함을 위해, 별개의 실시예의 맥락에서 설명되는 본 명세서에 개시된 발명의 특정 특징이 또한 단일 실시예에서 조합되어 제공될 수 있음을 이해해야 한다. 역으로, 간략화를 위해, 단일 실시예의 맥락에서 설명되는 본 명세서에 개시된 발명의 다양한 특징은 또한 개별적으로 또는 임의의 적합한 하위-조합으로 제공될 수 있다.
본 명세서에 개시된 발명의 실시예에서, 도면에 도시된 하나 이상의 스테이지 또는 단계는 다른 순서로 실행될 수 있고, 및/또는 하나 이상의 단계 그룹이 동시에 실행될 수 있고, 그 반대도 가능하다. 도면은 본 명세서에 개시된 발명의 실시예에 따른 시스템 아키텍처의 일반적인 개략도를 도시한다. 도면에서의 각 모듈은 본 명세서에 정의되고 설명된 기능을 수행하는 소프트웨어, 하드웨어 및/또는 펌웨어의 임의의 조합으로 구성될 수 있다. 도면에서의 모듈은 하나의 위치에 집중되거나 둘 이상의 위치에 분산될 수 있다.
상기 방법에 대한 명세서의 모든 참조는 방법을 실행할 수 있는 시스템에 준용하여 적용되어야 하며, 일단 컴퓨터에 의해 실행되면 상기 방법의 실행 결과를 초래하는 명령을 저장하는 비-일시적 컴퓨터 판독 가능 매체에 준용하여 적용되어야 한다.
달리 정의되지 않는 한, 본 명세서에 사용된 모든 기술 및 과학 용어는 본 개시내용이 속하는 기술 분야의 통상의 기술자가 일반적으로 이해하는 것과 동일한 의미를 갖는다. 본 명세서에 제공된 재료, 방법 및 실시예는 예시일 뿐이며, 제한하려는 의도가 아니다.
본 발명의 방법 및 시스템의 구현은 특정 선택된 작업 또는 단계를 수동, 자동 또는 이들의 조합으로 수행하거나 완료하는 것을 포함한다. 더욱이, 본 발명의 방법 및 시스템의 바람직한 실시예의 실제 기기 및 장비 중에서, 몇몇 선택된 단계는 임의의 펌웨어 또는 이들의 조합의 임의의 운영 체제 상의 하드웨어 또는 소프트웨어에 의해 구현될 수 있다. 예를 들어, 하드웨어로서, 본 발명의 선택된 단계는 칩 또는 회로로 구현될 수 있다. 소프트웨어로서, 본 발명의 선택된 단계는 임의의 적합한 운영 체제를 사용하는 컴퓨터에 의해 실행되는 복수의 소프트웨어 명령으로 구현될 수 있다. 어느 경우에나, 본 발명의 방법 및 시스템의 선택된 단계는 복수의 명령어를 실행하기 위한 컴퓨팅 플랫폼과 같은 데이터 프로세서에 의해 수행되는 것으로 설명될 수 있다.
본 개시내용의 특정 특징이 본 명세서에 도시되고 설명되었지만, 많은 수정, 대체, 변경 및 등가물이 당업자에게 발생할 수 있다. 따라서, 첨부된 청구범위는 본 발명의 진정한 기술 사상 내에 속하는 모든 수정 및 변경을 포함하는 것으로 이해되어야 한다.
본 명세서에서 언급된 모든 참고문헌은 각각의 개별 참고문헌이 구체적이고 개별적으로 본 명세서에 참고문헌으로 포함된 것과 동일한 정도로, 그 전체가 본 명세서에 참고문헌으로 포함된다. 또한, 본 출원에서의 참고문헌의 인용 또는 식별은 그러한 참고문헌이 본 출원의 선행 기술로 이용 가능하다는 것을 인정하는 것으로 해석되어서는 안 된다.
Claims (19)
- 적분기로서,
입력 신호를 증폭하도록 작동 가능한 증폭기;
상기 입력 신호의 레벨을 나타내는 전하를 수집하기 위한 적분 커패시터;
오프셋 커패시터;
상기 증폭기의 오프셋 전압에 대응하는 전하로 상기 오프셋 커패시터를 충전하도록 작동 가능한 오프셋 평가 회로; 및
상기 오프셋 평가 회로의 연결해제로 인해 초래되는 전하를 수집하도록 작동 가능한 수집 전하 감소 회로;
를 포함하는 적분기. - 제1항에 있어서, 상기 입력 신호는 적어도 하나의 포토다이오드에 충돌하는 광에 응답하여 전하를 생성하도록 작동 가능한, 적어도 하나의 포토다이오드를 포함하는 소스에 의해 제공되는 적분기.
- 제1항에 있어서, 상기 입력 신호는 상기 증폭기의 제1 입력에 결합되고, 레퍼런스 신호는 상기 증폭기의 제2 입력에 제공되는 적분기.
- 제1항에 있어서, 상기 오프셋 커패시터는 상기 제1 입력과 레퍼런스 전압 소스 사이에 결합되는 적분기.
- 제3항에 있어서, 상기 적분 커패시터는 오프셋 커패시터를 경유하여 상기 증폭기의 출력과 상기 증폭기의 제1 입력 사이에 결합되는 적분기.
- 제5항에 있어서, 상기 오프셋 평가 회로는 상기 증폭기의 출력과 상기 증폭기의 제1 입력 사이에 결합되고, 상기 오프셋 커패시터의 제2 단자가 상기 레퍼런스 전압 소스에 결합되는 동안, 상기 오프셋 커패시터의 제1 단자를 상기 증폭기의 출력에 선택적으로 결합하도록 작동 가능한 적분기.
- 제1항에 있어서, 상기 수집 전하 감소 회로는 상기 증폭기의 출력과 상기 증폭기의 제1 입력 사이에 결합되는 적분기.
- 제1항에 있어서, 상기 수집 전하 감소 회로는 적어도 하나의 커패시터를 포함하는 적분기.
- 제1항에 있어서, 상기 수집 전하 감소 회로는 스위치를 통해 적분기에 연결되는 적분기.
- 제9항에 있어서, 상기 적분 커패시터는 상기 스위치와 상기 증폭기의 제1 입력 사이에 연결되고, 상기 오프셋 커패시터는 상기 스위치와 전용 레퍼런스 신호 사이에 연결되는 적분기.
- 증폭기의 오프셋 전압에 대응하는 제1 전하로 오프셋 커패시터를 충전하도록, 오프셋 평가 회로를 연결하는 단계;
상기 증폭기의 출력과 상기 증폭기의 제1 입력 사이에 수집 전하 감소 회로를 연결하는 단계;
상기 오프셋 평가 회로를 연결해제하는 단계;
상기 수집 전하 감소 회로에 의해, 상기 오프셋 평가 회로의 연결해제로 인해 초래되는 제2 전하를 수집하는 단계; 및
적분 커패시터에 의해, 상기 증폭기에 대한 입력 신호의 레벨을 나타내는 제3 전하를 수집함으로써, 상기 증폭기에 입력되는 관련 노이즈 및 전하량를 감소시키는 단계;
를 포함하는 방법. - 제11항에 있어서, 상기 오프셋 평가 회로를 연결하는 단계는 상기 증폭기의 출력과 상기 증폭기의 제1 입력 사이에 상기 오프셋 평가 회로를 연결함으로써, 상기 오프셋 커패시터의 제2 단자가 상기 레퍼런스 전압 소스에 결합되는 동안, 상기 오프셋 커패시터의 제1 단자를 상기 증폭기의 출력에 선택적으로 결합하는 단계를 포함하는 방법.
- 제11항에 있어서, 상기 입력 신호는 상기 증폭기의 제1 입력에 결합되고, 레퍼런스 신호는 상기 증폭기의 제2 입력에 제공되는 방법.
- 제11항에 있어서, 상기 오프셋 커패시터는 상기 증폭기의 제1 입력과 레퍼런스 전압 소스 사이에 결합되는 방법.
- 제11항에 있어서, 상기 적분 커패시터는 오프셋 커패시터를 경유하여 상기 증폭기의 출력과 상기 증폭기의 제1 입력 사이에 결합되는 방법.
- 제11항에 있어서, 상기 수집 전하 감소 회로는 적어도 하나의 커패시터를 포함하는 방법.
- 제11항에 있어서, 상기 수집 전하 감소 회로는 스위치를 통해 적분기에 연결되는 방법.
- 제17항에 있어서, 상기 적분 커패시터는 상기 스위치와 상기 증폭기의 제1 입력 사이에 연결되고, 상기 오프셋 커패시터는 상기 스위치와 전용 레퍼런스 신호 사이에 연결되는 방법.
- 제11항에 있어서, 상기 입력 신호는 적어도 하나의 포토다이오드에 충돌하는 광에 응답하여 전하를 생성하도록 작동 가능한, 적어도 하나의 포토다이오드를 포함하는 소스에 의해 제공되는 방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163197429P | 2021-06-06 | 2021-06-06 | |
| US202163197430P | 2021-06-06 | 2021-06-06 | |
| US63/197,430 | 2021-06-06 | ||
| US63/197,429 | 2021-06-06 | ||
| PCT/IB2022/055221 WO2022259114A1 (en) | 2021-06-06 | 2022-06-05 | Electronic integration circuit having offset and collected charge reduction circuitries and associated methods |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230107789A true KR20230107789A (ko) | 2023-07-18 |
| KR102666485B1 KR102666485B1 (ko) | 2024-05-14 |
Family
ID=84424840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237007394A KR102666485B1 (ko) | 2021-06-06 | 2022-06-05 | 오프셋 및 수집 전하 감소 회로를 갖는 전자 적분 회로 및 관련 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11923815B2 (ko) |
| EP (1) | EP4211795A4 (ko) |
| JP (1) | JP2023551586A (ko) |
| KR (1) | KR102666485B1 (ko) |
| CN (1) | CN116406494B (ko) |
| WO (1) | WO2022259114A1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159105A (en) * | 1981-03-03 | 1982-10-01 | American Micro Syst | Gain stage with switching capacitor for removing offset switch punch-thrugh |
| US20080012607A1 (en) * | 2006-06-28 | 2008-01-17 | Sanyo Electric Co., Ltd. | Circuit |
| US20090273386A1 (en) * | 2008-05-01 | 2009-11-05 | Custom One Design, Inc | Apparatus for current-to-voltage integration for current-to-digital converter |
| US20120161994A1 (en) * | 2010-12-22 | 2012-06-28 | Microchip Technology Incorporated | Switched-capacitance gain amplifier with improved input impedance |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391999A (en) * | 1993-12-02 | 1995-02-21 | Motorola Inc. | Glitchless switched-capacitor biquad low pass filter |
| US5867012A (en) * | 1997-08-14 | 1999-02-02 | Analog Devices, Inc. | Switching bandgap reference circuit with compounded ΔV.sub.βΕ |
| US7138848B2 (en) * | 2004-04-14 | 2006-11-21 | Analog Devices, Inc. | Switched capacitor integrator system |
| US7679422B1 (en) * | 2006-02-09 | 2010-03-16 | Cypress Semiconductor Corporation | Configurable switched capacitor block |
| EP1999758B1 (en) * | 2006-03-21 | 2012-01-04 | Cambridge Analog Technologies, Inc. | Offset cancellation for sampled-data circuits |
| DE102010039272B3 (de) * | 2010-08-12 | 2011-12-08 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Kapazitätsmessschaltung, Sensorsystem und Verfahren zum Messen einer Kapazität unter Verwendung eines sinusförmigen Spannungssignals |
| KR20120058057A (ko) | 2010-11-29 | 2012-06-07 | 삼성전자주식회사 | 오프셋 제거 회로, 샘플링 회로 및 이미지 센서 |
| US9063556B2 (en) * | 2013-02-11 | 2015-06-23 | Omnivision Technologies, Inc. | Bandgap reference circuit with offset voltage removal |
| US8970300B2 (en) * | 2013-04-16 | 2015-03-03 | Texas Instruments Deutschland Gmbh | Apparatus and method for transimpedance amplifiers with wide input current ranges |
| US9444414B2 (en) * | 2014-07-11 | 2016-09-13 | Qualcomm Incorporated | Current sense circuit using a single opamp having DC offset auto-zeroing |
| DE102017102857B4 (de) * | 2016-02-15 | 2021-05-12 | Analog Devices Global | Analog/Digital-Umsetzer mit Integrator mit Ladungsneuausgleich |
-
2022
- 2022-06-05 JP JP2023540554A patent/JP2023551586A/ja active Pending
- 2022-06-05 CN CN202280007222.9A patent/CN116406494B/zh active Active
- 2022-06-05 WO PCT/IB2022/055221 patent/WO2022259114A1/en active Application Filing
- 2022-06-05 KR KR1020237007394A patent/KR102666485B1/ko active IP Right Grant
- 2022-06-05 EP EP22819719.0A patent/EP4211795A4/en active Pending
- 2022-06-05 US US18/254,607 patent/US11923815B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159105A (en) * | 1981-03-03 | 1982-10-01 | American Micro Syst | Gain stage with switching capacitor for removing offset switch punch-thrugh |
| US20080012607A1 (en) * | 2006-06-28 | 2008-01-17 | Sanyo Electric Co., Ltd. | Circuit |
| US20090273386A1 (en) * | 2008-05-01 | 2009-11-05 | Custom One Design, Inc | Apparatus for current-to-voltage integration for current-to-digital converter |
| US20120161994A1 (en) * | 2010-12-22 | 2012-06-28 | Microchip Technology Incorporated | Switched-capacitance gain amplifier with improved input impedance |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116406494A (zh) | 2023-07-07 |
| KR102666485B1 (ko) | 2024-05-14 |
| EP4211795A1 (en) | 2023-07-19 |
| JP2023551586A (ja) | 2023-12-08 |
| US11923815B2 (en) | 2024-03-05 |
| US20230396223A1 (en) | 2023-12-07 |
| EP4211795A4 (en) | 2024-04-10 |
| WO2022259114A1 (en) | 2022-12-15 |
| CN116406494B (zh) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642846B2 (en) | Apparatuses and methods for providing offset compensation for operational amplifier | |
| US5793230A (en) | Sensor readout detector circuit | |
| KR101807439B1 (ko) | 정전압 바이어싱된 광다이오드를 갖는 픽셀 회로 및 관련 이미징 방법 | |
| US7212041B2 (en) | Weighted multi-input variable gain amplifier | |
| US20120256868A1 (en) | Apparatus for sensing a touch | |
| CN104568169B (zh) | 带有失调消除功能的红外焦平面读出电路 | |
| US20010013571A1 (en) | Solid-state image-sensing device | |
| TWI816345B (zh) | 用以提供電源雜訊抑制的像素系統及方法 | |
| US9863808B2 (en) | Output-current detection chip for diode sensors, and diode sensor device | |
| CN208754268U (zh) | 跟踪保持放大器和成像系统 | |
| US4626678A (en) | Light detecting circuit | |
| WO2008072632A1 (ja) | 固体撮像装置 | |
| US9961281B2 (en) | Image sensor pixel noise measurement | |
| KR101019159B1 (ko) | 개선된 잡음 특성을 가지는 샘플링 회로 및 이를 이용한 이미지 센서 | |
| CN108363445B (zh) | 一种信号漂移动态校正方法与装置 | |
| KR102666485B1 (ko) | 오프셋 및 수집 전하 감소 회로를 갖는 전자 적분 회로 및 관련 방법 | |
| CN101299638A (zh) | 一种光功率检测装置及方法 | |
| CN114189292B (zh) | 功率检测电路、功率放大器模块及射频前端架构 | |
| WO2000033038A1 (fr) | Photodetecteur | |
| US6552615B1 (en) | Method and system for compensation of low-frequency photodiode current in a transimpedance amplifier | |
| KR101648715B1 (ko) | 샘플 앤 홀드 회로 및 이를 포함하는 지문 검출 장치 | |
| US8773198B2 (en) | Auto-zero amplifier and sensor module using same | |
| US5306905A (en) | Method for minimizing 1/f and other low frequency noise in signal processing for focal plane array detector system | |
| CN220271887U (zh) | 一种量子随机数发生器 | |
| CN102879087A (zh) | 一种差分滤光补偿电路及其实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |