KR20230102809A - 반도체 모듈 - Google Patents

반도체 모듈 Download PDF

Info

Publication number
KR20230102809A
KR20230102809A KR1020210193230A KR20210193230A KR20230102809A KR 20230102809 A KR20230102809 A KR 20230102809A KR 1020210193230 A KR1020210193230 A KR 1020210193230A KR 20210193230 A KR20210193230 A KR 20210193230A KR 20230102809 A KR20230102809 A KR 20230102809A
Authority
KR
South Korea
Prior art keywords
module substrate
semiconductor
module
substrate
semiconductor packages
Prior art date
Application number
KR1020210193230A
Other languages
English (en)
Inventor
노형균
배상우
배진수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210193230A priority Critical patent/KR20230102809A/ko
Priority to US17/813,417 priority patent/US20230215779A1/en
Priority to CN202211080242.7A priority patent/CN116417422A/zh
Publication of KR20230102809A publication Critical patent/KR20230102809A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2029—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant with phase change in electronic enclosures
    • H05K7/203—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant with phase change in electronic enclosures by immersion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 모듈은 서로 대향하는 상면 및 하면을 갖는 모듈 기판, 상기 모듈 기판의 상기 상면 상에 배치되고, 상기 모듈 기판의 상기 상면에 평행한 제1 방향으로 배열되는 복수의 반도체 패키지들, 및 상기 모듈 기판의 상기 상면 상에 배치되고 상기 복수의 반도체 패키지들부터 수평적으로 이격되는 클립 구조체를 포함한다. 상기 클립 구조체는 상기 모듈 기판의 상기 상면 상에 배치되고 상기 복수의 반도체 패키지들로부터 수평적으로 이격되는 바디부, 및 상기 바디부로부터 상기 모듈 기판의 측면을 가로질러 상기 모듈 기판의 상기 하면 상으로 연장되는 결합부를 포함한다.

Description

반도체 모듈{Semiconductor module}
본 발명은 반도체 모듈에 관한 것으로, 더욱 상세하게는 메모리 패키지들을 포함하는 반도체 모듈에 관한 것이다.
인터넷, 인공 지능, 클라우드 컴퓨팅 및 고성능 컴퓨팅(HPC)의 폭발적 성장으로 인해 데이터 센터에 대한 수요가 증가하고 있고, 데이터 센터를 구성하는 컴퓨팅 하드웨어의 효율적인 냉각을 위해 액침 냉각(Immersion cooling) 방식이 이용되고 있다. 액침 냉각은 컴퓨팅 하드웨어를 비전도성 액체에 직접 담가 냉각시키는 방법으로, 열 전달 물질, 히트 싱크 및 팬과 같은 냉각 구성품을 줄일 수 있다. 액침 냉각 방법은 단상(single phase) 액침 냉각 방법과 이상(Two-phase) 액침 냉각 방법이 있다. 이상 액침 냉각 방법의 경우, 컴퓨팅 하드웨어로부터 발생된 열에 의해 냉매가 액체 상태에서 기체 상태로 변화할 수 있고, 이에 따라, 증기(vapor)가 발생될 수 있다. 이상 액침 냉각 방법은 단상 액침 냉각 방법에 비해 효율적인 냉각이 가능하지만, 냉각 동안 발생되는 증기로 인해 컴퓨팅 하드웨어를 구성하는 반도체 모듈의 신뢰성이 문제될 수 있다.
본 발명이 이루고자 하는 일 기술적 과제는 이상 액침 냉각시 증기의 트랩을 방지하고 열 전달을 용이하게 할 수 있는 반도체 모듈을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 신뢰성을 개선할 수 있는 반도체 모듈을 제공하는데 있다.
본 발명에 따른 반도체 모듈은, 서로 대향하는 상면(100a) 및 하면(100b)을 갖는 모듈 기판(100); 상기 모듈 기판의 상기 상면 상에 배치되고, 상기 모듈 기판의 상기 상면에 평행한 제1 방향으로 배열되는 복수의 반도체 패키지들(200); 및 상기 모듈 기판의 상기 상면 상에 배치되고 상기 복수의 반도체 패키지들부터 수평적으로 이격되는 클립 구조체(300)를 포함할 수 있다. 상기 클립 구조체는 상기 모듈 기판의 상기 상면 상에 배치되고, 상기 복수의 반도체 패키지들로부터 수평적으로 이격되는 바디부(310); 및 상기 바디부로부터 상기 모듈 기판의 측면을 가로질러 상기 모듈 기판의 상기 하면 상으로 연장되는 결합부(320)를 포함할 수 있다.
본 발명에 따른 반도체 모듈은, 서로 대향하는 상면(100a) 및 하면(100b)을 갖는 모듈 기판(100), 상기 모듈 기판은 제1 방향으로 연장되고 서로 대향하는 제1 측(100S1) 및 제2 측(100S2), 및 제2 방향으로 연장되고 서로 대향하는 제3 측(100S3) 및 제4 측(100S4)을 가지고, 상기 제1 방향 및 상기 제2 방향은 상기 모듈 기판의 상기 상면에 평행하고 서로 교차하는 것; 상기 모듈 기판의 상기 상면 상에 배치되고 상기 제1 방향으로 배열되는 복수의 반도체 패키지들(200); 상기 모듈 기판의 상기 상면 상에 그리고 상기 제1 측에 인접하게 배치되고, 상기 제1 방향으로 배열되는 복수의 탭들(110); 및 상기 모듈 기판의 상기 상면 상에 배치되고 상기 복수의 반도체 패키지들 및 상기 복수의 탭들로부터 수평적으로 이격되는 클립 구조체(300)를 포함할 수 있다. 상기 클립 구조체는 상기 모듈 기판의 상기 상면 상에 배치되고, 상기 복수의 반도체 패키지들 중 최외각 반도체 패키지와 상기 모듈 기판의 상기 제3 측 사이에서 상기 제2 방향으로 연장되는 바디부(310); 및 상기 모듈 기판의 상기 제2 측에 인접하게 배치되고, 상기 바디부로부터 상기 모듈 기판의 측면을 가로질러 상기 모듈 기판의 상기 하면 상으로 연장되는 결합부(320)를 포함할 수 있다.
본 발명의 개념에 따르면, 클립 구조체는 이상 액침 냉각시 발생되는 증기의 흐름을 변경할 수 있다. 이에 따라, 상대적으로 낮은 열전도도를 갖는 상기 증기(vapor)가 복수의 반도체 패키지들의 각각과 모듈 기판 사이에 트랩되는 것이 억제될 수 있다. 그 결과, 상기 복수의 반도체 패키지들로부터 발생된 열이 상기 이상 액침 냉각의 냉매로 용이하게 전달될 수 있고, 이에 따라, 반도체 모듈의 신뢰성이 개선될 수 있다.
따라서, 이상 액침 냉각시 증기의 트랩을 방지하고 열 전달을 용이하게 할 수 있는 반도체 모듈이 제공될 수 있고, 상기 반도체 모듈의 신뢰성이 개선될 수 있다.
도 1a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 1b는 도 1a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 1c는 도 1a의 반도체 모듈의 제2 측을 나타내는 사시도이다.
도 2는 도 1a의 반도체 모듈의 제2 측에서 바라본 단면도이다.
도 3은 도 1a의 클립 구조체를 회전 각도에 따라 도시한 도면이다.
도 4a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 4b는 도 4a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 4c는 도 4a의 반도체 모듈의 제2 측을 나타내는 사시도이다.
도 5는 도 4a의 반도체 모듈의 제2 측에서 바라본 단면도이다.
도 6a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 6b는 도 6a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 6c는 도 6a의 반도체 모듈의 제2 측을 나타내는 사시도이다.
도 7은 도 6a의 반도체 모듈의 제2 측에서 바라본 단면도이다.
도 8a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 8b는 도 8a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 8c는 도 8a의 반도체 모듈의 제2 측을 나타내는 사시도이다.
도 9는 도 8a의 반도체 모듈의 제2 측에서 바라본 단면도이다.
도 10a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 10b는 도 10a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 10c는 도 10a의 반도체 모듈의 제2 측을 나타내는 사시도이다.
도 11은 도 10a의 반도체 모듈의 제2 측에서 바라본 단면도이다.
도 12a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 12b는 도 12a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 12c는 도 12a의 반도체 모듈의 제2 측을 나타내는 사시도이다.
도 13은 도 12a의 반도체 모듈의 제2 측에서 바라본 단면도이다.
도 14는 본 발명의 일부 실시예들에 따른 반도체 모듈을 나타내는 도면으로, 도 1a의 반도체 모듈의 제2 측에서 바라본 단면도이다.
도 15는 도 14의 클립 구조체를 회전 각도에 따라 도시한 도면이다.
도 16은 본 발명의 일부 실시예들에 따른 반도체 모듈을 나타내는 도면으로, 도 10a의 반도체 모듈의 제2 측에서 바라본 단면도이다.
도 17은 본 발명의 일부 실시예들에 따른 반도체 모듈을 나타내는 도면으로, 도 12a의 반도체 모듈의 제2 측에서 바라본 단면도이다.
도 18a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 18b는 도 18a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 18c는 도 18a의 반도체 모듈의 제2 측을 나타내는 사시도이다.
도 19는 도 18a의 반도체 모듈의 제2 측에서 바라본 단면도이다.
도 20은 도 18a의 클립 구조체를 회전 각도에 따라 도시한 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 1b는 도 1a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 1c는 도 1a의 반도체 모듈의 제2 측을 나타내는 사시도이다. 도 2는 도 1a의 반도체 모듈의 제2 측에서 바라본 단면도이다. 도 3은 도 1a의 클립 구조체를 회전 각도에 따라 도시한 도면이다.
도 1a, 도 1b, 도 1c 및 도 2를 참조하면, 반도체 모듈(1)은 모듈 기판(100), 복수의 탭들(110), 복수의 반도체 패키지들(200), 클립 구조체(300) 및 복수의 반도체 소자들(400)을 포함할 수 있다.
상기 모듈 기판(100)은 회로 패턴을 갖는 인쇄회로기판(PCB)일 수 있다. 상기 모듈 기판(100)은 서로 대향하는 상면(100a) 및 하면(100b)을 가질 수 있다. 상기 모듈 기판(100)은 제1 방향(D1)으로 연장되고 서로 대향하는 제1 측(100S1) 및 제2 측(100S2), 및 제2 방향(D2)으로 연장되고 서로 대향하는 제3 측(100S3) 및 제4 측(100S4)을 가질 수 있다. 상기 제1 방향(D1) 및 상기 제2 방향(D2)은 상기 모듈 기판(100)의 상기 상면(100a)에 평행할 수 있고, 서로 교차(일 예로, 수직)할 수 있다.
상기 복수의 탭들(110)은 상기 모듈 기판(100)의 상기 상면(100a) 상에 그리고 상기 제1 측(100S1)에 인접하게 배치될 수 있다. 상기 복수의 탭들(110)은 상기 모듈 기판(100)의 상기 제1 측(100S1)에서 상기 제1 방향(D1)으로 배열될 수 있다. 상기 복수의 탭들(110)은 금속(일 예로, 구리 또는 알루미늄)을 포함할 수 있다. 상기 복수의 탭들(110)의 기능 및 배치는 규격화되어 있을 수 있고, 일 예로, JEDEC 표준 규격을 만족할 수 있다. 상기 복수의 탭들(110)은 데이터 신호의 입출력 단자들로 기능하거나 커맨드/어드레스(command/address, C/A) 신호의 전달 통로로 기능할 수 있다.
상기 복수의 반도체 패키지들(200)은 상기 모듈 기판(100)의 상기 상면(100a) 상에 배치될 수 있고, 상기 제1 방향(D1)으로 배열될 수 있다. 상기 복수의 탭들(110)은 상기 제2 방향(D2)을 따라 상기 복수의 반도체 패키지들(200)로부터 이격될 수 있다. 상기 복수의 반도체 패키지들(200)은 상기 모듈 기판(100) 내 배선들을 통해 상기 복수의 탭들(110)과 전기적으로 연결될 수 있다. 이에 따라, 데이터 신호 및 커맨드/어드레스 신호가 상기 복수의 반도체 패키지들(200) 및 상기 복수의 탭들(110) 사이에서 송수신될 수 있다.
상기 복수의 반도체 패키지들(200)의 각각은 패키지 기판(220), 반도체 칩(230) 및 몰딩막(240)을 포함할 수 있다. 상기 패키지 기판(220)은 일 예로, 인쇄회로기판(PCB) 또는 재배선 기판일 수 있다. 상기 반도체 칩(230)은 상기 패키지 기판(220) 상에 실장될 수 있고, 메모리 칩, 로직 칩, 어플리케이션 프로세서(AP) 칩, 또는 시스템 온 칩(SOC)일 수 있다. 상기 몰딩막(240)은 상기 패키지 기판(220) 상에 배치되어 상기 반도체 칩(230)을 밀봉할 수 있다. 상기 복수의 반도체 패키지들(200)은 메모리 패키지들일 수 있고, 이 경우, 상기 반도체 칩(230)은 메모리 칩일 수 있다. 상기 반도체 칩(230)은 일 예로, DRAM, SRAM, SDRAM, 또는 MRAM 소자를 포함할 수 있다.
연결 단자들(210)이 상기 복수의 반도체 패키지들(200)의 각각의 상기 패키지 기판(220)과 상기 모듈 기판(100) 사이에 개재될 수 있다. 상기 복수의 반도체 패키지들(200)의 각각은 상기 연결 단자들(210)을 통해 상기 모듈 기판(100)에(일 예로, 상기 모듈 기판(100) 내 상기 배선들에) 전기적으로 연결될 수 있다. 상기 연결 단자들(210)은 필라, 범프, 및 솔더볼 중에서 적어도 하나를 포함할 수 있고, 도전 물질을 포함할 수 있다. 상기 복수의 반도체 패키지들(200)의 각각의 상기 반도체 칩(230)은 상기 패키지 기판(220) 및 상기 연결 단자들(210)을 통해 상기 모듈 기판(100)에(일 예로, 상기 모듈 기판(100) 내 상기 배선들에) 전기적으로 연결될 수 있다.
상기 복수의 반도체 소자들(400)은 상기 모듈 기판(100)의 상기 상면(100a) 상에 배치될 수 있고, 상기 복수의 반도체 패키지들(200)로부터 수평적으로 이격되도록 배치될 수 있다. 상기 복수의 반도체 소자들(400)은 능동 소자 또는 수동 소자(일 예로, 저항기, 캐패시터 및 인덕터 등)를 포함할 수 있다. 상기 복수의 반도체 소자들(400)은 상기 모듈 기판(100, 일 예로, 상기 모듈 기판(100) 내 상기 배선들)을 통해 상기 복수의 반도체 패키지들(200)에 전기적으로 연결될 수 있다.
도 1a, 도 1b, 도 1c, 도 2 및 도 3을 참조하면, 상기 클립 구조체(300)는 상기 모듈 기판(100)의 상기 상면(100a) 상에 배치될 수 있고, 상기 복수의 반도체 패키지들(200), 상기 복수의 반도체 소자들(400) 및 상기 복수의 탭들(110)로부터 수평적으로 이격될 수 있다. 상기 복수의 탭들(110)은 상기 제2 방향(D2)을 따라 상기 클립 구조체(300)로부터 이격될 수 있다. 상기 클립 구조체(300)는 상기 모듈 기판(100)의 상기 상면(100a) 상에 배치되고 상기 복수의 반도체 패키지들(200), 상기 복수의 반도체 소자들(400) 및 상기 복수의 탭들(110)로부터 수평적으로 이격된 바디부(310), 및 상기 바디부(310)로부터 상기 모듈 기판(100)의 측면(100c)을 가로질러 상기 모듈 기판(100)의 상기 하면(100b) 상으로 연장되는 결합부(320)를 포함할 수 있다. 상기 클립 구조체(300)의 상기 결합부(320)는 상기 모듈 기판(100)의 상기 제2 측(100S2)에 인접하게 배치될 수 있고, 상기 클립 구조체(300)의 상기 바디부(310)는 상기 제2 방향(D2)을 따라 상기 복수의 탭들(110)로부터 이격될 수 있다.
일부 실시예들에 따르면, 상기 클립 구조체(300)의 상기 바디부(310)는 상기 복수의 반도체 패키지들(200) 중 최외각 반도체 패키지(200)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에 배치될 수 있다. 상기 최외각 반도체 패키지(200)는 상기 복수의 반도체 패키지들(200) 중, 상기 모듈 기판(100)의 상기 제3 측(100S3)에 가장 인접한 반도체 패키지(200)일 수 있다. 상기 바디부(310)는 상기 최외각 반도체 패키지(200)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에서 상기 제2 방향(D2)으로 연장되는 바 형태를 가질 수 있다.
상기 바디부(310)는 상기 최외각 반도체 패키지(200)와 마주하는 제1 측면(310S1), 및 상기 제1 측면(310S1)에 대향하는 제2 측면(310S2)을 가질 수 있다. 일부 실시예들에 따르면, 상기 바디부(310)의 상기 제2 측면(310S2)은 곡면일 수 있다. 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 바디부(310)는 도 2에 도시된 바와 같이, 반유선형(half-streamline form)의 측벽(300W)을 가질 수 있다. 상기 바디부(310)는 상기 모듈 기판(100)의 상기 상면(100a)에 수직한 제3 방향(D3)에 따른 높이(H)를 가질 수 있고, 상기 바디부(310)의 상기 높이(H)는 일 예로, 0.01mm 내지 100mm일 수 있다. 상기 바디부(310)의 최대 높이(H)는 상기 복수의 반도체 패키지들(200)의 각각의 최상부면의 높이와 실질적으로 동일할 수 있다. 상기 바디부(310)는 상기 제1 방향(D1)에 따른 폭(W)을 가질 수 있고, 상기 바디부(310)의 상기 폭(W)은 일 예로, 0.01mm 내지 200mm일 수 있다. 상기 바디부(310)는 상기 제2 방향(D2)에 따른 길이(L)를 가질 수 있고, 상기 바디부(310)의 상기 길이(L)는 일 예로, 0.01mm 내지 200mm일 수 있다.
상기 결합부(320)는 상기 바디부(310)의 상기 측벽(300W)으로부터 상기 모듈 기판(100)의 상기 상면(100a) 상으로 연장되는 제1 부분(P1), 상기 제1 부분(P1)으로부터 상기 모듈 기판(100)의 상기 측면(100c) 상으로 연장되는 제2 부분(P2), 및 상기 제2 부분(P2)으로부터 상기 모듈 기판(100)의 상기 하면(100b) 상으로 연장되는 제3 부분(P3)을 포함할 수 있다. 상기 모듈 기판(100)이 상기 결합부(320)의 상기 제1 부분(P1)과 상기 제3 부분(P3) 사이에 끼워질 수 있고, 이에 따라, 상기 클립 구조체(300)가 상기 모듈 기판(100)에 물리적으로 부착될 수 있다.
상기 클립 구조체(300)는 비전도성 물질을 포함할 수 있다. 일 예로, 상기 클립 구조체(300)는 플라스틱, 섬유, 고무, 스펀지, 우레탄, 탄소소재, 다공성 소재 등으로 형성될 수 있다. 상기 클립 구조체(300)는 상기 복수의 반도체 패키지들(200), 상기 복수의 탭들(110) 및 상기 복수의 반도체 소자들(400)로부터 전기적 또는 신호적으로 분리될 수 있다.
상기 반도체 모듈(1)이 이상(Two-phase) 액침 냉각 방법에 의해 냉각되는 경우, 비전도성 냉매의 상태 변화에 따라 발생되는 증기(vapor)가 상기 복수의 반도체 패키지들(200)의 각각과 상기 모듈 기판(100) 사이에 트랩될 수 있다. 이 경우, 상기 증기(vapor)의 낮은 열전도도에 의해 상기 복수의 반도체 패키지들(200)로부터 발생된 열이 상기 비전도성 냉매로 전달되는 것이 방해될 수 있고, 이에 따라, 상기 반도체 모듈(1)의 신뢰성이 낮아질 수 있다.
본 발명의 개념에 따르면, 상기 클립 구조체(300)가 이상 액침 냉각시 발생되는 증기의 흐름을 변경할 수 있다. 일 예로, 이상 액침 냉각시 발생되는 상기 증기는 상기 제1 방향(D1)을 따라 상승할 수 있고, 상기 클립 구조체(300)에 의해 상기 증기의 이동 경로가 변경될 수 있다. 이에 따라, 상기 증기(vapor)가 상기 복수의 반도체 패키지들(200)의 각각과 상기 모듈 기판(100) 사이에 트랩되는 것이 억제될 수 있고, 높은 열전도도를 갖는 상기 비전도성 냉매가 상기 복수의 반도체 패키지들(200)의 각각과 상기 모듈 기판(100) 사이를 채울 수 있다. 그 결과, 상기 복수의 반도체 패키지들(200)로부터 발생된 열이 상기 비전도성 냉매로 용이하게 전달될 수 있고, 이에 따라, 상기 반도체 모듈(1)의 신뢰성이 개선될 수 있다. 더하여, 상기 클립 구조체(300)의 상기 바디부(310)의 상기 제2 측면(310S2)이 곡면 형상을 가짐에 따라, 이상 액침 냉각에 이용되는 상기 비전도성 냉매의 유동성이 개선될 수 있다.
도 4a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 4b는 도 4a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 4c는 도 4a의 반도체 모듈의 제2 측을 나타내는 사시도이다. 도 5는 도 4a의 반도체 모듈의 제2 측에서 바라본 단면도이다. 설명의 간소화를 위해, 도 1a, 도 1b, 도 1c, 도 2 및 도 3을 참조하여 설명한 반도체 모듈과 차이점을 주로 설명한다.
도 4a, 도 4b, 도 4c 및 도 5를 참조하면, 상기 클립 구조체(300)의 상기 바디부(310)는 상기 최외각 반도체 패키지(200)와 마주하는 제1 측면(310S1), 및 상기 제1 측면(310S1)에 대향하는 제2 측면(310S2)을 가질 수 있다. 일부 실시예들에 따르면, 상기 바디부(310)의 상기 제2 측면(310S2)은 곡면일 수 있고, 서로 다른 복수의 곡률을 가질 수 있다. 일 예로, 상기 바디부(310)의 상기 제2 측면(310S2)은 서로 다른 2개의 곡률을 갖는 곡면일 수 있다. 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 바디부(310)는 도 5에 도시된 바와 같이, 반돌핀형(half-dolphin form)의 측벽(300W)을 가질 수 있다.
본 실시예들에 따르면, 상기 클립 구조체(300)의 상기 바디부(310)의 상기 제2 측면(310S2)이 서로 다른 복수의 곡률를 갖는 곡면 형상을 가짐에 따라, 이상 액침 냉각에 이용되는 비전도성 냉매의 유동성이 개선될 수 있다.
도 6a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 6b는 도 6a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 6c는 도 6a의 반도체 모듈의 제2 측을 나타내는 사시도이다. 도 7은 도 6a의 반도체 모듈의 제2 측에서 바라본 단면도이다. 설명의 간소화를 위해, 도 1a, 도 1b, 도 1c, 도 2 및 도 3을 참조하여 설명한 반도체 모듈과 차이점을 주로 설명한다.
도 6a, 도 6b, 도 6c 및 도 7을 참조하면, 상기 클립 구조체(300)의 상기 바디부(310)는 상기 최외각 반도체 패키지(200)와 마주하는 제1 측면(310S1), 및 상기 제1 측면(310S1)에 대향하는 제2 측면(310S2)을 가질 수 있다. 일부 실시예들에 따르면, 상기 바디부(310)의 상기 제2 측면(310S2)은 각진 면(angled surface)일 수 있다. 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 바디부(310)는 도 7에 도시된 바와 같이, 직사각형의 측벽(300W)을 가질 수 있다.
도 8a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 8b는 도 8a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 8c는 도 8a의 반도체 모듈의 제2 측을 나타내는 사시도이다. 도 9는 도 8a의 반도체 모듈의 제2 측에서 바라본 단면도이다. 설명의 간소화를 위해, 도 1a, 도 1b, 도 1c, 도 2 및 도 3을 참조하여 설명한 반도체 모듈과 차이점을 주로 설명한다.
도 8a, 도 8b, 도 8c 및 도 9를 참조하면, 상기 클립 구조체(300)의 상기 바디부(310)는 상기 최외각 반도체 패키지(200)와 마주하는 제1 측면(310S1), 및 상기 제1 측면(310S1)에 대향하는 제2 측면(310S2)을 가질 수 있다. 일부 실시예들에 따르면, 상기 바디부(310)의 상기 제2 측면(310S2)은 상기 모듈 기판(100)의 상기 상면(100a)에 대해 기울어진 평면 형태를 가질 수 있다. 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 바디부(310)는 도 9에 도시된 바와 같이, 삼각형(일 예로, 직각 삼각형)의 측벽(300W)을 가질 수 있다.
도 10a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 10b는 도 10a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 10c는 도 10a의 반도체 모듈의 제2 측을 나타내는 사시도이다. 도 11은 도 10a의 반도체 모듈의 제2 측에서 바라본 단면도이다. 설명의 간소화를 위해, 도 1a, 도 1b, 도 1c, 도 2 및 도 3을 참조하여 설명한 반도체 모듈과 차이점을 주로 설명한다.
도 10a, 도 10b, 도 10c 및 도 11을 참조하면, 상기 클립 구조체(300)는 상기 모듈 기판(100)의 상기 상면(100a) 상에 배치될 수 있고, 상기 복수의 반도체 패키지들(200), 상기 복수의 반도체 소자들(400) 및 상기 복수의 탭들(110)로부터 수평적으로 이격될 수 있다. 상기 복수의 탭들(110)은 상기 제2 방향(D2)을 따라 상기 클립 구조체(300)로부터 이격될 수 있다. 상기 클립 구조체(300)는 상기 모듈 기판(100)의 상기 상면(100a) 상에 배치되고 상기 복수의 반도체 패키지들(200), 상기 복수의 반도체 소자들(400) 및 상기 복수의 탭들(110)로부터 수평적으로 이격된 바디부(310, 330), 및 상기 바디부(310, 330)로부터 상기 모듈 기판(100)의 측면(100c)을 가로질러 상기 모듈 기판(100)의 상기 하면(100b) 상으로 연장되는 결합부(320)를 포함할 수 있다. 상기 클립 구조체(300)의 상기 결합부(320)는 상기 모듈 기판(100)의 상기 제2 측(100S2)에 인접하게 배치될 수 있고, 상기 클립 구조체(300)의 상기 바디부(310, 330)는 상기 제2 방향(D2)을 따라 상기 복수의 탭들(110)로부터 이격될 수 있다.
일부 실시예들에 따르면, 상기 클립 구조체(300)의 상기 바디부(310, 330)는 상기 복수의 반도체 패키지들(200) 중 최외각 반도체 패키지(200)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에 배치에 배치되는 제1 바디부(310), 및 상기 모듈 기판(100)의 상기 제2 측(100S2)에 인접하게 배치되고 상기 복수의 반도체 패키지들(200)의 일 측에서 상기 제1 방향(D1)으로 연장되는 제2 바디부(330)를 포함할 수 있다. 상기 최외각 반도체 패키지(200)는 상기 복수의 반도체 패키지들(200) 중, 상기 모듈 기판(100)의 상기 제3 측(100S3)에 가장 인접한 반도체 패키지(200)일 수 있다. 상기 제1 바디부(310)는 상기 최외각 반도체 패키지(200)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에서 상기 제2 방향(D2)으로 연장되는 바 형태를 가질 수 있다. 상기 제2 바디부(330)는 상기 복수의 반도체 패키지들(200)의 일 측에서 상기 제1 방향(D1)으로 연장되는 바 형태를 가질 수 있다. 상기 제1 바디부(310) 및 상기 제2 바디부(330)는 상기 모듈 기판(100)의 상기 상면(100a) 상에서 서로 연결될 수 있고, 평면적 관점에서 L자 형태를 이룰 수 있다.
상기 제1 바디부(310)는 상기 최외각 반도체 패키지(200)와 마주하는 제1 측면(310S1), 및 상기 제1 측면(310S1)에 대향하는 제2 측면(310S2)을 가질 수 있다. 일부 실시예들에 따르면, 상기 제1 바디부(310)의 상기 제2 측면(310S2)은 곡면일 수 있다. 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 제1 바디부(310)는 도 11에 도시된 바와 같이, 반유선형(half-streamline form)의 측벽(310W)을 가질 수 있다. 다른 실시예들에 따르면, 상기 제1 바디부(310)의 상기 제2 측면(310S2)은, 도 5에 도시된 바와 같이, 서로 다른 2개의 곡률을 갖는 곡면일 수 있다. 이 경우, 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 제1 바디부(310)는 도 5에 도시된 반돌핀형(half-dolphin form)의 측벽(310W)을 가질 수 있다. 또 다른 실시예들에 따르면, 상기 제1 바디부(310)의 상기 제2 측면(310S2)은, 도 7에 도시된 바와 같이, 각진 면(angled surface)일 수 있다. 이 경우, 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 제1 바디부(310)는 도 7에 도시된 직사각형의 측벽(310W)을 가질 수 있다. 또 다른 실시예들에 따르면, 상기 제1 바디부(310)의 상기 제2 측면(310S2)은, 도 9에 도시된 바와 같이, 상기 모듈 기판(100)의 상기 상면(100a)에 대해 기울어진 평면 형태를 가질 수 있다. 이 경우, 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 제1 바디부(310)는 도 9에 도시된 삼각형(일 예로, 직각 삼각형)의 측벽(310W)을 가질 수 있다. 상기 제2 바디부(330)는 상기 제1 방향(D1)으로 연장되는 평판 형태를 가질 수 있다.
상기 결합부(320)는, 도 3을 참조하여 설명한 바와 같이, 상기 제1 바디부(310)의 상기 측벽(300W)으로부터 상기 모듈 기판(100)의 상기 상면(100a) 상으로 연장되는 제1 부분(P1), 상기 제1 부분(P1)으로부터 상기 모듈 기판(100)의 상기 측면(100c) 상으로 연장되는 제2 부분(P2), 및 상기 제2 부분(P2)으로부터 상기 모듈 기판(100)의 상기 하면(100b) 상으로 연장되는 제3 부분(P3)을 포함할 수 있다. 상기 모듈 기판(100)이 상기 결합부(320)의 상기 제1 부분(P1)과 상기 제3 부분(P3) 사이에 끼워질 수 있고, 이에 따라, 상기 클립 구조체(300)가 상기 모듈 기판(100)에 물리적으로 부착될 수 있다.
도 12a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 12b는 도 12a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 12c는 도 12a의 반도체 모듈의 제2 측을 나타내는 사시도이다. 도 13은 도 12a의 반도체 모듈의 제2 측에서 바라본 단면도이다. 설명의 간소화를 위해, 도 1a, 도 1b, 도 1c, 도 2 및 도 3을 참조하여 설명한 반도체 모듈과 차이점을 주로 설명한다.
도 12a, 도 12b, 도 12c 및 도 13을 참조하면, 상기 클립 구조체(300)는 상기 모듈 기판(100)의 상기 상면(100a) 상에 배치될 수 있고, 상기 복수의 반도체 패키지들(200), 상기 복수의 반도체 소자들(400) 및 상기 복수의 탭들(110)로부터 수평적으로 이격될 수 있다. 상기 복수의 탭들(110)은 상기 제2 방향(D2)을 따라 상기 클립 구조체(300)로부터 이격될 수 있다. 상기 클립 구조체(300)는 상기 모듈 기판(100)의 상기 상면(100a) 상에 배치되고 상기 복수의 반도체 패키지들(200), 상기 복수의 반도체 소자들(400) 및 상기 복수의 탭들(110)로부터 수평적으로 이격된 바디부(310, 330, 340, 350), 및 상기 바디부(310, 330, 340, 350)로부터 상기 모듈 기판(100)의 측면(100c)을 가로질러 상기 모듈 기판(100)의 상기 하면(100b) 상으로 연장되는 결합부(320A, 320B)를 포함할 수 있다. 상기 클립 구조체(300)의 상기 결합부(320A, 320B)는 상기 모듈 기판(100)의 상기 제2 측(100S2)에 인접하게 배치될 수 있고, 상기 클립 구조체(300)의 상기 바디부(310, 330, 340, 350)는 상기 제2 방향(D2)을 따라 상기 복수의 탭들(110)로부터 이격될 수 있다.
일부 실시예들에 따르면, 상기 클립 구조체(300)의 상기 바디부(310, 330, 340, 350)는 상기 복수의 반도체 패키지들(200) 중 제1 최외각 반도체 패키지(200)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에 배치에 배치되는 제1 바디부(310), 상기 모듈 기판(100)의 상기 제2 측(100S2)에 인접하게 배치되고 상기 복수의 반도체 패키지들(200)의 일 측에서 상기 제1 방향(D1)으로 연장되는 제2 바디부(330), 상기 복수의 반도체 패키지들(200) 중 제2 최외각 반도체 패키지(200)와 상기 모듈 기판(100)의 상기 제4 측(100S4) 사이에 배치에 배치되는 제3 바디부(350), 및 상기 복수의 반도체 패키지들(200) 사이에 배치되는 제4 바디부(340)를 포함할 수 있다. 상기 제1 최외각 반도체 패키지(200)는 상기 복수의 반도체 패키지들(200) 중, 상기 모듈 기판(100)의 상기 제3 측(100S3)에 가장 인접한 반도체 패키지(200)일 수 있고, 상기 제2 최외각 반도체 패키지(200)는 상기 복수의 반도체 패키지들(200) 중, 상기 모듈 기판(100)의 상기 제4 측(100S4)에 가장 인접한 반도체 패키지(200)일 수 있다. 상기 제1 바디부(310)는 상기 제1 최외각 반도체 패키지(200)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에서 상기 제2 방향(D2)으로 연장되는 바 형태를 가질 수 있다. 상기 제2 바디부(330)는 상기 복수의 반도체 패키지들(200)의 일 측에서 상기 제1 방향(D1)으로 연장되는 바 형태를 가질 수 있다. 상기 제3 바디부(350)는 상기 제2 최외각 반도체 패키지(200)와 상기 모듈 기판(100)의 상기 제4 측(100S4) 사이에서 상기 제2 방향(D2)으로 연장되는 바 형태를 가질 수 있다. 상기 제4 바디부(340)는 상기 복수의 반도체 패키지들(200) 사이에서 상기 제2 방향(D2)으로 연장되는 바 형태를 가질 수 있다. 상기 제1 바디부(310), 상기 제2 바디부(330), 상기 제3 바디부(350) 및 상기 제4 바디부(340)는 상기 모듈 기판(100)의 상기 상면(100a) 상에서 서로 연결될 수 있고, 평면적 관점에서 E자 형태를 이룰 수 있다.
상기 제1 바디부(310)는 상기 제1 최외각 반도체 패키지(200)와 마주하는 제1 측면(310S1), 및 상기 제1 측면(310S1)에 대향하는 제2 측면(310S2)을 가질 수 있다. 일부 실시예들에 따르면, 상기 제1 바디부(310)의 상기 제2 측면(310S2)은 곡면일 수 있다. 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 제1 바디부(310)는 도 13에 도시된 바와 같이, 반유선형(half-streamline form)의 측벽(310W)을 가질 수 있다. 다른 실시예들에 따르면, 상기 제1 바디부(310)의 상기 제2 측면(310S2)은, 도 5에 도시된 바와 같이, 서로 다른 2개의 곡률을 갖는 곡면일 수 있다. 이 경우, 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 제1 바디부(310)는 도 5에 도시된 반돌핀형(half-dolphin form)의 측벽(310W)을 가질 수 있다. 또 다른 실시예들에 따르면, 상기 제1 바디부(310)의 상기 제2 측면(310S2)은, 도 7에 도시된 바와 같이, 각진 면(angled surface)일 수 있다. 이 경우, 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 제1 바디부(310)는 도 7에 도시된 직사각형의 측벽(310W)을 가질 수 있다. 또 다른 실시예들에 따르면, 상기 제1 바디부(310)의 상기 제2 측면(310S2)은, 도 9에 도시된 바와 같이, 상기 모듈 기판(100)의 상기 상면(100a)에 대해 기울어진 평면 형태를 가질 수 있다. 이 경우, 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 제1 바디부(310)는 도 9에 도시된 삼각형(일 예로, 직각 삼각형)의 측벽(310W)을 가질 수 있다.
상기 제3 바디부(350)는 상기 제1 바디부(310)와 대칭되는 형태를 가질 수 있다. 구체적으로, 상기 제3 바디부(350)는 상기 제2 최외각 반도체 패키지(200)와 마주하는 제3 측면(350S3), 및 상기 제3 측면(350S3)에 대향하는 제4 측면(350S4)을 가질 수 있다. 일부 실시예들에 따르면, 상기 제3 바디부(350)의 상기 제4 측면(350S4)은 곡면일 수 있다. 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 제3 바디부(350)는 도 13에 도시된 바와 같이, 반유선형(half-streamline form)의 측벽(350W)을 가질 수 있다. 다른 실시예들에 따르면, 상기 제3 바디부(350)의 상기 제4 측면(350S4)은, 도 5에 도시된 바와 같이, 서로 다른 2개의 곡률을 갖는 곡면일 수 있다. 이 경우, 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 제3 바디부(350)는 도 5에 도시된 반돌핀형(half-dolphin form)의 측벽(350W)을 가질 수 있다. 또 다른 실시예들에 따르면, 상기 제3 바디부(350)의 상기 제4 측면(350S4)은, 도 7에 도시된 바와 같이, 각진 면(angled surface)일 수 있다. 이 경우, 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 제3 바디부(350)는 도 7에 도시된 직사각형의 측벽(350W)을 가질 수 있다. 또 다른 실시예들에 따르면, 상기 제3 바디부(350)의 상기 제4 측면(350S4)은, 도 9에 도시된 바와 같이, 상기 모듈 기판(100)의 상기 상면(100a)에 대해 기울어진 평면 형태를 가질 수 있다. 이 경우, 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 제3 바디부(350)는 도 9에 도시된 삼각형(일 예로, 직각 삼각형)의 측벽(350W)을 가질 수 있다.
상기 제2 바디부(330)는 상기 제1 방향(D1)으로 연장되는 평판 형태를 가질 수 있고, 상기 제4 바디부(340)는 상기 제2 방향(D2)으로 연장되는 평판 형태를 가질 수 있다.
상기 결합부(320A, 320B)는 상기 제1 바디부(310)의 상기 측벽(310W)로부터 상기 모듈 기판(100)의 측면(100c)을 가로질러 상기 모듈 기판(100)의 상기 하면(100b) 상으로 연장되는 제1 결합부(320A), 및 상기 제3 바디부(350)의 상기 측벽(350W)로부터 상기 모듈 기판(100)의 상기 측면(100c)을 가로질러 상기 모듈 기판(100)의 상기 하면(100b) 상으로 연장되는 제2 결합부(320B)를 포함할 수 있다. 상기 제1 결합부(320A) 및 상기 제2 결합부(320B)의 각각은 도 3을 참조하여 설명한 상기 결합부(320)와 실질적으로 동일한 형상 및 기능을 가질 수 있다.
도 14는 본 발명의 일부 실시예들에 따른 반도체 모듈을 나타내는 도면으로, 도 1a의 반도체 모듈의 제2 측에서 바라본 단면도이다. 도 15는 도 14의 클립 구조체를 회전 각도에 따라 도시한 도면이다. 설명의 간소화를 위해, 도 1a, 도 1b, 도 1c, 도 2 및 도 3을 참조하여 설명한 반도체 모듈과 차이점을 주로 설명한다.
도 1a, 도 14 및 도 15를 참조하면, 상기 반도체 모듈(1)은 상기 모듈 기판(100)의 상면(100a) 상에 배치되는 상부 반도체 패키지들(200a), 및 상기 모듈 기판(100)의 하면(100b) 상에 배치되는 하부 반도체 패키지들(200b)을 포함할 수 있다. 도 1a에 도시된 상기 복수의 반도체 패키지들(200)은 상기 상부 반도체 패키지들(200a)에 대응할 수 있고, 상기 복수의 탭들(110)은 상부 탭들로 지칭될 수 있다.
상기 상부 반도체 패키지들(200a)은 상기 모듈 기판(100)의 상기 상면(100a) 상에서 상기 제1 방향(D1)으로 배열될 수 있다. 상기 상부 탭들(110)은 상기 제2 방향(D2)을 따라 상기 상부 반도체 패키지들(200a)로부터 이격될 수 있다. 상기 상부 반도체 패키지들(200a)은 상기 모듈 기판(100) 내 배선들을 통해 상기 상부 탭들(110)과 전기적으로 연결될 수 있다. 이에 따라, 데이터 신호 및 커맨드/어드레스 신호가 상기 상부 반도체 패키지들(200a) 및 상기 상부 탭들(110) 사이에서 송수신될 수 있다.
상기 상부 반도체 패키지들(200a)의 각각은 상부 패키지 기판(220a), 상부 반도체 칩(230a) 및 상부 몰딩막(240a)을 포함할 수 있다. 상기 상부 패키지 기판(220a)은 일 예로, 인쇄회로기판(PCB) 또는 재배선 기판일 수 있다. 상기 상부 반도체 칩(230a)은 상기 상부 패키지 기판(220a) 상에 실장될 수 있고, 메모리 칩, 로직 칩, 어플리케이션 프로세서(AP) 칩, 또는 시스템 온 칩(SOC)일 수 있다. 상기 상부 몰딩막(240a)은 상기 상부 패키지 기판(220a) 상에 배치되어 상기 상부 반도체 칩(230a)을 밀봉할 수 있다. 상기 상부 반도체 패키지들(200a)은 메모리 패키지들일 수 있고, 이 경우, 상기 상부 반도체 칩(230a)은 메모리 칩일 수 있다. 상기 상부 반도체 칩(230a)은 일 예로, DRAM, SRAM, SDRAM, 또는 MRAM 소자를 포함할 수 있다.
상부 연결 단자들(210a)이 상기 상부 반도체 패키지들(200a)의 각각의 상기 상부 패키지 기판(220a)과 상기 모듈 기판(100) 사이에 개재될 수 있다. 상기 상부 반도체 패키지들(200a)의 각각은 상기 상부 연결 단자들(210a)을 통해 상기 모듈 기판(100)에(일 예로, 상기 모듈 기판(100) 내 상기 배선들에) 전기적으로 연결될 수 있다. 상기 상부 연결 단자들(210a)은 필라, 범프, 및 솔더볼 중에서 적어도 하나를 포함할 수 있고, 도전 물질을 포함할 수 있다. 상기 상부 반도체 패키지들(200a)의 각각의 상기 상부 반도체 칩(230a)은 상기 상부 패키지 기판(220a) 및 상기 상부 연결 단자들(210a)을 통해 상기 모듈 기판(100)에(일 예로, 상기 모듈 기판(100) 내 상기 배선들에) 전기적으로 연결될 수 있다.
상기 하부 반도체 패키지들(200b)은 상기 모듈 기판(100)의 상기 하면(100b) 상에서 상기 제1 방향(D1)으로 배열될 수 있다. 도시되지 않았지만, 상기 모듈 기판(100)의 상기 하면(100b) 상에 하부 탭들이 배치될 수 있다. 상기 하부 탭들은 상기 상부 탭들(110)과 실질적으로 동일하게 구성될 수 있고, 상기 하부 반도체 패키지들(200b)로부터 이격될 수 있다. 상기 하부 반도체 패키지들(200b)은 상기 모듈 기판(100) 내 배선들을 통해 상기 하부 탭들과 전기적으로 연결될 수 있다. 이에 따라, 데이터 신호 및 커맨드/어드레스 신호가 상기 하부 반도체 패키지들(200b) 및 상기 하부 탭들 사이에서 송수신될 수 있다.
상기 하부 반도체 패키지들(200b)의 각각은 하부 패키지 기판(220b), 하부 반도체 칩(230b) 및 하부 몰딩막(240b)을 포함할 수 있다. 상기 하부 패키지 기판(220b)은 일 예로, 인쇄회로기판(PCB) 또는 재배선 기판일 수 있다. 상기 하부 반도체 칩(230b)은 상기 하부 패키지 기판(220b) 상에 실장될 수 있고, 메모리 칩, 로직 칩, 어플리케이션 프로세서(AP) 칩, 또는 시스템 온 칩(SOC)일 수 있다. 상기 하부 몰딩막(240b)은 상기 하부 패키지 기판(220b) 상에 배치되어 상기 하부 반도체 칩(230b)을 밀봉할 수 있다. 상기 하부 반도체 패키지들(200b)은 메모리 패키지들일 수 있고, 이 경우, 상기 하부 반도체 칩(230b)은 메모리 칩일 수 있다. 상기 하부 반도체 칩(230b)은 일 예로, DRAM, SRAM, SDRAM, 또는 MRAM 소자를 포함할 수 있다.
하부 연결 단자들(210b)이 상기 하부 반도체 패키지들(200b)의 각각의 상기 하부 패키지 기판(220b)과 상기 모듈 기판(100) 사이에 개재될 수 있다. 상기 하부 반도체 패키지들(200b)의 각각은 상기 하부 연결 단자들(210b)을 통해 상기 모듈 기판(100)에(일 예로, 상기 모듈 기판(100) 내 상기 배선들에) 전기적으로 연결될 수 있다. 상기 하부 연결 단자들(210b)은 필라, 범프, 및 솔더볼 중에서 적어도 하나를 포함할 수 있고, 도전 물질을 포함할 수 있다. 상기 하부 반도체 패키지들(200b)의 각각의 상기 하부 반도체 칩(230b)은 상기 하부 패키지 기판(220b) 및 상기 하부 연결 단자들(210b)을 통해 상기 모듈 기판(100)에(일 예로, 상기 모듈 기판(100) 내 상기 배선들에) 전기적으로 연결될 수 있다.
상기 복수의 반도체 소자들(400)은 상기 모듈 기판(100)의 상기 상면(100a) 상에 배치될 수 있고, 상기 상부 반도체 패키지들(200a)로부터 수평적으로 이격되도록 배치될 수 있다. 또한, 상기 복수의 반도체 소자들(400)은 상기 모듈 기판(100)의 상기 하면(100b) 상에 배치될 수 있고, 상기 하부 반도체 패키지들(200b)로부터 수평적으로 이격되도록 배치될 수 있다.
상기 클립 구조체(300)는 상기 모듈 기판(100)의 상기 상면(100a) 상에 배치되는 상부 바디부(310a), 상기 모듈 기판(100)의 하면(100b) 상에 배치되는 하부 바디부(310b), 및 상기 상부 바디부(310a)로부터 상기 모듈 기판(100)의 측면(100c)을 가로질러 상기 하부 바디부(310b)로 연장되는 결합부(320)를 포함할 수 있다. 일부 실시예들에 따르면, 상기 상부 바디부(310a)는 도 1a, 도 1b, 도 1c 및 도 2를 참조하여 설명한 상기 바디부(310)와 실질적으로 동일하게 구성될 수 있다. 다른 실시예들에 따르면, 상기 상부 바디부(310a)는 도 4a, 도 4b, 도 4c 및 도 5를 참조하여 설명한 상기 바디부(310), 도 6a, 도 6b, 도 6c 및 도 7을 참조하여 설명한 상기 바디부(310), 또는 도 8a, 도 8b, 도 8c 및 도 9를 참조하여 설명한 상기 바디부(310)와 실질적으로 동일하게 구성될 수도 있다. 상기 하부 바디부(310b)는 상기 상부 바디부(310a)와 실질적으로 동일하게 구성될 수 있다. 상기 상부 바디부(310a) 및 상기 하부 바디부(310b)은 서로 대칭되는 형상을 가질 수 있다.
상기 결합부(320)는 상기 상부 바디부(310a)의 측벽으로부터 상기 모듈 기판(100)의 상기 상면(100a) 상으로 연장되는 제1 부분(P1), 상기 제1 부분(P1)으로부터 상기 모듈 기판(100)의 상기 측면(100c) 상으로 연장되는 제2 부분(P2), 및 상기 하부 바디부(310b)의 측벽으로부터 상기 모듈 기판(100)의 상기 하면(100b) 상으로 연장되는 제3 부분(P3)을 포함할 수 있다. 상기 제1 내지 제3 부분들(P1, P2, P3)은 서로 연결될 수 있고 일체의 상기 결합부(320)를 이룰 수 있다. 상기 모듈 기판(100)이 상기 결합부(320)의 상기 제1 부분(P1)과 상기 제3 부분(P3) 사이에 끼워질 수 있고, 이에 따라, 상기 클립 구조체(300)가 상기 모듈 기판(100)에 물리적으로 부착될 수 있다.
도 16은 본 발명의 일부 실시예들에 따른 반도체 모듈을 나타내는 도면으로, 도 10a의 반도체 모듈의 제2 측에서 바라본 단면도이다. 설명의 간소화를 위해, 도 1a, 도 14 및 도 15를 참조하여 설명한 반도체 모듈과 차이점을 주로 설명한다.
도 10a 및 도 16을 참조하면, 상기 클립 구조체(300)는 상기 모듈 기판(100)의 상기 상면(100a) 상에 배치되는 상부 바디부(310a, 330a), 상기 모듈 기판(100)의 하면(100b) 상에 배치되는 하부 바디부(310b, 330b), 및 상기 상부 바디부(310a, 330a)로부터 상기 모듈 기판(100)의 측면(100c)을 가로질러 상기 하부 바디부(310b, 330b)로 연장되는 결합부(320)를 포함할 수 있다. 상기 상부 바디부(310a, 330a) 및 상기 하부 바디부(310b, 330b)의 각각은 도 10a, 도 10b, 도 10c 및 도 11을 참조하여 설명한 상기 바디부(310, 330)와 실질적으로 동일하게 구성될 수 있다.
일 예로, 상기 상부 바디부(310a, 330a)는 상기 상부 반도체 패키지들(200a) 중 최외각 상부 반도체 패키지(200a)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에 배치에 배치되는 제1 상부 바디부(310a), 및 상기 모듈 기판(100)의 상기 제2 측(100S2)에 인접하게 배치되고 상기 상부 반도체 패키지들(200a)의 일 측에서 상기 제1 방향(D1)으로 연장되는 제2 상부 바디부(330a)를 포함할 수 있다. 상기 최외각 상부 반도체 패키지(200a)는 상기 상부 반도체 패키지들(200a) 중, 상기 모듈 기판(100)의 상기 제3 측(100S3)에 가장 인접한 상부 반도체 패키지(200a)일 수 있다. 상기 제1 상부 바디부(310a)는 상기 최외각 상부 반도체 패키지(200a)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에서 상기 제2 방향(D2)으로 연장되는 바 형태를 가질 수 있다. 상기 제2 상부 바디부(330a)는 상기 상부 반도체 패키지들(200a)의 일 측에서 상기 제1 방향(D1)으로 연장되는 바 형태를 가질 수 있다. 상기 제1 상부 바디부(310a) 및 상기 제2 상부 바디부(330a)는 상기 모듈 기판(100)의 상기 상면(100a) 상에서 서로 연결될 수 있고, 평면적 관점에서 L자 형태를 이룰 수 있다.
상기 하부 바디부(310b, 330b)는 상기 상부 바디부(310a, 310a)와 실질적으로 동일하게 구성될 수 있다. 상기 상부 바디부(310a, 310a) 및 상기 하부 바디부(310b, 330b)은 서로 대칭되는 형상을 가질 수 있다. 일 예로, 상기 하부 바디부(310b, 330b)는 상기 하부 반도체 패키지들(200b) 중 최외각 하부 반도체 패키지(200b)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에 배치에 배치되는 제1 하부 바디부(310b), 및 상기 모듈 기판(100)의 상기 제2 측(100S2)에 인접하게 배치되고 상기 하부 반도체 패키지들(200b)의 일 측에서 상기 제1 방향(D1)으로 연장되는 제2 하부 바디부(330b)를 포함할 수 있다. 상기 최외각 하부 반도체 패키지(200b)는 상기 하부 반도체 패키지들(200b) 중, 상기 모듈 기판(100)의 상기 제3 측(100S3)에 가장 인접한 하부 반도체 패키지(200b)일 수 있다. 상기 제1 하부 바디부(310b)는 상기 최외각 하부 반도체 패키지(200b)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에서 상기 제2 방향(D2)으로 연장되는 바 형태를 가질 수 있다. 상기 제2 하부 바디부(330b)는 상기 하부 반도체 패키지들(200b)의 일 측에서 상기 제1 방향(D1)으로 연장되는 바 형태를 가질 수 있다. 상기 제1 하부 바디부(310b) 및 상기 제2 하부 바디부(330b)는 상기 모듈 기판(100)의 상기 하면(100b) 상에서 서로 연결될 수 있고, 평면적 관점에서 L자 형태를 이룰 수 있다.
상기 결합부(320)는 도 15를 참조하여 설명한 바와 같이, 상기 제1 상부 바디부(310a)의 측벽으로부터 상기 모듈 기판(100)의 상기 상면(100a) 상으로 연장되는 제1 부분(P1), 상기 제1 부분(P1)으로부터 상기 모듈 기판(100)의 상기 측면(100c) 상으로 연장되는 제2 부분(P2), 및 상기 제1 하부 바디부(310b)의 측벽으로부터 상기 모듈 기판(100)의 상기 하면(100b) 상으로 연장되는 제3 부분(P3)을 포함할 수 있다. 상기 제1 내지 제3 부분들(P1, P2, P3)은 서로 연결될 수 있고 일체의 상기 결합부(320)를 이룰 수 있다. 상기 모듈 기판(100)이 상기 결합부(320)의 상기 제1 부분(P1)과 상기 제3 부분(P3) 사이에 끼워질 수 있고, 이에 따라, 상기 클립 구조체(300)가 상기 모듈 기판(100)에 물리적으로 부착될 수 있다.
도 17은 본 발명의 일부 실시예들에 따른 반도체 모듈을 나타내는 도면으로, 도 12a의 반도체 모듈의 제2 측에서 바라본 단면도이다. 설명의 간소화를 위해, 도 1a, 도 14 및 도 15를 참조하여 설명한 반도체 모듈과 차이점을 주로 설명한다.
도 12a 및 도 17을 참조하면, 상기 클립 구조체(300)는 상기 모듈 기판(100)의 상기 상면(100a) 상에 배치되는 상부 바디부(310a, 330a, 340a, 350a), 상기 모듈 기판(100)의 하면(100b) 상에 배치되는 하부 바디부(310b, 330b, 340b, 350b), 및 상기 상부 바디부(310a, 330a, 340a, 350a)로부터 상기 모듈 기판(100)의 측면(100c)을 가로질러 상기 하부 바디부(310b, 330b, 340b, 350b)로 연장되는 결합부(320A, 320B)를 포함할 수 있다. 상기 상부 바디부(310a, 330a, 340a, 350a) 및 상기 하부 바디부(310b, 330b, 340b, 350b)의 각각은 도 12a, 도 12b, 도 12c 및 도 13을 참조하여 설명한 상기 바디부(310, 330, 340, 350)와 실질적으로 동일하게 구성될 수 있다.
일 예로, 상기 상부 바디부(310a, 330a, 340a, 350a)는 상기 상부 반도체 패키지들(200a) 중 제1 최외각 상부 반도체 패키지(200a)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에 배치에 배치되는 제1 상부 바디부(310a), 상기 모듈 기판(100)의 상기 제2 측(100S2)에 인접하게 배치되고 상기 상부 반도체 패키지들(200a)의 일 측에서 상기 제1 방향(D1)으로 연장되는 제2 상부 바디부(330a), 상기 상부 반도체 패키지들(200a) 중 제2 최외각 상부 반도체 패키지(200a)와 상기 모듈 기판(100)의 상기 제4 측(100S4) 사이에 배치에 배치되는 제3 상부 바디부(350a), 및 상기 상부 반도체 패키지들(200a) 사이에 배치되는 제4 상부 바디부(340a)를 포함할 수 있다. 상기 제1 최외각 상부 반도체 패키지(200a)는 상기 상부 반도체 패키지들(200a) 중, 상기 모듈 기판(100)의 상기 제3 측(100S3)에 가장 인접한 상부 반도체 패키지(200a)일 수 있고, 상기 제2 최외각 상부 반도체 패키지(200a)는 상기 상부 반도체 패키지들(200a) 중, 상기 모듈 기판(100)의 상기 제4 측(100S4)에 가장 인접한 상부 반도체 패키지(200a)일 수 있다. 상기 제1 상부 바디부(310a)는 상기 제1 최외각 상부 반도체 패키지(200a)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에서 상기 제2 방향(D2)으로 연장되는 바 형태를 가질 수 있다. 상기 제2 상부 바디부(330a)는 상기 상부 반도체 패키지들(200a)의 일 측에서 상기 제1 방향(D1)으로 연장되는 바 형태를 가질 수 있다. 상기 제3 상부 바디부(350a)는 상기 제2 최외각 상부 반도체 패키지(200a)와 상기 모듈 기판(100)의 상기 제4 측(100S4) 사이에서 상기 제2 방향(D2)으로 연장되는 바 형태를 가질 수 있다. 상기 제4 상부 바디부(340a)는 상기 상부 반도체 패키지들(200a) 사이에서 상기 제2 방향(D2)으로 연장되는 바 형태를 가질 수 있다. 상기 제1 상부 바디부(310a), 상기 제2 상부 바디부(330a), 상기 제3 상부 바디부(350a) 및 상기 제4 상부 바디부(340a)는 상기 모듈 기판(100)의 상기 상면(100a) 상에서 서로 연결될 수 있고, 평면적 관점에서 E자 형태를 이룰 수 있다.
상기 하부 바디부(310b, 330b, 340b, 350b)는 상기 상부 바디부(310a, 330a, 340a, 350a)와 실질적으로 동일하게 구성될 수 있다. 상기 상부 바디부(310a, 330a, 340a, 350a 및 상기 하부 바디부(310b, 330b, 340b, 350b)은 서로 대칭되는 형상을 가질 수 있다. 일 예로, 상기 하부 바디부(310b, 330b, 340b, 350b)는 상기 하부 반도체 패키지들(200b) 중 제1 최외각 하부 반도체 패키지(200b)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에 배치에 배치되는 제1 하부 바디부(310b), 상기 모듈 기판(100)의 상기 제2 측(100S2)에 인접하게 배치되고 상기 하부 반도체 패키지들(200b)의 일 측에서 상기 제1 방향(D1)으로 연장되는 제2 하부 바디부(330b), 상기 하부 반도체 패키지들(200b) 중 제2 최외각 하부 반도체 패키지(200b)와 상기 모듈 기판(100)의 상기 제4 측(100S4) 사이에 배치에 배치되는 제3 하부 바디부(350b), 및 상기 하부 반도체 패키지들(200b) 사이에 배치되는 제4 하부 바디부(340b)를 포함할 수 있다. 상기 제1 최외각 하부 반도체 패키지(200b)는 상기 하부 반도체 패키지들(200b) 중, 상기 모듈 기판(100)의 상기 제3 측(100S3)에 가장 인접한 하부 반도체 패키지(200b)일 수 있고, 상기 제2 최외각 하부 반도체 패키지(200b)는 상기 하부 반도체 패키지들(200b) 중, 상기 모듈 기판(100)의 상기 제4 측(100S4)에 가장 인접한 하부 반도체 패키지(200b)일 수 있다. 상기 제1 하부 바디부(310b)는 상기 제1 최외각 하부 반도체 패키지(200b)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에서 상기 제2 방향(D2)으로 연장되는 바 형태를 가질 수 있다. 상기 제2 하부 바디부(330b)는 상기 하부 반도체 패키지들(200b)의 일 측에서 상기 제1 방향(D1)으로 연장되는 바 형태를 가질 수 있다. 상기 제3 하부 바디부(350b)는 상기 제2 최외각 하부 반도체 패키지(200b)와 상기 모듈 기판(100)의 상기 제4 측(100S4) 사이에서 상기 제2 방향(D2)으로 연장되는 바 형태를 가질 수 있다. 상기 제4 하부 바디부(340b)는 상기 하부 반도체 패키지들(200b) 사이에서 상기 제2 방향(D2)으로 연장되는 바 형태를 가질 수 있다. 상기 제1 하부 바디부(310b), 상기 제2 하부 바디부(330b), 상기 제3 하부 바디부(350b) 및 상기 제4 하부 바디부(340b)는 상기 모듈 기판(100)의 상기 하면(100b) 상에서 서로 연결될 수 있고, 평면적 관점에서 E자 형태를 이룰 수 있다.
상기 결합부(320A, 320B)는 상기 제1 상부 바디부(310a)로부터 상기 모듈 기판(100)의 측면(100c)을 가로질러 상기 제1 하부 바디부(310b)로 연장되는 제1 결합부(320A), 및 상기 제3 상부 바디부(350a)로부터 상기 모듈 기판(100)의 상기 측면(100c)을 가로질러 상기 제3 하부 바디부(350b)로 연장되는 제2 결합부(320B)를 포함할 수 있다. 상기 제1 결합부(320A) 및 상기 제2 결합부(320B)의 각각은 도 15를 참조하여 설명한 상기 결합부(320)와 실질적으로 동일하게 구성될 수 있다.
도 18a는 본 발명의 일부 실시예들에 따른 반도체 모듈의 평면도이고, 도 18b는 도 18a의 반도체 모듈의 제1 측을 나타내는 사시도이고, 도 18c는 도 18a의 반도체 모듈의 제2 측을 나타내는 사시도이다. 도 19는 도 18a의 반도체 모듈의 제2 측에서 바라본 단면도이다. 도 20은 도 18a의 클립 구조체를 회전 각도에 따라 도시한 도면이다. 설명의 간소화를 위해, 도 1a, 도 1b, 도 1c, 도 2 및 도 3을 참조하여 설명한 반도체 모듈과 차이점을 주로 설명한다.
도 18a, 도 18b, 도 18c, 도 19 및 도 20을 참조하면, 상기 클립 구조체(300)의 상기 바디부(310)는 상기 최외각 반도체 패키지(200)와 상기 모듈 기판(100)의 상기 제3 측(100S3) 사이에서 상기 제2 방향(D2)으로 연장되는 기둥 형태를 가질 수 있다. 상기 모듈 기판(100)의 상기 제2 측(100S2)에서 볼 때, 상기 바디부(310)는 도19에 도시된 바와 같이, 반유선형(half-streamline form)의 측벽(300W)을 가질 수 있다. 더하여, 상기 모듈 기판(100)의 상기 제1 측(100S1)에서 볼 때, 상기 바디부(310)는 도 18b 도시된 바와 같이, 반유선형(half-streamline form)의 측벽을 가질 수 있다.
상기 결합부(320)는 상기 바디부(310)의 바닥면으로부터 상기 모듈 기판(100)의 상기 측면(100c)을 가로질러 상기 모듈 기판(100)의 상기 하면(100b) 상으로 연장될 수 있다. 상기 모듈 기판(100)이 상기 바디부(310)의 상기 바닥면과, 상기 모듈 기판(100)의 상기 하면(100b) 상의 상기 결합부(320)의 일부 사이에 끼워질 수 있고, 이에 따라, 상기 클립 구조체(300)가 상기 모듈 기판(100)에 물리적으로 부착될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.

Claims (10)

  1. 서로 대향하는 상면 및 하면을 갖는 모듈 기판;
    상기 모듈 기판의 상기 상면 상에 배치되고, 상기 모듈 기판의 상기 상면에 평행한 제1 방향으로 배열되는 복수의 반도체 패키지들; 및
    상기 모듈 기판의 상기 상면 상에 배치되고 상기 복수의 반도체 패키지들부터 수평적으로 이격되는 클립 구조체를 포함하되,
    상기 클립 구조체는:
    상기 모듈 기판의 상기 상면 상에 배치되고, 상기 복수의 반도체 패키지들로부터 수평적으로 이격되는 바디부; 및
    상기 바디부로부터 상기 모듈 기판의 측면을 가로질러 상기 모듈 기판의 상기 하면 상으로 연장되는 결합부를 포함하는 반도체 모듈.
  2. 청구항 1에 있어서,
    상기 모듈 기판의 상기 상면 상에 배치되고 상기 모듈 기판의 제1 측에서 상기 제1 방향으로 배열되는 복수의 탭들을 더 포함하되,
    상기 복수의 탭들은 상기 복수의 반도체 패키지들 및 상기 클립 구조체로부터 제2 방향으로 이격되고,
    상기 제2 방향은 상기 모듈 기판의 상기 상면에 평행하고 상기 제1 방향에 교차하는 반도체 모듈.
  3. 청구항 2에 있어서,
    상기 클립 구조체의 상기 결합부는 상기 모듈 기판의 제2 측에 인접하게 배치되고,
    상기 모듈 기판의 상기 제1 측 및 상기 제2 측은 서로 대향하는 반도체 모듈.
  4. 청구항 1에 있어서,
    상기 모듈 기판의 상기 상면 상에 배치되는 복수의 반도체 소자들을 더 포함하되,
    상기 클립 구조체는 상기 복수의 반도체 소자들로부터 수평적으로 이격되도록 배치되는 반도체 모듈.
  5. 청구항 1에 있어서,
    상기 복수의 반도체 패키지들의 각각은:
    패키지 기판;
    상기 패키지 기판 상에 실장된 반도체 칩; 및
    상기 패키지 기판 상에 배치되고, 상기 반도체 칩을 덮는 몰딩막을 포함하는 반도체 모듈.
  6. 청구항 1에 있어서,
    상기 클립 구조체는 상기 복수의 반도체 패키지들로부터 전기적 또는 신호적으로 분리된 반도체 모듈.
  7. 청구항 1에 있어서,
    상기 클립 구조체의 상기 바디부는 상기 복수의 반도체 패키지들 중 최외각 반도체 패키지의 일 측에서 제2 방향으로 연장되는 바 형태를 가지고,
    상기 제2 방향은 상기 모듈 기판의 상기 상면에 평행하고 상기 제1 방향에 교차하는 반도체 모듈
  8. 청구항 7에 있어서,
    상기 바디부는 상기 최외각 반도체 패키지와 마주하는 제1 측면, 및 상기 제1 측면에 대향하는 제2 측면을 가지고,
    상기 바디부의 상기 제2 측면은 곡면, 각진 면 또는 상기 모듈 기판의 상기 상면에 대해 기울어진 평면 형태를 갖는 반도체 모듈.
  9. 청구항 1에 있어서,
    상기 모듈 기판은 상기 제1 방향으로 연장되고 서로 대향하는 제1 측 및 제2 측, 및 제2 방향으로 연장되고 서로 대향하는 제3 측 및 제4 측을 가지고, 상기 제2 방향은 상기 모듈 기판의 상기 상면에 평행하고 상기 제1 방향으로 교차하되,
    상기 클립 구조체의 상기 바디부는:
    상기 복수의 반도체 패키지들 중 제1 최외각 반도체 패키지와 상기 모둘 기판의 상기 제3 측 사이에서 상기 제2 방향으로 연장되는 제1 바디부; 및
    상기 복수의 반도체 패키지들의 일 측에서 상기 제1 방향으로 연장되는 제2 바디부를 포함하고,
    상기 제1 바디부 및 상기 제2 바디부는 상기 모듈 기판의 상기 상면 상에서 서로 연결되어 L자 형태를 이루는 반도체 모듈.
  10. 서로 대향하는 상면 및 하면을 갖는 모듈 기판, 상기 모듈 기판은 제1 방향으로 연장되고 서로 대향하는 제1 측 및 제2 측, 및 제2 방향으로 연장되고 서로 대향하는 제3 측 및 제4 측을 가지고, 상기 제1 방향 및 상기 제2 방향은 상기 모듈 기판의 상기 상면에 평행하고 서로 교차하는 것;
    상기 모듈 기판의 상기 상면 상에 배치되고 상기 제1 방향으로 배열되는 복수의 반도체 패키지들;
    상기 모듈 기판의 상기 상면 상에 그리고 상기 제1 측에 인접하게 배치되고, 상기 제1 방향으로 배열되는 복수의 탭들; 및
    상기 모듈 기판의 상기 상면 상에 배치되고 상기 복수의 반도체 패키지들 및 상기 복수의 탭들로부터 수평적으로 이격되는 클립 구조체를 포함하되,
    상기 클립 구조체는:
    상기 모듈 기판의 상기 상면 상에 배치되고, 상기 복수의 반도체 패키지들 중 최외각 반도체 패키지와 상기 모듈 기판의 상기 제3 측 사이에서 상기 제2 방향으로 연장되는 바디부; 및
    상기 모듈 기판의 상기 제2 측에 인접하게 배치되고, 상기 바디부로부터 상기 모듈 기판의 측면을 가로질러 상기 모듈 기판의 상기 하면 상으로 연장되는 결합부를 포함하는 반도체 모듈.
KR1020210193230A 2021-12-30 2021-12-30 반도체 모듈 KR20230102809A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210193230A KR20230102809A (ko) 2021-12-30 2021-12-30 반도체 모듈
US17/813,417 US20230215779A1 (en) 2021-12-30 2022-07-19 Semiconductor module
CN202211080242.7A CN116417422A (zh) 2021-12-30 2022-09-05 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210193230A KR20230102809A (ko) 2021-12-30 2021-12-30 반도체 모듈

Publications (1)

Publication Number Publication Date
KR20230102809A true KR20230102809A (ko) 2023-07-07

Family

ID=86992266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210193230A KR20230102809A (ko) 2021-12-30 2021-12-30 반도체 모듈

Country Status (3)

Country Link
US (1) US20230215779A1 (ko)
KR (1) KR20230102809A (ko)
CN (1) CN116417422A (ko)

Also Published As

Publication number Publication date
CN116417422A (zh) 2023-07-11
US20230215779A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US10347611B2 (en) Semiconductor packages having redistribution substrate
US10937771B2 (en) Semiconductor packages
US7050303B2 (en) Semiconductor module with vertically mounted semiconductor chip packages
US7250675B2 (en) Method and apparatus for forming stacked die and substrate structures for increased packing density
US7499279B2 (en) Cold plate stability
KR102005313B1 (ko) 반도체 장치
US20060157842A1 (en) Inverted CSP stacking system and method
US20080042264A1 (en) Apparatus and Methods for Cooling Semiconductor Integrated Circuit Package Structures
US20050199992A1 (en) Semiconductor stack package and memory module with improved heat dissipation
US7796395B2 (en) Heat dissipation device for semiconductor package module, and semiconductor package module having the same
CN110120388B (zh) 半导体封装
US9570400B2 (en) Semiconductor package
US11244887B2 (en) Three-dimensional laminated integrated circuit
TWI816919B (zh) 具有散熱結構的堆疊式半導體封裝件
US9318474B2 (en) Thermally enhanced wafer level fan-out POP package
US20090130908A1 (en) Memory module, socket and mounting method providing improved heat dissipating characteristics
KR20210066049A (ko) 반도체 패키지
US20190051631A1 (en) Package-on-package semiconductor device assemblies including one or more windows and related methods and packages
KR20220133992A (ko) 패키지 기판 및 패키지 구조물
KR20230102809A (ko) 반도체 모듈
US20200258807A1 (en) Heat Sink Design For Flip Chip Ball Grid Array
WO1997044824A1 (en) High-density, integrated circuit chip package
US8427841B2 (en) Electronic device
JP2000174186A (ja) 半導体装置およびその実装方法
US11502070B2 (en) Electronic module