KR20230102691A - Electroluminescent Display Device - Google Patents

Electroluminescent Display Device Download PDF

Info

Publication number
KR20230102691A
KR20230102691A KR1020210193027A KR20210193027A KR20230102691A KR 20230102691 A KR20230102691 A KR 20230102691A KR 1020210193027 A KR1020210193027 A KR 1020210193027A KR 20210193027 A KR20210193027 A KR 20210193027A KR 20230102691 A KR20230102691 A KR 20230102691A
Authority
KR
South Korea
Prior art keywords
electrode
layer
hole
light emitting
bank
Prior art date
Application number
KR1020210193027A
Other languages
Korean (ko)
Inventor
정송이
정인섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210193027A priority Critical patent/KR20230102691A/en
Publication of KR20230102691A publication Critical patent/KR20230102691A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Abstract

본 발명의 전계발광 표시장치는, 다수의 부화소가 정의된 기판과; 상기 기판 상부의 각 부화소에 구비된 제1 전극과; 상기 제1 전극의 가장자리를 덮으며 상기 제1 전극의 중앙을 노출하는 개구부를 가지는 뱅크와; 상기 뱅크의 개구부에 의해 노출된 상기 제1 전극 상부의 발광층과; 상기 발광층 상부의 제2 전극을 포함하고, 상기 뱅크는 상기 다수의 부화소 중 적어도 하나에 구비된 상기 제1 전극을 노출하는 홀을 가지며, 상기 제2 전극은 상기 홀을 통해 상기 제1 전극과 전기적으로 연결된다.
이에 따라, 저계조 영역에서 저항을 감소시킬 수 있다. An electroluminescent display device of the present invention includes a substrate on which a plurality of sub-pixels are defined; a first electrode provided in each sub-pixel on the substrate; a bank covering an edge of the first electrode and having an opening exposing a center of the first electrode; a light emitting layer over the first electrode exposed by the opening of the bank; and a second electrode on the light emitting layer, wherein the bank has a hole exposing the first electrode provided in at least one of the plurality of subpixels, and the second electrode communicates with the first electrode through the hole. electrically connected
Accordingly, resistance can be reduced in the low grayscale region.

Description

전계발광 표시장치{Electroluminescent Display Device}Electroluminescent display device {Electroluminescent display device}

본 발명은 전계발광 표시장치에 관한 것으로, 특히, 고효율을 갖는 전계발광 표시장치에 관한 것이다.The present invention relates to an electroluminescent display device, and more particularly, to an electroluminescent display device having high efficiency.

평판표시장치 중 하나인 전계발광 표시장치(Electroluminescent Display Device)는 자체 발광형이기 때문에 액정표시장치(Liquid Crystal Display Device)에 비해 시야각 등이 우수하며, 백라이트가 필요하지 않기 때문에 경량 및 박형이 가능하고, 소비전력 측면에서도 유리하다. An electroluminescent display device, one of the flat panel display devices, is a self-luminous type, so it has an excellent viewing angle compared to a liquid crystal display device, and it is lightweight and thin because it does not require a backlight. , it is also advantageous in terms of power consumption.

또한, 전계발광 표시장치는 직류 저전압 구동이 가능하고 응답속도가 빠르며, 전부 고체이기 때문에 외부충격에 강하고 사용 온도 범위도 넓으며, 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다. In addition, the electroluminescent display device can be driven at a low DC voltage, has a fast response speed, is resistant to external impact because it is all solid, has a wide operating temperature range, and has low manufacturing cost.

전계발광 표시장치는 발광다이오드가 방출하는 빛을 통해 영상을 구현하며, 발광다이오드는 전자 주입 전극인 음극(cathode)과 정공 주입 전극인 양극(anode) 사이에 형성된 발광층에 전하를 주입하여 전자와 정공이 엑시톤(exciton)을 형성한 후, 이 엑시톤이 발광 재결합(radiative recombination) 함으로써 빛을 내는 소자이다.The electroluminescent display implements an image through the light emitted by the light emitting diode, and the light emitting diode injects electrons and holes into the light emitting layer formed between the cathode, which is an electron injection electrode, and the anode, which is a hole injection electrode. After forming this exciton, this exciton is a device that emits light by radiative recombination.

이러한 전계발광 표시장치는 스마트 폰과 같은 소형 디스플레이부터 텔레비전과 같은 대형 디스플레이까지 다양한 분야에 적용되고 있으며, 상대적으로 낮은 전압으로 보다 높은 휘도를 구현할 수 있는 고효율 표시장치가 요구되고 있다. Such an electroluminescent display device is applied to various fields from small displays such as smart phones to large displays such as televisions, and high-efficiency display devices capable of implementing higher luminance with relatively low voltage are required.

그런데, 저계조 영역에서 발광다이오드는 비교적 높은 저항 값을 가지며, 이에 따라, 전계발광 표시장치는, 저계조 영역에서 발광다이오드를 흐르는 전류량이 상대적으로 작기 때문에 전류량을 조절하기 위한 구동 소자의 제어가 매우 어려운 문제가 있다. However, since the light emitting diode has a relatively high resistance value in the low gradation region, and accordingly, the amount of current flowing through the light emitting diode is relatively small in the electroluminescent display device, the control of the driving element for adjusting the amount of current is very difficult. There is a difficult problem.

이러한 저계조 영역에서의 문제는, 상대적으로 낮은 전류를 사용하는 고효율 전계발광 표시장치에서 특히 심하게 나타난다. This problem in the low gradation region appears particularly severe in a high-efficiency electroluminescent display device using a relatively low current.

본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 저계조 영역에서 저항을 감소시킬 있는 전계발광 표시장치를 제공하고자 한다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems, and an object of the present invention is to provide an electroluminescent display device capable of reducing resistance in a low gradation region.

상기의 목적을 달성하기 위하여, 본 발명의 전계발광 표시장치는, 다수의 부화소가 정의된 기판과; 상기 기판 상부의 각 부화소에 구비된 제1 전극과; 상기 제1 전극의 가장자리를 덮으며 상기 제1 전극의 중앙을 노출하는 개구부를 가지는 뱅크와; 상기 뱅크의 개구부에 의해 노출된 상기 제1 전극 상부의 발광층과; 상기 발광층 상부의 제2 전극을 포함하고, 상기 뱅크는 상기 다수의 부화소 중 적어도 하나에 구비된 상기 제1 전극을 노출하는 홀을 가지며, 상기 제2 전극은 상기 홀을 통해 상기 제1 전극과 전기적으로 연결된다.In order to achieve the above object, an electroluminescent display device of the present invention includes a substrate on which a plurality of sub-pixels are defined; a first electrode provided in each sub-pixel on the substrate; a bank covering an edge of the first electrode and having an opening exposing a center of the first electrode; a light emitting layer over the first electrode exposed by the opening of the bank; and a second electrode on the light emitting layer, wherein the bank has a hole exposing the first electrode provided in at least one of the plurality of subpixels, and the second electrode communicates with the first electrode through the hole. electrically connected

상기 제2 전극은 상기 홀을 통해 상기 제1 전극과 직접 접촉한다.The second electrode directly contacts the first electrode through the hole.

상기 발광층은 정공수송층과 발광물질층 및 전자수송층을 포함하고, 상기 홀 내에는 상기 제1 정공수송층과 상기 제1 전자수송층 중 적어도 하나가 위치한다.The light emitting layer includes a hole transport layer, a light emitting material layer, and an electron transport layer, and at least one of the first hole transport layer and the first electron transport layer is positioned in the hole.

상기 발광층은 제1 정공수송층, 제1 발광물질층, 제1 전자수송층, 전하생성층, 제2 정공수송층, 제2 발광물질층, 그리고 제2 전자수송층을 포함하고, 상기 홀 내에는 상기 제1 정공수송층, 상기 제1 전자수송층, 상기 전하생성층, 상기 제2 정공수송층, 그리고 상기 제2 전자수송층 중 적어도 하나가 위치한다.The light emitting layer includes a first hole transport layer, a first light emitting material layer, a first electron transport layer, a charge generation layer, a second hole transport layer, a second light emitting material layer, and a second electron transport layer, and the first hole transport layer is included in the first hole transport layer. At least one of a hole transport layer, the first electron transport layer, the charge generation layer, the second hole transport layer, and the second electron transport layer is located.

상기 다수의 부화소는 제1, 제2, 제3 부화소를 포함하고, 상기 홀은 상기 제2 부화소에 구비되는 상기 제1 전극을 노출한다.The plurality of subpixels include first, second, and third subpixels, and the hole exposes the first electrode provided in the second subpixel.

상기 제2 부화소의 제1 전극은 상기 제1 및 제3 부화소의 제1 전극보다 넓은 면적을 가진다.The first electrode of the second subpixel has a larger area than the first electrodes of the first and third subpixels.

상기 홀과 상기 제1 부화소의 제1 전극 사이의 거리는 상기 홀과 상기 제3 부화소의 제1 전극 사이의 거리보다 작다. A distance between the hole and the first electrode of the first subpixel is smaller than a distance between the hole and the first electrode of the third subpixel.

상기 제1 및 제2 부화소의 제1 전극 사이의 거리는 상기 제2 및 제3 부화소의 제1 전극 사이의 거리보다 작다.A distance between the first electrodes of the first and second subpixels is smaller than a distance between the first electrodes of the second and third subpixels.

상기 다수의 부화소는 제1, 제2, 제3 부화소를 포함하고, 상기 뱅크는 상기 제1, 제2, 제3 부화소에 구비되는 제1 전극을 각각 노출하는 다수의 홀을 가진다.The plurality of subpixels include first, second, and third subpixels, and the bank has a plurality of holes respectively exposing the first electrodes provided in the first, second, and third subpixels.

상기 홀의 면적은 상기 제1 전극 면적의 1/1000 이하이다.The area of the hole is less than 1/1000 of the area of the first electrode.

본 발명의 전계발광 표시장치는 상기 뱅크와 상기 제2 전극 사이에 역경사진 측면을 가지는 스페이서를 더 포함한다.The electroluminescent display device of the present invention further includes a spacer having an inverted side surface between the bank and the second electrode.

상기 발광층은 상기 뱅크와 상기 스페이서 상부에 형성되는 적어도 하나의 공통층을 포함하며, 상기 공통층은 상기 스페이서에 의해 분리된다.The emission layer includes at least one common layer formed on the bank and the spacer, and the common layer is separated by the spacer.

상기 다수의 부화소는 제1, 제2, 제3 부화소를 포함하고, 상기 홀은 상기 제1, 제2, 제3 부화소 중 적어도 두 개에 구비된다.The plurality of subpixels include first, second, and third subpixels, and the hole is provided in at least two of the first, second, and third subpixels.

평면 상에서 상기 제1 전극을 노출하는 상기 홀은 상기 개구부의 가장자리를 따라 형성된다.The hole exposing the first electrode on a plane is formed along an edge of the opening.

본 발명에서는, 뱅크의 홀을 통해 제1 전극과 제2 전극을 전기적으로 연결함으로써, 저계조 영역에서 발광다이오드의 저항을 낮출 수 있다. 이에 따라, 발광다이오드를 흐르는 전류량을 증가시키고, 구동 소자의 제어가 용이하며 온도 민감도를 개선할 수 있다. In the present invention, by electrically connecting the first electrode and the second electrode through the hole of the bank, the resistance of the light emitting diode can be lowered in the low gradation region. Accordingly, the amount of current flowing through the light emitting diode can be increased, the driving element can be easily controlled, and the temperature sensitivity can be improved.

또한, 뱅크의 홀에 의해 발광층의 공통층의 경로를 증가시켜 인접한 부화소 간의 측면 전류를 감소시킬 수 있다.In addition, the path of the common layer of the light emitting layer may be increased by the hole of the bank to reduce the lateral current between adjacent sub-pixels.

또한, 탠덤 구조의 발광다이오드를 적용함으로써, 고효율을 구현할 수 있다. In addition, high efficiency can be implemented by applying a light emitting diode having a tandem structure.

또한, 뱅크 상부에 역경사진 측면을 가지는 스페이서를 구비하여 발광층의 공통층을 분리함으로써, 인접한 부화소 간의 측면 전류를 더욱 더 감소시킬 수 있다.In addition, by providing a spacer having an inverted side surface on the upper part of the bank to separate the common layer of the light emitting layer, the lateral current between adjacent subpixels can be further reduced.

도 1은 본 발명의 실시예에 따른 전계발광 표시장치를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 부화소를 도시한 회로도이다.
도 3은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다
도 4는 본 발명의 실시예에 따른 전계발광 표시장치의 단일 스택 구조를 가지는 발광다이오드를 개략적으로 도시한 도면이다.
도 5는 단일 스택 구조에 따른 뱅크의 홀에 대응하는 적층 구조를 개략적으로 도시한 도면이다.
도 6은 본 발명의 실시예에 따른 전계발광 표시장치의 탠덤 구조를 가지는 발광다이오드를 개략적으로 도시한 도면이다.
도 7은 탠덤 구조에 따른 뱅크의 홀에 대응하는 적층 구조를 개략적으로 도시한 도면이다.
도 8은 본 발명의 실시예에 따른 전계발광 표시장치의 저계조 영역에서의 전류-전압 특성을 도시한 그래프이다.
도 9는 본 발명의 실시예에 따른 전계발광 표시장치의 저계조 영역에서의 저항-전류 특성을 도시한 그래프이다.
도 10은 비교예에 따른 전계발광 표시장치의 저계조 영역에서의 전류-전압 특성을 도시한 그래프이다.
도 11은 비교예에 따른 전계발광 표시장치의 저계조 영역에서의 저항-전류 특성을 도시한 그래프이다.
도 12는 본 발명의 제2 실시예에 따른 전계발광 표시장치의 일 예에 대한 개략적인 단면도이다.
도 13은 본 발명의 제2 실시예에 따른 전계발광 표시장치의 다른 예에 대한 개략적인 단면도이다.
도 14는 본 발명의 제3 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 15는 본 발명의 제4 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 16은 본 발명의 제5 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다. 1 is a diagram schematically illustrating an electroluminescent display device according to an exemplary embodiment of the present invention.
2 is a circuit diagram illustrating one sub-pixel of an electroluminescent display device according to an exemplary embodiment of the present invention.
3 is a schematic cross-sectional view of an electroluminescent display device according to a first embodiment of the present invention.
4 is a diagram schematically illustrating a light emitting diode having a single stack structure of an electroluminescent display device according to an exemplary embodiment of the present invention.
5 is a diagram schematically illustrating a stacked structure corresponding to a hole of a bank according to a single stacked structure.
6 is a diagram schematically illustrating light emitting diodes having a tandem structure of an electroluminescent display device according to an embodiment of the present invention.
7 is a diagram schematically illustrating a stacked structure corresponding to a hole of a bank according to a tandem structure.
8 is a graph illustrating current-voltage characteristics in a low grayscale region of an electroluminescent display device according to an exemplary embodiment of the present invention.
9 is a graph showing resistance-current characteristics in a low gradation region of an electroluminescent display device according to an exemplary embodiment of the present invention.
10 is a graph illustrating current-voltage characteristics in a low grayscale region of an electroluminescent display device according to a comparative example.
11 is a graph illustrating resistance-current characteristics in a low gradation region of an electroluminescent display device according to a comparative example.
12 is a schematic cross-sectional view of an example of an electroluminescent display device according to a second embodiment of the present invention.
13 is a schematic cross-sectional view of another example of an electroluminescent display device according to a second embodiment of the present invention.
14 is a schematic cross-sectional view of an electroluminescent display device according to a third embodiment of the present invention.
15 is a schematic cross-sectional view of an electroluminescent display device according to a fourth embodiment of the present invention.
16 is a schematic cross-sectional view of an electroluminescent display device according to a fifth embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 전계발광 표시장치에 대하여 상세히 설명한다. Hereinafter, an electroluminescent display device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 전계발광 표시장치를 개략적으로 도시한 도면이다. 1 is a diagram schematically illustrating an electroluminescent display device according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 전계발광 표시장치(1000)는, 표시패널(100), 타이밍 제어부(200), 데이터 구동부(300), 그리고 게이트 구동부(400)를 포함한다.As shown in FIG. 1 , an electroluminescent display device 1000 according to an embodiment of the present invention includes a display panel 100, a timing controller 200, a data driver 300, and a gate driver 400. do.

타이밍 제어부(200)는 그래픽카드 또는 TV시스템과 같은 외부 시스템(미도시)으로부터 전달되는 영상신호(image signal)와 데이터 인에이블신호(data enable signal), 수평동기신호(horizontal synchronization signal), 수직동기신호(vertical synchronization signal), 및 클럭(clock) 등의 다수의 타이밍신호를 이용하여 영상데이터(image data), 데이터제어신호(data control signal) 및 게이트제어신호(gate control signal)를 생성할 수 있다. 그리고, 타이밍 제어부(200)는 생성된 영상데이터 및 데이터제어신호를 데이터 구동부(300)로 전달하고, 생성된 게이트제어신호를 게이트 구동부(400)로 전달한다.The timing controller 200 controls an image signal transmitted from an external system (not shown) such as a graphic card or a TV system, a data enable signal, a horizontal synchronization signal, and a vertical synchronization signal. Image data, data control signals, and gate control signals can be generated using a plurality of timing signals such as a vertical synchronization signal and a clock. . The timing controller 200 transfers the generated image data and data control signal to the data driver 300 and the generated gate control signal to the gate driver 400 .

데이터 구동부(300)는 타이밍 제어부(200)로부터 전달되는 데이터제어신호 및 영상데이터를 이용하여 데이터신호인 데이터전압을 생성하고, 생성된 데이터전압을 표시패널(100)의 데이터 배선(DL)에 인가한다. The data driver 300 generates a data voltage, which is a data signal, using the data control signal and image data transmitted from the timing controller 200, and applies the generated data voltage to the data line DL of the display panel 100. do.

게이트 구동부(400)는 타이밍 제어부(200)로부터 전달되는 게이트제어신호를 이용하여 게이트신호인 게이트전압을 생성하고, 생성된 게이트전압을 표시패널(100)의 게이트 배선(GL)에 인가한다. The gate driver 400 generates a gate voltage as a gate signal by using the gate control signal transmitted from the timing controller 200 and applies the generated gate voltage to the gate line GL of the display panel 100 .

게이트 구동부(400)는 게이트 배선(GL)과 데이터 배선(DL) 및 부화소(SP)가 형성되는 표시패널(100)의 기판에 함께 형성되는 게이트-인-패널(gate in panel: GIP) 타입일 수 있다.The gate driver 400 is a gate-in-panel (GIP) type formed together with the substrate of the display panel 100 on which the gate lines GL, data lines DL, and sub-pixels SP are formed. can be

표시패널(100)은 게이트전압 및 데이터전압을 이용하여 영상을 표시하는데, 이를 위하여 표시영역에 배치되는 다수의 부화소(SP), 다수의 게이트 배선(GL), 그리고 다수의 데이터 배선(DL)을 포함한다. The display panel 100 displays an image using a gate voltage and a data voltage. To this end, a plurality of subpixels (SP), a plurality of gate lines (GL), and a plurality of data lines (DL) disposed in the display area. includes

다수의 부화소(SP)의 각각은 적, 녹, 청색 부화소 중 하나이며, 게이트 배선(GL)과 데이터 배선(DL)은 서로 교차하여 각 부화소(SP)를 정의한다. Each of the plurality of sub-pixels SP is one of red, green, and blue sub-pixels, and the gate line GL and the data line DL cross each other to define each sub-pixel SP.

각 부화소(SP)에는 발광다이오드가 구비된다. 또한, 각 부화소(SP)는 스위칭 박막트랜지스터 및 구동 박막트랜지스터와 같은 다수의 박막트랜지스터와 스토리지 커패시터를 포함할 수 있으며, 이에 대해 도 2를 참조하여 상세히 설명한다.A light emitting diode is provided in each sub-pixel SP. In addition, each subpixel SP may include a plurality of thin film transistors such as a switching thin film transistor and a driving thin film transistor, and a storage capacitor, which will be described in detail with reference to FIG. 2 .

도 2는 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 부화소를 도시한 회로도이다. 2 is a circuit diagram illustrating one sub-pixel of an electroluminescent display device according to an exemplary embodiment of the present invention.

도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 전계발광 표시장치의 각 부화소(SP)는 서로 교차하는 게이트 배선(GL)과 데이터 배선(DL)에 의해 정의되고, 각 부화소(SP)에는 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td), 스토리지 커패시터(Cst), 그리고 발광다이오드(De)가 형성된다. As shown in FIG. 2 , each sub-pixel SP of the electroluminescent display device according to an exemplary embodiment of the present invention is defined by a gate line GL and a data line DL that cross each other, and each sub-pixel ( A switching thin film transistor (Ts), a driving thin film transistor (Td), a storage capacitor (Cst), and a light emitting diode (De) are formed in the SP.

예를 들어, 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td)는 P타입 일 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td)는 N타입 일 수도 있다.For example, the switching thin film transistor (Ts) and the driving thin film transistor (Td) may be P-type. However, the present invention is not limited thereto, and the switching thin film transistor (Ts) and the driving thin film transistor (Td) may be N-type.

스위칭 박막트랜지스터(Ts)의 게이트 전극은 게이트 배선(GL)에 연결되고 소스 전극은 데이터 배선(DL)에 연결된다. 구동 박막트랜지스터(Td)의 게이트 전극은 스위칭 박막트랜지스터(Ts)의 드레인 전극에 연결되고, 소스 전극은 고전위 전압(VDD)에 연결된다. 발광다이오드(De)의 애노드(anode)는 구동 박막트랜지스터(Td)의 드레인 전극에 연결되고, 캐소드(cathode)는 저전위 전압(VSS)에 연결된다. 스토리지 커패시터(Cst)는 구동 박막트랜지스터(Td)의 게이트 전극과 드레인 전극에 연결된다. A gate electrode of the switching thin film transistor Ts is connected to the gate line GL and a source electrode is connected to the data line DL. The gate electrode of the driving TFT Td is connected to the drain electrode of the switching TFT Ts, and the source electrode is connected to the high potential voltage VDD. The anode of the light emitting diode De is connected to the drain electrode of the driving thin film transistor Td, and the cathode is connected to the low potential voltage VSS. The storage capacitor Cst is connected to the gate electrode and drain electrode of the driving thin film transistor Td.

이러한 전계발광 표시장치의 영상표시 동작을 살펴보면, 게이트 배선(GL)을 통해 인가된 게이트 신호에 따라 스위칭 박막트랜지스터(Ts)가 턴-온(turn-on) 되고, 이때, 데이터 배선(DL)으로 인가된 데이터신호가 스위칭 박막트랜지스터(Ts)를 통해 구동 박막트랜지스터(Td)의 게이트 전극과 스토리지 커패시터(Cst)의 일 전극에 인가된다. Looking at the image display operation of such an electroluminescent display device, the switching thin film transistor (Ts) is turned on according to the gate signal applied through the gate line (GL), and at this time, the data line (DL) The applied data signal is applied to the gate electrode of the driving thin film transistor Td and one electrode of the storage capacitor Cst through the switching thin film transistor Ts.

구동 박막트랜지스터(Td)는 데이터신호에 따라 턴-온 되어 발광다이오드(De)를 흐르는 전류를 제어하여 영상을 표시한다. 발광다이오드(De)는 구동 박막트랜지스터(Td)를 통하여 전달되는 고전위 전압(VDD)의 전류에 의하여 발광한다.The driving thin film transistor (Td) is turned on according to the data signal to control the current flowing through the light emitting diode (De) to display an image. The light emitting diode (De) emits light by the current of the high potential voltage (VDD) transmitted through the driving thin film transistor (Td).

즉, 발광다이오드(De)를 흐르는 전류의 양은 데이터신호의 크기에 비례하고, 발광다이오드(De)가 방출하는 빛의 세기는 발광다이오드(De)를 흐르는 전류의 양에 비례하므로, 부화소(SP)는 데이터신호의 크기에 따라 상이한 계조를 표시하고, 그 결과 전계발광 표시장치는 영상을 표시한다. That is, since the amount of current flowing through the light emitting diode De is proportional to the size of the data signal and the intensity of light emitted from the light emitting diode De is proportional to the amount of current flowing through the light emitting diode De, the subpixel SP ) displays different gray levels according to the size of the data signal, and as a result, the electroluminescent display device displays an image.

스토리지 커패시터(Cst)는 데이터신호에 대응되는 전하를 일 프레임(frame) 동안 유지하여 발광다이오드(De)를 흐르는 전류의 양을 일정하게 하고 발광다이오드(De)가 표시하는 계조를 일정하게 유지시키는 역할을 한다. The storage capacitor (Cst) maintains the charge corresponding to the data signal for one frame to keep the amount of current flowing through the light emitting diode (De) constant and to keep the gray level displayed by the light emitting diode (De) constant. do

한편, 각 부화소(SP)에는 스위칭 및 구동 박막트랜지스터(Ts, Td)와 스토리지 커패시터(Cst) 외에 다른 박막트랜지스터와 커패시터가 더 구비될 수도 있다. Meanwhile, each subpixel SP may further include other thin film transistors and capacitors in addition to the switching and driving thin film transistors Ts and Td and the storage capacitor Cst.

즉, 전계발광 표시장치에서는, 데이터신호가 구동 박막트랜지스터(Td)의 게이트 전극에 인가되어, 발광다이오드(De)가 발광하여 계조를 표시하는 상대적으로 긴 시간 동안 구동 박막트랜지스터(Td)가 턴-온 된 상태를 유지하는데, 이러한 데이터신호의 장시간 인가에 의하여 구동 박막트랜지스터(Td)는 열화(deterioration)될 수 있다. 이에 따라, 구동 박막트랜지스터(Td)의 이동도(mobility) 및/또는 문턱전압(threshold voltage: Vth)이 변하게 되며, 전계발광 표시장치의 부화소(SP)는 동일한 데이터신호에 대하여 상이한 계조를 표시하게 되고, 휘도 불균일이 나타나 전계발광 표시장치의 화질이 저하된다.That is, in the electroluminescent display device, when a data signal is applied to the gate electrode of the driving thin film transistor (Td), the driving thin film transistor (Td) is turned-on for a relatively long time during which the light emitting diode (De) emits light to display gray levels. While maintaining the on state, the driving thin film transistor (Td) may be deteriorated (deterioration) by the application of such a data signal for a long time. Accordingly, the mobility and/or threshold voltage (Vth) of the driving thin film transistor (Td) is changed, and the sub-pixel (SP) of the electroluminescent display device displays different gray levels for the same data signal. As a result, luminance non-uniformity appears and the image quality of the electroluminescent display device deteriorates.

따라서, 이러한 구동 박막트랜지스터(Td)의 이동도 및/또는 문턱전압의 변화를 보상하기 위해, 각 부화소(SP)에는 전압 변화를 감지하기 위한 적어도 하나의 센싱 박막트랜지스터 및/또는 커패시터가 더 추가될 수 있으며, 센싱 박막트랜지스터 및/또는 커패시터는 기준 전압을 인가하고 센싱전압을 출력하기 위한 기준 배선과 연결될 수 있다.Therefore, in order to compensate for the change in the mobility and/or the threshold voltage of the driving thin film transistor Td, at least one sensing thin film transistor and/or capacitor for detecting a voltage change are further added to each sub-pixel SP. The sensing thin film transistor and/or the capacitor may be connected to a reference wire for applying a reference voltage and outputting a sensing voltage.

이러한 전계발광 표시장치의 구성에 대해 도 3을 참조하여 상세히 설명한다. A configuration of such an electroluminescent display device will be described in detail with reference to FIG. 3 .

도 3은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 하나의 부화소를 도시한다.3 is a schematic cross-sectional view of an electroluminescent display device according to a first embodiment of the present invention, showing one sub-pixel.

도 3에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 전계발광 표시장치에서는, 기판(110) 상부에 버퍼층(120)이 형성된다. 버퍼층(120)은 실질적으로 기판(110) 전면(entire surface)에 위치한다. 기판(110)은 유리기판이나 플라스틱기판일 수 있다. 일례로, 플라스틱 기판으로 폴리이미드가 사용될 수 있으며, 이에 제한되지 않는다. 버퍼층(120)은 산화실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기물질로 형성될 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다. As shown in FIG. 3 , in the electroluminescent display device according to the first embodiment of the present invention, a buffer layer 120 is formed on the substrate 110 . The buffer layer 120 is substantially located on the entire surface of the substrate 110 . The substrate 110 may be a glass substrate or a plastic substrate. For example, polyimide may be used as a plastic substrate, but is not limited thereto. The buffer layer 120 may be formed of an inorganic material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx), and may be formed of a single layer or multiple layers.

버퍼층(120) 상부에는 패터닝된 반도체층(122)이 형성된다. 반도체층(122)은 산화물 반도체 물질로 이루어질 수 있는데, 이 경우 반도체층(122) 하부에는 차광패턴(도시하지 않음)이 더 형성될 수 있다. 차광패턴은 반도체층(122)으로 입사되는 빛을 차단하여 반도체층(122)이 빛에 의해 열화되는 것을 방지한다. A patterned semiconductor layer 122 is formed on the buffer layer 120 . The semiconductor layer 122 may be made of an oxide semiconductor material. In this case, a light blocking pattern (not shown) may be further formed under the semiconductor layer 122 . The light blocking pattern blocks light incident on the semiconductor layer 122 to prevent the semiconductor layer 122 from being deteriorated by light.

이와 달리, 반도체층(122)은 다결정 실리콘으로 이루어질 수도 있으며, 이 경우 반도체층(122)의 양 가장자리에 불순물이 도핑되어 있을 수 있다.Alternatively, the semiconductor layer 122 may be made of polycrystalline silicon, and in this case, both edges of the semiconductor layer 122 may be doped with impurities.

반도체층(122) 상부에는 절연물질로 이루어진 게이트 절연막(130)이 실질적으로 기판(110) 전면에 형성된다. 게이트 절연막(130)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. A gate insulating film 130 made of an insulating material is formed on the entire surface of the substrate 110 on the semiconductor layer 122 . The gate insulating layer 130 may be formed of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx).

이때, 반도체층(122)이 산화물 반도체 물질로 이루어질 경우, 게이트 절연막(130)은 산화 실리콘(SiO2)으로 형성될 수 있다. 이와 달리, 반도체층(122)이 다결정 실리콘으로 이루어질 경우, 게이트 절연막(130)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)으로 형성될 수 있다.In this case, when the semiconductor layer 122 is made of an oxide semiconductor material, the gate insulating layer 130 may be formed of silicon oxide (SiO 2 ). In contrast, when the semiconductor layer 122 is made of polycrystalline silicon, the gate insulating layer 130 may be made of silicon oxide (SiO 2 ) or silicon nitride (SiNx).

게이트 절연막(130) 상부에는 금속과 같은 도전성 물질로 이루어진 게이트 전극(132)이 반도체층(122)의 중앙에 대응하여 형성된다. 또한, 게이트 절연막(130) 상부에는 게이트 배선(도시하지 않음)과 제1 커패시터 전극(도시하지 않음)이 형성될 수 있다. 게이트 배선은 제1 방향을 따라 연장되고, 제1 커패시터 전극은 게이트 전극(132)에 연결된다. A gate electrode 132 made of a conductive material such as metal is formed on the gate insulating layer 130 corresponding to the center of the semiconductor layer 122 . In addition, a gate wiring (not shown) and a first capacitor electrode (not shown) may be formed on the gate insulating layer 130 . The gate wiring extends along the first direction, and the first capacitor electrode is connected to the gate electrode 132 .

한편, 본 발명의 제1 실시예에서는 게이트 절연막(130)이 기판(110) 전면에 형성되어 있으나, 게이트 절연막(130)은 게이트 전극(132)과 동일한 모양으로 패턴될 수도 있다. Meanwhile, in the first embodiment of the present invention, the gate insulating film 130 is formed on the entire surface of the substrate 110, but the gate insulating film 130 may be patterned in the same shape as the gate electrode 132.

게이트 전극(132) 상부에는 절연물질로 이루어진 층간 절연막(140)이 실질적으로 기판(110) 전면에 형성된다. 층간 절연막(140)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성되거나, 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질로 형성될 수 있다. An interlayer insulating film 140 made of an insulating material is formed on the entire surface of the substrate 110 above the gate electrode 132 . The interlayer insulating film 140 may be formed of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx), or an organic insulating material such as photo acryl or benzocyclobutene. .

층간 절연막(140)은 반도체층(122)의 양측 상면을 노출하는 제1 및 제2 컨택홀(140a, 140b)을 가진다. 제1 및 제2 컨택홀(140a, 140b)은 게이트 전극(132)의 양측에 게이트 전극(132)과 이격되어 위치한다. 여기서, 제1 및 제2 컨택홀(140a, 140b)은 게이트 절연막(130) 내에도 형성된다. 이와 달리, 게이트 절연막(130)이 게이트 전극(132)과 동일한 모양으로 패턴될 경우, 제1 및 제2 컨택홀(140a, 140b)은 층간 절연막(140) 내에만 형성된다. The interlayer insulating layer 140 has first and second contact holes 140a and 140b exposing top surfaces of both sides of the semiconductor layer 122 . The first and second contact holes 140a and 140b are spaced apart from the gate electrode 132 on both sides of the gate electrode 132 . Here, the first and second contact holes 140a and 140b are also formed in the gate insulating layer 130 . In contrast, when the gate insulating layer 130 is patterned in the same shape as the gate electrode 132 , the first and second contact holes 140a and 140b are formed only in the interlayer insulating layer 140 .

층간 절연막(140) 상부에는 금속과 같은 도전성 물질로 소스 및 드레인 전극(142, 144)이 형성된다. 또한, 층간 절연막(140) 상부에는 제2 방향을 따라 연장되는 데이터 배선(도시하지 않음)과 전원 배선(도시하지 않음) 및 제2 커패시터 전극(도시하지 않음)이 형성될 수 있다. Source and drain electrodes 142 and 144 are formed on the interlayer insulating film 140 with a conductive material such as metal. In addition, a data wire (not shown), a power supply wire (not shown), and a second capacitor electrode (not shown) may be formed on the interlayer insulating film 140 and extend along the second direction.

소스 및 드레인 전극(142, 144)은 게이트 전극(132)을 중심으로 이격되어 위치하며, 각각 제1 및 제2 컨택홀(140a, 140b)을 통해 반도체층(122)의 양측과 접촉한다. 도시하지 않았지만, 데이터 배선은 제2 방향을 따라 연장되고 게이트 배선과 교차하여 각 화소영역을 정의하며, 고전위 전압을 공급하는 전원 배선은 데이터 배선과 이격되어 위치한다. 제2 커패시터 전극은 드레인 전극(144)과 연결되고, 제1 커패시터 전극과 중첩하여 둘 사이의 층간 절연막(140)을 유전체로 스토리지 커패시터를 이룬다. 이와 달리, 제1 커패시터 전극이 드레인 전극(144)과 연결되고, 제2 커패시터 전극이 게이트 전극(132)과 연결될 수도 있다. The source and drain electrodes 142 and 144 are spaced apart from each other about the gate electrode 132 and contact both sides of the semiconductor layer 122 through first and second contact holes 140a and 140b, respectively. Although not shown, the data line extends along the second direction and intersects the gate line to define each pixel area, and the power line for supplying a high potential voltage is spaced apart from the data line. The second capacitor electrode is connected to the drain electrode 144 and overlaps with the first capacitor electrode to form a storage capacitor with the interlayer insulating film 140 between the two as a dielectric. Alternatively, the first capacitor electrode may be connected to the drain electrode 144 and the second capacitor electrode may be connected to the gate electrode 132 .

한편, 반도체층(122)과, 게이트 전극(132), 그리고 소스 및 드레인 전극(142, 144)은 박막트랜지스터(T)를 이룬다. 여기서, 박막트랜지스터(T)는 반도체층(122)의 일측, 즉, 반도체층(122)의 상부에 게이트 전극(132)과 소스 및 드레인 전극(142, 144)이 위치하는 코플라나(coplanar) 구조를 가진다.Meanwhile, the semiconductor layer 122, the gate electrode 132, and the source and drain electrodes 142 and 144 form a thin film transistor (T). Here, the thin film transistor T has a coplanar structure in which the gate electrode 132 and the source and drain electrodes 142 and 144 are located on one side of the semiconductor layer 122, that is, on top of the semiconductor layer 122. have

이와 달리, 박막트랜지스터(T)는 반도체층의 하부에 게이트 전극이 위치하고 반도체층의 상부에 소스 및 드레인 전극이 위치하는 역 스태거드(inverted staggered) 구조를 가질 수 있다. 이 경우, 반도체층은 산화물 반도체 물질 또는 비정질 실리콘으로 이루어질 수 있다. Alternatively, the thin film transistor T may have an inverted staggered structure in which a gate electrode is positioned below the semiconductor layer and source and drain electrodes are positioned above the semiconductor layer. In this case, the semiconductor layer may be made of an oxide semiconductor material or amorphous silicon.

여기서, 박막트랜지스터(T)는 구동 박막트랜지스터(도 2의 Td)에 해당하며, 박막트랜지스터(T)와 동일한 구조의 스위칭 박막트랜지스터(도 2의 Ts)가 각 부화소의 기판(110) 상에 더 형성된다. 박막트랜지스터(T)의 게이트 전극(132)은 스위칭 박막트랜지스터(도 2의 Ts)의 드레인 전극(도시하지 않음)에 연결되고 박막트랜지스터(T)의 소스 전극(142)은 전원 배선(도시하지 않음)에 연결된다. 스위칭 박막트랜지스터(도 2의 Ts)의 게이트 전극(도시하지 않음)과 소스 전극(도시하지 않음)은 게이트 배선 및 데이터 배선과 각각 연결된다.Here, the thin film transistor T corresponds to the driving thin film transistor (Td in FIG. 2 ), and the switching thin film transistor (Ts in FIG. 2 ) having the same structure as the thin film transistor T is on the substrate 110 of each sub-pixel. more formed The gate electrode 132 of the thin film transistor T is connected to the drain electrode (not shown) of the switching thin film transistor (Ts in FIG. 2), and the source electrode 142 of the thin film transistor T is connected to a power wiring (not shown). ) is connected to A gate electrode (not shown) and a source electrode (not shown) of the switching thin film transistor (Ts in FIG. 2) are connected to a gate line and a data line, respectively.

또한, 박막트랜지스터(T)와 동일한 구조의 센싱 박막트랜지스터가 각 부화소의 기판(110) 상에 더 형성될 수 있으며, 이에 제한되지 않는다.In addition, a sensing thin film transistor having the same structure as the thin film transistor T may be further formed on the substrate 110 of each subpixel, but is not limited thereto.

소스 및 드레인 전극(142, 144) 상부에는 절연물질로 오버코트층(150)이 실질적으로 기판(110) 전면에 형성된다. 오버코트층(150)은 포토 아크릴이나 벤조사이클로부텐과 같은 유기절연물질로 형성될 수 있다. 이러한 오버코트층(150)의 상면은 평탄할 수 있다. An overcoat layer 150 made of an insulating material is formed on the entire surface of the substrate 110 on the source and drain electrodes 142 and 144 . The overcoat layer 150 may be formed of an organic insulating material such as photo acryl or benzocyclobutene. A top surface of the overcoat layer 150 may be flat.

한편, 오버코트층(150) 하부, 즉, 박막트랜지스터(T)와 오버코트층(150) 사이에는 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 이루어진 절연막이 더 형성될 수 있다. Meanwhile, an insulating film made of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) may be further formed under the overcoat layer 150, that is, between the thin film transistor (T) and the overcoat layer 150. .

오버코트층(150)은 드레인 전극(144)을 노출하는 드레인 컨택홀(150a)을 가진다. 여기서, 드레인 컨택홀(150a)은 제2 컨택홀(140b)과 이격되어 형성될 수 있다. 이와 달리, 드레인 컨택홀(150a)은 제2 컨택홀(140b) 바로 위에 형성될 수도 있다.The overcoat layer 150 has a drain contact hole 150a exposing the drain electrode 144 . Here, the drain contact hole 150a may be formed to be spaced apart from the second contact hole 140b. Alternatively, the drain contact hole 150a may be formed right above the second contact hole 140b.

오버코트층(150) 상부에는 비교적 일함수가 높은 도전성 물질로 제1 전극(160)이 형성된다. 제1 전극(160)은 각 부화소마다 형성되고, 드레인 컨택홀(150a)을 통해 드레인 전극(144)과 접촉한다. 일례로, 제1 전극(160)은 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)와 같은 투명 도전성 물질로 형성될 수 있으며, 이에 제한되지 않는다. A first electrode 160 is formed of a conductive material having a relatively high work function on the overcoat layer 150 . The first electrode 160 is formed for each sub-pixel and contacts the drain electrode 144 through the drain contact hole 150a. For example, the first electrode 160 may be formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO), but is not limited thereto. .

한편, 본 발명의 제1 실시예에 따른 전계발광 표시장치는 발광다이오드의 빛이 기판(110)과 반대 방향으로 출력되는 상부 발광 방식(top emission type)일 수 있으며, 이에 따라, 제1 전극(160)은 투명 도전성 물질 하부에 반사율이 높은 금속 물질로 형성되는 반사전극 또는 반사층을 더 포함할 수 있다. 예를 들어, 반사전극 또는 반사층은 알루미늄-팔라듐-구리(aluminum-palladium-copper: APC) 합금이나 은(Ag) 또는 알루미늄(Al)으로 이루어질 수 있다. 이때, 제1 전극(160)은 ITO/APC/ITO나 ITO/Ag/ITO 또는 ITO/Al/ITO의 3중층 구조를 가질 수 있으며, 이에 제한되지 않는다.Meanwhile, the electroluminescent display device according to the first embodiment of the present invention may be a top emission type in which light from a light emitting diode is output in a direction opposite to that of the substrate 110. Accordingly, the first electrode ( 160) may further include a reflective electrode or a reflective layer formed of a metal material having high reflectivity under the transparent conductive material. For example, the reflective electrode or the reflective layer may be made of an aluminum-palladium-copper (APC) alloy, silver (Ag), or aluminum (Al). In this case, the first electrode 160 may have a triple layer structure of ITO/APC/ITO, ITO/Ag/ITO, or ITO/Al/ITO, but is not limited thereto.

제1 전극(160) 상부에는 절연물질로 뱅크(170)가 형성된다. 뱅크(170)는 제1 전극(160)의 가장자리와 중첩하고, 제1 전극(160)의 가장자리를 덮으며, 제1 전극(160)의 중앙을 노출하는 개구부(170a)를 가진다. A bank 170 is formed of an insulating material on the first electrode 160 . The bank 170 has an opening 170a overlapping the edge of the first electrode 160, covering the edge of the first electrode 160, and exposing the center of the first electrode 160.

뱅크(170)의 적어도 상면은 소수성이며, 뱅크(170)의 측면은 소수성 또는 친수성일 수 있다. 이러한 뱅크(170)는 소수성 특성을 갖는 유기절연물질로 형성될 수 있다. 이와 달리, 뱅크(170)는 친수성 특성을 갖는 유기절연물질로 형성되고 소수성 처리될 수도 있다. 그러나, 본 발명은 이에 제한되지 않는다. At least an upper surface of the bank 170 is hydrophobic, and a side surface of the bank 170 may be hydrophobic or hydrophilic. The bank 170 may be formed of an organic insulating material having hydrophobic properties. Alternatively, the bank 170 may be formed of an organic insulating material having hydrophilic properties and subjected to hydrophobic treatment. However, the present invention is not limited thereto.

또한, 도 3에서는 뱅크(170)가 단일층 구조를 가지는 것으로 도시되어 있으나, 이에 제한되지 않으며, 뱅크(170)는 이중층 구조를 가질 수도 있다. 즉, 뱅크(170)는 하부의 친수성 뱅크와 상부의 소수성 뱅크를 포함하는 이중층 구조를 가질 수도 있다. In addition, although the bank 170 is illustrated as having a single-layer structure in FIG. 3, it is not limited thereto, and the bank 170 may have a double-layer structure. That is, the bank 170 may have a double layer structure including a lower hydrophilic bank and an upper hydrophobic bank.

한편, 뱅크(170)는 제1 전극(160)의 가장자리 상면을 노출하는 홀(170b)을 가진다. Meanwhile, the bank 170 has a hole 170b exposing the top surface of the edge of the first electrode 160 .

이러한 홀(170b)은 개구부(170a)와 동일 공정을 통해 형성될 수 있다. 즉, 유기절연물질을 도포하여 뱅크층을 형성하고, 사진식각공정(photolithography process)를 통해 뱅크층을 선택적으로 제거함으로써, 개구부(170a)와 홀(170b)을 갖는 뱅크(170)를 형성할 수 있다. The hole 170b may be formed through the same process as the opening 170a. That is, the bank 170 having the opening 170a and the hole 170b may be formed by forming the bank layer by applying an organic insulating material and selectively removing the bank layer through a photolithography process. there is.

이와 달리, 홀(170b)은 개구부(170a)와 다른 공정을 통해 형성될 수 있다. 즉, 유기절연물질을 도포하여 뱅크층을 형성하고, 사진식각공정을 통해 뱅크층을 선택적으로 제거하여 개구부(170a)을 갖는 뱅크(170)를 형성한 후, 레이저 패터닝 공정(laser patterning process)을 통해 뱅크(170)를 선택적으로 제거함으로써, 홀(170b)을 형성할 수도 있다. Alternatively, the hole 170b may be formed through a process different from that of the opening 170a. That is, after forming a bank layer by applying an organic insulating material, forming a bank 170 having an opening 170a by selectively removing the bank layer through a photolithography process, a laser patterning process is performed. The hole 170b may be formed by selectively removing the bank 170 through the hole 170b.

그러나, 본 발명은 이에 제한되지 않으며, 다른 패터닝 공정을 이용하여 홀(170b)을 형성할 수도 있다. However, the present invention is not limited thereto, and the hole 170b may be formed using another patterning process.

다음, 뱅크(170)의 개구부(170a)를 통해 노출된 제1 전극(160) 상부에는 발광층(light emitting layer: LEL)(180)이 형성된다. Next, a light emitting layer (LEL) 180 is formed on the first electrode 160 exposed through the opening 170a of the bank 170 .

도시하지 않았지만, 발광층(180)은 제1 전극(160) 상부로부터 순차적으로 위치하는 정공보조층(hole auxiliary layer)과, 발광물질층(light-emitting material layer), 그리고 전자보조층(electron auxiliary layer)을 포함하는 단일 스택(stack)(발광부) 구조를 가질 수 있다. 발광물질층은 적, 녹, 청색 발광물질 중 어느 하나로 이루어질 수 있으며, 이에 제한되지 않는다. 이러한 발광물질은 인광화합물 또는 형광화합물과 같은 유기발광물질이거나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.Although not shown, the light emitting layer 180 includes a hole auxiliary layer sequentially positioned from the top of the first electrode 160, a light emitting material layer, and an electron auxiliary layer. ) may have a single stack (light emitting unit) structure including. The light emitting material layer may be formed of any one of red, green, and blue light emitting materials, but is not limited thereto. The light emitting material may be an organic light emitting material such as a phosphorescent compound or a fluorescent compound, or an inorganic light emitting material such as a quantum dot.

정공보조층은 정공주입층(hole injection layer: HIL)과 정공수송층(hole transport layer: HTL) 중 적어도 하나를 포함할 수 있다. 또한, 전자보조층은 전자주입층(electron injection layer: EIL)과 전자수송층(electron transport layer: ETL) 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.The hole auxiliary layer may include at least one of a hole injection layer (HIL) and a hole transport layer (HTL). Also, the electron auxiliary layer may include at least one of an electron injection layer (EIL) and an electron transport layer (ETL). However, the present invention is not limited thereto.

이와 달리, 발광층(180)은 다수의 스택(발광부)을 포함하는 탠덤(tandem) 구조를 가질 수 있다. 이때, 다수의 스택 사이에는 전하생성층이 더 구비된다. 이러한 다수의 스택은 서로 다른 색 광을 방출할 수도 있고, 동일 색 광을 방출할 수 있다. 즉, 발광층(180)은 서로 다른 색을 발광하는 다수의 발광물질층을 포함하거나. 동일 색을 발광하는 다수의 발광물질층을 포함할 수 있다. Alternatively, the light emitting layer 180 may have a tandem structure including a plurality of stacks (light emitting units). At this time, a charge generation layer is further provided between the plurality of stacks. These multiple stacks may emit light of different colors or may emit light of the same color. That is, the light-emitting layer 180 includes a plurality of light-emitting material layers emitting light of different colors. A plurality of light emitting material layers emitting light of the same color may be included.

이러한 탠덤 구조의 발광층(180)은 단일 스택 구조에 비하여 구동전압이 유리하고 발광 효율 및 색 제어가 용이하여 고효율을 구현할 수 있다는 장점이 있다.The light emitting layer 180 of such a tandem structure has an advantage in driving voltage compared to a single stack structure, and can implement high efficiency because light emitting efficiency and color control are easy.

이러한 발광층(180)은 증착 공정(evaporation process)을 통해 형성될 수 있다. 이와 달리, 발광층(180)은 용액 공정(solution process)을 통해 형성될 수도 있다. The light emitting layer 180 may be formed through an evaporation process. Alternatively, the light emitting layer 180 may be formed through a solution process.

한편, 도 3에서는 발광층(180)이 뱅크(170)의 개구부(170a) 내에만 형성된 것으로 도시되어 있으나, 이에 제한되지 않는다. 발광층(180)은 적어도 하나의 공통층을 포함할 수 있다. 즉, 발광층(180)의 적어도 하나의 층은 실질적으로 기판(110) 전면에 형성되어 인접한 부화소에 공통으로 구비될 수 있다. 이에 따라, 발광층(180)의 적어도 하나의 층은 뱅크(170)의 상면 및 측면에도 형성될 수 있다. Meanwhile, in FIG. 3 , the light emitting layer 180 is illustrated as being formed only within the opening 170a of the bank 170, but is not limited thereto. The light emitting layer 180 may include at least one common layer. That is, at least one layer of the light emitting layer 180 may be formed substantially on the entire surface of the substrate 110 and provided in common to adjacent sub-pixels. Accordingly, at least one layer of the light emitting layer 180 may also be formed on the top and side surfaces of the bank 170 .

발광층(180) 상부에는 비교적 일함수가 낮은 도전성 물질로 이루어진 제2 전극(190)이 실질적으로 기판(110) 전면에 형성된다. 이러한 제2 전극(190)은 뱅크(170) 상부에도 형성된다. 이에 따라, 제2 전극(190)은 홀(170b)을 통해 제1 전극(160)과 접촉한다. A second electrode 190 made of a conductive material having a relatively low work function is formed on the entire surface of the substrate 110 on the light emitting layer 180 . The second electrode 190 is also formed above the bank 170 . Accordingly, the second electrode 190 contacts the first electrode 160 through the hole 170b.

여기서, 제2 전극(190)은 알루미늄(aluminum)이나 마그네슘(magnesium), 은(silver) 또는 이들의 합금으로 형성될 수 있다. 이때, 제2 전극(190)은 발광층(180)으로부터의 빛이 투과될 수 있도록 상대적으로 얇은 두께를 가진다. Here, the second electrode 190 may be formed of aluminum, magnesium, silver, or an alloy thereof. At this time, the second electrode 190 has a relatively thin thickness so that light from the light emitting layer 180 can be transmitted.

이와 달리, 제2 전극(190)은 인듐-갈륨-옥사이드(indium-gallium-oxide: IGO)와 같은 투명 도전성 물질로 형성될 수 있으며, 이에 제한되지 않는다.Alternatively, the second electrode 190 may be formed of a transparent conductive material such as indium-gallium-oxide (IGO), but is not limited thereto.

제1 전극(160)과 발광층(180) 및 제2 전극(190)은 발광다이오드(De)를 이룬다. 여기서, 제1 전극(160)은 애노드(anode)의 역할을 하고, 제2 전극(190)은 캐소드(cathode)의 역할을 할 수 있다. The first electrode 160, the light emitting layer 180, and the second electrode 190 form a light emitting diode De. Here, the first electrode 160 may serve as an anode, and the second electrode 190 may serve as a cathode.

앞서 언급한 바와 같이, 본 발명의 제1 실시예에 따른 전계발광 표시장치는 발광다이오드(De)의 발광층(180)으로부터의 빛이 기판(110)과 반대 방향, 즉, 제2 전극(190)을 통해 외부로 출력되는 상부 발광 방식일 수 있으며, 이러한 상부 발광 방식은 동일 면적의 하부 발광 방식 대비 보다 넓은 발광영역을 가질 수 있으므로, 휘도를 향상시키고 소비 전력을 낮출 수 있다.As mentioned above, in the electroluminescent display device according to the first embodiment of the present invention, the light from the light emitting layer 180 of the light emitting diode (De) passes through the substrate 110 in the opposite direction, that is, the second electrode 190 It may be a top light emitting method that is output to the outside through a top light emitting method, and since this top light emitting method may have a wider light emitting area than a bottom light emitting method of the same area, luminance may be improved and power consumption may be reduced.

도시하지 않았지만, 제2 전극(190) 상부의 실질적으로 기판(110) 전면에는 캐핑층이 형성될 수 있다. 이러한 캐핑층은 비교적 높은 굴절률을 가지는 절연물질로 형성될 수 있으며, 표면 플라즈마 공진(surface plasma resonance)에 의해 캐핑층을 따라 이동하는 빛의 파장이 증폭되고 이로 인해 피크(peak)의 세기(intensity)가 증가하여, 상부 발광 방식 전계발광 표시장치에서의 광 효율을 향상시킬 수 있다. 일례로, 캐핑층은 유기막이나 무기막의 단일막 또는 유기/무기 적층막의 형태로 이루어질 수 있다.Although not shown, a capping layer may be formed on substantially the entire surface of the substrate 110 above the second electrode 190 . The capping layer may be formed of an insulating material having a relatively high refractive index, and the wavelength of light moving along the capping layer is amplified by surface plasma resonance, thereby increasing the intensity of the peak. , it is possible to improve light efficiency in the top emission type electroluminescent display device. For example, the capping layer may be formed in the form of a single organic layer or inorganic layer or an organic/inorganic stacked layer.

또한, 캐핑층 상부의 실질적으로 기판(110) 전면에는 보호층 및/또는 봉지층이 형성되어, 외부에서 유입되는 수분이나 산소를 차단함으로써 발광다이오드(De)를 보호할 수 있다.In addition, a protective layer and/or an encapsulation layer may be formed on substantially the entire surface of the substrate 110 above the capping layer to block moisture or oxygen introduced from the outside, thereby protecting the light emitting diode De.

한편, 앞서 언급한 바와 같이, 뱅크(170)는 제1 전극(160)의 가장자리 상면을 노출하는 홀(170b)을 가지며, 뱅크(170) 상부의 제2 전극(190)은 홀(170b)을 통해 제1 전극(160)과 전기적으로 연결된다. Meanwhile, as mentioned above, the bank 170 has a hole 170b exposing the top surface of the edge of the first electrode 160, and the second electrode 190 on the upper part of the bank 170 has a hole 170b. It is electrically connected to the first electrode 160 through.

도 3에서는 홀(170b)이 제1 전극(160)의 일측에 하나만 형성된 것으로 도시되어 있으나, 이에 제한되지 않는다. 이와 달리, 평면 상에서 다수 개의 홀(170b)이 서로 이격되어 형성될 수도 있다. 또는, 하나의 홀(170b)이 제1 전극(160)의 가장자리를 따라 연장되어 형성될 수 있으며, 평면 상에서 제1 전극(160)을 노출하는 홀(170b)이 개구부(170a)의 가장자리를 따라 형성될 수도 있다.In FIG. 3 , only one hole 170b is formed on one side of the first electrode 160, but is not limited thereto. Alternatively, a plurality of holes 170b may be spaced apart from each other on a plane. Alternatively, one hole 170b may be formed extending along the edge of the first electrode 160, and the hole 170b exposing the first electrode 160 on a plane is along the edge of the opening 170a. may be formed.

이러한 홀(170b)의 면적은 제1 전극(160) 면적의 1/000 이하인 것이 바람직하다. 홀(170b)의 면적이 제1 전극(160) 면적의 1/000보다 클 경우, 제1 전극(160)과 제2 전극(180)이 완전히 단락되어 발광다이오드(De)의 구동이 불가능하다. The area of the hole 170b is preferably 1/000 or less of the area of the first electrode 160 . When the area of the hole 170b is greater than 1/000 of the area of the first electrode 160, the first electrode 160 and the second electrode 180 are completely shorted, making it impossible to drive the light emitting diode De.

이와 같이, 본 발명에서는, 뱅크(170)에 홀(170b)을 구비하여 제1 전극(160)과 제2 전극(190)이 홀(170b)을 통해 전기적으로 연결되도록 함으로써, 저계조 영역에서 발광다이오드(De)의 저항을 낮출 수 있다. As described above, in the present invention, by providing a hole 170b in the bank 170 so that the first electrode 160 and the second electrode 190 are electrically connected through the hole 170b, light is emitted in the low grayscale region. The resistance of the diode De may be lowered.

이때, 홀(170b)에 대응하는 적층 구조는 발광다이오드(De)의 구조, 보다 상세하게는, 발광층(180)의 구조에 따라 달라질 수 있다. 또한, 홀(170b)에 대응하는 적층 구조는 발광층(180)의 각 층의 재료와 형성 방법 및 조건에 따라 달라질 수 있다.At this time, the stacked structure corresponding to the hole 170b may vary depending on the structure of the light emitting diode De, more specifically, the structure of the light emitting layer 180. In addition, the stacked structure corresponding to the hole 170b may vary depending on the material of each layer of the light emitting layer 180 and the forming method and conditions.

이러한 본 발명의 실시예에 따른 전계발광 표시장치의 발광다이오드(De) 구조 및 홀(170b)에 대응하는 적층 구조에 대해 도 4 내지 도 7을 참조하여 보다 상세히 설명한다.The light emitting diode (De) structure and the stacked structure corresponding to the hole 170b of the electroluminescent display device according to the embodiment of the present invention will be described in detail with reference to FIGS. 4 to 7 .

도 4는 본 발명의 실시예에 따른 전계발광 표시장치의 단일 스택 구조를 가지는 발광다이오드를 개략적으로 도시한 도면이고, 도 5는 단일 스택 구조에 따른 뱅크의 홀에 대응하는 적층 구조를 개략적으로 도시한 도면이다.4 schematically shows a light emitting diode having a single stack structure of an electroluminescent display device according to an embodiment of the present invention, and FIG. 5 schematically shows a stacked structure corresponding to a hole of a bank according to a single stack structure. it is a drawing

도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 전계발광 표시장치의 단일 스택 구조를 가지는 발광다이오드는 제1 전극(ETD1)과 발광층(LEL) 및 제2 전극(ETD2)을 포함하고, 발광층(LEL)은 정공수송층(HTL)과 발광물질층(EML) 및 전자수송층(ETL)을 포함할 수 있다.As shown in FIG. 4, a light emitting diode having a single stack structure of an electroluminescent display device according to an embodiment of the present invention includes a first electrode ETD1, a light emitting layer LEL, and a second electrode ETD2, The light emitting layer LEL may include a hole transport layer HTL, a light emitting material layer EML, and an electron transport layer ETL.

여기서, 제1 전극((ETD1)과 정공수송층(HTL) 사이에는 정공주입층이 더 구비될 수 있고, 전자수송층(ETL)과 제2 전극(ETD2) 사이에는 전자주입층이 더 구비될 수도 있다. Here, a hole injection layer may be further provided between the first electrode (ETD1) and the hole transport layer HTL, and an electron injection layer may be further provided between the electron transport layer ETL and the second electrode ETD2. .

한편, 도 5의 (a)에 도시한 바와 같이, 단일 스택 구조를 가지는 발광다이오드를 포함하는 본 발명의 실시예에 따른 전계발광 표시장치에서, 제1 전극(ETD1)을 노출하는 뱅크(도 3의 170)의 홀(도 3의 170b) 내에는 제2 전극(ETD2)이 형성될 수 있다. 이에 따라, 홀(도 3의 170b)에 대응하여 제1 전극(ETD1) 상부에 제2 전극(ETD2)이 적층된 구조를 가질 수 있으며, 제2 전극(ETD2)은 제1 전극(ETD1)과 직접 접촉할 수 있다.On the other hand, as shown in (a) of FIG. 5, in the electroluminescent display device according to an embodiment of the present invention including light emitting diodes having a single stack structure, a bank exposing the first electrode ETD1 (FIG. 3 A second electrode ETD2 may be formed in the hole ( 170b of FIG. 3 ) of 170 of FIG. Accordingly, it may have a structure in which the second electrode ETD2 is stacked on the first electrode ETD1 corresponding to the hole ( 170b in FIG. 3 ), and the second electrode ETD2 is connected to the first electrode ETD1. can be contacted directly.

또는, 도 5의 (b)에 도시한 바와 같이, 제1 전극(ETD1)을 노출하는 뱅크(도 3의 170)의 홀(도 3의 170b) 내에는 정공수송층(HTL)과 전자수송층(ETL)이 순차적으로 형성될 수 있다. 이에 따라, 홀(도 3의 170b)에 대응하여 제1 전극(ETD1)과 제2 전극(ETD2) 사이에는 정공수송층(HTL)과 전자수송층(ETL)이 적층된 구조를 가질 수 있으며, 제2 전극(ETD2)은 정공수송층(HTL)과 전자수송층(ETL)을 통해 제1 전극(ETD1)과 전기적으로 연결될 수 있다.Alternatively, as shown in (b) of FIG. 5, the hole transport layer HTL and the electron transport layer ETL are formed in the hole (170b in FIG. 3) of the bank (170 in FIG. 3) exposing the first electrode ETD1. ) can be formed sequentially. Accordingly, a hole transport layer HTL and an electron transport layer ETL may have a stacked structure between the first electrode ETD1 and the second electrode ETD2 corresponding to the hole ( 170b in FIG. 3 ). The electrode ETD2 may be electrically connected to the first electrode ETD1 through the hole transport layer HTL and the electron transport layer ETL.

도 6은 본 발명의 실시예에 따른 전계발광 표시장치의 탠덤 구조를 가지는 발광다이오드를 개략적으로 도시한 도면이고, 도 7은 탠덤 구조에 따른 뱅크의 홀에 대응하는 적층 구조를 개략적으로 도시한 도면이다.6 is a diagram schematically showing light emitting diodes having a tandem structure of an electroluminescent display device according to an embodiment of the present invention, and FIG. 7 is a diagram schematically showing a stacked structure corresponding to a hole of a bank according to the tandem structure. am.

도 6에 도시한 바와 같이, 본 발명의 실시예에 따른 전계발광 표시장치의 탠덤 구조를 가지는 발광다이오드는 제1 전극(ETL1)과 발광층(LEL) 및 제2 전극(ETL2)을 포함하고, 발광층(LEL)은 제1 스택(ST1)과 전하생성층(CGL) 및 제2 스택(ST2)을 포함할 수 있다. As shown in FIG. 6, a light emitting diode having a tandem structure of an electroluminescent display device according to an embodiment of the present invention includes a first electrode ETL1, a light emitting layer LEL, and a second electrode ETL2, and the light emitting layer LEL may include a first stack ST1, a charge generation layer CGL, and a second stack ST2.

제1 스택(ST1)은 제1 정공수송층(HTL1)과 제1 발광물질층(EML1) 및 제1 전자수송층(ETL1)을 포함하고, 전하생성층(CGL)은 N타입 전하생성층(NCGL)과 P타입 전하생성층(PCGL)을 포함하며, 제2 스택(ST2)은 제2 정공수송층(HTL2)과 제2 발광물질층(EML2) 및 제2 전자수송층(ETL2)을 포함할 수 있다. The first stack ST1 includes a first hole transport layer HTL1, a first light emitting material layer EML1, and a first electron transport layer ETL1, and the charge generation layer CGL includes an N-type charge generation layer NCGL. and a P-type charge generation layer (PCGL), and the second stack (ST2) may include a second hole transport layer (HTL2), a second light emitting material layer (EML2), and a second electron transport layer (ETL2).

여기서, 제1 스택(ST1)과 제2 스택(ST2)은 서로 다른 색의 빛을 방출할 수 있다. 이와 달리, 제1 스택(ST1)과 제2 스택(ST2)은 동일한 색의 빛을 방출할 수도 있다.Here, the first stack ST1 and the second stack ST2 may emit light of different colors. Alternatively, the first stack ST1 and the second stack ST2 may emit light of the same color.

또한, 제1 전극(ETD1)과 제1 스택(ST1) 사이에는 정공주입층이 더 구비될 수 있고, 제2 스택(ST2)과 제2 전극(ETD2) 사이에는 전자주입층이 더 구비될 수도 있다. In addition, a hole injection layer may be further provided between the first electrode ETD1 and the first stack ST1, and an electron injection layer may be further provided between the second stack ST2 and the second electrode ETD2. there is.

한편, 도 7의 (a)에 도시한 바와 같이, 탠덤 구조를 가지는 발광다이오드를 포함하는 본 발명의 실시예에 따른 전계발광 표시장치에서, 제1 전극(ETD1)을 노출하는 뱅크(도 3의 170)의 홀(도 3의 170b) 내에는 제2 전극(ETD2)이 형성될 수 있다. 이에 따라, 홀(도 3의 170b)에 대응하여 제1 전극(ETD1) 상부에 제2 전극(ETD2)이 적층된 구조를 가질 수 있으며, 제2 전극(ETD2)은 제1 전극(ETD1)과 직접 접촉할 수 있다. Meanwhile, as shown in (a) of FIG. 7 , in the electroluminescent display device according to an embodiment of the present invention including light emitting diodes having a tandem structure, a bank exposing the first electrode ETD1 (shown in FIG. 3) A second electrode ETD2 may be formed in the hole 170 ( 170b in FIG. 3 ). Accordingly, it may have a structure in which the second electrode ETD2 is stacked on the first electrode ETD1 corresponding to the hole ( 170b in FIG. 3 ), and the second electrode ETD2 is connected to the first electrode ETD1. can be contacted directly.

또는, 도 7의 (b)에 도시한 바와 같이, 홀(도 3의 170b)에 대응하여 제1 전극(ETD1)과 제2 전극(ETD2) 사이에는 제1 정공수송층(HTL1)과 제1 전자수송층(ETL1) 또는 제2 정공수송층(HTL2)과 제2 전자수송층(ETL2)이 적층될 수 있다. 이에 따라, 제2 전극(ETD2)은 제1 정공수송층(HTL1)과 제1 전자수송층(ETL1)을 통해 제1 전극(ETD1)과 전기적으로 연결되거나, 제2 정공수송층(HTL2)과 제2 전자수송층(ETL2)을 통해 제1 전극(ETD1)과 전기적으로 연결될 수 있다.Alternatively, as shown in (b) of FIG. 7, the first hole transport layer HTL1 and the first electron transport layer HTL1 are interposed between the first electrode ETD1 and the second electrode ETD2 corresponding to the hole (170b in FIG. 3). The transport layer ETL1 or the second hole transport layer HTL2 and the second electron transport layer ETL2 may be stacked. Accordingly, the second electrode ETD2 is electrically connected to the first electrode ETD1 through the first hole transport layer HTL1 and the first electron transport layer ETL1, or the second hole transport layer HTL2 and the second electron transport layer ETL1. It may be electrically connected to the first electrode ETD1 through the transport layer ETL2.

또는, 도 7의 (c)에 도시한 바와 같이, 홀(도 3의 170b)에 대응하여 제1 전극(ETD1)과 제2 전극(ETD2) 사이에는 제1 정공수송층(HTL1)과 제1 전자수송층(ETL1), 제2 정공수송층(HTL2), 그리고 제2 전자수송층(ETL2)이 적층될 수 있다. 이에 따라, 제2 전극(ETD2)은 제1 정공수송층(HTL1)과 제1 전자수송층(ETL1), 제2 정공수송층(HTL2), 그리고 제2 전자수송층(ETL2)을 통해 제1 전극(ETD1)과 전기적으로 연결될 수 있다.Alternatively, as shown in (c) of FIG. 7, the first hole transport layer HTL1 and the first electron transport layer HTL1 are interposed between the first electrode ETD1 and the second electrode ETD2 corresponding to the hole (170b in FIG. 3). A transport layer ETL1 , a second hole transport layer HTL2 , and a second electron transport layer ETL2 may be stacked. Accordingly, the second electrode ETD2 is connected to the first electrode ETD1 through the first hole transport layer HTL1, the first electron transport layer ETL1, the second hole transport layer HTL2, and the second electron transport layer ETL2. can be electrically connected to

또는, 도 7의 (d)에 도시한 같이, 홀(도 3의 170b)에 대응하여 제1 전극(ETD1)과 제2 전극(ETD2) 사이에는 N타입 전하생성층(NCGL)과 P타입 전하생성층(PCGL)이 적층될 수 있다. 이에 따라, 제2 전극(ETD2)은 N타입 전하생성층(NCGL)과 P타입 전하생성층(PCGL)을 통해 제1 전극(ETD1)과 전기적으로 연결될 수 있다.Alternatively, as shown in (d) of FIG. 7, an N-type charge generation layer (NCGL) and a P-type charge are formed between the first electrode (ETD1) and the second electrode (ETD2) corresponding to the hole (170b in FIG. 3). A generation layer (PCGL) may be stacked. Accordingly, the second electrode ETD2 may be electrically connected to the first electrode ETD1 through the N-type charge generation layer NCGL and the P-type charge generation layer PCGL.

또는, 도 7의 (e)에서와 같이, 홀(도 3의 170b)에 대응하여 제1 전극(ETD1)과 제2 전극(ETD2) 사이에는 제1 정공수송층(HTL1)과 제1 전자수송층(ETL1), N타입 전하생성층(NCGL), 그리고 P타입 전하생성층(PCGL)이 적층될 수 있다. 이에 따라, 제2 전극(ETD2)은 제1 정공수송층(HTL1)과 제1 전자수송층(ETL1), N타입 전하생성층(NCGL), 그리고 P타입 전하생성층(PCGL)을 통해 제1 전극(ETD1)과 전기적으로 연결될 수 있다.Alternatively, as shown in (e) of FIG. 7, between the first electrode ETD1 and the second electrode ETD2 corresponding to the hole (170b in FIG. 3), the first hole transport layer HTL1 and the first electron transport layer ( ETL1), an N-type charge generation layer (NCGL), and a P-type charge generation layer (PCGL) may be stacked. Accordingly, the second electrode ETD2 is formed through the first hole transport layer HTL1, the first electron transport layer ETL1, the N-type charge generation layer NCGL, and the P-type charge generation layer PCGL. ETD1) can be electrically connected.

또는, 도 7의 (f)에서와 같이, 홀(도 3의 170b)에 대응하여 제1 전극(ETD1)과 제2 전극(ETD2) 사이에는 N타입 전하생성층(NCGL)과 P타입 전하생성층(PCGL), 제2 정공수송층(HTL2), 그리고 제2 전자수송층(ETL2)이 적층될 수 있다. 이에 따라, 제2 전극(ETD2)은 N타입 전하생성층(NCGL)과 P타입 전하생성층(PCGL), 제2 정공수송층(HTL2), 그리고 제2 전자수송층(ETL2)을 통해 제1 전극(ETD1)과 전기적으로 연결될 수 있다.Alternatively, as shown in (f) of FIG. 7, an N-type charge generation layer (NCGL) and a P-type charge generation layer are formed between the first electrode ETD1 and the second electrode ETD2 corresponding to the hole (170b in FIG. 3). The layer PCGL, the second hole transport layer HTL2, and the second electron transport layer ETL2 may be stacked. Accordingly, the second electrode ETD2 is formed through the N-type charge generation layer NCGL, the P-type charge generation layer PCGL, the second hole transport layer HTL2, and the second electron transport layer ETL2. ETD1) can be electrically connected.

또는, 도 7의 (g)에서와 같이, 홀(도 3의 170b)에 대응하여 제1 전극(ETD1)과 제2 전극(ETD2) 사이에는 제1 정공수송층(HTL1)과 제1 전자수송층(ETL1), N타입 전하생성층(NCGL), P타입 전하생성층(PCGL), 제2 정공수송층(HTL2), 그리고 제2 전자수송층(ETL2)이 적층될 수 있다. 이에 따라, 제2 전극(ETD2)은 제1 정공수송층(HTL1)과 제1 전자수송층(ETL1), N타입 전하생성층(NCGL), P타입 전하생성층(PCGL), 제2 정공수송층(HTL2), 그리고 제2 전자수송층(ETL2)을 통해 제1 전극(ETD1)과 전기적으로 연결될 수 있다.Alternatively, as shown in (g) of FIG. 7, the first hole transport layer HTL1 and the first electron transport layer ( ETL1), an N-type charge generation layer (NCGL), a P-type charge generation layer (PCGL), a second hole transport layer (HTL2), and a second electron transport layer (ETL2) may be stacked. Accordingly, the second electrode ETD2 includes the first hole transport layer HTL1, the first electron transport layer ETL1, the N-type charge generation layer NCGL, the P-type charge generation layer PCGL, and the second hole transport layer HTL2. ), and electrically connected to the first electrode ETD1 through the second electron transport layer ETL2.

그러나, 본 발명은 이에 제한되지 않으며, 제1 전극(ETD1)과 제2 전극(ETD2) 사이에는 발광층(LEL)의 적어도 하나의 층이 위치할 수 있다. 구체적으로, 제1 전극(ETD1)과 제2 전극(ETD2) 사이에는 제1 정공수송층(HTL1)과 제1 전자수송층(ETL1), N타입 전하생성층(NCGL), P타입 전하생성층(PCGL), 제2 정공수송층(HTL2), 그리고 제2 전자수송층(ETL2) 중 적어도 하나가 위치할 수 있다. However, the present invention is not limited thereto, and at least one layer of the light emitting layer LEL may be positioned between the first electrode ETD1 and the second electrode ETD2. Specifically, between the first electrode ETD1 and the second electrode ETD2, a first hole transport layer HTL1, a first electron transport layer ETL1, an N-type charge generation layer NCGL, and a P-type charge generation layer PCGL ), at least one of the second hole transport layer HTL2 and the second electron transport layer ETL2 may be positioned.

이와 같이, 본 발명에서 제2 전극(ETD2)은 제1 전극(ETD1)과 직접 접촉하거나, 제1 정공수송층(HTL1), 제1 전자수송층(ETL1), N타입 전하생성층(NCGL), P타입 전하생성층(PCGL), 제2 정공수송층(HTL2), 및/또는 제2 전자수송층(ETL2)을 통해 간접적으로 접촉할 수도 있다. As described above, in the present invention, the second electrode ETD2 directly contacts the first electrode ETD1, or the first hole transport layer HTL1, the first electron transport layer ETL1, the N-type charge generation layer NCGL, They may be indirectly contacted through the type charge generation layer (PCGL), the second hole transport layer (HTL2), and/or the second electron transport layer (ETL2).

따라서, 저계조 영역에서 발광다이오드는 인가된 전압에 따라 전류가 선형적으로 변화하는 오믹(ohmic) 구동을 함으로써, 발광다이오드에 걸리는 저항을 낮추는 역할을 하여 발광다이오드에 흐르는 전류량을 높일 수 있다. Accordingly, in the low gradation region, the light emitting diode performs an ohmic drive in which the current linearly changes according to the applied voltage, thereby lowering the resistance applied to the light emitting diode and increasing the amount of current flowing through the light emitting diode.

이러한 전계발광 표시장치의 저계조 영역에서 전류-전압 특성 및 저항-전류 특성을 도 8 내지 도 11을 참조하여 설명한다. Current-voltage characteristics and resistance-current characteristics in the low gradation region of the electroluminescent display will be described with reference to FIGS. 8 to 11 .

도 8은 본 발명의 실시예에 따른 전계발광 표시장치의 저계조 영역에서의 전류-전압 특성을 도시한 그래프이고, 도 9는 본 발명의 실시예에 따른 전계발광 표시장치의 저계조 영역에서의 저항-전류 특성을 도시한 그래프이며, 도 10은 비교예에 따른 전계발광 표시장치의 저계조 영역에서의 전류-전압 특성을 도시한 그래프이고, 도 11은 비교예에 따른 전계발광 표시장치의 저계조 영역에서의 저항-전류 특성을 도시한 그래프이다. 8 is a graph showing current-voltage characteristics in a low gradation region of an electroluminescent display device according to an embodiment of the present invention, and FIG. A graph showing resistance-current characteristics, FIG. 10 is a graph showing current-voltage characteristics in a low gradation region of an electroluminescent display device according to a comparative example, and FIG. It is a graph showing resistance-current characteristics in the gradation region.

여기서, 저계조 영역(low gray region: LGR)은 백색(white) 휘도 대비 1 cd/cm2 이하의 계조를 갖는 영역을 의미하며, 비교예에 따른 전계발광 표시장치에서 뱅크는 홀을 가지지 않는다. Here, the low gray region (LGR) refers to a region having a gray level of 1 cd/cm 2 or less compared to white luminance, and in the electroluminescent display device according to the comparative example, the bank does not have a hole.

도 8과 도 9에 도시한 바와 같이, 본 발명의 실시예에 따른 전계발광 표시장치에서는, 뱅크의 홀을 통해 제1 전극과 제2 전극이 전기적으로 연결되어, 저계조 영역(LGR)에서 발광다이오드는 오믹 구동을 하며, 비교적 일정하고 낮은 저항 값을 가진다. 따라서, 저계조 영역(LGR)에서 발광다이오드를 흐르는 전류량, 즉, 전류 밀도가 증가된다. As shown in FIGS. 8 and 9 , in the electroluminescent display device according to the embodiment of the present invention, the first electrode and the second electrode are electrically connected through the hole of the bank to emit light in the low grayscale region (LGR). The diode is ohmic driven and has a relatively constant and low resistance value. Accordingly, the amount of current flowing through the light emitting diode in the low gradation region LGR, that is, the current density is increased.

반면, 도 10과 도 11에 도시한 바와 같이, 비교예에 따른 전계발광 표시장치에서는, 저계조 영역(LGR)에서 발광다이오드를 흐르는 전류량이 매우 작으며, 비교적 높은 저항 값을 가진다. 따라서, 저계조 영역(LGR)에서 전류량의 제어가 어렵다. On the other hand, as shown in FIGS. 10 and 11 , in the electroluminescent display device according to the comparative example, the amount of current flowing through the light emitting diode in the low gradation region LGR is very small and has a relatively high resistance value. Therefore, it is difficult to control the amount of current in the low gradation region LGR.

이와 같이, 본 발명의 실시예에 따른 전계발광 표시장치에서는, 뱅크의 홀을 통해 제1 전극과 제2 전극을 전기적으로 연결함으로써, 저계조 영역(LGR)에서 발광다이오드는 비교적 일정하고 낮은 저항을 가질 수 있으며, 발광다이오드를 흐르는 전류량을 증가시키고, 구동 소자의 제어를 용이하게 할 수 있다. As described above, in the electroluminescent display device according to the embodiment of the present invention, by electrically connecting the first electrode and the second electrode through the hole of the bank, the light emitting diode has a relatively constant and low resistance in the low gradation region LGR. It can have, increase the amount of current flowing through the light emitting diode, and can facilitate the control of the driving element.

특히, 보다 많은 층을 포함하는 탠덤 구조의 발광다이오드는 저계조 영역(LGR)에서 더 높은 저항 값을 가지는데, 본 발명에서는 뱅크의 홀을 통해 제1 전극과 제2 전극을 전기적으로 연결함으로써, 저계조 영역(LGR)에서의 저항 값을 낮출 수 있다. In particular, a light emitting diode having a tandem structure including more layers has a higher resistance value in the low gradation region (LGR). In the present invention, by electrically connecting the first electrode and the second electrode through the hole of the bank, A resistance value in the low grayscale region LGR may be lowered.

또한, 전류량이 작을 경우, 온도 변화에 민감하여 전류 변동량도 큰 문제가 있으나, 본 발명에서는 저계조 영역(LGR)에서 발광다이오드를 흐르는 전류량을 증가시켜, 온도 민감도를 개선할 수 있다. In addition, when the amount of current is small, there is a problem in that the amount of current change is large because it is sensitive to temperature change, but in the present invention, the temperature sensitivity can be improved by increasing the amount of current flowing through the light emitting diode in the low gradation region LGR.

한편, 제2 전극이 뱅크의 홀을 통해 제1 전극과 전기적으로 연결되더라도, 일정 전압 이상에서는 발광 영역, 즉, 개구부(도 3의 170a) 내의 발광다이오드가 온(ON) 상태가 되어 대부분의 전류는 발광 영역을 통해 흐르므로, 발광다이오드의 구동에 실질적으로 영향을 미치지 않는다. On the other hand, even if the second electrode is electrically connected to the first electrode through the hole of the bank, at a certain voltage or higher, the light emitting region, that is, the light emitting diode in the opening (170a in FIG. Since flows through the light emitting region, it does not substantially affect the driving of the light emitting diode.

앞서 언급한 바와 같이, 발광층은 적어도 하나의 공통층을 포함할 수 있다. 그런데, 이러한 공통층은 인접한 부화소에 공통으로 구비되므로, 인접한 부화소 사이에 측면 전류(lateral current)를 발생시켜 인접한 부화소가 영향을 받는 문제가 발생할 수 있다. 이러한 측면 전류 문제를 해결하기 위한 본 발명의 제2 실시예를 도면을 참조하여 이하에서 상세히 설명한다. As mentioned above, the light emitting layer may include at least one common layer. However, since such a common layer is provided in common to adjacent sub-pixels, a problem in that adjacent sub-pixels may be affected by generating a lateral current between adjacent sub-pixels may occur. A second embodiment of the present invention to solve the lateral current problem will be described in detail below with reference to the drawings.

도 12와 도 13은 본 발명의 제2 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 하나의 부화소를 도시한다. 본 발명의 제2 실시예에 따른 전계발광 표시장치는 발광층과 스페이서를 제외하면 제1 실시예의 구성과 실질적으로 동일하며 동일 구성에 대해 동일 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다. 12 and 13 are schematic cross-sectional views of an electroluminescent display device according to a second embodiment of the present invention, showing one sub-pixel. The electroluminescent display device according to the second embodiment of the present invention has substantially the same configurations as those of the first embodiment except for the light emitting layer and the spacer, and the same reference numerals are given to the same components, and descriptions thereof are omitted or simplified.

도 12와 도 13에 도시한 바와 같이, 뱅크(170) 상부에는 역경사진 측면을 가지는 스페이서(275)가 위치하고, 뱅크(170)와 스페이서(275) 상부에 발광층(280)이 형성된다. 발광층(280)은 제1 층(282)과 제2 층(284)을 포함한다. 제1 층(282)은 뱅크(170)의 개구부(170a) 내에만 위치하고, 제2 층(284)은 실질적으로 기판(110) 전면에 형성될 수 있다. 이때, 역경사진 측면을 가지는 스페이서(275)에 의해 스페이서(275) 상부의 제2 층(284)은 뱅크(170) 상부의 제2 층(284)과 분리된다. As shown in FIGS. 12 and 13 , a spacer 275 having an inverted side surface is positioned above the bank 170 , and an emission layer 280 is formed above the bank 170 and the spacer 275 . The light emitting layer 280 includes a first layer 282 and a second layer 284 . The first layer 282 may be positioned only within the opening 170a of the bank 170 , and the second layer 284 may be substantially formed on the entire surface of the substrate 110 . At this time, the second layer 284 on the upper portion of the spacer 275 is separated from the second layer 284 on the bank 170 by the spacer 275 having the reverse inclined side surface.

반면, 발광층(280) 상부의 제2 전극(190)은 발광층(280)에 비해 커버리지 특성이 좋기 때문에 뱅크(170)의 상면 및 측면에도 형성되어 분리되지 않고 실질적으로 기판(110) 전면에 대해 연속적으로 형성된다. On the other hand, since the second electrode 190 on the light emitting layer 280 has better coverage characteristics than the light emitting layer 280, it is formed on the top and side surfaces of the bank 170 and is not separated and is substantially continuous with the entire surface of the substrate 110. is formed by

도 12에서와 같이, 제1 층(282)이 하부에 위치하고, 제2 층(284)이 상부에 위치할 수 있다. 이와 달리, 도 13에서와 같이, 제2 층(284)이 하부에 위치하고, 제1 층(282)이 상부에 위치할 수도 있다. As shown in FIG. 12 , the first layer 282 may be located on the lower side and the second layer 284 may be located on the upper side. Alternatively, as shown in FIG. 13 , the second layer 284 may be located on the lower side and the first layer 282 may be located on the upper side.

이러한 제2 층(284)은 공통층으로, 제1 층(282)의 상부와 하부 모두에 위치할 수도 있으며, 발광물질층을 제외한 층들 중에서 적어도 하나를 포함할 수 있다. The second layer 284 is a common layer, may be positioned above and below the first layer 282, and may include at least one of layers other than the light emitting material layer.

구체적으로, 단일 스택 구조에서 제2 층(284)은 정공수송층과 전자수송층 중 적어도 하나를 포함할 수 있다. 이와 달리, 탠덤 구조에서 제2 층(284)은 제1 정공수송층, 제1 전자수송층, N형 전하생성층, P형 전하생성층, 제2 정공수송층, 그리고 제2 전자수송층 중 적어도 하나를 포함할 수 있다. Specifically, in the single-stack structure, the second layer 284 may include at least one of a hole transport layer and an electron transport layer. Alternatively, in the tandem structure, the second layer 284 includes at least one of a first hole transport layer, a first electron transport layer, an N-type charge generation layer, a P-type charge generation layer, a second hole transport layer, and a second electron transport layer. can do.

이와 같이, 본 발명의 제2 실시예에서는, 역경사진 측면을 가지는 스페이서(275)를 구비하여, 공통층인 발광층(280)의 제2 층(284)을 분리함으로써, 인접한 부화소 간의 측면 전류를 차단할 수 있다. As described above, in the second embodiment of the present invention, a spacer 275 having an inverted side surface is provided to separate the second layer 284 of the light emitting layer 280, which is a common layer, so that the lateral current between adjacent subpixels is reduced. can block

또한, 뱅크(170)가 홀(170b)을 가짐으로써, 홀(170b) 내에 공통층인 발광층(280)의 제2 층(284)이 형성되므로, 측면 전류에 대한 경로(path)를 증가시켜 측면 전류를 더욱 더 차단할 수 있다. In addition, since the bank 170 has the hole 170b, the second layer 284 of the light emitting layer 280, which is a common layer, is formed in the hole 170b. The current can be further cut off.

이러한 뱅크(170)의 홀(170b)은 다수의 부화소에 선택적으로 형성될 수 있다. 이에 대해 도 14 내지 도 16을 참조하여 상세히 설명한다. The hole 170b of the bank 170 may be selectively formed in a plurality of sub-pixels. This will be described in detail with reference to FIGS. 14 to 16 .

도 14는 본 발명의 제3 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 하나의 화소를 도시한다. 본 발명의 제3 실시예에 따른 전계발광 표시장치는 다수의 부화소 및 뱅크를 제외하면 제2 실시예의 구성과 실질적으로 동일하며 동일 구성에 대해 동일 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다. 14 is a schematic cross-sectional view of an electroluminescent display device according to a third embodiment of the present invention, showing one pixel. The electroluminescent display device according to the third embodiment of the present invention is substantially the same as the structure of the second embodiment except for a plurality of sub-pixels and banks, and the same symbols are assigned to the same components, and descriptions thereof are omitted or simplified. .

도 14에 도시한 바와 같이, 기판(110) 상에 제1, 제2, 제3 부화소(P1, P2, P3)가 정의되며, 제1, 제2, 제3 부화소(P1, P2, P3)는 하나의 화소를 이룬다. 일례로, 제1, 제2, 제3 부화소(P1, P2, P3)는 적, 녹, 청색 부화소(R, G, B)일 수 있다. As shown in FIG. 14 , first, second, and third subpixels P1 , P2 , and P3 are defined on the substrate 110 , and the first, second, and third subpixels P1 , P2 , and P2 are defined. P3) constitutes one pixel. For example, the first, second, and third subpixels P1 , P2 , and P3 may be red, green, and blue subpixels R, G, and B.

뱅크(370)는 제1, 제2, 제3 부화소(P1, P2, P3) 각각의 제1 전극(160)의 중앙을 노출하는 개구부(370a)를 가진다. 또한, 뱅크(370)는 제1, 제2, 제3 부화소(P1, P2, P3) 각각의 제1 전극(160)의 가장자리 상면을 노출하는 홀(370b)을 가진다.The bank 370 has an opening 370a exposing the center of the first electrode 160 of each of the first, second, and third sub-pixels P1 , P2 , and P3 . In addition, the bank 370 has a hole 370b exposing an edge top surface of the first electrode 160 of each of the first, second, and third sub-pixels P1 , P2 , and P3 .

뱅크(370)의 개구부(370a)를 통해 노출된 제1 전극(160) 상부에는 발광층(280)이 형성된다. 발광층(280)은 뱅크(370)의 개구부(370a) 내에만 형성된 것으로 도시되어 있으나, 이에 제한되지 않으며, 발광층(280)은 도 12와 도 13에서와 같이, 적어도 하나의 공통층을 포함할 수 있다. 이때, 뱅크(370) 상부에는 역경사진 측면을 가지는 스페이서(275)가 구비될 수 있으며, 공통층은 스페이서(275)에 의해 분리될 수 있다.An emission layer 280 is formed on the first electrode 160 exposed through the opening 370a of the bank 370 . The light emitting layer 280 is illustrated as being formed only within the opening 370a of the bank 370, but is not limited thereto, and the light emitting layer 280 may include at least one common layer as shown in FIGS. 12 and 13 there is. In this case, a spacer 275 having an inverted side surface may be provided above the bank 370 , and the common layer may be separated by the spacer 275 .

이와 같이, 뱅크(370)의 홀(370a)은 모든 부화소(P1, P2, P3)에 구비될 수 있다. As such, the hole 370a of the bank 370 may be provided in all sub-pixels P1 , P2 , and P3 .

이와 달리, 뱅크(370)의 홀(370a)은 일부 부화소에만 구비될 수 있다. 구체적으로, 각 부화소는 발광 효율이 서로 다르기 때문에, 사용되는 전류 밀도의 범위도 다르다. 따라서, 사용되는 전류 밀도 범위가 낮은 일부 부화소에만 뱅크(370)의 홀(370a)을 적용할 수 있다. 일반적으로, 녹색 부화소의 발광 효율이 가장 높으므로, 뱅크(370)의 홀(370a)은 녹색 부화소에만 적용될 수 있다. 이러한 제4 실시예에 대해 도 15를 참조하여 상세히 설명한다. Unlike this, the hole 370a of the bank 370 may be provided in only some sub-pixels. Specifically, since each sub-pixel has a different luminous efficiency, the range of current density used is also different. Accordingly, the hole 370a of the bank 370 may be applied only to some sub-pixels having a low current density range. In general, since the green sub-pixel has the highest luminous efficiency, the hole 370a of the bank 370 may be applied only to the green sub-pixel. This fourth embodiment will be described in detail with reference to FIG. 15 .

도 15는 본 발명의 제4 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 하나의 화소를 도시한다. 본 발명의 제4 실시예에 따른 전계발광 표시장치는 다수의 부화소 및 뱅크를 제외하면 제2 실시예의 구성과 실질적으로 동일하며 동일 구성에 대해 동일 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다. 15 is a schematic cross-sectional view of an electroluminescent display device according to a fourth embodiment of the present invention, showing one pixel. The electroluminescent display device according to the fourth embodiment of the present invention is substantially the same as the configuration of the second embodiment except for a plurality of sub-pixels and banks, and the same symbols are assigned to the same configurations, and descriptions thereof are omitted or simplified. .

도 15에 도시한 바와 같이, 기판(110) 상에 제1, 제2, 제3 부화소(P1, P2, P3)가 정의되며, 제1, 제2, 제3 부화소(P1, P2, P3)는 하나의 화소를 이룬다. 일례로, 제1, 제2, 제3 부화소(P1, P2, P3)는 적, 녹, 청색 부화소(R, G, B)일 수 있다. As shown in FIG. 15 , first, second, and third subpixels P1 , P2 , and P3 are defined on the substrate 110 , and the first, second, and third subpixels P1 , P2 , and P2 are defined. P3) constitutes one pixel. For example, the first, second, and third subpixels P1 , P2 , and P3 may be red, green, and blue subpixels R, G, and B.

뱅크(470)는 제1, 제2, 제3 부화소(P1, P2, P3) 각각의 제1 전극(160)의 중앙을 노출하는 개구부(470a)를 가진다. 또한, 뱅크(470)는 제2 부화소(P2)의 제1 전극(160)의 가장자리 상면을 노출하는 홀(470b)을 가진다.The bank 470 has an opening 470a exposing the center of the first electrode 160 of each of the first, second, and third subpixels P1 , P2 , and P3 . In addition, the bank 470 has a hole 470b exposing the top surface of the edge of the first electrode 160 of the second subpixel P2 .

뱅크(470)의 개구부(470a)를 통해 노출된 제1 전극(160) 상부에는 발광층(280)이 형성된다. 발광층(280)은 뱅크(470)의 개구부(470a) 내에만 형성된 것으로 도시되어 있으나, 이에 제한되지 않으며, 발광층(280)은 도 12와 도 13에서와 같이, 적어도 하나의 공통층을 포함할 수 있다. 이때, 뱅크(470) 상부에는 역경사진 측면을 가지는 스페이서(275)가 구비될 수 있으며, 공통층은 스페이서(275)에 의해 분리될 수 있다.An emission layer 280 is formed on the first electrode 160 exposed through the opening 470a of the bank 470 . The light emitting layer 280 is illustrated as being formed only within the opening 470a of the bank 470, but is not limited thereto, and the light emitting layer 280 may include at least one common layer as shown in FIGS. 12 and 13 there is. In this case, a spacer 275 having an inverted side surface may be provided above the bank 470 , and the common layer may be separated by the spacer 275 .

이와 같이, 뱅크(470)의 홀(470a)은 제2 부화소(P2)에만 구비될 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 뱅크(470)의 홀(470a)은 제1 부화소(P1) 또는 제3 부화소(P3)에 더 구비될 수도 있다. 즉, 뱅크(470)의 홀(470a)은 제1, 제2, 제3 부화소(P1, P2, P3) 중에서 적어도 두 개에 구비될 수 있다. As such, the hole 470a of the bank 470 may be provided only in the second sub-pixel P2 . However, the present invention is not limited thereto, and the hole 470a of the bank 470 may be further provided in the first subpixel P1 or the third subpixel P3. That is, the hole 470a of the bank 470 may be provided in at least two of the first, second, and third sub-pixels P1, P2, and P3.

한편, 제4 실시예에서 제1, 제2, 제3 부화소(P1, P2, P3)의 제1 전극(160)은 동일한 면적을 가진다. 이와 달리, 제2 부화소(P2)의 제1 전극(160)은 제1 및 제3 부화소(P1, P3)의 제1 전극(160)과 다른 면적을 가질 수 있으며, 이러한 제5 실시예에 대해 도 16을 참조하여 설명한다. Meanwhile, in the fourth embodiment, the first electrodes 160 of the first, second, and third sub-pixels P1 , P2 , and P3 have the same area. Unlike this, the first electrode 160 of the second sub-pixel P2 may have an area different from that of the first electrode 160 of the first and third sub-pixels P1 and P3. This will be described with reference to FIG. 16 .

도 16은 본 발명의 제5 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 하나의 화소를 도시한다. 본 발명의 제5 실시예에 따른 전계발광 표시장치는 제1 전극을 제외하면 제4 실시예의 구성과 실질적으로 동일하며 동일 구성에 대해 동일 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다. 16 is a schematic cross-sectional view of an electroluminescent display device according to a fifth embodiment of the present invention, showing one pixel. The electroluminescent display device according to the fifth embodiment of the present invention has substantially the same configurations as those of the fourth embodiment except for the first electrode, and the same reference numerals are given to the same components, and descriptions thereof are omitted or simplified.

도 16에 도시한 바와 같이, 기판(110) 상에 제1, 제2, 제3 부화소(P1, P2, P3)가 정의되며, 제1, 제2, 제3 부화소(P1, P2, P3)는 하나의 화소를 이룬다. 일례로, 제1, 제2, 제3 부화소(P1, P2, P3)는 적, 녹, 청색 부화소(R, G, B)일 수 있으며, 이에 제한되지 않는다. As shown in FIG. 16 , first, second, and third subpixels P1 , P2 , and P3 are defined on the substrate 110 , and the first, second, and third subpixels P1 , P2 , and P2 are defined. P3) constitutes one pixel. For example, the first, second, and third subpixels P1 , P2 , and P3 may be red, green, and blue subpixels R, G, and B, but are not limited thereto.

뱅크(470)는 제1, 제2, 제3 부화소(P1, P2, P3) 각각의 제1 전극(560)의 중앙을 노출하는 개구부(470a)를 가진다. 또한, 뱅크(470)는 제2 부화소(P2)의 제1 전극(560b)의 가장자리 상면을 노출하는 홀(470b)을 가진다.The bank 470 has an opening 470a exposing the center of the first electrode 560 of each of the first, second, and third sub-pixels P1 , P2 , and P3 . In addition, the bank 470 has a hole 470b exposing an edge top surface of the first electrode 560b of the second subpixel P2 .

이러한 제2 부화소(P2)의 제1 전극(560b)의 면적은 제1 및 제3 부화소(P1, P3)의 제1 전극(560a, 560b)의 면적보다 크다. 제1 및 제3 부화소(P1, P3)의 제1 전극(560a, 560b)의 면적은 동일할 수 있다. The area of the first electrode 560b of the second subpixel P2 is larger than the area of the first electrodes 560a and 560b of the first and third subpixels P1 and P3. Areas of the first electrodes 560a and 560b of the first and third subpixels P1 and P3 may be the same.

이때, 제2 부화소(P2)의 제1 전극(560b)의 폭(w2)은 제1 및 제3 부화소(P1, P3)의 제1 전극(560a, 560b)의 폭(w1, w3)보다 크고, 제1 및 제3 부화소(P1, P3)의 제1 전극(560a, 560b)의 폭(w1, w3)은 동일할 수 있다. At this time, the width w2 of the first electrode 560b of the second subpixel P2 is equal to the widths w1 and w3 of the first electrodes 560a and 560b of the first and third subpixels P1 and P3. widths w1 and w3 of the first electrodes 560a and 560b of the first and third subpixels P1 and P3 may be the same.

또한, 홀(470b)에 대응하는 제2 부화소(P2)의 제1 전극(560b)의 가장자리는 홀(470b)에 대응하지 않는 가장자리보다 길 수 있다. 이에 따라, 제2 부화소(P2)의 제1 전극(560b)과 제1 부화소(P1)의 제1 전극(560a) 사이의 거리(d1)는, 제2 부화소(P2)의 제1 전극(560b)과 제3 부화소(P3)의 제1 전극(560c) 사이의 거리(d2)보다 작을 수 있다. Also, an edge of the first electrode 560b of the second subpixel P2 corresponding to the hole 470b may be longer than an edge not corresponding to the hole 470b. Accordingly, the distance d1 between the first electrode 560b of the second subpixel P2 and the first electrode 560a of the first subpixel P1 is It may be smaller than the distance d2 between the electrode 560b and the first electrode 560c of the third subpixel P3.

한편, 제1 부화소(P1)의 제1 전극(560a)과 제3 부화소(P3)의 제1 전극(560c) 사이의 거리(d3)는, 제2 부화소(P2)의 제1 전극(560b)과 제3 부화소(P3)의 제1 전극(560c) 사이의 거리(d2)와 동일할 수 있다. Meanwhile, the distance d3 between the first electrode 560a of the first subpixel P1 and the first electrode 560c of the third subpixel P3 is the first electrode of the second subpixel P2. It may be equal to the distance d2 between 560b and the first electrode 560c of the third subpixel P3.

다음, 뱅크(470)의 개구부(470a)를 통해 노출된 제1 전극(560) 상부에는 발광층(280)이 형성된다. 발광층(280)은 뱅크(470)의 개구부(470a) 내에만 형성된 것으로 도시되어 있으나, 이에 제한되지 않으며, 발광층(280)은 도 12와 도 13에서와 같이, 적어도 하나의 공통층을 포함할 수 있다. 이때, 뱅크(470) 상부에는 역경사진 측면을 가지는 스페이서(275)가 구비될 수 있으며, 공통층은 스페이서(275)에 의해 분리될 수 있다.Next, an emission layer 280 is formed on the first electrode 560 exposed through the opening 470a of the bank 470 . The light emitting layer 280 is illustrated as being formed only within the opening 470a of the bank 470, but is not limited thereto, and the light emitting layer 280 may include at least one common layer as shown in FIGS. 12 and 13 there is. In this case, a spacer 275 having an inverted side surface may be provided above the bank 470 , and the common layer may be separated by the spacer 275 .

이와 같이, 뱅크(470)의 홀(470a)은 제2 부화소(P2)에만 구비될 수 있으며, 제2 부화소(P2)의 제1 전극(560b)의 면적은 제1 및 제3 부화소(P1, P3)의 제1 전극(560a, 560b)의 면적보다 클 수 있다. As described above, the hole 470a of the bank 470 may be provided only in the second subpixel P2, and the area of the first electrode 560b of the second subpixel P2 may correspond to the first and third subpixels. (P1, P3) may be larger than the area of the first electrodes 560a and 560b.

이러한 본 발명의 제5 실시예에 따른 전계발광 표시장치는, 제4 실시예에 비해, 제1 전극(560) 사이의 거리를 증가시킬 수 있으므로, 제1 전극(560) 형성 시 피치 마진(pitch margin) 확보에 유리한 장점이 있다. Since the electroluminescent display device according to the fifth embodiment of the present invention can increase the distance between the first electrodes 560 compared to the fourth embodiment, a pitch margin is formed when the first electrodes 560 are formed. There is an advantage in securing a margin.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention within the scope not departing from the technical spirit and scope of the present invention described in the claims below. You will understand that it can be done.

110: 기판 120: 버퍼층
122: 반도체층 130: 게이트 절연막
132: 게이트 전극 140: 층간 절연막
142: 소스 전극 144: 드레인 전극
150: 오버코트층 150a: 드레인 컨택홀
160: 제1 전극 170: 뱅크
170a: 개구부 170b: 홀
180: 발광층 190: 제2 전극
T: 박막트랜지스터 De: 발광다이오드110: substrate 120: buffer layer
122: semiconductor layer 130: gate insulating film
132: gate electrode 140: interlayer insulating film
142: source electrode 144: drain electrode
150: overcoat layer 150a: drain contact hole
160: first electrode 170: bank
170a: opening 170b: hole
180: light emitting layer 190: second electrode
T: thin film transistor De: light emitting diode

Claims (14)

다수의 부화소가 정의된 기판과;
상기 기판 상부의 각 부화소에 구비된 제1 전극과;
상기 제1 전극의 가장자리를 덮으며 상기 제1 전극의 중앙을 노출하는 개구부를 가지는 뱅크와;
상기 뱅크의 개구부에 의해 노출된 상기 제1 전극 상부의 발광층과;
상기 발광층 상부의 제2 전극
을 포함하고,
상기 뱅크는 상기 다수의 부화소 중 적어도 하나에 구비된 상기 제1 전극을 노출하는 홀을 가지며, 상기 제2 전극은 상기 홀을 통해 상기 제1 전극과 전기적으로 연결되는 전계발광 표시장치.
a substrate on which a plurality of sub-pixels are defined;
a first electrode provided in each sub-pixel on the substrate;
a bank covering an edge of the first electrode and having an opening exposing a center of the first electrode;
a light emitting layer over the first electrode exposed by the opening of the bank;
The second electrode on the light emitting layer
including,
wherein the bank has a hole exposing the first electrode provided in at least one of the plurality of sub-pixels, and the second electrode is electrically connected to the first electrode through the hole.
 제1항에 있어서,
상기 제2 전극은 상기 홀을 통해 상기 제1 전극과 직접 접촉하는 전계발광 표시장치.
According to claim 1,
The second electrode directly contacts the first electrode through the hole.
 제1항에 있어서,
상기 발광층은 정공수송층과 발광물질층 및 전자수송층을 포함하고,
상기 홀 내에는 상기 제1 정공수송층과 상기 제1 전자수송층 중 적어도 하나가 위치하는 전계발광 표시장치.
According to claim 1,
The light emitting layer includes a hole transport layer, a light emitting material layer, and an electron transport layer,
At least one of the first hole transport layer and the first electron transport layer is positioned in the hole.
 제1항에 있어서,
상기 발광층은 제1 정공수송층, 제1 발광물질층, 제1 전자수송층, 전하생성층, 제2 정공수송층, 제2 발광물질층, 그리고 제2 전자수송층을 포함하고,
상기 홀 내에는 상기 제1 정공수송층, 상기 제1 전자수송층, 상기 전하생성층, 상기 제2 정공수송층, 그리고 상기 제2 전자수송층 중 적어도 하나가 위치하는 전계발광 표시장치.
According to claim 1,
The light emitting layer includes a first hole transport layer, a first light emitting material layer, a first electron transport layer, a charge generation layer, a second hole transport layer, a second light emitting material layer, and a second electron transport layer,
At least one of the first hole transport layer, the first electron transport layer, the charge generation layer, the second hole transport layer, and the second electron transport layer is positioned in the hole.
 제1항에 있어서,
상기 다수의 부화소는 제1, 제2, 제3 부화소를 포함하고,
상기 홀은 상기 제2 부화소에 구비되는 상기 제1 전극을 노출하는 전계발광 표시장치.
According to claim 1,
The plurality of sub-pixels include first, second, and third sub-pixels,
The hole exposes the first electrode provided in the second sub-pixel.
 제5항에 있어서,
상기 제2 부화소의 제1 전극은 상기 제1 및 제3 부화소의 제1 전극보다 넓은 면적을 가지는 전계발광 표시장치.
According to claim 5,
The first electrode of the second subpixel has a larger area than the first electrodes of the first and third subpixels.
 제6항에 있어서,
상기 홀과 상기 제1 부화소의 제1 전극 사이의 거리는 상기 홀과 상기 제3 부화소의 제1 전극 사이의 거리보다 작은 전계발광 표시장치.
According to claim 6,
A distance between the hole and the first electrode of the first subpixel is smaller than a distance between the hole and the first electrode of the third subpixel.
 제7항에 있어서,
상기 제1 및 제2 부화소의 제1 전극 사이의 거리는 상기 제2 및 제3 부화소의 제1 전극 사이의 거리보다 작은 전계발광 표시장치.
According to claim 7,
A distance between the first electrodes of the first and second subpixels is smaller than a distance between the first electrodes of the second and third subpixels.
 제1항에 있어서,
상기 다수의 부화소는 제1, 제2, 제3 부화소를 포함하고,
상기 뱅크는 상기 제1, 제2, 제3 부화소에 구비되는 제1 전극을 각각 노출하는 다수의 홀을 가지는 전계발광 표시장치.
According to claim 1,
The plurality of sub-pixels include first, second, and third sub-pixels,
The bank has a plurality of holes exposing the first electrodes provided in the first, second, and third sub-pixels, respectively.
 제1항에 있어서,
상기 홀의 면적은 상기 제1 전극 면적의 1/1000 이하인 전계발광 표시장치.
According to claim 1,
The area of the hole is less than 1/1000 of the area of the first electrode.
 제1항에 있어서,
상기 뱅크와 상기 제2 전극 사이에 역경사진 측면을 가지는 스페이서를 더 포함하는 전계발광 표시장치.
According to claim 1,
and a spacer having a reverse inclined side surface between the bank and the second electrode.
 제11항에 있어서,
상기 발광층은 상기 뱅크와 상기 스페이서 상부에 형성되는 적어도 하나의 공통층을 포함하며, 상기 공통층은 상기 스페이서에 의해 분리되는 전계발광 표시장치.
According to claim 11,
The light emitting layer includes at least one common layer formed on the bank and the spacer, and the common layer is separated by the spacer.
 제1항에 있어서,
상기 다수의 부화소는 제1, 제2, 제3 부화소를 포함하고,
상기 홀은 상기 제1, 제2, 제3 부화소 중 적어도 두 개에 구비되는 전계발광 표시장치.
According to claim 1,
The plurality of sub-pixels include first, second, and third sub-pixels,
The hole is provided in at least two of the first, second, and third sub-pixels.
 제1항에 있어서,
평면 상에서 상기 제1 전극을 노출하는 상기 홀은 상기 개구부의 가장자리를 따라 형성되는 전계발광 표시장치.According to claim 1,
The hole exposing the first electrode on a plane is formed along an edge of the opening.
KR1020210193027A 2021-12-30 2021-12-30 Electroluminescent Display Device KR20230102691A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210193027A KR20230102691A (en) 2021-12-30 2021-12-30 Electroluminescent Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210193027A KR20230102691A (en) 2021-12-30 2021-12-30 Electroluminescent Display Device

Publications (1)

Publication Number Publication Date
KR20230102691A true KR20230102691A (en) 2023-07-07

Family

ID=87154032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210193027A KR20230102691A (en) 2021-12-30 2021-12-30 Electroluminescent Display Device

Country Status (1)

Country Link
KR (1) KR20230102691A (en)

Similar Documents

Publication Publication Date Title
KR101306843B1 (en) Organic light Emitting Display Device
KR100830981B1 (en) Organic light emitting diode display
KR100846711B1 (en) Organic light emitting display and method of manufacturing thesame
JP2005031251A (en) Light emission type display device
US11063097B2 (en) Transparent display device
KR102476562B1 (en) Electroluminescent Display Device
KR20090108931A (en) Organic light emitting device and manufacturing method thereof
JP6417017B2 (en) Ultra-high resolution flat panel display with high aperture ratio
KR20050017695A (en) Flat panel display
KR20180077834A (en) Electroluminescent Display Device
KR20210085331A (en) Electroluminescent Display Device
KR20200073599A (en) Electroluminescent Device
US10847592B2 (en) Electroluminescent display device
US10797127B2 (en) Electroluminescent display device
KR102418513B1 (en) Electroluminescent Display Device
KR102361115B1 (en) Electroluminescent Display Device
KR20210072451A (en) Electroluminescent Device
US11658205B2 (en) Electroluminescent display device
KR102609087B1 (en) Organic light emitting diode display device
KR20180061777A (en) Organic Light Emitting Diode Display Device
KR20230102691A (en) Electroluminescent Display Device
KR102031779B1 (en) Organic light Emitting Display Device
KR20190063964A (en) Electroluminescent Display Device
KR20230103320A (en) Electroluminescent Display Device
KR101388303B1 (en) Organic Light Emitting Display and Driving Method of the same