KR20230102098A - Negative differential resistance device with negative differential resistance performance by bandgap engineering - Google Patents
Negative differential resistance device with negative differential resistance performance by bandgap engineering Download PDFInfo
- Publication number
- KR20230102098A KR20230102098A KR1020210191974A KR20210191974A KR20230102098A KR 20230102098 A KR20230102098 A KR 20230102098A KR 1020210191974 A KR1020210191974 A KR 1020210191974A KR 20210191974 A KR20210191974 A KR 20210191974A KR 20230102098 A KR20230102098 A KR 20230102098A
- Authority
- KR
- South Korea
- Prior art keywords
- negative differential
- differential resistance
- semiconductor layer
- type semiconductor
- resistance performance
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 119
- 238000000034 method Methods 0.000 claims abstract description 17
- 230000005641 tunneling Effects 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 230000008859 change Effects 0.000 claims abstract description 6
- 230000007423 decrease Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 239000002105 nanoparticle Substances 0.000 claims description 27
- 239000002096 quantum dot Substances 0.000 claims description 27
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 14
- 239000011787 zinc oxide Substances 0.000 claims description 13
- 239000002904 solvent Substances 0.000 claims description 10
- WMFOQBRAJBCJND-UHFFFAOYSA-M Lithium hydroxide Chemical compound [Li+].[OH-] WMFOQBRAJBCJND-UHFFFAOYSA-M 0.000 claims description 9
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 9
- 229910010272 inorganic material Inorganic materials 0.000 claims description 7
- 239000011147 inorganic material Substances 0.000 claims description 7
- 239000011259 mixed solution Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 239000002245 particle Substances 0.000 claims description 7
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 claims description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004768 lowest unoccupied molecular orbital Methods 0.000 claims description 6
- 239000000243 solution Substances 0.000 claims description 5
- 238000002207 thermal evaporation Methods 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 3
- ZOIORXHNWRGPMV-UHFFFAOYSA-N acetic acid;zinc Chemical compound [Zn].CC(O)=O.CC(O)=O ZOIORXHNWRGPMV-UHFFFAOYSA-N 0.000 claims description 3
- 230000032683 aging Effects 0.000 claims description 3
- 230000010287 polarization Effects 0.000 claims description 3
- 239000002243 precursor Substances 0.000 claims description 3
- 239000011701 zinc Substances 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000004246 zinc acetate Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 description 2
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 2
- CFEAAQFZALKQPA-UHFFFAOYSA-N cadmium(2+);oxygen(2-) Chemical compound [O-2].[Cd+2] CFEAAQFZALKQPA-UHFFFAOYSA-N 0.000 description 2
- BERDEBHAJNAUOM-UHFFFAOYSA-N copper(i) oxide Chemical compound [Cu]O[Cu] BERDEBHAJNAUOM-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- XCAUINMIESBTBL-UHFFFAOYSA-N lead(ii) sulfide Chemical compound [Pb]=S XCAUINMIESBTBL-UHFFFAOYSA-N 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
본 발명은 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자에 관한 것으로, 기판 상에 형성되는 p형 반도체층, p형 반도체층 상에 형성되는 n형 반도체층, 반도체층 상에 형성되는 소스 전극 및 드레인 전극을 포함하되, n형 반도체층이 소스 전극으로부터 전달받은 전하를 p형 반도체층에 전달하고 p형 반도체층으로부터 전달받은 전하를 드레인 전극으로 전달하되, 소스 전극 및 드레인 전극에 인가된 전압에 따라 p형 반도체층 및 n형 반도체층 사이에 페르미 준위의 변화로 전하가 밴드 간 터널링(Band to Band Tunneling)에서 확산(Diffusion)으로 변경되어 인가된 전압의 증가 대비 전류가 감소되는 구간이 설정되는 구성으로 에너지 밴드갭을 이용한 음미분저항 특성을 구현하여 복잡한 공정을 간소화하고, 높은 전류레벨 형성으로 음미분저항 소자에 대한 신뢰성을 향상시킬 수 있다.The present invention relates to a negative differential resistance element having negative differential resistance performance by bandgap engineering, wherein a p-type semiconductor layer is formed on a substrate, an n-type semiconductor layer is formed on the p-type semiconductor layer, and a semiconductor layer is formed on the semiconductor layer. It includes a source electrode and a drain electrode to be, but the n-type semiconductor layer transfers the charge received from the source electrode to the p-type semiconductor layer and transfers the charge received from the p-type semiconductor layer to the drain electrode, but to the source electrode and the drain electrode Depending on the applied voltage, the charge is changed from Band to Band Tunneling to Diffusion due to a change in the Fermi level between the p-type semiconductor layer and the n-type semiconductor layer, resulting in a decrease in current compared to an increase in applied voltage In a configuration in which a section is set, it is possible to simplify a complicated process by implementing a negative differential resistance characteristic using an energy bandgap, and to improve the reliability of a negative differential resistance element by forming a high current level.
Description
본 발명은 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자에 관한 것으로, 에너지 밴드갭에 따른 음미분저항 특성을 구현할 수 있도록 한 기술에 관한 것이다.The present invention relates to a negative differential resistance device having negative differential resistance performance by bandgap engineering, and relates to a technology capable of realizing negative differential resistance characteristics according to an energy bandgap.
음미분저항(Negative differential resistance)은 두 개의 전극으로 구성된 소자에서 전압이 증가할 때 전류가 감소하는 현상이다. 이러한 특성은 다진법 회로 및 주파수 배율기 등 다양하게 적용될 수 있다. 소자에서 음미분저항에 대한 이유는 미시 세계에서의 특정 조건에서 나타나는 전하 움직임에 의한 것으로 정확한 원인을 밝히기 위해 많은 연구가 진행되고 있다.Negative differential resistance is a phenomenon in which the current decreases when the voltage increases in a device composed of two electrodes. This characteristic can be applied in various ways, such as multiplication circuits and frequency multipliers. The reason for the negative differential resistance in the device is due to the charge motion that appears under specific conditions in the microscopic world, and many studies are being conducted to reveal the exact cause.
음미분저항을 구현하기 위한 종래의 소자는 p형 반도체와 n형 반도체를 부분적으로 겹쳐진 이종접합 구조를 형성하여 p형 반도체의 밸런스 밴드(Balance band)와 n형 반도체의 컨덕션 밴드(Conduction band) 사이에서 일어나는 밴드-투-밴드 터널링(Band to Band Tunneling) 현상을 유도하는 방식을 적용하거나, 전하의 확산(Electron diffusion)을 이용하여 발생시킨다.A conventional device for implementing negative differential resistance forms a heterojunction structure in which a p-type semiconductor and an n-type semiconductor are partially overlapped to form a balance band of the p-type semiconductor and a conduction band of the n-type semiconductor. A method of inducing a band to band tunneling phenomenon occurring between the bands is applied, or it is generated by using electron diffusion.
그러나 두 전극으로 구성되는 소자에서 음미분저항을 구현하기 위해서는 공정이 복잡하고, 대면적 공정이 어려우며, 낮은 전류레벨로 인해 음미분저항에 따른 소자특성을 확보하기 어렵고, 음미분저항의 피크 투 밸리 전류특성(Peak-to-Valley Current Ratio)의 크기를 결정짓는 원인이 불명확하여 음미분저항을 상용화하기에는 어려운 문제가 있다.However, in order to implement negative differential resistance in a device composed of two electrodes, the process is complicated, it is difficult to process a large area, it is difficult to secure device characteristics according to negative differential resistance due to a low current level, and the peak-to-valley of negative differential resistance It is difficult to commercialize negative differential resistance because the cause that determines the size of the current characteristic (Peak-to-Valley Current Ratio) is unclear.
이러한 문제를 해결하기 위해 음미분저항 소자의 특성을 활용할 수 있는 소자의 개발이 시급하다.In order to solve this problem, it is urgent to develop a device capable of utilizing the characteristics of a negative differential resistance device.
본 발명은, 에너지 밴드갭을 이용하여 음미분저항 특성을 구현할 수 있는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자를 제공할 수 있다.The present invention can provide a negative differential resistance device having negative differential resistance performance by band gap engineering capable of implementing negative differential resistance characteristics using an energy band gap.
본 발명의 일 측면에 따른 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자는 기판 상에 형성되는 p형 반도체층; 상기 p형 반도체층 상에 형성되는 n형 반도체층; 및 상기 반도체층 상에 형성되는 소스 전극 및 드레인 전극을 포함하되, 상기 n형 반도체층은, 상기 소스 전극으로부터 전달받은 전하를 상기 p형 반도체층에 전달하고 상기 p형 반도체층으로부터 전달받은 전하를 상기 드레인 전극으로 전달하되, 상기 소스 전극 및 드레인 전극에 인가된 전압에 따라 상기 p형 반도체층 및 상기 n형 반도체층 사이에 페르미 준위의 변화로 전하가 밴드 간 터널링(Band to Band Tunneling)에서 확산(Diffusion)으로 변경되어 인가된 전압의 증가 대비 전류가 감소되는 구간이 설정될 수 있다.According to one aspect of the present invention, a negative differential resistance device having negative differential resistance performance by bandgap engineering includes a p-type semiconductor layer formed on a substrate; an n-type semiconductor layer formed on the p-type semiconductor layer; and a source electrode and a drain electrode formed on the semiconductor layer, wherein the n-type semiconductor layer transfers the charge transferred from the source electrode to the p-type semiconductor layer and stores the charge transferred from the p-type semiconductor layer. Although transferred to the drain electrode, charges are diffused in band-to-band tunneling due to a change in Fermi level between the p-type semiconductor layer and the n-type semiconductor layer according to the voltage applied to the source electrode and the drain electrode. (Diffusion), a section in which the current is reduced compared to the increase in the applied voltage may be set.
바람직하게는, 상기 n형 반도체층은 전자친화물질일 수 있다.Preferably, the n-type semiconductor layer may be an electrophilic material.
바람직하게는, 상기 전자친화물질은 에너지 밴드갭(Energy bandgap)이 2 eV 내지 5 eV일 수 있다.Preferably, the electrophilic material may have an energy bandgap of 2 eV to 5 eV.
바람직하게는, 상기 전자친화물질은 전도대(Conduction band) 및 LUMO(Lowest Unoccupied Molecular Orbital) 중 어느 하나가 상기 p형 반도체와 0.2 eV 내지 0.8 eV 차이일 수 있다.Preferably, the electrophilic material may have a difference between a conduction band and a lowest unoccupied molecular orbital (LUMO) of 0.2 eV to 0.8 eV from that of the p-type semiconductor.
바람직하게는, 상기 전자친화물질은 산화아연(Zinc Oxide)일 수 있다.Preferably, the electrophilic material may be zinc oxide.
바람직하게는, 상기 n형 반도체층은 용매와 무기물을 분자 간 분극을 형성하는 에이징(aging) 기법으로 혼합된 혼합물로 형성될 수 있다.Preferably, the n-type semiconductor layer may be formed of a mixture in which a solvent and an inorganic material are mixed by an aging technique to form intermolecular polarization.
바람직하게는, 상기 혼합물은 에이징된 후 상기 p형 반도체층 상에 적층형성되되, 100℃ 내지 150℃에서 어닐링(Annealing)되어 상기 용매가 증발될 수 있다.Preferably, the mixture is laminated on the p-type semiconductor layer after being aged, and annealed at 100° C. to 150° C. to evaporate the solvent.
바람직하게는, 상기 용매는 클로로폼(Chloroform)과 에탄올(Ethanol)을 혼합하여 형성될 수 있다.Preferably, the solvent may be formed by mixing chloroform and ethanol.
바람직하게는, 상기 무기물은 퀀텀 닷(Quantum dot) 및 나노 파티클(Nanoparticle) 중 어느 하나일 수 있다.Preferably, the inorganic material may be any one of quantum dots and nanoparticles.
바람직하게는, 상기 퀀텀 닷 및 나노 파티클은 아연(Zinc) 전구체 및 아연 아세테이트(Zinc acetate) 용액을 혼합하고 혼합된 용액에 수산화 리튬 및 수산화 칼륨 중 어느 하나를 첨가하여 산화아연 시드(Zinc Oxide Seed)를 성장시켜 형성될 수 있다.Preferably, the quantum dots and nanoparticles are formed by mixing a zinc precursor and a zinc acetate solution and adding either lithium hydroxide or potassium hydroxide to the mixed solution to produce zinc oxide seeds. It can be formed by growing.
바람직하게는, 상기 퀀텀 닷은 상기 산화아연 시드가 상기 혼합된 용액 내에서 40분 내지 80분 동안 성장될 수 있다.Preferably, the quantum dot may be grown for 40 minutes to 80 minutes in the solution in which the zinc oxide seeds are mixed.
바람직하게는, 상기 나노 파티클은 상기 산화아연 시드가 상기 혼합된 용액 내에서 220분 내지 260분 동안 성장될 수 있다.Preferably, the nanoparticles may be grown for 220 minutes to 260 minutes in the solution in which the zinc oxide seeds are mixed.
바람직하게는, 상기 퀀텀 닷은 입자의 크기가 3 nm 내지 7 nm일 수 있다.Preferably, the particle size of the quantum dot may be 3 nm to 7 nm.
바람직하게는, 상기 나노 파티클은 입자의 크기가 20 nm 내지 50 nm일 수 있다.Preferably, the nanoparticles may have a particle size of 20 nm to 50 nm.
바람직하게는, 상기 n형 반도체층은 소스 전극 및 드레인 전극 사이의 채널길이(Channel Length)가 50μm 내지 150μm일 수 있다.Preferably, the n-type semiconductor layer may have a channel length between a source electrode and a drain electrode of 50 μm to 150 μm.
바람직하게는, 상기 n형 반도체층은 소스 전극 및 드레인 전극 각각의 채널폭(Channel Width)이 500μm 내지 1500μm일 수 있다.Preferably, the n-type semiconductor layer may have a channel width of 500 μm to 1500 μm of each of the source electrode and the drain electrode.
바람직하게는, 상기 소스 전극 및 드레인 전극은 열증착 기법(Thermal evaporation system)으로 증착될 수 있다.Preferably, the source electrode and the drain electrode may be deposited using a thermal evaporation system.
바람직하게는, 상기 p형 반도체층 및 n형 반도체층 사이에 전하의 터널링을 억제하는 절연층을 더 포함할 수 있다.Preferably, an insulating layer suppressing charge tunneling may be further included between the p-type semiconductor layer and the n-type semiconductor layer.
바람직하게는, 상기 n형 반도체층은 두께가 50 nm 내지 150 nm일 수 있다.Preferably, the n-type semiconductor layer may have a thickness of 50 nm to 150 nm.
바람직하게는, 상기 p형 반도체층 및 n형 반도체층 중 어느 하나는 스핀코팅(Spin-coating) 공정 기법으로 형성될 수 있다.Preferably, any one of the p-type semiconductor layer and the n-type semiconductor layer may be formed by a spin-coating process technique.
본 발명에 따르면, 에너지 밴드갭을 이용한 음미분저항 특성을 구현하여 복잡한 공정을 간소화하고, 높은 전류레벨 형성으로 음미분저항 소자에 대한 신뢰성을 향상시킬 수 있다.According to the present invention, it is possible to simplify a complex process by implementing negative differential resistance characteristics using an energy bandgap, and to improve the reliability of a negative differential resistance element by forming a high current level.
도 1은 일 실시예에 따른 음미분저항 소자의 단면도이다.
도 2는 일 실시예에 따른 음미분저항 소자를 위에서 바라본 단면도이다.
도 3은 일 실시예에 따른 나노 파티클 n형 반도체층의 I-V 전류특성을 나타낸 그래프이다.
도 4는 일 실시예에 따른 퀀텀 닷 n형 반도체층의 I-V 전류특성을 나타낸 그래프이다.
도 5는 일 실시예에 따른 퀀텀 닷 및 나노 파티클 n형 반도체층의 에너지 밴드갭을 나타낸 도이다.
도 6은 일 실시예에 전압에 따른 p형 반도체층 및 n형 반도체층 사이의 에너지 밴드의 변화를 나타낸 도이다.1 is a cross-sectional view of a negative differential resistance device according to an exemplary embodiment.
2 is a cross-sectional view of a negative differential resistance device viewed from above according to an exemplary embodiment.
3 is a graph showing IV current characteristics of a nanoparticle n-type semiconductor layer according to an embodiment.
4 is a graph showing IV current characteristics of a quantum dot n-type semiconductor layer according to an exemplary embodiment.
5 is a diagram illustrating energy band gaps of quantum dots and nanoparticle n-type semiconductor layers according to an exemplary embodiment.
6 is a diagram illustrating a change in an energy band between a p-type semiconductor layer and an n-type semiconductor layer according to voltage according to an exemplary embodiment.
이하에서는 본 발명에 따른 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자를 첨부된 도면들을 참조하여 상세하게 설명한다. 이러한 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, a negative differential resistance device having negative differential resistance performance by bandgap engineering according to the present invention will be described in detail with reference to the accompanying drawings. In this process, the thickness of lines or the size of components shown in the drawings may be exaggerated for clarity and convenience of explanation. In addition, terms to be described later are terms defined in consideration of functions in the present invention, which may vary according to an operator's intention or practice. Therefore, definitions of these terms will have to be made based on the content throughout this specification.
본 발명의 목적 및 효과는 하기의 설명에 의해서 자연스럽게 이해되거나 보다 분명해질 수 있으며, 하기의 기재만으로 본 발명의 목적 및 효과가 제한되는 것은 아니다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.The objects and effects of the present invention can be naturally understood or more clearly understood by the following description, and the objects and effects of the present invention are not limited only by the following description. In addition, in describing the present invention, if it is determined that a detailed description of a known technology related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted.
도 1은 일 실시예에 따른 음미분저항 소자의 단면도이다.1 is a cross-sectional view of a negative differential resistance device according to an exemplary embodiment.
도 1에서 나타낸 바와 같이, 일 실시예에 따른 음미분저항 소자(100)는 p형 반도체층(110), n형 반도체층 (120), 및 소스 전극 및 드레인 전극(130)을 포함할 수 있다.As shown in FIG. 1 , the negative
p형 반도체층(110)은 기판 상에 형성될 수 있다. 이때, p형 반도체층(110)은 실리콘에서 붕소(Boron)를 도핑하여 p 도핑된 실리콘일 수 있으나, 반드시 p 도핑된 실리콘에 한정되는 것은 아니며, 정공의 이동도가 전자의 이동도보다 높은 물질이라면 한정하지 아니한다.The p-
n형 반도체층(120)은 상기 p형 반도체층(110) 상에 형성될 수 있다. 여기서, 상기 n형 반도체층(120)은 상기 소스 전극(131)으로부터 전달받은 전하(1)를 상기 p형 반도체층(110)에 전달하고 상기 p형 반도체층(110)으로부터 전달받은 전하(1)를 상기 드레인 전극(132)으로 전달하되, 상기 소스 전극 및 드레인 전극(130)에 인가된 전압에 따라 상기 p형 반도체층(110) 및 상기 n형 반도체층(120) 사이에 페르미 준위(40)의 변화로 전하가 밴드 간 터널링(Band to Band Tunneling)에서 확산(Diffusion)으로 변경되어 인가된 전압의 증가 대비 전류가 감소되는 구간이 설정될 수 있다. An n-
이때, 상기 p형 반도체층(110)과 상기 n형 반도체층이 이종접합이 되었을 때, 상기 n형 반도체층(120)의 종류(퀀텀 닷 및 나노파티클)에 따라 접합 전위차(60)에 차이가 나타날 수 있으며, 인가된 전압에 따라 전하(1)의 이동이 여기서 n형 반도체층(120)의 종류(퀀텀 닷 및 나노파티클)에 따라 전류가 감소되는 구간의 크기가 다를 수 있다. 여기서, 인가된 전압은 소스 전극 및 드레인 전극(130)에 인가된 전압일 수 있다.At this time, when the p-
또한, n형 반도체층(120)은 전자친화물질일 수 있고, 전자친화물질은 에너지 밴드갭(Energy bandgap)이 2 eV 내지 5 eV일 수 있다. 또한, 전자친화물질은 전도대(Conduction band) 및 LUMO(Lowest Unoccupied Molecular Orbital) 중 어느 하나가 상기 p형 반도체와 0.2 eV 내지 0.8 eV 차이일 수 있다. Also, the n-
또한, 전자친화물질은 산화아연(Zinc Oxide)일 수 있으나, 전자친화물질이 반드시 상술한 산화아연으로 한정되는 것은 아니며, 산화주석(SnO2), 이산화 타이타늄(TiO2), 산화 구리(CuO), 산화 구리(I)(Cu2O), 산화 카드뮴(CdO), 타이타늄산바륨(BaTiO3), 납 지르코네이트(PbZrO3-), 텔루르화카드뮴(CdTe), 및 화황 납(PbS) 중 어느 하나로 구비될 수 있다.In addition, the electrophilic material may be zinc oxide, but the electrophilic material is not necessarily limited to the above-mentioned zinc oxide, and tin oxide (SnO 2 ), titanium dioxide (TiO 2 ), and copper oxide (CuO) , copper (I) oxide (Cu 2 O), cadmium oxide (CdO), barium titanate (BaTiO 3 ), lead zirconate (PbZrO 3- ), cadmium telluride (CdTe), and lead sulfide (PbS). Either one may be provided.
n형 반도체층(120)은 용매와 무기물을 분자 간 분극을 형성하는 에이징(aging) 기법으로 혼합된 혼합물로 형성될 수 있다. 이때, 혼합물은 에이징된 후 상기 p형 반도체층(110) 상에 적층형성되되, 100℃ 내지 150℃에서 어닐링(Annealing)되어 상기 용매가 증발될 수 있다.The n-
여기서, 상기 용매는 클로로폼(Chloroform)과 에탄올(Ethanol)을 혼합하여 형성될 수 있고, 상기 무기물은 퀀텀 닷(Quantum dot) 및 나노 파티클(Nanoparticle) 중 어느 하나일 수 있다. Here, the solvent may be formed by mixing chloroform and ethanol, and the inorganic material may be any one of quantum dots and nanoparticles.
이때, 상기 퀀텀 닷 및 나노 파티클은 아연(Zinc) 전구체 및 아연 아세테이트(Zinc acetate) 용액을 혼합하고 혼합된 용액에 수산화 리튬 및 수산화 칼륨 중 어느 하나를 첨가하여 산화아연 시드(Zinc Oxide Seed)를 성장시켜 형성될 수 있으며, 상기 퀀텀 닷은 상기 산화아연 시드가 상기 혼합된 용액 내에서 40분 내지 80분 동안 성장될 수 있고, 상기 나노 파티클은 상기 산화아연 시드가 상기 혼합된 용액 내에서 220분 내지 260분 동안 성장될 수 있다.At this time, the quantum dots and nanoparticles grow zinc oxide seeds by mixing a zinc precursor and a zinc acetate solution and adding either lithium hydroxide or potassium hydroxide to the mixed solution. The quantum dots may be grown in the mixed solution of the zinc oxide seeds for 40 minutes to 80 minutes, and the nanoparticles may be grown in the mixed solution with the zinc oxide seeds for 220 minutes to 80 minutes. It can be grown for 260 minutes.
상기 퀀텀 닷은 입자의 크기가 3 nm 내지 7 nm 일 수 있으며, 상기 나노 파티클 파우더는 입자의 크기가 20 nm 내지 50 nm 일 수 있다. 바람직하게는, 퀀텀 닷은 크기가 5 nm 내지 6 nm 일 수 있으며, 나노 파티클은 30 nm 내지 40 nm 일 수 있고, 더욱 바람직하게는, 퀀텀 닷의 크기는 평균 5.2 nm 일 수 있고, 나노 파티클의 크기는 평균 34.3 nm 일 수 있다.The quantum dots may have a particle size of 3 nm to 7 nm, and the nanoparticle powder may have a particle size of 20 nm to 50 nm. Preferably, the quantum dots may have a size of 5 nm to 6 nm, and the nanoparticles may have a size of 30 nm to 40 nm, more preferably, the size of the quantum dots may be 5.2 nm on average, and the size of the nanoparticles may be 5.2 nm. The size may average 34.3 nm.
상기 n형 반도체층(120)은 소스 전극 및 드레인 전극(130) 사이의 채널길이(20)(Channel Length)가 50μm 내지 150μm일 수 있고, 상기 n형 반도체층(120)은 소스 전극 및 드레인 전극(130) 각각의 채널폭(10)(Channel Width)이 500μm 내지 1500μm일 수 있다.The n-
또한, 상기 n형 반도체층(120)은 두께가 50 nm 내지 150 nm일 수 있다.Also, the n-
상기 p형 반도체층 및 n형 반도체층 중 어느 하나는 스핀코팅(Spin-coating) 공정 기법으로 형성될 수 있다. Any one of the p-type semiconductor layer and the n-type semiconductor layer may be formed by a spin-coating process technique.
스핀코팅 기법으로 n형 반도체층(120)을 형성할 경우, 용매와 무기물이 혼합된 혼합물 0.1 ml 내지 0.5 ml를 p형 반도체층(110) 상에 투입하여 2000 rpm 내지 4000 rpm으로 20초 내지 40초동안 회전시켜 박막을 형성할 수 있다.When the n-
p형 반도체층 및 n형 반도체층 중 어느 하나는 스퍼터링(Sputtering), 원자층 박막 증착(Atomic layer deposition), 화학기상증착(Chemical vapor deposition), 열기상증착(Thermal evaporation) 중 어느 하나의 공정 기법으로 형성될 수 있다.Any one of the p-type semiconductor layer and the n-type semiconductor layer is sputtering, atomic layer deposition, chemical vapor deposition, and thermal evaporation. can be formed as
소스 전극 및 드레인 전극(130)은 상기 반도체층 상에 형성될 수 있다. 여기서, 소스 전극 및 드레인 전극(130)은 열증착 기법(Thermal evaporation system)으로 측정될 수 있으나, 소스 전극 및 드레인 전극(130)이 반드시 상술한 열증착 기법으로 형성되는 것은 아니며, 스퍼터 기법 및 화학기상증착 기법으로 형성될 수 있다.The source and drain
도 2는 일 실시예에 따른 음미분저항 소자를 위에서 바라본 단면도이다.2 is a cross-sectional view of a negative differential resistance device viewed from above according to an exemplary embodiment.
도 2에서 나타낸 바와 같이, 일 실시예에 따른 음미분저항 소자(100)의 단면도는 p형 반도체층(110) 상에 n형 반도체층(120)이 적층형성될 수 있고, n형 반도체층(120) 상에 소스 전극 및 드레인 전극(130)이 형성될 수 있다. 소스 전극 및 드레인 전극(130) 사이의 채널길이(20)와 채널폭(10)은 변경될 수 있으며, 두 전극 사이에 인가된 전압에 의해 소스 전극(131)에서 드레인 전극(132)으로 전하(1)가 이동될 수 있다.As shown in FIG. 2, in a cross-sectional view of the negative
도 3은 일 실시예에 따른 나노 파티클 n형 반도체층의 I-V 전류특성을 나타낸 그래프이다.3 is a graph showing I-V current characteristics of a nanoparticle n-type semiconductor layer according to an embodiment.
도 3에서 나타낸 바와 같이, 일 실시예에 따른 나노 파티클 n형 반도체층(120)의 I-V 전류특성은 소스 전극(131)에 -10V ~ +10V로 인가하였을 때 전류를 나타낸다. 이때, 파티클 n형 반도체층(120)은 0V에서 3V까지 점차 증가하다가 3V에서 5V까지 점차 감소하는 전류특성이 나타난다. 나노 파티클 n형 반도체층(120)의 PVCR(30)(Peak-to-Valley Current Ratio)은 1 eV 내지 2 eV 일 수 있으며, 더욱 바람직하게는, 1.14 eV일 수 있다.As shown in FIG. 3 , the I-V current characteristic of the nanoparticle n-
도 4는 일 실시예에 따른 퀀텀 닷 n형 반도체층의 I-V 전류특성을 나타낸 그래프이다.4 is a graph showing I-V current characteristics of a quantum dot n-type semiconductor layer according to an exemplary embodiment.
도 4에서 나타낸 바와 같이, 일 실시예에 따른 퀀텀 닷 n형 반도체층(120)의 I-V 전류특성은 소스 전극(131)에 -10V ~ +10V로 인가하였을 때 전류를 나타낸다. 이때, 퀀텀 닷 n형 반도체층(120)은 0V에서 3V까지 점차 증가하다가 3V에서 7V까지 점차 감소하는 전류특성이 나타난다. 이때, PVCR(30)은 4 eV 내지 5 eV일 수 있으며, 더욱 바람직하게는, 4.13 eV일 수 있다.As shown in FIG. 4 , the I-V current characteristic of the quantum dot n-
도 5는 일 실시예에 따른 퀀텀 닷 및 나노 파티클 n형 반도체층의 에너지 밴드갭을 나타낸 도이다.5 is a diagram illustrating energy band gaps of quantum dots and nanoparticle n-type semiconductor layers according to an exemplary embodiment.
도 5에서 나타낸 바와 같이, 일 실시예에 따른 퀀텀 닷 및 나노 파티클 n형 반도체층의 에너지 밴드갭은 p형 반도체층(110)과 n형 반도체층(120) 사이의 접합 전위차(60) 즉, 퀀텀 닷 n형 반도체층(120)과 나노 파티클 n형 반도체층(120)에 따라 달라질 수 있으며, 따라서 퀀텀 닷 n형 반도체층(120)의 장벽너비(50)가 나노 파티클 n형 반도체층(120)의 장벽너비(50) 보다 좁게 형성되어 퀀텀 닷 n형 반도체층(120)에서 전하(1)의 밴드 간 터널링이 나노 파티클 n형 반도체층(120)에서 전하(1)의 밴드 간 터널링보다 상대적으로 활발히 이루어질 수 있다. 이때, 밴드간 터널링은 p형 반도체와 n형 반도체층(120) 사이의 장벽너비(50)에 따라 발생할 수 있으며, 전압이 인가됨에 따라 전하(1)가 밴드간 터널링에서 확산으로 변하여 전압의 크기가 증가하되 전류가 감소하는 PVCR(30) 구간이 형성될 수 있다.As shown in FIG. 5, the energy band gap of the quantum dot and nanoparticle n-type semiconductor layer according to an embodiment is the junction potential difference 60 between the p-
도 6은 일 실시예에 따른 p형 반도체층 및 n형 반도체층 사이의 에너지 밴드의 변화를 나타낸 도이다.6 is a diagram illustrating a change in an energy band between a p-type semiconductor layer and an n-type semiconductor layer according to an exemplary embodiment.
도 6에서 나타낸 바와 같이, 일 실시예에 따른 p형 반도체층(110) 및 n형 반도체층(120) 사이의 에너지 밴드의 변화는 (a)퀀텀 닷 n형 반도체층(120) 및 (b)나노 파티클 n형 반도체층(120)에서 동일하게 나타날 수 있으며, 인가된 전압에 의해 맞춰진 페르미 준위(40)가 n형 반도체층(120)의 컨턱션 밴드의 상승으로 틀어지고, 페르미 준위(40)의 불일치로 인해 n형 반도체층(120)에서 p형 반도체층(110)으로 이동하는 전하(1)가 밴드 간 터널링에서 확산으로 변경됨에 따라 전류 밀도가 감소할 수 있다. 이때, 더 높은 전압을 가하면 전류밀도가 다시 상승할 수 있다.As shown in FIG. 6, the change of the energy band between the p-
이상에서 대표적인 실시예를 통하여 본 발명을 상세하게 설명하였으나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리 범위는 설명한 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태에 의하여 정해져야 한다. Although the present invention has been described in detail through representative embodiments, those skilled in the art will understand that various modifications are possible to the above-described embodiments without departing from the scope of the present invention. will be. Therefore, the scope of the present invention should not be limited to the described embodiments and should not be defined, and should be defined by all changes or modifications derived from the claims and equivalent concepts as well as the claims to be described later.
100: 음미분저항 소자
110: p형 반도체층
120: n형 반도체층
130: 소스 전극 및 드레인 전극
131: 소스 전극
132: 드레인 전극
10: 채널폭
20: 채널길이
30: PVCR
40: 페르미 준위
50: 장벽너비
60: 접합 전위차
1: 전하100: negative differential resistance element
110: p-type semiconductor layer 120: n-type semiconductor layer
130: source electrode and drain electrode
131: source electrode 132: drain electrode
10: channel width 20: channel length
30: PVCR 40: Fermi level
50: barrier width 60: junction potential difference
1: electric charge
Claims (19)
상기 p형 반도체층 상에 형성되는 n형 반도체층; 및
상기 반도체층 상에 형성되는 소스 전극 및 드레인 전극을 포함하되,
상기 n형 반도체층은,
상기 소스 전극으로부터 전달받은 전하를 상기 p형 반도체층에 전달하고 상기 p형 반도체층으로부터 전달받은 전하를 상기 드레인 전극으로 전달하되, 상기 소스 전극 및 드레인 전극에 인가된 전압에 따라 상기 p형 반도체층 및 상기 n형 반도체층 사이에 페르미 준위의 변화로 전하가 밴드 간 터널링(Band to Band Tunneling)에서 확산(Diffusion)으로 변경되어 인가된 전압의 증가 대비 전류가 감소되는 구간이 설정되는 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
a p-type semiconductor layer formed on the substrate;
an n-type semiconductor layer formed on the p-type semiconductor layer; and
Including a source electrode and a drain electrode formed on the semiconductor layer,
The n-type semiconductor layer,
The charge received from the source electrode is transferred to the p-type semiconductor layer and the charge received from the p-type semiconductor layer is transferred to the drain electrode, and the p-type semiconductor layer is transferred according to the voltage applied to the source and drain electrodes. And a period in which the electric charge is changed from Band to Band Tunneling to Diffusion due to a change in the Fermi level between the n-type semiconductor layers, thereby setting a period in which the current decreases compared to the increase in the applied voltage. Characterized in that A negative differential resistance device having negative differential resistance performance by bandgap engineering.
상기 n형 반도체층은 전자친화물질인 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 1,
The n-type semiconductor layer is a negative differential resistance element having negative differential resistance performance by band gap engineering, characterized in that the electron affinity material.
상기 전자친화물질은 에너지 밴드갭(Energy bandgap)이 2 eV 내지 5 eV인 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 2,
The electrophilic material has an energy bandgap of 2 eV to 5 eV, a negative differential resistance element having negative differential resistance performance by band gap engineering.
상기 전자친화물질은 전도대(Conduction band) 및 LUMO(Lowest Unoccupied Molecular Orbital) 중 어느 하나가 상기 p형 반도체와 0.2 eV 내지 0.8 eV 차이인 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 2,
The electrophilic material has negative differential resistance performance by band gap engineering, characterized in that any one of the conduction band and the lowest unoccupied molecular orbital (LUMO) is 0.2 eV to 0.8 eV different from the p-type semiconductor. shunt resistive element.
상기 전자친화물질은 산화아연(Zinc Oxide)인 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 2,
A negative differential resistance element having negative differential resistance performance by bandgap engineering, characterized in that the electrophilic material is zinc oxide.
상기 n형 반도체층은 용매와 무기물을 분자 간 분극을 형성하는 에이징(aging) 기법으로 혼합된 혼합물로 형성되는 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 1,
The n-type semiconductor layer is a negative differential resistance element having negative differential resistance performance by bandgap engineering, characterized in that it is formed of a mixture of a solvent and an inorganic material mixed with an aging technique to form intermolecular polarization.
상기 혼합물은 상기 p형 반도체층 상에 적층형성되되, 100℃ 내지 150℃에서 어닐링(Annealing)되어 상기 용매가 증발되는 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 6,
The mixture is laminated on the p-type semiconductor layer, and annealed at 100 ° C to 150 ° C to evaporate the solvent.
상기 용매는 클로로폼(Chloroform)과 에탄올(Ethanol)을 혼합하여 형성되는 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 6,
The solvent is a negative differential resistance device having negative differential resistance performance by band gap engineering, characterized in that formed by mixing chloroform and ethanol.
상기 무기물은 퀀텀 닷(Quantum dot) 및 나노 파티클(Nanoparticle) 중 어느 하나인 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 6,
The inorganic material is a negative differential resistance element having negative differential resistance performance by bandgap engineering, characterized in that any one of a quantum dot and a nanoparticle.
상기 퀀텀 닷 및 나노 파티클은 아연(Zinc) 전구체 및 아연 아세테이트(Zinc acetate) 용액을 혼합하고 혼합된 용액에 수산화 리튬 및 수산화 칼륨 중 어느 하나를 첨가하여 산화아연 시드(Zinc Oxide Seed)를 성장시켜 형성되는 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 9,
The quantum dots and nanoparticles are formed by mixing a zinc precursor and a zinc acetate solution and adding either lithium hydroxide or potassium hydroxide to the mixed solution to grow zinc oxide seeds. A negative differential resistance element having negative differential resistance performance by bandgap engineering, characterized in that.
상기 퀀텀 닷은 상기 산화아연 시드가 상기 혼합된 용액 내에서 40분 내지 80분 동안 성장된 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 10,
The quantum dot is a negative differential resistance device having negative differential resistance performance by band gap engineering, characterized in that the zinc oxide seed is grown for 40 to 80 minutes in the mixed solution.
상기 나노 파티클은 상기 산화아연 시드가 상기 혼합된 용액 내에서 220분 내지 260분 동안 성장된 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 10,
The nanoparticles are a negative differential resistance element having negative differential resistance performance by band gap engineering, characterized in that the zinc oxide seeds are grown for 220 minutes to 260 minutes in the mixed solution.
상기 퀀텀 닷은 입자의 크기가 3 nm 내지 7 nm 인 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 9,
The quantum dot is a negative differential resistance device having negative differential resistance performance by bandgap engineering, characterized in that the particle size is 3 nm to 7 nm.
상기 나노 파티클은 입자의 크기가 20 nm 내지 50 nm 인 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 9,
The nanoparticles have negative differential resistance performance by bandgap engineering, characterized in that the particle size is 20 nm to 50 nm.
상기 n형 반도체층은 소스 전극 및 드레인 전극 사이의 채널길이(Channel Length)가 50μm 내지 150μm인 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 1,
The n-type semiconductor layer has a negative differential resistance element having negative differential resistance performance by band gap engineering, characterized in that the channel length between the source electrode and the drain electrode is 50 μm to 150 μm.
상기 n형 반도체층은 소스 전극 및 드레인 전극 각각의 채널폭(Channel Width)이 500μm 내지 1500μm인 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 1,
The n-type semiconductor layer has a negative differential resistance element having negative differential resistance performance by band gap engineering, characterized in that the channel width of each of the source electrode and the drain electrode is 500 μm to 1500 μm.
상기 소스 전극 및 드레인 전극은 열증착 기법(Thermal evaporation system)으로 증착되는 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 1,
A negative differential resistance element having negative differential resistance performance by band gap engineering, characterized in that the source electrode and the drain electrode are deposited by a thermal evaporation system.
상기 n형 반도체층은 두께가 50 nm 내지 150 nm인 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.
According to claim 1,
The n-type semiconductor layer has a negative differential resistance element having negative differential resistance performance by band gap engineering, characterized in that the thickness is 50 nm to 150 nm.
상기 p형 반도체층 및 n형 반도체층 중 어느 하나는 스핀코팅(Spin-coating) 공정 기법으로 형성되는 것을 특징으로 하는 밴드갭 엔지니어링에 의해 음미분저항 성능을 갖는 음미분저항 소자.According to claim 1,
A negative differential resistance element having negative differential resistance performance by band gap engineering, characterized in that any one of the p-type semiconductor layer and the n-type semiconductor layer is formed by a spin-coating process technique.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210191974A KR20230102098A (en) | 2021-12-30 | 2021-12-30 | Negative differential resistance device with negative differential resistance performance by bandgap engineering |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210191974A KR20230102098A (en) | 2021-12-30 | 2021-12-30 | Negative differential resistance device with negative differential resistance performance by bandgap engineering |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230102098A true KR20230102098A (en) | 2023-07-07 |
Family
ID=87153847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210191974A KR20230102098A (en) | 2021-12-30 | 2021-12-30 | Negative differential resistance device with negative differential resistance performance by bandgap engineering |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230102098A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102288241B1 (en) | 2020-03-19 | 2021-08-11 | 광주과학기술원 | Negative Differential Resistance Device based on heterojunction having spacer layer |
-
2021
- 2021-12-30 KR KR1020210191974A patent/KR20230102098A/en not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102288241B1 (en) | 2020-03-19 | 2021-08-11 | 광주과학기술원 | Negative Differential Resistance Device based on heterojunction having spacer layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110165048B (en) | Transition metal oxide resistive switching device with doped buffer | |
| Allyn et al. | New rectifying semiconductor structure by molecular beam epitaxy | |
| US8373060B2 (en) | Semiconductor grain microstructures for photovoltaic cells | |
| KR102391911B1 (en) | Semiconductor device including two-dimensional material | |
| TWI726964B (en) | Layered body | |
| US10608095B2 (en) | Electronic device based on black phosphorous single channel with multi-function and method of manufacturing the same | |
| US8742400B2 (en) | Graphene switching device including tunable barrier | |
| KR102088629B1 (en) | A metal-semiconductor-metal(msm) heterojunction diode | |
| JPH0541551A (en) | Manufacture of metal-insulator-metallic junction structure | |
| JPH079914B2 (en) | Structure of compound semiconductor device | |
| Perez-Tomas et al. | Giant bulk photovoltaic effect in solar cell architectures with ultra-wide bandgap Ga2O3 transparent conducting electrodes | |
| JP2019507954A (en) | Image sensor comprising an image sensor providing a global electronic shutter | |
| MacDonald et al. | Enhanced photovoltaic performance of nanocrystalline CdTe/ZnO solar cells using sol-gel ZnO and positive bias treatment | |
| US9024367B2 (en) | Field-effect P-N junction | |
| US20220302324A1 (en) | High-gain amorphous selenium photomultiplier | |
| KR20230102098A (en) | Negative differential resistance device with negative differential resistance performance by bandgap engineering | |
| WO2010007333A1 (en) | Semiconductor material | |
| US20050275106A1 (en) | Electronic isolation device | |
| Ma et al. | Effect of Si nanoparticles on electronic transport mechanisms in P-doped silicon-rich silicon nitride/c-Si heterojunction devices | |
| Luo et al. | Light Effects on Charge Trapping and Detrapping of nc-ZnO Embedded ZrHfO High-k MOS Nonvolatile Memories | |
| DELEN et al. | Voltage Dependent Profiles of the Surface States and Series Resistance (Rs) in the Al-(Cd: ZnO)-pSi Schottky Diodes (SDs) Utilizing Voltage-Current (IV) Characteristics | |
| Zhang et al. | Nonvolatile Memory Characteristics of CdS Embedded Zr-Doped HfO2 High-k Dielectric MOS Capacitors | |
| JPS63136672A (en) | Tunnel transistor | |
| JP2817718B2 (en) | Tunnel transistor and manufacturing method thereof | |
| KR102260236B1 (en) | Cross-linked nanoparticle thin film and manufacturing method and thin film optoelectronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |