KR20230095239A - Display apparatus - Google Patents
Display apparatus Download PDFInfo
- Publication number
- KR20230095239A KR20230095239A KR1020210184514A KR20210184514A KR20230095239A KR 20230095239 A KR20230095239 A KR 20230095239A KR 1020210184514 A KR1020210184514 A KR 1020210184514A KR 20210184514 A KR20210184514 A KR 20210184514A KR 20230095239 A KR20230095239 A KR 20230095239A
- Authority
- KR
- South Korea
- Prior art keywords
- cathodes
- layer
- encapsulation layer
- cathode
- disposed
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
- H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/40—OLEDs integrated with touch screens
Abstract
본 발명의 일 실시예에 따른 표시 장치는, 복수의 서브 화소를 포함하는 표시 영역 및 표시 영역 외곽에 비표시 영역을 포함하는 기판, 복수의 서브 화소에 배치되는 복수의 애노드, 복수의 애노드의 가장자리를 덮도록 배치되는 뱅크, 복수의 애노드 상에 배치되는 유기 발광층, 유기 발광층 상에 배치되고, 복수의 애노드에 대응하는 복수의 제1 캐소드 및 제1 방향으로 연장된 신호 배선에 대응하는 복수의 제2 캐소드를 포함하는 캐소드, 캐소드 상에 배치된 봉지부 및 봉지부 상에 터치부를 포함한다. 따라서, 캐소드가 패터닝되어 캐소드의 들뜸 문제를 최소화할 수 있다. A display device according to an exemplary embodiment of the present invention includes a substrate including a display area including a plurality of sub-pixels and a non-display area outside the display area, a plurality of anodes disposed in the plurality of sub-pixels, and edges of the plurality of anodes. A bank disposed to cover a plurality of anodes, an organic light emitting layer disposed on the plurality of anodes, a plurality of first cathodes disposed on the organic light emitting layer and corresponding to the plurality of anodes, and a plurality of first cathodes corresponding to the signal wires extending in the first direction. It includes a cathode including two cathodes, an encapsulation part disposed on the cathode, and a touch part on the encapsulation part. Therefore, the cathode can be patterned to minimize the problem of excitation of the cathode.
Description
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 캐소드의 들뜸을 최소화하고, 신뢰성이 개선된 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device in which lifting of a cathode is minimized and reliability is improved.
현재 본격적인 정보화 시대로 접어들면서 전기적 정보신호를 시각적으로 표시하는 표시 장치 분야가 급속도로 발전하고 있으며, 여러 가지 표시 장치에 대해 박형화, 경량화 및 저소비 전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.Currently, as we enter the information age in earnest, the field of display devices that visually display electrical information signals is rapidly developing, and research is continuing to develop performance such as thinning, lightening, and low power consumption for various display devices.
이러한 다양한 표시 장치 중, 유기 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 유기 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암 대비비(contrast ratio; CR)도 우수하여, 차세대 디스플레이로서 연구되고 있다.Among these various display devices, an organic display device is a self-emissive display device and, unlike a liquid crystal display device, does not require a separate light source and can be manufactured as a lightweight and thin device. In addition, organic display devices are not only advantageous in terms of power consumption due to low voltage driving, but also excellent in color implementation, response speed, viewing angle, and contrast ratio (CR), and are being studied as next-generation displays.
본 발명이 해결하고자 하는 과제는 캐소드의 들뜸을 최소화할 수 있는 표시 장치를 제공하는 것이다.An object of the present invention is to provide a display device capable of minimizing the lifting of a cathode.
본 발명이 해결하고자 하는 다른 과제는 유기 발광층으로 투습을 최소화하여 신뢰도가 향상된 표시 장치를 제공하는 것이다. Another problem to be solved by the present invention is to provide a display device with improved reliability by minimizing moisture permeation through an organic light emitting layer.
본 발명이 해결하고자 하는 또 다른 과제는 터치 노이즈가 저감된 표시 장치를 제공하는 것이다.Another problem to be solved by the present invention is to provide a display device with reduced touch noise.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The tasks of the present invention are not limited to the tasks mentioned above, and other tasks not mentioned will be clearly understood by those skilled in the art from the following description.
본 발명의 일 실시예에 따른 표시 장치는, 복수의 서브 화소를 포함하는 표시 영역 및 표시 영역 외곽에 비표시 영역을 포함하는 기판, 복수의 서브 화소에 배치되는 복수의 애노드, 복수의 애노드의 가장자리를 덮도록 배치되는 뱅크, 복수의 애노드 상에 배치되는 유기 발광층, 유기 발광층 상에 배치되고, 복수의 애노드에 대응하는 복수의 제1 캐소드 및 제1 방향으로 연장된 신호 배선에 대응하는 복수의 제2 캐소드를 포함하는 캐소드, 캐소드 상에 배치된 봉지부 및 봉지부 상에 터치부를 포함한다. A display device according to an exemplary embodiment of the present invention includes a substrate including a display area including a plurality of sub-pixels and a non-display area outside the display area, a plurality of anodes disposed in the plurality of sub-pixels, and edges of the plurality of anodes. A bank disposed to cover a plurality of anodes, an organic light emitting layer disposed on the plurality of anodes, a plurality of first cathodes disposed on the organic light emitting layer and corresponding to the plurality of anodes, and a plurality of first cathodes corresponding to the signal wires extending in the first direction. It includes a cathode including two cathodes, an encapsulation part disposed on the cathode, and a touch part on the encapsulation part.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Other embodiment specifics are included in the detailed description and drawings.
본 발명은 유기 발광층이 봉지부와 접촉하여 캐소드와 유기 발광층 사이의 접착력을 향상시킬 수 있다.In the present invention, the organic light emitting layer may be in contact with the encapsulation to improve adhesion between the cathode and the organic light emitting layer.
본 발명은 캐소드를 패터닝하고, 캐소드 사이의 공간에 봉지부가 배치되어 캐소드의 들뜸을 억제할 수 있다.In the present invention, the cathodes are patterned, and an encapsulant is disposed in a space between the cathodes, thereby suppressing the cathodes from being lifted.
본 발명은 무기 봉지층의 길이가 증가되어 표시 장치의 투습을 최소화할 수 있다. According to the present invention, since the length of the inorganic encapsulation layer is increased, moisture permeation of the display device can be minimized.
본 발명은 신호 배선과 대응하는 캐소드를 배치하여 터치부와 신호 배선 사이 신호 간섭을 최소화할 수 있다.According to the present invention, signal interference between the touch unit and the signal line can be minimized by arranging a cathode corresponding to the signal line.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.Effects according to the present invention are not limited by the contents exemplified above, and more various effects are included in the present invention.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 구성도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 표시 영역에 대한 확대 평면도이다.
도 3은 도 2의 III-III'에 따른 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 표시 영역에 대한 확대 평면도이다.1 is a schematic configuration diagram of a display device according to an exemplary embodiment of the present invention.
2 is an enlarged plan view of a display area of a display device according to an exemplary embodiment of the present invention.
FIG. 3 is a cross-sectional view taken along line III-III' of FIG. 2 .
4 is a schematic cross-sectional view of a display device according to another exemplary embodiment of the present invention.
5 is a schematic cross-sectional view of a display device according to another exemplary embodiment of the present invention.
6 is an enlarged plan view of a display area of a display device according to another exemplary embodiment of the present invention.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.The advantages and features of the present invention, and how to achieve them, will become clear with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different shapes, only these embodiments make the disclosure of the present invention complete, and common knowledge in the art to which the present invention pertains. It is provided to completely inform the person who has the scope of the invention, and the present invention is only defined by the scope of the claims.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, areas, ratios, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative, and the present invention is not limited thereto. Like reference numbers designate like elements throughout the specification. In addition, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists', etc. mentioned in the present invention is used, other parts may be added unless 'only' is used. In the case where a component is expressed in the singular, the case including the plural is included unless otherwise explicitly stated.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다. In interpreting the components, even if there is no separate explicit description, it is interpreted as including the error range.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, 'on top of', 'on top of', 'at the bottom of', 'next to', etc. Or, unless 'directly' is used, one or more other parts may be located between the two parts.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.When an element or layer is referred to as “on” another element or layer, it includes all cases where another element or layer is directly on top of another element or another layer or other element intervenes therebetween.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.In addition, although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Therefore, the first component mentioned below may also be the second component within the technical spirit of the present invention.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numbers designate like elements throughout the specification.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.The area and thickness of each component shown in the drawings is shown for convenience of description, and the present invention is not necessarily limited to the area and thickness of the illustrated component.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be partially or entirely combined or combined with each other, technically various interlocking and driving are possible, and each embodiment can be implemented independently of each other or can be implemented together in a related relationship. may be
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 구성도이다. 도 1에서는 설명의 편의를 위해 표시 장치(100)의 다양한 구성 요소 중 표시 패널(PN), 게이트 드라이버(GD), 데이터 드라이버(DD) 및 타이밍 컨트롤러(TC)만을 도시하였다.1 is a schematic configuration diagram of a display device according to an exemplary embodiment of the present invention. In FIG. 1 , only the display panel PN, the gate driver GD, the data driver DD, and the timing controller TC among various components of the
도 1을 참조하면, 표시 장치(100)는 복수의 서브 화소(SPX)를 포함하는 표시 패널(PN), 표시 패널(PN)에 각종 신호를 공급하는 게이트 드라이버(GD) 및 데이터 드라이버(DD), 게이트 드라이버(GD)와 데이터 드라이버(DD)를 제어하는 타이밍 컨트롤러(TC)를 포함한다. Referring to FIG. 1 , the
게이트 드라이버(GD)는 타이밍 컨트롤러(TC)로부터 제공된 복수의 게이트 제어 신호(GCS)에 따라 복수의 스캔 배선(SL)에 복수의 스캔 신호를 공급한다. 복수의 스캔 신호는 제1 스캔 신호(SCAN1) 및 제2 스캔 신호(SCAN2)를 포함할 수 있고, 스캔 신호에는 발광 제어 신호가 포함될 수 있다. 도 1에서는 하나의 게이트 드라이버(GD)가 표시 패널(PN)의 일 측에 이격되어 배치된 것으로 도시하였으나, 게이트 드라이버(GD)는 GIP(Gate In Panel) 방식으로 배치될 수도 있으며, 게이트 드라이버(GD)의 개수 및 배치는 이에 제한되지 않는다. The gate driver GD supplies a plurality of scan signals to the plurality of scan wires SL according to the plurality of gate control signals GCS provided from the timing controller TC. The plurality of scan signals may include a first scan signal SCAN1 and a second scan signal SCAN2 , and the scan signal may include a light emitting control signal. 1 shows that one gate driver GD is spaced apart from one side of the display panel PN, but the gate driver GD may be disposed in a GIP (Gate In Panel) method, and the gate driver ( The number and arrangement of GD) is not limited thereto.
데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터 제공된 복수의 데이터 제어 신호(DCS)에 따라 타이밍 컨트롤러(TC)로부터 입력되는 영상 데이터(RGB)를 기준 감마 전압을 이용하여 데이터 신호로 변환한다. 그리고 데이터 드라이버(DD)는 변환된 데이터 신호를 복수의 데이터 배선(DL)에 공급할 수 있다. The data driver DD converts the image data RGB input from the timing controller TC into data signals using a reference gamma voltage according to the plurality of data control signals DCS provided from the timing controller TC. Also, the data driver DD may supply the converted data signal to the plurality of data lines DL.
타이밍 컨트롤러(TC)는 외부로부터 입력된 영상 데이터(RGB)를 정렬하여 데이터 드라이버(DD)에 공급한다. 타이밍 컨트롤러(TC)는 외부로부터 입력되는 동기 신호(SYNC), 예를 들어 도트 클럭 신호, 데이터 인에이블 신호, 수평/수직 동기 신호를 이용해 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다. 그리고 타이밍 컨트롤러(TC)는 생성된 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 게이트 드라이버(GD) 및 데이터 드라이버(DD)에 각각 공급하여 게이트 드라이버(GD) 및 데이터 드라이버(DD)를 제어할 수 있다. The timing controller TC aligns image data RGB input from the outside and supplies it to the data driver DD. The timing controller (TC) generates a gate control signal (GCS) and a data control signal (DCS) using a synchronization signal (SYNC) input from the outside, for example, a dot clock signal, a data enable signal, and a horizontal/vertical synchronization signal. can do. The timing controller TC supplies the generated gate control signal GCS and data control signal DCS to the gate driver GD and the data driver DD, respectively, to operate the gate driver GD and the data driver DD. You can control it.
표시 패널(PN)은 사용자에게 영상을 표시하기 위한 구성으로, 복수의 서브 화소(SPX)를 포함한다. 표시 패널(PN)에서 복수의 스캔 배선(SL) 및 복수의 데이터 배선(DL)이 서로 교차되고, 복수의 서브 화소(SPX) 각각은 스캔 배선(SL) 및 데이터 배선(DL)에 연결된다. 이 외에도 도면에 도시되지는 않았으나 복수의 서브 화소(SPX) 각각은 고전위 전원 배선(PL), 저전위 전원 배선, 초기화 신호 배선(IL), 발광 제어 신호 배선(EL) 등에 연결될 수 있다. The display panel PN is configured to display an image to a user and includes a plurality of sub-pixels SPX. In the display panel PN, the plurality of scan lines SL and the plurality of data lines DL cross each other, and each of the plurality of sub-pixels SPX is connected to the scan lines SL and the data lines DL. In addition, although not shown in the drawing, each of the plurality of sub-pixels SPX may be connected to a high potential power line PL, a low potential power line, an initialization signal line IL, an emission control signal line EL, and the like.
복수의 서브 화소(SPX)는 화면을 구성하는 최소 단위로, 복수의 서브 화소(SPX) 각각은 발광 소자 및 이를 구동하기 위한 화소 회로를 포함한다. 복수의 발광 소자는 표시 패널(PN)의 종류에 따라 상이하게 정의될 수 있으며, 예를 들어, 표시 패널(PN)이 유기 발광 표시 패널인 경우, 발광 소자는 애노드, 유기층 및 캐소드를 포함하는 유기 발광 소자일 수 있다. 이외에도 발광 소자로 퀀텀닷(Quantum dot, QD)이 포함된 퀀텀닷 발광 소자(Quantum dot light-emitting diode, QLED) 등이 더 사용될 수도 있다. 이하에서는 발광 소자가 유기 발광 소자인 것으로 가정하여 설명하기로 하나, 발광 소자의 종류는 이에 제한되지 않는다. The plurality of sub pixels SPX is a minimum unit constituting a screen, and each of the plurality of sub pixels SPX includes a light emitting element and a pixel circuit for driving the light emitting element. The plurality of light emitting elements may be defined differently depending on the type of display panel PN. For example, when the display panel PN is an organic light emitting display panel, the light emitting element may include an organic light emitting element including an anode, an organic layer, and a cathode. It may be a light emitting device. In addition, a quantum dot light-emitting diode (QLED) including a quantum dot (QD) may be further used as a light emitting device. Hereinafter, a description will be made on the assumption that the light emitting element is an organic light emitting element, but the type of light emitting element is not limited thereto.
화소 회로는 발광 소자의 구동을 제어하기 위한 회로이다. 화소 회로는 예를 들어, 복수의 트랜지스터 및 커패시터를 포함하여 구성될 수 있으나, 이에 제한되는 것은 아니다.The pixel circuit is a circuit for controlling the driving of the light emitting element. The pixel circuit may include, for example, a plurality of transistors and capacitors, but is not limited thereto.
이하에서는 도 2 및 도 3을 참조하여, 본 발명의 일 실시예에 따른 표시 장치(100)의 서브 화소(SPX)를 보다 상세히 설명하기로 한다.Hereinafter, the sub-pixel SPX of the
도 2는 본 발명의 일 실시예에 따른 표시 장치의 확대 평면도이다. 도 3은 도 2의 III-III'에 따른 단면도이다. 도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 기판(110), 버퍼층(111), 게이트 절연층(112), 층간 절연층(113), 패시베이션층(114), 평탄화층(115), 뱅크(116), 제1 무기 절연층(151), 제1 유기 절연층(152), 제2 무기 절연층(153), 터치 센싱층(161), 제1 터치 전극(162), 제2 터치 전극(163), 연결 전극(164), 트랜지스터(T), 및 발광 소자(OLED)를 포함한다. 도 2에서는 설명의 편의를 위해 서브 화소(SPX)에 배치된 구성 중 캐소드(140)만을 도시하였다. 그리고 도 3에서는 설명의 편의를 위해 화소 회로의 복수의 트랜지스터 및 커패시터 중 하나의 트랜지스터(T)만을 도시하였다.2 is an enlarged plan view of a display device according to an exemplary embodiment of the present invention. FIG. 3 is a cross-sectional view taken along line III-III' of FIG. 2 . 2 and 3 , the
도 2를 참조하면, 복수의 서브 화소(SPX)는 빛을 발광하는 개별 단위로, 복수의 서브 화소(SPX) 각각에는 발광 소자가 배치된다. 복수의 서브 화소(SPX)는 서로 다른 색상의 광을 발광하는 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함한다. 예를 들어, 제1 서브 화소(SP1)는 적색 서브 화소이고, 제2 서브 화소(SP2)는 녹색 서브 화소이며, 제3 서브 화소(SP3)는 청색 서브 화소일 수 있으나, 이에 제한되는 것은 아니다. Referring to FIG. 2 , a plurality of sub-pixels SPX are individual units that emit light, and a light emitting element is disposed in each of the plurality of sub-pixels SPX. The plurality of sub-pixels SPX include a first sub-pixel SP1 , a second sub-pixel SP2 , and a third sub-pixel SP3 emitting light of different colors. For example, the first sub-pixel SP1 may be a red sub-pixel, the second sub-pixel SP2 may be a green sub-pixel, and the third sub-pixel SP3 may be a blue sub-pixel, but is not limited thereto. .
복수의 서브 화소(SPX)는 펜타일(pentile) 구조로 형성될 수 있다. 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)는 사각형의 평면 형태로 형성될 수 있다. 또한, 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 중에서 제3 서브 화소(SP3)의 크기가 가장 크며, 제1 서브 화소(SP1)의 크기가 가장 작을 수 있다. 다만, 이에 제한되지 않고, 복수의 서브 화소(SPX)는 다른 구조로 형성될 수도 있다.The plurality of sub-pixels SPX may be formed in a pentile structure. The first sub-pixel SP1 , the second sub-pixel SP2 , and the third sub-pixel SP3 may be formed in a rectangular planar shape. Also, among the first sub-pixel SP1, the second sub-pixel SP2, and the third sub-pixel SP3, the size of the third sub-pixel SP3 is the largest, and the size of the first sub-pixel SP1 is the largest. can be small However, it is not limited thereto, and the plurality of sub-pixels SPX may be formed in other structures.
도 3b를 참조하면, 기판(110)은 표시 장치(100)의 다른 구성 요소를 지지하기 위한 지지 부재로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 폴리이미드(Polyimide, PI) 등과 같은 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.Referring to FIG. 3B , the
기판(110) 상에 버퍼층(111)이 배치된다. 버퍼층(111)은 기판(110)을 통한 수분 또는 불순물의 침투를 저감할 수 있다. 버퍼층(111)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 버퍼층(111)은 기판(110)의 종류나 트랜지스터의 종류에 따라 생략될 수도 있으며, 이에 제한되지 않는다.A
버퍼층(111) 상에 트랜지스터(T)가 배치된다. 트랜지스터(T)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. A transistor T is disposed on the
액티브층(ACT)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 예를 들어, 액티브층(ACT)이 산화물 반도체로 형성된 경우, 액티브층(ACT)은 채널 영역, 소스 영역 및 드레인 영역으로 이루어지고, 소스 영역 및 드레인 영역은 도체화된 영역일 수 있으나, 이에 제한되지 않는다.The active layer ACT may be made of a semiconductor material such as an oxide semiconductor, amorphous silicon, or polysilicon, but is not limited thereto. For example, when the active layer ACT is formed of an oxide semiconductor, the active layer ACT includes a channel region, a source region, and a drain region, and the source region and the drain region may be conductive regions, but are limited thereto. It doesn't work.
액티브층(ACT) 상에 게이트 절연층(112)이 배치된다. 게이트 절연층(112)은 액티브층(ACT)과 게이트 전극(GE)을 절연시키기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.A
게이트 절연층(112) 상에 게이트 전극(GE)이 배치된다. 게이트 전극(GE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.A gate electrode GE is disposed on the
게이트 전극(GE) 상에 층간 절연층(113)이 배치된다. 층간 절연층(113)에는 소스 전극(SE) 및 드레인 전극(DE) 각각이 액티브층(ACT)에 접속하기 위한 컨택홀이 형성된다. 층간 절연층(113)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.An interlayer insulating
층간 절연층(113) 상에 소스 전극(SE) 및 드레인 전극(DE)이 배치된다. 서로 이격되어 배치된 소스 전극(SE) 및 드레인 전극(DE)은 액티브층(ACT)과 전기적으로 연결될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다. A source electrode SE and a drain electrode DE are disposed on the
소스 전극(SE) 및 드레인 전극(DE) 상에 패시베이션층(114)이 배치된다. 패시베이션층(114)은 패시베이션층(114) 하부의 구성을 보호하기 위한 절연층이다. 예를 들어, 패시베이션층(114)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 또한, 패시베이션층(114)은 실시예에 따라 생략될 수도 있다.A
패시베이션층(114) 상에 평탄화층(115)이 배치된다. 평탄화층(115)은 기판(110)의 상부를 평탄화하는 절연층이다. 평탄화층(115)은 유기 물질로 이루어질 수 있고, 예를 들어, 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.A
평탄화층(115) 상에서 복수의 서브 화소(SPX) 각각에 복수의 발광 소자(OLED)가 배치된다. 발광 소자(OLED)는 애노드(120), 유기 발광층(130) 및 캐소드(140)를 포함한다. A plurality of light emitting elements OLED are disposed on the
평탄화층(115) 상에 애노드(120)가 배치된다. 애노드(120)는 트랜지스터와 전기적으로 연결되어, 구동 전류를 공급받을 수 있다. 애노드(120)는 유기 발광층(130)에 정공을 공급하므로, 일함수가 높은 도전성 물질로 이루어질 수 있다. 애노드(120)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질로 형성될 수 있으나, 이에 제한되지 않는다.An
한편, 표시 장치(100)는 탑 에미션(Top Emission) 또는 바텀 에미션(Bottom Emission) 방식으로 구현될 수 있다. 탑 에미션 방식인 경우, 유기 발광층(130)으로부터 발광된 광이 애노드(120)에 반사되어 상부 방향, 즉, 캐소드(CAT) 측을 향하도록, 애노드(120)의 하부에 반사 효율이 우수한 금속 물질, 예를 들어, 알루미늄(Al) 또는 은(Ag)과 같은 물질로 이루어진 반사층이 추가될 수 있다. 반대로, 표시 장치(100)가 바텀 에미션 방식인 경우, 애노드(120)는 투명 도전성 물질로만 이루어질 수 있다. 이하에서는 본 발명의 일 실시예에 따른 표시 장치(100)가 탑 에미션 방식인 것으로 가정하여 설명하기로 한다.Meanwhile, the
애노드(120) 및 평탄화층(115) 상에 뱅크(116)가 배치된다. 뱅크(116)는 복수의 서브 화소(SPX)를 구분하기 위해, 복수의 서브 화소(SPX) 사이에 배치된 절연층이다. 뱅크(116)는 애노드(120)의 일부를 노출시키는 개구부를 포함한다. 뱅크(116)는 애노드(120)의 엣지 또는 가장자리 부분을 덮도록 배치된 유기 절연 물질일 수 있다. 뱅크(116)는 예를 들어, 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이클로부텐(benzocyclobutene, BCB)계 수지로 이루어질 수 있으나, 이에 제한되는 것은 아니다.A
애노드(120) 및 뱅크(116) 상에 유기 발광층(130)이 배치된다. 유기 발광층(130)은 특정 색상의 광을 발광하기 위한 유기층으로, 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각에 서로 다른 발광층(123)이 배치될 수도 있다. 예를 들어, 제1 서브 화소(SP1)에 청색 발광층이 배치되고, 제2 서브 화소(SP2)에 녹색 발광층이 배치되며, 제3 서브 화소(SP3)에는 적색 발광층이 배치될 수 있다. An organic
유기 발광층(130)은 복수의 서브 화소(SPX)의 전 영역에 연속적으로 배치될 수 있다. 유기 발광층(130)은 각각의 서브 화소(SPX)에만 대응하여 배치될 뿐만 아니라 인접한 서브 화소(SPX) 사이 영역에도 배치될 수 있다. 따라서, 유기 발광층(130)은 애노드(120)와 대응하는 영역 및 뱅크(116)와 대응하는 영역에도 배치될 수 있다. The
유기 발광층(130) 상에 캐소드(140)가 배치된다. 캐소드(140)는 유기 발광층(130)에 전자를 공급하므로, 일함수가 낮은 도전성 물질로 이루어질 수 있다. A
캐소드(140)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질 또는 MgAg와 같은 금속 합금이나 이테르븀(Yb) 합금 등으로 형성될 수 있고, 금속 도핑층이 더 포함될 수도 있으며, 이에 제한되지 않는다. 한편, 도면에 도시되지는 않았으나, 캐소드(140)는 저전위 전원 배선과 전기적으로 연결되어 저전위 전원 신호(EVSS)를 공급받을 수 있다. The
도 2 및 도 3을 함께 참조하면, 캐소드(140)는 제1 캐소드(141) 및 제2 캐소드(142)를 포함한다. Referring to FIGS. 2 and 3 together, the
도 2를 참조하면, 복수의 제1 캐소드(141)는 복수의 서브 화소(SPX)에 배치된 복수의 애노드(120)에 대응하도록 배치된다. 예를 들어, 복수의 서브 화소(SPX) 각각이 사각형의 평면 형태인 경우 제1 캐소드(141)의 형태도 모서리가 라운드된 사각형의 평면 형태를 가질 수 있으나, 팔각형의 평면 형태도 가능하다. Referring to FIG. 2 , the plurality of
복수의 제2 캐소드(142)는 제1 방향(X)으로 연장된 신호 배선에 대응하도록 배치된다. 제1 방향(X)은 스캔 배선들(SL)과 나란한 방향이고, 제2 방향(Y)은 데이터 배선들(DL)과 나란한 방향일 수 있다. 신호 배선은 교류 신호가 전달되는 배선일 수 있다. 예를 들어, 신호 배선은 복수의 스캔 배선(SL) 또는 트랜지스터(T)의 게이트 전극(GE)에 연결된 발광 제어 배선일 수 있으나, 이에 제한되는 것은 아니다. 따라서, 제2 캐소드(142)는 직선 형상일 수 있다. The plurality of
복수의 제2 캐소드(142)는 복수의 제1 캐소드(141) 중 제1 방향(X)으로 인접한 2 개의 제1 캐소드(141)를 연결하도록 배치된다. 복수의 제1 캐소드(141)는 복수의 제2 캐소드(142)와 서로 연결되어 일체로 이루어질 수 있다. 도 2에서는 제1 방향(X)으로 인접한 2 개의 제1 캐소드(141)를 하나의 제2 캐소드(142)를 통해 연결된 것으로 도시되었으나, 신호 배선의 개수에 따라 제1 방향(X)으로 인접한 2 개의 제1 캐소드(141) 사이에 하나 이상의 제2 캐소드(142)가 배치되는 것도 가능하다. The plurality of
도 3을 참조하면, 제1 캐소드(141)의 끝단은 뱅크(116)의 상면 상에 배치될 수 있으나, 이에 제한되지 않고, 제1 캐소드(141)는 뱅크(116)의 측면까지만 배치될 수도 있다.Referring to FIG. 3 , the end of the
캐소드(140) 상에는 수분이나 산소에 의해 발광 소자(OLED)가 열화되는 것을 최소화하기 위해 봉지부(150)가 배치된다. 봉지부(150)는 발광 소자(OLED)의 상부면을 평탄화하고, 캐소드(140)와 터치부(160) 사이의 이격 공간을 충진한다. 봉지부(150)은 무기 절연 물질로 형성된 무기층과 유기 물질로 형성된 유기층이 적층된 다층 구조로 형성될 수 있다. 예를 들어, 봉지부(150)는 제1 무기 봉지층(151), 제1 유기 봉지층(152) 및 제2 무기 봉지층(153)을 포함하는 삼중층 구조일 수 있다.An
제1 무기 봉지층(151) 및 제2 무기 봉지층(153)은 각각 질화 실리콘(SiNx), 산화 실리콘(SiOx), 또는 산화 알루미늄(Al2O3) 중에서 선택된 1종 이상으로 형성될 수 있으나, 이에 제한되지 않는다. 예를 들면, 제1 유기 봉지층(152)은 에폭시 수지, 폴리이미드, 폴리에틸렌 및 실리콘 옥시 카본(SiOC) 중에서 선택된 1종 이상으로 형성될 수 있으나, 이에 제한되지 않는다.The first
제1 무기 봉지층(151)은 복수의 제1 캐소드(141) 및 복수의 제2 캐소드(142)의 상면 및 측면에 접하도록 배치된다. 캐소드(140)가 패터닝되므로, 제1 무기 봉지층(151)은 제1 캐소드(141) 및 제2 캐소드(142) 상면뿐만 아니라, 측면에 접할 수 있다. 또한, 제1 캐소드(141) 및 제2 캐소드(142)가 배치되지 않은 유기 발광층(130) 상면에 제1 무기 봉지층(151)이 배치될 수 있다. The first
봉지부(150) 상에는 터치부(160)가 배치된다. 터치부(160)는 제2 무기 절연층(153) 상에 배치되며, 터치 입력의 위치를 감지하도록 구성된다. 터치부(160)는 터치 절연층(161), 제1 터치 전극(162), 제2 터치 전극(163) 및 연결 전극(164)을 포함할 수 있다. A
봉지부(150) 상에 제1 터치 전극 및 제2 터치 전극이 배치된다. 제1 터치 전극(162)은 제1 방향(X)으로 배치되며, 제2 터치 전극(163)은 제1 방향(X)과 교차되는 제2 방향(Y)으로 배치될 수 있다. A first touch electrode and a second touch electrode are disposed on the
제1 터치 전극(162)과 제2 터치 전극(163)은 교차 영역들에서 서로 단락되는 것을 방지하기 위해, 제1 방향(X)으로 서로 인접한 제1 터치 전극(162)은 연결 전극(164)을 통해 전기적으로 연결될 수 있다. 제1 터치 전극(162)과 제2 터치 전극(163)의 교차 영역에는 상호 용량(mutual capacitance)이 형성될 수 있다.In order to prevent the
제1 터치 전극(162)과 제2 터치 전극(163)은 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3)와 중첩되는 것을 방지하기 위해 메쉬 구조로 형성될 수 있다. 즉, 제1 터치 전극(162)과 제2 터치 전극(163)은 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3) 사이에 마련된 뱅크(116) 상에 형성될 수 있다.The
서로 인접한 제1 터치 전극(162)은 복수의 연결 전극(164)을 통해 전기적으로 연결될 수 있다. 연결 전극(164) 각각은 제1 터치 전극(162)을 노출시키는 컨택홀(CT)들을 통해 서로 인접한 제1 터치 전극(162)에 접속될 수 있다. 연결 전극(164)은 제1 터치 전극(162) 및 제2 터치 전극(163)과 중첩될 수 있다. 연결 전극(164)은 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3) 사이에 마련된 뱅크(116) 상에 형성될 수 있다.
제1 터치 전극(162)은 제2 터치 전극(163)과 동일한 층에 형성될 수 있으며, 연결 전극(164)은 제1 터치 전극(162)들 및 제2 터치 전극(163)들과 서로 다른 층에 형성될 수 있다.The
제1 터치 전극(162) 및 제2 터치 전극(163)과 연결 전극(164)을 절연시키기 위해 터치 절연층(161)이 배치된다. 터치 절연층(161)은 질화 실리콘(SiNx), 산화 실리콘(SiOx), 또는 산화 알루미늄(Al2O3) 중에서 선택된 1종 이상으로 형성될 수 있으나, 이에 제한되지 않는다.A
일반적으로, 기판 상부에 배치되는 구성요소 중 버퍼층으로부터 유기 발광층까지는 고온 공정을 통해 제조된다. 그러나, 유기 발광층 상에 배치되는 구성요소들은 유기 발광층의 보호를 위해 저온 공정을 통해 제조된다. 즉, 유기 발광층 상에 배치되는 구성요소들을 고온 공정으로 형성하는 경우 유기 발광층이 손상될 수 있으므로, 캐소드, 봉지부 등의 구성요소는 저온 공정으로 제조된다. 그러나, 저온 공정으로 제조되는 층들의 경우 고온 공정으로 제조되는 층들에 비해 막질이 상대적으로 떨어진다. 이에, 저온 공정을 통해 제조되는 캐소드와 고온 공정을 통해 제조되는 유기 발광층 간의 접착력이 약해 캐소드 들뜸이 일어나는 문제가 있었다.In general, among components disposed on a substrate, a buffer layer to an organic light emitting layer are manufactured through a high-temperature process. However, components disposed on the organic light-emitting layer are manufactured through a low-temperature process to protect the organic light-emitting layer. That is, since the organic light emitting layer may be damaged when components disposed on the organic light emitting layer are formed by a high temperature process, components such as a cathode and an encapsulation are manufactured by a low temperature process. However, in the case of layers manufactured by a low-temperature process, film quality is relatively inferior to that of layers manufactured by a high-temperature process. Accordingly, there is a problem in that the cathode is lifted due to weak adhesion between the cathode manufactured through the low-temperature process and the organic light emitting layer manufactured through the high-temperature process.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 캐소드(140)를 패터닝하여 캐소드(140)가 유기 발광층(130)으로부터 들뜨는 문제를 최소화할 수 있다. 도 2 및 도 3을 참조하면, 캐소드(140)는 복수의 서브 화소(SPX)에 대응되는 제1 캐소드(141) 및 신호 배선에 대응되는 제2 캐소드(142)를 포함하여, 캐소드(140)가 봉지부(150)에 의해 둘러싸이는 영역이 증가되므로, 캐소드(140)의 들뜸을 억제할 수 있다. Thus, in the
또한, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 캐소드(140)의 패터닝으로 인해 제1 무기 봉지층(151)의 길이가 캐소드(140)를 패터닝하지 않는 경우보다 증가되므로, 투습 경로가 증가될 수 있다. 따라서, 유기 발광층(130)으로의 투습을 억제할 수 있고, 표시 장치(100)의 신뢰성이 개선될 수 있다. In addition, in the
또한, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 터치부(160)와 신호 배선 사이에 발생할 수 있는 신호 간섭이 제2 캐소드(142)에 의해 억제될 수 있다. 즉, 스캔 배선(SL) 등과 같이 교류 신호가 인가되는 신호 배선에 대응하도록 제2 캐소드(142)가 배치되고, 제2 캐소드(142)는 제1 캐소드(141)를 연결하여, 신호 배선과 터치부(160) 사이에 발생할 수 있는 신호 간섭을 최소화할 수 있다. Also, in the
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 개략적인 단면도이다. 도 4의 표시 장치(400)는 도 1 내지 도 3의 표시 장치(100)와 비교하여 유기 발광층(430) 및 봉지부(450)만 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.4 is a schematic cross-sectional view of a display device according to another exemplary embodiment of the present invention. The
도 4를 참조하면, 발광 소자(OLED)의 유기 발광층(430) 중 적어도 일부는 복수의 제1 캐소드(141) 또는 복수의 제2 캐소드(141)와 대응된다. 구체적으로, 유기 발광층(430)의 가장자리 중 적어도 일부는 복수의 제1 캐소드(141) 또는 복수의 제2 캐소드(142)의 가장자리와 동일 평면 상에 위치할 수 있다. 예를 들어, 유기 발광층(430)은 복수의 제1 캐소드(141)에 대응하여 배치될 수 있고, 제1 캐소드(141)의 형태와 같이 유기 발광층(430)의 끝단은 뱅크(116)의 상면 상에 배치될 수 있다. 그러나, 제1 캐소드(141)가 뱅크(116)의 측면까지만 배치되는 경우, 유기 발광층(430) 또한 뱅크(116)의 측면까지만 배치될 수도 있다.Referring to FIG. 4 , at least a portion of the organic
봉지부(450)의 제1 무기 봉지층(451)은 복수의 제1 캐소드(141)의 측면, 복수의 제2 캐소드(142)의 측면, 복수의 유기 발광층(430) 측면 및 뱅크(160) 상면에 접한다. 캐소드(140) 및 유기 발광층(430)이 패터닝되므로, 제1 무기 봉지층(151)은 캐소드(140) 상면뿐만 아니라, 캐소드(140) 및 유기 발광층(430) 측면에도 접할 수 있다. The first
이에, 본 발명의 다른 실시예에 따른 표시 장치(400)에서는, 캐소드(140)가 복수의 서브 화소(SPX)에 대응되는 제1 캐소드(141) 및 신호 배선에 대응되는 제2 캐소드(142)로 패터닝된다. 따라서, 캐소드(140)가 유기 발광층(430)으로부터 들뜨는 문제를 최소화할 수 있고, 터치부(160)와 신호 배선 사이에 발생할 수 있는 신호 간섭이 제2 캐소드(142)에 의해 억제될 수 있다. Accordingly, in the
또한, 본 발명의 다른 실시예에 따른 표시 장치(400)에서는, 캐소드(140)뿐만 아니라 유기 발광층(430)의 패터닝으로 인해, 유기 발광층(430)이 패터닝되지 않은 경우보다 제1 무기 봉지층(451)의 길이가 증가되므로, 투습 경로가 증가될 수 있다. 따라서, 유기 발광층(430)으로의 투습을 억제할 수 있고, 표시 장치(400)의 신뢰성이 개선될 수 있다. In addition, in the
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치의 개략적인 단면도이다. 도 5의 표시 장치(500)는 도 4의 표시 장치(400)와 비교하여 제1 캐소드(541) 및 봉지부(550)만 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.5 is a schematic cross-sectional view of a display device according to another exemplary embodiment of the present invention. The
도 5를 참조하면, 발광 소자(OLED)의 유기 발광층(430)의 가장자리 중 적어도 일부는 복수의 제1 캐소드(551) 가장자리보다 내측에 배치된다. 복수의 제1 캐소드(541)는 복수의 서브 화소(SPX)에 배치된 복수의 애노드(120)에 대응하도록 배치하되, 제1 캐소드(541)가 유기 발광층(430)과 중첩하는 영역보다 제1 캐소드(541)가 넓은 사이즈를 가질 수 있다. Referring to FIG. 5 , at least some of the edges of the organic
제1 캐소드(541) 및 제2 캐소드(142) 상에는 봉지부(550)가 배치된다. 봉지부(550)는 제2 유기 봉지층(554), 제2 유기 봉지층(554) 상의 제1 무기 봉지층(551), 제1 무기 봉지층(551) 상의 제1 유기 봉지층(152) 및 제1 유기 봉지층(152) 상의 제2 무기 봉지층(153)을 포함한다. 제2 유기 봉지층(554)은 에폭시 수지, 폴리이미드, 폴리에틸렌 및 실리콘 옥시 카본(SiOC) 중에서 선택된 1종 이상으로 형성될 수 있으나, 이에 제한되지 않는다.An
유기 발광층(430), 복수의 제1 캐소드(541) 및 뱅크(116)에 의해 정의되는 공간이 제2 유기 봉지층(554)에 의해 충진된다. 제2 유기 봉지층(554)이 유기 발광층(430)의 가장자리와 접하면서 제1 캐소드(541) 및 뱅크(116) 상부를 평탄화시킬 수 있다. 복수의 제1 캐소드(541) 상부에 제1 무기 봉지층(151) 대신 제2 유기 봉지층(554)이 배치되므로, 제1 무기 봉지층(151)의 끊김이 발생하지 않고, 유기 발광층(430) 가장자리와 접하고, 제1 캐소드(541) 가장자리로 둘러싸인 제1 캐소드(541) 내측 공간까지 봉지부(550)의 배치가 가능할 수 있다. A space defined by the
이에, 본 발명의 또 다른 실시예에 따른 표시 장치(500)에서는, 캐소드가 복수의 서브 화소(SPX)에 대응되는 제1 캐소드(541) 및 신호 배선에 대응되는 제2 캐소드(142)로 패터닝된다. 따라서, 캐소드가 유기 발광층(430)으로부터 들뜨는 문제를 최소화할 수 있고, 터치부(160)와 신호 배선 사이에 발생할 수 있는 신호 간섭이 제2 캐소드(142)에 의해 억제될 수 있다. Therefore, in the
또한, 제2 유기 봉지층(554)이 캐소드 및 뱅크(116) 상부에 두껍게 배치되므로, 제2 유기 봉지층(554)에 의해 유기 발광층(430)으로의 투습이 억제될 수 있고, 캐소드의 들뜸이 추가적으로 방지될 수 있다. In addition, since the second
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 표시 영역에 대한 확대 평면도이다. 도 6의 표시 장치(600)는 도 1 내지 도 3의 표시 장치(100)와 비교하여 캐소드(640)만 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.6 is an enlarged plan view of a display area of a display device according to another exemplary embodiment of the present invention. The
도 6을 참조하면, 캐소드(640)는 제1 방향(X)과 교차하는 제2 방향(Y)으로 연장되고, 복수의 제1 캐소드(141) 중 제2 방향(Y)으로 인접한 2 개의 제1 캐소드(141)를 연결하도록 배치된 복수의 제3 캐소드(643)를 더 포함한다. 도 6에서는 제3 캐소드(643)가 제2 캐소드(142)와 수직으로 배열된 것으로 도시하였으나, 이에 제한되지 않는다. 또한, 제3 캐소드(643)는 제2 캐소드(142)와 동일한 폭을 가질 수 있으나, 이에 제한되지 않는다.Referring to FIG. 6 , the
이에, 본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는, 캐소드(640)가 복수의 서브 화소(SPX)에 대응되는 제1 캐소드(141), 신호 배선에 대응되는 제2 캐소드(142) 및 제2 캐소드(142)와 교차하는 제3 캐소드(643)를 포함한다. 따라서, 제3 캐소드(643)에 의해 캐소드(640)의 면저항을 낮추면서, 캐소드(640)가 유기 발광층으로부터 들뜨는 문제를 최소화할 수 있고, 터치부(160)와 신호 배선 사이에 발생할 수 있는 신호 간섭이 제2 캐소드(142)에 의해 억제될 수 있다. Therefore, in the
본 발명의 다양한 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.A display device according to various embodiments of the present disclosure can be described as follows.
본 발명의 일 실시예에 따른 복수의 서브 화소를 포함하는 표시 영역 및 표시 영역 외곽에 비표시 영역을 포함하는 기판, 복수의 서브 화소에 배치되는 복수의 애노드, 복수의 애노드의 가장자리를 덮도록 배치되는 뱅크, 복수의 애노드 상에 배치되는 유기 발광층, 유기 발광층 상에 배치되고, 복수의 애노드에 대응하는 복수의 제1 캐소드 및 제1 방향으로 연장된 신호 배선에 대응하는 복수의 제2 캐소드를 포함하는 캐소드, 캐소드 상에 배치된 봉지부, 및 봉지부 상에 터치부를 포함한다.According to an embodiment of the present invention, a substrate including a display area including a plurality of sub-pixels and a non-display area outside the display area, a plurality of anodes disposed in the plurality of sub-pixels, and arrangement to cover edges of the plurality of anodes A bank, an organic light emitting layer disposed on the plurality of anodes, a plurality of first cathodes disposed on the organic light emitting layer and corresponding to the plurality of anodes, and a plurality of second cathodes corresponding to signal wires extending in a first direction. It includes a cathode, an encapsulation unit disposed on the cathode, and a touch unit on the encapsulation unit.
본 발명의 다른 특징은, 복수의 제2 캐소드는 복수의 제1 캐소드 중 제1 방향으로 인접한 2 개의 제1 캐소드를 연결하도록 배치될 수 있다.Another characteristic of the present invention is that the plurality of second cathodes may be arranged to connect two adjacent first cathodes in a first direction among the plurality of first cathodes.
본 발명의 또 다른 특징은, 봉지부는 제1 무기 봉지층, 제1 무기 봉지층 상의 제1 유기 봉지층 및 제1 유기 봉지층 상의 제2 무기 봉지층을 포함하고, 제1 무기 봉지층은 복수의 제1 캐소드 및 복수의 제2 캐소드의 상면 및 측면에 접할 수 있다.Another feature of the present invention is that the encapsulation unit includes a first inorganic encapsulation layer, a first organic encapsulation layer on the first inorganic encapsulation layer, and a second inorganic encapsulation layer on the first organic encapsulation layer, and the first inorganic encapsulation layer includes a plurality of may be in contact with the top and side surfaces of the first cathode and the plurality of second cathodes.
본 발명의 또 다른 특징은, 유기 발광층 중 적어도 일부는 복수의 제1 캐소드 또는 복수의 제2 캐소드와 대응될 수 있다.Another feature of the present invention is that at least a portion of the organic light emitting layer may correspond to a plurality of first cathodes or a plurality of second cathodes.
본 발명의 또 다른 특징은, 유기 발광층의 가장자리 중 적어도 일부는 복수의 제1 캐소드 또는 복수의 제2 캐소드의 가장자리와 동일 평면 상에 위치할 수 있다.Another feature of the present invention is that at least some of the edges of the organic light emitting layer may be positioned on the same plane as the edges of the plurality of first cathodes or the plurality of second cathodes.
본 발명의 또 다른 특징은, 봉지부는 제1 무기 봉지층, 제1 무기 봉지층 상의 제1 유기 봉지층 및 제1 유기 봉지층 상의 제2 무기 봉지층를 포함하고, 제1 무기 봉지층은 복수의 제1 캐소드의 측면, 복수의 제2 캐소드의 측면, 복수의 유기 발광층 측면 및 뱅크 상면에 접할 수 있다.Another feature of the present invention is that the encapsulation unit includes a first inorganic encapsulation layer, a first organic encapsulation layer on the first inorganic encapsulation layer, and a second inorganic encapsulation layer on the first organic encapsulation layer, and the first inorganic encapsulation layer includes a plurality of It may be in contact with the side surface of the first cathode, the side surface of the plurality of second cathodes, the side surface of the plurality of organic emission layers, and the upper surface of the bank.
본 발명의 또 다른 특징은, 유기 발광층의 가장자리 중 적어도 일부는 복수의 제1 캐소드 가장자리보다 내측에 배치될 수 있다.Another feature of the present invention is that at least some of the edges of the organic light emitting layer may be disposed inside the edges of the plurality of first cathodes.
본 발명의 또 다른 특징은, 봉지부는 제2 유기 봉지층, 제2 유기 봉지층 상의 제1 무기 봉지층, 제1 무기 봉지층 상의 제1 유기 봉지층 및 제1 유기 봉지층 상의 제2 무기 봉지층를 포함하고, 유기 발광층, 복수의 제1 캐소드 및 뱅크에 의해 정의되는 공간이 제2 유기 봉지층에 의해 충진될 수 있다.Another feature of the present invention is that the encapsulation unit includes a second organic encapsulation layer, a first inorganic encapsulation layer on the second organic encapsulation layer, a first organic encapsulation layer on the first inorganic encapsulation layer, and a second inorganic encapsulation layer on the first organic encapsulation layer. A space defined by the organic light emitting layer, the plurality of first cathodes, and the bank may be filled by the second organic encapsulation layer.
본 발명의 또 다른 특징은, 제2 유기 봉지층은 복수의 제1 캐소드 및 복수의 제2 캐소드 상면을 평탄화시킬 수 있다.Another feature of the present invention is that the second organic encapsulation layer may planarize upper surfaces of the plurality of first cathodes and the plurality of second cathodes.
본 발명의 또 다른 특징은, 제2 유기 봉지층은 유기 발광층의 가장자리와 접할 수 있다.Another characteristic of the present invention is that the second organic encapsulation layer may be in contact with the edge of the organic light emitting layer.
본 발명의 또 다른 특징은, 캐소드는 제1 방향과 교차하는 제2 방향으로 연장되고, 복수의 제1 캐소드 중 제2 방향으로 인접한 2 개의 제1 캐소드를 연결하도록 배치된 복수의 제3 캐소드를 더 포함할 수 있다.Another feature of the present invention is that the cathode extends in a second direction crossing the first direction, and a plurality of third cathodes arranged to connect two adjacent first cathodes in the second direction among the plurality of first cathodes. can include more.
본 발명의 또 다른 특징은, 신호 배선은 교류 신호가 전달되는 배선일 수 있다.Another characteristic of the present invention is that the signal wiring may be a wiring through which an AC signal is transmitted.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and may be variously modified and implemented without departing from the technical spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.
100, 400, 500, 600: 표시 장치
110: 기판
111: 버퍼층
112: 게이트 절연층
113: 층간 절연층
114: 패시베이션층
115: 평탄화층
116: 뱅크
120: 애노드
130, 430: 유기 발광층
140, 640: 캐소드
141, 541: 제1 캐소드
142: 제2 캐소드
643: 제3 캐소드
150, 450, 550: 봉지부
151, 451, 551: 제1 무기 봉지층
152: 제1 유기 봉지층
153: 제2 무기 봉지층
554: 제2 유기 봉지층
160: 터치부
161: 터치 절연층
162: 제1 터치 전극
163: 제2 터치 전극
164: 연결 전극
CT: 컨택홀
OLED: 발광 소자
PN: 표시 패널
GD: 게이트 드라이버
DD: 데이터 드라이버
TC: 타이밍 컨트롤러
SPX: 서브 화소
SP1: 제1 서브 화소
SP2: 제2 서브 화소
SP3: 제3 서브 화소
SL: 스캔 배선
SL1: 제1 스캔 배선
SL2: 제2 스캔 배선
DL: 데이터 배선
PL: 고전위 전원 배선
EL: 발광 제어 신호 배선
IL: 초기화 신호 배선
Cst: 커패시터
T: 트랜지스터
ACT: 액티브층
GE: 게이트 전극
DE: 드레인 전극
SE: 소스 전극
RGB: 영상 데이터
GCS: 게이트 제어 신호
DCS: 데이터 제어 신호
SYNC: 동기 신호
SCAN1: 제1 스캔 신호
SCAN2: 제2 스캔 신호100, 400, 500, 600: display device
110: substrate
111: buffer layer
112: gate insulating layer
113: interlayer insulating layer
114: passivation layer
115: planarization layer
116: bank
120: anode
130, 430: organic light emitting layer
140, 640: cathode
141, 541: first cathode
142: second cathode
643 third cathode
150, 450, 550: encapsulation
151, 451, 551: first inorganic encapsulation layer
152: first organic encapsulation layer
153: second inorganic encapsulation layer
554: second organic encapsulation layer
160: touch unit
161: touch insulation layer
162: first touch electrode
163: second touch electrode
164: connecting electrode
CT: contact hole
OLED: light emitting element
PN: display panel
GD: Gate Driver
DD: Data Driver
TC: Timing Controller
SPX: sub-pixel
SP1: first sub-pixel
SP2: second sub-pixel
SP3: third sub-pixel
SL: scan wiring
SL1: first scan wire
SL2: 2nd scan wire
DL: data wire
PL: high potential power wiring
EL: emission control signal wiring
IL: Initialization signal wire
Cst: capacitor
T: transistor
ACT: active layer
GE: gate electrode
DE: drain electrode
SE: source electrode
RGB: video data
GCS: gate control signal
DCS: data control signal
SYNC: sync signal
SCAN1: first scan signal
SCAN2: second scan signal
Claims (12)
상기 복수의 서브 화소에 배치되는 복수의 애노드;
상기 복수의 애노드의 가장자리를 덮도록 배치되는 뱅크;
상기 복수의 애노드 상에 배치되는 유기 발광층;
상기 유기 발광층 상에 배치되고, 상기 복수의 애노드에 대응하는 복수의 제1 캐소드 및 제1 방향으로 연장된 신호 배선에 대응하는 복수의 제2 캐소드를 포함하는 캐소드;
상기 캐소드 상에 배치된 봉지부; 및
상기 봉지부 상에 터치부를 포함하는, 표시 장치.a substrate including a display area including a plurality of sub-pixels and a non-display area outside the display area;
a plurality of anodes disposed in the plurality of sub-pixels;
banks disposed to cover edges of the plurality of anodes;
an organic light emitting layer disposed on the plurality of anodes;
a cathode disposed on the organic light-emitting layer and including a plurality of first cathodes corresponding to the plurality of anodes and a plurality of second cathodes corresponding to signal wires extending in a first direction;
an encapsulation unit disposed on the cathode; and
A display device comprising a touch unit on the encapsulation unit.
상기 복수의 제2 캐소드는 상기 복수의 제1 캐소드 중 상기 제1 방향으로 인접한 2 개의 제1 캐소드를 연결하도록 배치된, 표시 장치.According to claim 1,
The plurality of second cathodes are arranged to connect two first cathodes adjacent to each other in the first direction among the plurality of first cathodes.
상기 봉지부는 제1 무기 봉지층, 상기 제1 무기 봉지층 상의 제1 유기 봉지층 및 상기 제1 유기 봉지층 상의 제2 무기 봉지층을 포함하고,
상기 제1 무기 봉지층은 상기 복수의 제1 캐소드 및 상기 복수의 제2 캐소드의 상면 및 측면에 접하는, 표시 장치.According to claim 1,
The encapsulation unit includes a first inorganic encapsulation layer, a first organic encapsulation layer on the first inorganic encapsulation layer, and a second inorganic encapsulation layer on the first organic encapsulation layer,
The first inorganic encapsulation layer is in contact with upper and side surfaces of the plurality of first cathodes and the plurality of second cathodes.
상기 유기 발광층 중 적어도 일부는 상기 복수의 제1 캐소드 또는 상기 복수의 제2 캐소드와 대응되는, 표시 장치.According to claim 1,
At least some of the organic light-emitting layers correspond to the plurality of first cathodes or the plurality of second cathodes.
상기 유기 발광층의 가장자리 중 적어도 일부는 상기 복수의 제1 캐소드 또는 상기 복수의 제2 캐소드의 가장자리와 동일 평면 상에 위치하는, 표시 장치.According to claim 4,
At least some of the edges of the organic light emitting layer are positioned on the same plane as edges of the plurality of first cathodes or the plurality of second cathodes.
상기 봉지부는 제1 무기 봉지층, 상기 제1 무기 봉지층 상의 제1 유기 봉지층 및 상기 제1 유기 봉지층 상의 제2 무기 봉지층를 포함하고,
상기 제1 무기 봉지층은 상기 복수의 제1 캐소드의 측면, 상기 복수의 제2 캐소드의 측면, 상기 복수의 유기 발광층 측면 및 상기 뱅크 상면에 접하는, 표시 장치.According to claim 5,
The encapsulation unit includes a first inorganic encapsulation layer, a first organic encapsulation layer on the first inorganic encapsulation layer, and a second inorganic encapsulation layer on the first organic encapsulation layer,
The first inorganic encapsulation layer is in contact with the side surfaces of the plurality of first cathodes, the side surfaces of the plurality of second cathodes, the side surfaces of the plurality of organic light emitting layers, and the upper surface of the bank.
상기 유기 발광층의 가장자리 중 적어도 일부는 상기 복수의 제1 캐소드 가장자리보다 내측에 배치되는, 표시 장치.According to claim 4,
At least some of the edges of the organic light emitting layer are disposed inner than edges of the plurality of first cathodes.
상기 봉지부는 제2 유기 봉지층, 상기 제2 유기 봉지층 상의 제1 무기 봉지층, 상기 제1 무기 봉지층 상의 제1 유기 봉지층 및 상기 제1 유기 봉지층 상의 제2 무기 봉지층를 포함하고,
상기 유기 발광층, 상기 복수의 제1 캐소드 및 상기 뱅크에 의해 정의되는 공간이 상기 제2 유기 봉지층에 의해 충진되는, 표시 장치.According to claim 7,
The encapsulation unit includes a second organic encapsulation layer, a first inorganic encapsulation layer on the second organic encapsulation layer, a first organic encapsulation layer on the first inorganic encapsulation layer, and a second inorganic encapsulation layer on the first organic encapsulation layer,
A display device, wherein a space defined by the organic light emitting layer, the plurality of first cathodes, and the bank is filled by the second organic encapsulation layer.
상기 제2 유기 봉지층은 상기 복수의 제1 캐소드 및 복수의 제2 캐소드 상면을 평탄화시키는, 표시 장치.According to claim 8,
The second organic encapsulation layer flattens upper surfaces of the plurality of first cathodes and the plurality of second cathodes.
상기 제2 유기 봉지층은 상기 유기 발광층의 가장자리와 접하는, 표시 장치. According to claim 8,
The second organic encapsulation layer is in contact with an edge of the organic light emitting layer.
상기 캐소드는 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 복수의 제1 캐소드 중 상기 제2 방향으로 인접한 2 개의 제1 캐소드를 연결하도록 배치된 복수의 제3 캐소드를 더 포함하는, 표시 장치.According to claim 1,
The cathode extends in a second direction crossing the first direction and further comprises a plurality of third cathodes arranged to connect two adjacent first cathodes in the second direction among the plurality of first cathodes, display device.
상기 신호 배선은 교류 신호가 전달되는 배선인, 표시 장치.According to claim 1,
The signal wire is a wire through which an AC signal is transmitted.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210184514A KR20230095239A (en) | 2021-12-22 | 2021-12-22 | Display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210184514A KR20230095239A (en) | 2021-12-22 | 2021-12-22 | Display apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230095239A true KR20230095239A (en) | 2023-06-29 |
Family
ID=86946384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210184514A KR20230095239A (en) | 2021-12-22 | 2021-12-22 | Display apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20230095239A (en) |
-
2021
- 2021-12-22 KR KR1020210184514A patent/KR20230095239A/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210376283A1 (en) | Display device | |
KR102312557B1 (en) | Organic light emitting display device | |
KR20180110258A (en) | Organic light emitting display device | |
EP3706107A1 (en) | Display panel | |
US11690265B2 (en) | Display device having a trench portion | |
EP3910682A1 (en) | Display apparatus | |
JP7269996B2 (en) | Display device | |
US11954275B2 (en) | Display panel and display device | |
US11950460B2 (en) | Display device | |
CN111164666A (en) | Display device | |
KR20160122894A (en) | Thin film transistor substrate, display apparatus comprising the same, method for manufacturing thin film transistor substrate, and method for manufacturing display apparatus | |
KR20190083023A (en) | Display apparatus | |
KR20200087368A (en) | Organic light emitting diode display device | |
KR20210134175A (en) | Display apparatus | |
CN115942771A (en) | Light emitting display device | |
KR20230095239A (en) | Display apparatus | |
KR20220091214A (en) | Display DEVICE | |
KR20180003721A (en) | Display apparatus | |
KR20210107960A (en) | Display panel | |
US20220359480A1 (en) | Display panel and display apparatus including the same | |
KR20220096626A (en) | Display device | |
KR20240054800A (en) | Display apparatus | |
KR20230037198A (en) | Display device | |
KR20220093599A (en) | Display apparatus | |
CN117939946A (en) | Light-emitting display device |