KR20230093984A

KR20230093984A - a microwave signal generator using a frequency multiplier

Info

Publication number: KR20230093984A
Application number: KR1020210183093A
Authority: KR
Inventors: 이희동; 공선우; 박봉혁; 장승현; 현석봉
Original assignee: 한국전자통신연구원
Priority date: 2021-12-20
Filing date: 2021-12-20
Publication date: 2023-06-27

Abstract

본 발명의 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는, 전원전압과 공통 드레인 노드 사이에 연결된 제1 유도성 부하, 접지와 공통 소스 노드 사이에 연결된 제2 유도성 부하 및 상기 공통 드레인 노드와 상기 공통 소스 노드 사이에 연결되어 차동 입력 신호를 인가받는 한 쌍의 대칭 트랜지스터를 포함하는 체배기 코어를 포함하고, 제1 트랜지스터와 제2 트랜지스터의 바디 단자가 개방되어, 발진주파수의 2배 주파수를 가진 신호를 공통 소스 노드에서 얻는 것을 특징으로 한다.A sub-terahertz signal generator using a frequency multiplier according to an embodiment of the present invention includes a first inductive load connected between a power supply voltage and a common drain node, a second inductive load connected between a ground and a common source node, and the common drain. and a multiplier core including a pair of symmetrical transistors connected between a node and the common source node to receive a differential input signal, wherein body terminals of the first transistor and the second transistor are open so that the frequency is twice the oscillation frequency. It is characterized in that a signal with is obtained from a common source node.

Description

Sub-terahertz signal generator using a frequency multiplier {a microwave signal generator using a frequency multiplier}

본 발명은 서브 테라헤르츠 주파수를 이용한 시스템에 적용되는 전자 회로 의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기에 관한 것이다.The present invention relates to a sub-terahertz signal generator using a frequency multiplier of an electronic circuit applied to a system using sub-terahertz frequencies.

무선통신 시스템이 발전함에 따라 높은 출력 주파수와 낮은 위상잡음을 가지고 안정적으로 동작하는 발진기에 대한 요구가 증가하고 있으며, 이러한 요구에 가장 부합하는 장치로서, 차동 국부 발진 신호(Differential Local Oscillator)를 공급하는 교차 결합된 차동 구조 발진기가 널리 사용되고 있다.As the wireless communication system develops, there is an increasing demand for an oscillator that operates stably with high output frequency and low phase noise. Cross-coupled differential structure oscillators are widely used.

일반적으로 발진기는 LC 공진기를 구비한다. 이 LC 공진기가 고주파 대역에서 발진하기 위해서는 LC 공진기를 구성하는 개별 소자인 인덕터와 커패시터가 물리적으로 매우 작아야 한다. 그러나, 실제 반도체 공정 시, 작은 소자에 대해서는 소자 값(예컨대, 인턱턴스, 커패시턴스)의 오차가 더욱 커지는 것으로 알려져 있다. 따라서 발진기의 동작 주파수가 높아질수록 설계값과 실제 제작 후의 동작 주파수의 차이가 커질 가능성이 매우 높다.Oscillators are generally equipped with LC resonators. In order for this LC resonator to oscillate in a high frequency band, the inductor and capacitor, which are individual elements constituting the LC resonator, must be physically very small. However, it is known that an error in device values (eg, inductance, capacitance) becomes larger for small devices in an actual semiconductor process. Therefore, as the operating frequency of the oscillator increases, the difference between the design value and the operating frequency after actual manufacturing is highly likely to increase.

이러한 LC 공진기를 이용한 전압 제어 발진기의 현실적인 문제점을 개선하기 위하여 발진기 자체는 낮은 주파수에서 동작시키고, 주파수 체배기를 이용하여 낮은 주파수를 체배하여 출력 주파수를 얻는 방법이 많이 사용되고 있다.In order to improve the practical problems of such a voltage controlled oscillator using an LC resonator, a method of obtaining an output frequency by operating the oscillator itself at a low frequency and multiplying the low frequency using a frequency multiplier is widely used.

이 때 얻어지는 체배된 신호의 품질과 바디를 사용해서 얻어지는 체배기의 신호의 잡음지수 성능이 중요하다.The quality of the multiplied signal obtained at this time and the noise figure performance of the multiplier signal obtained using the body are important.

또한, 근거리 무선통신 단말기와 같은 휴대 통신 기기에 탑재가 가능하기 위해서는 소모되는 전력이 적으면서 지속시간이 길어야 하는 과제가 있었다.In addition, in order to be able to be installed in a portable communication device such as a short-distance wireless communication terminal, there is a problem in that power consumption is low and the duration is long.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 LC 발진기 혹은 트랜스포머 등을 사용해서 능동회로부의 트랜지스터의 바디 노드를 이용해서 발진 주파수의 2배의 주파수를 갖는 신호를 만들고, 추가적인 체배기 회로 등을 사용해서 발진 주파수의 4배의 주파수를 갖는 신호를 만들 수 있는 서브-테라헤르츠 발진기를 제공하는 것이다. An object of the present invention to solve the above problems is to use an LC oscillator or transformer, etc. to make a signal having a frequency twice the oscillation frequency by using the body node of the transistor of the active circuit part, and use an additional multiplier circuit, etc. Therefore, a sub-terahertz oscillator capable of generating a signal having a frequency four times the oscillation frequency is provided.

이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 본 발명이 속하는 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.It is not limited to the purpose mentioned above, and other objects not mentioned will be clearly understood by those skilled in the art from the description below.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는, 전원전압과 공통 드레인 노드 사이에 연결된 제1 유도성 부하; 접지와 공통 소스 노드 사이에 연결된 제2 유도성 부하; 및 상기 공통 드레인 노드와 상기 공통 소스 노드 사이에 연결되어 차동 입력 신호를 인가받는 한 쌍의 대칭 트랜지스터를 포함하는 체배기 코어를 포함하고, 제1 트랜지스터(M1)과 제2 트랜지스터(M2)의 바디(body) 단자가 오픈(open)되어, 발진주파수의 2배 주파수를 가진 신호를 공통 소스(vdm) 노드에서 얻도록 구성된다.To achieve the above object, a sub-terahertz signal generator using a frequency multiplier according to an embodiment of the present invention includes a first inductive load connected between a power supply voltage and a common drain node; a second inductive load coupled between ground and the common source node; and a multiplier core including a pair of symmetrical transistors connected between the common drain node and the common source node to receive a differential input signal, and bodies of the first transistor M1 and the second transistor M2 ( body) terminal is opened, so that a signal having twice the frequency of the oscillation frequency is obtained from the common source (vdm) node.

본 발명의 다른 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는, 전원전압과 공통 드레인 노드 사이에 연결된 제1 유도성 부하; 접지와 공통 소스 노드 사이에 연결된 제2 유도성 부하; 및 상기 공통 드레인 노드와 상기 공통 소스 노드 사이에 연결되어 차동 입력 신호를 인가받는 한 쌍의 대칭 트랜지스터를 포함하는 체배기 코어를 포함하고, 제1 트랜지스터(M1)과 제2 트랜지스터(M2)의 각 바디(body) 단자를 캐패시터로 VCO 출력단자의 OP2, ON2 단자와 연결시키면, 저항을 통해서 바디(body) 노드에서 체배된 신호를 얻도록 구성된다.A sub-terahertz signal generator using a frequency multiplier according to another embodiment of the present invention includes a first inductive load connected between a power supply voltage and a common drain node; a second inductive load coupled between ground and the common source node; and a multiplier core including a pair of symmetrical transistors connected between the common drain node and the common source node to receive a differential input signal, wherein each body of the first transistor M1 and the second transistor M2 When the (body) terminal is connected to the OP2 and ON2 terminals of the VCO output terminal with a capacitor, it is configured to obtain a multiplied signal at the body node through a resistor.

본 발명의 또 다른 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는, 전원전압과 공통 드레인 노드 사이에 연결된 제1 유도성 부하; 접지와 공통 소스 노드 사이에 연결된 제2 유도성 부하; 및 상기 공통 드레인 노드와 상기 공통 소스 노드 사이에 연결되어 차동 입력 신호를 인가받는 한 쌍의 대칭 트랜지스터를 포함하는 체배기 코어를 포함하고, 제1 트랜지스터 및 제2 트랜지스터의 소스 단자에 삽입된 동일한 가변 저항을 통해 공통 소스(VDM) 노드의 신호를 얻도록 구성된다. 제1 트랜지스터(M1)에 있어서, 소스(source) 단자는 제1 저항(R1)에 연결되고 전류 소스(I_tail)의 반절의 전류를 흐르도록 동작하고, 제1 트랜지스터(M1)의 게이트(gate) 단자는 OP2 노드에 연결되고, 드레인(drain) 단자는 ON2 노드에 연결되며, 바디(body) 단자는 소스(source) 단자에 연결된다.A sub-terahertz signal generator using a frequency multiplier according to another embodiment of the present invention includes a first inductive load connected between a power supply voltage and a common drain node; a second inductive load coupled between ground and the common source node; and a multiplier core including a pair of symmetrical transistors connected between the common drain node and the common source node to receive a differential input signal, wherein the same variable resistance is inserted into the source terminals of the first transistor and the second transistor. It is configured to obtain a signal of a common source (VDM) node through. In the first transistor M1, a source terminal is connected to the first resistor R1 and operates so that half of the current of the current source I _tail flows, and the gate of the first transistor M1 (gate) ) terminal is connected to the OP2 node, the drain terminal is connected to the ON2 node, and the body terminal is connected to the source terminal.

본 발명의 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기를 통해서 얻을 수 있는 효과는 다음과 같다. Effects obtained through the sub-terahertz signal generator using a frequency multiplier according to an embodiment of the present invention are as follows.

첫째로, 반도체 공정기술에서 제공하지 못하는 주파수 신호를 제공할 수 있다. First, it is possible to provide a frequency signal that cannot be provided by semiconductor process technology.

둘째로, 간단한 구성으로 초고주파 신호를 제공할 수 있다. Second, an ultra-high frequency signal can be provided with a simple configuration.

셋째로, 직접 4배 빠른 발진신호를 얻는 방법보다 본 발명에 의해서 신호 생성하는 방법이 50% 이상 전력을 줄일 수 있으며, 이에 따라 휴대 장치의 지속시간을 늘일 수 있다. Third, the signal generation method according to the present invention can reduce power by 50% or more compared to the method of directly obtaining an oscillation signal 4 times faster, and accordingly, the duration of the portable device can be increased.

넷째로, 서브-테라헤르츠 주파수 동작을 할수록 인덕터 크기가 작아지기 때문에 집적화된 칩의 면적을 줄일 수 있는 장점을 가진다.Fourth, since the size of the inductor decreases as sub-terahertz frequency operation is performed, the area of the integrated chip can be reduced.

도 1은 비교예의 LC 발진기를 나타내는 회로도이다.
도 2는 비교예의 LC 발진기의 인덕터 소자를 설명하기 위한 회로도의 일부이다.
도 3a 내지 도 3c는 도 1의 기본적인 LC 발진기 회로에 대해서 모의시험을 진행한 결과를 나타내는 그래프이다.
도 4는 본 발명의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기에 따른 LC 발진기에서 발진주파수의 2배 주파수를 가진 신호를 공통 소스(vdm) 노드에서 얻는 회로도이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기의 LC 발진기에서 발진주파수의 2배 주파수를 가진 신호를 공통 소스(vdm) 노드에서 얻는 회로도의 모의시험 결과를 도시한 그래프이다.
도 6은 본 발명의 일 실시예 따른 본 발명의 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기의 LC 발진기에서 발진주파수의 2배 주파수를 가진 신호를 body 노드에서 얻는 회로도이다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기의 성능을 확인하기 위한 결과 그래프이다.
도 8은 본 발명의 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기의 회로도이다.
도 9a 내지 도 9b는 도 8의 PC 모의시험으로 얻어진 결과의 주요 노드 신호 파형의 그래프(도 9a) 및 공통 소스(vdm) 노드 신호의 DFT 변환 그래프(도 9b)를 도시한 그래프이다.
도 10은 본 발명의 일 실시예의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기(1000)의 구성도이다.1 is a circuit diagram showing an LC oscillator of a comparative example.
2 is a part of a circuit diagram for explaining an inductor element of an LC oscillator of a comparative example.
3A to 3C are graphs showing the results of a simulation test for the basic LC oscillator circuit of FIG. 1 .
4 is a circuit diagram for obtaining a signal having a frequency twice the oscillation frequency from a common source (vdm) node in an LC oscillator according to a sub-terahertz signal generator using a frequency multiplier of the present invention.
5A to 5C are simulation test results of a circuit diagram in which a signal having a frequency twice the oscillation frequency is obtained from a common source (vdm) node in an LC oscillator of a sub-terahertz signal generator using a frequency multiplier according to an embodiment of the present invention. is a graph showing
6 is a circuit diagram for obtaining a signal having a frequency twice the oscillation frequency from the LC oscillator of the sub-terahertz signal generator using a frequency multiplier according to an embodiment of the present invention at a body node.
7A to 7C are result graphs for confirming performance of a sub-terahertz signal generator using a frequency multiplier according to an embodiment of the present invention.
8 is a circuit diagram of a sub-terahertz signal generator using a frequency multiplier according to an embodiment of the present invention.
9A to 9B are graphs showing the main node signal waveform graph (FIG. 9A) and the DFT conversion graph (FIG. 9B) of the common source (vdm) node signal of the results obtained by the PC simulation test of FIG.
10 is a block diagram of a sub-terahertz signal generator 1000 using a frequency multiplier according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can make various changes and have various embodiments, specific embodiments are illustrated in the drawings and described in detail. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. These terms are only used for the purpose of distinguishing one component from another. For example, a first element may be termed a second element, and similarly, a second element may be termed a first element, without departing from the scope of the present invention. The terms and/or include any combination of a plurality of related recited items or any of a plurality of related recited items.

본 출원의 실시예들에서, "A 및 B 중에서 적어도 하나"는 "A 또는 B 중에서 적어도 하나" 또는 "A 및 B 중 하나 이상의 조합들 중에서 적어도 하나"를 의미할 수 있다. 또한, 본 출원의 실시예들에서, "A 및 B 중에서 하나 이상"은 "A 또는 B 중에서 하나 이상" 또는 "A 및 B 중 하나 이상의 조합들 중에서 하나 이상"을 의미할 수 있다.In embodiments of the present application, “at least one of A and B” may mean “at least one of A or B” or “at least one of combinations of one or more of A and B”. Also, in the embodiments of the present application, “one or more of A and B” may mean “one or more of A or B” or “one or more of combinations of one or more of A and B”.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.It is understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, but other elements may exist in the middle. It should be. On the other hand, when an element is referred to as “directly connected” or “directly connected” to another element, it should be understood that no other element exists in the middle.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in this application are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "include" or "have" are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in this application, they should not be interpreted in an ideal or excessively formal meaning. don't

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in more detail. In order to facilitate overall understanding in the description of the present invention, the same reference numerals are used for the same components in the drawings, and redundant descriptions of the same components are omitted.

도 1은 비교예의 LC 발진기를 나타내는 회로도이다. 1 is a circuit diagram showing an LC oscillator of a comparative example.

도 1을 참조하면, 먼저, 제1 트랜지스터의 게이트에 제1 입력 신호가 인가되고, 제2 트랜지스터의 게이트에 제1 입력 신호와 180도의 위상차를 갖는 제2 입력 신호가 인가되는 경우가 가정된다. 그러면, 제1 및 제2 트랜지스터는 각각의 제1 입력 신호 및 제2 입력 신호가 양의 반주기일 때만 소스 팔로워(source follower) 형태로 동작한다. 즉, t0에서 t1에 해당하는 양의 반주기 동안, 제1 트랜지스터가 소스 팔로워(source follower)로 동작함으로써, 소스 단자에서 제1 트랜지스터에 입력된 양의 반주기가 출력된다. t1에서 t2에 해당하는 양의 반주기 동안, 제2 트랜지스터가 소스 팔로워로 동작함으로써, 소스 단자에서 제2 트랜지스터에 입력된 양의 반주기가 출력된다. 결과적으로 공통 소스 단자에서는 입력된 주파수의 2배에 해당하는 출력 신호가 출력되게 된다.Referring to FIG. 1 , it is assumed that a first input signal is applied to the gate of a first transistor and a second input signal having a phase difference of 180 degrees from the first input signal is applied to the gate of a second transistor. Then, the first and second transistors operate in the form of a source follower only when the respective first and second input signals have positive half cycles. That is, during the positive half cycle corresponding to t0 to t1, the first transistor operates as a source follower, so that the positive half cycle input to the first transistor is output from the source terminal. During the positive half cycle corresponding to t1 to t2, the second transistor operates as a source follower, so that the positive half cycle input to the second transistor is output from the source terminal. As a result, an output signal corresponding to twice the input frequency is output from the common source terminal.

또 다른 제3 트랜지스터 및 제4 트랜지스터의 드레인이 서로 한 개의 부하를 공유할 때, 공통 드레인 단자는 기본 주파수(fundamental frequency)에 대해서 가상접지(Virtual Ground)를 형성한다. 따라서, 기본 주파수 성분은 서로 상쇄되어 사라지게 된다. 이것은 홀수-차 고조파(Odd-order Harmonics)가 모두 상쇄되는 Odd Mode 동작이다. 여기서, 기본 주파수란 주기 파형에 포함된 주파수 성분 중 가장 낮은 주파수 성분을 일컫는다. 이러한 기본 주파수는 푸리에 시리즈로 표현할 때의 단위 주파수가 된다. 반면, 회로 내에서 동위상으로 존재하는 2차 고조파(2nd harmonic) 성분은 서로 더해지게 되어 2차 고조파 성분을 효율적으로 얻을 수 있게 된다. 이것은 짝수차 고조파(Even-oder Harmonics)만 같은 위상으로 더해져서 출력단에 나타나는 Even Mode 동작이다. 이때, 공통 컬렉터 단자의 부하를 2차 고조파에 공진시킨다면 최적의 2차 고조파 성분을 얻을 수 있게 된다.When the drains of the third transistor and the fourth transistor share one load, the common drain terminal forms a virtual ground for a fundamental frequency. Therefore, the fundamental frequency components cancel each other out and disappear. This is an Odd Mode operation in which odd-order harmonics are all canceled out. Here, the fundamental frequency refers to the lowest frequency component among frequency components included in the periodic waveform. This fundamental frequency becomes a unit frequency when expressed as a Fourier series. On the other hand, 2nd harmonic components existing in the same phase in the circuit are added to each other, so that the 2nd harmonic components can be obtained efficiently. This is an Even Mode operation in which only even-order harmonics are added in the same phase and appear at the output stage. At this time, if the load of the common collector terminal resonates with the second harmonic, an optimal second harmonic component can be obtained.

이 밖에도 다양한 LC 발진기가 존재하는데 본 발명의 설명을 위해서 도 1의 발진기 회로를 기본으로 한다. 도 1에서 Lvco 는 중간 탭을 가진 인덕터를 의미한다. In addition, various LC oscillators exist, and the oscillator circuit of FIG. 1 is based on the description of the present invention. In FIG. 1, Lvco means an inductor with a middle tap.

도 2는 비교예의 LC 발진기의 인덕터 소자를 설명하기 위한 회로도의 일부이다.2 is a part of a circuit diagram for explaining an inductor element of an LC oscillator of a comparative example.

도 2를 참조하면, 중간 탭을 가지고 있지 않은 인덕터 소자의 경우에는 2개의 인덕터로 구성이 가능하다. 이후로 중간 탭을 가진 인덕터라고 하면 도 2의 오른쪽 구성도 포함한다. Referring to FIG. 2 , in the case of an inductor device having no middle tap, it is possible to configure two inductors. Henceforth, if an inductor with a middle tap is referred to, the configuration on the right side of FIG. 2 is also included.

또한, 도 1의 Vtune 전압은 외부에서 인가하는 전압단자로써, 전압에 따라 버랙터(Cv)의 캐패시터 값을 변경하면서, 발진기의 발진 주파수를 변동할 수 있다. 그리고 다른 부분을 간단히 설명하면, Cvco는 고정된 캐패시터 값을 나타내며, 발진기의 차동 신호 출력은 OP2와 ON2 노드에서 얻을 수 있다. In addition, the Vtune voltage of FIG. 1 is a voltage terminal applied from the outside, and the oscillation frequency of the oscillator can be varied while changing the capacitor value of the varactor (Cv) according to the voltage. And to briefly explain the other parts, Cvco represents a fixed capacitor value, and the differential signal output of the oscillator can be obtained from the OP2 and ON2 nodes.

또한, 도 1의 LC 발진기는 전류소스 I_tail를 가지는 나타내고 있지만, 공통 소스(vdm) 노드를 접지로 연결해서 전류소스가 없는 발진기로 동작한다.In addition, although the LC oscillator of FIG. 1 is shown having a current source I _tail , it operates as an oscillator without a current source by connecting a common source (vdm) node to ground.

도 3a 내지 도 3c는 도 1의 기본적인 LC 발진기 회로에 대해서 모의시험을 진행한 결과를 나타내는 그래프이다. 3A to 3C are graphs showing the results of a simulation test for the basic LC oscillator circuit of FIG. 1 .

도 3a 내지 도 3c를 참조하면, 각 노드의 신호 파형과 위상잡음 특성을 살펴본 것을 PC 정밀 모의시험을 통해서 확인한 결과를 그래프로 나타내고 있다. Referring to FIGS. 3A to 3C , graphs show results obtained by examining signal waveforms and phase noise characteristics of each node through PC precision simulation tests.

모의시험 결과 그래프에 의하면, 57.103 GHz 에서 발진을 확인하였으며, 그 때의 1 MHz 옵셋 주파수에서 위상잡음 값이 -87.63 dBc/Hz을 가지게 된다. According to the simulation test result graph, oscillation was confirmed at 57.103 GHz, and the phase noise value at 1 MHz offset frequency at that time had -87.63 dBc/Hz.

그리고, 각각의 신호의 진폭은 OP2 및 ON2 노드 신호는 300 mV 정도이며, VDM 노드 신호의 경우, 진폭이 0.2 mV 정도이다. Further, the amplitude of each signal is about 300 mV for the OP2 and ON2 node signals, and about 0.2 mV for the VDM node signal.

그래프 파형에서 알 수 있듯이, 공통 소스(VDM) 노드의 주파수가 OP2 혹은 ON2 신호의 주파수보다 2배가 되는 것을 확인할 수 있다. As can be seen from the graph waveform, it can be seen that the frequency of the common source (VDM) node is twice the frequency of the OP2 or ON2 signal.

또한, 공통 소스(VDM) 노드의 신호에 대한 DFT 변환 그래프에서 발진주파수를 확인할 수 있으며, 신호 크기도 -80.73 dB로 확인이 가능하다.In addition, the oscillation frequency can be confirmed in the DFT transformation graph for the signal of the common source (VDM) node, and the signal magnitude can also be confirmed as -80.73 dB.

도 4는 본 발명의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기에 따른 LC 발진기에서 발진주파수의 2배 주파수를 가진 신호를 공통 소스(vdm) 노드에서 얻는 회로도이다. 4 is a circuit diagram for obtaining a signal having a frequency twice the oscillation frequency from a common source (vdm) node in an LC oscillator according to a sub-terahertz signal generator using a frequency multiplier of the present invention.

도 4를 참조하면, 본 발명의 일 실시예의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기의 발진기의 영향을 살펴보고자 트랜지스터 M1과 M2의 바디(body) 단자를 개방(open)시켜 놓고 모의시험을 진행하였다.Referring to FIG. 4, in order to examine the effect of the oscillator of the sub-terahertz signal generator using the frequency multiplier of an embodiment of the present invention, a simulation test was conducted with the body terminals of transistors M1 and M2 open. .

본 발명의 일 실시예의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는 전자회로 분야에 관한 것으로, 모든 전자회로에 적용이 가능하며, 특히, 서브-테라헤르츠 주파수를 이용한 시스템에 바로 적용이 가능하다. A sub-terahertz signal generator using a frequency multiplier of an embodiment of the present invention relates to the field of electronic circuits, and can be applied to all electronic circuits, and in particular, can be directly applied to systems using sub-terahertz frequencies.

본 발명의 일 실시예의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는 LC 발진기 혹은 트랜스포머 등을 사용해서 능동회로부의 트랜지스터의 바디 노드를 이용해서 발진 주파수의 2배의 주파수를 갖는 신호를 만들고, 추가적인 체배기 회로 등을 사용해서 발진 주파수의 4배의 주파수를 갖는 신호를 만들 수 있는 서브-테라헤르츠 발진기이다. The sub-terahertz signal generator using the frequency multiplier of an embodiment of the present invention uses an LC oscillator or a transformer to generate a signal having a frequency twice the oscillation frequency using the body node of the transistor of the active circuit, and an additional multiplier circuit It is a sub-terahertz oscillator that can create a signal with a frequency four times the oscillation frequency by using a etc.

본 발명의 일 실시예의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는 반도체 공정기술로 발생할 수 없는 서브-테라헤르츠 신호를 얻을 수 있으며, 또한, 저전력으로 서브-테라헤르츠 신호를 발생시킬 수 있다. The sub-terahertz signal generator using the frequency multiplier according to an embodiment of the present invention can obtain a sub-terahertz signal that cannot be generated with semiconductor processing technology and can also generate a sub-terahertz signal with low power.

본 발명의 일 실시예의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는 근거리 무선통신 단말기와 같은 휴대 통신 기기에 탑재가 가능하며 지속시간을 증가시킬 수 있는 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기에 관한 것이다.A sub-terahertz signal generator using a frequency multiplier according to an embodiment of the present invention relates to a sub-terahertz signal generator using a frequency multiplier capable of increasing duration and being mountable in a portable communication device such as a short-distance wireless communication terminal.

본 발명의 일 실시예의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는 LC 발진기 혹은 트랜스포머 등을 사용해서 능동회로부의 트랜지스터의 바디 노드를 이용해서 발진 주파수의 2배의 주파수를 갖는 신호를 만들고, 추가적인 체배기 회로 등을 사용해서 발진 주파수의 4배의 주파수를 갖는 신호를 만들 수 있는 서브-테라헤르츠 발진기를 제공할 수 있다. The sub-terahertz signal generator using the frequency multiplier of an embodiment of the present invention uses an LC oscillator or a transformer to generate a signal having a frequency twice the oscillation frequency using the body node of the transistor of the active circuit, and an additional multiplier circuit etc. can be used to provide a sub-terahertz oscillator capable of generating a signal with a frequency four times the oscillation frequency.

또한, 본 발명의 일 실시예의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는 체배된 신호의 품질이 중요하며, 바디를 사용해서 얻어지는 체배기의 신호가 기존 일반적으로 얻어지는 신호에 비해서 우수한 잡음지수 성능을 가지고 있다. In addition, in the sub-terahertz signal generator using the frequency multiplier of an embodiment of the present invention, the quality of the multiplied signal is important, and the signal of the multiplier obtained using the body has excellent noise figure performance compared to signals obtained in general. .

또한, 본 발명의 일 실시예의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는 반도체 공정기술로 발생할 수 없는 초고주파 신호를 얻을 수 있으며, 별도의 회로(예, 체배기 등)가 필요 없고, 이는 해당 블록에서 소모되는 전력을 줄일 수 있기에 저전력소모 특성을 가질 수 있다.In addition, the sub-terahertz signal generator using the frequency multiplier of an embodiment of the present invention can obtain an ultra-high frequency signal that cannot be generated by semiconductor processing technology, and does not require a separate circuit (eg, multiplier, etc.), which is consumed in the corresponding block. Since the power required can be reduced, it can have low power consumption characteristics.

또한, 본 발명의 일 실시예의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는 근거리 무선통신 단말기와 같은 휴대 통신 기기에 탑재가 가능하며 지속시간을 증가시킬 수 있다. In addition, the sub-terahertz signal generator using the frequency multiplier of an embodiment of the present invention can be mounted on a portable communication device such as a short-distance wireless communication terminal and can increase the duration.

도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기의 LC 발진기(트랜지스터 M1, M2의 바디 단자를 개방(open) 시킴)에서 발진주파수의 2배 주파수를 가진 신호를 공통 소스(vdm) 노드에서 얻는 회로도의 모의시험 결과를 도시한 그래프이다.5A to 5C are LC oscillators (body terminals of transistors M1 and M2 are opened) of a sub-terahertz signal generator using a frequency multiplier according to an embodiment of the present invention having a frequency twice the oscillation frequency. It is a graph showing the simulation test result of the circuit diagram that obtains the signal from the common source (vdm) node.

도 5a 내지 도 5c를 참조하면, 각 노드의 신호 파형과 위상잡음 특성을 살펴본 것을 PC 정밀 모의시험을 통해서 확인한 결과를 나타내고 있다.Referring to FIGS. 5A to 5C , the results obtained by examining the signal waveform and phase noise characteristics of each node through a PC precision simulation test are shown.

도 5a 내지 도 5c의 모의시험 결과 그래프에 의하면, 57.352 GHz 에서 발진을 확인하였으며, 그 때의 1 MHz 옵셋 주파수에서 위상잡음 값이 -87.63 dBc/Hz을 가지게 된다. According to the simulation test result graphs of FIGS. 5A to 5C, oscillation was confirmed at 57.352 GHz, and the phase noise value at the 1 MHz offset frequency at that time had a value of -87.63 dBc/Hz.

각각의 신호의 진폭은 OP2 및 ON2 노드 신호는 350 mV 정도이며, 공통 소스(VDM) 노드 신호의 경우, 진폭이 1.2 mV 정도이다. The amplitude of each signal is about 350 mV for the OP2 and ON2 node signals, and about 1.2 mV for the common source (VDM) node signal.

도 5a 내지 도 5c의 그래프 파형에서 알 수 있듯이, 공통 소스(VDM) 노드의 주파수가 OP2 혹은 ON2 신호의 주파수보다 2배가 되는 것을 확인할 수 있다. As can be seen from the graph waveforms of FIGS. 5A to 5C , it can be seen that the frequency of the common source (VDM) node is twice the frequency of the OP2 or ON2 signal.

또한, VDM 노드의 신호에 대한 DFT 변환 그래프에서 발진주파수를 확인할 수 있으며, 신호 크기도 -60.55 dB로 확인이 가능하다.In addition, the oscillation frequency can be confirmed in the DFT conversion graph for the signal of the VDM node, and the signal magnitude can also be confirmed as -60.55 dB.

도 6은 본 발명의 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기의 LC 발진기에서 발진주파수의 2배 주파수를 가진 신호를 바디(body) 노드에서 얻는 회로도이다.6 is a circuit diagram for obtaining a signal having twice the frequency of an oscillation frequency from an LC oscillator of a sub-terahertz signal generator using a frequency multiplier according to an embodiment of the present invention at a body node.

도 6을 참조하면, 트랜지스터 M1과 M2의 각 바디(body) 단자를 캐패시터로 VCO 출력단자의 OP2, ON2 단자와 연결시켰다. 그리하면, 저항을 통해서 바디(body) 노드에서 체배된 신호를 얻을 수 있다.Referring to FIG. 6, body terminals of transistors M1 and M2 are connected to OP2 and ON2 terminals of the VCO output terminal with a capacitor. Then, the multiplied signal can be obtained at the body node through the resistance.

도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기의 성능을 확인하기 위한 결과 그래프들이다.7A to 7C are result graphs for confirming performance of a sub-terahertz signal generator using a frequency multiplier according to an embodiment of the present invention.

도 7a 내지 도 7c를 참조하면, 기존 회로의 성능과 비교하기 위해서 각 노드의 신호 파형과 위상잡음 특성을 살펴본 것을 PC 정밀 모의시험을 통해서 확인한 결과가 도시되어 있다. Referring to FIGS. 7A to 7C , the result of confirming the signal waveform and phase noise characteristics of each node through a PC precision simulation test in order to compare the performance of the existing circuit is shown.

모의시험 결과 그래프에 의하면, 54.594 GHz 에서 발진을 확인하였으며, 그 때의 1 MHz 옵셋 주파수에서 위상잡음 값이 -89.77 dBc/Hz을 가지게 된다. According to the simulation test result graph, oscillation was confirmed at 54.594 GHz, and the phase noise value at 1 MHz offset frequency at that time had -89.77 dBc/Hz.

각각의 신호의 진폭은 OP2 및 ON2 노드 신호는 210 mV 정도이며, VDM 노드 신호의 경우, 진폭이 1 mV 정도이다. The amplitude of each signal is about 210 mV for the OP2 and ON2 node signals, and about 1 mV for the VDM node signal.

또한, BODY 노드 신호의 경우, 진폭이 5.5 mV 정도이다. Also, in the case of the BODY node signal, the amplitude is about 5.5 mV.

도 7a의 그래프 파형에서 알 수 있듯이, 공통 소스(VDM) 노드와 바디(BODY) 노드의 주파수가 OP2 혹은 ON2 신호의 주파수보다 2배가 되는 것을 확인할 수 있다. As can be seen from the graph waveform of FIG. 7A, it can be seen that the frequency of the common source (VDM) node and the body (BODY) node is twice the frequency of the OP2 or ON2 signal.

또한, 바디(BODY) 노드의 신호에 대한 DFT 변환 그래프에서 발진주파수를 확인할 수 있으며, 신호 크기도 -46.67 dB로 확인이 가능하다.In addition, the oscillation frequency can be confirmed in the DFT transformation graph for the signal of the body (BODY) node, and the signal magnitude can also be confirmed as -46.67 dB.

본 발명의 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는, 동일한 바이어스 조건에서 모의시험을 진행한 결과인 도 3a-3c, 도 5a-5c, 도 7a-7c의 결과를 비교해 보면 체배된 신호의 크기가 바디(BODY) 노드를 통해서 얻은 신호가 가장 큰 값을 가지고 있으며 위상잡음 특성도 우수함을 알 수 있다.The sub-terahertz signal generator using the frequency multiplier according to an embodiment of the present invention is multiplied by comparing the results of Figs. It can be seen that the signal obtained through the BODY node has the largest value and has excellent phase noise characteristics.

본 발명의 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성 방법은 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기의 트랜지스터 바디 단자를 이용해서 체배된 신호를 얻는 방법이다. A method of generating a sub-terahertz signal using a frequency multiplier according to an embodiment of the present invention is a method of obtaining a multiplied signal using a transistor body terminal of a sub-terahertz signal generator using a frequency multiplier.

본 발명의 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성 방법은 또한 캐패시터를 통한 피드백을 형성해서 우수한 위상잡음 특성도 얻을 수 있다.The method for generating a sub-terahertz signal using a frequency multiplier according to an embodiment of the present invention may also obtain excellent phase noise characteristics by forming feedback through a capacitor.

이외에도 2배 주파수의 신호를 얻는 로드는 다양하다. 기존 특허에서도 다양하게 기술되어 있으며, 여기에서는 특별하게 트랜지스터 바디에서 체배된 신호를 얻고 있으며, 위상잡음 특성을 높이기 위한 구성을 고안하였다. In addition, there are various loads that obtain a signal of twice the frequency. It is also variously described in the existing patents, and here, a multiplied signal is specially obtained from the transistor body, and a configuration for increasing the phase noise characteristic is devised.

도 8은 본 발명의 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기의 회로도이다.8 is a circuit diagram of a sub-terahertz signal generator using a frequency multiplier according to an embodiment of the present invention.

도 8을 참조하면, 본 발명의 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기는 도 1의 회로에 트랜지스터 M1, M2의 소스 단자에 동일한 가변 저항을 삽입한 후에 공통 소스(VDM) 노드의 신호를 얻는다.Referring to FIG. 8 , the sub-terahertz signal generator using the frequency multiplier according to an embodiment of the present invention inserts the same variable resistor into the source terminals of the transistors M1 and M2 in the circuit of FIG. get the signal of

트랜지스터 M1 입장에서 보면 소스(source) 단자는 저항 R1에 연결되고 있고 전류 소스(I_tail)의 반절의 전류가 흐르게 된다. From the perspective of the transistor M1, the source terminal is connected to the resistor R1, and half the current of the current source (I _tail ) flows.

또한, M1의 게이트(gate) 단자는 OP2 노드이고 드레인(drain) 단자는 ON2 노드이다. Also, a gate terminal of M1 is an OP2 node and a drain terminal is an ON2 node.

바디(body) 단자는 소스(source) 단자와 묶어 놓고 동작시킨다.The body terminal is tied to the source terminal and operated.

한편, 바디(body) 단자를 개방(open)한 경우와 바디 단자를 피드백을 통해서 얻은 경우에 대해서도 동일한 효과를 얻을 수 있지만, 최적의 동작점을 찾아야만 전술한 효과를 얻을 수 있다. 또한, 콜렉터, 베이스, 에미터 단자들을 가지는 소자인 바이폴라(bipolar) 계열의 트랜지스터에서도 동일한 효과를 얻을 수 있다. Meanwhile, the same effect can be obtained when the body terminal is opened and when the body terminal is obtained through feedback, but the above-described effect can be obtained only when an optimal operating point is found. In addition, the same effect can be obtained in a bipolar type transistor, which is an element having collector, base, and emitter terminals.

도 9a 내지 도 9b는 도 8의 PC 모의시험으로 얻어진 결과의 주요 노드 신호 파형의 그래프(도 9a) 및 VDM 노드 신호의 DFT 변환 그래프(도 9b)를 도시한 그래프이다.9A to 9B are graphs showing the main node signal waveform graph (FIG. 9A) and the DFT conversion graph (FIG. 9B) of VDM node signals obtained by the PC simulation test of FIG.

도 9a를 참조하면, 본 발명의 일 실시예에 따른 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기를 이용한 모의시험 결과 그래프의 회로 레벨이 도시되고 있다. Referring to FIG. 9A , a circuit level of a simulation test result graph using a sub-terahertz signal generator using a frequency multiplier according to an embodiment of the present invention is shown.

시각 A점에서는 M1이 포화(saturation) 영역에 있기에 저항 R1에 의해서 흐르는 전류가 대부분의 I_tail 전류가 되고, R2, M2에 흐르게 되는 전류는 거의 없다.At point A, M1 is in the saturation region, so the current flowing through resistor R1 becomes most of the I _tail current, and there is almost no current flowing through R2 and M2.

도 9a의 B점에서는 OP2 전압이 작아지고 ON2 전압이 높아지면서 두 전압이 비슷해진다. 즉, M1이 포화(saturation) 영역에서 트라이오드(triode) 영역으로 변화하는 단계로 M1에 9/10 정도의 I_tail 전류가 흐르게 되고, 나머지는 R2, M2에 흐르게 된다.At point B in FIG. 9A , the OP2 voltage decreases and the ON2 voltage increases, and the two voltages become similar. That is, at the stage where M1 changes from a saturation region to a triode region, about 9/10 of the I _tail current flows through M1, and the rest flows through R2 and M2.

도 9a의 C 점에서는 OP2 전압이 낮아지면서 M1이 컷오프(cutoff) 영역으로 가기 때문에 전류가 급격하게 감소하여 3/10 정도의 I_tail 전류가 흐르고, 나머지가 R2, M2에 흐른다. 여기에서 저항 R1에 의한 전압 강하로 급격하게 M1 전류 감소를 지연하게 만든다. At point C in FIG. 9A, since the OP2 voltage is lowered and M1 goes to the cutoff region, the current rapidly decreases and about 3/10 of the I _tail current flows, and the remainder flows to R2 and M2. Here, the voltage drop by resistor R1 delays the rapid decrease of M1 current.

도 9a의 D점에서는 ON2 전압이 최대가 되는 점으로, M1이 컷오프(cutoff) 영역에 있지만 기존의 전류 및 드레인 ON2 전압의 증가로 전류가 조금 증가하게 된다. 이는 R2, M2에 흐르는 전류가 작아지게 되고 R2에 의한 전압강하 감소로 공통 소스(VDM) 노드의 전압(공통 소스 전압)이 올라가게 된다.At point D in FIG. 9A , the ON2 voltage is maximized. Although M1 is in the cutoff region, the current slightly increases due to the increase in the existing current and the drain ON2 voltage. As a result, the current flowing through R2 and M2 becomes small, and the voltage (common source voltage) of the common source (VDM) node rises due to the decrease in voltage drop caused by R2.

도 9a의 A’, B’, C’, D’ 점에서의 동작은 동일한 과정이 트랜지스터 M2에 의해서 발생하게 된다. The operation at points A', B', C', and D' in FIG. 9A is performed by the transistor M2 in the same process.

이런 과정을 통해서 적절한 저항 R1, R2 값에서 공통 소스(VDM) 노드에서 2체배가 아닌 4체배 신호를 얻을 수 있다.Through this process, a quadruple signal rather than a quadruple signal can be obtained from the common source (VDM) node at appropriate values of resistors R1 and R2.

도 9b의 공통 소스(VDM) 신호의 DFT 변환 그래프에서 4체배된 114.26 GHz 주파수 신호를 얻어낼 수 있다. 즉, 2체배된 57 GHz 부근 신호도 나타나지만 5.6 dB 이상 차이를 가지면서 나타내고 있다. In the DFT transformation graph of the common source (VDM) signal of FIG. 9B, a 4-multiplied 114.26 GHz frequency signal can be obtained. That is, a signal near 57 GHz that is multiplied by 2 also appears, but it is displayed with a difference of 5.6 dB or more.

만일 보다 정확하게 저항 값 및 트랜지스터 사이즈, I_tail 전류를 조절하면, 2체배된 신호 레벨보다 큰 차이를 가지는 4체배된 신호를 공통 소스(VDM) 노드에서 얻을 수 있다.If the resistance value, transistor size, and I _tail current are more accurately adjusted, a quadrupled signal having a difference greater than the quadrupled signal level can be obtained from the common source (VDM) node.

도 10은 본 발명의 일 실시예의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기(1000)의 구성도이다. 10 is a block diagram of a sub-terahertz signal generator 1000 using a frequency multiplier according to an embodiment of the present invention.

도 10을 참조하면, 본 발명의 일 실시예의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기(1000)는, 프로세서(1100) 및 메모리(1200)를 포함할 수 있다. 또한, 서브 테라헤르츠 신호 생성기(1000)는 송수신 장치(transceiver, 1300), 입력 인터페이스 장치(1400), 출력 인터페이스 장치(1500), 저장 장치(1600) 및 버스(bus)(1700) 중 적어도 하나 이상을 선택적으로 더 포함하여 구성될 수 있다.Referring to FIG. 10 , a sub-terahertz signal generator 1000 using a frequency multiplier according to an embodiment of the present invention may include a processor 1100 and a memory 1200. In addition, the sub-terahertz signal generator 1000 includes at least one of a transceiver 1300, an input interface device 1400, an output interface device 1500, a storage device 1600, and a bus 1700. It may be configured to optionally further include.

또한 서브 테라헤르츠 신호 생성기(1000)는, 적어도 하나의 프로세서(processor)(1100) 및 상기 적어도 하나의 프로세서(1100)가 적어도 하나의 단계를 수행하도록 지시하는 명령어들(instructions)을 저장하는 메모리(memory)(1200)를 포함할 수 있다.In addition, the sub-terahertz signal generator 1000 includes at least one processor 1100 and a memory for storing instructions instructing the at least one processor 1100 to perform at least one step ( memory) (1200).

프로세서(1100)는 중앙 처리 장치(central processing unit, CPU), 그래픽 처리 장치(graphics processing unit, GPU), 또는 본 발명의 실시예들에 따른 방법들이 수행되는 전용의 프로세서를 의미할 수 있다. The processor 1100 may mean a central processing unit (CPU), a graphics processing unit (GPU), or a dedicated processor on which methods according to embodiments of the present invention are performed.

메모리(1200) 및 저장 장치(1600) 각각은 휘발성 저장 매체 및 비휘발성 저장 매체 중에서 적어도 하나로 구성될 수 있다. 예를 들어, 메모리(1200)는 읽기 전용 메모리(read only memory, ROM) 및 랜덤 액세스 메모리(random access memory, RAM) 중에서 적어도 하나로 구성될 수 있다. Each of the memory 1200 and the storage device 1600 may include at least one of a volatile storage medium and a non-volatile storage medium. For example, the memory 1200 may include at least one of a read only memory (ROM) and a random access memory (RAM).

또한, 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기(1000)는 무선 네트워크를 통해 통신을 수행하는 송수신 장치(transceiver)(1300)를 포함할 수 있다. In addition, the sub-terahertz signal generator 1000 using a frequency multiplier may include a transceiver 1300 that performs communication through a wireless network.

또한, 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기(1000)는 입력 인터페이스 장치(1400), 출력 인터페이스 장치(1500), 저장 장치(1600) 등을 더 포함할 수 있다.In addition, the sub-terahertz signal generator 1000 using a frequency multiplier may further include an input interface device 1400, an output interface device 1500, a storage device 1600, and the like.

또한, 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기(1000)에 포함된 각각의 구성 요소들은 버스(bus)(1700)에 의해 연결되어 서로 통신을 수행할 수 있다.In addition, each component included in the sub-terahertz signal generator 1000 using a frequency multiplier is connected by a bus 1700 to communicate with each other.

본 발명의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기(1000)의 예를 들면, 통신 가능한 데스크탑 컴퓨터(desktop computer), 랩탑 컴퓨터(laptop computer), 노트북(notebook), 스마트폰(smart phone), 태블릿 PC(tablet PC), 모바일폰(mobile phone), 스마트 워치(smart watch), 스마트 글래스(smart glass), e-book 리더기, PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 디지털 카메라(digital camera), DMB(digital multimedia broadcasting) 재생기, 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), PDA(Personal Digital Assistant) 등일 수 있다.For example, the sub-terahertz signal generator 1000 using the frequency multiplier of the present invention can be used with a communicable desktop computer, a laptop computer, a notebook, a smart phone, and a tablet PC. (tablet PC), mobile phone, smart watch, smart glass, e-book reader, PMP (portable multimedia player), portable game console, navigation device, digital camera ( digital camera), DMB (digital multimedia broadcasting) player, digital audio recorder, digital audio player, digital video recorder, digital video player, PDA ( Personal Digital Assistant) and the like.

본 발명의 주파수 체배기를 이용한 서브 테라헤르츠 신호 생성기를 통해서 얻을 수 있는 효과는 다음과 같다. Effects obtained through the sub-terahertz signal generator using the frequency multiplier of the present invention are as follows.

첫째로, 반도체 공정기술에서 제공하지 못하는 주파수 신호를 제공할 수 있다.First, it is possible to provide a frequency signal that cannot be provided by semiconductor process technology.

본 발명의 실시예들에 따른 방법의 동작은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 프로그램 또는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산 방식으로 컴퓨터로 읽을 수 있는 프로그램 또는 코드가 저장되고 실행될 수 있다.The operation of the method according to the embodiments of the present invention can be implemented as a computer readable program or code on a computer readable recording medium. A computer-readable recording medium includes all types of recording devices in which data that can be read by a computer system is stored. In addition, computer-readable recording media may be distributed to computer systems connected through a network to store and execute computer-readable programs or codes in a distributed manner.

또한, 컴퓨터가 읽을 수 있는 기록매체는 롬(rom), 램(ram), 플래시 메모리(flash memory) 등과 같이 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치를 포함할 수 있다. 프로그램 명령은 컴파일러(compiler)에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터(interpreter) 등을 사용해서 컴퓨터에 의해 실행될 수 있는 고급 언어 코드를 포함할 수 있다.In addition, the computer-readable recording medium may include hardware devices specially configured to store and execute program instructions, such as ROM, RAM, and flash memory. The program command may include high-level language codes that can be executed by a computer using an interpreter or the like as well as machine code generated by a compiler.

본 발명의 일부 측면들은 장치의 문맥에서 설명되었으나, 그것은 상응하는 방법에 따른 설명 또한 나타낼 수 있고, 여기서 블록 또는 장치는 방법 단계 또는 방법 단계의 특징에 상응한다. 유사하게, 방법의 문맥에서 설명된 측면들은 또한 상응하는 블록 또는 아이템 또는 상응하는 장치의 특징으로 나타낼 수 있다. 방법 단계들의 몇몇 또는 전부는 예를 들어, 마이크로프로세서, 프로그램 가능한 컴퓨터 또는 전자 회로와 같은 하드웨어 장치에 의해(또는 이용하여) 수행될 수 있다. 몇몇의 실시예에서, 가장 중요한 방법 단계들의 하나 이상은 이와 같은 장치에 의해 수행될 수 있다. Although some aspects of the present invention have been described in the context of an apparatus, it may also represent a description according to a corresponding method, where a block or apparatus corresponds to a method step or feature of a method step. Similarly, aspects described in the context of a method may also be represented by a corresponding block or item or a corresponding feature of a device. Some or all of the method steps may be performed by (or using) a hardware device such as, for example, a microprocessor, programmable computer, or electronic circuitry. In some embodiments, one or more of the most important method steps may be performed by such an apparatus.

실시예들에서, 프로그램 가능한 로직 장치(예를 들어, 필드 프로그래머블 게이트 어레이)가 여기서 설명된 방법들의 기능의 일부 또는 전부를 수행하기 위해 사용될 수 있다. 실시예들에서, 필드 프로그래머블 게이트 어레이는 여기서 설명된 방법들 중 하나를 수행하기 위한 마이크로프로세서와 함께 작동할 수 있다. 일반적으로, 방법들은 어떤 하드웨어 장치에 의해 수행되는 것이 바람직하다.In embodiments, a programmable logic device (eg, a field programmable gate array) may be used to perform some or all of the functions of the methods described herein. In embodiments, a field programmable gate array may operate in conjunction with a microprocessor to perform one of the methods described herein. Generally, methods are preferably performed by some hardware device.

이상 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention described in the claims below. You will understand that you can.

Claims

a first inductive load connected between the power supply voltage and the common drain node;
a second inductive load coupled between ground and the common source node; and
A multiplier core including a pair of symmetrical transistors connected between the common drain node and the common source node to receive a differential input signal;
The body terminals of the first transistor M1 and the second transistor M2 are open,
Obtaining a signal with twice the frequency of the oscillation frequency at the output node (vdm),
Sub-terahertz signal generator using frequency multiplier.