KR20230086733A

KR20230086733A - 언더컷 열-광학 위상 시프터

Info

Publication number: KR20230086733A
Application number: KR1020237015845A
Authority: KR
Inventors: 시드니 부치바인더; 존 피니; 아나톨 킬로
Original assignee: 아야 랩스 인코포레이티드
Priority date: 2020-10-14
Filing date: 2021-10-14
Publication date: 2023-06-15
Also published as: JP2023546557A; US11982887B2; US20220113565A1; US20240295760A1; EP4214571A1; WO2022081810A1; TW202229987A

Abstract

열-광학 위상 시프터는 기판의 상부 영역 내로 형성된 캐비티를 갖는 기판을 포함한다. 열-광학 위상 시프터는 기판 위에 배치된 광 도파관을 포함한다. 광 도파관은 캐비티를 가로질러 그 위로 연장된다. 열-광학 위상 시프터는 또한 광 도파관의 측면을 따라 배치된 히터 디바이스를 포함한다. 히터 디바이스는 캐비티를 가로질러 그 위로 연장된다. 캐비티는 광 도파관 및 히터 디바이스가 형성된 후 언더컷 에칭 프로세스에 의해 형성된다. 광 도파관은 캐비티 위를 통과하는 하나 이상의 세그먼트들을 포함하도록 형성될 수 있다. 또한, 캐비티 위로 연장되는 광 도파관의 하나 이상의 세그먼트들이 히터 디바이스들에 의해 브래킷되도록 제 2 히터 디바이스가 포함될 수 있다. 히터 디바이스(들)와 광 도파관 사이의 열 전달을 강화하기 위해 열적 전달 구조들이 포함될 수 있다.

Description

언더컷 열-광학 위상 시프터

광학 데이터 통신 시스템은 디지털 데이터 패턴들을 인코딩하기 위해 레이저 광을 변조함으로써 동작한다. 변조된 레이저 광은 광학 데이터 네트워크를 통해 전송 노드로부터 수신 노드로 전달된다. 수신 노드에 도달하는 변조된 레이저 광은 원래의 디지털 데이터 패턴들을 획득하기 위해 복조된다. 일부 광학 데이터 통신 시스템들에서, 레이저 광의 전달, 레이저 광의 변조, 변조된 광의 전달, 및/또는 변조된 광의 복조는 광의 위상에 의해 영향을 받는다. 따라서, 일부 광학 데이터 통신 시스템에서는, 광학 데이터 통신 시스템의 신뢰성있고 효율적인 동작을 가능하게 하기 위해 광의 위상을 제어할 필요가 있다. 또한, 광 도파관을 통해 전달된 광의 위상의 제어는 다른 애플리케이션들 중에서도, 광학 아날로그 변조를 포함하는 애플리케이션들에서와 같은, 광학 데이터 통신을 수반할 수도 있거나 수반하지 않을 수도 있는 다양한 애플리케이션들에서 필요할 수 있다. 본 발명이 발생하는 것은 이러한 맥락 내에서이다.

예시의 실시형태에서, 열-광학 위상 시프터가 개시된다. 열-광학 위상 시프터는 기판의 상부 영역 내로 형성된 캐비티를 갖는 기판을 포함한다. 열-광학 위상 시프터는 또한 기판 위에 배치된 광 도파관을 포함한다. 광 도파관은 캐비티를 가로질러 그 위로 연장된다. 열-광학 위상 시프터는 또한 광 도파관의 측면을 따라 배치된 히터 디바이스를 포함한다. 히터 디바이스는 캐비티를 가로질러 그 위로 연장된다.

예시의 실시형태에서, 열-광학 위상 시프터를 제조하기 위한 방법이 개시된다. 방법은 반도체 칩의 기판을 갖는 단계를 포함한다. 방법은 또한 기판 위로 광 도파관을 형성하는 단계를 포함한다. 방법은 또한 광 도파관의 세그먼트의 측면을 따라 히터 디바이스를 형성하는 단계를 포함한다. 방법은 또한 캐비티가 히터 디바이스 아래로 그리고 광 도파관의 세그먼트 아래로 연속적인 개구 영역을 형성하도록, 기판 내에 캐비티를 형성하는 단계를 포함한다.

본 발명의 다른 양태들 및 이점들은 본 발명을 예로서 도시하는, 첨부 도면들과 함께 취해지는 다음의 상세한 설명으로부터 명백해질 것이다.

도 1a 는 일부 실시형태들에 따른, 열-광학 위상 시프터의 등각도를 나타낸다.
도 1b 는 일부 실시형태들에 따른, 도 1a 의 열-광학 위상 시프터의 사시도를 나타낸다.
도 1c 는 일부 실시형태들에 따른, 도 1b 에서 뷰 A-A 로서 참조된, 열-광학 위상 시프터의 사시도를 통한 수직 단면을 나타낸다.
도 1d 는 일부 실시형태들에 따른, 도 1b 의 뷰 A-A 로서 참조된 수직 단면의 평면 내에서 도 1a 의 열-광학 위상 시프터를 나타낸다.
도 2a 는 일부 실시형태들에 따른, 열-광학 위상 시프터의 더 명확한 뷰를 제공하기 위해 백-엔드-오브-라인 (back-end-of-line; BEOL) 영역이 제거된, 도 1a 에 나타낸 바와 같은 열-광학 위상 시프터의 등각도를 나타낸다.
도 2b 는 일부 실시형태들에 따른, 열-광학 위상 시프터의 더 명확한 뷰를 제공하기 위해 BEOL 영역이 제거된, 도 1b 에 나타낸 바와 같은 열-광학 위상 시프터의 사시도를 나타낸다.
도 3a 는 일부 실시형태들에 따른, 열-광학 위상 시프터의 등각도를 나타낸다.
도 3b 는 일부 실시형태들에 따른, 도 3a 의 열-광학 위상 시프터의 사시도를 나타낸다.
도 3c 는 일부 실시형태들에 따른, 도 3b 에서 뷰 A-A 로서 참조된, 열-광학 위상 시프터의 사시도를 통한 수직 단면을 나타낸다.
도 3d 는 일부 실시형태들에 따른, 도 3b 에서 뷰 A-A 로서 참조된 수직 단면의 평면 내에서 도 3a 의 열-광학 위상 시프터를 나타낸다.
도 4a 는 일부 실시형태들에 따른, 열-광학 위상 시프터의 더 명확한 뷰를 제공하기 위해 BEOL 영역이 제거된, 도 3a 에 나타낸 바와 같은 열-광학 위상 시프터의 등각도를 나타낸다.
도 4b 는 일부 실시형태들에 따른, 열-광학 위상 시프터의 더 명확한 뷰를 제공하기 위해 BEOL 영역이 제거된, 도 3b 에 나타낸 바와 같은 열-광학 위상 시프터의 사시도를 나타낸다.
도 5a 는 일부 실시형태들에 따른, 열-광학 위상 시프터의 등각도를 나타낸다.
도 5b 는 일부 실시형태들에 따른, 도 5a 의 열-광학 위상 시프터의 사시도를 나타낸다.
도 5c 는 일부 실시형태들에 따른, 도 5b 에서 뷰 A-A 로서 참조된, 열-광학 위상 시프터의 사시도를 통한 수직 단면을 나타낸다.
도 5d 는 일부 실시형태들에 따른, 도 5b 에서 뷰 A-A 로서 참조된 수직 단면의 평면 내에서 도 5a 에 나타낸 바와 같은 열-광학 위상 시프터를 나타낸다.
도 6a 는 일부 실시형태들에 따른, 열-광학 위상 시프터의 더 명확한 뷰를 제공하기 위해 BEOL 영역이 제거된, 도 5a 에 나타낸 바와 같은 열-광학 위상 시프터의 등각도를 나타낸다.
도 6b 는 일부 실시형태들에 따른, 열-광학 위상 시프터의 더 명확한 뷰를 제공하기 위해 BEOL 영역이 제거된, 도 5b 에 나타낸 바와 같은 열-광학 위상 시프터의 사시도를 나타낸다.
도 7 은 일부 실시형태들에 따른, 열-광학 위상 시프터를 제조하기 위한 방법의 플로우챠트를 나타낸다.

다음의 설명에서는, 본 발명의 이해를 제공하기 위해 다수의 특정 상세들이 제시된다. 그러나, 본 발명은 이러한 특정 상세들의 일부 또는 전부 없이 실시될 수도 있음이 당업자에게 자명할 것이다. 다른 예들에서, 잘 알려진 프로세스 동작들은 본 발명을 불필요하게 모호하게 하지 않기 위해 상세히 설명되지 않았다.

도 1a 는 일부 실시형태들에 따른, 열-광학 위상 시프터 (100) 의 등각도를 나타낸다. 도 1b 는 일부 실시형태들에 따른, 열-광학 위상 시프터 (100) 의 사시도를 나타낸다. 도 1c 는 일부 실시형태들에 따른, 도 1b 에서 뷰 A-A 로서 참조된, 열-광학 위상 시프터 (100) 의 사시도를 통한 수직 단면을 나타낸다. 도 1d 는 일부 실시형태들에 따른, 도 1b 에서 뷰 A-A 로서 참조된 수직 단면의 평면 내에서 열-광학 위상 시프터 (100) 를 나타낸다. 일부 실시형태들에서, 열-광학 위상 시프터 (100) 는 CMOS (complementary metal oxide semiconductor) 제조 프로세스들을 통해 반도체 칩 (또는 반도체 다이) 의 일부로서 형성된다. 설명을 용이하게 하기 위해, 본 명세서에서 사용된 바와 같은 용어 반도체 칩은 반도체 칩 및 반도체 다이 양자 모두를 지칭한다. 또한, 본 명세서에서 지칭된 반도체 칩은 반도체 웨이퍼의 싱귤레이션 전에 온전한 반도체 웨이퍼의 일부로서 간주될 수 있거나, 또는 반도체 웨이퍼로부터 이미 싱귤레이팅된 것으로 간주될 수 있다. 이러한 방식으로, 열-광학 위상 시프터 (100) 는 실리콘 기판과 같은 기판 (101) 의 일부 위에 형성된다. 일부 실시형태들에서, 열-광학 위상 시프터 (100) 는 실리콘-온-절연체 (silicon-on-insulator; SOI) 칩으로서 구성되는 반도체 칩의 일부로서 형성된다. 이러한 실시형태들에서, 매립 산화물 (BOX) 층 (103) 이 기판 (101) 위에 형성된다. 열-광학 위상 시프터 (100) 및 다른 광학 컴포넌트들은 반도체 칩의 디바이스 층 (105) 내에 형성된다. 일부 실시형태들에서, 디바이스 층 (105) 은 또한 트랜지스터들 및 다른 액티브 전기 컴포넌트들과 같은 실리콘-기반 전기 디바이스들을 포함한다. 따라서, 디바이스 층 (105) 은 또한 반도체 칩의 액티브 층으로서 지칭된다.

백-엔드-오브-라인 (BEOL) 영역 (107) 은 디바이스 층 (105) 위에 형성된다. 일부 실시형태들에서, BEOL 영역 (107) 은 하나 이상의 인터커넥트 층(들)을 포함하고, 여기서 수직으로 인접한 인터커넥트 층들은 특히 실리콘 이산화물과 같은 유전체 재료(들)를 개재함으로써 서로 분리된다. 복수의 인터커넥트 층들의 각각은 전기 신호들을 반송하기 위한 전기 회로들의 부분들을 형성하는 전도성 인터커넥트 구조들의 라우팅들을 포함한다. BEOL 영역 (107) 의 주어진 층에서의 전도성 인터커넥트 구조들은 다른 것들 중에서도, 실리콘 이산화물과 같은 유전체 재료(들)를 개재함으로써 서로 전기적으로 분리된다. BEOL 영역 (107) 은 또한 BEOL 영역 (107) 의 상이한 인터커넥트 층들에서 전도성 인터커넥트 구조들을 전기적으로 연결하도록 형성된 전도성 비아 구조들을 포함한다. 또한, 일부 실시형태들에서, BEOL 영역 (107) 및/또는 기판 (101) 은, 다른 광학 디바이스들 중에서도, 디바이스 층 (105) 내에 형성된 광 도파관들과 같은, 디바이스 층 (105) 내의 광학 디바이스들에 대한 광학 커플링을 가능하게 하는 광학 격자 커플러들 및 광 도파관들과 같은 광학 컴포넌트들을 포함한다.

도 2a 는 일부 실시형태들에 따른, 열-광학 위상 시프터 (100) 의 더 명확한 뷰를 제공하기 위해 BEOL 영역 (107) 이 제거된, 도 1a 에 나타낸 바와 같은 열-광학 위상 시프터 (100) 의 등각도를 나타낸다. 도 2b 는 일부 실시형태들에 따른, 열-광학 위상 시프터 (100) 의 더 명확한 뷰를 제공하기 위해 BEOL 영역 (107) 이 제거된 열-광학 위상 시프터 (100) 의 사시도를 나타낸다. 열-광학 위상 시프터 (100) 는 히터 영역 (111) 을 통해 연장되는 광 도파관 (109) 을 포함한다. 일부 실시형태들에서, 광 도파관 (109) 은 디바이스 층 (105) 의 전체 두께 (도 1d 에 나타낸 바와 같이 d1) 로 구현된다. 또한, 일부 실시형태들에서, 광 도파관 (109) 은 광 도파관 (109) 의 구조 내에서 광 도파관 (109) 의 광학 모드를 한정하도록 구성된다. 히터 영역 (111) 은 광 도파관 (109) 근방에 위치된 하나 이상의 반도체 히터 디바이스들 (113-1, 113-2) 을 포함한다. 하나 이상의 히터 디바이스들 (113-1, 113-2) 은 히터 영역 (111) 내로 주입된 열 에너지의 양을 증가시키도록 제어가능하여, 광 도파관 (109) 의 온도를 증가시키며, 이는 광 도파관 (109) 을 통해 이동하는 광의 위상에 대응하는 시프팅 효과를 갖는다. 또한, 하나 이상의 히터 디바이스들 (113-1, 113-2) 은 히터 영역 (111) 내로 주입된 열 에너지의 양을 감소시켜, 광 도파관 (109) 의 온도를 감소시키도록 파워 다운 또는 오프되도록 제어가능하며, 이는 또한 광 도파관 (109) 을 통해 이동하는 광의 위상에 대응하는 시프팅 효과를 갖는다. 일부 실시형태들에서, 히터 디바이스들 (113-1, 113-2) 의 각각은 히터 영역 (111) 내에서 광 도파관 (109) 의 길이를 따라 연장되도록 구성된다. 이들 실시형태들에서, 히터 디바이스들 (113-1, 113-2) 은 또한 히터 아암들 (113-1, 113-2) 로서 지칭된다. 일부 실시형태들에서, 히터 디바이스들 (113-1, 113-2) 은 전기 저항성 가열 구조들과 같은 전기적으로 전력공급되는 히터들이다.

일부 실시형태들에서, 히터 디바이스들 (113-1, 113-2) 은 각각 2개의 실리콘 가열 구조들 (113-1, 113-2) 로서 구성되며, 2개의 실리콘 가열 구조들 (113-1, 113-2) 은 각각 열-광학 위상 시프터 (100) 의 종방향 에지들을 따라 위치된다. 일부 실시형태들에서, 2개의 실리콘 가열 구조들 (113-1, 113-2) 은 이들이 전기 저항성 가열 구조들로서 기능하는 것을 가능하게 하는 2개의 실리콘 가열 구조들 (113-1, 113-2) 내에 특정된 전기 저항을 정의하기 위해 전하 캐리어들로 도핑된다. 일부 실시형태들에서, 2개의 실리콘 가열 구조들 (113-1, 113-2) 은 디바이스 층 (105) 의 전체 두께 (도 1d 에 나타낸 바와 같이 d1) 로 구현되고 낮은 전기 저항률을 달성하도록 도핑된다. 전류가 히터 디바이스 (113-1, 113-2) 를 통해 전달될 때, 열 에너지는 히터 디바이스 (113-1, 113-2) 로부터 광 도파관 (109) 으로 전달되며, 이는 광 도파관 (109) 의 온도 증가를 야기하고, 이에 대응하여 열-광학 효과를 통해, 광 도파관 (109), 예를 들어 실리콘 도파관 (109) 의 광 굴절률의 변화를 유도한다. 유사하게, 히터 디바이스 (113-1, 113-2) 를 통해 전달된 전류가 감소되거나 셧 오프될 때, 히터 디바이스 (113-1, 113-2) 로부터 광 도파관 (109) 내로 전달된 열 에너지가 감소되고, 이는 광 도파관 (109) 의 온도 감소를 야기하고, 그에 대응하여 열-광학 효과를 통해, 광 도파관 (109), 예를 들어 실리콘 도파관 (109) 의 광학 굴절률의 변화를 유도한다.

일부 실시형태들에서, 하나 이상의 히터 디바이스들 (113-1, 113-2) 의 각각은 인터리빙된 세그먼트화된 토폴로지로 배열되어, 열-광학 위상 시프터 (100) 의 주어진 총 길이 (d2) 에 대해, 더 낮은 전기 저항이 달성된다. 인터리빙된 세그먼트화된 토폴로지로 구성된 히터 디바이스들 (113-1, 113-2) 로, 다중 콘택 부분들 (113A-1, 113A-2) 이 히터 디바이스들 (113-1, 113-2) 의 길이를 따라 제공된다. 주어진 히터 디바이스 (113-1, 113-2) 를 따라 인접하게 포지셔닝된 쌍의 콘택 부분들 (113A-1, 113A-2) 의 각각은 주어진 히터 디바이스 (113-1, 113-2) 내의 히터 세그먼트의 개개의 단부들에 대응한다. 일부 실시형태들에서, 주어진 히터 디바이스 (113-1, 113-2) 의 총 길이에 대해, 다수의 히터 세그먼트들은 주어진 히터 디바이스 (113-1, 113-2) 를 더 작은 세그먼트들로 세분하고, 이에 의해 주어진 히터 디바이스 (113-1, 113-2) 에 전력을 공급하기 위해 사용된 전기 공급장치에 의해 보이는 전기 저항을 감소시키도록 구현된다. 주어진 히터 디바이스 (113-1, 113-2) 를 따라 각각의 인접하게 포지셔닝된 쌍의 콘택 부분들 (113A-1, 113A-2) 에 대해, 인접하게 포지셔닝된 쌍의 콘택 부분들 (113A-1, 113A-2) 의 제 1 콘택 부분 (113A-1, 113A-2) 은 제 1 전위에 전기적으로 연결되고, 인접하게 위치된 쌍의 콘택 부분들 (113A-1, 113A-2) 의 제 2 콘택 부분 (113A-1, 113A-2) 은 제 2 전위에 전기적으로 연결되며, 여기서 제 1 전위는 제 2 전위보다 크거나, 또는 제 2 전위는 제 1 전위보다 커서, 전류가 인접하게 포지셔닝된 쌍의 콘택 부분들 (113A-1, 113A-2) 사이에서 흐를 것이다. 이들 실시형태들 중 일부에서, 제 1 전위에 전기적으로 연결되는 콘택 부분들 (113A-1, 113A-2) 은 병렬로 배선되고, 제 2 전위에 전기적으로 연결되는 콘택 부분들 (113A-1, 113A-2) 은 병렬로 배선된다.

일부 실시형태들에서, 제 1 전위와 제 2 전위 사이의 크기 관계는 인접하게 포지셔닝된 쌍의 콘택 부분들 (113A-1, 113A-2) 에 의해 바운딩되는 히터 세그먼트가 직류 방식으로 동작하도록 실질적으로 정상 상태로 유지된다. 그러나, 일부 실시형태들에서, 제 1 전위와 제 2 전위 사이의 크기 관계는 인접하게 포지셔닝된 쌍의 콘택 부분들 (113A-1, 113A-2) 에 의해 바운딩되는 히터 세그먼트가 교류 방식으로 동작하도록 시간의 함수로서 교번된다. 또한, 일부 실시형태들에서, 히터 디바이스들 (113-1, 113-2) 및/또는 그 내의 특정 히터 세그먼트들은 히터 디바이스들 (113-1, 113-2) 및/또는 그 내의 특정 히터 세그먼트들을 통한 전류 흐름의 존재 및/또는 크기 및/또는 방향이 시간의 함수로서 제어되도록, 변조된 방식으로 동작된다. 일부 실시형태들에서, 교류 방식으로 또는 변조된 방식으로, 히터 디바이스들 (113-1, 113-2) 및/또는 그 내의 특정 히터 세그먼트들의 동작은, 히터 디바이스들 (113-1, 113-2) 의 전자기 신뢰성을 관리하는데 사용된다. 또한, 일부 실시형태들에서, 변조된 방식으로, 히터 디바이스들 (113-1, 113-2) 및/또는 그 내의 특정 히터 세그먼트들의 동작은, 열-광학 위상 시프터 (100) 의 동작이 광 도파관 (109) 을 통해 이동하는 광의 위상의 동적 변조를 제공하는 것을 가능하게 한다.

히터 디바이스들 (113-1, 113-2) 의 콘택 부분들 (113A-1, 113A-2) 은 히터 디바이스들 (113-1, 113-2) 로의 전기 신호들의 공급을 용이하게 한다. 일부 실시형태들에서, 히터 디바이스들 (113-1, 113-2) 의 콘택 부분들 (113A-1, 113A-2) 은 BEOL 층 (107) 내의 대응하는 배선, 예를 들어, 대응하는 전도성 인터커넥트 구조들에 전기적으로 연결되는 금속 콘택들, 예를 들어, 전도성 비아 구조들을 수용하도록 구성된다. 위에 언급된 바와 같이, 콘택 부분들 (113A-1, 113A-2) 은 히터 디바이스들 (113-1, 113-2) 의 길이를 따라 분포된다. 또한, 히터 디바이스들 (113-1, 113-2) 의 길이를 따른 콘택 부분들 (113A-1, 113-2) 의 위치들은 히터 디바이스들 (113-1, 113-2) 내의 세그먼트들의 수에 의존한다. 다양한 실시형태들에서, 히터 디바이스들 (113-1, 113-2) 의 콘택 부분들 (113A-1, 113A-2) 은 히터 영역 (111) 내에 위치되고, 전기적 요건들 및 제조 요건들을 충족시키기 위해 필요한 경우, 히터 영역 (111) 의 외부로 (예를 들어, 열-광학 위상 시프터 (100) 로부터, x-y 평면에 평행하게, 측방향 외측으로) 연장될 수 있다. 일부 실시형태들에서, 히터 디바이스들 (113-1, 113-2) 의 콘택 부분들 (113A-1, 113A-2) 은 히터 디바이스들 (113-1, 113-2) 에 대해 이루어진, 전기 콘택들, 예를 들어, 비아 콘택들의 신뢰성을 보장하기 위해 제조 프로세스의 설계 규칙 체킹 (design rule checking; DRC) 요건들을 준수하도록 구성된다. 일부 실시형태들에서, 콘택 부분들 (113A-1, 113A-2) 및 연관된 전기 전도성 콘택들, 예를 들어, 비아 콘택들 및 배선의 사이즈 및 배향은 히터 디바이스들 (113-1, 113-2) 을 통과할 전류에 대한 파운드리(foundry) 신뢰성 규칙들에 대해 파라미터화된다.

일부 실시형태들에서, 히터 디바이스들 (113-1, 113-2) 의 길이 (d2) 및 토폴로지는 히터 디바이스들 (113-1, 113-2) 을 구동하는 회로부에 제시된 소정의 전기 임피던스를 타겟팅하도록 특정된다. 히터 디바이스들 (113-1, 113-2) 의 길이 (d2) 는 광 도파관 (109) 내의 원하는 광 위상 시프트에 영향을 미치는데 필요한 온도와 트레이드 오프된다. 예를 들어, 열-광학 위상 시프터 (100) 및 그 내의 히터 디바이스들 (113-1, 113-2) 의 길이 (d2) 가 증가함에 따라, 광 도파관 (109) 내에서 광 위상의 주어진 시프트를 달성하는데 필요한 온도가 감소한다. 히터 디바이스들 (113-1, 113-2) 의 길이 (d2) 및 토폴로지 (인터리빙된 세그먼트 카운트) 는 재료 및 제조 기술에 의존한다. 일부 실시형태들에서, 히터 영역 (111) 의 길이 (d2)(열-광학 위상 시프터 (100) 내의 히터 디바이스들 (113-1, 113-2) 의 길이 (d2)) 는 약 10 마이크로미터에서 약 1000 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 히터 영역 (111) 의 길이 (d2) 는 약 50 마이크로미터에서 약 500 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 히터 영역 (111) 의 길이 (d2) 는 약 100 마이크로미터에서 약 200 마이크로미터까지 연장되는 범위 내에 있다.

광 도파관 (109) 은 히터 디바이스들 (113-1, 113-2) 사이에 포지셔닝된다. 광 도파관 (109) 은 또한 히터 디바이스들 (113-1, 113-2) 과 광 도파관 (109) 사이의 열적 임피던스를 감소시키기 위해 히터 디바이스들 (113-1, 113-2) 에 매우 근접하게 포지셔닝되어, 히터 디바이스들 (113-1, 113-2) 에서의 온도 변화가 광 도파관 (109) 에서의 유사한 온도 변화에 효율적으로 영향을 미칠 것이다. 광 도파관 (109) 과 주어진 히터 디바이스 (113-1, 113-2) 사이의 거리 (d3) 는, 광 도파관 (109) 과 주어진 히터 디바이스 (113-1, 113-2) 사이의 열적 임피던스를 최소화하면서, 광 도파관 (109) 내의 1차 광학 모드의 낮은 손실 및 광학 한정을 제공하도록 선정된다. 주어진 히터 디바이스 (113-1, 113-2) 와 광 도파관 (109) 사이의 낮은 열적 임피던스는 열-광학 위상 시프터 (100) 의 위상-시프트 튜닝 효율을 개선하고 일반적으로 주어진 히터 디바이스 (113-1, 113-2) 의 전기 공급 요건들을 완화시켜, 광 도파관 (109) 내에서 원하는 광 위상 시프트를 유도하기 위해 더 낮은 전류, 전압, 및/또는 전력이 요구된다.

다양한 실시형태들에서, 광 도파관 (109) 은 다른 재료들 중에서, 실리콘과 같은 광 도파관으로서 기능할 수 있는 재료로 형성된다. 또한, 광 도파관 (109) 에 대한 주변 재료(들)는, 측방향으로 (x-y 평면에 평행) 및/또는 수직으로 (z-축에 평행), 주변 재료(들)가 광 도파관 (109) 을 위한 광학 클래딩 재료로서 기능하는 것을 가능하게 하는 광학 굴절률을 갖는다. 일부 실시형태들에서, (z-축에 평행하게 측정된 바와 같은) 광 도파관 (109) 의 수직 사이즈 (d1) 는 약 50 나노미터에서 약 400 나노미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 광 도파관 (109) 의 수직 사이즈 (d1) 는 약 100 나노미터에서 약 300 나노미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 광 도파관 (109) 의 수직 사이즈 (d1) 는 약 220 나노미터이다. 일부 실시형태들에서, (광 도파관 (109) 의 측면들에 실질적으로 수직인 방향으로 x-y 평면에 평행하게 측정된 바와 같은) 광 도파관 (109) 의 폭 (d4) 은 광 도파관 (109) 내에서 단일 광학 모드를 지원하도록 설정된다. 따라서, 광 도파관 (109) 의 폭 (d4) 은 주어진 기술 플랫폼 및 재료 단면에 따라 달라지며 그에 대해 최적화된다. 일부 실시형태들에서, 광 도파관 (109) 의 폭 (d4) 은 약 200 나노미터에서 약 1 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 광 도파관 (109) 의 폭 (d4) 은 약 300 나노미터에서 약 500 나노미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 광 도파관 (109) 의 폭 (d4) 은 약 325 나노미터에서 약 450 나노미터까지 연장되는 범위 내에 있다.

일부 실시형태들에서, 열-광학 위상 시프터 (100) 는 광 도파관 (109) 을 통한 광 전달의 방향에 대해, 광 도파관 (109) 이 히터 영역 (111) 에 진입 및/또는 진출하는 위치들 중 하나 이상에서 광학 모드 변환기 (119) 를 포함한다. 광학 모드 변환기 (119) 는 광 도파관 (109) 의 1차 광학 모드를 히터 영역 (111) 외부의 격리된 광 도파관의 광학 모드에서 히터 영역 (111) 내에 존재하는 주변 재료들 내에 임베딩된 광 도파관의 광학 모드로 트랜지션하도록 설계되어, 광 도파관 (109) 의 길이를 따른 광학 모드가 광의 역 손실 및/또는 반사 없이 히터 영역 (111) 내의 광 도파관 (109) 을 통한 광의 전파에 적합하다. 이러한 방식으로, 히터 영역 (111) 내의 광 도파관 (109) 의 부분은 히터 영역 (111) 외부의 광 도파관 (109) 의 부분들과 상이한 물리적 치수들을 가질 수 있다. 일부 실시형태들에서, 광학 모드 변환기 (119) 는 광 도파관 (109) 자체의 일부로서 구성된다. 보다 구체적으로, 일부 실시형태들에서, 광학 모드 변환기 (119) 는 광 도파관 (109) 내의 하나의 광학 모드로부터 광 도파관 (109) 내의 다른 광학 모드로의 트랜지션을 가능하게 하는 광 도파관 (109) 의 지오메트리에서의 점진적 변화들에 의해 형성된다. 예를 들어, 일부 실시형태들에서, 광학 모드 변환기 (119) 는 광 도파관 (109) 의 특정된 길이에 걸쳐 광 도파관 (109) 의 폭 (d4) 의 테이퍼링으로서 구성된다. 또한, 일부 실시형태들에서, 광학 모드 변환기 (119) 를 형성하는 광 도파관 (109) 의 테이퍼링된 폭 (d4) 영역은 광 도파관 (109) 의 각각의 측면 상에서 실질적으로 대칭이다.

다양한 실시형태들에서, 광학 모드 변환기(들)(119) 의 사용은 선택적이며 히터 영역 (111) 외부의 광 도파관 (109) 의 광학 모드와 히터 영역 (111) 내부의 광 도파관 (109) 의 광학 모드 사이의 비유사성에 의존한다. 광학 모드 변환기(들)(119) 의 사용은 광이 광 도파관 (109) 을 통해 히터 영역 (111) 내로 그리고 히터 영역 (111) 외로 이동할 때 원하지 않는 광 손실 및/또는 광 반사를 완화시키는 것을 돕는다. 그러나, 일부 실시형태들에서, 히터 영역 (111) 외부의 광 도파관 (109) 의 광학 모드 및 히터 영역 (111) 내의 광 도파관 (109) 의 광학 모드는 열-광학 위상 시프터 (100) 의 허용가능한 성능을 달성하기 위해 광학 모드 변환기(들)(119) 의 사용이 필요하지 않은 것과 충분히 유사하다.

일부 실시형태들에서, 히터 디바이스들 (113-1, 113-2) 과 광 도파관 (109) 사이의 영역은 충분히 낮은 열적 임피던스를 제공하는 광학 클래딩 재료로 형성된다. 그러나, 일부 실시형태들에서, 열-광학 위상 시프터 (100) 는 각각, 히터 디바이스들 (113-1, 113-2) 과 광 도파관 (109) 사이에 배치된 열적 전달 구조들 (115-1, 115-2) 을 포함한다. 일부 실시형태들에서, 열적 전달 구조들 (115-1, 115-2) 은 각각, 히터 디바이스들 (113-1, 113-2) 및 광 도파관 (109) 양자 모두와 열 전도하는 실리콘 구조들로서 형성된다. 예를 들어, 일부 실시형태들에서, 열적 전달 구조들 (115-1, 115-2) 은 각각, 인접 히터 디바이스 (113-1, 113-2) 및 광 도파관 (109) 양자 모두와 물리적으로 콘택하는 박형 실리콘 영역들로서 형성된다. 열적 전달 구조들 (115-1, 115-2) 은 각각, 히터 디바이스들 (113-1, 113-2) 과 광 도파관 (109) 사이의 열적 임피던스를 낮추는 역할을 한다. 일부 실시형태들에서, 열적 전달 구조들 (115-1, 115-2) 의 수직 사이즈 (d5)(z 축에 평행하게 측정된 바와 같음) 는 광 도파관 (109) 의 1차 광학 모드가 광 도파관 (109) 내부에 충분히 포함되도록 설정된다. 일부 실시형태들에서, 열적 전달 구조들 (115-1, 115-2) 의 수직 사이즈 (d5) 는 광 도파관 (109) 의 수직 사이즈 (d1) 보다 더 작다. 일부 실시형태들에서, 열적 전달 구조들 (115-1, 115-2) 의 수직 사이즈 (d5) 는 0 보다 큰 값에서 약 200 나노미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 열적 전달 구조들 (115-1, 115-2) 의 수직 사이즈 (d5) 는 약 10 나노미터에서 약 100 나노미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 열적 전달 구조들 (115-1, 115-2) 의 수직 사이즈 (d5) 는 약 30 나노미터에서 약 80 나노미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 열적 전달 구조들 (115-1, 115-2) 은 광 도파관 (109) 및 열적 전달 구조들 (115-1, 115-2) 양자 모두를 형성하기 위해 리소그래피로 마스킹되고 에칭되는 실리콘 층의 박형화된 부분들로서 형성된다. 실리콘 층의 개개의 박형화된 부분들로서 열적 전달 구조들 (115-1, 115-2) 의 구성은 광 도파관 (109) 내의 광 도파관 (109) 의 광학 모드의 한정을 제공한다.

캐비티 (117) 는 열-광학 위상 시프터 (100) 아래의 기판 (101) 내에 형성된다. 일부 실시형태들에서, 캐비티 (117) 는 언더컷 에칭 프로세스를 사용하여 형성된다. 보다 구체적으로, 일부 실시형태들에서, 열-광학 위상 시프터 (100) 가 기판 (101) 상에 형성된 후, 캐비티 (117) 의 형성을 유발하는 방식으로 기판 (101) 의 부분들을 제거하기 위해 언더컷 에칭 프로세스가 수행된다. 캐비티 (117) 를 형성하는데 사용가능한 예시의 언더컷 에칭 프로세스는, "A Novel Approach to Photonic Packaging Leveraging Existing High-Throughput Microelectronics Facilities," by Tymon Barwicz et al., IEEE Journal of Selected Topics in Quantum Electronics, Volume 22, No. 6, November/December 2016 (이하 "Barwicz") 에 기재되어 있다. 그러나, Barwicz 에 기재된 것들 이외의 언더컷 에칭 프로세스들이 또한 캐비티 (117) 를 형성하는데 사용될 수 있음이 이해되어야 한다. 일부 실시형태들에서, 언더컷 에칭 프로세스는 BEOL 층 (107) 의 제조 전에 기판 (101) 상에서 수행된다. 일부 실시형태들에서, 언더컷 에칭 프로세스는 히터 영역 (111) 외부의 영역 내의 디바이스 층 (105) 및 BOX 층 (103) 양자 모두를 통한 개구들 (예를 들어, 홀들, 슬릿들, 및/또는 트렌치들) 의 배열의 형성 다음, 개구들의 배열을 통한 기판 (101) 의 부분들의 에칭을 포함하며, 기판 (101) 의 부분들의 에칭은 BOX 층 (107) 을 언더컷팅하여 열-광학 위상 시프터 (100) 아래로 연속적인 개구 영역으로서 캐비티 (117) 를 형성한다. 개구들의 배열에서의 개구들의 분포는 열-광학 위상 시프터 (100) 아래의 연속적인 개구 영역의 형성을 가능하게 하도록 정의된다. 예를 들어, 일부 실시형태들에서, 개구들의 배열은 열-광학 위상 시프터 (100) 의 히터 영역 (111) 주위에 그리드 패턴으로 정의된다. 기판 (101) 언더컷 에칭 프로세스가 수행되는 개구들은 언더컷 에천트가 열-광학 위상 시프터 (100) 의 광 위상 시프팅 영역 (히터 영역 (111)) 하부의 기판 (101), 예를 들어, 실리콘 기판에 도달할 수 있도록 한다. 기판 (101) 의 언더컷 에칭 동안, 언더컷 에천트는 열-광학 위상 시프터 하부로부터 기판 (101) 의 일부를 제거하여 열-광학 위상 시프터 (100) 하부에서 연속적인 방식으로 연장되는 개구 캐비티 (117) 를 형성한다. 기판 (101) 언더컷 에칭 프로세스가 수행되는 개구들은 다양한 개구들과 연관되는 기판 (101) 내의 언더컷 영역들이 병합하여 열-광학 위상 시프터 (100) 하부에 연속적인 캐비티 (117) 를 형성하는 것을 보장하기 위해 사이징되고 서로 이격된다.

캐비티 (117) 는 열-광학 위상 시프터 (100) 가 완전히 언더컷되는 것을 보장하기 위해 히터 디바이스들 (113-1, 113-2) 및 광 도파관 (109) 과 함께 설계되어, 열-광학 위상 시프터 (100) 하부의 기판 (101) 의 특정된 두께가, 위에 광 도파관 (109) 이 상주하는 열-광학 위상 시프터 구조 (100) 의 중간 아래에 놓인 위치에서를 포함하여, 열-광학 위상 시프터 (100) 아래에 놓인 실질적으로 전체 영역에 걸쳐 제거된다. 일부 실시형태들에서, 기판 (101) 언더컷 에칭 프로세스가 수행되는 개구들은 후속하여 밀봉된다. 일부 실시형태들에서, 캐비티 (117) 는 개구된, 예를 들어 공기로 채워지거나 가스로 채워진 상태로 남게 된다. 일부 실시형태들에서, 캐비티 (117) 는 다른 팩터들 중에서도, 열적 임피던스, 광학 성능 신뢰성, 및/또는 제조가능성을 밸런싱하도록 선택된 백필(backfill) 재료로 부분적으로 또는 완전히 백필된다. 일부 실시형태들에서, 디바이스 층 (105) 및 BOX 층 (103) 을 통해 형성된 개구들을 통해 기판 (101) 의 언더컷 에치를 행함으로써 캐비티 (117) 를 형성하기 보다, 기판 (101) 의 노출된 밑면으로부터 부분적인 기판 (101) 제거 프로세스 (예를 들어, 기판 (101) 재료의 패터닝된 제거) 를 행함으로써 캐비티 (117) 또는 등가 영역이 형성된다.

일부 실시형태들에서, 히터 디바이스들 (113-1, 113-2), 광 도파관 (109), 및 기판 (101) 언더컷 에칭 프로세스를 위한 개구들의 지오메트리들은, 광 도파관 (109) 을 통해 전달될 광학 신호에 대한 광학 손실들, 산란, 반사들, 및/또는 다른 손상들을 최소화하면서, 그리고 또한 열-광학 위상 시프터 (100) 의 구조 내의 기계적 고장들을 방지하면서, 열-광학 위상 시프터 (100) 아래의 캐비티 (117) 의 제조를 가능하게 하도록 구성된다. 캐비티 (117) 는 열-광학 위상 시프터 (100) 와 주변 재료(들) 사이의 열적 임피던스를 증가시키며, 이는 주변 재료(들)로의 열 전달을 감소시킴으로써 열-광학 위상 시프터 (100) 의 보다 효율적인 동작을 허용한다. 일부 실시형태들에서, (z-축에 평행하게 측정된 바와 같은) 캐비티 (117) 의 깊이 (d6) 는 약 1 마이크로미터에서 약 50 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 캐비티 (117) 의 깊이 (d6) 는 약 5 마이크로미터에서 약 20 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 캐비티 (117) 의 깊이 (d6) 는 약 8 마이크로미터에서 약 15 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 캐비티 (117) 의 깊이 (d6) 는 캐비티 (117) 를 형성하는데 사용된 언더컷 에칭 프로세스 및 제조를 위해 사용된 기술에 의존한다. 캐비티 (117) 의 더 큰 깊이 (d6) 는 열-광학 위상 시프터 (100) 의 우수한 열적 효율을 제공한다. 그러나, 캐비티 (117) 의 유효 깊이 (d6) 를 넘어서면, 열-광학 위상 시프터 (100) 의 열적 효율의 개선은 중요하지 않다. 또한, 캐비티 (117) 의 깊이 (d6) 는 열-광학 위상 시프터 (100) 의 전반적인 구조의 기계적 무결성을 보장하기 위해 정의된다. 캐비티 (117) 는 열-광학 위상 시프터 (100) 와 디바이스 층 (105) 내의 이웃 피처들/컴포넌트들 사이에 충분한 열적 격리를 달성하기 위해 열-광학 위상 시프터 (100) 로부터 충분히 측방향으로 (x-y 평면에 평행한 방향으로) 연장되도록 설계된다. 일부 실시형태들에서, (x-y 평면에 평행하게 측정된 바와 같은) 히터 디바이스들 (113) 을 넘어 캐비티 (117) 의 측방향 확장 (d7) 은 약 1 마이크로미터에서 약 100 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 히터 디바이스들 (113) 을 넘어 캐비티 (117) 의 측방향 확장 (d7) 은 약 5 마이크로미터에서 약 50 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 히터 디바이스들 (113) 을 넘어 캐비티 (117) 의 측방향 확장 (d7) 은 약 10 마이크로미터에서 약 30 마이크로미터까지 연장되는 범위 내에 있다. 열-광학 위상 시프터 (100) 의 열적 격리는 캐비티 (117) 의 측방향 확장 (d7) 이 증가함에 따라 증가한다. 따라서, 캐비티 (117) 의 측방향 확장 (d7) 이 증가함에 따라, 열-광학 위상 시프터 (100) 의 열적 튜닝 효율이 증가한다. 그러나, 캐비티 (117) 의 유효 측방향 확장 (d7) 을 넘어서면, 열-광학 위상 시프터 (100) 의 열적 튜닝 효율의 개선은 중요하지 않다. 또한, 캐비티 (117) 의 측방향 확장 (d7) 은 열-광학 위상 시프터 (100) 의 전반적인 구조의 기계적 무결성을 보장하도록 정의된다. 캐비티 (117) 는 열-광학 위상 시프터 (100) 내에 열 에너지를 보유하는 것을 돕기 위한 열적 절연체로서 기능하며, 이는 결국 광 도파관 (109) 의 온도 제어의 정밀도를 개선하고, 광 도파관 (109) 의 미리규정된 온도에 도달하고 유지하기 위해 히터 디바이스들 (113-1, 113-2) 에 의해 요구된 에너지의 양을 감소시키며, 디바이스 층 (105) 내에서 열-광학 위상 시프터 (100) 근방에 형성되는 전기 디바이스들 및/또는 광학 디바이스들로의 열 전달을 완화시키는 것을 돕는다.

전술한 관점에서, 열-광학 위상 시프터 (100) 는 광 도파관 (109) 근방에 포지셔닝된 하나 이상의 히터 디바이스(들)(113-1, 113-2) 을 포함한다. 일부 실시형태들에서, 히터 디바이스들 (113) 은 광 도파관 (109) 의 효율적인 가열을 제공하기 위해 광 도파관 (109) 의 개개의 측면들을 따라 구성되고 포지셔닝된 2개의 실리콘 히터 아암들을 포함한다. 캐비티 (117) 는 열-광학 위상 시프터 (100) 와 열-광학 위상 시프터 (100) 를 둘러싸는 재료(들) 사이의 열적 임피던스를 증가시킴으로써 열-광학 위상 시프터 (100) 의 열적 튜닝 효율을 개선하기 위해 열-광학 위상 시프터 (100) 아래로 형성된다. 일부 실시형태들에서, 히터 디바이스(들)(113-1, 113-2) 및 광 도파관 (109) 은 디바이스 층 (105), 예를 들어 액티브 반도체 층에 형성되며, 이는 전체 에칭 및/또는 부분 에칭 프로세스들을 포함하는 에칭 프로세스들 및 리소그래피 패터닝 프로세스들에 의해 부분적으로 제조된다. 일부 실시형태들에서, 광 도파관 (109) 은 전체 두께 광 도파관으로서 구성되며, 여기서 광 도파관 (109) 의 수직 사이즈 (d1) 는 디바이스 층 (105) 의 수직 두께와 실질적으로 동일하다. 또한, 열적 전달 구조들 (115-1, 115-2) 은 광 도파관 (109) 으로의 열 전달을 개선하기 위해, 광 도파관 (109) 과 히터 디바이스(들)(113-1, 113-2) 사이에 각각, 선택적으로 포지셔닝될 수 있다. 일부 실시형태들에서, 열적 전달 구조들 (115-1, 115-2) 은 광 도파관 (109) 을 형성하는데 사용되는 더 큰 실리콘 구조의 부분 에칭에 의해 형성된 얇은 실리콘 구조들이다. 열적 전달 구조들 (115-1, 115-2) 은 히터 영역 (111) 내의 광 도파관 (109) 의 1차 광학 모드와의 광학 커플링을 회피하도록 사이징된다.

도 3a 는 일부 실시형태들에 따른, 열-광학 위상 시프터 (100A) 의 등각도를 나타낸다. 도 3b 는 일부 실시형태들에 따른, 열-광학 위상 시프터 (100A) 의 사시도를 나타낸다. 도 3c 는 일부 실시형태들에 따른, 도 3b 에서 뷰 A-A 로서 참조된, 열-광학 위상 시프터 (100A) 의 사시도를 통한 수직 단면을 나타낸다. 도 3d 는 일부 실시형태들에 따른, 도 3b 에서 뷰 A-A 로서 참조된 수직 단면의 평면 내에서 열-광학 위상 시프터 (100A) 를 나타낸다. 도 4a 는 일부 실시형태들에 따른, 열-광학 위상 시프터 (100A) 의 더 명확한 뷰를 제공하기 위해 BEOL 영역 (107) 이 제거된, 도 3a 에 나타낸 바와 같은 열-광학 위상 시프터 (100A) 의 등각도를 나타낸다. 도 4b 는 일부 실시형태들에 따른, 열-광학 위상 시프터 (100A) 의 더 명확한 뷰를 제공하기 위해 BEOL 영역 (107) 이 제거된 열-광학 위상 시프터 (100A) 의 사시도를 나타낸다.

열-광학 위상 시프터 (100A) 는 히터 영역 (111) 을 단일 통과하는 광 도파관 (109) 을 포함하는, 도 1a, 도 1b, 도 1c, 도 1d, 도 2a, 및 도 2b 와 관련하여 설명된 열-광학 위상 시프터 (100) 의 변형이다. 그러나, 도 3a 에 나타낸 바와 같이, 열-광학 위상 시프터 (100A) 는 디바이스 층 (105A) 에 (109A) 을 포함하며, 여기서 광 도파관 (109A) 은 히터 영역 (111A) 을 2번 통과한다. 예시의 열-광학 위상 시프터 (100A) 에서, 광 도파관 (109A) 은 히터 영역 (111A) 내의 2개의 세그먼트들 (109A-1 및 109A-2), 루프-백 세그먼트 (109A-3), 제 1 입력/출력 세그먼트 (109A-4), 및 제 2 입력/출력 세그먼트 (109A-5) 를 포함하는 연속적인 구조로서 형성된다.

일부 실시형태들에서, 열-광학 위상 시프터 (100A) 는 광 도파관 (109A) 이 히터 영역 (111A) 에 진입 및/또는 진출하는 위치들에 광학 모드 변환기들 (119) 을 포함한다. 광학 모드 변환기 (119) 는 광 도파관 (109A) 의 길이를 따른 광학 모드가 히터 영역 (111A) 내의 광 도파관 (109A) 의 세그먼트들 (109A-1 및 109A-2) 을 통한 광의 전파에 적합함을 보장하기 위해 히터 영역 (111A) 외부의 격리된 광 도파관의 광학 모드로부터 히터 영역 (111A) 의 주변 재료들 내에 임베딩된 광 도파관의 광학 모드로 광 도파관 (109A) 의 광학 모드를 트랜지션하도록 설계된다. 이러한 방식으로, 히터 영역 (111A) 내의 광 도파관 (109A) 의 세그먼트들 (109A-1 및 109A-2) 은 히터 영역 (111A) 외부의 광 도파관 (109A) 의 세그먼트들 (109A-3, 109A-4, 및 109A-5) 과 상이한 물리적 치수들을 가질 수 있다. 또한, 일부 실시형태들에서, 광 도파관 (109A) 의 세그먼트들 (109A-1 및 109A-2) 의 치수들은 서로에 대해 상이한 물리적 치수들을 가질 수 있다. 일부 실시형태들에서, 광학 모드 변환기 (119) 는 광 도파관 (109A) 자체의 일부로서 구성된다. 보다 구체적으로, 일부 실시형태들에서, 광학 모드 변환기 (119) 는 광 도파관 (109A) 내의 하나의 광학 모드로부터 광 도파관 (109A) 내의 다른 광학 모드로의 트랜지션을 가능하게 하는 광 도파관 (109A) 의 지오메트리에서의 점진적 변화들에 의해 형성된다. 예를 들어, 일부 실시형태들에서, 광학 모드 변환기 (119) 는 광 도파관 (109A) 의 특정한 길이에 걸쳐 광 도파관 (109A) 의 폭의 테이퍼링으로서 구성된다. 일부 실시형태들에서, 광학 모드 변환기 (119) 를 형성하는 광 도파관 (109A) 의 테이퍼링된 영역은 광 도파관 (109A) 의 각각의 측면 상에서 실질적으로 대칭이다.

다양한 실시형태들에서, 광학 모드 변환기(들)(119) 의 사용은 선택적이며 히터 영역 (111A) 외부의 광 도파관 (109A) 의 광학 모드와 히터 영역 (111A) 내부의 광 도파관 (109A) 의 광학 모드 사이의 비유사성에 의존한다. 광학 모드 변환기(들)(119) 의 사용은 광이 히터 영역 (111A) 내에서 세그먼트들 (109A-1 및 109A-2) 내외로 광 도파관 (109A) 을 통해 이동할 때 원하지 않는 광 손실 및/또는 광 반사를 완화시키는 것을 돕는다. 그러나, 일부 실시형태들에서, 히터 영역 (111A) 외부의 광 도파관 (109A) 의 광학 모드 및 히터 영역 (111A) 내의 광 도파관 (109A) 의 세그먼트들 (109A-1 및 109A-2) 내의 광학 모드는 열-광학 위상 시프터 (100A) 의 허용가능한 성능을 달성하기 위해 광학 모드 변환기(들)(119) 의 사용이 필요하지 않은 것과 충분히 유사하다.

광 도파관 (109A) 의 세그먼트들 (109A-1 및 109A-2) 은 도 3d 에 나타낸 바와 같이 x-y 평면에 측방향으로 평행하게 측정된 바와 같은 폭들 (d8 및 d9) 을 각각 갖는다. 일부 실시형태들에서, 폭들 (d8 및 d9) 은 실질적으로 동일하다. 그러나, 일부 실시형태들에서, 폭들 (d8 및 d9) 중 하나는 다른 것과 상이하다. 광 도파관 (109A) 의 세그먼트 (109A-1) 는 x-y 평면에 측방향으로 평행하게 측정된 바와 같은 거리 (d10) 만큼 인접 히터 디바이스 (113-1) 로부터 분리된다. 광 도파관 (109A) 의 세그먼트들 (109A-1 및 109A-2) 은 x-y 평면에 측방향으로 평행하게 측정된 바와 같은 거리 (d11) 만큼 서로 분리된다. 광 도파관 (109A) 의 세그먼트 (109A-2) 는 x-y 평면에 측방향으로 평행하게 측정된 바와 같은 거리 (d12) 만큼 인접 히터 디바이스 (113-2) 로부터 분리된다. 일부 실시형태들에서, 거리들 (d10, d11 및 d12) 은 실질적으로 동일하다. 일부 실시형태들에서, 거리들 (d10, d11, 및 d12) 중 하나 이상은 다른 것들과 상이하다.

일부 실시형태들에서, 히터 디바이스들 (113-1, 113-2) 과 광 도파관 (109A) 사이의 영역들은 충분히 낮은 열적 임피던스를 제공하는 광학 클래딩 재료로 형성된다. 그러나, 일부 실시형태들에서, 열-광학 위상 시프터 (100A) 는 각각, 히터 디바이스들 (113-1, 113-2) 과 광 도파관 (109A) 사이에 배치된 열적 전달 구조들 (115A-1, 115A-2) 을 포함한다. 열적 전달 구조들 (115A-1 및 115A-2) 은 외부-포지셔닝된 열적 전달 구조들로 지칭된다. 또한, 일부 실시형태들에서, 열-광학 위상 시프터 (100A) 는 광 도파관 (109A) 의 세그먼트들 (109A-1 및 109A-2) 사이에 배치된 열적 전달 구조 (115A-3) 를 포함한다. 열적 전달 구조 (115A-3) 는 내부-포지셔닝된 열적 전달 구조로서 지칭된다. 일부 실시형태들에서, 열적 전달 구조들 (115-1A 및 115-2A) 은 각각, 히터 디바이스들 (113-1 및 113-2) 및 광 도파관 (109A) 양자 모두와 열 전도하는 실리콘 구조들로서 형성된다. 또한, 일부 실시형태들에서, 열적 전달 구조 (115A-3) 는 광 도파관 (109A) 의 세그먼트들 (109A-1 및 109A-2) 양자 모두와 열 전도되는 실리콘 구조로 형성된다. 일부 실시형태들에서, 열적 전달 구조들 (115A-1, 115A-2, 115A-3) 은 광 도파관 (109A) 의 전체 두께에 대해, 박형화된 실리콘 구조들로서 형성된다. 열적 전달 구조들 (115A-1, 115A-2, 115A-3) 은 히터 디바이스들 (113) 과 광 도파관 (109A) 사이의 열적 임피던스를 낮추는 역할을 한다. 일부 실시형태들에서, 열적 전달 구조들 (115A-1, 115A-2, 115A-3) 의 수직 사이즈 (d5) 는 광 도파관 (109A) 의 광학 모드가 광 도파관 (109A) 내부에 충분히 포함되도록 설정된다. 일부 실시형태들에서, 열적 전달 구조들 (115A-1, 115A-2, 115A-3) 의 수직 사이즈 (d5) 는 광 도파관 (109A) 의 수직 사이즈 (d1) 보다 더 작다. 일부 실시형태들에서, 열적 전달 구조들 (115A-1, 115A-2, 115A-3) 의 수직 사이즈 (d5) 는 0 보다 큰 값에서 약 200 나노미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 열적 전달 구조들 (115A-1, 115A-2, 115A-3) 의 수직 사이즈 (d5) 는 약 10 나노미터에서 약 100 나노미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 열적 전달 구조들 (115A-1, 115A-2, 115A-3) 의 수직 사이즈 (d5) 는 약 30 나노미터에서 약 80 나노미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 열적 전달 구조들 (115A-1, 115A-2, 115A-3) 은 광 도파관 (109A) 을 형성하기 위해 에칭되는 실리콘 층의 박형화된 부분들로서 형성된다. 실리콘 층의 개개의 박형화된 부분들로서 열적 전달 구조들 (115A-1, 115A-2, 115A-3) 의 구성은 광 도파관 (109A) 내의 광학 모드의 한정을 제공한다.

캐비티 (117A) 는 열-광학 위상 시프터 (100A) 아래의 기판 (101) 내에 형성된다. 일부 실시형태들에서, 열-광학 위상 시프터 (100A) 아래로 캐비티 (117A) 를 형성하기 위해 언더컷 에칭 프로세스가 사용된다. 일부 실시형태들에서, 언더컷 에칭 프로세스는 열-광학 위상 시프터 (100A) 가 기판 (101) 상에 형성된 후에 수행된다. 일부 실시형태들에서, 언더컷 에칭 프로세스는 BEOL 층 (107) 의 제조 전에 기판 (101) 상에서 수행된다. 일부 실시형태들에서, 기판 (101) 언더컷 에칭 프로세스는 디바이스 층 (105) 및 BOX 층 (103) 양자 모두를 통한 개구들의 배열의 형성 다음, 개구들을 통한 기판 (101) 의 부분들의 에칭을 포함하며, 기판 (101) 의 부분들의 에칭은 BOX 층 (107) 을 언더컷팅하여 열-광학 위상 시프터 (100A) 아래로 연속적인 개구 영역으로서 캐비티 (117A) 를 형성한다. 개구들의 배열에서의 개구들의 분포는 열-광학 위상 시프터 (100A) 아래의 연속적인 개구 영역의 형성을 가능하게 하도록 정의된다. 예를 들어, 일부 실시형태들에서, 개구들의 배열은 열-광학 위상 시프터 (100A) 의 히터 영역 (111A) 주위에 그리드 패턴으로 정의된다. 기판 (101) 언더컷 에칭 프로세스가 수행되는 개구들은 언더컷 에천트가 열-광학 위상 시프터 (100A) 의 광 위상 시프팅 영역 (히터 영역 (111A)) 하부의 기판 (101), 예를 들어, 실리콘 기판에 도달할 수 있도록 한다. 기판 (101) 의 언더컷 에칭 동안, 언더컷 에천트는 열-광학 위상 시프터 하부로부터 기판 (101) 의 일부를 제거하여 열-광학 위상 시프터 (100A) 하부에서 연속적인 방식으로 연장되는 개구 캐비티 (117A) 를 형성한다. 기판 (101) 언더컷 에칭 프로세스가 수행되는 개구들은 다양한 개구들과 연관되는 기판 (101) 내의 언더컷 영역들이 병합하여 열-광학 위상 시프터 (100A) 하부에 연속적인 캐비티 (117A) 를 형성하는 것을 보장하기 위해 사이징되고 서로 이격된다. 캐비티 (117A) 를 형성하는데 사용가능한 예시의 언더컷 에칭 프로세스는 위에 언급된 Barwicz 레퍼런스에 기재되어 있다. 그러나, Barwicz 레퍼런스에 기재된 것들 이외의 언더컷 에칭 프로세스들이 또한 캐비티 (117A) 를 형성하는데 사용될 수 있음이 이해되어야 한다.

캐비티 (117A) 는 열-광학 위상 시프터 (100A) 가 완전히 언더컷되는 것을 보장하기 위해 히터 디바이스들 (113-1, 113-2) 및 광 도파관 (109A) 과 함께 설계되어, 열-광학 위상 시프터 (100A) 하부의 기판 (101) 의 특정된 두께가, 위에 광 도파관 (109A) 이 상주하는 열-광학 위상 시프터 구조 (100A) 의 중간 아래에 놓인 위치에서를 포함하여, 열-광학 위상 시프터 (100A) 아래에 놓인 실질적으로 전체 영역에 걸쳐 제거된다. 일부 실시형태들에서, 언더컷 에칭이 수행되는 개구들은 후속하여 밀봉된다. 일부 실시형태들에서, 캐비티 (117A) 는 개구된, 예를 들어 공기로 채워지거나 가스로 채워진 상태로 남게 된다. 일부 실시형태들에서, 캐비티 (117A) 는 다른 팩터들 중에서도, 열적 임피던스, 광학 성능 신뢰성, 및/또는 제조가능성을 밸런싱하도록 선택된 백필(backfill) 재료로 부분적으로 또는 완전히 백필된다. 일부 실시형태들에서, 디바이스 층 (105) 및 BOX 층 (103) 을 통해 형성된 개구들을 통해 언더컷 에치를 행함으로써 캐비티 (117A) 를 형성하기 보다, 기판 (101) 의 밑면으로부터 부분적인 기판 (101) 제거 프로세스 (기판 (101) 재료의 패터닝된 제거) 를 행함으로써 캐비티 (117A) 또는 등가 영역이 형성된다.

일부 실시형태들에서, 히터 디바이스들 (113-1, 113-2), 광 도파관 (109A), 및 언더컷 에칭 프로세스를 위한 개구들의 지오메트리들은, 광 도파관 (109A) 을 통해 전달될 광학 신호에 대한 광학 손실들, 산란, 반사들, 및/또는 다른 손상들을 최소화하면서, 그리고 또한 열-광학 위상 시프터 (100A) 의 구조 내의 기계적 고장들을 방지하면서, 열-광학 위상 시프터 (100A) 아래의 캐비티 (117A) 의 제조를 가능하게 하도록 구성된다. 캐비티 (117A) 는 열-광학 위상 시프터 (100A) 와 주변 재료(들) 사이의 열적 임피던스를 증가시키며, 이는 주변 재료(들)로의 열 전달을 감소시킴으로써 열-광학 위상 시프터 (100A) 의 보다 효율적인 동작을 허용한다. 일부 실시형태들에서, 캐비티 (117A) 의 깊이 (d6) 는 약 1 마이크로미터에서 약 50 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 캐비티 (117A) 의 깊이 (d6) 는 약 5 마이크로미터에서 약 20 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 캐비티 (117A) 의 깊이 (d6) 는 약 8 마이크로미터에서 약 15 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 캐비티 (117A) 의 깊이 (d6) 는 캐비티 (117A) 를 형성하는데 사용된 언더컷 에칭 프로세스 및 제조를 위해 사용된 기술에 의존한다. 캐비티 (117A) 의 더 큰 깊이 (d6) 는 열-광학 위상 시프터 (100A) 의 우수한 열적 효율을 제공한다. 그러나, 캐비티 (117A) 의 유효 깊이 (d6) 를 넘어서면, 열-광학 위상 시프터 (100A) 의 열적 효율의 개선은 중요하지 않다. 또한, 캐비티 (117A) 의 깊이 (d6) 는 열-광학 위상 시프터 (100A) 의 전반적인 구조의 기계적 무결성이 손상되지 않는 것을 보장하기 위해 정의된다. 캐비티 (117A) 는 열-광학 위상 시프터 (100A) 와 이웃 피처들/컴포넌트들 사이에 충분한 열적 격리를 달성하기 위해 열-광학 위상 시프터 (100A) 로부터 충분히 측방향으로 연장되도록 설계된다. 일부 실시형태들에서, 히터 디바이스들 (113) 을 넘어 캐비티 (117A) 의 측방향 확장 (d7) 은 약 1 마이크로미터에서 약 100 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 히터 디바이스들 (113) 을 넘어 캐비티 (117A) 의 측방향 확장 (d7) 은 약 5 마이크로미터에서 약 50 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 히터 디바이스들 (113) 을 넘어 캐비티 (117A) 의 측방향 확장 (d7) 은 약 10 마이크로미터에서 약 30 마이크로미터까지 연장되는 범위 내에 있다. 열-광학 위상 시프터 (100A) 의 열적 격리는 캐비티 (117A) 의 측방향 확장 (d7) 이 증가함에 따라 증가한다. 따라서, 캐비티 (117A) 의 측방향 확장 (d7) 이 증가할수록, 열-광학 위상 시프터 (100A) 의 열적 튜닝 효율이 증가한다. 그러나, 캐비티 (117A) 의 유효 측방향 확장 (d7) 을 넘어서면, 열-광학 위상 시프터 (100A) 의 열적 튜닝 효율의 개선은 중요하지 않다. 또한, 캐비티 (117A) 의 측방향 확장 (d7) 은 열-광학 위상 시프터 (100A) 의 전반적인 구조의 기계적 무결성을 보장하기 위해 정의된다. 캐비티 (117A) 는 열-광학 위상 시프터 (100A) 내에 열적 에너지를 보유하는 것을 돕기 위한 열적 절연체로서 기능하며, 이는 결국 광 도파관 (109A) 의 온도 제어의 정밀도를 개선하고, 광 도파관 (109A) 의 미리규정된 온도에 도달하고 유지하기 위해 히터 디바이스들 (113-1, 113-2) 에 의해 요구된 에너지의 양을 감소시키며, 디바이스 층 (105A) 내에서 열-광학 위상 시프터 (100A) 근방에 형성되는 전기 디바이스들 및/또는 광학 디바이스들로의 열 전달을 완화시키는 것을 돕는다.

열-광학 위상 시프터 (100A) 에서, 광 도파관 (109A) 의 세그먼트들 (109A-1 및 109A-2) 은 2개의 히터 디바이스들 (113-1, 113-2) 사이에 포지셔닝된다. 히터 영역 (111A) 외부의 루프-백 세그먼트 (109A-3) 광 도파관 (109A) 은 히터 영역 (111A) 내부의 광 도파관 (109A) 의 세그먼트들 (109A-1 및 109A-2) 을 연속 경로로 연결하여, 광 도파관 (109A) 의 제 1 입력/출력 세그먼트 (109A-4) 내로 주입된 광이 히터 영역 (111A) 을 2번 통과하고 광 도파관 (109A) 의 제 2 입력/출력 세그먼트 (109A-5) 로부터 진출되게 하고, 광 도파관 (109A) 의 제 2 입력/출력 세그먼트 (109A-5) 내로 주입된 광이 히터 영역 (111A) 을 2번 통과하고 광 도파관 (109A) 의 제 1 입력/출력 세그먼트 (109A-4) 로부터 진출되게 한다. 광 도파관 (109A) 의 루프-백 세그먼트 (109A-3) 는 열-광학 위상 시프터 (100A) 의 전반적인 사이즈가 콤팩트하지만 광 도파관 (109A) 내의 광학 방사 모드들 및 트랜지션들을 벤딩하기 위해 손실되는 광학 에너지를 최소화하기에 충분히 크도록 사이징된다.

광 도파관 (109A) 이 히터 영역 (111A) 을 2번 통과하게 하기 때문에, 히터 디바이스들 (113-1, 113-2) 은 히터 영역 (111A) 내의 광 도파관 (109A) 의 2개의 세그먼트들 (109A-1 및 109A-2) 의 온도 변화에 영향을 미칠 수 있으며, 이는 히터 디바이스들 (113-1, 113-2) 에 공급된 동일한 양의 전력에 대해 광 도파관 (109A) 을 통해 이동하는 광의 더 큰 위상 시프트를 제공한다. 히터 영역 (111A) 을 통과하는 광 도파관 (109A) 의 2개의 세그먼트들 (109A-1 및 109A-2) 은 서로 이격되어 광 도파관 (109A) 의 2개의 세그먼트들 (109A-1 및 109A-2) 에서의 광학 모드들 사이의 광학 커플링은 열-광학 위상 시프터 (100A) 의 전반적인 성능에 대해 중요하지 않다. 일부 실시형태들에서, 열-광학 위상 시프터 (100A) 의 콤팩트함과 히터 영역 (111A) 내의 광 도파관 (109A) 의 인접하게 포지셔닝된 세그먼트들 (109A-1 및 109A-2) 사이의 광학 커플링을 최소화/방지하는 것 사이의 트레이드오프들을 개선하기 위해, 광 도파관 (109A) 의 2개의 세그먼트들 (109A-1 및 109A-2) 은 광 도파관 (109A) 의 2개의 세그먼트들 (109A-1 및 109A-2) 사이의 광학 오버랩이 위상-매칭되지 않도록 서로 약간 상이하게 사이징된다. 일부 실시형태들에서, 히터 영역 (111A) 내의 광 도파관 (109A) 의 2개의 세그먼트들 (109A-1 및 109A-2) 은 각각, 상이한 폭들 (d8 및 d9) 을 갖도록 구성되어, 히터 영역 (111A) 내의 광 도파관 (109A) 의 2개의 세그먼트들 (109A-1 및 109A-2) 사이의 광학 오버랩은 위상-매칭되지 않는다.

도 5a 는 일부 실시형태들에 따른, 열-광학 위상 시프터 (100B) 의 등각도를 나타낸다. 도 5b 는 일부 실시형태들에 따른, 열-광학 위상 시프터 (100B) 의 사시도를 나타낸다. 도 5c 는 일부 실시형태들에 따른, 도 5b 에서 뷰 A-A 로서 참조된, 열-광학 위상 시프터 (100B) 의 사시도를 통한 수직 단면을 나타낸다. 도 5d 는 일부 실시형태들에 따른, 도 5b 에서 뷰 A-A 로서 참조된 수직 단면의 평면 내에서 열-광학 위상 시프터 (100B) 를 나타낸다. 도 6a 는 일부 실시형태들에 따른, 열-광학 위상 시프터 (100B) 의 더 명확한 뷰를 제공하기 위해 BEOL 영역 (107) 이 제거된, 도 5a 에 나타낸 바와 같은 열-광학 위상 시프터 (100B) 의 등각도를 나타낸다. 도 6b 는 일부 실시형태들에 따른, 열-광학 위상 시프터 (100B) 의 더 명확한 뷰를 제공하기 위해 BEOL 영역 (107) 이 제거된 열-광학 위상 시프터 (100B) 의 사시도를 나타낸다.

열-광학 위상 시프터 (100B) 는 히터 영역 (111) 을 단일 통과하게 하는 광 도파관 (109) 을 포함하는, 도 1a, 도 b, 도 1c, 도 1d, 도 2a, 및 도 2b 와 관련하여 설명된 열-광학 위상 시프터 (100) 의 변형이다. 그러나, 도 5a 에 나타낸 바와 같이, 열-광학 위상 시프터 (100B) 는 디바이스 층 (105B) 에 구성된 광 도파관 (109B) 을 포함하며, 여기서 광 도파관 (109B) 은 히터 영역 (111A) 을 3번 통과한다. 예시의 열-광학 위상 시프터 (100B) 에서, 광 도파관 (109B) 은 히터 영역 (111B) 내의 3개의 세그먼트들 (109B-1, 109B-2 및 109B-3), 제 1 루프-백 세그먼트 (109B-4), 제 2 루프-백 세그먼트 (109B-5), 제 1 입력/출력 세그먼트 (109B-6), 및 제 2 입력/출력 세그먼트 (109B-7) 를 포함하는 연속적인 구조로서 형성된다.

일부 실시형태들에서, 열-광학 위상 시프터 (100B) 는 광 도파관 (109B) 이 히터 영역 (111B) 에 진입 및/또는 진출하는 위치들에 광학 모드 변환기들 (119) 을 포함한다. 광학 모드 변환기 (119) 는 광 도파관 (109B) 의 길이를 따른 광학 모드가 히터 영역 (111B) 내의 광 도파관 (109B) 의 세그먼트들 (109B-1, 109B-2, 및 109B-3) 을 통한 광의 전파에 적합함을 보장하기 위해 히터 영역 (111B) 외부의 격리된 광 도파관의 광학 모드로부터 히터 영역 (111B) 의 주변 재료들 내에 임베딩된 광 도파관의 광학 모드로 광 도파관 (109B) 의 광학 모드를 트랜지션하도록 설계된다. 이러한 방식으로, 히터 영역 (111B) 내의 광 도파관 (109B) 의 세그먼트들 (109B-1, 108B-2, 및 109B-3) 은 히터 영역 (111B) 외부의 광 도파관 (109B) 의 세그먼트들 (109B-5, 109B-6, 및 109B-7) 과 상이한 물리적 치수들을 가질 수 있다. 또한, 일부 실시형태들에서, 광 도파관 (109B) 의 세그먼트들 (109B-1, 109B-2 및 109B-3) 의 치수들은 서로에 대해 상이한 물리적 치수들을 가질 수 있다. 일부 실시형태들에서, 광학 모드 변환기 (119) 는 광 도파관 (109B) 자체의 일부로서 구성된다. 보다 구체적으로, 일부 실시형태들에서, 광학 모드 변환기 (119) 는 광 도파관 (109B) 내의 하나의 광학 모드로부터 광 도파관 (109B) 내의 다른 광학 모드로의 트랜지션을 가능하게 하는 광 도파관 (109B) 의 지오메트리에서의 점진적 변화들에 의해 형성된다. 예를 들어, 일부 실시형태들에서, 광학 모드 변환기 (119) 는 광 도파관 (109B) 의 특정된 길이를 따라 (x-y 평면에 평행하게 측정된 바와 같이) 광 도파관 (109B) 의 폭을 테이퍼링함으로써 형성된다. 또한, 일부 실시형태들에서, 광학 모드 변환기 (119) 를 형성하는 광 도파관 (109B) 의 테이퍼링된 영역은 광 도파관 (109B) 의 각각의 측면 상에서 실질적으로 대칭이다.

다양한 실시형태들에서, 광학 모드 변환기(들)(119) 의 사용은 선택적이며 히터 영역 (111B) 외부의 광 도파관 (109B) 의 광학 모드와 히터 영역 (111B) 내부의 광 도파관 (109B) 의 광학 모드 사이의 비유사성에 의존한다. 광학 모드 변환기(들)(119) 의 사용은 광이 히터 영역 (111B) 내에서 세그먼트들 (109B-1, 109B-2, 및 109B-3) 내외로 광 도파관 (109B) 을 통해 이동할 때 원하지 않는 광 손실 및/또는 광 반사를 완화시키는 것을 돕는다. 그러나, 일부 실시형태들에서, 히터 영역 (111B) 외부의 광 도파관 (109B) 의 광학 모드 및 히터 영역 (111B) 내의 광 도파관 (109B) 내의 세그먼트들 (109B-1, 109B-2 및 109B-3) 의 광학 모드는 열-광학 위상 시프터 (100B) 의 허용가능한 성능을 달성하기 위해 광학 모드 변환기(들)(119) 의 사용이 필요하지 않은 것과 충분히 유사하다.

광 도파관 (109B) 의 세그먼트들 (109B-1 109B-2 및 109B-3) 은 도 5d 에 나타낸 바와 같이, x-y 평면에 측방향으로 평행하게 측정된 바와 같은 폭들 (d13, d14 및 d15) 을 각각 갖는다. 일부 실시형태들에서, 폭들 (d13, d14 및 d15) 은 실질적으로 동일하다. 그러나, 일부 실시형태들에서, 폭들 (d13, d14, 및 d15) 중 하나 이상은 다른 것들과 상이하다. 광 도파관 (109B) 의 세그먼트 (109B-1) 는 x-y 평면에 측방향으로 평행하게 측정된 바와 같은 거리 (d16) 만큼 인접 히터 디바이스 (113-1) 로부터 분리된다. 광 도파관 (109B) 의 세그먼트들 (109B-1 및 109B-2) 은 x-y 평면에 측방향으로 평행하게 측정된 바와 같은 거리 (d17) 만큼 서로 분리된다. 광 도파관 (109B) 의 세그먼트들 (109B-2 및 109B-3) 은 x-y 평면에 측방향으로 평행하게 측정된 바와 같은 거리 (d18) 만큼 서로 분리된다. 광 도파관 (109B) 의 세그먼트 (109B-3) 는 x-y 평면에 측방향으로 평행하게 측정된 바와 같은 거리 (d19) 만큼 인접 히터 디바이스 (113-2) 로부터 분리된다. 일부 실시형태들에서, 거리들 (d17 및 d18) 은 실질적으로 동일하다. 일부 실시형태들에서, 거리들 (d16, d17, d18 및 d19) 은 실질적으로 동일하다. 일부 실시형태들에서, 거리들 (d16, d17, d18, 및 d19) 중 하나 이상은 다른 것들과 상이하다.

일부 실시형태들에서, 히터 디바이스들 (113-1, 113-2) 과 광 도파관 (109B) 사이의 영역은 충분히 낮은 열적 임피던스를 제공하는 클래딩 재료로 형성된다. 그러나, 일부 실시형태들에서, 열-광학 위상 시프터 (100B) 는 각각, 히터 디바이스들 (113-1 및 113-2) 과 광 도파관 (109B) 사이에 배치된 열적 전달 구조들 (115B-1, 115B-2) 을 포함한다. 열적 전달 구조들 (115B-1 및 115B-2) 은 외부-포지셔닝된 열적 전달 구조들로 지칭된다. 또한, 일부 실시형태들에서, 열-광학 위상 시프터 (100B) 는 광 도파관 (109B) 의 세그먼트들 (109B-1 및 109B-3) 사이에 배치된 열적 전달 구조 (115B-3) 를 포함한다. 또한, 일부 실시형태들에서, 열-광학 위상 시프터 (100B) 는 광 도파관 (109B) 의 세그먼트들 (109B-2 및 109B-4) 사이에 배치된 열적 전달 구조 (115B-4) 를 포함한다. 열적 전달 구조들 (115B-3 및 115B-4) 은 내부-포지셔닝된 열적 전달 구조들로 지칭된다. 일부 실시형태들에서, 열적 전달 구조 (115B-1) 는 광 도파관 (109B) 의 세그먼트 (109B-1) 및 히터 디바이스 (113-1) 양자 모두와 열 전도되는 실리콘 구조로 형성된다. 일부 실시형태들에서, 열적 전달 구조 (115B-2) 는 광 도파관 (109B) 의 세그먼트 (109B-3) 및 히터 디바이스 (113-2) 양자 모두와 열 전도되는 실리콘 구조로 형성된다. 일부 실시형태들에서, 열적 전달 구조 (115B-3) 는 광 도파관 (109B) 의 세그먼트들 (109B-1 및 109B-2) 양자 모두와 열 전도되는 실리콘 구조로 형성된다. 일부 실시형태들에서, 열적 전달 구조 (115B-4) 는 광 도파관 (109B) 의 세그먼트들 (109B-2 및 109B-3) 양자 모두와 열 전도되는 실리콘 구조로 형성된다. 일부 실시형태들에서, 열적 전달 구조들 (115B-1, 115B-2, 115B-3, 115B-4) 은 광 도파관 (109B) 이 형성되는 실리콘 층의 박형화된 부분들로서 형성된다. 이러한 실시형태들에서, 실리콘 층의 개개의 박형화된 부분들로서 열적 전달 구조들 (115B-1, 115B-2, 115B-3, 115B-4) 의 형성은 광 도파관 (109B) 내의 광학 모드의 한정을 제공한다.

열적 전달 구조들 (115B-1 및 115B-2) 은 각각, 히터 디바이스들 (113-1 및 113-2) 과 광 도파관 (109B) 사이의 열적 임피던스를 낮추는 역할을 한다. 일부 실시형태들에서, 열적 전달 구조들 (115B-1, 115B-2, 115B-3, 115B-4) 의 수직 사이즈 (d5) 는 광학 모드가 광 도파관 (109B) 내부에 충분히 포함되도록 설정된다. 일부 실시형태들에서, 열적 전달 구조들 (115B-1, 115B-2, 115B-3, 115B-4) 의 수직 사이즈 (d5) 는 광 도파관 (109B) 의 수직 사이즈 (d1) 보다 더 작다. 일부 실시형태들에서, 열적 전달 구조들 (115B-1, 115B-2, 115B-3, 115B-4) 의 수직 사이즈 (d5) 는 0 보다 큰 값에서 약 200 나노미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 열적 전달 구조들 (115B-1, 115B-2, 115B-3, 115B-4) 의 수직 사이즈 (d5) 는 약 10 나노미터에서 약 100 나노미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 열적 전달 구조들 (115B-1, 115B-2, 115B-3, 115B-4) 의 수직 사이즈 (d5) 는 약 30 나노미터에서 약 80 나노미터까지 연장되는 범위 내에 있다.

캐비티 (117B) 는 열-광학 위상 시프터 (100B) 아래의 기판 (101) 내에 형성된다. 일부 실시형태들에서, 열-광학 위상 시프터 (100B) 아래로 캐비티 (117B) 를 형성하기 위해 언더컷 에칭 프로세스가 사용된다. 일부 실시형태들에서, 언더컷 에칭 프로세스는 열-광학 위상 시프터 (100B) 가 기판 (101) 상에 형성된 후에 수행된다. 일부 실시형태들에서, 언더컷 에칭 프로세스는 BEOL 층 (107) 의 제조 전에 기판 (101) 상에서 수행된다. 일부 실시형태들에서, 언더컷 에칭 프로세스는 디바이스 층 (105) 및 BOX 층 (103) 양자 모두를 통한 개구들의 배열의 형성 다음, 개구들의 배열을 통한 기판 (101) 의 부분들의 에칭을 포함하며, 기판 (101) 의 부분들의 에칭은 BOX 층 (107) 을 언더컷팅하여 열-광학 위상 시프터 (100B) 아래로 연속적인 개구 영역으로서 캐비티 (117B) 를 형성한다. 개구들의 배열에서의 개구들의 분포는 열-광학 위상 시프터 (100B) 아래의 연속적인 개구 영역의 형성을 가능하게 하도록 정의된다. 예를 들어, 일부 실시형태들에서, 개구들의 배열은 열-광학 위상 시프터 (100B) 주위에 그리드 패턴으로 정의된다. 기판 (101) 언더컷 에칭 프로세스가 수행되는 개구들은 다양한 개구들과 연관되는 기판 (101) 내의 언더컷 영역들이 병합하여 열-광학 위상 시프터 (100B) 하부에 연속적인 캐비티 (117B) 를 형성하는 것을 보장하기 위해 사이징되고 서로 이격된다. 개구들은 언더컷 에천트가 열-광학 위상 시프터 (100B) 의 광 위상 시프팅 영역 (히터 영역 (111B)) 하부의, 기판 (101), 예를 들어, 실리콘 기판에 도달하게 하여, 열-광학 위상 시프터 (100B) 하부로부터 기판 (101) 의 일부를 제거하여 열-광학 위상 시프터 (100B) 하부에서 연속적인 방식으로 연장되는 개구 캐비티 (117B) 를 형성한다. 캐비티 (117B) 를 형성하는데 사용가능한 예시의 기판 (101) 언더컷 에칭 프로세스는 위에 언급된 Barwicz 레퍼런스에 기재되어 있다. 그러나, Barwicz 레퍼런스에 기재된 것들 이외의 언더컷 에칭 프로세스들이 또한 캐비티 (117B) 를 형성하는데 사용될 수 있음이 이해되어야 한다.

캐비티 (117B) 는 열-광학 위상 시프터 (100B) 가 완전히 언더컷되는 것을 보장하기 위해 히터 디바이스들 (113-1, 113-2) 및 광 도파관 (109B) 과 함께 설계되어, 열-광학 위상 시프터 (100B) 하부의 기판 (101) 의 특정된 두께가, 위에 광 도파관 (109B) 이 상주하는 열-광학 위상 시프터 구조 (100B) 의 중간 아래에 놓인 위치에서를 포함하여, 열-광학 위상 시프터 (100B) 아래에 놓인 실질적으로 전체 영역에 걸쳐 제거된다. 일부 실시형태들에서, 기판 (101) 언더컷 에칭 프로세스가 수행되는 개구들은 후속하여 밀봉된다. 일부 실시형태들에서, 캐비티 (117B) 는 개구된, 예를 들어 공기로 채워지거나 가스로 채워진 상태로 남게 된다. 일부 실시형태들에서, 캐비티 (117B) 는 다른 팩터들 중에서도, 열적 임피던스, 광학 성능 신뢰성, 및/또는 제조가능성을 밸런싱하도록 선택된 백필(backfill) 재료로 부분적으로 또는 완전히 백필된다. 일부 실시형태들에서, 디바이스 층 (105) 및 BOX 층 (103) 을 통해 형성된 개구들을 통해 기판 (101) 언더컷 에칭 프로세스를 행함으로써 캐비티 (117B) 를 형성하기 보다, 기판 (101) 의 노출된 밑면으로부터 부분적 기판 (101) 제거 프로세스 (기판 (101) 재료의 패터닝된 제거) 를 행함으로써 캐비티 (117B) 가 형성된다.

일부 실시형태들에서, 히터 디바이스들 (113-1, 113-2), 광 도파관 (109B), 및 기판 (101) 언더컷 에칭 프로세스를 위한 개구들의 지오메트리들은, 광 도파관 (109B) 을 통해 전달될 광학 신호에 대한 광학 손실들, 산란, 반사들, 및/또는 다른 손상들을 최소화하면서, 그리고 또한 열-광학 위상 시프터 (100B) 의 구조 내의 기계적 고장들을 방지하면서, 열-광학 위상 시프터 (100B) 하부의 캐비티 (117B) 의 제조를 가능하게 하도록 구성된다. 캐비티 (117B) 는 열-광학 위상 시프터 (100B) 와 주변 재료(들) 사이의 열적 임피던스를 증가시키며, 이는 주변 재료(들)로의 열 전달을 감소시킴으로써 열-광학 위상 시프터 (100B) 의 보다 효율적인 동작을 허용한다. 일부 실시형태들에서, 캐비티 (117B) 의 깊이 (d6) 는 약 1 마이크로미터에서 약 50 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 캐비티 (117B) 의 깊이 (d6) 는 약 5 마이크로미터에서 약 20 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 캐비티 (117B) 의 깊이 (d6) 는 약 8 마이크로미터에서 약 15 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 캐비티 (117B) 의 깊이 (d6) 는 캐비티 (117B) 를 형성하는데 사용된 언더컷 에칭 프로세스 및 제조를 위해 사용된 기술에 의존한다. 캐비티 (117B) 의 더 큰 깊이 (d6) 는 열-광학 위상 시프터 (100B) 의 우수한 열적 효율을 제공한다. 그러나, 캐비티 (117B) 의 유효 깊이 (d6) 를 넘어서면, 열-광학 위상 시프터 (100B) 의 열적 효율의 개선은 중요하지 않다. 또한, 캐비티 (117B) 의 깊이 (d6) 는 열-광학 위상 시프터 (100B) 의 전반적인 구조의 기계적 무결성을 보장하도록 정의된다. 캐비티 (117B) 는 열-광학 위상 시프터 (100B) 와 디바이스 층 (105B) 내의 이웃 피처들/컴포넌트들 사이에 충분한 열적 격리를 달성하기 위해 열-광학 위상 시프터 (100B) 로부터 충분히 멀리 측방향으로 x-y 평면에 평행한 방향으로 연장되도록 설계된다. 일부 실시형태들에서, 히터 디바이스들 (113) 을 넘어 캐비티 (117B) 의 측방향 확장 (d7) 은 약 1 마이크로미터에서 약 100 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 히터 디바이스들 (113) 을 넘어 캐비티 (117B) 의 측방향 확장 (d7) 은 약 5 마이크로미터에서 약 50 마이크로미터까지 연장되는 범위 내에 있다. 일부 실시형태들에서, 히터 디바이스들 (113) 을 넘어 캐비티 (117B) 의 측방향 확장 (d7) 은 약 10 마이크로미터에서 약 30 마이크로미터까지 연장되는 범위 내에 있다. 열-광학 위상 시프터 (100B) 의 열적 격리는 캐비티 (117B) 의 측방향 확장 (d7) 이 증가함에 따라 증가한다. 따라서, 캐비티 (117B) 의 측방향 확장 (d7) 이 증가할수록, 열-광학 위상 시프터 (100B) 의 열적 튜닝 효율이 증가한다. 그러나, 캐비티 (117B) 의 유효 측방향 확장 (d7) 을 넘어서면, 열-광학 위상 시프터 (100B) 의 열적 튜닝 효율의 개선은 중요하지 않다. 또한, 캐비티 (117B) 의 측방향 확장 (d7) 은 열-광학 위상 시프터 (100B) 의 전반적인 구조의 기계적 무결성을 보장하도록 정의된다. 캐비티 (117B) 는 열-광학 위상 시프터 (100B) 내에 열적 에너지를 보유하는 것을 돕기 위한 열적 절연체로서 기능하며, 이는 결국 광 도파관 (109B) 의 온도 제어의 정밀도를 개선하고, 광 도파관 (109B) 의 미리규정된 온도에 도달하고 유지하기 위해 히터 디바이스들 (113-1, 113-2) 에 의해 요구된 에너지의 양을 감소시키며, 디바이스 층 (105B) 내에서 열-광학 위상 시프터 (100B) 근방에 형성되는 전기 디바이스들 및/또는 광학 디바이스들로의 열 전달을 완화시키는 것을 돕는다.

열-광학 위상 시프터 (100B) 에서, 광 도파관 (109B) 의 다중의 세그먼트들 (109B-1, 109B-2, 및 109B-3) 은 2개의 히터 디바이스들 (113-1 및 113-2) 사이에 포지셔닝된다. 히터 영역 (111B) 외부의 광 도파관 (109B) 의 제 1 루프-백 세그먼트 (109B-5) 및 제 2 루프-백 세그먼트 (109B-2) 는 히터 영역 (111B) 내부의 광 도파관 (109B) 의 다중 세그먼트들 (109B-1, 109B-2, 및 109B-3) 을 연결하여, 광 도파관 (109B) 의 제 1 입력/출력 세그먼트 (109B-6) 내로 주입된 광이 히터 영역 (111B) 을 다수회 통과하고 광 도파관 (109A) 의 제 2 입력/출력 세그먼트 (109B-7) 로부터 진출할 것이고, 광 도파관 (109B) 의 제 2 입력/출력 세그먼트 (109B-7) 내로 주입된 광이 히터 영역 (111B) 을 다수회 통과하고 광 도파관 (109B) 의 제 1 입력/출력 세그먼트 (109B-6) 로부터 진출할 것이다. 광 도파관 (109B) 의 제 1 루프-백 세그먼트 (109B-4) 및 제 2 루프-백 세그먼트 (109B-5) 는, 열-광학 위상 시프터 (100B) 의 전반적인 사이즈가 콤팩트하지만 광 도파관 (109B) 내의 광학 방사 모드들 및 트랜지션들을 벤딩하기 위해 손실되는 광학 에너지를 최소화하기에 충분히 크도록 사이징된다.

광 도파관 (109B) 이 히터 영역 (111B) 을 2번 통과하기 때문에, 히터 디바이스들 (113-1 및 113-2) 은 히터 영역 (111B) 을 통과하는 광 도파관 (109B) 의 다중 세그먼트들 (109B-1, 109B-2 및 109B-3) 의 온도 변화에 영향을 미칠 수 있으며, 이는 히터 디바이스들 (113-1 및 113-2) 에 공급된 동일한 양의 전력에 대해 광 도파관 (109B) 을 통해 이동하는 광의 더 큰 위상 시프트를 제공한다. 히터 영역 (111B) 을 통과하는 광 도파관 (109B) 의 다중 세그먼트들 (109B-1, 109B-2 및 109B-3) 은 서로 이격되어 광 도파관 (109B) 의 인접 세그먼트들 (109B-1, 109B-2 및 109B-3) 에서의 광학 모드들 사이의 광학 커플링은 열-광학 위상 시프터 (100B) 의 전반적인 성능에 대해 중요하지 않다. 일부 실시형태들에서, 열-광학 위상 시프터 (100B) 의 콤팩트함과 히터 영역 (111B) 내의 광 도파관 (109B) 의 인접 세그먼트들 (109B-1, 109B-2 및 109B-3) 사이의 광학 커플링을 최소화/방지하는 것 사이의 트레이드오프들을 개선하기 위해, 광 도파관 (109B) 의 상이한 세그먼트들 (109B-1, 109B-2 및 109B-3) 은 광 도파관 (109B) 의 상이한 세그먼트들 (109B-1, 109B-2 및 109B-3) 사이의 광학 오버랩이 위상-매칭되지 않도록 서로 약간 상이하게 사이징된다. 일부 실시형태들에서, 히터 영역 (111B) 내의 광 도파관 (109B) 의 인접 세그먼트들 (109B-1, 109B-2 및 109B-3) 은 상이한 폭들 (d13, d14, 및 d15) 을 갖도록 구성되어, 히터 영역 (111B) 내의 광 도파관 (109B) 의 상이한 세그먼트들 (109B-1, 109B-2 및 109B-3) 사이의 광학 오버랩은 위상-매칭되지 않는다. 열-광학 위상 시프터들 (100A 및 100B) 과 관련하여 위에 설명된 원리들은 히터 영역을 통한 광 도파관의 4번의 통과들을 포함하는 열-광학 위상 시프터를 형성하기 위해 적용될 수 있으며, 여기서 열-광학 위상 시프터는 아래에 놓인 기판에 형성된 캐비티 위에 놓인다.

일부 실시형태들에서, 열-광학 위상 시프터 (100, 100A, 100B) 는 기판 (101) 의 상부 영역 내로 형성된 캐비티 (117, 117A, 117B) 를 갖는 기판 (101) 을 포함하는 것으로 개시된다. 열-광학 위상 시프터 (100, 100A, 100B) 는 기판 (101) 위에 배치된 광 도파관 (109, 109A, 109B) 을 포함한다. 광 도파관 (109, 109A, 109B) 은 캐비티 (117, 117A, 117B) 를 가로질러 그 위로 연장된다. 열-광학 위상 시프터 (100, 100A, 100B) 는 또한 광 도파관 (109, 109A, 109B) 의 개개의 측면을 따라 배치된 히터 디바이스들 (113-1 및 113-2) 중 하나 이상을 포함한다. 히터 디바이스들 (113-1, 113-2) 의 각각은 캐비티 (117, 117A, 117B) 를 가로질러 그 위로 연장된다. 일부 실시형태들에서, 캐비티 (117, 117A, 117B) 를 가로질러 그 위로 연장되는 광 도파관 (109, 109A, 109B) 의 세그먼트는 실질적으로 선형 형상을 갖는다. 일부 실시형태들에서, 히터 디바이스들 (113-1 및 113-2) 의 각각은 광 도파관 (109, 109A, 109B) 의 측면에 가장 가까운 히터 디바이스 (113-1, 113-2) 의 측면을 따라 실질적으로 선형 형상을 갖는다. 또한, 일부 실시형태들에서, 히터 디바이스 (113-1, 113-2) 의 선형-형상의 측면은 광 도파관 (109, 109A, 109B) 의 측면에 실질적으로 평행하게 배향된다. 일부 실시형태들에서, 히터 디바이스 (113-1, 113-2) 는 복수의 히터 디바이스 세그먼트들을 포함하고, 각각의 히터 디바이스 세그먼트는 히터 디바이스 (113-1, 113-2) 의 인접하게 포지셔닝된 쌍의 콘택 부분들 (113A-1, 113A-2) 사이에서 연장된다. 히터 디바이스 (113-1, 113-2) 중 주어진 하나 내의 각각의 인접하게 포지셔닝된 쌍의 콘택 부분들 (113A-1, 113A-2) 은 제 1 전위에 전기적으로 연결된 하나의 콘택 부분 (113A-1, 113A-2) 및 제 2 전위에 전기적으로 연결된 하나의 콘택 부분 (113A-1, 113A-2) 을 포함하며, 여기서 제 1 전위는 제 2 전위보다 크거나, 제 2 전위는 제 1 전위보다 커서, 전류가 인접하게 포지셔닝된 쌍의 콘택 부분들 (113A-1, 113A-2) 사이에서 흐를 것이다.

일부 실시형태들에서, 열-광학 위상 시프터 (100, 100A, 100B) 는 광 도파관 (109, 109A, 109B) 의 측면과 광 도파관 (109, 109A, 109B) 의 측면에 가장 가까운 히터 디바이스 (113-1, 113-2) 의 측면 사이에 배치된 열적 전달 구조 (115-1, 115-2, 115A-1, 115A-2, 115B-1, 115B-2) 를 포함한다. 열적 전달 구조들 (115-1, 115-2, 115A-1, 115A-2, 115A-3, 115B-1, 115B-2, 115B-3, 115B-4) 은 캐비티 (117, 117A, 117B) 를 가로질러 그 위로 연장된다. 일부 실시형태들에서, 열적 전달 구조 (115-1, 115-2, 115A-1, 115A-2, 115A-3, 115B-1, 115B-2, 115B-3, 115B-4) 의 수직 사이즈 (d5) 는 광 도파관 (109, 109A, 109B) 의 1차 광학 모드와 열적 전달 구조 (115-1, 115-2, 115A-1, 115A-2, 115A-3, 115B-1, 115B-2, 115B-3, 115B-4) 사이의 광학 커플링을 회피하기 위해 광 도파관 (109, 109A, 109B) 의 수직 사이즈 (d1) 보다 작다.

일부 실시형태들에서, 광 도파관 (109, 109A, 109B), 히터 디바이스(들)(113-1, 113-2), 및 열적 전달 구조(들)(115-1, 115-2, 115A-1, 115A-2, 115A-3, 115B-1, 115B-2, 115B-3, 115B-4) 은 반도체 칩의 디바이스 층 (105) 내에 위치된다. 일부 실시형태들에서, 반도체 칩의 BEOL 영역 (107) 은 디바이스 층 (105) 위에 위치된다. 또한, 일부 실시형태들에서, BOX 층 (103) 은 기판 (101) 과 디바이스 층 (105) 사이에 배치된다. BOX 층 (103) 은 캐비티 (117, 117A, 117B) 위로 그리고 광 도파관 (109, 109A, 109B), 히터 디바이스(들)(113-1, 113-2), 및 열적 전달 구조(들)(115-1, 115-2, 115A-1, 115A-2, 115A-3, 115B-1, 115B-2, 115B-3, 115B-4) 각각의 아래로 연장된다. 또한, 일부 실시형태들에서, 광 도파관 (109, 109A, 109B) 은 광 도파관 (109, 109A, 109B) 이 캐비티 (117, 117A, 117B) 위의 영역에 진입하거나 진출하는 각각의 위치에 광학 모드 변환기 (119) 를 포함한다.

도 7 은 일부 실시형태들에 따른, 열-광학 위상 시프터 (100, 100A, 100B) 를 제조하기 위한 방법의 플로우챠트를 나타낸다. 방법은 반도체 칩의 기판 (101) 을 갖기 위한 동작 (701) 을 포함한다. 방법은 또한 기판 (101) 위로 광 도파관 (109, 109A, 109B) 을 형성하기 위한 동작 (703) 을 포함한다. 방법은 또한 광 도파관 (109, 109A, 109B) 의 세그먼트의 개개의 측면을 따라 하나 이상의 히터 디바이스(들)(113-1, 113-2) 을 형성하기 위한 동작 (705) 을 포함한다. 방법의 일부 실시형태들에서, 하나 이상의 히터 디바이스(들)(113-1, 113-2) 의 각각은 광 도파관 (109, 109A, 109B) 의 가열된 세그먼트를 따라 실질적으로 선형 형상을 갖는다. 방법의 일부 실시형태들에서, 광 도파관 (109, 109A, 109B) 의 가열된 세그먼트는 실질적으로 선형 형상을 갖는다. 방법은 또한, 캐비티 (117, 117A, 117B) 가 히터 디바이스(들)(113-1, 113-2) 아래 및 광 도파관 (109, 109A, 109B) 의 가열된 세그먼트(들) 아래로 연속적인 개구 영역을 형성하도록, 기판 (101) 내에 캐비티(117, 117A, 117B) 를 형성하기 위한 동작 (707) 을 포함한다. 방법의 일부 실시형태들에서, 캐비티 (117, 117A, 117B) 를 형성하는 것은 기판 (101) 에 대해 언더컷 플라즈마 에칭 프로세스를 수행하는 것을 포함한다. 방법의 일부 실시형태들에서, BOX 층 (103) 이 기판 (101) 상에 형성되며, 여기서 광 도파관 (109, 109A, 109B), 히터 디바이스(들)(113-1, 113-2), 및 열적 전달 구조들 (115-1, 115-2, 115A-1, 115A-2, 115A-3, 115B-1, 115B-2, 115B-3, 115B-4) 은 BOX 층 (103) 위에 형성되고, 캐비티 (117, 117A, 117B) 는 BOX 층 (103) 아래로 형성된다.

방법의 일부 실시형태들에서, 열적 전달 구조들 (115-1, 115-2, 115A-1, 115A-2, 115B-1, 115B-2) 은 캐비티 (117, 117A, 117B) 를 형성하기 전에 광 도파관 (109, 109A, 109B) 의 세그먼트와 인접 히터 디바이스 (113-1, 113-2) 사이에 형성된다. 방법의 일부 실시형태들에서, 열적 전달 구조들 (115-1, 115-2, 115A-1, 115A-2, 115A-3, 115B-1, 115B-2, 115B-3, 115B-4) 의 각각은 광 도파관 (109, 109A, 109B) 의 1차 광학 모드와 열적 전달 구조들 (115-1, 115-2, 115A-1, 115A-2, 115A-3, 115B-1, 115B-2, 115B-3, 115B-4) 사이의 광학 커플링을 회피하기 위해 광 도파관 (109, 109A, 109B) 의 가열된 세그먼트(들) 의 수직 사이즈 (d1) 보다 작은 수직 사이즈 (d5) 를 갖도록 형성된다. 방법의 일부 실시형태들에서, 광 도파관 (109, 109A, 109B) 은 광 도파관 (109, 109A, 109B) 이 캐비티 (117, 117A, 117B) 위의 영역에 진입하거나 진출하는 각각의 위치에 광학 모드 변환기 (119) 를 포함하도록 형성된다.

일부 실시형태들에서, 본 명세서에 개시된 열-광학 위상 시프터 (100, 100A, 100B) 는 파라미터화된, 설계 규칙 체크 (DRC)-클린 마스크-층 레이아웃들을 통해 구현된다. 일부 실시형태들에서, 열-광학 위상 시프터 (100, 100A, 100B) 구조는 컴퓨터 소프트웨어로서 구현된 생성기 프로그램을 사용하여 정의된다. 생성기 프로그램은 히터 디바이스들 (113-1, 113-2) 의 길이 (d2); 히터 영역 (111, 111A, 111B) 내의 광 도파관 (109, 109A, 109B) 의 폭(들)(d4, d8, d9, d13, d14, d15); 히터 영역 (111A, 111B) 내의 광 도파관 세그먼트들 (109A-1, 109A-2, 109B-1, 109B-2, 109B-3) 사이의 간격들 (d11, d17, d18); 히터 디바이스들 (113-1, 113-2) 의 토폴로지 배열, 히터 영역 (111, 111A, 111B 을 통한 광 도파관 (109, 109A, 109B) 의 통과 수; 및 기판 (101) 언더컷 에칭 프로세스를 수행하여 다른 파라미터들 중에서 캐비티 (117, 117A, 117B) 를 형성하는데 사용된 개구들의 사이즈 및 분포를 포함하지만 이에 제한되지 않는 많은 상이한 설계 레벨 및 기술 특정 파라미터들을 수용하도록 파라미터화된다. 일부 실시형태들에서, 생성기 프로그램은 다중의 기술들을 타겟팅하는 능력으로, DRC 순응 구조들을 생성하기 위해 버클리 포토닉스 생성기 (Berkeley Photonics Generator; BPG) 프레임워크를 활용한다. BPG 는 포토닉 회로 레이아웃들의 생성 및 시뮬레이션을 가능하게 하는 Python-기반 프레임워크이다.

본 명세서에 개시된 예시의 열-광학 위상 시프터 (100, 100A, 100B) 실시형태들은, 히터 디바이스들 (113), 광 도파관들 (109, 109A, 109B) 및 열적 전달 구조들 (115, 115A, 115B) 이 디바이스 층 (105, 105A, 105B) 내의 실리콘에서 구현되는 듀얼-두께 실리콘-온-절연체 (SOI) 프로세스의 컨텍스트 내에서 설명된다. 그러나, 본 명세서에 개시된 열-광학 위상 시프터들 (100, 100A, 100B) 의 원리들 및 구성들은 SOI 프로세스에 제한되지 않음을 이해해야 한다. 다양한 실시형태들에서, 본 명세서에 개시된 열-광학 위상 시프터들 (100, 100A, 100B) 의 원리들 및 구성들은 임의의 적합한 기술 플랫폼에서 구현될 수 있다.

본 명세서에 설명된 열-광학 위상 시프터 (100, 100A, 100B) 실시형태들은 컴퓨터 시스템들에 저장된 데이터를 수반하는 다양한 컴퓨터-구현된 동작들을 채용함으로써 정의될 수 있음이 이해되어야 한다. 이들 동작들은 물리적 양들의 물리적 조작을 필요로 하는 동작들이다. 실시형태들의 일부를 형성하는 본 명세서에 설명된 동작들 중 임의의 것은 유용한 머신 동작들이다. 실시형태들은 또한 이들 동작들을 수행하기 위한 하드웨어 유닛 또는 장치에 관한 것이다. 장치는 특수 목적 컴퓨터를 위해 특별히 구성될 수도 있다. 특수 목적 컴퓨터로서 정의될 때, 컴퓨터는 또한 특수 목적의 일부가 아닌 다른 프로세싱, 프로그램 실행 또는 루틴들을 수행할 수 있지만, 여전히 특수 목적을 위해 동작할 수 있다. 일부 실시형태들에서, 동작들은 컴퓨터 메모리, 캐시에 저장되거나 네트워크를 통해 획득된 하나 이상의 컴퓨터 프로그램들에 의해 선택적으로 활성화되거나 구성되는 범용 컴퓨터에 의해 프로세싱될 수도 있다. 데이터가 네트워크를 통해 획득될 때, 데이터는 네트워크 상의 다른 컴퓨터들, 예를 들어, 컴퓨팅 리소스들의 클라우드에 의해 프로세싱될 수도 있다.

본 명세서에 설명된 다양한 열-광학 위상 시프터 (100, 100A, 100B) 실시형태들에 대한 설계 및 제조 사양들은 비-일시적 컴퓨터-판독가능 매체 상에 컴퓨터-판독가능 코드로서 저장될 수 있다. 비일시적 컴퓨터 판독가능 매체는 이후 컴퓨터 시스템에 의해 판독될 수 있는, 데이터를 저장할 수 있는 임의의 데이터 저장 하드웨어 유닛이다. 비일시적 컴퓨터 판독가능 매체의 예들은 하드 드라이브들, 네트워크 어태치형 스토리지 (NAS), ROM, RAM, 컴팩트 디스크-ROM들 (CD-ROM들), CD-기록가능물 (CD-R들), CD-기입가능물들 (CD-RW들), 자기 테이프들, 및 다른 광학 및 비광학 데이터 저장 하드웨어 유닛들을 포함한다. 비일시적 컴퓨터 판독가능 매체는 컴퓨터 판독가능 코드가 분산된 방식으로 저장되고 실행되도록 네트워크-커플링된 컴퓨터 시스템을 통해 분산된 컴퓨터 판독가능 유형의 매체를 포함할 수 있다.

실시형태들의 전술한 설명은 예시 및 설명의 목적들을 위해 제공되었다. 이는 발명을 완전하게 하거나 제한하려는 의도가 아니다. 특정한 실시형태의 개별 엘리먼트들 또는 특징들은 일반적으로 그 특정한 실시형태에 제한되지 않지만, 적용가능한 경우, 구체적으로 나타내거나 설명되지 않더라도, 상호교환가능하고 선택된 실시형태에서 사용될 수 있다. 이는 또한 많은 방식들로 변경될 수도 있다. 이러한 변형들은 발명으로부터 벗어나는 것으로 간주되지 않으며, 모든 이러한 수정들은 발명의 범위 내에 포함되는 것으로 의도된다.

전술한 개시는 이해의 명확성을 위해 일부 상세를 포함하지만, 소정의 변경들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수 있음이 명백할 것이다. 예를 들어, 본 명세서에 개시된 임의의 실시형태로부터의 하나 이상의 특징들은 본 명세서에 개시된 임의의 다른 실시형태의 하나 이상의 특징들과 조합될 수도 있음이 이해되어야 한다. 따라서, 본 실시형태들은 예시적이며 한정적이지 않은 것으로 간주되어야 하며, 청구된 것은 본 명세서에 주어진 상세들에 제한되지 않아야 하지만, 설명된 실시형태들의 범위 및 등가물들 내에서 수정될 수도 있다.

Claims

열-광학 위상 시프터로서,
기판의 상부 영역 내로 형성된 캐비티를 갖는, 상기 기판;
상기 기판 위로 배치된 광 도파관으로서, 상기 광 도파관은 상기 캐비티를 가로질러 그 위로 연장되는, 상기 광 도파관; 및
상기 광 도파관의 측면을 따라 배치된 히터 디바이스로서, 상기 히터 디바이스는 상기 캐비티를 가로질러 그 위로 연장되는, 상기 히터 디바이스
를 포함하는, 열-광학 위상 시프터.
제 1 항에 있어서,
상기 캐비티를 가로질러 그 위로 연장되는 상기 광 도파관의 세그먼트는 실질적으로 선형 형상을 갖는, 열-광학 위상 시프터.
제 2 항에 있어서,
상기 히터 디바이스는 상기 광 도파관의 측면에 가장 가까운 상기 히터 디바이스의 측면을 따라 실질적으로 선형 형상을 갖고, 상기 히터 디바이스의 측면은 상기 광 도파관의 측면에 실질적으로 평행하게 배향되는, 열-광학 위상 시프터.
제 1 항에 있어서,
상기 히터 디바이스는 복수의 히터 디바이스 세그먼트들을 포함하고, 각각의 히터 디바이스 세그먼트는 상기 히터 디바이스의 인접하게 포지셔닝된 쌍의 콘택 부분들 사이에서 연장되고, 상기 히터 디바이스의 각각의 인접하게 포지셔닝된 쌍의 콘택 부분들은 제 1 전위에 전기적으로 연결된 하나의 콘택 부분 및 제 2 전위에 전기적으로 연결된 하나의 콘택 부분을 포함하여, 상기 인접하게 포지셔닝된 쌍의 콘택 부분들 사이에 전류가 흐르도록 하는, 열-광학 위상 시프터.
제 1 항에 있어서,
상기 광 도파관의 측면과 상기 광 도파관의 측면에 가장 가까운 상기 히터 디바이스의 측면 사이에 배치된 열적 전달 구조를 더 포함하고, 상기 열적 전달 구조는 상기 캐비티를 가로질러 그 위로 연장되는, 열-광학 위상 시프터.
제 5 항에 있어서,
상기 열적 전달 구조의 수직 사이즈는 상기 광 도파관의 1차 광학 모드와 상기 열적 전달 구조 사이의 광학 커플링을 회피하기 위해 상기 광 도파관의 수직 사이즈보다 작은, 열-광학 위상 시프터.
제 5 항에 있어서,
상기 광 도파관, 상기 히터 디바이스, 및 상기 열적 전달 구조는 반도체 칩의 디바이스 층 내에 위치되고, 상기 반도체 칩의 백-엔드-오브-라인(back-end-of-line) 영역은 상기 디바이스 층 위에 위치되는, 열-광학 위상 시프터.
제 7 항에 있어서,
상기 기판과 상기 디바이스 층 사이에 배치된 매립 산화물 층을 더 포함하고, 상기 매립 산화물 층은 상기 캐비티 위로 그리고 상기 광 도파관, 상기 히터 디바이스, 및 상기 열적 전달 구조 각각의 아래로 연장되는, 열-광학 위상 시프터.
제 1 항에 있어서,
상기 히터 디바이스는 상기 광 도파관의 제 1 측면을 따라 배치된 제 1 히터 디바이스이고, 상기 열-광학 위상 시프터는 상기 광 도파관의 제 2 측면을 따라 배치된 제 2 히터 디바이스를 포함하고, 상기 제 2 히터 디바이스는 상기 캐비티를 가로질러 그 위로 연장되는, 열-광학 위상 시프터.
제 9 항에 있어서,
상기 캐비티를 가로질러 그 위로 연장되는 상기 광 도파관의 세그먼트는 실질적으로 선형 형상을 갖고, 상기 제 1 히터 디바이스는 상기 광 도파관의 상기 제 1 측면에 가장 가까운 상기 제 1 히터 디바이스의 측면을 따라 실질적으로 선형 형상을 갖고, 상기 제 1 히터 디바이스의 측면은 상기 광 도파관의 제 1 측면에 실질적으로 평행하게 배향되며, 상기 제 2 히터 디바이스는 상기 광 도파관의 제 2 측면에 가장 가까운 상기 제 2 히터 디바이스의 측면을 따라 실질적으로 선형 형상을 갖고, 상기 제 2 히터 디바이스의 측면은 상기 광 도파관의 제 2 측면에 실질적으로 평행하게 배향되는, 열-광학 위상 시프터.
제 10 항에 있어서,
상기 광 도파관의 제 1 측면과 상기 광 도파관의 제 1 측면에 가장 가까운 상기 제 1 히터 디바이스의 측면 사이에 배치된 제 1 열적 전달 구조로서, 상기 제 1 열적 전달 구조는 상기 캐비티를 가로질러 그 위로 연장되는, 상기 제 1 열적 전달 구조; 및
상기 광 도파관의 제 2 측면과 상기 광 도파관의 제 2 측면에 가장 가까운 상기 제 2 히터 디바이스의 측면 사이에 배치된 제 2 열적 전달 구조로서, 상기 제 2 열적 전달 구조는 상기 캐비티를 가로질러 그 위로 연장되는, 상기 제 2 열적 전달 구조를 더 포함하는, 열-광학 위상 시프터.
제 11 항에 있어서,
상기 제 1 열적 전달 구조 및 상기 제 2 열적 전달 구조의 각각의 수직 사이즈는 상기 제 1 열적 전달 구조 및 상기 제 2 열적 전달 구조의 각각과 상기 광 도파관의 1차 광학 모드 사이의 광학 커플링을 회피하는 정도로 상기 광 도파관의 수직 사이즈보다 작은, 열-광학 위상 시프터.
제 1 항에 있어서,
상기 광 도파관은 상기 광 도파관이 상기 캐비티 위의 영역에 진입 또는 진출하는 각각의 위치에 광학 모드 변환기를 포함하는, 열-광학 위상 시프터.
제 1 항에 있어서,
상기 광 도파관은 상기 캐비티를 가로질러 그 위로 연장되는 복수의 광 도파관 세그먼트들을 포함하고, 상기 캐비티를 가로질러 그 위로 연장되는 상기 복수의 광 도파관 세그먼트들의 각각의 측방향으로 인접하게 포지셔닝된 쌍은 상기 광 도파관의 대응하는 루프-백 세그먼트에 의해 연결되고, 상기 광 도파관은 상기 복수의 광 도파관 세그먼트들 중 제 1 외부 측방향으로 포지셔닝된 것에 연결된 제 1 입력/출력 세그먼트를 포함하고, 상기 광 도파관은 상기 복수의 광 도파관 세그먼트들 중 제 2 외부 측방향으로 포지셔닝된 것에 연결된 제 2 입력/출력 세그먼트를 포함하는, 열-광학 위상 시프터.
제 14 항에 있어서,
상기 광 도파관의 각각의 대응하는 루프-백 세그먼트, 상기 광 도파관의 상기 제 1 입력/출력 세그먼트, 및 상기 광 도파관의 상기 제 2 입력/출력 세그먼트는 상기 캐비티의 측방향 경계 외부의 상기 기판 위에 포지셔닝되는, 열-광학 위상 시프터.
제 14 항에 있어서,
상기 광 도파관의 각각의 대응하는 루프-백 세그먼트, 상기 광 도파관의 상기 제 1 입력/출력 세그먼트, 및 상기 광 도파관의 상기 제 2 입력/출력 세그먼트는 서로 사이의 광학 커플링을 회피하기 위해 서로 이격되는, 열-광학 위상 시프터.
제 14 항에 있어서,
상기 캐비티를 가로질러 그 위로 연장되는 상기 복수의 광 도파관 세그먼트들의 각각은 상기 캐비티를 가로질러 그 위로 연장되는 상기 복수의 광 도파관 세그먼트들 중 임의의 2개 이상의 광 도파관 세그먼트들 사이의 광학 오버랩이 위상-매칭되지 않는 것을 보장하도록 설정된 측방향 폭을 갖는, 열-광학 위상 시프터.
제 14 항에 있어서,
상기 히터 디바이스는 상기 복수의 광 도파관 세그먼트들 중 상기 제 1 외부 측방향으로 포지셔닝된 것의 외부 측면을 따라 배치된 제 1 히터 디바이스이고, 상기 열-광학 위상 시프터는 상기 복수의 광 도파관 세그먼트들 중 상기 제 2 외부 측방향으로 포지셔닝된 것의 외부 측면을 따라 배치된 제 2 히터 디바이스를 포함하며, 상기 제 2 히터 디바이스는 상기 캐비티를 가로질러 그 위로 연장되는, 열-광학 위상 시프터.
제 18 항에 있어서,
상기 복수의 광 도파관 세그먼트들 중 상기 제 1 외부 측방향으로 포지셔닝된 것의 외부 측면과 상기 제 1 히터 디바이스 사이에 배치된 제 1 외부-포지셔닝된 열적 전달 구조로서, 상기 제 1 외부-포지셔닝된 열적 전달 구조는 상기 캐비티를 가로질러 그 위로 연장되는, 상기 제 1 외부-포지셔닝된 열적 전달 구조;
상기 복수의 광 도파관 세그먼트들 중 상기 제 2 외부 측방향으로 포지셔닝된 것의 외부 측면과 상기 제 2 히터 디바이스 사이에 배치된 제 2 외부-포지셔닝된 열적 전달 구조로서, 상기 제 2 외부-포지셔닝된 열적 전달 구조는 상기 캐비티를 가로질러 그 위로 연장되는, 상기 제 2 외부-포지셔닝된 열적 전달 구조; 및
상기 캐비티를 가로질러 그 위로 연장되는 상기 복수의 광 도파관 세그먼트들의 각각의 측방향으로 인접하게 포지셔닝된 쌍 사이에 각각 배치된 하나 이상의 내부-포지셔닝된 열적 전달 구조(들)
을 더 포함하는, 열-광학 위상 시프터.
제 19 항에 있어서,
상기 제 1 외부-포지셔닝된 열적 전달 구조, 상기 제 2 외부-포지셔닝된 열적 전달 구조, 및 상기 하나 이상의 내부-포지셔닝된 열적 전달 구조들 각각에 대한 각각의 수직 사이즈는, 상기 제 1 외부-포지셔닝된 열적 전달 구조, 상기 제 2 외부-포지셔닝된 열적 전달 구조, 및 상기 하나 이상의 내부-포지셔닝된 열적 전달 구조들의 각각과 상기 광 도파관의 1차 광학 모드 사이의 광학 커플링을 회피하기 위해 상기 광 도파관의 수직 사이즈보다 작은, 열-광학 위상 시프터.
열-광학 위상 시프터를 제조하기 위한 방법으로서,
반도체 칩의 기판을 갖는 단계;
상기 기판 위로 광 도파관을 형성하는 단계;
상기 광 도파관의 세그먼트의 측면을 따라 히터 디바이스를 형성하는 단계; 및
캐비티가 상기 히터 디바이스 아래로 그리고 상기 광 도파관의 세그먼트 아래로 연속적인 개구 영역을 형성하도록 상기 기판 내에 상기 캐비티를 형성하는 단계를 포함하는, 열-광학 위상 시프터를 제조하기 위한 방법.
제 21 항에 있어서,
상기 캐비티를 형성하는 단계는 상기 기판 상에서 언더컷 플라즈마 에칭 프로세스를 수행하는 단계를 포함하는, 열-광학 위상 시프터를 제조하기 위한 방법.