KR20230081599A - 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치 - Google Patents

나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치 Download PDF

Info

Publication number
KR20230081599A
KR20230081599A KR1020220126930A KR20220126930A KR20230081599A KR 20230081599 A KR20230081599 A KR 20230081599A KR 1020220126930 A KR1020220126930 A KR 1020220126930A KR 20220126930 A KR20220126930 A KR 20220126930A KR 20230081599 A KR20230081599 A KR 20230081599A
Authority
KR
South Korea
Prior art keywords
light emitting
nanorods
layer
emitting device
type semiconductor
Prior art date
Application number
KR1020220126930A
Other languages
English (en)
Other versions
KR102602285B1 (ko
Inventor
류상완
Original Assignee
전남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전남대학교산학협력단 filed Critical 전남대학교산학협력단
Priority to KR1020220126930A priority Critical patent/KR102602285B1/ko
Publication of KR20230081599A publication Critical patent/KR20230081599A/ko
Application granted granted Critical
Publication of KR102602285B1 publication Critical patent/KR102602285B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치에 관한 것으로, 상세하게는, 본 발명은 건식식각과 습식식각의 2단계 식각공정으로 나노막대를 형성함으로써 종래의 에피성장 공정시 적용하고 있는 바텀-업 방식의 공정이 갖는 한계를 극복할 수 있고, 종래에 비해 공정을 단순화하고 우수한 결정질을 갖는 나노막대 발광 구조물을 형성할 수 있으며, 유전층을 통해 나노막대의 경계에서 오버행(overhang) 구조를 형성하여 제2 도전형 반도체층의 성장을 조절함으로써 후속 금속화 공정이 용이하다.

Description

나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치{NANO-ROD LIGHT EMITTING STRUCTURE AND LIGHT EMITTING DEVICE HAVING NANO-ROD, AND METHOD OF MANUFACTURING THE SAME, PACKAGE THEREOF, ILLUMINATING DEVICE HAVING THE SAME}
본 발명은 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치에 관한 것이다.
차세대 디스플레이 기술로 각광받고 있는 초소형 나노 및 마이크로 LED(Light Emitting Device) 기술은 높은 효율과 신뢰성을 기반으로 OLED(Organic Light Emitting Diodes)를 뛰어넘는 대면적을 구현할 수 있는 장점을 가지고 있어 최근에는 국내외 선진기업들에서 나노 및 마이크로 LED 기술에 대한 연구개발을 경쟁적으로 진행하고 있다. 나노 LED의 핵심기술로는 나노막대 또는 나노피라미드 등의 나노 구조물 내에 발광층을 포함하는 구조를 제작하는 에피성장 기술과 최적화된 공정 및 리프트오프 기술, 디스플레이 모듈 구현을 위한 패키징 기술로 크게 나눌 수 있다.
에피성장 기술은 나노 LED의 가장 핵심적인 기술로서, 현재 이에 대한 기술개발이 활발하게 진행되고 있다. 나노 LED의 발광층 구조는 통상 성장 장비의 특성에 따라 각기 다른 형상으로 제작된다. MBE(Molecular Beam Epitaxy, 분자선 성장법)은 나노막대의 수직방향으로 QW(Quantum Well, 양자우물)이 성장되는 axial 구조를 갖는 반면, MOCVD(Metal Organic Chemical Vapor Deposion, 유기금속화학기상증착법)은 나노막대의 측면에 양자우물이 성장되는 코어-쉘(core-shell) 구조를 갖는다.
MBE로 성장된 axial QW 구조는 제작이 상대적으로 용이한 장점이 있다. 하지만 대면적 상용화가 어려운 단점과, 발광면적의 감소, 성장 결정면의 압전장 조절의 어려움 등의 문제로 인해 현재까지 논문 수준에서 연구 결과가 보고되고 있을 뿐 상용화의 가능성은 높지 않다. MOCVD로 성장된 코어-쉘 양자우물 구조는 결정 성장조건 확보의 어려움으로 아직까지는 이에 대한 많은 연구결과가 보고되고 있지는 않으나 상용화에 적합한 장점과 큰 발광면적, 비극성 면에서의 양자우물 성장 등의 장점으로 향후 나노 LED 기술의 연구에 있어서 핵심적인 기술이 될 것으로 예상된다.
종래에 MOCVD 공정을 이용한 나노 LED의 에피성장은 나노 패턴 위에 GaN 나노막대를 수직성장하는 바텀-업(bottom-up) 방식의 공정을 바탕으로 진행되고 있다. 이러한 공정에서는 성장된 GaN 나노막대 측면에 발광층인 코어-쉘 QW와 p-GaN을 성장하여 LED 구조를 완성한다. GaN 나노막대 성장을 위해서는 펄스 성장, SiH4 도핑, 매우 낮은 V/Ⅲ비, 고압 성장, N2 캐리어 등 일반적인 GaN 박막에서 사용되지 않는 극한적인 성장조건을 사용해야 한다. 이러한 극한적인 공정조건은 성장되는 GaN 나노막대의 결정질을 저하시키기 때문에 그 위에 성장되는 코어-쉘 QW과 같은 LED의 발광 구조의 발광효율을 감소시킨다. 또한, MOCVD 공정으로 바텀-업 방식의 공정을 이용하여 나노막대를 성장할 때 기판의 결함이나 나노 패턴의 불균일성이 극한적인 성장 조건(낮은 성장속도, 낮은 낮은 V/Ⅲ비에 따른 큰 흡착원자(adatom)의 표면 이동 길이)에 의해 증폭되어 균일하게 나노 패턴을 성장시키는데 많은 어려움이 있다.
KR 10-1622308 B1, 2016. 05. 12 KR 10-2037863 B1, 2019. 10. 23. KR 10-2019-0099055 A, 2019. 08. 23.
따라서, 본 발명은 상기한 제반 문제점을 해결하고자 하는데 있다.
본 발명의 목적은 에피성장 공정시 적용하고 있는 바텀-업 방식의 공정이 갖는 한계를 극복할 수 있는 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 우수한 결정질을 갖는 나노막대 및 코어-쉘 양자우물 구조를 갖는 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 전면(상면)방향으로 광 투과효율을 증가시켜 광 추출효율을 개선할 수 있는 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 불투명한 금속 물질의 밀도를 낮추어 광 추출효율을 개선할 수 있는 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 전류 전도를 위한 투명 전극층 또는 오믹 전극층을 용이하게 형성할 수 있는 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 발광소자의 패키지 를 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 조명장치를 제공하는 것이다.
또한, 본 발명은 전술한 목적들로 제한되지 않으며, 이외에도 후술하는 실시예들 및 청구범위를 통해 기재된 기술들을 통해 다양한 목적들이 추가로 제공될 수도 있다.
상기한 목적을 달성하기 위한 일 실시예에 따른 본 발명은 제1 도전형의 나노막대; 상기 제1 도전형의 나노막대의 측면을 감싸도록 코어-쉘 구조로 형성된 발광층; 및 상기 발광층의 측면에 배치되고, 상기 나노막대에서 측방향으로 멀어질수록 상면이 하향 경사진 구조로 형성된 제2 도전형 반도체층을 포함하는 나노막대 발광 구조물을 제공한다.
또한, 상기한 목적을 달성하기 위한 다른 실시예에 따른 본 발명은 제1 도전형의 나노막대; 상기 제1 도전형의 나노막대의 측면을 감싸도록 코어-쉘 구조로 형성된 발광층; 및 상기 발광층의 측면에 배치되고, 상기 발광층에 접하는 일부분의 상면은 상기 나노막대의 측방향으로 수평면을 갖고, 상기 나노막대의 측방향으로 멀어질수록 상면이 상기 수평면에서 하향 경사진 경사면을 갖도록 형성된 제2 도전형 반도체층을 포함하는 나노막대 발광 구조물을 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 제1 도전형 반도체 베이스층; 상기 제1 도전형 반도체 베이스층 상에 배치된 나노막대와, 상기 나노막대 의 측면에 배치된 발광층 및 제2 도전형 반도체층을 포함하는 나노막대 발광 구조물들; 및 상기 발광층 및 상기 제2 도전형 반도체층이 상기 나노막대의 측면에만 선택적으로 성장 형성되도록 하기 위해 상기 나노막대의 상면을 덮도록 형성된 제1 마스크층을 포함하는 나노막대를 포함하는 발광소자를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 제1 도전형 반도체 베이스층; 및 상기 제1 도전형 반도체 베이스층 상에 배치된 나노막대와, 상기 나노막대 의 측면에 배치된 발광층 및 제2 도전형 반도체층을 포함하는 나노막대 발광 구조물들을 포함하고, 상기 제2 도전형 반도체층은 인접하게 형성된 나노막대 발광 구조물들 사이의 중앙으로 갈수록 상면이 하향 경사지도록 형성된 나노막대를 포함하는 발광소자를 제공한다.
또한, 상기 제1 마스크층은 양단부가 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되어 오버행(overhang)을 형성할 수 있다.
또한, 상기 제1 마스크층은 상기 나노막대와 직교하는 방향으로 상기 나노막대의 지름보다 큰 폭을 갖도록 형성되어 오버행을 형성할 수 있다.
또한, 상기 제1 마스크층은 상기 나노막대의 상면에 형성된 제1 유전층; 및 상기 제2 유전층 상면에 적층 형성된 제2 유전층을 포함할 수 있다.
또한, 상기 제1 및 제2 유전층은 1.5~1.9 굴절률을 가질 수 있다.
또한, 상기 제1 및 제2 유전층 간의 굴절률 차이는 1.5~1.9 굴절률 내에서 최대가 될 수 있다.
또한, 상기 발광층의 발광 파장을 λ라 할 때, 상기 제1 유전층의 두께는 λ/4n1이고, 상기 제2 유전층의 두께는 λ/4n2일 수 있다.
또한, 상기 나노막대의 크기는 아래 [수학식 1]을 만족할 수 있다.
[수학식 1]
2πrh/D2 > 1
여기서, r은 나노막대의 반지름, h는 나노막대의 높이, D는 나노막대의 피치임.
또한, 상기 D는 1~10㎛, 상기 h는 1~10㎛, 상기 r은 0.1~5㎛일 수 있다.
또한, 상기 나노막대 발광 구조물은 상기 발광층과 상기 제2 도전형 반도체층이 상기 나노막대의 측면을 감싸는 코어-쉘 구조로 형성될 수 있다.
또한, 상기 발광층은 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되는 상기 제1 마스크층의 양단부보다 상기 나노막대와 직교하는 방향으로 더 돌출되지 않는 두께로 형성될 수 있다.
또한, 상기 제2 도전형 반도체층은 인접하게 형성된 나노막대 발광 구조물들 사이의 중앙으로 갈수록 상면이 하향 경사지도록 형성될 수 있다.
또한, 상기 제2 도전형 반도체층은 상기 발광층에 접하는 적어도 일부분의 상면이 상기 나노막대의 측방향으로 수평면을 이루도록 형성될 수 있다.
또한, 상기 나노막대와 상기 발광층 사이에 배치된 버퍼층을 더 포함할 수 있다.
또한, 상기 나노막대의 측면과 상기 발광층 사이에 배치된 단주기 초격자층(Short Period Superlattice, SPS)을 더 포함할 수 있다.
또한, 상기 발광층과 상기 제2 도전형 반도체층 사이에 배치된 전자 차단층(Electron Blocking Layer, EBL)을 더 포함할 수 있다.
또한, 상기 발광층 및 상기 제2 도전형 반도체층이 상기 나노막대의 측면에만 선택적으로 형성되도록 상기 제1 도전형 반도체 베이스층의 상면을 덮도록 형성될 수 있다.
또한, 상기 발광층은 단일 양자우물(Single Quantum Well, SQW) 또는 다중 양자우물(Multi Quantum Well, MQW) 구조로 이루어질 수 있다.
또한, 상기 제1 마스크층을 포함하는 상기 나노막대 발광 구조물의 상면을 따라 형성된 투명전극 또는 오믹 콘택층을 더 포함할 수 있다.
또한, 상기 투명전극 또는 상기 오믹 콘택층 상의 일부에 형성된 금속전극을 더 포함할 수 있다.
상기 금속전극은 상기 나노막대 발광 구조물들 사이의 중앙을 채우는 상기 제2 도전형 반도체층 상부와 중첩되도록 형성될 수 있다.
또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 제1 도전형 반도체 베이스층 상에 제1 마스크 패턴을 형성하는 과정; 상기 제1 마스크 패턴을 식각 마스크로 이용한 건식식각과 습식식각을 순차적으로 실시하여 상기 제1 도전형 반도체 베이스층를 식각하여 나노막대를 형성하는 과정; 상기 제1 마스크 패턴의 상면과 상기 제1 도전형 반도체 베이스층 상에 제2 마스크 패턴을 형성하는 과정; 및 상기 제1 및 제2 마스크 패턴을 마스크로 하여 상기 나노막대의 측면에 발광층 및 제2 도전형 반도체층을 선택적으로 형성하는 과정을 포함하는 나노막대를 포함하는 발광소자의 제조방법을 제공한다.
또한, 상기 습식식각은 상기 제1 마스크 패턴의 양단부가 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되어 오버행(overhang)이 형성되도록 상기 나노막대의 측면을 식각하여 상기 나노막대의 지름을 상기 제1 마스크 패턴의 폭보다 작게 형성할 수 있다.
또한, 상기 제1 및 제2 마스크 패턴은 1.5~1.9 굴절률을 가질 수 있다.
또한, 상기 제1 및 제2 마스크 패턴 간의 굴절률 차이는 1.5~1.9 굴절률 내에서 최대가 될 수 있다.
또한, 상기 발광층의 발광 파장을 λ라 할 때, 상기 제1 마스크 패턴의 두께는 λ/4n1로 형성하고, 상기 제2 마스크 패턴의 두께는 λ/4n2로 형성할 수 있다.
또한, 상기 나노막대는 아래 [수학식 1]을 만족하는 크기로 형성할 수 있다.
[수학식 1]
2πrh/D2 > 1
여기서, r은 나노막대의 반지름, h는 나노막대의 높이, D는 나노막대의 피치임.
또한, 상기 D는 1~10㎛, 상기 h는 1~10㎛, 상기 r은 0.1~5㎛일 수 있다.
또한, 상기 발광층은 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되는 상기 제1 마스크 패턴의 양단부보다 상기 나노막대와 직교하는 방향으로 돌출되지 않도록 형성할 수 있다.
또한, 상기 제2 도전형 반도체층은 인접하게 형성된 나노막대 발광 구조물들 사이의 중앙으로 갈수록 상면이 하향 경사지도록 형성할 수 있다.
또한, 상기 제2 도전형 반도체층은 상기 발광층에 접하는 적어도 일부분의 상면이 상기 나노막대의 측방향으로 수평면을 갖도록 형성할 수 있다.
또한, 상기 나노막대와 상기 발광층 사이에 배치된 버퍼층을 더 형성할 수 있다.
또한, 상기 나노막대의 측면과 상기 발광층 사이에 배치된 단주기 초격자층(Short Period Superlattice, SPP)을 더 형성할 수 있다.
또한, 상기 발광층과 상기 제2 도전형 반도체층 사이에 배치된 전자 차단층(Electron Blocking Layer, EBL)을 더 형성할 수 있다.
또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 패키지 본체; 상기 패키지 본체 구비된 한 쌍의 리드 프레임; 및 상기 한 쌍의 리드 프레임에 실장된 상기한 나노막대를 포함하는 발광소자를 포함하는 발광소자의 패키지를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 실장 기판; 및 상기 실장 기판에 실장되고, 와이어를 통해 상기 실장 기판과 전기적으로 연결되는 상기한 나노막대를 포함하는 발광소자를 포함하는 발광소자의 패키지를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 상기한 나노막대를 포함하는 발광소자를 포함하는 발광모듈; 및 상기 발광모듈을 구동시키는 구동부를 포함하는 조명장치를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 상기한 발광소자의 패키지를 포함하는 발광모듈; 및 상기 발광모듈을 구동시키는 구동부를 포함하는 조명장치를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 상기한 발광소자의 패키지를 포함하는 발광모듈; 및 상기 발광모듈을 구동시키는 구동부를 포함하는 조명장치를 제공한다.
이상에서 설명한 바와 같이, 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 건식식각과 습식식각의 2단계 공정으로 나노막대를 형성함으로써 종래의 에피성장 공정시 적용하고 있는 바텀-업 방식으로 인한 한계를 극복할 수 있다.
또한, 본 발명에 따른 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 에피 성장이 아닌 건식식각을 통해 나노막대를 형성함으로써 종래에 비해 공정을 단순화하고 우수한 결정질을 갖는 나노막대 발광 구조물을 형성할 수 있다.
또한, 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 나노막대의 측면에만 선택적으로 발광층과 제2 도전형 반도체층을 형성하고, 이때, 마스크층(유전층)을 통해 나노막대의 상부에 오버행(overhang) 구조를 형성함으로써 제2 도전형 반도체층의 성장면을 조절함으로써 후속 금속화 공정이 용이하다.
또한, 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 나노막대의 측면에 선택적인 성장을 통해 발광층과 제2 도전형 반도체층을 형성하기 위해 나노막대의 상면에 형성되는 마스크층이 무반사 투과 특성을 갖도록 두께 및 굴절률을 최적화함으로써 무반사 특성을 제공하여 광 추출효율을 개선할 수 있다.
또한, 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 인접한 나노막대 발광 구조물 사이를 제2 도전형 반도체층으로 채워 매립함으로써 불투명한 금속 회로의 밀도를 최대로 낮추어 광 추출효율을 향상시킬 수 있다.
또한, 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 나노막대의 측면과 발광층 사이에 단주기 초격자층(Short Period Superlattice, SPS)을 형성함으로써 재성장시 부피 증가로 인한 결함밀도를 상대적으로 감소시킬 수 있다.
또한, 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 발광층과 제2 도전형 반도체층 사이에 전자 차단층(Electron Blocking Layer, EBL)을 형성함으로써 부피 증가로 인해 평면 구조와 동일한 전자가 주입되더라도 전자 농도를 상대적으로 감소시킬 수 있다. 즉, 전자 차단층의 효과를 극대화할 수 있다.
도 1은 본 발명의 실시예1에 따른 발광소자를 개략적으로 나타내는 단면도.
도 2는 본 발명에 따른 나노막대의 구조를 개략적으로 나타내는 도면들.
도 3은 본 발명에 따른 제2 마스크층의 동작특성을 설명하기 위해 개략적으로 나타내는 도면들.
도 4는 본 발명에 따른 제2 도전형 반도체층의 성장 과정을 개략적으로 나타내는 도면.
도 5는 본 발명에 따른 나노막대 발광 구조물 상에 투명전극이 형성된 상태를 개략적으로 나타내는 도면.
도 6은 도 5의 구조에서 금속전극이 형성된 상태를 개략적으로 나타내는 도면.
도 7은 본 발명에 따른 금속전극의 배치 구조를 개략적으로 나타내는 도면.
도 8a 내지 도 8h는 본 발명의 일례에 따른 발광소자의 제조방법을 개략적으로 나타내는 단면도들.
도 9는 본 발명에 따른 제2 도전형 반도체층이 나노막대의 측면과 평행을 유지한 상태에서 성장된 형상 구조에서 금속화 구현의 일례를 개략적으로 나타내는 단면도.
도 10a 내지 도 10d는 본 발명의 다른 예에 따른 발광소자의 제조방법을 개략적으로 나타내는 단면도들.
도 11은 본 발명의 실시예2에 따른 발광소자를 개략적으로 나타내는 평면도.
도 12는 도 11에 도시된 B-B' 절취선을 따라 도시한 개략적으로 나타내는 단면도.
도 13은 본 발명의 실시예에 따른 발광소자를 적용한 패키지의 일 예를 개략적으로 나타내는 단면도.
도 14는 본 발명의 실시예에 따른 발광소자를 적용한 패키지의 다른 예를 개략적으로 나타내는 단면도.
도 15는 본 발명의 실시예에 따른 발광소자가 적용된 백라이트 유닛의 일 예를 개략적으로 나타내는 단면도.
도 16은 본 발명의 실시예에 따른 발광소자가 적용된 백라이트 유닛의 다른 예를 개략적으로 나타내는 단면도.
도 17은 본 발명의 실시예에 따른 발광소자가 적용된 조명장치의 일 예를 개략적으로 나타내는 도면.
이하, 본 발명의 이점 및 특징, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들로 한정되는 것이 아니라 서로 다른 다양한 형태로 구현되고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의된다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 가령, '층'과 '막'은 혼용되어 기재되어 있으나 동일한 의미로 해석될 수 있다. 또한, 본 명세서에서 '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있다. 또한, 본 명세서 전체에 걸쳐 동일한 참조 부호는 동일한 구성요소를 지칭한다. 또한, "및/또는"은 언급된 요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 또한, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함하고, 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 요소(층이나 막 등)의 존재 또는 추가를 배제하지 않는다. 또한, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 기술적 특징을 구체적으로 설명한다.
도 1은 본 발명의 실시예1에 따른 발광소자를 개략적으로 나타내는 단면도이다.
도 1에서, 본 발명의 실시예1에 따른 발광소자(10)는 일부 구성요소가 생략되어 도시되어 있을 수 있다. 예를 들어, 패드 전극, 오믹 전극층, 투명 전극층 및/또는 반사층 중 적어도 어느 하나가 생략되어 도시되어 있을 수 있으며, 이러한 구성요소는 광이 방출되는 방향 및/또는 패키징 구조에 따라 적절히 가감될 수 있다.
도 1을 참조하면, 본 발명의 실시예1에 따른 발광소자(10)는 기판(11)과, 기판(11) 상에 형성된 제1 도전형 반도체 베이스층(12), 나노막대 발광 구조물(14) 및 제1 마스크층(15)을 포함할 수 있다. 또한, 제2 마스크층(13)을 더 포함할 수 있다.
나노막대 발광 구조물(14)은 나노막대(14a)와, 나노막대(14a)의 측면에 배치된 발광층(14c)과, 제1 도전형의 반대 극성인 제2 도전형 반도체층(14d)을 포함한다. 또한, 나노막대(14a)와 발광층(14c) 사이에 배치된 버퍼층(14b)을 더 포함할 수 있다.
기판(11)은 제1 도전형 반도체 베이스층(12)을 성장시키기 위한 성장 기재로서, 일반적인 반도체 소자 공정에서 사용되는 다양한 기판들 중 어느 하나의 기판일 수 있다. 예를 들어, 기판(11)은 사파이어(Al2O3) 기판, 실리콘(Si) 기판, 실리콘 카바이드(SiC), AlN 기판, Si-Al 기판 또는 질화물 기판 등으로 형성될 수 있다. 이외에도, 제1 도전형 반도체의 베이스층(12)의 성장에 적합한 물질, 예를 들어, ZnO, GaAs, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN, ZrB2, GaP, 다이아 몬드 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나로 이루어진 기판일 수 있다. 이는 일례들로서, 이외에도 다른 기판들을 사용할 수 있다. 가령 사파이어(Al2O3)의 경우에는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로 이루어질 수 있다.
기판(11)은 발광소자(10)가 후면 방출형으로 동작하는 경우 광 추출효율을 향상시키기 위해 표면에 요철이 형성될 수 있다. 또한, 기판(11) 상에는 제1 도전형 반도체의 베이스층(12)의 결정성을 향상시키기 위해 버퍼층이 더 형성될 수 있다. 예를 들어, 상기 버퍼층은 저온에서 성장된 GaN 또는 AlGaN 등으로 형성할 수 있다.
제1 도전형 반도체 베이스층(12)은 기판(11) 상에 직접 형성되거나, 혹은 기판(11) 상에 형성된 다른 층, 예컨대 버퍼층 상에 형성될 수도 있다. 제1 도전형 반도체 베이스층(12)은 갈륨을 함유하는 질화물을 포함할 수 있다. 예를 들어, GaN, InGaN 또는 AlInGaN 중 어느 하나를 포함하는 물질로 형성될 수 있다. 또한, 제1 도전형 반도체 베이스층(12)은 단층 구조 또는 다층 구조로 이루어질 수 있으며, 성장이 잘 이루어지도록 하기 위한 핵성장층 및/또는 버퍼층을 포함할 수 있다. 또한, 제1 도전형 반도체 베이스층(12)은 선택적으로 언도핑(undoped) 되거나 도핑될 수 있다. 예를 들어, 제1 도전형 반도체 베이스층(12)은 n형 반도체층일 수 있다. 경우에 따라서는 p형 반도체일 수 있다. n형 불순물로 Si, Ge, Se 또는 Te 등이 사용될 수 있고, p형 불순물로는 B, Al, Mg, Ca, Zn, Cd, Hg 또는 Ga 등이 사용될 수 있다.
제2 마스크층(13)은 후속 공정을 통해 나노막대(14a)의 측면에 선택적으로 버퍼층(14b), 발광층(14c) 및 제2 도전형 반도체층(14d)을 형성할 때 제1 도전형 반도체 베이스층(12)의 상면에서 성장이 차단되도록 하는 마스크로서 기능하며, 이러한 제2 마스크층(13)은 유전 물질로 단층 또는 적층 구조로 이루어질 수 있다. 예를 들어, 제2 마스크층(13)은 실리콘 산환막(SiO2), 실리콘 질화막(SiNx), 티타늄 산화막(TiO2), 알루미늄 산화막(Al2O3), 티타늄 질화막(TiN), 알루미늄 질화막(AlN), 지르코늄 산화막(ZrO2), 티타늄 알루미늄 질화막(TiAlN) 또는 티타늄 실리콘 질화막(TiSiN) 중 선택된 어느 하나 또는 둘 이상의 적층 구조로 이루어질 수 있다.
나노막대 발광 구조물(14)은 제1 도전형 반도체 베이스층(12)을 상부에 배치되는 나노막대(14a)를 포함한다. 나노막대(14a)는 제1 도전형 반도체 베이스층(12)의 상부면에서 하부, 즉 기판(11) 방향으로 일정 깊이로 건식식각하여 형성한다. 이때, 제1 도전형 반도체 베이스층(12)은 기판(11) 상부, 즉 나노막대(14a)의 하부에 일정 두께로 남을 수 있다. 이 경우, 잔류되는 제1 도전형 반도체 베이스층(12)은 전류 전도층으로 기능할 수 있다. 그리고, 기판(11)은 리프트-오프(lift-off) 방식으로 제거함으로써 발광소자는 후면 방출형 구조로 제작할 수도 있다.
나노막대(14a)의 측면에는 발광층(14c)과 제2 도전형 반도체층(14d)이 배치된다. 발광층(14c)은 나노막대(14a)의 측면을 감싸도록 코어-쉘 구조로 이루어질 수 있다. 그리고, 발광층(14c)의 측면에는 제1 도전형의 반대 극성인 제2 도전형 반도체층(14d)이 배치된다. 또한, 발광층(14c)과 나노막대(14a) 사이에는 버퍼층(14b) 또는 후술하는 단주기 초격자층(Short Period Suplerlattice, SPS)이 배치될 수 있다.
나노막대(14a)는 제1 도전형 반도체 베이스층(12)의 일부를 식각하여 형성하는 구조물로서, 제1 도전형 반도체 베이스층(12)과 동일한 도전형, 예를 들어, n-형 반도체로 이루어질 수 있다. 물론, 소자의 동작 특성에 따라 p-형 반도체일 수 있다.
도 2는 본 발명에 따른 나노막대의 구조를 개략적으로 나타내는 도면들이다.
도 2와 같이, 나노막대(14a)는 3차원 구조로 제1 결정면을 갖는 몸체부(B)와, 제1 결정면과 다른 제2 결정면을 갖는 상단부(T)를 포함할 수 있다. 예를 들어, 몸체부(B)는 육방정계 결정 구조, 상단부(T)는 육각 피라미드 구조로 이루어질 수 있다.
나노막대(14a)는 도 2와 같이, 몸체부(B)와 상단부(T)에서 서로 다른 결정면을 가질 수 있다. 또한 나노막대어(14a)의 구조는 육방정계 결정 및 육각 피라미드 구조로 제한되지 않는다. 가령, 육각기둥, 원뿔 또는 원기둥 구조로 이루어질 수도 있다.
한편, 발광층(14c)의 면적을 평면 구조의 발광층(활성층)에 비해 충분히 증가시키기 위해서, 나노막대(14)의 크기는 아래 [수학식 1]의 조건을 만족시켜야 한다.
(수학식 1)
2πrh/D2 > 1
위 (수학식 1)에서, r은 나노막대의 반지름, h는 나노막대의 높이, D는 나노막대의 피치이다.
(수학식 1)에 제시된 조건을 만족하기 위해서, 나노막대의 피치 D는 1~10㎛, 나노막대의 높이 h는 1~10㎛, 나노막대의 반지름 r은 0.1~5㎛가 되도록 나노막대를 제작한다.
버퍼층(14b)은 나노막대(14a)의 측면에 선택적으로 성장 형성될 수 있다. 버퍼층(14b)의 성장은 제1 도전형 반도체 베이스층(12) 상에 형성된 제2 마스크층(13)과 나노막대(14a)의 상부에 형성된 제1 마스크층(15)을 마스크로 이용하여 나노막대(14a)의 측면에 선택적으로 성장 형성한다. 이때, 버퍼층(14b)은 필수구성은 아니며 생략될 수 있고, 나노막대(14a)에 발광층(14c)을 직접 성장시켜 형성할 수도 있다.
발광층(14c)은 버퍼층(14b)의 측면을 둘러싸도록 성장 형성된다. 발광층(14c)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 예를 들어, InGaN 등의 단일 물질로 이루어진 층일 수 있다. 그러나, 양자 장벽층과 양자 우물층이 서로 교대로 배치된 단일 양자우물(Single Quantum Well, SQW) 또는 다중 양자우물(Multi Quantum Well, MQW) 구조로 이루어질 수 있다. 예를 들어, 질화물 반도체인 경우, 갈륨 질화물(GaN)/인듐 갈륨 질화물(InGaN) 구조로 이루어질 수 있다. 한편, 발광층(14c)이 InGaN을 포함하는 경우, 인듐(In)의 함량을 증가시킴으로써 격자 부정합에 의한 결정 결함이 감소될 수 있으며, 발광소자(10)의 내부 양자 효율이 증가될 수도 있다. 또한 인듐(In)의 함량에 따라 발광 파장이 조절될 수도 있다.
제2 도전형 반도체층(14d)은 발광층(14c)의 측면을 둘러싸도록 성장 형성되며, 실시예1에서는, 예를 들어 Mg 또는 Zn이 도핑된 p-GaN으로 이루어질 수 있다. 또한, 질화물 반도체 이외에도, AlInGaP나 AlInGaAs 계열의 반도체로 이루어질 수 있다.
제1 마스크층(15)은 나노막대(14a)의 상면(정상면)을 덮도록 배치된다. 이러한 제1 마스크층(15)은 버퍼층(14b), 발광층(14c) 및 제2 도전형 반도체층(14d)을 성장시키기 전에 나노막대(14a)의 상면에 형성된다. 따라서, 에피 성장공정시 나노막대(14a)의 상면에서 버퍼층(14b), 발광층(14c) 및 제2 도전형 반도체층(14d)이 성장되는 것을 차단할 수 있다. 이를 통해, 버퍼층(14b), 발광층(14c) 및 제2 도전형 반도체층(14d)을 나노막대(14a)의 측면에만 선택적으로 성장시켜 형성할 수 있다.
실시예1에서 제1 마스크층(15)은 도 1과 같이, 이중 유전층 구조로 이루어질 수 있다. 예를 들어, 제1 및 제2 유전층(15a, 15b)의 적층 구조로 이루어질 수 있다.
도 3은 본 발명에 따른 제1 마스크층의 동작특성을 설명하기 위해 개략적으로 나타내는 도면들이다.
도 3의 (a)를 참조하면, 제1 및 제2 유전층(15a, 15b)의 굴절률은 1.5~1.9 정도인 유전층을 사용한다. 이를 통해 발광층(14c)에서 방출되는 광의 추출효율을 개선시킨다. 즉, 제1 및 제2 유전층(15a, 15b)의 굴절률이 공기와 나노막대(14a)의 중간 정도의 값을 갖는 유전 물질을 사용함으로써 무반사 코팅의 역할을 수행하게 된다.
도 3의 (b)와 같이, 무반사 코팅 특성을 최대화하기 위해서는 제1 및 제2 유전층(15a, 15b)의 굴절률 차이를 최대화하거나, 혹은 제1 및 제2 유전층(15a, 15b)의 두께의 총 합을 최적화할 필요가 있다. 전자의 경우에는 제1 및 제2 유전층(15a, 15b)의 경계면에서 일어나는 반사의 상쇄 간섭이 전체 구조의 반사율을 저하시킬 수 있다. 또한, 후자의 경우에서, 발광층(14c)의 발광 파장을 λ라 할 때, 제1 및 제2 유전층(15a, 15b)의 두께는 각각 λ/4n1, λ/4n2로 최적화함으로써 나노막대(14a)와 제1 유전층(15a)의 반사파와, 제2 유전층(15b)와 공기층 계면에서 반사파가 상쇄 간섭을 일으킬 수 있다.
본 발명의 실시예1에서 제1 및 제2 유전층(15a, 15b)은 예를 들어 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 금속 산화물들 중 어느 하나로 형성할 수 있다. 상기 금속 산화물로는 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO), 티타늄 산화물(TiO2) 또는 지르코늄 산화물(ZrO) 중 선택된 금속 산화물 중 어느 하나일 수 있다.
도 4는 본 발명에 따른 제2 도전형 반도체층의 성장 과정을 개략적으로 나타내는 도면이다.
도 4의 (a)와 같이, 나노막대(14a)의 상단부에는 제1 마스크층(15)과 나노막대(14a)의 측방향(나노막대(14a)를 직교하는 방향)으로의 단차로 인해 오버행(overhang)(A)이 형성된다. 즉, 오버행(A)은 제1 마스크층(15)의 폭이 나노막대 (14a)의 지름보다 크게 형성됨으로써 나노막대(14a)의 측면에서 돌출된 형상을 갖는다. 도 4의(a)에서는 제1 마스크층(15)의 일측부가 나노막대(14a)의 일측면에서 'W' 크기 만큼 돌출 형성된다. 이러한 오버행(A)은 제1 마스크층(15)을 마스크로 사용하여 나노막대(14a)에 대해 습식식각공정을 실시함으로써 구현할 수 있다.
오버행(A) 구조에서, 예를 들면, MOCVD(Metal Organic Chemical Vapor Deposion) 또는 MBE(Molecular Beam Epitaxy)를 실시하면, 도 4의 (b)와 같이, 나노막대(14a)에서 화살표 방향으로 측면 성장이 진행된다. 이때, 성장이 진행되어 성장 전면(growth front)이 오버행(A)을 벗어나게 되면 성장 조건에 따라 나노막대(14a)의 측면에서 성장 형상이 달라지게 된다. 가령, GaN 성장공정을 예로 들어 설명하면, 성장에 의해 (10-11)면이 형성되는데, 성장이 지속되면, (10-11)면이 점점 넓어지면서 최종적으로 인접한 나노막대(14a) 사이에서 피라미드 구조를 형성한다.
이와 같이, 제2 도전형 반도체층(14d)은 나노막대(14a)의 측면에서 인접하게 형성된 나노막대(14a)들 사이의 갭(gap) 영역의 중앙으로 측면 성장이 진행된다. 이때, (10-11)면이 나노막대(14a)의 측면에서 인접하게 형성된 나노막대(14a)들 사이의 중앙으로 갈수록 하향 기울어지는 육각 피라미드 구조로 이루어질 수 있다.
도 4와 같이, 오버행(A)을 이용하여 육각 피라미드 구조의 제2 도전형 반도체층(14d)을 형성하는 경우에는 다음과 같이 후속 공정에서 많은 이점을 제공할 수 있다.
도 5는 본 발명에 따른 나노막대 발광 구조물 상에 투명전극이 형성된 상태를 개략적으로 나타내는 단면도이고, 도 6은 도 5의 구조에서 금속전극이 형성된 상태를 개략적으로 나타내는 단면도이다.
도 5와 같이, 실시예1에서는 나노막대 발광 구조물(14)의 제2 도전형 반도체층(14d)의 상면, 즉 (10-11)면이 기울어진 피라미드 형상으로 이루어짐으로써 그 위에 전류 전도를 위한 투명전극(16)을 용이하게 형성할 수 있는 이점을 제공할 수 있다.
또한, 도 6과 같이, 제2 도전형 반도체층(14d)이 피라미드 형상으로 서로 연결되어 인접하게 배치된 나노막대 발광 구조물(14)이 서로 연결된 구조로 이루어짐에 따라 일부 영역에만 금속전극(17)(금속회로)을 형성하더라도 모든 영역에서 나노막대 발광 구조물(14)을 구동시킬 수 있다. 따라서, 방출되는 광을 가로막는 불투명한 금속전극(17), 즉 금속회로의 밀도를 낮추어 광 추출효율을 증가시킬 수 있다.
도 7은 본 발명에 따른 금속전극의 배치 구조를 개략적으로 나타내는 평면도로서, 3×3 나노막대 발광 구조물(14)의 외측으로 금속전극(17)이 배치된 구조를 일례로 도시하였다. 도 7과 같이, 투명전극(16)을 통해 충분한 전기 전도도가 확보되는 경우에는 금속전극(17)이 둘러싸고 있는 나노막대 발광 구조물(14)의 개수를 4×4, 5×5 등으로 증가시키는 것도 가능하며, 이를 통해 광 추출효율을 개선할 수 있다.
인접한 나노막대 발광 구조물 사이가 절연층으로 절연되어 개별적으로 각각 절연 분리된 나노막대 발광 구조물을 구비한 종래의 발광소자에서는 각각의 나노막대 발광 구조물로 전류를 공급하기 위한 금속전극을 각각 형성하여 나노막대 발광 구조물마다 각각 연결해야 하기 때문에 그 만큼 광의 방출을 막아 광 추출효율을 개선하는데 한계가 있었다. 그러나, 전술한 바와 같이, 실시예1에서는 나노막대 발광 구조물(14) 사이에 제2 도전형 반도체층(14d)을 기울어진 피라미드 형상으로 충진함으로써 종래에 문제로 지적되어 왔던 광 추출효율 문제점을 현저하게 개선할 수 있다.
투명전극(16)은 광이 투과되도록 투명한 물질, 예를 들어, ITO(Indium Tin Oxide), AZO(Aluminium Zinc Oxide), IZO(Indium Zinc Oxide), 아연 산화물(ZnO), GZO(ZnO:Ga), 인듐 산화물(In2O3), 주석 산화물(SnO2), 카드뮴 산화물(CdO), 카드뮴 주석 산화물(CdSnO4) 또는 갈륨 산화물(Ga2O3) 중 선택된 어느 하나일 수 있다. 한편, 투명전극(16) 대신에 오믹 콘택층을 형성하거나, 혹은 오믹 콘택층과 투명전극(16)의 적층 구조로 형성할 수도 있으며, 이때, 오믹 콘택층은 투명한 물질로 형성할 수 있다.
도 8a 내지 도 8h는 본 발명의 일 예에 따른 발광소자의 제조방법을 개략적으로 나타내는 단면도들로서, 설명의 편의를 위해 도 1와 대응되는 구조로 도시하였다.
도 8a를 참조하면, 기판(21) 상에 제1 도전형 반도체 베이스층(22)을 형성한다. 이때, 제1 도전형 반도체 베이스층(22)은 HVPE(Hydirde Vapor Phase Epitaxy), MOCVP(Metal Organic Chemicalal Vapor Deposition) 또는 MBE(Molecular Beam Epitaxy) 등의 방법을 이용하여 형성하며, 그 두께는 나노막대(14a)의 높이를 제한하는 요소가 됨으로, 제작하고자 하는 나노막대(14a)의 설계에 따라 다양한 높이로 결정될 수 있다. 예를 들어, 제1 도전형 반도체 베이스층(22)은 1~10㎛로 형성한다.
제1 도전형 반도체 베이스층(22) 상에 제1 마스크 패턴(23a)을 형성한다. 제1 마스크 패턴(23a)은 후속 공정에서 식각 마스크로 사용하는 것으로, 유전층 또는 금속층으로 이루어질 수 있다. 상기 유전층으로는 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 금속 산화물들 중 어느 하나를 사용할 수 있다. 이때, 상기 금속 산화물로는 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO), 티타늄 산화물(TiO2) 또는 지르코늄 산화물(ZrO) 중 선택된 금속 산화물 중 어느 하나를 사용할 수 있다. 상기 금속층으로는 티타늄(Ti), 니켈(Ni), 크롬(Cr), 텅스텐(W) 등의 물질을 사용할 수 있다.
제1 마스크 패턴(23a)은 유전층 또는 금속층을 이용하여 나노 패터닝 공정을 통해 형성한다. 예를 들어, 전자선 리소그래피 또는 나노임프린트 방법을 사용하여 형성할 수 있으며, 이외에도 다양한 나노 패터닝 공정을 통해 형성할 수 있다. 나노 패터닝 공정을 간략하게 설명하면 다음과 같다. 먼저 표면에 감광액 또는 수지막을 도포하고, 이를 감광 또는 임프린트하여 나노패턴을 형성한다. 이때, 나노패턴은 원형이나 사각형과 같은 닫힌 모형을 주기적으로 배열하여 형성하는데, 나노패턴의 모양에 의해 최종적으로 제작될 나노막대(14a)의 단면 모양이 결정된다. 이후, 반응성 이온 식각법(Reactive Ion Etching, RIE) 등의 방법으로 나노패턴을 유전층 또는 금속층에 전사하여 도 8의 (a)와 같은 제1 마스크 패턴(23a)을 형성한다.
이어서, 도 8b와 같이, 제1 마스크 패턴(23a)을 식각 마스크로 이용한 건식식각공정을 실시하여 제1 도전형 반도체 베이스층(22)의 일부를 식각하여 나노막대(24a)를 형성한다. 이때, 식각 깊이는 나노막대(24a)의 높이를 결정한다. 그리고, 식각 후 기판(21) 상에 남아있는 제1 도전형 반도체 베이스층(22)은 제1 도전형 전도층으로 기능함으로 기판(21) 상에 성장된 제1 도전형 반도체 베이스층(22)의 두께를 고려하여 제1 도전형 반도체 베이스층(22)의 식각 깊이를 결정한다. 그리고, 일례로 상기 건식식각공정은 반응성 이온 식각법(RIE)으로 실시할 수 있다.
이어서, 도 8c와 같이, 제1 마스크 패턴(23a)을 식각 마스크로 이용한 습식식각공정을 실시하여 식각한다. 이때, 상기 습식식각공정은 예를 들어 KOH, TMAH(Tetramethylammonium hydroxide) 또는 AZ-400K 현상액 등을 이용하여 진행된다.
이러한 식각용액은 결정면에 따라 식각특성이 달라지는 비등방성 식각특성을 갖는다. 일반적으로, 결정 성장을 통해 제작된 나노막대는 c-면이 표면에 형성된다. c-면은 습식식각에 큰 저항성을 가지고 있어서 습식식각이 이루어지지 않는다. 이에 반해, 건식식각공정을 통해 나노막대(24a)의 측면은 식각이 용이하게 진행된다. 또한, 식각 과정에서 c-면에 수직한 모양으로 식각 형상이 변화하는 특성을 갖는다. 건식식각으로 형성된 나노막대(24a)는 측면 수직도가 높지 못하여 기울어진 측면을 갖는 형상으로 제작될 수 있다. 여기에 추가로 습식식각을 진행하게 되면 결정면에 따른 식각 속도의 차이로 a-면 또는 m-면이 노출되게 되어 수직한 나노막대(24a)를 형성할 수 있고, 제1 마스크 패턴(23a)에 의한 오버행(A)을 형성할 수 있다.
이와 같이, 건식식각 후 습식식각을 진행하는 공정은 두 가지의 추가적인 장점을 제공한다. 첫 번째는 건식식각에 의해 나노막대(24a)의 표면에 형성된 손상층을 제거하는 것이다. 건식식각에 의한 손상층은 재성장 과정에서 균일한 성장을 가로막는 결함으로 역할을 하게 되므로, 이를 제거하는 것은 균일한 성장을 위해 매우 중요하다. 두 번째는 나노막대(24a)의 직경을 조절하여 제1 마스크 패턴(23a)에 의한 오버행(A, 도 4 참조)을 형성하는 것이다. 후속 재성장 과정에서 나노막대(24a)의 측면에서 성장 형상을 조절하기 위해서는 적절한 크기의 오버행이 필요하다.
이어서, 도 8d와 같이, 제1 마스크 패턴(23a)의 상부와 제1 도전형 반도체 베이스층(22) 상에 제2 마스크 패턴(25a)을 형성한다. 이때, 제2 마스크 패턴(25a)은 유전층으로서, 예를 들어 제1 도전형 반도체 베이스층(22)에서의 재성장을 억제할 수 있는 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 등으로 형성할 수 있다. 제2 마스크 패턴(25a)은 수직성이 큰 증착 방법을 이용하여 상면에서는 유전층의 증착이 일어나지만 나노막대(24a)의 측면에서는 유전층이 증착되지 않도록 하는 증착방법을 사용한다. 가능한 증착방법으로는 스퍼터 또는 전자빔 증착법 등을 사용할 수 있다. 유전층 증착공정 후, 만약 나노막대(24a)의 측면에 미세하게 유전층이 형성되는 경우, 추가적으로 BOE(Buffer Oxide Etch) 등을 이용한 유전층 습식식각공정을 실시하여 나노막대(24a)의 측면에 미세하게 증착되어 있는 유전층을 제거할 수도 있다.
한편, 도 8d에서 나노막대(24a)의 상부에 형성된 제1 및 제2 마스크 패턴(23a, 25a)은 설명의 편의를 위해 용어만 달리하여 표현했을 뿐, 도 1에 도시된 제1 마스크층(15)의 제1 및 제2 유전층(15a, 15b)과 대응되는 구성요소로 볼 수 있다.
이어서, 도 8e 내지 도 8h는 나노막대(24a)의 측면에서 재성장 과정을 보여준다. 이때, 나노막대(24a) 측면에서의 재성장 공정은 MOCVD 또는 MBE 등을 사용할 수 있다.
재성장은 버퍼층(24b), 발광층(24c) 및 제2 도전형 반도체층(24d')의 순으로 성장이 진행된다. 재성장이 시작되는 시점에서 나노막대(24a)의 상면과 제1 도전형 반도체 베이스층(22)의 상면은 유전층, 즉 제2 마스크 패턴(25a)에 의해 덮혀져 마스킹된다. 이에 따라, 나노막대(24a)의 측면에서만 재성장이 이루어질 수 있다. 이때, 측면 방향으로의 균일한 성장은 추후 다중 양자우물 구조의 발광층(24c)을 성장할 때 다양한 결정면에서의 QW 성장으로 인한 다중 파장 발광의 문제점을 억제할 수 있다.
발광층(24c)은 예를 들어, InGaN/GaN 양자우물로 구성될 수 있다. 본 발명의 실시예1에서는 발광소자의 성능 개선을 위하여 양자우물의 아래쪽에 단주기 초격자층(Short Period Superlattice, SPS) 등의 결정성 향상을 위한 구조를 삽입할 수도 있다. 이때 나노막대(24a)의 지름과 피치를 조절하면 성장 표면에서의 AM(Adatom Migration)을 조절하여 양자우물의 두께와 양자우물 내의 인듐(In) 조성을 변화시킬 수 있다. 결과적으로, 양자우물의 발광 파장을 변화시킬 수 있는데, 이는 동일 기판 내에서 서로 다른 발광 파장을 갖는 LED를 구현하는 방법으로 사용될 수 있다. LED는 디스플레이 구현을 위한 청색/녹색/적색 픽셀을 모두 하나의 기판에서 제작할 수 있어 한 번의 전사공정으로 디스플레이 모듈의 제작이 가능하다는 장점을 갖는다.
나노 발광소자의 성장과정에 있어서, 오버행(A)과 버퍼층(24b) 및 발광층(24c)의 두께를 적절하게 조절하는 것은 중요하다. 나노막대(24a)의 측면에서 성장이 연속적으로 지속됨에 따라 성장이 일어나는 면이 오버행(A)을 벗어나게 되는 경우(성장 전면이 도 4의 (a)에서 제1 마스크층(15)의 돌출 폭(W)을 벗어나는 경우)에는 성장 전면(growth front)의 모양이 달라지게 된다. 성장 전면이 오버행(A) 내에 있을 때(성장 전면이 도 4의 (a)에서 제1 마스크층(15)의 돌출 폭(W) 보다 작은 경우)에는 측면에 수직하게 성장이 일어나게 되지만, 오버행(A)을 벗어나게 되면 기하학적으로 나노막대의 표면과 수직이 아닌 다양한 면들의 형성이 가능해지게 된다.
이 과정에서 두 가지의 성장 형상을 구현하는 것이 가능하다. 즉, 성장 전면이 오버행(A) 이내인 경우와 오버행(A)을 벗어는 경우에서 두 가지의 성장 형상을 구현할 수 있다. 성장 전면이 오버행(A)을 벗어나게 되면 나노막대(24a)의 측면인 (10-10), (11-20)면과 표면인 (0001)면으로 둘러싸인 다수의 면들의 형성이 가능하게 된다. 이때, 성장 전면의 형상을 결정하는 주된 요소는 각 면에서의 성장 속도인데, 볼록한 구조에서는 성장 속도가 가장 낮은 면이 최종적인 형상을 결정한다.
예를 들어, GaN 반도체층의 경우에는 통상적인 성장조건에서 (10-11)면이 가장 낮은 성장 속도를 갖는다는 사실이 잘 알려져 있다. 따라서, 성장 전면이 오버행(A)을 벗어나면 표면에서 기울어진 (10-11)면으로 둘러싸인 모양을 갖도록 성장 특성을 조절할 수 있다. 반면에 펄스 성장법과 같이 성장 조건을 조절하여 측면(a-면 또는 m-면)에서의 성장 속도가 (10-11)면에서의 속도보다 더 느리도록 조절할 수도 있다. 이 경우는 성장 표면이 나노막대(24a)의 측면과 평행하게 계속적으로 진행하는 형상(수평면)을 얻을 수 있다. 파장 균일성을 위하여 발광층(24c)은 수직한 측면에 평행하게 성장하는 것이 필요하다. 이를 위해서는 발광층(24c)이 오버행(A)의 내에서 형성되도록 버퍼층(24b)과 발광층(24c)의 두께를 조절한다. 즉, 버퍼층(24b)의 두께와 발광층(24c)의 두께의 총 합이 제1 마스크층(15)이 나노막대(14a)의 일측면에서 측방향으로 돌출되는 폭(W)보다 작거나 동일하도록 형성해야 한다.
이어서, 도 8g 및 도 8h와 같이, 제2 도전형 반도체층(24d')을 재성장시켜 나노막대 발광 구조물(24)을 완성한다. 제2 도전형 반도체층(24d'')은 예를 들어, p-GaN으로 이루어질 수 있으며, p-GaN 성장과정에서는 조건을 조절하여 두 가지 형태의 p-GaN 성장 형상을 구현할 수 있다. 도 8g와 같이, 성장면이 나노막대(24a)의 측면과 평행을 유지한 상태로 성장하는 형상(제2 도전형 반도체층(24d')), 도 8h와 같이, p-GaN 성장과정에서 (10-11)이 형성되고, 결과적으로 평탄화된 면을 형성하는 조건을 보여준다(제2 도전형 반도체층(24d'')). 이 두 형상은 p-GaN의 금속화 공정과 나노막대(24a)들 사이의 갭을 충진하는 충전층 구조로 차이를 보여주고 있다.
도 9는 본 발명에 따른 제2 도전형 반도체층이 나노막대의 측면과 평행을 유지한 상태에서 성장된 구조에서 금속화 구현의 일 예를 개략적으로 나타내는 단면도이다.
도 9를 참조하면, 도 8g와 같이, 제2 도전형 반도체층(24d')이 나노막대(24a)의 측면과 평행을 유지한 상태, 즉 상면이 수평한 수평면을 갖도록 성장된 구조에서는 나노막대 발광 구조물(24) 사이의 갭을 충진층(26)을 채운 후 나노막대 발광 구조물(24)과 충진층(26) 상부에 오믹 콘택층(27)을 형성한다. 이때, 충진층(26)은 전도성을 가지면서 발광층(24c)에서 방출된 광이 투과되도록 투명한 물질로 이루어질 수 있다. 충진층(26)은 예를 들어, ITO(Indium Tin Oxide), AZO(Aluminium Zinc Oxide), IZO(Indium Zinc Oxide), 아연 산화물(ZnO), GZO(ZnO:Ga), 인듐 산화물(In2O3), 주석 산화물(SnO2), 카드뮴 산화물(CdO), 카드뮴 주석 산화물(CdSnO4) 또는 갈륨 산화물(Ga2O3) 중 선택된 어느 하나로 이루어질 수 있다.
도 8h와 같이, 제2 도전형 반도체층(24d'')이 나노막대(24a)들 사이의 갭을 채우도록 형성된 경우에는 도 5 및 도 6과 같은 구조로 투명전극(16) 또는 오믹 콘택층을 형성하여 금속화를 구현함으로써 나노막대 발광 구조물(24)을 구동시킬 수 있다.
도 10a 내지 도 10d는 본 발명의 다른 예에 따른 발광소자의 제조방법을 개략적으로 나타내는 단면도들로서, 설명의 편의를 위해 도 1와 대응되는 구조로 도시하였다.
도 10a 내지 도 10d를 참조하면, 본 발명의 다른 예에 따른 발광소자의 제조방법에서는 도 8a 내지 도 8c에 도시된 일례에 따른 제조공정과 유사하게 진행하되, 습식식각공정을 진행하기 전에 제2 마스크 패턴(35a)을 형성하는데 일부 차이가 있다. 그 이외의 공정은 도 8d 내지 도 8h에 도시된 공정과 동일한 방법으로 진행한다.
도 10b와 같이, 건식식각공정을 통해 기판(31) 상에 형성된 제1 도전형 반도체 베이스층(32)를 식각하여 나노막대(34a)를 형성하고, 도 10c과 같이, 제1 마스크 패턴(33a)의 상부와 제1 도전형 반도체 베이스층(32) 상에 제2 마스크 패턴(35a)을 형성한 후, 도 10d와 같이, 이를 마스크로 이용하여 습식식각공정을 진행한다.
도 11은 본 발명의 실시예2에 따른 발광소자를 개략적으로 나타내는 평면도이고, 도 12는 도 11에 도시된 B-B' 절취선을 따라 도시한 개략적으로 나타내는 단면도이다. 여기서는, 설명의 편의를 위해 하나의 나노막대 발광 구조물만을 도시하였다.
도 11 및 도 12를 참조하면, 본 발명의 실시예2에 따른 발광소자는 한 개 또는 복수 개가 기판 상에 형성된 복수 개의 나노막대 발광 구조물(41)을 포함하고, 나노막대 발광 구조물(41)은 제1 도전형의 나노막대(41a)와, 단주기 초격자층(Short Period Superlattice, SPS)(41b)과, 발광층(양자우물층)(41c)과, 전자 차단층(Electron Blocking Layer, EBL)(41d)과, 제2 도전형 반도체층(41e)를 포함한다.
단주기 초격자층(41c)은 나노막대(41a)와 발광층(41c) 사이에 형성되는 층으로, 나노막대(41a)의 결정질을 향상시키기 위해 형성된다. 이러한 단주기 초격자층(41c)은 도 1에 도시된 나노막대 발광 구조물(14)에서 버퍼층(14b)에 대응되는 구성요소일 수 있다. 전자 차단층(41d)은 나노막대(41a)의 상부에서 전자 넘침을 방지하기 위한 층으로, 발광층(41c)과 제2 도전형 반도체층(41e) 사이에 배치될 수 있다.
단주기 초격자층(41c)은 양자우물층인 발광층(41c) 보다 낮은 인듐 조성을 갖는 InGaN과 GaN을 주기적으로 성장시켜 형성할 수 있다. 예를 들어, 단주기 초격자층(41c)을 형성하기 위한 총 주기의 수는 20~30pair 정도일 수 있다. InGaN의 인듐 조성은 2~10% 범위이고, InGaN과 GaN의 두께는 1~5mm로 형성할 수 있다. 경우에 따라 GaN은 InGaN보다 낮은 인듐 조성을 갖는 InGaN으로 대체될 수 있다. 또한, 단주기 초격자층(41c)은 n-형으로 도핑되거나, 또는 도핑되지 않은 층으로 성장될 수 있다.
InGaN/GaN 양자우물을 발광층(41c)으로 하는 발광소자에서 InGaN 내의 압전 전기장으로 인해 전자가 p-영역으로 쉽게 흘러 넘치는 오버플로우(overflow) 현상이 발생한다. 이러한 오버플로우 현상으로 인해 누설전류가 발광소자의 발광효율을 크게 감소시킨다. 전자 차단층(41c)은 p-영역으로의 전자의 흘러 넘침을 억제하기 위하여 큰 밴드갭을 갖는 AlGaN층, 또는 AlGaN/GaN, AlGaN/InGaN/AlGaN/AlGaN 초격자로 이루어질 수 있다. 전자 차단층(41c)으로 AlGaN 층을 사용하는 경우 조성이 다른 다수의 층으로 구성하여 소자 저항을 줄이는 경우도 있다. 전자 차단층(41c)은 전자의 터널링을 억제할 수 있도록 충분히 두꺼워야 한다. 예를 들어, 10~100nm 두께를 갖는다. 또한, 전자 차단층(41c)은 누설전류를 억제하기 위해 p-형으로 충분히 높은 도핑농도를 가져야 한다. 예를 들어, p-도핑 농도는 5×1017 cm-3 이상으로 형성한다.
본 발명의 실시예에 따른 재성장 공정을 진행하면, 나노막대(41a)에서 단주기 초격자층(41b), 발광층(41c) 및 전자 차단층(41d) 순으로 성장이 진행되고, 이 과정에서 나노막대(41a)의 반지름(r)이 증가함으로써 단주기 초격자층(41b)에 의한 관통전위 등 결함의 전파는 발광층(41c)에서 더 작아져 감소하게 된다. 즉, 나노막대(41a)에서 단주기 초격자층(41b)으로 결함이 전파될 때 재성장에 의한 나노막대(41a)의 부피 증가로 인해 결함 밀도가 상대적으로 작아지는 효과를 기대할 수 있다.
또한, 발광층(41c)에서 전자 차단층(41d)으로 전자가 확산되고, 재성장에 의한 부피 증가로 인해 전자 차단층(41d)이 발광층(41c)보다 더 큰 면적을 갖게 됨으로써 평면 구조와 동일한 전자가 주입되더라도 전자 차단층(41d)의 전자농도를 감소시켜 누설전류를 감소시킬 수 있다. 따라서, 원통껍질 형태로 제작된 단주기 초격자층(41b)와 전자 차단층(41d)은 종래 구조에 비해 개선된 효과를 제공할 수 있다.
도 13은 본 발명의 실시예에 따른 발광소자를 적용한 패키지의 일 예를 개략적으로 나타내는 단면도이다.
도 13을 참조하면, 발광소자 패키지(100)는 도 1에 도시된 발광소자(10) 또는 도 11에 도시된 나노막대 발광 구조물(41)을 구비한 발광소자(110)와, 패키지 본체(120)와, 한 쌍의 리드 프레임(130)을 포함할 수 있다. 발광소자(110)는 리드 프레임(130)에 실장되고, 발광소자(110)에 구비된 각 전극이 리드 프레임(130)에 전기적으로 연결될 수 있다. 패키지 본체(120)의 내부에는 봉지체(140)가 충진될 수 있다.
도 14는 본 발명의 실시예에 따른 발광소자를 적용한 패키지의 다른 예를 개략적으로 나타내는 단면도이다.
도 14를 참조하면, 발광소자 패키지(200)는 도 1에 도시된 발광소자(10) 또는 도 11에 도시된 나노막대 발광 구조물(41)을 구비한 발광소자(210)와, 실장 기판(220)과, 봉지체(230)을 포함한다. 발광소자(210)는 실장 기판(220) 상에 실장되어 와이어(W)를 통해 실장 기판(220)과 전기적으로 연결될 수 있다. 실장기판(220)은 기판본체(221)와, 상부전극(223)과, 하부전극(224)과, 관통전극(222)을 포함한다. 봉지체(230)는 돔 형상으로 이루어질 수 있고, 봉지체(230)의 표면 또는 발광소자(110)의 표면에는 형광체나 양자점 등과 같은 파장 변환 물질이 배치될 수도 있다.
전술한 본 발명의 실시예들에 따른 발광소자의 패키지는 다양한 응용 제품에 적용될 수 있다.
도 15는 본 발명의 실시예에 따른 발광소자가 적용된 백라이트 유닛의 일 예를 개략적으로 나타내는 단면도이다.
도 15를 참조하면, 백라이트 유닛(300)은 기판(301) 상에 광원(302)이 실장되고, 그 상부에 배치된 하나 이상의 광학 시트(303)를 포함할 수 있다. 이때, 광원(302)은 도 1, 도 11, 도 12 및 도 13에 도시된 발광소자 또는 발광소자를 구비한 패키지일 수 있다.
도 16은 본 발명의 실시예에 따른 발광소자가 적용된 백라이트 유닛의 다른 예를 개략적으로 나타내는 단면도이다.
도 16을 참조하면, 백라이트 유닛(400)은 기판(401) 상에 실장된 광원(402)과, 광원(401)에서 측방향으로 방출된 광을 면광원의 형태로 전환한 후 상부(전면)으로 방출하는 도광판(403)을 포함한다. 그리고, 광 추추효율을 향상시키기 위해 도광판(403)의 하면(후면)에는 반사층(404)이 배치될 수 있다. 이때, 광원(402)은도 1, 도 11, 도 13 및 도 14에 도시된 발광소자 또는 발광소자를 구비한 패키지일 수 있다.
도 17은 본 발명의 실시예에 따른 발광소자가 적용된 조명장치의 일 예를 개략적으로 나타내는 도면이다.
도 17과 같이, 본 발명의 실시예에 따른 조명장치(500)는 발광모듈(501)을 포함한다. 그리고, 발광모듈(501)을 구동시키는 구동부(502)를 포함한다. 발광모듈(501)과 구동부(502)는 도시되지 않은 하우징의 내부에 내장되어 보호될 수 있다.
발광모듈(501)은 도 1, 도 11, 도 13 및 도 14에 도시된 발광소자 또는 발광소자를 구비한 패키지, 혹은 적어도 이들 발광소자를 포함하거나, 유사한 구조를 갖는 광원(501a)과, 광원(501a)을 실장된 회로기판(501b)을 포함할 수 있다. 이때, 광원(501a)은 발광소자의 전극들이 회로기판(501b)에 형성된 전극패턴과 전기적으로 연결될 수 있으며, 한 개 또는 복수 개가 회로기판(501b) 상에 실장될 수도 있다.
본 발명의 실시예에 따른 발광소자가 적용된 조명장치(500)는 벌브형 램프 또는 헤드 램프일 수 있다. 이외에도, 빛을 조사하는 다양한 램프에 적용할 수도 있다.
이상에서와 같이, 본 발명의 바람직한 실시예가 특정 용어들을 사용하여 설명 및 도시되었지만, 그러한 용어는 오로지 본 발명을 명확하게 설명하기 위한 것일 뿐이다. 그리고, 본 발명의 실시예 및 기술된 용어는 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.
10 : 발광소자 11 : 기판
12 : 제1 도전형 반도체 베이스층 13 : 제2 마스크층
14 : 나노막대 발광 구조물 15 : 제1 마스크층
14a : 나노막대 14b : 버퍼층
14c : 발광층 14d : 제2 도전형 반도체층
16 : 투명전극 17 : 금속전극
21 : 기판 22 : 제1 도전형 반도체 베이스층
23a : 제1 마스크 패턴 24 : 나노막대 발광 구조물
24a : 나노막대 24b : 버퍼층
24c : 발광층 24d', 24d'' : 제2 도전형 반도체층
25a : 제2 마스크 패턴 26 : 충진층
27 : 오믹 콘택층 31 : 기판
32 : 제1 도전형 반도체 베이스층 33a : 제1 마스크 패턴
34a : 나노막대 35a : 제2 마스크 패턴
41 : 나노막대 발광 구조물 41a : 제1 도전형의 나노막대
41b : 단주기 초격자층 41c : 발광층
41d : 전자 차단층 41e : 제2 도전형 반도체층
100 : 발광소자 패키지 110 : 발광소자
120 : 패키지 본체 130 : 리드 프레임
140 : 봉지체 200 : 발광소자 패키지
210 : 발광소자 220 : 실장 기판
230 : 봉지체 221 : 기판본체
222 : 관통전극 223 : 상부전극
224 : 하부전극 300 : 백라이트 유닛
301 : 기판 302 : 광원
303 : 광학 시트 400 : 백라이트 유닛
401 : 기판 402 : 광원
403 : 도광판 404 : 반사층
500 : 조명장치 501 : 발광모듈
502 : 구동부 501a : 광원
501b : 회로기판

Claims (42)

  1. 제1 도전형의 나노막대;
    상기 제1 도전형의 나노막대의 측면을 감싸도록 코어-쉘 구조로 형성된 발광층; 및
    상기 발광층의 측면에 배치되고, 상기 나노막대에서 측방향으로 멀어질수록 상면이 하향 경사진 구조로 형성된 제2 도전형 반도체층;
    을 포함하는 나노막대 발광 구조물.
  2. 제1 도전형의 나노막대;
    상기 제1 도전형의 나노막대의 측면을 감싸도록 코어-쉘 구조로 형성된 발광층; 및
    상기 발광층의 측면에 배치되고, 상기 발광층에 접하는 일부분의 상면은 상기 나노막대의 측방향으로 수평면을 갖고, 상기 나노막대의 측방향으로 멀어질수록 상면이 상기 수평면에서 하향 경사진 경사면을 갖도록 형성된 제2 도전형 반도체층;
    을 포함하는 나노막대 발광 구조물.
  3. 제1 도전형 반도체 베이스층;
    상기 제1 도전형 반도체 베이스층 상에 배치된 나노막대와, 상기 나노막대 의 측면에 배치된 발광층 및 제2 도전형 반도체층을 포함하는 나노막대 발광 구조물들; 및
    상기 발광층 및 상기 제2 도전형 반도체층이 상기 나노막대의 측면에만 선택적으로 성장 형성되도록 하기 위해 상기 나노막대의 상면을 덮도록 형성된 제1 마스크층;
    을 포함하는 나노막대를 포함하는 발광소자.
  4. 제1 도전형 반도체 베이스층; 및
    상기 제1 도전형 반도체 베이스층 상에 배치된 나노막대와, 상기 나노막대 의 측면에 배치된 발광층 및 제2 도전형 반도체층을 포함하는 나노막대 발광 구조물들; 을 포함하고,
    상기 제2 도전형 반도체층은 인접하게 형성된 나노막대 발광 구조물들 사이의 중앙으로 갈수록 상면이 하향 경사지도록 형성된 나노막대를 포함하는 발광소자.
  5. 제 3 항에 있어서,
    상기 제1 마스크층은 양단부가 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되어 오버행(overhang)을 형성하는 나노막대를 포함하는 발광소자.
  6. 제 3 항에 있어서,
    상기 제1 마스크층은 상기 나노막대와 직교하는 방향으로 상기 나노막대의 지름보다 큰 폭을 갖도록 형성되어 오버행을 형성하는 나노막대를 포함하는 발광소자.
  7. 제 3 항에 있어서,
    상기 제1 마스크층은,
    상기 나노막대의 상면에 형성된 제1 유전층; 및
    상기 제2 유전층 상면에 적층 형성된 제2 유전층;
    을 포함하는 나노막대를 포함하는 발광소자.
  8. 제 7 항에 있어서,
    상기 제1 및 제2 유전층은 1.5~1.9 굴절률을 갖는 나노막대를 포함하는 발광소자.
  9. 제 7 항에 있어서,
    상기 제1 및 제2 유전층 간의 굴절률 차이는 1.5~1.9 굴절률 내에서 최대가 되는 나노막대를 포함하는 발광소자.
  10. 제 7 항에 있어서,
    상기 발광층의 발광 파장을 λ라 할 때, 상기 제1 유전층의 두께는 λ/4n1이고, 상기 제2 유전층의 두께는 λ/4n2인 나노막대를 포함하는 발광소자.
  11. 제 3 항 또는 제 4 항에 있어서,
    상기 나노막대의 크기는 아래 [수학식 1]을 만족하는 나노막대를 포함하는 발광소자.
    [수학식 1]
    2πrh/D2 > 1
    여기서, r은 나노막대의 반지름, h는 나노막대의 높이, D는 나노막대의 피치임.
  12. 제 11 항에 있어서,
    상기 D는 1~10㎛, 상기 h는 1~10㎛, 상기 r은 0.1~5㎛인 나노막대를 포함하는 발광소자.
  13. 제 3 항 또는 제 4 항에 있어서,
    상기 나노막대 발광 구조물은 상기 발광층과 상기 제2 도전형 반도체층이 상기 나노막대의 측면을 감싸는 코어-쉘 구조로 형성된 나노막대를 포함하는 발광소자.
  14. 제 5 항에 있어서,
    상기 발광층은 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되는 상기 제1 마스크층의 양단부보다 상기 나노막대와 직교하는 방향으로 더 돌출되지 않는 두께로 형성된 나노막대를 포함하는 발광소자.
  15. 제 3 항에 있어서,
    상기 제2 도전형 반도체층은 인접하게 형성된 나노막대 발광 구조물들 사이의 중앙으로 갈수록 상면이 하향 경사지도록 형성된 나노막대를 포함하는 발광소자.
  16. 제 3 항 또는 제 4 항에 있어서,
    상기 제2 도전형 반도체층은 상기 발광층에 접하는 적어도 일부분의 상면이 상기 나노막대의 측방향으로 수평면을 이루도록 형성된 나노막대를 포함하는 발광소자.
  17. 제 3 항 또는 제 4 항에 있어서,
    상기 나노막대와 상기 발광층 사이에 배치된 버퍼층을 더 포함하는 나노막대를 포함하는 발광소자.
  18. 제 3 항 또는 제 4 항에 있어서,
    상기 나노막대의 측면과 상기 발광층 사이에 배치된 단주기 초격자층(Short Period Superlattice, SPS)을 더 포함하는 나노막대를 포함하는 발광소자.
  19. 제 3 항 또는 제 4 항에 있어서,
    상기 발광층과 상기 제2 도전형 반도체층 사이에 배치된 전자 차단층(Electron Blocking Layer, EBL)을 더 포함하는 나노막대를 포함하는 발광소자.
  20. 제 3 항에 있어서,
    상기 발광층 및 상기 제2 도전형 반도체층이 상기 나노막대의 측면에만 선택적으로 형성되도록 상기 제1 도전형 반도체 베이스층의 상면을 덮도록 형성된 제2 마스크층을 더 포함하는 나노막대를 포함하는 발광소자.
  21. 제 3 항 또는 제 4 항에 있어서,
    상기 발광층은 단일 양자우물(Single Quantum Well, SQW) 또는 다중 양자우물(Multi Quantum Well, MQW) 구조로 이루어진 나노막대를 포함하는 발광소자.
  22. 제 3 항에 있어서,
    상기 제1 마스크층을 포함하는 상기 나노막대 발광 구조물의 상면을 따라 형성된 투명전극 또는 오믹 콘택층을 더 포함하는 나노막대를 포함하는 발광소자.
  23. 제 22 항에 있어서,
    상기 투명전극 또는 상기 오믹 콘택층 상의 일부에 형성된 금속전극을 더 포함하는 나노막대를 포함하는 발광소자.
  24. 제 23 항에 있어서,
    상기 금속전극은 상기 나노막대 발광 구조물들 사이의 중앙을 채우는 상기 제2 도전형 반도체층 상부와 중첩되도록 형성된 나노막대를 포함하는 발광소자.
  25. 제1 도전형 반도체 베이스층 상에 제1 마스크 패턴을 형성하는 과정;
    상기 제1 마스크 패턴을 식각 마스크로 이용한 건식식각과 습식식각을 순차적으로 실시하여 상기 제1 도전형 반도체 베이스층를 식각하여 나노막대를 형성하는 과정;
    상기 제1 마스크 패턴의 상면과 상기 제1 도전형 반도체 베이스층 상에 제2 마스크 패턴을 형성하는 과정; 및
    상기 제1 및 제2 마스크 패턴을 마스크로 하여 상기 나노막대의 측면에 발광층 및 제2 도전형 반도체층을 선택적으로 형성하는 과정;
    을 포함하는 나노막대를 포함하는 발광소자의 제조방법.
  26. 제 25 항에 있어서,
    상기 습식식각은 상기 제1 마스크 패턴의 양단부가 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되어 오버행(overhang)이 형성되도록 상기 나노막대의 측면을 식각하여 상기 나노막대의 지름을 상기 제1 마스크 패턴의 폭보다 작게 형성하는 나노막대를 포함하는 발광소자의 제조방법.
  27. 제 25 항에 있어서,
    상기 제1 및 제2 마스크 패턴은 1.5~1.9 굴절률을 갖는 나노막대를 포함하는 발광소자의 제조방법.
  28. 제 25 항에 있어서,
    상기 제1 및 제2 마스크 패턴 간의 굴절률 차이는 1.5~1.9 굴절률 내에서 최대가 되는 나노막대를 포함하는 발광소자의 제조방법.
  29. 제 25 항에 있어서,
    상기 발광층의 발광 파장을 λ라 할 때, 상기 제1 마스크 패턴의 두께는 λ/4n1이고, 상기 제2 마스크 패턴의 두께는 λ/4n2인 나노막대를 포함하는 발광소자의 제조방법.
  30. 제 25 항에 있어서,
    상기 나노막대는 아래 [수학식 1]을 만족하는 크기로 형성하는 나노막대를 포함하는 발광소자의 제조방법.
    [수학식 1]
    2πrh/D2 > 1
    여기서, r은 나노막대의 반지름, h는 나노막대의 높이, D는 나노막대의 피치임.
  31. 제 30 항에 있어서,
    상기 D는 1~10㎛, 상기 h는 1~10㎛, 상기 r은 0.1~5㎛인 나노막대를 포함하는 발광소자의 제조방법.
  32. 제 25 항에 있어서,
    상기 발광층은 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되는 상기 제1 마스크 패턴의 양단부보다 상기 나노막대와 직교하는 방향으로 돌출되지 않도록 형성하는 나노막대를 포함하는 발광소자의 제조방법.
  33. 제 25 항에 있어서,
    상기 제2 도전형 반도체층은 인접하게 형성된 나노막대 발광 구조물들 사이의 중앙으로 갈수록 상면이 하향 경사지도록 형성하는 나노막대를 포함하는 발광소자의 제조방법.
  34. 제 25 항에 있어서,
    상기 제2 도전형 반도체층은 상기 발광층에 접하는 적어도 일부분의 상면이 상기 나노막대의 측방향으로 수평면을 갖도록 형성하는 나노막대를 포함하는 발광소자의 제조방법.
  35. 제 25 항에 있어서,
    상기 나노막대와 상기 발광층 사이에 배치된 버퍼층을 더 형성하는 나노막대를 포함하는 발광소자의 제조방법.
  36. 제 25 항에 있어서,
    상기 나노막대의 측면과 상기 발광층 사이에 배치된 단주기 초격자층(Short Period Superlattice, SPS)을 더 형성하는 나노막대를 포함하는 발광소자의 제조방법.
  37. 제 25 항에 있어서,
    상기 발광층과 상기 제2 도전형 반도체층 사이에 배치된 전자 차단층(Electron Blocking Layer, EBL)을 더 형성하는 나노막대를 포함하는 발광소자의 제조방법.
  38. 패키지 본체;
    상기 패키지 본체 구비된 한 쌍의 리드 프레임; 및
    상기 한 쌍의 리드 프레임에 실장된 제 3 항 또는 제 4 항의 나노막대를 포함하는 발광소자;
    를 포함하는 발광소자의 패키지.
  39. 실장 기판; 및
    상기 실장 기판에 실장되고, 와이어를 통해 상기 실장 기판과 전기적으로 연결되는 제 3 항 또는 제 4 항의 나노막대를 포함하는 발광소자;
    를 포함하는 발광소자의 패키지.
  40. 제 3 항 또는 제 4 항의 나노막대를 포함하는 발광소자를 포함하는 발광모듈; 및
    상기 발광모듈을 구동시키는 구동부;
    를 포함하는 조명장치.
  41. 제 38 항의 발광소자의 패키지를 포함하는 발광모듈; 및
    상기 발광모듈을 구동시키는 구동부;
    를 포함하는 조명장치.
  42. 제 39 항의 발광소자의 패키지를 포함하는 발광모듈; 및
    상기 발광모듈을 구동시키는 구동부;
    를 포함하는 조명장치.
KR1020220126930A 2021-11-30 2022-10-05 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치 KR102602285B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220126930A KR102602285B1 (ko) 2021-11-30 2022-10-05 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210168724A KR102453545B1 (ko) 2021-11-30 2021-11-30 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치
KR1020220126930A KR102602285B1 (ko) 2021-11-30 2022-10-05 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020210168724A Division KR102453545B1 (ko) 2021-11-30 2021-11-30 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치

Publications (2)

Publication Number Publication Date
KR20230081599A true KR20230081599A (ko) 2023-06-07
KR102602285B1 KR102602285B1 (ko) 2023-11-14

Family

ID=83598249

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020210168724A KR102453545B1 (ko) 2021-11-30 2021-11-30 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치
KR1020220126930A KR102602285B1 (ko) 2021-11-30 2022-10-05 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020210168724A KR102453545B1 (ko) 2021-11-30 2021-11-30 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치

Country Status (1)

Country Link
KR (2) KR102453545B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130107537A (ko) * 2012-03-22 2013-10-02 삼성전자주식회사 발광소자 및 그 제조방법
KR101622308B1 (ko) 2009-11-17 2016-05-18 삼성전자주식회사 발광소자 및 그 제조방법
KR20190099055A (ko) 2016-12-29 2019-08-23 알레디아 발광다이오드를 구비한 광전자장치
KR102037863B1 (ko) 2013-03-15 2019-10-29 삼성전자주식회사 반도체 발광소자 및 이를 포함하는 조명 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101898680B1 (ko) * 2012-11-05 2018-09-13 삼성전자주식회사 나노구조 발광 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101622308B1 (ko) 2009-11-17 2016-05-18 삼성전자주식회사 발광소자 및 그 제조방법
KR20130107537A (ko) * 2012-03-22 2013-10-02 삼성전자주식회사 발광소자 및 그 제조방법
KR102037863B1 (ko) 2013-03-15 2019-10-29 삼성전자주식회사 반도체 발광소자 및 이를 포함하는 조명 장치
KR20190099055A (ko) 2016-12-29 2019-08-23 알레디아 발광다이오드를 구비한 광전자장치

Also Published As

Publication number Publication date
KR102453545B1 (ko) 2022-10-12
KR102602285B1 (ko) 2023-11-14

Similar Documents

Publication Publication Date Title
EP2410582B1 (en) Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
US8847199B2 (en) Nanorod light emitting device and method of manufacturing the same
US9525100B2 (en) Nano-structured light-emitting devices
US8405103B2 (en) Photonic crystal light emitting device and manufacturing method of the same
US8853671B2 (en) Nanorod light emitting device and method of manufacturing the same
US8796055B2 (en) Method for manufacturing group III nitride semiconductor light-emitting element, group III nitride semiconductor light-emitting element, lamp, and reticle
KR20090012493A (ko) 광자결정 발광소자
GB2418532A (en) Textured light emitting diode structure with enhanced fill factor
WO2013095037A1 (ko) 발광다이오드 및 그 제조 방법
KR20120052651A (ko) 나노로드 발광소자
JP2007019488A (ja) 半導体発光素子
JP2013021296A (ja) 発光素子、発光素子パッケージおよびこれを含む照明システム
KR20120058137A (ko) 발광소자 및 그 제조방법
KR20120055390A (ko) 발광소자 및 그 제조방법
KR20120055391A (ko) 나노로드 발광소자
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
CN109888074B (zh) 发光二极管芯片及其制备方法
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
KR102453545B1 (ko) 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
KR20120046632A (ko) 그래핀층 및 나노결정층을 포함하는 발광 소자
KR20110091246A (ko) 반도체 발광소자의 제조방법 및 이에 의해 제조된 반도체 발광소자
KR102260691B1 (ko) 발광 다이오드 및 이의 제조 방법
CN114220894B (zh) 一种不可见光发光二极管及其制备方法
KR101762176B1 (ko) 나노로드 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant