KR20230079238A - power module - Google Patents
power module Download PDFInfo
- Publication number
- KR20230079238A KR20230079238A KR1020237017420A KR20237017420A KR20230079238A KR 20230079238 A KR20230079238 A KR 20230079238A KR 1020237017420 A KR1020237017420 A KR 1020237017420A KR 20237017420 A KR20237017420 A KR 20237017420A KR 20230079238 A KR20230079238 A KR 20230079238A
- Authority
- KR
- South Korea
- Prior art keywords
- pin
- terminal
- housing
- rod
- assembly
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims description 18
- 238000004049 embossing Methods 0.000 claims description 15
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 12
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 5
- 230000000712 assembly Effects 0.000 abstract description 108
- 238000000429 assembly Methods 0.000 abstract description 108
- 238000004519 manufacturing process Methods 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 17
- 238000013459 approach Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 11
- 238000001721 transfer moulding Methods 0.000 description 11
- 239000004593 Epoxy Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000003466 welding Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000004606 Fillers/Extenders Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 229920006336 epoxy molding compound Polymers 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 4
- 238000009966 trimming Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000002918 waste heat Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 241000282472 Canis lupus familiaris Species 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 230000003245 working effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/842—Applying energy for connecting
- H01L2224/84201—Compression bonding
- H01L2224/84205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/842—Applying energy for connecting
- H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/84986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
- H01L2224/85207—Thermosonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
Abstract
본 개시내용은 기판, 제1 및 제2 복수의 수직 전력 디바이스들, 및 제1 및 제2 단자 조립체들을 갖는 전력 모듈을 설명한다. 기판은 제1 트레이스 및 제2 트레이스가 있는 상단 표면을 갖는다. 제1 복수의 수직 전력 디바이스들 및 제2 복수의 수직 전력 디바이스들은 전력 회로의 일부를 형성하도록 전기적으로 연결된다. 제1 복수의 수직 전력 디바이스들은, 제1 트레이스와, 제1 단자 조립체의 제1 가늘고 긴 막대의 하단 사이에서 전기적으로 및 기계적으로 직접 연결된다. 제2 복수의 수직 전력 디바이스들은, 제2 트레이스와, 제2 단자 조립체의 제2 가늘고 긴 막대의 하단 사이에서 전기적으로 및 기계적으로 직접 연결된다.The present disclosure describes a power module having a substrate, first and second pluralities of vertical power devices, and first and second terminal assemblies. The substrate has a top surface with a first trace and a second trace. The first plurality of vertical power devices and the second plurality of vertical power devices are electrically connected to form part of a power circuit. A first plurality of vertical power devices are electrically and mechanically directly connected between the first trace and the lower end of the first elongated rod of the first terminal assembly. A second plurality of vertical power devices are electrically and mechanically directly connected between the second trace and the lower end of the second elongated rod of the second terminal assembly.
Description
본 개시내용은 고전력 응용들을 위한 전력 모듈들에 관한 것이다.The present disclosure relates to power modules for high power applications.
고전력 응용들에서, 회로의 전부 또는 일부에 대한 다수의 컴포넌트들은 종종 전자 모듈들에 패키징된다. 이러한 모듈들은 컴포넌트들 및 컴포넌트들이 장착되는 회로 보드 또는 기판을 캡슐화하는 열가소성 수지, 에폭시 등의 성형된 하우징에 하우징되는 전력 모듈들로서 일반적으로 참조된다. 전력 모듈에 대한 입력/출력 접속들은 하우징 외부로 연장되는 단자 조립체들에 의해 제공되어 다른 시스템들로의 통합 및 접속을 용이하게 한다. 이러한 시스템들은, 전기 차량들, 전력 변환 및 제어 등을 포함할 수 있다.In high power applications, multiple components for all or part of a circuit are often packaged in electronic modules. Such modules are commonly referred to as power modules housed in a molded housing of thermoplastic, epoxy, or the like that encapsulates the components and the circuit board or substrate on which the components are mounted. Input/output connections to the power module are provided by terminal assemblies that extend out of the housing to facilitate integration and connection to other systems. These systems may include electric vehicles, power conversion and control, and the like.
본 개시내용은, 기판, 제1 및 제2 복수의 수직 전력 디바이스들, 및 제1 및 제2 단자 조립체를 포함하는 전력 모듈에 관한 것이다. 기판은 제1 트레이스 및 제2 트레이스가 있는 상단 표면을 갖는다. 제1 복수의 수직 전력 디바이스들 및 제2 복수의 수직 전력 디바이스들은 전력 회로의 일부를 형성하도록 전기적으로 연결된다. 제1 단자 조립체는, 제1 가늘고 긴 막대, 적어도 2개의 제1 단자 접점들, 및 제1 가늘고 긴 막대의 상이한 지점들과 적어도 2개의 제1 단자 접점들 사이에서 각각 연장되는 적어도 2개의 제1 단자 다리들을 갖는다. 제2 단자 조립체는, 제1 가늘고 긴 막대, 적어도 2개의 제1 단자 접점들, 및 제1 가늘고 긴 막대의 상이한 지점들과 적어도 2개의 제1 단자 접점들 사이에서 각각 연장되는 적어도 2개의 제1 단자 다리들을 갖는다. 제1 복수의 수직 전력 디바이스들은, 제1 트레이스와, 제1 단자 조립체의 제1 가늘고 긴 막대의 하단 사이에서 전기적으로 및 기계적으로 직접 연결된다. 제2 복수의 수직 전력 디바이스들은, 제2 트레이스와, 제2 단자 조립체의 제2 가늘고 긴 막대의 하단 사이에서 열적으로, 전기적으로, 및 기계적으로 직접 연결된다.The present disclosure relates to a power module including a substrate, first and second pluralities of vertical power devices, and first and second terminal assemblies. The substrate has a top surface with a first trace and a second trace. The first plurality of vertical power devices and the second plurality of vertical power devices are electrically connected to form part of a power circuit. The first terminal assembly includes a first elongated rod, at least two first terminal contacts, and at least two first terminal contacts each extending between different points of the first elongated rod and the at least two first terminal contacts. It has terminal legs. The second terminal assembly includes a first elongated rod, at least two first terminal contacts, and at least two first terminal contacts each extending between different points of the first elongated rod and the at least two first terminal contacts. It has terminal legs. A first plurality of vertical power devices are electrically and mechanically directly connected between the first trace and the lower end of the first elongated rod of the first terminal assembly. A second plurality of vertical power devices are thermally, electrically, and mechanically directly connected between the second trace and the lower end of the second elongated rod of the second terminal assembly.
전력 모듈은 제3 단자 조립체 및 제4 단자 조립체를 또한 가질 수 있다. 제3 및 제4 단자 조립체들은, 기판의 반대 측면들에 근접한 제1 트레이스에 열적으로, 전기적으로, 및 기계적으로 연결될 수 있다.The power module may also have a third terminal assembly and a fourth terminal assembly. Third and fourth terminal assemblies may be thermally, electrically, and mechanically coupled to the first trace proximate opposite sides of the substrate.
하나의 실시예에서, 기판은 4개의 측면들을 갖고, 제3 단자 조립체는 제1 측면에 있고, 제4 단자 조립체는 제1 측면에 반대인 제2 측면에 근접하고, 제1 단자 조립체는 제1 측면과 제2 측면 사이에 있는 제3 측면에 근접하고, 제2 단자 조립체는 제1 측면과 제2 측면 사이에 있고 제3 측면에 반대인 제4 측면에 근접해 있다.In one embodiment, the board has four sides, the third terminal assembly is on the first side, the fourth terminal assembly is proximate to the second side opposite the first side, and the first terminal assembly is on the first side. proximate a third side between the side and the second side, and the second terminal assembly proximate a fourth side opposite the third side and between the first side and the second side.
하나의 실시예에서, 하우징은 제1 단자 조립체 및 제2 단자 조립체의 적어도 일부를 캡슐화한다. 적어도 2개의 제1 단자 다리들 각각은 하우징의 측면 부분 외부로 연장될 수 있고 적어도 2개의 제1 단자 접점들이 하우징의 상단 부분 위로 및 이와 평행하게 연장되도록 접힐 수 있다. 유사하게, 적어도 2개의 제2 단자 다리들 각각은 하우징의 측면 부분 외부로 연장될 수 있고 적어도 2개의 제2 단자 접점들이 하우징의 상단 부분 위로 및 이와 평행하게 연장되도록 접힐 수 있다.In one embodiment, the housing encapsulates at least a portion of the first terminal assembly and the second terminal assembly. Each of the at least two first terminal legs can extend out of the side portion of the housing and can be folded so that the at least two first terminal contacts extend over and parallel to the top portion of the housing. Similarly, each of the at least two second terminal legs can extend out of the side portion of the housing and can be folded so that the at least two second terminal contacts extend over and parallel to the top portion of the housing.
하나의 실시예에서, 제3 단자 조립체 및 제4 단자 조립체는 기판의 반대 측면들에 근접한 제1 트레이스에 전기적으로 및 기계적으로 연결되며, 기판은 4개의 측면들을 갖고, 제3 단자 조립체는 제1 측면에 있고, 제4 단자 조립체는 제1 측면에 반대인 제2 측면에 근접하고, 제1 단자 조립체는 제1 측면과 제2 측면 사이에 있는 제3 측면에 근접하고, 제2 단자 조립체는 제1 측면과 제2 측면 사이에 있고 제3 측면에 반대인 제4 측면에 근접해 있다.In one embodiment, the third terminal assembly and the fourth terminal assembly are electrically and mechanically connected to the first trace proximate to opposite sides of the board, the board having four sides, the third terminal assembly comprising the first trace. side, a fourth terminal assembly proximate a second side opposite the first side, the first terminal assembly proximate a third side between the first and second sides, the second terminal assembly proximate a third side; Between the first side and the second side and proximal to the fourth side opposite the third side.
제3 단자 조립체는 하우징의 측면 부분 외부로 연장되는 제3 단자 다리 및 하우징의 상단 부분 위로 및 이와 평행하게 연장되는 제3 단자 접점을 가질 수 있다. 제4 단자 조립체는 하우징의 측면 부분 외부로 연장되는 제4 단자 다리 및 하우징의 상단 부분 위로 및 이와 평행하게 연장되는 제4 단자 접점을 가질 수 있다.The third terminal assembly can have a third terminal leg extending out of the side portion of the housing and a third terminal contact extending over and parallel to the top portion of the housing. The fourth terminal assembly can have a fourth terminal leg extending out of the side portion of the housing and a fourth terminal contact extending over and parallel to the top portion of the housing.
하우징의 상단 및 하단 표면들은 전력 모듈의 특정 전도성 엘리먼트들 사이의 표면 거리를 사실상 연장시키기 위해 연면 연장기들(creepage extenders)로서 기능하는 복수의 홈들(grooves)을 가질 수 있다.The top and bottom surfaces of the housing may have a plurality of grooves that function as creepage extenders to substantially extend the surface distance between certain conductive elements of the power module.
하나의 실시예에서, 제1 단자 조립체의 적어도 2개의 제1 단자 다리들 및 제1 막대는 U-형상을 형성하고, 제2 단자 조립체의 적어도 2개의 제2 단자 다리들 및 제2 막대는 U-형상을 형성한다.In one embodiment, the at least two first terminal legs and the first bar of the first terminal assembly form a U-shape, and the at least two second terminal legs and the second bar of the second terminal assembly form a U-shape. - form a shape
하나의 실시예에서, 전력 모듈은 제1 핀 막대 및 제1 핀 막대로부터 연장되는 적어도 하나의 제1 핀 다리를 갖는 제1 핀 조립체를 또한 갖는다. 제1 핀 막대는 제1 막대에 인접하여 그리고 적어도 2개의 제1 단자 다리들 사이에 위치될 수 있다. 제2 핀 조립체는 제2 핀 막대 및 제2 핀 막대로부터 연장되는 적어도 하나의 제2 핀 다리를 가질 수 있다. 제2 핀 막대는 제2 막대에 인접하여 그리고 적어도 2개의 제2 단자 다리들 사이에 위치될 수 있다.In one embodiment, the power module also has a first pin assembly having a first pin rod and at least one first pin leg extending from the first pin rod. A first pin rod may be positioned adjacent to the first rod and between the at least two first terminal legs. The second pin assembly may have a second pin rod and at least one second pin leg extending from the second pin rod. A second pin bar may be positioned adjacent to the second bar and between the at least two second terminal legs.
적어도 하나의 제1 핀 다리는 2개의 제1 핀 다리들을 가질 수 있고, 적어도 하나의 제2 핀 다리는 2개의 제2 핀 다리들을 가질 수 있다. 이러한 실시예에서, 전력 모듈은 제3 및 제4 핀 조립체들을 또한 가질 수 있다. 제3 핀 조립체는 제3 핀 막대 및 제3 핀 막대로부터 연장되는 적어도 하나의 제3 핀 다리를 가질 수 있고, 제3 핀 막대는 제1 핀 막대에 인접하여 그리고 2개의 제1 핀 다리들 사이에 위치된다. 제4 핀 조립체는 제4 핀 막대 및 제4 핀 막대로부터 연장되는 적어도 하나의 제4 핀 다리를 가질 수 있고, 제4 핀 막대는 제2 핀 막대에 인접하여 그리고 2개의 제2 핀 다리 사이에 위치된다.The at least one first pin leg may have two first pin legs, and the at least one second pin bridge may have two second pin legs. In this embodiment, the power module may also have third and fourth pin assemblies. The third pin assembly may have a third pin rod and at least one third pin leg extending from the third pin rod, the third pin rod adjacent to the first pin rod and between the two first pin legs. is located in The fourth pin assembly may have a fourth pin rod and at least one fourth pin leg extending from the fourth pin rod, the fourth pin rod adjacent to the second pin rod and between the two second pin legs. is located
하나의 실시예에서, 적어도 하나의 제3 핀 다리는 2개의 제3 핀 다리들을 가질 수 있고, 적어도 하나의 제4 핀 다리는 2개의 제4 핀 다리들을 가질 수 있다.In one embodiment, the at least one third pin leg can have two third pin legs and the at least one fourth pin bridge can have two fourth pin legs.
하나의 실시예에서, 제1 핀 조립체는 제1 본드 와이어들을 통해 제1 복수의 수직 전력 디바이스들의 제1 접점들에 전기적으로 접속될 수 있다. 제2 핀 조립체는 제2 본드 와이어들을 통해 제2 복수의 수직 전력 디바이스들의 제2 접점들에 전기적으로 접속될 수 있다. 제3 핀 조립체는 제3 본드 와이어들을 통해 제1 복수의 수직 전력 디바이스들의 제3 접점들에 전기적으로 접속될 수 있다. 제4 핀 조립체는 제2 본드 와이어들을 통해 제2 복수의 수직 전력 디바이스들의 제4 접점들에 전기적으로 접속된다.In one embodiment, the first pin assembly may be electrically connected to first contacts of the first plurality of vertical power devices via first bond wires. The second pin assembly can be electrically connected to second contacts of the second plurality of vertical power devices via second bond wires. The third pin assembly may be electrically connected to third contacts of the first plurality of vertical power devices via third bond wires. The fourth pin assembly is electrically connected to the fourth contacts of the second plurality of vertical power devices via second bond wires.
하나의 실시예에서, 전력 모듈은 제1 단자 조립체, 제2 단자 조립체, 제1 핀 조립체, 및 제2 핀 조립체의 적어도 일부를 캡슐화하는 하우징을 갖는다. 적어도 하나의 제1 핀 다리 및 적어도 하나의 제2 핀 다리는 하우징의 각각의 측면 부분 외부로 연장되고 다음으로 75도와 105도 사이의 각도로 하우징의 상단을 향해 위쪽으로 회전한다. 다른 실시예들은 70도와 110도 사이, 80도와 100도 사이, 85도와 95도 사이, 및 87도와 93도 사이의 각도들을 포함할 수 있다.In one embodiment, a power module has a housing encapsulating at least a portion of a first terminal assembly, a second terminal assembly, a first pin assembly, and a second pin assembly. The at least one first pin leg and the at least one second pin leg extend out of respective side portions of the housing and then rotate upward towards the top of the housing at an angle between 75 and 105 degrees. Other embodiments may include angles between 70 and 110 degrees, between 80 and 100 degrees, between 85 and 95 degrees, and between 87 and 93 degrees.
하나의 실시예에서, 제1 복수의 수직 전력 디바이스들 및 제2 복수의 수직 전력 디바이스들은 전계 효과 트랜지스터들이다. 추가로, 제1 핀 조립체는 제1 복수의 수직 전력 디바이스들의 게이트 접점들 또는 소스 접점들 중 하나에 전기적으로 연결되고; 제2 핀 조립체는 제2 복수의 수직 전력 디바이스들의 게이트 접점들 또는 소스 접점들 중 하나에 전기적으로 연결된다.In one embodiment, the first plurality of vertical power devices and the second plurality of vertical power devices are field effect transistors. Additionally, the first pin assembly is electrically connected to one of the gate contacts or source contacts of the first plurality of vertical power devices; The second pin assembly is electrically connected to one of the gate contacts or source contacts of the second plurality of vertical power devices.
하나의 실시예에서, 제3 핀 조립체는 제1 복수의 수직 전력 디바이스들의 게이트 접점들 또는 소스 접점들 중 다른 하나에 전기적으로 연결된다. 제4 핀 조립체는 제2 복수의 수직 전력 디바이스들의 게이트 접점들 또는 소스 접점들 중 다른 하나에 전기적으로 연결된다.In one embodiment, the third pin assembly is electrically connected to another one of the gate contacts or source contacts of the first plurality of vertical power devices. The fourth pin assembly is electrically connected to another one of the gate contacts or source contacts of the second plurality of vertical power devices.
하나의 실시예에서, 제1 복수의 수직 전력 디바이스들은 서로 병렬로 전기적으로 연결되는 적어도 3개의 제1 수직 트랜지스터들을 갖고, 제2 복수의 수직 전력 디바이스들은 서로 병렬로 전기적으로 연결되는 적어도 3개의 제2 수직 트랜지스터들을 갖는다. 이러한 실시예에서, 적어도 3개의 제1 수직 트랜지스터들 및 적어도 3개의 제2 수직 트랜지스터들은 실리콘 탄화물 트랜지스터들일 수 있고 기판은 실리콘 탄화물일 수 있다. 완전히 밀집된 실시예들에서보다 더 적은 전력 핸들링 능력들을 필요로 하는 응용들에 대해 특정 전력 디바이스 위치들이 밀집되지 않을 수 있다.In one embodiment, the first plurality of vertical power devices have at least three first vertical transistors electrically connected in parallel with each other, and the second plurality of vertical power devices have at least three first vertical transistors electrically connected in parallel with each other. It has 2 vertical transistors. In this embodiment, the at least three first vertical transistors and the at least three second vertical transistors may be silicon carbide transistors and the substrate may be silicon carbide. Certain power device locations may be less dense for applications that require less power handling capabilities than in fully dense embodiments.
하나의 실시예에서, 제1 복수의 수직 전력 디바이스들 및 제2 복수의 수직 전력 디바이스들은 전력 전계 효과 트랜지스터들을 포함하고, 전력 회로는 H(half)-브릿지 회로이다.In one embodiment, the first plurality of vertical power devices and the second plurality of vertical power devices include power field effect transistors, and the power circuit is a half (H)-bridge circuit.
하나의 실시예에서, 제1 단자 조립체는, 복수의 점퍼들이 제2 트레이스에 전기적으로 및 기계적으로 접속되도록, 제1 가늘고 긴 막대로부터 제2 트레이스로 연장되는 복수의 점퍼들을 갖는다.In one embodiment, the first terminal assembly has a plurality of jumpers extending from the first elongated rod to the second trace such that the plurality of jumpers are electrically and mechanically connected to the second trace.
하나의 실시예에서, 제1 단자 조립체 및 제2 단자 조립체는 공통 리드 프레임(common lead frame)의 컴포넌트들이다.In one embodiment, the first terminal assembly and the second terminal assembly are components of a common lead frame.
하나의 실시예에서, 전력 회로는 전력 루프 및 적어도 하나의 신호 루프를 갖는다. 전력 루프는 제1 복수의 수직 전력 디바이스들 및 제2 복수의 수직 전력 디바이스들을 통해 계속된다. 전력 루프는 적어도 하나의 신호 루프와는 독립적이다. 적어도 하나의 신호 루프는 제1 복수의 수직 전력 디바이스들 또는 제2 복수의 수직 전력 디바이스들에 대한 적어도 하나의 제어 신호를 제공할 수 있다. 하나의 구성에서, 전력 루프는 전력 모듈과 어떠한 본드 와이어들을 통해서도 계속되지 않는다.In one embodiment, the power circuit has a power loop and at least one signal loop. The power loop continues through the first plurality of vertical power devices and the second plurality of vertical power devices. The power loop is independent of at least one signal loop. The at least one signal loop can provide at least one control signal for the first plurality of vertical power devices or the second plurality of vertical power devices. In one configuration, the power loop does not continue through the power module and any bond wires.
하나의 실시예에서, 제1 단자 조립체 및 제2 단자 조립체 양자 모두는 적어도 하나의 축을 따라 대칭적이다.In one embodiment, both the first terminal assembly and the second terminal assembly are symmetrical along at least one axis.
위 내용에 기초하여, 본 개시내용은, 차세대 SiC(silicon carbide) 및 다른 재료 시스템 전력 디바이스들 및 전력 전자 응용들을 위해 설계되는 소형, 고전압, 고전류, 저 인덕턴스 하프-브릿지 전력 모듈에 관한 것이다. 이것은, 외부 단자들로서 또한 역할을 하면서 디바이스들의 상단 패드들을 상호접속하는 다기능 구리 층이 있는 크기 및 비용 최적화된 전력 기판을 통합하는 새로운 레이아웃을 이용한다.Based on the foregoing, the present disclosure relates to a compact, high voltage, high current, low inductance half-bridge power module designed for next generation silicon carbide (SiC) and other material system power devices and power electronics applications. It uses a new layout that incorporates a size and cost optimized power substrate with a multifunctional copper layer interconnecting the top pads of the devices while also serving as external terminals.
다른 실시예에서, 전력 모듈은 기판, 제1 복수의 수직 전력 디바이스들, 제2 복수의 수직 전력 디바이스들, 하우징, 및 다양한 단자 조립체들을 포함한다. 기판은 제1 트레이스 및 제2 트레이스가 있는 상단 표면을 갖는다. 제1 복수의 수직 전력 디바이스들 및 제2 복수의 수직 전력 디바이스들은 전력 회로의 일부를 형성하도록 전기적으로 연결된다. 제1 단자 조립체는 제1 가늘고 긴 막대, 적어도 2개의 제1 단자 접점들, 및 제1 가늘고 긴 막대의 상이한 지점들과 적어도 2개의 제1 단자 접점들 사이에서 각각 연장되는 적어도 2개의 제1 단자 다리들을 포함한다. 제2 단자 조립체는 제2 가늘고 긴 막대, 적어도 2개의 제2 단자 접점들, 및 제2 가늘고 긴 막대의 상이한 지점들과 적어도 2개의 제2 단자 접점들 사이에서 각각 연장되는 적어도 2개의 제2 단자 다리들을 포함한다.In another embodiment, a power module includes a substrate, a first plurality of vertical power devices, a second plurality of vertical power devices, a housing, and various terminal assemblies. The substrate has a top surface with a first trace and a second trace. The first plurality of vertical power devices and the second plurality of vertical power devices are electrically connected to form part of a power circuit. The first terminal assembly includes a first elongate rod, at least two first terminal contacts, and at least two first terminals each extending between different points of the first elongate rod and the at least two first terminal contacts. include the legs The second terminal assembly includes a second elongate rod, at least two second terminal contacts, and at least two second terminals each extending between different points of the second elongate rod and the at least two second terminal contacts. include the legs
하우징은 상단 표면과 하단 표면 사이에 4개의 측면들을 포함하고, 하우징은 제1 단자 조립체 및 제2 단자 조립체의 적어도 일부를 캡슐화한다. 적어도 2개의 제1 단자 다리들 중 제1 단자 다리는 하우징의 제1 측면 외부로 연장되고, 적어도 2개의 제1 단자 접점들이 하우징의 하단 표면 위로 연장되고 그에 평행하도록 접힌다. 적어도 2개의 제2 단자 다리들 각각은 하우징의 제3 측면 외부로 연장되고 아래쪽으로 회전하고, 적어도 2개의 제2 단자 접점들은 하우징의 하단 표면과 75도와 105도 사이의 각도를 형성하고, 제3 측면은 하우징의 제1 측면과 제2 측면 사이에 있다. 다른 실시예들은 70도와 110도 사이, 80도와 100도 사이, 85도와 95도 사이, 및 87도와 93도 사이의 각도들을 포함할 수 있다.The housing includes four sides between the top surface and the bottom surface, and the housing encapsulates at least a portion of the first terminal assembly and the second terminal assembly. A first terminal leg of the at least two first terminal legs extends out of the first side surface of the housing, and the at least two first terminal contacts extend over and are folded parallel to the bottom surface of the housing. Each of the at least two second terminal legs extends out of the third side of the housing and rotates downward, the at least two second terminal contacts form an angle between 75 and 105 degrees with the bottom surface of the housing, and The side is between the first side and the second side of the housing. Other embodiments may include angles between 70 and 110 degrees, between 80 and 100 degrees, between 85 and 95 degrees, and between 87 and 93 degrees.
제1 복수의 수직 전력 디바이스들이 제1 단자 조립체의 제1 가늘고 긴 막대의 하단과 제1 트레이스 사이에서 전기적으로 및 기계적으로 직접 연결되도록 전력 모듈이 구성될 수 있다. 제2 복수의 수직 전력 디바이스들은 또한, 제2 트레이스와 제2 단자 조립체의 제2 가늘고 긴 막대의 하단 사이에서 전기적으로 및 기계적으로 직접 연결된다.The power module may be configured such that the first plurality of vertical power devices are electrically and mechanically directly connected between the first trace and the lower end of the first elongated rod of the first terminal assembly. The second plurality of vertical power devices are also electrically and mechanically directly connected between the second trace and the lower end of the second elongated rod of the second terminal assembly.
하나의 실시예에서, 복수의 제1 엠보싱들이 제1 가늘고 긴 막대 내에 제공되고 기판을 향해 바이어스되고, 복수의 제2 엠보싱들이 제2 가늘고 긴 막대 내에 제공되고 기판을 향해 바이어스된다. 제1 복수의 수직 전력 디바이스들 각각은 제1 단자 조립체의 제1 가늘고 긴 막대 내의 제1 복수의 엠보싱들 중 하나의 하단과 제1 트레이스 사이에서 전기적으로 및 기계적으로 직접 연결된다. 제2 복수의 수직 전력 디바이스들 각각은 제2 단자 조립체의 제2 가늘고 긴 막대 내의 제2 복수의 엠보싱들 중 하나의 하단과 제2 트레이스 사이에서 전기적으로 및 기계적으로 직접 연결된다.In one embodiment, a plurality of first embossings are provided in a first elongated rod and biased towards the substrate, and a plurality of second embossings are provided in a second elongated rod and biased towards the substrate. Each of the first plurality of vertical power devices is electrically and mechanically connected directly between the first trace and a lower end of one of the first plurality of embossings in the first elongate rod of the first terminal assembly. Each of the second plurality of vertical power devices is electrically and mechanically connected directly between the second trace and a lower end of one of the second plurality of embossings in the second elongate rod of the second terminal assembly.
전력 모듈은, 기판의 반대 측면들에 근접한 제2 트레이스에 전기적으로 및 기계적으로 연결되는, 제3 단자 조립체 및 제4 단자 조립체를 추가로 포함할 수 있다. 제3 단자 조립체는 하우징의 제1 측면 부분 외부로 연장되는 제3 단자 다리 및 하우징의 하단 표면 위로 연장되고 그에 평행한 제3 단자 접점을 포함할 수 있다. 제4 단자 조립체는 하우징의 제2 측면 외부로 연장되는 제4 단자 다리 및 하우징의 하단 표면 위로 연장되고 그에 평행한 제4 단자 접점을 포함한다.The power module may further include a third terminal assembly and a fourth terminal assembly electrically and mechanically coupled to the second trace proximate opposite sides of the substrate. The third terminal assembly can include a third terminal leg extending out of the first side portion of the housing and a third terminal contact extending over and parallel to a bottom surface of the housing. The fourth terminal assembly includes a fourth terminal leg extending out of the second side of the housing and a fourth terminal contact extending over and parallel to the bottom surface of the housing.
전력 모듈은 제1 핀 막대 및 적어도 하나의 제1 핀 다리를 포함하는 제1 핀 조립체- 적어도 하나의 제1 핀 다리는 제1 핀 막대로부터 그리고 하우징의 제4 측면 외부로 연장되고 다음으로 하우징의 하단 표면과 75도와 105도 사이의 각도로 아래쪽으로 회전함 -를 추가로 포함할 수 있고, 제4 측면은 하우징의 제3 측면에 반대이다. 제2 핀 조립체는 제2 핀 막대 및 적어도 하나의 제2 핀 다리를 포함하는 제2 핀 조립체- 적어도 하나의 제2 핀 다리는 제2 핀 막대로부터 그리고 하우징의 제4 측면 외부로 연장되고 다음으로 하우징의 하단 표면과 75도와 105도 사이의 각도로 아래쪽으로 회전함 -를 포함한다. 다른 실시예들은 70도와 110도 사이, 80도와 100도 사이, 85도와 95도 사이, 및 87도와 93도 사이의 각도들을 포함할 수 있다.The power module comprises a first pin assembly comprising a first pin rod and at least one first pin leg, the at least one first pin leg extending from the first pin rod and out of the fourth side of the housing and then extending from the housing. rotated downward at an angle between 75 and 105 degrees with the bottom surface; and the fourth side is opposite the third side of the housing. a second pin assembly comprising a second pin rod and at least one second pin leg, the at least one second pin leg extending from the second pin rod and out of the fourth side of the housing; rotated downward at an angle between 75 and 105 degrees with the bottom surface of the housing. Other embodiments may include angles between 70 and 110 degrees, between 80 and 100 degrees, between 85 and 95 degrees, and between 87 and 93 degrees.
전력 모듈은 제3 및 제4 핀 조립체들을 또한 포함할 수 있다. 제3 핀 조립체는 제3 핀 막대 및 적어도 하나의 제3 핀 다리- 적어도 하나의 제3 핀 다리는 제3 핀 막대로부터 그리고 하우징의 제3 측면 외부로 연장되고 다음으로 하우징의 하단 표면과 75도와 105도 사이의 각도로 아래쪽으로 회전함 -를 포함할 수 있다. 제4 핀 조립체는 제4 핀 막대 및 적어도 하나의 제4 핀 다리- 적어도 하나의 제4 핀 다리는 제4 핀 막대로부터 그리고 하우징의 제3 측면 외부로 연장되고 다음으로 하우징의 하단 표면과 75도와 105도 사이의 각도로 아래쪽으로 회전함 -를 포함할 수 있고, 적어도 제3 제1 핀 다리 및 적어도 하나의 제4 핀 다리는 적어도 2개의 제2 단자 접점들 사이에 있다. 다른 실시예들은 70도와 110도 사이, 80도와 100도 사이, 85도와 95도 사이, 및 87도와 93도 사이의 각도들을 포함할 수 있다.The power module may also include third and fourth pin assemblies. The third pin assembly comprises a third pin rod and at least one third pin leg, the at least one third pin leg extending from the third pin rod and out of the third side of the housing and then at 75 degrees with the bottom surface of the housing. rotated downward by an angle between 105 degrees. The fourth pin assembly comprises a fourth pin rod and at least one fourth pin leg, the at least one fourth pin leg extending from the fourth pin rod and out of the third side of the housing and then at 75 degrees with the bottom surface of the housing. and rotated downward at an angle of between 105 degrees, wherein at least a third first pin leg and at least one fourth pin leg are between the at least two second terminal contacts. Other embodiments may include angles between 70 and 110 degrees, between 80 and 100 degrees, between 85 and 95 degrees, and between 87 and 93 degrees.
특정 실시예들에서, 제1 단자 조립체는 하우징의 제4 측면 외부로 연장되는 그리고 다음으로 하우징의 하단 표면과 75도와 110도 사이의 각도로 아래쪽으로 회전하는 제5 핀 다리를 포함할 수 있다. 유사하게, 제2 단자 조립체는 하우징의 제3 측면 외부로 연장되는 그리고 다음으로 하우징의 하단 표면과 75와 110도 사이의 각도로 아래쪽으로 회전하는 제6 핀 다리를 포함할 수 있다. 다른 실시예들은 70도와 110도 사이, 80도와 100도 사이, 85도와 95도 사이, 및 87도와 93도 사이의 각도들을 포함할 수 있다.In certain embodiments, the first terminal assembly may include a fifth pin leg extending out of the fourth side of the housing and then rotating downward at an angle of between 75 and 110 degrees with the bottom surface of the housing. Similarly, the second terminal assembly may include a sixth pin leg extending out of the third side of the housing and then rotating downward at an angle between 75 and 110 degrees with the bottom surface of the housing. Other embodiments may include angles between 70 and 110 degrees, between 80 and 100 degrees, between 85 and 95 degrees, and between 87 and 93 degrees.
전력 회로는 전력 루프 및 적어도 하나의 신호 루프를 포함할 수 있고, 전력 루프는 제1 복수의 수직 전력 디바이스들 및 제2 복수의 수직 전력 디바이스들을 통해 계속된다. 전력 루프는 적어도 하나의 신호 루프와는 독립적일 수 있다. 추가로, 적어도 하나의 신호 루프는 제1 복수의 수직 전력 디바이스들 또는 제2 복수의 수직 전력 디바이스들에 대한 적어도 하나의 제어 신호를 제공할 수 있다. 특정 실시예들에서, 전력 루프는 전력 모듈의 어떠한 본드 와이어들을 통해서도 계속되지 않는다.The power circuit can include a power loop and at least one signal loop, the power loop continuing through a first plurality of vertical power devices and a second plurality of vertical power devices. The power loop may be independent of at least one signal loop. Additionally, the at least one signal loop can provide at least one control signal for the first plurality of vertical power devices or the second plurality of vertical power devices. In certain embodiments, the power loop does not continue through any of the bond wires of the power module.
제1 복수의 수직 전력 디바이스들 및 제2 복수의 수직 전력 디바이스들은 전력 전계 효과 트랜지스터들을 포함할 수 있고, 전력 회로는 H(half)-브릿지 회로이다.The first plurality of vertical power devices and the second plurality of vertical power devices may include power field effect transistors, and the power circuit is a half (H)-bridge circuit.
제2 단자 조립체는, 복수의 점퍼들이 제1 트레이스에 전기적으로 및 기계적으로 접속되도록, 제1 가늘고 긴 막대로부터 제1 트레이스로 연장되는 복수의 점퍼들을 포함할 수 있다.The second terminal assembly may include a plurality of jumpers extending from the first elongated rod to the first trace such that the plurality of jumpers are electrically and mechanically connected to the first trace.
또 다른 실시예에서, 전력 모듈은 다음과 같이 구성된다. 기판은 제1 트레이스 및 제2 트레이스가 있는 상단 표면을 갖는다. 제1 복수의 수직 전력 디바이스들 및 제2 복수의 수직 전력 디바이스들은 전력 회로의 일부를 형성하도록 전기적으로 연결된다. 제1 단자 조립체는, 제1 가늘고 긴 막대, 적어도 2개의 제1 단자 접점들, 및 제1 가늘고 긴 막대의 상이한 지점들과 적어도 2개의 제1 단자 접점들 사이에서 각각 연장되는 적어도 2개의 제1 단자 다리들을 갖고, 복수의 제1 엠보싱들이 제1 가늘고 긴 막대 내에 제공되고 기판을 향해 바이어스된다. 제2 단자 조립체는 제2 가늘고 긴 막대, 적어도 2개의 제2 단자 접점들, 및 제2 가늘고 긴 막대의 상이한 지점들과 적어도 2개의 제2 단자 접점들 사이에서 각각 연장되는 적어도 2개의 제2 단자 다리들을 갖고, 복수의 제2 엠보싱들이 제2 가늘고 긴 막대 내에 제공되고 기판을 향해 바이어스된다.In another embodiment, a power module is configured as follows. The substrate has a top surface with a first trace and a second trace. The first plurality of vertical power devices and the second plurality of vertical power devices are electrically connected to form part of a power circuit. The first terminal assembly includes a first elongated rod, at least two first terminal contacts, and at least two first terminal contacts each extending between different points of the first elongated rod and the at least two first terminal contacts. With terminal legs, a plurality of first embossments are provided in the first elongate rod and biased toward the substrate. The second terminal assembly includes a second elongate rod, at least two second terminal contacts, and at least two second terminals each extending between different points of the second elongate rod and the at least two second terminal contacts. With legs, a plurality of second embossments are provided in the second elongate bar and biased towards the substrate.
제1 복수의 수직 전력 디바이스들 각각은 제1 단자 조립체의 제1 가늘고 긴 막대 내의 제1 복수의 엠보싱들 중 하나의 하단과 제1 트레이스 사이에서 전기적으로 및 기계적으로 직접 연결될 수 있다. 제2 복수의 수직 전력 디바이스들 각각은 제2 단자 조립체의 제2 가늘고 긴 막대 내의 제2 복수의 엠보싱들 중 하나의 하단과 제2 트레이스 사이에서 전기적으로 및 기계적으로 직접 연결된다.Each of the first plurality of vertical power devices may be electrically and mechanically directly connected between the first trace and a bottom of one of the first plurality of embossings in the first elongate rod of the first terminal assembly. Each of the second plurality of vertical power devices is electrically and mechanically connected directly between the second trace and a lower end of one of the second plurality of embossings in the second elongate rod of the second terminal assembly.
이러한 설계들의 특징은 확장성 및 모듈성이다. 레이아웃은, (1) 더 큰 디바이스들을 수용하도록 또는 (2) 더 많은 디바이스들을 병렬로 배치하도록 넓혀지고 길어질 수 있다. 본질적으로, 패키지 개념은 패키지가 제공하는 성능 이점들 중 어떠한 것도 잃지 않고 전력 처리 필요들을 충족하도록 확장 또는 축소될 수 있다. 이러한 패키지들을 병렬로 배열하여, 컨버터의 전류를 증가시키는 것 및/또는 풀-브릿지들(종종 DC-DC 전력 변환에서 사용됨) 및 3상(모터 드라이브들 및 인버터들에서 사용됨)과 같은 토폴로지들을 형성하는 것 또한 수월하다.A hallmark of these designs is scalability and modularity. The layout can be widened and lengthened to (1) accommodate larger devices or (2) place more devices in parallel. Essentially, the package concept can be scaled up or down to meet power handling needs without losing any of the performance benefits the package provides. Arrange these packages in parallel to increase the current of the converter and/or form topologies such as full-bridges (often used in DC-DC power conversion) and three-phase (used in motor drives and inverters). It is also easy to do.
확장성 및 모듈성은 이러한 제품 설계에 대한 양태들이므로, 제안들 및 구성들의 광범위한 포트폴리오들이 이러한 플랫폼에 의해 지원될 수 있다. 아래에 설명되는 바와 같이, 본 개시내용은 특정 응용의 필요들을 최상으로 충족시키기 위해 확장 또는 축소될 수 있다.As scalability and modularity are aspects of this product design, a broad portfolio of proposals and configurations can be supported by this platform. As described below, the present disclosure may be expanded or narrowed to best meet the needs of a particular application.
해당 기술에서의 숙련자들은, 본 개시내용의 범위를 인정하고 첨부 도면들과 연관하여 다음의 상세한 설명을 읽은 후에 그 추가적인 양태들을 실현할 것이다.Those skilled in the art will appreciate the scope of this disclosure and will realize its additional aspects after reading the following detailed description in conjunction with the accompanying drawings.
본 명세서에 통합되고 그 일부를 형성하는 첨부 도면들은 본 개시내용의 몇몇 양태들을 예시하고, 설명과 함께 본 개시내용의 원리들을 설명하는 역할을 한다.
도 1a 및 도 1b는 통상적인 H(half)-브릿지 회로의 개략도들을 예시한다.
도 2는 도 1a의 H(half)-브릿지 회로의 실제 구현을 예시한다.
도 3은 본 개시내용의 제1 실시예에 따른 전력 모듈의 외부 구조의 등각도이다.
도 4는 본 개시내용의 제1 실시예의 내부 구조의 등각도이다.
도 5는 본 개시내용의 제1 실시예의 내부 구조의 평면도이다.
도 6은 본 개시내용의 제1 실시예의 분해도이다.
도 7은 본 개시내용의 대안적인 실시예의 내부 구조의 평면도이다.
도 8은 본 개시내용의 제1 실시예에 대한 예시적인 전력 루프를 예시한다.
도 9a는 본 개시내용에 따른 저 인덕턴스 버스 막대 하부 층에 대한 단자 접속의 제1 실시예를 예시한다.
도 9b는 본 개시내용에 따른 저 인덕턴스 버스 막대 상부 층에 대한 단자 접속의 제1 실시예를 예시한다.
도 9c는 본 개시내용에 따른 저 인덕턴스 버스 막대 상부 층에 대한 단자 접속의 제2 실시예를 예시한다.
도 10a는 본 개시내용에 따른 저 인덕턴스 버스 막대 하부 층에 대한 단자 접속의 제2 실시예를 예시한다.
도 10b는 본 개시내용에 따른 저 인덕턴스 버스 막대 상부 층에 대한 단자 접속의 제3 실시예를 예시한다.
도 11은 본 개시내용의 제1 실시예에 따른 예시적인 신호 루프를 예시한다.
도 12는 본 개시내용의 하나의 실시예에 따른 전력 기판에 대한 직접 본딩을 예시한다.
도 13은 트랜스컨덕턴스 부정합들로 인한 디바이스들 사이의 밸런싱 전류 경로들을 예시한다.
도 14a 및 도 14b는 본 개시내용의 하나의 실시예에 따른 전력 모듈의 외부 하우징의 전방 및 후방 등각도들이다.
도 14c 및 도 14d는 도 14a 및 도 14b의 전력 모듈의 외부 하우징의 평면도 및 단면도이다.
도 15는 본 개시내용의 하나의 실시예에 따른 전력 모듈 하우징의 윤곽을 예시한다.
도 16a, 도 16b, 도 16c, 및 도 16d는 본 개시내용에 따른 신호 핀 조립체들의 다양한 예들을 예시한다.
도 17a 및 도 17b는 본 개시내용에 따른 신호 핀 트리밍의 예들을 예시한다.
도 18은 본 개시내용의 하나의 실시예에 따른 리드 프레임 피처들을 예시한다.
도 19a 및 도 19b는 본 개시내용에 따른 리드 프레임 섹션의 등각도 및 평면도이다.
도 20은 본 개시내용에 따른 리드 프레임 어레이의 하나의 실시예를 예시한다.
도 21은 본 개시내용에 따른 전력 모듈에 대한 더 큰 변형을 예시한다.
도 22a 및 도 22b는 본 개시내용에 따른 완전히 밀집된 전력 모듈 및 부분적으로 밀집된 전력 모듈을 예시한다.
도 23은 본 개시내용의 하나의 실시예에 따른 더 높은 전력 하프-브릿지를 형성하기 위해 라미네이트된 버싱(laminated bussing)이 있는 병렬화된 전력 모듈들의 예를 예시한다.
도 24는 본 개시내용의 하나의 실시예에 따른 풀-브릿지 토폴로지로서 배열되는 전력 모듈들을 예시한다.
도 25는 본 개시내용의 하나의 실시예에 따른 3상 토폴로지로서 배열되는 전력 모듈들을 예시한다.
도 26은, 본 개시내용의 하나의 실시예에 따른, 다리 당 병렬로 2개의 전력 모듈들이 있는 3상 토폴로지로서 배열되는 전력 모듈들을 예시한다.
도 27은 본 개시내용의 다른 실시예에 따른 전력 모듈의 외부 구조의 제1 등각도이다.
도 28은 본 개시내용의 도 27의 실시예에 따른 전력 모듈의 외부 구조의 제2 등각도이다.
도 29는 본 개시내용의 도 27의 실시예에 따른 전력 모듈의 내부 구조의 등각도이다.
도 30은 본 개시내용의 도 27의 실시예에 따른 전력 모듈의 내부 구조의 평면도이다.
도 31은 본 개시내용의 도 27의 실시예에 따른 전력 모듈의 분해도이다.
도 32는, 하우징이 제거된, 본 개시내용의 도 27의 실시예에 따른 전력 모듈의 외부 구조의 제3 등각도이다.
도 33a 및 도 33b는 본 개시내용에 따른 리드 프레임 섹션의 등각도 및 평면도이다.
도 34는 본 개시내용에 따른 리드 프레임 어레이의 하나의 실시예를 예시한다.
도 35 및 도 36은, 더 넓은 구현은 더 높은 전력 핸들링 능력들이 있는 전력 모듈에 대한 추가적인 전력 디바이스들을 지원하는, 본 개시내용에 따른 전력 모듈에 대한 더 넓은 변형을 예시하는 제1 및 제2 등각도들이다.
도 37 및 38은, 더 좁은 구현은 더 낮은 전력 핸들링 능력들이 있는 전력 모듈에 대해 더 적은 또는 더 작은 전력 디바이스들을 지원하는, 본 개시내용에 따른 전력 모듈에 대한 더 좁은 변형을 예시하는 제1 및 제2 등각도들이다.The accompanying drawings, incorporated in and forming a part of this specification, illustrate several aspects of the disclosure and, together with the description, serve to explain the principles of the disclosure.
1A and 1B illustrate schematic diagrams of a conventional half (H)-bridge circuit.
FIG. 2 illustrates a practical implementation of the H(half)-bridge circuit of FIG. 1A.
3 is an isometric view of an external structure of a power module according to a first embodiment of the present disclosure.
4 is an isometric view of the internal structure of the first embodiment of the present disclosure.
5 is a plan view of the internal structure of the first embodiment of the present disclosure.
6 is an exploded view of a first embodiment of the present disclosure.
7 is a plan view of the internal structure of an alternative embodiment of the present disclosure.
8 illustrates an exemplary power loop for the first embodiment of the present disclosure.
9A illustrates a first embodiment of a terminal connection to a low inductance bus bar bottom layer according to the present disclosure.
9B illustrates a first embodiment of a terminal connection to a low inductance bus bar top layer according to the present disclosure.
9C illustrates a second embodiment of a terminal connection to a low inductance bus bar top layer according to the present disclosure.
10A illustrates a second embodiment of a terminal connection to a low inductance bus bar bottom layer according to the present disclosure.
10B illustrates a third embodiment of a terminal connection to a low inductance bus bar top layer according to the present disclosure.
11 illustrates an exemplary signal loop according to the first embodiment of the present disclosure.
12 illustrates direct bonding to a power substrate according to one embodiment of the present disclosure.
13 illustrates balancing current paths between devices due to transconductance mismatches.
14A and 14B are front and rear isometric views of an outer housing of a power module according to one embodiment of the present disclosure.
14c and 14d are top and cross-sectional views of the outer housing of the power module of FIGS. 14a and 14b.
15 illustrates the outline of a power module housing according to one embodiment of the present disclosure.
16A, 16B, 16C, and 16D illustrate various examples of signal pin assemblies according to the present disclosure.
17A and 17B illustrate examples of signal pin trimming according to the present disclosure.
18 illustrates lead frame features according to one embodiment of the present disclosure.
19A and 19B are isometric and top views of a lead frame section according to the present disclosure.
20 illustrates one embodiment of a lead frame array according to the present disclosure.
21 illustrates a larger variant for a power module according to the present disclosure.
22A and 22B illustrate fully dense power modules and partially dense power modules according to the present disclosure.
23 illustrates an example of parallelized power modules with laminated bussing to form a higher power half-bridge according to one embodiment of the present disclosure.
24 illustrates power modules arranged as a full-bridge topology according to one embodiment of the present disclosure.
25 illustrates power modules arranged as a three-phase topology according to one embodiment of the present disclosure.
26 illustrates power modules arranged as a three-phase topology with two power modules in parallel per leg, according to one embodiment of the present disclosure.
27 is a first isometric view of an external structure of a power module according to another embodiment of the present disclosure.
28 is a second isometric view of an external structure of a power module according to the embodiment of FIG. 27 of the present disclosure;
29 is an isometric view of an internal structure of a power module according to the embodiment of FIG. 27 of the present disclosure;
30 is a plan view of an internal structure of a power module according to the embodiment of FIG. 27 of the present disclosure.
31 is an exploded view of a power module according to the embodiment of FIG. 27 of the present disclosure.
32 is a third isometric view of the external structure of a power module according to the embodiment of FIG. 27 of the present disclosure, with the housing removed.
33A and 33B are isometric and top views of a lead frame section according to the present disclosure.
34 illustrates one embodiment of a lead frame array according to the present disclosure.
35 and 36 are first and second conformal diagrams illustrating a broader variant to a power module in accordance with the present disclosure, wherein a wider implementation supports additional power devices to the power module with higher power handling capabilities. help
37 and 38 are first and second illustrative narrower variations on a power module according to the present disclosure, where the narrower implementation supports fewer or smaller power devices for a power module with lower power handling capabilities. These are the second isometric views.
아래에 제시되는 실시예들은, 해당 기술에서의 숙련자들이 본 실시예들을 실시하는 것을 가능하게 하는데 필요한 정보를 표현하며, 본 실시예들을 실시하는 최상의 모드를 예시한다. 첨부 도면들에 비추어 다음의 설명을 읽으면, 해당 기술에서의 숙련자들은 본 개시내용의 개념을 이해하고 본 명세서에 특별히 다루지 않은 이러한 개념들의 응용들을 인식할 것이다. 이러한 개념들 및 응용들은 본 개시내용과 첨부 청구항들의 범위 내에 속한다는 점이 이해되어야 한다.The embodiments presented below represent the information necessary to enable those skilled in the art to practice the embodiments, and illustrate the best mode of practicing the embodiments. Upon reading the following description in light of the accompanying drawings, those skilled in the art will understand the concepts of this disclosure and will recognize applications of these concepts not specifically addressed herein. It should be understood that these concepts and applications fall within the scope of this disclosure and appended claims.
비록 제1, 제2 등의 용어들이 다양한 엘리먼트들을 설명하기 위해 본 명세서에서 사용될 수 있더라도, 이러한 엘리먼트들은 이러한 용어들에 의해 제한되어서는 안 된다는 점이 이해될 것이다. 이러한 용어들은 하나의 엘리먼트를 다른 엘리먼트로부터 구별하기 위해서만 단지 사용된다. 예를 들어, 본 개시내용의 범위로부터 벗어나지 않고, 제1 엘리먼트는 제2 엘리먼트라고 명명될 수 있고, 유사하게 제2 엘리먼트는 제1 엘리먼트라고 명명될 수 있다. 본 명세서에서 사용되는 바와 같이, "및/또는 (and/or)"이라는 용어는 연관된 열거된 항목들 중 하나 이상의 임의의 조합 및 모든 조합을 포함한다.Although the terms first, second, etc. may be used herein to describe various elements, it will be understood that these elements should not be limited by these terms. These terms are only used to distinguish one element from another. For example, a first element could be termed a second element, and similarly, a second element could be termed a first element, without departing from the scope of the present disclosure. As used herein, the term "and/or" includes any and all combinations of one or more of the associated listed items.
층, 영역, 또는 기판과 같은 엘리먼트가 다른 엘리먼트 "상(on)"에 있는 것으로서 또는 다른 엘리먼트 "상에(onto)" 연장되는 것으로서 참조될 때, 이는 그 다른 엘리먼트 상에 직접 있거나 또는 그 다른 엘리먼트 상에 직접 연장될 수 있거나 또는 중간 엘리먼트들이 또한 존재할 수 있다는 점이 이해될 것이다. 대조적으로, 엘리먼트가 다른 엘리먼트 "상에 직접(directly on)" 있는 것으로서 또는 다른 엘리먼트 "상에 직접(directly onto)" 연장되는 것으로서 참조될 때, 어떠한 중간 엘리먼트도 존재하지 않는다. 마찬가지로, 층, 영역, 또는 기판과 같은 엘리먼트가 다른 엘리먼트 "위(over)"에 있는 것으로서 또는 다른 엘리먼트 "위로(over)" 연장되는 것으로서 참조될 때, 이는 그 다른 엘리먼트 위에 직접 있거나 또는 그 다른 엘리먼트 위로 직접 연장될 수 있거나 또는 중간 엘리먼트들이 또한 존재할 수 있다는 점이 이해될 것이다. 대조적으로, 엘리먼트가 다른 엘리먼트 "위에 직접(directly over)" 있는 것으로서 또는 다른 엘리먼트 "위에 직접(directly over)" 연장되는 것으로서 참조될 때, 어떠한 중간 엘리먼트도 존재하지 않는다. 엘리먼트가 다른 엘리먼트에 "접속(connected)"되는 것으로서 또는 "연결(coupled)"되는 것으로서 참조될 때, 이는 그 다른 엘리먼트에 직접 접속되거나 또는 연결될 수 있거나 또는 중간 엘리먼트가 존재할 수 있다는 점이 또한 이해될 것이다. 대조적으로, 엘리먼트가 다른 엘리먼트에 "직접 접속(directly connected)"되는 것으로서 또는 "직접 연결(directly coupled)"되는 것으로서 참조될 때, 어떠한 중간 엘리먼트도 존재하지 않는다.When an element such as a layer, region, or substrate is referred to as being “on” or extending “onto” another element, it is directly on or on the other element. It will be appreciated that it may extend directly onto or intermediate elements may also be present. In contrast, when an element is referred to as being “directly on” another element or as extending “directly onto” another element, there are no intermediate elements present. Similarly, when an element such as a layer, region, or substrate is referred to as being “over” another element or extending “over” another element, it is directly on or over the other element. It will be appreciated that it may extend directly above or intermediate elements may also be present. In contrast, when an element is referred to as being “directly over” another element or as extending “directly over” another element, there are no intermediate elements present. It will also be understood that when an element is referred to as being “connected” or “coupled” to another element, it is directly connected or may be coupled to that other element or intervening elements may be present. . In contrast, when an element is referred to as being “directly connected” or “directly coupled” to another element, there are no intermediate elements present.
도면들에서 예시되는 바와 같이 하나의 엘리먼트, 층, 또는 영역의 다른 엘리먼트, 층, 또는 영역에 대한 관계를 설명하기 위해 "아래(below)" 또는 "위(above)" 또는 "상부(upper)" 또는 "하부(lower)" 또는 "수평(horizontal)" 또는 "수직(vertical)"과 같은 상대적 용어들이 본 명세서에서 사용될 수 있다. 이러한 용어들 및 위에 논의된 것들은 도면들에 묘사되는 배향 외에도 디바이스의 상이한 배향들을 포괄하도록 의도된다는 점이 이해될 것이다.“Below” or “above” or “upper” to describe the relationship of one element, layer, or region to another element, layer, or region as illustrated in the drawings. Or relative terms such as "lower" or "horizontal" or "vertical" may be used herein. It will be appreciated that these terms and those discussed above are intended to encompass different orientations of the device in addition to the orientation depicted in the figures.
본 명세서에 사용되는 용어들은 단지 특정 실시예들을 설명하기 위한 목적을 위해서이고, 본 개시내용을 제한도록 의도되는 것은 아니다. 본 명세서에 사용되는 바와 같이, 단수 형태들("a, " "an, "및 "the")은, 문맥이 명확하게 달리 표시하지 않는 한, 복수 형태들을 마찬가지로 포함하도록 의도된다. 포함("comprises, " "comprising, " "includes, "및/또는 "including")이라는 용어들은 본 명세서에서 사용될 때, 진술된 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 명시하지만, 하나 이상의 다른 특징, 정수, 단계, 동작, 엘리먼트, 컴포넌트, 및/또는 이들의 그룹의 존재 또는 추가를 배제하는 것은 아니라는 점이 추가로 이해될 것이다.The terms used herein are for the purpose of describing specific embodiments only, and are not intended to limit the present disclosure. As used herein, the singular forms “a,” “an,” and “the” are intended to include the plural forms as well, unless the context clearly dictates otherwise. The terms “comprises,” “comprising,” “includes,” and/or “including”, when used herein, refer to stated features, integers, steps, operations, elements, and/or It will be further understood that specifying the presence of components does not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, and/or groups thereof.
달리 정의되지 않는 한, 본 명세서에서 사용되는 (기술적 및 과학적 용어들을 포함하는) 모든 용어들은 본 개시내용이 속하는 기술에서의 통상의 숙련자에 의해 보통 이해되는 바와 동일한 의미를 갖는다. 본 명세서에서 사용되는 용어들은, 본 명세서 및 관련 기술의 문맥에서의 그들의 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 그렇게 정의되지 않는 한, 이상화된 또는 과도하게 형식적인 의미로 해석되지 않을 것이라는 점이 추가로 이해될 것이다.Unless defined otherwise, all terms (including technical and scientific terms) used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this disclosure belongs. The terms used in this specification are to be construed to have a meaning consistent with their meaning in the context of this specification and related art, and are to be interpreted in an idealized or overly formal sense, unless expressly so defined herein. It will be further understood that it will not be.
본 개시내용은 고전력 응용들에서 사용되는 전력 모듈들에 관한 것이다. 전력 모듈들은, 다양한 회로 토폴로지들 내로 배열되는, MOSFET들(metal oxide semiconductor field effect transistors), IGBT들(insulated gate bipolar transistors), 다이오드들 등과 같은, 하나 이상의 전력 반도체 디바이스를 포함할 수 있다. 통상적인 회로 토폴로지들은, 이에 제한되는 것은 아니지만, 단일 스위치, H(half)-브릿지 회로, 풀 H-브릿지 회로, 및, 종종 6-팩으로서 참조되는, 3상 스위칭 회로를 포함한다.The present disclosure relates to power modules used in high power applications. Power modules may include one or more power semiconductor devices, such as metal oxide semiconductor field effect transistors (MOSFETs), insulated gate bipolar transistors (IGBTs), diodes, etc., arranged into various circuit topologies. Common circuit topologies include, but are not limited to, a single switch, a half (H)-bridge circuit, a full H-bridge circuit, and a 3-phase switching circuit, often referred to as a 6-pack.
다음의 논의를 위해, 본 명세서에 개시되는 패키징 개념들의 이해를 용이하게 하기 위해 하프-브릿지 회로가 사용된다. 기본 H(half)-브릿지 회로는, 도 1a 및 도 1b에 예시되는 바와 같은 모터와 같은, 부하에 상이한 전압들을 스위칭하기 위해 사용되는 공통 전력 회로이다. H(half)-브릿지 회로의 주요 컴포넌트는, V+ 단자와 V-단자 사이에 직렬로 연결되는, 하이-사이드 트랜지스터 Q1과 로우-사이드 트랜지스터 Q2이다. 트랜지스터들 Q1 및 Q2가, 드레인(D), 게이트(G1, G2), 소스(S) 및 소스-켈빈(K1, K2) 접속들을 갖는 전력 MOSFET이라고 이러한 예에 대해 가정한다. 트랜지스터 Q1의 드레인(D)은 V+ 단자에 연결되고, 트랜지스터 Q2의 소스(S)는 V- 단자에 연결된다. 트랜지스터 Q1의 소스와 트랜지스터 Q2의 드레인은 함께 연결되고, 본질적으로 부하(도시되지 않음)에 접속되는 출력 노드인, MID 단자를 표현한다.For the following discussion, a half-bridge circuit is used to facilitate understanding of the packaging concepts disclosed herein. A basic half (H)-bridge circuit is a common power circuit used to switch different voltages to a load, such as a motor as illustrated in FIGS. 1A and 1B. The main components of the H(half)-bridge circuit are the high-side transistor Q1 and the low-side transistor Q2, connected in series between the V+ terminal and the V- terminal. Assume for this example that transistors Q1 and Q2 are power MOSFETs with drain (D), gate (G1, G2), source (S) and source-Kelvin (K1, K2) connections. The drain (D) of transistor Q1 is connected to the V+ terminal and the source (S) of transistor Q2 is connected to the V- terminal. The source of transistor Q1 and the drain of transistor Q2 are connected together and represent the MID terminal, which is essentially an output node connected to a load (not shown).
전력 핸들링을 증가시키기 위해, 다수의 전력 디바이스들 서로 병렬로 연결될 수 있다. 예시된 실시예들에서 및 도 2에 묘사되는 바와 같이, 트랜지스터 Q1은 서로 병렬로 연결되는 3개의 트랜지스터들 Q1', Q1'', 및 Q1'''에 의해 표현되고, 트랜지스터 Q2는 서로 병렬로 연결되는 3개의 트랜지스터들 Q2', Q2'' 및 Q2'''에 의해 표현된다. 간결성 및 가독성을 위해, 병렬 트랜지스터들 Q1', Q1'', 및 Q1'''은 집합적으로 트랜지스터 Q1로서 참조될 수 있고, 트랜지스터 Q2', Q2'', 및 Q2'''는 집합적으로 트랜지스터 Q2로서 참조될 수 있다. 이러한 예에서, 트랜지스터들 Q1 및 Q2는 수직, N 채널 MOSFET들이고, 드레인 접점은 디바이스의 하단 상에 있고, 소스, 게이트, 및 소스-켈빈 접점들은 디바이스의 상단 상에 있다. 도 2의 H(half)-브릿지 회로는 아래에 설명되는 전력 모듈 실시예들에서 구현되지만, 본 명세서에 제공되는 개념들로부터 혜택을 받을 다수의 타입들의 회로들 중 단 하나일 뿐이다.To increase power handling, multiple power devices can be connected in parallel with each other. In the illustrated embodiments and as depicted in Figure 2, transistor Q1 is represented by three transistors Q1', Q1'', and Q1''' connected in parallel with each other, and transistor Q2 in parallel with each other. It is represented by the connected three transistors Q2', Q2'' and Q2'''. For brevity and readability, the parallel transistors Q1', Q1'', and Q1''' may be collectively referred to as transistor Q1, and transistors Q2', Q2'', and Q2''' may be collectively referred to as It may be referred to as transistor Q2. In this example, transistors Q1 and Q2 are vertical, N-channel MOSFETs, the drain contact is on the bottom of the device, and the source, gate, and source-Kelvin contacts are on the top of the device. The half (H)-bridge circuit of FIG. 2 is implemented in power module embodiments described below, but is only one of many types of circuits that will benefit from the concepts presented herein.
예시적인 전력 모듈(10)이, 제1 실시예에 따라, 도 3, 도 4, 도 5, 및 도 6에 예시된다. 도 3은 성형될 수 있는, 하우징(12)이 있는 전력 모듈(10)의 등각도이다. 도 4 및 도 5는 캡슐화 성형된 하우징(12)이 없는 전력 모듈(10)의 등각도 및 평면도이다. 도 6은 전력 모듈(10)의 분해도이다. 다음의 설명은 도 3, 도 4, 도 5, 및 도 6 각각을 집합적으로 참조한다.An
전력 모듈(10)의 코어에는, 그 상단 표면에 장착되는 전력 디바이스들(16)이 있는 기판(14)이 존재한다. 이러한 실시예에서, 전력 디바이스들(16)은, 트랜지스터들 Q1(즉, Q1', Q1", Q1''') 및 Q2(즉, Q2', Q2", Q2''')이다. V- 단자 조립체(18)로서 참조되는, 제1 단자 조립체가, 전력 모듈(10)의 측면 A에 근접한 트랜지스터 Q2(16) 위에 장착된다. V- 단자(18) 조립체는 전도성이고 트랜지스터들 Q2의 상단 측면 상의 소스 접점들에 직접 부착되어 도 2의 V-노드를 형성한다.At the core of the
V+ 단자 조립체들(22)로서 참조되는 2개의 반대인 단자들은 측면들 C 및 D에 근접한 기판(14)의 상단 표면 상의 제1 트레이스/패드(34)(도 6)에 장착된다. 트랜지스터들 Q1은 트랜지스터들 Q1의 드레인들이 제1 트레이스/패드(34)에 직접 부착되도록 기판(14) 상에 장착된다. 이와 같이, 트랜지스터들 Q1의 드레인들 및 V+ 단자 조립체들(22)은 도 2의 V+ 노드를 형성한다.The two opposite terminals, referred to as
MID-단자 조립체(20)로서 참조되는, 다른 단자 조립체가, 전력 모듈(10)의 측면 B에 근접한 트랜지스터 Q1(16) 위에 장착된다. MID-단자 조립체(20)는 전도성이고 트랜지스터들 Q1의 상단 측면 상의 소스 접점들에 직접 부착된다. MID-단자 조립체(20)는, 트랜지스터들 Q2의 드레인 접점들이 직접 부착되는, 제2 트레이스/패드(34)까지 연장되어 이에 직접 부착되는 일체형 점퍼들(20J)을 포함한다. 이와 같이, 트랜지스터들 Q2의 드레인 접점들, 트랜지스터들 Q1의 소스 접점들, 및 MID-단자 조립체(20)는 도 2의 MID 노드를 형성한다.Another terminal assembly, referred to as
트랜지스터들 Q1에 대한 게이트 및 소스-켈빈 접점들(G1, K1)은, 각각, 본드 와이어들(32)을 사용하여 핀 조립체들(24, 26)에 전기적으로 연결된다. 유사하게, 트랜지스터들 Q2에 대한 게이트 및 소스-켈빈 접점들(G2, K2)은, 각각, 본드 와이어들(32)을 사용하여 핀 조립체들(28, 30)에 전기적으로 연결된다. 핀 조립체들(24, 26, 28, 30)은, 그들이 서로로부터는 물론 고전력 V-, V+, MID-노드들로부터 전기적으로 격리되도록, 기판(14)의 상단 표면에 직접 장착된다. 핀 조립체들(24, 26, 28, 30), V- 단자 조립체(18), 반대인 MID-단자 조립체(20), 및 V+ 단자 조립체들(22)의 설계 및 형상에 관한 상세사항들이 아래에 추가로 제공된다. 특히, 이러한 설계들은, 전력 모듈(10)에 의해 제공되는 전자기기들에 대한 입력 또는 출력 노드들을 제공하는 추가적인 핀들 또는 핀 조립체들을 포함할 수 있다. 이러한 추가적인 핀들 및 핀 조립체들은, 전류 감지, 온도 감지, 바이어싱 등을 위해 사용될 수 있다.Gate and source-Kelvin contacts G1 and K1 for transistors Q1 are electrically connected to pin
이제 도 6에서의 전력 모듈(10)의 분해도를 참조한다. 도면의 하단에서 시작하여, 트랜지스터들 Q1, Q2를 포함하는, 전력 디바이스들(16)이, 디바이스 부착 재료(40)를 사용하여 장착 위치들(38)에서 제1 및 제2 트레이스들(34, 36)에 부착된다. 디바이스 부착 재료(40)는, 기계적 구조, 고전류 상호접속, 및 높은 열 전도성을 제공하는 솔더, 접착제, 소결된 금속 등일 수 있다.Reference is now made to an exploded view of
핀 조립체들(24, 26, 28, 30), V- 단자 조립체(18), MID-단자 조립체(20), 및 V+ 단자 조립체(22)는 단일 리드 프레임(44)으로부터 형성된다. 전력 디바이스들(16) 및 기판(14)의 상단 부분들은, 리드 프레임 부착 재료(42)를 사용하여 V- 단자 조립체(18), MID-단자 조립체(20), 및 V+ 단자 조립체들(22)의 대응하는 하단 부분들에 접속된다. 리드 프레임 부착 재료는, 기계적 구조, 고전류 상호접속 및 높은 열 전도성을 제공하는 솔더, 접착제, 소결된 금속, 레이저 용접, 초음파 용접 등일 수 있다. 리드 프레임(44)은 통상적으로 고전류 외부 접속 및 내부 상호접속을 위한 금속 접점 스트립이다. 종종 시트 당 다수의 제품들이 있는, 단일 시트 상에서 임의의 접점들이 함께 합류되고, 형성 및 단품화되기 전에 어레이로서 처리된다.
본드 와이어들(32)은 통상적으로 전력 디바이스들(16)의 제어 접점들을 다양한 핀 조립체들(24, 26, 28, 30)에 접속하기 위해 사용된다. 본드 와이어들(32)은, 비교적 고전류의 전기적 상호접속을 지원할 수 있는 초음파 또는 열음파 본딩된 지름이 큰 와이어일 수 있다. 대안적으로, 핀 조립체들(26, 26, 28, 30)은, 전력 디바이스들(16), 기판(18) 상의 트레이스들 등에 직접 본딩될 수 있다.
하우징(12)은, 기계적 구조, 고전압 격리를 제공하기 위해 이송 또는 사출 성형 프로세스를 사용하여 형성될 수 있다. 하우징(12)은 전력 모듈(10)의 내부 부품들을 캡슐화한다. 하우징(12)을 위해 사용되는 성형 화합물은, 기계적 구조, 고전압 격리, CTE(coefficient of thermal expansion) 정합, 및 낮은 흡습성을 제공할 수 있는 이송 또는 압축 성형된 EMC(epoxy molding compound)일 수 있다.
V- 단자 조립체(18)는, 2개의 단자 다리들(18L) 사이에 존재하는, 가늘고 긴 제1 막대(18B)를 포함한다. 함께, 가늘고 긴 제1 막대(18B) 및 2개의 단자 다리들(18L)은 예시된 실시예에서 U-형상을 형성한다. T, V 및 C-형상들과 같은, 다른 형상들이 구상된다. 단자 다리들(18L) 각각은 제1 막대(18B)로부터 전력 모듈(10)의 측면 A를 향해 바깥쪽으로 연장되고, 하우징(12)의 측면을 통과하고, 하우징(12)의 상단을 향해 위쪽으로 회전하고, 다음으로 하우징(12)의 상단의 일부 위에서 안쪽으로 회전하여 V- 단자 접점(18C)을 제공하도록 형상을 이루고 있다. 이와 같이, 단자 다리들(18L) 각각의 말단 부분은 그 중간 부분 위로 뒤로 굴곡된다. 위에 주목된 바와 같이, V- 단자 조립체(18)의 제1 막대(18B)의 하단 부분들이 트랜지스터들 Q2(전력 디바이스들(16))의 소스 접점들에 직접 부착된다. 아래에 추가로 설명되는 실시예들에서 설명되는 바와 같이 엠보싱들 E(도시되지 않음)가 제공될 수 있다. 단자 다리들(18L)의 노출된 말단 단부들에 있는 V- 단자 접점들(18C)은 제1 단자 조립체(18)를 위한 단자 접점들을 제공한다.The V-
유사하게, MID-단자 조립체(20)는 2개의 단자 다리들(20L) 사이에 존재하는, 가늘고 긴 제2 막대(20B)를 포함한다. 함께, 제2 막대(20B) 및 2개의 단자 다리들(20L)은 예시된 실시예에서 U-형상을 형성한다. T, V 및 C-형상들과 같은, 다른 형상들이 구상된다. 단자 다리들(20L) 각각은 제2 막대(20B)의 단부로부터 전력 모듈의 측면 B를 향해 바깥쪽으로 연장되고, 하우징(12)의 측면을 통과하고, 하우징(12)의 상단을 향해 위쪽으로 회전하고, 다음으로 하우징(12)의 상단의 일부 위에서 안쪽으로 회전하여 MID-단자 접점(20C)을 제공하도록 형상을 이루고 있다. 이와 같이, 단자 다리들(20L) 각각의 말단 부분은 그 중간 부분 위로 뒤로 굴곡된다. MID-단자 조립체(20)의 제2 막대(20B)의 하단 부분들이 트랜지스터들 Q1(전력 디바이스들(16))의 소스 접점들에 직접 부착된다. 아래에 추가로 설명되는 실시예들에서 설명되는 바와 같이 엠보싱들 E(도시되지 않음)가 제공될 수 있다. 제2 단자 다리들(30)의 노출된 말단 단부들은 제2 단자 조립체(20)를 위한 단자 접점들을 제공한다.Similarly, the
이러한 실시예에서의 MID-단자 조립체(20)는, 제2 막대(20B)로부터 제1 단자 조립체(18)의 제1 막대(18B)를 향해 연장되는, 다수의 (3개의) 일체로 형성된 점퍼들(20J)을 또한 포함한다. 점퍼들(20J)의 말단 단부들은, 위에 설명된 바와 같이, 기판(14)의 상단 표면 상의 제1 트레이스(34)에 직접 부착된다. 점퍼(20J)는 단일 막대로 대체될 수 있다. 추가로, 점퍼들(20J)의 수는 실시예마다 변할 수 있다. 특정 실시예들에서, MID-단자 조립체(20)에 연결되는 전력 디바이스(16) 당 하나의 점퍼(20J)가 있을 것이다.The
2개의 반대인 V+ 단자들 조립체들(22)은 제1 및 제2 단자 조립체들(18, 20)의 단자 다리들(18L, 20L)과 유사하게 각각 형상을 이루고 있다. 다른 형상들이 구상된다. 각각의 반대인 단자(22)의 하나의 단부가 기판(14)의 상단 상의 제2 트레이스(36)에 직접 부착된다. 기판(14)으로부터, 각각의 반대인 단자(22)는 전력 모듈(10)의 측면들 C 및 D를 향해 바깥쪽으로 연장되고, 하우징(12) 각각의 측면을 통과하고, 하우징(12)의 상단을 향해 위쪽으로 회전하고, 다음으로 하우징(12)의 상단의 일부 위로 안쪽으로 회전된다. 이와 같이, V+ 단자 조립체들(22) 각각의 말단 부분은 그 중간 부분 위로 뒤로 굴곡된다. 반대인 단자들(22)의 노출된 말단 단부들은 V+ 단자 조립체들(22)을 위한 단자 접점들(22C)을 제공한다. 예시되는 바와 같이, V- 및 MID- 단자 조립체들(18, 20)은 전력 모듈(10)의 반대 측면들 A 및 B 상에 위치된다. 2개의 반대인 V+ 단자 조립체들(22)은 전력 모듈(10)의 나머지 반대 측면들 C 및 D 상에 위치된다. 특히, V-, V+ 및 MID 단자 접점들(18C, 22C, 20C)은 응용에 의존하여 동일 평면 상에 있거나 또는 비-평면일 수 있다. V-, V+, 및 MID 단자 접점들(18C, 22C, 20C)은 상이한 구성들로 또한 형성될 수 있고, 일부는 C 형상을 형성하기 위해 2 개의 굴곡들을 갖는 한편 일부는 L 등을 형성하는 하나의 굴곡만을 단지 가질 수 있다. 2개, 3개 또는 그 이상의 상이한 평면들 상에 접점들을 배치하는 비-평면 구성들은 이러한 접점들을 외부 버스 막대들에 접속하기 위한 추가적인 옵션들을 제공할 수 있다.The two opposite
네스팅된 신호 핀 조립체들(24, 26 및 28, 30)의 그룹들이, V- 단자 조립체(18)의 단자 다리들(18L)과 MID-단자 조립체(20)의 단자 다리들(20L) 사이에 제공된다. 예시된 실시예에서의 핀 조립체들(24, 26, 28, 30)은 U-형상이고 핀 막대들(24B, 26B, 28B, 30B) 및 각각의 핀 막대(24B, 26B, 28B, 30B)로부터 연장되는 한 쌍의 핀 다리들(24L, 26L, 28L, 30L)을 포함한다. 다른 실시예들은 신호 핀 막대들(24B, 26B, 28B, 30B)에 대해 L 및 T 형상들을 사용할 수 있다. 핀 다리들(24L, 26L, 28L, 30L)은 하우징(12)의 각각의 측면을 통해 바깥쪽으로 연장되고 수직으로 위쪽으로 회전한다. 본드 와이어들(32)은 전력 디바이스들(16)을 핀 조립체들(24, 26, 28, 30)의 핀 막대들(24B, 26B, 28B, 30B)에 전기적으로 접속한다.Groups of nested
일반적으로, 전력 모듈에는 2개의 카테고리들의 전기 루프들이 있다: 전력 루프와 신호 루프. 전력 루프는 트랜지스터들 Q1, Q2의 드레인(또는 콜렉터) 및 소스(또는 에미터)를 통해 부하에 전력을 전달하기 위한 트랜지스터들 Q1, Q2를 통한 고전압, 고전류 경로이고, 부하는 MID-단자 조립체(20)에 통상적으로 접속된다. 신호 루프는, 트랜지스터들 Q1, Q2의 게이트들 G1, G2(또는 베이스들) 및 소스들 S(또는 에미터들)를 통한 저전압, 저전류 경로이다. 게이트-소스(또는 베이스-에미터) 신호 경로는, 트랜지스터들 Q1, Q2를 사실상 턴-온시키거나 또는 턴-오프시키도록 트랜지스터들 Q1, Q2를 작동시킨다. 아래에 상세히 설명되는 바와 같이, 신호 루프는 트랜지스터들 Q1, Q2의 소스-켈빈 접속들 K1, K2를 또한 수반할 수 있다.Generally, there are two categories of electrical loops in a power module: power loops and signal loops. The power loop is a high voltage, high current path through the transistors Q1, Q2 to deliver power to the load through the drain (or collector) and source (or emitter) of the transistors Q1, Q2, and the load is connected to the MID-terminal assembly ( 20) is normally connected. The signal loop is a low voltage, low current path through gates G1, G2 (or bases) and sources S (or emitters) of transistors Q1, Q2. The gate-source (or base-emitter) signal path activates the transistors Q1 and Q2 to actually turn them on or off. As described in detail below, the signal loop may also involve the source-Kelvin connections K1, K2 of transistors Q1, Q2.
전력 루프는 V+ 단자 조립체(22)와 V- 단자 조립체(18) 사이에서 사실상 계속된다. V+ 단자 조립체(22) 및 V- 단자 조립체(18)는, 큰 커패시턴스와 병렬로 배터리와 같은, DC 전원을 가로질러 통상적으로 접속된다. 예시된 전력 모듈(10)에 대한 예시적인 전력 루프가 도 8에 도시된다.The power loop continues substantially between the
반대인 V+ 단자 조립체들(22)은 기판(14) 상의 제2 트레이스(36)의 반대인 단부들에 직접 부착된다. 전력은 2개의 V+ 단자 조립체들(22)의 다리들(22C) 및 접점들(22C)을 통해 전력 모듈(10) 내로 흐른다. 이와 같이, 전력은 단자 조립체들(22)을 통해 기판(14) 상의 제2 트레이스(36)의 반대인 단부들 상으로 및 트랜지스터들 Q1의 드레인 접점들 위로 흐른다. 트랜지스터들 Q1의 드레인 접점들은 트랜지스터들 Q1의 하단들에 있고 제2 트레이스(36)에 또한 직접 부착된다. 트랜지스터들 Q1은 2개의 V+ 단자 조립체들(22)이 제2 트레이스(36)에 부착되는 지점들 사이에서 제2 트레이스(36)에 부착되고, 트랜지스터들 Q1은 서로로부터 및 2개의 V+ 단자 조립체들(22)에 대한 부착 지점들로부터 동등하게 이격된다.Opposite
다음으로, 전력이 트랜지스터들 Q1의 드레인들로부터 트랜지스터들 Q1의 소스들로 트랜지스터들 Q1을 통해 흐른다. 트랜지스터들 Q1의 소스들은 mid 단자 조립체(20)의 제2 막대(20B)의 하단 측면에 부착된다. mid 단자 조립체(20)의 mid-단자 점퍼들(20J)은 mid 단자 조립체(20)의 제2 막대(20B)를 기판(14) 상의 제1 트레이스(34)에 접속한다. 트랜지스터들 Q2의 드레인들은 제1 트레이스(34)에 직접 부착되고 서로로부터 동등하게 이격된다. 트랜지스터들 Q2의 드레인들로부터, 전력이 트랜지스터들 Q2를 통해 트랜지스터들 Q2의 소스들로 흐른다. 트랜지스터들 Q2의 소스들은 V- 단자 조립체(18)의 제1 막대(18B)의 하단 측면에 직접 접속된다. 이와 같이, 전력이 제1 막대(18B)를 따라 반대인 다리들(18L)을 통해 V- 단자 조립체(18)의 접점들(18C)로 흐른다.Power then flows through transistors Q1 from the drains of transistors Q1 to the sources of transistors Q1. The sources of the transistors Q1 are attached to the lower side of the
대칭형 V+ 단자 조립체들(22)과 대칭형 V- 단자 조립체(18)를 사용하여, 디바이스들 사이의 전류 공유가 밸런싱되고, 더 작은 외부 접점들이 사용될 수 있고, 이는 리드 프레임 패널화에 도움이 되며, 전력 루프의 전체 전류 경로를 단축시키는 것에 의해 인덕턴스가 크게 감소된다. 아래에 추가로 설명되는 바와 같이, V- 단자 조립체(18), MID-단자 조립체(20), 및 V+ 단자 조립체들(22)의 접점들(18C, 20C, 22C)은, 레이저 용접들, 솔더, 초음파 용접들, 기계적 본딩들(클램프들, 스프링들 등), 전도성 접착제들, 또는 임의의 다른 전도성 본드를 사용하여 외부 상호접속부들에 전기적으로 접속될 수 있다.Using symmetrical
전류는 폐쇄 회로를 통해 흘러야 한다. 따라서, 패키지 자체의 표류 인덕턴스(stray inductance)가 전체 루프 인덕턴스에 기여하는 유일한 인자는 아니다. 전원의 임의의 커패시턴스와 전원, 외부 버싱 및 배선, 및 전력 모듈(10) 자체에 걸쳐 제공되는 커패시터들을 포함한, 전체 루프의 인덕턴스가 고려되어야 한다. 이와 같이 전력 모듈(10)의 내부 레이아웃은 저-인덕턴스이어야할 뿐만 아니라, V- 단자 조립체(18), MID-단자 조립체(20), V+ 단자 조립체들(22)의 위치들이 저-인덕턴스 라미네이트된 버싱 또는 전력 모듈(10)을 DC 전원에 접속하는 유사한 상호접속 방법을 또한 허용해야 한다.Current must flow through a closed circuit. Thus, the stray inductance of the package itself is not the only factor contributing to the overall loop inductance. Any capacitance of the power supply and inductance of the entire loop, including capacitors provided across the power supply, external busings and wiring, and the
단자들을 고성능 버싱에 접속하는 많은 효과적인 접근법들이 있다. 도 9a 및 도 9b는 라미네이트된 버스 막대를 사용하는 접근법을 묘사한다: V- 버스 막대(48), MID 버스 막대(50), 및 V+ 버스 막대(52)는, 각각, V- 단자 조립체(18), MID-단자 조립체(20), 및 V+ 단자 조립체들(22)에 접속된다. 이와 같이, 버싱을 위한 금속 평면들은 전력 모듈(10)의 상단 위로 계속된다. 명확성을 위해, 단지 V- 버스 막대(48), MID 버스 막대(50), 및 V+ 버스 막대(52)의 금속 컴포넌트들만이 도시되고, 라미네이션 필름 자체는 도시되지 않는다. 예시된 구성은, 멀티-모듈 토폴로지를 병렬화하거나 또는 형성하기 위해서와 같이, 이웃하는 전력 모듈들(10)이 서로 근접하여 가깝게 배치될 수 있는 고밀도 및 저 인덕턴스 솔루션을 제공한다.There are many effective approaches to connecting terminals to high performance bussing. 9A and 9B depict an approach using laminated bus bars: V-
특히 도 9a를 참조하면, V- 버스 막대(48)는 2개의 접점들(48C)이 연장되어 나오는 본체(48B)를 갖는다. 접점(48C)은 V- 단자 조립체(18)의 접점들(18C)에 물리적으로 그리고 전기적으로 접속된다. 유사하게, MID 버스 막대(50)는 2개의 접점들(50C)이 연장되어 나오는 본체(50B)를 갖는다. 접점들(50C)은 MID 단자 조립체(20)의 접점들(20C)에 물리적으로 그리고 전기적으로 접속된다. 도 9b를 참조하면, V+ 버스 막대(52)는 단일의 넓은 접점(52C)이 연장되어 나오는 본체(52B)를 갖는다. 접점(52C)은 반대인 V+ 단자 조립체들(22)의 접점들(22C)에 물리적으로 그리고 전기적으로 접속된다. V+ 버스 막대(52) 내의 개구는 V- 버스 막대(48)의 접점들(48C)에 대한 액세스 뿐만 아니라 게이트 G2 및 소스-켈빈 K2 신호들을 위한 핀 조립체(28, 30)에 대한 통과를 제공한다. 도 9b는 V+ 단자 조립체들(22)을 위로 상승시켜 이들이 V- 단자 조립체들(18)과 동일-평면에 있지 않게 하는 것에 의해 일부 상황들에서 회피될 수 있는 V+ 버스 막대(48)의 굴곡을 도시한다.Referring specifically to FIG. 9A , the V-
도 9c는 V+ 버스 막대(52)에 대한 대안적인 구성을 제공한다.9C provides an alternative configuration for the
V+ 버스 막대(52)는 본체(52B)로부터 연장되는 연장부(52E)를 갖는다. 본체는 연장부(52E)로부터 V+ 단자 조립체들(22)의 접점들(22)로 하강하는 2개의 반대인 피트(52F)를 갖는다. 도 9c의 구성은 도 9b의 구성에 관하여 더 많은 변형 완화(strain relief)와 더 적은 강성을 대가로 일부 인덕턴스(즉, 더 적은 라미네이션 영역으로 인해 증가된 인덕턴스)를 약간 희생한다.
도 10a 및 도 10b에 다른 버싱 접근법이 예시된다. 여기서, 버싱은 전력 모듈들(10)의 측면들을 따라 또는 그 둘레 주위에서 더 많이 계속된다. 이러한 것은 일반적으로 접점 영역들 또는 전력 모듈(10)에 대한 더 많은 액세스가 필요한 상황들에서 유용할 수 있다. 예를 들어, 솔더링 또는 용접 도구가 다양한 접점들의 금속 표면들에 직접 터치할 필요가 있는 경우이다.Another busing approach is illustrated in FIGS. 10A and 10B. Here, bussing continues more along the sides of the
특히 도 10a를 참조하면, V- 버스 막대(48')는 2개의 접점들(48C')이 연장되어 나오는 본체(48B')를 갖는다. V- 버스 막대(48')는 전력 모듈(10)의 둘레 외부로 바이어스되고, 2개의 접점들(48C')은 V- 단자 조립체(18)의 접점들(18C)과 접촉을 이루기 위해 안쪽 및 아래쪽으로 연장되기 전에 전력 모듈(10)의 반대인 측면들을 둘러싼다. 유사하게, MID 버스 막대(50')는 2개의 접점들(50C')이 연장되어 나오는 본체(50B')를 갖는다.Referring specifically to FIG. 10A, the V-bus rod 48' has a
MID 버스 막대(50')는 전력 모듈(10)의 둘레 외부에서 바이어스되며 여기서 2개의 접점들(50C')은 MID-단자 조립체(20)의 접점들(20C)과 접촉을 이루기 위해 안쪽으로 및 아래쪽으로 연장되기 전에 전력 모듈(10)의 반대 측면들 주위를 둘러싼다.The MID bus bar 50' is biased outside the perimeter of the
도 10b를 참조하면, V+ 버스 막대(52')는 전력 모듈(10)의 둘레 외부에서 바이어스되고 V- 버스 막대(48') 위에 존재한다. V+ 버스 막대(52')는 V+ 단자 조립체들(22) 각각의 접점들(22C)과 접촉을 이루기 위해 안쪽으로 및 아래쪽으로 연장되기 전에 전력 모듈(10)의 반대 측면들 주위를 둘러싸는 2개의 접점들(52C')을 갖는다. 특정한 시스템 구성들에 의존하여 더 많은 버싱 접근법들과 모듈 변형들이 구상될 수 있다. 궁극적으로, 최종 목표는 다양한 최종 사용자 솔루션들을 허용하는 다목적이고 효과적인 단자 배열을 제공하는 것이다.Referring to FIG. 10B, V+ bus bar 52' is biased outside the perimeter of
각각의 트랜지스터(Q1, Q2) 위치에 대한, 신호 루프들 또는 게이트 및 소스들 접속들은, 스위칭 동안 트랜지스터들 Q1, Q2의 게이트들에 관한 전압 스트레스를 최소화하는 낮은 임피던스로부터 또한 혜택을 받는다. 게이트 스트레스들은 저항기들을 추가하는 것에 의해 버퍼링되거나 또는 감소될 수 있지만, 이러한 것은 종종 더 높은 패키지 복잡도, 더 높은 비용, 및 더 느린 스위칭 속도들을 대가로 한다. 가장 중요한 것은, 최적의 스위칭 성능을 위해, 전력 루프들과 신호 루프들이 서로 완전히 독립적이어서 고속으로, 잘 제어되는 역학으로 낮은 스위칭 손실을 가능하게 하는 것이다.The signal loops or gate and sources connections, for each transistor Q1, Q2 location, also benefit from low impedance which minimizes the voltage stress on the gates of transistors Q1, Q2 during switching. Gate stresses can be buffered or reduced by adding resistors, but this often comes at the cost of higher package complexity, higher cost, and slower switching speeds. Most importantly, for optimal switching performance, the power loops and signal loops are completely independent of each other, enabling low switching losses with high speed and well-controlled dynamics.
드레인-소스(또는 콜렉터-에미터) 및 게이트-소스(또는 게이트-에미터) 루프들은 디바이스의 소스(또는 에미터)에서 동일한 접속을 공유한다. 전력 경로가 신호 경로들에 연결되면, 포지티브 또는 네거티브 피드백을 통해 추가 역학이 도입된다. 통상적으로, 네거티브 피드백은 전력 경로 연결이 제어 신호와 싸울 때(즉, 제어 신호가 디바이스를 턴 온시키려고 시도할 때 전력 경로 연결은 디바이스를 턴 오프시키려고 시도할 때) 추가 손실들을 도입한다. 전력 경로 연결은 디바이스들이 파괴될 때까지 제어 신호를 증폭하므로, 포지티브 피드백은 통상적으로 불안정성을 야기한다. 궁극적으로, 전력 및 신호 경로들의 연결은, 스위칭 품질에서의 감소, 더 느린 스위칭 속도들, 증가된 손실들, 및 가능한 파괴를 초래한다.The drain-source (or collector-emitter) and gate-source (or gate-emitter) loops share the same connection at the source (or emitter) of the device. When the power path is connected to the signal paths, additional dynamics are introduced through positive or negative feedback. Typically, negative feedback introduces additional losses as the power path connection fights the control signal (ie, when the control signal tries to turn the device on and the power path connection tries to turn the device off). Positive feedback usually causes instability, as the power path connection amplifies the control signal until the device is destroyed. Ultimately, the coupling of the power and signal paths results in a reduction in switching quality, slower switching speeds, increased losses, and possible destruction.
따라서, 독립적인 루프들이 스위칭 품질을 개선한다. 예시된 실시예들에서, 전원 접속은, 하나가 다른 것과 중첩되거나 또는 간섭하지 않도록 신호 소스(소스-켈빈이라고 참조됨)와는 별개의 경로를 갖는다. 트랜지스터들에 대해 별개의 접속들이 가까울수록, 스위칭 성능은 더 양호하다.Thus, independent loops improve switching quality. In the illustrated embodiments, the power connections have separate paths from the signal sources (referred to as source-Kelvin) so that one does not overlap or interfere with the other. The closer the discrete connections to the transistors, the better the switching performance.
도 11은 예시된 실시예에 대한 내부 신호 루프들을 예시한다. 트랜지스터 Q1에 대한 신호 루프는 G1 핀 조립체(24) 상으로 및 이를 통해 흐르고 다음으로 본드 와이어(32)를 통해 트랜지스터 Q1의 게이트 접점으로 흐르고, 신호는 트랜지스터 Q1에 제시된다. 신호 루프는 트랜지스터 Q1의 소스 접점을 통해 트랜지스터 Q1로부터 흐른다. 소스 접점으로부터, 신호 루프는 다른 본드 와이어(32)를 통해 직접 K1 핀 조립체(26)로 및 이를 통해 흐른다.11 illustrates inner signal loops for the illustrated embodiment. The signal loop for transistor Q1 flows onto and through
유사하게, 트랜지스터들 Q2에 대한 신호 루프는 G2 핀 조립체(28) 상으로 및 이를 통해 흐르고 다음으로 본드 와이어(32)를 통해 트랜지스터들 Q2의 게이트 접점으로 흐르고, 신호는 트랜지스터들 Q2에 제시된다. 신호 루프는 트랜지스터 Q2의 소스 접점을 통해 트랜지스터 Q2로부터 흐른다. 소스 접점으로부터, 신호 루프는 다른 본드 와이어(32)를 통해 직접 K2 핀 조립체(30)로 및 이를 통해 흐른다. 도시되는 바와 같이, 이러한 것은 전력 및 신호 루프들이 완전히 독립적인 진정한 소스-켈빈 구현이다.Similarly, the signal loop for transistors Q2 flows onto and through
도 11의 신호 루프들은 단지 하나의 실시예이다. 도 12에 도시되는 바와 같이, 다른 실시예들은 기판(14)의 상단에 추가적인 신호 트레이스들(54)을 포함할 수 있다. 이러한 실시예들에서, 하나의 세트의 본드 와이어들(32)이 트랜지스터의 게이트 및 소스 접점들을 추가적인 신호 트레이스들(54)에 먼저 접속하고, 제2 세트의 본드 와이어들(32)은 이러한 추가적인 신호 트레이스들(54)을 적절한 핀 조립체들(24-30)(G1, G2, K1, K2)에 접속한다. 후자의 구성은 더 단순한 신호 핀 구현을 허용하지만, 상당히 더 많은 기판 영역이 요구하고, 이는 비용 증가를 초래할 수 있다. 궁극적으로, 레이아웃은 양자 모두와 호환가능하도록 유연하며, 각각의 실시예는 상이한 응용들 또는 사양들에 맞게 강화되거나 또는 최적화될 수 있다.The signal loops in FIG. 11 are just one example. As shown in FIG. 12 , other embodiments may include additional signal traces 54 on top of the
병렬화된 디바이스들 사이의 트랜스컨덕턴스 부정합에서 추가의 이슈가 발생한다. 트랜스컨덕턴스는 사실상 디바이스의 전류 이득이며, 출력 전류와 입력 전압 사이의 관계에 대응한다. 스위칭 동안, 입력 전압이 상승하고, 출력 전류에서의 연관된 상승을 초래한다. 실리콘 탄화물 전력 디바이스들에서 흔한, 병렬화된 디바이스들 사이에 트랜스컨덕턴스 차이가 있는 경우, 디바이스들 각각은 약간 상이한 턴-온 특성들을 갖는다. 디바이스들을 통해 계속되는 상이한 전류들로 인해, 각각의 디바이스에는 약간 상이한 전압들이 제시된다. 이러한 전압 부정합들은 스위칭 동안에 디바이스들 사이에 흐르는 '밸런싱 전류(balancing current)'를 초래할 것이다.A further issue arises from transconductance mismatch between parallelized devices. Transconductance is effectively the current gain of the device and corresponds to the relationship between the output current and the input voltage. During switching, the input voltage rises, resulting in an associated rise in output current. When there is a difference in transconductance between paralleled devices, which is common in silicon carbide power devices, the devices each have slightly different turn-on characteristics. Due to the different currents going through the devices, slightly different voltages are presented to each device. These voltage mismatches will result in 'balancing current' flowing between the devices during switching.
이러한 밸런싱 전류는, 전력 루프 대신 신호 루프를 통해서일 수 있는 최소 임피던스의 경로를 선호할 것이다. 연결되는 전력 및 신호 루프들과의 간섭 이슈들과 같이, 이러한 밸런싱 전류는 스위칭 품질에 영향을 미칠 수 있다. 신호 루프를 통해 제어되지 않는 이러한 높은 전류를 도입하는 것은, 신호 루프들이 높은 전류를 운반하도록 의도되지 않았기 때문에 신뢰성 우려를 또한 도입할 수 있다.This balancing current will favor the path of least impedance, which can be through the signal loop instead of the power loop. Like interference issues with connected power and signal loops, this balancing current can affect switching quality. Introducing such high uncontrolled current through the signal loop may also introduce reliability concerns since the signal loops are not intended to carry high current.
하나의 실시예에서, 상당히 더 낮은 인덕턴스가 디바이스들의 상면 상의 소스 패드들을 가로질러 계속되는 금속 시트를 통해 발견된다. 이러한 경로들은 도 13에 묘사된다. 이에 비해, 소스 본드 경로의 유효 경로 길이와 단면은 비교적 더 높은 임피던스를 갖는다. 실제로, 밸런싱 전류는 전력 접점을 통해 흐르고 신호들과 간섭하지 않는다.In one embodiment, a significantly lower inductance is found through a metal sheet that continues across the source pads on the top side of the devices. These pathways are depicted in FIG. 13 . In comparison, the effective path length and cross section of the source bond path have a relatively higher impedance. In practice, the balancing current flows through the power contacts and does not interfere with the signals.
이제 도 14a 내지 도 14d를 참조하면, 패키지는, 이송 성형, 압축 성형, 사출 성형, 또는 유사한 프로세스를 통해 보호 플라스틱 또는 에폭시 하우징(12)에 의해 매립된다. 하우징(12)의 몇몇 주목할만한 피처들이 도 14a 내지 도 14d에 강조되고 아래에 논의된다. 도 14b에 도시되는 바와 같이, 전력 기판(14)의 배면 금속은 열 패드(56)를 제공하기 위해 전력 모듈(10)의 밑면 상에서 노출된다. 열 패드(56)는 전력 모듈(10)로부터 열을 제거하는 열 접점 표면으로서 사용된다. 열 패드(56)는, 소결, 솔더링, 에폭시화되거나, 또는 유사하게 히트 싱크 또는 냉각판(도시되지 않음)에 부착되어 전력 모듈(10)로부터 폐열의 제거를 추가로 보조할 수 있다.Referring now to FIGS. 14A-14D , the package is encapsulated by a protective plastic or
하우징에서의 피처들은 제조 방법에 기초하여 변할 수 있다. 도 14a 내지 도 14d의 실시예들은 이송 성형의 구조적 특성들을 대표한다. 4개의 고정 핀 자국들(57)이 도시되지만, 전력 모듈(10)의 전체 크기에 의존하여 더 많거나 또는 더 적을 수 있다. 고정 핀들(도시되지 않음)은, 열 패드(56)의 노출된 부분 상의 플라스틱 블리드 또는 플래시(plastic bleed or flash)의 양을 제한하기 위해 이송 성형 프로세스 동안 전력 기판을 직접 누른다. 이러한 것은 열 표면에 파편이 없고 열 표면이 열을 효율적으로 제거하는 역할을 할 수 있다는 것을 보장한다. 또한 하우징(12)의 둘레 주위에 이젝터 마크들(58)이 있다. 이젝터 마크(58)는 여전히 뜨거운 동안 몰드(도시되지 않음)로부터 전력 모듈(10)을 제거하는데 사용되는 이젝터 핀들(도시되지 않음)에 의해 생성되는 작은 리세스들이다. 이러한 피처들의 특정한 위치들 및 연관된 지오메트리들은 특정한 제품 크기 및 구현에 의존하여 변할 것이다.Features in the housing may vary based on manufacturing method. The embodiments of FIGS. 14A-14D represent structural characteristics of transfer molding. Four retaining pin marks 57 are shown, but may be more or fewer depending on the overall size of the
여유(clearance) 및 연면(creepage)이 고전압 제품에 대한 중요한 양태일 수 있다. 상이한 전압 전위들의 전도체들 사이에서, 여유는 전도체들 사이의 공기 중에서 가장 짧은 직접 경로이다. 연면은 전도체들 사이의 표면을 따른 가장 짧은 직접 경로이다. 안전 표준들을 충족하는 것은 도전과제이며, 종종 제조 방법(세공, 에폭시 흐름 등) 및 제품 크기(풋프린트 및 전력 밀도)와 상충된다. 소형 이송 성형된 패키지, 특히 로우 프로파일 및 고전압 SiC 기반의 제품들의 경우, 적절한 밸런스에 도달하기가 어렵다.Clearance and creepage can be important aspects for high voltage products. Between conductors of different voltage potentials, clearance is the shortest direct path in air between the conductors. Creepage is the shortest direct path along a surface between conductors. Meeting safety standards is a challenge, often at odds with manufacturing methods (pores, epoxy flow, etc.) and product size (footprint and power density). For small transfer molded packages, especially low-profile and high-voltage SiC-based products, it is difficult to reach the right balance.
특정 실시예들에서, 여유 거리들은 충분하고 표준 내에 있다. 연면 거리를 증가시키고, 대응적으로 최대 허용 전압을 증가시키기 위해, 연면 연장기들(60)이 사용된다. 연면 연장기들(60)은, 홈들, 리플들, 또는 상이한 전압 전위들의 전도체들 사이의 표면 거리를 연장시키는 다른 표면 강화들이다. 예시되는 바와 같이, 연면 연장기들(60)은, 플라스틱 또는 에폭시 하우징(14)의 일부로서 포함되어, 비용 추가없이 추가 기능성을 제공한다. 도 14c 및 도 14d는 전력 모듈(10)의 하우징(12) 상의 이러한 피처들의 하나의 구현을 도시한다. 특정한 설계 구현에 의존하여 상면과 배면 상에는 다른 패턴들이 가능하다.In certain embodiments, clearance distances are sufficient and within standards. To increase the creepage distance and correspondingly increase the maximum allowed voltage,
전력 루프의 길이를 최소화하기 위해, V- 및 MID-단자 조립체들(18, 20)에 대한 것들과 같이, 엣지 전력 접점들 중 일부 또는 전부가, 도 15에 도시되는 바와 같이, 핀 조립체들(24, 26, 28, 30)과 같이, 신호 접점들에 비해, 하우징(12)의 엣지로부터 삽입될 수 있다. 핀 조립체들(24, 26, 28, 30)에 의해 제공되는 신호 접점들은 디바이스들로부터의 본드 와이어들(32)을 더 잘 수용하기 위해 더 많은 자리를 필요로 하고; 따라서, 그들의 하우징 섹션은 전체 하우징(12)의 엣지로부터 외부로 연장된다. 이러한 윤곽선 피처는 독립 전력 및 신호 루프들 각각에 대한 인덕턴스 최적화를 허용한다.In order to minimize the length of the power loop, some or all of the edge power contacts, such as those for the V- and
핀 조립체들(24, 26, 28, 30)은 병렬로 디바이스들을 수용하기 위해 수평 스트립을 따라 계속된다. 외부적으로는, 인쇄 회로 기판 게이트 드라이버, 와이어, 또는 유사한 것 부착될, 접점들의 핀들을 형성하는 다수의 방법들이 있다. 일부 변형들이 도 16a 내지 도 16d에 묘사된다. 간결성과 명확성을 위해, 단지 핀 조립체들 28, 30만이 논의되지만, 동일한 개념들이 핀 조립체들 24, 26에도 적용된다.
제1 접근법이 도 16a에 도시되고, 핀 조립체들(28, 30)은 위에 설명된 바와 같이 U-형상이고 동심이다. 이러한 실시예들에서, 핀들의 다리들은 하우징의 각각의 측면 부분들 외부로 진행하고 다음으로 75도와 105도 사이의 각도로 하우징의 상단을 향해 위쪽으로 회전한다. 다른 실시예들은 70도와 110도 사이, 80도와 100도 사이, 85도와 95도 사이, 및 87도와 93도 사이의 각도들을 포함할 수 있다.A first approach is shown in FIG. 16A , where the
제1 접근법은 제품 대칭성을 이용한다. 핀 조립체들(28, 30)이 하우징(12)을 벗어나는 곳에 의존하여, 외부 핀 조립체(30)의 핀 막대(30B) 내의 홀들(30H)은 변형 완화를 제공한다. 도 16b에서 제공되는 제2 접근법은 변형 완화를 위한 홀들을 포함하지 않는다. 대신에, U-형상이고 하우징(12)의 일부 부분이 핀 조립체들(28, 30)의 U-형상 굴곡에 존재하는 것을 허용하기 때문에 핀 막대(30B)에서 변형 완화는 내재적이다. 다른 접근법들에서, 3개의 핀이 도 16c 및 16d에 도시되는 바와 같이 사용될 수 있다. 이러한 접근법들에서, 외부 핀 조립체(28)는 2개의 다리들(28L)이 있는 U-형상을 유지한다. 그러나, 중앙에 위치된 내부 핀 조립체(30)는 단일 다리(30L)만을 단지 갖는다. 핀 조립체(30)를 위한 막대들(30B)은, 도 16c의 각형 또는 삼각형 형상 또는 도 16d의 T-형상과 같은, 거의 임의의 형상을 취할 수 있다.The first approach exploits product symmetry. Depending on where
최종 시스템의 특정한 필요들과 그 게이트 드라이버의 포맷에 의존하여, 고려될 수 있는 다수의 더 많은 핀 조립체 변형들이 있다. 예시된 실시예들은 모듈성과 유연성을 염두에 두고 개발되었고, 수많은 잠재적인 제품 변형들을 가능하게 한다.Depending on the specific needs of the final system and the format of its gate driver, there are many more pin assembly variations that can be considered. The illustrated embodiments were developed with modularity and flexibility in mind, enabling numerous potential product variations.
다른 핀 수정들은, 도 17a 및 도 17b에 예시되는 바와 같이, 핀 조립체들(24, 26, 28, 30)로부터의 다리들의 일부를 트리밍하는 것을 포함한다. 예를 들어, 핀 조립체들(24, 26, 28, 30)로부터 하나의 다리를 제거하여 PCB 상의 게이트 및/또는 소스-켈빈 드라이버가 (이전 실시예에서의 4개와는 대조적으로) 접점들 중 2개만을 단지 사용하는 것을 허용한다. 비대칭 접근법들은 외부 버싱에 의해 사용되는 금속 영역의 양을 최대화하는데 유용할 수 있다. 도 17a에서, 내부 핀 조립체들(26, 30)은, 각각, 양쪽 다리들(26L, 30L)을 갖는다. 외부 핀 조립체들(24, 28)은 핀 조립체들(24, 28) 각각에 대해 단지 하나의 다리(24L, 28L)만 유지하도록 트리밍되는 하나의 다리를 갖는다. 도 17b에서, 내부 핀 조립체들(26, 30)과 외부 핀 조립체들(24, 28) 양자 모두는 핀 조립체들(24, 26, 28, 30) 각각에 대해 단지 하나의 다리(24L, 26L, 28L, 30L)만 유지하도록 트리밍되는 하나의 다리를 갖는다.Other pin modifications include trimming some of the legs from
위에 주목된 바와 같이, 단자 및 핀 조립체들(18-30)은 리드 프레임(44)으로부터 형성되고 고전류의 내부 상호접속들, 본드 와이어 위치들, 및 외부 단자 접점 표면들을 제공하는 기능성을 조합한다. 리드 프레임(44)의 부분들 또는 부품들은 트랜지스터들 Q1, Q2의 상면 소스 패드들 뿐만 아니라 기판(14) 양자 모두에 부착된다. 리드 프레임(44)은, 솔더링, 소결, 전도성 에폭시, 레이저 용접, 초음파 용접 등을 포함하는, 몇몇 방식들로 다양한 컴포넌트에 부착될 수 있다. 홀들, 슬롯들, 페더링된 엣지들(feathered edges)과 같은, 표면 강화 피처들은, '?こ? 또는 에폭시 캐치(solder or epoxy catches)'로서 참조되며, 도 18에 도시되는 바와 같이, 본드(bond)의 강도를 강화하기 위해 사용될 수 있다.As noted above, terminal and pin assemblies 18-30 are formed from
상면 소스 패드들에 직접 부착되는 리드 프레임(44) 상의 스트립은 몇 가지 구별되는 피처들을 가질 수 있다. 패키징되는 디바이스의 특정한 레이아웃에 의존하여, 다양한 솔더 캐치 구현이 있을 수 있다. 또한, 열 팽창 스트레스 완화 및 강화된 성형 흐름을 위한 디바이스들 사이의 리플들(도시되지 않음)이 포함될 수 있다. 리드 프레임(44)의 다양한 굴곡이 스트레스 완화의 추가 수단으로서 사용될 수 있다.A strip on the
전력 모듈(10) 외부에서, 단자 및 핀 조립체들(18-30)은, 버스 막대들, 와이어들, 인쇄 회로 기판들 등에 부착된다. 시스템에서의 진동은 단자 및 핀 조립체들(18-30)을 당길 수 있다. 이러한 외부 힘들이 전력 디바이스들 또는 본드 와이어들을 밀거나 또는 당기지 않도록 하는 것이 바람직하다. 이를 위해, 필요한 경우, 리드 프레임(44)에 홀들 및/또는 다른 유지 피처들이 배치되어, 당겨질 때 민감한 내부 컴포넌트들이 아니라 이러한 홀을 채우는 성형 화합물이 변형을 받도록 한다.Outside the
홀들(62) 및/또는 리드 프레임(44)의 다른 유지 피처들은 이송 성형 프로세스에서 사용되는 고정 핀들의 위치와 정합하도록 배치된다. 이상적으로는, 이러한 핀들이 기판을 직접 누른다. 이러한 홀들(62)은 핀이 이러한 것을 달성할 수 있도록 여유를 제공한다. 이들은 또한, 조립체가 성형된 후 변형 완화 역할을 한다.The
리드 프레임(44)은 에칭 또는 스탬핑 프로세스에서 시트 금속으로 제작될 수 있다. 이러한 것의 하나의 예가 도 19a 및 도 19b에 제시된다. 접점들과 내부 피처들은 좁은 탭들에 의해 외부 프레임에 합류된다. 패널들 또는 잡지들에서의 처리를 능률화하기 위해, 시트 금속의 많은 부분이 평평하게 시작된다. 단지 내부 굴곡들만이 형성된다. 제조 생산 동안 조립체가 요구하는 다수의 가열 프로세스로 인해, 열 팽창 슬롯들이 추가되어 넓은 구리 영역들을 파괴한다. 이러한 것들은 조립체의 팽창과 뒤틀림을 제한한다.
리드 프레임(44)이 전력 디바이스들 및 기판에 부착되고, 와이어 본딩되고, 다음으로 성형된 후, 합류 탭들의 위치들에서 외부 프레임으로부터 떨어져 트리밍된다. 종종 절차적 단계들과 선택적 트리밍과 함께, 외부 접점들의 굴곡들이 접혀서 형성된다.A
자동화된 대량 생산을 위해, 이러한 리드 프레임들(44)은 종종 어레이로 패터닝된다. 이러한 어레이들은, 종종 매거진들 또는 랙들로부터 로딩되는, 다수의 머신에서 핸들링된다. 상단 및 하단 엣지들 상의 홀들은, 고정(fixturing), 위치지정(positioning), 키잉(keying), 및 핸들링(handling)을 위해 사용된다. 4개의 리드 프레임들(44)이 있는 예시적인 리드 프레임 어레이(64)가 도 20에 도시된다. 리드 프레임들(44) 및 리드 프레임 어레이(64)의 특정 피처들은, 제품 구성, 제품 크기 변형들, 및 제조 장비 타입들에 의존하여 변할 것이다.For automated mass production, these lead frames 44 are often patterned into an array. These arrays are handled on multiple machines, often loaded from magazines or racks. Holes on the top and bottom edges are used for fixturing, positioning, keying, and handling. An exemplary
예시된 실시예들의 잠재적인 이점은, 광범위한 시스템들 및 응용들의 전력 처리 및 예산 요건들을 최상으로 충족시키기 위해 주요 레이아웃을 확장하거나 또는 축소하는 능력이다. 전력 모듈(10)은, 관련 치수에서 파라미터적으로 늘리는 것에 의해 다양한 카운트에서 디바이스 폭들 및 길이들의 상이한 조합들을 수용할 수 있다. 특히, 이러한 방식으로 전력 모듈(10)을 스케일링하는 것은, 기본적인 패키징 접근법의 핵심 이점들을 감소시키거나 또는 제한하지 않을 것이다. 확장성의 예들이 도 5 및 도 21에 제시되고, 도 5는 3개의 트랜지스터들 Q1(16) 및 3개의 트랜지스터들 Q2(16)를 갖는 전력 모듈(10)을 예시하고, 도 21은 6개의 트랜지스터들 Q1(16) 및 6개의 트랜지스터들 Q2(16)를 갖는 측방향으로 늘려진 전력 모듈(10)을 예시한다.A potential benefit of the illustrated embodiments is the ability to expand or contract the main layout to best meet the power handling and budget requirements of a wide range of systems and applications. The
특정 실시예들에서, 컴포넌트를 제조하는데 요구되는 고유한 생산 도구들의 수를 최소화하기 위해 재료들의 공유된 세트가 요망된다. 이와 같이, 확장성의 대안적인 형태는, 동일한 기판 및 리드 프레임 레이아웃을 유지하고 세트 풋프린트에서 디바이스들의 수 또는 스케일을 조정하는 것이다. 예를 들어, 디바이스들은 일부 경우들에서는 넓어지고(더 높은 전류) 다른 경우들에서는 좁아질 수 있다(더 낮은 비용). 완전히 밀집된 전력 모듈(10)에 비해 최대 전력 핸들링을 감소시키기 위해 위치들이 또한 밀집되지 않을 수 있다. 예가 도 22a 및 도 22b에 제공된다. 도 22a 및 도 22b 양자 모두의 전력 모듈들(10)은, 트랜지스터 Q1(16)에 대한 5개의 위치 및 트랜지스터 Q2(16)에 대한 5개의 위치를 갖도록 도 5에서 제공되는 것에 비해 측방향으로 늘려진다. 도 22a의 전력 모듈(10)은 5개의 트랜지스터들 Q1(16) 및 5개의 트랜지스터들 Q2(16)로 완전히 밀집된다. 도 22b의 전력 모듈(10)은 3개의 트랜지스터들 Q1(16) 및 3개의 트랜지스터들 Q2(16)로 밀집된다. 이와 같이, 도 22b의 위치들(밀집되지 않은 위치들(70)) 중 2개는 의도적으로 밀집되지 않은 상태로 남겨지고, 동일한 타입의 컴포넌트들이 양쪽 시나리오들에서 이용된다고 가정할 때, 도 22a의 것에 비해 전력 핸들링에서의 40% 감소에 대응할 수 있다. 특정 실시예들에서, 단지 하나의 트랜지스터(Q1(16)) 및 하나의 트랜지스터(Q2(16))만이 이용된다.In certain embodiments, a shared set of materials is desired to minimize the number of unique production tools required to manufacture a component. As such, an alternative form of scalability is to maintain the same substrate and lead frame layout and adjust the number or scale of devices in a set footprint. For example, devices can be wider (higher current) in some cases and narrower (lower cost) in other cases. The locations may also be non-dense to reduce peak power handling compared to fully
확장성 피처들은 패키지-내 최적화(within-package optimization)를 허용한다. 마찬가지로 외부적으로 강화되거나 또는 최적화될 수 있는 설계를 제공하는 것이 또한 도움이 된다. 전력 모듈(10)의 하프-브릿지 다리들은 많은 토폴로지 변형들을 형성하도록 배열될 수 있다. 대부분의 경우들에서, 각각의 V- 및 V+ 단자 조립체들(18, 20) 각각은 동일한 낮은 인덕턴스 버스 막대들에 접속될 것이다. Mid-단자 조립체들(22) 또는 AC 출력은, (1) 더 높은 전류들에 대해 병렬 패키지들에 접속되거나, (2) 개별 브릿지 다리들에 대해 별개로 유지되거나, 또는 (3) 양자 모두의 일부 조합을 가질 수 있다.Extensibility features allow within-package optimization. Likewise, providing a design that can be externally hardened or optimized is also helpful. The half-bridge legs of
도 23은, 3개의 전력 모듈(10A, 10B 및 10C)의 V-, V+ 및 MID-단자 조립체들이 각각 가늘고 긴 V- 버스 막대(도시되지 않음), 가늘고 긴 V+ 버스 막대(72), 및 가늘고 긴 MID 버스 막대(74)에 병렬로 접속된, 라미네이트된 버싱이 있는 병렬화된 구성의 예를 예시한다. 병렬로 전력 모듈들(10X)의 수는, 시스템의 전력 요건들에 대해 적절하게 또는 최상으로 정합하도록 증가되거나 또는 감소될 수 있다. 이러한 피처는, 동일한 핵심 제품이, 모든 전력 레벨의 많은 시스템들에서 비용-효율적인 방식으로 사용되는 것을 허용한다.23 shows the V-, V+, and MID-terminal assemblies of the three
도 24는 적절한 버싱을 사용하여 단일의 풀 H-브릿지 회로를 형성하도록 접속된 2개의 하프-H 브릿지 전력 모듈(10A 및 10B)의 예를 예시한다. 예시되는 바와 같이, 2개의 전력 모듈(10A, 10B)의 V- 단자 조립체(도시되지 않음) 및 V+ 단자 조립체(22)는 가늘고 긴 V- 버스 막대(도시되지 않음) 및 가늘고 긴 V+ 버스 막대(72)에 병렬로 각각 접속된다. 제1 MID-버스 막대(74A)는 전력 모듈(10A)의 MID-단자 조립체(20)에 대해 제공되고, 제2 MID-버스 막대(74B)는 전력 모듈(10B)의 MID-단자 조립체(20)에 대해 제공된다.24 illustrates an example of two half-H
도 25는 3개의 브릿지 다리를 갖고 라미네이트된 버싱을 이용하는 3상 토폴로지를 예시한다. 3개의 전력 모듈(10A, 10B, 및 10C)이 제공된다. 전력 모듈들(10A, 10B, 및 10C)의 V- 단자 조립체(도시되지 않음) 및 V+ 단자 조립체(22)는 가늘고 긴 V- 버스 막대(도시되지 않음) 및 가늘고 긴 V+ 버스 막대(72)에 병렬로 각각 접속된다. 제1 MID-버스 막대(74A)는 전력 모듈(10A)의 MID-단자 조립체(20)에 대해 제공되고, 제2 MID-버스 막대(74B)는 전력 모듈(10B)의 MID-단자 조립체(20)에 대해 제공되며, 제3 MID-버스 막대(74C)는 전력 모듈(10C)의 MID-단자 조립체(20)에 대해 제공된다.25 illustrates a three-phase topology with three bridge legs and using laminated busings. Three
도 23 및 도 24에서 제공되는 개념들은 조합될 수 있다. 도 26은 브릿지 다리 당 병렬로 2개의 전력 모듈(10)이 있는 3개의 브릿지 다리를 제공하기 위해 라미네이트된 버싱을 이용하는 배열을 보여준다. 특히, 전력 모듈들(10A 및 10B)은 제1 다리에 대해 병렬로 접속되고, 전력 모듈들(10C 및 10D)은 제2 다리에 대해 병렬로 접속되며, 전력 모듈들(10E 및 10F)은 3개의 MID-버스 막대들(74A, 74B, 및 74C)을 사용하여 제3 다리에 대해 병렬로 접속된다.The concepts presented in FIGS. 23 and 24 can be combined. 26 shows an arrangement using laminated busing to provide three bridge legs with two
위에 설명된 개념들 중 특정 개념을 포함하는 다른 예시적인 전력 모듈(100)이 도 27 내지 32에 예시된다. 도 27은 하우징(112)이 있는 전력 모듈(100)의 상단의 등각도이다. 도 28은 전력 모듈(100)의 하단의 등각도이다. 도 29 및 도 30은 성형된 하우징(112)이 없는 전력 모듈(100)의 하단의 등각도 및 평면도이다. 도 31은 전력 모듈(100)의 분해도이다. 다음의 설명은 도 27 내지 도 31 각각을 집합적으로 참조한다.Another
전력 모듈(100)의 코어에는 전력 디바이스들(116)이 그 상단 표면에 장착되는 기판(114)이 있다. 이러한 실시예에서, 전력 디바이스들(116)은, 트랜지스터들 Q1(즉, Q1', Q1", Q1''') 및 Q2(즉, Q2', Q2", Q2''')이다. 이러한 실시예에서의 V- 단자 조립체(118)는 전력 모듈(100)의 측면 A에 근접한 트랜지스터들 Q2(116) 위에 여전히 장착된다. V- 단자 조립체(118)는 전도성이고, 트랜지스터들 Q2의 상단 측면 상의 소스 접점들에 직접 부착되어 도 2의 V- 노드를 형성한다. 이러한 실시예에서, 4개의 Q1 트랜지스터 및 4개의 Q2 트랜지스터가 예시된다; 그러나, 해당 기술에서의 숙련자들은 트랜지스터들 Q1 및 Q2의 수, 크기, 및 능력들이 전력 모듈(100)의 성능 및 전력 요건들에 기초하여 응용마다 변할 것이고 변할 수 있다는 점을 인식할 것이다.At the core of
2개의 반대인 V+ 단자 조립체(122)들은 측면들 C 및 D에 근접한 기판(114)의 상단 표면 상의 제1 트레이스/패드(134)(도 31)에 장착된다. 트랜지스터들 Q1은 트랜지스터들 Q1의 드레인들이 제1 트레이스/패드(134)에 직접 부착되도록 기판(114) 상에 장착된다. 이와 같이, 트랜지스터들 Q1의 드레인들 및 V+ 단자 조립체들(122)은 도 2의 V+ 노드를 형성한다.Two opposite
MID-단자 조립체(120)는 전력 모듈(100)의 측면 B에 근접한 트랜지스터들 Q1(116) 위에 장착된다. MID-단자 조립체(120)는 전도성이고 트랜지스터들 Q1의 상단 측면 상의 소스 접점들에 직접 부착된다. MID-단자 조립체(120)는, 트랜지스터들 Q2의 드레인 접점들이 직접 부착되는, 제2 트레이스/패드(136)까지 연장되어 이에 직접 부착되는 일체형 점퍼들(120J)을 포함한다. 이와 같이, 트랜지스터들 Q2의 드레인 접점들, 트랜지스터들 Q1의 소스 접점들, 및 MID-단자 조립체(20)는 도 2의 MID 노드를 형성한다.
트랜지스터들 Q1에 대한 게이트 및 소스-켈빈 접점들(G1, K1)은, 각각, 본드 와이어들(132)을 사용하여 핀 조립체들(124, 126)에 전기적으로 연결된다. 유사하게, 트랜지스터들 Q2에 대한 게이트 및 소스-켈빈 접점들(G2, K2)은, 각각, 본드 와이어들(132)을 사용하여 핀 조립체들(128, 130)에 전기적으로 연결된다. 핀 조립체들(124, 126, 128, 130)은, 그들이 서로로부터 뿐만 아니라 고전력 V-, V+, MID-노드들로부터 전기적으로 격리되도록, 기판(114)의 상단 표면에 직접 장착된다. 핀 조립체들(124, 126, 128, 130), V- 단자 조립체(118), 반대인 MID-단자 조립체(120), 및 V+ 단자 조립체들(122)의 설계 및 형상에 관한 상세사항들이 아래에 추가로 제공된다. 특히, 이러한 설계들은, 전력 모듈(100)에 의해 제공되는 전자기기들에 대한 입력 또는 출력 노드들을 제공하는 추가적인 핀들 또는 핀 조립체들을 포함할 수 있다. 이러한 추가적인 핀들 및 핀 조립체들은, 전류 감지, 온도 감지, 바이어싱 등을 위해 사용될 수 있다.Gate and source-Kelvin contacts G1 and K1 for transistors Q1 are electrically connected to pin
이제 도 31의 전력 모듈(100)의 분해도를 참조한다. 도면의 하단에서 시작하여, 트랜지스터들 Q1, Q2를 포함하는, 전력 디바이스들(116)이, 디바이스 부착 재료(140)를 사용하여 장착 위치들(138)에서 제1 및 제2 트레이스들(134, 136)에 부착된다. 디바이스 부착 재료(140)는, 기계적 구조, 고전류 상호접속, 및 높은 열 전도성을 제공하는 솔더, 접착제, 소결된 금속 등일 수 있다.Reference is now made to an exploded view of
핀 조립체들(118', 120', 124, 126, 128, 130), V- 단자 조립체(118), MID-단자 조립체(120), 및 V+ 단자 조립체(122)는 단일 리드 프레임(144)으로부터 형성된다. 이러한 실시예에서, 핀 조립체(118')는 V-단자 조립체(118)로부터의 연장부이고, 핀 조립체(120')는 MID-단자 조립체(120)로부터의 연장부이다. 핀 조립체들(118', 120', 124, 126, 128, 및 130)의 형상 및 사용에 관련된 더 많은 상세사항들이 아래에 추가로 제공된다.
전력 디바이스들(116) 및 기판(114)의 상단 부분들은, 리드 프레임 부착 재료(142)를 사용하여 V- 단자 조립체(118), MID-단자 조립체(120), 및 V+ 단자 조립체들(122)의 대응하는 하단 부분들에 접속된다. 위에 주목된 바와 같이, 리드 프레임 부착 재료(142)는, 기계적 구조, 고전류 상호접속 및 높은 열 전도성을 제공하는 솔더, 접착제, 소결된 금속, 레이저 용접, 초음파 용접 등일 수 있다. 리드 프레임(144)은 통상적으로 고전류 외부 접속 및 내부 상호접속을 위한 금속 접점 스트립이다. 종종 시트 당 다수의 제품들이 있는, 단일 시트 상에서 임의의 접점들이 함께 합류되고, 형성 및 단품화되기 전에 어레이로서 처리된다.The top portions of
본드 와이어들(132)은 통상적으로 전력 디바이스들(116)의 제어 접점들을 다양한 핀 조립체들(124, 126, 128, 130)에 접속하기 위해 사용된다. 본드 와이어들(132)은, 비교적 고전류의 전기적 상호접속을 지원할 수 있는 초음파 또는 열음파 본딩된 지름이 큰 와이어일 수 있다. 대안적으로, 핀 조립체들(126, 126, 128, 130)은, 전력 디바이스들(116), 기판(118) 상의 트레이스들 등에 직접 본딩될 수 있다. 핀 조립체들(118' 및 120')이 각각의 V-단자 조립체(118) 및 MID-단자 조립체(120)와의 일체형이고 이들의 본질적인 연장부들이기 때문에, 이러한 접속들을 위해 본드 와이어들이 필요하지 않다.
하우징(112)은, 기계적 구조 및 고전압 격리를 제공하기 위해 이송 또는 사출 성형 프로세스를 사용하여 형성될 수 있다. 하우징(112)은 전력 모듈(100)의 내부 부품들을 캡슐화한다. 하우징(112)을 위해 사용되는 성형 화합물은, 기계적 구조, 고전압 격리, CTE(coefficient of thermal expansion) 정합, 및 낮은 흡습성을 제공할 수 있는 이송 또는 압축 성형된 EMC(epoxy molding compound)일 수 있다.
이제 일반적으로 도 27 내지 도 32와 특히 도 29 및 도 30을 참조하면, V-단자 조립체(118)는 2개의 단자 다리들(118L) 사이에 존재하는 가늘고 긴 제1 막대(118B)를 포함한다. 위에서 설명된 전력 모듈(10)과 전력 모듈(100) 사이의 주목할 만한 차이는, V- 단자 조립체(118)가 V- 단자 접점들(118C)이 V+ 단자 조립체들(122)의 V+ 단자 접점들(122C)과 동일한 측면들 상에 위치되도록 재구성된다는 점이다. 이러한 구성은 전력 디바이스들(116(Q2))과의 더 많은 중첩 및 위에 설명된 전력 모듈(10)을 사용하는 것보다 더 적은 인-회로 인덕턴스가 있는 약간 더 최적화된 버스 막대(버스 막대(118B))를 제공할 수 있다. 전력 모듈(10)에서, V-단자 접점들(18C)은 MID 단자 조립체(20)의 MID-단자 접점들(20C)의 것에 반대인 하나의 측면 상에 양자 모두 위치되었다.Referring now generally to FIGS. 27-32 and to FIGS. 29 and 30 in particular, the V-
특히, 각각의 단자 다리들(118L)은, 이들이 제1 막대(118B)로부터 전력 모듈(100)의 반대인 측면들 C 및 D를 향해 바깥쪽으로 연장되고, 하우징(112)의 하나의 측면을 통과하고, 하우징(112)의 상단을 향해 위쪽으로 회전하고, 다음으로 하우징(112)의 상단의 일부 위에서 안쪽으로 회전하여 각각의 그리고 반대인 V- 단자 접점들(118C)을 제공하도록 형상화된다. 이와 같이, 단자 다리들(118L) 각각의 말단 부분은 그 중간 부분 위로 뒤로 굴곡된다. V- 단자 조립체(118)의 제1 막대(118B)의 하단 부분들이 트랜지스터들 Q2(전력 디바이스들(116))의 소스 접점들에 직접 부착된다. 단자 다리들(118L)의 노출된 말단 단부들에 있는 V- 단자 접점들(118C)은 V-단자 조립체(118)를 위한 단자 접점들을 제공한다.In particular, each of the
MID-단자 조립체(120)는 2개의 단자 다리들(120L) 사이에 존재하는, 가늘고 긴 제2 막대(120B)를 포함한다. 함께, 제2 막대(120B) 및 2개의 단자 다리들(120L)은 예시된 실시예에서 U-형상을 형성한다. T, V 및 C-형상들과 같은, 다른 형상들이 구상된다. 단자 다리들(120L) 각각은 제2 막대(120B)의 단부로부터 전력 모듈의 측면 B를 향해 바깥쪽으로 연장되고, 75도와 105도 사이의 각도로 하우징(112)의 측면을 통과하고, 하우징(112)의 상단을 향해 위쪽으로 회전하도록 형상을 이루고 있다. 다른 실시예들은 70도와 110도 사이, 80도와 100도 사이, 85도와 95도 사이, 및 87도와 93도 사이의 각도들을 포함할 수 있다. 단자 다리들(120L)의 노출된 말단 단부들은 MID-단자 조립체(120)에 대한 MID-단자 접점들(120C)을 제공한다.The
위에서 설명된 전력 모듈(10)과 전력 모듈(100) 사이의 두번째 주목할만한 차이는 MID-단자 접점들(120C)이 전력 모듈(10)(예를 들어, 도 3) 상에서 행해지는 바와 같이 하우징(112)의 하단 표면 위에 뒤로 접히지 않는다는 점이다. 핀 조립체들(120', 124, 126)과 같이, MID-단자 접점들(120C)은 하우징(112)이 존재하는 평면에 대해 실질적으로 수직이다. 단자 다리(120L)는 사실상 L-형상을 형성하고, 단자 다리(120L)의 수직 부분은 MID-단자 접점(120C)을 형성한다. 단자 다리들(120L)은 제2 막대(120B)로부터 연장된다. MID-단자 조립체(120)의 제2 막대(120B)의 하단 부분들이 트랜지스터들 Q1(전력 디바이스들(116))의 소스 접점들에 직접 부착된다.A second notable difference between
이러한 실시예에서의 MID-단자 조립체(120)는, 제2 막대(120B)로부터 V-단자 조립체(118)의 제1 막대(118B)를 향해 연장되는, 다수의 (2개의) 일체로 형성된 점퍼들(120J)을 또한 포함한다. 점퍼들(20J)의 말단 단부들은, 위에 설명된 바와 같이, 기판(114)의 상단 표면 상의 제2 트레이스(136)에 직접 부착된다. 점퍼(120J)는 단일 막대로 대체될 수 있다. 추가로, 점퍼들(120J)의 수는 실시예마다 변할 수 있다. 예를 들어, 3개의 점퍼들(120J)이 위에 설명된 바와 같이 전력 모듈(10)에 제공되었다. 특정 실시예들에서, MID-단자 조립체(120)에 연결되는 전력 디바이스(116) 당 하나의 점퍼(120J)가 있을 것이다.The
이러한 실시예에서, MID-단자 조립체(120)의 단자 다리들 및 접점들(120L, 120C)은 종래의 그리고 더 쉽게 이용가능한 측면 용접 동작들을 사용하여 더 두꺼운 외부 버스 막대에 대한 용접을 허용한다. MID-단자 조립체(120)는 전력 모듈(100)의 AC 출력을 운반하기 때문에, 더 높은 전류 응용들을 위해 더 두꺼운 버스 막대들이 선호되거나 또는 요구될 수 있다.In this embodiment, terminal legs and
반대인 V+ 단자 조립체들(122) 각각에 대해, 하나의 단부는 기판(114)의 상단 상의 제1 트레이스(134)에 직접 부착된다. 기판(114)으로부터, 각각의 반대인 단자(122)는 전력 모듈(100)의 측면들 C 및 D를 향해 바깥쪽으로 연장되고, 하우징(112) 각각의 측면을 통과하고, 하우징(112)의 상단을 향해 위쪽으로 회전하고, 다음으로 하우징(112)의 상단의 일부 위로 안쪽으로 회전된다. 이와 같이, V+ 단자 조립체들(122) 각각의 말단 부분은 그 중간 부분 위로 뒤로 굴곡된다. 반대인 단자들(122)의 노출된 말단 단부들은 V+ 단자 조립체들(122)을 위한 단자 접점들(122C)을 제공한다.For each of the opposite
특히 도 29 및 도 30을 참조하면, 네스팅된 신호 핀 조립체들(118', 120', 124, 126 및 128, 130)의 그룹들이 하우징(112)의 반대인 측면들 상에 제공된다. 핀 조립체들(126 및 130)은 T-형상이고, 각각의 핀 막대(126B, 130B) 및 각각의 핀 막대들(126, 130)의 중앙 부분들로부터 연장되는 핀 다리들(126L, 130L)을 각각 포함한다. 핀 다리들(126L, 130L)은 전력 모듈(100)의 하단 측면을 향해 대략 90도 회전하기 이전에 각각의 핀 막대들(130B)로부터 바깥쪽으로 측방향으로 연장된다.Referring specifically to FIGS. 29 and 30 , groups of nested
핀 조립체들(124 및 128)은 일반적으로 L-형상이고, 각각의 핀 막대(124B, 128B) 및 각각의 핀 막대들(126, 130)의 말단 부분들로부터 연장되는 핀 다리들(124L, 128L)을 각각 포함한다. 핀 다리들(126L, 130L)은 각각의 핀 막대들(126B, 130B)로부터 바깥쪽으로 측방향으로 연장되고, 핀 조립체들(126, 130)의 핀 다리들(126L, 130L)을 향해 회전하고, 바깥쪽으로 대략 90도 회전하고, 다음으로 전력 모듈(100)의 하단 측면을 향해 대략 90도 회전한다. 다른 실시예들은 75도와 105도 사이, 70도와 110도 사이, 80도와 100도 사이, 85도와 95도 사이, 그리고 87도와 93도 사이의 각도들을 포함할 수 있다.
본질적으로 추가적인 핀 다리들인 핀 조립체들(118' 및 120')은 V-단자 조립체(118) 및 MID-단자 조립체(120) 각각의 단자 다리들(118L 및 120L)의 일체형 연장부들이다. 핀 조립체(118')는 전력 모듈(100)의 하단 측면을 향해 대략 90도 회전하기 이전에 버스 막대(118B) 및/또는 단자 다리(118L)로부터 측방향으로 연장되고, 궁극적으로 핀 조립체(130)의 핀 다리(130L) 옆에 계속된다. 핀 조립체(120')는 전력 모듈(100)의 하단 측면을 향해 75도와 105도 사이에서 회전하고 궁극적으로 핀 조립체(126)의 핀 다리(126L) 옆에서 연장되기 이전에 버스 막대(120B) 및/또는 단자 다리(120L)로부터 측방향으로 계속된다. 핀 조립체(130)의 핀 다리(130L)의 단부 부분은 핀 조립체(118')의 단부 부분들과 핀 조립체(128)의 핀 다리(128L) 사이에 존재한다. 다른 실시예들은 70도와 110도 사이, 80도와 100도 사이, 85도와 95도 사이, 및 87도와 93도 사이의 각도들을 포함할 수 있다.Pin assemblies 118' and 120', which are essentially additional pin legs, are integral extensions of
핀 조립체(118')가 V- 단자 조립체(118)로부터 직접 연장되게 하는 것에 의해, 핀 조립체(118')는 V- 및 로우 사이드 소스 켈빈 신호 전압들(K2)에 대응하는, 핀 조립체(118')와 핀 조립체(130L) 사이의 전압 차이를 분석하는 것에 의해 전류들 및 과전류 이벤트들을 감지하기 위해 사용될 수 있다. 유사하게, 핀 조립체(120')가 MID-단자 조립체(120)로부터 직접 연장되게 하는 것에 의해, 핀 조립체(120')는 V- 및 하이 사이드 소스 켈빈 신호 전압들(K1)에 대응하는 핀 조립체(120')와 핀 조립체(126) 사이의 전압 차이를 분석하는 것에 의해 전류 및 과전류 이벤트들을 감지하기 위해 사용될 수 있다. 개략적으로, 핀 조립체(118') 및 핀 조립체(120')는 도 1b의 S2 및 S1 신호에 각각 대응한다. 도 1a 및 도 1b는 본질적으로 동일하며, 여기서 S1 및 S2 단자들은 현재 실시예에 대한 핀 조립체들(120' 및 118')에 대응한다. 본드 와이어들(132)은 전력 디바이스들(116)을 핀 조립체들(124, 126, 128, 130)의 핀 막대들(124B, 126B, 128B, 130B)에 전기적으로 접속한다.By having the pin assembly 118' extend directly from the V-
특히 도 27, 도 28, 및 도 32를 참조하면, 전력 모듈(100)의 내부 작업들은 이송 성형, 압축 성형, 사출 성형, 또는 유사한 프로세스를 통해 보호 플라스틱 또는 에폭시 하우징(112)에 의해 매립된다. 하우징(112)의 몇몇 주목할 만한 특징들이 강조되고 아래에 논의된다. 도 28 및 도 32에 도시되는 바와 같이, 전력 기판(114)의 배면 금속은 열 패드(156)를 제공하기 위해 전력 모듈(100)의 밑면 상에 노출된다. 열 패드(156)는 전력 모듈(100)로부터 열을 제거하는 열 접점 표면으로서 사용된다. 열 패드(156)는, 소결, 솔더링, 에폭시화되거나, 또는 유사하게 히트 싱크 또는 냉각판(도시되지 않음)에 부착되어 전력 모듈(100)로부터 폐열의 제거를 추가로 보조할 수 있다.Referring specifically to FIGS. 27, 28, and 32 , the internal workings of the
하우징(112)에서의 피처들은 제조 방법에 기초하여 변할 수 있다. 예시된 실시예는 이송 성형의 구조적 특성들을 대표한다. 도 27에 예시되는 바와 같이, 4개의 고정 핀 자국들(157)이 도시되지만, 전력 모듈(100)의 전체 크기에 의존하여 더 많거나 또는 더 적을 수 있다. 고정 핀들(도시되지 않음)은, 열 패드(156)의 노출된 부분 상의 플라스틱 블리드 또는 플래시(plastic bleed or flash)의 양을 제한하기 위해 이송 성형 프로세스 동안 전력 기판을 직접 누른다. 이러한 것은 열 표면에 파편이 없고 열 표면이 열을 효율적으로 제거하는 역할을 할 수 있다는 것을 보장한다. 또한 하우징(112)의 둘레 주위에 이젝터 마크들(158)이 있다. 이젝터 마크(158)는 여전히 뜨거운 동안 몰드(도시되지 않음)로부터 전력 모듈(100)을 제거하는데 사용되는 이젝터 핀들(도시되지 않음)에 의해 생성되는 작은 리세스들이다. 이러한 피처들의 특정한 위치들 및 연관된 지오메트리들은 특정한 제품 크기 및 구현에 의존하여 변할 것이다.Features in
여유(clearance) 및 연면(creepage)이 고전압 제품에 대한 중요한 양태들일 수 있다. 상이한 전압 전위들의 전도체들 사이에서, 여유는 전도체들 사이의 공기 중에서 가장 짧은 직접 경로이다. 연면은 전도체들 사이의 표면을 따른 가장 짧은 직접 경로이다. 안전 표준들을 충족하는 것은 도전과제이며, 종종 제조 방법(세공, 에폭시 흐름 등) 및 제품 크기(풋프린트 및 전력 밀도)와 상충된다. 소형 이송 성형된 패키지, 특히 로우 프로파일 및 고전압 SiC 기반의 제품들의 경우, 적절한 밸런스에 도달하기가 어렵다.Clearance and creepage can be important aspects for high voltage products. Between conductors of different voltage potentials, clearance is the shortest direct path in air between the conductors. Creepage is the shortest direct path along a surface between conductors. Meeting safety standards is a challenge, often at odds with manufacturing methods (pores, epoxy flow, etc.) and product size (footprint and power density). For small transfer molded packages, especially low-profile and high-voltage SiC-based products, it is difficult to reach the right balance.
특정 실시예들에서, 여유 거리들은 충분하고 표준들 내에 있다. 연면 거리를 증가시키고, 이에 대응하여 최대 허용가능 전압을 증가시키기 위해, 앞서 설명된 전력 모듈(10)에 대해 도 14a 및 도 14b에 예시되는 것들과 같은 연면 연장기들(60)이 사용될 수 있다. 연면 연장기들(60)은, 홈들, 리플들, 또는 상이한 전압 전위들의 전도체들 사이의 표면 거리를 연장시키는 다른 표면 강화들이다.In certain embodiments, clearance distances are sufficient and within standards.
위에 설명된 바와 같이, 전력 모듈에는 2개의 카테고리들의 전기 루프들이 있다: 전력 루프와 신호 루프. 전력 루프는 트랜지스터들 Q1, Q2의 드레인(또는 콜렉터) 및 소스(또는 에미터)를 통해 부하에 전력을 전달하기 위한 트랜지스터들 Q1, Q2를 통한 고전압, 고전류 경로이고, 부하는 통상적으로 MID-단자 조립체(120)에 접속된다. 신호 루프는, 트랜지스터들 Q1, Q2의 게이트들 G1, G2(또는 베이스들) 및 소스들 S(또는 에미터들)를 통한 저전압, 저전류 경로이다. 게이트-소스(또는 베이스-에미터) 신호 경로는, 트랜지스터들 Q1, Q2를 사실상 턴-온시키거나 또는 턴-오프시키도록 트랜지스터들 Q1, Q2를 작동시킨다. 아래에 상세히 설명되는 바와 같이, 신호 루프는 트랜지스터들 Q1, Q2의 소스-켈빈 접속들 K1, K2를 또한 수반할 수 있다.As described above, there are two categories of electrical loops in a power module: power loops and signal loops. The power loop is a high voltage, high current path through the transistors Q1, Q2 to deliver power to the load through the drain (or collector) and source (or emitter) of the transistors Q1, Q2, the load is typically the MID-terminal It is connected to the
전력 루프는 V+ 단자 조립체(122)와 V- 단자 조립체(118) 사이에서 사실상 계속된다. V+ 단자 조립체(122) 및 V- 단자 조립체(118)는, 큰 커패시턴스와 병렬로 배터리와 같은, DC 전원을 가로질러 통상적으로 접속된다.The power loop continues substantially between V+
반대인 V+ 단자 조립체들(122)은 기판(114) 상의 제1 트레이스(134)의 반대인 단부들에 직접 부착된다. 전력은 2개의 V+ 단자 조립체들(122)의 다리들(122C) 및 접점들(122L)을 통해 전력 모듈(100) 내로 흐른다. 이와 같이, 전력은 단자 조립체들(122)을 통해 기판(114) 상의 제1 트레이스(134)의 반대인 단부들 상으로 및 트랜지스터들 Q1의 드레인 접점들 위로 흐른다. 트랜지스터들 Q1의 드레인 접점들은 트랜지스터들 Q1의 하단들에 있고 제2 트레이스(136)에 또한 직접 부착된다. 트랜지스터들 Q1은 2개의 V+ 단자 조립체들(22)이 제1 트레이스(134)에 부착되는 지점들 사이에서 제1 트레이스(134)에 부착되고, 트랜지스터들 Q1은 서로로부터 및 2개의 V+ 단자 조립체들(122)에 대한 부착 지점들로부터 동등하게 이격된다.Opposite
다음으로, 전력이 트랜지스터들 Q1의 드레인들로부터 트랜지스터들 Q1의 소스들로 트랜지스터들 Q1을 통해 흐른다. 트랜지스터들 Q1의 소스들은 엠보싱들(E)에서 mid 단자 조립체(20)의 제2 막대(120B)의 하단 측면에 부착된다. mid 단자 조립체(120)의 mid-단자 점퍼들(120J)은 mid 단자 조립체(120)의 제2 막대(120B)를 기판(114) 상의 제2 트레이스(136)에 접속한다. 트랜지스터들 Q2의 드레인들은 제2 트레이스(136)에 직접 부착되고 서로로부터 동등하게 이격된다. 트랜지스터들 Q2의 드레인들로부터, 전력이 트랜지스터들 Q2를 통해 트랜지스터들 Q2의 소스들로 흐른다. 트랜지스터들 Q2의 소스들은 엠보싱들(E)에서 V- 단자 조립체(118)의 제1 막대(118B)의 하단 측면에 직접 접속된다. 이와 같이, 전력은 제1 막대(118B)를 따라 반대인 다리들(118L)을 통해 V- 단자 조립체(118)의 접점들(118C)로 흐른다.Power then flows through transistors Q1 from the drains of transistors Q1 to the sources of transistors Q1. The sources of the transistors Q1 are attached to the lower side of the
특히 도 29 및 도 30을 참조하면, 다수의 엠보싱(E)이 V-단자 조립체의 제1 막대(118B) 및 MID-단자 조립체의 제2 막대(120B) 각각에 제공될 수 있다. 엠보싱들(E)은 전력 디바이스들(116) 각각 위에 제공되고 제1 막대(118B) 및 제2 막대(120B)의 부분들을 전력 디바이스들의 상단들을 향해 아래쪽으로 연장되는 기능을 한다. 이와 같이, 제1 막대(118B) 및 제2 막대(120B)의 나머지 비-엠보싱 부분들은 기판(114)의 상단과 제1 막대(118B) 및 제2 막대(120B)의 하단 사이에 더 많은 공간을 허용한다. 추가의 공간은 하우징(112)을 형성하기 위해 사용되는 성형 화합물로 하여금 이러한 영역 내로 흘러 이를 채우게 하는데 필요한 압력의 양을 감소시키는 것에 의해 하우징(112)의 제조를 돕는다.In particular, referring to FIGS. 29 and 30 , a plurality of embossings E may be provided on each of the
제1 막대(118B) 및 제2 막대(120B)는 또한 기판(114) 상의 고정 위치들에 대응하는 리세스된 영역들을 갖는다. 이전 실시예에서 주목된 바와 같이, 고정 핀들(도시되지 않음)은 이송 성형 프로세스에서 사용되며, 여기서 고정 핀들은 일반적으로 하우징(112)이 형성되고 있는 동안 전력 모듈(100)의 컴포넌트들의 일부 또는 전부를 제자리에 유지하기 위해 기판(114) 상에 직접 누른다.The
대칭형 V+ 단자 조립체들(122)과 대칭형 V- 단자 조립체(118)를 사용하여, 디바이스들 사이의 전류 공유가 밸런싱되고, 더 작은 외부 접점들이 사용될 수 있고, 이는 리드 프레임 패널화에 도움이 되며, 전력 루프의 전체 전류 경로를 단축시키는 것에 의해 인덕턴스가 크게 감소된다. 아래에 추가로 설명되는 바와 같이, V- 단자 조립체(118), MID-단자 조립체(120), 및 V+ 단자 조립체들(122)의 접점들(118C, 120C, 122C)은, 레이저 용접들, 솔더, 초음파 용접들, 기계적 본딩들(클램프들, 스프링들 등), 전도성 접착제들, 또는 임의의 다른 전도성 본드를 사용하여 외부 상호접속부들에 전기적으로 접속될 수 있다.Using symmetrical V+
전류는 폐쇄 회로를 통해 흘러야 한다. 따라서, 패키지 자체의 표류 인덕턴스(stray inductance)가 전체 루프 인덕턴스에 기여하는 유일한 인자는 아니다. 전원의 임의의 커패시턴스와 전원, 외부 버싱 및 배선, 및 전력 모듈(100) 자체에 걸쳐 제공되는 커패시터들을 포함한, 전체 루프의 인덕턴스가 고려되어야 한다. 이와 같이 전력 모듈(100)의 내부 레이아웃은 저-인덕턴스이어야할 뿐만 아니라, V- 단자 조립체(118), MID-단자 조립체(120), 및 V+ 단자 조립체들(122)의 위치들이 저-인덕턴스 라미네이트된 버싱 또는 전력 모듈(100)을 DC 전원에 접속하는 유사한 상호접속 방법을 또한 허용해야 한다.Current must flow through a closed circuit. Thus, the stray inductance of the package itself is not the only factor contributing to the overall loop inductance. Any capacitance of the power supply and inductance of the entire loop, including capacitors provided across the power supply, external bussing and wiring, and the
이러한 실시예에서, 각각의 트랜지스터(Q1, Q2) 위치에 대한, 신호 루프들 또는 게이트 및 소스들 접속들은, 스위칭 동안 트랜지스터들 Q1, Q2의 게이트들에 관한 전압 스트레스를 최소화하는 낮은 임피던스로부터 또한 혜택을 받는다. 추가로, 전력 루프들과 신호 루프들이 서로 완전히 독립적이어서 고속으로, 잘 제어되는 역학으로 낮은 스위칭 손실을 가능하게 하는 것이다.In this embodiment, the signal loops or gate and sources connections, for each transistor Q1, Q2 location, also benefit from a low impedance that minimizes the voltage stress on the gates of transistors Q1, Q2 during switching. receive Additionally, the power loops and signal loops are completely independent of each other, enabling low switching losses at high speed and with well-controlled dynamics.
이러한 실시예에 대한 내부 신호 루프는 도 11에 예시되는 것들과 유사하다. 트랜지스터 Q1에 대한 신호 루프는 G1 핀 조립체(124) 상으로 및 이를 통해 흐르고 다음으로 본드 와이어(132)를 통해 트랜지스터 Q1의 게이트 접점으로 흐르고, 신호는 트랜지스터 Q1에 제시된다. 신호 루프는 트랜지스터 Q1의 소스 접점을 통해 트랜지스터 Q1로부터 흐른다. 소스 접점으로부터, 신호 루프는 다른 본드 와이어(132)를 통해 직접 K1 핀 조립체(126)로 및 이를 통해 흐른다.The inner signal loop for this embodiment is similar to that illustrated in FIG. 11 . The signal loop for transistor Q1 flows onto and through
유사하게, 트랜지스터들 Q2에 대한 신호 루프는 G2 핀 조립체(128) 상으로 및 이를 통해 흐르고 다음으로 본드 와이어(132)를 통해 트랜지스터들 Q2의 게이트 접점으로 흐르고, 신호는 트랜지스터들 Q2에 제시된다. 신호 루프는 트랜지스터 Q2의 소스 접점을 통해 트랜지스터 Q2로부터 흐른다. 소스 접점으로부터, 신호 루프는 다른 본드 와이어(132)를 통해 직접 K2 핀 조립체(130)로 및 이를 통해 흐른다. 도시되는 바와 같이, 이러한 것은 전력 및 신호 루프들이 완전히 독립적인 진정한 소스-켈빈 구현이다.Similarly, the signal loop for transistors Q2 flows onto and through
전력 루프의 길이를 최소화하기 위해, V- 및 MID-단자 조립체들(118, 120)에 대한 것들과 같이, 엣지 전력 접점들 중 일부 또는 전부가 핀 조립체들(124, 126, 128, 130)과 같이, 신호 접점들에 비해, 하우징(112)의 엣지로부터 삽입될 수 있다. 핀 조립체들(124, 126, 128, 130)에 의해 제공되는 신호 접점들은 디바이스들로부터의 본드 와이어들(132)을 더 잘 수용하기 위해 더 많은 자리를 필요로 하고; 따라서, 그들의 하우징 섹션은 전체 하우징(112)의 엣지로부터 외부로 연장된다. 이러한 윤곽선 피처는 독립 전력 및 신호 루프들 각각에 대한 인덕턴스 최적화를 허용한다.To minimize the length of the power loop, some or all of the edge power contacts, such as those for the V- and
위에 주목된 바와 같이, 단자 및 핀 조립체들(118-130)은 리드 프레임(144)으로부터 형성되고 고전류의 내부 상호접속들, 본드 와이어 위치들, 및 외부 단자 접점 표면들을 제공하는 기능성을 조합한다. 리드 프레임(144)의 부분들 또는 부품들은 트랜지스터들 Q1, Q2의 상면 소스 패드들 뿐만 아니라 기판(114) 양자 모두에 부착된다. 리드 프레임(144)은, 솔더링, 소결, 전도성 에폭시, 레이저 용접, 초음파 용접 등을 포함하는, 몇몇 방식들로 다양한 컴포넌트에 부착될 수 있다. 홀들, 슬롯들, 페더링된 엣지들(feathered edges)과 같은, 표면 강화 피처들은, '?こ? 또는 에폭시 캐치(solder or epoxy catches)'로서 참조되며, 도 18에 도시되는 바와 같이, 본드(bond)의 강도를 강화하기 위해 사용될 수 있다.As noted above, terminal and pin assemblies 118-130 are formed from
상면 소스 패드들에 직접 부착되는 리드 프레임(144) 상의 스트립은 몇 가지 구별되는 피처들을 가질 수 있다. 패키징되는 디바이스의 특정한 레이아웃에 의존하여, 다양한 솔더 캐치 구현이 있을 수 있다. 또한, 열 팽창 스트레스 완화 및 강화된 성형 흐름을 위한 디바이스들 사이의 리플들(도시되지 않음)이 포함될 수 있다. 리드 프레임(144)의 다양한 굴곡이 스트레스 완화의 추가 수단으로서 사용될 수 있다.A strip on
리드 프레임(144)은 에칭 또는 스탬핑 프로세스에서 시트 금속으로 제작될 수 있다. 이러한 것의 하나의 예가 도 33a 및 33b에 제시된다. 접점들과 내부 피처들은 좁은 탭들에 의해 외부 프레임에 합류된다. 패널들 또는 잡지들에서의 처리를 능률화하기 위해, 시트 금속의 많은 부분이 평평하게 시작된다. 단지 내부 굴곡들만이 형성된다. 제조 생산 동안 조립체가 요구하는 다수의 가열 프로세스로 인해, 열 팽창 슬롯들이 추가되어 넓은 구리 영역들을 파괴한다. 이러한 것들은 조립체의 팽창과 뒤틀림을 제한한다.
리드 프레임(144)이 전력 디바이스들(116) 및 기판(114)에 부착되고, 와이어 본딩되고, 다음으로 성형된 후, 합류 탭들의 위치들에서 외부 프레임으로부터 떨어져 트리밍된다. 종종 절차적 단계들과 선택적 트리밍과 함께, 외부 접점들의 굴곡들이 접혀서 형성된다.A
자동화된 대량 생산을 위해, 이러한 리드 프레임들(144)은 종종 어레이로 패터닝된다. 이러한 어레이들은, 종종 매거진들 또는 랙들로부터 로딩되는, 다수의 머신에서 핸들링된다. 상단 및 하단 엣지들 상의 홀들은, 고정(fixturing), 위치지정(positioning), 키잉(keying), 및 핸들링(handling)을 위해 사용된다. 4개의 리드 프레임들(144)이 있는 예시적인 리드 프레임 어레이(164)가 도 34에 도시된다. 리드 프레임들(144) 및 리드 프레임 어레이(164)의 특정 피처들은, 제품 구성, 제품 크기 변형들, 및 제조 장비 타입들에 의존하여 변할 것이다.For automated mass production, these
도 35 및 36은 전력 모듈(100)의 더 넓은 변형의 하단 및 상단 등각도들이다. 위에 표시된 바와 같이, 더 넓은 변형들은 로우 및 하이-사이드 트랜지스터들에 대한 더 많은 전력 디바이스들(116)의 포함을 지원하며, 이는 일반적으로 전력 모듈(100)에 대한 더 높은 전력 핸들링 능력들에 대응한다.35 and 36 are bottom and top isometric views of a wider variant of
위에 설명된 전력 모듈(10) 및 전력 모듈(100)은 다수의 동일한 엘리먼트들 뿐만 아니라 몇몇 고유 엘리먼트들을 갖는다. 이러한 엘리먼트들 각각은 임의의 조합으로 연결될 수 있다. 예를 들어, 엠보싱들(E) 및 고유 핀 조립체들(118', 120', 124, 126, 128, 130)은 전력 모듈(10)에 통합될 수 있다.The
SiC(silicon carbide) 전력 디바이스들은, 고전압 차단, 낮은 온-저항, 고전류, 빠른 스위칭, 낮은 스위칭 손실들, 높은 접합 온도들, 및 높은 열 전도성을 포함하는, 하이 레벨의 성능 이점들을 제공한다. 궁극적으로, 이러한 특성들은, 영역 또는 부피 당 처리되는 전력인, 잠재적 전력 밀도에서의 주목할만한 증가를 초래한다.Silicon carbide (SiC) power devices offer high-level performance advantages, including high voltage shutdown, low on-resistance, high current, fast switching, low switching losses, high junction temperatures, and high thermal conductivity. Ultimately, these properties result in a notable increase in potential power density, which is the power processed per area or volume.
그러나 이러한 잠재력을 달성하려면, 패키지 및 시스템 레벨에서 중요한 도전과제들을 해결할 것이 요구된다. 더 높은 전압들, 전류들, 및 스위칭 속도들은, 더 작은 그리고 더 제약된 영역들 상에 적용되는 상당히 더 높은 물리적 스트레스로 나타난다. SiC 기술이 제공해야 하는 것을 완전히 이용하기 위해, 다음과 같은 도전과제들 중 하나 이상이 해결된다:However, achieving this potential requires addressing significant challenges at the package and system level. Higher voltages, currents, and switching speeds result in significantly higher physical stress applied on smaller and more constrained areas. In order to fully exploit what SiC technology has to offer, one or more of the following challenges are addressed:
· 패키지 내에서(내부 레이아웃) 및 패키지 없이(상호접속) 양자 모두에서 공통 회로 토폴로지들을 제공한다;• Provide common circuit topologies both in the package (internal layout) and without the package (interconnect);
· 전도 및 스위칭 손실들로부터의 폐열을 디바이스들로부터 제거한다;• removes waste heat from conduction and switching losses from devices;
· 고전압 전위들 사이에서 효과적인 전기적 격리를 제공한다;· provides effective electrical isolation between high voltage potentials;
· 고속 스위칭 동안 최소의 고전압 오버슈트를 위해 저전력 루프 인덕턴스를 제공한다;· Provides low-power loop inductance for minimal high-voltage overshoot during high-speed switching;
· 최소 게이트 전압 오버슈트 및 진동들을 위해 낮은 신호 루프 인덕턴스를 달성한다;• Achieve low signal loop inductance for minimal gate voltage overshoot and oscillations;
· 동적 및 안정 상태(steady state) 전류 공유를 달성하기 위해 전력 디바이스들의 병렬화를 위한 내부 레이아웃을 최적화한다;• Optimize internal layout for parallelization of power devices to achieve dynamic and steady state current sharing;
· 과열 없이 고전류 운반을 위해 저전력 루프 저항을 제공한다;· Offers low power loop resistance for high current carrying without overheating;
· 모듈들의 병렬화에 잘 적합되고 회로 토폴로지들로의 수월한 배열을 특징으로 하는 외부 단자 배열을 제공한다;· provides an external terminal arrangement which is well suited for parallelization of modules and which features an easy arrangement into circuit topologies;
· 전력 디바이스들의 밸런싱된 배열을 제공한다.• Provide a balanced arrangement of power devices.
내부 레이아웃, 또는 패키지 컴포넌트들의 물리적 배열은, 이러한 인자들 각각에 현저한 영향을 미친다. 패키지 내부의 디바이스 수가 증가함에 따라 최적의 레이아웃을 실현하는 것이 점점 더 어려워지고 있다. 병렬화는 SiC 디바이스들이 패키지의 현재 능력을 증가시키는 일반적인 기술이다. 병렬로 디바이스들이 많을수록, 열 확산, 전력 루프 인덕턴스, 신호 루프 인덕턴스, 및 패키지 크기 사이의 트레이드오프들이 밸런싱하기에 점진적으로 더 어려워진다. 하프-브릿지 토폴로지를 형성하면, 전력 루프 인덕턴스 및 스위치 위치들 사이의 동일한 열 전달과 같은 중요한 파라미터들이 더 많은 설계 도전과제가 되기 때문에, 추가적인 레이아웃 도전과제들이 도입된다.The internal layout, or physical arrangement of package components, significantly affects each of these factors. As the number of devices inside a package increases, it becomes increasingly difficult to realize an optimal layout. Parallelization is a common technique for SiC devices to increase the current capability of the package. The more devices in parallel, the progressively more difficult to balance the tradeoffs between thermal spread, power loop inductance, signal loop inductance, and package size. Forming the half-bridge topology introduces additional layout challenges as important parameters such as power loop inductance and equal heat transfer between switch locations become more design challenges.
성능 외에도, 광범위한 시장과 응용들에 호소하려면, 비용이 낮게 유지되어야 한다. 비용 감소에 도움이 되는 몇 가지 기술은 다음을 포함한다:Besides performance, cost must be kept low to appeal to a wide range of markets and applications. Some techniques that can help reduce costs include:
· 동일한 컴포넌트에서 다수의 기능을 제공하는 것에 의해 개별 컴포넌트들의 사용을 제한한다;• limit the use of individual components by providing multiple functions in the same component;
· 설계를 통해 각각의 컴포넌트의 기능성과 성능을 최적화한다;· Optimize the functionality and performance of each component through design;
· 2차 또는 마무리 동작들의 요건을 제한한다;• limit the requirements of secondary or finishing operations;
· 높은 수율로서 알려진 종래의 또는 잘-수립된 제조 방법들을 사용한다;• use conventional or well-established manufacturing methods known for their high yield;
· 가능한 경우 패널들, 스트립들, 어레이들, 매거진들 등을 사용하여 일괄처리 또는 연속 처리를 사용한다;• use batch or continuous processing using panels, strips, arrays, magazines, etc. where possible;
· 원료의 이용을 최대화하도록 스트립 또는 패널 상에서 제작되는 부품들의 크기를 결정하는 것과 같은, 서브-컴포넌트들의 제조 방법들에 기초하여 패키지 크기와 형태를 최적화한다.• Optimize package size and shape based on methods of manufacturing sub-components, such as sizing parts fabricated on strips or panels to maximize utilization of raw materials.
궁극적으로, 내부 확장성과 외부 모듈성의 조합은, 광범위한 시스템 요건들에 적용할 수 있는 고도로 적응가능한 코어 레이아웃을 초래한다.Ultimately, the combination of internal scalability and external modularity results in a highly adaptable core layout that can adapt to a wide range of system requirements.
본 개시내용은 다음과 같은 것들에 관한 것이지만, 이에 제한되지 않는다:This disclosure relates to, but is not limited to:
· 차세대 SiC 제품을 위한 고도로 최적화된 하프-브릿지 패키지 설계;· Highly optimized half-bridge package design for next-generation SiC products;
· (더 큰 디바이스들을 통해 또는 더 많이 병렬로) 더 많은 SiC 영역을 허용하도록 패키지를 늘리는 것 또는 넓히는 것에 의해 제품들이 구현될 수 있는 스케일링가능한 레이아웃;• Scalable layouts in which products can be implemented by stretching or widening the package to allow more SiC area (via larger devices or more in parallel);
· 다수의 패키지들을 용이하게 병렬화하거나 또는 이들을 공통 회로 토폴로지들로서 배열하기 위한 외부 단자 위치들에 대한 모듈식 접근;· A modular approach to external terminal locations for easily parallelizing multiple packages or arranging them as common circuit topologies;
· 초-저 인덕턴스, 밸런싱된 전력 루프 레이아웃;· Ultra-low inductance, balanced power loop layout;
· 낮은 인덕턴스, 밸런싱된 신호 루프 레이아웃;· Low inductance, balanced signal loop layout;
· 신호 루프들에 대한 진정한 켈빈(Kelvin) 구현;• True Kelvin implementation for signal loops;
· 좌측 또는 우측 신호 핀 호환성;· Left or right signal pin compatibility;
· 사용되는 고유 부품 수의 최소화를 통한 저-비용;· Low-cost through minimization of the number of unique parts used;
· 전력 기판의 영역 최소화를 통한 저-비용;· Low-cost through minimizing the area of the power board;
· 리드 프레임 어레이 처리를 통한 저-비용;· Low-cost through lead frame array processing;
· 잘 채택된 리드 프레임 어레이 처리 및 이송 성형을 이용하는 높은 제조가능성;· High manufacturability using well-adopted lead frame array processing and transfer molding;
· 패키지의 상단 및 하단 측면들 상의 성형된 전압 연면 연장기들; 및· Molded voltage creepage extenders on the top and bottom sides of the package; and
· 리드 프레임에 대한 디바이스 상면의 직접 전력 부착.· Direct power attachment of the top side of the device to the lead frame.
위에 제공되는 개념들은, 고유하고 신규한 전력 모듈(10, 100)을 제공하기 위해 위 내용의 하나, 일부 또는 모두를 해결한다. 해당 기술에서의 숙련자들은, 본 개시내용에 대한 개선들 및 수정들을 인식할 것이다. 이러한 모든 개선들 및 수정들은 본 명세서에 개시된 개념들의 범위 내인 것으로 간주된다.The concepts presented above address one, some or all of the above to provide a unique and
Claims (28)
제1 트레이스 및 제2 트레이스가 있는 상단 표면을 갖는 기판;
전력 회로의 일부를 형성하도록 전기적으로 연결되는 제1 복수의 수직 전력 디바이스들 및 제2 복수의 수직 전력 디바이스들;
제1 가늘고 긴 막대, 적어도 2개의 제1 단자 접점들, 및 상기 제1 가늘고 긴 막대의 상이한 지점들과 상기 적어도 2개의 제1 단자 접점들 사이에서 각각 연장되는 적어도 2개의 제1 단자 다리들을 포함하는 제1 단자 조립체;
제2 가늘고 긴 막대, 적어도 2개의 제2 단자 접점들, 및 상기 제2 가늘고 긴 막대의 상이한 지점들과 상기 적어도 2개의 제2 단자 접점들 사이에서 각각 연장되는 적어도 2개의 제2 단자 다리들을 포함하는 제2 단자 조립체; 및
상단 표면과 하단 표면 사이에 4개의 측면들을 포함하는 하우징- 상기 하우징은 상기 제1 단자 조립체 및 상기 제2 단자 조립체의 적어도 일부를 캡슐화함 -을 포함하여,
상기 적어도 2개의 제1 단자 다리들 중 제1 및 제2 단자 다리는 상기 하우징의 제1 및 제2 측면 외부로 연장되고, 상기 적어도 2개의 제1 단자 접점들이 상기 하우징의 하단 표면 위로 연장되고 그에 평행하도록 접히고;
상기 적어도 2개의 제2 단자 다리들 각각은 상기 하우징의 제3 측면 외부로 연장되어 회전하고, 상기 적어도 2개의 제2 단자 접점들은 상기 하우징의 상기 하단 표면과 75도와 105도 사이의 각도를 형성하고, 상기 제3 측면은 상기 하우징의 상기 제1 측면과 제2 측면 사이에 있는 전력 모듈.As a power module,
a substrate having a top surface with a first trace and a second trace;
a first plurality of vertical power devices and a second plurality of vertical power devices electrically connected to form part of a power circuit;
a first elongated rod, at least two first terminal contacts, and at least two first terminal legs each extending between different points of the first elongated rod and the at least two first terminal contacts; a first terminal assembly to;
a second elongate rod, at least two second terminal contacts, and at least two second terminal legs each extending between different points of the second elongate rod and the at least two second terminal contacts; a second terminal assembly; and
a housing comprising four sides between a top surface and a bottom surface, the housing encapsulating at least a portion of the first terminal assembly and the second terminal assembly;
First and second terminal legs of the at least two first terminal legs extend out of the first and second sides of the housing, and the at least two first terminal contacts extend over a bottom surface of the housing and thereby folded to be parallel;
each of the at least two second terminal legs extends and rotates out of the third side of the housing, the at least two second terminal contacts form an angle between 75 degrees and 105 degrees with the bottom surface of the housing; , the third side is between the first side and the second side of the housing.
상기 제1 복수의 수직 전력 디바이스들은, 상기 제1 트레이스와, 상기 제1 단자 조립체의 제1 가늘고 긴 막대의 하단 사이에서 전기적으로 및 기계적으로 직접 연결되고;
제2 복수의 수직 전력 디바이스들은, 상기 제2 트레이스와, 상기 제2 단자 조립체의 제2 가늘고 긴 막대의 하단 사이에서 전기적으로 및 기계적으로 직접 연결되는 전력 모듈.According to claim 1,
the first plurality of vertical power devices are electrically and mechanically directly connected between the first trace and the lower end of the first elongated bar of the first terminal assembly;
A second plurality of vertical power devices are electrically and mechanically directly connected between the second trace and the lower end of the second elongated rod of the second terminal assembly.
복수의 제1 엠보싱들이 상기 제1 가늘고 긴 막대 내에 제공되고 상기 기판을 향해 바이어스되고;
복수의 제2 엠보싱들이 상기 제2 가늘고 긴 막대 내에 제공되고 상기 기판을 향해 바이어스되고;
상기 제1 복수의 수직 전력 디바이스들 각각은 상기 제1 단자 조립체의 상기 제1 가늘고 긴 막대 내의 상기 복수의 제1 엠보싱들 중 하나의 하단과 상기 제1 트레이스 사이에서 전기적으로 및 기계적으로 직접 연결되고;
상기 제2 복수의 수직 전력 디바이스들 각각은 상기 제2 단자 조립체의 상기 제2 가늘고 긴 막대 내의 상기 복수의 제2 엠보싱들 중 하나의 하단과 상기 제2 트레이스 사이에서 전기적으로 및 기계적으로 직접 연결되는 전력 모듈.According to claim 2,
a plurality of first embossments are provided in the first elongate rod and biased towards the substrate;
a plurality of second embossments are provided in the second elongate rod and biased toward the substrate;
each of said first plurality of vertical power devices electrically and mechanically directly connected between said first trace and a lower end of one of said plurality of first embossings in said first elongated rod of said first terminal assembly; ;
Each of the second plurality of vertical power devices is electrically and mechanically connected directly between the second trace and a lower end of one of the plurality of second embossings in the second elongated rod of the second terminal assembly. power module.
상기 제3 단자 조립체는 상기 하우징의 상기 제1 측면 외부로 연장되는 제3 단자 다리 및 상기 하우징의 상기 하단 표면 위로 연장되고 그에 평행한 제3 단자 접점을 포함하고;
상기 제4 단자 조립체는 상기 하우징의 상기 제2 측면 외부로 연장되는 제4 단자 다리 및 상기 하우징의 상기 하단 표면 위로 연장되고 그에 평행한 제4 단자 접점을 포함하는 전력 모듈.4. The apparatus of claim 3 further comprising a third terminal assembly and a fourth terminal assembly electrically and mechanically coupled to the second trace proximate opposite sides of the substrate;
the third terminal assembly includes a third terminal leg extending out of the first side of the housing and a third terminal contact extending over and parallel to the bottom surface of the housing;
wherein the fourth terminal assembly includes a fourth terminal leg extending out of the second side of the housing and a fourth terminal contact extending over and parallel to the bottom surface of the housing.
상기 제3 단자 조립체는 상기 하우징의 상기 제1 측면 외부로 연장되는 제3 단자 다리 및 상기 하우징의 상기 하단 표면 위로 연장되고 그에 평행한 제3 단자 접점을 포함하고;
상기 제4 단자 조립체는 상기 하우징의 상기 제2 측면 외부로 연장되는 제4 단자 다리 및 상기 하우징의 상기 하단 표면 위로 연장되고 그에 평행한 제4 단자 접점을 포함하는 전력 모듈.2. The apparatus of claim 1 further comprising a third terminal assembly and a fourth terminal assembly electrically and mechanically coupled to the second trace proximate opposite sides of the substrate;
the third terminal assembly includes a third terminal leg extending out of the first side of the housing and a third terminal contact extending over and parallel to the bottom surface of the housing;
wherein the fourth terminal assembly includes a fourth terminal leg extending out of the second side of the housing and a fourth terminal contact extending over and parallel to the bottom surface of the housing.
제1 핀 막대 및 적어도 하나의 제1 핀 다리를 포함하는 제1 핀 조립체- 상기 적어도 하나의 제1 핀 다리는 상기 제1 핀 막대로부터 그리고 상기 하우징의 제4 측면 외부로 연장되고 다음으로 상기 하우징의 하단 표면과 75도와 105도 사이의 각도로 회전하며, 상기 제4 측면은 상기 하우징의 제3 측면에 반대임 -;
제2 핀 막대 및 적어도 하나의 제2 핀 다리를 포함하는 제2 핀 조립체- 상기 적어도 하나의 제2 핀 다리는 상기 제2 핀 막대로부터 그리고 상기 하우징의 상기 제4 측면 외부로 연장되고 다음으로 상기 하우징의 상기 하단 표면과 75도와 105도 사이의 각도로 회전함 -를 포함하는 전력 모듈.The method of claim 1, further comprising:
A first pin assembly comprising a first pin rod and at least one first pin leg, wherein the at least one first pin leg extends from the first pin rod and out of the fourth side of the housing and then to the housing rotates at an angle of between 75 and 105 degrees with the bottom surface of the housing, the fourth side opposite the third side of the housing;
a second pin assembly comprising a second pin rod and at least one second pin leg, wherein the at least one second pin leg extends from the second pin rod and out of the fourth side of the housing; rotated at an angle of between 75 degrees and 105 degrees with the bottom surface of the housing.
상기 제1 핀 막대는 상기 제1 단자 조립체의 상기 제1 가늘고 긴 막대와 상기 제2 핀 막대 사이에 있고;
상기 적어도 하나의 제2 핀 다리는 상기 적어도 하나의 제1 핀 다리와 상기 제3 핀 다리 사이에 있는 전력 모듈.According to claim 7,
the first pin rod is between the first elongated rod and the second pin rod of the first terminal assembly;
and the at least one second pin bridge is between the at least one first pin bridge and the third pin bridge.
제1 핀 막대 및 적어도 하나의 제1 핀 다리를 포함하는 제1 핀 조립체- 상기 적어도 하나의 제1 핀 다리는 상기 제1 핀 막대로부터 그리고 상기 하우징의 상기 제3 측면 외부로 연장되고 다음으로 상기 하우징의 상기 하단 표면과 75도와 105도 사이의 각도로 회전함 -; 및
제2 핀 막대 및 적어도 하나의 제2 핀 다리를 포함하는 제2 핀 조립체- 상기 적어도 하나의 제2 핀 다리는 상기 제2 핀 막대로부터 그리고 상기 하우징의 상기 제3 측면 외부로 연장되고 다음으로 상기 하우징의 상기 하단 표면과 75도와 105도 사이의 각도로 회전함 -를 포함하고, 상기 적어도 하나의 제1 핀 다리 및 상기 적어도 하나의 제2 핀 다리는 상기 적어도 2개의 제2 단자 접점들 사이에 있는 전력 모듈.The method of claim 1, further comprising:
A first pin assembly comprising a first pin rod and at least one first pin leg, wherein the at least one first pin leg extends from the first pin rod and out of the third side of the housing and then: rotated at an angle of between 75 and 105 degrees with the bottom surface of the housing; and
a second pin assembly comprising a second pin rod and at least one second pin leg, wherein the at least one second pin leg extends from the second pin rod and out of the third side of the housing and then: rotated with the bottom surface of the housing at an angle of between 75 and 105 degrees, wherein the at least one first pin leg and the at least one second pin leg are interposed between the at least two second terminal contacts. power module.
상기 제1 핀 막대는 상기 제2 단자 조립체의 상기 제2 가늘고 긴 막대와 상기 제2 핀 막대 사이에 있고;
상기 적어도 하나의 제2 핀 다리는 상기 적어도 하나의 제1 핀 다리와 상기 제3 핀 다리 사이에 있는 전력 모듈.According to claim 10,
the first pin rod is between the second elongated rod and the second pin rod of the second terminal assembly;
and the at least one second pin bridge is between the at least one first pin bridge and the third pin bridge.
제1 핀 막대 및 적어도 하나의 제1 핀 다리를 포함하는 제1 핀 조립체- 상기 적어도 하나의 제1 핀 다리는 상기 제1 핀 막대로부터 그리고 상기 하우징의 제4 측면 외부로 연장되고 다음으로 상기 하우징의 하단 표면과 75도와 105도 사이의 각도로 회전하며, 상기 제4 측면은 상기 하우징의 제3 측면에 반대임 -;
제2 핀 막대 및 적어도 하나의 제2 핀 다리를 포함하는 제2 핀 조립체- 상기 적어도 하나의 제2 핀 다리는 상기 제2 핀 막대로부터 그리고 상기 하우징의 상기 제4 측면 외부로 연장되고 다음으로 상기 하우징의 상기 하단 표면과 75도와 105도 사이의 각도로 회전함 -;
제3 핀 막대 및 적어도 하나의 제3 핀 다리를 포함하는 제3 핀 조립체- 상기 적어도 하나의 제3 핀 다리는 상기 제3 핀 막대로부터 그리고 상기 하우징의 상기 제3 측면 외부로 연장되고 다음으로 상기 하우징의 상기 하단 표면과 75도와 105도 사이의 각도로 회전함 -;
제4 핀 막대 및 적어도 하나의 제4 핀 다리를 포함하는 제4 핀 조립체- 상기 적어도 하나의 제4 핀 다리는 상기 제4 핀 막대로부터 그리고 상기 하우징의 상기 제3 측면 외부로 연장되고 다음으로 상기 하우징의 상기 하단 표면과 75도와 105도 사이의 각도로 회전함 -를 포함하고, 상기 적어도 하나의 제3 핀 다리 및 상기 적어도 하나의 제4 핀 다리는 상기 적어도 2개의 제2 단자 접점들 사이에 있는 전력 모듈.The method of claim 1, further comprising:
A first pin assembly comprising a first pin rod and at least one first pin leg, wherein the at least one first pin leg extends from the first pin rod and out of the fourth side of the housing and then to the housing rotates at an angle of between 75 and 105 degrees with the bottom surface of the housing, the fourth side opposite the third side of the housing;
a second pin assembly comprising a second pin rod and at least one second pin leg, wherein the at least one second pin leg extends from the second pin rod and out of the fourth side of the housing; rotated at an angle of between 75 and 105 degrees with the bottom surface of the housing;
a third pin assembly comprising a third pin rod and at least one third pin leg, wherein the at least one third pin leg extends from the third pin rod and out of the third side of the housing and then: rotated at an angle of between 75 and 105 degrees with the bottom surface of the housing;
a fourth pin assembly comprising a fourth pin rod and at least one fourth pin leg, wherein the at least one fourth pin leg extends from the fourth pin rod and out of the third side of the housing and then: rotated with the bottom surface of the housing at an angle of between 75 and 105 degrees, wherein the at least one third pin leg and the at least one fourth pin leg are interposed between the at least two second terminal contacts. power module.
상기 제1 단자 조립체는 상기 하우징의 상기 제4 측면 외부로 연장되는 그리고 다음으로 상기 하우징의 상기 하단 표면과 75도와 105도 사이의 각도로 회전하는 제5 핀 다리를 추가로 포함하고;
상기 제2 단자 조립체는 상기 하우징의 상기 제3 측면 외부로 연장되는 그리고 다음으로 상기 하우징의 상기 하단 표면과 75도와 105도 사이의 각도로 회전하는 제6 핀 다리를 추가로 포함하는 전력 모듈.According to claim 12,
the first terminal assembly further comprises a fifth pin leg extending out of the fourth side of the housing and then rotating at an angle of between 75 and 105 degrees with the bottom surface of the housing;
wherein the second terminal assembly further includes a sixth pin leg extending out of the third side of the housing and then rotating at an angle of between 75 and 105 degrees with the bottom surface of the housing.
상기 전력 회로는 전력 루프 및 적어도 하나의 신호 루프를 포함하고;
상기 전력 루프는 상기 제1 복수의 수직 전력 디바이스들 및 상기 제2 복수의 수직 전력 디바이스들을 통해 계속되는 전력 모듈.According to claim 1,
the power circuit includes a power loop and at least one signal loop;
The power loop continues through the first plurality of vertical power devices and the second plurality of vertical power devices.
제1 트레이스 및 제2 트레이스가 있는 상단 표면을 갖는 기판;
전력 회로의 일부를 형성하도록 전기적으로 연결되는 제1 복수의 수직 전력 디바이스들 및 제2 복수의 수직 전력 디바이스들;
제1 가늘고 긴 막대, 적어도 2개의 제1 단자 접점들, 및 상기 제1 가늘고 긴 막대의 상이한 지점들과 상기 적어도 2개의 제1 단자 접점들 사이에서 각각 연장되는 적어도 2개의 제1 단자 다리들을 포함하는 제1 단자 조립체- 복수의 제1 엠보싱들이 상기 제1 가늘고 긴 막대 내에 제공되고 상기 기판을 향해 바이어스됨 -; 및
제2 가늘고 긴 막대, 적어도 2개의 제2 단자 접점들, 및 상기 제2 가늘고 긴 막대의 상이한 지점들과 상기 적어도 2개의 제2 단자 접점들 사이에서 각각 연장되는 적어도 2개의 제2 단자 다리들을 포함하는 제2 단자 조립체- 복수의 제2 엠보싱들이 상기 제2 가늘고 긴 막대 내에 제공되고 상기 기판을 향해 바이어스됨 -를 포함하고;
상기 제1 복수의 수직 전력 디바이스들 각각은 상기 제1 단자 조립체의 상기 제1 가늘고 긴 막대 내의 상기 복수의 제1 엠보싱들 중 하나의 하단과 상기 제1 트레이스 사이에서 전기적으로 및 기계적으로 직접 연결되고;
상기 제2 복수의 수직 전력 디바이스들 각각은 상기 제2 단자 조립체의 상기 제2 가늘고 긴 막대 내의 상기 복수의 제2 엠보싱들 중 하나의 하단과 상기 제2 트레이스 사이에서 전기적으로 및 기계적으로 직접 연결되는 전력 모듈.As a power module,
a substrate having a top surface with a first trace and a second trace;
a first plurality of vertical power devices and a second plurality of vertical power devices electrically connected to form part of a power circuit;
a first elongated rod, at least two first terminal contacts, and at least two first terminal legs each extending between different points of the first elongated rod and the at least two first terminal contacts; a first terminal assembly comprising a plurality of first embossments provided in the first elongate rod and biased toward the substrate; and
a second elongate rod, at least two second terminal contacts, and at least two second terminal legs each extending between different points of the second elongate rod and the at least two second terminal contacts; a second terminal assembly comprising a plurality of second embossments provided in the second elongate rod and biased toward the substrate;
each of said first plurality of vertical power devices electrically and mechanically directly connected between said first trace and a lower end of one of said plurality of first embossings in said first elongated rod of said first terminal assembly; ;
Each of the second plurality of vertical power devices is electrically and mechanically connected directly between the second trace and a lower end of one of the plurality of second embossings in the second elongated rod of the second terminal assembly. power module.
상기 제1 복수의 수직 전력 디바이스들은, 상기 제1 트레이스와, 상기 제1 단자 조립체의 제1 가늘고 긴 막대의 하단 사이에서 전기적으로 및 기계적으로 직접 연결되고;
제2 복수의 수직 전력 디바이스들은, 상기 제2 트레이스와, 상기 제2 단자 조립체의 제2 가늘고 긴 막대의 하단 사이에서 전기적으로 및 기계적으로 직접 연결되는 전력 모듈.According to claim 20,
the first plurality of vertical power devices are electrically and mechanically directly connected between the first trace and the lower end of the first elongated bar of the first terminal assembly;
A second plurality of vertical power devices are electrically and mechanically directly connected between the second trace and the lower end of the second elongated rod of the second terminal assembly.
상기 제3 단자 조립체는 상기 전력 모듈의 하우징의 제1 측면 외부로 연장되는 제3 단자 다리 및 상기 하우징의 하단 표면 위로 연장되고 그에 평행한 제3 단자 접점을 포함하고,
상기 제4 단자 조립체는 상기 하우징의 제2 측면 외부로 연장되는 제4 단자 다리 및 상기 하우징의 상단 표면 위로 연장되고 그에 평행한 제4 단자 접점을 포함하는 전력 모듈.22. The apparatus of claim 21 further comprising a third terminal assembly and a fourth terminal assembly electrically and mechanically coupled to the second trace proximate opposite sides of the substrate;
the third terminal assembly includes a third terminal leg extending out of the first side of the housing of the power module and a third terminal contact extending over and parallel to a bottom surface of the housing;
wherein the fourth terminal assembly includes a fourth terminal leg extending out of the second side of the housing and a fourth terminal contact extending over and parallel to a top surface of the housing.
제1 핀 막대 및 적어도 하나의 제1 핀 다리를 포함하는 제1 핀 조립체- 상기 적어도 하나의 제1 핀 다리는 상기 제1 핀 막대로부터 그리고 상기 전력 모듈의 하우징의 제4 측면 외부로 연장되고 다음으로 상기 하우징의 하단 표면과 75도와 105도 사이의 각도로 회전하며, 상기 제4 측면은 상기 하우징의 제3 측면에 반대임 -; 및
제2 핀 막대 및 적어도 하나의 제2 핀 다리를 포함하는 제2 핀 조립체- 상기 적어도 하나의 제2 핀 다리는 상기 제2 핀 막대로부터 그리고 상기 하우징의 상기 제4 측면 외부로 연장되고 다음으로 상기 하우징의 상기 하단 표면과 75도와 105도 사이의 각도로 회전함 -를 포함하는 전력 모듈.21. The method of claim 20, further comprising:
A first pin assembly comprising a first pin rod and at least one first pin leg, the at least one first pin leg extending from the first pin rod and out of the fourth side of the housing of the power module and: rotates at an angle between 75 and 105 degrees with the bottom surface of the housing, the fourth side opposite the third side of the housing; and
a second pin assembly comprising a second pin rod and at least one second pin leg, wherein the at least one second pin leg extends from the second pin rod and out of the fourth side of the housing; rotated at an angle of between 75 degrees and 105 degrees with the bottom surface of the housing.
상기 제1 핀 막대는 상기 제1 단자 조립체의 상기 제1 가늘고 긴 막대와 상기 제2 핀 막대 사이에 있고;
상기 적어도 하나의 제2 핀 다리는 상기 적어도 하나의 제1 핀 다리와 상기 제3 핀 다리 사이에 있는 전력 모듈.According to claim 24,
the first pin rod is between the first elongated rod and the second pin rod of the first terminal assembly;
and the at least one second pin bridge is between the at least one first pin bridge and the third pin bridge.
상기 전력 회로는 전력 루프 및 적어도 하나의 신호 루프를 포함하고;
상기 전력 루프는 상기 제1 복수의 수직 전력 디바이스들 및 상기 제2 복수의 수직 전력 디바이스들을 통해 계속되고;
상기 전력 루프는 상기 적어도 하나의 신호 루프와는 독립적이고;
상기 적어도 하나의 신호 루프는 상기 제1 복수의 수직 전력 디바이스들 또는 상기 제2 복수의 수직 전력 디바이스들에 대한 적어도 하나의 제어 신호를 제공하는 전력 모듈.According to claim 20,
the power circuit includes a power loop and at least one signal loop;
the power loop continues through the first plurality of vertical power devices and the second plurality of vertical power devices;
the power loop is independent of the at least one signal loop;
wherein the at least one signal loop provides at least one control signal for the first plurality of vertical power devices or the second plurality of vertical power devices.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/239,418 US11721617B2 (en) | 2020-04-07 | 2021-04-23 | Power module |
US17/239,418 | 2021-04-23 | ||
PCT/US2022/025680 WO2022226142A1 (en) | 2021-04-23 | 2022-04-21 | Power module |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20230079238A true KR20230079238A (en) | 2023-06-05 |
KR102643499B1 KR102643499B1 (en) | 2024-03-07 |
Family
ID=81648212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020237017420A KR102643499B1 (en) | 2021-04-23 | 2022-04-21 | power module |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP4327360A1 (en) |
JP (1) | JP2023549420A (en) |
KR (1) | KR102643499B1 (en) |
CN (1) | CN117981076A (en) |
WO (1) | WO2022226142A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003234442A (en) * | 2002-02-06 | 2003-08-22 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
US20100327654A1 (en) * | 2009-06-30 | 2010-12-30 | Hitachi, Ltd. | Power Module and Vehicle-Mounted Inverter Using the Same |
US9095054B1 (en) * | 2012-10-12 | 2015-07-28 | Arkansas Power Electronics International, Inc. | High temperature equalized electrical parasitic power packaging method for many paralleled semiconductor power devices |
JP2020504459A (en) * | 2017-01-13 | 2020-02-06 | クリー ファイエットヴィル インコーポレイテッド | High power multilayer module with low inductance and fast switching for connecting power devices in parallel |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107546214B (en) * | 2016-06-23 | 2020-02-07 | 台达电子工业股份有限公司 | Power module packaging structure |
US11735488B2 (en) * | 2020-04-07 | 2023-08-22 | Wolfspeed, Inc. | Power module |
US11721617B2 (en) * | 2020-04-07 | 2023-08-08 | Wolfspeed, Inc. | Power module |
-
2022
- 2022-04-21 WO PCT/US2022/025680 patent/WO2022226142A1/en active Application Filing
- 2022-04-21 EP EP22723288.1A patent/EP4327360A1/en active Pending
- 2022-04-21 KR KR1020237017420A patent/KR102643499B1/en active IP Right Grant
- 2022-04-21 JP JP2023534265A patent/JP2023549420A/en active Pending
- 2022-04-21 CN CN202280040695.9A patent/CN117981076A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003234442A (en) * | 2002-02-06 | 2003-08-22 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
US20100327654A1 (en) * | 2009-06-30 | 2010-12-30 | Hitachi, Ltd. | Power Module and Vehicle-Mounted Inverter Using the Same |
US9095054B1 (en) * | 2012-10-12 | 2015-07-28 | Arkansas Power Electronics International, Inc. | High temperature equalized electrical parasitic power packaging method for many paralleled semiconductor power devices |
JP2020504459A (en) * | 2017-01-13 | 2020-02-06 | クリー ファイエットヴィル インコーポレイテッド | High power multilayer module with low inductance and fast switching for connecting power devices in parallel |
Also Published As
Publication number | Publication date |
---|---|
WO2022226142A1 (en) | 2022-10-27 |
EP4327360A1 (en) | 2024-02-28 |
JP2023549420A (en) | 2023-11-24 |
CN117981076A (en) | 2024-05-03 |
KR102643499B1 (en) | 2024-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11735488B2 (en) | Power module | |
US11721617B2 (en) | Power module | |
JP7153649B2 (en) | Power semiconductor modules with low gate path inductance | |
EP2099118B1 (en) | Power converter apparatus | |
JP6836201B2 (en) | Power converter | |
US11521933B2 (en) | Current flow between a plurality of semiconductor chips | |
JP2021141339A (en) | Semiconductor device with stacked terminals | |
US20220319976A1 (en) | Three-level power module | |
US20110278706A1 (en) | Power Electronic Device Package | |
WO2023065602A1 (en) | Power module and motor controller | |
CN113903728A (en) | Power semiconductor module | |
JP5056595B2 (en) | Power converter | |
US8018730B2 (en) | Power converter apparatus | |
KR102643499B1 (en) | power module | |
JP2002238260A (en) | Semiconductor device | |
JP5062029B2 (en) | Semiconductor device | |
US11923344B2 (en) | Compact power module | |
US20230363097A1 (en) | Dual inline power module | |
CN218647940U (en) | Power module | |
CN220774357U (en) | Lead frame, semiconductor module, and motor driver | |
EP4283670A2 (en) | Molded power modules | |
US20230411359A1 (en) | Power module | |
US20220293525A1 (en) | Packaged half-bridge circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |