KR20230077597A - 무선 통신에서 고속 동기화를 위한 장치 및 방법 - Google Patents

무선 통신에서 고속 동기화를 위한 장치 및 방법 Download PDF

Info

Publication number
KR20230077597A
KR20230077597A KR1020220030944A KR20220030944A KR20230077597A KR 20230077597 A KR20230077597 A KR 20230077597A KR 1020220030944 A KR1020220030944 A KR 1020220030944A KR 20220030944 A KR20220030944 A KR 20220030944A KR 20230077597 A KR20230077597 A KR 20230077597A
Authority
KR
South Korea
Prior art keywords
phase differences
correlation values
symbol
accumulated
correlation
Prior art date
Application number
KR1020220030944A
Other languages
English (en)
Inventor
김진민
김현준
전현배
이정운
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US18/057,423 priority Critical patent/US20230164015A1/en
Priority to EP22209491.4A priority patent/EP4187837A1/en
Priority to TW111145162A priority patent/TW202332308A/zh
Publication of KR20230077597A publication Critical patent/KR20230077597A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0222—Estimation of channel variability, e.g. coherence bandwidth, coherence time, fading frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/10—Small scale networks; Flat hierarchical networks
    • H04W84/105—PBS [Private Base Station] network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

고속 동기화를 위한 방법은, 수신 신호로부터 생성되고 제1 심볼 구간에 대응하는 입력 샘플들 및 코드 시퀀스에 기초하여, 입력 샘플들 각각에 대응하는 제1 상관값들을 계산하는 단계, 제1 상관값들 및 제1 심볼 구간에 선행하는 제2 심볼 구간에 대응하는 제2 상관값들에 기초하여, 입력 샘플들 각각에 대응하는 위상차들을 계산하는 단계, 위상차들에 기초하여, 입력 샘플들 각각에 대응하는 누적 위상차들을 갱신하는 단계, 및 갱신된 누적 위상차들에 기초하여, 심볼 경계를 검출하는 단계를 포함할 수 있다.

Description

무선 통신에서 고속 동기화를 위한 장치 및 방법{APPARATUS AND METHOD FOR FAST SYNCHRONIZATION IN WIRELESS COMMUNICATION}
본 개시의 기술적 사상은 무선 통신에 관한 것으로서, 구체적으로는 무선 통신에서 고속 동기화를 위한 장치 및 방법에 관한 것이다.
무선 네트워크 기술은 크게 WLAN(wireless local area network) 기술 및 WPAN(wireless personal area network)로 구분될 수 있다. WLAN은 IEEE(institute of electrical and electronics engineers) 802.11 표준에 기초할 수 있고, 반경 약 100m 범위에 형성될 수 있다. WPAN은 IEEE 802.15 표준에 기초할 수 있고, Bluetooth, ZigBee, UWB(ultra-wide band) 등을 포함할 수 있다. 무선 네트워크는 다수의 통신 기기들을 포함할 수 있고, 통신 기기들은 실시간으로 패킷을 수집할 수 있고, 액티브 구간에서 패킷을 전송할 수 있다.
본 개시의 기술적 사상은, 무선 통신의 수신측에서 송신측으로부터 수신된 신호에 조기에 동기화하기 위한 장치 및 방법을 제공한다.
상기와 같은 과제를 해결하기 위하여, 본 개시의 기술적 사상의 일 측면에 따른 방법은, 수신 신호로부터 생성되고 제1 심볼 구간에 대응하는 입력 샘플들 및 코드 시퀀스에 기초하여, 입력 샘플들 각각에 대응하는 제1 상관값들을 계산하는 단계, 제1 상관값들 및 제1 심볼 구간에 선행하는 제2 심볼 구간에 대응하는 제2 상관값들에 기초하여, 입력 샘플들 각각에 대응하는 위상차들을 계산하는 단계, 위상차들에 기초하여, 입력 샘플들 각각에 대응하는 누적 위상차들을 갱신하는 단계, 및 갱신된 누적 위상차들에 기초하여, 심볼 경계를 검출하는 단계를 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 장치는, 수신 신호로부터 생성되고 제1 심볼 구간에 대응하는 입력 샘플들을 저장하는 제1 버퍼, 입력 샘플들 및 코드 시퀀스에 기초하여, 입력 샘플들 각각에 대응하는 제1 상관값들을 계산하는 처리 회로, 제1 심볼 구간에 선행하는 제2 심볼 구간에 대응하는 제2 상관값들을 저장하는 제2 버퍼, 및 입력 샘플들 각각에 대응하는 누적 위상차들을 저장하는 제3 버퍼를 포함할 수 있고, 처리 회로는, 제1 상관값들 및 제2 상관값들에 기초하여, 입력 샘플들 각각에 대응하는 위상차들을 계산할 수 있고, 위상차들에 기초하여, 누적 위상차들을 갱신할 수 있고, 갱신된 누적 위상차들에 기초하여, 심볼 경계를 검출할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 장치는, 일련의 명령어들을 저장하는 메모리, 및 일련의 명령어들을 실행함으로써, 수신 신호로부터 생성되고 제1 심볼 구간에 대응하는 입력 샘플들 및 코드 시퀀스에 기초하여, 입력 샘플들 각각에 대응하는 제1 상관값들을 계산하는 단계, 제1 상관값들 및 제1 심볼 구간에 선행하는 제2 심볼 구간에 대응하는 제2 상관값들에 기초하여, 입력 샘플들 각각에 대응하는 위상차들을 계산하는 단계, 위상차들에 기초하여, 입력 샘플들 각각에 대응하는 누적 위상차들을 갱신하는 단계, 및 갱신된 누적 위상차들에 기초하여, 심볼 경계를 검출하는 단계를 수행할 수 있다.
본 개시의 예시적 실시예에 따른 장치 및 방법에 의하면, 반송파 주파수 오프셋에도 불구하고 코히어런트 조합(coherent combination)이 동기화에 사용될 수 있고, 이에 따라 심볼 경계가 조기에 정확하게 검출될 수 있다.
또한, 본 개시의 예시적 실시예에 따른 장치 및 방법에 의하면, 심볼 경계의 검출 및 반송파 주파수 오프셋의 검출이 동시에 완료될 수 있고, 이에 따라 동기화에 요구되는 자원이 감소할 수 있다.
또한, 본 개시의 예시적 실시예에 따른 장치 및 방법에 의하면, 조기 동기화에 기인하여 채널 추정을 위한 시간이 연장될 수 있고, 이에 따라 채널 추정의 정확도가 향상될 수 있고, 통신 성능이 증대될 수 있다.
본 개시의 예시적 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 기재로부터 본 개시의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 무선 네트워크를 나타내는 도면이다.
도 2는 본 개시의 예시적 실시예에 따른 무선 통신 기기를 나타내는 블록도이다.
도 3은 본 개시의 예시적 실시예에 따른 PPDU를 나타내는 도면이다.
도 4a 내지 도 4d는 본 개시의 예시적 실시예들에 따른 PPDU의 예시들을 나타내는 도면들이다.
도 5는 본 개시의 예시적 실시예에 따른 프리앰블 심볼의 예시를 나타내는 도면이다.
도 6은 본 개시의 예시적 실시예에 따른 프리앰블 코드의 예시를 나타내는 도면이다.
도 7a 및 도 7b는 본 개시의 예시적 실시예들에 따른 프리앰블 파라미터들을 나타내는 도면들이다.
도 8은 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다.
도 9는 본 개시의 예시적 실시예에 따라 상관값을 계산하는 동작을 나타내는 도면이다.
도 10은 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다.
도 11은 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다.
도 12는 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다.
도 13은 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다.
도 14는 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다.
도 15는 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다.
도 16a 및 도 16b는 본 개시의 예시적 실시예들에 따른 동기화기의 예시들을 나타내는 블록도들이다.
도 17은 본 개시의 예시적 실시예에 따른 동기화기를 나타내는 블록도이다.
도 1은 본 개시의 예시적 실시예에 따른 무선 네트워크(10)를 나타내는 도면이다. 구체적으로, 도 1은 무선 네트워크(10)에서 발생하는 D2D(device-to-device) 통신의 예시들을 나타낸다.
무선 네트워크(10)의 일예로서 WPAN(wireless personal area network)은 비교적 짧은 반경 약 10m 범위에 형성될 수 있다. WPAN의 일예로서 UWB는 기저대역 상태에서 수 GHz 이상의 넓은 주파수 대역, 낮은 스펙트럼 밀도, 짧은 펄스폭을 이용한 통신 기술 또는 UWB 통신이 적용되는 대역을 지칭할 수 있다. IEEE 802.15.4 표준은 UWB의 PHY(physical) 계층 및 MAC(medium access control) 부계층을 규정한다. IEEE 802.15.4 표준은 HRP-UWB(high rate pulse repetition frequency UWB) 및 LRP-UWB(low rate pulse repetition frequency UWB)를 정의하고, 최근 IEEE 802.15.4z는 HRP-UWB에서 HPRF-UWB(higher pulse repetition frequency)를 정의한다. 이하에서, 무선 네트워크(10)의 예시로서 UWB가 주로 설명될 것이나, 본 개시의 예시적 실시예들은 다른 무선 통신 기술들에 적용될 수 있는 점이 유의된다.
D2D 통신은 기지국과 같은 인프라를 통하지 아니하고서 지리적으로 근접한 무선 통신 기기들이 직접 상호 통신하는 방식을 지칭할 수 있다. D2D 통신은, Wi-Fi Direct, Bluetooth와 같은 비면허 주파수 대역을 사용할 수도 있고, 면허 주파수 대역을 활용하여 셀룰러 시스템의 주파수 이용 효율을 향상시킬 수도 있다. 본 명세서에서, D2D 통신은, 사물 인터넷(internet of things; IoT)에서 사물들 사이 통신이나 사물 지능 통신뿐만 아니라, 무선 통신 기기들 사이 통신을 지칭할 수 있다.
도 1을 참조하면, 무선 네트워크(10)에서 다양한 동신 방식들이 가능할 수 있다. 예를 들면, 도 1에서 1점 쇄선으로 도시된 바와 같이, 하나의 무선 통신 기기가 하나의 무선 통신 기기와 통신하는 일대일(one-to-one) 통신이 무선 네트워크(10)에서 발생할 수 있다. 또한, 도 1에서 점선으로 도시된 바와 같이, 하나의 무선 통신 기기가 다수의 무선 통신 기기들과 통신하는 일대다(one-to-many) 통신이 무선 네트워크(10)에서 발생할 수 있다. 또한, 도 1에서 실선으로 도시된 바와 같이, 다수의 무선 통신 기기들이 다수의 무선 통신 기기들과 통신하는 다대다(many-to-many) 통신이 무선 네트워크(10)에서 발생할 수 있다.
무선 통신 기기(즉, 수신측)는, 다른 무선 통신 기기(즉, 송신측)로부터 수신된 신호의 프리앰블에 기초하여 동기를 획득할 수 있다. 예를 들면, 도 3을 참조하여 후술되는 바와 같이, 송신측은 SHR(synchronization header)를 포함하는 PPDU(PHY protocol data unit)를 송신할 수 있고, SHR은 송신측 및 수신측에 미리 알려진 구조를 가질 수 있다. 수신측은 시간 및 주파수의 동기화를 완료한 후 채널 추정(channel estimation)을 수행할 수 있다. 수신측에서 동기화에 소요되는 시간이 연장되는 경우, 채널 추정의 정확도가 감소할 수 있고, 이에 따라 통신 성능, 예컨대 측위 및 전송량(throughput)이 열화될 수 있다. 또한, 동기화를 조기에 완료하기 위하여 많은 자원들이 사용되는 경우, 무선 통신 기기에서 비용, 예컨대 면적 및 소비 전력이 증가할 수 있고, 결과적으로 무선 통신 기기의 효율성이 감소할 수 있다.
이하에서 도면들을 참조하여 후술되는 바와 같이, 무선 통신 기기는 고속 동기화를 제공하는 장치를 포함할 수 있고, 이에 따라 수신측에서 시간 및 주파수 동기화가 조기에 완료될 수 있다. 예를 들면, 반송파 주파수 오프셋에도 불구하고 코히어런트 조합이 동기화에 사용될 수 있고, 이에 따라 심볼 경계가 조기에 정확하게 검출될 수 있다. 또한, 심볼 경계의 검출 및 반송파 주파수 오프셋의 검출이 동시에 완료될 수 있고, 이에 따라 동기화에 요구되는 자원이 감소할 수 있다. 또한, 조기 동기화에 기인하여 채널 추정을 위한 시간이 연장될 수 있고, 이에 따라 채널 추정의 정확도가 향상될 수 있고, 통신 성능이 증대될 수 있다.
도 2는 본 개시의 예시적 실시예에 따른 무선 통신 기기(100)를 나타내는 블록도이다. 무선 통신 기기(100)는 도 1의 무선 네트워크(10)에서 무선 통신을 수행하는 임의의 기기를 지칭할 수 있다. 예를 들면, 무선 통신 기기(100)는, 모바일 폰, 랩탑 PC, 태블릿 PC 등과 같은 휴대형 기기일 수도 있고, 데스크탑 PC, 스마트 TV, 키오스크 등과 같은 고정형 기기일 수도 있고, 자동차, 퍼스널 모빌리티 등과 같은 운송수단(vehicle)일 수도 있으며, 전술된 기기들에 포함되는 컴포넌트일 수도 있다. 도 2에 도시된 바와 같이, 무선 통신 기기(100)는, 프로세서(110), TX 데이터 경로(120), DAC(digital-to-analog converter)(130), TX RF 회로(140), TX 안테나(150), RX 안테나(160), RX RF 회로(170), ADC(analog-to-digital converter)(180) 및 RX 데이터 경로(190)를 포함할 수 있다. 일부 실시예들에서, 무선 통신 기기(100)의 구성요소들은 하나의 칩에 내장될 수도 있고, PCB(printed circuit board)에 실장된 2이상의 칩들에 각각 내장될 수도 있다. 일부 실시예들에서, TX 데이터 경로(120) 및 RX 데이터 경로(190)는 하나의 칩에 내장될 수 있고, 모뎀으로서 총괄적으로 지칭될 수 있다. 또한, 일부 실시예들에서, DAC(130) 및/또는 ADC(180)는 모뎀에 포함될 수 있다.
프로세서(110)는 PSDU(PHY service data unit)를 TX 데이터 경로(120)에 제공할 수 있고, RX 데이터 경로(190)로부터 PSDU를 수신할 수 있다. 프로세서(110)는 다른 무선 통신 기기에 송신할 데이터로부터 PSDU를 생성할 수 있고, PSDU를 TX 데이터 경로(120)에 제공할 수 있다. 또한, 프로세서(110)는 RX 데이터 경로(190)로부터 수신된 PSDU로부터 다른 무선 통신 기기가 송신한 데이터를 추출할 수 있다. PSDU의 예시가 도 3을 참조하여 후술될 것이다. 일부 실시예들에서, 프로세서(110)는 OS(operating system)을 실행할 수 있고, OS 상에서 적어도 하나의 어플리케이션을 실행할 수 있으며, OS 및/또는 적어도 하나의 어플리케이션에 의해서 PSDU가 생성되거나 PSDU가 처리될 수 있다.
TX 데이터 경로(120)는 프로세서(110)로부터 PSDU를 수신할 수 있고, DAC(130)에 디지털 신호를 제공할 수 있다. 도 2에 도시된 바와 같이, TX 데이터 경로(120)는, 인코더(122), 변조기(124) 및 TX 필터(126)를 포함할 수 있다. 인코더(122)는 프로세서(110)로부터 제공된 PSDU를 인코딩할 수 있다. 예를 들면, 인코더(122)는, 프로세서(110)로부터 수신된 PSDU를 리드-솔로몬(Reed-Solomon) 인코딩에 기초하여 인코딩할 수 있고, 인코딩된 PSDU에 SECDED(single error correct double error detect) 비트들을 포함하는 PHR을 부가할 수 있다. 인코더(122)는, 합성곱(convolutional) 인코딩을 수행할 수 있고, 스프레딩(spreading)을 수행한 후 SHR을 삽입할 수 있다. 변조기(124)는 인코더(122)로부터 제공된 신호를 변조함으로써 PPDU를 생성할 수 있다. 예를 들면, 변조기(124)는, BPM(burst position modulation) 및 BPSK(binary phase-shift keying)에 기초하여 PHR을 변조할 수 있고, 스프레딩된 PSDU, 즉 PHY 페이로드를 PHR에서 특정된(specified) 레이트로 변조할 수 있다. TX 필터(126)는 변조기(124)로부터 제공된 PPDU를 필터링할 수 있다.
DAC(130)는 TX 데이터 경로(120)에서 출력되는 디지털 신호를 아날로그 신호로 변환할 수 있고, TX RF 회로(140)는 아날로그 신호로부터 RF 신호(본 명세서에서, 송신 신호로 지칭될 수 있다)를 생성할 수 있고, RF 신호를 TX 안테나(150)에 제공할 수 있다. 일부 실시예들에서, TX RF 회로(140)는 아날로그 필터, 아날로그 믹서 및/또는 전력 증폭기(power amplifier)를 포함할 수 있다.
RX RF 회로(170)는 RX 안테나(160)로부터 수신된 RF 신호(본 명세서에서, 수신 신호로 지칭될 수 있다)로부터 아날로그 신호를 생성할 수 있고, 아날로그 신호를 ADC(180)에 제공할 수 있다. 일부 실시예들에서, RX RF 회로(170)는 아날로그 필터, 아날로그 믹서 및/또는 저잡음 증폭기(low noise amplifier)를 포함할 수 있다. ADC(180)는 RX RF 회로(170)로부터 제공되는 아날로그 신호를 디지털 신호로 변환할 수 있고, 디지털 신호를 RX 데이터 경로(190)에 제공할 수 있다. 일부 실시예들에서, RX RF 회로(170)는 RX 안테나(160)를 통해서 수신된 RF 신호로부터 I(in-phase) 신호 및 Q(quadrature) 신호를 추출할 수 있고, ADC(180)는 I 신호 및 Q 신호를 각각 샘플링함으로써 생성된 I 샘플들 및 Q 샘플들을 RX 데이터 경로(190)에 제공할 수 있다.
RX 데이터 경로(190)는 ADC(180)로부터 디지털 신호를 수신할 수 있고, 프로세서(110)에 PSDU를 제공할 수 있다. 도 2에 도시된 바와 같이, RX 데이터 경로(190)는, RX 필터(192), 동기화기(194), 복조기(196) 및 디코더(198)를 포함할 수 있다. RX 필터(192)는 ADC(180)로부터 제공되는 디지털 신호를 필터링할 수 있다. 동기화기(194)는 RX 필터(192)가 제공하는 디지털 신호에 기초하여 동기화를 수행할 수 있고, 동기화의 결과를 RX 필터(192)에 제공할 수 있다. 예를 들면, 디지털 신호는 일련의 샘플들(본 명세서에서 입력 샘플들로 지칭될 수 있다)을 포함할 수 있고, 동기화기(194)는 RX 필터(192)로부터 수신된 입력 샘플들에서 심볼 경계를 검출함으로써 시간 동기화를 수행할 수 있다. 또한, 동기화기(194)는 입력 샘플들의 초기 위상 및 반송파 주파수 오프셋(carrier frequency offset; CFO)을 검출함으로써 주파수 동기화를 수행할 수 있다. 일부 실시예들에서, RX 필터(192)로부터 제공되는 입력 샘플은 I 신호에 대응하는 샘플 및 Q 신호에 대응하는 샘플을 포함할 수 있다.
동기화기(194)는 검출된 초기 위상 및 반송파 주파수 오프셋에 대한 정보를 RX 필터(192)에 제공할 수 있고, RX 필터(192)는 동기화기(194)로부터 제공된 정보에 기초하여 위상 및 반송파 주파수 오프셋을 보상함으로써 PPDU를 복조기(196)에 제공할 수 있다. 또한, 동기화기(194)는 동기화의 완료를 RX 데이터 경로(190)의 다른 구성요소들, 예컨대 복조기(196) 및/또는 디코더(198)에 알릴 수 있다. 복조기(196)는 RX 필터(192)로부터 수신된 PPDU를 복조할 수 있고, 디코더(198)는 복조기(196)로부터 제공된 신호를 디코딩함으로써 PSDU를 생성할 수 있고, PSDU를 프로세서(110)에 제공할 수 있다. 일부 실시예들에서, 복조기(196) 및 디코더(198)는 전술된 변조기(124) 및 인코더(122)에 각각 대응하는 동작들을 수행할 수 있다.
도 3은 본 개시의 예시적 실시예에 따른 PPDU를 나타내는 도면이다. 구체적으로, 도 3은 HRP-UWB에서 사용되는 PPDU를 도시한다. 일부 실시예들에서, 도 2의 무선 통신 기기(100)는 도 3의 PPDU를 다른 무선 통신 기기에 송신하거나 다른 무선 통신 기기로부터 수신할 수 있다.
도 3을 참조하면, PPDU는 SHR(synchronization header), PHR(PHY header) 및 PHY 페이로드(또는 PHY 페이로드 필드)를 포함할 수 있다. SHR은 송신측 및 수신측에 공지된 코드를 포함할 수 있고, 수신측은 SHR 및 코드에 기초하여 동기화 및 채널 추정을 수행할 수 있다. 도 3에 도시된 바와 같이, SHR은 SYNC 필드 및 SFD(start of frame delimiter) 필드를 포함할 수 있다. SYNC 필드는 프리앰블로 지칭될 수 있고, NSYNC개의 반복된 프리앰블 심볼들(본 명세서에서 심볼들로 단순하게 지칭될 수 있다)을 포함할 수 있다. NSYNC는 송신측 및 수신측에 미리 공지될 수 있다. SYNC 필드에 포함되는 심볼의 예시가 도 5를 참조하여 후술될 것이다. SFD 필드는 SYNC 필드가 종료된 후 PHR이 시작됨을 알릴 수 있다. SFD 필드는 프레임 타이밍을 수립하기 위해 사용될 수 있다. 예를 들면, 레인징(ranging)에서 SFD가 검출된 시간이 패킷 프레임 전송 시간 및/또는 패킷 프레임의 수신 시간으로 판정될 수 있다. 일부 실시예들에서, SFD 필드는 8개 혹은 16새의 심볼들을 포함할 수 있다.
PHR은 PHY 페이로드를 디코딩하기 위한 정보를 포함할 수 있다. 예를 들면, PHR은 PSDU의 송신에 사용된 데이터 레이트, 프리앰블의 길이, PSDU의 길이 등에 대한 정보를 포함할 수 있다. 일부 실시예들에서, PHR은 16개의 심볼들을 포함할 수 있다. MAC 프레임은 MHR(MAC header), MAC 페이로드 및 MFR(MAC footer)을 포함할 수 있다. MAC 프레임은 PPDU 페이로드가 되는 PSDU로서 PHY로 전달될 수 있다.
도 4a 내지 도 4d는 본 개시의 예시적 실시예들에 따른 PPDU의 예시들을 나타내는 도면들이다. 구체적으로, 도 4a 내지 도 4d는 IEEE 802.11.4z 표준에서 정의된 HPRF(higher pulse repetition frequency)-UWB에서 사용되는 PPDU의 예시들을 도시한다. 일부 실시예들에서, 도 2의 무선 통신 기기(100)는 도 4a 내지 도 4d의 PPDU들 중 적어도 하나를 다른 무선 통신 기기에 송신하거나 다른 무선 통신 기기로부터 수신할 수 있다. 도 4a 내지 도 4d에서 화살표는 RMARKER 기준 위치(reference position)를 의미할 수 있다.
HPRF-UWB는 STS(scrambled timestamp sequence) 패킷 구성에 따라 4개의 상이한 모드들을 정의한다. STS는 보다 정확한 측위 및 보안을 위하여 키를 사용하여 암호화된 코드를 포함할 수 있다. 도 4a를 참조하면, STS 패킷 구성 0(zero)에서 PPDU는 SHR, PHR 및 PHY 페이로드를 순차적으로 포함할 수 있다. 도 4b를 참조하면, STS 패킷 구성 1(one)에서 PPDU는 SHR, STS, PHR 및 PHY 페이로드를 순차적으로 포함할 수 있다. 도 4c를 참조하면, STS 패킷 구성 2(two)에서 PPDU는 SHR, PHR, PHY 페이로드 및 STS를 순차적으로 포함할 수 있다. 도 4d를 참조하면, STS 패킷 구성 3(three)에서 PPDU는 SHR, SFD 및 STS를 순차적으로 포함할 수 있다. HPRF-UWB에서 PHR 및 PHY 페이로드는 BPSK에 기초하여 변조될 수 있다. 도 4a 내지 도 4d에 도시된 바와 같이, HPRF-SHR의 SHR 역시 SYNC 필드 및 SFD 필드를 포함할 수 있고, SYNC 필드에 포함되는 심볼의 예시가 도 5를 참조하여 후술될 것이다.
도 5는 본 개시의 예시적 실시예에 따른 프리앰블 심볼의 예시를 나타내는 도면이고, 도 6은 본 개시의 예시적 실시예에 따른 프리앰블 코드의 예시를 나타내는 도면이고, 도 7a 및 도 7b는 본 개시의 예시적 실시예들에 따른 프리앰블 파라미터들을 나타내는 도면들이다.
도 5를 참조하면, 프리앰블 심볼 Si는 도 3, 도 4a 내지 도 4d의 SYNC 필드에 포함될 수 있다. 예를 들면, 도 3을 참조하여 전술된 바와 같이, SYNC 필드에서 프리앰블 심볼 Si가 NSYNC회 반복될 수 있다. 프리앰블 심볼 Si는 코드 길이 L을 가지는 프리앰블 코드(본 명세서에서 코드 또는 코드 시퀀스로 지칭될 수 있다) Ci를 스프레딩(spreading)함으로써 구성될 수 있다. 프리앰블 코드 Ci는 L개의 엘리먼트들(즉, Ci(0) Ci(L-1))을 포함할 수 있고, 엘리먼트들 각각은 {-1, 0, 1} 중 하나의 값을 가지는 3진(ternary) 엘리먼트일 수 있다. 코드 인덱스 i에 따라 프리앰블 코드 Ci의 코드 길이 L 및 엘리먼트들의 값들이 정의될 수 있다. 예를 들면, 도 6에 도시된 바와 같이, 코드 인덱스 i가 1 내지 8인 프리앰블 코드 Ci는 31인 코드 길이 L를 가질 수 있고, 채널 번호에 따라 상이한 값들을 가질 수 있다. 일부 실시예들에서, 도 6에 도시되지 아니하였으나, 코드 인덱스 i가 9 내지 24인 프리앰블 코드 Ci는 127인 코드 길이 L을 가질 수 있고, 코드 인덱스 i가 25 내지 32인 프리앰블 코드 Ci는 91인 코드 길이 L을 가질 수 있다.
다시 도 5를 참조하면, 프리앰블 심볼 Si는 복수의 칩들을 포함할 수 있다. 프리앰블 심볼 Si에서 델타 길이 δL개의 연속적인 칩들 중 첫번째 칩은 코드 Ci의 하나의 엘리먼트(예컨대, Ci(0))의 값을 가질 수 있는 한편, 후속하는 (δL-1)개의 칩들은 모두 영(zero)의 값들을 가질 수 있다. 도 2의 동기화기(194)는, 심볼 Si가 NSYNC 반복된 SYNC 필드를 코드 Ci에 기초하여 검출할 수 있고, UWB 패킷 프레임의 송신을 식별할 수 있다.
도 2를 참조하여 전술된 바와 같이, 동기화기(194)는 RX 필터(192)로부터 일련의 입력 샘플들 x를 수신할 수 있다. 일부 실시예들에서, 입력 샘플의 샘플링 주파수는 도 2의 ADC(180)의 샘플링 주파수에 대응할 수 있고, ADC(180)는 아날로그 신호를 오버-샘플링(over-sampling)할 수 있다. 예를 들면, 도 5에 도시된 바와 같이, 일련의 입력 샘플들 x에서, 하나의 칩에 대응하는 구간 동안 LO개의 연속적인 입력 샘플들이 생성될 수 있고, LO는 오버샘플링 속도(oversampling rate)로 지칭될 수 있다. 도 9를 참조하여 후술되는 바와 같이, 심볼 경계를 검출하기 위하여, 일련의 입력 샘플들 x 중 δLLO개의 연속적인 입력 샘플들마다 하나의 입력 샘플이 상관값을 계산하기 위하여 추출될 수 있다.
도 7a 및 도 7b를 참조하면, 채널 번호에 따라 상이한 구성들의 프리앰블이 사용될 수 있다. 도 7a 및 도 7b에 도시된 바와 같이, 프리앰블 심볼 Si는 496, 1984, 508 또는 364개의 칩들을 포함할 수 있다. 또한, 프리앰블 심볼 Si는 31, 127 또는 91의 코드 길이 L를 가지는 프리앰블 코드 Ci에 기초하여 구성될 수 있고, 델타 길이 δL은 16, 64 또는 4일 수 있다.
도 8은 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다. 구체적으로, 도 8의 순서도는 시간 동기화를 위한 방법을 나타낸다. 도 8에 도시된 바와 같이, 고속 동기화를 위한 방법은 복수의 단계들(S10 내지 S60)을 포함할 수 있다. 일부 실시예들에서, 도 8의 방법은 도 2의 동기화기(194)에 의해서 수행될 수 있다. 이하에서, 도 8은 도 2를 참조하여 설명될 것이다.
도 8을 참조하면, 단계 S10에서 현재 심볼 구간(duration)에서 상관값들(correlations)이 계산될 수 있다. 도면들을 참조하여 전술된 바와 같이, 프리앰블 심볼 Si는 송신측 및 수신측에 미리 공지된 인덱스 i의 프리앰블 코드 Ci에 기초하여 생성될 수 있고, 동기화기(194)는 프리앰블 심볼 Si에서 추출된 값들과 프리앰블 코드 Ci 사이 상관값들 중 가장 높은 상관값들에 대응하는 위치에 기초하여 심볼 경계를 검출할 수 있다. 상관값들은 복소수들일 수 있고, 단계 S10의 예시가 도 9를 참조하여 설명될 것이다.
단계 S20에서, 이전 심볼 구간의 상관값들과의 위상차들이 계산될 수 있다. 송신측의 오실레이터 및 수신측의 오실레이터 사이 주파수 편차에 기인하여 반송파 주파수 오프셋이 발생할 수 있고, 이에 따라 동일한 샘플 인덱스(예컨대, 도 9의 n)에 대응하는, 현재 심볼 구간(예컨대, 도 9의 S'm)(본 명세서에서 제1 심볼 구간으로 지칭될 수 있다)에서 계산된 상관값(예컨대, 도 9의 r(m)(n))(본 명세서에서 제1 상관값으로 지칭될 수 있다) 및 이전 심볼 구간(예컨대, 도 9의 S'm-1)(본 명세서에서, 제2 심볼 구간으로 지칭될 수 있다)에서 계산된 상관값(예컨대, 도 9의 r(m-1)(n))(본 명세서에서, 제2 상관값으로 지칭될 수 있다) 사이 위상차가 발생할 수 있다. 반송파 주파수 오프셋이 일정하게 증가하거나 감소하는 경우, 심볼 경계의 샘플 인덱스에 대응하는, 현재 심볼 구간의 상관값 및 이전 심볼 구간의 상관값 사이 위상차는 일정할 수 있다. 다른 한편으로, 심볼 경계가 아닌 샘플 인덱스에 대응하는, 현재 심볼 구간의 상관값 및 이전 심볼 구간의 상관값 사이 위상차는 변동할 수 있다. 단계 S20의 예시가 도 10을 참조하여 후술될 것이다.
단계 S30에서, 누적 위상차들이 갱신될 수 있다. 예를 들면, 동기화기(194)는 현재 누적 위상차에 단계 S20에서 계산된 위상차를 합산할 수 있고, 이에 따라 샘플 인덱스들 각각에 대응하는 누적 위상차들이 생성될 수 있다. 전술된 바와 같이, 샘플 경계에 대응하는 위상차들은 실질적으로 일정한 값들을 가질 수 있고, 이에 따라 위상차들이 누적될수록 샘플 경계에 대응하는 누적 위상차는 점진적으로 증가할 수 있다. 다른 한편으로, 샘플 경계에 대응하지 아니하는 위상차들은 변동할 수 있고, 이에 따라 위상차들이 누적될수록 샘플 경계에 대응하지 아니하는 누적 위상차들은 점진적으로 감소할 수 있다.
단계 S40에서, 위상차들의 누적의 종료 여부가 판정될 수 있다. 예를 들면, 동기화기(194)는 미리 결정된 M개의 심볼들에 대하여 위상차들이 누적되었는지 여부를 판정할 수 있다. 후술되는 바와 같이, 누적 위상차들이 심볼 경계를 검출하는데 사용될 수 있고, 이에 따라 심볼들의 상관값들의 절대값들을 합산하는 논-코히어런트(non-coherent) 방식보다 적은 수의 심볼들만으로 심볼 경계가 검출될 수 있고, 동기화기(194)는 위상차들을 누적하기 위한 심볼들의 개수 M을 상대적으로 작은 값으로 미리 설정할 수 있다. 도 8에 도시된 바와 같이, 누적의 지속이 판정된 경우, 단계 S50에서 동기화기(194)는 다음 심볼 구간으로 이동할 수 있고, 단계 S10 내지 단계 S30을 다시 수행할 수 있다. 다른 한편으로, 누적의 종료가 판정된 경우, 단계 S60이 후속하여 수행될 수 있다.
단계 S60에서, 심볼 경계가 검출될 수 있다. 예를 들면, 동기화기(194)는 샘플 인덱스들에 각각 대응하는 누적 위상차들에 기초하여 심볼 경계를 검출할 수 있다. 단계 S60의 예시들이 도 12 및 도 14를 참조하여 후술될 것이다.
도 9는 본 개시의 예시적 실시예에 따라 상관값을 계산하는 동작을 나타내는 도면이다. 도 8을 참조하여 전술된 바와 같이, 도 2의 동기화기(194)는 하나의 심볼 구간에서 상관값들을 계산할 수 있고, 인접 심볼들에 대응하는 상관값들 사이 위상차를 계산할 수 있다.
도 9를 참조하면, 제2 심볼 구간 S'm-1에 대응하는 제2 상관값 r(m-1)(n)이 계산될 수 있고, 제1 심볼 구간 S'm에 대응하는 제1 상관값 r(m)(n)이 계산될 수 있다. 입력 샘플 x(n)은 심볼 구간들 각각에서 n번째 입력 샘플을 지칭할 수 있고, 제1 상관값 r(m)(n)은 제1 심볼 구간 S'm에서 입력 샘플 x(n)을 포함하는 등간격(즉, 일정한 샘플 인덱스 차이)으로 상호 이격된 입력 샘플들로부터 계산될 수 있고, 제2 상관값 r(m-1)(n)은 제2 심볼 구간 S'm-1에서 입력 샘플 x(n)을 포함하는 등간격으로 상호 이격된 입력 샘플들로부터 계산될 수 있다. 하나의 심볼 구간에서 입력 샘플 x(n)에 대응하는 상관값(또는 despreading value) r(n)은 아래 [수학식 1]과 같이 계산될 수 있다.
Figure pat00001
[수학식 1]에서, LO는 도 2의 ADC(180)의 샘플링 속도에 따른 오버샘플링 속도(oversampling rate)이고, Tsym은 하나의 심볼 구간에 포함되는 입력 샘플들의 개수일 수 있고(Tsym=δLLOL), Ci(k)는 코드 인덱스 i를 가지는 프리앰블 코드 Ci에서 (k+1)번째 값일 수 있다(0≤k≤L-1).
논-코히어런트 방식은 심볼 경계를 검출하기 위해 복수의 심볼들에 대응하는 상관값들의 절대값들을 누적하고, 최대 누적값에 대응하는 입력 샘플의 인덱스를 심볼 경계로서 검출할 수 있다. 그러나, 심볼 경계와 무관한 입력 샘플들에 대응하는 누적된 값들 역시 절대값에 기인하여 증가할 수 있으므로, 심볼 경계를 위해 검토해야하는 심볼들의 수가 증가할 수 있고, 동기화에 소요되는 시간이 연장될 수 있다. 코히어런트 방식은 심볼 경계를 검출하기 위해 복수의 심볼들에 대응하는 상관값들을 그대로 누적하고, 최대 누적값에 대응하는 입력 샘플의 인덱스를 심볼 경계로서 검출할 수 있다. 그러나, 송신측 및 수신측 사이 반송파 주파수 오프셋에 기인하여 위상이 점진적으로 증가할 수 있고, 이에 따라 코히어런트 방식에서 위상에 따라 영(zero)로 수렴하는 누적된 값이 발생할 수 있다. 전술된 바와 같이, 도 8의 방법은 인접 심볼들의 상관값들 사이 위상차들이 누적됨으로써 코히어런트 방식의 문제점이 해소될 수 있고, 이에 따라 동기화가 조기에 정확하게 완료될 수 있다.
도 10은 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다. 구체적으로, 도 10의 순서도는 도 8의 단계 S20의 예시를 나타낸다. 도 8을 참조하여 전술된 바와 같이, 도 10의 단계 S20'에서 현재 심볼 구간의 상관값들 및 이전 심볼 구간의 상관값들 사이 위상차들이 계산될 수 있다. 도 10에 도시된 바와 같이, 단계 S20'은 복수의 단계들(S22, S24, S26)을 포함할 수 있다. 일부 실시예들에서, 단계 S20'은 도 2의 동기화기(194)에 의해서 수행될 수 있고, 이하에서 도 10은 도 2 및 도 9를 참조하여 설명될 것이다.
도 10을 참조하면, 단계 S22에서 동일한 샘플 인덱스에 대응하는 상관값들의 쌍이 획득될 수 있다. 예를 들면, 동기화기(194)는 제1 심볼 구간 S'm의 제1 상관값 r(m)(n)을 계산할 수 있고, 버퍼(예컨대, 도 16a 및 도 16b의 BUF2)로부터 제2 심볼 구간 S'm-1의 제2 상관값 r(m-1)(n)을 독출할 수 있다.
단계 S24에서 이전 심볼 구간의 상관값의 켤레 복소수가 계산될 수 있고, 단계 S26에서 현재 심볼 구간의 상관값 및 켤레 복소수가 승산될 수 있다. 예를 들면, 동기화기(194)는 제2 상관값 r(m-1)(n)의 켤레 복소수를 계산할 수 있고, 제2 상관값 r(m-1)(n)의 켤레 복소수 및 제1 상관값 r(m)(n)을 승산할 수 있다. 즉, 제1 상관값 r(m)(n) 및 제2 상관값 r(m-1)(n)의 위상차 pd (m)(n)은 아래 [수학식 2]와 같이 계산될 수 있다.
Figure pat00002
[수학식 2]에서, pd (m)(n)은 인접한 심볼들로부터 디스프레딩된 값들 사이 위상차를 의미할 수 있고, 복소수일 수 있다.
도 11은 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다. 구체적으로 도 11의 순서도는 도 8의 단계 S30의 예시를 나타낸다. 도 8을 참조하여 전술된 바와 같이, 도 11의 단계 S30'에서 누적 위상차들이 갱신될 수 있다. 도 11에 도시된 바와 같이, 단계 S30'은 복수의 단계들(S32, S34, S36, S38)을 포함할 수 있다. 일부 실시예들에서, 단계 S30'은 도 2의 동기화기(194)에 의해서 수행될 수 있고, 이하에서 도 11은 도 2를 참조하여 설명될 것이다.
도 11을 참조하면, 단계 S32에서 최초 심볼 구간인지 여부가 판정될 수 있다. 예를 들면, 동기화기(194)는 현재 심볼 구간이 M개의 심볼 구간들 중 최초 심볼 구간인지 여부를 판정할 수 있다. 도 11에 도시된 바와 같이, 현재 심볼 구간이 최초 심볼 구간인 경우, 단계 S38에서 에서 누적 위상차는 영(zero)으로 설정될 수 있고, 단계 S30'이 종료할 수 있다. 다른 한편으로, 현재 심볼 구간이 최초 심볼 구간이 아닌 경우, 즉 이전 심볼 구간이 존재하는 경우, 단계 S34 및 단계 S36이 후속하여 수행될 수 있다.
단계 S34에서, 동일한 샘플 인덱스에 대응하는 위상차 및 누적 위상차가 획득될 수 있다. 예를 들면, 동기화기(194)는 도 8의 단계 S20에서 계산된 위상차를 획득할 수 있고, 버퍼(예컨대, 도 16a 및 도 16b의 BUF2)로부터 이미 계산된 누적 위상차를 독출할 수 있다.
단계 S36에서, 위상차 및 누적 위상차가 합산될 수 있다. 예를 들면, 동기화기(194)는 단계 S34에서 획득된 위상차 및 누적 위상차를 합산함으로써 누적 위상차를 갱신할 수 있다. 오일러 공식(Euler's formula)에 의해서 2개 위상차들
Figure pat00003
및
Figure pat00004
은 아래 [수학식 3]과 같이 표현될 수 있다.
Figure pat00005
Figure pat00006
rm 및 rk이 근사적으로 동일한 경우, 누적 위상차는 2개 위상차들
Figure pat00007
및
Figure pat00008
을 가산함으로써 획득될 수 있고, 아래 [수학식 4]와 같이 계산될 수 있다.
Figure pat00009
Figure pat00010
Figure pat00011
이에 따라, 아래 [수학식 5]와 같이, 2개 위상차들
Figure pat00012
및
Figure pat00013
의 합의 위상은 2개 위상차들
Figure pat00014
및
Figure pat00015
의 평균 위상차와 동일할 수 있다.
Figure pat00016
도 8을 참조하여 전술된 바와 같이, 반송파 주파수 오프셋이 일정한 기울기로 증가하거나 감소하는 경우, [수학식 5]의 θm 및 θk는 근사적으로 동일할 수 있고, 위상차들의 합은 아래 [수학식 6]과 같이 계산될 수 있다.
Figure pat00017
이에 따라, 심볼 경계에서 위상차가 누적될수록 누적 위상차는 증가할 수 있고, 누적 위상차에 기초하여 심볼 경계가 검출될 수 있다. m번째 심볼 구간에서 갱신되는 누적 위상차 Pd (m)(n)는 아래 [수학식 7]과 같이 표현될 수 있다.
Figure pat00018
Figure pat00019
도 12는 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다. 구체적으로, 도 12의 순서도는 도 8의 단계 S60의 예시를 나타낸다. 도 8을 참조하여 전술된 바와 같이, 도 12의 단계 S60'에서 심볼 경계가 검출될 수 있다. 도 12에 도시된 바와 같이, 단계 S60'은 복수의 단계들(S61 내지 S65)을 포함할 수 있다. 일부 실시예들에서, 단계 S60'은 도 2의 동기화기(194)에 의해서 수행될 수 있고, 이하에서 도 12는 도 2를 참조하여 설명될 것이다.
도 12를 참조하면, 단계 S61에서 누적 상관값들이 갱신될 수 있다. 예를 들면, 동기화기(194)는 누적 위상차에 기초하여 M개의 심볼 구간들에서 계산된 상관값들을 누적할 수 있다. 이에 따라, 단순히 상관값들을 누적하는 코히어런트 방식의 문제점이 해소될 수 있다. 단계 S61의 예시가 도 13을 참조하여 후술될 것이다.
단계 S62에서, 갱신된 누적 상관값들의 최대값이 식별될 수 있다. 예를 들면, 동기화기(194)는 M개의 심볼 구간들에 걸쳐서 Tsym개의 누적 상관값들을 계산할 수 있고, Tsym개의 누적 상관값들 중 최대값을 식별할 수 있다. 전술된 바와 같이, 단계 S61에서 누적 위상차에 기초하여 상관값들이 누적될 수 있고, 이에 따라 누적 상관값들의 최대값은 심볼 경계를 나타낼 수 있다.
단계 S63에서, 최대값 및 제1 기준값(Tc)이 비교될 수 있다. 예를 들면, 동기화기(194)는 단계 S62에서 식별된 최대값 및 제1 기준값(Tc)을 비교할 수 있다. 단계 S62에서 식별된 최대값의 크기가 작은 것은, 잘못된 심볼 경계가 검출되거나 심볼 경계가 없는 것을 의미할 수 있다. 이에 따라, 동기화기(194)는 제1 기준값(Tc) 이상인 최대값을 유효한(valid) 것으로 판정할 수 있는 한편, 제1 기준값(Tc) 미만인 최대값을 무효한(invalid) 것으로 판정할 수 있다. 도 12에 도시된 바와 같이, 최대값이 제1 기준값(Tc) 미만인 경우, 단계 S64에서 심볼 경계의 검출 불가가 판정될 수 있다. 일부 실시예들에서, 심볼 경계의 검출 불가가 판정된 경우, 도 8의 방법이 다시 수행될 수 있다. 다른 한편으로, 최대값이 제1 기준값(Tc) 이상인 경우, 단계 S65가 후속하여 수행될 수 있다.
단계 S65에서, 최대값에 대응하는 샘플 인덱스가 식별될 수 있다. 예를 들면, M개의 심볼 구간들에 걸쳐서 누적된 누적 상관값이
Figure pat00020
일 때, 동기화기(194)는 아래 [수학식 8]를 만족하는 샘플 인덱스 ns를 식별할 수 있다.
Figure pat00021
또한, 전술된 바와 같이, 샘플 인덱스 ns의 누적 상관값
Figure pat00022
은 아래 [수학식 9]을 만족할 수 있다.
Figure pat00023
일부 실시예들에서, 도 2의 RX 안테나(160)가 복수의 안테나들을 포함하는 경우, 복수의 안테나들 각각에서 계산된 누적 상관값들로부터 심볼 경계가 검출될 수 있다. 예를 들면, 총 I개의 안테나들 중 인덱스 i의 안테나의 누적 상관값이
Figure pat00024
일 때, 동기화기(194)는 아래 [수학식 10]을 만족하는 샘플 인덱스 ns를 식별할 수 있다.
Figure pat00025
또한, 샘플 인덱스 ns의 안테나별 누적 상관값들의 합은 아래 [수학식 11]을 만족할 수 있다.
Figure pat00026
도 13은 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다. 구체적으로 도 13의 순서도는 도 12의 단계 S61의 예시를 나타낸다. 도 12를 참조하여 전술된 바와 같이, 도 13의 단계 S61'에서 누적 상관값들이 갱신될 수 있다. 도 13에 도시된 바와 같이, 단계 S61'은 복수의 단계들(S61_2, S61_4, S61_6)을 포함할 수 있다. 일부 실시예들에서, 도 13의 단계 S61'은 도 2의 동기화기(194)에 의해서 수행될 수 있고, 이하에서 도 13은 도 2를 참조하여 설명될 것이다.
도 13을 참조하면, 단계 S61_2에서 누적 상관값이 획득될 수 있다. 예를 들면, 동기화기(94)는 버퍼(예컨대, 도 16a의 BUF4)로부터 누적 상관값을 독출할 수 있다. 독출된 누적 상관값은 이전 심볼 구간까지 누적된 상관값들에 대응할 수 있다.
단계 S61_4에서, 누적 위상차에 기초하여 누적 상관값이 교정될 수 있다. 예를 들면, 동기화기(194)는 단계 S61_2에서 획득된 누적 상관값의 위상을 누적 위상차에 기초하여 시프트할 수 있다. 이에 따라, 위상차가 보상된 누적 상관값, 즉 교정된(corrected) 누적 상관값이 생성될 수 있다.
단계 S61_6에서, 현재 심볼 구간의 상관값 및 교정된 누적 상관값이 합산될 수 있다. 예를 들면, 동기화기(194)는 단계 S61_4에서 교정된 누적 상관값 및 현재 심볼 구간의 상관값을 합산함으로써 갱신된 누적 상관값을 생성할 수 있다. 제1 심볼 구간 S'm의 누적 상관값
Figure pat00027
은 제2 심볼 구간 S'm-1의 누적 상관값
Figure pat00028
및 갱신된 누적 위상차 Pd (m)(n)로부터 아래 [수학식 12]과 같이 계산될 수 있다.
Figure pat00029
[수학식 12]의 우변에서 두번째 항이 단계 S61_4에서 교정된 누적 상관값에 대응할 수 있다.
도 14는 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다. 구체적으로, 도 14의 순서도는 도 8의 단계 S60의 예시를 나타낸다. 도 8을 참조하여 전술된 바와 같이, 도 13의 단계 S60"에서 심볼 경계가 검출될 수 있다. 도 14에 도시된 바와 같이, 단계 S60"은 복수의 단계들(S66 내지 S69)을 포함할 수 있다. 일부 실시예들에서, 단계 S60"은 도 2의 동기화기(194)에 의해서 수행될 수 있고, 이하에서 도 14는 도 2를 참조하여 설명될 것이다.
도 14를 참조하면, 단계 S66에서 누적 위상차들 중 최대값이 식별될 수 있다. 도면들을 참조하여 전술된 바와 같이, 심볼 경계에서 누적 상관값들의 최대값뿐만 아니라 누적 위상차들의 최대값이 발생할 수 있다. 이에 따라, 누적 위상차에 기초하여 누적 상관값을 계산하는 대신, 누적 위상차들로부터 심볼 경계가 직접적으로 검출될 수 있다. 예를 들면, 동기화기(194)는 M개의 심볼 구간들에서 누적된 누적 위상차들 중 최대값을 식별할 수 있다.
단계 S67에서, 최대값 및 제2 기준값(Td)이 비교될 수 있다. 예를 들면, 동기화기(194)는 단계 S66에서 식별된 최대값 및 제2 기준값(Td)을 비교할 수 있다. 단계 S66에서 식별된 최대값의 크기가 작은 것은, 잘못된 심볼 경계가 검출되거나 심볼 경계가 없는 것을 의미할 수 있다. 이에 따라, 동기화기(194)는 제2 기준값(Td) 이상인 최대값을 유효한 것으로 판정할 수 있는 한편, 제2 기준값(Td) 미만인 최대값을 무효한 것으로 판정할 수 있다. 도 14에 도시된 바와 같이, 최대값이 제2 기준값(Td) 미만인 경우, 단계 S68에서 심볼 경계의 검출 불가가 판정될 수 있다. 일부 실시예들에서, 심볼 경계의 검출 불가가 판정된 경우, 도 8의 방법이 다시 수행될 수 있다. 다른 한편으로, 최대값이 제2 기준값(Td) 이상인 경우, 단계 S69가 후속하여 수행될 수 있다.
단계 S69에서, 최대값에 대응하는 샘플 인덱스가 식별될 수 있다. 예를 들면, 동기화기(194)는 아래 [수학식 13]을 만족하는 샘플 인덱스 ns를 식별할 수 있다.
Figure pat00030
또한, 전술된 바와 같이, 샘플 인덱스 ns의 누적 위상차 Pd (M)(n)는 아래 [수학식 14]를 만족할 수 있다.
Figure pat00031
일부 실시예들에서, 도 2의 RX 안테나(160)가 복수의 안테나들을 포함하는 경우, 복수의 안테나들 각각에서 계산된 누적 위상차들로부터 심볼 경계가 검출될 수 있다. 예를 들면, 총 I개의 안테나들 중 인덱스 i의 안테나의 누적 위상차가 Pi,d (M)(n)일 때, 동기화기(194)는 아래 [수학식 15]을 만족하는 샘플 인덱스 ns를 식별할 수 있다.
Figure pat00032
또한, 샘플 인덱스 ns의 안테나별 누적 위상차들의 합은 아래 [수학식 16]을 만족할 수 있다.
Figure pat00033
도 15는 본 개시의 예시적 실시예에 따른 고속 동기화를 위한 방법을 나타내는 순서도이다. 구체적으로, 도 15는 주파수 동기화를 위한 방법을 나타낸다. 도 15에 도시된 바와 같이, 고속 동기화를 위한 방법은 복수의 단계들(S72, S74, S82, S84)을 포함할 수 있다. 일부 실시예들에서, 도 15의 방법은 도 8의 단계 S60이 수행된 후에 수행될 수 있고, 심볼 경계에 대응하는 샘플 인덱스 ns를 사용할 수 있다. 일부 실시예들에서, 도 15의 방법은 도 2의 동기화기(194)에 의해서 수행될 수 있다. 이하에서 도 15는 도 2를 참조하여 설명될 것이다.
도 15를 참조하면, 단계 S72에서 식별된 인덱스에 대응하는 위상이 식별될 수 있고, 단계 S74에서 초기 위상이 판정될 수 있다. 예를 들면, 동기화기(194)는 샘플 인덱스 ns에 대응하는 상관값 r(m-1)(ns)의 위상을 식별할 수 있고, 상관값 r(m-1)(ns)의 위상을 초기 위상으로 판정할 수 있다. 동기화기(194)는 RX 필터(192)에 초기 위상에 대한 정보를 제공할 수 있다.
단계 S82에서 샘플 인덱스에 대응하는 누적 위상차가 식별될 수 있고, 단계 S84에서 반송파 주파수 오프셋이 계산될 수 있다. 예를 들면, 동기화기(194)는 샘플 인덱스 ns에 대응하는 누적 위상차 Pd (M)(ns)를 식별할 수 있고, 누적 위상차 Pd (M)(ns)의 위상에 기초하여 반송파 주파수 오프셋을 계산할 수 있다. 반송파 주파수 오프셋
Figure pat00034
은 아래 [수학식 17]과 같이 계산될 수 있다.
Figure pat00035
[수학식 17]에서,
Figure pat00036
는 반송파 주파수 오프셋으로 인한 위상 변화를 의미할 수 있다.
도 16a 및 도 16b는 본 개시의 예시적 실시예들에 따른 동기화기의 예시들을 나타내는 블록도들이다. 구체적으로, 도 16a의 블록도는 도 12의 단계 S60'을 수행하는 동기화기(200a)를 나타내고, 도 16b의 블록도는 도 14의 단계 S60"을 수행하는 동기화기(200b)를 나타낸다. 이하에서, 도 16a 및 도 16b에 대한 설명 중 중복되는 내용은 생략될 것이다.
도 16a를 참조하면, 동기화기(200a)는 제1 내지 제4 버퍼(BUF1 내지 BUF4) 및 처리 회로(PRO)를 포함할 수 있다. 처리 회로(PRO)는 제1 내지 제4 버퍼(BUF1 내지 BUF4)에 데이터를 저장할 수 있고, 제1 내지 제4 버퍼(BUF1 내지 BUF4)에 저장된 데이터를 독출할 수 있다. 제1 내지 제4 버퍼(BUF1 내지 BUF4)는 데이터를 저장할 수 있는 임의의 구조를 가질 수 있다. 일부 실시예들에서, 제1 내지 제4 버퍼(BUF1 내지 BUF4)은 메모리 장치의 영역들에 대응할 수 있고, 처리 회로(PRO)는 어드레스를 통해 제1 내지 제4 버퍼(BUF1 내지 BUF4)에 액세스할 수 있다. 일부 실시예들에서, 제1 내지 제4 버퍼(BUF1 내지 BUF4)는 처리 회로(PRO) 전용의 레지스터들을 포함할 수 있다. 도 16a 및 도 16b에서 처리 회로(PRO)에 포함된 모듈들 각각은 독립적인 회로, 프로세서에 의해서 실행되는 소프트웨어 블록(프로시져 또는 서브루틴) 또는 이들의 조합에 대응할 수 있다.
처리 회로(PRO)는 제1 내지 제10 모듈(201a 내지 210a)을 포함할 수 있다. 입력 샘플(x)이 제1 버퍼(BUF1)에 저장될 수 있다. 예를 들면, 제1 버퍼(BUF1)는 하나의 심볼 구간에 대응하는 입력 샘플들을 저장할 수 있다. 도 9를 참조하여 전술된 바와 같이, 제1 모듈(201a)은 제1 버퍼(BUF1)로부터 n번째 입력 샘플 및 그로부터 델타 길이 δL개의 칩들에 대응하는 간격, 즉 δLLO개 인덱스들만큼 상호 이격된 입력 샘플들을 독출할 수 있고, 독출된 입력 샘플들 및 프리앰블 코드에 기초하여 상관값 r(m)(n)을 계산할 수 있다. 도 16a에 도시된 바와 같이, 상관값 r(m)(n)은 제2 버퍼(BUF2)에 저장될 수 있다.
제2 모듈(202a)은 제2 버퍼(BUF2)로부터 이전 심볼 구간에서 n번째 입력 샘플에 대응하는 상관값 r(m-1)(n)을 독출할 수 있고, 상관값 r(m-1)(n)의 켤레 복소수를 제3 모듈(203a)에 제공할 수 있다. 제3 모듈(203a)은 현재 심볼 구간의 상관값 r(m)(n) 및 이전 심볼 구간의 상관값 r(m-1)(n)의 켤레 복소수를 승산할 수 있고, 위상차 pd (m)(n)을 생성할 수 있다. 제4 모듈(204a)은 제3 버퍼(BUF3)로부터 이전 심볼 구간까지 계산된 누적 위상차 Pd (m-1)(n)을 독출할 수 있다. 제4 모듈(204a)은 제3 모듈(203a)에 의해서 현재 심볼 구간에서 계산된 위상차 pd (m)(n) 및 제3 버퍼(BUF3)로부터 독출된 누적 위상차 Pd (m-1)(n)를 합산할 수 있고, 누적 위상차 Pd (m)(n)를 생성하여 제3 버퍼(BUF3)에 저장할 수 있다.
제5 모듈(205a)은 제4 모듈(204a)로부터 누적 위상차 Pd (m)(n)를 수신할 수 있고, 누적 위상차 Pd (m)(n)의 위상을 제6 모듈(206a)에 제공할 수 있다. 제6 모듈(206a)은 제4 버퍼(BUF4)로부터 이전 심볼 구간까지 계산된 누적 상관값
Figure pat00037
을 독출할 수 있고, 제5 모듈(205a)로부터 제공된 위상만큼 시프트된 누적 상관값
Figure pat00038
을 제7 모듈(207a)에 제공할 수 있다. 제7 모듈(207a)은 현재 심볼 구간의 상관값 r(m)(n) 및 제6 모듈(206a)로부터 제공된 교정된 누적 상관값을 합산할 수 있고, 누적 상관값
Figure pat00039
을 생성할 수 있다. 도 16a에 도시된 바와 같이, 제7 모듈(207a)은 누적 상관값
Figure pat00040
을 제4 버퍼(BUF4)에 저장할 수 있다.
M개의 심볼 구간들에 대하여 제1 내지 제7 모듈(201a 내지 207a)의 동작들이 완료된 경우, 제2 버퍼(BUF2)는 Tsym개의 상관값들 {r(M)(n)|0
Figure pat00041
n≤Tsym-1}을 저장할 수 있고, 제3 버퍼(BUF3)는 Tsym개의 누적 위상차들 {Pd (M)(n)|0
Figure pat00042
n≤Tsym-1}을 저장할 수 있으며, 제4 버퍼(BUF4)는 Tsym개의 누적 상관값들 {
Figure pat00043
|0
Figure pat00044
n≤Tsym-1}을 저장할 수 있다.
제8 모듈(208a)은 제4 버퍼(BUF4)로부터 누적 상관값
Figure pat00045
을 독출할 수 있고, 누적 상관값
Figure pat00046
의 절대값
Figure pat00047
을 제9 모듈(209a)에 제공할 수 있다. 제9 모듈(209a)은 제8 모듈(208a)로부터 제공된 절대값들 중 최대값을 식별할 수 있고, 식별된 최대값을 제10 모듈(210a)에 제공할 수 있다. 제10 모듈(210a)은 제9 모듈(209a)로부터 제공된 최대값을 제1 기준값(Tc)과 비교할 수 있고, 최대값이 제1 기준값(Tc) 이상인 경우, 동기화의 완료를 나타내는 활성화된 신호(LOCK)를 출력할 수 있다.
도 16a에 도시된 바와 같이, 제9 모듈(209a)은 최대값에 대응하는 샘플 인덱스 ns를 식별할 수 있다. 도 16a에서 점선 화살표로 표시된 바와 같이, 제2 버퍼(BUF2)에 저장된 상관값들 중 샘플 인덱스 ns에 대응하는 상관값 r(M)(ns)이 독출될 수 있고, 상관값 r(M)(ns)의 위상이 초기 위상으로 판정될 수 있다. 또한, 도 16a에서 점선 화살표로 표시된 바와 같이, 제3 버퍼(BUF3)에 저장된 상관값들 중 샘플 인덱스 ns에 대응하는 누적 위상차 Pd (M)(ns)가 제3 버퍼(BUF3)로부터 독출될 수 있고, 누적 위상차 Pd (M)(ns)의 위상에 기초하여 반송파 주파수 오프셋이 계산될 수 있다.
도 16b를 참조하면, 동기화기(200b)는 제1 내지 제3 버퍼(BUF1 내지 BUF3)및 처리 회로(PRO)를 포함할 수 있다. 도 16a의 동기화기(200a)와 비교할 때, 도 16b의 동기화기(200b)에서 제4 버퍼(BUF4)가 생략될 수 있다. 처리 회로(PRO)는 제1 내지 제7 모듈(201b 내지 207b)을 포함할 수 있다. 제1 내지 제4 모듈(201b 내지 204b)은 도 16a의 제1 내지 제4 모듈(201a 내지 204a)과 동일하게 동작할 수 있다.
제5 모듈(205b)은 제3 버퍼(BUF3)로부터 누적 위상차 Pd (M)(n)를 독출할 수 있고, 누적 위상차 Pd (M)(n)의 절대값 |Pd (M)(n)|을 제6 모듈(206b)에 제공할 수 있다. 제6 모듈(206b)은 제5 모듈(205b)로부터 제공된 절대값들 중 최대값을 식별할 수 있고, 식별된 최대값을 제7 모듈(207b)에 제공할 수 있다. 제7 모듈(207b)은 제6 모듈(206b)로부터 제공된 최대값을 제2 기준값(Td)과 비교할 수 있고, 최대값이 제2 기준값(Td) 이상인 경우, 동기화의 완료를 나타내는 활성화된 신호(LOCK)를 출력할 수 있다.
도 17은 본 개시의 예시적 실시예에 따른 동기화기(300)를 나타내는 블록도이다. 도 17에 도시된 바와 같이, 동기화기(300)는 적어도 하나의 프로세서(310) 및 메모리(320)를 포함할 수 있다. 적어도 하나의 프로세서(310)는 메모리(320)에 액세스할 수 있고, 메모리(320)는 일련의 명령어들(INST) 및 제1 내지 제4 버퍼(BUF1 내지 BUF4)를 포함할 수 있다. 일부 실시예들에서, 도 16b를 참조하여 전술된 바와 같이, 메모리(320)에서 제4 버퍼(BUF4)가 생략될 수 있다.
일부 실시예들에서, 도면들을 참조하여 전술된 고속 동기화를 위한 방법의 적어도 일부는, 적어도 하나의 프로세서(310)가 메모리(320)에 저장된 일련의 명령어들(INST)을 실행함으로써 수행할 수 있다. 예를 들면, 적어도 하나의 프로세서(310)는 일련의 명령어들(INST)을 실행함으로써 도 8의 단계들 중 적어도 하나를 수행할 수 있고, 도 15의 단계들 중 적어도 하나를 수행할 수 있다. 일부 실시예들에서, 적어도 하나의 프로세서(310)는 캐시 메모리를 포함할 수 있고, 메모리(320)로부터 독출된 데이터를 캐시 메모리에 저장하거나 캐시 메모리에 저장된 데이터를 메모리(320)에 기입할 수 있다.
메모리(320)는 적어도 하나의 프로세서(310)에 의해서 액세스가능한 임의의 구조를 가질 수 있다. 예를 들면, 메모리(320)는, DRAM(dynamic random access memory), SRAM(static random access memory)과 같이 휘발성(volatile) 메모리 장치를 포함할 수도 있고, 플래시 메모리와 같이 비휘발성(non-volatile) 메모리 장치를 포함할 수도 있다. 일부 실시예들에서, 메모리(320)는 2이상의 메모리 장치들을 포함할 수 있고, 일련의 명령어들(INST) 및 제1 내지 제4 버퍼(BUF1 내지 BUF4)는 2이상의 메모리 장치들에 저장될 수 있다. 예를 들면, 일련의 명령어들(INST)은 제1 메모리 장치에 저장될 수 있고, 제1 내지 제4 버퍼(BUF1 내지 BUF4)는 제2 메모리 장치에 구현될 수 있다.
본 개시는 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 수신 신호로부터 생성되고 제1 심볼 구간에 대응하는 입력 샘플들 및 코드 시퀀스에 기초하여, 상기 입력 샘플들 각각에 대응하는 제1 상관값들을 계산하는 단계;
    상기 제1 상관값들 및 상기 제1 심볼 구간에 선행하는 제2 심볼 구간에 대응하는 제2 상관값들에 기초하여, 상기 입력 샘플들 각각에 대응하는 위상차들을 계산하는 단계;
    상기 위상차들에 기초하여, 상기 입력 샘플들 각각에 대응하는 누적 위상차들을 갱신하는 단계; 및
    갱신된 상기 누적 위상차들에 기초하여, 심볼 경계를 검출하는 단계를 포함하는 방법.
  2. 청구항 1에 있어서,
    상기 제1 상관값들 및 상기 제2 상관값들은, 복소수들이고,
    상기 위상차들을 계산하는 단계는,
    상기 제1 상관값들 및 상기 제2 상관값들 중, 입력 샘플의 동일한 인덱스에 대응하는 제1 상관값 및 제2 상관값을 획득하는 단계;
    획득된 상기 제2 상관값의 켤레 복소수를 계산하는 단계; 및
    획득된 상기 제1 상관값 및 획득된 상기 제2 상관값의 계산된 켤레 복소수를 승산하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 청구항 1에 있어서,
    상기 위상차들 및 상기 누적 위상차들은, 복소수들이고,
    상기 누적 위상차들을 갱신하는 단계는,
    상기 위상차들 및 상기 누적 위상차들 중, 입력 샘플의 동일한 인덱스에 대응하는 위상차 및 누적 위상차를 획득하는 단계; 및
    획득된 상기 위상차 및 획득된 상기 누적 위상차를 합산하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 청구항 3에 있어서,
    상기 누적 위상차들을 갱신하는 단계는, 상기 제1 심볼 구간이 최초 심볼 구간인 경우, 누적 위상차를 영으로 설정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. 청구항 1에 있어서,
    상기 심볼 경계를 검출하는 단계는,
    상기 제1 상관값들 및 갱신된 상기 누적 위상차들에 기초하여, 누적 상관값들을 갱신하는 단계;
    갱신된 상기 누적 상관값들 중 최대값을 식별하는 단계; 및
    상기 최대값에 대응하는 입력 샘플의 인덱스를 판정하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 청구항 5에 있어서,
    상기 누적 상관값들을 갱신하는 단계는,
    갱신된 누적 위상차에 기초하여, 누적 상관값을 교정하는 단계; 및
    제1 상관값 및 교정된 상기 누적 상관값을 합산하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 청구항 5에 있어서,
    상기 심볼 경계를 검출하는 단계는,
    상기 최대값을 제1 기준값과 비교하는 단계; 및
    상기 최대값이 상기 제1 기준값 미만인 경우, 상기 심볼 경계의 검출 불가를 판정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 청구항 1에 있어서,
    상기 심볼 경계를 검출하는 단계는,
    갱신된 상기 누적 위상차들 중 최대값을 식별하는 단계; 및
    상기 최대값에 대응하는 입력 샘플의 인덱스를 판정하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 청구항 8에 있어서,
    상기 심볼 경계를 검출하는 단계는,
    상기 최대값을 제2 기준값과 비교하는 단계; 및
    상기 최대값이 상기 제2 기준값 미만인 경우, 상기 심볼 경계의 검출 불가를 판정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 청구항 1에 있어서,
    상기 제1 심볼 구간 및 상기 제2 심볼 구간 각각은, SHR(synchronization header)에 포함된 SYNC 필드에 포함된 하나의 심볼의 구간에 대응하는 것을 특징으로 하는 방법.
  11. 수신 신호로부터 생성되고 제1 심볼 구간에 대응하는 입력 샘플들을 저장하도록 구성된 제1 버퍼;
    상기 입력 샘플들 및 코드 시퀀스에 기초하여, 상기 입력 샘플들 각각에 대응하는 제1 상관값들을 계산하도록 구성된 처리 회로;
    상기 제1 심볼 구간에 선행하는 제2 심볼 구간에 대응하는 제2 상관값들을 저장하도록 구성된 제2 버퍼; 및
    상기 입력 샘플들 각각에 대응하는 누적 위상차들을 저장하도록 구성된 제3 버퍼를 포함하고,
    상기 처리 회로는,
    상기 제1 상관값들 및 상기 제2 상관값들에 기초하여, 상기 입력 샘플들 각각에 대응하는 위상차들을 계산하고,
    상기 위상차들에 기초하여, 상기 누적 위상차들을 갱신하고,
    갱신된 상기 누적 위상차들에 기초하여, 심볼 경계를 검출하도록 구성된 것을 특징으로 하는 장치.
  12. 청구항 11에 있어서,
    상기 제1 상관값들 및 상기 제2 상관값들은, 복소수들이고,
    상기 처리 회로는,
    상기 제1 상관값들 중 하나와 입력 샘플의 동일한 인덱스에 대응하는 제2 상관값을 상기 제2 버퍼로부터 독출하고,
    상기 제1 상관값들 중 상기 하나 및 독출된 상기 제2 상관값의 켤레 복소수를 승산함으로써, 상기 위상차들을 계산하도록 구성된 것을 특징으로 하는 장치.
  13. 청구항 11에 있어서,
    상기 위상차들 및 상기 누적 위상차들은, 복소수들이고,
    상기 처리 회로는,
    상기 위상차들 중 하나와 입력 샘플의 동일한 인덱스에 대응하는 누적 위상차를 상기 제3 버퍼로부터 독출하고,
    상기 위상차들 중 하나 및 독출된 상기 누적 위상차를 합산함으로써, 상기 누적 위상차들을 갱신하도록 구성된 것을 특징으로 하는 장치.
  14. 청구항 13에 있어서,
    상기 처리 회로는, 상기 제1 심볼 구간이 최초 심볼 구간인 경우, 누적 위상차를 영으로 설정하도록 구성된 것을 특징으로 하는 장치.
  15. 청구항 11에 있어서,
    상기 처리 회로는,
    상기 제1 상관값들 및 갱신된 상기 누적 위상차들에 기초하여, 누적 상관값들을 갱신하는 단계;
    갱신된 상기 누적 상관값들 중 최대값을 식별하는 단계; 및
    상기 최대값에 대응하는 입력 샘플의 인덱스를 판정하도록 구성된 것을 특징으로 하는 장치.
  16. 청구항 15에 있어서,
    누적된 상관값들을 저장하도록 구성된 제4 버퍼를 더 포함하고,
    상기 처리 회로는,
    상기 제4 버퍼로부터 누적 상관값을 독출하고,
    갱신된 누적 위상차에 기초하여, 독출된 상기 누적 상관값을 교정하고,
    제1 상관값 및 교정된 상기 누적 상관값을 합산함으로써, 상기 누적 상관값들을 갱신하도록 구성된 것을 특징으로 하는 장치.
  17. 청구항 11에 있어서,
    상기 심볼 경계를 검출하는 단계는,
    상기 처리 회로는, 갱신된 상기 누적 위상차들 중 최대값에 대응하는 샘플 입력의 인덱스를 판정하도록 구성된 것을 특징으로 하는 장치.
  18. 청구항 11에 있어서,
    상기 처리 회로는, 상기 제1 상관값들 중 검출된 상기 심볼 경계에 대응하는 제1 상관값의 위상을 식별하고, 식별된 상기 위상을 초기 위상으로 판정하도록 구성된 것을 특징으로 하는 장치.
  19. 청구항 11에 있어서,
    상기 처리 회로는, 상기 누적 위상차들 중 검출된 상기 심볼 경계에 대응하는 누적 위상차 및 상기 제1 심볼 구간에 기초하여, 반송파 주파수 오프셋을 계산하도록 구성된 것을 특징으로 하는 장치.
  20. 일련의 명령어들을 저장하는 메모리; 및
    상기 일련의 명령어들을 실행함으로써,
    수신 신호로부터 생성되고 제1 심볼 구간에 대응하는 입력 샘플들 및 코드 시퀀스에 기초하여, 상기 입력 샘플들 각각에 대응하는 제1 상관값들을 계산하는 단계;
    상기 제1 상관값들 및 상기 제1 심볼 구간에 선행하는 제2 심볼 구간에 대응하는 제2 상관값들에 기초하여, 상기 입력 샘플들 각각에 대응하는 위상차들을 계산하는 단계;
    상기 위상차들에 기초하여, 상기 입력 샘플들 각각에 대응하는 누적 위상차들을 갱신하는 단계; 및
    갱신된 상기 누적 위상차들에 기초하여, 심볼 경계를 검출하는 단계를 수행하도록 구성된 적어도 하나의 프로세서를 포함하는 장치.
KR1020220030944A 2021-11-25 2022-03-11 무선 통신에서 고속 동기화를 위한 장치 및 방법 KR20230077597A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/057,423 US20230164015A1 (en) 2021-11-25 2022-11-21 Apparatus and method for high-speed synchronization in wireless communication
EP22209491.4A EP4187837A1 (en) 2021-11-25 2022-11-24 Apparatus and method for high-speed synchronization in wireless communication
TW111145162A TW202332308A (zh) 2021-11-25 2022-11-25 用於無線通信中的高速同步的設備以及方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210164866 2021-11-25
KR20210164866 2021-11-25

Publications (1)

Publication Number Publication Date
KR20230077597A true KR20230077597A (ko) 2023-06-01

Family

ID=86770904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220030944A KR20230077597A (ko) 2021-11-25 2022-03-11 무선 통신에서 고속 동기화를 위한 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20230077597A (ko)

Similar Documents

Publication Publication Date Title
CN102150405B (zh) 用于不同发射方案的共模和统一帧格式
CN1159929C (zh) 在cdma移动通信系统中导频信道发送和小区选择的方法
CN101606340A (zh) 无线通信系统中用于分组检测的方法和设备
JP2012505606A (ja) アドホック無線ネットワークにおいて隣接ノードを検出する方法
CN101640936A (zh) 用于移动无线系统的基于ofdma争用的随机接入信道设计
US7260361B2 (en) Locating interfering devices in wireless networks using channel adaptation metrics
WO2008057667A2 (en) Method for measuring time of arrival of signals in a communications network
US6522644B2 (en) Method for decorrelating background interference in a time-synchronized mobile communications system
CN1192109A (zh) Cdma无线通信系统
CN111245475B (zh) 无线通信数据发送方法、接收方法、无线通信方法和设备
US7457291B2 (en) Method and apparatus for generating preamble using chaotic sequence
US10575267B2 (en) System and method for providing weighted pattern demapper for Bluetooth® low energy long range
CN110663204B (zh) 用于建立与一个或多个通信目标一起使用的多个同步信号序列的集合的方法和装备
JP2003518802A (ja) アナログ相関を用いたデジタル受信機感度拡張方法
US20180309476A1 (en) Orthogonal spreading sequence creation using radio frequency parameters
KR20230077597A (ko) 무선 통신에서 고속 동기화를 위한 장치 및 방법
US9756591B2 (en) Synchronization in the presence of large initial frequency error
EP4187837A1 (en) Apparatus and method for high-speed synchronization in wireless communication
US7028093B2 (en) Method of transferring user data packets
CN109217968B (zh) 一种基于相移键控技术的采用cdma技术的近距离无线网络
Peng et al. Ambient LoRa backscatter system with chirp interval modulation
WO2023246579A1 (zh) 一种应用于超宽带系统的信号同步的方法和通信装置
CN108964827B (zh) 一种基于频移键控的采用cdma技术的近距离无线网络
US7706751B2 (en) Method for transmitting and receiving data with low BER in presence of interference between subscriber stations
KR100776978B1 (ko) 간섭에러 보정 초광대역 통신 송수신 장치, 송신방법 및수신방법