KR20230076719A - MRAM Package with Magnetic Shielding Layer and Method of Manufacturing the Same - Google Patents

MRAM Package with Magnetic Shielding Layer and Method of Manufacturing the Same Download PDF

Info

Publication number
KR20230076719A
KR20230076719A KR1020220036530A KR20220036530A KR20230076719A KR 20230076719 A KR20230076719 A KR 20230076719A KR 1020220036530 A KR1020220036530 A KR 1020220036530A KR 20220036530 A KR20220036530 A KR 20220036530A KR 20230076719 A KR20230076719 A KR 20230076719A
Authority
KR
South Korea
Prior art keywords
shield layer
die
magnetic shield
wire
substrate
Prior art date
Application number
KR1020220036530A
Other languages
Korean (ko)
Other versions
KR102613576B1 (en
Inventor
김용석
Original Assignee
넷솔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 넷솔 주식회사 filed Critical 넷솔 주식회사
Publication of KR20230076719A publication Critical patent/KR20230076719A/en
Application granted granted Critical
Publication of KR102613576B1 publication Critical patent/KR102613576B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive

Abstract

외부 자기장으로부터 MTJ 구조의 자성 방향 오류를 방지할 수 있는 자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법이 개시된다. 이는 다이와 다이 상에 배치되는 자기 차폐층 사이에 몰딩부재 또는 스페이서를 배치하여 다이 상에 다이보다 큰 크기를 갖는 자기 차폐층을 배치할 수 있다. 따라서, 다이의 상부 방향에서 유입되는 외부 자기장으로부터 다이 차폐 효과를 향상시킬 수 있다. 또한, 자기 차폐층을 와이어를 통해 기판과 연결되도록 함으로써, 외부 자기장을 다이의 외곽 부위로 유도되도록 하여 다이로 유입되는 외부 자기장의 세기를 감소시킬 수 있다.Disclosed are an MRAM package having a magnetic shielding layer capable of preventing an error in magnetic direction of an MTJ structure from an external magnetic field and a manufacturing method thereof. In this case, a molding member or a spacer may be disposed between the die and the magnetic shield layer disposed on the die, and a magnetic shield layer having a size larger than that of the die may be disposed on the die. Accordingly, it is possible to improve the shielding effect of the die from the external magnetic field introduced from the upper direction of the die. In addition, by connecting the magnetic shield layer to the substrate through a wire, an external magnetic field is induced to an outer portion of the die, thereby reducing the strength of the external magnetic field flowing into the die.

Description

자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법{MRAM Package with Magnetic Shielding Layer and Method of Manufacturing the Same}MRAM Package with Magnetic Shielding Layer and Method of Manufacturing the Same}

본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to an MRAM package having a magnetic shield layer and a manufacturing method thereof.

반도체 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이러한 반도체 제품에 사용되는 메모리 소자의 동작 속도를 높이고 집적도를 높일 필요가 있다. 이러한 요구를 만족시키기 위하여 자성체의 극성 변화에 따른 저항 변화를 이용하여 메모리 기능을 구현하는 자기 랜덤 액세스 메모리(Magnetic Random Access Memory: MRAM)와 같은 저항성 메모리가 제시되고 있다. 최근, 이러한 MRAM을 포함하면서도, 빠른 처리 속도, 저전력, 고신뢰성 등을 요구하는 모바일 기기에 최적화된 반도체 메모리 소자를 구현하기 위한 방법이 연구되고 있다.Semiconductor products require high-capacity data processing even though their volume is getting smaller. It is necessary to increase the operating speed and integration of memory devices used in such semiconductor products. In order to satisfy these demands, a resistive memory such as a magnetic random access memory (MRAM), which implements a memory function using a change in resistance according to a change in polarity of a magnetic material, has been proposed. Recently, a method for implementing a semiconductor memory device optimized for a mobile device requiring fast processing speed, low power consumption, and high reliability, including such an MRAM, has been studied.

도 1은 종래의 자기 차폐층을 구비한 MRAM 패키지를 나타낸 도면이다.1 is a diagram illustrating an MRAM package having a conventional magnetic shield layer.

도 1을 참조하면, 종래의 자기 차폐층을 구비한 MRAM 패키지는 기판(11) 상에 다이(12)가 배치되고, 다이(12)의 활성면에 배치된 패드는 와이어(13)를 통해 기판(11)과 전기적으로 연결된다. 다이(12) 및 와이어(13)는 몰딩층(14)에 의해 매립된다. 또한, 기판(11)과 다이(12) 사이에는 외부 자기장으로부터 다이(12)를 차폐하기 위한 자기 차폐층(15)이 배치된다. 이러한 자기 차폐층(15)에 의해 하부 방향에서 유입되는 외부 자기장에 대한 차폐는 가능하나, 다이(12) 상부에 자기 차폐를 위한 차폐층이 없기 때문에, 몰딩층(14)을 통해 유입되는 자기장 차폐가 불가능하다.Referring to FIG. 1, in a conventional MRAM package having a magnetic shield layer, a die 12 is disposed on a substrate 11, and a pad disposed on an active surface of the die 12 is connected to the substrate through a wire 13. It is electrically connected to (11). A die 12 and a wire 13 are buried by a molding layer 14 . In addition, a magnetic shielding layer 15 for shielding the die 12 from an external magnetic field is disposed between the substrate 11 and the die 12 . Although it is possible to shield an external magnetic field introduced from the lower direction by such a magnetic shield layer 15, since there is no shield layer for magnetic shield on the top of the die 12, the magnetic field introduced through the molding layer 14 is shielded. is impossible

도 2는 종래의 자기 차폐층을 구비한 MRAM 패키지의 다른 실시예를 나타낸 도면이다.2 is a diagram showing another embodiment of a conventional MRAM package with a magnetic shield layer.

도 2를 참조하면, 종래의 자기 자폐층을 구비한 MRAM 패키지의 다른 실시예는 도 1에 도시된 자기 차폐층을 보완한 것으로, 아일랜드(21) 상에 하부 차폐층(22), 다이(23) 및 상부 차폐층(24)이 순차적으로 배치된다. 또한, 다이(23)의 패드와 연결된 와이어(25)는 리드(26)와 연결되고, 아일랜드(21), 하부 차폐층(22), 다이(23), 상부 차폐증(24), 와이어(25) 및 리드(26)는 몰딩층(27)에 매립되는 리드프레임(L/F) 구조를 갖는다. 허나, 상부 차폐층(24)은 다이(23)의 패드와 리드(26)를 연결하는 와이어(25)의 배치 때문에, 상부 차폐층(24)은 다이(23)의 크기보다 작은 크기를 가질 수밖에 없다. 따라서, 상부 차폐층(24)에 의해 상부 방향에서 유입되는 자기장의 자기 차폐가 어느 정도 가능하나, 와이어(25)가 결합되는 다이(23)의 패드 부위가 노출되기 때문에 차폐 효과가 낮은 단점이 있다.Referring to FIG. 2 , another embodiment of a conventional MRAM package having a magnetic shielding layer supplements the magnetic shielding layer shown in FIG. 1, and includes a lower shielding layer 22 and a die 23 on an island 21. ) and the upper shielding layer 24 are sequentially disposed. In addition, the wire 25 connected to the pad of the die 23 is connected to the lead 26, and the island 21, the lower shielding layer 22, the die 23, the upper shielding 24, and the wire 25 ) and the leads 26 have a lead frame (L/F) structure buried in the molding layer 27. However, because of the arrangement of the wire 25 connecting the pad of the die 23 and the lead 26, the upper shielding layer 24 inevitably has a size smaller than that of the die 23. does not exist. Therefore, although magnetic shielding of the magnetic field introduced from the upper direction is possible to some extent by the upper shielding layer 24, there is a disadvantage in that the shielding effect is low because the pad portion of the die 23 to which the wire 25 is coupled is exposed. .

한국등록특허 10-2293010Korea Patent Registration 10-2293010

본 발명이 이루고자 하는 기술적 과제는 외부 자기장으로부터 MTJ 구조의 자성 방향 오류를 방지할 수 있는 자기 차폐층을 구비한 MRAM 패키지 및 이의 제조방법을 제공하는데 있다.A technical problem to be achieved by the present invention is to provide an MRAM package having a magnetic shielding layer capable of preventing an error in magnetic direction of an MTJ structure from an external magnetic field and a manufacturing method thereof.

상술한 과제를 달성하기 위한 본 발명의 자기 차폐층을 구비한 MRAM 패키지는 패드가 형성된 활성면과 이에 대응하는 비활성면을 갖는 다이, 상기 다이가 배치되는 제1면과 상기 제1면에 대향되는 제2면을 갖는 기판, 상기 다이의 패드와 상기 기판을 전기적으로 연결하는 제1 와이어, 상기 다이와 상기 기판 사이에 배치되는 제1 자기 차폐층, 상기 다이 상에 배치되는 제2 자기 차폐층 및 상기 기판의 제1면 상에서 상기 제1 자기 차폐층 및 상기 제2 자기 차폐층을 매립하는 몰딩층을 포함하고, 상기 제2 자기 차폐층은 상기 다이의 크기보다 큰 크기를 갖는다.An MRAM package having a magnetic shield layer of the present invention for achieving the above object is a die having an active surface on which a pad is formed and an inactive surface corresponding thereto, a first surface on which the die is disposed and opposite to the first surface A substrate having a second surface, a first wire electrically connecting a pad of the die and the substrate, a first magnetic shield layer disposed between the die and the substrate, a second magnetic shield layer disposed on the die, and the and a molding layer burying the first magnetic shield layer and the second magnetic shield layer on a first surface of a substrate, wherein the second magnetic shield layer has a size larger than that of the die.

상기 다이와 상기 제2 자기 차폐층은 서로 이격되어 배치될 수 있다.The die and the second magnetic shield layer may be spaced apart from each other.

상기 제1 자기 차폐층은 상기 다이의 크기보다 큰 크기를 가질 수 있다.The first magnetic shield layer may have a size greater than that of the die.

상기 제1 자기 차폐층과 상기 제2 자기 차폐층 사이에 배치되고, 상기 제1 와이어의 일부 및 상기 다이를 매립하는 몰딩부재를 더 포함할 수 있다.The method may further include a molding member disposed between the first magnetic shield layer and the second magnetic shield layer and burying a portion of the first wire and the die.

상기 몰딩부재는 다이 접착 필름(DAF) 중 와이어 매립형 접착 필름(Film over wire)을 이용하여 형성될 수 있다.The molding member may be formed using a film over wire among die attach films (DAF).

상기 제1 자기 차폐층과 상기 기판을 전기적으로 연결하는 제2 와이어 및 상기 제2 자기 차폐층과 상기 기판을 전기적으로 연결하는 제3 와이어를 더 포함할 수 있다.A second wire electrically connecting the first magnetic shield layer and the substrate and a third wire electrically connecting the second magnetic shield layer and the substrate may be further included.

상기 몰딩부재는 상기 제1 와이어의 일부 및 상기 제2 와이어의 일부를 매립할 수 있다.The molding member may bury a part of the first wire and a part of the second wire.

상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 형성된 제1 배선에 공통으로 연결될 수 있다.The first wire, the second wire, and the third wire may be commonly connected to a first wire formed on the substrate.

상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 서로 이격되어 형성된 제1 배선, 제2 배선 및 제3 배선에 각각 연결될 수 있다.The first wire, the second wire, and the third wire may be respectively connected to a first wire, a second wire, and a third wire formed to be spaced apart from each other on the substrate.

상기 다이와 상기 제2 자기 차폐층 사이에 배치된 스페이서를 더 포함할 수 있다.A spacer disposed between the die and the second magnetic shield layer may be further included.

상기 스페이서는 상기 다이보다 작은 크기를 가질 수 있다.The spacer may have a smaller size than the die.

상기 스페이서의 높이는 상기 제1 와이어와 상기 제2 자기 차폐층이 서로 이격되도록, 상기 제1 와이어가 상기 다이와 상기 기판에 연결됐을 때의 높이보다 높은 높이를 가질 수 있다.The height of the spacer may be higher than a height when the first wire is connected to the die and the substrate so that the first wire and the second magnetic shield layer are spaced apart from each other.

상술한 과제를 달성하기 위한 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제조방법은 기판의 제1면 상에 제1 자기 차폐층을 배치하는 단계, 상기 제1 자기 차폐층 상에 다이를 배치하는 단계, 상기 다이의 활성면 상에 형성된 패드를 제1 와이어를 통해 상기 기판과 전기적으로 연결시키는 단계, 상기 다이 상에 상기 다이보다 큰 크기를 갖는 제2 자기 차폐층을 배치하는 단계, 상기 기판의 제1면 상에서 상기 제1 자기 차폐층 및 상기 제2 자기 차폐층을 몰딩층으로 매립하는 단계 및 상기 기판의 제1면에 대향되는 제2면에 상호접속부를 배치하는 단계를 포함한다.A method of manufacturing an MRAM package having a magnetic shield layer of the present invention for achieving the above object includes disposing a first magnetic shield layer on a first surface of a substrate, and disposing a die on the first magnetic shield layer. electrically connecting a pad formed on the active surface of the die to the substrate through a first wire, disposing a second magnetic shield layer having a size larger than that of the die on the die, the substrate burying the first magnetic shield layer and the second magnetic shield layer with a molding layer on a first surface of the substrate, and arranging interconnections on a second surface opposite to the first surface of the substrate.

상기 제2 자기 차폐층을 배치하는 단계 전에, 상기 다이와 상기 제1 와이어의 일부를 몰딩부재로 매립하는 단계를 더 포함할 수 있다.The method may further include filling a portion of the die and the first wire with a molding member before disposing the second magnetic shield layer.

상기 제2 자기 차폐층을 배치하는 단계 전에, 상기 제1 자기 차폐층을 제2 와이어를 통해 상기 기판과 전기적으로 연결시키는 단계 및 상기 다이, 상기 제1 와이어의 일부 및 상기 제2 와이어의 일부를 몰딩부재로 매립하는 단계를 더 포함할 수 있다.Before the step of disposing the second magnetic shield layer, electrically connecting the first magnetic shield layer to the substrate through a second wire and the die, a part of the first wire, and a part of the second wire A step of embedding with a molding member may be further included.

상기 제2 자기 차폐층을 배치하는 단계 이후에, 상기 제2 차폐층을 제3 와이어를 통해 상기 기판과 전기적으로 연결시키는 단계를 더 포함할 수 있다.After disposing the second magnetic shield layer, the method may further include electrically connecting the second shield layer to the substrate through a third wire.

상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 형성된 제1 배선에 공통으로 연결될 수 있다.The first wire, the second wire, and the third wire may be commonly connected to a first wire formed on the substrate.

상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 서로 이격되어 형성된 제1 배선, 제2 배선 및 제3 배선에 각각 연결될 수 있다.The first wire, the second wire, and the third wire may be respectively connected to a first wire, a second wire, and a third wire formed to be spaced apart from each other on the substrate.

상기 다이를 배치하는 단계 이후에, 상기 다이와 상기 제2 자기 차폐층이 서로 이격되어 배치되도록, 상기 다이 상에 상기 다이보다 작은 크기를 갖는 스페이서를 배치하는 단계를 더 포함할 수 있다.After the disposing of the die, the method may further include disposing a spacer having a size smaller than that of the die on the die so that the die and the second magnetic shield layer are spaced apart from each other.

상술한 본 발명에 따르면, 다이와 다이 상에 배치되는 자기 차폐층 사이에 매립형 접착 필름(FOW)으로 형성된 몰딩부재를 이용하여 다이와 와이어를 매립함으로써, 자기 차폐층이 다이와 이격되도록 배치할 수 있다. 따라서, 다이 상부에 다이보다 큰 크기를 갖는 자기 차폐층을 배치하더라도, 와이어가 자기 차폐층에 의해 파손되는 것을 방지할 수 있으며, 자기 차폐층이 다이보다 큰 크기를 가질 수 있기 때문에 상부 방향에서 유입되는 외부 자기장으로부터 다이 차폐 효과를 향상시킬 수 있다.According to the present invention described above, the die and the wire are buried using a molding member formed of a buried adhesive film (FOW) between the die and the magnetic shield layer disposed on the die, so that the magnetic shield layer can be spaced apart from the die. Therefore, even if a magnetic shield layer having a size larger than that of the die is disposed above the die, it is possible to prevent the wire from being broken by the magnetic shield layer, and since the magnetic shield layer can have a size larger than that of the die, inflow from the upper direction can be prevented. It is possible to improve the effectiveness of shielding the die from an external magnetic field.

또한, 다이 하부 및 상부에 각각 배치되는 자기 차폐층을 와이어를 이용하여 기판과 연결되도록 함으로써, 외부에서 유입되는 외부 자기장을 다이의 외곽 부위로 유도되도록 할 수 있다. 따라서, 다이로 유입되는 외부 자기장의 세기를 감소시킬 수 있으며, 이에 따라, 외부 자기장에 의한 다이의 차폐 효과를 더욱 향상시킬 수 있다.In addition, an external magnetic field introduced from the outside may be guided to an outer portion of the die by connecting the magnetic shielding layers respectively disposed below and above the die to the substrate using wires. Accordingly, the strength of the external magnetic field flowing into the die may be reduced, and thus, the shielding effect of the die by the external magnetic field may be further improved.

더 나아가, 다이와 다이 상에 배치되는 자기 차폐층 사이에 스페이서를 이용하여 자기 차폐층과 와이어가 이격되도록 할 수 있기 때문에 제조 과정을 단순화 할 수 있다. 또한, 스페이서에 의해 자기 차폐층의 크기를 와이어가 커버되는 크기까지 확장할 수 있기 때문에 다이 차폐 효과를 향상시킬 수 있다.Furthermore, since the magnetic shield layer and the wire can be separated by using a spacer between the die and the magnetic shield layer disposed on the die, the manufacturing process can be simplified. In addition, since the size of the magnetic shielding layer can be expanded to the size covered by the wire by the spacer, the die shielding effect can be improved.

본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical effects of the present invention are not limited to those mentioned above, and other technical effects not mentioned will be clearly understood by those skilled in the art from the description below.

도 1은 종래의 자기 차폐층을 구비한 MRAM 패키지를 나타낸 도면이다.
도 2는 종래의 자기 차폐층을 구비한 MRAM 패키지의 다른 실시예를 나타낸 도면이다.
도 3은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제1 실시예를 나타낸 도면이다.
도 4는 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제2 실시예를 나타낸 도면이다.
도 5는 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제3 실시예를 나타낸 도면이다.
도 6은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제4 실시예를 나타낸 도면이다.
도 7 내지 도 11은 도 3에 도시한 MRAM 패키지의 제조방법을 나타낸 도면이다.
도 12 내지 15는 도 6에 도시한 MRAM 패키지의 제조방법을 나타낸 도면이다.
도 16은 본 발명의 자기 차폐층을 구비한 MRAM 패키지를 포함하는 SoC(System On Chip)를 개략적으로 나타낸 도면이다.1 is a diagram illustrating an MRAM package having a conventional magnetic shield layer.
2 is a diagram showing another embodiment of a conventional MRAM package with a magnetic shield layer.
3 is a diagram showing a first embodiment of an MRAM package with a magnetic shield layer of the present invention.
4 is a diagram showing a second embodiment of an MRAM package with a magnetic shield layer of the present invention.
5 is a diagram showing a third embodiment of an MRAM package with a magnetic shield layer of the present invention.
6 is a diagram showing a fourth embodiment of an MRAM package with a magnetic shield layer of the present invention.
7 to 11 are diagrams illustrating a manufacturing method of the MRAM package shown in FIG. 3 .
12 to 15 are diagrams illustrating a manufacturing method of the MRAM package shown in FIG. 6 .
16 is a diagram schematically showing a SoC (System On Chip) including an MRAM package having a magnetic shield layer of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.Since the present invention may have various changes and various forms, specific embodiments are illustrated in the drawings and described in detail in the text. However, it should be understood that this is not intended to limit the present invention to the specific disclosed form, and includes all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. Like reference numerals have been used for like elements throughout the description of each figure.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in the present application, they should not be interpreted in an ideal or excessively formal meaning. don't

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in more detail.

도 3은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제1 실시예를 나타낸 도면이다.3 is a diagram showing a first embodiment of an MRAM package with a magnetic shield layer of the present invention.

도 3을 참조하면, 본 발명의 제1 실시예 따른 자기 차폐층을 구비한 MRAM 패키지(100)는 기판(110), 제1 자기 차폐층(120), 다이(130), 제1 와이어(141), 몰딩부재(150), 제2 자기 차폐층(160) 및 몰딩층(170)을 포함한다.Referring to FIG. 3 , the MRAM package 100 having a magnetic shield layer according to the first embodiment of the present invention includes a substrate 110, a first magnetic shield layer 120, a die 130, and a first wire 141 ), a molding member 150, a second magnetic shield layer 160, and a molding layer 170.

기판(110)은 평판 형태로 형성될 수 있다. 또한, 기판(110)은 상하면이 직사각형 형태일 수 있으나, 이에 한정하지는 않는다. 기판(110)은 회로가 인쇄된 인쇄회로기판(printed circuit board, PCB) 또는 연성인쇄회로기판(flexible printed circuit board, FPCB)일 수 있다. 또한, PCB 기판 외에, 아일랜드 상에 다이(130)가 배치되고, 다이(130)가 리드와 전기적으로 연결되는 리드 프레임(L/F) 구조를 가질 수 있다.The substrate 110 may be formed in a flat plate shape. In addition, the upper and lower surfaces of the substrate 110 may have a rectangular shape, but is not limited thereto. The substrate 110 may be a printed circuit board (PCB) or a flexible printed circuit board (FPCB) on which circuits are printed. In addition to the PCB substrate, the die 130 may be disposed on an island, and the die 130 may have a lead frame (L/F) structure electrically connected to leads.

기판(110)은 다이(130)가 배치되는 제1면(111)과 대향되는 제2면(112)을 가질 수 있다. 제2면(112) 상에는 외부연결단자로써 기능하는 상호접속부(BGA)(180) 등이 배치될 수 있다.The substrate 110 may have a second surface 112 opposite to the first surface 111 on which the die 130 is disposed. An interconnection unit (BGA) 180 or the like that functions as an external connection terminal may be disposed on the second surface 112 .

기판(110)의 제1면(111) 상에는 제1 자기 차폐층(120)이 배치될 수 있다. 제1 자기 차폐층(120)은 외부의 자기장으로부터 다이(130)를 차폐할 목적으로, 실리콘, 강, 철, 탄소, 실리콘 강, 탄소 강과 같은 도전성 또는 자성 물질, 또는 철(Fe), 코발트(Co), 니켈(Ni), 실리콘(Si)또는 탄소(C)를 포함한 다른 물질들을 포함할 수 있다. 이러한 제1 자기 차폐층(120)은 접착 부재(121), 일예로 다이 접착 필름(DAF) 등을 이용하여 기판(110) 상에 접착될 수 있다.A first magnetic shield layer 120 may be disposed on the first surface 111 of the substrate 110 . The first magnetic shield layer 120 is a conductive or magnetic material such as silicon, steel, iron, carbon, silicon steel, or carbon steel, or iron (Fe) or cobalt ( Co), nickel (Ni), silicon (Si) or other materials including carbon (C). The first magnetic shield layer 120 may be adhered to the substrate 110 using an adhesive member 121, for example, a die attach film (DAF).

또한, 제1 자기 차폐층(120)은 다이(130)의 크기보다 큰 크기를 갖는 것이 바람직하다. 일예로, 제1 자기 차폐층(120)이 다이(130)의 크기보다 작거나, 같으면 하부 방향에서 유입되는 외부 자기장으로부터 다이(130)의 차폐 효과가 낮아질 수 있다.Also, the first magnetic shield layer 120 preferably has a size larger than that of the die 130 . For example, if the size of the first magnetic shield layer 120 is smaller than or equal to the size of the die 130, the shielding effect of the die 130 from an external magnetic field introduced from a downward direction may be reduced.

제1 자기 차폐층(120) 상에는 다이(130)가 배치될 수 있다. 즉, 다이(130)는 제1 자기 차폐층(120) 상에 적층된 형태를 가질 수 있다. 다이(130)의 일면은 회로가 형성되는 활성영역을 포함하는 활성면일 수 있다. 한편, 다이(130)의 배면은 비활성면일 수 있다. 다이(130)의 활성면에는 외부와 신호를 교환하기 위한 패드(131)가 복수로 마련될 수 있으며, 패드(131)는 알루미늄(Al)과 같은 도전성 물질막으로 형성될 수 있다. 패드(131)는 제1 와이어(141)를 통해 기판(110)과 전기적으로 연결될 수 있다. 따라서, 다이(130)는 제1 와이어(141)를 거쳐 상호접속부(180)와 전기적으로 연결될 수 있다.A die 130 may be disposed on the first magnetic shield layer 120 . That is, the die 130 may have a stacked form on the first magnetic shield layer 120 . One surface of the die 130 may be an active surface including an active region where a circuit is formed. Meanwhile, the rear surface of the die 130 may be an inactive surface. A plurality of pads 131 for exchanging signals with the outside may be provided on the active surface of the die 130, and the pads 131 may be formed of a conductive material film such as aluminum (Al). The pad 131 may be electrically connected to the substrate 110 through the first wire 141 . Accordingly, the die 130 may be electrically connected to the interconnect 180 through the first wire 141 .

다이(130)는 비활성면이 접착 부재(132) 등을 통해 제1 자기 차폐층(120)에 접착되어 고정될 수 있다. 이때, 접착 부재(132)는 다이 접착 필름(DAF) 등이 이용될 수 있다.The die 130 may be fixed by being adhered to the first magnetic shield layer 120 through an adhesive member 132 or the like on an inactive surface. In this case, the adhesive member 132 may be a die attach film (DAF) or the like.

다이(130)는 능동 또는 수동 디바이스를 포함할 수 있고, 자기 기반의 메모리 또는 논리를 포함할 수 있다. 일예로, 자기 기반의 메모리 또는 논리는 MRAM(magneto-resistive random-access memory), STT-MRAM(spin torque transfer magneto-resistive random-access memory), TAS-MRAM(thermal assisted switching magnetoresistive random-access memory) 및 스핀트로닉 논리(spintronic logic)를 포함할 수 있다.Die 130 may include active or passive devices, and may include magnetic-based memory or logic. In one example, magnetic based memory or logic may include magneto-resistive random-access memory (MRAM), spin torque transfer magneto-resistive random-access memory (STT-MRAM), thermal assisted switching magnetoresistive random-access memory (TAS-MRAM) and spintronic logic.

일예로, 자기저항 랜덤 액세스 메모리(MRAM)은 자기 터널 접합(MTJ)을 포함하는 MRAM 셀 어레이(array)를 갖는다. 자기 터널 접합(MTJ)은 MRAM이 데이터를 저장하도록 할 수 있다. 여기서, 자기 터널 접합(MTJ)는 고정 자기층, 절연층 및 자유 자기층을 가질 수 있다. 자기층들은 극성을 갖는 강자성(ferromagnetic)층들이고, 절연층은 유전체층일 수 있다.As an example, a magnetoresistive random access memory (MRAM) has an array of MRAM cells including a magnetic tunnel junction (MTJ). A magnetic tunnel junction (MTJ) allows MRAM to store data. Here, the magnetic tunnel junction (MTJ) may have a fixed magnetic layer, an insulating layer, and a free magnetic layer. The magnetic layers may be ferromagnetic layers having a polarity, and the insulating layer may be a dielectric layer.

자기 터널 접합(MTJ)은 2개의 상태들을 가질 수 있다. 일예로, 자유 자기층이 고정 자기 층과 같은 방향으로 분극화되거나, 또는 자유 자기층은 고정 자기층과 반대 방향으로 분극화된다. 이는, 외부로부터 유입되는 충분히 큰 자기장에 의해서도 MTJ 구조의 자성 방향이 임의로 변경되어 오류가 발생될 수 있다는 것을 의미한다. 따라서, 본 발명은 외부로부터 유입되는 자기장에 의해 MTJ 구조의 자성 방향 오류를 방지하기 위해 다이(130) 상부 및 하부에 외부 자기장으로부터 다이(130)를 차폐할 수 있는 자기 차폐층(120,160)이 배치된다.A magnetic tunnel junction (MTJ) can have two states. For example, the free magnetic layer is polarized in the same direction as the pinned magnetic layer, or the free magnetic layer is polarized in the opposite direction to the pinned magnetic layer. This means that an error may occur because the magnetic direction of the MTJ structure is arbitrarily changed even by a sufficiently large magnetic field introduced from the outside. Therefore, in the present invention, magnetic shielding layers 120 and 160 capable of shielding the die 130 from an external magnetic field are disposed above and below the die 130 in order to prevent an error in magnetic direction of the MTJ structure due to a magnetic field introduced from the outside. do.

계속해서, 제1 와이어(141)는 일단이 다이(130)의 패드(131)에 연결되고, 타단이 기판(110)에 연결될 수 있다. 즉, 다이(130)의 패드(131)는 제1 와이어(141)에 의해 기판(110)과 전기적으로 연결될 수 있다. 이러한 제1 와이어(141) 연결에 의해, 다이(130)는 기판(110) 내부에 형성된 배선을 통해 기판(110) 하부에 배치된 상호접속부(180)와 전기적으로 연결될 수 있다.Subsequently, one end of the first wire 141 may be connected to the pad 131 of the die 130 and the other end may be connected to the substrate 110 . That is, the pad 131 of the die 130 may be electrically connected to the substrate 110 through the first wire 141 . By connecting the first wire 141 , the die 130 may be electrically connected to the interconnection unit 180 disposed below the substrate 110 through a wiring formed inside the substrate 110 .

몰딩부재(150)는 다이(130)와 제1 와이어(141)의 일부를 매립하도록 형성될 수 있다. 몰딩부재(150)는 다이 접착 필름(DAF) 중 와이어 매립형 접착 필름(film over wire,FOW)을 이용하여 형성될 수 있다. 즉, 몰딩부재(150)는 제1 자기 차폐층(120) 상에서 다이(130)와 제1 자기 차폐층(120) 상에 위치하는 제1 와이어(141)의 일부를 매립하도록 형성될 수 있다.The molding member 150 may be formed to bury a part of the die 130 and the first wire 141 . The molding member 150 may be formed using a film over wire (FOW) among die attach films (DAF). That is, the molding member 150 may be formed to bury a portion of the die 130 and the first wire 141 positioned on the first magnetic shield layer 120 on the first magnetic shield layer 120 .

몰딩부재(150) 상에는 제2 자기 차폐층(160)이 배치될 수 있다. 제2 자기 차폐층(160)은 제1 자기 차폐층(120)과 동일하게 외부의 자기장으로부터 다이(130)를 차폐할 목적으로, 실리콘, 강, 철, 탄소, 실리콘 강, 탄소 강과 같은 도전성 또는 자성 물질, 또는 철(Fe), 코발트(Co), 니켈(Ni), 실리콘(Si)또는 탄소(C)를 포함한 다른 물질들을 포함할 수 있다.A second magnetic shield layer 160 may be disposed on the molding member 150 . Like the first magnetic shield layer 120, the second magnetic shield layer 160 is a conductive material such as silicon, steel, iron, carbon, silicon steel, or carbon steel for the purpose of shielding the die 130 from an external magnetic field. It may include a magnetic material, or other materials including iron (Fe), cobalt (Co), nickel (Ni), silicon (Si), or carbon (C).

또한, 제2 자기 차폐층(160)은 몰딩부재(150)에 의해 다이(130)와 이격되도록 배치될 수 있다. 즉, 제2 자기 차폐층(160)은 다이(130)와 제1 와이어(141)를 매립하는 몰딩부재(150)에 의해 다이(130)와 이격되도록 배치될 수 있다. 일예로, 종래의 자기 차폐층을 구비하는 MRAM 패키지는 도 2에 도시된 바와 같이, 다이(23) 상에 배치되는 상부 차폐층(24)이 다이(23)의 패드(131)에 연결된 와이어의 배치 때문에 다이(23)의 크기보다 작은 크기를 가질 수밖에 없다. 따라서, 상부 차폐층(24)에 의해 상부 방향에서 유입되는 자기장의 자기 차폐가 어느 정도 가능하나, 와이어(25)가 결합되는 다이(23)의 패드 부위가 노출되기 때문에 차폐 효과가 낮은 단점이 있다.Also, the second magnetic shield layer 160 may be spaced apart from the die 130 by the molding member 150 . That is, the second magnetic shield layer 160 may be spaced apart from the die 130 by the molding member 150 that buries the die 130 and the first wire 141 . For example, in a conventional MRAM package having a magnetic shielding layer, as shown in FIG. 2 , an upper shielding layer 24 disposed on a die 23 is a wire connected to a pad 131 of the die 23. Because of the arrangement, it is inevitable to have a smaller size than the size of the die 23. Therefore, although magnetic shielding of the magnetic field introduced from the upper direction is possible to some extent by the upper shielding layer 24, there is a disadvantage in that the shielding effect is low because the pad portion of the die 23 to which the wire 25 is coupled is exposed. .

허나, 본 발명에 따른 MRAM 패키지(100)는 다이(130)와 제2 자기 차폐층(160) 사이에 몰딩부재(150)를 이용하여 다이(130)와 제1 와이어(141)를 매립함으로써, 제2 자기 차폐층(160)이 다이(130)와 이격되도록 배치할 수 있다. 즉, 다이(130) 상부에 다이(130)보다 큰 크기를 갖는 제2 자기 차폐층(160)을 배치하더라도, 제1 와이어(141)가 제2 자기 차폐층(160)에 의해 파손되는 것을 방지할 수 있다. 또한, 제2 자기 차폐층(160)이 다이(130)보다 큰 크기를 가질 수 있기 때문에 상부 방향에서 유입되는 외부 자기장으로부터 다이(130) 차폐 효과를 향상시킬 수 있다.However, in the MRAM package 100 according to the present invention, the die 130 and the first wire 141 are buried between the die 130 and the second magnetic shield layer 160 using the molding member 150, The second magnetic shield layer 160 may be disposed to be spaced apart from the die 130 . That is, even when the second magnetic shield layer 160 having a size larger than that of the die 130 is disposed on the die 130, the first wire 141 is prevented from being damaged by the second magnetic shield layer 160. can do. In addition, since the second magnetic shielding layer 160 may have a size larger than that of the die 130, the effect of shielding the die 130 from an external magnetic field introduced from an upward direction may be improved.

몰딩층(170)은 기판(110) 상에 제1 자기 차폐층(120), 몰딩부재(150), 제2 자기 차폐층(160) 및 제1 와이어(141)를 매립하도록 형성될 수 있다. 즉, 몰딩층(170)은 기판(110)의 제1면(111) 상에서 제1 자기 차폐층(120) 및 몰딩부재(150)의 측면, 제2 자기 차폐층(160)의 측면 및 상부면을 모두 감싸도록 형성될 수 있다. 또한, 몰딩부재(150)에 일부 매립되는 제1 와이어(141)의 나머지 노출 부위를 모두 감싸도록 형성될 수 있다. 몰딩층(170)은 통상의 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC) 또는 엔캡슐런트(encapsulant) 재질을 가지며, 액상 또는 분말상으로 공급될 수 있다. 몰딩층(170)은 인쇄(printing) 방식이나 압축 몰딩(compression molding) 방식을 이용하여 형성될 수 있다.The molding layer 170 may be formed to bury the first magnetic shield layer 120 , the molding member 150 , the second magnetic shield layer 160 and the first wire 141 on the substrate 110 . That is, the molding layer 170 is formed on the side surface of the first magnetic shield layer 120 and the molding member 150, and the side surface and upper surface of the second magnetic shield layer 160 on the first surface 111 of the substrate 110. It can be formed to cover all. In addition, it may be formed to cover all remaining exposed portions of the first wire 141 partially buried in the molding member 150 . The molding layer 170 has a general epoxy molding compound (EMC) or an encapsulant material, and may be supplied in a liquid or powder form. The molding layer 170 may be formed using a printing method or a compression molding method.

상술한 바와 같이, 본 발명에 따른 자기 차폐층을 구비한 MRAM 패키지(100)는 다이(130)와 제1 와이어(141)를 매립하는 몰딩부재(150)에 의해 다이(130)보다 큰 크기를 갖는 제2 자기 차폐층(160)을 다이(130) 상에 배치시킬 수 있다. 따라서, 다이(130) 상부 방향에서 유입되는 외부 자기장으로부터 다이(130)를 차폐하는 차폐 효과를 향상시킬 수 있다. 또한, 다이(130)와 제2 자기 차폐층(160) 사이에 몰딩부재(150)를 형성하여 제2 자기 차폐층(160)을 다이(130)와 이격되도록 배치시킬 수 있기 때문에 다이(130)보다 큰 크기의 제2 자기 차폐층(160)을 배치하더라도, 제2 자기 차폐층(160)에 의해 제1 와이어(141)가 파손되는 것을 방지할 수 있다.As described above, the MRAM package 100 having a magnetic shield layer according to the present invention has a size larger than that of the die 130 by the molding member 150 that buries the die 130 and the first wire 141. A second magnetic shield layer 160 having a second magnetic shielding layer 160 may be disposed on the die 130 . Accordingly, a shielding effect of shielding the die 130 from an external magnetic field introduced from an upper direction of the die 130 may be improved. In addition, since the molding member 150 is formed between the die 130 and the second magnetic shield layer 160, the second magnetic shield layer 160 can be spaced apart from the die 130, so that the die 130 Even if the second magnetic shield layer 160 having a larger size is disposed, it is possible to prevent the first wire 141 from being damaged by the second magnetic shield layer 160 .

도 4는 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제2 실시예를 나타낸 도면이다.4 is a diagram showing a second embodiment of an MRAM package with a magnetic shield layer of the present invention.

도 4를 참조하면, 본 발명의 제2 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(200)는 기판(210), 제1 자기 차폐층(220), 다이(230), 제1 와이어(241), 몰딩부재(250), 제2 자기 차폐층(260), 몰딩층(270), 제2 와이어(242) 및 제3 와이어(243)를 포함할 수 있다.Referring to FIG. 4 , an MRAM package 200 having a magnetic shield layer according to a second embodiment of the present invention includes a substrate 210, a first magnetic shield layer 220, a die 230, a first wire ( 241), a molding member 250, a second magnetic shield layer 260, a molding layer 270, a second wire 242, and a third wire 243.

즉, 제2 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지는 기판(210), 제1 자기 차폐층(220), 다이(230), 제1 와이어(241), 몰딩부재(250), 제2 자기 차폐층(260) 및 몰딩층(270)의 구성은 제1 실시예(100)와 동일할 수 있다. 다만, 제2 실시예에 따른 자기 차폐층을 구비한 RMAM 패키지(200)는 제1 자기 차폐층(220)에 연결되는 제2 와이어(242) 및 제2 자기 차폐층(260)에 연결되는 제3 와이어(243)를 더 포함할 수 있다.That is, an MRAM package having a magnetic shield layer according to the second embodiment includes a substrate 210, a first magnetic shield layer 220, a die 230, a first wire 241, a molding member 250, a first Configurations of the second magnetic shield layer 260 and the molding layer 270 may be the same as those of the first embodiment 100 . However, the RMAM package 200 having a magnetic shield layer according to the second embodiment has a second wire 242 connected to the first magnetic shield layer 220 and a second wire 242 connected to the second magnetic shield layer 260. 3 wires 243 may be further included.

일예로, 제2 와이어(242)의 일단은 제1 자기 차폐층(220)과 연결될 수 있고, 타단은 기판(210)과 연결될 수 있다. 또한, 제3 와이어(243)의 일단은 제2 자기 차폐층(260)과 연결될 수 있고, 타단은 기판(210)과 연결될 수 있다. 이때, 제1 와이어(241), 제2 와이어(242) 및 제3 와이어(243)의 타단은 기판(210)의 동일한 배선(213)에 연결될 수 있다.For example, one end of the second wire 242 may be connected to the first magnetic shield layer 220 and the other end may be connected to the substrate 210 . Also, one end of the third wire 243 may be connected to the second magnetic shield layer 260 and the other end may be connected to the substrate 210 . In this case, the other ends of the first wire 241 , the second wire 242 , and the third wire 243 may be connected to the same wire 213 of the substrate 210 .

여기서, 제1 자기 차폐층(220)에 연결되는 제2 와이어(242)의 일단은 몰딩부재(250)에 매립되는 제1 자기 차폐층(220)에 연결되기 때문에 제2 와이어(242)의 일부는 몰딩부재(250)에 매립될 수 있고, 나머지 노출되는 부위는 몰딩층(270)에 의해 매립될 수 있다. 또한, 제3 와이어(243)는 제2 자기 차폐층(260)과 기판(210)에 연결되기 때문에 제3 와이어(243)는 몰딩층(270)에 의해 매립될 수 있다.Here, since one end of the second wire 242 connected to the first magnetic shield layer 220 is connected to the first magnetic shield layer 220 buried in the molding member 250, a part of the second wire 242 may be buried in the molding member 250, and the remaining exposed portion may be buried by the molding layer 270. Also, since the third wire 243 is connected to the second magnetic shield layer 260 and the substrate 210 , the third wire 243 may be buried by the molding layer 270 .

제1 자기 차폐층(220) 및 제2 자기 차폐층(260)을 제2 와이어(242) 및 제3 와이어(243)를 이용하여 기판(210)과 연결되도록 함으로써, 제2 와이어(242) 및 제3 와이어(243)에 흐르는 전류를 통해 다이(230)의 외곽 부위에 자기장(magnetic field)이 유도되도록 할 수 있다. 즉, 외부에서 유입되는 외부 자기장을 다이(230)의 외곽 부위로 유도되도록 할 수 있기 때문에 다이(230)로 유입되는 외부 자기장의 세기를 감소시킬 수 있다. 따라서, 외부 자기장에 의해 다이(230)의 차폐 효과를 더욱 향상시킬 수 있다.By connecting the first magnetic shield layer 220 and the second magnetic shield layer 260 to the substrate 210 using the second wire 242 and the third wire 243, the second wire 242 and A magnetic field may be induced in an outer portion of the die 230 through a current flowing through the third wire 243 . That is, since the external magnetic field introduced from the outside can be guided to the outer portion of the die 230, the strength of the external magnetic field introduced into the die 230 can be reduced. Therefore, the shielding effect of the die 230 can be further improved by the external magnetic field.

도 5는 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제3 실시예를 나타낸 도면이다.5 is a diagram showing a third embodiment of an MRAM package with a magnetic shield layer of the present invention.

도 5를 참조하면, 본 발명의 제3 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(300)는 기판(310), 제1 자기 차폐층(320), 다이(330), 제1 와이어(341), 몰딩부재(350), 제2 자기 차폐층(360), 몰딩층(370), 제2 와이어(342) 및 제3 와이어(343)을 포함할 수 있다.Referring to FIG. 5 , an MRAM package 300 having a magnetic shield layer according to a third embodiment of the present invention includes a substrate 310, a first magnetic shield layer 320, a die 330, a first wire ( 341), a molding member 350, a second magnetic shield layer 360, a molding layer 370, a second wire 342, and a third wire 343.

즉, 제3 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(300)의 구성은 제2 실시예(200)와 동일할 수 있다. 다만, 제3 실시예에 따른 자기 차폐층을 구비한 RMAM 패키지(300)의 제1 와이어(341), 제2 와이어(342) 및 제3 와이어(343)는 기판(310)과 연결되는 타단 부위가 모두 기판(310)의 다른 배선 부위에 각각 연결될 수 있다. 즉, 기판(310)의 동일한 배선 부위(213)에 제1 와이어(241), 제2 와이어(242) 및 제3 와이어(243)가 모두 연결되는 제2 실시예(200)와 다르게 제3 실시예(300)에서는, 기판(310)과 연결되는 제1 와이어(341), 제2 와이어(342) 및 제3 와이어(343)의 타단이 서로 이격되어 배치되도록 기판(310)의 다른 배선 부위 즉, 서로 이격되어 형성된 제1 배선(313), 제2 배선(314) 및 제3 배선(315)에 각각 연결될 수 있다. 이때, 다이(330)와 연결되는 제1 와이어(341)는 제1 배선(313)에 연결되어, 상호접속부(390)와 전기적으로 연결될 수 있으며, 제1 자기 차폐층(320) 및 제2 자기 차폐층(360)에 연결된 제2 와이어(242) 및 제3 와이어(243)는 접지(GND)와 연결된 제2 배선(314) 및 제3 배선(315)에 각각 연결될 수 있다.That is, the configuration of the MRAM package 300 having the magnetic shield layer according to the third embodiment may be the same as that of the second embodiment 200. However, the first wire 341, the second wire 342, and the third wire 343 of the RMAM package 300 having a magnetic shield layer according to the third embodiment are connected to the substrate 310 at the other end All may be connected to different wiring portions of the substrate 310, respectively. That is, unlike the second embodiment 200 in which the first wire 241, the second wire 242, and the third wire 243 are all connected to the same wiring portion 213 of the substrate 310, the third embodiment In example 300, other wiring portions of the substrate 310 such that the other ends of the first wire 341, the second wire 342, and the third wire 343 connected to the substrate 310 are spaced apart from each other, that is, , may be respectively connected to the first wiring 313, the second wiring 314, and the third wiring 315 formed to be spaced apart from each other. At this time, the first wire 341 connected to the die 330 is connected to the first wire 313 and can be electrically connected to the interconnection 390, and the first magnetic shield layer 320 and the second magnetic The second wire 242 and the third wire 243 connected to the shielding layer 360 may be respectively connected to the second wire 314 and the third wire 315 connected to the ground (GND).

즉, 각각의 와이어를 기판(310)에 연결하되, 와이어가 서로 이격되도록 배치시킴으로써, 동일한 배선 상에 와이어를 모두 연결해야하는 제조상의 어려움을 해소할 수 있으며, 와이어가 서로 이격되어 배치되도록 함으로써 와이어에 유도되는 자기장의 범위가 확대되도록 할 수 있다. 따라서, 와이어 배치에 따른 제조 불량을 감소시킬 수 있으며, 확대된 유도 자기장의 범위에 의해 다이(330)로 유입되는 외부 자기장의 세기를 감소시켜 외부 자기장에 의해 다이(330)의 차폐 효과를 더욱 향상시킬 수 있다.That is, by connecting each wire to the board 310 and arranging the wires to be spaced apart from each other, manufacturing difficulties of having to connect all the wires on the same wiring can be solved. The range of the induced magnetic field can be expanded. Therefore, manufacturing defects due to wire arrangement can be reduced, and the shielding effect of the die 330 by the external magnetic field is further improved by reducing the strength of the external magnetic field introduced into the die 330 by the expanded range of the induced magnetic field. can make it

도 6은 본 발명의 자기 차폐층을 구비한 MRAM 패키지의 제4 실시예를 나타낸 도면이다.6 is a diagram showing a fourth embodiment of an MRAM package with a magnetic shield layer of the present invention.

도 6을 참조하면, 본 발명의 제4 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(400)는 기판(410), 제1 자기 차폐층(420), 다이(430), 제1 와이어(441), 스페이서(450), 제2 자기 차폐층(460) 및 몰딩층(470)을 포함할 수 있다.Referring to FIG. 6 , an MRAM package 400 having a magnetic shield layer according to a fourth embodiment of the present invention includes a substrate 410, a first magnetic shield layer 420, a die 430, a first wire ( 441), a spacer 450, a second magnetic shield layer 460, and a molding layer 470.

즉, 제4 실시예에 따른 자기 차폐층을 구비한 MRAM 패키지(400)의 기판(410), 제1 자기 차폐층(420), 다이(430), 제1 와이어(441), 제2 자기 차폐층(460) 및 몰딩층(470)은 제1 실시예(100)와 동일할 수 있다. 일예로, 기판(410) 상에 제1 자기 차폐층(420) 및 다이(430)가 순차적으로 배치되고, 다이(430)는 제1 와이어(441)에 의해 기판(410)과 연결될 수 있다. 다만, 다이(430) 주변 부위는 접착 부재(421), 일예로 에폭시 등을 통해 제1 자기 차폐층(420) 및 기판(410)과 견고하게 접착되도록 할 수 있다.That is, the substrate 410, the first magnetic shield layer 420, the die 430, the first wire 441, the second magnetic shield of the MRAM package 400 having the magnetic shield layer according to the fourth embodiment. The layer 460 and the molding layer 470 may be the same as those of the first embodiment 100 . For example, a first magnetic shield layer 420 and a die 430 may be sequentially disposed on a substrate 410, and the die 430 may be connected to the substrate 410 by a first wire 441. However, the area around the die 430 may be firmly bonded to the first magnetic shield layer 420 and the substrate 410 through an adhesive member 421, for example, epoxy.

또한, 제4 실시예(400)에서는, 제1 실시예(100)의 몰딩부재(150) 대신, 다이(430)와 제2 자기 차폐층(460) 사이에 스페이서(450)가 배치될 수 있다. 스페이서(450)는 다이(430)와 기판(410)에 연결된 제1 와이어(441)가 제2 자기 차폐층(460)과 간섭되는 것을 방지하는 기능을 수행할 수 있다. 따라서, 스페이서(450)의 높이는 제1 와이어(441)와 제2 자기 차폐층(460)이 서로 이격되도록, 제1 와이어(441)가 다이(430)에 연결됐을 때의 제1 와이어(441) 높이보다 높은 높이를 갖는 것이 바람직하다.Also, in the fourth embodiment 400, instead of the molding member 150 of the first embodiment 100, a spacer 450 may be disposed between the die 430 and the second magnetic shield layer 460. . The spacer 450 may prevent the first wire 441 connected to the die 430 and the substrate 410 from interfering with the second magnetic shield layer 460 . Accordingly, the height of the spacer 450 is equal to the height of the first wire 441 when the first wire 441 is connected to the die 430 so that the first wire 441 and the second magnetic shield layer 460 are spaced apart from each other. It is desirable to have a height higher than the height.

스페이서(450)는 접착 부재(451), 일예로 다이 접착 필름(DAF) 등을 이용하여 다이(430) 상에 접착되되, 다이(430)의 패드(431)에 연결된 제1 와이어(441)와의 간섭을 피하기 위해, 다이(430)의 폭보다 작은 크기의 폭을 갖는 것이 바람직하다. 스페이서(450)의 재질로는 Si 또는 자기 차폐를 위한 차폐 물질 중 어느 하나의 물질로 형성될 수 있다.The spacer 450 is adhered on the die 430 using an adhesive member 451, for example, a die attach film (DAF), and is connected to the first wire 441 connected to the pad 431 of the die 430. To avoid interference, it is desirable to have a width smaller than the width of the die 430 . The material of the spacer 450 may be formed of any one of Si or a shielding material for magnetic shielding.

스페이서(450) 상에는 제2 자기 차폐층(460)이 배치될 수 있다. 제2 자기 차폐층(460)은 접착 부재(461), 일예로 다이 접착 필름(DAF) 등을 이용하여 스페이서(450) 상에 접착될 수 있다. 이때, 제2 자기 차폐층(460)에 접착되는 접착 부재(461)는 제1 와이어(441)와의 간섭에 대비하여 비전도성(non-conductive) 접착 부재(461)를 사용하는 것이 바람직하다.A second magnetic shielding layer 460 may be disposed on the spacer 450 . The second magnetic shield layer 460 may be adhered on the spacer 450 using an adhesive member 461, for example, a die attach film (DAF). At this time, it is preferable to use a non-conductive adhesive member 461 as the adhesive member 461 adhered to the second magnetic shield layer 460 in preparation for interference with the first wire 441 .

스페이서(450)에 의해 다이(430)의 상부 방향에 배치되는 제2 자기 차폐층(460)은 다이(430)의 크기보다 큰 크기를 가질 수 있다. 이때, 제2 자기 차폐층(460)은 스페이서(450)에 의해 제1 와이어(441)와 충분히 이격될 수 있기 때문에, 다이(430)뿐만 아니라, 다이(430)의 패드(431)에서 기판(410)까지 연결된 제1 와이어(441)를 모두 커버하도록 충분히 큰 크기를 가질 수 있다. 따라서, 다이(430)는 다이(430)의 크기보다 큰 크기를 갖는 제1 자기 차폐층(420) 및 제2 자기 차폐층(460)을 다이(430) 하부 및 상부에 각각 배치할 수 있기 때문에, 다이(430)의 상부 및 하부 방향에서 유입되는 외부 자기장에 대한 차폐 효과를 향상시킬 수 있다.The second magnetic shield layer 460 disposed in the upper direction of the die 430 by the spacer 450 may have a size larger than that of the die 430 . At this time, since the second magnetic shield layer 460 can be sufficiently spaced apart from the first wire 441 by the spacer 450, the substrate ( 410) may have a size sufficiently large to cover all of the first wires 441 connected thereto. Therefore, since the die 430 may dispose the first magnetic shield layer 420 and the second magnetic shield layer 460 having larger sizes than the size of the die 430 on the lower and upper portions of the die 430, respectively. , it is possible to improve the shielding effect against the external magnetic field introduced from the upper and lower directions of the die 430 .

또한, 다이(430) 상에 간단한 스페이서(450) 배치에 의해 다이(430)보다 큰 크기를 갖는 제2 자기 차폐층(460)을 배치할 수 있기 때문에 제조 과정이 간단하며, 제2 실시예(200)에서와 같이, 제2 와이어 및 제3 와이어를 기판(410)과 제1 자기 차폐층(420) 및 제2 자기 차폐층(460)에 각각 연결함으로써, 차폐 효과가 더욱 향상되도록 할 수 있다.In addition, since the second magnetic shield layer 460 having a larger size than the die 430 can be disposed on the die 430 by simply disposing the spacer 450, the manufacturing process is simple, and the second embodiment ( 200), the shielding effect can be further improved by connecting the second wire and the third wire to the substrate 410, the first magnetic shield layer 420, and the second magnetic shield layer 460, respectively. .

도 7 내지 도 11은 도 3에 도시한 MRAM 패키지의 제조방법을 나타낸 도면이다.7 to 11 are diagrams illustrating a manufacturing method of the MRAM package shown in FIG. 3 .

우선, 도 7을 참조하면, 기판(110)의 제1면(111) 상에 제1 자기 차폐층(120)이 배치된다. 즉, 제1 자기 차폐층(120)은 접착 부재(121), 일예로 다이 접착 필름(DAF) 등을 이용하여 기판(110) 상에 접착될 수 있다. 이때, 제1 자기 차폐층(120)은 다이(130)의 크기보다 큰 크기를 갖는 것이 바람직하다.First, referring to FIG. 7 , a first magnetic shield layer 120 is disposed on the first surface 111 of the substrate 110 . That is, the first magnetic shield layer 120 may be adhered onto the substrate 110 using an adhesive member 121, for example, a die attach film (DAF). In this case, the first magnetic shield layer 120 preferably has a size larger than that of the die 130 .

도 8을 참조하면, 제1 자기 차폐층(120) 상에 다이(130)가 배치된다. 다이(130)는 접착 부재(132), 일예로 다이 접착 필름(DAF) 등을 이용하여 다이(130)의 비활성면이 제1 자기 차폐층(120) 상에 접착될 수 있다. 이때, 다이(130)는 능동 또는 수동 디바이스를 포함할 수 있고, 자기 기반의 메모리 또는 논리를 포함할 수 있다. 일예로, 자기 기반의 메모리 또는 논리는 MRAM, STT-MRAM, TAS-MRAM 및 스핀트로닉 논리를 포함할 수 있다.Referring to FIG. 8 , a die 130 is disposed on the first magnetic shield layer 120 . In the die 130 , an inactive surface of the die 130 may be adhered to the first magnetic shield layer 120 using an adhesive member 132 , for example, a die attach film (DAF). In this case, die 130 may include active or passive devices, and may include magnetic-based memory or logic. As an example, magnetic based memory or logic may include MRAM, STT-MRAM, TAS-MRAM and spintronic logic.

도 9를 참조하면, 다이(130)와 기판(110)을 제1 와이어(141)를 통해 연결한다. 제1 와이어(141)는 다이(130)의 활성면에 형성된 패드(131)에 일단이 연결되고, 기판(110)에 타단이 각각 연결될 수 있다. 따라서, 다이(130)와 기판(110)은 제1 와이어(141)를 통해 서로 전기적으로 연결될 수 있다.Referring to FIG. 9 , the die 130 and the substrate 110 are connected through a first wire 141 . One end of the first wire 141 may be connected to the pad 131 formed on the active surface of the die 130 and the other end may be connected to the substrate 110 , respectively. Accordingly, the die 130 and the substrate 110 may be electrically connected to each other through the first wire 141 .

도 10을 참조하면, 다이(130) 상에 제2 자기 차폐층(160)이 배치된다. 이때, 제2 자기 차폐층(160)은 몰딩부재(150)를 이용하여 다이(130) 상에 배치될 수 있다. 몰딩부재(150)는 다이 접착 필름(DAF) 중 와이어 매립형 접착 필름(FOW)을 이용하여 형성되되, 제1 자기 차폐층(120) 상에서 다이(130)와 제1 와이어(141)의 일부가 매립되도록 형성될 수 있다. 즉, 제2 자기 차폐층(160)은 몰딩부재(150)에 의해 제1 와이어(141)와 이격되도록 배치될 수 있다. 따라서, 다이(130)보다 큰 크기를 갖는 제2 자기 차폐층(160)을 다이(130) 상에 배치하더라도, 제1 와이어(141)가 제2 자기 차폐층(160)의 압박에 의해 파손되는 것을 방지할 수 있다. 또한, 다이(130)보다 큰 크기의 제2 자기 차폐층(160)을 다이(130) 상에 배치할 수 있기 때문에 다이(130)의 상부 방향에서 유입되는 외부 자기장으로부터 다이(130) 차폐 효과를 향상시킬 수 있다.Referring to FIG. 10 , a second magnetic shield layer 160 is disposed on the die 130 . In this case, the second magnetic shield layer 160 may be disposed on the die 130 using the molding member 150 . The molding member 150 is formed by using a wire-buried adhesive film (FOW) among die-attached films (DAF), and a part of the die 130 and the first wire 141 is buried on the first magnetic shield layer 120. can be formed so that That is, the second magnetic shield layer 160 may be disposed to be spaced apart from the first wire 141 by the molding member 150 . Therefore, even if the second magnetic shield layer 160 having a larger size than the die 130 is disposed on the die 130, the first wire 141 is not damaged by the pressure of the second magnetic shield layer 160. can prevent In addition, since the second magnetic shield layer 160 having a larger size than the die 130 can be disposed on the die 130, the die 130 is shielded from an external magnetic field introduced from the upper direction of the die 130. can improve

도 11을 참조하면, 제1 자기 차폐층(120) 및 제2 자기 차폐층(160)을 몰딩층(170)으로 매립한다. 이때, 몰딩부재(150)에 일부 매립된 제1 와이어(141)의 나머지 노출 부위가 몰딩부재(150)와 함께 몰딩층(170)에 의해 매립될 수 있다. 몰딩층(170)은 통상의 에폭시 몰딩 컴파운드(EMC) 또는 엔캡슐런트 재질을 가지며, 액상 또는 분말상으로 공급될 수 있다. 몰딩층(170)은 인쇄 방식이나 압축 몰딩 방식을 이용하여 형성될 수 있다. 몰딩층(170)이 형성된 후에는 기판(110)의 제2면(112) 상에 상호접속부(180)가 형성될 수 있다. 상호접속부(180)는 제1 와이어(141)를 통해 다이(130)와 전기적으로 연결될 수 있다.Referring to FIG. 11 , the first magnetic shield layer 120 and the second magnetic shield layer 160 are filled with a molding layer 170 . In this case, the remaining exposed portion of the first wire 141 partially buried in the molding member 150 may be buried by the molding layer 170 together with the molding member 150 . The molding layer 170 has a general epoxy molding compound (EMC) or an encapsulant material, and may be supplied in a liquid or powder form. The molding layer 170 may be formed using a printing method or a compression molding method. After the molding layer 170 is formed, interconnections 180 may be formed on the second surface 112 of the substrate 110 . The interconnection unit 180 may be electrically connected to the die 130 through the first wire 141 .

도 12 내지 15는 도 6에 도시한 MRAM 패키지의 제조방법을 나타낸 도면이다.12 to 15 are diagrams illustrating a manufacturing method of the MRAM package shown in FIG. 6 .

우선, 도 12를 참조하면, 기판(410) 상에 제1 자기 차폐층(420) 및 다이(430)가 순차적으로 배치되고, 다이(430)는 제1 와이어(441)를 통해 기판(410)과 전기적으로 연결될 수 있다. 또한, 다이(430) 및 제1 자기 차폐층(420)은 에폭시 등과 같은 접착 부재(421)를 통해 기판(410)과 접착될 수 있다.First, referring to FIG. 12 , a first magnetic shield layer 420 and a die 430 are sequentially disposed on a substrate 410, and the die 430 connects to the substrate 410 through a first wire 441. can be electrically connected to In addition, the die 430 and the first magnetic shield layer 420 may be bonded to the substrate 410 through an adhesive member 421 such as epoxy.

도 13을 참조하면, 다이(430) 상에 스페이서(450)가 배치된다. 스페이서(450)는 접착 부재(451), 일예로 다이 접착 필름(DAF) 등을 이용하여 다이(430) 상에 접착될 수 있다. 또한, 스페이서(450)는 제1 와이어(441)와의 간섭을 피하기 위해, 다이(430)의 폭보다 작은 크기의 폭을 가질 수 있으며, 다이(430)의 패드(431)에 연결된 제1 와이어(441)의 높이보다 높은 높이를 갖도록 형성될 수 있다.Referring to FIG. 13 , a spacer 450 is disposed on a die 430 . The spacer 450 may be attached to the die 430 using an adhesive member 451, for example, a die attach film (DAF). In addition, the spacer 450 may have a smaller width than the width of the die 430 in order to avoid interference with the first wire 441, and the first wire connected to the pad 431 of the die 430 ( 441) may be formed to have a higher height.

도 14를 참조하면, 스페이서(450) 상에 제2 자기 차폐층(460)이 배치된다. 제2 자기 차폐층(460)은 비전도성의 접착 부재(461)를 이용하여 스페이서(450)와 접착될 수 있다. 이때, 제2 자기 차폐층(460)은 제1 와이어(441)와 이격되어 배치되되, 다이(430)의 크기보다 큰 크기를 갖는 것이 바람직하며, 다이(430)뿐만 아니라, 기판(410) 상에 연결된 제1 와이어(441)를 모두 커버할 수 있는 크기를 갖는 것이 바람직하다. 따라서, 다이(430)는 다이(430)의 크기보다 큰 크기를 갖는 제1 자기 차폐층(420) 및 제2 자기 차폐층(460)을 다이(430) 하부 및 상부에 각각 배치할 수 있기 때문에, 다이(430)의 상부 및 하부 방향에서 유입되는 외부 자기장에 대한 차폐 효과를 향상시킬 수 있다.Referring to FIG. 14 , a second magnetic shielding layer 460 is disposed on the spacer 450 . The second magnetic shield layer 460 may be adhered to the spacer 450 using a non-conductive adhesive member 461 . At this time, the second magnetic shield layer 460 is disposed to be spaced apart from the first wire 441 and preferably has a size larger than that of the die 430, and not only on the die 430 but also on the substrate 410. It is desirable to have a size that can cover all of the first wire 441 connected to the. Therefore, since the die 430 may dispose the first magnetic shield layer 420 and the second magnetic shield layer 460 having larger sizes than the size of the die 430 on the lower and upper portions of the die 430, respectively. , it is possible to improve the shielding effect against the external magnetic field introduced from the upper and lower directions of the die 430 .

도 15를 참조하면, 제1 자기 차폐층(420) 및 제2 자기 차폐층(460)을 몰딩층(470)으로 매립한다. 이때, 스페이서(450)와 제1 와이어(441)도 몰딩층(470)에 의해 매립될 수 있다. 몰딩층(470)이 형성된 후에는 기판(410)의 제2면(412) 상에 상호접속부(480)가 형성될 수 있다.Referring to FIG. 15 , the first magnetic shield layer 420 and the second magnetic shield layer 460 are filled with a molding layer 470 . In this case, the spacer 450 and the first wire 441 may also be buried by the molding layer 470 . After the molding layer 470 is formed, interconnections 480 may be formed on the second surface 412 of the substrate 410 .

도 16은 본 발명의 자기 차폐층을 구비한 MRAM 패키지를 포함하는 SoC(System On Chip)를 개략적으로 나타낸 도면이다.16 is a diagram schematically showing a SoC (System On Chip) including an MRAM package having a magnetic shield layer of the present invention.

도 16을 참조하면, 본 발명에 따른 MRAM(130)이 SoC(system on chip)(500) 내에 포함될 수 있다. 즉, SoC(500) 내에는 cpu(central processing unit)(510), DSP(digital signal processor)(520), MRAM(random access memory)(100,200,300,400), EEPROM(electrically erasable programmable read only memory)(530) 및 I/O(input/output)(540) 등이 포함될 수 있다. 이러한 SoC(500) 내의 각각의 구성 요소들은 MRAM(130)의 기능을 잠재적으로 방해할 수 있는 자기장이 생성될 수 있다.Referring to FIG. 16 , the MRAM 130 according to the present invention may be included in a system on chip (SoC) 500 . That is, in the SoC 500, a central processing unit (cpu) 510, a digital signal processor (DSP) 520, a random access memory (MRAM) 100, 200, 300, 400, and an electrically erasable programmable read only memory (EEPROM) 530 and I/O (input/output) 540 and the like may be included. Each component in the SoC 500 may generate a magnetic field that can potentially interfere with the function of the MRAM 130 .

허나, 본 발명의 실시예에서와 같이, MRAM(130)의 상부 및 하부에 다이보다 큰 크기를 갖는 차폐층을 적용하여 외부 자기장에 의한 MTJ 구조의 자성 방향 오류를 방지할 수 있기 때문에, SoC(500) 내의 각각의 구성 요소들에 의해 유입되는 외부 자기장으로부터 MRAM(130) 차폐 효과를 향상시킬 수 있다.However, as in the embodiment of the present invention, since the magnetic direction error of the MTJ structure due to an external magnetic field can be prevented by applying a shielding layer having a size larger than the die to the upper and lower portions of the MRAM 130, SoC ( 500), it is possible to improve the shielding effect of the MRAM 130 from an external magnetic field introduced by each component.

상술한 바와 같이, 본 발명에 따른 자기 차폐층을 구비한 MRAM 패키지는 다이와 다이 상에 배치되는 자기 차폐층 사이에 매립형 접착 필름(FOW)으로 형성된 몰딩부재를 이용하여 다이와 와이어를 매립함으로써, 자기 차폐층이 다이와 이격되도록 배치할 수 있다. 따라서, 다이 상부에 다이보다 큰 크기를 갖는 자기 차폐층을 배치하더라도, 와이어가 자기 차폐층에 의해 파손되는 것을 방지할 수 있으며, 자기 차폐층이 다이보다 큰 크기를 가질 수 있기 때문에 상부 방향에서 유입되는 외부 자기장으로부터 다이 차폐 효과를 향상시킬 수 있다.As described above, the MRAM package having the magnetic shield layer according to the present invention embeds the die and the wire using a molding member formed of a buried adhesive film (FOW) between the die and the magnetic shield layer disposed on the die, thereby providing magnetic shielding. The layers may be positioned away from the die. Therefore, even if a magnetic shield layer having a size larger than that of the die is disposed above the die, it is possible to prevent the wire from being broken by the magnetic shield layer, and since the magnetic shield layer can have a size larger than that of the die, inflow from the upper direction can be prevented. It is possible to improve the effectiveness of shielding the die from an external magnetic field.

또한, 다이 하부 및 상부에 각각 배치되는 자기 차폐층을 와이어를 이용하여 기판과 연결되도록 함으로써, 외부에서 유입되는 외부 자기장을 다이의 외곽 부위로 유도되도록 할 수 있다. 따라서, 다이로 유입되는 외부 자기장의 세기를 감소시킬 수 있으며, 이에 따라, 외부 자기장에 의한 다이의 차폐 효과를 더욱 향상시킬 수 있다.In addition, an external magnetic field introduced from the outside may be guided to an outer portion of the die by connecting the magnetic shielding layers respectively disposed below and above the die to the substrate using wires. Accordingly, the strength of the external magnetic field flowing into the die may be reduced, and thus, the shielding effect of the die by the external magnetic field may be further improved.

더 나아가, 다이와 다이 상에 배치되는 자기 차폐층 사이에 스페이서를 이용하여 자기 차폐층과 와이어가 이격되도록 할 수 있기 때문에 제조 과정을 단순화 할 수 있다. 또한, 스페이서에 의해 자기 차폐층의 크기를 와이어가 커버되는 크기까지 확장할 수 있기 때문에 다이 차폐 효과를 향상시킬 수 있다.Furthermore, since the magnetic shield layer and the wire can be separated by using a spacer between the die and the magnetic shield layer disposed on the die, the manufacturing process can be simplified. In addition, since the size of the magnetic shielding layer can be expanded to the size covered by the wire by the spacer, the die shielding effect can be improved.

한편, 본 명세서와 도면에 개시된 본 발명의 실시례들은 이해를 돕기 위해 특정례를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시례들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형례들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the present specification and drawings are only presented as specific examples to aid understanding, and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is obvious to those skilled in the art that other modifications based on the technical idea of the present invention can be implemented.

110 : 기판 120 : 제1 자기 차폐층
130 : 다이 141 : 제1 와이어
142 : 제2 와이어 143 : 제3 와이어
150 : 몰딩부재 160 : 제2 자기 차폐층
170 : 몰딩층 180 : 상호접속부
313 : 제1 배선 314 : 제2 배선
315 : 제3 배선 450 : 스페이서110: substrate 120: first magnetic shield layer
130: die 141: first wire
142: second wire 143: third wire
150: molding member 160: second magnetic shield layer
170: molding layer 180: interconnection
313: first wire 314: second wire
315: third wire 450: spacer

Claims (19)

패드가 형성된 활성면과 이에 대응하는 비활성면을 갖는 다이;
상기 다이가 배치되는 제1면과 상기 제1면에 대향되는 제2면을 갖는 기판;
상기 다이의 패드와 상기 기판을 전기적으로 연결하는 제1 와이어;
상기 다이와 상기 기판 사이에 배치되는 제1 자기 차폐층;
상기 다이 상에 배치되는 제2 자기 차폐층; 및
상기 기판의 제1면 상에서 상기 제1 자기 차폐층 및 상기 제2 자기 차폐층을 매립하는 몰딩층을 포함하고,
상기 제2 자기 차폐층은 상기 다이의 크기보다 큰 크기를 갖는 것인 자기 차폐층을 구비한 MRAM 패키지.a die having an active surface on which a pad is formed and an inactive surface corresponding thereto;
a substrate having a first surface on which the die is disposed and a second surface opposite to the first surface;
a first wire electrically connecting the pad of the die and the substrate;
a first magnetic shield layer disposed between the die and the substrate;
a second magnetic shield layer disposed on the die; and
a molding layer burying the first magnetic shield layer and the second magnetic shield layer on the first surface of the substrate;
The MRAM package having a magnetic shield layer, wherein the second magnetic shield layer has a size larger than the size of the die. 제1항에 있어서,
상기 다이와 상기 제2 자기 차폐층은 서로 이격되어 배치되는 것인 자기 차폐층을 구비한 MRAM 패키지.According to claim 1,
The MRAM package having a magnetic shield layer, wherein the die and the second magnetic shield layer are spaced apart from each other. 제1항에 있어서,
상기 제1 자기 차폐층은 상기 다이의 크기보다 큰 크기를 갖는 것인 자기 차폐층을 구비한 MRAM 패키지.According to claim 1,
The MRAM package having a magnetic shield layer, wherein the first magnetic shield layer has a size larger than the size of the die. 제1항에 있어서,
상기 제1 자기 차폐층과 상기 제2 자기 차폐층 사이에 배치되고, 상기 제1 와이어의 일부 및 상기 다이를 매립하는 몰딩부재를 더 포함하는 자기 차폐층을 구비한 MRAM 패키지.According to claim 1,
The MRAM package having a magnetic shield layer further comprising a molding member disposed between the first magnetic shield layer and the second magnetic shield layer and burying a portion of the first wire and the die. 제4항에 있어서,
상기 몰딩부재는 다이 접착 필름(DAF) 중 와이어 매립형 접착 필름(Film over wire)을 이용하여 형성되는 것인 자기 차폐층을 구비한 MRAM 패키지.According to claim 4,
The molding member is an MRAM package having a magnetic shield layer formed by using a wire embedded adhesive film (Film over wire) of the die attach film (DAF). 제4항에 있어서,
상기 제1 자기 차폐층과 상기 기판을 전기적으로 연결하는 제2 와이어; 및
상기 제2 자기 차폐층과 상기 기판을 전기적으로 연결하는 제3 와이어를 더 포함하는 자기 차폐층을 구비한 MRAM 패키지.According to claim 4,
a second wire electrically connecting the first magnetic shield layer and the substrate; and
The MRAM package having a magnetic shield layer further comprising a third wire electrically connecting the second magnetic shield layer and the substrate. 제6항에 있어서,
상기 몰딩부재는 상기 제1 와이어의 일부 및 상기 제2 와이어의 일부를 매립하는 것인 자기 차폐층을 구비한 MRAM 패키지.According to claim 6,
The molding member is an MRAM package having a magnetic shield layer to bury a part of the first wire and a part of the second wire. 제6항에 있어서,
상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 형성된 제1 배선에 공통으로 연결되는 것인 자기 차폐층을 구비한 MRAM 패키지.According to claim 6,
The MRAM package having a magnetic shield layer, wherein the first wire, the second wire, and the third wire are commonly connected to a first wire formed on the substrate. 제6항에 있어서,
상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 서로 이격되어 형성된 제1 배선, 제2 배선 및 제3 배선에 각각 연결되는 것인 자기 차폐층을 구비한 MRAM 패키지.According to claim 6,
The MRAM package having a magnetic shield layer, wherein the first wire, the second wire, and the third wire are respectively connected to a first wire, a second wire, and a third wire formed to be spaced apart from each other on the substrate. 제1항에 있어서,
상기 다이와 상기 제2 자기 차폐층 사이에 배치된 스페이서를 더 포함하는 자기 차폐층을 구비한 MRAM 패키지.According to claim 1,
The MRAM package having a magnetic shield layer further comprising a spacer disposed between the die and the second magnetic shield layer. 제10항에 있어서,
상기 스페이서는 상기 다이보다 작은 크기를 갖는 것인 자기 차폐층을 구비한 MRAM 패키지.According to claim 10,
The MRAM package with a magnetic shield layer, wherein the spacer has a smaller size than the die. 제10항에 있어서,
상기 스페이서의 높이는 상기 제1 와이어와 상기 제2 자기 차폐층이 서로 이격되도록, 상기 제1 와이어가 상기 다이와 상기 기판에 연결됐을 때의 높이보다 높은 높이를 갖는 것인 자기 차폐층을 구비한 MRAM 패키지.According to claim 10,
The height of the spacer is higher than a height when the first wire is connected to the die and the substrate so that the first wire and the second magnetic shield layer are spaced apart from each other. . 기판의 제1면 상에 제1 자기 차폐층을 배치하는 단계;
상기 제1 자기 차폐층 상에 다이를 배치하는 단계;
상기 다이의 활성면 상에 형성된 패드를 제1 와이어를 통해 상기 기판과 전기적으로 연결시키는 단계;
상기 다이 상에 상기 다이보다 큰 크기를 갖는 제2 자기 차폐층을 배치하는 단계;
상기 기판의 제1면 상에서 상기 제1 자기 차폐층 및 상기 제2 자기 차폐층을 몰딩층으로 매립하는 단계; 및
상기 기판의 제1면에 대향되는 제2면에 상호접속부를 배치하는 단계를 포함하는 자기 차폐층을 구비한 MRAM 패키지의 제조방법.disposing a first magnetic shield layer on the first side of the substrate;
disposing a die on the first magnetic shield layer;
electrically connecting a pad formed on the active surface of the die to the substrate through a first wire;
disposing a second magnetic shield layer having a size larger than that of the die on the die;
burying the first magnetic shield layer and the second magnetic shield layer on the first surface of the substrate with a molding layer; and
A method of manufacturing an MRAM package with a magnetic shield layer comprising the step of disposing interconnections on a second surface opposite to the first surface of the substrate. 제13항에 있어서, 상기 제2 자기 차폐층을 배치하는 단계 전에,
상기 다이와 상기 제1 와이어의 일부를 몰딩부재로 매립하는 단계를 더 포함하는 자기 차폐층을 구비한 MRAM 패키지의 제조방법.14. The method of claim 13, before disposing the second magnetic shield layer,
The method of manufacturing an MRAM package having a magnetic shield layer further comprising the step of burying a portion of the die and the first wire with a molding member. 제13항에 있어서, 상기 제2 자기 차폐층을 배치하는 단계 전에,
상기 제1 자기 차폐층을 제2 와이어를 통해 상기 기판과 전기적으로 연결시키는 단계; 및
상기 다이, 상기 제1 와이어의 일부 및 상기 제2 와이어의 일부를 몰딩부재로 매립하는 단계를 더 포함하는 자기 차폐층을 구비한 MRAM 패키지의 제조방법.14. The method of claim 13, before disposing the second magnetic shield layer,
electrically connecting the first magnetic shield layer to the substrate through a second wire; and
The method of manufacturing an MRAM package having a magnetic shield layer further comprising the step of burying the die, a portion of the first wire, and a portion of the second wire with a molding member. 제15항에 있어서, 상기 제2 자기 차폐층을 배치하는 단계 이후에,
상기 제2 차폐층을 제3 와이어를 통해 상기 기판과 전기적으로 연결시키는 단계를 더 포함하는 자기 차폐층을 구비한 MRAM 패키지의 제조방법.16. The method of claim 15, after disposing the second magnetic shield layer,
The method of manufacturing an MRAM package having a magnetic shield layer further comprising the step of electrically connecting the second shield layer to the substrate through a third wire. 제16항에 있어서,
상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 형성된 제1 배선에 공통으로 연결되는 것인 자기 차폐층을 구비한 MRAM 패키지의 제조방법.According to claim 16,
The method of manufacturing an MRAM package having a magnetic shield layer, wherein the first wire, the second wire and the third wire are commonly connected to a first wire formed on the substrate. 제16항에 있어서,
상기 제1 와이어, 상기 제2 와이어 및 상기 제3 와이어는 상기 기판에 서로 이격되어 형성된 제1 배선, 제2 배선 및 제3 배선에 각각 연결되는 것인 자기 차폐층을 구비한 MRAM 패키지.According to claim 16,
The MRAM package having a magnetic shield layer, wherein the first wire, the second wire, and the third wire are respectively connected to a first wire, a second wire, and a third wire formed to be spaced apart from each other on the substrate. 제13항에 있어서, 상기 다이를 배치하는 단계 이후에,
상기 다이와 상기 제2 자기 차폐층이 서로 이격되어 배치되도록, 상기 다이 상에 상기 다이보다 작은 크기를 갖는 스페이서를 배치하는 단계를 더 포함하는 자기 차폐층을 구비한 MRAM 패키지의 제조방법.14. The method of claim 13, wherein after placing the die,
The method of manufacturing an MRAM package having a magnetic shield layer further comprising disposing a spacer having a smaller size than the die on the die so that the die and the second magnetic shield layer are spaced apart from each other.
KR1020220036530A 2021-11-24 2022-03-24 MRAM Package with Magnetic Shielding Layer and Method of Manufacturing the Same KR102613576B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210163578 2021-11-24
KR1020210163578 2021-11-24

Publications (2)

Publication Number Publication Date
KR20230076719A true KR20230076719A (en) 2023-05-31
KR102613576B1 KR102613576B1 (en) 2023-12-13

Family

ID=86543842

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020220036531A KR102604273B1 (en) 2021-11-24 2022-03-24 MRAM Package with Magnetic Shielding Layer and Method of Manufacturing the Same
KR1020220036529A KR102624903B1 (en) 2021-11-24 2022-03-24 MRAM Package with Magnetic Shielding Layer and Method of Manufacturing the Same
KR1020220036530A KR102613576B1 (en) 2021-11-24 2022-03-24 MRAM Package with Magnetic Shielding Layer and Method of Manufacturing the Same

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020220036531A KR102604273B1 (en) 2021-11-24 2022-03-24 MRAM Package with Magnetic Shielding Layer and Method of Manufacturing the Same
KR1020220036529A KR102624903B1 (en) 2021-11-24 2022-03-24 MRAM Package with Magnetic Shielding Layer and Method of Manufacturing the Same

Country Status (1)

Country Link
KR (3) KR102604273B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251226A (en) * 2007-07-09 2007-09-27 Nec Electronics Corp Semiconductor device
KR20080011919A (en) * 2006-08-01 2008-02-11 삼성전자주식회사 Vertical type stacked multi-chip package improving a reliability of a lower semiconductor chip and method for manufacturing the same
JP2010199286A (en) * 2009-02-25 2010-09-09 Elpida Memory Inc Semiconductor device
KR20150130660A (en) * 2014-05-14 2015-11-24 삼성전자주식회사 Semiconductor package and method of manufacturing the same
KR20210062131A (en) * 2019-11-20 2021-05-31 (주)에이티세미콘 Semiconductor package and manufacturing method thereof
KR102293010B1 (en) 2018-06-18 2021-08-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Protection of mram from external magnetic field using magnetic-field-shielding structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015057209A1 (en) * 2013-10-15 2015-04-23 Intel Corporation Magnetic shielded integrated circuit package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080011919A (en) * 2006-08-01 2008-02-11 삼성전자주식회사 Vertical type stacked multi-chip package improving a reliability of a lower semiconductor chip and method for manufacturing the same
JP2007251226A (en) * 2007-07-09 2007-09-27 Nec Electronics Corp Semiconductor device
JP2010199286A (en) * 2009-02-25 2010-09-09 Elpida Memory Inc Semiconductor device
KR20150130660A (en) * 2014-05-14 2015-11-24 삼성전자주식회사 Semiconductor package and method of manufacturing the same
KR102293010B1 (en) 2018-06-18 2021-08-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Protection of mram from external magnetic field using magnetic-field-shielding structure
KR20210062131A (en) * 2019-11-20 2021-05-31 (주)에이티세미콘 Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
KR20230076720A (en) 2023-05-31
KR102613576B1 (en) 2023-12-13
KR20230077601A (en) 2023-06-01
KR102604273B1 (en) 2023-11-20
KR102624903B1 (en) 2024-01-16

Similar Documents

Publication Publication Date Title
US7829980B2 (en) Magnetoresistive device and method of packaging same
KR102283330B1 (en) Semiconductor device
KR101656330B1 (en) Small form factor magnetic shield for magnetorestrictive random access memory (mram)
US6906396B2 (en) Magnetic shield for integrated circuit packaging
US6452253B1 (en) Method and apparatus for magnetic shielding of an integrated circuit
US8039939B2 (en) Embedded wiring board, semiconductor package including the same and method of fabricating the same
CN103370785B (en) There is the enhancing stacking micromodule of central contact
CN106098931B (en) Magnetoresistive chip package including shielding structure
CN107104087A (en) Semiconductor package and forming method thereof
US20060289970A1 (en) Magnetic shielding of MRAM chips
US9893020B2 (en) Semiconductor device
US11309300B2 (en) Semiconductor package including processor chip and memory chip
CN110299354A (en) Semiconductor packages
JP2015053450A (en) Semiconductor device and manufacturing method of the same
US10643954B2 (en) Multilayer frame packages for integrated circuits having a magnetic shield integrated therein, and methods therefor
JPWO2011046091A1 (en) Magnetic device
JP2005158985A (en) Structure and substrate for mounting magnetic memory device
KR102613576B1 (en) MRAM Package with Magnetic Shielding Layer and Method of Manufacturing the Same
US20220344578A1 (en) Package structure and manufacturing method thereof
WO2011111789A1 (en) Magnetic device and process for production thereof
US11177318B2 (en) Semiconductor package and method of forming the same
CN116581109A (en) Package structure and method for manufacturing the same
CN112713130A (en) Semiconductor package
TW201532206A (en) Semiconductor package and method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right