KR20230073957A - 초고주파 증폭기 - Google Patents

초고주파 증폭기 Download PDF

Info

Publication number
KR20230073957A
KR20230073957A KR1020220085097A KR20220085097A KR20230073957A KR 20230073957 A KR20230073957 A KR 20230073957A KR 1020220085097 A KR1020220085097 A KR 1020220085097A KR 20220085097 A KR20220085097 A KR 20220085097A KR 20230073957 A KR20230073957 A KR 20230073957A
Authority
KR
South Korea
Prior art keywords
conductor
terminal
amplifier
signal
balun
Prior art date
Application number
KR1020220085097A
Other languages
English (en)
Inventor
공선우
박봉혁
이희동
장승현
현석봉
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US17/939,648 priority Critical patent/US20230163733A1/en
Publication of KR20230073957A publication Critical patent/KR20230073957A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/21—Bias resistors are added at the input of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 실시 예에 따른 초고주파 증폭기는 증폭기 입력단과 연결되어 증폭기 입력단으로 인가되는 RF 신호를 수신하는 제1 도전체, 제1 도전체의 제1 부분과 평행한 제2 도전체, 제2 도전체와 분리되고, 제1 도전체의 제2 부분과 평행한 제3 도전체, 그리고 제2 도전체의 일단에 연결되는 게이트 단자, 제3 도전체의 일단에 연결되는 제1 단자, 및 증폭기 출력단에 연결되는 제2 단자를 포함하는 트랜지스터를 포함하되, RF 신호에 기초하여 제1 밸런스 신호를 출력하도록 제1 도전체 및 제2 도전체가 제1 발룬을 형성하고, RF 신호에 기초하여 제2 밸런스 신호를 출력하도록 제1 도전체 및 제3 도전체가 제2 발룬을 형성하고, 그리고 제1 발룬 및 제2 발룬이 각각 출력하는 제1 밸런스 신호 및 제2 밸런스 신호는 트랜지스터의 드레인-소스 전류량을 조절한다.

Description

초고주파 증폭기{ULTRA HIGH FREQUENCY AMPLIFIER}
본 발명은 초고주파 증폭기에 관한 것으로, 좀 더 상세하게는 복수의 발룬들을 통해 고주파 신호를 증폭하는 초고주파 증폭기에 관한 것이다.
증폭기는 무선 송수신 시스템에서 고주파 신호를 처리하는 안테나와 가장 가까이 연결된 컴포넌트이다. 고주파 신호는 컴포넌트 사이의 정합이 이루어 지지 않으면 반사되어 다음 컴포넌트로 전달되지 않는다. 증폭기는 고주파 신호를 전달하기 위하여 정합 회로를 필요로 할 수 있다.
그러나, 고주파 신호는 정합 회로의 기생 성분의 영향을 크게 받아서 누설되거나 감쇄될 수 있다. 동작 주파수가 높아질수록 증폭기가 정상적으로 동작하는 것에 한계가 존재할 수 있다. 증폭기는 테라헤르츠와 같은 높은 동작 주파수에서 이득을 제공하지 못하고, 손실을 발생시킬 수 있다.
본 발명의 목적은 초고주파대역에서 고주파 신호를 증폭할 수 있는 초고주파 증폭기를 제공하는 데에 있다.
본 발명의 실시 예에 따른 초고주파 증폭기는 증폭기 입력단과 연결되어 상기 증폭기 입력단으로 인가되는 RF 신호를 수신하는 제1 도전체, 상기 제1 도전체의 제1 부분과 평행한 제2 도전체, 상기 제2 도전체와 분리되고, 상기 제1 도전체의 제2 부분과 평행한 제3 도전체, 그리고 상기 제2 도전체의 일단에 연결되는 게이트 단자, 상기 제3 도전체의 일단에 연결되는 제1 단자, 및 증폭기 출력단에 연결되는 제2 단자를 포함하는 트랜지스터를 포함하되, 상기 RF 신호에 기초하여 제1 밸런스 신호를 출력하도록 상기 제1 도전체 및 상기 제2 도전체가 제1 발룬을 형성하고, 상기 RF 신호에 기초하여 제2 밸런스 신호를 출력하도록 상기 제1 도전체 및 상기 제3 도전체가 제2 발룬을 형성하고, 그리고 상기 제1 발룬 및 상기 제2 발룬이 각각 출력하는 상기 제1 밸런스 신호 및 상기 제2 밸런스 신호는 상기 트랜지스터의 드레인-소스 전류량을 조절한다.
예시적인 실시 예에서, 상기 트랜지스터의 상기 게이트 단자 및 상기 제2 도전체의 일단 사이에 연결되는 인덕터를 더 포함한다.
예시적인 실시 예에서, 상기 트랜지스터의 상기 게이트 단자에 일단이 연결되고, 및 게이트 입력 전압이 인가되는 게이트 바이어스 단자에 타단이 연결되는 입력 저항을 더 포함한다.
예시적인 실시 예에서, 상기 제1 밸런스 신호의 위상은 상기 제2 밸런스 신호의 위상과 반대이다.
예시적인 실시 예에서, 상기 제2 도전체의 길이와 상기 제3 도전체의 길이는 서로 다르다.
예시적인 실시 예에서, 상기 제2 도전체의 일단이 상기 트랜지스터의 상기 게이트 단자에 연결되고, 그리고 상기 제2 도전체의 타단에 일단이 연결되고, 및 게이트 입력 전압을 인가하는 게이트 바이어스 단자에 타단이 연결되는 입력 저항을 더 포함한다.
본 발명의 실시 예에 따른 초고주파 증폭기는 증폭기 입력단과 연결되어 상기 증폭기 입력단으로 인가되는 RF 신호를 수신하는 제1 도전체, 상기 제1 도전체의 제1 부분과 평행한 제2 도전체, 상기 제2 도전체와 분리되고, 상기 제1 도전체의 제2 부분과 평행한 제3 도전체, 상기 제1 도전체의 제3 부분과 평행한 제4 도전체, 상기 제4 도전체와 분리되고, 상기 제1 도전체의 제4 부분과 평행한 제5 도전체, 상기 제2 도전체의 일단에 연결되는 제1 단자, 상기 제4 도전체의 일단에 연결되는 게이트 단자, 및 증폭기 출력단에 연결되는 제2 단자를 포함하는 제1 트랜지스터, 그리고 상기 제3 도전체의 일단에 연결되는 제1 단자, 상기 제5 도전체의 일단에 연결되는 게이트 단자, 및 증폭기 출력단에 연결되는 제2 단자를 포함하는 제2 트랜지스터를 포함하되, 상기 RF 신호에 기초하여 제1 밸런스 신호를 출력하도록 상기 제1 도전체 및 상기 제2 도전체가 제1 발룬을 형성하고, 상기 RF 신호에 기초하여 제2 밸런스 신호를 출력하도록 상기 제1 도전체 및 상기 제3 도전체가 제2 발룬을 형성하고, 상기 RF 신호에 기초하여 제3 밸런스 신호를 출력하도록 상기 제1 도전체 및 상기 제4 도전체가 제3 발룬을 형성하고, 상기 RF 신호에 기초하여 제4 밸런스 신호를 출력하도록 상기 제1 도전체 및 상기 제5 도전체가 제4 발룬을 형성하고, 상기 제1 발룬 및 상기 제3 발룬이 각각 출력하는 상기 제1 밸런스 신호 및 상기 제3 밸런스 신호는 상기 제1 트랜지스터의 드레인-소스 전류량을 조절하고, 그리고 상기 제2 발룬 및 상기 제4 발룬이 각각 출력하는 상기 제2 밸런스 신호 및 상기 제4 밸런스 신호는 상기 제2 트랜지스터의 드레인-소스 전류량을 조절한다.
예시적인 실시 예에서, 상기 제1 트랜지스터의 상기 게이트 단자 및 상기 제4 도전체의 일단 사이에 연결되는 제1 인덕터, 그리고 상기 제2 트랜지스터의 상기 게이트 단자 및 상기 제5 도전체의 일단 사이에 연결되는 제2 인덕터를 더 포함한다.
예시적인 실시 예에서, 상기 제1 트랜지스터의 상기 게이트 단자에 일단이 연결되고, 및 게이트 입력 전압이 인가되는 게이트 바이어스 단자에 타단이 연결되는 제1 입력 저항, 그리고 상기 제2 트랜지스터의 상기 게이트 단자에 일단이 연결되고, 및 게이트 입력 전압이 인가되는 게이트 바이어스 단자에 타단이 연결되는 제2 입력 저항을 더 포함한다.
예시적인 실시 예에서, 상기 제1 밸런스 신호의 위상은 상기 제3 밸런스 신호의 위상과 반대이다.
예시적인 실시 예에서, 상기 제2 밸런스 신호의 위상은 상기 제4 밸런스 신호의 위상과 반대이다.
예시적인 실시 예에서, 상기 제2 도전체의 길이와 상기 제4 도전체의 길이는 서로 다르다.
예시적인 실시 예에서, 상기 제3 도전체의 길이와 상기 제5 도전체의 길이는 서로 다르다.
예시적인 실시 예에서, 상기 제4 도전체의 일단이 상기 제1 트랜지스터의 상기 게이트 단자에 연결되고, 상기 제5 도전체의 일단이 상기 제2 트랜지스터의 상기 게이트 단자에 연결되고, 그리고 상기 제4 도전체의 타단에 일단이 연결되고, 및 게이트 입력 전압을 인가하는 게이트 바이어스 단자에 타단이 연결되는 제1 입력 저항 및 상기 제5 도전체의 타단에 일단이 연결되고, 및 게이트 입력 전압을 인가하는 게이트 바이어스 단자에 타단이 연결되는 제2 입력 저항을 더 포함한다.
본 발명의 실시 예에 따르면, 복수의 발룬들을 통해 초고주파 대역의 신호를 증폭할 수 있는 초고주파 증폭기가 제공된다. 초고주파 증폭기는 테라헤르츠와 같은 높은 동작 주파수에서 이득을 제공할 수 있다. 이에 따라, 초고주파 증폭기의 성능이 향상될 수 있다.
도 1은 매칭 회로를 포함하는 초고주파 증폭기를 도시한 도면이다.
도 2는 본 발명의 제1 실시 예에 따른 초고주파 증폭기를 도시한 도면이다.
도 3은 본 발명의 제2 실시 예에 따른 초고주파 증폭기를 도시한 도면이다.
도 4a는 도 1 및 도 2의 초고주파 증폭기의 최대 허용 이득(Gmax)을 비교한 그래프이다.
도 4b는 도 1 및 도 2의 초고주파 증폭기의 최대 허용 이득(Gmax)이 0일 때의 최대 주파수(Fmax1, Fmax2)를 비교한 그래프이다.
도 4c는 도 1 및 도 2의 초고주파 증폭기의 전류 이득(Imax)을 비교한 그래프이다.
도 4d는 도 1 및 도 2의 초고주파 증폭기의 전류 이득(Imax)이 0일 때의 최대 주파수(Ft1, Ft2)를 비교한 그래프이다.
도 5는 본 발명의 제3 실시 예에 따른 초고주파 증폭기를 도시한 도면이다.
도 6은 본 발명의 제4 실시 예에 따른 초고주파 증폭기를 도시한 도면이다.
도 7은 본 발명의 제1 실시 예에 따른 초고주파 증폭기의 동작 방법의 흐름도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 매칭 회로(12)를 포함하는 초고주파 증폭기(10)를 도시한 도면이다.
도 1을 참조하면, 초고주파 증폭기(10)는 증폭기 입력단(11), 입력단이 증폭기 입력단(11)과 연결된 매칭 회로(12), 매칭 회로(12)의 출력단과 연결된 게이트 단자, 증폭기 출력단(15)에 연결된 제2 단자, 및 제1 단자를 포함하는 트랜지스터(13), 트랜지스터(13)의 제1 단자에 연결된 소스 인덕터(Ls)(14), 및 증폭기 출력단(15)을 포함할 수 있다.
증폭기 입력단(11)은 외부 무선 송수신 시스템(미도시)의 안테나(미도시)에서 송신하는 RF 신호를 수신할 수 있다. 외부 무선 송수신 시스템(미도시)은 일정 주파수 대역에서 동작하는 증폭기일 수 있다.
매칭 회로(12)는 인덕터(Lg), 커패시터(Cg), 및 입력 저항(Rg)를 포함할 수 있다. 인덕터(Lg)의 일단은 증폭기 입력단(11)과 연결되고, 인덕터(Lg)의 타단은 커패시터(Cg)의 일단과 연결될 수 있다. 커패시터(Cg)의 타단은 트랜지스터(13)의 게이트 단자에 연결될 수 있다. 입력 저항(Rg)의 일단은 커패시터(Cg)의 타단 및 트랜지스터(13)의 게이트 단자와 연결되고, 입력 저항(Rg)의 타단은 게이트 입력 전압(Vg)이 인가되는 게이트 바이어스 단자에 연결될 수 있다.
입력 전원(미도시)은 게이트 바이어스 단자를 통해 게이트 입력 전압(Vg)을 인가할 수 있다. 입력 전원(미도시)은 증폭기 입력단(11)을 통해 입력되는 RF 신호의 주파수가 매칭 회로(12)에 포함된 인덕터(Lg) 및 커패시터(Cg)가 정합되는 공진 주파수와 대응하도록 게이트 입력 전압(Vg)을 조절할 수 있다.
트랜지스터(13)는 n채널 타입인 MOSFET, p채널 타입인 MOSFET, 또는 HEMT 중 하나일 수 있다. 이하에서, 트랜지스터(13)는 전계효과 트랜지스터(FET)로 설명되지만, 본 발명의 기술 사상은 FET로 한정되지 않는다.
트랜지스터(13)는 증폭기 입력단(11)을 통해 입력된 RF 신호를 증폭하도록 증폭기의 역할을 수행하거나, 게이트-소스 전압이 문턱 전압 이상일 때 RF 신호가 증폭기 출력단(15)에서 출력되도록 스위칭하는 스위치 역할을 수행할 수 있다.
트랜지스터(13)는 입력된 RF 신호에 기반하여 게이트 입력 전압을 전류로 변환할 수 있다. 입력된 RF 신호는 게이트 입력 전압(Vg)에 기반하여 트랜지스터(13)의 드레인-소스 전류량을 조절할 수 있다.
소스 인덕터(Ls)(14)는 일단이 트랜지스터(13)의 제1 단자에 연결되고 타단이 접지 단자에 연결될 수 있다. 소스 인덕터(Ls)(14)의 인덕턴스 값이 커질수록 초고주파 증폭기(10)의 전류 이득은 증가할 수 있다. 소스 인덕터(Ls)(14)의 값이 커질수록 초고주파 증폭기(10)에서 전류 이득을 발생시키는 최대 주파수는 증가할 수 있다.
부하는 일단이 증폭기 출력단(15)에 연결되고, 타단이 전원 전압 단자와 연결될 수 있다. 입력 전원(미도시)은 전원 전압 단자를 통해 부하에 입력 전압을 인가할 수 있다. 부하는 저항, 인덕터, 및 커패시터 중 적어도 하나 또는 이들의 조합으로 구성될 수 있다.
증폭기 출력단(15)은 트랜지스터(13)가 증폭한 RF 신호를 출력하기 위한 단자일 수 있다. 증폭기 출력단(15)으로부터 출력된 증폭된 RF 신호는 안테나(미도시)를 통해 다른 외부 무선 송수신 시스템(미도시)으로 송신될 수 있다.
도 2는 본 발명의 제1 실시 예에 따른 초고주파 증폭기(200)를 도시한 도면이다. 도 2를 참조하면, 초고주파 증폭기(200)는 증폭기 입력단(210), 매칭 회로(220), 매칭 회로(220)의 출력단과 연결된 게이트 단자, 증폭기 출력단(250)에 연결된 제2 단자, 및 제1 단자를 포함하는 트랜지스터(230), 제1 발룬(241), 제2 발룬(242), 및 증폭기 출력단(250)을 포함할 수 있다.
예시적으로, 도 2의 증폭기 입력단(210), 매칭 회로(220), 트랜지스터(230), 및 증폭기 출력단(250)은 도 1의 증폭기 입력단(11), 매칭 회로(12), 트랜지스터(13), 및 증폭기 출력단(15)에 대응한다. 따라서, 대응하는 구성 요소들 각각에 대한 유사한 동작들에 대해서는 중복되는 설명은 생략한다.
초고주파 증폭기(200)는 하나 이상의 도전체들을 포함할 수 있다. 예시적으로, 도 2에서는 제1 도전체(SC1), 제2 도전체(SC2), 및 제3 도전체(SC3)들에 대한 구성이 개시되어 있지만 이에 제한되지 않고, 4개 이상의 도전체들을 더 포함할 수 있다.
제1 도전체(SC1)의 일단은 증폭기 입력단(210)과 연결되어 증폭기 입력단(210)으로 인가되는 RF 신호를 수신할 수 있다. 제1 도전체(SC1)의 타단은 개방된 상태일 수 있다.
제2 도전체(SC2)는 제1 도전체(SC1)의 제1 부분과 평행하게 배치될 수 있다. 구체적으로, 제2 도전체(SC2)는 제1 도전체(SC1)의 제1 측면에 배치되고, 제1 도전체(SC1)의 제1 측면과 일정 거리(d1)를 두고 배치될 수 있다. 제2 도전체(SC2)의 일단은 접지 단자와 연결될 수 있고, 제2 도전체(SC2)의 타단은 매칭 회로(220)의 입력단에 연결될 수 있다.
제3 도전체(SC3)는, 마찬가지로, 제1 도전체(SC1)의 제2 부분과 평행하게 배치될 수 있다. 구체적으로, 제3 도전체(SC3)는 제2 도전체(SC2)와 분리되어 배치되고, 제1 도전체(SC1)의 제1 측면에 배치되고, 제1 도전체(SC1)의 제1 측면과 일정 거리(d2)를 두고 배치될 수 있다. 제3 도전체(SC3)의 일단은 접지 단자와 연결될 수 있고, 제3 도전체(SC3)의 타단은 트랜지스터(230)의 제1 단자에 연결될 수 있다.
제1 도전체(SC1)와 제2 도전체(SC2) 사이의 일정 거리(d1)는 제1 도전체(SC1)와 제3 도전체(SC3) 사이의 일정 거리(d2)와 같을 수도 있고, 다를 수도 있다. 초고주파 증폭기(200)는 일정 거리(d1) 및 일정 거리(d2)를 조절하여 트랜지스터(230)의 입력 임피던스를 조절할 수 있다.
제2 도전체(SC2)의 길이(L2)는 제3 도전체(SC3)의 길이(L3)와 같을 수도 있고, 다를 수도 있다. 초고주파 증폭기(200)는 제1 도전체(SC1)의 길이(L1), 제2 도전체(SC2)의 길이(L2), 및 제3 도전체(SC3)의 길이(L3)를 조절하여 트랜지스터(230)의 입력 임피던스를 조절할 수 있다.
제1 도전체(SC1) 및 제2 도전체(SC2)는 제1 발룬(241)을 형성할 수 있다. 제1 발룬(241)은 증폭기 입력단(210)으로 입력된 RF 신호에 기초하여 제1 밸런스 신호(s1)를 출력할 수 있다. 제1 밸런스 신호(s1)는 제2 도전체(SC2)의 타단을 통해 출력될 수 있다.
제1 도전체(SC1) 및 제3 도전체(SC3)는 제2 발룬(242)을 형성할 수 있다. 증폭기 입력단(210)으로 입력된 RF 신호는 제1 도전체(SC1)를 통해 제2 발룬(242)에 제공될 수 있다. 제2 발룬(242)은 증폭기 입력단(210)으로 입력된 RF 신호에 기초하여 제2 밸런스 신호(s2)를 출력할 수 있다. 제2 밸런스 신호(s2)는 제3 도전체(SC3)의 타단을 통해 출력될 수 있다.
제1 발룬(241)이 출력하는 제1 밸런스 신호(s1)의 위상은 제2 발룬(242)이 출력하는 제2 밸런스 신호(s2)의 위상보다 180도 선행할 수 있다. 또는, 제2 발룬(242)이 출력하는 제2 밸런스 신호(s2)의 위상은 제1 발룬(241)이 출력하는 제1 밸런스 신호(s1)의 위상보다 180도 선행할 수 있다.
이러한 경우, 제1 밸런스 신호(s1) 및 제2 밸런스 신호(s2)는 게이트 입력 전압(Vg)에 기반하여 트랜지스터(230)의 드레인-소스 전류량을 조절할 수 있고, 트랜지스터(230)의 드레인-소스 전류량을 조절하여 트랜지스터(230)의 기생 성분(내부 커패시턴스, 미도시)으로 인해 누설되는 전류량을 감소시킬 수 있다.
트랜지스터(230)는 제1 발룬(241)이 출력하는 제1 밸런스 신호(s1) 및 제2 발룬(242)이 출력하는 제2 밸런스 신호(s2)에 기반하여 RF 신호를 증폭할 수 있다.
도 3은 본 발명의 제2 실시 예에 따른 초고주파 증폭기(300)를 도시한 도면이다. 도 3을 참조하면, 증폭기 입력단(310), 인덕터(Lg)(321), RC 회로(322), 트랜지스터(330), 제1 발룬(341), 제2 발룬(342), 및 증폭기 출력단(350)을 포함할 수 있다.
예시적으로, 도 3의 증폭기 입력단(310), 트랜지스터(330), 제1 발룬(341), 제2 발룬(342), 및 증폭기 출력단(350)은 도 2의 증폭기 입력단(210), 트랜지스터(230), 제1 발룬(241), 제2 발룬(242), 및 증폭기 출력단(250)에 대응한다. 따라서, 대응하는 구성 요소들 각각에 대한 유사한 동작들에 대해서는 중복되는 설명은 생략한다.
인덕터(Lg)(321)는 일단이 제2 도전체(SC2)의 타단에 연결되고, 타단이 트랜지스터(330)의 게이트 단자에 연결될 수 있다. 인덕터(Lg)(321)는 트랜지스터(330)의 기생 성분(내부 커패시턴스, 미도시)과 정합되는 값을 가질 수 있다.
입력 전원(미도시)은 게이트 바이어스 단자를 통해 게이트 입력 전압(Vg)을 인가할 수 있다. 입력 전원(미도시)은 증폭기 입력단(310)을 통해 입력되는 RF 신호의 주파수가 인덕터(Lg)(321) 및 트랜지스터(330)의 기생 성분(내부 커패시턴스, 미도시)이 정합되는 공진 주파수와 대응하도록 게이트 입력 전압(Vg)을 조절할 수 있다.
RC 회로(322)는 입력 저항(Rg) 및 커패시터(Cg)를 포함할 수 있다. 입력 저항(Rg)의 일단은 제2 도전체(SC2)의 일단 및 커패시터(Cg)의 일단과 연결될 수 있고, 입력 저항(Rg)의 타단은 게이트 입력 전압(Vg)이 인가되는 게이트 바이어스 단자에 연결될 수 있다. 커패시터(Cg)의 타단은 접지 단자에 연결될 수 있다.
제1 도전체(SC1) 및 제2 도전체(SC2)는 제1 발룬(341)을 형성할 수 있다. 제1 발룬(341)은 증폭기 입력단(310)으로 입력된 RF 신호에 기초하여 제1 밸런스 신호(s1)를 출력할 수 있다. 제1 밸런스 신호(s1)의 위상은 RC 회로(322)에 포함된 입력 저항(Rg) 및 커패시터(Cg)의 값에 따라 달라질 수 있다.
입력 저항(Rg) 및 커패시터(Cg)의 값에 따라 달라지는 제1 발룬(341)이 출력하는 제1 밸런스 신호(s1)의 위상은 제2 발룬(342)이 출력하는 제2 밸런스 신호(s2)의 위상보다 180도 선행할 수 있다. 또는, 제2 발룬(342)이 출력하는 제2 밸런스 신호(s2)의 위상은 입력 저항(Rg) 및 커패시터(Cg)의 값에 따라 달라지는 제1 발룬(341)이 출력하는 제1 밸런스 신호(s1)의 위상보다 180도 선행할 수 있다.
이러한 경우, 제1 밸런스 신호(s1) 및 제2 밸런스 신호(s2)는 게이트 입력 전압(Vg)에 기반하여 트랜지스터(330)의 드레인-소스 전류량을 조절할 수 있다.
도 4a는 도 1 및 도 2의 초고주파 증폭기(10, 200)의 최대 허용 이득(Gmax)을 비교한 그래프이다.
도 4a에서, 가로축은 주파수를 나타내고, 단위는 GHz일 수 있다. 세로축은 최대 허용 이득(Gmax)을 나타내고, 단위는 dB일 수 있다.
도 1, 도 2, 및 도 4a를 참조하면, 실선은 도 1의 초고주파 증폭기(10)에서의 최대 허용 이득(Gmax)를 보여준다. 최대 허용 이득(Gmax)은 증폭기 입력단(11)으로 입력된 RF 신호의 전력에 대한 증폭기 출력단(15)에서 증폭된 RF 신호의 전력의 비율을 의미할 수 있다. 점선은 도 2의 초고주파 증폭기(200)에서 최대 허용 이득(Gmax)를 보여준다.
실선과 점선으로 표시된 바와 같이, 동작 주파수 대역(140GHz에서 180GHz 사이의 주파수 대역)에서, 도 2의 초고주파 증폭기(200)에서의 최대 허용 이득(Gmax)은 도 1의 초고주파 증폭기(10)에서의 최대 허용 이득(Gmax)보다 높은 값을 가질 수 있다.
따라서 도 2의 초고주파 증폭기(200)는 높은 주파수를 갖는 동작 주파수 대역(140GHz에서 180GHz 사이의 주파수 대역)에서 도 1의 초고주파 증폭기(10)보다 우수한 증폭 특성을 가질 수 있다.
도 4b는 도 1 및 도 2의 초고주파 증폭기(10, 200)의 최대 허용 이득(Gmax)이 0일 때의 최대 주파수(Fmax1, Fmax2)를 비교한 그래프이다.
도 4b에서, 가로축은 주파수를 나타내고, 단위는 GHz일 수 있다. 세로축은 최대 허용 이득(Gmax)을 나타내고, 단위는 dB일 수 있다. 도 4a와 유사한 도시에 대한 중복되는 설명은 생략한다.
동작 주파수 대역이 높아질수록 증폭기의 동작에 한계가 발생할 수 있다. 구체적으로, 테라헤르츠와 같은 높은 주파수 대역에서 증폭기를 구성하는 트랜지스터는 전력 이득 및 전류 이득을 제공하지 못하고, 손실을 발생시킬 수 있다. 증폭기가 전력 이득을 가질 수 있는 최대 주파수 및 전류 이득을 가질 수 있는 최대 주파수가 존재할 수 있다.
도 1, 도 2, 및 도 4b를 참조하면, 실선과 점선으로 표시된 바와 같이, 도 2의 초고주파 증폭기(200)가 전력 이득을 제공할 수 있는 최대 주파수(Fmax2)는 도 1의 초고주파 증폭기(10)가 전력 이득을 제공할 수 있는 최대 주파수(Fmax1) 보다 높은 값을 가질 수 있다.
도 4c는 도 1 및 도 2의 초고주파 증폭기(10, 200)의 전류 이득(H21)(Imax)을 비교한 그래프이다.
도 4c에서, 가로축은 주파수를 나타내고, 단위는 GHz일 수 있다. 세로축은 전류 이득(H21)(Imax)을 나타내고, 단위는 dB일 수 있다.
전류 이득(H21)(Imax)는 H-파라미터로 정의하여 다음과 같은 수식으로 설명할 수 있다.
H21 = I2/I1 | V2=0
H21은 H-파라미터 중 출력단의 전압(V2)이 0인 경우(출력단이 단락되었을 경우) 입력된 RF 신호의 전류(I1)에 대한 출력된 증폭된 RF 신호의 전류(I2)의 비율을 의미할 수 있다.
도 1, 도 2, 및 도 4c를 참조하면, 실선은 도 1의 초고주파 증폭기(10)에서의 전류 이득(H21)(Imax)를 보여준다. 전류 이득(H21)(Imax)은 증폭기 입력단(11)으로 입력된 RF 신호의 전류에 대한 증폭기 출력단(15)에서 증폭된 RF 신호의 전류의 비율을 의미할 수 있다. 점선은 도 2의 초고주파 증폭기(200)에서 전류 이득(H21)(Imax)를 보여준다.
실선과 점선으로 표시된 바와 같이, 동작 주파수 대역(140GHz에서 180GHz 사이의 주파수 대역)에서, 도 2의 초고주파 증폭기(200)에서의 전류 이득(H21)(Imax)은 도 1의 초고주파 증폭기(10)에서의 전류 이득(H21)(Imax)보다 대체로 높은 값을 가질 수 있다.
따라서 도 2의 초고주파 증폭기(200)는 높은 주파수를 갖는 동작 주파수 대역(140GHz에서 180GHz 사이의 주파수 대역)에서 도 1의 초고주파 증폭기(10)보다 우수한 출력 특성을 가질 수 있다.
도 4d는 도 1 및 도 2의 초고주파 증폭기(10, 200)의 전류 이득(H21)(Imax)이 0일 때의 최대 주파수(Ft1, Ft2)를 비교한 그래프이다.
도 4d에서, 가로축은 주파수를 나타내고, 단위는 GHz일 수 있다. 세로축은 전류 이득(H21)(Imax)을 나타내고, 단위는 dB일 수 있다. 도 4c와 유사한 도시에 대한 중복되는 설명은 생략한다.
도 1, 도 2, 및 도 4d를 참조하면, 실선과 점선으로 표시된 바와 같이, 도 2의 초고주파 증폭기(200)가 전류 이득(H21)(Imax)을 제공할 수 있는 최대 주파수(Ft2)는 도 1의 초고주파 증폭기(10)가 전류 이득(H21)(Imax)을 제공할 수 있는 최대 주파수(Ft1) 보다 높은 값을 가질 수 있다.
도 5는 본 발명의 제3 실시 예에 따른 초고주파 증폭기(500)를 도시한 도면이다. 도 5를 참조하면, 초고주파 증폭기(500)는 증폭기 입력단(510), 제1 및 제2 매칭 회로(521, 522), 제1 매칭 회로(521)의 출력단과 연결된 게이트 단자, 제1 증폭기 출력단(551)에 연결된 제2 단자, 및 제1 단자를 포함하는 트랜지스터(531), 제2 매칭 회로(522)의 출력단과 연결된 게이트 단자, 제2 증폭기 출력단(552)에 연결된 제2 단자, 및 제1 단자를 포함하는 제2 트랜지스터(532), 제1 내지 제4 발룬(541~544), 및 제1 및 제2 증폭기 출력단(551, 552)을 포함할 수 있다.
예시적으로, 도 5의 증폭기 입력단(510), 제1 및 제2 매칭 회로(521, 522), 제1 및 제2 트랜지스터(531, 532), 및 제1 및 제2 증폭기 출력단(551, 552)은 도 1 및 도 2의 증폭기 입력단(11, 210), 매칭 회로(12, 220), 트랜지스터(13, 230), 및 증폭기 출력단(15, 250)에 대응한다. 따라서, 대응하는 구성 요소들 각각에 대한 유사한 동작들에 대해서는 중복되는 설명은 생략한다.
초고주파 증폭기(500)는 하나 이상의 도전체들을 포함할 수 있다. 예시적으로, 도 5에서는 제1 도전체(SC1) 내지 제5 도전체(SC5)들에 대한 구성이 개시되어 있지만 이에 제한되지 않고, 6개 이상의 도전체들을 더 포함할 수 있다.
제1 도전체(SC1)의 일단은 증폭기 입력단(510)과 연결되어 증폭기 입력단(510)으로 인가되는 RF 신호를 수신할 수 있다. 제1 도전체(SC1)의 타단은 개방된 상태일 수 있다.
제2 도전체(SC2)는 제1 도전체(SC1)의 제1 부분과 평행하게 배치될 수 있다. 구체적으로, 제2 도전체(SC2)는 제1 도전체(SC1)의 제1 측면에 배치되고, 제1 도전체(SC1)의 제1 측면과 일정 거리(d1)를 두고 배치될 수 있다. 제2 도전체(SC2)의 일단은 접지 단자와 연결될 수 있고, 제2 도전체(SC2)의 타단은 제1 트랜지스터(531)의 제1 단자에 연결될 수 있다.
제3 도전체(SC3)는 제1 도전체(SC1)의 제2 부분과 평행하게 배치될 수 있다. 구체적으로, 제3 도전체(SC3)는 제2 도전체(SC2)와 분리되어 배치되고, 제1 도전체(SC1)의 제1 측면에 배치되고, 제1 도전체(SC1)의 제1 측면과 일정 거리(d2)를 두고 배치될 수 있다. 제3 도전체(SC3)의 일단은 접지 단자와 연결될 수 있고, 제3 도전체(SC3)의 타단은 제2 트랜지스터(532)의 제1 단자에 연결될 수 있다.
제4 도전체(SC4)는 제1 도전체(SC1)의 제3 부분과 평행하게 배치될 수 있다. 제3 부분은 제1 및 제2 부분과 다른 측면에 해당할 수 있다.
구체적으로, 제4 도전체(SC4)는 제1 도전체(SC1)의 제2 측면에 배치되고, 제1 도전체(SC1)의 제2 측면과 일정 거리(d3)을 두고 배치될 수 있다. 제4 도전체(SC4)의 일단은 접지 단자와 연결될 수 있고, 제4 도전체(SC4)의 타단은 제1 매칭 회로(521)의 입력단에 연결될 수 있다. 제2 측면은 제1 측면과는 다른 측면일 수 있다.
제5 도전체(SC5)는 제1 도전체(SC1)의 제4 부분과 평행하게 배치될 수 있다. 제4 부분은 제1 및 제2 부분과는 다른 측면에 해당하고, 제3 부분과는 동일한 측면에 해당할 수 있다.
구체적으로, 제5 도전체(SC5)는 제4 도전체(SC4)와 분리되어 배치되고, 제1 도전체(SC1)의 제2 측면에 배치되고, 제1 도전체(SC1)의 제2 측면과 일정 거리(d4)를 두고 배치될 수 있다. 제5 도전체(SC5)의 일단은 접지 단자와 연결될 수 있고, 제5 도전체(SC5)의 타단은 제2 매칭 회로(522)의 입력단에 연결될 수 있다.
제1 도전체(SC1)와 제2 도전체(SC2) 사이의 일정 거리(d1), 제1 도전체(SC1)와 제3 도전체(SC3) 사이의 일정 거리(d2), 제1 도전체(SC1)와 제4 도전체(SC4) 사이의 일정 거리(d3), 및 제1 도전체(SC1)와 제5 도전체(SC5) 사이의 일정 거리(d4)는 같을 수도 있고, 서로 다를 수도 있다. 초고주파 증폭기(200)는 일정 거리들(d1~d4)을 조절하여 제1 및 제2 트랜지스터(531, 532)의 입력 임피던스들을 조절할 수 있다.
제2 내지 제5 도전체(SC5)들의 길이(L2~L5)는 모두 같거나, 전부 또는 일부가 다를 수 있다. 초고주파 증폭기(200)는 제1 도전체(SC1) 내지 제5 도전체(SC5)들의 길이(L1~L5)를 각각 조절하여 제1 및 제2 트랜지스터(531, 532)의 입력 임피던스를 조절할 수 있다.
제1 도전체(SC1) 및 제2 도전체(SC2)는 제1 발룬(541)을 형성할 수 있고, 그리고 제1 도전체(SC1) 및 제3 도전체(SC3)는 제2 발룬(542)을 형성할 수 있는 점은 앞서 설명되었다.
제1 도전체(SC1) 및 제4 도전체(SC4)는 제3 발룬(543)을 형성할 수 있다. 제3 발룬(543)은 증폭기 입력단(510)으로 입력된 RF 신호에 기초하여 제3 밸런스 신호(s3)를 출력할 수 있다. 제3 밸런스 신호(s3)는 제4 도전체(SC4)의 타단을 통해 출력될 수 있다.
제1 도전체(SC1) 및 제5 도전체(SC5)는 제4 발룬(544)을 형성할 수 있다. 증폭기 입력단(510)으로 입력된 RF 신호는 제1 도전체(SC1)를 통해 제4 발룬(544)에 제공될 수 있다 제4 발룬(544)은 증폭기 입력단(510)으로 입력된 RF 신호에 기초하여 제4 밸런스 신호(s4)를 출력할 수 있다. 제4 밸런스 신호(s4)는 제5 도전체(SC5)의 타단을 통해 출력될 수 있다.
제1 발룬(541)이 출력하는 제1 밸런스 신호(s1)의 위상은 제3 발룬(543)이 출력하는 제3 밸런스 신호(s3)의 위상보다 180도 선행할 수 있다. 또는, 제3 발룬(543)이 출력하는 제3 밸런스 신호(s3)의 위상은 제1 발룬(541)이 출력하는 제1 밸런스 신호(s1)의 위상보다 180도 선행할 수 있다.
제2 발룬(542)이 출력하는 제2 밸런스 신호(s2)의 위상은 제4 발룬(544)이 출력하는 제4 밸런스 신호(s4)의 위상보다 180도 선행할 수 있다. 또는, 제2 발룬(542)이 출력하는 제2 밸런스 신호(s2)의 위상은 제4 발룬(544)이 출력하는 제4 밸런스 신호(s4)의 위상보다 180도 선행할 수 있다.
이러한 경우, 제1 밸런스 신호(s1) 및 제3 밸런스 신호(s3)는 게이트 입력 전압(Vg)에 기반하여 제1 트랜지스터(531)의 드레인-소스 전류량을 조절할 수 있고, 제1 트랜지스터(531)의 드레인-소스 전류량을 조절하여 제1 트랜지스터(531)의 기생 성분(내부 커패시턴스, 미도시)으로 인해 누설되는 전류량을 감소시킬 수 있다. 제2 밸런스 신호(s2) 및 제4 밸런스 신호(s4)는 게이트 입력 전압(Vg)에 기반하여 제2 트랜지스터(532)의 드레인-소스 전류량을 조절할 수 있다.
제1 트랜지스터(531)는 제1 발룬(541)이 출력하는 제1 밸런스 신호(s1) 및 제3 발룬(543)이 출력하는 제3 밸런스 신호(s3)에 기반하여 RF 신호를 증폭할 수 있다. 제2 트랜지스터(532)는 제2 발룬(542)이 출력하는 제2 밸런스 신호(s2) 및 제4 발룬(544)이 출력하는 제4 밸런스 신호(s4)에 기반하여 RF 신호를 증폭할 수 있다.
도 6은 본 발명의 제4 실시 예에 따른 초고주파 증폭기(600)를 도시한 도면이다. 도 6을 참조하면, 초고주파 증폭기(600)는 증폭기 입력단(610), 제1 및 제2 인덕터(Lg)(621, 622), 제1 및 제2 RC 회로(623, 624), 제1 및 제2 트랜지스터(631, 632), 제1 내지 제4 발룬(641~644), 및 제1 및 제2 증폭기 출력단(651, 652)을 포함할 수 있다.
예시적으로, 도 6의 증폭기 입력단(610), 제1 및 제2 트랜지스터(631, 632), 제1 내지 제4 발룬(641~644), 및 제1 및 제2 증폭기 출력단(651, 652)은 도 5의 증폭기 입력단(510), 제1 및 제2 트랜지스터(531, 532), 제1 내지 제4 발룬(541~544), 및 제1 및 제2 증폭기 출력단(551, 552)에 대응한다. 도 6의 제1 및 제2 인덕터(Lg)(621a, 621b), 및 제1 및 제2 RC 회로(622a, 622b)는 각각 도 3의 인덕터(Lg)(321), 및 RC 회로(322)에 대응한다. 따라서, 대응하는 구성 요소들 각각에 대한 유사한 동작들에 대해서는 중복되는 설명은 생략한다.
제1 인덕터(Lg)(621a)는 일단이 제4 도전체(SC4)의 타단에 연결되고, 타단이 제1 트랜지스터(631)의 게이트 단자에 연결될 수 있다. 제1 인덕터(Lg)(621a)는 제1 트랜지스터(631)의 기생 성분(내부 커패시턴스, 미도시)과 정합되는 값을 가질 수 있다.
제2 인덕터(Lg)(621b)는 일단이 제5 도전체(SC5)의 타단에 연결되고, 타단이 제2 트랜지스터(632)의 게이트 단자에 연결될 수 있다. 제2 인덕터(Lg)(621b)는 제2 트랜지스터(632)의 기생 성분(내부 커패시턴스, 미도시)과 정합되는 값을 가질 수 있다.
입력 전원(미도시)은 증폭기 입력단(610)을 통해 입력되는 RF 신호의 주파수가 제1 인덕터(Lg)(621a) 및 제1 트랜지스터(631)의 기생 성분(내부 커패시턴스, 미도시)이 정합되는 공진 주파수와 대응하도록 게이트 입력 전압(Vg)을 조절할 수 있다.
입력 전원(미도시)은 증폭기 입력단(610)을 통해 입력되는 RF 신호의 주파수가 제2 인덕터(Lg)(621b) 및 제2 트랜지스터(632)의 기생 성분(내부 커패시턴스, 미도시)이 정합되는 공진 주파수와 대응하도록 게이트 입력 전압(Vg)을 조절할 수 있다.
제1 도전체(SC1) 및 제4 도전체(SC4)는 제3 발룬(643)을 형성할 수 있다. 제3 발룬(643)은 증폭기 입력단(610)으로 입력된 RF 신호에 기초하여 제3 밸런스 신호(s3)를 출력할 수 있다. 제3 밸런스 신호(s3)의 위상은 제1 RC 회로(622a)에 포함된 입력 저항(Rg) 및 커패시터(Cg)의 값에 따라 달라질 수 있다.
제1 도전체(SC1) 및 제5 도전체(SC5)는 제4 발룬(644)을 형성할 수 있다. 제4 발룬(644)은 증폭기 입력단(610)으로 입력된 RF 신호에 기초하여 제4 밸런스 신호(s4)를 출력할 수 있다. 제4 밸런스 신호(s4)의 위상은 제2 RC 회로(622b)에 포함된 입력 저항(Rg) 및 커패시터(Cg)의 값에 따라 달라질 수 있다.
입력 저항(Rg) 및 커패시터(Cg)의 값에 따라 달라지는 제3 발룬(643)이 출력하는 제3 밸런스 신호(s3)의 위상은 제1 발룬(641)이 출력하는 제1 밸런스 신호(s1)의 위상과 반대일 수 있다.
입력 저항(Rg) 및 커패시터(Cg)의 값에 따라 달라지는 제4 발룬(644)이 출력하는 제4 밸런스 신호(s4)의 위상은 제2 발룬(642)이 출력하는 제2 밸런스 신호(s2)의 위상과 반대일 수 있다.
이러한 경우, 제1 밸런스 신호(s1) 및 제3 밸런스 신호(s3)는 게이트 입력 전압(Vg)에 기반하여 제1 트랜지스터(631)의 드레인-소스 전류량을 조절할 수 있다. 제2 밸런스 신호(s2) 및 제4 밸런스 신호(s4)는 게이트 입력 전압(Vg)에 기반하여 제2 트랜지스터(632)의 드레인-소스 전류량을 조절할 수 있다.
도 7은 본 발명의 제1 실시 예에 따른 초고주파 증폭기(200)의 동작 방법의 흐름도이다.
도 2 및 도 7을 참조하면, S110 단계에서, 초고주파 증폭기(200)의 증폭기 입력단(210)으로 RF 신호가 인가될 수 있다. 초고주파 증폭기(200)는 RF 신호를 증폭기 입력단(210)과 연결된 수신 안테나(미도시)로부터 수신할 수 있다.
S120 단계에서, 제1 및 제2 발룬(241, 242)이 각각 RF 신호를 수신할 수 있다. 제1 도전체(SC1) 및 제3 도전체(SC3)로 형성되는 제2 발룬(242)은 증폭기 입력단(210)과 연결된 제1 도전체(SC1)를 통해 RF 신호를 수신할 수 있다.
S130 단계에서, 제1 도전체(SC1) 및 제2 도전체(SC2)로 형성된 제1 발룬(241)은 RF 신호를 기반으로 제1 밸런스 신호(s1)를 출력할 수 있다. 제1 도전체(SC1) 및 제3 도전체(SC3)로 형성된 제2 발룬(242)는 RF 신호를 기반으로 제2 밸런스 신호(s2)를 출력할 수 있다.
S140 단계에서, 트랜지스터(230)는 제1 및 제2 밸런스 신호(s2)를 기반으로 RF 신호를 증폭할 수 있다. 제1 밸런스 신호(s1)의 위상은 제2 밸런스 신호(s2)의 위상과 반대일 수 있다. 제1 밸런스 신호(s1) 및 제2 밸런스 신호(s2)는 트랜지스터(230)의 드레인-소스 전류량을 조절할 수 있다. 트랜지스터(230)는 증폭 동작을 수행하여 RF 신호를 증폭할 수 있다.
S150 단계에서, 증폭된 RF 신호는 증폭기 출력단(250)을 통해 출력될 수 있다. 증폭된 RF 신호는 트랜지스터(230)가 턴-오프 되는 경우 증폭기 출력단(250)을 통해 출력될 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
10, 200, 300, 500, 600: 초고주파 증폭기
11, 210, 310, 510, 610: 증폭기 입력단
12, 220: 매칭 회로
13, 230, 330: 트랜지스터
14: 소스 인덕터(Ls)
15, 250, 350: 증폭기 출력단
241, 341, 541, 641: 제1 발룬
242, 342, 542, 642: 제2 발룬
321: 인덕터(Lg)
322: RC 회로
521: 제1 매칭 회로
522: 제2 매칭 회로
531, 631: 제1 트랜지스터
532, 632: 제2 트랜지스터
543, 643: 제3 발룬
544, 644: 제4 발룬
551, 651: 제1 증폭기 출력단
552, 652: 제2 증폭기 출력단
621a: 제1 인덕터(Lg)
621b: 제2 인덕터(Lg)
622a: 제1 RC 회로
622b: 제2 RC 회로
SC1: 제1 도전체
SC2: 제2 도전체
SC3: 제3 도전체
SC4: 제4 도전체
SC5: 제5 도전체
s1: 제1 밸런스 신호
s2: 제2 밸런스 신호
s3: 제3 밸런스 신호
s4: 제4 밸런스 신호

Claims (14)

  1. 증폭기 입력단과 연결되어 상기 증폭기 입력단으로 인가되는 RF 신호를 수신하는 제1 도전체;
    상기 제1 도전체의 제1 부분과 평행한 제2 도전체;
    상기 제2 도전체와 분리되고, 상기 제1 도전체의 제2 부분과 평행한 제3 도전체; 그리고
    상기 제2 도전체의 일단에 연결되는 게이트 단자, 상기 제3 도전체의 일단에 연결되는 제1 단자, 및 증폭기 출력단에 연결되는 제2 단자를 포함하는 트랜지스터를 포함하되,
    상기 RF 신호에 기초하여 제1 밸런스 신호를 출력하도록 상기 제1 도전체 및 상기 제2 도전체가 제1 발룬을 형성하고,
    상기 RF 신호에 기초하여 제2 밸런스 신호를 출력하도록 상기 제1 도전체 및 상기 제3 도전체가 제2 발룬을 형성하고; 그리고
    상기 제1 발룬 및 상기 제2 발룬이 각각 출력하는 상기 제1 밸런스 신호 및 상기 제2 밸런스 신호는 상기 트랜지스터의 드레인-소스 전류량을 조절하는 초고주파 증폭기.
  2. 제1 항에 있어서,
    상기 트랜지스터의 상기 게이트 단자 및 상기 제2 도전체의 일단 사이에 연결되는 인덕터를 더 포함하는 초고주파 증폭기.
  3. 제1 항에 있어서,
    상기 트랜지스터의 상기 게이트 단자에 일단이 연결되고, 및 게이트 입력 전압이 인가되는 게이트 바이어스 단자에 타단이 연결되는 입력 저항을 더 포함하는 초고주파 증폭기.
  4. 제1 항에 있어서,
    상기 제1 밸런스 신호의 위상은 상기 제2 밸런스 신호의 위상과 반대인 초고주파 증폭기.
  5. 제1 항에 있어서,
    상기 제2 도전체의 길이와 상기 제3 도전체의 길이는 서로 다른 초고주파 증폭기.
  6. 제1 항에 있어서,
    상기 제2 도전체의 일단이 상기 트랜지스터의 상기 게이트 단자에 연결되고, 그리고
    상기 제2 도전체의 타단에 일단이 연결되고, 및 게이트 입력 전압을 인가하는 게이트 바이어스 단자에 타단이 연결되는 입력 저항을 더 포함하는 초고주파 증폭기.
  7. 증폭기 입력단과 연결되어 상기 증폭기 입력단으로 인가되는 RF 신호를 수신하는 제1 도전체;
    상기 제1 도전체의 제1 부분과 평행한 제2 도전체;
    상기 제2 도전체와 분리되고, 상기 제1 도전체의 제2 부분과 평행한 제3 도전체;
    상기 제1 도전체의 제3 부분과 평행한 제4 도전체;
    상기 제4 도전체와 분리되고, 상기 제1 도전체의 제4 부분과 평행한 제5 도전체;
    상기 제2 도전체의 일단에 연결되는 제1 단자, 상기 제4 도전체의 일단에 연결되는 게이트 단자, 및 증폭기 출력단에 연결되는 제2 단자를 포함하는 제1 트랜지스터; 그리고
    상기 제3 도전체의 일단에 연결되는 제1 단자, 상기 제5 도전체의 일단에 연결되는 게이트 단자, 및 증폭기 출력단에 연결되는 제2 단자를 포함하는 제2 트랜지스터를 포함하되,
    상기 RF 신호에 기초하여 제1 밸런스 신호를 출력하도록 상기 제1 도전체 및 상기 제2 도전체가 제1 발룬을 형성하고,
    상기 RF 신호에 기초하여 제2 밸런스 신호를 출력하도록 상기 제1 도전체 및 상기 제3 도전체가 제2 발룬을 형성하고;
    상기 RF 신호에 기초하여 제3 밸런스 신호를 출력하도록 상기 제1 도전체 및 상기 제4 도전체가 제3 발룬을 형성하고,
    상기 RF 신호에 기초하여 제4 밸런스 신호를 출력하도록 상기 제1 도전체 및 상기 제5 도전체가 제4 발룬을 형성하고,
    상기 제1 발룬 및 상기 제3 발룬이 각각 출력하는 상기 제1 밸런스 신호 및 상기 제3 밸런스 신호는 상기 제1 트랜지스터의 드레인-소스 전류량을 조절하고, 그리고
    상기 제2 발룬 및 상기 제4 발룬이 각각 출력하는 상기 제2 밸런스 신호 및 상기 제4 밸런스 신호는 상기 제2 트랜지스터의 드레인-소스 전류량을 조절하는 초고주파 증폭기.
  8. 제7 항에 있어서,
    상기 제1 트랜지스터의 상기 게이트 단자 및 상기 제4 도전체의 일단 사이에 연결되는 제1 인덕터; 그리고
    상기 제2 트랜지스터의 상기 게이트 단자 및 상기 제5 도전체의 일단 사이에 연결되는 제2 인덕터를 더 포함하는 초고주파 증폭기.
  9. 제7 항에 있어서,
    상기 제1 트랜지스터의 상기 게이트 단자에 일단이 연결되고, 및 게이트 입력 전압이 인가되는 게이트 바이어스 단자에 타단이 연결되는 제1 입력 저항; 그리고
    상기 제2 트랜지스터의 상기 게이트 단자에 일단이 연결되고, 및 게이트 입력 전압이 인가되는 게이트 바이어스 단자에 타단이 연결되는 제2 입력 저항을 더 포함하는 초고주파 증폭기.
  10. 제7 항에 있어서,
    상기 제1 밸런스 신호의 위상은 상기 제3 밸런스 신호의 위상과 반대인 초고주파 증폭기.
  11. 제7 항에 있어서,
    상기 제2 밸런스 신호의 위상은 상기 제4 밸런스 신호의 위상과 반대인 초고주파 증폭기.
  12. 제7 항에 있어서,
    상기 제2 도전체의 길이와 상기 제4 도전체의 길이는 서로 다른 초고주파 증폭기.
  13. 제7 항에 있어서,
    상기 제3 도전체의 길이와 상기 제5 도전체의 길이는 서로 다른 초고주파 증폭기.
  14. 제7 항에 있어서,
    상기 제4 도전체의 일단이 상기 제1 트랜지스터의 상기 게이트 단자에 연결되고,
    상기 제5 도전체의 일단이 상기 제2 트랜지스터의 상기 게이트 단자에 연결되고, 그리고
    상기 제4 도전체의 타단에 일단이 연결되고, 및 게이트 입력 전압을 인가하는 게이트 바이어스 단자에 타단이 연결되는 제1 입력 저항 및 상기 제5 도전체의 타단에 일단이 연결되고, 및 게이트 입력 전압을 인가하는 게이트 바이어스 단자에 타단이 연결되는 제2 입력 저항을 더 포함하는 초고주파 증폭기.
KR1020220085097A 2021-11-19 2022-07-11 초고주파 증폭기 KR20230073957A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/939,648 US20230163733A1 (en) 2021-11-19 2022-09-07 Ultra-high frequency amplifier

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210160481 2021-11-19
KR1020210160481 2021-11-19

Publications (1)

Publication Number Publication Date
KR20230073957A true KR20230073957A (ko) 2023-05-26

Family

ID=86537392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220085097A KR20230073957A (ko) 2021-11-19 2022-07-11 초고주파 증폭기

Country Status (1)

Country Link
KR (1) KR20230073957A (ko)

Similar Documents

Publication Publication Date Title
US9748905B2 (en) RF replicator for accurate modulated amplitude and phase measurement
US7714662B2 (en) Multiband output impedance matching circuit having passive devices, amplifier including multiband input impedance matching circuit having passive devices, and amplifier including multiband input/output impedance matching circuit having passive devices
KR100816217B1 (ko) 이득 가변형 증폭기
US8442465B2 (en) Switched capacitor detuner for low noise amplification circuit having bypass path
CN110138345B (zh) 一种宽带放大电路
US11342891B2 (en) Amplifier circuit
US8437723B2 (en) Amplifier circuit and communication device
US6630861B2 (en) Variable gain amplifier
US5051705A (en) Gain-tilt amplifier
US20080030278A1 (en) Distributed amplifier having a variable terminal resistance
KR101771720B1 (ko) 다중 모드 전력 증폭기
US9319001B2 (en) Amplifier circuit, biasing block with output gain compensation thereof, and electronic apparatus
KR101590605B1 (ko) 무선 송수신기용 선형 전력증폭기
US9306505B2 (en) Low-noise amplifier circuit
KR20230073957A (ko) 초고주파 증폭기
US20230163733A1 (en) Ultra-high frequency amplifier
US9543902B2 (en) Power amplifier
EP1109311B1 (en) Gain control for an amplifier
US20090309660A1 (en) Device for amplifying a broadband rf signal
US20230396222A1 (en) Variable gain amplifier
US11437965B2 (en) Variable gain amplifier and wireless communication device
US20220368285A1 (en) Doherty amplifier
KR102607009B1 (ko) 전자 회로 및 이를 포함하는 전력 증폭기
US20230013008A1 (en) Power amplifier circuit
KR101060937B1 (ko) 푸쉬-풀 구조의 광대역 파워 증폭기