KR20230064704A - 표시 장치 및 그의 열화 보상 방법 - Google Patents

표시 장치 및 그의 열화 보상 방법 Download PDF

Info

Publication number
KR20230064704A
KR20230064704A KR1020210150065A KR20210150065A KR20230064704A KR 20230064704 A KR20230064704 A KR 20230064704A KR 1020210150065 A KR1020210150065 A KR 1020210150065A KR 20210150065 A KR20210150065 A KR 20210150065A KR 20230064704 A KR20230064704 A KR 20230064704A
Authority
KR
South Korea
Prior art keywords
data
pixels
pixel
compensation
sensing
Prior art date
Application number
KR1020210150065A
Other languages
English (en)
Inventor
이재훈
테츠히로 다나카
김대섭
김철민
신병혁
인해정
전병기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210150065A priority Critical patent/KR20230064704A/ko
Priority to US17/817,333 priority patent/US20230134326A1/en
Priority to CN202211369267.9A priority patent/CN116072035A/zh
Publication of KR20230064704A publication Critical patent/KR20230064704A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/048—Preventing or counteracting the effects of ageing using evaluation of the usage time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Abstract

본 발명의 일 실시예에 의한 표시 장치는, 표시 영역에 배치되며, 각각의 제1 구동 트랜지스터들을 포함하는 제1 화소들; 비표시 영역에 배치되며, 제2 구동 트랜지스터를 포함하는 제2 화소; 센싱 기간 동안 상기 제2 화소의 전류를 센싱하여 센싱 데이터를 생성하는 센서부; 제1 영상 데이터를 변환하여 제2 영상 데이터를 생성하는 열화 보상부; 및 상기 제2 영상 데이터에 기초하여 데이터 신호들을 생성하고, 상기 데이터 신호들을 상기 제1 화소들로 공급하는 데이터 구동부를 포함할 수 있다. 상기 열화 보상부는, 상기 제2 영상 데이터를 누적한 누적 데이터에 기초하여 상기 제1 화소들의 에이지를 산출하고, 상기 제1 화소들의 에이지에 따라 대표 보상 데이터로부터 보상 값을 도출하여 상기 제1 영상 데이터를 상기 제2 영상 데이터로 변환하며, 상기 센싱 데이터에 기초하여 상기 대표 보상 데이터를 교정할 수 있다.

Description

표시 장치 및 그의 열화 보상 방법{DISPLAY DEVICE AND METHOD FOR COMPENSATING FOR DEGRADATION THEREOF}
본 발명의 실시예들은 표시 장치 및 그의 열화 보상 방법에 관한 것이다.
최근, 정보 디스플레이에 대한 관심이 고조되고 있다. 이에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명이 이루고자 하는 기술적 과제는 화소들의 열화를 보상할 수 있는 표시 장치 및 그의 열화 보상 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의한 표시 장치는, 표시 영역에 배치되며, 각각의 제1 구동 트랜지스터들을 포함하는 제1 화소들; 비표시 영역에 배치되며, 제2 구동 트랜지스터를 포함하는 제2 화소; 센싱 기간 동안 상기 제2 화소의 전류를 센싱하여 센싱 데이터를 생성하는 센서부; 제1 영상 데이터를 변환하여 제2 영상 데이터를 생성하는 열화 보상부; 및 상기 제2 영상 데이터에 기초하여 데이터 신호들을 생성하고, 상기 데이터 신호들을 상기 제1 화소들로 공급하는 데이터 구동부를 포함할 수 있다. 상기 열화 보상부는, 상기 제2 영상 데이터를 누적한 누적 데이터에 기초하여 상기 제1 화소들의 에이지를 산출하고, 상기 제1 화소들의 에이지에 따라 대표 보상 데이터로부터 보상 값을 도출하여 상기 제1 영상 데이터를 상기 제2 영상 데이터로 변환하며, 상기 센싱 데이터에 기초하여 상기 대표 보상 데이터를 교정할 수 있다.
일 실시예에서, 상기 센서부는, 상기 제2 화소의 전류를 주기적으로 센싱하여 상기 센싱 데이터를 생성할 수 있다. 상기 열화 보상부는, 상기 대표 보상 데이터에 포함된 보상 값들 중, 상기 센싱 데이터가 생성된 시점에 대응하는 에이지의 제1 보상 값을 교정할 수 있다.
일 실시예에서, 상기 열화 보상부는, 상기 센싱 데이터로부터 상기 제2 구동 트랜지스터의 초기 문턱 전압 정보를 도출하고, 상기 제2 구동 트랜지스터의 초기 문턱 전압 정보를 기 저장된 표본 문턱 전압 정보와 비교하여 상기 대표 보상 데이터로부터 상기 제1 보상 값을 도출할 수 있다.
일 실시예에서, 상기 열화 보상부는, 상기 센싱 데이터에 기초하여 제2 보상 값을 산출하고, 상기 제1 보상 값과 상기 제2 보상 값의 차이만큼 상기 제1 보상 값을 교정할 수 있다.
일 실시예에서, 상기 열화 보상부는, 상기 누적 데이터를 생성하는 누적부; 상기 누적 데이터 및 상기 대표 보상 데이터를 저장하는 메모리; 상기 누적 데이터에 기초하여 상기 제1 화소들의 에이지를 산출하는 에이지 산출부; 상기 제1 화소들의 에이지에 따라 상기 대표 보상 데이터로부터 상기 보상 값을 도출하고, 상기 보상 값을 적용하여 상기 제1 영상 데이터를 상기 제2 영상 데이터로 변환하는 데이터 변환부; 및 상기 센싱 데이터에 기초하여 상기 대표 보상 데이터의 교정 값을 산출하고, 상기 교정 값을 적용하여 상기 대표 보상 데이터를 교정하는 교정부를 포함할 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 제2 화소를 포함한 적어도 두 개의 제2 화소들을 포함할 수 있다. 상기 센서부는, 상기 센싱 기간 동안 상기 제2 화소들에 흐르는 전류를 센싱하여 상기 제2 화소들 각각에 대응하는 센싱 데이터를 생성할 수 있다.
일 실시예에서, 상기 열화 보상부는, 상기 제2 화소들 각각에 대응하는 상기 대표 보상 데이터를 개별적으로 저장하고, 상기 제2 화소들 각각에 대응하는 상기 센싱 데이터에 기초하여 상기 제2 화소들 각각에 대응하는 상기 대표 보상 데이터를 개별적으로 교정할 수 있다.
일 실시예에서, 상기 제1 화소들은, 제1 색 화소들, 제2 색 화소들 및 제3 색 화소들을 포함할 수 있다. 상기 제2 화소들 각각은, 상기 센싱 기간 동안, 적어도 하나의 기준 계조에 대하여 상기 제1 색 화소들, 상기 제2 색 화소들 또는 상기 제3 색 화소들로 공급되는 데이터 신호의 전압에 대응하는 계조 전압을 공급받을 수 있다.
일 실시예에서, 상기 열화 보상부는, 상기 제1 색 화소들로 공급되는 데이터 신호의 전압에 대응하는 계조 전압을 공급받는 제2 화소에 대응하는 상기 대표 보상 데이터를 이용하여, 상기 제1 영상 데이터 중 상기 제1 색 화소들에 대응하는 데이터를 변환할 수 있다.
일 실시예에서, 상기 표시 영역은, 상기 제2 화소들을 기준으로, 각각의 제1 화소들을 포함한 적어도 두 개의 블록들로 나뉠 수 있다. 상기 열화 보상부는, 상기 제1 영상 데이터 중 각 블록의 상기 제1 화소들에 대응하는 데이터를, 해당 블록에 인접한 제2 화소에 대응하는 상기 대표 보상 데이터에 기초하여 변환할 수 있다.
일 실시예에서, 상기 열화 보상부는, 상기 제1 구동 트랜지스터들의 초기 문턱 전압 정보 및 상기 누적 데이터에 기초하여 상기 제1 화소들의 에이지를 산출할 수 있다.
일 실시예에서, 상기 제1 화소들은, 위치에 따라 적어도 두 개의 그룹들로 나뉠 수 있다. 각 그룹의 상기 제1 화소들에 포함된 상기 제1 구동 트랜지스터들의 초기 문턱 전압 정보는 그룹별로 저장될 수 있다.
일 실시예에서, 상기 제1 화소들 각각은, 상기 제1 구동 트랜지스터를 포함한 제1 화소 회로; 및 상기 제1 화소 회로에 연결된 발광 소자를 포함할 수 있다.
일 실시예에서, 상기 제1 화소 회로는, 상기 제1 구동 트랜지스터의 게이트 전극에 연결된 제1 노드와 데이터선의 사이에 연결되며, 제1 주사 신호에 응답하여 턴 온되는 제1 스위칭 트랜지스터; 기준 전원 전압이 인가되는 기준 전원선과 상기 제1 노드의 사이에 연결되며, 제2 주사 신호에 응답하여 턴 온되는 제2 스위칭 트랜지스터; 상기 제1 구동 트랜지스터와 상기 발광 소자 사이의 제2 노드와 상기 제1 노드의 사이에 연결되는 제1 커패시터; 초기화 전원 전압이 인가되는 초기화 전원선과 상기 제2 노드의 사이에 연결되며, 제3 주사 신호에 응답하여 턴 온되는 제3 스위칭 트랜지스터; 제1 전원 전압이 인가되는 제1 전원선과 상기 제1 구동 트랜지스터의 사이에 연결되며, 발광 제어 신호에 응답하여 턴 오프되는 제4 스위칭 트랜지스터; 및 상기 제1 전원선과 상기 제2 노드의 사이에 연결되는 제2 커패시터를 더 포함할 수 있다.
일 실시예에서, 상기 제2 화소는, 상기 제2 구동 트랜지스터를 포함한 제2 화소 회로; 및 상기 제2 화소 회로에 연결된 발광 소자 또는 비발광 다이오드를 포함할 수 있다.
일 실시예에서, 상기 제1 화소 회로와 상기 제2 화소 회로는 서로 동일한 구조를 가질 수 있다.
일 실시예에서, 상기 제1 화소 회로와 상기 제2 화소 회로는 서로 다른 구조를 가질 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 제2 화소와 상기 센서부의 사이에 연결되는 스위치를 더 포함할 수 있다. 상기 스위치는 상기 센싱 기간 동안 턴 온될 수 있다.
일 실시예에서, 상기 제2 화소는, 상기 센싱 기간 동안 적어도 하나의 기준 계조에 대응하는 계조 전압을 공급받고, 상기 센싱 기간을 제외하고 상기 제1 화소들이 구동되는 표시 기간 동안, 최고 계조에 대응하는 계조 전압을 공급받을 수 있다.
본 발명의 일 실시예에 의한 표시 장치는, 표시 영역에 배치되며 각각의 제1 구동 트랜지스터들을 포함한 제1 화소들, 및 비표시 영역에 배치되며 제2 구동 트랜지스터를 포함한 제2 화소를 포함할 수 있다. 상기 표시 장치의 열화 보상 방법은, 센싱 기간 동안 상기 제2 화소의 전류를 센싱하여 센싱 데이터를 생성하는 단계; 상기 센싱 데이터에 기초하여 대표 보상 데이터를 교정하는 단계; 상기 대표 보상 데이터를 이용하여 상기 제1 화소들의 에이지에 따른 각각의 보상 값들을 산출하는 단계; 상기 보상 값들을 적용하여 제1 영상 데이터를 제2 영상 데이터로 변환하는 단계; 상기 제2 영상 데이터에 대응하는 데이터 신호들을 생성하는 단계; 및 상기 데이터 신호들에 의해 상기 제1 화소들을 구동하는 단계를 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 표시 장치 및 그의 열화 보상 방법에 따르면, 표시 영역에 배치된 제1 화소들의 주변에 제2 화소를 배치하고, 상기 제2 화소에 흐르는 전류를 센싱하여 기 저장된 대표 보상 데이터를 교정할 수 있다. 이에 따라, 표시 장치의 실제 열화 특성에 맞춰 제1 화소들의 열화를 보다 정확하게 예측하고, 상기 제1 화소들의 열화를 보상할 수 있도록 제1 영상 데이터를 제2 영상 데이터로 변환할 수 있다. 상기 제2 영상 데이터에 기초하여 데이터 신호들이 생성될 수 있고, 상기 데이터 신호들에 의해 제1 화소들이 구동될 수 있다. 이에 따라, 제1 화소들의 열화를 효과적으로 보상하고, 표시 장치의 화질을 개선할 수 있다.
일 실시예에서, 제1 화소들은 구동 트랜지스터들의 문턱 전압 편차를 자체적으로 보상하기 위한 회로 소자들을 포함할 수 있다. 이에 따라, 구동 트랜지스터들의 문턱 전압 편차로 인한 제1 화소들의 휘도 편차를 방지하고, 균일한 화질의 영상을 표시할 수 있다.
상술한 실시예들에 따르면, 제1 화소들의 열화에 따른 특성 변화, 및/또는 상기 제1 화소들의 특성 편차를 효과적으로 보상할 수 있다. 이에 따라, 표시 장치의 화질을 개선하고, 신뢰성을 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 의한 제1 화소를 나타내는 회로도이다.
도 4는 도 3의 제1 화소로 공급되는 제1 구동 신호들을 나타내는 파형도이다.
도 5는 본 발명의 일 실시예에 의한 제2 화소를 나타내는 회로도이다.
도 6은 본 발명의 일 실시예에 의한 제2 화소를 나타내는 회로도이다.
도 7은 본 발명의 일 실시예에 의한 화소의 에이지에 따른 전류 및 휘도 변화를 개략적으로 나타내는 그래프이다.
도 8은 본 발명의 일 실시예에 의한 열화 보상부를 나타내는 블록도이다.
도 9는 화소의 에이지 및 구동 트랜지스터의 초기 문턱 전압에 따른 전류의 변화를 개략적으로 나타내는 그래프이다.
도 10은 화소의 에이지 및 구동 트랜지스터의 초기 문턱 전압에 따른 구동 트랜지스터의 문턱 전압 변화량을 나타내는 그래프이다.
도 11은 센싱 데이터에 대응하는 보상 값을 산출하는 방법을 설명하기 위한 그래프이다.
도 12는 본 발명의 일 실시예에 의한 열화 보상부를 나타내는 블록도이다.
도 13은 구동 트랜지스터들의 초기 문턱 전압 및 구동 전류에 따른 구동 트랜지스터들의 문턱 전압 변화량을 나타내는 그래프이다.
도 14는 본 발명의 일 실시예에 의한 표시 영역을 나타내는 평면도이다.
도 15는 본 발명의 일 실시예에 의한 표시 장치의 열화 보상 방법을 나타내는 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에서 상세하게 설명하고자 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 의미도 포함할 수 있다.
본 발명은 이하에서 개시되는 실시예들에 한정되지는 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한, 이하에서 개시되는 각각의 실시예는 단독으로 실시되거나, 또는 적어도 하나의 다른 실시예와 결합되어 복합적으로 실시될 수 있을 것이다.
도면에서, 서로 동일 또는 유사한 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 부호를 사용하였다. 도면을 참조하여 본 발명의 실시예들을 설명함에 있어서, 서로 동일 또는 유사한 요소들에 대한 반복적인 설명은 생략하거나, 간소화하기로 한다.
실시예들을 설명함에 있어서, "연결"이라 함은 물리적 및/또는 전기적인 연결의 의미를 포함할 수 있다. 또한, "연결"이라 함은 직접적 및/또는 간접적인 연결의 의미를 포함할 수 있고, 일체형 및/또는 비일체형 연결의 의미를 포함할 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치(10)를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(10)는, 표시 패널(100), 주사 구동부(200), 발광 구동부(300), 데이터 구동부(400), 전원전압 생성부(500), 센서부(600) 및 타이밍 제어부(700)를 포함할 수 있다.
표시 패널(100)은 표시 영역(DA) 및 비표시 영역(NA)을 포함할 수 있다. 표시 영역(DA)은 제1 화소들(PX1)에 의해 입력 영상 데이터(IDT)(이하, "제1 영상 데이터(IDT)"라 함)에 대응하는 영상이 표시되는 영역일 수 있다. 비표시 영역(NA)은 표시 영역(DA)을 제외한 영역일 수 있고, 표시 영역(DA)의 주변에 위치할 수 있다. 일 실시예에서, 비표시 영역(NA)은 표시 영역(DA)을 둘러싸도록 표시 패널(100)의 가장자리 영역에 배치될 수 있다.
표시 영역(DA)에는, 주사선들(SL), 발광 제어선들(ECL), 데이터선들(DL) 및 제1 화소들(PX1)이 배치될 수 있다. 제1 화소들(PX1)은 각각의 주사선들(SL), 각각의 발광 제어선들(ECL) 및 각각의 데이터선들(DL)에 전기적으로 연결될 수 있다. 예를 들어, 각각의 제1 화소(PX1)는, 해당 수평 라인에 배치된 주사선(SL) 및 발광 제어선(ECL), 및 해당 수직 라인에 배치된 데이터선(DL)에 전기적으로 연결될 수 있다. 도 1에서는 각각의 제1 화소(PX1)가 하나의 주사선(SL)에 연결되는 것으로 도시하였지만, 실시예들이 이에 한정되지는 않는다. 예를 들어, 각각의 수평 라인에는 서로 다른 주사 신호들이 인가되는 두 개 이상의 주사선들(SL)이 배치될 수 있고, 각각의 제1 화소(PX1)는 상기 두 개 이상의 주사선들(SL)에 전기적으로 연결될 수 있다.
제1 화소들(PX1)은 각각의 제1 구동 신호들을 공급받을 수 있고, 상기 제1 구동 신호들에 대응하는 휘도로 발광할 수 있다. 일 실시예에서, 제1 구동 신호들은, 각각의 주사선들(SL)을 통해 제1 화소들(PX1)로 공급되는 각각의 주사 신호들, 각각의 발광 제어선들(ECL)을 통해 제1 화소들(PX1)로 공급되는 각각의 발광 제어 신호들, 및 각각의 데이터선들(DL)을 통해 제1 화소들(PX1)로 공급되는 각각의 데이터 신호들을 포함할 수 있다.
제1 화소들(PX1)은 전원전압 생성부(500)로부터 구동 전압들을 공급받을 수 있다. 일 실시예에서, 상기 구동 전압들은 제1 전원 전압(VDD)(일 예로, 고전위의 화소 전압) 및 제2 전원 전압(VSS)(일 예로, 저전위의 화소 전압)을 포함할 수 있고, 기준 전원 전압(VREF) 및 초기화 전원 전압(VINT) 중 적어도 하나를 더 포함할 수 있다.
제1 화소들(PX1)에 연결되는 신호선들, 전원선들, 및 상기 신호선들 및 전원선들로부터 공급되는 제1 구동 신호들 및 구동 전압들이 상술한 실시예에 한정되지는 않는다. 제1 화소들(PX1)의 회로 구조 및/또는 구동 방식에 대응하여 제1 화소들(PX1)에 연결되는 신호선들, 전원선들, 제1 구동 신호들 및/또는 구동 전압들은 다양하게 변경될 수 있다.
비표시 영역(NA)에는, 제1 화소들(PX1)에 연결되는 배선들, 제2 화소(PX2), 및 상기 제2 화소(PX2)에 연결되는 배선들이 배치될 수 있다. 예를 들어, 비표시 영역(NA)은, 주사선들(SL), 발광 제어선들(ECL) 및/또는 데이터선들(DL) 각각의 일 부분들(또는, 주사선들(SL), 발광 제어선들(ECL) 및/또는 데이터선들(DL)에 전기적으로 연결되는 연결 배선들), 제2 화소(PX2), 제2 화소(PX2)에 전기적으로 연결되는 신호선들(일 예로, 도 5의 제어선들(CL)(또는, 도 6의 제1 제어선(CL1)) 및 더미 데이터선(DDL)), 및 제1 및 제2 화소들(PX1, PX2)에 전기적으로 연결되는 전원선들(일 예로, 도 3, 도 5 또는 도 6의 제1 전원선(PL1), 제2 전원선(PL2), 기준 전원선(RFL) 및/또는 초기화 전원선(INL))을 포함할 수 있다.
제2 화소(PX2)는 제1 화소들(PX1)의 주변에 위치하도록 표시 패널(100)에 제공될 수 있다. 예를 들어, 제2 화소(PX2)는 표시 패널(100)의 비표시 영역(NA)에 배치될 수 있다. 일 실시예에서, 제2 화소(PX2)는 제1 화소들(PX1)과 동시에 형성될 수 있다.
제2 화소(PX2)는 제2 구동 신호들(DRS2) 및 구동 전압들을 공급받을 수 있다. 일 실시예에서, 제2 구동 신호들(DRS2)은 제2 화소(PX2) 내에 제공된 스위칭 소자들(일 예로, 스위칭 트랜지스터들)을 제어하기 위한 제어 신호들, 및 제2 화소(PX2)의 전류(I_PX2)(일 예로, 제2 화소(PX2)에 제공된 제2 구동 트랜지스터에 의해 제2 화소(PX2)에 흐르는 구동 전류)를 제어하기 위한 계조 전압을 포함할 수 있다. 제2 구동 신호들(DRS2)은, 제1 화소들(PX1)을 구동하기 위한 제1 구동 신호들(일 예로, 각각의 주사 신호들, 발광 제어 신호들 및 데이터 신호들)과 유사한 종류 및/또는 파형의 신호일 수 있으나, 실시예들이 이에 한정되지는 않는다.
일 실시예에서, 제2 구동 신호들(DRS2)은, 제1 구동 신호들과는 별개로 센서부(600)로부터 독립적으로 공급될 수 있다. 예를 들어, 제2 구동 신호들(DRS2)은 타이밍 제어부(700)로부터 센서부(600)로 공급되는 센서 구동 신호들(SES)에 기초하여 센서부(600)의 신호 생성부(610)에서 생성되어 제2 화소(PX2)로 공급될 수 있다. 이에 따라, 제1 화소들(PX1)과 제2 화소(PX2)는 서로 독립적으로 구동될 수 있다. 다른 실시예에서, 제2 화소(PX2)는 주사 구동부(200), 발광 구동부(300) 및/또는 데이터 구동부(400)에 전기적으로 연결되어, 상기 주사 구동부(200), 발광 구동부(300) 및/또는 데이터 구동부(400)로부터 제2 구동 신호들(DRS2)을 공급받을 수도 있다.
제2 화소(PX2)는 발광 소자를 포함하거나 포함하지 않을 수 있다. 제2 화소(PX2)가 발광 소자를 포함할 경우, 제2 화소(PX2)는 제2 구동 신호들(DRS2)에 응답하여 발광할 수 있다. 제2 화소(PX2)가 발광 소자를 포함하지 않을 경우, 제2 화소(PX2)는 발광하지 않을 수 있으나, 제2 화소(PX2)는 제2 구동 신호들(DRS2)에 대응하는 전류(I_PX2)가 흐를 수 있도록 형성될 수 있다.
일 실시예에서, 제2 화소(PX2)는 제1 화소들(PX1) 각각에 포함된 제1 화소 회로(일 예로, 도 3의 제1 화소 회로(PXC1))와 실질적으로 동일한 구조의 제2 화소 회로(일 예로, 도 5의 제2 화소 회로(PXC2))를 포함할 수 있다. 다른 실시예에서, 제2 화소(PX2)는 제1 화소들(PX1) 각각에 포함된 제1 화소 회로와 상이한 구조의 제2 화소 회로(일 예로, 도 6의 제2 화소 회로(PXC2'))를 포함할 수 있다.
일 실시예에서, 제2 화소(PX2)는, 제1 화소들(PX1)이 구동되는 표시 기간 동안, 제2 구동 신호들(DRS2)에 의해 지속적으로 구동될 수 있다. 일 실시예에서, 제2 화소(PX2)는, 표시 기간(표시 기간과 센싱 기간이 중첩될 경우에는, 표시 기간 중 센싱 기간을 제외한 나머지 기간) 동안 제2 구동 신호들(DRS2)에 의해 최고 계조에 대응하는 계조 전압으로 구동될 수 있다. 이에 따라, 제2 화소(PX2)는 제1 화소들(PX1)과 유사한 정도로 열화되거나, 제1 화소들(PX1)보다 심하게 열화될 수 있다.
제2 화소(PX2)는, 각각의 센싱 기간 동안, 적어도 하나의 기준 계조(일 예로, 다수의 기준 계조들)에 대응하는 적어도 하나의 계조 전압으로 구동될 수 있다. 이에 따라, 각각의 센싱 기간 동안 제2 화소(PX2)에는 적어도 하나의 기준 계조에 대응하는 전류(I_PX2)가 흐를 수 있다. 각각의 센싱 기간 동안, 제2 화소(PX2)는 센서부(600)의 리드아웃 회로(620)와 연결될 수 있다. 이에 따라, 센서부(600)는 각각의 센싱 기간 동안 제2 화소(PX2)에 흐르는 전류(I_PX2)를 센싱할 수 있다. 센싱 기간은 일정 주기마다 및/또는 일정 조건을 만족할 때마다 주기적, 조건적 및/또는 규칙적으로 실행될 수 있다.
주사 구동부(200)는 타이밍 제어부(700)로부터 주사 구동 신호들(SCS)을 수신할 수 있다. 주사 구동 신호들(SCS)은 주사 구동부(200)의 구동에 필요한 샘플링 신호 및/또는 타이밍 신호들을 포함할 수 있다. 주사 구동부(200)는 주사 구동 신호들(SCS)에 기초하여 주사선들(SL)로 각각의 주사 신호들을 공급할 수 있다.
각각의 주사 신호는 상기 주사 신호가 공급되는 트랜지스터를 턴 온시킬 수 있는 게이트-온 전압을 가질 수 있다. 예를 들어, P형 트랜지스터에는 로우 레벨의 주사 신호가 공급될 수 있고, N형 트랜지스터에는 하이 레벨의 주사 신호가 공급될 수 있다. 이에 따라, 각각의 주사 신호를 수신한 트랜지스터는 상기 주사 신호에 대응하여 턴 온될 수 있다.
발광 구동부(300)는 타이밍 제어부(700)로부터 발광 구동 신호들(ECS)을 수신할 수 있다. 발광 구동 신호들(ECS)은 발광 구동부(300)의 구동에 필요한 샘플링 신호 및/또는 타이밍 신호들을 포함할 수 있다. 발광 구동부(300)는 발광 구동 신호들(ECS)에 기초하여 발광 제어선들(ECL)로 각각의 발광 제어 신호들을 공급할 수 있다. 예를 들어, 발광 구동부(300)는 발광 구동 신호들(ECS)에 기초하여 발광 제어선들(ECL)로 순차적으로 발광 제어 신호들을 공급할 수 있다.
각각의 발광 제어 신호는 상기 발광 제어 신호가 공급되는 트랜지스터를 턴 오프시킬 수 있는 게이트-오프 전압을 가질 수 있다. 예를 들어, P형 트랜지스터에는 하이 레벨의 발광 제어 신호가 공급될 수 있고, N형 트랜지스터에는 로우 레벨의 발광 제어 신호가 공급될 수 있다. 이에 따라, 각각의 발광 제어 신호를 수신한 트랜지스터는 상기 발광 제어 신호에 대응하여 턴 오프되어 상기 발광 제어 신호가 공급되는 기간 동안 오프된 상태를 유지할 수 있다.
도 1에서는 주사 구동부(200) 및 발광 구동부(300)가 서로 별개의 구성으로 제공되는 실시예를 도시하였으나, 실시예들이 이에 한정되지는 않는다. 예를 들어, 주사 구동부(200) 및 발광 구동부(300)는 하나의 구동 회로 또는 하나의 모듈 등으로 통합될 수도 있다.
데이터 구동부(400)는 타이밍 제어부(700)로부터 데이터 구동 신호들(DCS) 및 보상된 영상 데이터(CDT)(이하, "제2 영상 데이터(CDT)"라 함)를 수신할 수 있다. 데이터 구동 신호들(DCS)은 데이터 구동부(400)의 구동에 필요한 샘플링 신호 및/또는 타이밍 신호들을 포함할 수 있다. 데이터 구동부(400)는 데이터 구동 신호들(DCS) 및 제2 영상 데이터(CDT)에 기초하여, 데이터선들(DL)로 각각의 데이터 신호들을 공급할 수 있다. 예를 들어, 데이터 구동부(400)는 디지털 데이터로 공급되는 제2 영상 데이터(CDT)에 포함된 각각의 계조 값들에 대응하는 아날로그 데이터 전압들을 가지는 데이터 신호들을 생성하고, 상기 데이터 신호들을 각각의 데이터선들(DL)로 출력할 수 있다. 데이터선들(DL)로 출력된 데이터 신호들은 각각의 제1 화소들(PX1)로 공급될 수 있다.
전원전압 생성부(500)는 타이밍 제어부(700)로부터 전원 구동 신호들(PCS)을 수신할 수 있다. 전원전압 생성부(500)는 전원 구동 신호들(PCS)에 기초하여 제1 화소들(PX1) 및 제2 화소(PX2)의 구동 전압들을 생성하고, 상기 구동 전압들을 각각의 전원선들을 통해 표시 패널(100)로 공급할 수 있다. 일 실시예에서, 전원전압 생성부(500)는 PMIC(power management integrated circuit)이거나, PMIC를 포함할 수 있다.
일 실시예에서, 전원전압 생성부(500)는, 제1 전원 전압(VDD), 제2 전원 전압(VSS), 기준 전원 전압(VREF) 및 초기화 전원 전압(VINT)을 생성하여 표시 패널(100)로 공급할 수 있다. 제1 전원 전압(VDD), 제2 전원 전압(VSS)은 제1 화소들(PX1) 및 제2 화소(PX2)로 공급될 수 있다. 기준 전원 전압(VREF) 및 초기화 전원 전압(VINT)은 제1 화소들(PX1)로 공급될 수 있고, 제2 화소(PX2)의 구조에 따라 제2 화소(PX2)에 선택적으로 공급될 수 있다.
센서부(600)는 제2 화소(PX2)에 전기적으로 연결되어, 각각의 센싱 기간마다 제2 화소(PX2)에 흐르는 전류(I_PX2)를 센싱할 수 있다. 예를 들어, 센서부(600)는 제2 화소(PX2)의 전류(I_PX2)를 주기적으로 센싱하여, 각각의 센싱 기간에 대응하는 센싱 데이터(SDT)를 생성할 수 있다. 일 실시예에서, 센서부(600)는 타이밍 제어부(700)로부터 센서 구동 신호들(SES)을 수신하고, 상기 센서 구동 신호들(SES)에 대응하여 제2 화소(PX2)의 구동에 필요한 제2 구동 신호들(DRS2)을 생성할 수 있다.
일 실시예에서, 센서부(600)는, 신호 생성부(610) 및 리드아웃 회로(620)를 포함할 수 있다.
신호 생성부(610)는 타이밍 제어부(700)로부터 센서 구동 신호들(SES)을 수신하고, 상기 센서 구동 신호들(SES)에 대응하여 제2 화소(PX2)의 구동에 필요한 제2 구동 신호들(DRS2)을 생성할 수 있다. 예를 들어, 신호 생성부(610)는 디지털 형태의 센서 구동 신호들(SES)을 수신하고, 상기 센서 구동 신호들(SES)에 대응하는 각각의 아날로그 전압들을 가지는 제2 구동 신호들(DRS2)을 생성하고, 상기 제2 구동 신호들(DRS2)을 제2 화소(PX2)로 공급할 수 있다. 일 실시예에서, 신호 생성부(610)는 디지털 형태의 센서 구동 신호들(SES)을 아날로그 형태의 제2 구동 신호들(DRS2)로 변환하기 위한 레벨 쉬프터를 포함할 수 있다.
일 실시예에서, 제2 구동 신호들(DRS2)이 주사 구동부(200), 발광 구동부(300) 및/또는 데이터 구동부(400)에 의해 생성될 경우, 제2 화소(PX2)는 주사 구동부(200), 발광 구동부(300) 및/또는 데이터 구동부(400)에 전기적으로 연결될 수 있고, 신호 생성부(610)는 생략될 수도 있다. 예를 들어, 실시예에 따라서는 센서부(600)가 리드아웃 회로(620)만을 포함하고, 신호 생성부(610)는 포함하지 않을 수도 있다.
리드아웃 회로(620)는, 각각의 센싱 기간마다 제2 화소(PX2)에 전기적으로 연결되어, 제2 화소(PX2)의 전류(I_PX2)를 센싱할 수 있다. 리드아웃 회로(620)는 제2 화소(PX2)의 전류(I_PX2)에 대응하는 센싱 데이터(SDT)를 생성하고, 상기 센싱 데이터(SDT)를 열화 보상부(710)로 출력할 수 있다. 예를 들어, 리드아웃 회로(620)는 제2 화소(PX2)의 전류(I_PX2)에 대응하는 디지털 형태의 센싱 데이터(SDT)를 생성하기 위한 ADC(analog-to-digital converter)를 포함할 수 있다. 리드아웃 회로(620)는 제2 화소(PX2)의 전류(I_PX2)를 증폭하기 위한 증폭기를 선택적으로 더 포함할 수 있다.
타이밍 제어부(700)는 인터페이스를 통해 호스트 시스템(일 예로, AP(application processor))으로부터 제1 영상 데이터(IDT) 및 타이밍 제어 신호들(TCS)을 수신할 수 있다. 타이밍 제어 신호들(TCS)은, 수직 동기 신호 및 수평 동기 신호와 같은 동기 신호들, 데이터 인에이블 신호 및 클럭 신호 등을 포함할 수 있다.
타이밍 제어부(700)는 타이밍 제어 신호들(TCS)에 기초하여, 주사 구동 신호들(SCS), 발광 구동 신호들(ECS), 데이터 구동 신호들(DCS), 전원 구동 신호들(PCS) 및 센서 구동 신호들(SES)을 생성할 수 있다. 주사 구동 신호들(SCS), 발광 구동 신호들(ECS), 데이터 구동 신호들(DCS), 전원 구동 신호들(PCS) 및 센서 구동 신호들(SES)은, 각각 주사 구동부(200), 발광 구동부(300), 데이터 구동부(400), 전원전압 생성부(500) 및 센서부(600)로 공급될 수 있다. 또한, 타이밍 제어부(700)는, 각각의 센싱 기간마다 제2 화소(PX2)를 센서부(600)의 리드아웃 회로(620)에 연결하기 위한 제어 신호(일 예로, 도 5 또는 도 6의 스위치 제어 신호(CS_SW) 또는 이에 대응하는 디지털 신호)를 출력할 수도 있다.
타이밍 제어부(700)는, 제1 영상 데이터(IDT)를 표시 장치(10)의 사양에 맞게 재정렬할 수 있다. 일 실시예에서, 타이밍 제어부(700)는 열화 보상부(710)를 포함할 수 있고, 제1 영상 데이터(IDT)를 제2 영상 데이터(CDT)로 변환할 수 있다. 다른 실시예에서는 열화 보상부(710)가 타이밍 제어부(700)와는 별개의 구성으로 제공될 수도 있다.
열화 보상부(710)는 제1 화소들(PX1)의 사용량에 따른 열화를 보상할 수 있도록 제1 영상 데이터(IDT)를 변환하여 제2 영상 데이터(CDT)를 생성할 수 있다. 제2 영상 데이터(CDT)는 데이터 구동부(400)로 공급될 수 있다. 데이터 구동부(400)는 제2 영상 데이터(CDT)에 기초하여 데이터 신호들을 생성하고, 생성된 데이터 신호들을 제1 화소들(PX1)로 공급할 수 있다. 이에 따라, 제1 화소들(PX1)은, 열화가 보상되도록 변환된 제2 영상 데이터(CDT)에 대응하는 데이터 신호들에 의해 구동되어, 제1 화소들(PX1)의 열화에 따른 특성 저하(일 예로, 전류 및 휘도의 저하)가 보상될 수 있다. 이에 따라, 표시 장치(10)의 화질 및 신뢰성을 향상시킬 수 있다.
열화 보상부(710)는, 메모리에 저장되어 있는 대표 보상 데이터(일 예로, 각각의 에이지 및 기준 계조별로, 표본 표시 장치에서 모델링된 대표 전류 커브에 대응하는 각각의 보상 값들이 룩업 테이블의 형태로 저장된 데이터), 제1 화소들(PX1)의 사용량에 따라 산출된 제1 화소들(PX1)의 에이지, 및 각각의 센싱 기간 동안 센서부(600)로부터 공급되는 센싱 데이터(SDT)에 기초하여, 제1 영상 데이터(IDT)를 제2 영상 데이터(CDT)로 변환할 수 있다. 예를 들어, 열화 보상부(710)는, 제1 화소들(PX1)의 사용량에 따른 에이지를 산출하고, 상기 제1 화소들(PX1)의 에이지에 따라 대표 보상 데이터로부터 도출된 각각의 보상 값들(일 예로, 제1 영상 데이터(IDT)의 계조 값들 또는 이에 대응하는 전압 값들을 변경하기 위한 계조 변동량 또는 전압 변동량의 형태로 저장되는 보상 값들)을 적용하여 제1 영상 데이터(IDT)를 변환함으로써 제2 영상 데이터(CDT)를 생성할 수 있다.
또한, 열화 보상부(710)는 각각의 센싱 기간 동안 센서부(600)로부터 입력되는 센싱 데이터(SDT)에 기초하여, 대표 보상 데이터를 교정할 수 있다. 대표 보상 데이터는, 표시 장치(10)와 동일한 표본 표시 장치의 제2 화소(PX2)의 특성 변화에 기초하여 모델링된 화소들의 열화 특성에 따라 표시 장치(10)의 출하 전에 에이지 및 적어도 하나의 기준 계조별로 저장된 보상 값들을 포함할 수 있다. 본 발명의 실시예들을 설명함에 있어서, "화소(들)"라 함은, 제1 화소(들)(PX1) 및 제2 화소(PX2)를 통칭하는 용어일 수 있다.
대표 보상 데이터는, 표시 장치(10)의 실사용 이후 상기 표시 장치(10)의 제2 화소(PX2)로부터 도출된 센싱 데이터(SDT)에 기초하여 상기 표시 장치(10)에 제공된 화소들의 실제 열화 특성에 맞게 교정 및/또는 업데이트될 수 있다. 예를 들어, 열화 보상부(710)는, 대표 보상 데이터에 포함된 보상 값들 중, 각각의 센싱 기간에 대응하는 에이지의 보상 값들을 센싱 데이터(SDT)로부터 도출된 교정 값에 따라 교정함으로써, 해당 표시 장치(10)의 열화 특성을 반영하여 대표 보상 데이터를 실시간으로 업데이트할 수 있다. 이에 따라, 각각의 표시 장치(10)의 열화 특성에 맞춰 제1 화소들(PX1)의 열화를 보다 정확하게 및/또는 효과적으로 보상할 수 있다.
도 2는 본 발명의 일 실시예에 의한 표시 장치(10)를 나타내는 블록도이다. 예를 들어, 도 2는 제2 화소(PX2)와 관련하여 도 1의 실시예와 상이한 실시예를 나타낸다. 도 2의 실시예를 설명함에 있어서, 도 1의 실시예와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 반복적인 설명은 생략하기로 한다.
도 2를 참조하면, 표시 장치(10)는, 제1 화소들(PX1)의 주변에 배치된 적어도 두 개의 제2 화소들(PX2)을 포함할 수 있다. 예를 들어, 표시 장치(10)는, 표시 패널(100)의 서로 다른 가장자리 영역들에 위치하도록 비표시 영역(NA)에 배치된 제2 화소들(PX2)을 포함할 수 있다. 도 2에서는 표시 패널(100)의 각 코너 영역들마다 하나의 제2 화소(PX2)가 배치되는 실시예를 개시하였지만, 표시 패널(100)에 배치되는 제2 화소들(PX2)의 개수 및/또는 위치는 다양하게 변경될 수 있다. 예를 들어, 일 실시예에서는 표시 패널(100)의 상측 가장자리 영역의 양단에 두 개의 제2 화소들(PX2)이 배치될 수 있고, 상기 두 개의 제2 화소들(PX2)의 사이에 한 개의 제2 화소(PX2)가 배치될 수 있다. 유사하게, 표시 패널(100)의 하측 가장자리 영역의 양단에 두 개의 제2 화소들(PX2)이 배치될 수 있고, 상기 두 개의 제2 화소들(PX2)의 사이에 한 개의 제2 화소(PX2)가 배치될 수 있다. 이러한 방식으로, 표시 패널(100)에 총 6개의 제2 화소들(PX2)이 배치될 수 있다. 제2 화소들(PX2)의 개수 및/또는 위치는 다른 형태로도 변경될 수 있다.
실시예에 따라서는, 표시 패널(100)의 각 코너 영역들마다 두 개 이상의 제2 화소들(PX2)이 배치될 수도 있다. 예를 들어, 표시 패널(100)의 각 코너 영역들마다, 각각의 단위 화소를 구성하는 제1 화소들(PX1)의 종류(일 예로, 제1 색 화소, 제2 색 화소 및 제3 색 화소)에 대응하는 개수의 제2 화소들(PX2)이 배치될 수도 있다. 또는, 각각의 단위 화소를 구성하는 제1 화소들(PX1)의 종류에 대응하는 제2 화소들(PX2)이 표시 패널(100)의 서로 다른 코너 영역들에 배치될 수도 있다.
일 실시예에서, 제2 화소들(PX2)은 서로 독립적으로 구동될 수 있다. 예를 들어, 제2 화소들(PX2)은 센서부(600)에 의해 동시에 또는 순차적으로 구동될 수 있다. 또한, 제2 화소들(PX2)은, 각각의 센싱 기간마다 동시에 또는 순차적으로 센서부(600)의 리드아웃 회로(620)에 연결될 수 있다.
센서부(600)는 각각의 센싱 기간마다 각각의 제2 화소들(PX2)에 흐르는 전류를 개별적으로 센싱하여, 상기 제2 화소들(PX2) 각각에 대응하는 센싱 데이터(SDT)를 생성할 수 있다. 상기 센싱 데이터(SDT)는 열화 보상부(710)로 공급될 수 있다.
열화 보상부(710)는, 각각의 제2 화소들(PX2)에 대응하는 대표 보상 데이터를 개별적으로 저장하고, 센싱 기간마다 각각의 제2 화소들(PX2)에 대응하는 대표 보상 데이터를 개별적으로 교정할 수 있다. 예를 들어, 표시 패널(100)에 총 네 개의 제2 화소들(PX2)이 배치되었을 경우, 열화 보상부(710)는 각각이 어느 하나의 제2 화소(PX2)에 대응하는 센싱 데이터(SDT)에 따라 주기적으로 교정되는 네 개의 룩업 테이블을 포함할 수 있다.
각각의 룩업 테이블에는, 표시 장치(10)의 출하 이전에 표본 표시 장치의 제2 화소들(PX2)로부터 추출된 열화 특성에 따른 전류 및/또는 휘도 저하를 보상하기 위한 보상 값들이 개별적으로 저장될 수 있다. 또한, 각각의 룩업 테이블에 저장된 대표 보상 데이터는, 각각의 센싱 기간마다 상기 룩업 테이블의 대표 보상 데이터에 대응하는 제2 화소(PX2)로부터 센싱된 전류(I_PX2)에 대응하는 센싱 데이터(SDT)에 기초하여 주기적으로 교정 및/또는 업데이트될 수 있다.
또한, 각각의 룩업 테이블에 저장된 대표 보상 데이터는, 상기 룩업 테이블의 대표 보상 데이터에 대응하는 제2 화소(PX2)에 인접한 제1 화소들(PX1)의 열화를 보상하는 데에 이용될 수 있다. 예를 들어, 제2 화소들(PX2)을 기준으로 표시 영역(DA)의 적어도 두 개의 블록들(일 예로, 도 14의 제2 블록들(BLK2))로 구획하고, 각각의 제2 화소(PX2)를 인접 블록의 제1 화소들(PX1)과 매칭할 수 있다.
예를 들어, 제2 화소들(PX2)이 표시 패널(100)의 서로 다른 가장자리 영역들에 배치되었을 경우, 제1 화소들(PX1)은, 제2 화소들(PX2) 중 어느 하나의 인접한 제2 화소(PX2)에 대응하도록 각각의 블록들에 대응하여 그룹화될 수 있다. 열화 보상부(710)는, 각 그룹의 제1 화소들(PX1)에 대하여, 상기 어느 하나의 인접한 제2 화소(PX2)에 대응하는 센싱 데이터(SDT)에 기초하여 교정된 대표 보상 데이터의 보상 값들을 적용하여, 제1 영상 데이터(IDT) 중 해당 그룹의 제1 화소들(PX1)에 대응하는 데이터를 변환할 수 있다. 일 예로, 표시 패널(100)의 네 코너 영역들에 각각 하나의 제2 화소(PX2)가 배치되었을 경우, 표시 영역(DA)을 2*2의 네 개의 블록들로 구분하고, 각각의 블록에 속한 제1 화소들(PX1)에 대응하는 제1 영상 데이터(IDT)에 대하여 해당 블록에 인접한 제2 화소(PX2)로부터 센싱된 전류(I_PX2)에 기초하여 교정되는 대표 보상 데이터를 이용하여, 제2 영상 데이터(CDT)로 변환할 수 있다.
상술한 방식으로, 적어도 두 개의 제2 화소들(PX2)을 이용하여 표시 영역(DA)을 적어도 두 개의 블록들(또는, 이에 대응하는 서브 영역들)로 구획하고, 각 블록에 인접한 제2 화소(PX2)로부터 센싱된 전류(I_PX2)에 기초하여 교정된 대표 보상 데이터의 보상 값을 적용하여 제1 화소들(PX1)의 열화를 보상할 수 있다. 이 경우, 제1 화소들(PX1)의 위치별 열화 특성에 맞춰 상기 제1 화소들(PX1)의 열화를 보다 정확하게 및/또는 정교하게 보상할 수 있다.
일 실시예에서, 열화 보상부(710)는, 각각의 제2 화소들(PX2)에 대응하는 룩업 테이블들의 형태로 각각의 대표 보상 데이터를 저장할 수 있다. 예를 들어, 각각의 대표 보상 데이터는, 해당 제2 화소(PX2)에 대하여 에이지 및 기준 계조별로 센싱된 상기 제2 화소(PX2)의 열화에 따른 특성 변화를 보상할 수 있는 열화 보상 값들을 포함할 수 있다. 각각의 룩업 테이블들에 저장된 보상 값들은, 센싱 기간마다 각각의 제2 화소들(PX2)에 대응하는 센싱 데이터(SDT)에 기초하여 에이지 및/또는 기준 계조별로 교정되어, 제1 영상 데이터(IDT1)를 변환하는 데에 이용될 수 있다. 룩업 테이블들에 저장되지 않은 에이지 및/또는 계조들에 대한 보상 값은, 보간 방식을 통해 상기 룩업 테이블들의 보상 값들로부터 도출될 수 있다.
상술한 실시예와 같이 표시 패널(100)에 적어도 두 개의 제2 화소들(PX2)을 배치하고, 각각의 제2 화소들(PX2)로부터 센싱된 전류(I_PX2)에 기초하여 각각의 제2 화소들(PX2)에 대응하는 대표 보상 데이터를 개별적으로 교정 및/또는 업데이트할 수 있다. 이 경우, 제1 화소들(PX1)의 위치 등에 따른 열화 특성을 반영하여 상기 제1 화소들(PX1)의 열화를 보다 정교하게 보상할 수 있다.
도 3은 본 발명의 일 실시예에 의한 제1 화소(PX1)를 나타내는 회로도이다. 실시예에 따라, 도 3의 제1 화소(PX1)는 도 1 또는 도 2의 표시 장치(10)에 포함된 제1 화소들(PX1) 중 하나일 수 있다. 제1 화소들(PX1)은 실질적으로 서로 유사 또는 동일한 구조를 가질 수 있다.
도 1 내지 도 3을 참조하면, 제1 화소(PX1)는 해당 수평 라인 및 해당 수직 라인에 제공된 신호선들에 연결될 수 있다. 예를 들어, 제1 화소(PX1)는 해당 수평 라인에 배치된 적어도 하나의 주사선(SL) 및 발광 제어선(ECL)과, 해당 수직 라인에 배치된 데이터선(DL)에 연결될 수 있다. 일 실시예에서, 제1 화소(PX1)는 해당 수평 라인의 제1 주사선(SL1), 제2 주사선(SL2), 제3 주사선(SL3) 및 발광 제어선(ECL)과, 해당 수직 라인의 데이터선(DL)(해당 수직 라인에 서로 다른 색의 제1 화소들(PX1)에 대응하는 적어도 두 개의 데이터선들(DL)이 배치될 경우, 상기 데이터선들(DL) 중 하나)에 연결될 수 있다.
제1 화소(PX1)는 전원선들에 더 연결될 수 있다. 예를 들어, 제1 화소(PX1)는 제1 전원선(PL1) 및 제2 전원선(PL2)에 연결될 수 있다. 일 실시예에서, 제1 화소(PX1)는 기준 전원선(RFL) 및 초기화 전원선(INL)에 더 연결될 수 있다.
제1 화소(PX1)는, 제1 화소 회로(PXC1), 및 상기 제1 화소 회로(PXC1)에 연결된 발광 소자(LD)를 포함할 수 있다. 제1 화소 회로(PXC1)는 제1 트랜지스터(T1)("제1 구동 트랜지스터(DT1)"라고도 함), 제2 트랜지스터(T2)("제1 스위칭 트랜지스터"라고도 함), 및 제1 커패시터(Cst)("저장 커패시터"라고도 함)를 포함할 수 있다. 일 실시예에서, 제1 화소 회로(PXC1)는, 제3 트랜지스터(T3)("제2 스위칭 트랜지스터"라고도 함), 제4 트랜지스터(T4)("제3 스위칭 트랜지스터"라고도 함), 제5 트랜지스터(T5)("제4 스위칭 트랜지스터"라고도 함), 및 제2 커패시터(Chold)("유지 커패시터"라고도 함)를 더 포함할 수 있다.
제1 화소(PX1)는, 제1 구동 신호들(DRS1) 및 구동 전압들에 의해 구동될 수 있다. 제1 구동 신호들(DRS1)은, 제1 주사 신호(GW) 및 데이터 신호(일 예로, 데이터 전압(Vdata))를 포함할 수 있다. 일 실시예에서, 제1 구동 신호들(DRS1)은, 제2 주사 신호(GR), 제3 주사 신호(GI) 및/또는 발광 제어 신호(EM)를 더 포함할 수 있다. 구동 전압들은, 제1 전원 전압(VDD) 및 제2 전원 전압(VSS)을 포함할 수 있다. 일 실시예에서, 구동 전압들은, 기준 전원 전압(VREF) 및/또는 초기화 전원 전압(VINT)을 더 포함할 수 있다.
제1 트랜지스터(T1)는 제1 전원선(PL1)과 제2 노드(N2)의 사이에 연결될 수 있다. 예를 들어, 제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 거쳐 제1 전원선(PL1)에 연결될 수 있고, 제1 트랜지스터(T1)의 제2 전극은 제2 노드(N2)에 연결될 수 있다. 제1 전원선(PL1)은 제1 전원 전압(VDD)이 인가되는 전원선일 수 있다. 제2 노드(N2)는 제1 트랜지스터(T1)와 발광 소자(LD) 사이의 노드일 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다.
제1 트랜지스터(T1)는 발광 소자(LD)로 구동 전류를 공급할 수 있다. 예를 들어, 제1 트랜지스터(T1)는 제1 노드(N1)에 대응하는 구동 전류를 발광 소자(LD)로 공급할 수 있다.
일 실시예에서, 제1 트랜지스터(T1)는 동작 특성 개선을 위하여 바텀 게이트(미도시)를 더 포함할 수 있다. 예를 들어, 제1 트랜지스터(T1)의 바텀 게이트는 제2 커패시터(Chold)와 제2 노드(N2)의 사이에 연결될 수 있다.
제2 트랜지스터(T2)는 데이터선(DL)과 제1 노드(N1)의 사이에 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제1 주사선(SL1)에 연결될 수 있다.
제2 트랜지스터(T2)는 제1 주사선(SL1)으로 공급되는 제1 주사 신호(GW)에 응답하여 턴 온될 수 있다. 제2 트랜지스터(T2)가 턴 온되는 경우, 데이터선(DL)으로 공급된 데이터 신호가 제1 노드(N1)로 전달될 수 있다.
제3 트랜지스터(T3)는 기준 전원선(RFL)과 제1 노드(N1)의 사이에 연결될 수 있다. 기준 전원선(RFL)은 기준 전원 전압(VREF)이 인가되는 전원선일 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제2 주사선(SL2)에 연결될 수 있다.
제3 트랜지스터(T3)는 제2 주사선(SL2)으로 공급되는 제2 주사 신호(GR)에 응답하여 턴 온될 수 있다. 제3 트랜지스터(T3)가 턴 온되는 경우, 기준 전원 전압(VREF)이 제1 노드(N1)에 전달될 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 초기화 전원선(INL)의 사이에 연결될 수 있다. 초기화 전원선(INL)은 초기화 전원 전압(VINT)이 인가되는 전원선일 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 제3 주사선(SL3)에 연결될 수 있다.
제4 트랜지스터(T4)는 제3 주사선(SL3)으로 공급되는 제3 주사 신호(GI)에 응답하여 턴 온될 수 있다. 제4 트랜지스터(T4)가 턴 온되는 경우, 제2 노드(N2)로 초기화 전원 전압(VINT)이 전달될 수 있다.
제5 트랜지스터(T5)는 제1 전원선(PL1)과 제1 트랜지스터(T1)의 사이에 연결될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(ECL)에 연결될 수 있다.
제5 트랜지스터(T5)는 발광 제어선(ECL)으로 공급되는 발광 제어 신호(EM)에 응답하여 턴 오프될 수 있다. 제5 트랜지스터(T5)가 턴 오프되는 경우, 제1 화소(PX1)에서는 구동 전류가 흐를 수 있는 전류 패스가 차단될 수 있고, 이에 따라 발광 소자(LD)로 구동 전류가 공급되지 않을 수 있다.
제1 내지 제5 트랜지스터들(T1 내지 T5)은 N형 트랜지스터일 수 있으나, 실시예들이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제5 트랜지스터들(T1 내지 T5) 중 적어도 하나는, P형 트랜지스터로 변경될 수도 있다. 각 트랜지스터의 타입에 따라 상기 트랜지스터의 구동을 제어하기 위한 제1 구동 신호(DRS1)의 신호 레벨(일 예로, 전압 레벨)이 설정될 수 있다.
제1 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2)의 사이에 연결될 수 있다. 제1 커패시터(Cst)에는 데이터 신호에 대응되는 전압이 저장될 수 있다.
제2 커패시터(Chold)는 제1 전원선(PL1)과 제2 노드(N2)의 사이에 연결될 수 있다. 제2 커패시터(Chold)는 제2 노드(N2)의 전압을 안정화할 수 있다.
발광 소자(LD)는 제2 노드(N2)와 제2 전원선(PL2)의 사이에 연결될 수 있다. 예를 들어, 발광 소자(LD)는 제2 노드(N2)와 제2 전원선(PL2)의 사이에 순방향으로 연결될 수 있다. 제2 전원선(PL2)은 제2 전원 전압(VSS)이 인가되는 전원선일 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 구동 전류가 공급되는 경우, 상기 구동 전류에 대응하는 휘도로 발광할 수 있다.
일 실시예에서, 발광 소자(LD)는 유기 발광 다이오드(organic light emitting diode)를 포함할 수 있다. 다른 실시예에서, 발광 소자(LD)는 적어도 하나의 무기 발광 다이오드(inorganic light emitting diode)를 포함할 수 있다. 발광 소자(LD)의 종류, 크기, 및/또는 개수는 실시예에 따라 변경될 수 있다.
일 실시예에서, 제1 화소(PX1)에 제공된 적어도 하나의 트랜지스터는 산화물 반도체 트랜지스터일 수 있다. 예를 들어, 제1 트랜지스터(T1)를 포함한 적어도 하나의 트랜지스터는 산화물 반도체를 포함한 산화물 반도체 트랜지스터일 수 있다.
제1 트랜지스터(T1)가 산화물 반도체 트랜지스터일 경우, 제1 화소(PX1)의 동작 속도를 개선할 수 있다. 다만, 제1 트랜지스터(T1)가 산화물 반도체 트랜지스터일 경우, 제1 화소(PX1)의 내부에서 제1 트랜지스터(T1)의 문턱 전압을 상쇄 및/또는 보상하더라도, 제1 트랜지스터(T1)의 열화에 따른 성능 저하로 인하여 시간이 경과할수록 동일한 계조 전압에 대하여 제1 트랜지스터(T1)에서 생성되는 구동 전류 및 휘도가 감소할 수 있다. 본 발명의 실시예들에서는, 열화 보상부(710)에 의해 제1 화소들(PX1)의 열화를 보상함으로써, 제1 화소들(PX1)의 휘도가 저하되는 것을 방지하고, 표시 장치(10)의 화질을 개선할 수 있다.
도 4는 도 3의 제1 화소(PX1)로 공급되는 제1 구동 신호들(DRS1)을 나타내는 파형도이다. 예를 들어, 도 4는 제1 화소(PX1)의 동작 타이밍을 제어하는, 제1 주사 신호(GW), 제2 주사 신호(GR), 제3 주사 신호(GI) 및 발광 제어 신호(EM)의 일 예를 나타낸다. 일 실시예에서, 도 1 또는 도 2의 표시 영역(DA)에서 동일한 수평 라인에 배치된 제1 화소들(PX1)은 동시에 구동될 수 있다. 서로 다른 수평 라인들에 배치된 제1 화소들(PX1)은 각각의 수평 기간들에 대응하여 순차적으로 구동될 수 있다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 제1 화소(PX1)의 구동 방법은 초기화 단계, 문턱 전압 보상 단계, 데이터 기입 단계, 및 발광 단계를 포함할 수 있다.
초기화 단계는 제1 기간(P1) 동안 수행될 수 있다. 초기화 단계에서는 제4 트랜지스터(T4)를 턴 온시켜 제2 노드(N2)에 초기화 전원 전압(VINT)을 공급할 수 있다. 이를 위하여, 제1 기간(P1) 동안 제3 주사선(SL3)으로 게이트-온 전압의 제3 주사 신호(GI)가 공급될 수 있다.
또한, 초기화 단계에서는 제3 트랜지스터(T3)를 함께 턴 온시켜 제1 노드(N1)에 기준 전원 전압(VREF)을 공급할 수 있다. 이를 위하여, 제1 기간(P1) 동안 제2 주사선(SL2)으로 게이트-온 전압의 제2 주사 신호(GR)가 함께 공급될 수 있다.
또한, 초기화 단계에서는 제5 트랜지스터(T5)를 턴 오프시켜 제1 트랜지스터(T1)에 의해 구동 전류가 발생하는 것을 차단할 수 있다. 이를 위하여, 제1 기간(P1) 동안 발광 제어선(ECL)으로 게이트-오프 전압의 발광 제어 신호(EM)가 공급될 수 있다.
상술한 초기화 동작을 통하여, 제1 화소(PX1)는 이전 단위 기간(일 예로, 이전 프레임 기간)에 공급된 데이터 신호의 영향을 받지 않도록 초기화될 수 있다.
이때, 제1 노드(N1)의 전압 및 제2 노드(N2)의 전압은 하기의 수학식 1과 같을 수 있다.
Figure pat00001
Figure pat00002
(여기서, VN1은 제1 노드(N1)의 전압, VREF는 기준 전원 전압, VN2는 제2 노드(N2)의 전압, VINT는 초기화 전원 전압)
문턱 전압 보상 단계는 제2 기간(P2) 동안 수행될 수 있다. 문턱 전압 보상 단계에서는 제3 트랜지스터(T3) 및 제5 트랜지스터(T5)를 턴 온시켜 제1 커패시터(Cst)에 제1 트랜지스터(T1)의 문턱 전압을 저장할 수 있다.
이를 위하여, 제2 기간(P2) 동안, 제2 주사선(SL2)으로 게이트-온 전압의 제2 주사 신호(GR)를 공급하고, 발광 제어선(ECL)으로 게이트-온 전압의 발광 제어 신호(EM)가 공급될 수 있다.
이에 따라, 제2 기간(P2) 동안에는 제3 트랜지스터(T3)가 온 상태를 유지하고, 제5 트랜지스터(T5)가 턴 온될 수 있다.
제2 기간(P2) 동안 제1 노드(N1)의 전압은 기준 전원 전압(VREF)으로 유지되고, 제2 노드(N2)의 전압은 초기화 전원 전압(VINT)으로부터, 기준 전원 전압(VREF)에서 제1 트랜지스터(T1)의 문턱 전압을 차감한 값으로 변화하게 된다.
이때, 제1 노드(N1)의 전압 및 제2 노드(N2)의 전압은 하기의 수학식 2와 같을 수 있다.
Figure pat00003
Figure pat00004
(여기서, VN1은 제1 노드(N1)의 전압, VREF는 기준 전원 전압, VN2는 제2 노드(N2)의 전압, Vth1은 제1 트랜지스터(T1)의 문턱 전압)
한편, 문턱 전압 보상 단계 동안 발광 소자(LD)를 비발광 상태로 유지하기 위하여, 기준 전원 전압(VREF)은 발광 소자(LD)를 비발광 상태로 유지시킬 수 있는 전압 레벨로 설정될 수 있다.
문턱 전압 보상 단계의 진행 시간(일 예로, 제2 기간(P2)의 지속 시간)은 제2 주사 신호(GR) 및 발광 제어 신호(EM)에 의해 결정될 수 있다. 예를 들어, 게이트-온 전압의 제2 주사 신호(GR) 및 발광 제어 신호(EM)의 폭을 조절함으로써 문턱 전압 보상 단계의 진행 시간을 조절할 수 있다.
데이터 기입 단계는 제3 기간(P3) 동안 수행될 수 있다. 데이터 기입 단계에서는 제2 트랜지스터(T2)를 턴 온시켜 제1 노드(N1)에 데이터 신호를 공급할 수 있다. 예를 들어, 데이터 기입 단계에서는 데이터선(DL)으로부터 전달된 데이터 신호가 제2 트랜지스터(T2)를 경유하여 제1 노드(N1)로 공급될 수 있다.
이를 위하여, 제3 기간(P3) 동안에는 제1 주사선(SL1)으로 게이트-온 전압의 제1 주사 신호(GW)가 공급될 수 있다. 이에 따라, 제3 기간(P3) 동안에는 제1 트랜지스터(T1)가 온 상태를 유지하고, 제3 트랜지스터(T3), 제4 트랜지스터(T4), 및 제5 트랜지스터(T5)는 오프 상태를 유지할 수 있다.
제3 기간(P3) 동안 제1 노드(N1)의 전압은 데이터 신호의 전압(일 예로, 데이터 전압(Vdata))으로 유지될 수 있다. 제3 기간(P3) 동안 제1 노드(N1)의 전압 및 제2 노드(N2)의 전압은 하기의 수학식 3과 같을 수 있다.
Figure pat00005
Figure pat00006
(여기서, VN1은 제1 노드(N1)의 전압, Vdata는 데이터 전압, VREF는 기준 전원 전압, VN2는 제2 노드(N2)의 전압, Vth1은 제1 트랜지스터(T1)의 문턱 전압)
추가적으로, 수학식 3에서는 설명의 편의성을 위하여 제3 기간(P3) 동안 제2 노드(N2)가 VREF-Vth1 전압을 유지한다고 설명하였지만, 실시예들이 이에 한정되지는 않는다.
일 예로, 제3 기간(P3) 동안 제1 노드(N1)는 기준 전원 전압(VREF)에서 데이터 전압(Vdata)으로 변경될 수 있고, 제1 커패시터(Cst)의 커플링에 의하여 제1 노드(N1)의 전압 변화량에 대응하여 제2 노드(N2)의 전압이 변화될 수 있다. 다만, 본 발명의 실시예에서는 제1 커패시터(Cst)의 정전 용량에 비하여 제2 커패시터(Chold)의 정전 용량을 크게 설정할 수 있고, 이에 따라 제3 기간(P3) 동안 제2 노드(N2)의 전압 변경량을 최소화할 수 있다. 이후, 설명의 편의성을 위하여 제3 기간(P3) 동안 제2 노드(N2)는 VREF-Vth1 전압을 유지한다고 가정하기로 한다.
마지막으로, 발광 단계는 제4 기간(P4) 동안 수행될 수 있다. 발광 단계에서는 제1 트랜지스터(T1)에 의해, 제1 커패시터(Cst)에 저장된 전압에 대응하는 구동 전류가 발광 소자(LD)로 공급될 수 있다.
이를 위하여, 제4 기간(P4) 동안에는 제1, 제2 및 제3 주사선(SL1, SL2, SL3)으로 게이트-온 전압의 주사 신호(GW, GR, GI)가 공급되지 않을 수 있다. 예를 들어, 제4 기간(P4) 동안 제1, 제2 및 제3 주사선(SL1, SL2, SL3)의 전압은 게이트-오프 전압일 수 있다. 제4 기간(P4) 동안, 발광 제어선(ECL)으로 게이트-오프 전압의 발광 제어 신호(EM)가 공급되지 않을 수 있다. 예를 들어, 제4 기간(P4) 동안 발광 제어선(ECL)의 전압은 게이트-온 전압일 수 있다. 이에 따라, 제5 트랜지스터(T5)가 턴 온될 수 있다.
제4 기간(P4) 동안 제1 노드(N1)의 전압 및 제2 노드(N2)의 전압은 하기의 수학식 4와 같을 수 있다. 이에 따라, 제1 트랜지스터(T1)는 아래 수학식 4에 따른 구동 전류를 발광 소자(LD)로 공급할 수 있다.
Figure pat00007
Figure pat00008
Figure pat00009
(여기서, VN1은 제1 노드(N1)의 전압, Vdata는 데이터 전압, Vld는 제2 노드(N2)의 전압, VREF는 기준 전원 전압, Vth1은 제1 트랜지스터(T1)의 문턱 전압, VN2는 제2 노드(N2)의 전압(일 예로, 애노드 전압), Ild는 제1 트랜지스터(T1)에 의해 생성되는 구동 전류, k는 상수, Vgs는 제1 트랜지스터(T1)의 게이트-소스 간 전압, Cst는 제1 커패시터의 정전용량, Chold는 제2 커패시터의 정전용량, Cld는 발광 소자에 형성된 기생용량)
상기 수학식 4에서 알 수 있듯이 제1 트랜지스터(T1)의 문턱 전압(Vth1)이 상쇄될 수 있다. 이에 따라, 제1 화소들(PX1)에 포함된 제1 구동 트랜지스터들(DT1), 즉 제1 트랜지스터들(T1)의 문턱 전압 편차로 인한 휘도 불균일 현상을 방지 또는 저감할 수 있다.
다만, 제1 트랜지스터(T1)의 열화 특성에 따라서는, 제1 화소(PX1)의 내부에서 제1 트랜지스터(T1)의 문턱 전압을 보상하더라도, 상기 제1 트랜지스터(T1)의 열화에 따른 성능 저하로 인하여 시간이 경과할수록 동일한 계조 전압에 대하여 상기 제1 트랜지스터(T1)에서 생성되는 구동 전류(Ild)가 감소할 수 있다. 예를 들어, 제1 트랜지스터(T1)가 산화물 반도체 트랜지스터일 경우, 시간이 경과할수록 제1 트랜지스터(T1)가 열화되어 제1 화소(PX1)에 흐르는 구동 전류(Ild)가 감소할 수 있다. 예를 들어, 제1 화소(PX1)의 사용량이 증가할수록 제1 트랜지스터(T1)가 열화되어, 제1 화소(PX1)에 흐르는 구동 전류(Ild) 및 휘도가 점차적으로 감소할 수 있다. 따라서, 본 발명의 실시예들에서는, 각각의 제1 화소들(PX1)의 내부에서 각각의 제1 트랜지스터들(T1)의 문턱 전압들(Vth1)을 보상하도록 제1 화소들(PX1)을 내부 보상 화소들로 형성하면서도, 상기 제1 화소들(PX1)과 함께 표시 패널(100)에 형성된 적어도 하나의 제2 화소(PX2)로부터 도출된 열화 특성에 기반하여, 제1 화소들(PX1)의 열화를 보상할 수 있도록 제1 영상 데이터(IDT)를 제2 영상 데이터(CDT)로 변환할 수 있다. 이에 따라, 제1 화소들(PX1)의 열화를 보다 정확하게 예측 및 보상할 수 있다.
도 5는 본 발명의 일 실시예에 의한 제2 화소(PX2)를 나타내는 회로도이다. 실시예에 따라, 도 5의 제2 화소(PX2)는 도 1 또는 도 2의 표시 장치(10)에 제공된 제2 화소(PX2)일 수 있다. 표시 장치(10)는 적어도 하나의 제2 화소(PX2)를 포함할 수 있다.
도 1 내지 도 5를 참조하면, 제2 화소(PX2)는 적어도 하나의 제어선(CL) 및 더미 데이터선(DDL)에 연결될 수 있다. 일 실시예에서, 제2 화소(PX2)는 제1 제어선(CL1), 제2 제어선(CL2), 제3 제어선(CL3), 제4 제어선(CL4), 및 더미 데이터선(DDL)에 연결될 수 있다.
제2 화소(PX2)는 전원선들에 더 연결될 수 있다. 예를 들어, 제2 화소(PX2)는 제1 전원선(PL1) 및 제2 전원선(PL2)에 연결될 수 있다. 일 실시예에서, 제2 화소(PX2)는 기준 전원선(RFL) 및 초기화 전원선(INL)에 더 연결될 수 있다.
일 실시예에서, 제2 화소(PX2)는, 제2 화소 회로(PXC2), 및 상기 제2 화소 회로(PXC2)에 연결된 비발광 다이오드(DI)(일 예로, 트랜지스터를 순방향으로 다이오드 연결한 구조의 비발광 다이오드)를 포함할 수 있다. 다른 실시예에서, 제2 화소(PX2)는, 제2 화소 회로(PXC2), 및 상기 제2 화소 회로(PXC2)에 연결된 발광 소자(일 예로, 제1 화소들(PX1)의 발광 소자들(LD)과 동일한 종류 및/또는 구조의 발광 소자)를 포함할 수 있다.
일 실시예에서, 제2 화소 회로(PXC2)의 구조는 제1 화소 회로(PXC1)의 구조와 실질적으로 동일 또는 유사할 수 있다. 예를 들어, 제2 화소 회로(PXC2)는, 각각 제1 화소 회로(PXC1)의 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제1 커패시터(Cst) 및 제2 커패시터(Chold)에 대응하는, 제1 트랜지스터(T1')("제2 구동 트랜지스터(DT2)"라고도 함), 제2 트랜지스터(T2'), 제3 트랜지스터(T3'), 제4 트랜지스터(T4'), 제5 트랜지스터(T5'), 제1 커패시터(Cst') 및 제2 커패시터(Chold')를 포함할 수 있다.
제2 화소(PX2)는, 제2 구동 신호들(DRS2) 및 구동 전압들에 의해 구동될 수 있다. 제2 구동 신호들(DRS2)은, 제1 제어 신호(CS1) 및 계조 전압(Vgr)을 포함할 수 있다. 일 실시예에서, 제2 구동 신호들(DRS2)은, 제2 제어 신호(CS2), 제3 제어 신호(CS3) 및/또는 제4 제어 신호(CS4)를 더 포함할 수 있다. 구동 전압들은, 제1 전원 전압(VDD) 및 제2 전원 전압(VSS)을 포함할 수 있다. 일 실시예에서, 구동 전압들은, 기준 전원 전압(VREF) 및/또는 초기화 전원 전압(VINT)을 더 포함할 수 있다.
제1 트랜지스터(T1')는 제1 전원선(PL1)과 제2 노드(N2')의 사이에 연결될 수 있다. 예를 들어, 제1 트랜지스터(T1')의 제1 전극은 제5 트랜지스터(T5')를 거쳐 제1 전원선(PL1)에 연결될 수 있고, 제1 트랜지스터(T1')의 제2 전극은 제2 노드(N2')에 연결될 수 있다. 제2 노드(N2')는 제1 트랜지스터(T1')와 비발광 다이오드(DI)(또는, 제2 화소(PX2)의 발광 소자) 사이의 노드일 수 있다. 제1 트랜지스터(T1')의 게이트 전극은 제1 노드(N1')에 연결될 수 있다. 제1 트랜지스터(T1')는 제1 노드(N1')의 전압에 대응하는 구동 전류(I_PX2)를 생성할 수 있다.
일 실시예에서, 제1 트랜지스터(T1')는 제1 화소들(PX1)의 제1 트랜지스터들(T1)과 동일한 종류, 구조 및/또는 크기의 트랜지스터일 수 있고, 상기 제1 화소들(PX1)의 제1 트랜지스터들(T1)과 동시에 형성될 수 있다. 예를 들어, 제1 트랜지스터(T1')는 제1 화소들(PX1)의 제1 트랜지스터들(T1)과 실질적으로 동일하게 형성될 수 있다. 일 예로, 제1 트랜지스터(T1')는 제1 화소들(PX1)의 제1 트랜지스터들(T1)과 실질적으로 동일한 산화물 반도체 트랜지스터일 수 있다.
이에 따라, 제1 트랜지스터(T1')는 제1 화소들(PX1)의 제1 트랜지스터들(T1)(일 예로, 인접한 제1 화소들(PX1)의 제1 트랜지스터들(T1))과 실질적으로 유사 또는 동일한 열화 특성을 나타낼 수 있다. 따라서, 제1 트랜지스터(T1')의 열화에 따른 구동 전류(I_PX2) 및/또는 휘도의 변화 등을 검출하게 되면, 동일한 사용량(일 예로, 에이지)에서의 제1 화소들(PX1)의 제1 트랜지스터들(T1)의 열화에 따른 구동 전류(Ild) 및/또는 휘도 변화를 보다 정확하게 예측할 수 있다.
제2 트랜지스터(T2')는 더미 데이터선(DDL)과 제1 노드(N1')의 사이에 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제1 제어선(CL1)에 연결될 수 있다.
제2 트랜지스터(T2')는 제1 제어선(CL1)으로 공급되는 제1 제어 신호(CS1)에 응답하여 턴 온될 수 있다. 제2 트랜지스터(T2')가 턴 온되는 경우, 더미 데이터선(DDL)으로 공급된 계조 전압(Vgr)이 제1 노드(N1')로 전달될 수 있다.
제3 트랜지스터(T3')는 기준 전원선(RFL)과 제1 노드(N1')의 사이에 연결될 수 있다. 제3 트랜지스터(T3')의 게이트 전극은 제2 제어선(CL2)에 연결될 수 있다.
제3 트랜지스터(T3')는 제2 제어선(CL2)으로 공급되는 제2 제어 신호(CS2)에 응답하여 턴 온될 수 있다. 제3 트랜지스터(T3')가 턴 온되는 경우, 기준 전원 전압(VREF)이 제1 노드(N1')에 전달될 수 있다.
제4 트랜지스터(T4')는 제2 노드(N2')와 초기화 전원선(INL)의 사이에 연결될 수 있다. 제4 트랜지스터(T4')의 게이트 전극은 제3 제어선(CL3)에 연결될 수 있다.
제4 트랜지스터(T4')는 제3 제어선(CL3)으로 공급되는 제3 제어 신호(CS3)에 응답하여 턴 온될 수 있다. 제4 트랜지스터(T4')가 턴 온되는 경우, 제2 노드(N2')로 초기화 전원 전압(VINT)이 전달될 수 있다.
제5 트랜지스터(T5')는 제1 전원선(PL1)과 제1 트랜지스터(T1')의 사이에 연결될 수 있다. 제5 트랜지스터(T5')의 게이트 전극은 제4 제어선(CL4)에 연결될 수 있다.
제5 트랜지스터(T5')는 제4 제어선(CL4)으로 공급되는 게이트-오프 전압의 제4 제어 신호(CS4)에 응답하여 턴 오프될 수 있다. 제5 트랜지스터(T5')가 턴 오프되는 경우, 제2 화소(PX2)의 전류 패스가 차단되어, 비발광 다이오드(DI)로 구동 전류(I_PX2)가 공급되지 않을 수 있다.
제1 내지 제5 트랜지스터들(T1' 내지 T5')은 N형 트랜지스터일 수 있으나, 실시예들이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제5 트랜지스터들(T1' 내지 T5') 중 적어도 하나는, P형 트랜지스터일 수도 있다. 일 실시예에서, 제2 화소(PX2)의 제1 내지 제5 트랜지스터들(T1' 내지 T5')은 제1 화소(PX1)의 제1 내지 제5 트랜지스터들(T1 내지 T5)과 실질적으로 동일하게 형성될 수 있다. 이에 따라, 제2 화소(PX2)는 제1 화소들(PX1)과 실질적으로 유사 또는 동일한 열화 특성을 나타낼 수 있다.
제1 커패시터(Cst')는 제1 노드(N1')와 제2 노드(N2')의 사이에 연결될 수 있다. 제1 커패시터(Cst')에는 계조 전압(Vgr)에 대응되는 전압이 저장될 수 있다.
제2 커패시터(Chold')는 제1 전원선(PL1)과 제2 노드(N2')의 사이에 연결될 수 있다. 제2 커패시터(Chold')는 제2 노드(N2')의 전압을 안정화할 수 있다.
비발광 다이오드(DI)는 제2 노드(N2')와 제2 전원선(PL2)의 사이에 순방향으로 연결될 수 있다. 이에 따라, 제2 화소(PX2)가 발광하지 않더라도 제1 트랜지스터(T1')에 의해 생성되는 구동 전류(I_PX2)가 비발광 다이오드(DI)에 흐를 수 있다.
다른 실시예에서, 제2 화소(PX2)는 제1 화소들(PX1)의 발광 소자들(LD)과 함께 형성되는 발광 소자를 포함할 수 있고, 제1 트랜지스터(T1')에 의해 생성되는 구동 전류(I_PX2)에 의해 발광할 수 있다. 제2 화소(PX2)가 시인되는 것을 원치 않을 경우, 차광막 등을 이용하여 제2 화소(PX2)에서 생성되는 광이 사용자에게 인지되는 것을 차단할 수 있다.
일 실시예에서, 제2 구동 신호들(DRS2)은 제1 구동 신호들(DRS1)과 실질적으로 동일 또는 유사한 파형을 가질 수 있다. 예를 들어, 제1 제어 신호(CS1), 제2 제어 신호(CS2), 제3 제어 신호(CS3) 및 제4 제어 신호(CS4)는, 각각 제1 주사 신호(GW), 제2 주사 신호(GR), 제3 주사 신호(GI) 및 발광 제어 신호(EM)와 실질적으로 동일 또는 유사한 파형을 가질 수 있다. 계조 전압(Vgr)은 최고 계조 및/또는 적어도 하나의 기준 계조("관찰 계조"라고도 함)에 대응하는 데이터 전압(Vdata)일 수 있다.
다만, 제2 구동 신호들(DRS2)은 제1 구동 신호들(DRS1)과 별개로 공급될 수 있고, 이에 따라 제1 화소들(PX1)과 제2 화소(PX2)를 독립적으로 구동할 수 있다. 예를 들어, 제2 구동 신호들(DRS2)은 제1 화소들(PX1)이 구동되는 표시 기간 및 제2 화소(PX2)의 전류(I_PX2)를 센싱하는 센싱 기간 모두에서 제2 화소(PX2)로 공급될 수 있다.
일 실시예에서, 제1 화소들(PX1)이 구동되는 표시 기간(표시 기간과 센싱 기간이 중첩될 경우에는, 센싱 기간을 제외한 나머지 표시 기간) 동안 최대 휘도에 대응하는 최고 계조의 계조 전압(Vgr)(일 예로, 적색 화소, 녹색 화소 또는 청색 화소에서 최대 휘도를 표현하기 위해 설정된 최고 계조에 대응하는 계조 전압)이 제2 화소(PX2)로 공급될 수 있다. 이에 따라, 제2 화소(PX2)는 제1 화소들(PX1) 이상으로 열화될 수 있다.
일 실시예에서, 각각의 센싱 기간마다 적어도 하나의 기준 계조에 대응하는 계조 전압(Vgr)이 제2 화소(PX2)로 공급될 수 있다. 예를 들어, 각각의 센싱 기간 동안 다수의 기준 계조들에 대응하는 계조 전압들(Vgr)이 제2 화소(PX2)로 순차적으로 공급될 수 있다.
표시 장치(10)는, 센서부(600)의 리드아웃 회로(620)와 각각의 제2 화소(PX2)의 사이에 연결된 스위치(SW)를 더 포함할 수 있다. 스위치(SW)는 제2 화소(PX2)와 함께 표시 패널(100)에 배치되거나, 센서부(600)와 함께 회로 기판 등에 배치될 수 있다. 스위치(SW)의 위치 및 종류가 한정되지는 않는다. 예를 들어, 스위치(SW)는 제1 화소들(PX1) 및 제2 화소(PX2)와 함께 표시 패널(100)에 형성된 내장 스위치이거나, 회로 기판 등에 실장된 외장 스위치일 수 있다.
스위치(SW)는 타이밍 제어부(700) 및/또는 신호 생성부(610)에 의해 생성된 스위치 제어 신호(CS_SW)에 응답하여 턴 온될 수 있다. 예를 들어, 스위치(SW)는 각각 센싱 기간마다 스위치 제어 신호(CS_SW)에 의해 턴 온될 수 있다. 이에 따라, 각각의 센싱 기간 동안 제2 화소(PX2)가 리드아웃 회로(620)에 연결될 수 있다. 리드아웃 회로(620)는 각각의 센싱 기간 동안 각각의 기준 계조(들)에 대응하는 계조 전압(들)(Vgr)에 대응하여 제2 화소(PX2)에 흐르는 전류(I_PX2)를 검출하고, 검출된 전류(I_PX2)에 대응하는 센싱 데이터(SDT)를 생성할 수 있다. 예를 들어, 각각의 센싱 기간 동안 다수의 기준 계조들에 대응하는 계조 전압들(Vgr)을 제2 화소(PX2)에 순차적으로 공급하고, 각각의 계조 전압들(Vgr)에 대응하는 전류(I_PX2)를 센싱함으로써, 해당 에이지에서의 계조에 따른 센싱 전류 커브를 얻을 수 있다. 센싱 데이터(SDT)는 열화 보상부(710)에 저장된 대표 보상 데이터를 교정하는 데에 이용될 수 있다.
도 6은 본 발명의 일 실시예에 의한 제2 화소(PX2)를 나타내는 회로도이다. 실시예에 따라, 도 6의 제2 화소(PX2)는 도 1 또는 도 2의 표시 장치(10)에 제공된 제2 화소(PX2)일 수 있다. 도 6의 실시예를 설명함에 있어서, 도 5의 실시예와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 반복적인 설명은 생략하기로 한다.
도 1 내지 도 6을 참조하면, 제2 화소(PX2)는, 제1 화소 회로(PXC1)와 상이한 구조의 제2 화소 회로(PXC2')를 포함할 수도 있다. 예를 들어, 제1 화소 회로(PXC1)는 제1 트랜지스터(T1)의 문턱 전압(Vth1)을 상쇄할 수 있는 내부 보상 회로로 구성될 수 있고, 제2 화소 회로(PXC2')는 제1 트랜지스터(T1')의 문턱 전압을 상쇄하기 위한 회로 소자들을 포함하지 않을 수 있다. 일 예로, 제2 화소 회로(PXC2')는, 계조 전압(Vgr)에 대응하여 구동 전류(I_PX2)를 생성하기 위해 필수적인 구성들(일 예로, 제1 트랜지스터(T1'), 제2 트랜지스터(T2') 및 제1 커패시터(Cst'))을 포함할 수 있고, 나머지 구성들(일 예로, 제3 트랜지스터(T3'), 제4 트랜지스터(T4'), 제5 트랜지스터(T5') 및/또는 제2 커패시터(Chold')) 중 적어도 하나를 포함하지 않을 수 있다. 제2 화소(PX2)의 구조 및 이에 따른 구동 방법은 실시예에 따라 다양하게 변경될 수 있다.
실시예에 따라, 도 5의 실시예에서와 유사한 방식으로, 표시 기간 및 센싱 기간 동안 제2 화소(PX2)로 각각 최고 계조 및 적어도 하나의 기준 계조에 대응하는 계조 전압(Vgr)이 공급될 수 있다. 이에 따라, 제2 화소(PX2)는 제1 화소들(PX1) 이상으로 열화될 수 있고, 각각의 센싱 기간 동안 각각의 기준 계조에 대응하는 제2 화소(PX2)의 전류(I_PX2)를 센싱할 수 있다.
도 7은 본 발명의 일 실시예에 의한 화소의 에이지에 따른 전류 및 휘도 변화를 개략적으로 나타내는 그래프이다.
도 7을 참조하면, 화소(일 예로, 각각의 제1 화소(PX1) 또는 제2 화소(PX2))의 에이지가 증가할수록 화소가 열화될 수 있다. 에이지는 화소의 사용량을 나타내는 지표일 수 있고, 누적 데이터(또는, 누적 계조 전압)에 기초한 스트레스 시간에 대응할 수 있다. 또한, 에이지에는 온도나 구동 트랜지스터의 특성 등 다른 요인이 더 반영될 수 있다. 예를 들어, 패널의 온도나 구동 트랜지스터의 초기 문턱 전압 등에 대한 정보에 기반한 가속 계수 또는 가중치를 부여하여, 화소의 에이지를 산출할 수 있다. 실시예들을 설명함에 있어서, "구동 트랜지스터(들)"라 함은, 제1 구동 트랜지스터(들)(DT1) 및 구동 트랜지스터(들)(DT2)를 통칭하는 용어일 수 있다.
화소가 열화될수록 동일한 데이터 전압(Vdata)(또는, 계조 전압(Vgr))에 대하여 각각의 화소에 흐르는 전류는 점차적으로 감소할 수 있다. 화소에 흐르는 전류가 감소하게 되면, 화소의 휘도도 감소할 수 있다.
이에 따라, 본 발명의 실시예들에서는 화소의 전류 및/또는 휘도 변화를 보다 정확하게 예측하여 보상한다. 예를 들어, 실시예들에서는 표시 패널(100)에 제공된 적어도 하나의 제2 화소(PX2)에 흐르는 전류(I_PX2)를 주기적으로 센싱하고, 이에 따라 생성된 센싱 데이터(SDT)를 이용하여 대표 보상 데이터를 교정할 수 있다.
도 8은 본 발명의 일 실시예에 의한 열화 보상부(710)를 나타내는 블록도이다. 예를 들어, 도 8은 도 1의 표시 장치(10)에서와 같이, 하나의 제2 화소(PX2)가 제공되는 실시예에 대응하는 열화 보상부(710)를 나타낼 수 있다.
도 9는 화소의 에이지 및 구동 트랜지스터의 초기 문턱 전압에 따른 전류의 변화를 개략적으로 나타내는 그래프이다. 도 10은 화소의 에이지 및 구동 트랜지스터의 초기 문턱 전압에 따른 구동 트랜지스터의 문턱 전압 변화량을 나타내는 그래프이다. 도 11은 센싱 데이터(SDT)에 대응하는 보상 값을 산출하는 방법을 설명하기 위한 그래프이다.
도 8 내지 도 11을 참조하면, 열화 보상부(710)는 누적부(711), 메모리(712), 에이지 산출부(713), 데이터 변환부(714) 및 교정부(715)를 포함할 수 있다.
누적부(711)는 제2 영상 데이터(CDT)(또는, 제1 영상 데이터(IDT))를 누적하여 누적 데이터(ACD)를 생성하고, 상기 누적 데이터(ACD)를 메모리(712)에 저장할 수 있다. 예를 들어, 누적부(711)는 메모리(712)에 기 저장되어 있는 누적 데이터(ACD)(일 예로, 이전 프레임 기간까지의 누적 데이터)에 현재 시점(일 예로, 현재 프레임 기간을 포함한 적어도 한 프레임 기간)에서 생성된 제2 영상 데이터(CDT)를 가산하여 누적 데이터(ACD)를 실시간으로 업데이트할 수 있다. 일 실시예에서, 누적부(711)는 데이터 압축 방식 등을 사용하여 누적 데이터(ACD)를 생성할 수 있다.
메모리(712)는 누적 데이터(ACD) 및 대표 보상 데이터(CPD)를 저장할 수 있다. 대표 보상 데이터(CPD)는, 표시 장치(10)의 출하 전에 상기 표시 장치(10)와 동일한 모델의 표본 표시 장치(들)의 제2 화소(들)(PX2)에서 측정한 초기 열화 특성에 기반하여 모델링된 대표 전류 커브에 따른 에이지 및 기준 계조별 보상 값(일 예로, 계조 또는 전압 도메인으로 산출된 보상 값)이 저장된 데이터(일 예로, 룩업 테이블의 형태로 저장된 데이터)일 수 있다. 또한, 대표 보상 데이터(CPD)는, 교정부(715)에서 생성되는 교정 값에 따라 각각의 센싱 기간마다(또는, 적어도 하나의 센싱 기간에서) 교정될 수 있다.
에이지 산출부(713)는 누적 데이터(ACD)에 기초하여 제1 화소들(PX1)의 에이지를 산출할 수 있다. 일 실시예에서, 에이지 산출부(713)는 제1 참조 데이터(RDT1)를 공급받고, 제1 참조 데이터(RDT1)를 추가적으로 반영하여 제1 화소들(PX1)의 에이지를 산출할 수 있다. 제1 참조 데이터(RDT1)는 누적 데이터(ACD) 이외에 제1 화소들(PX1)의 열화에 영향을 미칠 수 있는 다른 요인과 관련한 정보를 포함할 수 있다. 예를 들어, 제1 참조 데이터(RDT1)는, 온도 정보, 및/또는 제1 화소들(PX1)에 제공된 제1 트랜지스터들(T1)의 초기 문턱 전압 정보 등을 포함할 수 있다.
일 실시예에서, 화소(일 예로, 제1 화소(PX1) 또는 제2 화소(PX2))의 구동 트랜지스터(일 예로, 제1 화소(PX1)의 제1 트랜지스터(T1)(이하, "제1 구동 트랜지스터(DT1)"라 함) 또는 제2 화소(PX2)의 제1 트랜지스터(T1')(이하, "제2 구동 트랜지스터(DT2)"라 함)가 산화물 트랜지스터인 경우, 상기 구동 트랜지스터의 열화 특성(일 예로, 문턱 전압의 변화량(△Vth))은 상기 구동 트랜지스터의 초기 문턱 전압(Initial Vth)에 따라 달라질 수 있다. 예를 들어, 도 9에 도시된 바와 같이 구동 트랜지스터의 초기 문턱 전압에 따라, 화소의 에이지에 따른 전류 커브가 달라질 수 있다.
구동 트랜지스터의 초기 문턱 전압이 클수록 구동 트랜지스터의 열화 속도가 빠를 수 있다. 예를 들어, 구동 트랜지스터의 초기 문턱 전압이 1V인 화소의 에이지에 따른 전류 감소량은, 구동 트랜지스터의 초기 문턱 전압이 0.5V인 화소의 에이지에 따른 전류 감소량보다 클 수 있다. 또한, 도 9의 그래프에서 점선들로 도시한 바와 같이, 구동 트랜지스터의 초기 문턱 전압이 동일한 경우에도, 화소 및/또는 표시 장치별로 상이한 양상 및/또는 속도의 전류 변화를 나타낼 수 있다.
또한, 도 10에서와 같이 일정 기간(일 예로, 2000 시간) 동안의 에이징(일 예로, 35° 및 170nit의 온도 및 휘도 조건 하에서 진행된 2000시간의 에이징)을 통해 구동 트랜지스터의 초기 문턱 전압에 따른 문턱 전압의 변화량(△Vth)을 측정한 결과, 구동 트랜지스터의 초기 문턱 전압이 클수록 화소의 에이지에 따른 문턱 전압의 변화량(△Vth)이 증가하는 것을 확인할 수 있다.
이에 따라, 에이지 산출부(713)는, 제1 구동 트랜지스터들(DT1)의 초기 문턱 전압 정보(일 예로, 제1 구동 트랜지스터들(DT1)의 초기 문턱 전압 또는 문턱 전압 변화량(△Vth), 및/또는 제1 구동 트랜지스터들(DT1)의 초기 문턱 전압 또는 문턱 전압 변화량(△Vth)에 대한 편차)에 따른 가속 계수 또는 가중치를 부여하여 제1 화소들(PX1)의 에이지를 산출할 수 있다. 일 실시예에서, 제1 트랜지스터들(T1)의 초기 문턱 전압 정보는, 다수의 제1 화소들(PX1)을 포함한 블록(일 예로, 도 14의 제1 블록(BLK1))별로 저장될 수 있다.
에이지 산출부(713)는, 누적 데이터(ACD) 및 제1 참조 데이터(RDT1)에 기초하여 산출된 제1 화소들(PX1)의 에이지에 대한 정보를 포함한 에이지 데이터(AGD)를 데이터 변환부(714)로 출력할 수 있다.
데이터 변환부(714)는, 제1 영상 데이터(IDT), 에이지 데이터(AGD) 및 대표 보상 데이터(CPD)에 기초하여 제2 영상 데이터(CDT)를 생성할 수 있다. 예를 들어, 데이터 변환부(714)는, 제1 화소들(PX1)의 에이지에 따라 대표 보상 데이터(CPD)로부터 각각의 보상 값들을 도출하고, 상기 보상 값들을 적용하여 제1 영상 데이터(IDT)를 제2 영상 데이터(CDT)로 변환할 수 있다.
일 예로, 데이터 변환부(714)는, 대표 보상 데이터(CPD)로부터 각각의 제1 화소(PX1)에 대응하는 에이지 및 계조의 보상 값을 도출하고, 제1 영상 데이터(IDT)에 포함된 계조 값들 중 상기 제1 화소(PX1)에 대응하는 계조 값을 상기 보상 값만큼 변경할 수 있다. 일 실시예에서, 데이터 변환부(714)는 대표 보상 데이터(CPD)에 저장되어 있지 않은 에이지 및/또는 계조의 보상 값에 대해서는 보간 방식을 이용하여 상기 보상 값을 산출할 수 있다.
교정부(715)는 센서부(600)로부터 공급되는 센싱 데이터(SDT)에 기초하여 대표 보상 데이터(CPD)의 교정 값을 산출하고, 상기 교정 값을 적용하여 메모리(712)에 저장되어 있는 대표 보상 데이터(CPD)를 교정할 수 있다. 예를 들어, 교정부(715)는 센싱 데이터(SDT), 대표 보상 데이터(CPD)의 보상 값 및 제2 참조 데이터(RDT2)에 기초하여, 해당 센싱 기간에서의 제2 화소(PX2)의 에이지에 대응하는 대표 보상 데이터(CPD)의 보상 값을 교정할 수 있다.
일 실시예에서, 제2 참조 데이터(RDT2)는 계조에 대한 제2 화소(PX2)의 초기 전류 정보(일 예로, 계조에 따른 초기 전류 커브)를 포함할 수 있다. 예를 들어, 제2 참조 데이터(RDT2)는 도 11에 도시된 바와 같은 계조에 따른 초기 전류 커브("목표 전류 커브"라고도 함)에 대응하는 계조별 초기 전류 값을 포함할 수 있다. 또한, 제2 참조 데이터(RDT2)는 각각의 센싱 데이터(SDT)에 대응하는 기준 계조들(일 예로, 각각의 센싱 기간 동안 제2 화소(PX2)로 공급된 계조 전압들(Vgr)에 대응하는 기준 계조들)에 대한 정보를 포함할 수 있다.
교정부(715)는 각각의 센싱 기간마다 공급되는 센싱 데이터(SDT)에 기초하여 해당 센싱 기간에 대응하는 에이지에서의 센싱 전류 커브(일 예로, 도 11의 점선에 대응하는 전류 커브)를 도출할 수 있다. 교정부(715)는, 초기 전류 커브와 센싱 전류 커브를 이용하여 각각의 기준 계조에 대한 보상 값을 산출할 수 있다. 예를 들어, 제1 기준 계조(G1)에 대응하는 초기 전류 커브에서의 전류와 동일한 크기의 전류가 제2 화소(PX2)에 흐르도록 하기 위해서는, 제2 계조(G2)에 대응하는 계조 전압(Vgr)을 제2 화소(PX2)에 공급하여야 할 경우, 해당 에이지에서의 제1 기준 계조(G1)에 대한 계조 보상 값(△Gs)은 아래의 수학식 5와 같을 수 있다.
Figure pat00010
(여기서, △Gs는 제1 기준 계조(G1)에 대한 보상 값(일 예로, 계조 도메인으로 산출된 보상 값), G1은 제1 기준 계조, G2는 제1 기준 계조(G1)에 대한 초기 전류 커브의 전류 값에 대응하는 센싱 전류 커브에서의 계조 값)
대표 보상 데이터(CPD)의 생성 시, 표본 표시 장치의 제2 화소(PX2)로부터 각각의 에이지 및 제1 기준 계조(G1)에 대한 보상 값을 산출하는 방식도 상술한 방식과 동일할 수 있다. 예를 들어, 표본 표시 장치에 대한 에이징 시, 제2 화소(PX2)의 초기 전류 특성에 대응하는 초기 전류 커브와, 에이징이 진행되는 동안 각각의 에이징 시점에서 제2 화소(PX2)에 흐르는 전류(I_PX2)로부터 도출된 센싱 전류 커브를 이용하여, 각각의 에이지 및 기준 계조별로 보상 값을 산출할 수 있다. 산출된 보상 값들은 에이지 및 기준 계조별로 룩업 테이블의 형태로 기록될 수 있고, 표본 표시 장치와 동일한 모델의 표시 장치들(10)의 내부에(일 예로, 메모리(712)에) 대표 보상 데이터(CPD)로서 저장될 수 있다.
교정부(715)는 해당 에이지 및 기준 계조에서 센싱 데이터(SDT)로부터 도출된 보상 값(△Gs)을, 대표 보상 데이터(CPD)의 보상 값과 비교하여, 그 차이에 해당하는 값을 교정 값으로 산출할 수 있다.
예를 들어, 해당 에이지 및 기준 계조에서의 제1 기준 계조(G1)에 대한 교정 값은 아래의 수학식 6과 같을 수 있다.
Figure pat00011
(여기서, △Gcal은 제1 기준 계조(G1)에 대한 대표 보상 데이터(CPD)의 교정 값, △Gs는 센싱 전류에 기반한 제1 기준 계조(G1)에 대한 보상 값, △Gr은 제1 기준 계조(G1)에 대한 대표 보상 데이터(CPD)의 보상 값)
교정부(715)는, 산출된 교정 값(△Gcal)을 적용하여, 대표 보상 데이터(CPD)의 보상 값들 중 해당 센싱 기간에 대응하는 에이지에서의 제1 기준 계조(G1)에 대한 보상 값(△Gr)을 교정할 수 있다. 다른 실시예에서, 교정부(715)는, 대표 보상 데이터(CPD)의 보상 값들 중 해당 센싱 기간에 대응하는 에이지에서의 제1 기준 계조(G1)에 대한 보상 값(△Gr)을 센싱 전류에 기반한 제1 기준 계조(G1)에 대한 보상 값(△Gs)으로 바로 변경할 수도 있다.
일 실시예에서, 제2 참조 데이터(RDT2)는 표본 표시 장치의 제2 화소(PX2)에 포함된 구동 트랜지스터(이하, "표본 트랜지스터"라고 함)의 초기 문턱 전압 정보(일 예로, 상기 표본 트랜지스터의 초기 문턱 전압 및/또는 문턱 전압 변화량)(이하, "표본 문턱 전압 정보"라고 함)를 더 포함할 수 있다. 교정부(715)는, 표본 문턱 전압 정보를 대표 보상 데이터(CPD)의 교정 여부를 결정하거나, 교정 값(△Gcal)을 산출하는 데에 이용할 수 있다.
예를 들어, 교정부(715)는, 센싱 데이터(SDT)로부터 제2 구동 트랜지스터(DT2)의 초기 문턱 전압 정보(일 예로, 제2 구동 트랜지스터(DT2)의 초기 문턱 전압 및/또는 문턱 전압 변화량)를 도출할 수 있다. 교정부(715)는 상기 제2 구동 트랜지스터(DT2)의 초기 문턱 전압 정보와 표본 문턱 전압 정보에 기초하여, 대표 보상 데이터(CPD)의 교정 여부를 결정하거나, 교정 값(△Gcal)을 산출하는 데에 이용할 수 있다.
일 실시예에서, 교정부(715)는 제2 구동 트랜지스터(DT2)의 초기 문턱 전압 정보를 표본 문턱 전압 정보와 비교하여, 해당 센싱 기간에서 생성된 센싱 데이터(SDT)에 기초하여 대표 보상 데이터(CPD)를 교정할 것인지의 여부를 결정할 수 있다. 예를 들어, 교정부(715)는 제2 구동 트랜지스터(DT2)의 초기 문턱 전압 정보와 표본 문턱 전압 정보의 차이 값을 도출하여 센싱 데이터(SDT)의 신뢰성(일 예로, 노이즈 레벨)을 판단할 수 있다. 교정부(715)는 센싱 데이터(SDT)의 신뢰성이 낮은 것으로 판단될 경우에는 대표 보상 데이터(CPD)를 교정하지 않고, 이외의 경우에는 센싱 데이터(SDT)에 기초하여 대표 보상 데이터(CPD)의 보상 값을 교정할 수 있다.
일 실시예에서, 교정부(715)는 제2 구동 트랜지스터(DT2)의 초기 문턱 전압 정보를 표본 문턱 전압 정보와 비교하여, 제2 구동 트랜지스터(DT2)와 표본 트랜지스터의 열화 특성(일 예로, 열화율 또는 열화 속도)의 차이를 도출할 수 있다. 교정부(715)는 제2 구동 트랜지스터(DT2)와 표본 트랜지스터의 열화 특성의 차이에 기초하여, 제2 구동 트랜지스터(DT2)의 에이지에 대응하는 표본 트랜지스터의 에이지를 도출할 수 있다. 교정부(715)는 구동 트랜지스터(DT2)의 에이지와 표본 트랜지스터의 에이지를 동일하게 맞춘 상태에서, 대표 보상 데이터(CPD)로부터 상기 표본 트랜지스터의 에이지에 대응하는 보상 값을 도출할 수 있다. 교정부(715)는 상기 대표 보상 데이터(CPD)의 보상 값과 센싱 데이터(SDT)로부터 도출된 보상 값의 차이 값에 해당하는 교정 값을 적용하여 상기 대표 보상 데이터(CPD)의 보상 값을 교정할 수 있다. 예를 들어, 교정부(715)는, 단순히 제2 구동 트랜지스터(DT2)와 표본 트랜지스터의 사용 시간이 동일한 시간대에서 센싱 데이터(SDT)로부터 도출된 보상 값과 대표 보상 데이터(CPD)의 보상 값을 비교하지 않고, 표본 트랜지스터와 제2 구동 트랜지스터(DT2)의 열화 속도의 차이를 반영하여 표본 트랜지스터가 제2 구동 트랜지스터(DT2)와 실질적으로 동일 또는 유사하게 열화된 시점에 대응하는 에이지를 산출할 수 있다. 교정부는 산출된 에이지에 대한 대표 보상 데이터(CPD)의 보상 값을 추출하여 센싱 데이터(SDT)로부터 도출된 보상 값과 비교하여, 대표 보상 데이터(CPD)의 보상 값을 교정할 수 있다. 교정된 대표 보상 데이터(CPD)의 보상 값을 이용하여 제1 영상 데이터(IDT)를 제2 영상 데이터(CDT)로 변환할 때에는, 제1 구동 트랜지스터들(DT1)의 초기 문턱 전압 산포를 반영한 가속 계수 또는 가중치를 적용하여 제1 화소들(PX1)의 에이지를 산출하고, 산출된 에이지에 따라 대표 보상 데이터(CPD)의 보상 값을 적용할 수 있다. 따라서, 표본 트랜지스터와 제2 구동 트랜지스터(DT2)의 초기 문턱 전압 편차 등에 따른 열화 편차를 반영하여 대표 보상 데이터(CPD)를 교정하게 되면, 제1 화소들(PX1)의 열화를 보다 정확하게 보상할 수 있다.
도 12는 본 발명의 일 실시예에 의한 열화 보상부(710)를 나타내는 블록도이다. 예를 들어, 도 12는 도 2의 표시 장치(10)에서와 같이, 적어도 두 개의 제2 화소들(PX2)이 제공되는 실시예에 대응하는 열화 보상부(710)를 나타낼 수 있다. 도 12의 실시예에서, 도 8의 실시예와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 반복적인 설명은 생략하기로 한다.
도 13은 구동 트랜지스터들의 초기 문턱 전압 및 구동 전류에 따른 구동 트랜지스터들의 문턱 전압 변화량을 나타내는 그래프이다. 예를 들어, 도 13은 표본 표시 장치에 대한 에이징이 진행되는 기간의 초기에 해당하는 특정 시간대에서의 적색 화소, 녹색 화소 및 청색 화소 각각의 구동 트랜지스터의 문턱 전압(Vth), 및 적색 화소, 녹색 화소 및 청색 화소의 최고 계조에 대응하는 구동 전류(I_R, I_G, I_B)에 따른, 적색 화소, 녹색 화소 및 청색 화소 각각의 구동 트랜지스터의 문턱 전압 변화량(△Vth)을 나타낼 수 있다.
도 14는 본 발명의 일 실시예에 의한 표시 영역(DA)을 나타내는 평면도이다. 예를 들어, 도 14는 각각 제1 화소들(PX1)의 위치 및 제2 화소(PX2)를 기준으로, 표시 영역(DA)을 제1 블록들(BLK1) 및 제2 블록들(BLK2)로 구획한 실시예를 나타낼 수 있다.
도 2 내지 도 14를 참조하면, 표시 장치(10)는 적어도 두 개의 제2 화소들(PX2)을 포함할 수 있다. 센서부(600)는, 제2 화소들(PX2)에 전기적으로 연결되어 상기 제2 화소들(PX2)의 전류(I_PX2)를 개별적으로 센싱할 수 있고, 각각의 제2 화소들(PX)에 대응하는 센싱 데이터(SDT)를 생성할 수 있다.
열화 보상부(710)는 각각의 제2 화소들(PX2)에 대응하는 대표 보상 데이터(CPD)를 개별적으로 저장할 수 있다. 열화 보상부(710)는 센싱 기간마다 각각의 제2 화소들(PX2)에 흐르는 전류(I_PX2)에 따라 생성되는 센싱 데이터(SDT)에 기초하여, 각각의 제2 화소들(PX2)에 대응하는 대표 보상 데이터(CPD)를 개별적으로 교정할 수 있다.
예를 들어, 표시 장치(10)가 N(N은 2 이상의 자연수)개의 제2 화소들(PX2)을 포함하는 경우, 열화 보상부(710)는 서로 다른 제2 화소들(PX2)에 대응하는 N개의 대표 보상 데이터(CPD1 내지 CPDN)를 포함하고, 각각의 제2 화소들(PX2)에 대응하는 센싱 데이터(SDT)에 기초하여, N개의 대표 보상 데이터(CPD1 내지 CPDN)를 개별적으로 교정하여 업데이트할 수 있다. 예를 들어, 첫 번째 제2 화소(PX2)에 대응하는 제1 보상 데이터(CPD1)는, 상기 첫 번째 제2 화소(PX2)에 대응하는 제1 센싱 데이터(SDT1)에 기초하여 주기적 및/또는 조건적으로 업데이트될 수 있고, N번째 제2 화소(PX2)에 대응하는 제1 보상 데이터(CPDN)는, 상기 N번째 제2 화소(PX2)에 대응하는 제N 센싱 데이터(SDTN)에 기초하여 주기적 및/또는 조건적으로 업데이트될 수 있다.
일 실시예에서, 제1 화소들(PX1)은 서로 다른 색의 화소들을 포함할 수 있다. 예를 들어, 제1 화소들(PX1)은 제1 색 화소들(일 예로, 적색 화소들), 제2 색 화소들(일 예로, 녹색 화소들) 및 제3 색 화소들(일 예로, 청색 화소들)을 포함할 수 있다. 제1 색 화소들, 제2 색 화소들 및 제3 색 화소들은 동일한 계조 및/또는 휘도에 대하여 서로 다른 데이터 전압(Vdata)의 데이터 신호들을 공급받을 수 있고, 서로 다른 열화 특성을 나타낼 수 있다.
예를 들어, 도 13에서와 같이 에이징이 진행되는 동안 초기의 특정 시간(일 예로, 168 시간)에서의 구동 트랜지스터들(일 예로, 제1 및/또는 제2 구동 트랜지스터들(DT1, DT2)) 각각의 초기 문턱 전압, 및 각각의 구동 전류에 따라, 보다 시간이 경과한 시점(일 예로, 1000 시간)에서의 구동 트랜지스터들의 문턱 전압의 변화량(△Vth)은 초기 문턱 전압 및 구동 전류에 따라 달라질 수 있다. 일 예로, 동일한 초기 문턱 전압을 가지는 구동 트랜지스터들을 각각 적색 화소의 피크 휘도에 대응하는 구동 전류(I_R), 녹색 화소의 피크 휘도에 대응하는 구동 전류(I_G) 및 청색 화소의 피크 휘도에 대응하는 구동 전류(I_B)로 구동하였을 경우, 상기 구동 트랜지스터들의 문턱 전압의 변화량(△Vth)은 서로 다를 수 있다. 또한, 동일한 구동 전류(일 예로, 적색 화소, 녹색 화소 또는 청색 화소의 피크 휘도에 대응하는 구동 전류(I_R, I_G 또는 I_B)로 구동 트랜지스터들을 구동하였을 경우, 상기 구동 트랜지스터들의 초기 문턱 전압에 따라 상기 구동 트랜지스터들의 문턱 전압의 변화량(△Vth)은 서로 다를 수 있다.
일 실시예에서, 서로 다른 제2 화소들(PX2)을, 각각 제1 색 화소들, 제2 색 화소들 및 제3 색 화소들의 열화 특성을 센싱하는 데에 이용할 수 있다. 예를 들어, 제2 화소들(PX2) 각각은, 각각의 센싱 기간마다 적어도 하나의 기준 계조에 대하여 제1 색 화소들, 제2 색 화소들 또는 제3 색 화소들로 공급되는 데이터 전압(Vdata)에 대응하는 계조 전압(Vgr)을 공급받을 수 있다. 제1 영상 데이터(IDT) 중 제1 색 화소들에 대응하는 데이터는, 제1 색 화소들에 대응하는 계조 전압(Vgr)을 공급받는 제2 화소(PX2)에 대응하는 센싱 데이터(SDT)(일 예로, 제1 센싱 데이터(SDT1))에 기초하여 교정된 대표 보상 데이터(CPD)(일 예로, 제1 대표 보상 데이터(CPD1))를 적용하여 변환될 수 있다. 제1 영상 데이터(IDT) 중 제2 색 화소들에 대응하는 데이터는, 제2 색 화소들에 대응하는 계조 전압(Vgr)을 공급받는 제2 화소(PX2)에 대응하는 센싱 데이터(SDT)(일 예로, 제2 센싱 데이터(SDT2))에 기초하여 교정된 대표 보상 데이터(CPD)(일 예로, 제2 대표 보상 데이터(CPD2))를 적용하여 변환될 수 있다. 제1 영상 데이터(IDT) 중 제3 색 화소들에 대응하는 데이터는, 제3 색 화소들에 대응하는 계조 전압(Vgr)을 공급받는 제2 화소(PX2)에 대응하는 센싱 데이터(SDT)(일 예로, 제3 센싱 데이터(SDT3))에 기초하여 교정된 대표 보상 데이터(CPD)(일 예로, 제3 대표 보상 데이터(CPD3))를 적용하여 변환될 수 있다. 이에 따라, 제1 색 화소들, 제2 색 화소들 및 제3 색 화소들의 열화를 보다 효과적으로 보상할 수 있다.
일 실시예에서, 표시 영역(DA)은, 제2 화소들(PX2)을 기준으로 적어도 두 개의 제2 블록들(BLK2)로 나뉠 수 있다. 예를 들어, 도 2에서와 같이 표시 패널(100)의 네 가장자리 영역들에 제2 화소들(PX2)이 분산되어 배치될 경우, 도 14에서와 같이 표시 영역(DA)을 2*2의 네 개의 제2 블록들(BLK2)로 구획할 수 있다. 열화 보상부(710)는 제2 블록들(BLK2) 각각에 위치한 제1 화소들(PX1)에 대응하는 제1 영상 데이터(IDT)를 해당 제2 블록(BLK2)에 인접한 제2 화소(PX2)에 대응하는 대표 보상 데이터(CPD)에 의해 제2 영상 데이터(CDT)로 변환할 수 있다. 이에 따라, 제1 화소들(PX1)의 위치에 따른 열화 특성을 반영하여 상기 제1 화소들(PX)의 열화를 보다 정교하게 보상할 수 있다.
일 실시예에서, 표시 영역(DA)은, 제2 화소들(PX2)과 무관하게 제1 화소들(PX1)의 위치에 따라 다수의 제1 블록들(BLK1)로 나뉠 수 있다. 예를 들어, 도 14에서와 같이 표시 영역(DA)은 16*18의 288개의 제1 블록들(BLK1)로 나뉠 수 있다. 제1 화소들(PX1)은 각각의 제1 블록들(BLK1)에 대응하는 다수의 그룹들로 나뉠 수 있다. 제1 화소들(PX1)에 제공된 제1 구동 트랜지스터들(DT1)의 초기 문턱 전압 정보는 각각의 그룹별로 열화 보상부(710) 및/또는 타이밍 제어부(700)의 내부에 개별적으로 저장되어, 해당 제1 화소들(PX1)의 에이지를 산출하는 데에 이용될 수 있다. 일 실시예에서, 제1 구동 트랜지스터들(DT1)의 초기 문턱 전압 정보는, 해당 블록의 제1 구동 트랜지스터들(DT1)의 초기 문턱 전압 편차를 보상하기 위한 보상 값(일 예로, 가속 계수 또는 가중치)으로 저장될 수 있다.
일 실시예에서, 제1 구동 트랜지스터들(DT1)의 초기 문턱 전압은, 표시 장치(10)의 출하 전에 검사 장치 등을 이용하여 제1 화소들(PX1)로부터 직접 센싱될 수 있다. 예를 들어, 표시 장치(10)에 대한 검사 및/또는 에이징이 진행되는 동안, 검사 장치를 이용하여 데이터선들(DL)에 흐르는 전류를 측정함으로써, 제1 구동 트랜지스터들(DT)의 초기 문턱 전압 및/또는 그 편차를 센싱할 수 있다.
도 15는 본 발명의 일 실시예에 의한 표시 장치(10)의 열화 보상 방법을 나타내는 순서도이다. 예를 들어, 도 15는 도 1 내지 도 14의 실시예들에서 설명한 표시 장치(10) 및 그의 열화 보상 방법을 개략적으로 나타내는 순서도이다.
도 1 내지 도 15를 참조하면, 먼저 표본 표시 장치를 이용하여 대표 보상 데이터(CPD)를 생성할 수 있다. 대표 보상 데이터(CPD)는, 표본 표시 장치와 동일한 모델의 표시 장치들(10)이 출하되기 이전에 실시되어, 상기 표시 장치들(10) 각각의 메모리(712)에 저장될 수 있다. (ST10)
각각의 표시 장치(10)가 실제로 사용되기 시작한 이후에는, 표시 장치(10)에 제공된 제2 화소(들)(PX2)의 전류(I_PX2)를 센싱하여 센싱 데이터(SDT)를 생성할 수 있다. 예를 들어, 주기적 및/또는 조건적으로 실행되는 각각의 센싱 기간 동안, 표시 장치(10)에 제공된 제2 화소(들)(PX2)의 전류(I_PX2)를 센싱하여 센싱 데이터(SDT)를 생성할 수 있다. (ST20)
센싱 데이터(SDT)가 생성되면, 상기 센싱 데이터(SDT)에 기초하여 대표 보상 데이터(CPD)의 보상 값을 교정할 수 있다. 예를 들어, 센싱 데이터(SDT)가 열화 보상부(710)로 공급되면, 열화 보상부(710)는, 대표 보상 데이터(CPD)의 보상 값들 중, 상기 센싱 데이터(SDT)가 생성된 시점에 대응하는 에이지의 제1 보상 값을 교정할 수 있다. 일 실시예에서, 열화 보상부(710)는 센싱 데이터(SDT)로부터 제2 구동 트랜지스터(들)(DT2)의 초기 문턱 전압 정보를 도출하고, 이를 기 저장된 표본 문턱 전압 정보와 비교하여, 대표 보상 데이터(CPD)로부터 제1 보상 값을 도출할 수 있다. 예를 들어, 열화 보상부(710)는 제2 구동 트랜지스터(들)(DT2)와 실질적으로 동일한 정도로 표본 트랜지스터가 열화되는 시점에 대응하는 에이지를 도출하고, 대표 보상 데이터(CPD)로부터 상기 에이지에 대응하는 제1 보상 값을 추출 또는 산출할 수 있다. 열화 보상부(710)는 센싱 데이터(SDT)에 기초하여 제2 보상 값(일 예로, 도 11의 보상 값(△Gs))을 산출하고, 제1 보상 값과 제2 보상 값의 차이만큼 상기 제1 보상 값을 교정할 수 있다. (ST30)
표시 기간 동안에는 제1 화소들(PX1)에 의해 표시 영역(DA)에서 제1 영상 데이터(IDT)에 대응하는 영상을 표시할 수 있다. 상기 영상을 표시함에 있어서, 제1 화소들(PX1)의 에이지 및 대표 보상 데이터(CPD)에 기초하여 제1 영상 데이터(IDT)를 제2 영상 데이터(CDT)로 변환하고, 상기 제2 영상 데이터(CDT)에 대응하는 데이터 신호들에 의해 제1 화소들(PX1)을 구동할 수 있다. 이에 따라, 제1 화소들(PX1)의 열화를 보상하고 표시 장치(10)의 화질을 개선할 수 있다.
이를 위하여, 제1 화소들(PX1)의 에이지에 따른 각각의 보상 값들을 산출할 수 있다. 예를 들어, 제2 영상 데이터(CDT)를 누적한 누적 데이터(ACD)에 기초하여 제1 화소들(PX1)의 에이지를 산출하고, 대표 보상 데이터(CPD)를 이용하여 제1 화소들(PX1)에 대한 각각의 에이지에 대응하는 보상 값들을 도출할 수 있다. 일 예로, 누적 데이터(ACD) 및 제1 참조 데이터(RDT1)를 이용하여 제1 화소들(PX1)의 사용량에 대응하는 각각의 에이지를 산출할 수 있다. 산출된 제1 화소들(PX1)의 에이지에 따라, 대표 보상 데이터(CPD)로부터 제1 화소들(PX1)에 대한 각각의 보상 값들을 도출할 수 있다. (ST40)
제1 화소들(PX1)에 대한 각각의 보상 값들이 도출되면, 상기 보상 값들을 적용하여 제1 영상 데이터(IDT)를 제2 영상 데이터(CDT)로 변환할 수 있다. 예를 들어, 각각의 보상 값들을 적용하여 각각의 제1 화소들(PX1)에 대응하는 제1 영상 데이터(IDT)의 계조 값들을 변환함으로써, 제2 영상 데이터(CDT)를 생성할 수 있다. (ST50)
이후, 상기 제2 영상 데이터(CDT)에 대응하는 데이터 신호들을 생성할 수 있다. 예를 들어, 열화 보상부(710)에서 생성된 제2 영상 데이터(CDT)는 데이터 구동부(400)로 공급될 수 있다. 데이터 구동부(400)는 제2 영상 데이터(CDT)에 대응하는 데이터 신호들을 생성할 수 있다. (ST60)
이후, 상기 데이터 신호들에 의해 제1 화소들(PX1)을 구동할 수 있다. 예를 들어, 데이터 구동부(400)는 제1 화소들(PX1)에 연결된 데이터선들(DL)로 각각의 데이터 신호들을 출력할 수 있다. 데이터선들(DL)로 공급된 데이터 신호들은, 제1 주사 신호들(GW)에 의해 각각의 제1 화소들(PX1)로 공급될 수 있다. 이에 따라, 제1 화소들(PX1)이 각각의 데이터 신호들에 대응하는 휘도로 발광하여, 표시 영역(DA)에서 제1 영상 데이터(IDT)에 대응하는 영상이 표시될 수 있다. 일 예로, 제2 영상 데이터(CDT)에 의해 제1 화소들(PX1)의 열화가 보상됨에 따라, 표시 영역(DA)에서는 제1 영상 데이터(IDT)에 대응하는 균일한 화질의 영상이 표시될 수 있다. (ST70)
전술한 바와 같은 본 발명의 다양한 실시예들에 따르면, 표시 장치(10)는 제1 화소들(PX1)의 주변에 배치된 적어도 하나의 제2 화소(PX2)를 포함할 수 있고, 상기 제2 화소(PX2)에 흐르는 전류(I_PX2)를 센싱하여 기 저장된 대표 보상 데이터(CPD)를 실시간으로 교정 및 업데이트할 수 있다. 이에 따라, 표시 장치(10)의 실제 열화 특성(일 예로, 열화 속도, 및 열화에 따른 전류 및/또는 휘도 변화량)에 맞춰, 제1 화소들(PX1)의 열화를 효과적으로 보상할 수 있다.
일 실시예에서, 제1 화소들(PX1)은 제1 구동 트랜지스터들(DT1)의 문턱 전압 편차를 자체적으로 보상하기 위한 회로 소자들을 포함할 수 있다. 이에 따라, 제1 구동 트랜지스터들(DT1)의 문턱 전압 편차로 인한 제1 화소들(PX1)의 휘도 편차를 방지하고, 균일한 화질의 영상을 표시할 수 있다.
상술한 실시예들에 따르면, 내부 보상 방식 및 외부 보상 방식을 결합한 하이브리드 보상 방식을 적용하여, 제1 화소들(PX1)의 열화에 따른 특성 변화 및/또는 제1 화소들(PX1)의 특성 편차를 효과적으로 보상할 수 있다. 이에 따라, 표시 장치(10)의 화질을 개선하고, 신뢰성을 향상시킬 수 있다.
본 발명은 전술한 실시예들에 따라 구체적으로 기술되었으나, 상기 실시예들은 본 발명을 설명하기 위한 것이며 본 발명의 범위를 제한하기 위한 것이 아님에 유의하여야 한다. 본 발명이 속한 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형이 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 표시 장치 100: 표시 패널
200: 주사 구동부 300: 발광 구동부
400: 데이터 구동부 500: 전원전압 생성부
600: 센서부 610: 신호 생성부
620: 리드아웃 회로 700: 타이밍 제어부
710: 열화 보상부 711: 누적부
712: 메모리 713: 에이지 산출부
714: 데이터 변환부 715: 교정부
ACD: 누적 데이터 CDT: 제2 영상 데이터
CPD: 대표 보상 데이터 DA: 표시 영역
DT1: 제1 구동 트랜지스터 DT2: 제2 구동 트랜지스터
IDT: 제1 영상 데이터 NA: 비표시 영역
PX1: 제1 화소 PX2: 제2 화소
PXC1: 제1 화소 회로 PXC2, PXC2': 제2 화소 회로
SDT: 센싱 데이터 SW: 스위치
Vgr: 계조 전압

Claims (20)

  1. 표시 영역에 배치되며, 각각의 제1 구동 트랜지스터들을 포함하는 제1 화소들;
    비표시 영역에 배치되며, 제2 구동 트랜지스터를 포함하는 제2 화소;
    센싱 기간 동안 상기 제2 화소의 전류를 센싱하여 센싱 데이터를 생성하는 센서부;
    제1 영상 데이터를 변환하여 제2 영상 데이터를 생성하는 열화 보상부; 및
    상기 제2 영상 데이터에 기초하여 데이터 신호들을 생성하고, 상기 데이터 신호들을 상기 제1 화소들로 공급하는 데이터 구동부를 포함하며,
    상기 열화 보상부는,
    상기 제2 영상 데이터를 누적한 누적 데이터에 기초하여 상기 제1 화소들의 에이지를 산출하고,
    상기 제1 화소들의 에이지에 따라 대표 보상 데이터로부터 보상 값을 도출하여 상기 제1 영상 데이터를 상기 제2 영상 데이터로 변환하며,
    상기 센싱 데이터에 기초하여 상기 대표 보상 데이터를 교정함을 특징으로 하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 센서부는, 상기 제2 화소의 전류를 주기적으로 센싱하여 상기 센싱 데이터를 생성하고,
    상기 열화 보상부는, 상기 대표 보상 데이터에 포함된 보상 값들 중, 상기 센싱 데이터가 생성된 시점에 대응하는 에이지의 제1 보상 값을 교정하는, 표시 장치.
  3. 제2 항에 있어서,
    상기 열화 보상부는,
    상기 센싱 데이터로부터 상기 제2 구동 트랜지스터의 초기 문턱 전압 정보를 도출하고,
    상기 제2 구동 트랜지스터의 초기 문턱 전압 정보를 기 저장된 표본 문턱 전압 정보와 비교하여, 상기 대표 보상 데이터로부터 상기 제1 보상 값을 도출하는, 표시 장치.
  4. 제2 항에 있어서,
    상기 열화 보상부는,
    상기 센싱 데이터에 기초하여 제2 보상 값을 산출하고,
    상기 제1 보상 값과 상기 제2 보상 값의 차이만큼 상기 제1 보상 값을 교정하는, 표시 장치.
  5. 제1 항에 있어서,
    상기 열화 보상부는,
    상기 누적 데이터를 생성하는 누적부;
    상기 누적 데이터 및 상기 대표 보상 데이터를 저장하는 메모리;
    상기 누적 데이터에 기초하여 상기 제1 화소들의 에이지를 산출하는 에이지 산출부;
    상기 제1 화소들의 에이지에 따라 상기 대표 보상 데이터로부터 상기 보상 값을 도출하고, 상기 보상 값을 적용하여 상기 제1 영상 데이터를 상기 제2 영상 데이터로 변환하는 데이터 변환부; 및
    상기 센싱 데이터에 기초하여 상기 대표 보상 데이터의 교정 값을 산출하고, 상기 교정 값을 적용하여 상기 대표 보상 데이터를 교정하는 교정부를 포함하는, 표시 장치.
  6. 제1 항에 있어서,
    상기 제2 화소를 포함한 적어도 두 개의 제2 화소들을 포함하며,
    상기 센서부는, 상기 센싱 기간 동안 상기 제2 화소들에 흐르는 전류를 센싱하여 상기 제2 화소들 각각에 대응하는 센싱 데이터를 생성하는, 표시 장치.
  7. 제6 항에 있어서,
    상기 열화 보상부는,
    상기 제2 화소들 각각에 대응하는 상기 대표 보상 데이터를 개별적으로 저장하고,
    상기 제2 화소들 각각에 대응하는 상기 센싱 데이터에 기초하여 상기 제2 화소들 각각에 대응하는 상기 대표 보상 데이터를 개별적으로 교정하는, 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 화소들은, 제1 색 화소들, 제2 색 화소들 및 제3 색 화소들을 포함하고,
    상기 제2 화소들 각각은, 상기 센싱 기간 동안, 적어도 하나의 기준 계조에 대하여 상기 제1 색 화소들, 상기 제2 색 화소들 또는 상기 제3 색 화소들로 공급되는 데이터 신호의 전압에 대응하는 계조 전압을 공급받는, 표시 장치.
  9. 제8 항에 있어서,
    상기 열화 보상부는, 상기 제1 색 화소들로 공급되는 데이터 신호의 전압에 대응하는 계조 전압을 공급받는 제2 화소에 대응하는 상기 대표 보상 데이터를 이용하여, 상기 제1 영상 데이터 중 상기 제1 색 화소들에 대응하는 데이터를 변환하는, 표시 장치.
  10. 제7 항에 있어서,
    상기 표시 영역은, 상기 제2 화소들을 기준으로, 각각의 제1 화소들을 포함한 적어도 두 개의 블록들로 나뉘고,
    상기 열화 보상부는, 상기 제1 영상 데이터 중 각 블록의 상기 제1 화소들에 대응하는 데이터를, 해당 블록에 인접한 제2 화소에 대응하는 상기 대표 보상 데이터에 기초하여 변환하는, 표시 장치.
  11. 제1 항에 있어서,
    상기 열화 보상부는, 상기 제1 구동 트랜지스터들의 초기 문턱 전압 정보 및 상기 누적 데이터에 기초하여 상기 제1 화소들의 에이지를 산출하는, 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 화소들은, 위치에 따라 적어도 두 개의 그룹들로 나뉘고,
    각 그룹의 상기 제1 화소들에 포함된 상기 제1 구동 트랜지스터들의 초기 문턱 전압 정보는 그룹별로 저장되는, 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 화소들 각각은,
    상기 제1 구동 트랜지스터를 포함한 제1 화소 회로; 및
    상기 제1 화소 회로에 연결된 발광 소자를 포함하는, 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 화소 회로는,
    상기 제1 구동 트랜지스터의 게이트 전극에 연결된 제1 노드와 데이터선의 사이에 연결되며, 제1 주사 신호에 응답하여 턴 온되는 제1 스위칭 트랜지스터;
    기준 전원 전압이 인가되는 기준 전원선과 상기 제1 노드의 사이에 연결되며, 제2 주사 신호에 응답하여 턴 온되는 제2 스위칭 트랜지스터;
    상기 제1 구동 트랜지스터와 상기 발광 소자 사이의 제2 노드와 상기 제1 노드의 사이에 연결되는 제1 커패시터;
    초기화 전원 전압이 인가되는 초기화 전원선과 상기 제2 노드의 사이에 연결되며, 제3 주사 신호에 응답하여 턴 온되는 제3 스위칭 트랜지스터;
    제1 전원 전압이 인가되는 제1 전원선과 상기 제1 구동 트랜지스터의 사이에 연결되며, 발광 제어 신호에 응답하여 턴 오프되는 제4 스위칭 트랜지스터; 및
    상기 제1 전원선과 상기 제2 노드의 사이에 연결되는 제2 커패시터를 더 포함하는, 표시 장치.
  15. 제13 항에 있어서,
    상기 제2 화소는,
    상기 제2 구동 트랜지스터를 포함한 제2 화소 회로; 및
    상기 제2 화소 회로에 연결된 발광 소자 또는 비발광 다이오드를 포함하는, 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 화소 회로와 상기 제2 화소 회로는 서로 동일한 구조를 가지는, 표시 장치.
  17. 제15 항에 있어서,
    상기 제1 화소 회로와 상기 제2 화소 회로는 서로 다른 구조를 가지는, 표시 장치.
  18. 제1 항에 있어서,
    상기 제2 화소와 상기 센서부의 사이에 연결되는 스위치를 더 포함하며,
    상기 스위치는 상기 센싱 기간 동안 턴 온되는, 표시 장치.
  19. 제1 항에 있어서,
    상기 제2 화소는,
    상기 센싱 기간 동안 적어도 하나의 기준 계조에 대응하는 계조 전압을 공급받고,
    상기 센싱 기간을 제외하고 상기 제1 화소들이 구동되는 표시 기간 동안, 최고 계조에 대응하는 계조 전압을 공급받는, 표시 장치.
  20. 표시 영역에 배치되며 각각의 제1 구동 트랜지스터들을 포함한 제1 화소들, 및 비표시 영역에 배치되며 제2 구동 트랜지스터를 포함한 제2 화소를 포함하는 표시 장치의 열화 보상 방법에 있어서,
    센싱 기간 동안 상기 제2 화소의 전류를 센싱하여 센싱 데이터를 생성하는 단계;
    상기 센싱 데이터에 기초하여 대표 보상 데이터를 교정하는 단계;
    상기 대표 보상 데이터를 이용하여 상기 제1 화소들의 에이지에 따른 각각의 보상 값들을 산출하는 단계;
    상기 보상 값들을 적용하여 제1 영상 데이터를 제2 영상 데이터로 변환하는 단계;
    상기 제2 영상 데이터에 대응하는 데이터 신호들을 생성하는 단계; 및
    상기 데이터 신호들에 의해 상기 제1 화소들을 구동하는 단계를 포함하는, 표시 장치의 열화 보상 방법.
KR1020210150065A 2021-11-03 2021-11-03 표시 장치 및 그의 열화 보상 방법 KR20230064704A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210150065A KR20230064704A (ko) 2021-11-03 2021-11-03 표시 장치 및 그의 열화 보상 방법
US17/817,333 US20230134326A1 (en) 2021-11-03 2022-08-03 Display device and method of compensating for degradation thereof
CN202211369267.9A CN116072035A (zh) 2021-11-03 2022-11-03 显示装置和补偿其退化的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210150065A KR20230064704A (ko) 2021-11-03 2021-11-03 표시 장치 및 그의 열화 보상 방법

Publications (1)

Publication Number Publication Date
KR20230064704A true KR20230064704A (ko) 2023-05-11

Family

ID=86145121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210150065A KR20230064704A (ko) 2021-11-03 2021-11-03 표시 장치 및 그의 열화 보상 방법

Country Status (3)

Country Link
US (1) US20230134326A1 (ko)
KR (1) KR20230064704A (ko)
CN (1) CN116072035A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782278B2 (en) * 2006-12-14 2010-08-24 Himax Technologies Limited Intra-pixel convolution for AMOLED
KR101983764B1 (ko) * 2012-12-24 2019-05-29 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR102253446B1 (ko) * 2014-11-10 2021-05-20 삼성디스플레이 주식회사 표시 장치 및 이의 표시 제어 방법 및 장치
KR102425795B1 (ko) * 2016-01-22 2022-07-29 삼성디스플레이 주식회사 잔상 보상 장치 및 이를 포함하는 표시 장치
KR20190068315A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 전계 발광 표시장치
KR20220050634A (ko) * 2020-10-16 2022-04-25 엘지디스플레이 주식회사 데이터 구동 회로, 컨트롤러 및 디스플레이 장치
US11869442B2 (en) * 2021-09-03 2024-01-09 Lg Display Co., Ltd. Display panel and display device having emission control driver

Also Published As

Publication number Publication date
CN116072035A (zh) 2023-05-05
US20230134326A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US10089928B2 (en) Organic light emitting display and sensing method therefor
EP3113163B1 (en) Device and method for sensing threshold voltage of driving tft included in organic light emitting display
KR102312350B1 (ko) 전계 발광 표시장치 및 그 구동방법
JP6748407B2 (ja) 有機発光表示装置
KR102223552B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR102320425B1 (ko) 표시장치 및 데이터 구동부
EP3229225B1 (en) Current sensing type sensing unit and organic light-emitting display comprising the same
US9583043B2 (en) Organic light emitting display capable of compensating for luminance variations caused by changes in driving element over time and method of manufacturing the same
KR102106300B1 (ko) 유기 발광 디스플레이 장치와 이의 구동 방법
KR102033374B1 (ko) 유기 발광 디스플레이 장치와 이의 구동 방법
KR101549343B1 (ko) 구동소자의 전기적 특성을 센싱할 수 있는 유기발광 표시장치
KR101985243B1 (ko) 유기전계발광표시장치, 이의 구동방법 및 이의 제조방법
KR102543039B1 (ko) 유기발광 표시장치와 그의 암점 처리방법
US11514847B2 (en) Display device and method of driving the same
KR20210085301A (ko) 표시 장치 및 표시 장치의 구동 방법
KR20220100778A (ko) 감마 전압 생성 회로 및 이를 포함하는 표시 장치
KR102431112B1 (ko) 유기발광 표시장치 및 그의 보정 방법
KR102444312B1 (ko) 유기 발광 표시 장치 및 그 구동방법
KR102414311B1 (ko) 유기발광표시장치 및 그 휘도제어방법
KR102387789B1 (ko) 유기 발광 표시 장치 및 그 구동방법
KR20230064704A (ko) 표시 장치 및 그의 열화 보상 방법
KR20170023618A (ko) 유기 발광 표시 장치 및 그 구동방법
KR102484508B1 (ko) 유기발광 표시장치 및 그의 구동방법
KR102649826B1 (ko) 유기발광 표시장치 및 그 구동 방법
KR102450338B1 (ko) 유기 발광 표시 장치 및 그 구동 방법