KR20230063269A - Semiconductor package ground performance being improved efficiently - Google Patents

Semiconductor package ground performance being improved efficiently Download PDF

Info

Publication number
KR20230063269A
KR20230063269A KR1020210148348A KR20210148348A KR20230063269A KR 20230063269 A KR20230063269 A KR 20230063269A KR 1020210148348 A KR1020210148348 A KR 1020210148348A KR 20210148348 A KR20210148348 A KR 20210148348A KR 20230063269 A KR20230063269 A KR 20230063269A
Authority
KR
South Korea
Prior art keywords
electrical connection
connection terminal
circuit board
metal lead
semiconductor package
Prior art date
Application number
KR1020210148348A
Other languages
Korean (ko)
Inventor
김선기
Original Assignee
조인셋 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조인셋 주식회사 filed Critical 조인셋 주식회사
Priority to KR1020210148348A priority Critical patent/KR20230063269A/en
Publication of KR20230063269A publication Critical patent/KR20230063269A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Abstract

탄성 전기접속단자를 이용하여 전자파의 유입과 유출을 신뢰성 있게 방지할 수 있는 반도체 패키지가 개시된다. 반도체 패키지의 내부공간 내에서 회로기판 위에 접지랜드가 형성되고, 접지랜드는 접지회로 중 하나를 통하여 회로기판 외부로 전기적으로 연결되고, 접지랜드 위에는 탄성 전기접속단자가 실장되어 열확산 금속리드의 내면에 탄성 접촉한다.A semiconductor package capable of reliably preventing the inflow and outflow of electromagnetic waves using elastic electrical connection terminals is disclosed. A ground land is formed on the circuit board within the inner space of the semiconductor package, and the ground land is electrically connected to the outside of the circuit board through one of the ground circuits. elastic contact.

Description

접지 성능이 효율적으로 향상된 반도체 패키지{Semiconductor package ground performance being improved efficiently}Semiconductor package ground performance being improved efficiently}

본 발명은 반도체 패키지에 관한 것으로, 특히 탄성 전기접속단자를 이용하여 열확산 금속리드의 전기적 접지 성능을 효율적으로 향상시킬 수 있는 반도체 패키지에 관련한다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package capable of efficiently improving electrical grounding performance of a thermal diffusion metal lead using an elastic electrical connection terminal.

전자기기와 정보통신기기는 소형화 및 집적화되어 감에 따라 열, 정전기 및 전자파에 많은 영향을 받고 있다. 예를 들어, 회로회로기판에 장착되는 전자부품으로서 마이크로프로세서는 처리속도가 빨라지고 메모리 반도체는 용량이 커짐에 따라 집적도가 증가함으로써 열과 전자파를 많이 발생한다.As electronic devices and information communication devices are miniaturized and integrated, they are greatly affected by heat, static electricity, and electromagnetic waves. For example, as an electronic component mounted on a circuit board, a microprocessor generates a lot of heat and electromagnetic waves as the processing speed increases and the degree of integration increases as the capacity of a memory semiconductor increases.

전자파는 무선통신이나 위성통신과 같이 유용하게 쓰이는 측면이 있는 반면 전자기기의 동작에 악영향을 미칠 수도 있다. 전자파 장애(EMI:Electro Magnetic Interference)와 전자파 적합성(EMC:Electro Magnetic Compatibility)의 관점에서 반도체 패키지는 가능한 불필요한 전자파를 내보내지 않으면서 외부에서 발생한 전자파에 견디게 구성되어야 한다.While electromagnetic waves have useful aspects such as wireless communication or satellite communication, they may adversely affect the operation of electronic devices. From the viewpoints of Electro Magnetic Interference (EMI) and Electro Magnetic Compatibility (EMC), a semiconductor package should be configured to withstand electromagnetic waves generated from the outside while not emitting unnecessary electromagnetic waves as much as possible.

예를 들어, 고집적 반도체 다이(die)를 포함하는 반도체 패키지는 불필요한 전자파를 적게 내보내면서 외부에서 발생한 전자파에 견디어야 하며 더욱이 반도체 다이에서 발생한 열을 반도체 패키지를 통하여 외부로 열 전달하여 냉각을 시켜야 한다.For example, a semiconductor package including a highly integrated semiconductor die must withstand electromagnetic waves generated from the outside while emitting less unnecessary electromagnetic waves, and furthermore, the heat generated in the semiconductor die must be transferred to the outside through the semiconductor package to be cooled. .

고주파인 전자파를 효율적으로 차폐하려면 차폐하려는 대상물을 감싸고 있는 차폐재료의 전기저항이 낮은 것이 바람직하고, 또한 전기 접지(Electric Grounding)가 잘 되는 것이 바람직하다.In order to efficiently shield high-frequency electromagnetic waves, it is preferable that the electrical resistance of the shielding material surrounding the object to be shielded is low, and also that the electrical grounding is good.

여기서, 접지는 전자파 차폐의 성능을 향상시킬 수 있고, 또한 불필요한 잡음을 제거하여 회로의 동작성능을 향상시킬 수 있다.Here, grounding can improve the performance of electromagnetic wave shielding, and also can improve the operating performance of the circuit by removing unnecessary noise.

잘 알려진 것과 같이, 전기 접지 성능을 향상하기 위해 접지선은 면적이 크고 길이가 짧은 것이 바람직하다.As is well known, it is desirable that the ground wire has a large area and a short length in order to improve electrical grounding performance.

도 1은 볼 그리드 어레이(ball grid array) 형식의 종래 기술의 반도체 패키지의 단면도이고 열이 많이 발생하며 주로 컴퓨터의 중앙처리장치(CPU)에 적용된다.1 is a cross-sectional view of a prior art semiconductor package in the form of a ball grid array, which generates a lot of heat and is mainly applied to a central processing unit (CPU) of a computer.

패키지(100)의 외측은 열확산 금속리드(lid)(110), 회로기판(112) 및 열확산 금속리드(110)와 회로기판(112) 사이에 배치된 실란트(114)를 포함한다. The outer side of the package 100 includes a heat diffusion metal lid 110, a circuit board 112, and a sealant 114 disposed between the heat diffusion metal lead 110 and the circuit board 112.

열전도성부재(116)는 반도체 다이(130)와 열확산 금속리드(110) 사이에 개재되어 반도체 다이(130)로부터 전도된 열을 열전도성부재(116)를 통해 열확산 금속리드(110) 위에 열 접촉된 히트싱크(미도시)를 통해 주변 대기나 주변기기로 열 방출한다.The thermal conductive member 116 is interposed between the semiconductor die 130 and the thermal diffusion metal lead 110 so that heat conducted from the semiconductor die 130 is brought into thermal contact with the thermal diffusion metal lead 110 through the thermal conductive member 116. Heat is dissipated to the surrounding atmosphere or peripheral devices through a heat sink (not shown).

솔더 볼(122)은 반도체 다이(130)와 회로기판(112) 사이에 전기적 접속을 제공하여, 반도체 다이(130)를 회로기판(112)에 부착시키며, 회로기판(112)은, 솔더 볼(122)과 솔더 볼(124) 사이에 전기적 접속을 형성하는 다층의 회로패턴(113)이 있는 인쇄회로회로기판이다. The solder ball 122 provides an electrical connection between the semiconductor die 130 and the circuit board 112 to attach the semiconductor die 130 to the circuit board 112, and the circuit board 112 includes a solder ball ( 122) and a printed circuit board having a multi-layered circuit pattern 113 forming electrical connections between the solder balls 124.

여기서, 열확산 금속리드(110)는 히트 스프레더(heat spreader) 또는 IHS Lid로도 알려져 있는데 그 자체가 금속 재질로 두껍게 형성되어 외부로부터 패키지(100)로 유입되는 전자파를 차단하면서 열전도성부재(116)를 통해 전달된 열을 확산하는 역할을 한다.Here, the heat diffusion metal lead 110 is also known as a heat spreader or IHS Lid. It itself is formed thickly of a metal material to block electromagnetic waves flowing into the package 100 from the outside while protecting the thermally conductive member 116. It acts as a diffuser of the heat transferred through it.

그러나 열확산 금속리드(110)는 전기절연인 실란트(114)에 의해 회로기판(112)에 형성된 접지패턴과 전기적으로 연결이 되지 않아 회로기판(112)과 금속리드(110)가 전기적으로 접지 되지 않아 반도체 패키지의 접지 성능이 떨어지고 이에 따른 전자파 차폐효과가 작다는 단점이 있다.However, since the thermal diffusion metal lead 110 is not electrically connected to the ground pattern formed on the circuit board 112 by the sealant 114, which is electrically insulated, the circuit board 112 and the metal lead 110 are not electrically grounded. There is a disadvantage in that the grounding performance of the semiconductor package is low and the electromagnetic wave shielding effect is small.

만일, 실란트(114)로 전기저항이 낮은 전기전도성을 사용하는 경우 실란트(114)의 경도가 높아지고 접착력이 떨어지며 가격이 향상된다는 단점이 있다. If electrical conductivity with low electrical resistance is used as the sealant 114, there are disadvantages in that the hardness of the sealant 114 increases, the adhesive strength decreases, and the price increases.

반면, 실란트(114)의 전기저항이 높으면 금속리드(110)와 회로기판(112)의 접지 성능이 떨어지고 접착력도 떨어진다는 단점이 있다.On the other hand, when the electrical resistance of the sealant 114 is high, there is a disadvantage in that the grounding performance between the metal lead 110 and the circuit board 112 is lowered and the adhesive strength is also lowered.

이와 같은 기존의 문제점을 해결하기 위하여 열확산 금속리드와 회로기판 사이에 전기 접지가 효율적으로 잘 되게 전기적으로 연결할 필요성이 있다.In order to solve such existing problems, it is necessary to electrically connect the heat diffusion metal lead and the circuit board so that the electrical ground is efficiently and well.

따라서, 본 발명의 목적은 회로기판의 접지패턴과 금속리드를 효율적으로 전기적 연결을 할 수 있는 반도체 패키지를 제공하는 것이다.Accordingly, an object of the present invention is to provide a semiconductor package capable of efficiently electrically connecting a ground pattern of a circuit board and a metal lead.

본 발명의 다른 목적은 전기적 접지 성능이 좋은 반도체 패키지를 제공하는 것이다.Another object of the present invention is to provide a semiconductor package with good electrical grounding performance.

본 발명의 다른 목적은 반도체 패키지의 열 확산과 전자파 차폐에 도움이 될 수 있는 반도체 패키지를 제공하는 것이다.Another object of the present invention is to provide a semiconductor package that can be helpful in heat diffusion and electromagnetic wave shielding of the semiconductor package.

본 발명의 일 측면에 의하면, 회로기판 위에 실장된 반도체 다이; 상기 회로기판 위에 실란트 접착제를 개재하여 상기 회로기판과 접착하고 내부 공간을 형성하면서 상기 반도체 다이와 열전도성부재를 개재하여 접촉하는 열확산 금속리드; 및 상기 내부공간 내에서 상기 회로기판 위에 형성된 접지랜드 위에 솔더링된 탄성 전기접속단자를 구비하고, 상기 접지랜드는 상기 회로기판의 접지회로와 전기적으로 연결되고, 상기 전기접속단자는 상기 금속리드의 내면과 탄성을 갖고 전기적으로 접촉하여 상기 접지랜드와 상기 금속리드를 전기적으로 연결시키는 것을 특징으로 하는 반도체 패키지가 제공된다.According to one aspect of the present invention, a semiconductor die mounted on a circuit board; a thermal diffusion metal lead adhering to the circuit board via a sealant adhesive on the circuit board and contacting the semiconductor die via a thermally conductive member while forming an internal space; and an elastic electrical connection terminal soldered on a ground land formed on the circuit board in the inner space, the ground land is electrically connected to a ground circuit of the circuit board, and the electrical connection terminal is connected to an inner surface of the metal lead. A semiconductor package characterized in that the ground land and the metal lead are electrically connected by electrically contacting each other with elasticity.

바람직하게, 상기 회로기판은 다층 회로기판이고, 상기 반도체 다이 또는 세라믹 칩 저항과 커패시터를 포함하는 수동소자가 표면실장되어 솔더링되는 공정에서 상기 전기접속단자도 표면실장되어 솔더링될 수 있다.Preferably, the circuit board is a multilayer circuit board, and in a process of surface mounting and soldering passive elements including resistors and capacitors of the semiconductor die or ceramic chip, the electrical connection terminals may also be surface mounted and soldered.

바람직하게, 상기 전기접속단자와 접촉하는 상기 금속리드의 내면은 전기가 통할 수 있다.Preferably, an inner surface of the metal lead in contact with the electrical connection terminal may conduct electricity.

바람직하게, 상기 금속리드와 접촉한 실란트 접착제가 경화하여 접착하면, 상기 전기접속단자는 상기 금속리드의 내면과 탄성 접촉을 유지하며 접촉할 수 있다.Preferably, when the sealant adhesive in contact with the metal lead hardens and adheres, the electrical connection terminal can contact the inner surface of the metal lead while maintaining elastic contact.

바람직하게, 상기 전기접속단자는, 솔더링 온도에 대응하는 내열성을 갖고 상기 금속리드와 접촉하는 상면에서 진공픽업이 가능한 형상을 갖고 최외각층의 일부 또는 전부는 솔더링이 가능하면서 전기전도성인 금속으로 이루어질 수 있으며, 상기 최외각층은 주석, 은 또는 금 도금층일 수 있다.Preferably, the electrical connection terminal has heat resistance corresponding to a soldering temperature, has a shape capable of vacuum pickup on an upper surface in contact with the metal lead, and a part or all of the outermost layer may be made of a solderable and electrically conductive metal. And, the outermost layer may be a tin, silver or gold plating layer.

바람직하게, 상기 전기접속단자는, 금속 판을 절곡하고 프레스한 제품이거나 또는 탄성고무를 전기전도성 필름으로 감싼 제품일 수 있다.Preferably, the electrical connection terminal may be a product obtained by bending and pressing a metal plate or a product obtained by wrapping elastic rubber with an electrically conductive film.

바람직하게, 상기 전기접속단자는 상하 방향으로 전기저항이 0.05ohm 이하이고 폭과 길이는 높이에 비해 클 수 있다.Preferably, the electrical connection terminal has an electrical resistance of 0.05 ohm or less in a vertical direction, and a width and a length may be greater than a height.

바람직하게, 상기 전기접속단자는 상기 금속리드의 자중에 의해 눌릴 수 있으며, 상기 전기접속단자가 상기 금속리드에 눌린 후 상기 금속리드를 제거하면 상기 전기접속단자는 원래의 높이의 80% 이상으로 복원될 수 있다.Preferably, the electrical connection terminal can be pressed by the weight of the metal lead, and when the metal lead is removed after the electrical connection terminal is pressed by the metal lead, the electrical connection terminal is restored to 80% or more of its original height It can be.

본 발명의 다른 측면에 의하면, 반도체 다이가 실장된 회로기판 위에 접착하여 상기 반도체 다이를 보호하는 열확산 금속리드를 구비한 반도체 패키지로서, 상기 회로기판 위에 형성된 접지랜드 위에 솔더링되어 상기 금속리드의 내면과 탄성을 갖고 전기적으로 접촉하는 전기접속단자를 구비하고, 상기 전기접속단자는 상기 접지랜드와 상기 금속리드를 전기적으로 연결시키고, 상기 접지랜드는 상기 회로기판의 접지회로와 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지가 제공된다.According to another aspect of the present invention, a semiconductor package having a thermal diffusion metal lead for protecting the semiconductor die by being adhered to a circuit board on which a semiconductor die is mounted, wherein the metal lead is soldered on a ground land formed on the circuit board and the inner surface of the metal lead An electrical connection terminal electrically contacting with elasticity, wherein the electrical connection terminal electrically connects the ground land and the metal lead, and the ground land is electrically connected to the ground circuit of the circuit board. A semiconductor package is provided.

본 발명의 또 다른 측면에 의하면, 반도체 다이가 실장되고 접지회로를 갖는 다층 회로기판; 상기 반도체 다이 위에 형성된 열전도성부재; 상기 회로기판 위에 형성된 접지랜드 위에 표면실장에 의해 솔더링된 탄성을 갖는 전기접속단자; 및 상기 열전도성부재 및 상기 전기접속단자 각각의 상면을 접촉하며 덮는 시트 형상의 금속판을 구비하고, 상기 금속판은, 상기 반도체 다이에서 발생한 열을 상기 열전도성부재를 통하여 열 확산하고 상기 전기접속단자와 상기 접지랜드를 통하여 상기 접지회로와 전기적으로 연결되는 반도체 패키지가 제공된다.According to another aspect of the present invention, a multi-layer circuit board on which a semiconductor die is mounted and having a ground circuit; a thermally conductive member formed over the semiconductor die; Electrical connection terminals having elasticity soldered on the ground land formed on the circuit board by surface mounting; and a sheet-shaped metal plate contacting and covering upper surfaces of the thermally conductive member and the electrical connection terminals, wherein the metal plate diffuses heat generated in the semiconductor die through the thermally conductive member and connects the electrical connection terminals with each other. A semiconductor package electrically connected to the ground circuit through the ground land is provided.

본 발명에 의하면, 반도체 패키지의 내부 공간에 회로기판의 접지회로와 열확산 금속리드가 전기적으로 접촉하도록 솔더링된 탄성 전기접속단자를 통하여 회로기판의 접지회로와 열확산 금속리드가 효율적이게 전기적으로 전기 접지되게 연결된다.According to the present invention, the ground circuit of the circuit board and the heat diffusion metal lead are efficiently electrically grounded through an elastic electrical connection terminal soldered so that the ground circuit and the heat diffusion metal lead of the circuit board electrically contact the inner space of the semiconductor package. Connected.

또한, 탄성 전기접속단자는 반도체 다이나 다른 수동 부품과 함께 표면실장 기술에 의해 동시에 회로기판에 실장된 후 리플로우 솔더링 되어 실장이 용이하고 경제성이 있다.In addition, the elastic electrical connection terminal is mounted on a circuit board at the same time with a semiconductor die or other passive components by surface mounting technology and then reflow soldered, so mounting is easy and economical.

또한, 탄성 전기접속단자는 치수가 적으면서 표면실장이 용이하고 전기저항이 낮으며 인덕턴스의 값이 낮다. In addition, the elastic electrical connection terminal has a small size, easy surface mounting, low electrical resistance, and low inductance.

또한, 탄성 전기접속단자는 높이에 비해 폭과 길이가 길면서 솔더링 되어 실장이 용이하고 실장 후 잘 떨어지지 않고 전기접촉저항이 적다.In addition, the elastic electrical connection terminal has a long width and length compared to its height and is soldered, so mounting is easy, and it does not come off easily after mounting and has low electrical contact resistance.

또한, 탄성 전기접속단자는 금속리드의 자중에 의해 눌릴 정도로 소프트하여액상의 실란트 접착제와 열전도성부재를 사용하여 반도체 패키징할 때 효율적으로 적용할 수 있다.In addition, since the elastic electrical connection terminal is soft enough to be pressed by the weight of the metal lead, it can be efficiently applied to semiconductor packaging using a liquid sealant adhesive and a thermally conductive member.

또한, 일정 체적을 갖는 탄성 전기접속단자는 빈 공간에 장착되어 반도체 패키지의 열 확산과 전자파 차폐에 도움을 줄 수 있다.In addition, the elastic electrical connection terminal having a certain volume may be mounted in an empty space to help spread heat of the semiconductor package and shield electromagnetic waves.

도 1은 볼 그리드 어레이(ball grid array) 형식의 종래 기술의 패키지의 단면도이다.
도 2(a)는 각각 본 발명의 일 실시 예에 따른 반도체 패키지를 보여주는 단면도이고, 2(b)는 열확산 금속리드를 제거한 상태를 보여주는 사시도이다.
도 3은 본 발명의 다른 실시 예에 따른 반도체 패키지를 보여주는 단면도이다.1 is a cross-sectional view of a prior art package in the form of a ball grid array.
2(a) is a cross-sectional view showing a semiconductor package according to an exemplary embodiment of the present invention, and FIG. 2(b) is a perspective view showing a state in which a thermal diffusion metal lead is removed.
3 is a cross-sectional view showing a semiconductor package according to another embodiment of the present invention.

본 발명에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.It should be noted that technical terms used in the present invention are only used to describe specific embodiments and are not intended to limit the present invention. In addition, technical terms used in the present invention should be interpreted in terms commonly understood by those of ordinary skill in the art to which the present invention belongs, unless specifically defined otherwise in the present invention, and are excessively inclusive. It should not be interpreted in a positive sense or in an excessively reduced sense. In addition, when the technical terms used in the present invention are incorrect technical terms that do not accurately express the spirit of the present invention, they should be replaced with technical terms that those skilled in the art can correctly understand. In addition, general terms used in the present invention should be interpreted as defined in advance or according to context, and should not be interpreted in an excessively reduced sense.

이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시 예를 상세하게 설명한다.Hereinafter, specific embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2(a)는 각각 본 발명의 일 실시 예에 따른 반도체 패키지를 보여주는 단면도이고, 2(b)는 열확산 금속리드를 제거한 상태를 보여주는 사시도이다.2(a) is a cross-sectional view showing a semiconductor package according to an exemplary embodiment of the present invention, and FIG. 2(b) is a perspective view showing a state in which a thermal diffusion metal lead is removed.

반도체 패키지는 열이 많이 발생하는 컴퓨터의 중앙처리장치(CPU)일 수 있고, 패키지(100)의 외측은 열확산 금속리드(110), 회로기판(112) 및 열확산 금속리드(110)와 회로기판(112) 사이에 배치된 실란트 접착제(114)를 포함한다.The semiconductor package may be a central processing unit (CPU) of a computer that generates a lot of heat, and the outside of the package 100 includes a thermal diffusion metal lead 110, a circuit board 112, and a thermal diffusion metal lead 110 and a circuit board ( 112) and a sealant adhesive 114 disposed between them.

금속리드(110)는 윗면과 측면이 막히고 하면은 뚫린 금속케이스이고, 회로기판(112)과 결합하여 내부 공간이 제공된다.The metal lead 110 is a metal case in which the top and side surfaces are blocked and the bottom surface is open, and an internal space is provided by combining with the circuit board 112 .

금속리드(110)는 알루미늄과 같이 열전도성이며 전기전도성인 재질로 구성되어 내면이 전기를 통하는데, 가령 금속리드(110)에 내부식성을 제공하기 위해 표면처리(아노다이징)를 한 경우 표면이 전기절연이기 때문에 전기접속단자(200)가 접촉하는 부위에서 아노다이징을 연삭 등으로 제거하여 전기를 통하게 해야 한다.The metal lead 110 is made of a material that is both thermally conductive and electrically conductive, such as aluminum, and conducts electricity on its inner surface. Since it is insulated, it is necessary to conduct electricity by removing anodizing by grinding or the like at the contact portion of the electrical connection terminal 200 .

여기서, 내면은 금속리드(110)의 상벽 하면뿐만 아니라 측면 내면을 모두 포함한다.Here, the inner surface includes not only the upper and lower surfaces of the metal lead 110 but also the inner surface of the side surface.

실란트 접착제(114)는 액상의 전기절연 또는 전기반전도성의 실리콘고무 또는 에폭시수지가 경화에 의해 자기 접착되어 형성된다.The sealant adhesive 114 is formed by self-adhesive liquid electrically insulating or electrically semiconducting silicone rubber or epoxy resin by hardening.

실란트 접착제(114)는, 가령 액상의 실리콘고무접착제가 열 경화된 고상의 실리콘고무접착제이다.The sealant adhesive 114 is, for example, a solid silicone rubber adhesive obtained by thermally curing a liquid silicone rubber adhesive.

열전도성부재(116)는 반도체 다이(130)와 열확산 금속리드(110) 사이에 개재되어 반도체 다이(130)로부터 전도된 열을 열전도성부재(116)를 통해 열확산 금속리드(110) 위에 열접속된 히트싱크(미도시)를 통해 주변 대기로 방출한다.The thermal conductive member 116 is interposed between the semiconductor die 130 and the thermal diffusion metal lead 110 to thermally connect heat conducted from the semiconductor die 130 to the thermal diffusion metal lead 110 through the thermal conductive member 116. discharged into the surrounding atmosphere through a heat sink (not shown).

열전도성부재(116)는, 가령 그리스(Grease)와 같은 액상의 실리콘고무이거나 또는 액상의 실리콘고무가 경화된 겔(Gel) 상태의 실리콘고무이고, 열전도성부재(116)의 두께는 좋은 열전달을 위하야 반도체 다이(130)의 두께보다 낮은 것이 바람직하다. 여기서 반도체 다이(130)의 높이는 0.20mm 내지 0.5mm 일 수 있다.The thermally conductive member 116 is, for example, a liquid silicone rubber such as grease or a gel-state silicone rubber in which the liquid silicone rubber is cured, and the thickness of the thermally conductive member 116 is good for heat transfer. It is preferable that the thickness of the semiconductor die 130 is lower than the above. Here, the height of the semiconductor die 130 may be 0.20 mm to 0.5 mm.

솔더 볼(122)은 반도체 다이(130)와 회로기판(112) 사이에 전기적 접속을 제공하여, 반도체 다이(130)를 회로기판(112)에 부착시키며, 회로기판(112)은, 솔더 볼(122)과 솔더 볼(124) 사이에 전기적 접속을 형성하는 다층의 회로패턴(113)이 있는 인쇄회로기판이다.The solder ball 122 provides an electrical connection between the semiconductor die 130 and the circuit board 112 to attach the semiconductor die 130 to the circuit board 112, and the circuit board 112 includes a solder ball ( 122) and a printed circuit board having a multi-layered circuit pattern 113 forming electrical connections between the solder balls 124.

도시되지는 않았지만, 회로기판(112) 위에서 반도체 다이(130)의 주변에 세라믹 칩 저항이나 커패시터가 표면실장되어 솔더링될 수 있다.Although not shown, ceramic chip resistors or capacitors may be surface mounted and soldered around the semiconductor die 130 on the circuit board 112 .

본 발명에 따르면, 회로기판(112) 위에 접지랜드(116)가 형성되고, 접지랜드(116)는 접지회로(115)를 통하여 회로기판(112) 하면의 접지용 솔더 볼(125)에 전기적으로 연결된다.According to the present invention, the ground land 116 is formed on the circuit board 112, and the ground land 116 is electrically connected to the solder ball 125 for grounding on the lower surface of the circuit board 112 through the ground circuit 115. Connected.

접지랜드(116) 위에는 솔더에 의해 솔더링된 탄성 전기접속단자(200)가 실장된다.An elastic electrical connection terminal 200 soldered by solder is mounted on the ground land 116 .

전기접속단자(200)는 상하방향으로 탄성적으로 눌리면서 열확산 금속리드(110)와 접지랜드(116)를 전기적으로 연결한다.The electrical connection terminal 200 electrically connects the heat diffusion metal lead 110 and the ground land 116 while being elastically pressed in the vertical direction.

이러한 구성에 의하면, 패키지(100)는 열확산 금속리드(110) - 전기접속단자(200) - 접지랜드(116) - 접지회로(115) - 접지용 솔더 볼(125)로 이루어지는 전기 통로를 통하여 전기적으로 접지 되어 연결된다. According to this configuration, the package 100 is electrically connected through an electric path consisting of the thermal diffusion metal lead 110 - the electrical connection terminal 200 - the ground land 116 - the ground circuit 115 - the solder ball 125 for grounding. grounded and connected.

그 결과, 반도체 다이(130)와 회로기판(112)의 전기 접지 성능이 향상되어 패키지(100)는 전기적 성능이 안정되고 노이즈가 제거되기 용이하며 또한 열확산 금속리드(110)의 전자파 차폐 성능이 향상될 수 있다. As a result, the electrical grounding performance of the semiconductor die 130 and the circuit board 112 is improved, so that the package 100 has stable electrical performance and noise is easily removed, and the electromagnetic wave shielding performance of the thermal diffusion metal lead 110 is improved. It can be.

또한, 반도체 패키지(100)는 탄성 전기접속단자(200)에 의해 접지 성능이 향상되며 전자파 차폐 성능이 향상되며 또한, 적은 양이지만 반도체 다이에 의해 발생한 열을 보다 빠르고 많이 확산할 수 있다.In addition, the semiconductor package 100 has improved grounding performance and electromagnetic wave shielding performance due to the elastic electrical connection terminal 200, and can diffuse heat generated by the semiconductor die more quickly and more than a small amount.

전기접속단자(200)는, 본 출원인에 의해 출원되어 특허등록된 다양한 구조의 전기접속단자를 적용할 수 있다.Electrical connection terminals 200 may apply electrical connection terminals of various structures that have been applied for and patented by the present applicant.

바람직하게, 전기접속단자(200)의 인덕턴스 값은 적고 대향하는 대상물과의 접촉 면적이 크며 거리가 짧다.Preferably, the inductance value of the electrical connection terminal 200 is small, and the contact area with the opposing object is large and the distance is short.

예를 들어, 탄성 코어, 접착제를 개재하여 탄성을 갖느 코어를 감싸 접착하는 폴리머 필름, 및 필름의 이면에 일체로 형성된 구리 박으로 구성되거나, 폴리머 필름 없이 접착제를 개재하여 코어를 감싸 접착하는 구리 박으로 구성할 수 있다.For example, a polymer film that wraps and adheres to an elastic core through an elastic core, an adhesive, and a copper foil integrally formed on the back surface of the film, or a copper foil that wraps and adheres to the core through an adhesive without a polymer film. can be configured.

바람직하게, 구리 박 위에는 주석이나 니켈/구리가 순차적으로 도금된다.Preferably, tin or nickel/copper is sequentially plated on the copper foil.

전기접속단자(200)는 상하 방향으로 전기저항이 0.05ohm 이하이고, 폭과 길이는 높이에 비해 클 수 있는데, 이러한 형상에 의해 전기접속단자(200)가 안정되게 솔더링 되고 솔더링 후 잘 안 떨어지며 외부의 힘에 의해 잘 손상되지 않는다.The electrical connection terminal 200 has an electrical resistance of 0.05 ohm or less in the vertical direction, and the width and length may be larger than the height. Due to this shape, the electrical connection terminal 200 is stably soldered, does not come off well after soldering, and It is not easily damaged by the power of

또한, 높이를 낮게 하기 위해 코어를 사용하지 않고 구리 박의 한 면에 전기전도성 실리콘 고무와 같은 탄성 고무를 얇게 코팅하여 사용할 수 있으나 이 경우 구리 박을 사용한 경우보다 전기저항이 높다는 단점이 있다.In addition, in order to lower the height, it is possible to use a thin coating of elastic rubber such as electrically conductive silicone rubber on one side of the copper foil without using a core, but in this case, there is a disadvantage in that the electrical resistance is higher than in the case of using the copper foil.

이 실시 예와 달리, 높이가 낮은 단면이 C형상 또는 Z형상의 금속 박으로 된 클립을 전기접속단자(200)로 적용할 수 있다.Unlike this embodiment, a clip made of a C-shaped or Z-shaped metal foil having a low cross-section may be applied as the electrical connection terminal 200.

전기접속단자(200)는 금속리드(110)와 접촉하는 상면에서 진공픽업이 가능한 형상을 갖고 솔더링 온도에 대응하는 내열성을 갖고 최외각층의 일부 또는 전부는 전기전도성으로 주석, 은 또는 금 도금층이 바람직하다.The electrical connection terminal 200 has a shape capable of vacuum pickup on the upper surface in contact with the metal lead 110, has heat resistance corresponding to the soldering temperature, and a part or all of the outermost layer is electrically conductive, preferably a tin, silver or gold plating layer. do.

전기접속단자(200)는 바람직하게, 금속리드(110)의 자중에 의해 눌리는 정도의 낮은 압축력을 가지며, 복원력이 좋아 금속리드(110)를 제거하면 누르기 전의 높이의 80% 이상으로 복원될 수 있다.The electrical connection terminal 200 preferably has a compression force low enough to be pressed by the weight of the metal lead 110, and the restoring force is good, so when the metal lead 110 is removed, it can be restored to 80% or more of the height before pressing. .

특별히 한정되지는 않지만, 전기접속단자(200)의 높이는 도 2(a)와 같이 조립이 완료된 상태에서 열확산 금속리드(110)와 탄성 접촉을 유지해야 하기 때문에 전기접속단자(200)가 눌리기 전의 상태에서 열확산 금속리드(110)의 상벽 내면과 접지랜드(116) 간의 간극보다 약 10% 이상 큰 높이를 갖는다.Although not particularly limited, the height of the electrical connection terminal 200 before the electrical connection terminal 200 is pressed because it is necessary to maintain elastic contact with the thermal diffusion metal lead 110 in the assembled state as shown in FIG. 2 (a) In this state, it has a height greater than about 10% of the gap between the inner surface of the upper wall of the thermal diffusion metal lead 110 and the ground land 116 .

공정상으로 볼 때, 금속리드(110)를 열전도성부재(116)에 대응하는 액상의 열전도성부재와 실란트 접착제(114)에 대응하는 액상의 실리콘 접착제 위에 올려놓고 실란트 접착제(114)를 경화하여 접착하면, 열전도성부재(116)와 전기접속단자(200)는 금속리드(110)의 내면과 각각 탄성 접촉을 유지하며 접촉한다.In terms of process, the metal lead 110 is placed on the liquid thermal conductive member corresponding to the thermal conductive member 116 and the liquid silicone adhesive corresponding to the sealant adhesive 114, and the sealant adhesive 114 is cured. When bonded, the thermally conductive member 116 and the electrical connection terminal 200 contact the inner surface of the metal lead 110 while maintaining elastic contact with each other.

반도체 다이(130), 세라믹 칩 저항이나 커패시터와 같은 수동소자가 표면실장되어 솔더링되는 공정에서 전기접속단자(200)도 표면실장되어 솔더링될 수 있는데, 전기접속단자(200)를 진공픽업하여 접지랜드(116) 위에 형성된 솔더크림(미도시) 위에 플레이스한 후 반도체 다이(130)과 같이 리플로우 솔더링하여 회로기판(112) 위에 실장할 수 있다.In a process in which the semiconductor die 130 and passive elements such as ceramic chip resistors or capacitors are surface-mounted and soldered, the electrical connection terminals 200 may also be surface-mounted and soldered. After being placed on solder cream (not shown) formed on 116, it can be mounted on the circuit board 112 by reflow soldering like the semiconductor die 130.

상기의 제조 공정에 의해 전기접속단자(200)는 접지랜드(116) 위에 경제성 있고 신뢰성 있게 장착될 수 있다. Through the above manufacturing process, the electrical connection terminal 200 can be economically and reliably mounted on the ground land 116 .

또한, 솔더링되어 장착된 전기접속단자(200)는 패키지(100)의 리페어나 수리 시 이탈이나 손상이 적고 이탈이나 손상 된 경우에 수동으로 솔더에 의해 솔더링 될 수 있다.In addition, the soldered electrical connection terminal 200 is less likely to be dislodged or damaged during repair or repair of the package 100, and may be manually soldered with solder if it is detached or damaged.

도 3은 본 발명의 다른 실시 예에 따른 반도체 패키지를 보여주는 단면도이다.3 is a cross-sectional view showing a semiconductor package according to another embodiment of the present invention.

반도체 패키지(300)는, 도 2의 일 실시 예와 같은 구조를 갖으며, 다만 금속리드(110) 대신에 금속판(150)이 스크류(152)에 의해 회로기판(112)에 고정된다.The semiconductor package 300 has the same structure as the exemplary embodiment of FIG. 2 , except that the metal plate 150 is fixed to the circuit board 112 by screws 152 instead of the metal leads 110 .

따라서, 회로기판(112) 위에 형성된 접지랜드 위에 표면실장에 의해 전기접속단자(200)가 솔더링되고, 열전도성부재(116) 및 전기접속단자(200) 각각의 상면을 시트 형상의 금속판(150)이 접촉하여 덮게 된다.Therefore, the electrical connection terminal 200 is soldered on the ground land formed on the circuit board 112 by surface mounting, and the upper surface of each of the thermal conductive member 116 and the electrical connection terminal 200 is formed with a sheet-shaped metal plate 150. It touches and covers it.

그 결과, 금속판(150)은, 반도체 다이(130)에서 발생한 열을 열전도성부재(116)를 통하여 열 확산함과 동시에 전기접속단자(200)와 접지랜드를 통하여 회로기판(112)의 접지회로(115)와 전기적으로 연결된다.As a result, the metal plate 150 spreads the heat generated in the semiconductor die 130 through the thermal conductive member 116 and at the same time, the ground circuit of the circuit board 112 through the electrical connection terminal 200 and the ground land. (115) and electrically connected.

이러한 구조에 의하면 고가의 금속리드(110)와 실란트 접착제(114)를 사용하지 않기 때문에 다양한 구조 및 특성을 갖는 반도체 패키지(300)를 제공하기 용이하다.According to this structure, since the expensive metal lead 110 and sealant adhesive 114 are not used, it is easy to provide the semiconductor package 300 having various structures and characteristics.

전술한 내용은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing may be modified and modified by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

100: 반도체 패키지
110: 열확산 금속리드
112: 회로기판
113, 115: 접지회로
114: 실란트
120: 언더필
130: 반도체 다이
122, 124: 솔더 볼
200: 탄성 전기접속단자100: semiconductor package
110: thermal diffusion metal lead
112: circuit board
113, 115: ground circuit
114: sealant
120: underfill
130: semiconductor die
122, 124: solder ball
200: elastic electrical connection terminal

Claims (12)

회로기판 위에 실장된 반도체 다이;
상기 회로기판 위에 실란트 접착제를 개재하여 상기 회로기판과 접착하고 내부 공간을 형성하면서 상기 반도체 다이와 열전도성부재를 개재하여 접촉하는 열확산 금속리드; 및
상기 내부공간 내에서 상기 회로기판 위에 형성된 접지랜드 위에 솔더링된 탄성 전기접속단자를 구비하고,
상기 접지랜드는 상기 회로기판의 접지회로와 전기적으로 연결되고,
상기 전기접속단자는 상기 금속리드의 내면과 탄성을 갖고 전기적으로 접촉하여 상기 접지랜드와 상기 금속리드를 전기적으로 연결시키는 것을 특징으로 하는 반도체 패키지.a semiconductor die mounted on a circuit board;
a thermal diffusion metal lead adhering to the circuit board via a sealant adhesive on the circuit board and contacting the semiconductor die via a thermally conductive member while forming an internal space; and
An elastic electrical connection terminal soldered on a ground land formed on the circuit board in the inner space, and
The ground land is electrically connected to the ground circuit of the circuit board,
The electrical connection terminal electrically contacts the inner surface of the metal lead with elasticity to electrically connect the ground land and the metal lead. 청구항 1에서,
상기 회로기판은 다층 회로기판이고,
상기 반도체 다이 또는 세라믹 칩 저항과 커패시터를 포함하는 수동소자가 표면실장되어 솔더링되는 공정에서 상기 전기접속단자도 표면실장되어 솔더링되는 것을 특징으로 하는 반도체 패키지.In claim 1,
The circuit board is a multilayer circuit board,
The semiconductor package according to claim 1 , wherein the electrical connection terminal is also surface-mounted and soldered in a process of surface-mounting and soldering the passive element including the semiconductor die or ceramic chip resistor and capacitor. 청구항 1에서,
상기 전기접속단자와 접촉하는 상기 금속리드의 내면은 전기가 통하는 것을 특징으로 하는 반도체 패키지.In claim 1,
The semiconductor package, characterized in that the inner surface of the metal lead in contact with the electrical connection terminal conducts electricity. 청구항 1에서,
상기 금속리드와 접촉한 실란트 접착제가 경화하여 접착하면, 상기 전기접속단자는 상기 금속리드의 내면과 탄성 접촉을 유지하며 접촉하는 것을 특징으로 하는 반도체 패키지.In claim 1,
When the sealant adhesive in contact with the metal lead hardens and adheres, the electrical connection terminal contacts the inner surface of the metal lead while maintaining elastic contact. 청구항 1에서,
상기 전기접속단자는, 솔더링 온도에 대응하는 내열성을 갖고 상기 금속리드와 접촉하는 상면에서 진공픽업이 가능한 형상을 갖고 최외각층의 일부 또는 전부는 솔더링이 가능하면서 전기전도성인 금속으로 이루어지는 것을 특징으로 하는 반도체 패키지.In claim 1,
The electrical connection terminal has heat resistance corresponding to the soldering temperature, has a shape capable of vacuum pickup on the upper surface in contact with the metal lead, and part or all of the outermost layer is made of a solderable and electrically conductive metal. Characterized in that semiconductor package. 청구항 5에서,
상기 최외각층은 주석, 은 또는 금 도금층인 것을 특징으로 하는 반도체 패키지.In claim 5,
The outermost layer is a semiconductor package, characterized in that the tin, silver or gold plating layer. 청구항 1에서,
상기 전기접속단자는, 금속 판을 절곡하고 프레스한 제품이거나 또는 탄성고무를 전기전도성 필름으로 감싼 제품인 것을 특징으로 하는 반도체 패키지.In claim 1,
The electrical connection terminal is a semiconductor package, characterized in that a product obtained by bending and pressing a metal plate or a product in which an elastic rubber is wrapped with an electrically conductive film. 청구항 1에서,
상기 전기접속단자는 상하 방향으로 전기저항이 0.05ohm 이하이고 폭과 길이는 높이에 비해 큰 것을 특징으로 하는 반도체 패키지.In claim 1,
The electrical connection terminal is a semiconductor package, characterized in that the electrical resistance in the vertical direction is 0.05ohm or less and the width and length are greater than the height. 청구항 1에서,
상기 전기접속단자는 상기 금속리드의 자중에 의해 눌리는 것을 특징으로 하는 반도체 패키지.In claim 1,
The semiconductor package, characterized in that the electrical connection terminal is pressed by the weight of the metal lead. 청구항 9에서,
상기 전기접속단자가 상기 금속리드에 눌린 후 상기 금속리드를 제거하면 상기 전기접속단자는 원래의 높이의 80% 이상으로 복원되는 것을 특징으로 하는 반도체 패키지.In claim 9,
The semiconductor package according to claim 1 , wherein when the metal lead is removed after the electrical connection terminal is pressed against the metal lead, the electrical connection terminal is restored to 80% or more of its original height. 반도체 다이가 실장된 회로기판 위에 접착하여 상기 반도체 다이를 보호하는 열확산 금속리드를 구비한 반도체 패키지로서,
상기 회로기판 위에 형성된 접지랜드 위에 솔더링되어 상기 금속리드의 내면과 탄성을 갖고 전기적으로 접촉하는 전기접속단자를 구비하고,
상기 전기접속단자는 상기 접지랜드와 상기 금속리드를 전기적으로 연결시키고, 상기 접지랜드는 상기 회로기판의 접지회로와 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지.A semiconductor package having a thermal diffusion metal lead for protecting the semiconductor die by bonding to a circuit board on which a semiconductor die is mounted, comprising:
An electrical connection terminal soldered on a ground land formed on the circuit board and electrically contacting the inner surface of the metal lead with elasticity,
The electrical connection terminal electrically connects the ground land and the metal lead, and the ground land is electrically connected to a ground circuit of the circuit board. 반도체 다이가 실장되고 접지회로를 갖는 다층 회로기판;
상기 반도체 다이 위에 형성된 열전도성부재;
상기 회로기판 위에 형성된 접지랜드 위에 표면실장에 의해 솔더링된 탄성을 갖는 전기접속단자; 및
상기 열전도성부재 및 상기 전기접속단자 각각의 상면을 접촉하며 덮는 시트 형상의 금속판을 구비하고,
상기 금속판은, 상기 반도체 다이에서 발생한 열을 상기 열전도성부재를 통하여 열 확산하고 상기 전기접속단자와 상기 접지랜드를 통하여 상기 접지회로와 전기적으로 연결되는 반도체 패키지.

a multi-layer circuit board on which a semiconductor die is mounted and having a ground circuit;
a thermally conductive member formed over the semiconductor die;
Electrical connection terminals having elasticity soldered on the ground land formed on the circuit board by surface mounting; and
A sheet-shaped metal plate contacting and covering upper surfaces of the thermally conductive member and the electrical connection terminal,
wherein the metal plate thermally diffuses heat generated from the semiconductor die through the thermal conductive member and is electrically connected to the ground circuit through the electrical connection terminal and the ground land.
KR1020210148348A 2021-11-01 2021-11-01 Semiconductor package ground performance being improved efficiently KR20230063269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210148348A KR20230063269A (en) 2021-11-01 2021-11-01 Semiconductor package ground performance being improved efficiently

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210148348A KR20230063269A (en) 2021-11-01 2021-11-01 Semiconductor package ground performance being improved efficiently

Publications (1)

Publication Number Publication Date
KR20230063269A true KR20230063269A (en) 2023-05-09

Family

ID=86408451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210148348A KR20230063269A (en) 2021-11-01 2021-11-01 Semiconductor package ground performance being improved efficiently

Country Status (1)

Country Link
KR (1) KR20230063269A (en)

Similar Documents

Publication Publication Date Title
US10593656B2 (en) Three-dimensional package structure
US8338928B2 (en) Three-dimensional package structure
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
US20140029201A1 (en) Power package module and manufacturing method thereof
WO2004021435A1 (en) Module part
WO2013029533A1 (en) Chip-packaging structure, packaging method and electronic device
US6137162A (en) Chip stack package
US10827617B2 (en) Printed circuit board with cavity
CN112271165A (en) Semiconductor packaging structure, manufacturing method thereof and semiconductor device
JP2009283828A (en) Semiconductor device, and manufacturing method of semiconductor device
US10347571B1 (en) Intra-package interference isolation
US10186366B2 (en) Electrode structure and the corresponding electrical component using the same and the fabrication merhod thereof
US20110044017A1 (en) Electronic component
KR20130034310A (en) Printed circuit board assembly
KR20230063269A (en) Semiconductor package ground performance being improved efficiently
US8981540B2 (en) Electronic device and package structure thereof
KR20120039338A (en) Semiconductor package
KR101053296B1 (en) Electronic device with electromagnetic shielding
WO2001008221A9 (en) High frequency module
TW201446082A (en) A printing circuit board and the application
CN116828698B (en) Electromagnetic shielding film, electromagnetic shielding package and preparation method thereof
CN219999689U (en) Circuit board assembly
TWI234865B (en) Electrically insulating heat sink and semiconductor package with the heat sink
JPH11251497A (en) Electronic circuit module
JP3586867B2 (en) Semiconductor device, method of manufacturing the same, method of mounting the same, and circuit board mounting the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal