KR20230057828A - Ultra-wideband chip interconnect structure to provide the ground - Google Patents

Ultra-wideband chip interconnect structure to provide the ground Download PDF

Info

Publication number
KR20230057828A
KR20230057828A KR1020210142052A KR20210142052A KR20230057828A KR 20230057828 A KR20230057828 A KR 20230057828A KR 1020210142052 A KR1020210142052 A KR 1020210142052A KR 20210142052 A KR20210142052 A KR 20210142052A KR 20230057828 A KR20230057828 A KR 20230057828A
Authority
KR
South Korea
Prior art keywords
metal
signal line
chip
ground
bonding wire
Prior art date
Application number
KR1020210142052A
Other languages
Korean (ko)
Other versions
KR102582702B1 (en
Inventor
정진호
전영채
장영민
Original Assignee
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서강대학교산학협력단 filed Critical 서강대학교산학협력단
Priority to KR1020210142052A priority Critical patent/KR102582702B1/en
Publication of KR20230057828A publication Critical patent/KR20230057828A/en
Application granted granted Critical
Publication of KR102582702B1 publication Critical patent/KR102582702B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Waveguides (AREA)

Abstract

그라운드를 제공하는 초광대역 칩 인터커넥트 구조체에 있어서, 적어도 하나의 제1 신호선 및 적어도 하나의 제1 그라운드가 형성된 제1 칩; 적어도 하나의 제2 신호선 및 적어도 하나의 제2 그라운드가 형성된 제2 칩 - 상기 제1 신호선과 상기 제2 신호선은 신호선 본딩 와이어에 의해 연결됨 -; 상기 제1 칩이 놓여지는 영역인 제1 섹션 및 상기 제2 칩이 놓여지는 영역인 제2 섹션을 포함하는 금속 지그; 상기 금속 지그의 상부면에 형성되고, 상기 제1 칩 및 상기 제2 칩 사이에 위치하며, 상기 제1 그라운드 및 상기 제2 그라운드 각각과 연결되는 금속 격벽; 및 상기 금속 격벽의 상부면에 형성되되, 서로 이격되어 형성되는 제1 금속 요철 및 제2 금속 요철을 포함하되, 상기 신호선 본딩 와이어는, 상기 제1 신호선과 상기 제2 신호선을 연결하는 선으로서, 상기 제1 금속 요철 및 상기 제2 금속 요철의 이격된 사이의 공간에서 상기 금속 격벽의 상부면과 접촉되지 않은 상태로 배치되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.An ultra-wideband chip interconnect structure providing a ground, comprising: a first chip having at least one first signal line and at least one first ground; a second chip having at least one second signal line and at least one second ground, the first signal line and the second signal line being connected by a signal line bonding wire; a metal jig including a first section in which the first chip is placed and a second section in which the second chip is placed; a metal barrier rib formed on an upper surface of the metal jig, positioned between the first chip and the second chip, and connected to the first ground and the second ground, respectively; and first metal concavo-convex and second metal concavo-convex portions formed on an upper surface of the metal barrier rib and spaced apart from each other, wherein the signal line bonding wire is a line connecting the first signal line and the second signal line, Disclosed is an ultra-wideband chip interconnect structure, which is disposed in a space between the first metal concavo-convex and the second metal concavo-convex in a state of not contacting an upper surface of the metal barrier rib.

Description

그라운드를 제공하는 초광대역 칩 인터커넥트 구조체{ULTRA-WIDEBAND CHIP INTERCONNECT STRUCTURE TO PROVIDE THE GROUND}Ultra-wideband chip interconnect structure providing ground

본 발명은 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체에 관한 것으로, 보다 상세하게는, DC부터 100 GHz 이상의 밀리미터파/테라헤르츠 대역까지 삽입 손실 및 반사 손실 특성이 우수한 초광대역의 인터커넥트 구조체에 관한 것이다.The present invention relates to an ultra-wideband chip interconnect structure providing a ground, and more particularly, to an ultra-wideband interconnect structure having excellent insertion loss and return loss characteristics from DC to a millimeter wave/terahertz band of 100 GHz or more.

초고속 데이터 전송 및 처리에 대한 수요가 증가하면서, 수십 Gbps 이상의 초고속 데이터 통신을 위한 초광대역 반도체 집적회로가 많이 개발되고 있으며, 초고속 이동 통신을 위한 100 GHz 이상의 밀리미터파 또는 테라헤르츠파 대역 반도체 집적회로 설계에 대한 연구가 활발하게 진행되고 있다. 이러한 초고속 초광대역 반도체 칩들을 패키징하고 전기적으로 연결하여 모듈과 시스템을 구현하는 과정이 반드시 필요하며, 칩과 칩, 칩과 PCB(printed circuit board) 등의 전기적 연결에 있어서 저손실, 광대역의 패키징 기법을 필요하다. 전기적 연결 기법 중에서 와이어 본딩 (Wire bonding)은 구조가 간단하고 자동화 등으로 저비용 대량 생산에 적용이 가능하여 칩 패키징에 많이 활용되고 있다.As the demand for high-speed data transmission and processing increases, many ultra-wideband semiconductor integrated circuits for ultra-high-speed data communication of tens of Gbps or more are being developed, and millimeter wave or terahertz wave band semiconductor integrated circuits of 100 GHz or higher for ultra-high-speed mobile communication are designed. Research on this is actively progressing. The process of packaging and electrically connecting these ultra-high-speed, ultra-wideband semiconductor chips to implement a module and system is essential, and a low-loss, broadband packaging technique is used for electrical connection between chips and chips, and chips and printed circuit boards (PCBs). need. Among electrical connection techniques, wire bonding is widely used in chip packaging because it has a simple structure and can be applied to low-cost mass production through automation.

하지만, 와이어 본딩은 와이어에 의한 기생 성분으로 인해 광대역 특성 및 저손실 특성을 달성하는 것이 어려움이 있다. 특히, 데이터 전송 속도가 높아지고 사용 주파수가 높아질수록 기생 성분으로 인한 특성 저하가 심각하게 발생하는 문제점이 있으며, 기생성분에 의해 높은 주파수에서 임피던스 부정합이 발생하여 반사 손실이 심각해는 문제점이 있다. 이러한 본딩 와이어에 의한 특성 저하와 관련된 문제점은 반도체 칩의 성능을 제대로 발휘할 수 없게 만들어 전체 시스템 특성을 제한하는 요소가 되고 있다.However, wire bonding has difficulty in achieving broadband characteristics and low loss characteristics due to parasitic components caused by wires. In particular, as the data transmission rate increases and the frequency of use increases, there is a problem in that a characteristic deterioration due to a parasitic component occurs seriously, and an impedance mismatch occurs at a high frequency due to the parasitic component, resulting in a serious return loss. Problems related to the deterioration of characteristics due to the bonding wire make it impossible to properly demonstrate the performance of a semiconductor chip, and thus become a factor that limits overall system characteristics.

따라서, 본딩 와이어에 의한 기생성분을 최소화하고, 사용 주파수가 높아져도 삽입 손실 및 반사 손실 특성이 우수한 초광대역의 인터커넥트 구조체가 필요한 실정이다.Therefore, there is a need for an ultra-wideband interconnect structure that minimizes the parasitic component caused by the bonding wire and has excellent insertion loss and reflection loss characteristics even when the frequency of use increases.

본 발명은 상술한 문제점을 모두 해결하는 것을 목적으로 한다.The present invention aims to solve all of the above problems.

또한, 본 발명은, 칩과 칩 또는 칩과 PCB 사이에 금속 격벽이 위치하도록 함으로써 칩과 칩 또는 칩과 PCB 사이의 전기적 커플링이 발생되는 것을 방지하는 것을 다른 목적으로 한다.Another object of the present invention is to prevent electrical coupling between a chip and a chip or a chip and a PCB from occurring by placing a metal barrier rib between a chip and a chip or between a chip and a PCB.

또한, 본 발명은, 칩의 그라운드 또는 PCB의 그라운드가 그라운드를 제공하는 금속 격벽과 가능한 짧은 거리에서 연결될 수 있도록 함으로써 기생 성분을 최소화하는 것을 또 다른 목적으로 한다.Another object of the present invention is to minimize the parasitic component by allowing the ground of the chip or the ground of the PCB to be connected to the metal barrier rib providing the ground at a distance as short as possible.

또한, 본 발명은, 금속 격벽, 제1 금속 요철 및 제2 금속 요철이 신호선 본딩 와이어의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 신호선 본딩 와이어의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 하는 것을 또 다른 목적으로 한다.In addition, in the present invention, the metal barrier rib, the first metal concavo-convex and the second metal concavo-convex act as a ground of the signal line bonding wire to form a predetermined capacitance, so that the characteristic impedance value of the signal line bonding wire can be maintained constant at a specific value. to do for another purpose.

상기한 바와 같은 본 발명의 목적을 달성하고, 후술하는 본 발명의 특징적인 효과를 실현하기 위한 본 발명의 특징적인 구성은 다음과 같다.The characteristic configuration of the present invention for achieving the object of the present invention as described above and realizing the characteristic effects of the present invention described later is as follows.

본 발명의 일 태양에 따르면, 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체에 있어서, 적어도 하나의 제1 신호선 및 적어도 하나의 제1 그라운드가 형성된 제1 칩; 적어도 하나의 제2 신호선 및 적어도 하나의 제2 그라운드가 형성된 제2 칩 - 상기 제1 신호선과 상기 제2 신호선은 신호선 본딩 와이어에 의해 연결됨 -; 상기 제1 칩이 놓여지는 영역인 제1 섹션 및 상기 제2 칩이 놓여지는 영역인 제2 섹션을 포함하는 금속 지그; 상기 금속 지그의 상부면에 형성되고, 상기 제1 칩 및 상기 제2 칩 사이에 위치하며, 상기 제1 그라운드 및 상기 제2 그라운드 각각과 연결되는 금속 격벽; 및 상기 금속 격벽의 상부면에 형성되되, 서로 이격되어 형성되는 제1 금속 요철 및 제2 금속 요철을 포함하되, 상기 신호선 본딩 와이어는, 상기 제1 신호선과 상기 제2 신호선을 연결하는 선으로서, 상기 제1 금속 요철 및 상기 제2 금속 요철의 이격된 사이의 공간에서 상기 금속 격벽의 상부면과 접촉되지 않은 상태로 배치되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.According to one aspect of the present invention, there is provided an ultra-wideband chip interconnect structure providing a ground, comprising: a first chip having at least one first signal line and at least one first ground; a second chip having at least one second signal line and at least one second ground, the first signal line and the second signal line being connected by a signal line bonding wire; a metal jig including a first section in which the first chip is placed and a second section in which the second chip is placed; a metal barrier rib formed on an upper surface of the metal jig, positioned between the first chip and the second chip, and connected to the first ground and the second ground, respectively; and first metal concavo-convex and second metal concavo-convex portions formed on an upper surface of the metal barrier rib and spaced apart from each other, wherein the signal line bonding wire is a line connecting the first signal line and the second signal line, Disclosed is an ultra-wideband chip interconnect structure, which is disposed in a space between the first metal concavo-convex and the second metal concavo-convex in a state of not contacting an upper surface of the metal barrier rib.

일례로서, 상기 금속 격벽, 상기 제1 금속 요철 및 상기 제2 금속 요철 각각은 상기 신호선 본딩 와이어의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 상기 신호선 본딩 와이어의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 하는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.As an example, each of the metal barrier rib, the first metal concavo-convex and the second metal concavo-convex acts as a ground of the signal line bonding wire to form a predetermined capacitance, thereby maintaining a characteristic impedance value of the signal line bonding wire constant at a specific value An ultra-wideband chip interconnect structure characterized in that it can be is disclosed.

일례로서, 상기 신호선 본딩 와이어의 상기 특성 임피던스 값은 (i) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각의 높이, (ii) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각과 상기 신호선 본딩 와이어 사이의 거리 및 (iii) 상기 금속 격벽과 상기 신호선 본딩 와이어 사이의 거리 중 적어도 일부가 변경됨으로써 변동될 수 있는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.As an example, the characteristic impedance value of the signal line bonding wire is (i) the height of each of the first metal unevenness and the second metal unevenness, (ii) each of the first metal unevenness and the second metal unevenness and the signal line bonding An ultra-wideband chip interconnect structure is disclosed, wherein at least a portion of a distance between wires and (iii) a distance between the metal barrier rib and the signal line bonding wire can be changed by changing.

일례로서, 상기 제1 금속 요철 및 상기 제2 금속 요철 각각의 측면 중 서로 마주보는 상기 제1 금속 요철의 특정 제1 측면 및 상기 제2 금속 요철의 특정 제2 측면 각각은, (i) 상기 금속 격벽의 상단면과 수직을 이루며 형성되거나, (ii) 소정의 곡률을 가진 상태로 상기 금속 격벽의 상단면과 접하거나, (iii) 상기 금속 격벽의 상단면과 소정의 각을 이루며 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.As an example, each of the specific first side surface of the first metal unevenness and the specific second side surface of the second metal unevenness facing each other among the side surfaces of the first metal unevenness and the second metal unevenness, respectively, (i) the metal It is formed perpendicular to the top surface of the partition wall, (ii) is in contact with the top surface of the metal partition wall in a state of having a predetermined curvature, or (iii) is formed at a predetermined angle with the top surface of the metal partition wall. An ultra-wideband chip interconnect structure is disclosed.

일례로서, 상기 제1 금속 요철의 상부면 및 상기 제2 금속 요철의 상부면을 서로 연결하는 형태의 금속 추가 구조물이 추가로 형성되되, 상기 금속 추가 구조물은 상기 신호선 본딩 와이어의 상부에 이격되어 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.As an example, an additional metal structure connecting the upper surface of the first metal concavo-convex and the upper surface of the second metal concavo-convex is additionally formed, and the metal additional structure is spaced apart from the top of the signal line bonding wire. An ultra-wideband chip interconnect structure characterized in that it is disclosed.

일례로서, 상기 금속 격벽, 상기 제1 금속 요철, 상기 제2 금속 요철 및 상기 금속 추가 구조물 각각은 상기 신호선 본딩 와이어의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 상기 신호선 본딩 와이어의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 하는 것을 특징으로 하고, 상기 신호선 본딩 와이어의 상기 특성 임피던스 값은 (i) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각의 높이, (ii) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각과 상기 신호선 본딩 와이어 사이의 거리, (iii) 상기 금속 격벽과 상기 신호선 본딩 와이어 사이의 거리, 및 (iv) 상기 금속 추가 구조물과 상기 신호선 본딩 와이어 사이의 거리 중 적어도 일부가 변경됨으로써 변동될 수 있는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.As an example, each of the metal barrier rib, the first metal concavo-convex, the second metal concavo-convex, and the metal additional structure acts as a ground of the signal line bonding wire to form a predetermined capacitance, so that the characteristic impedance value of the signal line bonding wire is specified. The characteristic impedance value of the signal line bonding wire is (i) the height of each of the first metal unevenness and the second metal unevenness, (ii) the first metal unevenness and at least a portion of a distance between each of the second metal irregularities and the signal line bonding wire, (iii) a distance between the metal barrier rib and the signal line bonding wire, and (iv) a distance between the metal additional structure and the signal line bonding wire. An ultra-wideband chip interconnect structure is disclosed, characterized in that it can be varied by changing .

일례로서, 상기 제1 섹션 및 상기 제2 섹션 각각은 상기 제1 칩의 두께 및 상기 제2 칩의 두께를 고려하여 소정의 두께로 형성될 수 있는 것을 특징으로 하되, 상기 제1 섹션의 두께인 제1 두께 및 상기 제2 섹션의 두께인 제2 두께 각각은, 상기 제1 칩이 상기 제1 섹션에 놓였을 때의 상기 제1 칩의 상부면 및 상기 제2 칩이 상기 제2 섹션에 놓였을 때의 상기 제2 칩의 상부면 각각이 상기 금속 격벽의 상부면을 기준으로 기설정된 높이범위 내에 위치되도록 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.As an example, each of the first section and the second section may be formed to a predetermined thickness in consideration of the thickness of the first chip and the thickness of the second chip, but the thickness of the first section The first thickness and the second thickness, which is the thickness of the second section, respectively, are the top surface of the first chip when the first chip is placed in the first section and the second thickness when the second chip is placed in the second section. Disclosed is an ultra-wideband chip interconnect structure wherein each upper surface of the second chip is positioned within a predetermined height range with respect to the upper surface of the metal barrier rib.

일례로서, 상기 제1 그라운드 및 상기 제2 그라운드 각각 이 상기 제1 칩 및 상기 제2 칩 각각의 상부에 형성되어 있을 경우, 상기 제1 그라운드 및 상기 제2 그라운드 각각은 상기 금속 격벽의 상부면과 적어도 하나의 그라운드 본딩 와이어에 의해 연결되거나 전도성 에폭시에 의해 연결되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.As an example, when each of the first ground and the second ground is formed on an upper surface of the first chip and the second chip, each of the first ground and the second ground is formed on an upper surface of the metal barrier rib and An ultra-wideband chip interconnect structure characterized in that it is connected by at least one ground bonding wire or connected by conductive epoxy is disclosed.

일례로서, 상기 신호선 본딩 와이어 전체를 커버하는 형태의 비전도성 에폭시가 추가적으로 형성되어 있는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.As an example, an ultra-wideband chip interconnect structure is disclosed in which non-conductive epoxy is additionally formed to cover the entirety of the signal line bonding wires.

일례로서, 상기 금속 지그, 상기 금속 격벽, 상기 제1 금속 요철 및 상기 제2 금속 요철 중 적어도 일부는 소정의 유전체에 도금을 하여 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.As an example, an ultra-wideband chip interconnect structure is disclosed in which at least some of the metal jig, the metal barrier rib, the first metal concavo-convex and the second metal concavo-convex are formed by plating a predetermined dielectric material.

본 발명에 의하면, 다음과 같은 효과가 있다.According to the present invention, there are the following effects.

본 발명은, 칩과 칩 또는 칩과 PCB 사이에 금속 격벽이 위치하도록 함으로써 칩과 칩 또는 칩과 PCB 사이의 전기적 커플링이 발생되는 것을 방지할 수 있도록 하는 효과가 있다.The present invention has an effect of preventing electrical coupling between a chip and a chip or between a chip and a PCB from occurring by placing a metal barrier between a chip and a chip or between a chip and a PCB.

또한, 본 발명은, 칩의 그라운드 또는 PCB의 그라운드가 그라운드를 제공하는 금속 격벽과 가능한 짧은 거리에서 연결될 수 있도록 함으로써 기생 성분을 최소화 할 수 있도록 하는 효과가 있다.In addition, the present invention has an effect of minimizing parasitic components by enabling the ground of a chip or the ground of a PCB to be connected to a metal barrier rib providing the ground at a short distance as possible.

또한, 본 발명은, 금속 격벽, 제1 금속 요철 및 제2 금속 요철이 신호선 본딩 와이어의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 신호선 본딩 와이어의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 하는 효과가 있다.In addition, in the present invention, the metal barrier rib, the first metal concavo-convex and the second metal concavo-convex act as a ground of the signal line bonding wire to form a predetermined capacitance, so that the characteristic impedance value of the signal line bonding wire can be maintained constant at a specific value. has the effect of

도 1은 본 발명의 일 실시예에 따른 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체의 일부를 개략적으로 도시한 것이다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 제1 금속 요철의 측면 및 제2 금속 요철의 측면 각각이 금속 격벽의 상부면과 이룰 수 있는 다양한 형태를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 금속 추가 구조물을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 비전도성 에폭시를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 저주파에서 밀리미터파/테라헤르츠파 대역(170 GHz)까지의 삽입 손실 및 반사 손실을 측정한 결과에 대한 그래프이다.1 schematically illustrates a portion of an ultra-wideband chip interconnect structure providing a ground according to an embodiment of the present invention.
2A to 2C are views for explaining various shapes that each side of a first metal concavo-convex and a side surface of a second metal concavo-convex can form with an upper surface of a metal barrier rib according to an embodiment of the present invention.
3 is a view for explaining a metal addition structure according to an embodiment of the present invention.
4 is a view for explaining a non-conductive epoxy in one embodiment of the present invention.
5 is a graph of measurement results of insertion loss and return loss from a low frequency to a millimeter wave/terahertz wave band (170 GHz) according to an embodiment of the present invention.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The detailed description of the present invention which follows refers to the accompanying drawings which illustrate, by way of illustration, specific embodiments in which the present invention may be practiced. These embodiments are described in sufficient detail to enable one skilled in the art to practice the present invention. It should be understood that the various embodiments of the present invention are different from each other but are not necessarily mutually exclusive. For example, specific shapes, structures, and characteristics described herein may be implemented in one embodiment in another embodiment without departing from the spirit and scope of the invention.

또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.Additionally, it should be understood that the location or arrangement of individual components within each disclosed embodiment may be changed without departing from the spirit and scope of the invention. Accordingly, the detailed description set forth below is not to be taken in a limiting sense, and the scope of the present invention, if properly described, is limited only by the appended claims, along with all equivalents as claimed by those claims. Like reference numbers in the drawings indicate the same or similar function throughout the various aspects.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily practice the present invention.

도 1은 본 발명의 일 실시예에 따른 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체의 일부를 개략적으로 도시한 것이다.1 schematically illustrates a portion of an ultra-wideband chip interconnect structure providing a ground according to an embodiment of the present invention.

도 1을 참조하면, 본 발명에 따른 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체는 금속 지그(100), 금속 격벽(200) 및 금속 요철부(300)를 포함할 수 있다.Referring to FIG. 1 , an ultra-wideband chip interconnect structure providing a ground according to the present invention may include a metal jig 100 , a metal barrier rib 200 and a metal uneven portion 300 .

여기서, 초광대역 칩 인터커넥트 구조체의 금속 지그(100), 금속 격벽(200) 및 금속 요철부(300) 중 적어도 일부는 패키지(미도시), 외부 커버(미도시) 또는 외부 디바이스(미도시)의 그라운드와 연결되어 있을 수 있다.Here, at least some of the metal jig 100, the metal barrier rib 200, and the metal concave-convex portion 300 of the ultra-wideband chip interconnect structure may be used as a package (not shown), an external cover (not shown), or an external device (not shown). It may be connected to ground.

먼저, 금속 지그(100)는 제1 칩(400)이 놓여지는 영역인 제1 섹션(110) 및 제2 칩(500)이 놓여지는 영역인 제2 섹션(120)을 포함할 수 있다.First, the metal jig 100 may include a first section 110 in which the first chip 400 is placed and a second section 120 in which the second chip 500 is placed.

이때, 제1 칩(400)은 적어도 하나의 제1 신호선(410) 및 적어도 하나의 제1 그라운드(420)가 형성되어 있을 수 있으며, 제2 칩(500)은 적어도 하나의 제2 신호선(510) 및 적어도 하나의 제2 그라운드(520)가 형성되어 있을 수 있으며, 제1 신호선(410)과 제2 신호선(510)은 신호선 본딩 와이어(600)에 의해 연결될 수 있다. 여기서, 신호선의 형태는 스트립(strip) 형태일 수도 있고 패드(pad) 형태일 수도 있으나, 이에 한정되는 것은 아닐 것이다. 또한, 그라운드는 신호선과 동일한 평면상에 형성될 수도 있고, 신호선이 형성된 평면보다 하부에 형성될 수도 있으나, 이에 한정되는 것은 아닐 것이다.At this time, the first chip 400 may have at least one first signal line 410 and at least one first ground 420 formed, and the second chip 500 may have at least one second signal line 510 ) and at least one second ground 520 may be formed, and the first signal line 410 and the second signal line 510 may be connected by the signal line bonding wire 600 . Here, the shape of the signal line may be a strip shape or a pad shape, but it will not be limited thereto. In addition, the ground may be formed on the same plane as the signal line or may be formed below the plane on which the signal line is formed, but is not limited thereto.

참고로, 도 1에서 제1 칩(400) 및 제2 칩(500)의 구조에 대한 일례로서 제1 칩(400)을 GCPW(grounded coplanar waveguide) 구조로 구현되어 있는 것으로 나타내고, 제2 칩(500)을 Si 기판위 윗면에 반도체 공정의 금속층을 이용하여 그라운드와 신호선이 형성된 구조로 구현되어 있는 것으로 나타낸 것이나, 제1 칩(400) 및 제2 칩(500)의 구조는 이에 한정되는 것은 아니며 마이크로스트립(microstrip) 구조, CPW(Coplanar Waveguide) 구조 등 신호선 및 그라운드를 포함하는 모든 구조가 포함될 수 있다. 또한, 제1 칩(400) 및 제2 칩(500) 각각은 서로 동일한 구조일 수도 있고, 서로 다른 구조일 수도 있을 것이다. 또한, 제1 칩(400) 및 제2 칩(500) 중 하나는 PCB 기판일 수도 있을 것이다. 즉, 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체는 칩과 칩을 연결하는데 사용될 수 있을 뿐만 아니라, PCB 기판과 칩을 연결하는데 사용될 수도 있을 것이다.For reference, as an example of the structure of the first chip 400 and the second chip 500 in FIG. 1, the first chip 400 is shown to be implemented in a grounded coplanar waveguide (GCPW) structure, and the second chip ( 500) is shown as being implemented in a structure in which ground and signal lines are formed using a metal layer of a semiconductor process on the top surface of a Si substrate, but the structure of the first chip 400 and the second chip 500 is not limited thereto. Any structure including a signal line and a ground, such as a microstrip structure and a Coplanar Waveguide (CPW) structure, may be included. In addition, each of the first chip 400 and the second chip 500 may have the same structure or a different structure. Also, one of the first chip 400 and the second chip 500 may be a PCB substrate. That is, the ultra-wideband chip interconnect structure providing the ground may be used not only to connect chips to chips, but also to connect a PCB substrate and chips.

또한, 제1 섹션(110) 및 제2 섹션(120) 각각은 제1 칩(400)의 두께 및 제2 칩(500)의 두께를 고려하여 소정의 두께로 형성될 수 있다.In addition, each of the first section 110 and the second section 120 may be formed to a predetermined thickness considering the thickness of the first chip 400 and the thickness of the second chip 500 .

구체적으로, 제1 섹션(110)의 두께인 제1 두께(115) 및 제2 섹션(120)의 두께인 제2 두께(125) 각각은, 제1 칩(400)이 제1 섹션(110)에 놓였을 때의 제1 칩(400)의 상부면 및 제2 칩(500)이 제2 섹션(120)에 놓였을 때의 제2 칩(500)의 상부면 각각이 금속 격벽(200)의 상부면을 기준으로 기설정된 높이범위 내에 위치되도록 형성될 수 있다.Specifically, each of the first thickness 115, which is the thickness of the first section 110, and the second thickness 125, which is the thickness of the second section 120, the first chip 400 is the first section 110 The upper surface of the first chip 400 when placed on the upper surface and the upper surface of the second chip 500 when the second chip 500 is placed on the second section 120 are of the metal partition wall 200. It may be formed to be located within a predetermined height range based on the upper surface.

즉, 제1 칩(400)의 상부면 및 제2 칩(500)의 상부면 각각이 금속 격벽(200)의 상부면과 거의 동일한 평면상에 위치되도록 함으로써 후술하는 그라운드 본딩 와이어(700)가 가능한 짧은 길이로 제1 칩(400) 및 제2 칩(500) 각각의 그라운드와 금속 격벽(200)을 연결할 수 있을 것이다.That is, the upper surface of the first chip 400 and the upper surface of the second chip 500 are positioned on substantially the same plane as the upper surface of the metal partition wall 200, so that the ground bonding wire 700 described later can be made possible. The ground of each of the first chip 400 and the second chip 500 may be connected to the metal barrier rib 200 with a short length.

그리고, 금속 격벽(200)은 금속 지그(100)의 상부면에 형성될 수 있고, 제1 칩(400) 및 제2 칩(500) 사이에 위치할 수 있으며, 제1 그라운드(420) 및 제2 그라운드(520) 각각과 연결될 수 있다.In addition, the metal barrier rib 200 may be formed on the upper surface of the metal jig 100, may be located between the first chip 400 and the second chip 500, and the first ground 420 and It may be connected to each of the 2 grounds 520.

이때, 제1 그라운드(420) 및 제2 그라운드(520) 각각이 제1 칩(400) 및 제2 칩(500) 각각의 상부에 형성되어 있을 경우, 제1 그라운드(420) 및 제2 그라운드(520) 각각은 금속 격벽(200)의 상부면과 적어도 하나의 그라운드 본딩 와이어(700)에 의해 연결될 수도 있고, 전도성 에폭시(미도시)에 의해 연결될 수도 있다.In this case, when the first ground 420 and the second ground 520 are respectively formed on top of the first chip 400 and the second chip 500, the first ground 420 and the second ground ( 520) may be connected to the top surface of the metal barrier 200 by at least one ground bonding wire 700 or by conductive epoxy (not shown).

즉, 금속 격벽(200)의 상부면에 각 칩의 상부에 형성되어 있는 그라운드와의 본딩을 위한 공간을 제공하여 그라운드 본딩 와이어(700)가 가능한 짧은 길이로 연결될 수 있도록 하고, 가능한 넓은 면적에 복수의 그라운드 본딩 와이어(700)가 연결될 수 있도록 함으로써 각 칩에 안정적인 그라운드를 제공할 수 있을 것이다.That is, a space for bonding with the ground formed on the top of each chip is provided on the upper surface of the metal barrier 200 so that the ground bonding wire 700 can be connected in a short length as possible, and a plurality of A stable ground can be provided to each chip by allowing the ground bonding wire 700 to be connected.

또한, 마이크로스트립(microstrip) 구조 등과 같이 칩의 그라운드가 칩의 상부면에 형성되어 있지 않을 경우에는, 칩의 그라운드를 금속 격벽(200)의 측면에 그라운드 본딩 와이어로 연결하거나 칩을 금속 격벽(200)의 측면에 밀착시켜 칩의 그라운드가 금속 격벽(200)과 연결되도록 할 수 있으나, 이에 한정되는 것은 아닐 것이다.In addition, when the ground of the chip is not formed on the upper surface of the chip, such as in a microstrip structure, the ground of the chip is connected to the side of the metal barrier 200 with a ground bonding wire or the chip is connected to the metal barrier 200 ) may be closely attached to the side surface of the chip so that the ground of the chip is connected to the metal barrier rib 200, but it will not be limited thereto.

이와 같이 형성된 금속 격벽(200)은 제1 그라운드(420) 및 제2 그라운드(520) 각각과 연결되어 제1 칩(400) 및 제2 칩(500)에 그라운드를 제공할 뿐만 아니라, 두 칩 사이를 물리적 및 전기적으로 분리함으로써 하나의 칩에서 발생하는 전자기장이 다른 칩으로 커플링 되는 것을 방지하여 칩 기판에서 발생하는 손실 및 공진 등을 억제할 수 있도록 할 수 있을 것이다. 또한, 금속 격벽(200)은 두 칩에 가장 근접한 그라운드를 제공함으로써 그라운드 본딩 와이어(700)를 짧게 구현할 수 있게 하여 이로 인한 기생 성분을 최소화할 수 있도록 할 수 있다. 여기서, 금속 격벽(200)의 높이는 두 칩의 두께를 고려하여 설정될 수 있으며, 금속 격벽(200)의 가로길이는 되도록 짧은 것이 전기적 특성이 좋을 수 있으나 이에 한정되는 것은 아닐 것이다.The metal barrier rib 200 thus formed is connected to the first ground 420 and the second ground 520, respectively, to provide a ground to the first chip 400 and the second chip 500, and to provide ground between the two chips. By physically and electrically separating the electromagnetic fields generated in one chip from being coupled to another chip, it will be possible to suppress loss and resonance occurring in the chip substrate. In addition, the metal barrier rib 200 may minimize the parasitic component caused by making the ground bonding wire 700 short by providing the closest ground to the two chips. Here, the height of the metal barrier 200 may be set in consideration of the thickness of the two chips, and electrical characteristics may be good when the horizontal length of the metal barrier 200 is as short as possible, but it will not be limited thereto.

다음으로, 금속 요철부(300)는 제1 금속 요철(310) 및 제2 금속 요철(320)을 포함할 수 있고, 제1 금속 요철(310) 및 제2 금속 요철(320)은 금속 지그(200)의 상부면에 서로 이격되어 형성될 수 있으며, 제1 금속 요철(310) 및 제2 금속 요철(320)의 이격된 사이의 공간에는 신호선 본딩 와이어(600)가 금속 격벽(200)의 상부면과 접촉되지 않은 상태로 배치될 수 있다.Next, the metal unevenness part 300 may include the first metal unevenness 310 and the second metal unevenness 320, and the first metal unevenness 310 and the second metal unevenness 320 may include a metal jig ( 200) may be formed spaced apart from each other, and the signal line bonding wire 600 is formed in the space between the first metal concavo-convex 310 and the second metal concavo-convex 320 spaced apart from each other on the upper part of the metal partition wall 200. It can be placed without contact with the surface.

이와 같이 신호선 본딩 와이어(600)의 3면을 감싸는 형태로 형성된 금속 격벽(200), 제1 금속 요철(310) 및 제2 금속 요철(320) 각각은 신호선 본딩 와이어(600)의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 신호선 본딩 와이어(600)의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 할 수 있다.In this way, each of the metal barrier rib 200, the first metal concavo-convex 310, and the second metal concavo-convex 320 formed in a form surrounding three surfaces of the signal line bonding wire 600 acts as a ground for the signal line bonding wire 600, By forming a predetermined capacitance, the characteristic impedance value of the signal line bonding wire 600 can be maintained constant at a specific value.

즉, 금속 격벽(200), 제1 금속 요철(310) 및 제2 금속 요철(320)이 신호선 본딩 와이어(600)에 그라운드를 제공하여 신호선 본딩 와이어(600)와의 충분한 캐패시턴스를 보장함으로써 신호선 본딩 와이어(600)의 기생 인덕턴스에 의한 임피던스를 낮추어 특성 임피던스가 일정한 값으로 유지되도록 할 수 있을 것이다. 따라서, 입력 주파수가 증가하거나 신호선 본딩 와이어(600)의 길이가 길어지더라도 임피던스 정합이 유지되어 우수한 반사 손실 및 삽입 손실 특성을 유지할 수 있도록 할 수 있을 것이다.That is, the metal barrier 200, the first metal concavo-convex 310 and the second metal concavo-convex 320 provide a ground to the signal line bonding wire 600 to ensure sufficient capacitance with the signal line bonding wire 600, thereby ensuring a signal line bonding wire By lowering the impedance due to the parasitic inductance of 600, the characteristic impedance may be maintained at a constant value. Therefore, even if the input frequency increases or the length of the signal line bonding wire 600 increases, impedance matching can be maintained to maintain excellent return loss and insertion loss characteristics.

이때, 신호선 본딩 와이어(600)의 특성 임피던스 값은, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각의 높이, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각과 신호선 본딩 와이어(600) 사이의 거리, 및 금속 격벽(200)과 신호선 본딩 와이어(600) 사이의 거리 중 적어도 일부를 변경함으로써 변동될 수 있다.At this time, the characteristic impedance value of the signal line bonding wire 600 is the height of each of the first metal unevenness 310 and the second metal unevenness 320, each of the first metal unevenness 310 and the second metal unevenness 320, and It can be varied by changing at least a part of the distance between the signal line bonding wires 600 and the distance between the metal barrier rib 200 and the signal line bonding wire 600 .

즉, 신호선 본딩 와이어(600)를 신호선으로, 금속 격벽(200), 제1 금속 요철(310) 및 제2 금속 요철(320)을 그라운드로 가지는 일종의 전송선(transmission line)으로 동작할 수 있을 것이다. 따라서, 신호선 본딩 와이어(600)의 인덕턴스에 따라 그에 맞는 신호선 본딩 와이어(600)와 그라운드로 작용하는 부분 간의 캐패시턴스를 형성할 수 있도록 함으로써 신호선 본딩 와이어(600)의 특성 임피던스가 각 칩의 특성 임피던스와 동일 또는 유사하게 되도록 하여 임피던스 정합이 이루어지도록 할 수 있을 것이다. 따라서, 이와 같은 임피던스 정합을 통하여 반사 손실을 최소화하고 삽입 손실을 감소시킴으로써 DC부터 100 GHz 이상의 밀리미터파/테라헤르츠 대역까지 삽입 손실 및 반사 손실의 특성이 우수한 초광대역 인터커넥트 구조체로서 기능할 수 있을 것이다.That is, it may operate as a kind of transmission line having the signal line bonding wire 600 as a signal line and the metal barrier rib 200, the first metal unevenness 310, and the second metal unevenness 320 as the ground. Therefore, according to the inductance of the signal line bonding wire 600, the capacitance between the signal line bonding wire 600 and the part acting as the ground can be formed so that the characteristic impedance of the signal line bonding wire 600 is equal to the characteristic impedance of each chip. Impedance matching may be achieved by making them the same or similar. Therefore, by minimizing return loss and reducing insertion loss through such impedance matching, it will be possible to function as an ultra-wideband interconnect structure with excellent insertion loss and return loss characteristics from DC to millimeter wave/terahertz bands of 100 GHz or more.

이때, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각은 육면체 형태일 수 있으나 이에 한정되는 것은 아닐 것이다.In this case, each of the first metal unevenness 310 and the second metal unevenness 320 may have a hexahedral shape, but is not limited thereto.

또한, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각의 측면은 금속 격벽(200)의 상단면과 다양한 향상을 이루며 형성될 수 있다.In addition, each side surface of the first metal concavo-convex 310 and the second metal concavo-convex 320 may be formed in various ways with respect to the top surface of the metal barrier rib 200 .

일례로, 도 1의 단면 A-A'을 나타낸 도 2a 내지 도 2c를 참조하여 설명하면, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각의 측면 중 서로 마주보는 제1 금속 요철(310)의 특정 제1 측면 및 제2 금속 요철(320)의 특정 제2 측면 각각은, 도 2a와 같이 금속 격벽(200)의 상단면과 수직을 이루며 형성될 수도 있고, 도 2b와 같이 소정의 곡률을 가진 상태로 금속 격벽(200)의 상단면과 접하도록 형성될 수도 있고, 도 2c와 같이 금속 격벽(200)의 상단면과 소정의 각을 이루며 형성될 수도 있을 것이다.As an example, referring to FIGS. 2A to 2C showing cross-section AA′ of FIG. 1 , first metal irregularities facing each other among side surfaces of the first metal irregularities 310 and the second metallic irregularities 320, respectively. Each of the specific first side surface of the 310 and the specific second side surface of the second metal unevenness 320 may be formed perpendicular to the top surface of the metal barrier 200 as shown in FIG. 2A, or may be formed as shown in FIG. 2B It may be formed to contact the top surface of the metal barrier 200 with a curvature of , or may be formed at a predetermined angle with the top surface of the metal barrier 200 as shown in FIG. 2C.

한편, 도 3과 같이, 제1 금속 요철(310)의 상부면 및 제2 금속 요철(320)의 상부면을 서로 연결하는 형태의 금속 추가 구조물(800)이 추가로 형성될 수 있으며, 이와 같은 금속 추가 구조물(800)은 신호선 본딩 와이어(600)의 상부에 이격되어 형성될 수 있다. 여기서, 금속 추가 구조물(800)은 외부 충격에서 신호선 본딩 와이어(600)를 보호하는 역할을 수행할 수 있다.Meanwhile, as shown in FIG. 3 , an additional metal structure 800 may be additionally formed to connect the upper surface of the first metal unevenness 310 and the upper surface of the second metal unevenness 320 to each other. The additional metal structure 800 may be formed spaced apart from the top of the signal line bonding wire 600 . Here, the additional metal structure 800 may serve to protect the signal line bonding wire 600 from external impact.

이와 같이 신호선 본딩 와이어(600)의 감싸는 형태로 형성된 금속 격벽(200), 제1 금속 요철(310), 제2 금속 요철(320) 및 금속 추가 구조물(800)은 각각은 신호선 본딩 와이어(600)의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 신호선 본딩 와이어(600)의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 할 수 있다. The metal barrier rib 200, the first metal concavo-convex 310, the second metal concavo-convex 320, and the metal additional structure 800 formed in the form of wrapping the signal line bonding wire 600 as described above are each a signal line bonding wire 600. The characteristic impedance value of the signal line bonding wire 600 can be constantly maintained at a specific value by forming a predetermined capacitance by acting as a ground for the .

이때, 신호선 본딩 와이어(600)의 특성 임피던스 값은, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각의 높이, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각과 신호선 본딩 와이어(600) 사이의 거리, 금속 격벽(200)과 신호선 본딩 와이어(600) 사이의 거리, 및 금속 추가 구조물(800)과 신호선 본딩 와이어(600) 사이의 거리 중 적어도 일부를 변경함으로써 변동될 수 있다.At this time, the characteristic impedance value of the signal line bonding wire 600 is the height of each of the first metal unevenness 310 and the second metal unevenness 320, each of the first metal unevenness 310 and the second metal unevenness 320, and The distance between the signal line bonding wire 600, the distance between the metal barrier rib 200 and the signal line bonding wire 600, and the distance between the metal addition structure 800 and the signal line bonding wire 600 may be changed by changing at least some of the distances. can

한편, 도 4와 같이, 본 발명인 초광대역 칩 인터커넥트 구조체에 신호선 본딩 와이어(600)의 전체를 커버하는 형태의 비전도성 에폭시(900)가 추가적으로 형성될 수 있다. 이와 같이 형성된 비전도성 에폭시(900)는 신호선 본딩 와이어(600) 및 그라운드 본딩 와이어(700) 중 일부를 보호하고, 신호선 본딩 와이어(600)의 특성 임피던스을 조절하여 임피던스 정합을 조정하는데 활용될 수 있다.Meanwhile, as shown in FIG. 4 , a non-conductive epoxy 900 covering the entirety of the signal line bonding wire 600 may be additionally formed on the ultra-wideband chip interconnect structure according to the present invention. The non-conductive epoxy 900 thus formed may be used to protect some of the signal line bonding wire 600 and the ground bonding wire 700 and adjust impedance matching by adjusting the characteristic impedance of the signal line bonding wire 600.

한편, 금속 지그(100), 금속 격벽(200), 제1 금속 요철(310) 및 제2 금속 요철(320) 중 적어도 일부는 소정의 유전체에 도금을 하여 형성될 수 있다.Meanwhile, at least some of the metal jig 100, the metal barrier 200, the first metal unevenness 310, and the second metal unevenness 320 may be formed by plating a predetermined dielectric material.

즉, 금속 지그(100), 금속 격벽(200), 제1 금속 요철(310) 및 제2 금속 요철(320)은 금속을 가공함으로써 제작될 수도 있고, 플라스틱 등의 유전체와 같은 금속이 아닌 다른 물질로 모양을 만든 다음 금속으로 도금하여 제작될 수도 있다.That is, the metal jig 100, the metal barrier 200, the first metal unevenness 310 and the second metal unevenness 320 may be manufactured by processing metal, or other materials other than metal such as a dielectric material such as plastic. It can also be made by shaping it and then plating it with metal.

한편, 도 5는 본 발명의 일 실시예에 따른 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체에서의 저주파에서 밀리미터파/테라헤르츠파 대역(170 GHz)까지의 삽입 손실(insertion loss)을 나타내는 S21, 및 반사 손실(return loss)을 나타내는 S11을 도시한 것으로, 반사 손실은 전 대역에 걸쳐 10 dB 이상 이고(즉, 임피던스 정합이 잘 이루어져 있고), 삽입 손실은 최대 1.3 dB(170 GHz에서)를 보여 주고 있음을 알 수 있다(즉, 170 GHz까지 아주 작은 삽입 손실을 보이고 있음). 따라서, 본 발명인 초광대역 칩 인터커넥트 구조체는 기존 와이어 본딩 기법에서 발생하는 여러 가지 기술적 문제들을 해결하여, 초고속 초광대역 칩 인터커넥트로서 우수한 성능을 보여주고 있다고 할 수 있을 것이다.Meanwhile, FIG. 5 shows S21 showing insertion loss from a low frequency to a millimeter wave/terahertz wave band (170 GHz) in an ultra-wideband chip interconnect structure providing a ground according to an embodiment of the present invention, and It shows S11 representing the return loss, and the return loss is more than 10 dB over the entire band (ie, impedance matching is well made), and the insertion loss shows a maximum of 1.3 dB (at 170 GHz) (i.e. very small insertion loss up to 170 GHz). Therefore, it can be said that the ultra-wideband chip interconnect structure of the present invention shows excellent performance as an ultra-high-speed and ultra-wideband chip interconnect by solving various technical problems occurring in existing wire bonding techniques.

이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다. In the above, the present invention has been described by specific details such as specific components and limited embodiments and drawings, but these are provided to help a more general understanding of the present invention, and the present invention is not limited to the above embodiments. , Those skilled in the art to which the present invention pertains may seek various modifications and variations from these descriptions.

따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.Therefore, the spirit of the present invention should not be limited to the above-described embodiments, and not only the claims described later, but also all modifications equivalent or equivalent to these claims belong to the scope of the spirit of the present invention. will do it

100: 금속 지그
110: 제1 섹션
120: 제2 섹션
200: 금속 격벽
310: 제1 금속 요철
320: 제2 금속 요철
400: 제1 칩
410: 제1 신호선
420: 제1 그라운드
500: 제2 칩
510: 제2 신호선
520: 제2 그라운드
600: 신호선 본딩 와이어
700: 그라운드 본딩 와이어
800: 금속 추가 구조물
900: 비전도성 에폭시100: metal jig
110: first section
120: second section
200: metal bulkhead
310: first metal concavo-convex
320: second metal concavo-convex
400: first chip
410: first signal line
420: first ground
500: second chip
510: second signal line
520: second ground
600: signal line bonding wire
700: ground bonding wire
800: metal additional structure
900: non-conductive epoxy

Claims (10)

그라운드를 제공하는 초광대역 칩 인터커넥트 구조체에 있어서,
적어도 하나의 제1 신호선 및 적어도 하나의 제1 그라운드가 형성된 제1 칩;
적어도 하나의 제2 신호선 및 적어도 하나의 제2 그라운드가 형성된 제2 칩 - 상기 제1 신호선과 상기 제2 신호선은 신호선 본딩 와이어에 의해 연결됨 -;
상기 제1 칩이 놓여지는 영역인 제1 섹션 및 상기 제2 칩이 놓여지는 영역인 제2 섹션을 포함하는 금속 지그;
상기 금속 지그의 상부면에 형성되고, 상기 제1 칩 및 상기 제2 칩 사이에 위치하며, 상기 제1 그라운드 및 상기 제2 그라운드 각각과 연결되는 금속 격벽; 및
상기 금속 격벽의 상부면에 형성되되, 서로 이격되어 형성되는 제1 금속 요철 및 제2 금속 요철을 포함하되,
상기 신호선 본딩 와이어는, 상기 제1 신호선과 상기 제2 신호선을 연결하는 선으로서, 상기 제1 금속 요철 및 상기 제2 금속 요철의 이격된 사이의 공간에서 상기 금속 격벽의 상부면과 접촉되지 않은 상태로 배치되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.In the ultra-wideband chip interconnect structure providing a ground,
a first chip having at least one first signal line and at least one first ground;
a second chip having at least one second signal line and at least one second ground, the first signal line and the second signal line being connected by a signal line bonding wire;
a metal jig including a first section in which the first chip is placed and a second section in which the second chip is placed;
a metal barrier rib formed on an upper surface of the metal jig, positioned between the first chip and the second chip, and connected to the first ground and the second ground, respectively; and
It is formed on the upper surface of the metal barrier rib, and includes first metal irregularities and second metal irregularities formed spaced apart from each other,
The signal line bonding wire is a line connecting the first signal line and the second signal line, and is not in contact with the upper surface of the metal partition wall in a space between the first metal unevenness and the second metal unevenness. Ultra-wideband chip interconnect structure, characterized in that arranged in. 제1항에 있어서,
상기 금속 격벽, 상기 제1 금속 요철 및 상기 제2 금속 요철 각각은 상기 신호선 본딩 와이어의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 상기 신호선 본딩 와이어의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 하는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.According to claim 1,
Each of the metal barrier rib, the first metal concavo-convex and the second metal concavo-convex acts as a ground for the signal line bonding wire to form a predetermined capacitance so that the characteristic impedance value of the signal line bonding wire can be constantly maintained at a specific value. An ultra-wideband chip interconnect structure, characterized in that. 제2항에 있어서,
상기 신호선 본딩 와이어의 상기 특성 임피던스 값은 (i) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각의 높이, (ii) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각과 상기 신호선 본딩 와이어 사이의 거리 및 (iii) 상기 금속 격벽과 상기 신호선 본딩 와이어 사이의 거리 중 적어도 일부가 변경됨으로써 변동될 수 있는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.According to claim 2,
The characteristic impedance value of the signal line bonding wire is (i) the height of each of the first metal unevenness and the second metal unevenness, (ii) between each of the first metal unevenness and the second metal unevenness and the signal line bonding wire. and (iii) at least a part of the distance between the metal barrier rib and the signal line bonding wire can be varied by changing. 제1항에 있어서,
상기 제1 금속 요철 및 상기 제2 금속 요철 각각의 측면 중 서로 마주보는 상기 제1 금속 요철의 특정 제1 측면 및 상기 제2 금속 요철의 특정 제2 측면 각각은, (i) 상기 금속 격벽의 상단면과 수직을 이루며 형성되거나, (ii) 소정의 곡률을 가진 상태로 상기 금속 격벽의 상단면과 접하거나, (iii) 상기 금속 격벽의 상단면과 소정의 각을 이루며 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.According to claim 1,
Each of the first specific side surface of the first metal unevenness and the specific second side surface of the second metal unevenness facing each other among the side surfaces of the first metal unevenness and the second metal unevenness, respectively, (i) the upper end of the metal barrier rib Formed perpendicular to the surface, (ii) in contact with the top surface of the metal partition in a state of predetermined curvature, or (iii) formed at a predetermined angle with the top surface of the metal partition Broadband chip interconnect structure. 제1항에 있어서,
상기 제1 금속 요철의 상부면 및 상기 제2 금속 요철의 상부면을 서로 연결하는 형태의 금속 추가 구조물이 추가로 형성되되,
상기 금속 추가 구조물은 상기 신호선 본딩 와이어의 상부에 이격되어 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.According to claim 1,
An additional metal structure is additionally formed to connect the upper surface of the first metal unevenness and the upper surface of the second metal unevenness to each other,
The ultra-wideband chip interconnect structure, characterized in that the additional metal structure is formed spaced apart from the upper portion of the signal line bonding wire. 제5항에 있어서,
상기 금속 격벽, 상기 제1 금속 요철, 상기 제2 금속 요철 및 상기 금속 추가 구조물 각각은 상기 신호선 본딩 와이어의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 상기 신호선 본딩 와이어의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 하는 것을 특징으로 하고,
상기 신호선 본딩 와이어의 상기 특성 임피던스 값은 (i) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각의 높이, (ii) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각과 상기 신호선 본딩 와이어 사이의 거리, (iii) 상기 금속 격벽과 상기 신호선 본딩 와이어 사이의 거리, 및 (iv) 상기 금속 추가 구조물과 상기 신호선 본딩 와이어 사이의 거리 중 적어도 일부가 변경됨으로써 변동될 수 있는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.According to claim 5,
Each of the metal barrier rib, the first metal concavo-convex, the second metal concavo-convex, and the metal additional structure acts as a ground of the signal line bonding wire to form a predetermined capacitance, so that the characteristic impedance value of the signal line bonding wire is constant at a specific value It is characterized in that it can be maintained,
The characteristic impedance value of the signal line bonding wire is (i) the height of each of the first metal unevenness and the second metal unevenness, (ii) between each of the first metal unevenness and the second metal unevenness and the signal line bonding wire. wherein at least a part of a distance, (iii) a distance between the metal barrier rib and the signal line bonding wire, and (iv) a distance between the metal additional structure and the signal line bonding wire can be varied by changing struct. 제1항에 있어서,
상기 제1 섹션 및 상기 제2 섹션 각각은 상기 제1 칩의 두께 및 상기 제2 칩의 두께를 고려하여 소정의 두께로 형성될 수 있는 것을 특징으로 하되,
상기 제1 섹션의 두께인 제1 두께 및 상기 제2 섹션의 두께인 제2 두께 각각은, 상기 제1 칩이 상기 제1 섹션에 놓였을 때의 상기 제1 칩의 상부면 및 상기 제2 칩이 상기 제2 섹션에 놓였을 때의 상기 제2 칩의 상부면 각각이 상기 금속 격벽의 상부면을 기준으로 기설정된 높이범위 내에 위치되도록 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.According to claim 1,
Each of the first section and the second section may be formed to a predetermined thickness in consideration of the thickness of the first chip and the thickness of the second chip,
The first thickness, which is the thickness of the first section, and the second thickness, which is the thickness of the second section, respectively, are the top surface of the first chip and the second chip when the first chip is placed on the first section. The ultra-wideband chip interconnect structure of claim 1 , wherein upper surfaces of the second chips when placed in the second section are positioned within a predetermined height range with respect to the upper surfaces of the metal barrier ribs. 제1항에 있어서,
상기 제1 그라운드 및 상기 제2 그라운드 각각이 상기 제1 칩 및 상기 제2 칩 각각의 상부에 형성되어 있을 경우, 상기 제1 그라운드 및 상기 제2 그라운드 각각은 상기 금속 격벽의 상부면과 적어도 하나의 그라운드 본딩 와이어에 의해 연결되거나 전도성 에폭시에 의해 연결되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.According to claim 1,
When each of the first ground and the second ground is formed on the top of the first chip and the second chip, each of the first ground and the second ground is connected to an upper surface of the metal barrier rib and at least one An ultra-wideband chip interconnect structure characterized in that it is connected by ground bonding wire or connected by conductive epoxy. 제1항에 있어서,
상기 신호선 본딩 와이어 전체를 커버하는 형태의 비전도성 에폭시가 추가적으로 형성되어 있는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.According to claim 1,
An ultra-wideband chip interconnect structure, characterized in that non-conductive epoxy is additionally formed to cover the entirety of the signal line bonding wires. 제1항에 있어서,
상기 금속 지그, 상기 금속 격벽, 상기 제1 금속 요철 및 상기 제2 금속 요철 중 적어도 일부는 소정의 유전체에 도금을 하여 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.According to claim 1,
The ultra-wideband chip interconnect structure of claim 1 , wherein at least some of the metal jig, the metal barrier rib, the first metal concavo-convex and the second metal concavo-convex are formed by plating a predetermined dielectric.
KR1020210142052A 2021-10-22 2021-10-22 Ultra-wideband chip interconnect structure to provide the ground KR102582702B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210142052A KR102582702B1 (en) 2021-10-22 2021-10-22 Ultra-wideband chip interconnect structure to provide the ground

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210142052A KR102582702B1 (en) 2021-10-22 2021-10-22 Ultra-wideband chip interconnect structure to provide the ground

Publications (2)

Publication Number Publication Date
KR20230057828A true KR20230057828A (en) 2023-05-02
KR102582702B1 KR102582702B1 (en) 2023-09-25

Family

ID=86387890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210142052A KR102582702B1 (en) 2021-10-22 2021-10-22 Ultra-wideband chip interconnect structure to provide the ground

Country Status (1)

Country Link
KR (1) KR102582702B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043460A (en) * 2000-07-26 2002-02-08 Sumitomo Metal Electronics Devices Inc Package for high frequency
KR20040043055A (en) * 2002-11-15 2004-05-22 엘지이노텍 주식회사 Method for manufacturing duplexer
JP2005050974A (en) * 2003-07-31 2005-02-24 Toshiba Corp Semiconductor package and optical communication module, and semiconductor device
KR20130054114A (en) * 2011-11-16 2013-05-24 가부시끼가이샤 도시바 Package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043460A (en) * 2000-07-26 2002-02-08 Sumitomo Metal Electronics Devices Inc Package for high frequency
KR20040043055A (en) * 2002-11-15 2004-05-22 엘지이노텍 주식회사 Method for manufacturing duplexer
JP2005050974A (en) * 2003-07-31 2005-02-24 Toshiba Corp Semiconductor package and optical communication module, and semiconductor device
KR20130054114A (en) * 2011-11-16 2013-05-24 가부시끼가이샤 도시바 Package

Also Published As

Publication number Publication date
KR102582702B1 (en) 2023-09-25

Similar Documents

Publication Publication Date Title
US9812750B2 (en) High frequency band pass filter with coupled surface mount transition
US10790245B2 (en) High-frequency ceramic board and high-frequency semiconductor element package
US10038232B2 (en) Semiconductor wafer including an integrated waveguide for communicating signals between first and second integrated circuit dies
US6838953B2 (en) High-frequency interconnection for circuits
US20100259338A1 (en) High frequency and wide band impedance matching via
US20150002360A1 (en) Semiconductor device, transmission system, method for manufacturing semiconductor device, and method for manufacturing transmission system
TWI663785B (en) Electronic device, and radio-frequency device and signal transmission component thereof
JP4656212B2 (en) Connection method
US11417615B2 (en) Transition circuitry for integrated circuit die
US7613009B2 (en) Electrical transition for an RF component
JP6151794B2 (en) Circuit board, electronic component storage package, and electronic device
CN111555006A (en) Gold wire transition structure of Ka-band grounding coplanar waveguide
US10588215B2 (en) Inter-board connection structure
KR20180088002A (en) Transmission line - waveguide transition device
US6992255B2 (en) Via and via landing structures for smoothing transitions in multi-layer substrates
KR100844218B1 (en) High-Frequency Transmission Line for filtering Common Mode
US20050190019A1 (en) Low-loss transmission line structure
US7332799B2 (en) Packaged chip having features for improved signal transmission on the package
KR102582702B1 (en) Ultra-wideband chip interconnect structure to provide the ground
US20140043190A1 (en) Planar inverted f antenna structure
KR20210105427A (en) high frequency spiral termination
WO2021002077A1 (en) Coaxial microstrip line conversion circuit
JP6352839B2 (en) High frequency package
CN112397477B (en) Millimeter wave chip packaging system
JP3470052B2 (en) Connection structure for high frequency components

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant