KR20230056853A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230056853A
KR20230056853A KR1020210140482A KR20210140482A KR20230056853A KR 20230056853 A KR20230056853 A KR 20230056853A KR 1020210140482 A KR1020210140482 A KR 1020210140482A KR 20210140482 A KR20210140482 A KR 20210140482A KR 20230056853 A KR20230056853 A KR 20230056853A
Authority
KR
South Korea
Prior art keywords
opening
layer
disposed
insulating layer
area
Prior art date
Application number
KR1020210140482A
Other languages
English (en)
Inventor
전유진
이원세
김기철
오충희
장동현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210140482A priority Critical patent/KR20230056853A/ko
Priority to US17/826,572 priority patent/US20230119532A1/en
Priority to CN202211286506.4A priority patent/CN116018015A/zh
Publication of KR20230056853A publication Critical patent/KR20230056853A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/87—Light-trapping means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시 영역의 일부분의 투과율이 확보된 표시 장치를 위하여, 광학 장치를 포함하고, 상기 광학 장치와 중첩되는 제1 영역, 및 상기 제1 영역의 적어도 일부를 둘러싸는 제2 영역이 정의된 표시 장치에 있어서, 기판 상에 배치되는 제1 절연층; 상기 제1 절연층의 상기 제1 영역 상에 상호 이격되어 배치되는 제1 화소 전극 및 제2 화소 전극; 상기 제1 절연층의 상기 제2 영역 상에 상호 이격되어 배치되는 제3 화소 전극 및 제4 화소 전극; 및 상기 제1 절연층 상에 배치되고, 상기 제1 내지 제4 화소 전극을 각각 노출하는 제1 내지 제4 개구를 갖는 제2 절연층을 포함하고, 상기 제2 절연층은 상기 제1 영역 상에 상기 제1 절연층의 일부를 노출하고 상기 제1 개구와 상기 제2 개구 사이에 위치하는 보조 개구를 더 갖는 표시 장치를 제공한다.

Description

표시 장치{Display apparatus}
본 발명은 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 표시 영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시 영역 내측에 이미지 디스플레이가 아닌 다양한 기능을 부가하기 위한 영역을 갖는 표시 장치의 연구가 계속되고 있다.
본 발명이 해결하고자 하는 과제는 표시 영역의 일부분의 투과율이 확보되는 표시 장치를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 관점에 따르면, 광학 장치를 포함하고, 상기 광학 장치와 중첩되는 제1 영역, 및 상기 제1 영역의 적어도 일부를 둘러싸는 제2 영역이 정의된 표시 장치에 있어서, 기판 상에 배치되는 제1 절연층; 상기 제1 절연층의 상기 제1 영역 상에 상호 이격되어 배치되는 제1 화소 전극 및 제2 화소 전극; 상기 제1 절연층의 상기 제2 영역 상에 상호 이격되어 배치되는 제3 화소 전극 및 제4 화소 전극; 및 상기 제1 절연층 상에 배치되고, 상기 제1 내지 제4 화소 전극을 각각 노출하는 제1 내지 제4 개구를 갖는 제2 절연층을 포함하고, 상기 제2 절연층은 상기 제1 영역 상에 상기 제1 절연층의 일부를 노출하고 상기 제1 개구와 상기 제2 개구 사이에 위치하는 보조 개구를 더 갖는 표시 장치가 제공된다.
일 예에 따르면, 상기 표시 장치는 상기 제2 절연층 상에 배치되는 대향 전극을 더 포함하고, 상기 대향 전극의 일부는 상기 보조 개구 내에서 상기 제1 절연층의 상기 일부와 접촉할 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 제1 내지 제4 개구 내에 각각 배치되는 제1 내지 제4 발광층을 더 포함하고, 상기 제1 및 제3 발광층은 제1 색의 광을 방출하고, 상기 제2 및 제4 발광층은 제2 색의 광을 방출할 수 있다.
일 예에 따르면, 상기 제1 화소 전극과 상기 제2 화소 전극 사이의 제1 간격은 상기 제3 화소 전극과 상기 제4 화소 전극 사이의 제2 간격과 동일할 수 있다.
일 예에 따르면, 상기 제1 화소 전극 및 상기 제3 화소 전극은 복수 개이고, 단위면적당 상기 복수의 제1 화소 전극들의 개수는 단위면적당 상기 복수의 제3 화소 전극들의 개수와 동일할 수 있다.
일 예에 따르면, 상기 제1 개구와 상기 보조 개구 사이의 상기 제2 절연층의 제1 부분의 제1 폭과 상기 제2 개구와 상기 보조 개구 사이의 상기 제2 절연층의 제2 부분의 제2 폭의 합은 상기 제3 개구와 상기 제4 개구 사이의 상기 제2 절연층의 제3 부분의 제3 폭보다 작을 수 있다.
일 예에 따르면, 상기 제1 영역의 광 투과율은 상기 제2 영역의 광 투과율보다 클 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 제2 절연층 상에 배치되는 제3 절연층; 및 상기 제3 절연층 상에 배치되고, 상기 제3 절연층의 일부를 노출하는 제5 개구를 갖는 도전 패턴을 더 포함하고, 상기 제5 개구는 상기 제1 개구 및 상기 보조 개구와 중첩할 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 도전 패턴 상에 배치되고, 상기 제1 개구 및 상기 보조 개구와 중첩하는 제6 개구를 갖는 차광층을 더 포함할 수 있다.
일 예에 따르면, 상기 제5 개구는 평면 상 상기 제6 개구를 둘러싸는 폐루프(closed loop) 형상을 갖고, 상기 제6 개구는 평면 상 상기 제1 개구 및 상기 보조 개구를 둘러싸는 폐루프 형상을 가질 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 차광층의 상기 제6 개구 내에 배치되고, 상기 제2 절연층의 상기 제1 개구와 중첩하는 컬러 필터층을 더 포함할 수 있다.
일 예에 따르면, 상기 컬러 필터층은 상기 제2 절연층의 상기 보조 개구와 중첩하지 않을 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 기판과 상기 제1 절연층 사이에 개재되고, 평면 상에서(in a plan view) 상기 보조 개구를 사이에 두고 상호 이격된 제1 부분 및 제2 부분을 갖는 도전 라인을 더 포함할 수 있다.
일 예에 따르면, 상기 제1 화소 전극과 상기 제2 화소 전극은 제1 방향으로 상호 이격되고, 상기 도전 라인은 상기 제1 방향으로 연장될 수 있다.
일 예에 따르면, 상기 제1 화소 전극과 상기 제2 화소 전극은 제1 방향으로 상호 이격되고, 상기 도전 라인은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있다.
일 예에 따르면, 상기 제1 개구와 상기 보조 개구 사이의 제1 간격은 상기 제2 개구와 상기 보조 개구 사이의 제2 간격보다 작을 수 있다.
일 예에 따르면, 상기 제1 개구의 크기와 상기 제2 개구의 크기는 서로 상이할 수 있다.
본 발명의 다른 관점에 따르면, 광학 장치를 포함하고, 상기 광학 장치와 중첩되는 제1 영역, 및 상기 제1 영역의 적어도 일부를 둘러싸는 제2 영역이 정의된 표시 장치에 있어서, 상기 제1 영역에 배치되는 제1 개구와 보조 개구, 및 상기 제2 영역에 배치되는 제2 개구를 포함하는 화소 정의막; 상기 제1 개구에 배치되고 제1 색의 광을 방출하는 제1 발광층; 상기 제2 개구에 배치되고 상기 제1 색의 광을 방출하는 제2 발광층; 및 평면 상에서(in a plan view) 상기 제1 개구 및 상기 보조 개구와 중첩하는 제1 홀을 갖는 제1 메쉬 패턴과 상기 제2 개구와 중첩하는 제2 홀을 갖는 제2 메쉬 패턴을 포함하는 도전층을 포함하는 표시 장치가 제공된다.
일 예에 따르면, 상기 제1 홀 및 상기 제2 홀은 다각형 형상을 가질 수 있다.
일 예에 따르면, 상기 제1 홀의 변의 개수는 상기 제2 홀의 변의 개수보다 클 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 도전층 상에 배치되는 절연층; 및 상기 절연층 상에 배치되고, 상기 절연층의 일부를 노출하고 상기 제1 개구 및 상기 보조 개구와 중첩하는 제3 개구 및 상기 절연층의 다른 일부를 노출하고 상기 제2 개구와 중첩하는 제4 개구를 갖는 차광층을 더 포함하고, 상기 제3 개구의 평면 형상과 상기 제4 개구의 평면 형상은 서로 상이할 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 차광층의 상기 제3 개구 내에 배치되고, 상기 절연층의 상기 일부와 부분적으로 접촉하는 제1 컬러 필터층; 및 상기 차광층의 상기 제4 개구 내에 배치되고, 상기 절연층의 상기 다른 일부와 접촉하는 제2 컬러 필터층을 더 포함할 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 제1 영역에 배치되고, 제2 색의 광을 방출하는 제3 발광층; 및 상기 제2 영역에 배치되고, 상기 제2 색의 광을 방출하는 제4 발광층을 더 포함하고, 상기 화소 정의막은 상기 제3 발광층이 배치되는 제3 개구, 및 상기 제4 발광층이 배치되는 제4 개구를 더 포함하고, 상기 도전층의 상기 제1 메쉬 패턴은 상기 제3 개구와 중첩하는 제3 홀을 더 갖고, 상기 도전층의 상기 제2 메쉬 패턴은 상기 제4 개구와 중첩하는 제4 홀을 더 가질 수 있다.
일 예에 따르면, 상기 제1 홀은 상기 제2 홀보다 크고, 상기 제3 홀은 상기 제4 홀보다 작을 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 제1 영역에서 제1 방향을 따라 연장되어 배치되고, 평면 상에서 상기 보조 개구를 사이에 두고 상호 이격된 제1 부분 및 제2 부분을 갖는 제1 도전 라인을 더 포함할 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 제1 영역에서 상기 제1 방향과 교차하는 제2 방향을 따라 연장되어 배치되고, 평면 상에서 상기 보조 개구를 사이에 두고 상호 이격된 제1 부분 및 제2 부분을 갖는 제2 도전 라인을 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 표시 영역의 일부분의 투과율이 확보된 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 2는 도 1의 표시 영역을 I-I'을 따라 절취한 예시적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 확대 평면도이다.
도 4는 도 3의 일부분을 II-II' 및 III-III'을 따라 절취한 예시적인 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치에 포함된 터치 감지층을 개략적으로 도시하는 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치에 포함된 터치 감지층의 적층 구조를 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치에 포함된 터치 감지층 중 제1 도전층을 개략적으로 도시하는 평면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치에 포함된 터치 감지층 중 제2 도전층을 개략적으로 도시하는 평면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 제1 영역의 일부분을 개략적으로 도시하는 확대 평면도이다.
도 10은 도 9의 일부분을 IV-IV'을 따라 절취한 예시적인 단면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 제2 영역의 일부분을 개략적으로 도시하는 확대 평면도이다.
도 12는 도 11의 일부분을 V-V'을 따라 절취한 예시적인 단면도이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 제1 영역의 일부분을 개략적으로 도시하는 확대 평면도이다.
도 14는 도 13의 일부분을 VI-VI'을 따라 절취한 예시적인 단면도이다.
도 15는 도 13의 일부분을 VII-VII'을 따라 절취한 예시적인 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예들에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예들에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예들에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예들에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 1을 참조하면, 표시 장치(1)는 빛을 방출하는 표시 영역(DA)과 빛을 방출하지 않는 주변 영역(PA)을 포함할 수 있다. 주변 영역(PA)은 화소들이 배치되지 않은 비표시 영역일 수 있다. 주변 영역(PA)은 표시 영역(DA)의 외측에 배치될 수 있다. 다른 말로, 주변 영역(PA)은 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다. 표시 장치(1)는 기판(100)을 포함하므로, 기판(100)이 표시 영역(DA) 및 주변 영역(PA)을 포함하는 것으로 이해될 수 있다.
표시 영역(DA)에는 유기 발광 다이오드(organic light-emitting diode, OLED)와 같은 다양한 표시 요소(display element)를 구비한 화소(PX)들이 배치될 수 있다. 화소(PX)는 복수로 구성되며, 복수의 화소(PX)들은 스트라이프 배열, 펜타일 배열, 모자이크 배열 등 다양한 형태로 배치되어 화상을 구현할 수 있다.
표시 영역(DA)은 제1 영역(AR1) 및 제2 영역(AR2)을 포함할 수 있다. 제1 영역(AR1)은 제2 영역(AR2)과 인접하여 배치될 수 있다. 예를 들어, 도 1에 도시된 바와 같이 제2 영역(AR2)은 제1 영역(AR1)의 외측에 배치될 수 있다. 다른 말로, 제2 영역(AR2)은 제1 영역(AR1)의 적어도 일부를 둘러쌀 수 있다. 제2 영역(AR2)은 주변 영역(PA)에 의해 전체적으로 또는 부분적으로 둘러싸일 수 있다.
일 실시예에 있어서, 후술할 도 9에 도시된 바와 같이 제1 영역(AR1)에는 제2 영역(AR2)과 다르게 별도의 개구들이 형성(또는, 배치)될 수 있다. 제1 영역(AR1)에 별도의 개구들이 형성(또는, 배치)되므로, 제1 영역(AR1)의 투과율은 제2 영역(AR2)의 투과율보다 클 수 있다. 제1 영역(AR1)의 광 투과율은 제2 영역(AR2)의 광 투과율보다 클 수 있다. 표시 장치(1)는 투과율이 보다 높은 제1 영역(AR1)에 위치하는 광학 장치를 포함할 수 있다.
전술한 바와 같이 표시 영역(DA)에 화소(PX)들이 배치되므로, 제1 영역(AR1)은 화소(PX)들에서 방출되는 빛을 이용하여 제1 이미지를 제공할 수 있으며, 제2 영역(AR2)은 화소(PX)들에서 방출되는 빛을 이용하여 제2 이미지를 제공할 수 있다. 제1 이미지와 제2 이미지는 각각 하나의 이미지의 부분들에 해당하거나, 각각 독립적인 이미지일 수 있다. 제1 영역(AR1)에서 제공되는 제1 이미지의 해상도와 제2 영역(AR2)에서 제공하는 제2 이미지의 해상도는 실질적으로 동일할 수 있다.
도 1에서는 제2 영역(AR2)의 내측에 하나의 제1 영역(AR1)이 배치된 것을 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로, 제1 영역(AR1)의 개수는 2개 이상일 수 있고, 복수 개로 구비되는 제1 영역(AR1)들의 형상 및 크기는 서로 상이할 수 있다.
도 1에서는 제1 영역(AR1)이 대략 사각형인 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 평면 상에서(또는, 기판의 일 면에 수직인 방향에서 보았을 때) 제1 영역(AR1)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상, 다이아몬드 형상 등 다양하게 변경될 수 있다.
또한, 도 1에서는 제1 영역(AR1)이 사각형인 제2 영역(AR2)의 일측(우상측)에 배치된 것을 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로, 제1 영역(AR1)은 사각형인 제2 영역(AR2)의 일측(예, 좌상측 또는 상측 중앙)에 배치될 수도 있다.
나아가, 도 1에서는 제1 영역(AR1)이 제2 영역(AR2)에 의해 전체적으로 둘러싸여 있는 것을 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로, 제1 영역(AR1)은 제2 영역(AR2)에 의해 부분적으로 둘러싸여 있을 수 있고, 제2 영역(AR2)에 의해 둘러싸이지 않은 측면은 주변 영역(PA)에 의해 둘러싸일 수 있다.
본 명세서에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시(Organic Light Emitting Display) 패널을 구비한 표시 장치(1)를 예로 하여 설명하지만, 본 발명의 표시 장치(1)는 이에 제한되지 않는다. 다른 실시예로서, 본 발명의 표시 장치(1)는 무기 발광 표시(Inorganic Light Emitting Display) 패널 또는 양자점 발광 표시(Quantum dot Light Emitting Display) 패널과 같은 표시 패널을 구비할 수 있다. 예컨대, 표시 패널에 구비된 표시 요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 2는 도 1의 표시 영역을 I-I'을 따라 절취한 예시적인 단면도이다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10), 하부 보호 필름(20), 광학 장치(30), 터치 감지층(40), 광학 기능층(50), 및 커버 윈도우(60)를 포함할 수 있다.
표시 패널(10)은 기판(100), 기판(100) 상에 배치된 표시층(200), 및 표시층(200) 상에 배치된 봉지층(300)을 포함할 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르설폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트, 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층을 포함하는 다층 구조일 수 있다.
표시층(200)은 박막 트랜지스터를 포함하는 회로층, 표시 요소인 유기 발광 다이오드(OLED)를 포함하는 표시 요소층, 및 절연층 등을 포함할 수 있다. 박막 트랜지스터와 표시 요소는 화소를 구성할 수 있으며, 서로 전기적으로 연결될 수 있다.
봉지층(300)은 표시층(200)을 커버할 수 있다. 일부 실시예에서, 봉지층(300)은 적어도 하나의 무기 봉지층 및/또는 적어도 하나의 유기 봉지층을 포함할 수 있다. 적어도 하나의 무기 봉지층은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOx)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학 기상 증착법(CVD) 등에 의해 형성될 수 있다. 아연산화물(ZnOx)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다. 유기 봉지층은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
도 2에서는 표시층(200)가 봉지층(300)으로 커버되는 것으로 도시하고 있으나, 다른 실시예로서, 표시층(200)은 밀봉 기판으로 밀봉될 수도 있다.
하부 보호 필름(20)은 표시 패널(10)의 하부(예를 들어, -z 방향)에 배치될 수 있다. 하부 보호 필름(20)은 기판(100)의 하면에 부착될 수 있다. 하부 보호 필름(20)과 기판(100) 사이에는 점착층이 개재될 수 있다. 또는, 하부 보호 필름(20)은 기판(100)의 하면 상에 직접 형성될 수 있으며, 이 경우 하부 보호 필름(20)과 기판(100) 사이에는 점착층이 개재되지 않을 수 있다.
하부 보호 필름(20)은 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 하부 보호 필름(20)은 제1 영역(AR1)에 대응하는 개구(20OP)를 가질 수 있다. 하부 보호 필름(20)에 개구(20OP)가 형성됨으로써, 제1 영역(AR1)의 투과율, 예컨대 제1 영역(AR1)의 광 투과율을 향상시킬 수 있다. 하부 보호 필름(20)은 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate) 또는 폴리이미드(PI, polyimide)를 포함할 수 있다.
도 2에서는 하부 보호 필름(20)이 제1 영역(AR1)에 대응하는 개구(20OP)를 갖는 것으로 도시하고 있으나, 다른 실시예로서, 하부 보호 필름(20)의 개구(20OP)는 생략될 수 있다.
광학 장치(30)는 제1 영역(AR1)에 대응하여 위치할 수 있다. 도 1에서 전술한 바와 같이 제1 영역(AR1)에 별도의 개구들이 형성(또는, 배치)됨으로써, 제1 영역(AR1)의 투과율을 향상시킬 수 있다. 광학 장치(30)는 투과율이 향상된 제1 영역(AR1)을 통해 광을 방출하거나 제1 영역(AR1)을 통해 광을 수신할 수 있다.
광학 장치(30)는 빛 또는 음향을 이용하는 전자 요소일 수 있다. 예컨대, 전자 요소는 근접 센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 화상을 촬상하는 이미지 센서(예, 카메라) 등일 수 있다. 빛을 이용하는 전자 요소는, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있다. 음향을 이용하는 전자 요소는, 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다.
제1 영역(AR1)에는 하나의 광학 장치(30)가 배치되거나, 복수의 광학 장치(30)들이 배치될 수 있다. 일부 실시예에서, 광학 장치(30)는 발광부와 수광부를 포함할 수 있다. 발광부와 수광부는 일체화된 구조이거나, 물리적으로 분리된 구조로 한 쌍의 발광부와 수광부가 하나의 광학 장치(30)를 이룰 수 있다.
터치 감지층(40)은 봉지층(300) 상에 형성될 수 있다. 또는, 터치 감지층(40)은 별도로 형성된 후 광학 투명 점착제(OCA, Optically Clear Adhesive)와 같은 점착층을 통해 봉지층(300) 상에 결합될 수 있다. 일 실시예로서, 도 2에 도시된 바와 같이 터치 감지층(40)은 봉지층(300) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치 감지층(40)과 봉지층(300) 사이에 개재되지 않을 수 있다.
터치 감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표 정보를 획득할 수 있다. 터치 감지층(40)은 감지 전극 및 감지 전극과 연결된 신호 라인들을 포함할 수 있다. 터치 감지층(40)은 뮤추얼 캡 방식 또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
광학 기능층(50)은 터치 감지층(40) 상에 형성될 수 있다. 광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일부 실시예에서, 광학 기능층(50)은 편광 필름일 수 있다.
일부 실시예에서, 광학 기능층(50)은 블랙 매트릭스와 컬러 필터들을 포함하는 필터 플레이트로 구비될 수 있다.
커버 윈도우(60)는 광학 기능층(50) 상에 배치될 수 있다. 커버 윈도우(60)는 표시 패널(10)을 보호하는 기능을 할 수 있다.
커버 윈도우(60)는 플렉서블 윈도우일 수 있다. 커버 윈도우(60)는 크랙(crack) 등의 발생 없이 외력에 따라 용이하게 휘면서 표시 패널(10)을 보호할 수 있다. 커버 윈도우(60)는 유리, 사파이어, 또는 플라스틱을 포함할 수 있다. 예를 들어, 커버 윈도우(60)는 강화 유리(Ultra Thin Glass, UTG®), 투명폴리이미드(Colorless Polyimide, CPI)일 수 있다. 일 실시예에서, 커버 윈도우(60)는 유리 기판의 일면에 가요성이 있는 고분자 층이 배치된 구조를 갖는 것일 수 있고, 또는, 고분자층으로만 구성된 것일 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 확대 평면도이다. 구체적으로, 도 3은 제1 영역 및 제2 영역 각각에 배치된 표시 요소들 및 도전층을 예시적으로 도시하며 일부 부재가 생략되어 있을 수 있다.
도 3을 참조하면, 표시 장치의 제1 영역(AR1)에는 제1 표시 요소(DEa), 제2 표시 요소(DEb), 및 제5 표시 요소(DEe)가 배치되고, 표시 장치의 제2 영역(AR2)에는 제3 표시 요소(DEc), 제4 표시 요소(DEd), 및 제6 표시 요소(DEf)가 배치될 수 있다.
제1 표시 요소(DEa), 제2 표시 요소(DEb), 및 제5 표시 요소(DEe)는 서로 다른 색을 구현할 수 있다. 예를 들어, 제1 표시 요소(DEa)는 청색을 구현하고, 제2 표시 요소(DEb)는 적색을 구현하고, 제5 표시 요소(DEe)는 녹색을 구현할 수 있다. 제3 표시 요소(DEc), 제4 표시 요소(DEd), 및 제6 표시 요소(DEf)는 서로 다른 색을 구현할 수 있다. 예를 들어, 제3 표시 요소(DEc)는 청색을 구현하고, 제4 표시 요소(DEd)는 적색을 구현하고, 제6 표시 요소(DEf)는 녹색을 구현할 수 있다.
제1 표시 요소(DEa)는 제1 화소 전극(210A)을 포함할 수 있다. 제2 표시 요소(DEb)는 제2 화소 전극(210B)을 포함할 수 있다. 제3 표시 요소(DEc)는 제3 화소 전극(210C)을 포함할 수 있다. 제4 표시 요소(DEd)는 제4 화소 전극(210D)을 포함할 수 있다. 제5 표시 요소(DEe)는 제5 화소 전극(210E)을 포함할 수 있다. 제6 표시 요소(DEf)는 제6 화소 전극(210F)을 포함할 수 있다. 제1 화소 전극(210A)과 제2 화소 전극(210B) 사이의 제1 간격(da)은 제3 화소 전극(210C)과 제4 화소 전극(210D) 사이의 제2 간격(db)과 실질적으로 동일할 수 있다.
제1 표시 요소(DEa)의 발광 영역은 제1 화소 전극(210A)을 노출하는 제1 개구(OPa)에 의해 정의될 수 있다. 제2 표시 요소(DEb)의 발광 영역은 제2 화소 전극(210B)을 노출하는 제2 개구(OPb)에 의해 정의될 수 있다. 제3 표시 요소(DEc)의 발광 영역은 제3 화소 전극(210C)을 노출하는 제3 개구(OPc)에 의해 정의될 수 있다. 제4 표시 요소(DEd)의 발광 영역은 제4 화소 전극(210D)을 노출하는 제4 개구(OPd)에 의해 정의될 수 있다. 제5 표시 요소(DEe)의 발광 영역은 제5 화소 전극(210E)을 노출하는 제5 개구(OPe)에 의해 정의될 수 있다. 제6 표시 요소(DEf)의 발광 영역은 제6 화소 전극(210F)을 노출하는 제6 개구(OPf)에 의해 정의될 수 있다. 제1 내지 제6 개구(OPa, OPb, OPc, OPd, OPe, OPf)는 후술할 도 4에 도시된 바와 같이 제2 절연층(IL2)에 형성될 수 있다.
일 실시예에 있어서, 제1 개구(OPa)와 제2 개구(OPb) 사이에는 보조 개구(AOP)가 배치될 수 있다. 보조 개구(AOP)는 후술할 도 4에 도시된 바와 같이 제1 화소 전극(210A) 및 제2 화소 전극(210B)이 배치되는 제1 절연층(IL1)의 일부를 노출할 수 있다. 보조 개구(AOP)는 제2 절연층(IL2)에 형성될 수 있다.
이처럼, 제1 영역(AR1)에는 제2 영역(AR2)과 다르게 보조 개구(AOP)들이 위치할 수 있다. 표시 요소들의 발광 영역들을 각각 정의하는 개구들 이외에 별도의 보조 개구(AOP)들이 제1 영역(AR1)에 배치(또는, 형성)될 수 있다. 이러한 경우, 별도의 보조 개구(AOP)들을 통해 빛 및/또는 음향 등이 투과할 수 있으므로 제1 영역(AR1)의 투과율이 향상될 수 있다. 제1 영역(AR1)의 투과율은 제2 영역(AR2)의 투과율보다 클 수 있다. 제1 영역(AR1)의 투과율이 향상되므로, 도 2에서 전술한 바와 같이 제1 영역(AR1)에 중첩하여 배치되는 광학 장치(30)의 기능이 제한되지 않을 수 있다. 광학 장치(30)는 투과율이 향상된 제1 영역(AR1)을 통해 광을 방출하거나 제1 영역(AR1)을 통해 광을 수신할 수 있다.
표시 장치에는 도전층(CDL)이 배치될 수 있다. 도전층(CDL)은 제1 영역(AR1)에 배치되는 제1 메쉬 패턴(MP1), 및 제2 영역(AR2)에 배치되는 제2 메쉬 패턴(MP2)을 포함할 수 있다. 제1 메쉬 패턴(MP1)과 제2 메쉬 패턴(MP2)은 도 2에서 전술한 터치 감지층(40)을 구성할 수 있다. 예를 들어, 제1 메쉬 패턴(MP1)과 제2 메쉬 패턴(MP2)은 감지 전극을 구성할 수 있다.
제1 메쉬 패턴(MP1)은 제1 개구(OPa) 및 보조 개구(AOP)와 중첩하는 제1 홀(H1), 제2 개구(OPb) 및 보조 개구(AOP)와 중첩하는 제3 홀(H3), 및 제5 개구(OPe)와 중첩하는 제5 홀(H5)을 가질 수 있다. 제2 메쉬 패턴(MP2)은 제3 개구(OPc)와 중첩하는 제2 홀(H2), 제4 개구(OPd)와 중첩하는 제4 홀(H4), 및 제6 개구(OPf)와 중첩하는 제6 홀(H6)을 가질 수 있다. 제1 홀(H1)의 평면 형상과 제2 홀(H2)의 평면 형상은 서로 상이하고, 제3 홀(H3)의 평면 형상과 제4 홀(H4)의 평면 형상은 서로 상이하고, 제5 홀(H5)의 평면 형상과 제6 홀(H6)의 평면 형상은 서로 상이할 수 있다.
도 4는 도 3의 일부분을 II-II' 및 III-III'을 따라 절취한 예시적인 단면도이다. 구체적으로, 도 4는 도 3에서 표시 요소들 상에 터치 감지층과 광학 기능층이 순차적으로 배치된 구조를 도시한다.
도 4를 참조하면, 기판(100) 상에 제1 절연층(IL1)이 배치될 수 있다. 제1 절연층(IL1)의 제1 영역(AR1) 상에는 상호 이격된 제1 화소 전극(210A) 및 제2 화소 전극(210B)이 배치되고, 제1 절연층(IL1)의 제2 영역(AR2) 상에는 상호 이격된 제3 화소 전극(210C) 및 제4 화소 전극(210D)이 배치될 수 있다.
제1 절연층(IL1) 상에는 제2 절연층(IL2)이 배치될 수 있다. 제2 절연층(IL2)은 제1 내지 제4 화소 전극(210A, 210B, 210C, 210D)을 각각 노출하는 제1 내지 제4 개구(OPa, OPb, OPc, OPd)을 가질 수 있다. 제2 절연층(IL2)은 제1 영역(AR1) 상에 제1 절연층(IL1)의 일부를 노출하는 보조 개구(AOP)를 더 가질 수 있다. 보조 개구(AOP)는 제1 개구(OPa)와 제2 개구(OPb) 사이에 위치할 수 있다.
제1 개구(OPa) 내에는 제1 유기 발광층(220A)이 배치되고, 제2 개구(OPb) 내에는 제2 유기 발광층(220B)이 배치될 수 있다. 제3 개구(OPc) 내에는 제3 유기 발광층(220C)이 배치되고, 제4 개구(OPd) 내에는 제4 유기 발광층(220D)이 배치될 수 있다. 제1 유기 발광층(220A)과 제3 유기 발광층(220C)은 청색의 광을 방출하고, 제2 유기 발광층(220B)과 제4 유기 발광층(220D)은 적색의 광을 방출할 수 있다.
제2 절연층(IL2) 상에는 대향 전극(230)이 배치될 수 있다. 대향 전극(230)은 투광성 전극 또는 반사 전극일 수 있다. 대향 전극(230)의 일부는 보조 개구(AOP) 내에서 제1 절연층(IL1)의 상기 일부와 접촉할 수 있다.
대향 전극(230) 상에는 터치 감지층(40)이 배치될 수 있다. 터치 감지층(40)은 도전층(CDL)을 포함할 수 있다. 도전층(CDL)은 제1 영역(AR1)에 배치되는 제1 메쉬 패턴(MP1), 및 제2 영역(AR2)에 배치되는 제2 메쉬 패턴(MP2)을 포함할 수 있다. 제1 메쉬 패턴(MP1)은 제1 개구(OPa) 및 보조 개구(AOP)와 중첩하는 제1 홀(H1), 및 제2 개구(OPb) 및 보조 개구(AOP)와 중첩하는 제3 홀(H3)을 가질 수 있다. 제2 메쉬 패턴(MP2)은 제3 개구(OPc)와 중첩하는 제2 홀(H2), 및 제4 개구(OPd)와 중첩하는 제4 홀(H4)을 가질 수 있다.
터치 감지층(40) 상에는 광학 기능층(50)이 배치될 수 있다. 광학 기능층(50)은 차광층(BM)과 컬러 필터층들을 포함할 수 있다.
차광층(BM)은 제1 개구(OPa) 및 보조 개구(AOP), 제2 개구(OPb) 및 보조 개구(AOP), 제3 개구(OPc), 및 제4 개구(OPd)와 각각 중첩하는 개구들을 가질 수 있다. 다른 말로, 차광층(BM)은 제1 내지 제4 홀(H1, H2, H3, H4)과 각각 중첩하는 개구들을 가질 수 있다.
제1 홀(H1)과 중첩하는 차광층(BM)의 개구 내에는 제1 컬러 필터층(CFa)이 배치되고, 제2 홀(H2)과 중첩하는 차광층(BM)의 개구 내에는 제2 컬러 필터층(CFb)이 배치될 수 있다. 제3 홀(H3)과 중첩하는 차광층(BM)의 개구 내에는 제3 컬러 필터층(CFc)이 배치되고, 제4 홀(H4)과 중첩하는 차광층(BM)의 개구 내에는 제4 컬러 필터층(CFd)이 배치될 수 있다. 제1 컬러 필터층(CFa)과 제3 컬러 필터층(CFc)은 청색의 광만을 통과시키고, 제2 컬러 필터층(CFb)과 제4 컬러 필터층(CFd)은 적색의 광만을 통과시킬 수 있다.
제1 컬러 필터층(CFa)은 제1 개구(OPa)와 중첩하고, 제2 컬러 필터층(CFb)은 제2 개구(OPb)와 중첩할 수 있다. 제1 컬러 필터층(CFa)과 제2 컬러 필터층(CFb)은 보조 개구(AOP)와 중첩하지 않을 수 있다. 제1 컬러 필터층(CFa)과 제2 컬러 필터층(CFb)이 보조 개구(AOP)와 중첩하지 않으므로, 보조 개구(AOP)에 의한 제1 영역(AR1)의 투과율은 더 증가할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치에 포함된 터치 감지층을 개략적으로 도시하는 평면도이다.
도 5를 참조하면, 터치 감지층(40)은 복수의 제1 감지 전극 라인(410Tx)들, 복수의 제1 감지 전극 라인(410Tx)들에 연결된 제1 신호 라인(first trace line, 415-1 내지 415-4)들, 복수의 제2 감지 전극 라인(420Rx)들, 및 복수의 제2 감지 전극 라인(420Rx)들에 연결된 제2 신호 라인(second trace line, 425-1 내지 425-5)들을 포함할 수 있다.
복수의 제1 감지 전극 라인(410Tx)들 및 복수의 제2 감지 전극 라인(420Rx)들은 표시 영역(DA)에 배치되고, 제1 신호 라인(415-1 내지 415-4)들 및 제2 신호 라인(425-1 내지 425-5)들은 주변 영역(PA)에 배치될 수 있다.
복수의 제1 감지 전극 라인(410Tx)들은 복수의 제1 감지 전극(410)들 및 복수의 제1 연결 전극(411)들을 포함할 수 있다. 복수의 제1 연결 전극(411)들은 복수의 제1 감지 전극(410)들 사이에 위치할 수 있다. 이웃하는 복수의 제1 감지 전극(410)들 각각은 복수의 제1 연결 전극(411)들을 통해 서로 연결될 수 있다.
복수의 제1 감지 전극 라인(410Tx)들은 제1 방향(예를 들어, ± y방향)으로 연장될 수 있다. 복수의 제1 감지 전극 라인(410Tx)들 각각에 포함된 복수의 제1 감지 전극(410)들은 제1 방향(예를 들어, ± y방향)을 따라 배열될 수 있다.
복수의 제2 감지 전극 라인(420Rx)들은 복수의 제2 감지 전극(420)들 및 복수의 제2 연결 전극(421)들을 포함할 수 있다. 복수의 제2 연결 전극(421)들은 복수의 제2 감지 전극(420)들 사이에 위치할 수 있다. 이웃하는 복수의 제2 감지 전극(420)들 각각은 복수의 제2 연결 전극(421)들을 통해 서로 연결될 수 있다.
복수의 제2 감지 전극 라인(420Rx)들은 제1 방향(예를 들어, ± y방향)과 교차하는 제2 방향(예를 들어, ± x방향)으로 연장될 수 있다. 복수의 제2 감지 전극 라인(420Rx)들 각각에 포함된 복수의 제2 감지 전극(420)들은 제2 방향(예를 들어, ± x방향)을 따라 배열될 수 있다.
복수의 제1 감지 전극 라인(410Tx)들과 복수의 제2 감지 전극 라인(420Rx)들은 교차할 수 있다. 예컨대, 복수의 제1 감지 전극 라인(410Tx)들과 복수의 제2 감지 전극 라인(420Rx)들은 서로 수직으로 교차할 수 있다.
복수의 제1 감지 전극 라인(410Tx)들과 복수의 제2 감지 전극 라인(420Rx)들이 교차하는 부분에 대응하여 터치 센서들이 위치할 수 있다. 터치 센서는 제1 연결 전극(411)과 제2 연결 전극(421)이 교차하는 부분에 대응할 수 있다. 다른 말로, 터치 센서는 제1 연결 전극(411)과 제2 연결 전극(421)이 서로 중첩되는 부분에 대응할 수 있다.
제1 감지 전극(410)들은 터치 센서의 상하(예를 들어, y방향)에 각각 위치하고, 제2 감지 전극(420)들은 터치 센서의 좌우(예를 들어, x방향)에 각각 위치할 수 있다. 터치 센서는 터치 센서 주변에 위치하는 제1 감지 전극(410)들과 제2 감지 전극(420)들을 통해 터치 유무를 감지할 수 있다.
복수의 제1 감지 전극 라인(410Tx)들은 주변 영역(PA)에 형성된 제1 신호 라인(415-1 내지 415-4)들을 통해 감지 신호 패드부(440)의 패드에 연결될 수 있다. 예컨대, 제1 신호 라인(415-1 내지 415-4)들은 각각 복수의 제1 감지 전극 라인(410Tx)들의 상측 및 하측에 각각 연결된 더블 라우팅(double routing) 구조일 수 있다. 복수의 제1 감지 전극 라인(410Tx)들의 상측 및 하측에 각각 연결된 제1 신호 라인(415-1 내지 415-4)들은 각각 대응하는 패드에 연결될 수 있다.
복수의 제2 감지 전극 라인(420Rx)들은 주변 영역(PA)에 형성된 제2 신호 라인(425-1 내지 425-5)들을 통해 감지 신호 패드부(440)의 패드에 연결될 수 있다. 예컨대, 제2 신호 라인(425-1 내지 425-5)들은 각각 대응하는 패드에 연결될 수 있다.
도 5는 각각의 제1 신호 라인(415-1 내지 415-4)들이 복수의 제1 감지 전극 라인(410Tx)들의 상측 및 하측에 각각 연결된 더블 라우팅(double routing) 구조를 도시하고 있으며, 이와 같은 구조는 센싱 감도를 향상시킬 수 있다. 다른 실시예로, 제1 신호 라인(415-1 내지 415-4)들은 복수의 제1 감지 전극 라인(410Tx)들의 상측 또는 하측에 연결된 싱글 라우팅 구조를 가질 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치에 포함된 터치 감지층의 적층 구조를 개략적으로 도시하는 단면도이다.
도 6을 참조하면, 터치 감지층(40)은 제1 도전층(42) 및 제2 도전층(44)을 포함할 수 있다. 제1 도전층(42) 아래에는 제1 감지 절연층(41)이 위치할 수 있다. 제1 도전층(42)과 제2 도전층(44) 사이에는 제2 감지 절연층(43)이 개재될 수 있다. 제2 도전층(44) 상에는 제3 감지 절연층(45)이 위치할 수 있다. 도 5에 도시된 제1 감지 전극(410)들, 제1 연결 전극(411)들, 제2 감지 전극(420)들, 제2 연결 전극(421)들 각각은 제1 도전층(42) 또는 제2 도전층(44) 중 하나에 포함될 수 있다.
제1 도전층(42) 및 제2 도전층(44)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴(Mo), 멘델레븀(Mb), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그 밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그래핀(graphene) 등을 포함할 수 있다.
제1 도전층(42) 및 제2 도전층(44)은 단층 또는 다층일 수 있다. 단층의 제1 도전층(42) 및 제2 도전층(44)은 금속층 또는 투명 도전층을 포함할 수 있으며, 금속층 및 투명 도전층의 물질은 앞서 설명한 바와 같다. 제1 도전층(42) 또는 제2 도전층(44) 중 하나는 단일의 금속층을 포함할 수 있다. 단일의 금속층은 몰리브덴층, 또는 MoMb의 합금층을 포함할 수 있다. 제1 도전층(42) 또는 제2 도전층(44) 중 하나는 다층의 금속층을 포함할 수 있다. 다층의 금속층은 예컨대, 티타늄층/알루미늄층/티타늄층의 3층을 포함하거나, 몰리브덴층/멘델레븀층의 2층을 포함할 수 있다. 또는, 다층의 금속층은 금속층 및 투명 도전층을 포함할 수 있다. 제1 도전층(42) 및 제2 도전층(44)은 서로 다른 적층 구조를 가지거나 동일한 적층 구조를 가질 수 있다. 예컨대, 제1 도전층(42)은 금속층을 포함하고 제2 도전층(44)은 투명 도전층을 포함할 수 있다. 또는, 제1 도전층(42) 및 제2 도전층(44)은 동일한 금속층을 포함할 수 있다.
제1 도전층(42) 및 제2 도전층(44)의 물질, 및 제1 도전층(42) 및 제2 도전층(44)에 구비되는 감지 전극(도 5의 410, 420에 대응)들의 배치는 센싱 감도를 고려하여 결정될 수 있다. RC 딜레이가 센싱 감도에 영향을 미칠 수 있는데, 금속층을 포함하는 감지 전극들은 투명 도전층 대비 저항이 작기 때문에 RC 값이 감소될 수 있고, 따라서 감지 전극들 사이에 정의된 커패시터의 충전 시간이 감소될 수 있다. 투명 도전층을 포함하는 감지 전극들은 금속층 대비 사용자에게 시인되지 않고, 입력 면적이 증가하여 커패시턴스를 증가시킬 수 있다.
제1 감지 절연층(41), 제2 감지 절연층(43), 및 제3 감지 절연층(45)은 각각 무기 절연물 및/또는 유기 절연물을 포함할 수 있다. 무기 절연물은 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드 등을 포함할 수 있고, 유기 절연물은 고분자 유기물을 포함할 수 있다.
앞서 도 5를 참조하여 설명한 제1 및 제2 감지 전극(410, 420)들과 제1 및 제2 연결 전극(411, 421)들 중 일부는 제1 도전층(42)에 위치하고, 나머지는 제2 도전층(44)에 위치할 수 있다.
일 실시예로, 제1 도전층(42)은 제1 연결 전극(411)들을 포함하고, 제2 도전층(44)은 제1 및 제2 감지 전극(410, 420)들, 그리고 제2 연결 전극(421)들을 포함할 수 있다. 다른 실시예로, 제1 도전층(42)은 제1 및 제2 감지 전극(410, 420)들, 그리고 제2 연결 전극(421)들을 포함하고, 제2 도전층(44)은 제1 연결 전극(411)들을 포함할 수 있다. 또 다른 실시예로, 제1 도전층(42)은 제1 감지 전극(410)들 및 제1 연결 전극(411)들을 포함하고, 제2 도전층(44)은 제2 감지 전극(420)들 및 제2 연결 전극(421)들을 포함할 수 있다. 이러한 경우, 제1 감지 전극(410)들과 제1 연결 전극(411)들은 동일한 층에 구비되어 일체로 연결될 수 있다. 제2 감지 전극(420)들과 제2 연결 전극(421)들도 동일한 층에 구비되므로, 제1 도전층(42)과 제2 도전층(44) 사이의 절연층에는 콘택홀이 구비되지 않을 수 있다.
도 6에서는 터치 감지층(40)이 제1 감지 절연층(41), 제1 도전층(42), 제2 감지 절연층(43), 제2 도전층(44), 및 제3 감지 절연층(45)을 포함하는 것을 도시하고 있으나, 다른 예로, 제1 도전층(42) 아래에 배치된 제1 감지 절연층(41)은 생략될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치에 포함된 터치 감지층 중 제1 도전층을 개략적으로 도시하는 평면도이고, 도 8은 본 발명의 일 실시예에 따른 표시 장치에 포함된 터치 감지층 중 제2 도전층을 개략적으로 도시하는 평면도이다. 도 7 및 도 8은 터치 감지층 중 제2 영역에 위치하는 제1 도전층 및 제2 도전층을 각각 도시한다.
도 7 및 도 8을 참조하면, 제1 및 제2 감지 전극(410, 420)들, 그리고 제1 및 제2 연결 전극(411, 421)들은 메쉬(또는, 그리드, 격자) 패턴을 가질 수 있다. 제1 및 제2 감지 전극(410, 420)들이 메쉬 패턴을 갖는 경우, 제1 및 제2 감지 전극(410, 420)들이 금속층을 포함하더라도 사용자에게 상기 금속층이 시인되는 것을 방지할 수 있다. 그리고/또는 각 화소에서 방출되는 빛이 투과될 수 있다.
도 7을 참조하면, 터치 감지층(40) 중 제1 도전층(42)은 제1 연결 전극(411)을 포함할 수 있다.
제1 연결 전극(411)은 메쉬 패턴을 갖는 제1 도전 패턴(CP1)을 포함할 수 있다. 제1 도전 패턴(CP1)은 평면 상에서(in a plan view) 화소들 각각의 발광 영역(EA)을 둘러싸는 개구(411OP)들을 가질 수 있다. 다른 말로, 제1 도전 패턴(CP1)은 화소들 각각의 발광 영역(EA)과 중첩하는 개구(411OP)들을 가질 수 있다. 한편, 화소가 유기 발광 다이오드(OLED)를 포함하는 경우, 발광 영역(EA)은 화소 정의막의 개구에 의해서 정의될 수 있다.
제1 연결 전극(411)은 상호 인접한 제1 감지 전극(410)들을 전기적으로 연결할 수 있다. 예를 들어, 제1 연결 전극(411)은 제2 감지 절연층(43, 도 6)에 형성된 콘택홀(CNT)을 통해 이웃하는 제1 감지 전극(410)들에 각각 접속할 수 있다.
도 8을 참조하면, 터치 감지층(40) 중 제2 도전층(44)은 제1 감지 전극(410), 제2 감지 전극(420), 및 제2 연결 전극(421)을 포함할 수 있다.
제1 감지 전극(410)은 메쉬 패턴을 갖는 제2 도전 패턴(CP2)을 포함할 수 있다. 제2 도전 패턴(CP2)은 평면 상에서 화소들 각각의 발광 영역(EA)을 둘러싸는 개구(410OP)들을 가질 수 있다. 다른 말로, 제2 도전 패턴(CP2)은 화소들 각각의 발광 영역(EA)과 중첩하는 개구(410OP)들을 가질 수 있다.
제2 감지 전극(420)은 메쉬 패턴을 갖는 제3 도전 패턴(CP3)을 포함할 수 있다. 제3 도전 패턴(CP3)은 평면 상에서 화소들 각각의 발광 영역(EA)을 둘러싸는 개구(420OP)들을 가질 수 있다. 다른 말로, 제3 도전 패턴(CP3)은 화소들 각각의 발광 영역(EA)과 중첩하는 개구(420OP)들을 가질 수 있다.
제2 연결 전극(421)은 메쉬 패턴을 갖는 제4 도전 패턴(CP4)을 포함할 수 있다. 제4 도전 패턴(CP4)은 평면 상에서 화소들 각각의 발광 영역(EA)을 둘러싸는 개구(421OP)들을 가질 수 있다. 다른 말로, 제4 도전 패턴(CP4)은 화소들 각각의 발광 영역(EA)과 중첩하는 개구(421OP)들을 가질 수 있다.
상호 인접한 제1 감지 전극(410)들은 제1 감지 전극(410)들과 다른 층에 형성된 제1 연결 전극(411)에 의해 전기적으로 연결될 수 있다. 제1 감지 전극(410)들은 제2 감지 절연층(43)에 형성된 콘택홀(CNT)을 통해 제1 연결 전극(411)들과 접속할 수 있다. 다른 말로, 상호 인접한 제2 도전 패턴(CP2)들은 제1 도전 패턴(CP1)에 의해 전기적으로 연결될 수 있다. 제2 도전 패턴(CP2)들은 제2 감지 절연층(43)에 형성된 콘택홀(CNT)을 통해 제1 도전 패턴(CP1)들과 접속할 수 있다.
상호 인접한 제2 감지 전극(420)들은 제2 감지 전극(420)들과 동일 층에 형성된 제2 연결 전극(421)에 의해 전기적으로 연결될 수 있다. 예컨대, 제2 감지 전극(420)들은 제2 연결 전극(421)들과 동일한 물질을 포함하며, 일체(一體)로 형성될 수 있다. 다른 말로, 상호 인접한 제3 도전 패턴(CP3)들은 제4 도전 패턴(CP4)에 의해 전기적으로 연결될 수 있다. 제3 도전 패턴(CP3)들과 제4 도전 패턴(CP4)들은 일체일 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 제1 영역의 일부분을 개략적으로 도시하는 확대 평면도이다. 구체적으로, 도 9는 제1 영역에 배치된 표시 요소들, 터치 감지층의 제1 도전 패턴, 차광층을 예시적으로 도시하며 일부 부재가 생략되어 있을 수 있다.
도 9를 참조하면, 표시 장치의 제1 영역(AR1)에는 복수의 제1 표시 요소(DE1)들, 복수의 제2 표시 요소(DE2)들, 및 복수의 제3 표시 요소(DE3)들이 배치될 수 있다. 제1 표시 요소(DE1), 제2 표시 요소(DE2), 및 제3 표시 요소(DE3)는 서로 다른 색을 구현할 수 있다. 예를 들어, 제1 표시 요소(DE1)는 청색을 구현하고, 제2 표시 요소(DE2)는 적색을 구현하고, 제3 표시 요소(DE3)는 녹색을 구현할 수 있다.
도 9에 도시되지 않았지만, 표시 장치의 제1 영역(AR1)에는 화소 회로들이 제1 방향(예를 들어, ± y방향) 및 제2 방향(예를 들어, ± x방향)을 따라 매트릭스 형상으로 배치될 수 있다. 제1 표시 요소(DE1), 제2 표시 요소(DE2), 및 제3 표시 요소(DE3)은 화소 회로들과 중첩할 수 있다. 제1 표시 요소(DE1), 제2 표시 요소(DE2), 및 제3 표시 요소(DE3)는 화소 회로들과 각각 전기적으로 연결될 수 있다. 제1 표시 요소(DE1), 제2 표시 요소(DE2), 및 제3 표시 요소(DE3) 각각은 전기적으로 연결된 화소 회로에 의해 구동될 수 있다. 예를 들어, 제1 표시 요소(DE1)는 제1 콘택홀(CNT1)을 통해 화소 회로(예를 들어, 도 10에 도시된 제1 화소 회로(PC1))에 전기적으로 연결될 수 있다. 제2 표시 요소(DE2)는 제2 콘택홀(CNT2)을 통해 화소 회로(예를 들어, 도 10에 도시된 제2 화소 회로(PC2))에 전기적으로 연결될 수 있다. 제3 표시 요소(DE3)는 제3 콘택홀(CNT3)을 통해 화소 회로에 연결될 수 있다.
일 실시예에 있어서, 제1 표시 요소(DE1), 제2 표시 요소(DE2), 및 제3 표시 요소(DE3)는 펜타일 구조로 배치될 수 있다. 예를 들어, 제3 표시 요소(DE3)의 중심점을 사각형의 중심점으로 하는 가상의 사각형의 꼭지점 중에 대각 방향으로 서로 마주보는 제1 꼭지점 및 제3 꼭지점에는 제1 표시 요소(DE1)가 배치되고, 나머지 꼭지점인 제2 꼭지점 및 제4 꼭지점에는 제2 표시 요소(DE2)가 배치될 수 있다. 제3 표시 요소(DE3)의 크기는 제1 표시 요소(DE1) 및 제2 표시 요소(DE2)보다 작게 구비될 수 있다. 이러한 화소 배열 구조를 펜타일 매트릭스(pentile matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(rendering) 구동을 적용함으로써, 적은 개수의 화소로 고해상도의 이미지를 표현할 수 있다.
도 9에서는 제1 표시 요소(DE1), 제2 표시 요소(DE2), 및 제3 표시 요소(DE3)가 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로, 제1 표시 요소(DE1), 제2 표시 요소(DE2), 및 제3 표시 요소(DE3)는 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
제1 표시 요소(DE1)는 제1 화소 전극(210a)을 포함할 수 있다. 제1 표시 요소(DE1)의 제1 발광 영역(EA1)은 제1 화소 전극(210a)을 노출하는 제1 개구(OP1)에 의해 정의될 수 있다. 제1 표시 요소(DE1)의 제1 발광 영역(EA1)은 제1 화소 전극(210a)을 노출하는 제1 개구(OP1)에 대응할 수 있다. 제1 개구(OP1)는 후술할 도 10에 도시된 바와 같이 절연층인 화소 정의막(125)에 형성될 수 있다.
제2 표시 요소(DE2)는 제2 화소 전극(210b)을 포함할 수 있다. 제2 표시 요소(DE2)의 제2 발광 영역(EA2)은 제2 화소 전극(210b)을 노출하는 제2 개구(OP2)에 의해 정의될 수 있다. 제2 표시 요소(DE2)의 제2 발광 영역(EA2)은 제2 화소 전극(210b)을 노출하는 제2 개구(OP2)에 대응할 수 있다. 제2 개구(OP2)는 화소 정의막(125)에 형성될 수 있다. 제2 개구(OP2)는 제1 개구(OP1)보다 작을 수 있다. 다른 말로, 제2 발광 영역(EA2)은 제1 발광 영역(EA1)보다 작을 수 있다.
제3 표시 요소(DE3)는 제3 화소 전극(210c)을 포함할 수 있다. 제3 표시 요소(DE3)의 제3 발광 영역(EA3)은 제3 화소 전극(210c)을 노출하는 제3 개구(OP3)에 의해 정의될 수 있다. 제3 표시 요소(DE3)의 제3 발광 영역(EA3)은 제3 화소 전극(210c)을 노출하는 제3 개구(OP3)에 대응할 수 있다. 제3 개구(OP3)는 화소 정의막(125)에 형성될 수 있다. 제3 개구(OP3)는 제2 개구(OP2)보다 작을 수 있다. 다른 말로, 제3 발광 영역(EA3)은 제2 발광 영역(EA2)보다 작을 수 있다.
도 9에서는 제1 개구(OP1), 제2 개구(OP2), 및 제3 개구(OP3) 각각의 평면 형상이 원형인 것으로 도시하고 있으나, 다른 실시예로서, 제1 개구(OP1), 제2 개구(OP2), 및 제3 개구(OP3) 각각의 평면 형상은 삼각형, 오각형, 육각형 등의 다각형 형상이나 원형 형상, 타원형 형상, 비정형 형상 등일 수 있다.
일 실시예에 있어서, 제1 개구(OP1)와 제2 개구(OP2) 사이에는 제7 개구(OP7)가 배치될 수 있다. 제7 개구(OP7)는 후술할 도 10에 도시된 바와 같이 제7 절연층(123)의 일부를 노출할 수 있으며 화소 정의막(125)에 형성될 수 있다. 이처럼, 발광 영역을 정의하는 개구들 이외에 별도의 제7 개구(OP7)가 제1 영역(AR1)에 형성될 수 있다. 이러한 경우, 별도의 제7 개구(OP7)를 통해 빛 및/또는 음향 등이 투과할 수 있으므로, 제1 영역(AR1)의 투과율이 향상될 수 있다. 한편, 제7 개구(OP7)는 도 3의 보조 개구(AOP)에 대응한다.
일 실시예에 있어서, 도 9에 도시된 바와 같이 제1 개구(OP1)와 제7 개구(OP7) 사이의 제1 간격(d1)은 제2 개구(OP2)와 제7 개구(OP7) 사이의 제2 간격(d2)보다 작을 수 있다.
일 실시예에 있어서, 제2 개구(OP2)와 제1 개구(OP1) 사이에는 제8 개구(OP8)가 배치될 수 있다. 제8 개구(OP8)는 후술할 도 10에 도시된 바와 같이 제7 절연층(123)의 일부를 노출할 수 있으며 화소 정의막(125)에 형성될 수 있다. 이처럼, 발광 영역을 정의하는 개구들 이외에 별도의 제8 개구(OP8)가 제1 영역(AR1)에 형성될 수 있다. 이러한 경우, 별도의 제8 개구(OP8)를 통해 빛 및/또는 음향 등이 투과할 수 있으므로, 제1 영역(AR1)의 투과율이 향상될 수 있다. 한편, 제8 개구(OP8)는 도 3의 보조 개구(AOP)에 대응한다.
일 실시예에 있어서, 도 9에 도시된 바와 같이 제2 개구(OP2)와 제8 개구(OP8) 사이의 간격은 제1 개구(OP1)와 제8 개구(OP8) 사이의 간격보다 작을 수 있다.
제7 개구(OP7) 및 제8 개구(OP8)는 복수 개일 수 있다. 복수의 제7 개구(OP7)들과 복수의 제8 개구(OP8)들은 복수의 제3 표시 요소(DE3)들 중 제2 방향(예를 들어, ± x방향)으로 인접한 2개의 제3 표시 요소(DE3)들 사이에 각각 배치되고, 제2 방향(예를 들어, ± x방향)을 따라 교대로 배열될 수 있다. 복수의 제7 개구(OP7)들과 복수의 제8 개구(OP8)들은 복수의 제1 표시 요소(DE1)들 및 복수의 제2 표시 요소(DE2)들 중 제1 방향(예를 들어, ± y방향)으로 인접한 제1 표시 요소(DE1)와 제2 표시 요소(DE2) 사이에 각각 배치되고, 제1 방향(예를 들어, ± y방향)을 따라 교대로 배열될 수 있다. 이때, 복수의 제1 표시 요소(DE1)들 및 복수의 제2 표시 요소(DE2)들은 제1 방향(예를 들어, ± y방향)을 따라 교대로 배열될 수 있다.
도 9에서는 복수의 제3 표시 요소(DE3)들 중 제1 방향(예를 들어, ± y방향)으로 인접한 2개의 제3 표시 요소(DE3)들 사이에 별도의 개구가 배치되지 않는 것으로 도시하고 있으나, 다른 실시예로서, 복수의 제3 표시 요소(DE3)들 중 제1 방향(예를 들어, ± y방향)으로 인접한 2개의 제3 표시 요소(DE3)들 사이에 각각 별도의 개구들이 배치될 수도 있다.
또한, 도 9에서는 제7 개구(OP7) 및 제8 개구(OP8) 각각의 평면 형상이 다각형인 것으로 도시하고 있으나, 다른 실시예로서, 제7 개구(OP7) 및 제8 개구(OP8) 각각의 평면 형상은 원형 형상, 타원형 형상, 비정형 형상 등일 수 있다.
표시 장치의 제1 영역(AR1)에는 제1 도전 패턴(CPa)이 배치될 수 있다. 제1 도전 패턴(CPa)은 도 5에 도시된 제1 감지 전극(410)들, 제1 연결 전극(411)들, 제2 감지 전극(420)들, 및 제2 연결 전극(421)들 중 하나에 포함(또는, 대응)될 수 있다. 제1 도전 패턴(CPa)은 제1 개구(OP1) 및 제7 개구(OP7)와 중첩하는 제9 개구(OP9), 제2 개구(OP2) 및 제8 개구(OP8)와 중첩하는 제10 개구(OP10), 및 제3 개구(OP3)와 중첩하는 제11 개구(OP11)를 가질 수 있다. 제9 개구(OP9), 제10 개구(OP10), 및 제11 개구(OP11)는 후술할 도 10에 도시된 바와 같이 제1 도전 패턴(CPa) 하부에 배치된 절연층의 일부를 노출할 수 있다. 한편, 제1 도전 패턴(CPa)은 도 3의 제1 메쉬 패턴(MP1)에 대응하고, 제9 내지 제11 개구(OP9, OP10, OP11)는 각각 도 3의 제1 홀(H1), 제3 홀(H3), 및 제5 홀(H5)에 대응한다.
평면 상에서, 제9 개구(OP9)는 제1 개구(OP1) 및 제7 개구(OP7)를 둘러싸는 폐루프(closed loop) 형상을 갖고, 제10 개구(OP10)는 제2 개구(OP2) 및 제8 개구(OP8)를 둘러싸는 폐루프 형상을 갖고, 제11 개구(OP11)는 제3 개구(OP3)를 둘러싸는 폐루프 형상을 가질 수 있다.
이처럼, 제7 개구(OP7)와 제8 개구(OP8)는 제1 도전 패턴(CPa)과 중첩하지 않으므로, 제7 개구(OP7) 및 제8 개구(OP8)를 통해 빛 및/또는 음향 등이 투과할 수 있다.
일 실시예에 있어서, 제9 개구(OP9), 제10 개구(OP10), 및 제11 개구(OP11)는 다각형 형상을 가질 수 있다. 제9 개구(OP9), 제10 개구(OP10), 및 제11 개구(OP11) 각각의 변의 개수는 5개 이상일 수 있다. 예를 들어, 도 9에 도시된 바와 같이 제9 개구(OP9)의 제1 변(ed1)의 개수는 10이고, 제10 개구(OP10)의 제2 변(ed2)의 개수는 10이고, 제11 개구(OP11)의 제3 변(ed3)의 개수는 6일 수 있다. 이는 일 실시예에 불과하며 다양하게 변형될 수 있다.
제9 개구(OP9), 제10 개구(OP10), 및 제11 개구(OP11)는 복수 개일 수 있다. 복수의 제9 개구(OP9)들 및 복수의 제10 개구(OP10)들은 제1 방향(예를 들어, ± y방향) 및 제2 방향(예를 들어, ± x방향)을 따라 교대로 배열될 수 있다. 복수의 제11 개구(OP11)들은 제1 방향(예를 들어, ± y방향) 및 제2 방향(예를 들어, ± x방향)을 따라 배열될 수 있다. 복수의 제9 개구(OP9)들과 복수의 제11 개구(OP11)들은 제3 방향(예를 들어, 대각선 방향)을 따라 교대로 배열될 수 있다. 복수의 제10 개구(OP10)들과 복수의 제11 개구(OP11)들은 상기 제3 방향과 교차하는 제4 방향(예를 들어, 대각선 방향)을 따라 교대로 배열될 수 있다.
표시 장치의 제1 영역(AR1)에는 차광층(BM)이 배치될 수 있다. 차광층(BM)은 제1 개구(OP1) 및 제7 개구(OP7)와 중첩하는 제15 개구(OP15), 제2 개구(OP2) 및 제8 개구(OP8)와 중첩하는 제16 개구(OP16), 및 제3 개구(OP3)와 중첩하는 제17 개구(OP17)를 가질 수 있다. 후술할 도 10에 도시된 바와 같이 차광층(BM)은 제1 도전 패턴(CPa) 상에 배치될 수 있으며, 제15 개구(OP15), 제16 개구(OP16), 및 제17 개구(OP17)는 제1 도전 패턴(CPa)과 차광층(BM) 사이에 개재되는 절연층의 일부를 노출할 수 있다.
평면 상에서, 제15 개구(OP15)는 제1 개구(OP1) 및 제7 개구(OP7)를 둘러싸는 폐루프 형상을 갖고, 제16 개구(OP16)는 제2 개구(OP2) 및 제8 개구(OP8)를 둘러싸는 폐루프 형상을 갖고, 제17 개구(OP17)는 제3 개구(OP3)를 둘러싸는 폐루프 형상을 가질 수 있다. 제15 개구(OP15)는 제9 개구(OP9)에 의해 둘러싸이고, 제16 개구(OP16)는 제10 개구(OP10)에 의해 둘러싸이고, 제17 개구(OP17)는 제11 개구(OP11)에 의해 둘러싸일 수 있다. 다른 말로, 제15 개구(OP15)는 제9 개구(OP9)보다 작고, 제16 개구(OP16)는 제10 개구(OP10)보다 작고, 제17 개구(OP17)는 제11 개구(OP11)보다 작을 수 있다.
이처럼, 제7 개구(OP7)와 제8 개구(OP8)는 차광층(BM)과 중첩하지 않으므로, 제7 개구(OP7) 및 제8 개구(OP8)를 통해 빛 및/또는 음향 등이 투과할 수 있다.
일 실시예에 있어서, 제17 개구(OP17)의 평면 형상은 원형일 수 있다. 제15 개구(OP15) 및 제16 개구(OP16) 각각의 평면 형상은 원형이 아닐 수 있다. 예를 들어, 도 9에 도시된 바와 같이 제15 개구(OP15) 및 제16 개구(OP16) 각각은 열쇠구멍 형상(keyhole shape)을 가질 수 있다.
제15 개구(OP15), 제16 개구(OP16), 및 제17 개구(OP17)는 복수 개일 수 있다. 복수의 제15 개구(OP15)들 및 복수의 제16 개구(OP16)들은 제1 방향(예를 들어, ± y방향) 및 제2 방향(예를 들어, ± x방향)을 따라 교대로 배열될 수 있다. 복수의 제17 개구(OP17)들은 제1 방향(예를 들어, ± y방향) 및 제2 방향(예를 들어, ± x방향)을 따라 배열될 수 있다. 복수의 제15 개구(OP15)들과 복수의 제17 개구(OP17)들은 제3 방향(예를 들어, 대각선 방향)을 따라 교대로 배열될 수 있다. 복수의 제16 개구(OP16)들과 복수의 제17 개구(OP17)들은 상기 제3 방향과 교차하는 제4 방향(예를 들어, 대각선 방향)을 따라 교대로 배열될 수 있다.
도 10은 도 9의 일부분을 II-II'을 따라 절취한 예시적인 단면도이다. 도 10은 예시적인 단면도로서, 일부 부재가 생략되어 있을 수 있다.
도 10을 참조하면, 제1 표시 요소(DE1)와 제2 표시 요소(DE2)는 제7 절연층(123) 상에 배치될 수 있다. 제1 표시 요소(DE1)는 제1 화소 전극(210a), 제1 중간층(220a), 및 대향 전극(230)을 포함하고, 제2 표시 요소(DE2)는 제2 화소 전극(210b), 제2 중간층(220b), 및 대향 전극(230)을 포함할 수 있다.
제1 화소 전극(210a)은 제1 콘택홀(CNT1)을 통해 제1 화소 회로(PC1)에 전기적으로 연결될 수 있다. 제1 화소 회로(PC1)는 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 제1 화소 회로(PC1)는 제1 트랜지스터(TFT1), 제2 트랜지스터(TFT2), 및 저장 커패시터(Cst)를 포함할 수 있다. 도 10에 도시되지 않았지만, 도 9에서 전술한 바와 같이 제2 화소 전극(210b)은 제2 콘택홀(CNT2)을 통해 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함하는 제2 화소 회로(PC2)에 전기적으로 연결될 수 있다.
상호 이격되어 배치된 제1 화소 전극(210a)과 제2 화소 전극(210b) 상에는 화소 정의막(125)이 배치될 수 있다. 화소 정의막(125)은 제1 화소 전극(210a)을 노출하는 제1 개구(OP1), 제2 화소 전극(210b)을 노출하는 제2 개구(OP2), 및 제1 개구(OP1)와 제2 개구(OP2) 사이에 위치하는 제7 개구(OP7)를 가질 수 있다. 제7 개구(OP7)는 제7 절연층(123)의 일부를 노출할 수 있다. 화소 정의막(125) 상에 배치되는 대향 전극(230)의 일부는 제7 개구(OP7)에 매립하여 제7 절연층(123)의 상기 일부와 접촉할 수 있다.
도 10에 도시되지 않았지만, 도 9에서 전술한 바와 같이 제1 표시 요소(DE1)들과 제2 표시 요소(DE2)들은 제1 방향(예를 들어, ± y방향)을 따라 교대로 배열될 수 있으므로, 제2 표시 요소(DE2)의 일측(-y 방향 측)에는 제1 표시 요소(DE1)가 배치될 수 있다. 화소 정의막(125)은 제2 개구(OP2)와 제1 개구(OP1) 사이에 위치하는 제8 개구(OP8)를 가질 수 있다. 제8 개구(OP8)는 제7 절연층(123)의 다른 일부를 노출할 수 있다. 화소 정의막(125) 상에 배치되는 대향 전극(230)의 다른 일부는 제8 개구(OP8)에 매립하여 제7 절연층(123)의 상기 다른 일부와 접촉할 수 있다.
일 실시예에 있어서, 화소 정의막(125)의 제1 부분(125a)의 제1 폭(w1)은 화소 정의막(125)의 제2 부분(125b)의 제2 폭(w2)보다 작을 수 있다. 화소 정의막(125)의 제1 부분(125a)은 제1 개구(OP1)와 제7 개구(OP7) 사이에 위치하고, 화소 정의막(125)의 제2 부분(125b)은 제2 개구(OP2)와 제7 개구(OP7) 사이에 위치할 수 있다.
다른 말로, 도 9에서 전술한 바와 같이 제1 개구(OP1)와 제7 개구(OP7) 사이의 제1 간격(d1)은 제2 개구(OP2)와 제7 개구(OP7) 사이의 제2 간격(d2)보다 작을 수 있다. 또한, 제7 개구(OP7)가 제2 개구(OP2)보다 제1 개구(OP1)에 더 가깝게 배치된 것처럼, 제8 개구(OP8)는 제1 개구(OP1)보다 제2 개구(OP2)에 더 가깝게 배치될 수 있다.
제1 표시 요소(DE1)와 제2 표시 요소(DE2) 상에는 터치 감지층(40)이 배치될 수 있다. 터치 감지층(40)은 제1 감지 절연층(41), 제1 감지 절연층(41) 상의 제2 감지 절연층(43), 제2 감지 절연층(43) 상의 제1 도전 패턴(CPa), 및 제1 도전 패턴(CPa) 상의 제3 감지 절연층(45)을 포함할 수 있다.
도 10에서는 제1 도전 패턴(CPa)이 제2 감지 절연층(43)과 제3 감지 절연층(45) 사이에 개재되는 것으로 도시하고 있으나, 다른 실시예로서, 제1 도전 패턴(CPa)은 제1 감지 절연층(41)과 제2 감지 절연층(43) 사이에 개재될 수 있다.
제1 도전 패턴(CPa)은 제1 개구(OP1) 및 제7 개구(OP7)와 중첩하는 제9 개구(OP9), 그리고 제2 개구(OP2) 및 제8 개구(OP8)와 중첩하는 제10 개구(OP10)를 가질 수 있다. 제9 개구(OP9) 및 제10 개구(OP10)는 제1 도전 패턴(CPa) 하부에 배치된 제2 감지 절연층(43)의 일부를 노출할 수 있다.
터치 감지층(40) 상에는 차광층(BM)이 배치될 수 있다. 제1 개구(OP1) 및 제7 개구(OP7)와 중첩하는 제15 개구(OP15), 그리고 제2 개구(OP2) 및 제8 개구(OP8)와 중첩하는 제16 개구(OP16)를 가질 수 있다. 제15 개구(OP15) 및 제16 개구(OP16)는 제1 도전 패턴(CPa)과 차광층(BM) 사이에 개재되는 제3 감지 절연층(45)의 일부를 노출할 수 있다.
차광층(BM)의 제15 개구(OP15) 내에는 제1 컬러 필터층(CF1)의 적어도 일부가 배치되고, 차광층(BM)의 제16 개구(OP16) 내에는 제2 컬러 필터층(CF2)의 적어도 일부가 배치될 수 있다. 제1 컬러 필터층(CF1)과 제2 컬러 필터층(CF2)은 서로 다른 파장대의 광을 통과시킬 수 있다. 예를 들어, 제1 컬러 필터층(CF1)은 450nm 내지 495nm에 속하는 파장의 광만을 통과시키고, 제2 컬러 필터층(CF2)은 630nm 내지 780nm에 속하는 파장의 광만을 통과시킬 수 있다.
일 실시예에 있어서, 제1 컬러 필터층(CF1)은 차광층(BM)의 제15 개구(OP15)에 의해 노출된 제3 감지 절연층(45)의 일부와 부분적으로 접촉할 수 있다. 제2 컬러 필터층(CF2)은 차광층(BM)의 제16 개구(OP16)에 의해 노출된 제3 감지 절연층(45)의 일부와 부분적으로 접촉할 수 있다.
예를 들어, 도 10에 도시된 바와 같이 제1 컬러 필터층(CF1)은 화소 정의막(125)의 제1 개구(OP1)와 중첩하고, 화소 정의막(125)의 제7 개구(OP7)와 중첩하지 않도록 배치될 수 있다. 제2 컬러 필터층(CF2)은 화소 정의막(125)의 제2 개구(OP2)와 중첩하고, 화소 정의막(125)의 제8 개구(OP8)와 중첩하지 않도록 배치될 수 있다. 화소 정의막(125)에 형성된 별도의 제7 개구(OP7) 및 제8 개구(OP8)를 통해 제1 영역(AR1)의 투과율이 향상될 수 있는데, 제7 개구(OP7) 및 제8 개구(OP8) 상에 컬러 필터층이 배치되지 않는 경우 제1 영역(AR1)의 투과율이 더욱 향상될 수 있다.
한편, 도 10에 도시되지 않았지만, 도 9에서 전술한 바와 같이 차광층(BM)은 제3 표시 요소(DE3)의 제3 발광 영역(EA3)을 정의하는 제3 개구(OP3)와 중첩하는 제17 개구(OP17)를 가질 수 있다. 제17 개구(OP17)는 제1 도전 패턴(CPa)과 차광층(BM) 사이에 개재되는 제3 감지 절연층(45)의 일부를 노출할 수 있다. 차광층(BM)의 제17 개구(OP17) 내에는 컬러 필터층의 적어도 일부가 배치될 수 있다. 이때, 적어도 일부가 제17 개구(OP17) 내에 배치되는 컬러 필터층은 495nm 내지 570nm에 속하는 파장의 광만을 통과시킬 수 있다. 제1 방향(예를 들어, ± y방향)으로 인접한 2개의 제3 표시 요소(DE3)들 사이에 별도의 개구가 배치되지 않는 경우, 적어도 일부가 제17 개구(OP17) 내에 배치되는 컬러 필터층은 제17 개구(OP17)에 의해 노출된 제3 감지 절연층(45)의 일부와 접촉할 수 있다.
이하, 도 10을 참조하여 표시 장치에 포함된 구성을 적층 구조에 따라 보다 구체적으로 설명하고자 한다.
기판(100)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 기판(100)이 플렉서블 또는 벤더블 특성을 갖는 경우, 기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다.
기판(100)은 상기 물질의 단층 또는 다층 구조를 가질 수 있으며, 다층 구조의 경우 무기층을 더 포함할 수 있다. 일부 실시예에서, 기판(100)은 유기물/무기물/유기물의 구조를 가질 수 있다.
기판(100) 상에는 표시층(200)이 배치될 수 있다. 표시층(200)은 적어도 하나의 트랜지스터와 커패시터를 포함하는 화소 회로들, 절연층들, 전극들, 및 표시 요소들을 포함할 수 있다.
버퍼층(110)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(110)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
기판(100)과 버퍼층(110) 사이에는 배리어층(미도시)이 더 포함될 수 있다. 배리어층은 기판(100) 등으로부터의 불순물이 제1 반도체층(Act1) 및 제2 반도체층(Act2)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 배리어층은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
기판(100)과 버퍼층(110) 사이에는 제1 전극(E1)이 개재될 수 있다. 제1 전극(E1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제1 전극(E1)은 제1 반도체층(Act1)과 적어도 일부 중첩할 수 있다. 제1 전극(E1)은 제1 반도체층(Act1)을 보호하는 역할을 할 수 있다. 제1 전극(E1)은 임의의(또는, 기 설정된) 전압이 인가되도록 구성될 수 있다. 임의의 전압이 인가되는 제1 전극(E1)을 통해 NMOS(n-channel MOSFET)과 PMOS(p-channel MOSFET)를 함께 포함하는 화소 회로를 구동할 때 제1 반도체층(Act1)에 불필요한 전하가 쌓이는 것을 방지할 수 있다. 그 결과, 제1 반도체층(Act1)을 포함하는 제1 트랜지스터(TFT1)의 특성이 안정적으로 유지될 수 있다.
버퍼층(110) 상에는 제1 반도체층(Act1)이 배치될 수 있다. 제1 반도체층(Act1)은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 제1 반도체층(Act1)은 채널 영역과 채널 영역의 양 옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 소스 영역 및 드레인 영역은 불순물(dopant)을 첨가하여 도핑된 영역일 수 있다. 제1 반도체층(Act1)은 단층 또는 다층으로 구성될 수 있다.
기판(100) 상에는 제1 반도체층(Act1)을 덮도록 제1 절연층(111) 및 제2 절연층(113)이 적층되어 배치될 수 있다. 제1 절연층(111) 및 제2 절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOX) 등을 포함할 수 있다. 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
제1 절연층(111) 상에는 제1 게이트 전극(GE1)이 배치될 수 있다. 제1 게이트 전극(GE1)은 제1 반도체층(Act1)과 적어도 일부 중첩되도록 배치될 수 있다. 제1 게이트 전극(GE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제1 게이트 전극(GE1)은 Mo의 단층일 수 있다.
제2 절연층(113) 상에는 상부 전극(CE2) 및 제2 전극(E2)이 배치될 수 있다. 상부 전극(CE2) 및 제2 전극(E2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 상부 전극(CE2) 및 제2 전극(E2)은 Mo의 단층일 수 있다.
일 실시예에 있어서, 저장 커패시터(Cst)는 하부 전극(CE1) 및 상부 전극(CE2)로 구비되며, 도 10에 도시된 바와 같이 제1 트랜지스터(TFT1)와 중첩될 수 있다. 예컨대, 제1 트랜지스터(TFT1)의 제1 게이트 전극(GE1)은 저장 커패시터(Cst)의 하부 전극(CE1)으로의 기능을 수행할 수 있다. 이와 다르게 저장 커패시터(Cst)는 제1 트랜지스터(TFT1)와 중첩되지 않고, 따로 존재할 수도 있다.
저장 커패시터(Cst)의 상부 전극(CE2)은 제2 절연층(113)을 사이에 두고 하부 전극(CE1)과 중첩하며, 커패시턴스를 형성한다. 이 경우, 제2 절연층(113)은 저장 커패시터(Cst)의 유전체층의 기능을 할 수 있다.
제2 전극(E2)은 제2 트랜지스터(TFT2)의 제2 반도체층(Act2)과 적어도 일부 중첩할 수 있다. 제2 전극(E2)은 제2 반도체층(Act2)을 보호하는 역할을 할 수 있다. 제2 전극(E2)은 임의의(또는, 기 설정된) 전압이 인가되도록 구성될 수 있다. 예를 들어, 제2 전극(E2)은 후술할 제2 게이트 전극(GE2)과 전기적으로 연결될 수 있다. 제2 전극(E2)은 제2 게이트 전극(GE2)과 실질적으로 동기화될 수 있다.
제2 절연층(113) 상에는 상부 전극(CE2) 및 제2 전극(E2)을 덮도록 제3 절연층(115)이 배치될 수 있다. 제3 절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOX) 등을 포함할 수 있다. 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
제3 절연층(115) 상에는 제2 반도체층(Act2)이 배치될 수 있다. 제2 반도체층(Act2)은 산화물 반도체 물질을 포함할 수 있다. 제2 반도체층(Act2)은 예컨대, 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다.
일 예로, 제2 반도체층(Act2)은 ITZO(InSnZnO) 반도체층, IGZO(InGaZnO) 반도체층 등일 수 있다. 산화물 반도체는 넓은 밴드갭(band gap, 약 3.1eV), 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설 전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않아 저주파 구동 시에도 전압 강하에 따른 휘도 변화가 크지 않은 장점이 있다.
제2 반도체층(Act2)은 채널 영역과 채널 영역의 양 옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 제2 반도체층(Act2)은 단층 또는 다층으로 구성될 수 있다.
제2 반도체층(Act2) 하부에는 전술한 바와 같이 제2 전극(E2)이 배치될 수 있다. 산화물 반도체 물질을 포함하는 제2 반도체층(Act2)은 광에 취약한 특성을 갖기 때문에, 제2 전극(E2)을 통해 제2 반도체층(Act2)을 보호할 수 있다. 제2 전극(E2)은 기판(100) 측에서 입사되는 외부 광에 의해 제2 반도체층(Act2)에 포토커런트가 유발되어 산화물 반도체 물질을 포함하는 제2 트랜지스터(TFT2)의 소자 특성이 변화하는 것을 방지하는 역할을 할 수 있다.
제3 절연층(115) 상에는 제2 반도체층(Act2)을 덮도록 제4 절연층(117)이 배치될 수 있다. 제4 절연층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOX) 등을 포함할 수 있다. 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
도 10에서는 제4 절연층(117)이 제2 반도체층(Act2)을 덮도록 기판(100) 전면(全面)에 배치되는 것으로 도시하고 있으나, 다른 실시예로서, 제4 절연층(117)은 제2 반도체층(Act2)의 일부와 중첩되도록 패터닝될 수 있다. 예컨대, 제4 절연층(117)은 제2 반도체층(Act2)의 채널 영역과 중첩되도록 패터닝될 수 있다.
제4 절연층(117) 상에는 제2 게이트 전극(GE2)이 배치될 수 있다. 제2 게이트 전극(GE2)은 제2 반도체층(Act2)과 적어도 일부 중첩되도록 배치될 수 있다. 제2 게이트 전극(GE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2 게이트 전극(GE2)은 Mo의 단층일 수 있다.
한편, 도 10에서는 제1 트랜지스터(TFT1)와 제2 트랜지스터(TFT2)가 서로 다른 층에 배치되는 것으로 도시하고 있으나, 다른 실시예로서, 제1 트랜지스터(TFT1)와 제2 트랜지스터(TFT2)는 동일한 층에 배치될 수 있다. 예를 들어, 제2 트랜지스터(TFT2)의 제2 반도체층(Act2)은 버퍼층(110)과 제1 절연층(111) 사이에 개재되고, 제2 게이트 전극(GE2)은 제1 절연층(111)과 제2 절연층(113) 사이에 개재될 수 있다. 이러한 경우, 제1 트랜지스터(TFT1)의 제1 반도체층(Act1)과 제2 트랜지스터(TFT2)의 제2 반도체층(Act2)은 동일한 물질을 포함할 수 있다. 또한, 일부 절연층들이 생략될 수 있다.
제4 절연층(117) 상에는 제2 게이트 전극(GE2)을 덮도록 제5 절연층(119)이 배치될 수 있다. 제5 절연층(119)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOX) 등을 포함할 수 있다. 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
제5 절연층(119) 상에는 제3 전극(E3), 제4 전극(E4), 및 제5 전극(E5)이 배치될 수 있다. 제3 전극(E3), 제4 전극(E4), 및 제5 전극(E5)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제3 전극(E3), 제4 전극(E4), 및 제5 전극(E5)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제3 전극(E3)은 제1 내지 제5 절연층(111, 113, 115, 117, 119)에 형성된 콘택홀을 통해 제1 반도체층(Act1)에 연결될 수 있다. 제3 전극(E3)의 일부는 상기 콘택홀에 매립될 수 있으며, 제3 전극(E3)과 제1 반도체층(Act1)은 연결될 수 있다. 제4 전극(E4)은 제4 및 제5 절연층(117, 119)에 형성된 콘택홀을 통해 제2 반도체층(Act2)에 연결될 수 있다. 제4 전극(E4)의 일부는 상기 콘택홀에 매립될 수 있으며, 제4 전극(E4)과 제2 반도체층(Act2)은 연결될 수 있다. 제5 전극(E5)은 제4 및 제5 절연층(117, 119)에 형성된 콘택홀을 통해 제2 반도체층(Act2)에 연결될 수 있다. 제5 전극(E5)의 일부는 상기 콘택홀에 매립될 수 있으며, 제4 전극(E4)과 제2 반도체층(Act2)은 연결될 수 있다.
도 10에서는 제5 절연층(119) 상에 제3 전극(E3), 제4 전극(E4), 및 제5 전극(E5)이 배치되는 것으로 도시하고 있으나, 다른 실시예로서, 제4 전극(E4) 또는 제5 전극(E5) 중 하나는 생략될 수도 있다.
제5 절연층(119) 상에는 제6 절연층(121) 및 제7 절연층(123)이 적층되어 배치될 수 있다. 제6 절연층(121) 및 제7 절연층(123)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있으며, 평탄한 상면을 제공한다. 이러한, 제6 절연층(121) 및 제7 절연층(123)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 또는 이들의 블렌드 등을 포함할 수 있다.
제6 절연층(121) 상에는 제6 전극(E6)이 배치될 수 있다. 제6 전극(E6)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제6 전극(E6)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제6 전극(E6)은 제6 절연층(121)에 형성된 콘택홀을 통해 제3 전극(E3)에 연결될 수 있다. 제6 전극(E6)의 일부는 상기 콘택홀에 매립될 수 있으며, 제6 전극(E6)과 제3 전극(E3)은 연결될 수 있다. 제6 전극(E6)은 제3 전극(E3)을 통해 제1 반도체층(Act1)과 연결될 수 있다.
제7 절연층(123) 상에는 제1 표시 요소(DE1) 및 제2 표시 요소(DE2)가 배치될 수 있다. 제1 표시 요소(DE1)는 제1 화소 전극(210a), 제1 중간층(220a), 및 대향 전극(230)을 포함하고, 제2 표시 요소(DE2)는 제2 화소 전극(210b), 제2 중간층(220b), 및 대향 전극(230)을 포함할 수 있다.
제1 화소 전극(210a) 및 제2 화소 전극(210b)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 제1 화소 전극(210a) 및 제2 화소 전극(210b)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide), 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 제1 화소 전극(210a) 및 제2 화소 전극(210b)은 ITO/Ag/ITO로 구비될 수 있다.
제1 화소 전극(210a)은 제7 절연층(123)에 형성된 제1 콘택홀(CNT1)을 통해 제6 전극(E6)에 연결될 수 있다. 제1 화소 전극(210a)의 일부는 제1 콘택홀(CNT1)에 매립될 수 있으며, 제1 화소 전극(210a)과 제6 전극(E6)은 연결될 수 있다. 제1 화소 전극(210a)은 제6 전극(E6) 및 제3 전극(E3)을 통해 제1 반도체층(Act1)과 전기적으로 연결될 수 있다. 제1 화소 전극(210a)을 기준으로 설명하였으나, 제2 화소 전극(210b)도 동일하게 적용될 수 있다.
제7 절연층(123) 상에는 화소 정의막(125)이 배치될 수 있다. 또한, 화소 정의막(125)은 제1 화소 전극(210a) 및 제2 화소 전극(210b) 각각의 가장자리와 제1 화소 전극(210a) 및 제2 화소 전극(210b) 상부의 대향 전극(230)의 사이의 거리를 증가시킴으로써 제1 화소 전극(210a) 및 제2 화소 전극(210b) 각각의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
화소 정의막(125)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다. 화소 정의막(125)은 유기 절연물을 포함할 수 있다. 또는, 화소 정의막(125)은 실리콘나이트라이드나 실리콘옥시나이트라이드, 또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있다. 또는, 화소 정의막(125)은 유기 절연물 및 무기 절연물을 포함할 수 있다. 일부 실시예에서, 화소 정의막(125)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 화소 정의막(125)이 광차단 물질을 포함하는 경우, 화소 정의막(125)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.
제1 중간층(220a)은 화소 정의막(125)에 의해 형성된 제1 개구(OP1) 내에 배치되고, 제2 중간층(220b)은 화소 정의막(125)에 의해 형성된 제2 개구(OP2) 내에 배치될 수 있다. 제1 중간층(220a) 및 제2 중간층(220b)은 유기 발광층을 포함할 수 있다. 유기 발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 예를 들어, 제1 중간층(220a)은 청색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함하고, 제2 중간층(220b)은 적색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기 발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer), 또는 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다.
제1 중간층(220a)은 복수의 제1 화소 전극(210a)들 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 제1 중간층(220a)은 복수의 제1 화소 전극(210a)들에 걸쳐서 일체인 층을 포함할 수 있는 등 다양한 변형이 가능하다. 이러한 설명은 제2 중간층(220b)에도 적용될 수 있다.
대향 전극(230)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향 전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향 전극(230)은 표시 영역에 걸쳐 배치되며, 중간층(220)과 화소 정의막(125)의 상부에 배치될 수 있다. 대향 전극(230)은 복수의 표시 요소들에 있어서 일체(一體)로 형성되어 복수의 화소 전극들에 대응할 수 있다.
유기 발광층을 포함하는 표시 요소는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(300)이 이러한 표시 요소를 덮어 이들을 보호하도록 할 수 있다. 봉지층(300)은 대향 전극(230) 상에 배치되고, 표시 영역을 덮으며 주변 영역의 적어도 일부에까지 연장될 수 있다. 봉지층(300)은 적어도 하나의 무기 봉지층 및/또는 적어도 하나의 유기 봉지층을 포함할 수 있다. 예를 들어, 도 10에 도시된 바와 같이 봉지층(300)은 제1 무기 봉지층(310), 유기 봉지층(320), 및 제2 무기 봉지층(330)을 포함할 수 있다. 제1 무기 봉지층(310) 및 제2 무기 봉지층(330)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있다. 유기 봉지층(320)은 폴리머(polymer) 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기 봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
봉지층(300) 상에는 터치 감지층(40)이 배치될 수 있다. 터치 감지층(40)은 제1 감지 절연층(41), 제1 감지 절연층(41) 상의 제2 감지 절연층(43), 제2 감지 절연층(43) 상의 제1 도전 패턴(CPa), 및 제1 도전 패턴(CPa) 상의 제3 감지 절연층(45)을 포함할 수 있다. 제1 감지 절연층(41), 제2 감지 절연층(43), 및 제3 감지 절연층(45)은 각각 무기 절연물 및/또는 유기 절연물을 포함할 수 있다. 무기 절연물은 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드 등을 포함할 수 있고, 유기 절연물은 고분자 유기물을 포함할 수 있다. 제1 도전 패턴(CPa)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴(Mo), 멘델레븀(Mb), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그 밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그래핀(graphene) 등을 포함할 수 있다.
터치 감지층(40) 상에 차광층(BM)이 배치될 수 있다. 차광층(BM)은 블랙매트릭스로서 색선명도 및 콘트라스트를 향상시키기 위한 층일 수 있다. 차광층(BM)은 흑색 안료, 흑색 염료 또는 흑색의 입자 중 적어도 하나를 포함할 수 있다. 일부 실시예에서, 차광층(BM)은 Cr 또는 CrOX, Cr/CrOX, Cr/CrOX/CrNY, 수지(Carbon 안료, RGB 혼합안료), Graphite, Non-Cr계 등의 재료를 포함할 수 있다. 또는, 차광층(BM)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 차광층(BM)이 광차단 물질을 포함하는 경우, 차광층(BM)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.
적어도 일부가 차광층(BM)의 제15 개구(OP15) 내에 배치되는 제1 컬러 필터층(CF1)은 450nm 내지 495nm에 속하는 파장의 광만을 통과시킬 수 있다. 적어도 일부가 차광층(BM)의 제16 개구(OP16) 내에 배치되는 제2 컬러 필터층(CF2)은 630nm 내지 780nm에 속하는 파장의 광만을 통과시킬 수 있다. 제1 컬러 필터층(CF1) 및 제2 컬러 필터층(CF2)은 표시 장치에 있어서 외광 반사를 줄이는 역할을 할 수 있다. 예를 들어, 외광이 제1 컬러 필터층(CF1)에 도달하면 기 설정된 파장의 광만 제1 컬러 필터층(CF1)을 통과하고 그 외의 파장의 광은 제1 컬러 필터층(CF1)에 흡수된다. 따라서, 표시 장치에 입사한 외광 중 기 설정된 파장의 광만 제1 컬러 필터층(CF1)을 통과하고 또 그 일부가 그 하부의 대향 전극(230) 또는 제1 화소 전극(210a)에서 반사되어, 다시 외부로 방출된다. 결국 화소가 위치하는 곳에 입사하는 외광 중 일부만 외부로 반사되기에, 외광 반사를 줄이는 역할을 할 수 있다. 이러한 설명은 제2 컬러 필터층(CF2)에도 적용될 수 있다.
차광층(BM), 제1 컬러 필터층(CF1), 및 제2 컬러 필터층(CF2) 상에는 평탄화층(500)이 배치될 수 있다. 평탄화층(500)의 상면은 평탄할 수 있다. 일 실시예에서, 평탄화층(500)은 유기물질을 포함할 수 있다. 예를 들어, 평탄화층(500)은 폴리머 계열의 물질을 포함할 수 있다. 전술한 폴리머 계열의 물질은 투명할 수 있다. 예를 들어, 평탄화층(500)은 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 제2 영역의 일부분을 개략적으로 도시하는 확대 평면도이다. 구체적으로, 도 11은 제2 영역에 배치된 표시 요소들, 터치 감지층의 제2 도전 패턴, 차광층을 예시적으로 도시하며 일부 부재가 생략되어 있을 수 있다.
도 11을 참조하면, 표시 장치의 제2 영역(AR2)에는 복수의 제4 표시 요소(DE4)들, 복수의 제5 표시 요소(DE5)들, 및 복수의 제6 표시 요소(DE6)들이 배치될 수 있다. 제4 표시 요소(DE4), 제5 표시 요소(DE5), 및 제6 표시 요소(DE6)는 서로 다른 색을 구현할 수 있다. 예를 들어, 제4 표시 요소(DE4)는 청색을 구현하고, 제5 표시 요소(DE5)는 적색을 구현하고, 제6 표시 요소(DE6)는 녹색을 구현할 수 있다.
도 11에 도시되지 않았지만, 표시 장치의 제2 영역(AR2)에는 화소 회로들이 제1 방향(예를 들어, ± y방향) 및 제2 방향(예를 들어, ± x방향)을 따라 매트릭스 형상으로 배치될 수 있다. 제4 표시 요소(DE4), 제5 표시 요소(DE5), 및 제6 표시 요소(DE6)은 화소 회로들과 중첩할 수 있다. 제4 표시 요소(DE4), 제5 표시 요소(DE5), 및 제6 표시 요소(DE6)는 화소 회로들과 각각 전기적으로 연결될 수 있다. 제4 표시 요소(DE4), 제5 표시 요소(DE5), 및 제6 표시 요소(DE6) 각각은 전기적으로 연결된 화소 회로에 의해 구동될 수 있다. 예를 들어, 제4 표시 요소(DE4)는 제4 콘택홀(CNT4)을 통해 화소 회로(예를 들어, 도 12에 도시된 제4 화소 회로(PC4))에 전기적으로 연결될 수 있다. 제5 표시 요소(DE5)는 제5 콘택홀(CNT5)을 통해 화소 회로(예를 들어, 도 12에 도시된 제5 화소 회로(PC5))에 전기적으로 연결될 수 있다. 제6 표시 요소(DE6)는 제6 콘택홀(CNT6)을 통해 화소 회로에 연결될 수 있다.
제2 영역(AR2)에 배치된 제4 표시 요소(DE4), 제5 표시 요소(DE5), 및 제6 표시 요소(DE6)는 제1 영역(AR1)에 배치된 제1 표시 요소(DE1), 제2 표시 요소(DE2), 및 제3 표시 요소(DE3)와 동일한 구조로 배치될 수 있다. 예를 들어, 제4 표시 요소(DE4), 제5 표시 요소(DE5), 및 제6 표시 요소(DE6)는 펜타일 구조로 배치될 수 있다. 예를 들어, 제6 표시 요소(DE6)의 중심점을 사각형의 중심점으로 하는 가상의 사각형의 꼭지점 중에 서로 마주보는 제1 꼭지점 및 제3 꼭지점에는 제4 표시 요소(DE4)가 배치되고, 나머지 꼭지점인 제2 꼭지점 및 제4 꼭지점에는 제5 표시 요소(DE5)가 배치될 수 있다. 제6 표시 요소(DE6)의 크기는 제4 표시 요소(DE4) 및 제5 표시 요소(DE5)보다 작게 구비될 수 있다.
도 11에서는 제4 표시 요소(DE4), 제5 표시 요소(DE5), 및 제6 표시 요소(DE6)가 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로, 제4 표시 요소(DE4), 제5 표시 요소(DE5), 및 제6 표시 요소(DE6)는 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
제4 표시 요소(DE4)는 제4 화소 전극(210d)을 포함할 수 있다. 제4 표시 요소(DE4)의 제4 발광 영역(EA4)은 제4 화소 전극(210d)을 노출하는 제4 개구(OP4)에 의해 정의될 수 있다. 제4 표시 요소(DE4)의 제4 발광 영역(EA4)은 제4 화소 전극(210d)을 노출하는 제4 개구(OP4)에 대응할 수 있다. 제4 개구(OP4)는 화소 정의막(125, 도 12 참조)에 형성될 수 있다.
제5 표시 요소(DE5)는 제5 화소 전극(210e)을 포함할 수 있다. 제5 표시 요소(DE5)의 제5 발광 영역(EA5)은 제5 화소 전극(210e)을 노출하는 제5 개구(OP5)에 의해 정의될 수 있다. 제5 표시 요소(DE5)의 제5 발광 영역(EA5)은 제5 화소 전극(210e)을 노출하는 제5 개구(OP5)에 대응할 수 있다. 제5 개구(OP5)는 화소 정의막(125)에 형성될 수 있다. 제5 개구(OP5)는 제4 개구(OP4)보다 작을 수 있다. 다른 말로, 제5 발광 영역(EA5)은 제4 발광 영역(EA4)보다 작을 수 있다.
제6 표시 요소(DE6)는 제6 화소 전극(210f)을 포함할 수 있다. 제6 표시 요소(DE6)의 제6 발광 영역(EA6)은 제6 화소 전극(210f)을 노출하는 제6 개구(OP6)에 의해 정의될 수 있다. 제6 표시 요소(DE6)의 제6 발광 영역(EA6)은 제6 화소 전극(210f)을 노출하는 제6 개구(OP6)에 대응할 수 있다. 제6 개구(OP6)는 화소 정의막(125)에 형성될 수 있다. 제6 개구(OP6)는 제5 개구(OP5)보다 작을 수 있다. 다른 말로, 제6 발광 영역(EA6)은 제5 발광 영역(EA5)보다 작을 수 있다.
한편, 도 9과 도 11을 참조하면, 단위면적당 제1 표시 요소(DE1)들의 개수는 단위면적당 제4 표시 요소(DE4)들의 개수와 동일할 수 있다. 다른 말로, 단위면적당 제1 화소 전극(210a)들의 개수는 단위면적당 제4 화소 전극(210d)들의 개수와 동일할 수 있다. 또 다른 말로, 단위면적당 제1 개구(OP1)들의 개수는 단위면적당 제4 개구(OP4)들의 개수와 동일할 수 있다. 단위면적당 제2 표시 요소(DE2)들의 개수는 단위면적당 제5 표시 요소(DE5)들의 개수와 동일할 수 있다. 다른 말로, 단위면적당 제2 화소 전극(210b)들의 개수는 단위면적당 제5 화소 전극(210e)들의 개수와 동일할 수 있다. 또 다른 말로, 단위면적당 제2 개구(OP2)들의 개수는 단위면적당 제5 개구(OP5)들의 개수와 동일할 수 있다. 단위면적당 제3 표시 요소(DE3)들의 개수는 단위면적당 제6 표시 요소(DE6)들의 개수와 동일할 수 있다. 다른 말로, 단위면적당 제3 화소 전극(210c)들의 개수는 단위면적당 제6 화소 전극(210f)들의 개수와 동일할 수 있다. 또 다른 말로, 단위면적당 제3 개구(OP3)들의 개수는 단위면적당 제6 개구(OP6)들의 개수와 동일할 수 있다.
일 실시예에 있어서, 상호 인접한 제1 표시 요소(DE1)와 제2 표시 요소(DE2) 사이의 간격은 상호 인접한 제4 표시 요소(DE4)와 제5 표시 요소(DE5) 사이의 간격과 실질적으로 동일할 수 있다. 다른 말로, 상호 인접한 제1 개구(OP1)와 제2 개구(OP2) 사이의 제3 간격(d3)은 상호 인접한 제4 개구(OP4)와 제5 개구(OP5) 사이의 제4 간격(d4)과 실질적으로 동일할 수 있다. 또 다른 말로, 상호 인접한 제1 화소 전극(210a)과 제2 화소 전극(210b) 사이의 제5 간격(d5)은 상호 인접한 제4 화소 전극(210d)과 제5 화소 전극(210e) 사이의 제6 간격(d6)과 실질적으로 동일할 수 있다.
일 실시예에 있어서, 제1 개구(OP1)의 크기는 제4 개구(OP4)의 크기와 실질적으로 동일할 수 있다. 제2 개구(OP2)의 크기는 제5 개구(OP5)의 크기와 실질적으로 동일할 수 있다. 제3 개구(OP3)의 크기는 제6 개구(OP6)의 크기와 실질적으로 동일할 수 있다.
제1 영역(AR1)에는 제2 영역(AR2)과 다르게 제1 개구(OP1)와 제2 개구(OP2) 사이에 제7 개구(OP7)가 배치될 수 있다. 또한, 제1 영역(AR1)에는 제2 영역(AR2)과 다르게 제2 개구(OP2)와 제1 개구(OP1) 사이에 제8 개구(OP8)가 배치될 수 있다. 제1 영역(AR1)은 별도의 제7 개구(OP7) 및 제8 개구(OP8)를 통해 빛 및/또는 음향 등이 투과할 수 있으므로, 제2 영역(AR2)보다 투과율이 높을 수 있다. 제1 영역(AR1)의 투과율은 제2 영역(AR2)의 투과율보다 클 수 있다.
다시 도 11을 참조하면, 표시 장치의 제2 영역(AR2)에는 제2 도전 패턴(CPb)이 배치될 수 있다. 제2 도전 패턴(CPb)은 도 5에 도시된 제1 감지 전극(410)들, 제1 연결 전극(411)들, 제2 감지 전극(420)들, 및 제2 연결 전극(421)들 중 하나에 포함(또는, 대응)될 수 있다. 제2 도전 패턴(CPb)은 제4 개구(OP4)와 중첩하는 제12 개구(OP12), 제5 개구(OP5)와 중첩하는 제13 개구(OP13), 및 제6 개구(OP6)와 중첩하는 제14 개구(OP14)를 가질 수 있다. 제12 개구(OP12), 제13 개구(OP13), 및 제14 개구(OP14)는 후술할 도 12에 도시된 바와 같이 제2 도전 패턴(CPb) 하부에 배치된 절연층의 일부를 노출할 수 있다. 한편, 제2 도전 패턴(CPb)은 도 3의 제2 메쉬 패턴(MP2)에 대응하고, 제12 내지 제14 개구(OP12, OP13, OP14)는 각각 도 3의 제2 홀(H2), 제4 홀(H4), 및 제6홀(H6)에 대응한다.
평면 상에서, 제12 개구(OP12)는 제4 개구(OP4)를 둘러싸는 폐루프(closed loop) 형상을 갖고, 제13 개구(OP13)는 제5 개구(OP5)를 둘러싸는 폐루프 형상을 갖고, 제14 개구(OP14)는 제6 개구(OP6)를 둘러싸는 폐루프 형상을 가질 수 있다.
제12 개구(OP12), 제13 개구(OP13), 및 제14 개구(OP14)는 복수 개일 수 있다. 복수의 제12 개구(OP12)들 및 복수의 제13 개구(OP13)들은 제1 방향(예를 들어, ± y방향) 및 제2 방향(예를 들어, ± x방향)을 따라 교대로 배열될 수 있다. 복수의 제14 개구(OP14)들은 제1 방향(예를 들어, ± y방향) 및 제2 방향(예를 들어, ± x방향)을 따라 배열될 수 있다. 복수의 제12 개구(OP12)들과 복수의 제14 개구(OP14)들은 제3 방향(예를 들어, 대각선 방향)을 따라 교대로 배열될 수 있다. 복수의 제13 개구(OP13)들과 복수의 제14 개구(OP14)들은 상기 제3 방향과 교차하는 제4 방향(예를 들어, 대각선 방향)을 따라 교대로 배열될 수 있다.
한편, 도 9 및 도 11을 참조하면, 제1 도전 패턴(CPa)의 제9 개구(OP9)의 평면 형상과 제2 도전 패턴(CPb)의 제12 개구(OP12)의 평면 형상은 서로 상이할 수 있다. 제1 도전 패턴(CPa)의 제10 개구(OP10)의 평면 형상과 제2 도전 패턴(CPb)의 제13 개구(OP13)의 평면 형상은 서로 상이할 수 있다. 제1 도전 패턴(CPa)의 제11 개구(OP11)의 평면 형상과 제2 도전 패턴(CPb)의 제14 개구(OP14)의 평면 형상은 서로 상이할 수 있다.
일 실시예에 있어서, 제9 개구(OP9), 제10 개구(OP10), 제11 개구(OP11), 제12 개구(OP12), 제13 개구(OP13), 및 제14 개구(OP14)는 다각형 형상을 가질 수 있다. 제9 개구(OP9), 제10 개구(OP10), 및 제11 개구(OP11) 각각의 변의 개수는 제12 개구(OP12), 제13 개구(OP13), 및 제14 개구(OP14) 각각의 변의 개수보다 클 수 있다. 제9 개구(OP9), 제10 개구(OP10), 및 제11 개구(OP11) 각각의 변의 개수는 5개 이상이고, 제12 개구(OP12), 제13 개구(OP13), 및 제14 개구(OP14) 각각의 변의 개수는 4개일 수 있다. 예를 들어, 도 9에 도시된 바와 같이 제9 개구(OP9)의 제1 변(ed1)의 개수는 10이고, 제10 개구(OP10)의 제2 변(ed2)의 개수는 10이고, 제11 개구(OP11)의 제3 변(ed3)의 개수는 6일 수 있다. 도 11에 도시된 바와 같이 제12 개구(OP12)의 제4 변(ed4)의 개수는 4이고, 제13 개구(OP13)의 제5 변(ed5)의 개수는 4이고, 제14 개구(OP14)의 제6 변(ed6)의 개수는 4일 수 있다.
일 실시예에 있어서, 제1 도전 패턴(CPa)의 제9 개구(OP9)의 크기와 제2 도전 패턴(CPb)의 제12 개구(OP12)의 크기는 서로 상이할 수 있다. 제1 도전 패턴(CPa)의 제10 개구(OP10)의 크기와 제2 도전 패턴(CPb)의 제13 개구(OP13)의 크기는 서로 상이할 수 있다. 제1 도전 패턴(CPa)의 제11 개구(OP11)의 크기와 제2 도전 패턴(CPb)의 제14 개구(OP14)의 크기는 서로 상이할 수 있다. 예를 들어, 제1 도전 패턴(CPa)의 제9 개구(OP9)는 제2 도전 패턴(CPb)의 제12 개구(OP12)보다 클 수 있다. 제1 도전 패턴(CPa)의 제10 개구(OP10)는 제2 도전 패턴(CPb)의 제13 개구(OP13)보다 클 수 있다. 제1 도전 패턴(CPa)의 제11 개구(OP11)는 제2 도전 패턴(CPb)의 제14 개구(OP14)보다 작을 수 있다.
다시 도 11을 참조하면, 표시 장치의 제2 영역(AR2)에는 차광층(BM)이 배치될 수 있다. 차광층(BM)은 제4 개구(OP4)와 중첩하는 제18 개구(OP18), 제5 개구(OP5)와 중첩하는 제19 개구(OP19), 및 제6 개구(OP6)와 중첩하는 제20 개구(OP20)를 가질 수 있다. 후술할 도 12에 도시된 바와 같이 차광층(BM)은 제2 도전 패턴(CPb) 상에 배치될 수 있으며, 제18 개구(OP18), 제19 개구(OP19), 및 제20 개구(OP20)는 제2 도전 패턴(CPb)과 차광층(BM) 사이에 개재되는 절연층의 일부를 노출할 수 있다.
평면 상에서, 제18 개구(OP18)는 제4 개구(OP4)를 둘러싸는 폐루프 형상을 갖고, 제19 개구(OP19)는 제5 개구(OP5)를 둘러싸는 폐루프 형상을 갖고, 제20 개구(OP20)는 제6 개구(OP6)를 둘러싸는 폐루프 형상을 가질 수 있다. 제18 개구(OP18)는 제12 개구(OP12)에 의해 둘러싸이고, 제19 개구(OP19)는 제13 개구(OP13)에 의해 둘러싸이고, 제20 개구(OP20)는 제14 개구(OP14)에 의해 둘러싸일 수 있다. 다른 말로, 제18 개구(OP18)는 제12 개구(OP12)보다 작고, 제19 개구(OP19)는 제13 개구(OP13)보다 작고, 제20 개구(OP20)는 제14 개구(OP14)보다 작을 수 있다.
제18 개구(OP18), 제19 개구(OP19), 및 제20 개구(OP20)는 복수 개일 수 있다. 복수의 제18 개구(OP18)들 및 복수의 제19 개구(OP19)들은 제1 방향(예를 들어, ± y방향) 및 제2 방향(예를 들어, ± x방향)을 따라 교대로 배열될 수 있다. 복수의 제20 개구(OP20)들은 제1 방향(예를 들어, ± y방향) 및 제2 방향(예를 들어, ± x방향)을 따라 배열될 수 있다. 복수의 제18 개구(OP18)들과 복수의 제20 개구(OP20)들은 제3 방향(예를 들어, 대각선 방향)을 따라 교대로 배열될 수 있다. 복수의 제19 개구(OP19)들과 복수의 제20 개구(OP20)들은 상기 제3 방향과 교차하는 제4 방향(예를 들어, 대각선 방향)을 따라 교대로 배열될 수 있다.
한편, 도 9 및 도 11을 참조하면, 제1 영역(AR1)에 배치되는 차광층(BM)의 제15 개구(OP15)의 평면 형상과 제2 영역(AR2)에 배치되는 차광층(BM)의 제18 개구(OP18)의 평면 형상은 서로 상이할 수 있다. 제1 영역(AR1)에 배치되는 차광층(BM)의 제16 개구(OP16)의 평면 형상과 제2 영역(AR2)에 배치되는 차광층(BM)의 제19 개구(OP19)의 평면 형상은 서로 상이할 수 있다. 제1 영역(AR1)에 배치되는 차광층(BM)의 제17 개구(OP17)의 평면 형상과 제2 영역(AR2)에 배치되는 차광층(BM)의 제20 개구(OP20)의 평면 형상은 실질적으로 동일할 수 있다.
예를 들어, 제2 영역(AR2)에 배치되는 차광층(BM)의 제18 개구(OP18)의 평면 형상은 원형이나, 제1 영역(AR1)에 배치되는 차광층(BM)의 제15 개구(OP15)의 평면 형상은 원형이 아닐 수 있다. 제2 영역(AR2)에 배치되는 차광층(BM)의 제19 개구(OP19)의 평면 형상은 원형이나, 제1 영역(AR1)에 배치되는 차광층(BM)의 제16 개구(OP16)의 평면 형상은 원형이 아닐 수 있다. 제1 영역(AR1)에 배치되는 차광층(BM)의 제17 개구(OP17) 및 제2 영역(AR2)에 배치되는 차광층(BM)의 제20 개구(OP20) 각각의 평면 형상은 원형일 수 있다.
일 실시예에 있어서, 제15 개구(OP15)의 크기와 제18 개구(OP18)의 크기는 서로 상이할 수 있다. 제16 개구(OP16)의 크기와 제19 개구(OP19)의 크기는 서로 상이할 수 있다. 제17 개구(OP17)의 크기와 제20 개구(OP20)의 크기는 실질적으로 동일할 수 있다. 예를 들어, 제15 개구(OP15)는 제18 개구(OP18)보다 클 수 있다. 제16 개구(OP16)는 제19 개구(OP19)보다 클 수 있다.
도 12는 도 11의 일부분을 III-III'을 따라 절취한 예시적인 단면도이다. 도 12에 있어서, 도 10과 동일한 참조 부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 12를 참조하면, 제4 표시 요소(DE4)와 제5 표시 요소(DE5)는 제7 절연층(123) 상에 배치될 수 있다. 제4 표시 요소(DE4)는 제4 화소 전극(210d), 제4 중간층(220d), 및 대향 전극(230)을 포함하고, 제5 표시 요소(DE5)는 제5 화소 전극(210e), 제5 중간층(220e), 및 대향 전극(230)을 포함할 수 있다.
제4 화소 전극(210d)은 제4 콘택홀(CNT4)을 통해 제4 화소 회로(PC4)에 전기적으로 연결될 수 있다. 제4 화소 회로(PC4)는 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 제4 화소 회로(PC4)는 제1 트랜지스터(TFT1), 제2 트랜지스터(TFT2), 및 저장 커패시터(Cst)를 포함할 수 있다. 도 12에 도시되지 않았지만, 도 9에서 전술한 바와 같이 제5 화소 전극(210e)은 제5 콘택홀(CNT5)을 통해 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함하는 제5 화소 회로(PC5)에 전기적으로 연결될 수 있다.
상호 이격되어 배치된 제4 화소 전극(210d)과 제5 화소 전극(210e) 상에는 화소 정의막(125)이 배치될 수 있다. 화소 정의막(125)은 제4 화소 전극(210d)을 노출하는 제4 개구(OP4), 및 제5 화소 전극(210e)을 노출하는 제5 개구(OP5)를 가질 수 있다.
한편, 도 10 및 도 12를 참조하면, 화소 정의막(125)의 제1 부분(125a)의 제1 폭(w1)과 화소 정의막(125)의 제2 부분(125b)의 제2 폭(w2)의 합은 화소 정의막(125)의 제3 부분(125c)의 제3 폭(w3)보다 작을 수 있다. 화소 정의막(125)의 제1 부분(125a)은 제1 개구(OP1)와 제7 개구(OP7) 사이에 위치하고, 화소 정의막(125)의 제2 부분(125b)은 제2 개구(OP2)와 제7 개구(OP7) 사이에 위치할 수 있다. 화소 정의막(125)의 제3 부분(125c)은 제4 개구(OP4)와 제5 개구(OP5) 사이에 위치할 수 있다.
다시 도 12를 참조하면, 제4 표시 요소(DE4)와 제5 표시 요소(DE5) 상에는 터치 감지층(40)이 배치될 수 있다. 터치 감지층(40)은 제1 감지 절연층(41), 제1 감지 절연층(41) 상의 제2 감지 절연층(43), 제2 감지 절연층(43) 상의 제2 도전 패턴(CPb), 및 제2 도전 패턴(CPb) 상의 제3 감지 절연층(45)을 포함할 수 있다.
도 12에서는 제2 도전 패턴(CPb)이 제2 감지 절연층(43)과 제3 감지 절연층(45) 사이에 개재되는 것으로 도시하고 있으나, 다른 실시예로서, 제2 도전 패턴(CPb)은 제1 감지 절연층(41)과 제2 감지 절연층(43) 사이에 개재될 수 있다.
제2 도전 패턴(CPb)은 제4 개구(OP4)와 중첩하는 제12 개구(OP12), 및 제5 개구(OP5)와 중첩하는 제13 개구(OP13)를 가질 수 있다. 제12 개구(OP12) 및 제13 개구(OP13)는 제2 도전 패턴(CPb) 하부에 배치된 제2 감지 절연층(43)의 일부를 노출할 수 있다.
터치 감지층(40) 상에는 차광층(BM)이 배치될 수 있다. 제4 개구(OP4)와 중첩하는 제18 개구(OP18), 및 제5 개구(OP5)와 중첩하는 제19 개구(OP19)를 가질 수 있다. 제18 개구(OP18) 및 제19 개구(OP19)는 제2 도전 패턴(CPb)과 차광층(BM) 사이에 개재되는 제3 감지 절연층(45)의 일부를 노출할 수 있다.
차광층(BM)의 제18 개구(OP18) 내에는 제3 컬러 필터층(CF3)의 적어도 일부가 배치되고, 차광층(BM)의 제19 개구(OP19) 내에는 제4 컬러 필터층(CF4)의 적어도 일부가 배치될 수 있다. 제3 컬러 필터층(CF3)과 제4 컬러 필터층(CF4)은 서로 다른 파장대의 광을 통과시킬 수 있다. 예를 들어, 제3 컬러 필터층(CF3)은 450nm 내지 495nm에 속하는 파장의 광만을 통과시키고, 제4 컬러 필터층(CF4)은 630nm 내지 780nm에 속하는 파장의 광만을 통과시킬 수 있다.
일 실시예에 있어서, 제3 컬러 필터층(CF3)은 차광층(BM)의 제18 개구(OP18)에 의해 노출된 제3 감지 절연층(45)의 일부와 접촉할 수 있다. 제4 컬러 필터층(CF4)은 차광층(BM)의 제19 개구(OP19)에 의해 노출된 제3 감지 절연층(45)의 일부와 접촉할 수 있다.
한편, 도 12에 도시되지 않았지만, 도 11에서 전술한 바와 같이 차광층(BM)은 제6 표시 요소(DE6)의 제6 발광 영역(EA6)을 정의하는 제6 개구(OP6)와 중첩하는 제20 개구(OP20)를 가질 수 있다. 제20 개구(OP20)는 제2 도전 패턴(CPb)과 차광층(BM) 사이에 개재되는 제3 감지 절연층(45)의 일부를 노출할 수 있다. 차광층(BM)의 제20 개구(OP20) 내에는 컬러 필터층의 적어도 일부가 배치될 수 있다. 이때, 적어도 일부가 제20 개구(OP20) 내에 배치되는 컬러 필터층은 495nm 내지 570nm에 속하는 파장의 광만을 통과시킬 수 있다. 적어도 일부가 제20 개구(OP20) 내에 배치되는 컬러 필터층은 제20 개구(OP20)에 의해 노출된 제3 감지 절연층(45)의 일부와 접촉할 수 있다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 제1 영역의 일부분을 개략적으로 도시하는 확대 평면도이다. 도 14는 도 13의 일부분을 IV-IV'을 따라 절취한 예시적인 단면도이고, 도 15는 도 13의 일부분을 V-V'을 따라 절취한 예시적인 단면도이다. 도 14 및 도 15에 있어서, 도 10과 동일한 참조 부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 13을 참조하면, 표시 장치의 제1 영역(AR1)에는 제2 방향(예를 들어, ± x방향)으로 연장된 제1 도전 라인(CL1)이 배치될 수 있다. 제1 도전 라인(CL1)은 상호 이격된 제1 부분(CL1a), 제2 부분(CL1b), 및 제3 부분(CL1c)을 포함할 수 있다. 제1 부분(CL1a)과 제2 부분(CL1b)은 제7 개구(OP7)를 사이에 두고 상호 이격될 수 있다. 제2 부분(CL1b)과 제3 부분(CL1c)은 제8 개구(OP8)를 사이에 두고 상호 이격될 수 있다. 다른 말로, 제7 개구(OP7)는 제1 부분(CL1a)과 제2 부분(CL1b) 사이에 배치될 수 있다. 제8 개구(OP8)는 제2 부분(CL1b)과 제3 부분(CL1c) 사이에 배치될 수 있다.
일 실시예에 있어서, 제1 도전 라인(CL1)은 제7 개구(OP7) 하부에 배치될 수 있다. 예를 들어, 도 14에 도시된 바와 같이 제1 도전 라인(CL1)은 제5 절연층(119)과 제6 절연층(121) 사이에 개재될 수 있다. 도 14에서는 제1 도전 라인(CL1)이 제5 절연층(119)과 제6 절연층(121) 사이에 개재되는 것으로 도시하고 있으나, 다른 실시예로서, 제1 도전 라인(CL1)은 제6 절연층(121)과 제7 절연층(123) 사이에 개재되는 등 다양한 변형이 가능하다.
이처럼, 제7 개구(OP7)과 제8 개구(OP8)는 하부에 배치된 제1 도전 라인(CL1)과 중첩하지 않을 수 있다. 이러한 경우, 제7 개구(OP7)과 제8 개구(OP8)를 통한 투과율이 확보될 수 있다.
다시 도 13을 참조하면, 표시 장치의 제1 영역(AR1)에는 제1 방향(예를 들어, ± y방향)으로 연장된 제2 도전 라인(CL2)이 배치될 수 있다. 제2 도전 라인(CL2)은 상호 이격된 제1 부분(CL2a), 제2 부분(CL2b), 및 제3 부분(CL2c)을 포함할 수 있다. 제1 부분(CL2a)과 제2 부분(CL2b)은 제7 개구(OP7)를 사이에 두고 상호 이격될 수 있다. 제2 부분(CL2b)과 제3 부분(CL2c)은 제8 개구(OP8)를 사이에 두고 상호 이격될 수 있다. 다른 말로, 제7 개구(OP7)는 제1 부분(CL2a)과 제2 부분(CL2b) 사이에 배치될 수 있다. 제8 개구(OP8)는 제2 부분(CL2b)과 제3 부분(CL2c) 사이에 배치될 수 있다.
일 실시예에 있어서, 제2 도전 라인(CL2)은 제7 개구(OP7) 하부에 배치될 수 있다. 예를 들어, 도 15에 도시된 바와 같이 제2 도전 라인(CL2)은 제6 절연층(121)과 제7 절연층(123) 사이에 개재될 수 있다. 도 15에서는 제2 도전 라인(CL2)이 제6 절연층(121)과 제7 절연층(123) 사이에 개재되는 것으로 도시하고 있으나, 다른 실시예로서, 제2 도전 라인(CL2)은 제5 절연층(119)과 제6 절연층(121) 사이에 개재되는 등 다양한 변형이 가능하다.
이처럼, 제7 개구(OP7)과 제8 개구(OP8)는 하부에 배치된 제2 도전 라인(CL2)과 중첩하지 않을 수 있다. 이러한 경우, 제7 개구(OP7)과 제8 개구(OP8)를 통한 투과율이 확보될 수 있다.
일 실시예에 있어서, 제1 도전 라인(CL1)과 제2 도전 라인(CL2)에는 동일한 전압이 인가될 수 있다. 예를 들어, 제1 도전 라인(CL1)과 제2 도전 라인(CL2)에는 제1 구동 전압이 인가될 수 있다. 제1 도전 라인(CL1) 및 제2 도전 라인(CL2) 중 적어도 하나는 적어도 하나의 화소 회로와 전기적으로 연결될 수 있으며, 상기 적어도 하나의 화소 회로에 제1 구동 전압을 전달할 수 있다.
다른 실시예에 있어서, 제1 도전 라인(CL1)과 제2 도전 라인(CL2)에는 서로 상이한 전압이 인가될 수 있다. 예를 들어, 제1 도전 라인(CL1)에는 대향 전극에 인가되는 제2 구동 전압이 인가되고, 제2 도전 라인(CL2)에는 제1 구동 전압이 인가될 수 있다.
지금까지는 표시 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 표시 장치를 제조하기 위한 표시 장치의 제조 방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
10: 표시 패널
20: 하부 보호 필름
30: 광학 장치
40: 터치 감지층
50: 광학 기능층
60: 커버 윈도우
100: 기판
125: 화소 정의막
200: 표시층
300: 봉지층
210a, 210b, 210c, 210d, 210e, 210f: 제1 내지 제6 화소 전극
OP1-OP20: 제1 내지 제20 개구

Claims (26)

  1. 광학 장치를 포함하고, 상기 광학 장치와 중첩되는 제1 영역, 및 상기 제1 영역의 적어도 일부를 둘러싸는 제2 영역이 정의된 표시 장치에 있어서,
    기판 상에 배치되는 제1 절연층;
    상기 제1 절연층의 상기 제1 영역 상에 상호 이격되어 배치되는 제1 화소 전극 및 제2 화소 전극;
    상기 제1 절연층의 상기 제2 영역 상에 상호 이격되어 배치되는 제3 화소 전극 및 제4 화소 전극; 및
    상기 제1 절연층 상에 배치되고, 상기 제1 내지 제4 화소 전극을 각각 노출하는 제1 내지 제4 개구를 갖는 제2 절연층을 포함하고,
    상기 제2 절연층은 상기 제1 영역 상에 상기 제1 절연층의 일부를 노출하고 상기 제1 개구와 상기 제2 개구 사이에 위치하는 보조 개구를 더 갖는 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 절연층 상에 배치되는 대향 전극을 더 포함하고,
    상기 대향 전극의 일부는 상기 보조 개구 내에서 상기 제1 절연층의 상기 일부와 접촉하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 내지 제4 개구 내에 각각 배치되는 제1 내지 제4 발광층을 더 포함하고,
    상기 제1 및 제3 발광층은 제1 색의 광을 방출하고,
    상기 제2 및 제4 발광층은 제2 색의 광을 방출하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 화소 전극과 상기 제2 화소 전극 사이의 제1 간격은 상기 제3 화소 전극과 상기 제4 화소 전극 사이의 제2 간격과 동일한 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 화소 전극 및 상기 제3 화소 전극은 복수 개이고,
    단위면적당 상기 복수의 제1 화소 전극들의 개수는 단위면적당 상기 복수의 제3 화소 전극들의 개수와 동일한 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 개구와 상기 보조 개구 사이의 상기 제2 절연층의 제1 부분의 제1 폭과 상기 제2 개구와 상기 보조 개구 사이의 상기 제2 절연층의 제2 부분의 제2 폭의 합은 상기 제3 개구와 상기 제4 개구 사이의 상기 제2 절연층의 제3 부분의 제3 폭보다 작은 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 영역의 광 투과율은 상기 제2 영역의 광 투과율보다 큰 표시 장치.
  8. 제1 항에 있어서,
    상기 제2 절연층 상에 배치되는 제3 절연층; 및
    상기 제3 절연층 상에 배치되고, 상기 제3 절연층의 일부를 노출하는 제5 개구를 갖는 도전 패턴을 더 포함하고,
    상기 제5 개구는 상기 제1 개구 및 상기 보조 개구와 중첩하는 표시 장치.
  9. 제8 항에 있어서,
    상기 도전 패턴 상에 배치되고, 상기 제1 개구 및 상기 보조 개구와 중첩하는 제6 개구를 갖는 차광층을 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제5 개구는 평면 상 상기 제6 개구를 둘러싸는 폐루프(closed loop) 형상을 갖고,
    상기 제6 개구는 평면 상 상기 제1 개구 및 상기 보조 개구를 둘러싸는 폐루프 형상을 갖는 표시 장치.
  11. 제9 항에 있어서,
    상기 차광층의 상기 제6 개구 내에 배치되고, 상기 제2 절연층의 상기 제1 개구와 중첩하는 컬러 필터층을 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 컬러 필터층은 상기 제2 절연층의 상기 보조 개구와 중첩하지 않는 표시 장치.
  13. 제1 항에 있어서,
    상기 기판과 상기 제1 절연층 사이에 개재되고, 평면 상에서(in a plan view) 상기 보조 개구를 사이에 두고 상호 이격된 제1 부분 및 제2 부분을 갖는 도전 라인을 더 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 화소 전극과 상기 제2 화소 전극은 제1 방향으로 상호 이격되고,
    상기 도전 라인은 상기 제1 방향으로 연장된 표시 장치.
  15. 제13 항에 있어서,
    상기 제1 화소 전극과 상기 제2 화소 전극은 제1 방향으로 상호 이격되고,
    상기 도전 라인은 상기 제1 방향과 교차하는 제2 방향으로 연장된 표시 장치.
  16. 제1 항에 있어서,
    상기 제1 개구와 상기 보조 개구 사이의 제1 간격은 상기 제2 개구와 상기 보조 개구 사이의 제2 간격보다 작은 표시 장치.
  17. 제1 항에 있어서,
    상기 제1 개구의 크기와 상기 제2 개구의 크기는 서로 상이한 표시 장치.
  18. 광학 장치를 포함하고, 상기 광학 장치와 중첩되는 제1 영역, 및 상기 제1 영역의 적어도 일부를 둘러싸는 제2 영역이 정의된 표시 장치에 있어서,
    상기 제1 영역에 배치되는 제1 개구와 보조 개구, 및 상기 제2 영역에 배치되는 제2 개구를 포함하는 화소 정의막;
    상기 제1 개구에 배치되고 제1 색의 광을 방출하는 제1 발광층;
    상기 제2 개구에 배치되고 상기 제1 색의 광을 방출하는 제2 발광층; 및
    평면 상에서(in a plan view) 상기 제1 개구 및 상기 보조 개구와 중첩하는 제1 홀을 갖는 제1 메쉬 패턴과 상기 제2 개구와 중첩하는 제2 홀을 갖는 제2 메쉬 패턴을 포함하는 도전층을 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 홀 및 상기 제2 홀은 다각형 형상을 갖는 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 홀의 변의 개수는 상기 제2 홀의 변의 개수보다 큰 표시 장치.
  21. 제18 항에 있어서,
    상기 도전층 상에 배치되는 절연층; 및
    상기 절연층 상에 배치되고, 상기 절연층의 일부를 노출하고 상기 제1 개구 및 상기 보조 개구와 중첩하는 제3 개구 및 상기 절연층의 다른 일부를 노출하고 상기 제2 개구와 중첩하는 제4 개구를 갖는 차광층을 더 포함하고,
    상기 제3 개구의 평면 형상과 상기 제4 개구의 평면 형상은 서로 상이한 표시 장치.
  22. 제21 항에 있어서,
    상기 차광층의 상기 제3 개구 내에 배치되고, 상기 절연층의 상기 일부와 부분적으로 접촉하는 제1 컬러 필터층; 및
    상기 차광층의 상기 제4 개구 내에 배치되고, 상기 절연층의 상기 다른 일부와 접촉하는 제2 컬러 필터층을 더 포함하는 표시 장치.
  23. 제18 항에 있어서,
    상기 제1 영역에 배치되고, 제2 색의 광을 방출하는 제3 발광층; 및
    상기 제2 영역에 배치되고, 상기 제2 색의 광을 방출하는 제4 발광층을 더 포함하고,
    상기 화소 정의막은 상기 제3 발광층이 배치되는 제3 개구, 및 상기 제4 발광층이 배치되는 제4 개구를 더 포함하고,
    상기 도전층의 상기 제1 메쉬 패턴은 상기 제3 개구와 중첩하는 제3 홀을 더 갖고,
    상기 도전층의 상기 제2 메쉬 패턴은 상기 제4 개구와 중첩하는 제4 홀을 더 갖는 표시 장치.
  24. 제23 항에 있어서,
    상기 제1 홀은 상기 제2 홀보다 크고,
    상기 제3 홀은 상기 제4 홀보다 작은 표시 장치.
  25. 제18 항에 있어서,
    상기 제1 영역에서 제1 방향을 따라 연장되어 배치되고, 평면 상에서 상기 보조 개구를 사이에 두고 상호 이격된 제1 부분 및 제2 부분을 갖는 제1 도전 라인을 더 포함하는 표시 장치.
  26. 제25 항에 있어서,
    상기 제1 영역에서 상기 제1 방향과 교차하는 제2 방향을 따라 연장되어 배치되고, 평면 상에서 상기 보조 개구를 사이에 두고 상호 이격된 제1 부분 및 제2 부분을 갖는 제2 도전 라인을 더 포함하는 표시 장치.
KR1020210140482A 2021-10-20 2021-10-20 표시 장치 KR20230056853A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210140482A KR20230056853A (ko) 2021-10-20 2021-10-20 표시 장치
US17/826,572 US20230119532A1 (en) 2021-10-20 2022-05-27 Display apparatus
CN202211286506.4A CN116018015A (zh) 2021-10-20 2022-10-20 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210140482A KR20230056853A (ko) 2021-10-20 2021-10-20 표시 장치

Publications (1)

Publication Number Publication Date
KR20230056853A true KR20230056853A (ko) 2023-04-28

Family

ID=85982940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210140482A KR20230056853A (ko) 2021-10-20 2021-10-20 표시 장치

Country Status (3)

Country Link
US (1) US20230119532A1 (ko)
KR (1) KR20230056853A (ko)
CN (1) CN116018015A (ko)

Also Published As

Publication number Publication date
US20230119532A1 (en) 2023-04-20
CN116018015A (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
KR102579751B1 (ko) 디스플레이 장치 및 디스플레이 장치의 제조방법
JP6807178B2 (ja) 表示装置、表示装置の製造方法
KR102668184B1 (ko) 표시 장치
KR102325171B1 (ko) 표시 장치
KR102374754B1 (ko) 터치 구조물을 포함하는 디스플레이 장치
KR102288845B1 (ko) 터치 센서를 포함하는 표시 장치
TW201814937A (zh) 具有觸控感測器之發光顯示裝置
KR20210103037A (ko) 표시 장치 및 전자 기기
KR20190014297A (ko) 디스플레이 장치
KR20200023571A (ko) 디스플레이 장치 및 이의 제조 방법
KR20210142808A (ko) 표시 장치 및 표시 장치의 제조방법
CN218277721U (zh) 显示设备
CN217134378U (zh) 显示面板和包括该显示面板的显示装置
KR20230056853A (ko) 표시 장치
CN114695482A (zh) 显示面板和包括该显示面板的显示装置
KR20230022374A (ko) 표시 장치
KR20220120804A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220088598A (ko) 표시 장치 및 표시 장치의 제조방법
KR20220056929A (ko) 표시 장치
CN219146072U (zh) 显示设备
CN220711946U (zh) 显示装置
CN219303667U (zh) 显示装置
EP4376571A1 (en) Display apparatus
EP4203658A1 (en) Display apparatus and method of manufacturing the display apparatus
KR20240031570A (ko) 표시 장치