KR20230052577A - 칩 패치 안테나 및 칩 패치 안테나 모듈 - Google Patents

칩 패치 안테나 및 칩 패치 안테나 모듈 Download PDF

Info

Publication number
KR20230052577A
KR20230052577A KR1020210135792A KR20210135792A KR20230052577A KR 20230052577 A KR20230052577 A KR 20230052577A KR 1020210135792 A KR1020210135792 A KR 1020210135792A KR 20210135792 A KR20210135792 A KR 20210135792A KR 20230052577 A KR20230052577 A KR 20230052577A
Authority
KR
South Korea
Prior art keywords
patch antenna
dielectric
chip
dielectric layer
antenna electrode
Prior art date
Application number
KR1020210135792A
Other languages
English (en)
Inventor
최영조
김진모
김재영
오은주
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210135792A priority Critical patent/KR20230052577A/ko
Priority to US17/861,683 priority patent/US20230112892A1/en
Priority to CN202211222579.7A priority patent/CN115966907A/zh
Publication of KR20230052577A publication Critical patent/KR20230052577A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/42—Housings not intimately mechanically associated with radiating elements, e.g. radome
    • H01Q1/422—Housings not intimately mechanically associated with radiating elements, e.g. radome comprising two or more layers of dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/08—Arrays of individually energised antenna units similarly polarised and spaced apart the units being spaced along or adjacent to a rectilinear path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Waveguide Aerials (AREA)
  • Details Of Aerials (AREA)

Abstract

본 개시에 따른 칩 패치 안테나는, 서로 다른 유전율을 가지며 평면 방향으로 서로 접합된 제1 유전체 및 제2 유전체를 포함하는 상부 유전체층, 상기 제1 유전체와 제2 유전체 상의 일면에 각각 배치된 제1 패치 안테나 전극 및 제2 패치 안테나 전극, 상기 제1 유전체와 제2 유전체로부터 두께 방향으로 이격되어 배치된 하부 유전체층, 및 상기 하부 유전체층 상의 일면에 배치된 제3 패치 안테나 전극 및 제4 패치 안테나 전극을 포함한다.

Description

칩 패치 안테나 및 칩 패치 안테나 모듈{CHIP PATCH ANTENNA AND CHIP PATCH ANTENNA MODULE}
본 개시는 칩 패치 안테나 및 칩 패치 안테나 모듈에 관한 것이다.
현재 전세계 모바일 통신의 트래픽은 연평균 53%로 증가할 것으로 예상되고 있으며, 4차 산업혁명의 핵심 산업으로 꼽히는 사물인터넷(IoT), 자율주행자동차, 가상현실(VR), 로봇, 빅 데이터 등은 대용량의 데이터를 필요로 하기 때문에 5G로 가는 것이 필요하다.
5G 서비스 초기에는 특정 핫 스팟(hot spot) 기반 서비스에서 점차 장소, 영역 제한 없이 이동성이 확보되는 광역 서비스로 발전할 것으로 예상되며, 특히 이동성이 확보되는 광역 서비스에서 기지국에서 매크로셀(Macro cell) 및 스몰셀(Small cell)의 채용수가 늘어나게 되며 단말기는 중장거리 송수신이 가능한 고전력(high power) 송수신이 필요하여 많은 수의 어레이(array) 안테나가 사용될 것으로 예상된다. 그러나 단말기는 소형화 이슈가 지속될 것이므로 그 크기가 작아지고 안테나 효율이 높은 방향으로 개발이 필요한 실정이다.
PCB RF모듈 구성 시 기판을 이용한 패치 안테나를 사용하여 수평 편파와 수직 편파를 구현하여 송수신 극대화를 위한 구조를 많이 사용하고 있으나 유전체 기판의 유전율 한계에 의해 크기 제약 및 자유로운 배치에 한계가 있다. 세라믹 소재로 안테나를 제작하더라도 멀티 밴드를 사용하기 위해 1개의 칩 안테나로 여러 밴드를 소화하는데 무리가 있고 하이 밴드(high-band)와 로우 밴드(low-band)를 구분하여 두 개의 칩 안테나를 구성하기 때문에 실장 면적이 가로 방향으로 커지는 한계가 있다.
본 개시의 일 측면은 패치 안테나를 유전체 재료를 사용하는 칩 형태나 구조로 구성하여 하이 밴드와 로우 밴드를 일체형 단일 칩으로 구성한 칩 패치 안테나와 이를 모듈 기판에 실장한 칩 패치 안테나 모듈을 제공하고자 한다.
일 실시예에 따른 칩 패치 안테나는, 서로 다른 유전율을 가지며 평면 방향으로 서로 접합된 제1 유전체 및 제2 유전체를 포함하는 상부 유전체층, 상기 제1 유전체와 제2 유전체 상의 일면에 각각 배치된 제1 패치 안테나 전극 및 제2 패치 안테나 전극, 상기 제1 유전체와 제2 유전체로부터 두께 방향으로 이격되어 배치된 하부 유전체층, 및 상기 하부 유전체층 상의 일면에 배치된 제3 패치 안테나 전극 및 제4 패치 안테나 전극을 포함한다.
상기 상부 유전체층과 상기 하부 유전체층의 사이에는 접합층이 개재될 수 있다.
상기 접합층의 유전율은 상기 상부 유전체층 및 상기 하부 유전체층의 유전율보다 더 낮을 수 있다.
상기 접합층은 상기 제1 유전체와 상기 제3 패치 안테나 전극이 대향하는 부분과 상기 제2 유전체와 상기 제4 패치 안테나 전극이 대향하는 부분에 관통 구멍이 형성될 수 있다.
상기 접합층은 폴리머 또는 세라믹을 포함할 수 있다.
상기 상부 유전체층과 상기 하부 유전체층은 가장자리에 스페이서를 개재하여 간격을 유지하고, 상기 제3 패치 안테나 전극과 상기 제1 유전체 사이, 그리고 상기 제4 패치 안테나 전극과 상기 제2 유전체 사이에 공기층이 형성될 수 있다.
상기 스페이서는 복수의 금속 스페이서를 포함하고, 상기 복수의 금속 스페이서는 상기 상부 유전체층과 상기 하부 유전체층의 모서리에 배치될 수 있다.
상기 하부 유전체층은 서로 다른 유전율을 가지며 평면 방향으로 서로 접합된 제3 유전체 및 제4 유전체를 포함할 수 있다.
상기 제3 패치 안테나 전극은 상기 제3 유전체 상의 일면에 배치되고, 상기 제4 패치 안테나 전극은 상기 제4 유전체 상의 일면에 배치될 수 있다.
상기 하부 유전체층은 상기 제1 유전체 및 제2 유전체 중 적어도 하나와 서로 다른 유전율을 가질 수 있다.
상기 상부 유전체층의 두께는 상기 하부 유전체층의 두께보다 더 얇을 수 있다.
상기 제1 유전체와 제2 유전체 상의 다른 일면에 각각 배치된 제5 패치 안테나 전극 및 제6 패치 안테나 전극을 더 포함할 수 있다.
상기 제1 패치 안테나 전극과 상기 제3 패치 안테나 전극은 서로 다른 크기를 가지고, 상기 제2 패치 안테나 전극과 상기 제4 패치 안테나 전극은 서로 다른 크기를 가질 수 있다.
상기 제1 패치 안테나 전극과 상기 제2 패치 안테나 전극은 서로 다른 크기를 가지고, 상기 제3 패치 안테나 전극과 상기 제4 패치 안테나 전극은 서로 다른 크기를 가질 수 있다.
상기 제3 패치 안테나 전극 및 제4 패치 안테나 전극은 각각 상기 제3 유전체 및 제4 유전체를 두께 방향으로 관통하는 급전 비아를 통해 급전되도록 구성될 수 있다.
다른 실시예에 따른 칩 패치 안테나 모듈은, 기판, 및 상기 기판 상에 실장된 칩 패치 안테나를 포함하고, 상기 칩 패치 안테나는, 서로 다른 유전율을 가지며 평면 방향으로 서로 접합된 제1 유전체 및 제2 유전체를 포함하는 상부 유전체층, 상기 제1 유전체와 제2 유전체 상의 일면에 각각 배치된 제1 패치 안테나 전극 및 제2 패치 안테나 전극, 상기 제1 유전체와 제2 유전체로부터 두께 방향으로 이격되어 배치된 하부 유전체층, 및 상기 하부 유전체층 상의 일면에 배치된 제3 패치 안테나 전극 및 제4 패치 안테나 전극을 포함할 수 있다.
상기 하부 유전체층은 서로 다른 유전율을 가지며 평면 방향으로 서로 접합된 제3 유전체 및 제4 유전체를 포함할 수 있다.
상기 제3 패치 안테나 전극은 상기 제3 유전체 상의 일면에 배치되고, 상기 제4 패치 안테나 전극은 상기 제4 유전체 상의 일면에 배치될 수 있다.
상기 상부 유전체층 또는 하부 유전체층의 유전율은 상기 기판의 유전율보다 더 높을 수 있다.
상기 칩 패치 안테나는 서로 이웃한 제1 칩 패치 안테나와 제2 칩 패치 안테나를 포함하고, 상기 제1 칩 패치 안테나와 제2 칩 패치 안테나 각각의 상면에 가장자리를 따라 연장된 금속 패턴을 포함할 수 있다.
실시예들에 따른 칩 패치 안테나 및 칩 패치 안테나 모듈에 의하면, 패치 안테나를 다른 유전율의 유전체 재료를 사용하는 칩 형태나 구조로 구성하여 하이 밴드와 로우 밴드를 일체형 단일 칩으로 구성할 수 있으며, 안테나를 실장하기 위한 안테나 모듈의 형태를 자유롭게 설계할 수 있다.
또한 기판 모듈에 패턴으로 형성한 패치 안테나와 비교할 때 모듈 사이즈를 감소시킬 수 있고 동일 공간에 더 많은 수량의 안테나를 실장할 수 있으며, 따라서 안테나 효율 개선에 유리하다.
아울러 간단한 구조로도 안테나 모듈의 소형화로 인한 이득 저하를 보상하기 위한 설계가 가능하다.
도 1은 일 실시예에 따른 칩 패치 안테나를 도시한 사시도이다.
도 2는 도 1의 II-II 선을 따라 취한 단면도이다.
도 3은 도 1에 도시한 칩 패치 안테나의 바닥면을 도시한 저면도이다.
도 4는 다른 실시예에 따른 칩 패치 안테나의 바닥면을 도시한 저면도이다.
도 5는 또 다른 실시예에 따른 칩 패치 안테나의 바닥면을 도시한 저면도이다.
도 6은 다른 실시예에 따른 칩 패치 안테나를 도시한 단면도이다.
도 7은 또 다른 실시예에 따른 칩 패치 안테나를 도시한 사시도이다.
도 8은 도 7의 VIII-VIII 선을 따라 취한 단면도이다.
도 9는 또 다른 실시예에 따른 칩 패치 안테나를 도시한 사시도이다.
도 10은 도 9의 X-X 선을 따라 취한 단면도이다.
도 11은 또 다른 실시예에 따른 칩 패치 안테나를 도시한 분해 사시도이다.
도 12는 또 다른 실시예에 따른 칩 패치 안테나를 도시한 분해 사시도이다.
도 13은 또 다른 실시예에 따른 칩 패치 안테나 모듈을 도시한 사시도이다.
도 14는 또 다른 실시예에 따른 칩 패치 안테나 모듈을 도시한 사시도이다.
도 15는 또 다른 실시예에 따른 칩 패치 안테나 모듈을 도시한 평면도이다.
도 16은 비교예에 따른 칩 패치 안테나 모듈을 도시한 평면도이다.
도 17은 또 다른 실시예에 따른 칩 패치 안테나를 도시한 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
명세서 전체에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 따라서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 상면, 하면, 측면 등의 표현은 도면에 도시를 기준으로 설명한 것이며, 해당 대상의 방향이 변경되면 다르게 표현될 수 있고, 이러한 표현으로 본 발명이 한정되지 않음을 미리 밝혀둔다. 또한, 구성요소의 평면 방향은 구성요소의 상대적으로 넓은 면에 평행한 방향을 포함하고, 두께 방향은 구성요소의 상대적으로 넓은 면에 수직한 방향을 포함할 수 있다.
도 1은 일 실시예에 따른 칩 패치 안테나를 도시한 사시도이고, 도 2는 도 1의 II-II 선을 따라 취한 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 칩 패치 안테나(100)는 상부 유전체층(110)과 이로부터 두께 방향으로 이격되어 배치된 하부 유전체층(120)을 포함하고, 상부 유전체층(110)에는 제1 패치 안테나 전극(131)과 제2 패치 안테나 전극(132)이 배치되고, 하부 유전체층(120)에는 제3 패치 안테나 전극(133)과 제4 패치 안테나 전극(134)이 배치된다.
상부 유전체층(110)은 제1 유전체(111)와 제2 유전체(112)를 포함하고, 제1 유전체(111)와 제2 유전체(112)는 평면 방향으로 서로 접합되어 일체로 이루어진다. 따라서 제1 유전체(111)와 제2 유전체(112)는 동일 평면 상에서 일체로 형성될 수 있다.
본 실시예에서 제1 유전체(111)와 제2 유전체(112)는 서로 다른 유전율을 가질 수 있으며, 일례로 제1 유전체(111)의 유전율보다 제2 유전체(112)의 유전율이 더 높을 수 있다. 또한 제1 유전체(111)와 제2 유전체(112)는 서로 다른 면적을 가질 수 있으며, 일례로 제1 유전체(111)의 면적보다 제2 유전체(112)의 면적이 더 작을 수 있다.
하부 유전체층(120)은 제1 유전체(111)와 제2 유전체(112)로부터 두께 방향으로 이격되어 배치된다.
상부 유전체층(110)과 하부 유전체층(120)의 사이에는 접합층(121)이 개재될 수 있다. 본 실시예에서 접합층(121)은 폴리머를 포함하는 폴리머 층으로 이루어질 수 있으며, 접합층(121)의 유전율은 상부 유전체층(110)과 하부 유전체층(120)의 유전율보다 더 낮다. 다른 예로 접합층(121)은 세라믹을 포함하는 세라믹 층으로 이루어질 수도 있다. 일례로 접합층(121)의 유전율은 1이 될 수 있다.
상부 유전체층(110)과 하부 유전체층(120)은 서로 다른 유전율을 가질 수 있으며, 일례로, 상부 유전체층(110)의 유전율은 하부 유전체층(120)의 유전율보다 더 클 수 있다. 즉, 상부 유전체층(110)을 구성하는 제1 유전체(111)와 제2 유전체(112)의 유전율이 하부 유전체층(120)을 구성하는 제3 유전체(123)와 제4 유전체(124)의 유전율보다 더 클 수 있다.
또한 상부 유전체층(110)의 두께는 하부 유전체층(120)의 두께보다 더 얇을 수 있다. 즉, 상부 유전체층(110)을 구성하는 제1 유전체(111)와 제2 유전체(112)의 두께가 하부 유전체층(120)의 두께보다 더 얇을 수 있다.
제1 패치 안테나 전극(131) 및 제2 패치 안테나 전극(132)은 제1 유전체(111)와 제2 유전체(112) 상의 일면에 각각 배치될 수 있다. 이 때 제1 패치 안테나 전극(131) 및 제2 패치 안테나 전극(132)은 외부를 향한 일면에 배치될 수 있다. 제1 패치 안테나 전극(131)과 제2 패치 안테나 전극(132)은 서로 다른 크기를 가질 수 있다. 일례로 제1 패치 안테나 전극(131)보다 제2 패치 안테나 전극(132)이 더 작을 수 있다.
제3 패치 안테나 전극(133) 및 제4 패치 안테나 전극(134)은 제1 유전체(111) 및 제2 유전체(112)와 대향하는 하부 유전체층(120) 상의 일면에 배치될 수 있다.
제1 유전체(111)와 제2 유전체(112) 상의 다른 일면에는 제5 패치 안테나 전극(135) 및 제6 패치 안테나 전극(136)이 각각 배치될 수 있다. 따라서 제3 패치 안테나 전극(133)과 제5 패치 안테나 전극(135)이 서로 대향하도록 배치되고, 제4 패치 안테나 전극(134)과 제6 패치 안테나 전극(136)이 서로 대향하도록 배치될 수 있다. 각 패치 안테나 전극들은 도전성 페이스트, 도금, 박막 증착, 또는 도전성 필름 등의 재료로 제작될 수 있다.
상부 유전체층(110)에 배치된 패치 안테나 전극(131, 132, 135, 136)은 기판 상의 급전 라인과 물리적으로 연결되지 않을 수 있다. 따라서 제1 패치 안테나 전극(131)과 제5 패치 안테나 전극(135)은 제3 패치 안테나 전극(133)에 의해 생성된 전자기파에 의한 유도 전자기파에 의해 안테나로 동작하게 되며, 제2 패치 안테나 전극(132)과 제6 패치 안테나 전극(136)은 제4 패치 안테나 전극(134)에 의해 생성된 전자기파에 의한 유도 전자기파에 의해 안테나로 동작하게 된다.
상부 유전체층(110)에 배치된 패치 안테나 전극(131, 132, 135, 136)의 크기와 하부 유전체층(120)에 배치된 패치 안테나 전극(133, 134)의 크기는 서로 다를 수 있다. 일례로, 상부 유전체층(110)에 배치된 패치 안테나 전극(131, 132, 135, 136)이 하부 유전체층(120)에 배치된 패치 안테나 전극(133, 134)보다 더 작을 수 있다. 제1 패치 안테나 전극(131)과 제2 패치 안테나 전극(132)의 배열 방향에 따른 길이에 있어서, 제1 패치 안테나 전극(131)의 길이가 제3 패치 안테나 전극(133)의 길이보다 더 짧고, 제2 패치 안테나 전극(132)의 길이가 제4 패치 안테나 전극(134)의 길이보다 더 짧을 수 있다. 일례로, 제1 패치 안테나 전극(131)과 제2 패치 안테나 전극(132)은 도파기로 동작할 수 있으며, 제3 패치 안테나 전극(133)과 제4 패치 안테나 전극(134)에 비해서 약 5 내지 8% 만큼 더 짧게 설계될 수 있다.
제3 패치 안테나 전극(133) 및 제4 패치 안테나 전극(134)은 각각 하부 유전체층(120)을 두께 방향으로 관통하는 급전 비아(143, 144)를 통해 하부 유전체층(120)의 하면으로부터 급전되도록 구성될 수 있다. 일례로, 급전 비아(143, 144)는 한 쌍으로 이루어져 하나는 수직 편파를 발생하고 다른 하나는 수평 편파를 발생하기 위한 급전 라인으로 활용될 수 있다. 급전 비아(143, 144)는 전도성 페이스트 또는 도금 등의 방법으로 하부 유전체층(120)의 비아홀 내에 통전 가능하도록 형성될 수 있다.
급전 비아(143, 144)의 단부에는 비아 전극(146, 147)이 연결될 수 있다. 비아 전극(146, 147)은 하부 유전체층(120)의 하면 상에 배치되어 급전 비아(143, 144)와 접속될 수 있고, 칩 패치 안테나(100)가 실장되는 기판(510; 도 13 참조) 상에서 신호 회로와 전기적으로 연결되어 이를 통해 안테나 신호를 전달할 수 있다.
도 3은 도 1에 도시한 칩 패치 안테나의 바닥면을 도시한 저면도이다.
도 3을 참조하면, 본 실시예에 따른 칩 패치 안테나(100)의 하부 유전체층(120)의 하면에는 하면 전극(141)이 배치되어 있다. 하면 전극(141)은 하부 유전체층(120)의 각 하면 모서리에 배치될 수 있고, 기판(510; 도 13 참조)의 접지선과 연결되는 동시에 칩 패치 안테나(100)를 기판에 실장 가능하게 하는 역할을 할 수 있다. 본 실시예에서 하면 전극(141)은 하부 유전체층(120) 각 하면 모서리에 아일랜드 형상으로 이루어져 배치될 수 있다.
도 4는 다른 실시예에 따른 칩 패치 안테나의 바닥면을 도시한 저면도이고, 도 5는 또 다른 실시예에 따른 칩 패치 안테나의 바닥면을 도시한 저면도이다.
도 4를 참조하면, 다른 실시예에서 하면 전극(141')은 하부 유전체층(120)의 대향하는 한 쌍의 가장자리를 따라 길게 연장되는 선형으로 이루어져 배치될 수 있다. 하면 전극(141')도 기판(510; 도 13 참조)의 접지선과 연결되는 동시에 칩 패치 안테나(100')를 기판에 실장 가능하게 하는 역할을 할 수 있다.
또한, 도 5를 참조하면, 또 다른 실시예에서 하면 전극(141")은 하부 유전체층(120)의 가장자리를 따라 연장되며 서로 연결되어 사각형을 이루며 배치될 수 있다. 하면 전극(141")도 기판(510; 도 13 참조)의 접지선과 연결되는 동시에 칩 패치 안테나(100")를 기판에 실장 가능하게 하는 역할을 할 수 있다.
도 6은 다른 실시예에 따른 칩 패치 안테나를 도시한 단면도이다.
도 6을 참조하면, 본 실시예에 따른 칩 패치 안테나(150)에서는 하부 유전체층(170)이 서로 다른 유전율을 갖는 제3 유전체(173)와 제4 유전체(174)를 포함한다. 일례로 제3 유전체(173)의 유전율보다 제4 유전체(174)의 유전율이 더 높을 수 있다. 또한 제3 유전체(173)와 제4 유전체(174)는 서로 다른 면적을 가질 수 있으며, 일례로 제3 유전체(173)의 면적보다 제4 유전체(174)의 면적이 더 작을 수 있다.
그 외의 구성은 도 1 내지 도 4를 참조하여 설명한 실시예에 따른 칩 패치 안테나(100)와 동일하다. 따라서 본 실시예에 따른 칩 패치 안테나(150)에서 상부 유전체층(110)은 서로 다른 유전율을 갖는 제1 유전체(111)와 제2 유전체(112)를 포함하고, 상부 유전체층(110)과 하부 유전체층(120)은 그 사이에 접합층(121)을 개재하여 서로 접합될 수 있다.
한편, 일례로, 제1 유전체(111)와 제3 유전체(173)는 서로 동일한 면적을 가질 수 있고, 제2 유전체(112)와 제4 유전체(174)는 서로 동일한 면적을 가질 수 있다.
도 7은 또 다른 실시예에 따른 칩 패치 안테나를 도시한 사시도이고, 도 8은 도 7의 VIII-VIII 선을 따라 취한 단면도이다.
도 7 및 도 8을 참조하면, 본 실시예에 따른 칩 패치 안테나(200)에서 상부 유전체층(110)과 하부 유전체층(120)은 그 사이에 스페이서(221)가 개재되면서 간격이 유지될 수 있다. 그 외의 구성은 도 1 내지 도 4를 참조하여 설명한 실시예에 따른 칩 패치 안테나(100)와 동일하다.
스페이서(221)는 상부 유전체층(110)과 하부 유전체층(120)의 가장자리에 복수 개가 배치될 수 있으며, 일례로 상부 유전체층(110)과 하부 유전체층(120)의 모서리에 하나씩 배치될 수 있다. 이로써 제3 패치 안테나 전극(133) 및 제4 패치 안테나 전극(134)과 제5 패치 안테나 전극(135) 및 제6 패치 안테나 전극(136) 사이에는 공기층(air gap)이 형성될 수 있다. 본 실시예에서 스페이서(221)는 금속 스페이서를 포함할 수 있다.
도 9는 또 다른 실시예에 따른 칩 패치 안테나를 도시한 사시도이고, 도 10은 도 9의 X-X선을 따라 취한 단면도이다.
도 9 및 도 10을 참조하면, 본 실시예에 따른 칩 패치 안테나(250)에서는 하부 유전체층(170)이 서로 다른 유전율을 갖는 제3 유전체(173)와 제4 유전체(174)를 포함한다. 일례로 제3 유전체(173)의 유전율보다 제4 유전체(174)의 유전율이 더 높을 수 있다. 또한 제3 유전체(173)와 제4 유전체(174)는 서로 다른 면적을 가질 수 있으며, 일례로 제3 유전체(173)의 면적보다 제4 유전체(174)의 면적이 더 작을 수 있다.
그 외의 구성은 도 7 및 도 8을 참조하여 설명한 실시예에 따른 칩 패치 안테나(200)와 동일하다. 따라서 본 실시예에 따른 칩 패치 안테나(250)에서 상부 유전체층(110)은 서로 다른 유전율을 갖는 제1 유전체(111)와 제2 유전체(112)를 포함하고, 상부 유전체층(110)과 하부 유전체층(120)은 그 사이에 스페이서(221)를 개재하여 서로 접합될 수 있다.
한편, 일례로, 제1 유전체(111)와 제3 유전체(173)는 서로 동일한 면적을 가질 수 있고, 제2 유전체(112)와 제4 유전체(174)는 서로 동일한 면적을 가질 수 있다.
도 11은 또 다른 실시예에 따른 칩 패치 안테나를 도시한 분해 사시도이다.
도 11을 참조하면, 본 실시예에 따른 칩 패치 안테나(300)에서 상부 유전체층(110)과 하부 유전체층(120)은 그 사이에 접합층(321)을 개재하여 서로 접합될 수 있으며, 접합층(321)은 관통 구멍(321a, 321b)을 포함할 수 있다. 즉, 제1 유전체(111)와 제3 패치 안테나 전극(133)가 대향하는 부분에 제1 관통 구멍(321a)이 형성되고, 제2 유전체(112)와 제4 패치 안테나 전극(134)가 대향하는 부분에 제2 관통 구멍(321b)이 형성될 수 있다. 제1 관통 구멍(321a)과 제2 관통 구멍(321b)은 각 유전체(111, 112)의 중앙에서 접합층(321) 재료를 제거하여 형성될 수 있으며, 대응되는 패치 안테나 전극의 크기만큼의 크기로 이루어질 수 있다. 이로써 제3 패치 안테나 전극(133) 및 제4 패치 안테나 전극(134)과 제5 패치 안테나 전극(135) 및 제6 패치 안테나 전극(136) 사이에 공기층을 형성하여 유전율 1이 되도록 할 수 있다.
그 외의 구성은 도 1 내지 도 4를 참조하여 설명한 실시예에 따른 칩 패치 안테나(100)와 동일하다. 따라서 본 실시예에 따른 칩 패치 안테나(300)에서 상부 유전체층(110)은 서로 다른 유전율을 갖는 제1 유전체(111)와 제2 유전체(112)를 포함하고, 하부 유전체층(120)은 단일 유전체를 포함할 수 있다.
도 12는 또 다른 실시예에 따른 칩 패치 안테나를 도시한 분해 사시도이다.
도 12를 참조하면, 본 실시예에 따른 칩 패치 안테나(350)에서는 하부 유전체층(170)이 서로 다른 유전율을 갖는 제3 유전체(173)와 제4 유전체(174)를 포함한다. 그 외의 구성은 도 11을 참조하여 설명한 실시예에 따른 칩 패치 안테나(300)와 동일하다. 따라서 본 실시예에 따른 칩 패치 안테나(350)에서 상부 유전체층(110)은 서로 다른 유전율을 갖는 제1 유전체(111)와 제2 유전체(112)를 포함하고, 상부 유전체층(110)과 하부 유전체층(120)은 그 사이에 관통 구멍(321a, 321b)을 갖는 접합층(321)을 개재하여 서로 접합될 수 있다.
도 13은 또 다른 실시예에 따른 칩 패치 안테나 모듈을 도시한 사시도이다.
도 13을 참조하면, 본 실시예에 따른 칩 패치 안테나 모듈(500)은 도 1 내지 도 4를 참조하여 설명한 실시예에 따른 제1 칩 패치 안테나(100)와 도 6을 참조하여 설명한 실시예에 따른 제2 칩 패치 안테나(150)가 기판(510) 상에 실장되어 형성될 수 있다.
예를 들어, 칩 패치 안테나들(100, 150) 각각은 하면 전극(141)을 통해 기판(510) 상에 실장될 수 있으며, 비아 전극(146)을 통해 기판(510) 상의 신호 회로와 연결되어 안테나 방사를 위한 급전을 받을 수 있다.
본 실시예에서 제1 칩 패치 안테나(100)와 제2 칩 패치 안테나(150)의 유전체 재료의 유전율은 기판(510) 재료의 유전율보다 더 높을 수 있다. 이로써 기판과 동일한 유전율을 갖는 유전체 재료로 제작된 안테나와 비교할 때, 상대적으로 안테나의 크기가 더 작아지는 효과를 기대할 수 있다. 따라서 안테나 모듈의 전체 크기 또한 줄어드는 효과를 얻을 수 있다. 예를 들어, 유전율이 3 내지 4의 FR4 계열의 기판 재료를 사용하는 경우에 칩 패치 안테나는 그 보다 더 높은 유전율을 갖는 폴리머 재료나 세라믹 재료로 구성될 수 있다.
도 14는 또 다른 실시예에 따른 칩 패치 안테나 모듈을 도시한 사시도이다.
도 14를 참조하면, 본 실시예에 따른 칩 패치 안테나 모듈(500')은 기판(510) 상에 실장된 제1 칩 패치 안테나(100')와 제2 칩 패치 안테나(150')를 포함하고, 제1 칩 패치 안테나(100')와 제2 칩 패치 안테나(150') 각각은 상면에 가장자리를 따라 연장된 금속 패턴(520, 530)을 포함한다. 금속 패턴(520, 530)은 제1 칩 패치 안테나(100')와 제2 칩 패치 안테나(150')의 상부 유전체층의 상면 가장자리를 따라 연장되므로 대략 사각형의 형상을 가질 수 있다. 이러한 금속 패턴(520, 530)은 칩 패치 안테나(100', 150')를 어레이(array) 구조로 적용할 때 각 안테나 간 간섭을 줄이는데 도움이 될 수 있다.
도 15는 또 다른 실시예에 따른 칩 패치 안테나 모듈을 도시한 평면도이고, 도 16은 비교예에 따른 칩 패치 안테나 모듈을 도시한 평면도이다.
도 15를 참조하면, 본 실시예에 따른 칩 패치 안테나 모듈(600)은 기판(610) 상에 실장되는 복수의 칩 패치 안테나(100)를 포함하고, 각각의 칩 패치 안테나(100)는 로우 밴드 안테나부(101)와 하이 밴드 안테나부(102)를 포함할 수 있다. 즉, 각각의 칩 패치 안테나(100)에서 서로 다른 유전율을 갖는 제1 유전체(111)와 제2 유전체(112)로 이루어진 부분이 각각 로우 밴드 안테나부(101)와 하이 밴드 안테나부(102)를 구성할 수 있다. 제1 유전체(111)와 제2 유전체(112)는 서로 접합되어 일체로 이루어지므로, 단일 칩 패치 안테나(100)에서 복수 대역의 밴드를 동시에 구현할 수 있는 구조를 갖는다. 이로써 간단하면서도 고 유전체를 사용한 소형 안테나를 쉽게 구현할 수 있다. 도 15를 참조하여 설명한 칩 패치 안테나 모듈(600)에는 상기 설명한 실시예들에 따른 칩 패치 안테나들이 모두 적용될 수 있다.
반면에, 도 16을 참조하면, 비교예에 따른 칩 패치 안테나 모듈(30)은 각 칩 패치 안테나(51, 52)별로 단일 대역 밴드 안테나(51, 52)로 구성된다. 칩 패치 안테나 모듈(30)의 기판(31) 상에서 하이 밴드 안테나(51)와 로우 밴드 안테나(52)를 간격을 두고 번갈아 배치하기 때문에 구조가 복잡하고 안테나 소형화에 한계가 있다.
상기에서는 서로 다른 유전율을 갖는 두 개의 유전체가 평면 방향으로 접합되어 상부 유전체층 또는 하부 유전체층을 형성한 칩 패치 안테나 및 이를 실장한 칩 패치 안테나 모듈을 예로 도시하고 설명하였다. 그러나 또 다른 실시예로서 서로 다른 유전율을 갖는 세 개 이상의 유전체가 평면 방향으로 접합되어 상부 유전체층 또는 하부 유전체층을 형성하는 것도 가능하며, 이러한 구조가 적용된 칩 패치 안테나, 그리고 칩 패치 안테나 모듈도 본 발명에 속하는 것이다. 이하에서 서로 다른 유전율을 갖는 세 개의 유전체를 포함한 칩 패치 안테나를 도시하고 설명한다.
도 16은 또 다른 실시예에 따른 칩 패치 안테나를 도시한 단면도이다.
도 16을 참조하면, 본 실시예에 따른 칩 패치 안테나(450)는 상부 유전체층(410)과 이로부터 접합층(441)을 개재하여 두께 방향으로 이격된 하부 유전체층(420)을 포함한다. 상부 유전체층(410)의 일면에는 제1 패치 안테나 전극(431), 제2 패치 안테나 전극(432), 및 제3 패치 안테나 전극(433)이 배치되고, 하부 유전체층(420)에는 제4 패치 안테나 전극(424), 제5 패치 안테나 전극(425), 및 제6 패치 안테나 전극(426)이 배치된다. 그리고 상부 유전체층(410)의 다른 일면에는 제7 패치 안테나 전극(437), 제8 패치 안테나 전극(438), 및 제9 패치 안테나 전극(439)이 더 배치될 수 있다.
상부 유전체층(410)은 제1 유전체(411), 제2 유전체(412), 및 제3 유전체(413)를 포함하고, 제1 유전체(411), 제2 유전체(412), 및 제3 유전체(413)는 평면 방향으로 서로 접합되어 일체로 이루어진다. 따라서 제1 유전체(411), 제2 유전체(412), 및 제3 유전체(413)는 동일 평면 상에서 일체로 형성될 수 있다.
본 실시예에서 제1 유전체(411), 제2 유전체(412), 및 제3 유전체(413)는 서로 다른 유전율을 가질 수 있으며, 다양한 조합에 따라 선택된 두 개가 서로 같은 유전율을 가질 수도 있다. 또한 유전율의 크기에 따라 제1 유전체(411), 제2 유전체(412), 및 제3 유전체(413)는 서로 다른 면적을 가질 수 있으며, 다양한 조합에 따라 선택된 두 개가 서로 같은 크기의 면적을 가질 수도 있다.
하부 유전체층(420)은 제4 유전체(424), 제5 유전체(425), 및 제6 유전체(426)를 포함하고, 이들은 각각 제1 유전체(411), 제2 유전체(412), 및 제3 유전체(413)로부터 두께 방향으로 이격되어 배치된다. 본 실시예에서 제4 유전체(424), 제5 유전체(425), 및 제6 유전체(426)는 평면 방향으로 서로 접합되어 일체로 이루어지며, 서로 다른 유전율을 가질 수 있고 서로 다른 면적을 가질 수 있다. 또한 다양한 조합에 따라 선택된 두 개가 서로 같은 유전율을 가지거나 세 개의 유전체 모두 동일한 유전율을 갖는 단일 유전체로 이루어지는 것도 가능하다. 각 유전체의 면적도 유전율의 크기에 따라 서로 다르거나 일부 또는 전부가 같을 수 있다.
그 외의 구성은 상기 도 1 내지 도 15를 참조하여 설명한 특징들이 선택적으로 조합되어 마찬가지로 적용될 수 있고, 서로 상충되는 것이 아닌 이상 그 적용이 배제되는 것은 아니다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 청구범위와 발명의 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
100, 150, 200, 250, 300, 350, 100', 150', 100": 칩 패치 안테나
110: 상부 유전체층
111: 제1 유전체
112: 제2 유전체
120, 170: 하부 유전체층
121, 321: 접합층
173: 제3 유전체
174: 제4 유전체
131, 132, 133, 134, 135, 136: 제1, 제2, 제3, 제4, 제5, 제6 패치 안테나 전극
141, 141', 141": 하면 전극
143, 144: 급전 비아
146, 147: 비아 전극
221: 스페이서
500, 500': 칩 패치 안테나 모듈

Claims (20)

  1. 서로 다른 유전율을 가지며 평면 방향으로 서로 접합된 제1 유전체 및 제2 유전체를 포함하는 상부 유전체층;
    상기 제1 유전체와 제2 유전체 상의 일면에 각각 배치된 제1 패치 안테나 전극 및 제2 패치 안테나 전극;
    상기 제1 유전체와 제2 유전체로부터 두께 방향으로 이격되어 배치된 하부 유전체층; 및
    상기 하부 유전체층 상의 일면에 배치된 제3 패치 안테나 전극 및 제4 패치 안테나 전극
    을 포함하는 칩 패치 안테나.
  2. 제 1 항에 있어서,
    상기 상부 유전체층과 상기 하부 유전체층의 사이에는 접합층이 개재되는, 칩 패치 안테나.
  3. 제 2 항에 있어서,
    상기 접합층의 유전율은 상기 상부 유전체층 및 상기 하부 유전체층의 유전율보다 더 낮은, 칩 패치 안테나.
  4. 제 2 항에 있어서,
    상기 접합층은 상기 제1 유전체와 상기 제3 패치 안테나 전극이 대향하는 부분과 상기 제2 유전체와 상기 제4 패치 안테나 전극이 대향하는 부분에 관통 구멍이 형성된, 칩 패치 안테나.
  5. 제 2 항에 있어서,
    상기 접합층은 폴리머 또는 세라믹을 포함하는, 칩 패치 안테나.
  6. 제 1 항에 있어서,
    상기 상부 유전체층과 상기 하부 유전체층은 가장자리에 스페이서를 개재하여 간격을 유지하고,
    상기 제3 패치 안테나 전극과 상기 제1 유전체 사이, 그리고 상기 제4 패치 안테나 전극과 상기 제2 유전체 사이에 공기층이 형성된, 칩 패치 안테나.
  7. 제 6 항에 있어서,
    상기 스페이서는 복수의 금속 스페이서를 포함하고,
    상기 복수의 금속 스페이서는 상기 상부 유전체층과 상기 하부 유전체층의 모서리에 배치되는, 칩 패치 안테나.
  8. 제 1 항에 있어서,
    상기 하부 유전체층은 서로 다른 유전율을 가지며 평면 방향으로 서로 접합된 제3 유전체 및 제4 유전체를 포함하는, 칩 패치 안테나.
  9. 제 8 항에 있어서,
    상기 제3 패치 안테나 전극은 상기 제3 유전체 상의 일면에 배치되고,
    상기 제4 패치 안테나 전극은 상기 제4 유전체 상의 일면에 배치된, 칩 패치 안테나.
  10. 제 1 항에 있어서,
    상기 하부 유전체층은 상기 제1 유전체 및 제2 유전체 중 적어도 하나와 서로 다른 유전율을 갖는, 칩 패치 안테나.
  11. 제 1 항에 있어서,
    상기 상부 유전체층의 두께는 상기 하부 유전체층의 두께보다 더 얇은, 칩 패치 안테나.
  12. 제 1 항에 있어서,
    상기 제1 유전체와 제2 유전체 상의 다른 일면에 각각 배치된 제5 패치 안테나 전극 및 제6 패치 안테나 전극을 더 포함하는 칩 패치 안테나.
  13. 제 1 항에 있어서,
    상기 제1 패치 안테나 전극과 상기 제3 패치 안테나 전극은 서로 다른 크기를 가지고, 상기 제2 패치 안테나 전극과 상기 제4 패치 안테나 전극은 서로 다른 크기를 가지는, 칩 패치 안테나.
  14. 제 1 항에 있어서,
    상기 제1 패치 안테나 전극과 상기 제2 패치 안테나 전극은 서로 다른 크기를 가지고, 상기 제3 패치 안테나 전극과 상기 제4 패치 안테나 전극은 서로 다른 크기를 가지는, 칩 패치 안테나.
  15. 제 1 항에 있어서,
    상기 제3 패치 안테나 전극 및 제4 패치 안테나 전극은 각각 상기 제3 유전체 및 제4 유전체를 두께 방향으로 관통하는 급전 비아를 통해 급전되도록 구성된, 칩 패치 안테나.
  16. 기판; 및
    상기 기판 상에 실장된 칩 패치 안테나
    를 포함하고,
    상기 칩 패치 안테나는,
    서로 다른 유전율을 가지며 평면 방향으로 서로 접합된 제1 유전체 및 제2 유전체를 포함하는 상부 유전체층;
    상기 제1 유전체와 제2 유전체 상의 일면에 각각 배치된 제1 패치 안테나 전극 및 제2 패치 안테나 전극;
    상기 제1 유전체와 제2 유전체로부터 두께 방향으로 이격되어 배치된 하부 유전체층; 및
    상기 하부 유전체층 상의 일면에 배치된 제3 패치 안테나 전극 및 제4 패치 안테나 전극을 포함하는, 칩 패치 안테나 모듈.
  17. 제 16 항에 있어서,
    상기 하부 유전체층은 서로 다른 유전율을 가지며 평면 방향으로 서로 접합된 제3 유전체 및 제4 유전체를 포함하는, 칩 패치 안테나 모듈.
  18. 제 17 항에 있어서,
    상기 제3 패치 안테나 전극은 상기 제3 유전체 상의 일면에 배치되고,
    상기 제4 패치 안테나 전극은 상기 제4 유전체 상의 일면에 배치된, 칩 패치 안테나 모듈.
  19. 제 16 항에 있어서,
    상기 상부 유전체층 또는 하부 유전체층의 유전율은 상기 기판의 유전율보다 더 높은, 칩 패치 안테나 모듈.
  20. 제 16 항에 있어서,
    상기 칩 패치 안테나는 서로 이웃한 제1 칩 패치 안테나와 제2 칩 패치 안테나를 포함하고,
    상기 제1 칩 패치 안테나와 제2 칩 패치 안테나 각각의 상면에 가장자리를 따라 연장된 금속 패턴을 포함하는, 칩 패치 안테나 모듈.
KR1020210135792A 2021-10-13 2021-10-13 칩 패치 안테나 및 칩 패치 안테나 모듈 KR20230052577A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210135792A KR20230052577A (ko) 2021-10-13 2021-10-13 칩 패치 안테나 및 칩 패치 안테나 모듈
US17/861,683 US20230112892A1 (en) 2021-10-13 2022-07-11 Chip patch antenna and chip patch antenna module
CN202211222579.7A CN115966907A (zh) 2021-10-13 2022-10-08 片式贴片天线和片式贴片天线模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210135792A KR20230052577A (ko) 2021-10-13 2021-10-13 칩 패치 안테나 및 칩 패치 안테나 모듈

Publications (1)

Publication Number Publication Date
KR20230052577A true KR20230052577A (ko) 2023-04-20

Family

ID=85798012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210135792A KR20230052577A (ko) 2021-10-13 2021-10-13 칩 패치 안테나 및 칩 패치 안테나 모듈

Country Status (3)

Country Link
US (1) US20230112892A1 (ko)
KR (1) KR20230052577A (ko)
CN (1) CN115966907A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795021B2 (en) * 2002-03-01 2004-09-21 Massachusetts Institute Of Technology Tunable multi-band antenna array
IL218625A (en) * 2012-03-14 2017-10-31 Israel Aerospace Ind Ltd An antenna array
AU2018421974B2 (en) * 2018-05-04 2022-03-31 Telefonaktiebolaget Lm Ericsson (Publ) A cavity-backed antenna element and array antenna arrangement
WO2020124436A1 (zh) * 2018-12-19 2020-06-25 华为技术有限公司 封装天线基板及其制造方法、封装天线及终端
US11075453B1 (en) * 2020-02-28 2021-07-27 Globalfoundries U.S. Inc. Microelectronics package with ultra-low-K dielectric region between stacked antenna elements
US11532875B2 (en) * 2020-10-22 2022-12-20 Mediatek Inc. Antenna module
EP4254666A1 (en) * 2020-11-27 2023-10-04 Kyocera Corporation Antenna structure
WO2022185917A1 (ja) * 2021-03-05 2022-09-09 株式会社村田製作所 アンテナモジュールおよびそれを搭載した通信装置
US20230216201A1 (en) * 2022-01-04 2023-07-06 Nepes Co., Ltd. Semiconductor package including antenna and method of manufacturing the semiconductor package

Also Published As

Publication number Publication date
CN115966907A (zh) 2023-04-14
US20230112892A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
US7046201B2 (en) Diversity antenna apparatus
CN109478721B (zh) 天线、具有一个或更多个天线的装置及通信装置
JP2002076735A (ja) パターンアンテナ及びそれを備えた無線通信装置
KR102549921B1 (ko) 칩 안테나 모듈
US11575194B2 (en) Antenna structure and antenna array
EP4089838A1 (en) Antenna array device
CN107453036B (zh) 嵌入式馈入天线结构
KR102382241B1 (ko) 칩 안테나 및 이를 포함하는 칩 안테나 모듈
TWI700864B (zh) 天線結構及具有該天線結構的無線通訊裝置
KR102493417B1 (ko) 적층형 패치 안테나
KR20230052577A (ko) 칩 패치 안테나 및 칩 패치 안테나 모듈
US11817629B2 (en) Decoupled dipole configuration for enabling enhanced packing density for multiband antennas
CN113224549B (zh) 一种集成h型耦合结构的超宽带阵列天线
US20240079767A1 (en) Antenna module
CN217444642U (zh) 天线阵列、天线模组和电子设备
CN212366219U (zh) 指向性天线
US20230387604A1 (en) Mmwave antenna arrangement and module comprising such arrangement
CN219350667U (zh) 毫米波介质埋藏串馈天线
CN110556622B (zh) 天线装置、天线基板及天线元件
US20230318186A1 (en) Miniature antenna with omnidirectional radiation field
EP4075601A1 (en) Antenna structure and wireless communication device
WO2023145937A1 (ja) アンテナおよび通信モジュール
US20230060601A1 (en) Circuit board
JPWO2022185874A5 (ko)
JP2022102717A (ja) 高周波基板及びアンテナモジュール