KR20230052448A - Device for controlling full bridge inverter - Google Patents
Device for controlling full bridge inverter Download PDFInfo
- Publication number
- KR20230052448A KR20230052448A KR1020210135524A KR20210135524A KR20230052448A KR 20230052448 A KR20230052448 A KR 20230052448A KR 1020210135524 A KR1020210135524 A KR 1020210135524A KR 20210135524 A KR20210135524 A KR 20210135524A KR 20230052448 A KR20230052448 A KR 20230052448A
- Authority
- KR
- South Korea
- Prior art keywords
- switch
- control unit
- full
- output voltage
- inverter
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 12
- 238000010586 diagram Methods 0.000 description 32
- 238000000034 method Methods 0.000 description 11
- 230000001276 controlling effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
- H02S40/00—Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
- H02S40/30—Electrical components
- H02S40/32—Electrical components comprising DC/AC inverter means associated with the PV module itself, e.g. AC modules
Abstract
Description
본 발명은 풀브릿지 벅-부스트 인버터 제어 장치에 관한 것으로, 보다 상세하게는, 고주파로 동작하는 스위치의 개수를 제한하여 전력 손실을 줄일 수 있는 인버터 제어 장치에 관한 것이다.The present invention relates to a full-bridge buck-boost inverter control device, and more particularly, to an inverter control device capable of reducing power loss by limiting the number of switches operating at a high frequency.
태양광 패널과 같은 재생 에너지원의 출력 전압은 환경 조건에 따라 광범위하게 변한다. 따라서, 재생 에너지 시스템의 인버터는 출력 전압을 승압 및 강압할 수 있는 벅-부스트 기능이 필요하다.The output voltage of renewable energy sources such as solar panels varies widely depending on environmental conditions. Therefore, an inverter in a renewable energy system needs a buck-boost function capable of stepping up and stepping down the output voltage.
종래의 단일 단계 차동 부스트 인버터는 2개의 부스트 DC-DC 컨버터를 사용하여 단일 단계에서 벅-부스트 동작을 한다. 그러나, 출력 전류가 연속적이지 않으며 누설 전류를 효과적으로 제거할 수 없었다. 따라서, 출력 전류가 연속적이고, 누설 전류가 효과적으로 제거되며, 전력 손실을 줄일 수 있는 인버터가 필요하다.Conventional single-stage differential boost inverters use two boost DC-DC converters to achieve buck-boost operation in a single stage. However, the output current is not continuous and the leakage current cannot be effectively eliminated. Accordingly, there is a need for an inverter capable of continuous output current, effectively eliminating leakage current, and reducing power loss.
본 발명의 일 과제는 벅-부스트 동작을 수행하는 인버터에 관한 것이다.One object of the present invention relates to an inverter that performs buck-boost operation.
본 발명의 일과제는 고주파로 동작하는 스위치의 개수를 제한하는 인버터 제어 장치에 관한 것이다.An object of the present invention relates to an inverter control device that limits the number of switches operating at a high frequency.
일 실시예에 따른 풀브릿지 벅-부스트 인버터 제어 장치는 풀브릿지 벅-부스트 인버터 제어 장치에 있어서, 상기 풀브릿지 벅-부스트 인버터의 출력 전압의 부호를 판단하고, 상기 출력 전압에 따라 상기 풀브릿지 벅-부스트 인버터 내에 포함된 복수의 스위치의 온/오프(on/off)를 제어 신호의 듀티(duty) 사이클과 관련된 듀티 비에 기초하여 제어하는 제어부를 포함하고, 상기 풀브릿지 벅-부스트 인버터는, 서로 직렬로 연결된 제1 스위치 및 제2 스위치; 상기 제1 스위치 및 상기 제2 스위치와 병렬로 연결되고, 서로 직렬로 연결된 제3 스위치 및 제4 스위치; 상기 제1 스위치 및 상기 제2 스위치 사이의 마디 및 상기 제3 스위치 및 상기 제4 스위치 사이의 마디에 연결된 입력 전원; 상기 제1 스위치 및 상기 제3 스위치 사이의 마디에 연결된 커패시터; 및 상기 제2 스위치 및 상기 제4 스위치 사이의 마디와 상기 커패시터에 연결된 양방향 스위치를 포함하고, 상기 제어부는 상기 제1 내지 제4 스위치 및 상기 양방향 스위치 중 어느 하나의 스위치가 나머지 스위치들보다 높은 주파수로 동작하도록 제어할 수 있다.In the full-bridge buck-boost inverter control apparatus according to an embodiment, the full-bridge buck-boost inverter control apparatus determines the sign of the output voltage of the full-bridge buck-boost inverter, and according to the output voltage, the full-bridge buck -Including a control unit for controlling the on / off of a plurality of switches included in the boost inverter based on a duty ratio related to a duty cycle of a control signal, the full bridge buck-boost inverter, a first switch and a second switch connected in series with each other; a third switch and a fourth switch connected in parallel to the first switch and the second switch and connected in series to each other; an input power connected to a node between the first switch and the second switch and a node between the third switch and the fourth switch; a capacitor connected to a node between the first switch and the third switch; and a bidirectional switch connected to a node between the second switch and the fourth switch and the capacitor, wherein the control unit controls that any one of the first to fourth switches and the bidirectional switch has a higher frequency than the other switches. can be controlled to operate.
여기서, 상기 양방향 스위치는 직렬 연결되는 제1 스위치 소자 및 제2 스위치 소자를 포함할 수 있다.Here, the bi-directional switch may include a first switch element and a second switch element connected in series.
여기서, 상기 제어부는 상기 출력 전압의 부호가 양인 경우, 상기 제1 스위치 및 상기 제2 스위치 소자를 온 상태로 동작하게 하고, 상기 제2 스위치, 상기 제3 스위치 및 상기 제1 스위치 소자를 오프 상태로 동작하게 하고, 상기 제4 스위치가 나머지 스위치들보다 높은 주파수로 동작하도록, 상기 풀브릿지 벅-부스트 인버터의 입력 전원과 출력 전압에 따라 생성되는 제1 제어 신호에 기초하여 상기 제4 스위치를 제어할 수 있다.Here, when the sign of the output voltage is positive, the control unit causes the first switch and the second switch element to operate in an on state, and the second switch, the third switch and the first switch element to an off state. Control the fourth switch based on a first control signal generated according to the input power and output voltage of the full bridge buck-boost inverter so that the fourth switch operates at a higher frequency than the other switches can do.
여기서, 상기 제어부는 상기 제1 제어 신호를 제1 듀티 비에 기초하여 생성하고, 상기 제1 듀티 비는 상기 풀브릿지 벅-부스트 인버터의 상기 입력 전압 및 상기 출력 전압의 비인 변조 지수 및 라인 주파수에 의해서 정해질 수 있다.Here, the control unit generates the first control signal based on a first duty ratio, and the first duty ratio is a ratio of the input voltage and the output voltage of the full-bridge buck-boost inverter to a modulation index and a line frequency can be determined by
여기서, 상기 제어부는 상기 출력 전압의 부호가 양인 경우, 상기 제4 스위치가 온 상태인 경우를 제1 모드로 설정하고, 상기 제4 스위치가 오프 상태인 경우를 제2 모드로 설정하고, 상기 제1 모드 및 상기 제2 모드가 순차적으로 반복되도록 상기 제1 제어 신호를 생성할 수 있다.Here, when the sign of the output voltage is positive, the control unit sets a case where the fourth switch is in an on state as a first mode, sets a case in which the fourth switch is in an off state as a second mode, and The first control signal may be generated such that the first mode and the second mode are sequentially repeated.
여기서, 상기 제어부는 상기 출력 전압의 부호가 음인 경우, 상기 제2 스위치 및 상기 제1 스위치 소자를 온 상태로 동작하게 하고, 상기 제1 스위치, 상기 제4 스위치 및 상기 제2 스위치 소자를 오프 상태로 동작하게 하고, 상기 제3 스위치가 나머지 스위치들보다 높은 주파수로 동작하도록, 상기 풀브릿지 벅-부스트 인버터의 상기 입력 전압과 상기 출력 전압에 따라 생성되는 제2 제어 신호에 기초하여 상기 제3 스위치를 제어할 수 있다.Here, when the sign of the output voltage is negative, the control unit causes the second switch and the first switch element to operate in an on state, and the first switch, the fourth switch, and the second switch element to an off state. And the third switch based on the second control signal generated according to the input voltage and the output voltage of the full bridge buck-boost inverter so that the third switch operates at a higher frequency than the other switches can control.
여기서, 상기 제어부는 상기 제2 제어 신호를 제2 듀티 비에 기초하여 생성하고, 상기 제2 듀티 비는 상기 풀브릿지 벅-부스트 인버터의 입력 전압 및 출력 전압의 비인 변조 지수 및 라인 주파수에 의해서 정해질 수 있다.Here, the control unit generates the second control signal based on a second duty ratio, and the second duty ratio is determined by a modulation index and a line frequency, which are ratios of an input voltage and an output voltage of the full-bridge buck-boost inverter. it can be done
여기서, 상기 제어부는 상기 출력 전압의 부호가 음인 경우, 상기 제3 스위치가 온 상태인 경우를 제3 모드로 설정하고, 상기 제3 스위치가 오프 상태인 경우를 제4 모드로 설정하고, 상기 제3 모드 및 상기 제4 모드가 순차적으로 반복되도록 상기 제2 제어 신호를 생성할 수 있다.Here, when the sign of the output voltage is negative, the control unit sets a case where the third switch is in an on state as a third mode, sets a case in which the third switch is in an off state as a fourth mode, and sets the third mode as a fourth mode. The second control signal may be generated such that the third mode and the fourth mode are sequentially repeated.
본 발명의 일 실시예에 따르면 벅-부스트 동작으로 출력 전압을 승압 및 강압할 수 있는 인버터가 제공될 수 있다.According to an embodiment of the present invention, an inverter capable of boosting and stepping down an output voltage using a buck-boost operation may be provided.
본 발명의 일 실시예에 따르면 고주파로 동작하는 스위치의 개수를 제한하여, 전력 손실을 줄일 수 있는 인버터 제어 장치가 제공될 수 있다. According to an embodiment of the present invention, an inverter control device capable of reducing power loss by limiting the number of switches operating at high frequency may be provided.
도 1은 종래의 인버터들을 나타낸 도면이다.
도 2는 본원 발명의 일 실시예에 따른 인버터 회로를 나타낸 도면이다.
도 3은 본원 발명의 일 실시예에 따른 기생 커패시터를 갖는 그리드에 연결된 인버터를 나타낸 도면이다.
도 4는 본원 발명의 일 실시예에 따른 인버터 제어 장치의 스위칭 방법을 나타낸 타이밍도이다.
도 5는 본원 발명의 일 실시예에 따른 인버터의 단순화된 회로를 나타낸 도면이다.
도 6은 본원 발명의 인버터의 제어 신호 입력을 위한 블록 다이어그램을 나타낸 도면이다.
도 7은 출력 전압의 부호가 양인 경우 인버터의 모드에 따른 회로를 나타낸 도면이다.
도 8은 출력 전압의 부호가 음인 경우 인버터의 모드에 따른 회로를 나타낸 도면이다.
도 9는 인버터의 부스트 동작에서의 시뮬레이션 결과를 나타낸 그래프이다.
도 10은 인버터의 벅 동작에서의 시뮬레이션 결과를 나타낸 그래프이다.1 is a diagram showing conventional inverters.
2 is a diagram showing an inverter circuit according to an embodiment of the present invention.
3 is a diagram illustrating an inverter connected to a grid having a parasitic capacitor according to an embodiment of the present invention.
4 is a timing diagram illustrating a switching method of an inverter control device according to an embodiment of the present invention.
5 is a diagram showing a simplified circuit of an inverter according to an embodiment of the present invention.
6 is a block diagram showing a control signal input of the inverter of the present invention.
7 is a diagram illustrating a circuit according to an inverter mode when the sign of the output voltage is positive.
8 is a diagram illustrating a circuit according to an inverter mode when a sign of an output voltage is negative.
9 is a graph showing simulation results in a boost operation of an inverter.
10 is a graph showing simulation results in buck operation of an inverter.
본 명세서에 기재된 실시예는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 명확히 설명하기 위한 것이므로, 본 발명이 본 명세서에 기재된 실시예에 한정되는 것은 아니며, 본 발명의 범위는 본 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.The embodiments described in this specification are intended to clearly explain the spirit of the present invention to those skilled in the art to which the present invention belongs, so the present invention is not limited to the embodiments described in this specification, and the The scope should be construed to include modifications or variations that do not depart from the spirit of the invention.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 판례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.The terms used in this specification have been selected as general terms that are currently widely used as much as possible in consideration of the functions in the present invention, but these may vary depending on the intention of those skilled in the art, precedents, or the emergence of new technologies to which the present invention belongs. can However, in the case where a specific term is defined and used in an arbitrary meaning, the meaning of the term will be separately described. Therefore, the terms used in this specification should be interpreted based on the actual meaning of the term and the overall content of this specification, not the simple name of the term.
본 명세서에 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본 발명이 도면에 의해 한정되는 것은 아니다.The drawings accompanying this specification are intended to easily explain the present invention, and the shapes shown in the drawings may be exaggerated as necessary to aid understanding of the present invention, so the present invention is not limited by the drawings.
본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.If it is determined that a detailed description of a known configuration or function related to the present invention in this specification may obscure the gist of the present invention, a detailed description thereof will be omitted if necessary.
인버터에 누설 전류가 일정 수치 이상인 경우, 감전 등의 안전 사고를 초래할 수 있다. 누설 전류에 대해 법률적으로 규제하고 있는데, 예를 들어 독일 코드 VDE 0126-1-1에 의하면 누설 전류는 0.3A를 초과할 수 없다. 따라서 누설 전류가 법적 값을 초과하지 않도록 인버터를 설계하여야 한다.If the leakage current in the inverter exceeds a certain level, safety accidents such as electric shock may occur. Leakage current is regulated by law. For example, according to the German code VDE 0126-1-1, the leakage current cannot exceed 0.3A. Therefore, the inverter must be designed so that the leakage current does not exceed the legal value.
누설 전류를 감소하기 위해, 종래에 많은 인버터들이 설계되었다.In order to reduce the leakage current, many inverters have been designed in the past.
도 1은 종래의 인버터들을 나타낸 도면이다. 구체적으로, 도 1(a)는 H5 인버터를 나타낸 도면이고, 도 1(b)는 H6 인버터를 나타낸 도면이고, 도 1(c)는 헤릭(Heric) 인버터를 나타낸 도면이다.1 is a diagram showing conventional inverters. Specifically, FIG. 1(a) is a diagram showing an H5 inverter, FIG. 1(b) is a diagram showing an H6 inverter, and FIG. 1(c) is a diagram showing a Heric inverter.
도 1을 참조하면, 종래의 인버터들은 변압기가 없는 비절연 인버터이지만, 이들의 토폴로지에는 강압 동작만 존재한다. 인버터를 사용하는 여러 장치, 특히 태양광 패널 등의 장치들의 출력 전압은 환경 조건에 따라 광범위하게 변할 수 있다. 따라서, 상기 장치에 포함된 인버터에는 강압 동작뿐만 아니라 승압 동작까지 수행할 수 있는 벅-부스트 기능이 필요하다.Referring to FIG. 1, conventional inverters are non-isolated inverters without a transformer, but only step-down operation exists in their topology. The output voltage of many devices using inverters, particularly solar panels and the like, can vary widely depending on environmental conditions. Therefore, the inverter included in the device needs a buck-boost function capable of performing not only a step-down operation but also a step-up operation.
벅-부스트 기능을 수행하기 위한 일 방법은, 강압 인버터에 승압 라인 주파수 변압기를 추가하는 방법이다. 그러나, 변압기로 인해 효율이 감소하고, 크기, 무게 및 비용은 증가되는 문제점이 존재한다.One way to perform the buck-boost function is to add a step-up line frequency transformer to the step-down inverter. However, there are problems in that the efficiency decreases due to the transformer and the size, weight, and cost increase.
벅-부스트 기능을 수행하기 위한 다른 방법은, 강압 인버터와 승압 DC-DC 컨버터를 직렬로 연결하는 방법이다. 그러나, 이는 두개의 높은 주파수 단계가 필요할 수 있다.Another way to achieve the buck-boost function is to connect a step-down inverter and a step-up DC-DC converter in series. However, this may require two high frequency steps.
두 단계 인버터의 단점을 극복하기 위해 단일 단계 벅-부스트 인버터를 사용하는 방법도 존재한다. 단일 단계 벅-부스트 인버터는 전원 전압이 출력 피크 전압보다 높을 때 강압하는 벅 모드로 동작하고, 소스 전압이 출력 피크 전압보다 낮을 때 승압하는 부스트 모드로 동작할 수 있다.To overcome the disadvantages of two-stage inverters, there is also a way to use single-stage buck-boost inverters. A single-stage buck-boost inverter can operate in buck mode, stepping down when the supply voltage is higher than the output peak voltage, and in boost mode, stepping up when the source voltage is lower than the output peak voltage.
단일 단계 차동 부스트 인버터는 2개의 부스트 DC-DC 컨버터를 사용하여 단일 단계에서 벅-부스트 동작을 할 수 있다. 그러나, 출력 전류가 연속적이지 않으며, 누설 전류가 효과적으로 제거되지 않는다.A single-stage differential boost inverter can achieve buck-boost operation in a single stage using two boost DC-DC converters. However, the output current is not continuous, and the leakage current is not effectively eliminated.
또 다른 방법으로, 듀얼 벅 구조의 벅-부스트를 사용하여 스위칭 신호의 데드 타임을 제거하는 방법이 있다. 그러나, 이 방법은 많은 수동 소자가 필요하고, 누설 전류가 효과적으로 제거되지 않는다는 문제점이 존재한다.As another method, there is a method of removing the dead time of a switching signal using a buck-boost of a dual buck structure. However, this method has a problem in that many passive elements are required and leakage current is not effectively removed.
따라서, 본원 발명은 새로운 타입의 풀브릿지 H6 벅-부스트 인버터에 대한 것으로, 본원 발명에 의하면 벅-부스트 동작을 함으로써 전압의 범위를 넓힐 수 있고, 누설 전류를 효과적으로 제거할 수 있다.Therefore, the present invention relates to a new type of full-bridge H6 buck-boost inverter. According to the present invention, the voltage range can be widened and leakage current can be effectively removed by performing a buck-boost operation.
도 2는 본원 발명의 일 실시예에 따른 인버터 회로를 나타낸 도면이다.2 is a diagram showing an inverter circuit according to an embodiment of the present invention.
도 2를 참조하면, 본원 발명의 일 실시예에 따른 인버터 회로는 복수의 스위치를 포함할 수 있다. 인버터 회로는 라인 주파수로 동작하는 스위치들과 고주파로 동작하는 스위치들을 포함할 수 있다. 이때, 라인 주파수는 인버터와 연계된 계통의 주파수일 수 있다.Referring to FIG. 2 , an inverter circuit according to an embodiment of the present invention may include a plurality of switches. The inverter circuit may include switches operating at line frequency and switches operating at high frequency. In this case, the line frequency may be a frequency of a grid associated with the inverter.
본원 발명의 인버터는 고주파로 동작하는 스위치의 개수를 한 개로 제한할 수 있다. 따라서, 본원 발명의 인버터는 종래의 인버터 토폴로지보다 전력 손실을 크게 줄일 수 있다. 즉, 모든 스위치가 고주파로 동작하는 종래의 토폴로지보다 고주파에서 동작하는 스위치의 개수가 적기 때문에, 스위치 간 상호 작용에 의한 전파 방해(EMI)가 감소하여, 전력 손실을 줄일 수 있다.In the inverter of the present invention, the number of switches operating at high frequency may be limited to one. Therefore, the inverter of the present invention can significantly reduce power loss compared to conventional inverter topologies. That is, since the number of switches operating at a high frequency is smaller than that of the conventional topology in which all switches operate at a high frequency, electromagnetic interference (EMI) due to interaction between switches is reduced, thereby reducing power loss.
본원 발명에서 고주파로 동작하는 스위치의 개수를 한 개로 제한한다는 것은 고주파로 동작하는 스위치가 하나인 것을 의미할 수 있다. 예를 들어, 스위치 개수 제한은 제1 스위치만 고주파로 동작하고 나머지 스위치는 라인 주파수로 동작하는 것을 의미하는 것일 수 있다.In the present invention, limiting the number of switches operating at high frequency to one may mean that there is only one switch operating at high frequency. For example, limiting the number of switches may mean that only the first switch operates at a high frequency and the other switches operate at a line frequency.
또한 예를 들어, 스위치 개수 제한은 제1 구간에서는 제1 스위치만 고주파로 동작하고, 제2 구간에서는 제2 스위치만 고주파로 동작하는 등 고주파로 동작할 수 있는 스위치의 개수는 복수개이나, 일 시점에서 고주파로 동작하는 스위치의 개수가 한 개인 것을 의미하는 것일 수 있다.In addition, for example, the limit on the number of switches is that only the first switch operates at high frequency in the first section and only the second switch operates at high frequency in the second section. It may mean that the number of switches operating at high frequency is one.
특히, 본원 발명은 출력 전압이 양인 경우에 고주파로 동작하는 스위치의 개수를 1개로 제한하고, 출력 전압이 음인 경우에도 고주파로 동작하는 스위치의 개수를 1개로 제한한다. 구체적인 내용은 도 4를 참고하여 아래에서 설명한다.In particular, the present invention limits the number of switches operating at high frequency to one when the output voltage is positive, and limits the number of switches operating at high frequency to one even when the output voltage is negative. Details will be described below with reference to FIG. 4 .
인버터 회로에서, 제1 스위치(S1) 및 제2 스위치(S2)는 서로 직렬로 연결되어 있다. 또한, 제3 스위치(S3) 및 제4 스위치(S4)는 서로 직렬로 연결되어 있다. 제1 스위치(S1)와 제2 스위치(S2) 및 제3 스위치(S3)와 제4 스위치(S4)는 서로 병렬로 연결되어 있다.In the inverter circuit, the first switch S1 and the second switch S2 are connected in series with each other. In addition, the third switch (S3) and the fourth switch (S4) are connected in series with each other. The first switch S1, the second switch S2, the third switch S3, and the fourth switch S4 are connected in parallel to each other.
인버터 회로에서, 제1 스위치(S1)와 제2 스위치(S2) 사이의 마디 및 제3 스위치(S3)와 제4 스위치(S4) 사이의 마디에는 입력 전원이 연결될 수 있다. 따라서, 본원 발명의 토폴로지는 풀브릿지 토폴로지 또는 H6 토폴로지의 일종일 수 있다.In the inverter circuit, input power may be connected to a node between the first switch S1 and the second switch S2 and a node between the third switch S3 and the fourth switch S4. Therefore, the topology of the present invention may be a kind of full bridge topology or H6 topology.
인버터 회로에서, 제1 스위치(S1)와 제3 스위치(S3) 사이의 마디 및 제2 스위치(S2)와 제4 스위치(S4) 사이의 마디에 그리드가 연결될 수 있다. 이때, 상기 마디들과 그리드 사이에는 인덕터, 커패시터, 스위치 등 복수의 수동 소자가 연결될 수 있다.In the inverter circuit, a grid may be connected to a node between the first switch S1 and the third switch S3 and a node between the second switch S2 and the fourth switch S4. In this case, a plurality of passive elements such as inductors, capacitors, and switches may be connected between the nodes and the grid.
구체적으로, 제1 스위치(S1)와 제3 스위치(S3) 사이의 마디는 제1 커패시터(C1) 및 제1 인덕터(L1)와 연결될 수 있다. 또한 제2 스위치(S2)와 제4 스위치(S4) 사이의 마디 및 상기 제1 커패시터(C1)에 양방향 스위치가 연결될 수 있다.Specifically, a node between the first switch S1 and the third switch S3 may be connected to the first capacitor C1 and the first inductor L1. Also, a bidirectional switch may be connected to a node between the second switch S2 and the fourth switch S4 and to the first capacitor C1.
제4 스위치(S4)는 각각 스위치 소자 1개와 스위치 소자와 역병렬 연결된 다이오드 1개를 포함할 수 있다.Each of the fourth switches S4 may include one switch element and one diode connected in antiparallel to the switch element.
도 2(a)에는 양방향 스위치(Sa)가 간단하게 도시되어 있으나, 양방향 스위치(Sa)는 도 2(b)와 같이 스위치 소자 2개와 다이오드 2개를 포함할 수 있다. 양방향 스위치(Sa)에 포함된 다이오드는 도 2(b)에 도시된 바와 같이 각각 스위치 소자와 역병렬 연결되어 있을 수 있다.Although the bi-directional switch Sa is simply shown in FIG. 2 (a), the bi-directional switch Sa may include two switch elements and two diodes as shown in FIG. 2 (b). Diodes included in the bi-directional switch Sa may be connected in anti-parallel to each switch element, as shown in FIG. 2(b).
즉, 양방향 스위치(Sa)는 제1 스위치 소자(S5a) 및 제2 스위치 소자(S5b)를 포함할 수 있다. 이때, 양방향 스위치(Sa)에 포함된 제1 스위치 소자(S5a)에 연결된 제1 다이오드의 방향은 양방향 스위치(Sa)에 포함된 제2 스위치 소자(S5b)에 연결된 제2 다이오드의 방향과 반대일 수 있다.That is, the bidirectional switch Sa may include a first switch element S5a and a second switch element S5b. At this time, the direction of the first diode connected to the first switch element S5a included in the bidirectional switch Sa is opposite to the direction of the second diode connected to the second switch element S5b included in the bidirectional switch Sa. can
인버터 회로는 두개의 인덕터(L0, L1), 디커플링 커패시터(C1) 및 출력 필터 커패시터(C0)를 포함할 수 있다. 출력 인덕터(L0)로 인해, 출력 필터 커패시터(C0)가 없더라도 출력 전압과 전류를 연속적으로 유지할 수 있다. 따라서, 본원 발명의 인버터는 전류를 연속적으로 출력시킬 수 있고, 높은 누설 전류가 없으며 벅-부스트 동작을 수행할 수 있다.The inverter circuit may include two inductors L0 and L1, a decoupling capacitor C1 and an output filter capacitor C0. Due to the output inductor (L0), the output voltage and current can be maintained continuously even without the output filter capacitor (C0). Therefore, the inverter of the present invention can continuously output current, has no high leakage current, and can perform a buck-boost operation.
또한, 본원 발명의 인버터 제어 장치는 인버터 내부에서 높은 주파수에서 동작하는 스위치의 개수를 한 번에 하나로 제한할 수 있으므로, 전력 손실을 크게 줄일 수 있다.In addition, since the inverter control apparatus of the present invention can limit the number of switches operating at a high frequency inside the inverter to one at a time, power loss can be greatly reduced.
도 3은 본원 발명의 일 실시예에 따른 기생 커패시터를 갖는 그리드에 연결된 인버터를 나타낸 도면이다.3 is a diagram illustrating an inverter connected to a grid having a parasitic capacitor according to an embodiment of the present invention.
도 3을 참조하면, 기생 커패시터를 통산 누설 전류(icm)은 공통 모드 전압(Vcm)에 의존할 수 있다. 공통 모드 전압(Vcm)은 출력(노드 a 및 노드 b)과 기준 N 사이의 전압 평균값일 수 있다. 공통 모드 전압(Vcm)과 차동 모드 전압(Vdm)은 다음과 같다.Referring to FIG. 3 , a leakage current (icm) through a parasitic capacitor may depend on a common mode voltage (Vcm). The common mode voltage (Vcm) may be the average value of the voltage between the outputs (node a and node b) and the reference N. The common mode voltage (Vcm) and differential mode voltage (Vdm) are:
여기서 V_aN과 V_bN은 도 3에 도시된 바와 같이 중성선 N에 대한 단자(a와 b) 주변의 전압일 수 있다. 본원 발명의 인버터의 전체 공통 모드 전압(Vcm)은 다음과 같다.Here, V_aN and V_bN may be voltages around terminals a and b with respect to neutral line N as shown in FIG. 3 . The total common mode voltage (Vcm) of the inverter of the present invention is as follows.
여기서 V_cm-dm은 -V_dm/2이다. 위 식을 이용하여 다음과 같은 식을 얻을 수 있다.Here, V_cm-dm is -V_dm/2. Using the above formula, the following formula can be obtained.
출력 전압이 양인 양의 반주기에서는 V_tcm은 V_in과 동일하고, 출력 전압이 음인 음의 반주기에서는 V_tcm은 0이다.In the positive half cycle when the output voltage is positive, V_tcm is equal to V_in, and in the negative half cycle when the output voltage is negative, V_tcm is zero.
도 4는 본원 발명의 일 실시예에 따른 인버터 제어 장치의 스위칭 방법을 나타낸 타이밍도이다. 인버터 제어 장치의 처리는 내부의 제어부(프로세서)에 의해 수행될 수 있다. 이때, 제어부는 인버터의 마이크로 컨트롤 유닛(MCU)일 수 있다. 구체적으로, 제어부는 인버터에 제어 신호를 인가하는 로직 회로 등일 수 있다.4 is a timing diagram illustrating a switching method of an inverter control device according to an embodiment of the present invention. Processing of the inverter control device may be performed by an internal control unit (processor). In this case, the control unit may be a micro control unit (MCU) of the inverter. Specifically, the controller may be a logic circuit for applying a control signal to the inverter.
도 4를 참조하면, 본원 발명의 인버터 제어 장치는 출력 전압의 부호에 따라 인버터 회로의 복수의 스위치들을 제어할 수 있다.Referring to Figure 4, the inverter control device of the present invention can control a plurality of switches of the inverter circuit according to the sign of the output voltage.
인버터 제어 장치에 포함된 제어부의 인버터 제어 방법은 다음과 같다. 인버터 제어 방법은 출력 전압의 부호를 판단하는 단계, 출력 전압의 부호에 따라 제1 스위치(S1)내지 제4 스위치(S4) 및 양방향 스위치(Sa)의 온/오프를 제어하는 제어 신호를 생성하는 단계를 포함할 수 있다.The inverter control method of the controller included in the inverter control device is as follows. The inverter control method includes determining the sign of the output voltage, generating a control signal for controlling the on/off of the first switch (S1) to the fourth switch (S4) and the bidirectional switch (Sa) according to the sign of the output voltage steps may be included.
먼저, 제어부는 출력 전압의 부호를 판단할 수 있다. 제어부는 타이밍에 대해 출력 전압의 부호가 양인 경우(양의 반주기)와 출력 전압의 부호가 음인 경우(음의 반주기)로 나눌 수 있다.First, the control unit may determine the sign of the output voltage. Regarding the timing, the control unit can be divided into a case where the sign of the output voltage is positive (positive half cycle) and a case where the sign of the output voltage is negative (negative half cycle).
출력 전압의 부호가 양인 양의 반주기에는, 제어부는 제1 스위치(S1) 및 제2 스위치 소자(S5b)를 온 상태로 동작하도록 제어할 수 있다. 또한 이때, 제어부는 제2 스위치(S2), 제3 스위치(S3) 및 제1 스위치 소자(S5a)를 오프 상태로 동작하도록 제어할 수 있다.During a positive half-cycle in which the sign of the output voltage is positive, the control unit may control the first switch S1 and the second switch element S5b to operate in an on state. Also, at this time, the control unit may control the second switch S2, the third switch S3, and the first switch element S5a to operate in an off state.
또한 양의 반주기에서, 제어부는 제4 스위치(S4)가 나머지 스위치들보다 고주파로 동작하도록 제어할 수 있다. 구체적으로, 제어부는 제4 스위치(S4)가 제1 제어 신호에 의해 동작하도록 제어할 수 있다.Also, in the positive half cycle, the controller may control the fourth switch S4 to operate at a higher frequency than the other switches. Specifically, the control unit may control the fourth switch S4 to operate by the first control signal.
즉, 제어부는 제1 스위치(S1), 제2 스위치(S2), 제3 스위치(S3) 및 양방향 스위치(S5a, S5b)는 라인 주파수로 동작하고, 제4 스위치(S4)는 고주파로 동작하도록 제어할 수 있다. 제4 스위치(S4)를 제어하는 제1 제어 신호에 대해서는 도 6을 참조하여 이후에 설명한다.That is, the control unit operates the first switch S1, the second switch S2, the third switch S3, and the two-way switches S5a and S5b at line frequency and the fourth switch S4 at high frequency. You can control it. The first control signal for controlling the fourth switch S4 will be described later with reference to FIG. 6 .
제어부는 제4 스위치(S4)의 온/오프 상태에 따라 모드를 구분할 수 있다.The controller may classify the mode according to the on/off state of the fourth switch S4.
예를 들어, 제어부는 제4 스위치(S4)가 온 상태인 경우를 제1 모드로 설정할 수 있다. 구체적으로, 제어부는 일정 주기 내에서, 제4 스위치(S4)가 오프 상태였다가 온 상태로 전환되는 순간부터 제4 스위치(S4)가 다시 오프 상태로 전환되는 순간 까지를 제1 모드로 설정할 수 있다.For example, the controller may set the first mode when the fourth switch S4 is in an on state. Specifically, the control unit can set the first mode from the moment when the fourth switch S4 is turned off and turned on within a certain period to the moment when the fourth switch S4 is turned off again. there is.
또한, 제어부는 제4 스위치(S4)가 오프 상태인 경우를 제2 모드로 설정할 수 있다. 구체적으로, 제어부는 일정 주기 내에서, 제4 스위치(S4)가 온 상태였다가 오프 상태로 전환되는 순간부터 제4 스위치(S4)가 다시 온 상태로 전환되는 순간 까지를 제2 모드로 설정할 수 있다.In addition, the controller may set the second mode when the fourth switch S4 is in an off state. Specifically, the control unit can set the second mode from the moment the fourth switch S4 is turned on and then turned off to the moment when the fourth switch S4 is turned back on within a certain period. there is.
제어부는 제1 모드 - 제2 모드 - 제1 모드 - 제2 모드의 패턴이 반복되도록 인버터를 제어할 수 있다. 즉, 제어부는 양의 반주기에서 제1 모드 및 제2 모드가 순차적으로 반복되도록 제4 스위치(S4)에 대한 제어 신호를 생성할 수 있다.The controller may control the inverter so that the pattern of the first mode - the second mode - the first mode - the second mode is repeated. That is, the controller may generate a control signal for the fourth switch S4 such that the first mode and the second mode are sequentially repeated in a positive half cycle.
제어부의 제어에 의해 양의 반주기에서 상기 제1 모드 및 제2 모드가 출력 전압이 0이 될때까지 반복될 수 있다.Under the control of the controller, the first mode and the second mode may be repeated in a positive half cycle until the output voltage becomes zero.
양의 반주기에서 제어부는 다음과 같은 식을 따라 제어 신호를 생성할 수 있다. 아래 식 1은 제1 제어 신호의 듀티(duty) 사이클과 관련된 듀티 비(ratio)를 나타낸 식이다.In the positive half cycle, the control unit may generate a control signal according to the following equation.
[식 1][Equation 1]
(
구체적으로, 제어부는 식 1에 기초하여 제4 스위치(S4)를 제어하는 제1 제어 신호를 생성할 수 있다. 이때, 원하는 V0에 따라 변조 지수를 다르게 설정할 수 있다.Specifically, the controller may generate a first control signal for controlling the fourth switch S4 based on
제어부의 제어 신호 생성에 대해서는 도 6에 자세하게 도시되어 있다.The control signal generation of the control unit is shown in detail in FIG. 6 .
출력 전압의 부호가 음인 음의 반주기에는, 제어부는 제2 스위치(S2) 및 제1 스위치 소자(S5a)를 온 상태로 동작하도록 제어할 수 있다. 또한 이때, 제1 스위치(S1), 제4 스위치(S4) 및 제2 스위치 소자(S5b)를 오프 상태로 동작하도록 제어할 수 있다.During a negative half-cycle in which the sign of the output voltage is negative, the control unit may control the second switch S2 and the first switch element S5a to operate in an on state. Also, at this time, the first switch S1, the fourth switch S4, and the second switch element S5b may be controlled to operate in an off state.
또한 음의 반주기에서, 제어부는 제3 스위치(S3)가 나머지 스위치들보다 고주파로 동작하도록 제어할 수 있다. 구체적으로, 제어부는 제3 스위치(S3)가 제2 제어 신호에 의해 동작하도록 제어할 수 있다.Also, in the negative half cycle, the control unit may control the third switch S3 to operate at a higher frequency than the other switches. Specifically, the control unit may control the third switch S3 to operate by the second control signal.
즉, 제어부는 제1 스위치(S1), 제2 스위치(S2), 제4 스위치(S4) 및 양방향 스위치(S5a, S5b)는 라인 주파수로 동작하고, 제3 스위치(S3)는 고주파로 동작하도록 제어할 수 있다. 제3 스위치(S3)를 제어하는 제2 제어 신호에 대해서는 도 6을 참조하여 이후에 설명한다.That is, the control unit operates the first switch S1, the second switch S2, the fourth switch S4, and the two-way switches S5a and S5b at line frequency and the third switch S3 at high frequency. You can control it. The second control signal for controlling the third switch S3 will be described later with reference to FIG. 6 .
제어부는 제3 스위치(S3)의 온/오프 상태에 따라 모드를 구분할 수 있다.The controller may classify the mode according to the on/off state of the third switch S3.
예를 들어, 제어부는 제3 스위치(S3)가 온 상태인 경우를 제3 모드로 설정할 수 있다. 구체적으로, 제어부는 일정 주기 내에서, 제3 스위치(S3)가 오프 상태였다가 온 상태로 전환되는 순간부터 제3 스위치(S3)가 다시 오프 상태로 전환되는 순간 까지를 제3 모드로 설정할 수 있다.For example, the control unit may set the third mode when the third switch S3 is in an on state. Specifically, within a certain period, the third switch (S3) from the moment when the third switch (S3) is turned off and then turned on to the moment when the third switch (S3) is switched back to the off state can be set as the third mode there is.
또한, 제어부는 제3 스위치(S3)가 오프 상태인 경우를 제4 모드로 설정할 수 있다. 구체적으로, 제어부는 일정 주기 내에서, 제3 스위치(S3)가 온 상태였다가 오프 상태로 전환되는 순간부터 제3 스위치(S3)가 다시 온 상태로 전환되는 순간 까지를 제4 모드로 설정할 수 있다.In addition, the controller may set the fourth mode when the third switch S3 is in an off state. Specifically, within a certain period, the third switch (S3) from the moment the third switch (S3) was turned on to the off state until the moment when the third switch (S3) is switched back to the on state can be set as the fourth mode there is.
제어부는 제3 모드 - 제4 모드 - 제3 모드 - 제4 모드의 패턴이 반복되도록 인버터를 제어할 수 있다. 즉, 제어부는 음의 반주기에서 제3 모드 및 제4 모드가 순차적으로 반복되도록 제3 스위치(S3)에 대한 제어 신호를 생성할 수 있다.The controller may control the inverter so that the pattern of the third mode - the fourth mode - the third mode - the fourth mode is repeated. That is, the control unit may generate a control signal for the third switch S3 so that the third mode and the fourth mode are sequentially repeated in the negative half cycle.
제어부의 제어에 의해 음의 반주기에서 상기 제3 모드 및 제4 모드가 출력 전압이 0이 될때까지 반복될 수 있다.Under the control of the controller, the third mode and the fourth mode may be repeated in a negative half cycle until the output voltage becomes zero.
음의 반주기에서 제어부는 다음과 같은 식을 따라 제어 신호를 생성할 수 있다. 아래 식 2는 제2 제어 신호의 듀티(duty) 사이클과 관련된 듀티 비(ratio)를 나타낸 식이다.In the negative half cycle, the control unit may generate a control signal according to the following equation.
[식 2][Equation 2]
(
구체적으로, 제어부는 식 2에 기초하여 제3 스위치(S3)를 제어하는 제2 제어 신호를 생성할 수 있다. 이때, 원하는 V0에 따라 변조 지수를 다르게 설정할 수 있다.Specifically, the control unit may generate a second control signal for controlling the third switch S3 based on
제어부의 제어 신호 생성에 대해서는 도 6에 자세하게 도시되어 있다.The control signal generation of the control unit is shown in detail in FIG. 6 .
도 5는 본원 발명의 일 실시예에 따른 인버터의 단순화된 회로를 나타낸 도면이다.5 is a diagram showing a simplified circuit of an inverter according to an embodiment of the present invention.
도 5(a)는 출력 전압의 부호가 양인 양의 반주기에서의 회로를 나타낸 것이고, 도 5(b)는 출력 전압의 부호가 음인 음의 반주기에서의 회로를 나타낸 것이다.5(a) shows a circuit in a positive half cycle where the sign of the output voltage is positive, and FIG. 5(b) shows a circuit in a negative half cycle where the sign of the output voltage is negative.
도 5(a)를 참조하면, 양의 반주기에서 항상 온 또는 오프 상태인 스위치를 고려한다면, 회로도를 간략화할 수 있다. 구체적으로, 양의 반주기에서 항상 같은 상태를 유지하는 스위치는 제1 스위치(S1), 제2 스위치(S2), 제3 스위치(S3) 및 양방향 스위치(S5a, S5b)이다. 따라서, 위 스위치들을 단순화시키면, 양의 반주기에서의 회로를 제4 스위치(S4) 중심으로 도 5(a)와 같이 나타낼 수 있다.Referring to FIG. 5(a), if a switch that is always on or off in a positive half cycle is considered, the circuit diagram can be simplified. Specifically, the switches that always maintain the same state in the positive half cycle are the first switch S1, the second switch S2, the third switch S3, and the bidirectional switches S5a and S5b. Therefore, if the above switches are simplified, the circuit in the positive half cycle can be represented as shown in FIG. 5 (a) centered on the fourth switch (S4).
마찬가지로 도5(b)를 참조하면, 음의 반주기에서 항상 온 또는 오프 상태인 스위치를 고려한다면, 회로도를 간략화할 수 있다. 구체적으로, 음의 반주기에서 항상 같은 상태를 유지하는 스위치는 제1 스위치(S1), 제2 스위치(S2), 제4 스위치(S4) 및 양방향 스위치(S5a, S5b)이다. 따라서, 위 스위치들을 단순화시킨다면, 음의 반주기에서의 회로를 제3 스위치(S3) 중심으로 도 5(b)와 같이 나타낼 수 있다.Likewise, referring to FIG. 5(b), if a switch that is always on or off in a negative half cycle is considered, the circuit diagram can be simplified. Specifically, the switches that always maintain the same state in the negative half cycle are the first switch S1, the second switch S2, the fourth switch S4, and the bidirectional switches S5a and S5b. Therefore, if the above switches are simplified, the circuit in the negative half cycle can be represented as shown in FIG. 5(b) centered on the third switch S3.
도 6은 본원 발명의 인버터의 제어 신호 입력을 위한 블록 다이어그램을 나타낸 도면이다.6 is a block diagram showing a control signal input of the inverter of the present invention.
도 6을 참조하면, 제어부의 제어 신호 생성 단계를 블록 다이어그램을 통해 파악할 수 있다. 제어 신호는 위의 식 1 및 식 2에 의해 획득한 듀티 비를 사용하여 생성될 수 있다.Referring to FIG. 6 , the control signal generation step of the control unit can be grasped through a block diagram. The control signal may be generated using the duty ratio obtained by
예를 들어, 제4 스위치(S4)의 제어 신호를 생성하는 경우, 기준 신호 Gsin(wt)에 듀티 비 0.5, 진폭 1 및 라인 주파수 f의 라인 주파수 구형파(V_rec)를 곱한다. 이때, G는 V_in/V0이고, 이는 D/(1-D)로 나타낼 수 있다.For example, when generating the control signal of the fourth switch S4, the reference signal Gsin(wt) is multiplied by a line frequency square wave V_rec having a duty ratio of 0.5, an amplitude of 1, and a line frequency f. At this time, G is V_in/V0, which can be expressed as D/(1-D).
그리고 생성된 반파 정현파 신호는 상수 1과 더해진다. 이후 1을 더해진 신호로 나눠 얻은 역수를 반송파 신호와 함께 비교기를 거쳐 제1 제어 신호가 생성된다.And the generated half-wave sinusoidal signal is added to the constant 1. Then, the reciprocal obtained by dividing 1 by the added signal is passed through a comparator together with the carrier signal to generate a first control signal.
마찬가지로, 제3 스위치(S3)의 제어 신호를 생성하는 경우, 반전된 구형파 신호에 V_rec를 곱한다. 그 결과 생성된 반파 정현파 신호는 상수 1과 더해진다. 이후 1이 더해진 신호로 나눠 얻은 역수를 반송파 신호와 함께 비교기를 거쳐 제2 제어 신호가 생성된다.Similarly, when generating the control signal of the third switch S3, the inverted square wave signal is multiplied by V_rec. The resulting half-wave sinusoidal signal is added with the constant 1. Then, the reciprocal obtained by dividing the signal by which 1 is added is passed through a comparator together with the carrier signal to generate a second control signal.
나머지 제1 스위치(S1), 제2 스위치(S2) 및 양방향 스위치(S5a, S5b)의 제어 신호도 도 6의 블록 다이어그램을 따라 생성될 수 있다.Control signals of the remaining first switch S1 , second switch S2 , and bi-directional switches S5a and S5b may also be generated according to the block diagram of FIG. 6 .
도 7은 출력 전압의 부호가 양인 경우 인버터의 모드에 따른 회로를 나타낸 도면이다. 즉, 도 7은 양의 반주기에서의 회로를 나타낸 도면이다.7 is a diagram illustrating a circuit according to an inverter mode when the sign of the output voltage is positive. That is, FIG. 7 is a diagram showing a circuit in a positive half cycle.
도 7(a)는 제1 모드에서의 전류 흐름을 나타낸 회로도이고, 도 7(b)는 제2 모드에서의 전류 흐름을 나타낸 회로도이다.7(a) is a circuit diagram showing current flow in the first mode, and FIG. 7(b) is a circuit diagram showing current flow in the second mode.
도 7(a)를 참조하면, 제1 모드에서 도 4의 타이밍도에 의해 전류는 V_in에서 제4 스위치(S4)를 지난다. 이어서, 전류는 인덕터(L1)을 지날 수 있다. 인덕터(L1)를 지난 일부 전류는 커패시터(C1) 및 인덕터(L0)를 지날 수 있다. 또한, 인덕터(L1)를 지난 일부 전류는 제1 스위치(S1)를 지나 다시 V_in으로 향할 수 있다.Referring to FIG. 7(a) , according to the timing diagram of FIG. 4 in the first mode, the current passes through the fourth switch S4 at V_in. Current may then pass through inductor L1. Some current past inductor L1 may pass through capacitor C1 and inductor L0. In addition, some of the current passing through the inductor L1 may pass through the first switch S1 and return to V_in.
이때, 인덕터 전류 i_L1는 V_in/L1의 기울기로 선형적으로 증가하고, 인덕터 전류 i_L0는 V_in/L0의 기울기로 선형적으로 증가한다. 커패시터 C1은 방전된다.At this time, the inductor current i_L1 linearly increases with a slope of V_in/L1, and the inductor current i_L0 linearly increases with a slope of V_in/L0. Capacitor C1 is discharged.
도 7(b)를 참조하면, 제2 모드에서 도 4의 타이밍도에 의해 전류는 도 7(b)에 도시된 폐회로에서만 흐를 수 있다. 제2 모드에서 제4 스위치(S4)가 오프 상태이기 때문에, 전류가 도시된 폐회로에서만 흐르게 된다.Referring to FIG. 7(b), in the second mode, according to the timing diagram of FIG. 4, current can flow only in the closed circuit shown in FIG. 7(b). Since the fourth switch S4 is off in the second mode, current flows only in the illustrated closed circuit.
이때, 인덕터 전류 i_L1는 V_in/L1는 -V_0/L1의 기울기로 선형적으로 감소하고, 인덕터 전류 i_L0는 -V0/L0의 기울기로 선형적으로 감소한다. 커패시터 C1은 충전된다.At this time, the inductor current i_L1, V_in/L1, decreases linearly with a slope of -V_0/L1, and the inductor current i_L0 decreases linearly with a slope of -V0/L0. Capacitor C1 is charged.
도 8은 출력 전압의 부호가 음인 경우 인버터의 모드에 따른 회로를 나타낸 도면이다. 즉, 도 8은 음의 반주기에서의 회로를 나타낸 도면이다.8 is a diagram illustrating a circuit according to an inverter mode when a sign of an output voltage is negative. That is, FIG. 8 is a diagram showing a circuit in a negative half cycle.
도 8(a)는 제3 모드에서의 전류 흐름을 나타낸 회로도이고, 도 8(b)는 제4 모드에서의 전류 흐름을 나타낸 회로도이다.8(a) is a circuit diagram showing current flow in the third mode, and FIG. 8(b) is a circuit diagram showing current flow in the fourth mode.
도 8(a)를 참조하면, 제3 모드에서 전류는 V_in에서 제3 스위치(S3)를 지난다. 이어서, 전류는 인덕터(L1)을 지날 수 있다. 인덕터(L1)를 지난 일부 전류는 커패시터(C0), 저항 및 인덕터(L0)를 지날 수 있다. 또한, 인덕터(L1)를 지난 일부 전류는 제2 스위치(S2)를 지나 다시 V_in으로 향할 수 있다.Referring to FIG. 8(a), in the third mode, current passes through the third switch S3 at V_in. Current may then pass through inductor L1. Some current past inductor L1 may pass through capacitor C0, resistor and inductor L0. In addition, some of the current passing through the inductor L1 may pass through the second switch S2 and return to V_in.
이때, 인덕터 전류 i_L1는 -V_in/L1의 기울기로 선형적으로 증가하고, 인덕터 전류 i_L0는 -V_in/L0의 기울기로 선형적으로 증가한다. 커패시터 C1은 방전된다.At this time, the inductor current i_L1 linearly increases with a slope of -V_in/L1, and the inductor current i_L0 linearly increases with a slope of -V_in/L0. Capacitor C1 is discharged.
도 8(b)를 참조하면, 제4 모드에서 도 4의 타이밍도에 의해 전류는 도 8(b)에 도시된 폐회로에서만 흐를 수 있다. 제4 모드에서 제3 스위치(S3)가 오프 상태이기 때문에, 전류가 도시된 폐회로에서만 흐르게 된다.Referring to FIG. 8(b), in the fourth mode, according to the timing diagram of FIG. 4, current can flow only in the closed circuit shown in FIG. 8(b). Since the third switch S3 is off in the fourth mode, current flows only in the illustrated closed circuit.
이때, 인덕터 전류 i_L1는 V_in/L1는 -V_0/L1의 기울기로 선형적으로 감소하고, 인덕터 전류 i_L0는 -V0/L0의 기울기로 선형적으로 감소한다. 커패시터 C1은 충전된다.At this time, the inductor current i_L1, V_in/L1, decreases linearly with a slope of -V_0/L1, and the inductor current i_L0 decreases linearly with a slope of -V0/L0. Capacitor C1 is charged.
도 9는 인버터의 부스트 동작에서의 시뮬레이션 결과를 나타낸 그래프이다. 도 9를 참조하면, 전압을 승압하는 인버터의 부스트 동작 결과를 알 수 있다.9 is a graph showing simulation results in a boost operation of an inverter. Referring to FIG. 9 , a result of a boost operation of an inverter that boosts a voltage can be seen.
도 9(a)는 인버터의 입력 전압, 출력 전압 및 출력 전류의 그래프이고, 도 9(b)는 인버터의 입력 전압, 출력 전압 및 인덕터의 전류를 나타낸 그래프이고, 도 9(c)는 드레인-소스 전압의 그래프이다. 도 9를 참조하면, 본원 발명의 제안 회로에 의해 출력 전압이 승압되어, 출력 전압(V0)이 입력 전압(Vin)보다 높아진 것을 확인할 수 있다.9(a) is a graph of the input voltage, output voltage and output current of the inverter, FIG. 9(b) is a graph showing the input voltage, output voltage and current of the inductor of the inverter, and FIG. 9(c) is a drain- It is a graph of source voltage. Referring to FIG. 9 , it can be seen that the output voltage is boosted by the proposed circuit of the present invention, so that the output voltage V0 is higher than the input voltage Vin.
도 10은 인버터의 벅 동작에서의 시뮬레이션 결과를 나타낸 그래프이다. 도 10을 참조하면, 전압을 강압하는 인버터의 벅 동작 결과를 알 수 있다.10 is a graph showing simulation results in buck operation of an inverter. Referring to FIG. 10 , a buck operation result of an inverter stepping down a voltage can be seen.
도 10(a)는 인버터의 입력 전압, 출력 전압 및 출력 전류의 그래프이고, 도 10(b)는 인버터의 입력 전압, 출력 전압 및 인덕터의 전류를 나타낸 그래프이고, 도 10(c)는 드레인-소스 전압의 그래프이다. 도 10을 참조하면, 본원 발명의 제안 회로에 의해 출력 전압이 강압되어, 출력 전압(V0)이 입력 전압(Vin)보다 낮아진 것을 확인할 수 있다.10(a) is a graph of the input voltage, output voltage and output current of the inverter, FIG. 10(b) is a graph showing the input voltage, output voltage and current of the inductor of the inverter, and FIG. 10(c) is a drain- It is a graph of source voltage. Referring to FIG. 10 , it can be seen that the output voltage is stepped down by the proposed circuit of the present invention, so that the output voltage (V0) is lower than the input voltage (Vin).
본원 발명의 풀브릿지 벅-부스트 인버터는 누설 전류의 문제를 해결할 수 있고, 비교적 간단한 회로 토폴로지를 가지고 있어 저비용, 고효율 및 고전력의 인버터를 구현할 수 있다. 특히, 본원 발명의 풀브릿지 벅-부스트 인버터는 어느 시점에서 고주파로 동작하는 스위치의 개수를 한 개로 제한하여, 전력 손실을 크게 줄일 수 있다.The full-bridge buck-boost inverter of the present invention can solve the problem of leakage current, and has a relatively simple circuit topology, so that a low-cost, high-efficiency, and high-power inverter can be implemented. In particular, the full-bridge buck-boost inverter of the present invention can greatly reduce power loss by limiting the number of switches operating at a high frequency to one at any point in time.
따라서, 본원 발명의 풀브릿지 벅-부스트 인버터는 종래의 인버터보다 더 태양광 발전 어플리케이션에 적합할 수 있다. 보원 발명의 인버터는 6개의 스위치만 필요로 하며 연속 출력 전류를 제공할 수 있다.Thus, the full bridge buck-boost inverter of the present invention may be more suitable for solar power applications than conventional inverters. The inverter of Bowon's invention requires only six switches and can provide continuous output current.
또한, 일반적으로 계통에 연계된 동작의 경우 계통에 주입되는 전류를 제어하기 위해 계통과 인버터 사이에 인덕터가 필요하다. 그러나, 본원 발명의 인버터는 연속 출력 전류를 가지므로 계통 연계뙨 동작을 위한 인덕터가 추가적으로 필요하지 않다는 이점이 있다.In addition, in general, an inductor is required between the grid and the inverter in order to control the current injected into the grid in the case of grid-connected operation. However, since the inverter of the present invention has a continuous output current, there is an advantage that an additional inductor is not required for grid-connected operation.
본원 발명은 태양광 장치에 한정되지 않고 누설 전류의 문제의 해결이 필요하고, 출력 전압을 승압 및 강압해야하는 다른 어플리케이션에도 적용될 수 있다.The present invention is not limited to a photovoltaic device, and may be applied to other applications in which the leakage current problem needs to be solved and the output voltage needs to be boosted and stepped down.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다The method according to the embodiment may be implemented in the form of program instructions that can be executed through various computer means and recorded on a computer readable medium. The computer readable medium may include program instructions, data files, data structures, etc. alone or in combination. Program commands recorded on the medium may be specially designed and configured for the embodiment or may be known and usable to those skilled in computer software. Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks and magnetic tapes, optical media such as CD-ROMs and DVDs, and magnetic media such as floptical disks. - includes hardware devices specially configured to store and execute program instructions, such as magneto-optical media, and ROM, RAM, flash memory, and the like. Examples of program instructions include high-level language codes that can be executed by a computer using an interpreter, as well as machine language codes such as those produced by a compiler. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited examples and drawings, those skilled in the art can make various modifications and variations from the above description. For example, the described techniques may be performed in an order different from the method described, and/or components of the described system, structure, device, circuit, etc. may be combined or combined in a different form than the method described, or other components may be used. Or even if it is replaced or substituted by equivalents, appropriate results can be achieved.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims are within the scope of the following claims.
Claims (8)
상기 풀브릿지 벅-부스트 인버터의 출력 전압의 부호를 판단하고, 상기 출력 전압에 따라 상기 풀브릿지 벅-부스트 인버터 내에 포함된 복수의 스위치의 온/오프(on/off)를 제어 신호의 듀티(duty) 사이클과 관련된 듀티 비에 기초하여 제어하는 제어부를 포함하고,
상기 풀브릿지 벅-부스트 인버터는,
서로 직렬로 연결된 제1 스위치 및 제2 스위치;
상기 제1 스위치 및 상기 제2 스위치와 병렬로 연결되고, 서로 직렬로 연결된 제3 스위치 및 제4 스위치;
상기 제1 스위치 및 상기 제2 스위치 사이의 마디 및 상기 제3 스위치 및 상기 제4 스위치 사이의 마디에 연결된 입력 전원;
상기 제1 스위치 및 상기 제3 스위치 사이의 마디에 연결된 커패시터; 및
상기 제2 스위치 및 상기 제4 스위치 사이의 마디와 상기 커패시터에 연결된 양방향 스위치를 포함하고,
상기 제어부는 상기 제1 내지 제4 스위치 및 상기 양방향 스위치 중 어느 하나의 스위치가 나머지 스위치들보다 높은 주파수로 동작하도록 제어하는
풀브릿지 벅-부스트 인버터 제어 장치.
In the full bridge buck-boost inverter control device,
The sign of the output voltage of the full-bridge buck-boost inverter is determined, and the on/off of a plurality of switches included in the full-bridge buck-boost inverter is performed according to the output voltage. The duty of the control signal ) a control unit for controlling based on a duty ratio related to a cycle;
The full bridge buck-boost inverter,
a first switch and a second switch connected in series with each other;
a third switch and a fourth switch connected in parallel to the first switch and the second switch and connected in series to each other;
an input power connected to a node between the first switch and the second switch and a node between the third switch and the fourth switch;
a capacitor connected to a node between the first switch and the third switch; and
A node between the second switch and the fourth switch and a bidirectional switch connected to the capacitor,
The control unit controls any one of the first to fourth switches and the bi-directional switch to operate at a higher frequency than the other switches
Full-bridge buck-boost inverter control unit.
상기 양방향 스위치는 직렬 연결되는 제1 스위치 소자 및 제2 스위치 소자를 포함하는
풀브릿지 벅-부스트 인버터 제어 장치.
According to claim 1,
The two-way switch includes a first switch element and a second switch element connected in series.
Full-bridge buck-boost inverter control unit.
상기 제어부는 상기 출력 전압의 부호가 양인 경우,
상기 제1 스위치 및 상기 제2 스위치 소자를 온 상태로 동작하게 하고, 상기 제2 스위치, 상기 제3 스위치 및 상기 제1 스위치 소자를 오프 상태로 동작하게 하고,
상기 제4 스위치가 나머지 스위치들보다 높은 주파수로 동작하도록, 상기 풀브릿지 벅-부스트 인버터의 입력 전압과 출력 전압에 따라 생성되는 제1 제어 신호에 기초하여 상기 제4 스위치를 제어하는
풀브릿지 벅-부스트 인버터 제어 장치.
According to claim 2,
The control unit when the sign of the output voltage is positive,
operating the first switch and the second switch element in an on state, and operating the second switch, the third switch and the first switch element in an off state;
Controlling the fourth switch based on a first control signal generated according to the input voltage and the output voltage of the full bridge buck-boost inverter so that the fourth switch operates at a higher frequency than the other switches
Full-bridge buck-boost inverter control unit.
상기 제어부는 상기 제1 제어 신호를 제1 듀티 비에 기초하여 생성하고,
상기 제1 듀티 비는 상기 풀브릿지 벅-부스트 인버터의 상기 입력 전압 및 상기 출력 전압의 비인 변조 지수 및 라인 주파수에 의해서 정해지는
풀브릿지 벅-부스트 인버터 제어 장치.
According to claim 3,
The control unit generates the first control signal based on a first duty ratio,
The first duty ratio is determined by a modulation index and a line frequency, which are ratios of the input voltage and the output voltage of the full bridge buck-boost inverter.
Full-bridge buck-boost inverter control unit.
상기 제어부는 상기 출력 전압의 부호가 양인 경우,
상기 제4 스위치가 온 상태인 경우를 제1 모드로 설정하고,
상기 제4 스위치가 오프 상태인 경우를 제2 모드로 설정하고,
상기 제1 모드 및 상기 제2 모드가 순차적으로 반복되도록 상기 제1 제어 신호를 생성하는
풀브릿지 벅-부스트 인버터 제어 장치.
According to claim 3,
The control unit when the sign of the output voltage is positive,
A case in which the fourth switch is in an on state is set as a first mode;
A case in which the fourth switch is in an off state is set as a second mode;
Generating the first control signal so that the first mode and the second mode are sequentially repeated
Full-bridge buck-boost inverter control unit.
상기 제어부는 상기 출력 전압의 부호가 음인 경우,
상기 제2 스위치 및 상기 제1 스위치 소자를 온 상태로 동작하게 하고, 상기 제1 스위치, 상기 제4 스위치 및 상기 제2 스위치 소자를 오프 상태로 동작하게 하고,
상기 제3 스위치가 나머지 스위치들보다 높은 주파수로 동작하도록, 상기 풀브릿지 벅-부스트 인버터의 상기 입력 전원과 상기 출력 전압에 따라 생성되는 제2 제어 신호에 기초하여 상기 제3 스위치를 제어하는
풀브릿지 벅-부스트 인버터 제어 장치.
According to claim 2,
The control unit when the sign of the output voltage is negative,
operating the second switch and the first switch element in an on state, and operating the first switch, the fourth switch and the second switch element in an off state;
Controlling the third switch based on a second control signal generated according to the input power and the output voltage of the full bridge buck-boost inverter so that the third switch operates at a higher frequency than the other switches
Full-bridge buck-boost inverter control unit.
상기 제어부는 상기 제2 제어 신호를 제2 듀티 비에 기초하여 생성하고,
상기 제2 듀티 비는 상기 풀브릿지 벅-부스트 인버터의 입력 전압 및 출력 전압의 비인 변조 지수 및 라인 주파수에 의해서 정해지는
풀브릿지 벅-부스트 인버터 제어 장치.
According to claim 6,
The control unit generates the second control signal based on a second duty ratio,
The second duty ratio is determined by a modulation index, which is a ratio of an input voltage and an output voltage of the full bridge buck-boost inverter, and a line frequency
Full-bridge buck-boost inverter control unit.
상기 제어부는 상기 출력 전압의 부호가 음인 경우,
상기 제3 스위치가 온 상태인 경우를 제3 모드로 설정하고,
상기 제3 스위치가 오프 상태인 경우를 제4 모드로 설정하고,
상기 제3 모드 및 상기 제4 모드가 순차적으로 반복되도록 상기 제2 제어 신호를 생성하는
풀브릿지 벅-부스트 인버터 제어 장치.
According to claim 6,
The control unit when the sign of the output voltage is negative,
A case in which the third switch is in an on state is set as a third mode;
A case in which the third switch is in an off state is set as a fourth mode;
Generating the second control signal so that the third mode and the fourth mode are sequentially repeated
Full-bridge buck-boost inverter control unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210135524A KR102565061B1 (en) | 2021-10-13 | 2021-10-13 | Device for controlling full bridge inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210135524A KR102565061B1 (en) | 2021-10-13 | 2021-10-13 | Device for controlling full bridge inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230052448A true KR20230052448A (en) | 2023-04-20 |
| KR102565061B1 KR102565061B1 (en) | 2023-08-08 |
Family
ID=86143672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210135524A KR102565061B1 (en) | 2021-10-13 | 2021-10-13 | Device for controlling full bridge inverter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102565061B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080016559A (en) * | 2005-05-20 | 2008-02-21 | 에스엠에이 테크널러지 아게 | Bidirectional battery power inverter |
| CN105577013A (en) * | 2016-02-04 | 2016-05-11 | 华中科技大学 | Single-phase photovoltaic grid-connected inverter with wide input voltage and low loss |
| JP2018143090A (en) * | 2017-02-28 | 2018-09-13 | エルジー エレクトロニクス インコーポレイティド | Power conversion device and solar module with the same |
-
2021
- 2021-10-13 KR KR1020210135524A patent/KR102565061B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080016559A (en) * | 2005-05-20 | 2008-02-21 | 에스엠에이 테크널러지 아게 | Bidirectional battery power inverter |
| CN105577013A (en) * | 2016-02-04 | 2016-05-11 | 华中科技大学 | Single-phase photovoltaic grid-connected inverter with wide input voltage and low loss |
| JP2018143090A (en) * | 2017-02-28 | 2018-09-13 | エルジー エレクトロニクス インコーポレイティド | Power conversion device and solar module with the same |
Non-Patent Citations (1)
| Title |
|---|
| Usman Ali Khan et al., Full-Bridge Single-Inductor-Based Buck-Boost Inverters, IEEE Transactions on Power Electronics(2020.07.23.)* * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102565061B1 (en) | 2023-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6259009B2 (en) | Power conversion apparatus and operation method thereof | |
| Premkumar et al. | Analysis and implementation of high-performance DC-DC step-up converter for multilevel boost structure | |
| Shang et al. | A ZVS integrated single-input-dual-output DC/DC converter for high step-up applications | |
| Abdel-Rahim et al. | New high-gain non-inverting buck-boost converter | |
| Celik et al. | Experimental verification of interleaved hybrid DC/DC boost converter | |
| Pop-Calimanu et al. | New multiphase hybrid Boost converter with wide conversion ratio for PV system | |
| Alagesan et al. | Design and Simulation of Fuzzybased DC-DC Interleaved Zeta Converter for Photovoltaic Applications | |
| KR102565061B1 (en) | Device for controlling full bridge inverter | |
| Ramu et al. | A novel high-efficiency multiple output single input step-up converter with integration of Luo network for electric vehicle applications | |
| Malek et al. | A Novel Coupled-Inductor Soft-Switching Bidirectional DC-DC Converter with High Voltage Conversion Ratio | |
| CN108964439A (en) | Switch converters and its control method and controller | |
| Sathyaseelan et al. | Design and implementation of comprehensive converter | |
| KR102592228B1 (en) | Device and method for controlling non-isolated buck-boost inverter | |
| Forouzesh et al. | High voltage gain Y-source based isolated DC-DC converter with continuous input current | |
| Udumula et al. | Closed Loop Voltage Mode Controlled High Step-Down/Step-Up Positive Output Buck–Boost Converter | |
| JP2002272136A (en) | Interconnected system inverter | |
| KR102526264B1 (en) | Device for controlling single-phase transformerless virtual-ground buck-boost inverter | |
| Dhananjaya et al. | Design and analysis of a novel universal power converter | |
| KR102456093B1 (en) | Device for controlling cascaded dual-buck ac-ac converter | |
| Babu et al. | High voltage DC-DC converter with standalone application | |
| Deshpande | Coupled Inductor and Voltage Doubler Circuit for High Step-Up DC-DC Converter | |
| Ganesh et al. | Design and simulation of closed loop controller for SEPIC converter to improve power factor | |
| CN110912193B (en) | Micro-inverter alternating current side power coupling system and control method | |
| KR102066501B1 (en) | Apparatus for power conversion | |
| Yaseen et al. | Transformerless high gain boost converter for low power applications with feedback control |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |