KR20230047709A

KR20230047709A - 단락 전류 예측 장치 및 방법

Info

Publication number: KR20230047709A
Application number: KR1020210130860A
Authority: KR
Inventors: 문병호; 공성식; 조항진
Original assignee: 주식회사 엘지에너지솔루션
Priority date: 2021-10-01
Filing date: 2021-10-01
Publication date: 2023-04-10
Also published as: US20240151778A1; WO2023054928A1; AU2022356974A1; EP4300110A1; CN117043614A; JP2024511004A

Abstract

본 발명의 실시예에 따른 단락 전류 예측 장치 및 방법은 DC 회로에서의 단락 상태를 반영하는 내부 등가 회로를 도출하고, 상기 배터리의 전기적 특성을 고려한 제1 등가 회로를 도출하며, 상기 퓨즈의 전기적 특성을 고려한 제2 등가 회로를 도출하고, 상기 내부 등가 회로를 기준으로, 상기 제1 등가 회로 및 상기 제2 등가 회로를 반영하여 단락 전류 예측 모델을 획득하며, 상기 단락 전류 예측 모델을 이용하여, 배터리 전압에 따른 단락 전류를 예측함으로써, 병렬 연결된 배터리 시스템에서의 기계적 및 화학적 특성이 모두 반영되고, 사전 획득한 단락 발생 실험 데이터를 바탕으로 배터리 모듈, 랙, 시스템(뱅크) 단위의 고정밀의 단락 전류 예측이 가능하여 배터리 보호 장치의 설계 시 실시하는 단락 발생 실험 횟수를 줄이고, 배터리 시스템의 개발 시 배터리의 최대 병렬 연결 개수를 결정하는 데에 사용됨으로써 개발 일정이 지연되는 것을 방지하는 고효율 및 저비용의 단락 전류 예측 장치 및 방법을 제공할 수 있다.

Description

단락 전류 예측 장치 및 방법{APPARATUS AND METHOD FOR DETECTING SHORT-CIRCUIT CURRENT IN BATTERY SYSTEM}

본 발명은 단락 전류 예측 장치 및 방법에 관한 것으로, 보다 구체적으로는 배터리 시스템에서 발생하는 단락 전류의 크기를 사전 예측하는, 단락 전류 예측 장치 및 방법에 관한 것이다.

에너지 저장 시스템(Energy Storage System; ESS)은 신재생 에너지, 전력을 저장한 배터리, 그리고 종래의 계통 전력을 연계시키는 시스템이다. 최근 지능형 전력망(smart grid)과 신재생 에너지의 보급이 확대되고 전력 계통의 효율화와 안정성이 강조됨에 따라, 전력 공급 및 수요 조절, 및 전력 품질 향상을 위해 에너지 저장 시스템에 대한 수요가 점점 증가하고 있다. 사용 목적에 따라 에너지 저장 시스템은 출력과 용량이 달라진다. 대용량 에너지 저장 시스템을 구성하기 위하여, 복수의 배터리 시스템들이 서로 연결될 수 있다.

한편, 지속적인 ESS 서비스를 위해서는 배터리의 상태 관리가 필수적이다.

이를 위해, ESS 시스템에는 배터리의 전압 및 배터리 퓨즈의 단선 여부 등 배터리 시스템의 정보가 요구된다. 그러나, 배터리 시스템은 복수의 배터리 셀 및 다양한 소자들이 연결된 구조로 제공되므로, 충전 또는 방전이 이루어지지 않는 경우 배터리 퓨즈의 문제인지 다른 소자의 문제인지 판단하기 쉽지 않으며, 단락 전류 예측 시 배터리의 전기적인 특성이 고려되지 않고, 퓨즈(Fuse)로 인해 차단되는 단락 전류의 크기를 예측하지 못하는 단점이 있다.

이에, 배터리 보호 시스템을 설계하기 위해, 최대 단락 전류를 측정하기 위한 실험이 필수적으로 수행되었다. 그러나 이는 고비용 및 고위험의 문제가 동반되는 단점이 있다.

한국 공개 특허 10-2010-0050514호

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 배터리의 전압 및 퓨즈의 단선 여부를 확인할 수 있는, 고효율 및 저비용의 단락 전류 예측 장치를 제공하는 데 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 다른 목적은, 배터리의 전압 및 퓨즈의 단선 여부를 확인할 수 있는, 고효율 및 저비용의 단락 전류 예측 방법을 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따라 배터리 및 상기 배터리를 보호하기 위한 퓨즈를 포함하는 배터리 시스템에서의 단락 전류를 예측하는 단락 전류 예측 장치는, 메모리 및 상기 메모리 내 적어도 하나의 명령을 실행하는 프로세서를 포함하되, 상기 적어도 하나의 명령은, DC 회로에서의 단락 상태를 반영하는 상기 배터리의 내부 등가 회로를 도출하도록 하는 명령, 상기 배터리의 전기적 특성을 고려한 제1 등가 회로를 도출하도록 하는 명령, 상기 퓨즈의 전기적 특성을 고려한 제2 등가 회로를 도출하도록 하는 명령, 상기 내부 등가 회로를 기준으로, 상기 제1 등가 회로 및 상기 제2 등가 회로를 반영하여 단락 전류 예측 모델을 획득하도록 하는 명령 및 상기 단락 전류 예측 모델을 이용하여, 배터리 전압에 따른 단락 전류를 예측하도록 하는 명령을 포함한다.

여기서, 상기 제1 등가 회로는 상기 배터리에서의 제1 저항 및 커패시터와 병렬 연결된 제2 저항이 직렬 연결된 회로를 포함할 수 있다.

또한, 상기 제2 등가 회로는 상기 퓨즈의 저항 및 커패시터가 직렬 연결되는 회로 및 스위치를 포함할 수 있다.

한편, 상기 스위치는 ON/OFF 상태에 따라 아크(Arc)가 발생하기 전, 상기 퓨즈(Fuse) 내부에 발생된 열에 의해 도체가 녹기 시작하는 제1 상태 또는 아크(Arc) 발생으로 인해 도체가 녹아 공기 중으로 전류가 흐르는 제2 상태를 표현할 수 있다.

또한, 상기 단락 전류 예측 모델을 획득하도록 하는 명령은, 상기 단락 전류 예측 모델을 획득하도록 하는 명령은 상기 제1 등가 회로를 수식화하도록 하는 명령, 상기 제2 등가 회로를 수식화하도록 하는 명령 및 수식화된 상기 제1 등가 회로 및 상기 제2 등가 회로를 상기 내부 등가 회로에 반영하고, 단락 발생 실험 데이터를 이용하여, 상기 제1 상태 또는 상기 제2 상태에 따른 상기 단락 전류 예측 모델을 획득하도록 하는 명령을 포함할 수 있다.

이때, 상기 내부 등가 회로는, RL 회로에 기초한 상기 배터리의 내부 저항 및 내부 인덕턴스를 포함할 수 있다.

또한, 상기 제1 상태에서의 상기 단락 전류 예측 모델은 과도 상태(transient state)에서의 상기 배터리의 기계적 특성을 포함하며, 상기 제2 상태에서의 상기 단락 전류 예측 모델은 과도 상태에서의 상기 배터리의 기계적 특성 및 정상 상태(stationary state)에서의 상기 배터리의 화학적 특성을 포함할 수 있다.

상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따라 배터리 및 상기 배터리를 보호하기 위한 퓨즈를 포함하는 배터리 시스템에서의 단락 전류를 예측하 단락 전류 예측 방법은, DC 회로에서의 단락 상태를 반영하는 상기 배터리의 내부 등가 회로를 도출하는 단계, 상기 배터리의 전기적 특성을 고려한 제1 등가 회로를 도출하는 단계, 상기 퓨즈의 전기적 특성을 고려한 제2 등가 회로를 도출하는 단계, 상기 내부 등가 회로를 기준으로 상기 제1 등가 회로 및 상기 제2 등가 회로를 반영하여 단락 전류 예측 모델을 획득하는 단계 및 상기 단락 전류 예측 모델을 이용하여, 배터리 전압에 따른 단락 전류를 예측하는 단계를 포함한다.

여기서, 상기 제1 등가 회로는, 상기 배터리에서의 제1 저항 및 커패시터와 병렬 연결된 제2 저항이 직렬 연결된 회로를 포함할 수 있다.

또한, 상기 제2 등가 회로는, 상기 퓨즈의 저항 및 커패시터가 직렬 연결되는 회로 및 스위치를 포함할 수 있다.

또한, 상기 스위치는 ON/OFF 상태에 따라 아크(Arc)가 발생하기 전, 상기 퓨즈(Fuse) 내부에 발생된 열에 의해 도체가 녹기 시작하는 제1 상태 또는 아크(Arc) 발생으로 인해 도체가 녹아 공기 중으로 전류가 흐르는 제2 상태를 표현할 수 있다.

한편, 상기 단락 전류 예측 모델을 획득하는 단계는, 상기 제1 등가 회로를 수식화하는 단계, 상기 제2 등가 회로를 수식화하는 단계 및 수식화 된 상기 제1 등가 회로 및 상기 제2 등가 회로를 상기 내부 등가 회로에 반영하고, 단락 발생 실험 데이터를 이용하여, 상기 제1 상태 또는 상기 제2 상태에 따른 상기 단락 전류 예측 모델을 획득하는 단계를 포함할 수 있다.

도 1은 배터리의 단락 사고 회로도이다.
도 2는 종래의 배터리 보호 장치의 설계 과정을 나타낸 순서도이다.
도 3은 본 발명의 실시예에 따른 단락 전류 예측 장치의 블록 구성도이다.
도 4는 본 발명의 실시예에 따른 단락 상태의 배터리 시스템에서의 등가 모델 회로도이다.
도 5는 본 발명의 다른 실시예에 따른 단락 전류 예측 방법의 순서도이다.
도 6은 본 발명의 실시예에 따른 단락 전류 예측 장치 내 내부 등가 회로도이다.
도 7은 본 발명의 실시예에 따른 스위치 제어에 따른 내부 등가 회로에서의 전압-전류 특성을 나타낸 그래프이다.
도 8은 본 발명의 실시예에 따른 배터리의 전기적 특성을 반영한 제1 등가 회로도이다.
도 9는 본 발명의 실시예에 따른 배터리 보호 장치 내 퓨즈의 전기적 특성을 반영한 제2 등가 회로도이다.
도 10은 본 발명의 실시예에 따른 배터리의 상태에 따른 제1 등가 회로의 전압-전류 그래프이다.
도 11은 본 발명의 실시예에 따른 제2 등가 회로에서의 스위칭 상태에 따른 제1 상태 또는 제2 상태에서의 전압-전류 그래프이다.
도 12는 본 발명의 실시예에 따른 단락 전류와 퓨즈의 상태에 따른 전압-전류 변화 그래프이다.
도 13은 본 발명의 실시예에 따른 단락 전류 예측 모델의 파라미터 값을 산출하기 위한 순서도이다.
도 14는 본 발명의 실시예에 따른, 퓨즈의 상태에 따라 배터리의 전압-전류 변화를 측정한 단락 시험 그래프이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 유사한 구성요소에 대해 사용하였다.

제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. "및/또는"이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.

도 1은 배터리의 단락 사고 모사 회로도이다.

도 1을 참조하면, 종래의 배터리 보호 장치는 단락 사고 발생 시 퓨즈의 on/off로의 동작 제어를 통해, 단락 전류로부터 배터리를 보호하는 장치일 수 있다. 여기서, 단락 사고는 배터리의 양극과 음극이 연결되어 과전류가 흐르는 사고일 수 있다.

일반적으로, 종래의 배터리 보호 장치는 단락 전류의 산출 시 기본 저항(R) 및 인덕터(L)가 직렬 연결된 기본 RL 등가 회로만을 고려하여, 과도 상태에서의 최대 단락 전류를 예측하였다.

다시 말해, 종래의 배터리 보호 장치는 배터리 시스템에서의 단락 전류의 산출 시, 배터리의 전기적인 특성을 고려하지 않으며, 퓨즈(Fuse)로 인해 차단되는 단락 전류 또한 고려하지 않았다. 이에 따라, 종래의 배터리 보호 장치는 최대 단락 전류 산출 시 큰 오차가 발생되어 배터리 손상이 발생함으로써 신뢰성이 저하되는 단점이 있었다.

이에, 종래에는 배터리 보호 장치의 설계 전 퓨즈의 동작 제어에 의해 차단 가능한 최대 단락 전류를 산출하기 위해 다수의 단락 발생 실험을 별도로 진행하였다.

도 2는 종래의 배터리 보호 장치의 설계 과정을 나타낸 순서도이다.

도 2를 참조하면, 종래의 배터리 보호 장치는 기본 RL 등가 회로를 통해 산출된 단락 전류의 크기를 바탕으로 최대 단락 전류를 예측하고, 예측한 최대 단락 전류 값에 대해 사전 실시한 단락 발생 실험 데이터를 확인하여, 해당 단락 전류 값에 따른 단락 발생 여부를 확인하여 최대 단락 전류 값을 확정하였다.

한편, 예측된 최대 단락 전류 값에 대해 사전 실시한 실험 데이터가 없을 경우, 사용자는 가정된 최대 단락 전류에 대한 단락 발생 실험을 수행하여, 퓨즈에 의해 단락 발생이 제어 가능한 단락 전류인지의 여부를 확인하고, 실험 결과 값을 토대로 최대 단락 전류 값을 확정하여 종래의 배터리 보호 장치에 반영하였다.

그러나, 종래의 배터리 보호를 위한 설계 방법은 최적의 단락 전류 값 산출을 위해 다수 회의 실험이 필수적으로 진행되므로 장시간 및 고비용이 소요된다.

이에, 본 발명에서는 배터리(Battery)의 전기적 특성 및 내부 회로 특성 및 배터리 보호 장치(BPU) 내 퓨즈(Fuse)의 전기적 특성을 고려한 등가 회로 모델을 제공하여, 고정밀한 단락 전류 값을 예측함으로써, 배터리 보호 장치의 설계 시 실시하는 단락 발생 실험 횟수를 줄이고, 배터리 시스템의 개발 시 배터리의 최대 병렬 연결 개수를 결정하는 데에 사용됨으로써 개발 일정이 지연되는 것을 방지하는 고효율 및 저비용의 단락 전류 예측 장치 및 방법에 대해 자세히 설명하도록 하겠다.

도 3은 본 발명의 실시예에 따른 단락 전류 예측 장치의 블록 구성도이다.

도 3을 참조하면, 본 발명의 실시예에 따른 단락 전류 예측 장치는, 앞서 설명한 바와 같이, 배터리 전압의 크기에 따라 배터리 시스템에서 발생되는 단락 전류의 크기를 사전 예측할 수 있다.

예를 들어, 단락 전류 예측 장치는 에너지 저장 시스템(Energy Serving System, ESS) 내 배터리 보호 장치 설계 시 사용되어, 에너지 저장 시스템 내 배터리 시스템에서 발생되는 단락 사고를 사전에 방지할 수 있다.

보다 구체적으로 설명하면, 단락 전류 예측 장치는 적어도 하나의 배터리 랙 또는 모듈이 직병렬 연결된 배터리 시스템에서의 각 구성별 단락 전류 값을 시뮬레이션을 통해 예측함으로써, 배터리 보호 장치의 퓨즈의 동작 제어를 위한 최대 단락 전류 값 적용 시 사용될 수 있다.

본 발명의 실시예에 따른 단락 전류 예측 장치에 대해 보다 구체적으로 설명하면, 단락 전류 예측 장치는 적어도 하나의 명령을 저장하는 메모리(1000) 및 상기 메모리의 적어도 하나의 명령을 실행하는 프로세서(2000), 송수신 장치(3000), 입력 인터페이스 장치(4000), 출력 인터페이스 장치(5000) 및 저장 장치(6000) 등을 더 포함할 수 있다.

실시예에 따르면, 단락 전류 예측 장치에 포함된 각각의 구성 요소들(1000, 2000, 3000, 4000, 5000)은 버스(bus, 7000)에 의해 연결되어 서로 통신을 수행할 수 있다.

단락 전류 예측 장치의 상기 구성들(1000, 2000, 3000, 4000, 5000, 6000) 중 메모리(1000) 및 저장 장치(6000)는 휘발성 저장 매체 및 비휘발성 저장 매체 중에서 적어도 하나로 구성될 수 있다. 예를 들어, 메모리(1000) 및 저장 장치(6000)는 읽기 전용 메모리(read only memory, ROM) 및 랜덤 액세스 메모리(random access memory, RAM) 중에서 적어도 하나로 구성될 수 있다.

메모리(1000)는 후술될 프로세서(2000)에 의해 실행될 적어도 하나의 명령을 포함할 수 있다.

실시예에 따르면, 적어도 하나의 명령은, DC 회로에서의 단락 상태를 반영하는 상기 배터리의 내부 등가 회로를 도출하도록 하는 명령, 상기 배터리의 전기적 특성을 고려한 제1 등가 회로를 도출하도록 하는 명령, 상기 퓨즈의 전기적 특성을 고려한 제2 등가 회로를 도출하도록 하는 명령, 상기 내부 등가 회로를 기준으로, 상기 제1 등가 회로 및 상기 제2 등가 회로를 반영하여 단락 전류 예측 모델을 획득하도록 하는 명령 및 상기 단락 전류 예측 모델을 이용하여, 배터리 전압에 따른 단락 전류를 예측하도록 하는 명령을 포함할 수 있다.

프로세서(2000)는 중앙 처리 장치(central processing unit, CPU), 그래픽 처리 장치(graphics processing unit, GPU), 또는 본 발명의 실시예에 따른 방법이 수행되는 전용의 프로세서를 의미할 수 있다.

프로세서(2000)는 앞서 설명한 바와 같이, 메모리(100)에 저장된 적어도 하나의 프로그램 명령(program command)을 실행할 수 있다.

이상, 본 발명의 실시예에 따른 단락 전류 예측 장치를 설명하였다.

이하에서는, 하기 도 4에서는 본 발명의 실시예에 따른 단락 전류 예측 장치 내 프로세서에 의해 실행되는 단락 전류 예측 방법을 보다 자세히 설명하겠다.

도 4는 본 발명의 실시예에 따른 단락 상태의 배터리 시스템에서의 등가 모델 회로도이다.

도 4를 참조하면, 단락 전류 예측 장치 내 프로세서(2000)는 배터리 시스템의 전기적 특성을 표현한 등가 회로를 획득하여, 배터리 시스템 내 단락 전류를 예측할 수 있다.

실시예에 따르면, 본 발명에 따른 단락 전류 예측 장치는 DC 회로에서의 단락 상태의 특성을 반영하는 RL 직렬 회로를 기초로, 내부 회로 특성, 배터리의 전기적 특성 및 퓨즈의 전기적 특성을 반영한 단락 전류 예측 모델을 획득할 수 있다. 이에 따라, 단락 전류 예측 장치는 획득한 단락 전류 예측 모델을 이용하여 배터리 시스템 내 단락 전류의 값을 예측할 수 있다.

하기 도 5에서는 프로세서(2000)의 동작을 순서대로 보다 자세히 설명하겠다.

도 5는 본 발명의 실시예에 따른 단락 전류 예측 방법의 순서도이다.

도 4 및 도 5를 참조하면, 프로세서(2000)는 DC 회로에서의 단락 상태의 특성을 나타내는 RL 직렬 회로를 기초로, 배터리의 내부 회로 특성, 배터리의 전기적 특성 및 배터리 보호 장치(BPU) 내 퓨즈의 전기적 특성을 고려하여, 배터리 시스템에서의 단락 전류 예측 모델을 획득할 수 있다.

이후, 프로세서(2000)는 획득한 단락 전류 예측 모델을 바탕으로, 특정 전압의 크기에 따라 생성되는 단락 전류의 크기를 예측할 수 있다.

프로세서(2000)의 동작을 보다 구체적으로 설명하면, 프로세서(2000)는 DC 회로에서의 단락 상태의 특성을 반영하는 RL 직렬 회로로부터 배터리의 내부 등가 회로를 획득할 수 있다(S1000). 내부 등가 회로를 획득하는 단계에 대해서는 하기에서 보다 자세히 설명하겠다.

도 6은 본 발명의 실시예에 따른 단락 전류 예측 장치 내 내부 등가 회로도이다.

도 6을 참조하면, 단락 전류 예측 장치에 적용되는 내부 등가 회로는 RL 직렬 회로를 포함할 수 있다.

보다 구체적으로 설명하면, 배터리 시스템의 내부 등가 회로는 DC 회로에서의 단락 상태의 특성을 효율적으로 나타내는 RL 직렬 회로에 기초하여 배터리 시스템 내 전기적 특성을 표현한 회로일 수 있다. 예를 들어, 내부 등가 회로는 전압(OCV), 저항(R), 인덕터(L) 및 스위치(S)가 직렬 연결된 형태로 구성될 수 있다. 여기서, 전압은 개방 회로 전압(Open Circuit Voltage, OCV)일 수 있으며, 저항(R)은 내부 저항(R_ic), 인덕터(L)는 내부 인덕턴스(L_ic) 값을 나타낼 수 있다.

여기서, 단락 전류 예측 장치에 적용되는 RL 회로는 최대 단락 전류를 획득하기 위해 종래의 배터리 보호 장치에서 이용되는 회로와 동일할 수 있다.

예를 들어, 내부 등가 회로에서는 배터리의 저항(R_i) 및 개방 회로 전압(OCV)의 크기로 최대 전류 값(I_max)을 결정할 수 있다. 또한, 인덕터(L)는 회로 내 흐르는 최대 전류의 특성을 나타낼 수 있다.

도 7은 본 발명의 실시예에 따른 스위치 제어에 따른 내부 등가 회로에서의 전압-전류 특성을 나타낸 그래프이다.

도 7을 참조하면, 내부 등가 회로가 열린 상태인 경우, 다시 말해, 스위치가 OFF 상태일 경우, 내부 등가 회로에서의 전압(Voltage)은 일정하게 유지되고, 전류(Current)는 흐르지 않을 수 있다.

한편, 내부 등가 회로가 닫힌 상태일 경우, 다시 말해, 스위치가 On 상태일 경우, 내부 등가 회로에서의 전압은 저항에 의해 0으로 감소하며, 이에 따라 전류가 흐를 수 있다. 여기서, 내부 등가 회로에 흐르는 최대 전류 값(I_max)은 하기 [수학식 1]과 같이 나타낼 수 있다.

I_max: 내부 등가 회로에 흐르는 최대 전류 값

OCV: 개방 회로 전압(Open Circuit Voltage)

R: 단락회로 저항

이후, 본 발명의 실시예에 따른 단락 전류 예측 장치 내 프로세서(2000)는 배터리의 전기적 특성을 반영한 제1 등가 회로를 획득할 수 있다. 제1 등가 회로를 획득하는 방법은 하기 도 8을 참조하여 보다 자세히 설명하겠다.

도 8은 본 발명의 실시예에 따른 배터리의 전기적 특성을 반영한 제1 등가 회로도이다.

도 8을 참조하면, 프로세서(2000)는 배터리 시스템 내 배터리의 전기적 특성을 반영한 제1 등가 회로를 획득할 수 있다(S2000).

보다 자세히 설명하면, 제1 등가 회로는 배터리의 기계적 특성을 대표하는 제1 저항(R_i)와 배터리의 화학적 특성을 대표하는 병렬 연결된 제2 저항(R_d) 및 커패시터(C_d)가 연결된 회로를 포함할 수 있다. 여기서, 제2 저항(R_d) 및 커패시터(C_d)는 병렬 연결될 수 있으며, 이는 다시 제1 저항(R_i)과 직렬 연결될 수 있다. 이에 따라, 제1 등가 회로는 배터리 시스템 내에서의 배터리의 기계적 및 화학적 특성을 반영할 수 있다.

다시 도 5를 참조하면, 프로세서(2000)는 배터리 보호 장치 내 퓨즈의 전기적 특성을 고려한 제2 등가 회로를 획득할 수 있다(S3000). 제2 등가 회로를 획득하는 방법은 하기 도 9에서 보다 자세히 설명하겠다.

도 9는 본 발명의 실시예에 따른 배터리 보호 장치 내 퓨즈의 전기적 특성을 반영한 제2 등가 회로도이다.

도 9를 참조하면, 프로세서(2000)는 배터리 시스템의 배터리 보호 장치 내 퓨즈의 전기적 특성을 반영한 제2 등가 회로를 획득할 수 있다.

일반적으로, 배터리 시스템에서는 아크(Arc)로 인한 단락(short Circuit) 발생을 기준으로 전압 및 전류의 특성이 변화할 수 있다. 이에 따라, 퓨즈는 단락 발생을 기준으로 제1 상태(Melting)에서 제2 상태(Clearing)로의 상태가 변경될 수 있다.

여기서, 제1 상태는 아크가 발생하기 전, 퓨즈(Fuse) 내부에 발생된 열에 의해 도체가 녹기 시작하는 상태일 수 있으며, 제2 상태는 아크가 발생하여 도체가 녹으므로써 공기 중으로 전류가 흐르는 상태일 수 있다.

이에, 본 발명의 실시예에 따른 단락 전류 예측 장치 내 프로세서(2000)는 퓨즈의 용단 특성을 구현하기 위해, 스위치의 위치에 따라 상태 천이가 발생하도록 하는 제2 등가 회로를 획득할 수 있다.

보다 구체적으로 설명하면, 제2 등가 회로는 저항(R_arc) 및 커패시터(C_arc)가 직렬 연결되는 회로 및 스위치를 포함할 수 있다. 이때, 제2 등가 회로는 상기 스위치의 제어 상태 여부에 따라 커패시터(C_arc) 및 저항(R_arc) 성분이 회로에 반영되거나 또는 반영되지 않도록 설계될 수 있다.

다시 도 5를 참조하면, 프로세서(2000)는 획득된 내부 등가 회로, 제1 등가 회로 및 제2 등가 회로를 바탕으로 단락 전류 예측 모델을 획득할 수 있다(S4000).

보다 구체적으로 설명하면, 프로세서(2000)는 상기 제1 등가 회로를 수식화 할 수 있다(S4100). 제1 등가 회로를 수식화하는 방법은 하기 도 10에서 보다 자세히 설명하겠다.

도 10은 본 발명의 실시예에 따른 배터리의 상태에 따른 제1 등가 회로의 전압-전류 그래프이다.

도 10을 참조하면, 제1 등가 회로에서는 배터리 전압에 변화가 발생할 경우, 커패시터(C_d)에 전류가 흐를 수 있다.

일 실시예에 따르면, 배터리가 과도 상태(Transient State)일 때, 배터리의 전압은 제1 저항(R_i)에 의해 급격히 감소할 수 있다, 이에 따라, 제1 등가 회로에서의 커패시터(C_d)는 과도 상태에서 도통된 것처럼 동작할 수 있다. 다시 말해, 배터리가 과도 상태일 경우, 하기 [수학식 2] 및 [수학식 3]과 같이, 제1 등가 회로에서는 직렬 연결된 제1 저항(R_i) 성분만 고려될 수 있다.

[수학식 2]

I_Cd: 커패시터에 흐르는 전류

[수학식 3]

Xc: 커패시터의 용량 리액턴스

다른 실시예에 따르면, 배터리가 정상 상태(Steady State)일 때, 제1 등가 회로에서의 커패시터(C_d)에는 전하가 축적되므로, 제2 저항(R_d)이 증가할 수 있다. 이에, 커패시터(C_d)는 도통되는 전류가 감소하다가 개방(Open)된 것과 유사하게 동작할 수 있다.

이에 따라, 본 발명의 실시예에 따른 단락 전류 예측 장치 내 프로세서(2000)는 하기 [수학식 4]와 같이, 배터리의 과도 상태 및 정상 상태에 따른 물리적, 화학적 특성이 모두 반영된 제1 수식을 획득할 수 있다. 다시 말해, 제1 수식은 직렬 연결된 배터리 셀(cell)뿐 아니라, 병렬 연결된 배터리 모듈(module), 배터리 랙(Rack) 및 배터리 시스템(System)의 전기적 특성이 모두 반영된 수식일 수 있다. 여기서, CCV는 폐쇄 회로 전압(Closed Circuit Voltage)일 수 있으며, 배터리 모듈 및 배터리 시스템은 각각 배터리 팩(pack)과 배터리 뱅크(bank)로 용어가 혼용되어 사용될 수 있다.

[수학식 4]

CCV: 폐쇄 회로 전압(Closed Circuit Voltage)\

OCV: 개방 회로 전압

R_i,R_d: 제1 저항 및 제2 저항

I: 전류

V_d: 제2 저항에 걸리는 전압

C: 커패시터

다시 도 5를 참조하면, 프로세서(2000)는 상기 제2 등가 회로를 수식화 할 수 있다(S4300). 제2 등가 회로를 수식화하는 방법은 하기 도 11에서 보다 자세히 설명하겠다.

도 11은 본 발명의 실시예에 따른 제2 등가 회로에서의 스위칭 상태에 따른 제1 상태 또는 제2 상태에서의 전압-전류 그래프이다.

도 11을 참조하면, 앞서 설명한 바와 같이, 제2 등가 회로에서는 스위치의 상태에 따라 퓨즈의 상태가 천이될 수 있다.

도 12는 본 발명의 실시예에 따른 퓨즈의 단락 상태에 따른 전압-전류 변화 그래프이다.

도 11 및 도 12을 참조하면, 일 실시예에 따른 제2 등가 회로에서는 스위치가 ①번 상태에 있을 경우, 제1 상태(Melting)가 반영될 수 있다.

보다 구체적으로 설명하면, 제1 상태에서는 회로 내 커패시터(C_arc) 및 저항(R_arc) 성분이 반영되지 않아 전압은 걸리지 않고, 전류가 흐를 수 있다.

다른 실시예에 따른 제2 등가 회로에서는 스위치가 ②번 상태에 있을 경우 제2 상태(Clearing) 상태가 반영될 수 있다.

보다 구체적으로 설명하면, 제2 상태에서는 커패시터(C_arc)에 전하가 축적되어 전류가 감소할 수 있다. 이때, 커패시터(C_arc)의 축적이 완료될 경우, 제2 등가 회로는 개방(Open)될 수 있다.

이때, 제2 등가 회로에서는 역기전력(V_peak)이 발생할 수 있다. 여기서, 역기전력은 제2 등가 회로 내 인덕턴스 성분에 의해 하기 [수학식 5]와 같이 발생할 수 있다.

[수학식 5]

V_peak: 역기전력

R_arc: 퓨즈 내부의 저항

여기서, 스위치는 사전 설정된 임계값을 기준으로 제1 상태에서 제2 상태로 상태 천이가 발생할 경우, 스위칭 될 수 있다. 예를 들어, 상기 임계값은 전류의 제곱(I²)에 시간(t)을 곱한 값으로, 퓨즈의 정격 데이터 시트 또는 단락 발생 실험 데이터를 기반으로 산출될 수 있다.

다시 도 5를 참조하면, 프로세서(2000)는 수식화 된 제1 등가 회로, 제2 등가 회로를 내부 등가 회로에 반영하여, 단락 상태 시 퓨즈의 상태에 따라 상기 제1 모드 또는 상기 제2 모드로 제공되는 단락 전류 예측 모델을 획득할 수 있다(S4500). 여기서, 단락 전류 예측 모델은 단락 발생 시 퓨즈의 상태에 따라, 배터리 시스템에 발생되는 단락 전압 및 단락 전류의 값을 수학식으로 표현한 모델일 수 있다.

단락 전류 예측 모델을 획득하는 방법을 보다 자세히 설명하면, 프로세서(2000)는 내부 등가 회로, 수식화 된 제1 등가 회로 및 제2 등가 회로를 퓨즈의 단락 상태에 따라 결합할 수 있다.

일 실시예에 따르면, 프로세서(2000)는 내부 등가 회로를 기초로, 과도 상태에서의 배터리의 전기적인 특성을 반영한 제1 등가 회로 수식 및 제1 상태(melting)에서의 퓨즈의 전기적 특성을 반영한 제2 등가 회로 수식에 내부 등가 회로를 반영하여, 제1 모드의 단락 전류 예측 모델을 획득할 수 있다.

제1 모드에서의 단락 전류 예측 모델은 하기 [수학식 6]과 같이 표현될 수 있다.

[수학식 6]

V_sc: 제1 모드에서의 단락 전압

I_sc: 제1 모드에서의 단락 전류

R_i: 제1 저항

R_ic: 내부 저항

R_ec: 외부 저항

L_ic: 내부 인덕턴스

L_ec: 외부 인덕턴스

C_arc: 퓨즈 내부의 커패시터

R_arc: 퓨즈 내부의 저항

다른 실시예에 따르면, 프로세서(2000)는 정상 상태에서의 배터리의 전기적인 특성을 반영한 제1 등가 회로 수식 및 제2 상태(Clearing)에서의 퓨즈의 전기적 특성을 반영한 제2 등가 회로 수식에 내부 등가 회로를 반영하여, 제2 모드의 단락 전류 예측 모델을 획득할 수 있다.

제2 모드에서의 단락 전류 예측 모델은 하기 [수학식 7]과 같이 표현될 수 있다.

[수학식 7]

V_sc: 제2 모드에서의 단락 전압

I_sc: 제2 모드에서의 단락 전류

R_i: 제1 저항

Ri_c: 내부 저항

Li_c: 내부 인덕턴스

L_ec: 외부 인덕턴스

C_arc: 퓨즈 내부의 커패시터

R_arc: 퓨즈 내부의 저항

V_fuse: 퓨즈 내부의 전압

이후, 프로세서(2000)는 제1 모드 또는 제2 모드에서의 단락 전류 예측 모델의 파라미터 값을 산출하여, 배터리 전압에 따른 단락 전류를 예측할 수 있다(S5000).

단락 전류 예측 모델의 파라미터 값을 산출하는 방법은 하기 도 13를 참조하여 보다 자세히 설명하겠다.

도 13은 본 발명의 실시예에 따른 단락 전류 예측 모델의 파라미터 값을 산출하기 위한 순서도이다.

도 13을 참조하면, 프로세서(2000)는 사전 획득한 단락 발생 실험 데이터를 이용하여, 단락 전류 예측 모델 내 인덕턴스(L)를 제외한 파라미터 값을 적용할 수 있다(S5100).

도 14는 본 발명의 실시예에 따른, 퓨즈의 상태에 따라 배터리의 전압-전류 변화를 측정한 단락 발생 실험 그래프이다.

도 13 및 도 14를 참조하면, 단락 발생 실험 데이터는 퓨즈의 상태에 따라 배터리 시스템 내 단락 전류를 사전 시뮬레이션 한 데이터일 수 있다.

프로세서(2000)는 단락 발생 실험 데이터로부터, 총 인덕턴스(L_total)를 제외한, 전압, 저항 및 커패시터 등의 파라미터의 값을 획득하여, 단락 전류 예측 모델에 적용할 수 있다.

이후, 프로세서(2000)는 파라미터 값이 적용된 단락 전류 예측 모델로부터 남은 미지수인 인덕턴스(L)의 값을 추출할 수 있다(S5300). 예를 들어, 인덕턴스(L)는 도 12에 개시된 A 구간에서의 단락 전류의 특성 곡선으로부터 Curve fitting을 이용하여 산출할 수 있다. 여기서, 인덕턴스(L)는 배터리 내부의 인덕턴스(L_ic) 및 외부의 인덕턴스(L_ec)가 합쳐진 총 인덕턴스(L_total) 값일 수 있다.

실시예에 따라 보다 구체적으로 설명하면, 배터리 시스템의 경우, 초기에는 높은 주파수 성분으로 인해 인덕턴스(L)의 값이 지배적인 영향을 끼칠 수 있다. 이에 따라, 프로세서(2000)는 하기 [수학식 8] 및 [수학식 9]와 같이, 인덕턴스(L)의 비율에 따라 달라지는 단락 전압(V_sc)의 특성을 이용하여, 내부 인덕턴스(L_ic) 및 외부 인덕턴스(L_ec)를 산출할 수 있다(S5500).

[수학식 8]

L_ec: 배터리 외부 인턱턴스

L_total: 배터리 시스템 내 총 인턱턴스

[수학식 9]

L_ic: 배터리 내부 인턱턴스

이후, 프로세서(2000)는 하기 [수학식 10]을 참조하여, 퓨즈 내부의 저항(R_arc) 값을 산출할 수 있다(S5700).

[수학식 10]

I_sc: 단락 전류

실시예에 따라 보다 구체적으로 설명하면, 프로세서(2000)는 사전 획득한 단락 발생 실험 데이터를 바탕으로, 역기전력이 발생하는 전압의 크기(V_peak) 및 단락 전류의 값(I_sc)를 단락 전류 예측 모델에 적용하여, 퓨즈 내부의 저항 값을 산출할 수 있다.

이후, 프로세서(2000)는 단락 전류 예측 모델 내 하나 남은 미지수인 커패시터(C_arc)의 값을 추출할 수 있다(S5900). 예를 들어, 프로세서(2000)는 Curve fitting을 이용하여, 커패시터(C_arc)의 값을 추출할 수 있다.

종합하면, 프로세서(2000)는 사전 획득한 단락 발생 실험 데이터를 바탕으로, 제1 모드 또는 제2 모드에 따른 단락 전류 예측 모델의 구성 파라미터들을 모두 산출할 수 있으므로, 배터리 시스템 내에서의 배터리의 전기적 특성 및 퓨즈의 전기적 특성을 모두 반영한 단락 전류의 정밀한 예측이 가능할 수 있다.

이상 본 발명의 실시예에 따른 단락 전류 예측 장치 및 방법을 설명하였다.

본 발명의 일부 측면들은 장치의 문맥에서 설명되었으나, 그것은 상응하는 방법에 따른 설명 또한 나타낼 수 있고, 여기서 블록 또는 장치는 방법 단계 또는 방법 단계의 특징에 상응한다. 유사하게, 방법의 문맥에서 설명된 측면들은 또한 상응하는 블록 또는 아이템 또는 상응하는 장치의 특징으로 나타낼 수 있다. 방법 단계들의 몇몇 또는 전부는 예를 들어, 마이크로프로세서, 프로그램 가능한 컴퓨터 또는 전자 회로와 같은 하드웨어 장치에 의해(또는 이용하여) 수행될 수 있다. 몇몇의 실시예에서, 가장 중요한 방법 단계들의 하나 이상은 이와 같은 장치에 의해 수행될 수 있다.

이상 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

1000: 메모리 2000: 프로세서
3000: 송수신 장치 4000: 입력 인터페이스 장치
5000: 출력 인터페이스 장치 6000: 저장 장치
7000: 버스

Claims

배터리 및 상기 배터리를 보호하기 위한 퓨즈를 포함하는 배터리 시스템에서의 단락 전류를 예측하는 장치로서,
메모리; 및
상기 메모리 내 적어도 하나의 명령을 실행하는 프로세서를 포함하되,
상기 적어도 하나의 명령은,
DC 회로에서의 단락 상태를 반영하는 상기 배터리의 내부 등가 회로를 도출하도록 하는 명령;
상기 배터리의 전기적 특성을 고려한 제1 등가 회로를 도출하도록 하는 명령,
상기 퓨즈의 전기적 특성을 고려한 제2 등가 회로를 도출하도록 하는 명령,
상기 내부 등가 회로를 기준으로, 상기 제1 등가 회로 및 상기 제2 등가 회로를 반영하여 단락 전류 예측 모델을 획득하도록 하는 명령 및
상기 단락 전류 예측 모델을 이용하여, 배터리 전압에 따른 단락 전류를 예측하도록 하는 명령을 포함하는, 단락 전류 예측 장치.
청구항 1에 있어서,
상기 제1 등가 회로는,
상기 배터리에서의 제1 저항 및 커패시터와 병렬 연결된 제2 저항이 직렬 연결된 회로를 포함하는, 단락 전류 예측 장치.
청구항 1에 있어서,
상기 제2 등가 회로는,
상기 퓨즈의 저항 및 커패시터가 직렬 연결되는 회로 및 스위치를 포함하는, 단락 전류 예측 장치.
청구항 3에 있어서,
상기 스위치는 ON/OFF 상태에 따라
아크(Arc)가 발생하기 전, 상기 퓨즈(Fuse) 내부에 발생된 열에 의해 도체가 녹기 시작하는 제1 상태 또는
아크(Arc) 발생으로 인해 도체가 녹아 공기 중으로 전류가 흐르는 제2 상태를 표현하는, 단락 전류 예측 장치.
청구항 4에 있어서,
상기 단락 전류 예측 모델을 획득하도록 하는 명령은,
상기 제1 등가 회로를 수식화하도록 하는 명령,
상기 제2 등가 회로를 수식화하도록 하는 명령, 및
수식화 된 상기 제1 등가 회로 및 상기 제2 등가 회로를 상기 내부 등가 회로에 반영하고, 단락 발생 실험 데이터를 이용하여, 상기 제1 상태 또는 상기 제2 상태에 따른 상기 단락 전류 예측 모델을 획득하도록 하는 명령을 포함하는, 단락 전류 예측 장치.
청구항 1에 있어서,
상기 내부 등가 회로는,
RL 회로에 기초한 상기 배터리의 내부 저항 및 내부 인덕턴스를 포함하는, 단락 전류 예측 장치.
청구항 5에 있어서,
상기 제1 상태에서의 상기 단락 전류 예측 모델은 과도 상태(transient state)에서의 상기 배터리의 기계적 특성을 포함하며,
상기 제2 상태에서의 상기 단락 전류 예측 모델은 과도 상태에서의 상기 배터리의 기계적 특성 및 정상 상태(stationary state)에서의 상기 배터리의 화학적 특성을 포함하는, 단락 전류 예측 장치.
배터리 및 상기 배터리를 보호하기 위한 퓨즈를 포함하는 배터리 시스템에서의 단락 전류를 예측하는 방법으로서,
DC 회로에서의 단락 상태를 반영하는 상기 배터리의 내부 등가 회로를 도출하는 단계;
상기 배터리의 전기적 특성을 고려한 제1 등가 회로를 도출하는 단계;
상기 퓨즈의 전기적 특성을 고려한 제2 등가 회로를 도출하는 단계;
상기 내부 등가 회로를 기준으로, 상기 제1 등가 회로 및 상기 제2 등가 회로를 반영하여 단락 전류 예측 모델을 획득하는 단계; 및
상기 단락 전류 예측 모델을 이용하여, 배터리 전압에 따른 단락 전류를 예측하는 단계를 포함하는, 단락 전류 예측 방법.
청구항 8에 있어서,
상기 제1 등가 회로는,
상기 배터리에서의 제1 저항 및 커패시터와 병렬 연결된 제2 저항이 직렬 연결된 회로를 포함하는, 단락 전류 예측 방법.
청구항 8에 있어서,
상기 제2 등가 회로는,
상기 퓨즈의 저항과 커패시터가 직렬 연결되는 회로 및 스위치를 포함하는, 단락 전류 예측 방법.
청구항 10에 있어서,
상기 스위치는 ON/OFF 상태에 따라
아크(Arc)가 발생하기 전, 상기 퓨즈(Fuse) 내부에 발생된 열에 의해 도체가 녹기 시작하는 제1 상태 또는
아크(Arc) 발생으로 인해 도체가 녹아 공기 중으로 전류가 흐르는 제2 상태를 표현하는, 단락 전류 예측 방법.
청구항 11에 있어서,
상기 단락 전류 예측 모델을 획득하는 단계는,
상기 제1 등가 회로를 수식화하는 단계;
상기 제2 등가 회로를 수식화하는 단계; 및
수식화된 상기 제1 등가 회로 및 상기 제2 등가 회로를 상기 내부 등가 회로에 반영하고, 단락 발생 실험 데이터를 이용하여, 상기 제1 상태 또는 상기 제2 상태에 따른 상기 단락 전류 예측 모델을 획득하는 단계를 포함하는, 단락 전류 예측 방법.
청구항 8에 있어서,
상기 내부 등가 회로는,
RL 회로에 기초한 상기 배터리의 내부 저항 및 내부 인덕턴스를 포함하는, 배터리 시스템의 단락 전류 예측 방법.
청구항 12에 있어서,
상기 제1 상태에서의 상기 단락 전류 예측 모델은 과도 상태(transient state)에서의 상기 배터리의 기계적 특성을 포함하며,
상기 제2 상태에서의 상기 단락 전류 예측 모델은 과도 상태에서의 상기 배터리의 물리적 특성 및 정상 상태(stationary state)에서의 상기 배터리의 화학적 특성을 포함하는, 단락 전류 예측 방법.