KR20230039503A

KR20230039503A - Multilayered electronic component, and the method of manufacturing the same

Info

Publication number: KR20230039503A
Application number: KR1020220048917A
Authority: KR
Inventors: 오영준; 김정렬
Original assignee: 삼성전기주식회사
Priority date: 2021-09-14
Filing date: 2022-04-20
Publication date: 2023-03-21

Abstract

According to one embodiment of the present invention, a multilayered electronic component comprises: a body including a capacitance forming part which includes a plurality of dielectric layers and internal electrodes, wherein the dielectric layers and the internal electrodes are alternately arranged in a first direction, a first cover part which is disposed on one side of the capacitance forming part in the first direction and includes the dielectric layers, and a second cover part which is disposed on the other side of the capacitance forming part in the first direction and includes the dielectric layers; and external electrodes disposed on the body. When the internal electrode disposed closest to the first cover part among the plurality of internal electrodes is referred to as IE1, IE1 has the ratio of Ni(OH)_2 mass to NiO mass that is 4.5 or more and 7.5 or less. Therefore, the multilayered electronic component can have excellent reliability.

Description

Multilayer electronic component and manufacturing method thereof

본 발명은 적층형 전자 부품 및 그 제조 방법에 관한 것이다.The present invention relates to a multilayer electronic component and a manufacturing method thereof.

적층형 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.Multi-Layered Ceramic Capacitors (MLCCs), one of multilayer electronic components, are used in video devices such as Liquid Crystal Displays (LCDs) and Plasma Display Panels (PDPs), computers, and smartphones. and a chip-type capacitor that is mounted on printed circuit boards of various electronic products such as mobile phones and serves to charge or discharge electricity.

이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인해 다양한 전자 장치의 부품으로 사용될 수 있다. 최근 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터의 소형화 및 고용량화에 대한 요구도 증대되고 있다. Such a multilayer ceramic capacitor may be used as a component of various electronic devices due to its small size, high capacitance, and ease of mounting. Recently, as various electronic devices such as computers and mobile devices are miniaturized and high-powered, demands for miniaturization and high capacity multilayer ceramic capacitors are also increasing.

적층 세라믹 커패시터의 소형화 및 고용량화를 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 한다. 현재 내부 전극의 두께가 약 0.6μm 수준까지 도달한 상태이며, 계속해서 박층화가 진행되고 있다. 그러나, 내부 전극의 두께를 얇게 하기 위해서 모재인 금속 분말은 미립화되었으며, 이로 인해 소결 수축 개시 온도가 낮아져, 유전체층과의 수축 거동의 불일치가 커져 딜라미네이션 등의 불량이 발생할 수 있다. In order to achieve miniaturization and high capacitance of the multilayer ceramic capacitor, the thickness of dielectric layers and internal electrodes must be reduced to increase the number of layers. Currently, the thickness of the internal electrode has reached a level of about 0.6 μm, and thinning continues. However, in order to reduce the thickness of the internal electrode, the metal powder as a base material is atomized, and as a result, the sintering shrinkage start temperature is lowered, and the discrepancy in shrinkage behavior with the dielectric layer increases, which may cause defects such as delamination.

특히, 용량 형성부와 커버부 간의 결합력은 용량 형성부 내에서의 유전체층과 내부 전극 간의 결합력에 비하여 더욱 낮기 때문에 용량 형성부와 커버부 간의 크랙(A/C crack)이 발생할 수 있다. 용량 형성부와 커버부 간의 크랙(A/C crack)이 발생하는 경우 단락이 발생하거나, 파괴 전압(BDV, Breaking Down Voltage)이 저하될 수 있어 신뢰성이 저하될 수 있다. In particular, since the bonding strength between the capacitance forming unit and the cover unit is lower than the bonding strength between the dielectric layer and the internal electrode in the capacitance forming unit, an A/C crack may occur between the capacitance forming unit and the cover unit. When an A/C crack occurs between the capacitance forming unit and the cover unit, a short circuit may occur or a Breaking Down Voltage (BDV) may decrease, resulting in a decrease in reliability.

이에, 용량 형성부와 커버부 간의 크랙(A/C crack)을 억제할 수 있는 방안이 필요한 실정이다.Accordingly, there is a need for a method capable of suppressing an A/C crack between the capacitance forming unit and the cover unit.

본 발명의 여러 목적 중 하나는 신뢰성이 우수한 적층형 전자 부품 및 그 제조방법을 제공하기 위함이다. One of the various objects of the present invention is to provide a highly reliable multilayer electronic component and a manufacturing method thereof.

본 발명의 여러 목적 중 하나는 용량 형성부와 커버부 간의 크랙(A/C crack)이 억제된 적층형 전자 부품을 제공하기 위함이다. One of the various objects of the present invention is to provide a multilayer electronic component in which an A/C crack between a capacitance forming unit and a cover unit is suppressed.

다만, 본 발명의 목적은 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.However, the object of the present invention is not limited to the above, and will be more easily understood in the process of describing specific embodiments of the present invention.

본 발명의 일 실시형태에 따른 적층형 전자 부품은 복수의 유전체층 및 내부 전극을 포함하며 상기 유전체층과 내부 전극이 제1 방향으로 번갈아 배치되는 용량 형성부, 상기 용량 형성부의 제1 방향 일 면에 배치되며 유전체층을 포함하는 제1 커버부, 및 상기 용량 형성부의 제1 방향 타 면에 배치되며 유전체층을 포함하는 제2 커버부를 포함하는 바디; 및 상기 바디에 배치되는 외부 전극; 을 포함하고, 상기 복수의 내부 전극 중 상기 제1 커버부와 가장 가깝게 배치된 내부 전극을 IE1이라 할 때, IE1은 NiO 질량 대비 Ni(OH)₂ 질량의 비가 4.5 이상 7.5 이하일 수 있다. A multilayer electronic component according to an embodiment of the present invention includes a plurality of dielectric layers and internal electrodes, a capacitance forming portion in which the dielectric layers and internal electrodes are alternately disposed in a first direction, and disposed on one side of the capacitance forming portion in a first direction, a body including a first cover part including a dielectric layer and a second cover part disposed on the other surface of the capacitance forming part in a first direction and including a dielectric layer; and an external electrode disposed on the body. Including, when an internal electrode disposed closest to the first cover part among the plurality of internal electrodes is referred to as IE1, IE1 may have a ratio of Ni(OH) ₂ mass to NiO mass of 4.5 or more and 7.5 or less.

본 발명의 일 실시형태에 따른 적층형 전자 부품은 복수의 유전체층 및 내부 전극을 포함하며 상기 유전체층과 내부 전극이 제1 방향으로 번갈아 배치되는 용량 형성부, 상기 용량 형성부의 제1 방향 일 면에 배치되며 유전체층을 포함하는 제1 커버부, 및 상기 용량 형성부의 제1 방향 타 면에 배치되며 유전체층을 포함하는 제2 커버부를 포함하는 바디; 및 상기 바디에 배치되는 외부 전극; 을 포함하고, 상기 복수의 내부 전극 중 상기 제1 커버부와 가장 가깝게 배치된 내부 전극을 IE1이라 할 때, IE1은 X-선 광전자 분광법(XPS)으로 분석한 스펙트럼에서 NiO에 대한 피크 값 대비 Ni(OH)₂에 대한 피크 값의 비가 2.46 이상 3.55 이하일 수 있다. A multilayer electronic component according to an embodiment of the present invention includes a plurality of dielectric layers and internal electrodes, a capacitance forming portion in which the dielectric layers and internal electrodes are alternately disposed in a first direction, and disposed on one side of the capacitance forming portion in a first direction, a body including a first cover part including a dielectric layer and a second cover part disposed on the other surface of the capacitance forming part in a first direction and including a dielectric layer; and an external electrode disposed on the body. And, when an internal electrode disposed closest to the first cover part among the plurality of internal electrodes is referred to as IE1, IE1 is a peak value for NiO in a spectrum analyzed by X-ray photoelectron spectroscopy (XPS) versus Ni The ratio of the peak value to (OH) ₂ may be 2.46 or more and 3.55 or less.

본 발명의 일 실시형태에 따른 적층형 전자 부품의 제조방법은 산소 분위기에서 금속 입자를 표면 처리하여 제1 도전성 분말을 준비하는 단계; 세라믹 그린시트 상에 상기 제1 도전성 분말을 포함하는 내부 전극용 페이스트를 도포하여 제1 세라믹 그린시트를 준비하는 단계; 복수의 세라믹 그린시트를 제1 방향으로 적층하여 적층체를 형성하되, 상기 적층체의 제1 방향 상부 및 하부에는 내부 전극용 페이스트가 도포되지 않은 세라믹 그린시트를 각각 하나 이상 적층하여 커버부를 적층하며, 상기 적층체의 제1 방향 중앙부에는 내부 전극용 페이스트가 도포된 세라믹 그린시트를 복수 개 적층하여 용량 형성부를 적층하고, 상기 용량 형성부의 제1 방향 최상부에 배치된 세라믹 그린시트는 상기 제1 세라믹 그린시트인 적층체 형성 단계; 상기 적층체를 소성하여 유전체층 및 내부 전극을 포함하는 바디를 형성하는 단계; 및 상기 바디에 외부 전극을 형성하는 단계; 를 포함할 수 있다. A method of manufacturing a multilayer electronic component according to an embodiment of the present invention includes preparing a first conductive powder by surface treatment of metal particles in an oxygen atmosphere; preparing a first ceramic green sheet by applying an internal electrode paste containing the first conductive powder on a ceramic green sheet; A plurality of ceramic green sheets are laminated in a first direction to form a laminate, and at least one ceramic green sheet to which internal electrode paste is not applied is laminated on upper and lower portions of the laminate in the first direction to laminate a cover part; , A capacitance forming portion is laminated by stacking a plurality of ceramic green sheets coated with internal electrode paste in the central portion of the laminate in the first direction, and the ceramic green sheet disposed on the uppermost portion of the capacitance forming portion in the first direction is the first ceramic green sheet. Forming a laminated body that is a green sheet; forming a body including a dielectric layer and internal electrodes by firing the laminate; and forming external electrodes on the body. can include

본 발명의 여러 효과 중 일 효과로서, 제1 커버부와 용량 형성부의 결합력을 향상시켜 제1 커버부와 용량 형성부 간의 크랙을 억제할 수 있으며, 이에 따라 신뢰성을 향상시킬 수 있다. As one effect of the various effects of the present invention, it is possible to suppress cracks between the first cover part and the capacitance forming part by improving the coupling force between the first cover part and the capacitance forming part, thereby improving reliability.

본 발명의 여러 효과 중 하나는 제1 커버부와 가장 가깝게 배치된 내부 전극의 NiO 질량 대비 Ni(OH)₂ 질량의 비를 제어함으로써, 용량 형성부와 제1 커버부 간의 결합력을 향상시킬 수 있다. One of the various effects of the present invention is to improve the bonding strength between the capacitance forming unit and the first cover unit by controlling the ratio of the Ni(OH) ₂ mass to the NiO mass of the internal electrode disposed closest to the first cover unit. .

본 발명의 여러 효과 중 하나는 제1 커버부와 가장 가깝게 배치된 내부 전극을 X-선 광전자 분광법(XPS)으로 분석한 스펙트럼에서 NiO에 대한 피크 값 대비 Ni(OH)₂에 대한 피크 값의 비가 일정 수치 범위를 가지도록 제어함으로써, 용량 형성부와 제1 커버부 간의 결합력을 향상시킬 수 있다. One of the various effects of the present invention is that the ratio of the peak value for Ni(OH) ₂ to the peak value for NiO in the spectrum analyzed by X-ray photoelectron spectroscopy (XPS) for the internal electrode disposed closest to the first cover part Coupling force between the capacitance forming unit and the first cover unit may be improved by controlling the capacitance to have a predetermined numerical range.

다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다. However, the various advantageous advantages and effects of the present invention are not limited to the above description, and will be more easily understood in the process of describing specific embodiments of the present invention.

도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3은 도 1의 II-II' 단면도를 개략적으로 도시한 것이다.
도 4는 본 발명의 일 실시형태에 따른 적층형 전자 부품의 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 5는 X-선 광전자 분광법(XPS)의 측정 위치를 설명하기 위한 도면이다.
도 6은 시험번호 12의 IE1을 X-선 광전자 분광법(XPS)으로 분석한 스펙트럼으로서, (a)는 피크 분리 전 스펙트럼, (b)는 피크 분리 후 스펙트럼, (c)는 Ni(OH)₂에 의한 스펙트럼의 면적을 표시한 그래프, 및 (d)는 NiO에 의한 스펙트럼의 면적을 표시한 그래프이다.
도 7은 시험번호 3의 IE1을 X-선 광전자 분광법(XPS)으로 분석한 스펙트럼으로서, (a)는 피크 분리 전 스펙트럼, (b)는 피크 분리 후 스펙트럼, (c)는 Ni(OH)₂에 의한 스펙트럼의 면적을 표시한 그래프, 및 (d)는 NiO에 의한 스펙트럼의 면적을 표시한 그래프이다.
도 8은 샘플 칩의 제1 및 제2 방향 단면(L-T 단면)에서 용량 형성부와 커버부 간의 크랙(A/C crack)을 촬영한 사진이다.
도 9는 제1 도전성 분말을 도시한 것이다.
도 10은 본 발명의 일 실시예에 따른 적층체를 형성하는 단계를 설명하기 위한 도면이다.
도 11은 도 10의 변형예를 도시한 것이다. 1 schematically illustrates a perspective view of a multilayer electronic component according to an embodiment of the present invention.
FIG. 2 schematically illustrates a cross-section II′ of FIG. 1 .
FIG. 3 schematically illustrates a II-II' cross-sectional view of FIG. 1 .
4 is an exploded perspective view schematically illustrating an exploded body of a multilayer electronic component according to an embodiment of the present invention.
5 is a diagram for explaining a measurement position of X-ray photoelectron spectroscopy (XPS).
6 is a spectrum of IE1 of Test No. 12 analyzed by X-ray photoelectron spectroscopy (XPS), (a) is the spectrum before peak separation, (b) is the spectrum after peak separation, (c) is Ni(OH) ₂ A graph showing the area of the spectrum by , and (d) is a graph showing the area of the spectrum by NiO.
7 is a spectrum of IE1 of Test No. 3 analyzed by X-ray photoelectron spectroscopy (XPS), (a) is the spectrum before peak separation, (b) is the spectrum after peak separation, (c) is Ni(OH) ₂ A graph showing the area of the spectrum by , and (d) is a graph showing the area of the spectrum by NiO.
8 is a photograph of a crack (A/C crack) between a capacitance forming part and a cover part in first and second cross-sections (LT cross-sections) of a sample chip.
9 shows a first conductive powder.
10 is a view for explaining a step of forming a laminate according to an embodiment of the present invention.
FIG. 11 shows a modified example of FIG. 10 .

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and accompanying drawings. However, the embodiments of the present invention can be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Therefore, the shape and size of elements in the drawings may be exaggerated for clearer explanation, and elements indicated by the same reference numerals in the drawings are the same elements.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In addition, in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of explanation, so the present invention is not necessarily limited to what is shown. . Also, components having the same function within the scope of the same concept are described using the same reference numerals. Furthermore, throughout the specification, when a certain component is said to "include", it means that it may further include other components without excluding other components unless otherwise stated.

도면에서, 제1 방향은 적층 방향 또는 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다. In the drawing, the first direction may be defined as the stacking direction or the thickness (T) direction, the second direction may be defined as the length (L) direction, and the third direction may be defined as the width (W) direction.

적층형 전자 부품Stacked electronic components

도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 1 schematically illustrates a perspective view of a multilayer electronic component according to an embodiment of the present invention.

도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다. FIG. 2 schematically illustrates the II' cross-sectional view of FIG. 1 .

도 3은 도 1의 II-II' 단면도를 개략적으로 도시한 것이다. FIG. 3 schematically illustrates a II-II' cross-sectional view of FIG. 1 .

도 4는 본 발명의 일 실시형태에 따른 적층형 전자 부품의 바디를 분해하여 개략적으로 도시한 분해 사시도이다. 4 is an exploded perspective view schematically illustrating an exploded body of a multilayer electronic component according to an embodiment of the present invention.

이하, 도 1 내지 도 4를 참조하여 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)에 대하여 상세히 설명한다. Hereinafter, the multilayer electronic component 100 according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 4 .

본 발명의 일 실시형태에 따른 적층형 전자 부품(100)은, 복수의 유전체층(111) 및 내부 전극(121, 122)을 포함하며 상기 유전체층과 내부 전극이 제1 방향으로 번갈아 배치되는 용량 형성부(Ac), 상기 용량 형성부의 제1 방향 일 면에 배치되며 유전체층을 포함하는 제1 커버부(C1), 및 상기 용량 형성부의 제1 방향 타 면에 배치되며 유전체층을 포함하는 제2 커버부(C2)를 포함하는 바디(110); 및 상기 바디에 배치되는 외부 전극(131, 132); 을 포함하고, 상기 복수의 내부 전극 중 상기 제1 커버부와 가장 가깝게 배치된 내부 전극을 IE1이라 할 때, IE1은 NiO 질량 대비 Ni(OH)₂ 질량의 비가 4.5 이상 7.5 이하일 수 있다. The multilayer electronic component 100 according to an embodiment of the present invention includes a plurality of dielectric layers 111 and internal electrodes 121 and 122, and a capacitance forming portion in which the dielectric layers and internal electrodes are alternately disposed in a first direction ( Ac), a first cover part C1 disposed on one surface of the capacitance forming part in the first direction and including a dielectric layer, and a second cover part C2 disposed on the other surface of the capacitance forming part in the first direction and including a dielectric layer ) The body 110 including; and external electrodes 131 and 132 disposed on the body; Including, when an internal electrode disposed closest to the first cover part among the plurality of internal electrodes is referred to as IE1, IE1 may have a ratio of Ni(OH) ₂ mass to NiO mass of 4.5 or more and 7.5 or less.

용량 형성부(Ac)와 커버부(C1, C2) 간의 결합력은 용량 형성부(Ac) 내에서의 유전체층(111)과 내부 전극(121, 122) 간의 결합력에 비하여 더욱 낮기 때문에 용량 형성부와 커버부 간의 크랙(이하, 'A/C crack'이라 함)이 발생할 수 있다. 또한, A/C crack은 제1 방향 하부에 배치된 제2 커버부(C2)보다는 제1 방향 상부에 배치된 제1 커버부(C1)와 용량 형성부(Ac) 사이에서 발생할 확률이 높으며, 이는 적층 공정에서 받게 되는 압력이 상이함에 따른 것일 수 있다. A/C crack이 발생하는 경우 단락이 발생하거나, 파괴 전압(BDV, Breaking Down Voltage)이 저하될 수 있어 신뢰성이 저하될 수 있다. Since the bonding force between the capacitance forming portion Ac and the cover portions C1 and C2 is lower than the bonding force between the dielectric layer 111 and the internal electrodes 121 and 122 in the capacitance forming portion Ac, the capacitance forming portion and the cover Cracks between parts (hereinafter referred to as 'A/C crack') may occur. In addition, the A / C crack is more likely to occur between the first cover part C1 disposed above the first direction and the capacitance forming part Ac than between the second cover part C2 disposed below the first direction, This may be due to different pressures applied in the lamination process. When an A/C crack occurs, a short circuit may occur or a breakdown voltage (BDV, Breaking Down Voltage) may decrease, resulting in a decrease in reliability.

유전체층(111)과 내부 전극(121, 122) 간의 결합력은 계면에서 -H와 -OH에 의한 상호 수소결합에 가장 큰 영향을 받는다. 이에, 본 발명에서는 제1 커버부(C1)와 가장 가깝게 배치된 내부 전극(IE1)의 Ni(OH)₂ 비율을 증가시켜 IE1의 -OH 비율을 늘림으로써 수소결합에 의한 결합력을 향상시켜 용량 형성부(Ac)와 제1 커버부(C1) 간의 결합력을 향상시키고, 이에 따라 A/C crack을 억제하고자 하였다.The bonding force between the dielectric layer 111 and the internal electrodes 121 and 122 is most affected by mutual hydrogen bonding by -H and -OH at the interface. Therefore, in the present invention, by increasing the Ni(OH) ₂ ratio of the internal electrode IE1 disposed closest to the first cover part C1 to increase the -OH ratio of IE1, the bonding force by hydrogen bonding is improved to form capacity. It was intended to improve the bonding force between the unit (Ac) and the first cover unit (C1), thereby suppressing the A/C crack.

이하, 본 발명의 일 실시예에 따른 적층형 전자 부품(100)의 각 구성별로 상세히 설명하도록 한다. Hereinafter, each component of the multilayer electronic component 100 according to an embodiment of the present invention will be described in detail.

바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있을 수 있다.In the body 110 , dielectric layers 111 and internal electrodes 121 and 122 may be alternately stacked.

바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.Although the specific shape of the body 110 is not particularly limited, as shown, the body 110 may have a hexahedral shape or a shape similar thereto. Due to shrinkage of the ceramic powder included in the body 110 during firing, the body 110 may have a substantially hexahedral shape, although it does not have a perfectly straight hexahedral shape.

바디(110)는 제1 방향으로 마주보는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 마주보는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 제3 방향으로 마주보는 제5 및 제6 면(5, 6)을 가질 수 있다. The body 110 has first and second surfaces 1 and 2 facing in a first direction, and third and fourth surfaces connected to the first and second surfaces 1 and 2 and facing in a second direction. (3, 4), connected to the first and second surfaces (1, 2), connected to the third and fourth surfaces (3, 4), fifth and sixth surfaces (5, 6) facing in the third direction ) can have.

유전체층(111) 상에 내부 전극(121, 122)이 배치되지 않은 마진 영역이 중첩됨에 따라 내부 전극(121, 122) 두께에 의한 단차가 발생하여 제1 면과 제3 내지 제5 면을 연결하는 코너 및/또는 제2 면과 제3 내지 제5 면을 연결하는 코너는 제1 면 또는 제2 면을 기준으로 볼 때 바디(110)의 제1 방향 중앙 쪽으로 수축된 형태를 가질 수 있다. 또는, 바디의 소결 과정에서의 수축 거동에 의해 제1 면(1)과 제3 내지 제6 면(3, 4, 5, 6)을 연결하는 코너 및/또는 제2 면(2)과 제3 내지 제6 면(3, 4, 5, 6)을 연결하는 코너는 제1 면 또는 제2 면을 기준으로 볼 때 바디(110)의 제1 방향 중앙 쪽으로 수축된 형태를 가질 수 있다. 또는, 칩핑 불량 등을 방지하기 위하여 바디(110)의 각 면을 연결하는 모서리를 별도의 공정을 수행하여 라운드 처리함에 따라 제1 면과 제3 내지 제6 면을 연결하는 코너 및/또는 제2 면과 제3 내지 제6 면을 연결하는 코너는 라운드 형태를 가질 수 있다. As the margin area where the internal electrodes 121 and 122 are not disposed overlaps on the dielectric layer 111, a step difference is generated due to the thickness of the internal electrodes 121 and 122 to connect the first surface and the third to fifth surfaces. The corner and/or the corner connecting the second surface and the third to fifth surfaces may have a shape contracted toward the center of the body 110 in the first direction when viewed from the first surface or the second surface. Alternatively, a corner connecting the first surface 1 and the third to sixth surfaces 3, 4, 5, and 6 and/or the second surface 2 and the third Corners connecting the to sixth surfaces 3, 4, 5, and 6 may have a shape contracted toward the center of the body 110 in the first direction when viewed from the first or second surface. Alternatively, in order to prevent chipping defects, the corners connecting each side of the body 110 are rounded by performing a separate process, and the corners connecting the first side and the third to sixth sides and/or the second A corner connecting the surface and the third to sixth surfaces may have a round shape.

한편, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 양측면에 제3 방향(폭 방향)으로 적층하여 마진부(114, 115)를 형성하는 경우에는 제1 면과 제5 및 제6 면을 연결하는 부분 및 제2 면과 제5 및 제6 면을 연결하는 부분이 수축된 형태를 가지지 않을 수 있다. On the other hand, in order to suppress the step difference caused by the internal electrodes 121 and 122, after stacking, the internal electrodes are cut to expose the fifth and sixth surfaces 5 and 6 of the body, and then a single dielectric layer or two or more dielectric layers are formed. When the margin parts 114 and 115 are formed by stacking both sides of the capacitance forming part Ac in the third direction (width direction), the portion connecting the first surface and the fifth and sixth surfaces and the second surface A portion connecting the fifth and sixth surfaces may not have a contracted shape.

바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다. The plurality of dielectric layers 111 forming the body 110 are in a fired state, and the boundary between adjacent dielectric layers 111 can be integrated to the extent that it is difficult to confirm without using a scanning electron microscope (SEM). there is.

본 발명의 일 실시예에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 상기 티탄산바륨계 재료는 BaTiO₃계 세라믹 분말을 포함할 수 있으며, 상기 세라믹 분말의 예시로, BaTiO₃, BaTiO₃에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba_1-xCa_x)TiO₃(0<x<1), Ba(Ti_1-yCa_y)O₃(0<y<1), (Ba_1-xCa_x)(Ti_1-yZr_y)O₃ (0<x<1, 0<y<1)또는 Ba(Ti_1-yZr_y)O₃ (0<y<1) 등을 들 수 있다. According to one embodiment of the present invention, a material for forming the dielectric layer 111 is not particularly limited as long as sufficient capacitance can be obtained. For example, a barium titanate-based material, a lead composite perovskite-based material, or a strontium titanate-based material may be used. The barium titanate-based material may include BaTiO ₃ -based ceramic powder, and as an example of the ceramic powder, BaTiO ₃ , BaTiO ₃ in which Ca (calcium), Zr (zirconium), etc. are partially dissolved (Ba _1-x Ca _x )TiO ₃ (0<x<1), Ba(Ti _1-y Ca _y )O ₃ (0<y<1), (Ba _1-x Ca _x )(Ti _1-y Zr _y )O ₃ ( 0<x<1, 0<y<1) or Ba(Ti _1-y Zr _y )O ₃ (0<y<1).

또한, 상기 유전체층(111)을 형성하는 원료는 티탄산바륨(BaTiO₃) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 결합제, 분산제 등이 첨가될 수 있다. In addition, various ceramic additives, organic solvents, binders, dispersants, etc. may be added to powder such as barium titanate (BaTiO ₃ ) as a raw material forming the dielectric layer 111 according to the purpose of the present invention.

한편, 유전체층(111)의 평균 두께(td)는 특별히 한정할 필요는 없다. On the other hand, the average thickness (td) of the dielectric layer 111 does not need to be particularly limited.

다만, 일반적으로 유전체층을 0.6μm 미만의 두께로 얇게 형성하는 경우, 특히 유전체층의 두께가 0.37μm 이하인 경우에는 신뢰성이 저하될 우려가 있었다. However, in general, when the dielectric layer is formed thinly with a thickness of less than 0.6 μm, in particular, when the thickness of the dielectric layer is 0.37 μm or less, there is a risk of deterioration in reliability.

본 발명의 일 실시예에 따르면, 제1 커버부(C1)와 용량 형성부(Ac) 간의 결합력을 향상시켜 A/C crack을 억제할 수 있기 때문에, 유전체층(111)의 평균 두께가 0.37μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다. According to an embodiment of the present invention, since A/C crack can be suppressed by improving the bonding force between the first cover part C1 and the capacitance forming part Ac, the average thickness of the dielectric layer 111 is 0.37 μm or less. Even in this case, excellent reliability can be secured.

따라서, 유전체층(111)의 평균 두께가 0.37μm 이하인 경우에 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다. Therefore, when the average thickness of the dielectric layer 111 is 0.37 μm or less, the reliability improvement effect according to the present invention may be more remarkable.

상기 유전체층(111)의 평균 두께(td)는 상기 제1 및 제2 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다. The average thickness td of the dielectric layer 111 may mean an average thickness of the dielectric layer 111 disposed between the first and second internal electrodes 121 and 122 .

유전체층(111)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 유전체층을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.The average thickness of the dielectric layer 111 may be measured by scanning an image of a cross section of the body 110 in the length and thickness directions (L-T) with a scanning electron microscope (SEM) at a magnification of 10,000. More specifically, an average value may be measured by measuring the thickness of one dielectric layer at 30 equally spaced points in the longitudinal direction in the scanned image. The 30 equally spaced points may be designated in the capacitance forming unit Ac. In addition, if the average value is measured by extending the average value measurement to 10 dielectric layers, the average thickness of the dielectric layer can be further generalized.

바디(110)는 복수의 유전체층(111) 및 내부 전극(121, 122)을 포함하며 상기 유전체층과 내부 전극이 제1 방향으로 번갈아 배치되는 용량 형성부(Ac), 상기 용량 형성부(Ac)의 제1 방향 일 면에 배치되며 유전체층을 포함하는 제1 커버부(C1), 및 상기 용량 형성부(Ac)의 제1 방향 타 면에 배치되며 유전체층을 포함하는 제2 커버부(C2)를 포함할 수 있다. The body 110 includes a plurality of dielectric layers 111 and internal electrodes 121 and 122, and the dielectric layers and internal electrodes are alternately disposed in a first direction. A first cover part C1 disposed on one surface in a first direction and including a dielectric layer, and a second cover part C2 disposed on the other surface of the capacitance forming part Ac in the first direction and including a dielectric layer can do.

용량 형성부(Ac)는 커패시터의 용량 형성에 기여하는 부분으로서, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다. The capacitance forming portion Ac is a portion contributing to forming the capacitance of the capacitor, and may be formed by repeatedly stacking a plurality of first and second internal electrodes 121 and 122 with the dielectric layer 111 interposed therebetween.

제1 커버부(C1) 및 제2 커버부(C2)는 단일 유전체층(111) 또는 2 개 이상의 유전체층(111)을 용량 형성부(Ac)의 상하면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다. The first cover portion C1 and the second cover portion C2 may be formed by stacking a single dielectric layer 111 or two or more dielectric layers 111 on the upper and lower surfaces of the capacitance forming portion Ac in the thickness direction, respectively. Basically, it can play a role of preventing damage to the internal electrode due to physical or chemical stress.

제1 커버부(C1) 및 제2 커버부(C2)는 내부 전극을 포함하지 않으며, 용량 형성부(Ac)의 유전체층(111)과 동일한 재료를 포함할 수 있다. 다만, 커버부(C1, C2)의 유전체층과 용량 형성부(Ac)의 유전체층(111)이 반드시 동일한 재료로 한정할 필요는 없으며, 필요에 따라 다른 재료를 포함할 수 있다. 제1 커버부(C1) 및 제2 커버부(C2)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO₃)계 세라믹 재료를 포함할 수 있다.The first cover portion C1 and the second cover portion C2 do not include internal electrodes, and may include the same material as the dielectric layer 111 of the capacitance forming portion Ac. However, the dielectric layers of the cover portions C1 and C2 and the dielectric layer 111 of the capacitance forming portion Ac do not necessarily need to be made of the same material, and may include different materials if necessary. The first cover part C1 and the second cover part C2 may include a ceramic material, for example, a barium titanate (BaTiO ₃ )-based ceramic material.

한편, 커버부(C1, C2)의 평균 두께는 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 커버부(C1, C2)의 평균 두께(tc)는 15μm 이하일 수 있다. 즉, 제1 커버부(C1)의 평균 두께(tc)는 15μm 이하일 수 있으며, 제2 커버부(C2)의 평균 두께(tc)도 15μm 이하일 수 있다. 또한, 본 발명의 일 실시예에 따르면, 제1 커버부(C1)와 용량 형성부(Ac) 간의 결합력을 향상시켜 A/C crack을 억제할 수 있기 때문에, 커버부(C1, C2)의 평균 두께(tc)가 15μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다. On the other hand, the average thickness of the cover portions C1 and C2 does not need to be particularly limited. However, in order to more easily achieve miniaturization and high capacity of the multilayer electronic component, the average thickness tc of the cover portions C1 and C2 may be 15 μm or less. That is, the average thickness tc of the first cover part C1 may be 15 μm or less, and the average thickness tc of the second cover part C2 may also be 15 μm or less. In addition, according to an embodiment of the present invention, since the A/C crack can be suppressed by improving the bonding force between the first cover part C1 and the capacitance forming part Ac, the average of the cover parts C1 and C2 Even when the thickness tc is 15 μm or less, excellent reliability can be secured.

커버부(C1, C2)의 평균 두께(tc)는 제1 방향 크기를 의미할 수 있으며, 용량 형성부(Ac)의 상부 또는 하부에서 등간격의 5개 지점에서 측정한 커버부(C1, C2)의 제1 방향 크기를 평균한 값일 수 있다. The average thickness tc of the cover parts C1 and C2 may mean the size in the first direction, and is measured at five equally spaced points above or below the capacitance forming part Ac. ) may be an average value of magnitudes in the first direction.

또한, 상기 용량 형성부(Ac)의 측면에는 마진부(114, 115)가 배치될 수 있다. In addition, margin parts 114 and 115 may be disposed on side surfaces of the capacitance forming part Ac.

마진부(114, 115)는 바디(110)의 제5 면(5)에 배치된 제1 마진부(114)와 제6 면(6)에 배치된 제2 마진부(115)를 포함할 수 있다. 즉, 마진부(114, 115)는 상기 바디(110)의 폭 방향 양 단면(end surfaces)에 배치될 수 있다. The marginal parts 114 and 115 may include a first marginal part 114 disposed on the fifth surface 5 of the body 110 and a second marginal part 115 disposed on the sixth surface 6 of the body 110. there is. That is, the margin parts 114 and 115 may be disposed on both end surfaces of the body 110 in the width direction.

마진부(114, 115)는 도 3에 도시된 바와 같이, 상기 바디(110)를 폭-두께(W-T) 방향으로 자른 단면(cross-section)에서 제1 및 제2 내부 전극(121, 122)의 양 끝단과 바디(110)의 경계면 사이의 영역을 의미할 수 있다. As shown in FIG. 3 , the margin portions 114 and 115 are the first and second internal electrodes 121 and 122 in a cross-section of the body 110 cut in the width-thickness (W-T) direction. It may refer to the area between both ends of and the boundary surface of the body 110.

마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다. The margin portions 114 and 115 may basically serve to prevent damage to the internal electrode due to physical or chemical stress.

마진부(114, 115)는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극을 형성함으로써 형성된 것일 수 있다. The margin portions 114 and 115 may be formed by forming internal electrodes by applying a conductive paste on the ceramic green sheet except where the margin portion is to be formed.

또한, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 양측면에 제3 방향(폭 방향)으로 적층하여 마진부(114, 115)를 형성할 수도 있다.In addition, in order to suppress the step difference caused by the internal electrodes 121 and 122, after stacking, the internal electrodes are cut to expose the fifth and sixth surfaces 5 and 6 of the body, and then a single dielectric layer or two or more dielectric layers are formed. Margin parts 114 and 115 may be formed by stacking on both side surfaces of the capacitance forming part Ac in the third direction (width direction).

한편, 마진부(114, 115)의 폭은 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 마진부(114, 115)의 평균 폭은 15μm 이하일 수 있다. 또한, 본 발명의 일 실시예에 따르면, 제1 커버부(C1)와 용량 형성부(Ac) 간의 결합력을 향상시켜 A/C crack을 억제할 수 있기 때문에, 마진부(114, 115)의 평균 폭이 15μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다. On the other hand, the width of the margin portions 114 and 115 does not need to be particularly limited. However, the average width of the margin portions 114 and 115 may be 15 μm or less in order to more easily achieve miniaturization and high capacity of the multilayer electronic component. In addition, according to one embodiment of the present invention, since A / C crack can be suppressed by improving the bonding force between the first cover part (C1) and the capacitance forming part (Ac), the average of the margin parts 114 and 115 Even when the width is 15 μm or less, excellent reliability can be secured.

마진부(114, 115)의 평균 폭은 마진부(114, 115)의 제3 방향 평균 크기를 의미할 수 있으며, 용량 형성부(Ac)의 측면에서 등간격의 5개 지점에서 측정한 마진부(114, 115)의 제3 방향 크기를 평균한 값일 수 있다. The average width of the marginal portions 114 and 115 may mean the average size of the marginal portions 114 and 115 in the third direction, measured at five equally spaced points on the side of the capacitance forming portion Ac. It may be an average value of magnitudes in the third direction of (114, 115).

내부 전극(121, 122)은 유전체층(111)과 교대로 적층될 수 있다. The internal electrodes 121 and 122 may be alternately stacked with the dielectric layer 111 .

내부 전극(121, 122)은 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다. The internal electrodes 121 and 122 may include first and second internal electrodes 121 and 122 . The first and second internal electrodes 121 and 122 are alternately disposed to face each other with the dielectric layer 111 constituting the body 110 interposed therebetween, and the third and fourth surfaces 3 and 4 of the body 110 ), respectively, can be exposed.

제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. 바디의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디의 제4 면(4)에는 제2 외부 전극(132)이 배치되어 제2 내부 전극(122)과 연결될 수 있다. The first internal electrode 121 is spaced apart from the fourth surface 4 and exposed through the third surface 3, and the second internal electrode 122 is spaced apart from the third surface 3 and exposed through the fourth surface 4 ) can be exposed. A first external electrode 131 is disposed on the third surface 3 of the body and connected to the first internal electrode 121, and a second external electrode 132 is disposed on the fourth surface 4 of the body to make the second external electrode 131 connected to the first internal electrode 121. 2 may be connected to the internal electrode 122 .

즉, 제1 내부 전극(121)은 제2 외부 전극(132)과는 연결되지 않고 제1 외부 전극(131)과 연결되며, 제2 내부 전극(122)은 제1 외부 전극(131)과는 연결되지 않고 제2 외부 전극(132)과 연결된다. 따라서, 제1 내부 전극(121)은 제4 면(4)에서 일정거리 이격되어 형성되고, 제2 내부 전극(122)은 제3 면(3)에서 일정거리 이격되어 형성될 수 있다. That is, the first internal electrode 121 is connected to the first external electrode 131 without being connected to the second external electrode 132, and the second internal electrode 122 is not connected to the first external electrode 131. It is connected to the second external electrode 132 without being connected. Accordingly, the first internal electrode 121 may be formed to be spaced apart from the fourth surface 4 by a predetermined distance, and the second internal electrode 122 may be formed to be spaced apart from the third surface 3 by a predetermined distance.

이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. In this case, the first and second internal electrodes 121 and 122 may be electrically separated from each other by the dielectric layer 111 disposed in the middle.

본 발명의 일 실시예에 따르면, 복수의 내부 전극(121, 122) 중 제1 커버부(C1)와 가장 가깝게 배치된 내부 전극을 IE1이라 할 때, IE1은 NiO 질량 대비 Ni(OH)₂ 질량의 비가 4.5 이상 7.5 이하일 수 있다. According to an embodiment of the present invention, when an internal electrode disposed closest to the first cover portion C1 among the plurality of internal electrodes 121 and 122 is referred to as IE1, IE1 is Ni(OH) ₂ mass to NiO mass The ratio of may be 4.5 or more and 7.5 or less.

유전체층(111)과 내부 전극(121, 122) 간의 결합력은 계면에서 -H와 -OH에 의한 상호 수소결합에 가장 큰 영향을 받는다. 여기서 -OH는 내부 전극의 Ni(OH)₂에 포함된 것일 수 있으며, -H는 유전체층의 표면에 배치된 것일 수 있다. 유전체층을 형성하는 재료에는 -H가 포함되지 않을 수 있으나, 공기 중의 미량의 수분과 반응하여 유전체층의 표면이 일부에 -H가 배치될 수 있기 때문이다. The bonding force between the dielectric layer 111 and the internal electrodes 121 and 122 is most affected by mutual hydrogen bonding by -H and -OH at the interface. Here, -OH may be included in Ni(OH) ₂ of the internal electrode, and -H may be disposed on the surface of the dielectric layer. This is because -H may not be included in the material forming the dielectric layer, but -H may be disposed on a part of the surface of the dielectric layer by reacting with a small amount of moisture in the air.

전기음성도(electronegativity)가 강한 질소(N), 산소(O), 플루오린(F) 등의 원자에 수소(H) 원자가 공유결합으로 결합하면 전기음성도가 강한 원자는 부분적인 음(-)전하를 띄고 수소 원자는 부분적인 양(+)전하를 띄게 된다. 이러한 수소 원자에 전기음성도가 강한 원자가 서로 이웃하게 되면 이 두 원자 사이에 정전기적 인력이 생기는데 이것을 수소결합(hydrogen bond)이라 한다. 수소결합은 원자 간의 화학결합이 아니라 분자 사이에 존재하는 인력(intermolecular interaction)이며, 다른 극성 인력인 분산력, 쌍극자-쌍극자 힘, 쌍극자- 유발 쌍극자힘과 같은 분자간 상호작용에 비해서 훨씬 강한 결합력을 가진다. 내부 전극의 -OH가 부분적인 음전하를 띄고, 유전체층의 -H가 부분적인 양전하를 띔에 따라 유전체층(111)과 내부 전극(121, 122) 간의 결합력을 향상시킬 수 있다. When a hydrogen (H) atom is covalently bonded to an atom with high electronegativity, such as nitrogen (N), oxygen (O), or fluorine (F), the atom with strong electronegativity is partially negative (-). The hydrogen atom has a partial positive (+) charge. When atoms with strong electronegativity of these hydrogen atoms are next to each other, an electrostatic attraction occurs between the two atoms, which is called a hydrogen bond. Hydrogen bonding is not a chemical bond between atoms, but an intermolecular interaction between molecules. As -OH of the internal electrode partially negatively charges and -H of the dielectric layer partially positively charged, bonding strength between the dielectric layer 111 and the internal electrodes 121 and 122 may be improved.

IE1의 NiO 질량 대비 Ni(OH)₂ 질량의 비가 4.5 이상 7.5 이하를 만족함에 따라, 제1 커버부(C1)의 유전체층과 IE1 간의 수소결합력을 최대로 확보할 수 있기 때문에, 용량 형성부(Ac)와 제1 커버부(C1) 간의 결합력을 향상시켜 A/C crack을 억제할 수 있다. As the ratio of the mass of Ni(OH) ₂ to the mass of NiO of IE1 satisfies 4.5 or more and 7.5 or less, since the maximum hydrogen bonding force between the dielectric layer of the first cover part C1 and IE1 can be secured, the capacitance forming portion (Ac ) and the first cover part (C1) by improving the bonding force between the A / C crack can be suppressed.

IE1의 NiO 질량 대비 Ni(OH)₂ 질량의 비가 4.5 미만인 경우에는 -OH 비율이 불충분하여 용량 형성부(Ac)와 제1 커버부(C1) 간의 결합력 향상 효과가 불충분할 수 있다. When the ratio of the mass of Ni(OH) ₂ to the mass of NiO in IE1 is less than 4.5, the -OH ratio is insufficient, so the effect of improving the bonding strength between the capacitance forming portion Ac and the first cover portion C1 may be insufficient.

반면에, IE1의 NiO 질량 대비 Ni(OH)₂ 질량의 비가 7.5 초과인 경우에는 -OH 비율이 필요 이상으로 많아지게 되어 오히려 용량 형성부(Ac)와 제1 커버부(C1) 간의 결합력이 저하될 우려가 있다. -OH 비율이 너무 높아지는 경우 수소 결합력에 의한 용량 형성부(Ac)와 제1 커버부(C1) 간의 결합력은 향상되나, 친수성이 너무 증가하여 수분 침투의 가능성이 높아지기 때문에 오히려 결합력이 저하될 수 있기 때문이다. On the other hand, when the ratio of the mass of Ni(OH) ₂ to the mass of NiO in IE1 exceeds 7.5, the -OH ratio becomes more than necessary, and the bonding force between the capacitance forming part Ac and the first cover part C1 is rather deteriorated. There is a risk of becoming If the -OH ratio is too high, the bonding strength between the capacitance forming portion (Ac) and the first cover portion (C1) by hydrogen bonding strength is improved, but the hydrophilicity is too increased and the possibility of moisture penetration increases, so the bonding strength may be lowered. Because.

따라서, IE1의 NiO 질량 대비 Ni(OH)₂ 질량의 비가 4.5 이상 7.5 이하인 것이 바람직하며, 보다 바람직하게는 IE1의 NiO 질량 대비 Ni(OH)₂ 질량의 비가 4.88 이상 7.07 이하일 수 있다. Therefore, the ratio of the mass of Ni(OH) ₂ to the mass of NiO in IE1 is preferably 4.5 or more and 7.5 or less, and more preferably the ratio of the mass of Ni(OH) ₂ to the mass of NiO in IE1 is 4.88 or more and 7.07 or less.

일 실시예에서, 복수의 내부 전극(121, 122) 중 적어도 하나 이상의 내부 전극은 NiO 질량 대비 Ni(OH)₂ 질량의 비가 3.0 이하일 수 있다.In one embodiment, at least one of the plurality of internal electrodes 121 and 122 may have a ratio of Ni(OH) ₂ mass to NiO mass of 3.0 or less.

복수의 내부 전극(121, 122) 중 적어도 하나 이상의 내부 전극은 NiO 질량 대비 Ni(OH)₂ 질량의 비가 3.0 이하를 만족함에 따라, 용량 형성부(Ac) 내에서의 유전체층과 내부 전극 간의 결합력과 용량 형성부(Ac)와 제1 커버부(C1) 간의 결합력의 차이를 줄여서 응력을 분산시킬 수 있기 때문에 A/C crack을 보다 효과적으로 억제할 수 있다. As at least one of the plurality of internal electrodes 121 and 122 satisfies the ratio of Ni(OH) ₂ mass to NiO mass of 3.0 or less, the bonding force between the dielectric layer and the internal electrode in the capacitance forming portion Ac and Since the stress can be dispersed by reducing the difference in bonding force between the capacitance forming portion Ac and the first cover portion C1, the A/C crack can be more effectively suppressed.

다만, 이에 제한되는 것은 아니며 복수의 내부 전극(121, 122)이 모두 NiO 질량 대비 Ni(OH)₂ 질량의 비가 4.5 이상 7.5 이하를 만족하는 경우를 본 발명에서 제외하는 것은 아님에 유의할 필요가 있다. However, it is not limited thereto, and it should be noted that the present invention does not exclude the case where the ratio of Ni(OH) 2 mass to Ni(OH) ₂ mass for all of the plurality of internal electrodes 121 and 122 satisfies 4.5 or more and 7.5 or less. .

일 실시예에서, 상기 복수의 내부 전극 중 NiO 질량 대비 Ni(OH)₂ 질량의 비가 3.0 이하인 내부 전극의 개수 비율은 90% 이상일 수 있다. 이에 따라, 용량 형성부(Ac) 내에서의 유전체층과 내부 전극 간의 결합력과 용량 형성부(Ac)와 제1 커버부(C1) 간의 결합력의 차이를 더욱 줄여서 응력을 분산시킬 수 있기 때문에 A/C crack을 보다 효과적으로 억제할 수 있다. In one embodiment, the ratio of the number of internal electrodes having a ratio of the mass of NiO to the mass of Ni(OH) ₂ of 3.0 or less among the plurality of internal electrodes may be 90% or more. Accordingly, since the stress can be dispersed by further reducing the difference between the bonding force between the dielectric layer and the internal electrode in the capacitance forming unit Ac and the bonding force between the capacitance forming unit Ac and the first cover part C1, A/C Cracks can be suppressed more effectively.

일 실시예에서, 제2 커버부(C2)와 가장 가깝게 배치된 내부 전극을 IE2라 할 때, IE2는 NiO 질량 대비 Ni(OH)₂ 질량의 비가 4.5 이상 7.5 이하일 수 있다. In one embodiment, when the internal electrode disposed closest to the second cover part C2 is referred to as IE2, the ratio of the mass of Ni(OH) ₂ to the mass of NiO in IE2 may be 4.5 or more and 7.5 or less.

이에 따라, 제2 커버부(C2)의 유전체층과 IE2 간의 수소결합력을 최대로 확보할 수 있기 때문에, 용량 형성부(Ac)와 제2 커버부(C2) 간의 결합력을 향상시켜 A/C crack을 억제할 수 있다. 보다 바람직하게는 IE2는 NiO 질량 대비 Ni(OH)₂ 질량의 비가 4.88 이상 7.07 이하일 수 있다.Accordingly, since the hydrogen bonding force between the dielectric layer of the second cover part C2 and IE2 can be secured to the maximum, the bonding force between the capacitance forming part Ac and the second cover part C2 is improved to prevent A/C cracks. can be suppressed More preferably, IE2 may have a ratio of Ni(OH) ₂ mass to NiO mass of 4.88 or more and 7.07 or less.

일 실시예에서, 상기 용량 형성부 중 상기 제1 커버부와 인접한 영역을 K1, 상기 용량 형성부 중 상기 제2 커버부와 인접한 영역을 K2, 상기 K1과 K2 사이에 배치된 영역을 Kc라 할 때, 상기 K1 및 K2에 포함된 내부 전극은 NiO 질량 대비 Ni(OH)₂ 질량의 비가 4.5 이상 7.5 이하이며, 상기 Kc에 포함된 내부 전극은 NiO 질량 대비 Ni(OH)₂ 질량의 비가 3.0 이하일 수 있다. In an embodiment, a region of the capacitance forming portion adjacent to the first cover portion is referred to as K1, a region of the capacitance forming portion adjacent to the second cover portion is referred to as K2, and a region disposed between K1 and K2 is referred to as Kc. When the internal electrodes included in K1 and K2 have a ratio of Ni(OH) ₂ mass to NiO mass of 4.5 or more and 7.5 or less, and the internal electrode included in Kc has a ratio of Ni(OH) ₂ mass to NiO mass ratio of 3.0 or less. can

제1 및 제2 커버부와 인접한 영역(K1, K2)에 포함된 내부 전극은 커버부(C1, C2)와 용량 형성부(Ac) 간의 결합력에 미치는 영향이 Kc에 포함된 내부 전극보다 크기 때문에, K1 및 K2에 포함된 내부 전극은 NiO 질량 대비 Ni(OH)₂ 질량의 비가 4.5 이상 7.5 이하이며, Kc에 포함된 내부 전극은 NiO 질량 대비 Ni(OH)₂ 질량의 비가 3.0 이하를 만족함에 따라, A/C crack을 보다 효과적으로 억제할 수 있다. Since the internal electrodes included in the regions K1 and K2 adjacent to the first and second cover parts have a greater effect on the coupling force between the cover parts C1 and C2 and the capacitance forming part Ac than the internal electrodes included in Kc, , The internal electrodes included in K1 and K2 have a ratio of Ni(OH) ₂ mass to NiO mass of 4.5 or more and 7.5 or less, and the internal electrode included in Kc satisfies a ratio of Ni(OH) ₂ mass to NiO mass of 3.0 or less. Accordingly, the A / C crack can be more effectively suppressed.

이때, 용량 형성부(Ac)의 제1 방향 최대 크기 대비 상기 Kc의 제1 방향 최대 크기는 0.9 이상이며, 상기 K1 및 K2는 NiO 질량 대비 Ni(OH)₂의 질량의 비가 4.5 이상 7.5 이하인 내부 전극을 하나 이상 포함할 수 있다. 이에 따라, 용량 형성부(Ac) 내에서의 유전체층과 내부 전극 간의 결합력과 용량 형성부(Ac)와 커버부(C1, C2) 간의 결합력의 차이를 더욱 줄여서 응력을 분산시킬 수 있기 때문에 A/C crack을 효과적으로 억제할 수 있다.At this time, the maximum size of Kc in the first direction relative to the maximum size of the capacitance forming unit (Ac) in the first direction is 0.9 or more, and K1 and K2 have a ratio of the mass of Ni(OH) ₂ to the mass of NiO of 4.5 or more and 7.5 or less. It may contain one or more electrodes. Accordingly, stress can be dispersed by further reducing the difference between the bonding strength between the dielectric layer and the internal electrode in the capacitance forming unit Ac and the bonding strength between the capacitance forming unit Ac and the cover parts C1 and C2, and thus A/C Cracks can be suppressed effectively.

한편, 내부 전극의 NiO 질량 대비 Ni(OH)₂의 질량의 비를 4.5 이상 7.5 이하로 제어하는 방법은 특별히 한정하지 않는다. 예를 들어, 금속 입자(22a) 및 상기 금속 입자의 표면에 배치된 Ni(OH)₂이 포함된 쉘(22b)을 포함하는 도전성 분말(22)을 이용하여 내부 전극을 형성함으로써, 내부 전극의 NiO 질량 대비 Ni(OH)₂의 질량의 비를 4.5 이상 7.5 이하로 제어할 수 있다. Meanwhile, a method of controlling the ratio of the mass of Ni(OH) ₂ to the mass of NiO of the internal electrode to be 4.5 or more and 7.5 or less is not particularly limited. For example, by forming an internal electrode using a conductive powder 22 including a metal particle 22a and a shell 22b containing Ni(OH) ₂ disposed on the surface of the metal particle, the internal electrode The ratio of the mass of Ni(OH) ₂ to the mass of NiO may be controlled to 4.5 or more and 7.5 or less.

이때, 금속 입자(22a) 및 상기 금속 입자의 표면에 배치된 Ni(OH)₂이 포함된 쉘(22b)을 포함하는 도전성 분말(22)은 금속 입자(22a)에 산소 과량 분위기에서 물리적 산소 흡착 공정을 행하여 얻어진 것일 수 있다. 또한, 상기 물리적 산소 흡착 공정은 스퍼터링 공법 또는 바렐형 스퍼터링 공법을 이용할 수 있다. At this time, the conductive powder 22 including the metal particle 22a and the shell 22b containing Ni(OH) ₂ disposed on the surface of the metal particle physically adsorbs oxygen to the metal particle 22a in an oxygen excess atmosphere. It may be obtained by performing a process. In addition, the physical oxygen adsorption process may use a sputtering method or a barrel type sputtering method.

내부 전극(121, 122)은 NiO 및 Ni(OH)₂ 외에 니켈(Ni)을 더 포함할 수 있으며, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 더 포함할 수 있다. The internal electrodes 121 and 122 may further include nickel (Ni) in addition to NiO and Ni(OH) ₂ , and nickel (Ni), copper (Cu), palladium (Pd), silver (Ag), gold (Au) ), platinum (Pt), tin (Sn), tungsten (W), titanium (Ti), and one or more alloys thereof.

일 실시예에서, IE1 및 IE2 중 하나 이상은 세라믹 첨가제를 더 포함할 수 있다. IE1 및 IE2 중 하나 이상이 세라믹 첨가제를 포함함에 따라, 커버부(C1, C2)의 유전체층과의 수축 거동 불일치를 줄일 수 있어 용량 형성부(Ac)와 커버부(C1, C2) 간의 결합력을 향상시킬 수 있다. 세라믹 첨가제의 종류는 특별히 한정할 필요는 없으며, 유전체층에 포함된 세라믹과 동일한 종류의 세라믹일 수 있다. In one embodiment, one or more of IE1 and IE2 may further include a ceramic additive. As at least one of IE1 and IE2 includes a ceramic additive, it is possible to reduce the mismatch in shrinkage behavior of the cover parts C1 and C2 with the dielectric layer, thereby improving the bonding strength between the capacitance forming part Ac and the cover parts C1 and C2. can make it The type of the ceramic additive does not need to be particularly limited, and may be the same type of ceramic as the ceramic included in the dielectric layer.

일 실시예에서, 내부 전극(121, 122)은 세라믹 첨가제를 더 포함할 수 있다. 내부 전극이 세라믹 첨가제를 포함함에 따라, 유전체층과 내부 전극 간의 수축 거동의 불일치를 줄일 수 있어 유전체층과 내부 전극 간의 딜라미네이션을 억제할 수 있다. In one embodiment, the internal electrodes 121 and 122 may further include a ceramic additive. As the internal electrode includes the ceramic additive, it is possible to reduce the inconsistency of contraction behavior between the dielectric layer and the internal electrode, thereby suppressing delamination between the dielectric layer and the internal electrode.

내부 전극의 NiO 질량 대비 Ni(OH)₂의 질량의 비를 측정하는 방법은 특별히 한정할 필요는 없다. 예를 들면, 내부 전극을 X-선 광전자 분광법(XPS)으로 분석한 스펙트럼에서 NiO에 의한 스펙트럼의 면적(S1) 대비 Ni(OH)₂에 의한 스펙트럼의 면적(S2)의 비(S2/S1)를 내부 전극의 NiO 질량 대비 Ni(OH)₂의 질량의 비로 할 수 있다. A method for measuring the ratio of the mass of Ni(OH) ₂ to the mass of NiO in the internal electrode does not need to be particularly limited. For example, in the spectrum of the internal electrode analyzed by X-ray photoelectron spectroscopy (XPS), the ratio of the area of the spectrum (S2) due to Ni(OH) ₂ to the area (S1) of the spectrum due to NiO (S2/S1) may be the ratio of the mass of Ni(OH) ₂ to the mass of NiO of the internal electrode.

X-선 광전자 분광법(XPS, X-ray Photoelectron Spectroscopy)란 측정 대상의 조성, 화학 상태를 분석하는 전자 분광법의 일종으로 내부 전극에 X선을 조사했을 때 광전 효과에 의해 원자에서 방출되는 광전자의 에너지 분포, 구체적으로는 X선에 의해 여기되는 광전자의 운동 에너지를 측정함으로써, X선 에너지와 상기 운동 에너지와의 차이, 즉 속박 에너지를 구해 이것에 의해 원소의 동정과 화학 상태를 분석할 수 있다. X-ray photoelectron spectroscopy (XPS) is a type of electron spectroscopy that analyzes the composition and chemical state of an object to be measured. By measuring the distribution, specifically, the kinetic energy of photoelectrons excited by X-rays, the difference between the X-ray energy and the kinetic energy, that is, the bound energy, is obtained, and thereby the identification of the element and the chemical state can be analyzed.

구체적으로, X-선 광전자 분광 장치로는 Thermo Fisher Scientific을 이용하였으며, 바디(110)의 제2 방향 중앙에서 제1 및 제3 방향으로 절단한 단면에서 IE1의 제1 및 제3 방향 중앙 지점에 X선을 조사하여 도 6의 (a)와 같은 L1 스펙트럼을 얻을 수 있다. 이후, L1 스펙트럼을 Avantage 프로그램을 이용하여, Ni(OH)₂에 의한 스펙트럼(L2) 및 NiO에 의한 스펙트럼(L3)의 전체 면적을 적분하는 방식으로 피크 분리하여 도 6(b)와 같은 스펙트럼을 얻을 수 있다. 여기서, L4는 XPS 피크 분리 시 사용되는 Baseline이다. 도 6(c)에 표시한 음영 부분의 면적이 Ni(OH)₂에 의한 스펙트럼의 면적(S2)이며, 도 6(d)에 표시한 음영 부분의 면적이 NiO에 의한 스펙트럼의 면적(S1)이다. [S2/S1]의 값이 [Ni(OH)₂ 질량/NiO 질량]에 해당하며, NiO 질량 대비 Ni(OH)₂의 질량의 비를 의미한다. Specifically, Thermo Fisher Scientific was used as an X-ray photoelectron spectroscopy device, and cross sections cut in the first and third directions from the center of the body 110 in the second direction were located at the center points of the first and third directions of IE1. An L1 spectrum as shown in (a) of FIG. 6 can be obtained by irradiating X-rays. Thereafter, the L1 spectrum is peak separated by integrating the total area of the spectrum (L2) by Ni(OH) ₂ and the spectrum (L3) by NiO using the Avantage program to obtain a spectrum as shown in FIG. 6(b). You can get it. Here, L4 is the baseline used for XPS peak separation. The area of the shaded part shown in FIG. 6(c) is the area of the spectrum (S2) by Ni(OH) ₂ , and the area of the shaded part shown in FIG. 6(d) is the area of the spectrum by NiO (S1). am. The value of [S2/S1] corresponds to [Ni(OH) ₂ mass/NiO mass], and means the ratio of the mass of Ni(OH) ₂ to the mass of NiO.

한편, 내부 전극(121, 122)의 평균 두께(te)는 특별히 한정할 필요는 없다. Meanwhile, the average thickness te of the internal electrodes 121 and 122 does not need to be particularly limited.

다만, 일반적으로 내부 전극을 0.6μm 미만의 두께로 얇게 형성하는 경우, 특히 내부 전극의 두께가 0.35μm 이하인 경우에는 신뢰성이 저하될 우려가 있었다. However, in general, when the thickness of the internal electrode is less than 0.6 μm, and particularly when the thickness of the internal electrode is 0.35 μm or less, reliability may be deteriorated.

본 발명의 일 실시예에 따르면, 제1 커버부(C1)와 용량 형성부(Ac) 간의 결합력을 향상시켜 A/C crack을 억제할 수 있기 때문에, 내부 전극(121, 122)의 평균 두께가 0.35μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다. According to an embodiment of the present invention, since the A/C crack can be suppressed by improving the bonding force between the first cover part C1 and the capacitance forming part Ac, the average thickness of the internal electrodes 121 and 122 is Even in the case of 0.35 μm or less, excellent reliability can be secured.

따라서, 내부 전극(121, 122)의 두께가 평균 0.35μm 이하인 경우에 본 발명에 따른 효과가 보다 현저해질 수 있으며, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성할 수 있다. Therefore, when the average thickness of the internal electrodes 121 and 122 is 0.35 μm or less, the effect according to the present invention may be more remarkable, and miniaturization and high capacity of the multilayer electronic component may be more easily achieved.

상기 내부 전극(121, 122)의 평균 두께(te)는 내부 전극(121, 122)의 평균 두께를 의미할 수 있다. The average thickness te of the internal electrodes 121 and 122 may mean the average thickness of the internal electrodes 121 and 122 .

내부 전극(121, 122)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 내부 전극을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 내부 전극으로 확장하여 평균값을 측정하면, 내부 전극의 평균 두께를 더욱 일반화할 수 있다.The average thickness of the internal electrodes 121 and 122 may be measured by scanning an image of a cross section of the body 110 in the longitudinal and thickness directions (L-T) with a scanning electron microscope (SEM) at a magnification of 10,000. More specifically, an average value may be measured by measuring the thickness of one internal electrode at 30 equally spaced points in the longitudinal direction in the scanned image. The 30 equally spaced points may be designated in the capacitance forming unit Ac. In addition, if the average value is measured by extending the average value measurement to 10 internal electrodes, the average thickness of the internal electrodes can be further generalized.

외부 전극(131, 132)은 바디(110)의 제3 면(3) 및 제4 면(4)에 배치될 수 있다. 외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되어, 제1 및 제2 내부 전극(121, 122)과 각각 연결된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다. 이때, 외부 전극(131, 132)은 바디(110)의 제1, 제2, 제5 및 제6 면 중 하나 이상의 면으로 연장되어 배치되는 밴드부를 포함할 수 있다. The external electrodes 131 and 132 may be disposed on the third and fourth surfaces 3 and 4 of the body 110 . The external electrodes 131 and 132 are disposed on the third and fourth surfaces 3 and 4 of the body 110, respectively, and the first and second external electrodes 121 and 122 are respectively connected. Electrodes 131 and 132 may be included. In this case, the external electrodes 131 and 132 may include a band portion extending to one or more of the first, second, fifth, and sixth surfaces of the body 110 .

본 실시 형태에서는 적층형 전자 부품(100)이 2개의 외부 전극(131, 132)을 갖는 구조를 설명하고 있지만, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다. In this embodiment, a structure in which the multilayer electronic component 100 has two external electrodes 131 and 132 is described, but the number and shape of the external electrodes 131 and 132 depend on the shape of the internal electrodes 121 and 122. It may be changed for other purposes.

한편, 외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다. Meanwhile, the external electrodes 131 and 132 may be formed using any material as long as they have electrical conductivity, such as metal, and a specific material may be determined in consideration of electrical characteristics, structural stability, and the like, and may further have a multilayer structure. there is.

예를 들어, 외부 전극(131, 132)은 바디(110)에 배치되는 전극층(131a, 132a) 및 전극층(131a, 132a) 상에 형성된 도금층(131b, 132b)을 포함할 수 있다. For example, the external electrodes 131 and 132 may include electrode layers 131a and 132a disposed on the body 110 and plating layers 131b and 132b formed on the electrode layers 131a and 132a.

전극층(131a, 132a)에 대한 보다 구체적인 예를 들면, 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함한 소성(firing) 전극이거나, 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다. As a more specific example of the electrode layers 131a and 132a, the electrode layers 131a and 132a may be firing electrodes including conductive metal and glass or resin-based electrodes including conductive metal and resin.

또한, 전극층(131a, 132a)은 바디 상에 소성 전극 및 수지계 전극이 순차적으로 형성된 형태일 수 있다. 또한, 전극층(131a, 132a)은 바디 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성되거나, 소성 전극 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다. In addition, the electrode layers 131a and 132a may have a form in which a plastic electrode and a resin-based electrode are sequentially formed on the body. In addition, the electrode layers 131a and 132a may be formed by transferring a sheet containing a conductive metal onto a body or by transferring a sheet containing a conductive metal onto a fired electrode.

전극층(131a, 132a)에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으며 특별히 한정하지 않는다. 예를 들어, 도전성 금속은 니켈(Ni), 구리(Cu) 및 그들의 합금 중 하나 이상일 수 있다. A material having excellent electrical conductivity may be used as the conductive metal included in the electrode layers 131a and 132a, and is not particularly limited. For example, the conductive metal may be at least one of nickel (Ni), copper (Cu), and alloys thereof.

도금층(131b, 132b)은 실장 특성을 향상시키는 역할을 수행한다. 도금층(131b, 132b)의 종류는 특별히 한정하지 않으며, Ni, Sn, Pd 및 이들의 합금 중 하나 이상을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수 있다. The plating layers 131b and 132b serve to improve mounting characteristics. The type of the plating layers 131b and 132b is not particularly limited, and may be a plating layer containing at least one of Ni, Sn, Pd, and an alloy thereof, and may be formed of a plurality of layers.

도금층(131b, 132b)에 대한 보다 구체적인 예를 들면, 도금층(131b, 132b)은 Ni 도금층 또는 Sn 도금층일 수 있으며, 전극층(131a, 132a) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, Sn 도금층, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다. 또한, 도금층(131b, 132b)은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다. For a more specific example of the plating layers 131b and 132b, the plating layers 131b and 132b may be Ni plating layers or Sn plating layers, and Ni plating layers and Sn plating layers may be sequentially formed on the electrode layers 131a and 132a. There may be a form in which a Sn plating layer, a Ni plating layer, and a Sn plating layer are sequentially formed. In addition, the plating layers 131b and 132b may include a plurality of Ni plating layers and/or a plurality of Sn plating layers.

적층형 전자 부품(100)의 사이즈는 특별히 한정할 필요는 없다. The size of the multilayer electronic component 100 does not need to be particularly limited.

다만, 소형화 및 고용량화를 동시에 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 하기 때문에, 0603 (길이×폭, 0.6mm×0.3mm) 이하의 사이즈를 가지는 적층형 전자 부품(100)에서 본 발명에 따른 신뢰성 및 절연 저항 향상 효과가 보다 현저해질 수 있다. However, in order to achieve miniaturization and high capacity at the same time, since the thickness of the dielectric layer and the internal electrode must be increased to increase the number of layers, the multilayer electronic component 100 having a size of 0603 (length × width, 0.6 mm × 0.3 mm) or less In this case, the effect of improving reliability and insulation resistance according to the present invention can be more remarkable.

따라서, 제조 오차, 외부 전극 크기 등을 고려하면 적층형 전자 부품(100)의 길이가 0.66mm 이하이고, 폭이 0.33mm 이하인 경우, 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다. 여기서, 적층형 전자 부품(100)의 길이는 적층형 전자 부품(100)의 제2 방향 최대 크기를 의미하며, 적층형 전자 부품(100)의 폭은 적층형 전자 부품(100)의 제3 방향 최대 크기를 의미할 수 있다. Accordingly, when the length of the multilayer electronic component 100 is 0.66 mm or less and the width is 0.33 mm or less, considering manufacturing errors, external electrode sizes, etc., the reliability improvement effect according to the present invention may be more remarkable. Here, the length of the multilayer electronic component 100 means the maximum size of the multilayer electronic component 100 in the second direction, and the width of the multilayer electronic component 100 means the maximum size of the multilayer electronic component 100 in the third direction. can do.

이하, 본 발명의 일 실시형태에 따른 적층형 전자 부품에 대하여 상세히 설명한다. 다만, 상술한 본 발명의 일 실시형태에 따른 적층형 전자 부품과 중복되는 내용은 생략하도록 한다. Hereinafter, a multilayer electronic component according to an embodiment of the present invention will be described in detail. However, overlapping content with the above-described multilayer electronic component according to an embodiment of the present invention will be omitted.

본 발명의 일 실시형태에 따른 적층형 전자 부품(100)은, 복수의 유전체층(111) 및 내부 전극(121, 122)을 포함하며 상기 유전체층과 내부 전극이 제1 방향으로 번갈아 배치되는 용량 형성부(Ac), 상기 용량 형성부의 제1 방향 일 면에 배치되며 유전체층을 포함하는 제1 커버부(C1), 및 상기 용량 형성부의 제1 방향 타 면에 배치되며 유전체층을 포함하는 제2 커버부(C2)를 포함하는 바디(110); 및 상기 바디에 배치되는 외부 전극(131, 132); 을 포함하고, 상기 복수의 내부 전극 중 상기 제1 커버부와 가장 가깝게 배치된 내부 전극을 IE1이라 할 때, IE1은 X-선 광전자 분광법(XPS)으로 분석한 스펙트럼에서 NiO에 대한 피크 값 대비 Ni(OH)₂에 대한 피크 값의 비가 2.46 이상 3.55 이하일 수 있다. The multilayer electronic component 100 according to an embodiment of the present invention includes a plurality of dielectric layers 111 and internal electrodes 121 and 122, and a capacitance forming portion in which the dielectric layers and internal electrodes are alternately disposed in a first direction ( Ac), a first cover part C1 disposed on one surface of the capacitance forming part in the first direction and including a dielectric layer, and a second cover part C2 disposed on the other surface of the capacitance forming part in the first direction and including a dielectric layer ) The body 110 including; and external electrodes 131 and 132 disposed on the body; And, when an internal electrode disposed closest to the first cover part among the plurality of internal electrodes is referred to as IE1, IE1 is a peak value for NiO in a spectrum analyzed by X-ray photoelectron spectroscopy (XPS) versus Ni The ratio of the peak value to (OH) ₂ may be 2.46 or more and 3.55 or less.

IE1의 NiO에 대한 피크 값 대비 Ni(OH)₂에 대한 피크 값의 비가 2.46 이상 3.55 이하를 만족함에 따라, 제1 커버부(C1)의 유전체층과 IE1 간의 수소결합력을 최대로 확보할 수 있기 때문에, 용량 형성부(Ac)와 제1 커버부(C1) 간의 결합력을 향상시켜 A/C crack을 억제할 수 있다. As the ratio of the peak value for Ni(OH) ₂ to the peak value for NiO of IE1 satisfies 2.46 or more and 3.55 or less, the hydrogen bonding force between the dielectric layer of the first cover part (C1) and IE1 can be secured to the maximum. , A / C crack can be suppressed by improving the bonding force between the capacitance forming part (Ac) and the first cover part (C1).

IE1의 NiO에 대한 피크 값 대비 Ni(OH)₂에 대한 피크 값의 비가 2.46 미만인 경우에는 -OH 비율이 불충분하여 용량 형성부(Ac)와 제1 커버부(C1) 간의 결합력 향상 효과가 불충분할 수 있으며, 3.55 초과인 경우에는 -OH 비율이 필요 이상으로 많아지게 되어 오히려 용량 형성부(Ac)와 제1 커버부(C1) 간의 결합력이 저하될 우려가 있다. When the ratio of the peak value for Ni(OH) ₂ to the peak value for NiO of IE1 is less than 2.46, the -OH ratio is insufficient, so that the effect of improving the bonding strength between the capacitance forming part (Ac) and the first cover part (C1) is insufficient. If the ratio exceeds 3.55, the -OH ratio becomes more than necessary, and there is a fear that the bonding force between the capacitance forming part Ac and the first cover part C1 may deteriorate.

이때, 상기 IE1은 NiO에 대한 피크 값이 8400 이상 11000 이하이며, Ni(OH)₂에 대한 피크 값이 27100 이상 32800 이하일 수 있다. In this case, the IE1 may have a peak value of 8400 or more and 11000 or less for NiO, and a peak value for Ni(OH) ₂ of 27100 or more and 32800 or less.

일 실시예에서, 복수의 내부 전극(121, 122) 중 적어도 하나 이상의 내부 전극은 X-선 광전자 분광법(XPS)으로 분석한 스펙트럼에서 NiO에 대한 피크 값 대비 Ni(OH)₂에 대한 피크 값의 비가 0.83 이하일 수 있다.In one embodiment, at least one of the plurality of internal electrodes 121 and 122 has a peak value of Ni(OH) ₂ versus a peak value of NiO in a spectrum analyzed by X-ray photoelectron spectroscopy (XPS). The ratio may be 0.83 or less.

복수의 내부 전극(121, 122) 중 적어도 하나 이상의 내부 전극이 NiO에 대한 피크 값 대비 Ni(OH)₂에 대한 피크 값의 비가 0.83 이하를 만족함에 따라, 용량 형성부(Ac) 내에서의 유전체층과 내부 전극 간의 결합력과 용량 형성부(Ac)와 제1 커버부(C1) 간의 결합력의 차이를 줄여서 응력을 분산시킬 수 있기 때문에 A/C crack을 보다 효과적으로 억제할 수 있다. When at least one of the plurality of internal electrodes 121 and 122 satisfies the ratio of the peak value of Ni(OH) ₂ to the peak value of NiO of 0.83 or less, the dielectric layer within the capacitance forming unit Ac. Since stress can be dispersed by reducing the difference between the bonding strength between the internal electrode and the bonding strength between the capacitance forming portion Ac and the first cover portion C1, the A/C crack can be more effectively suppressed.

이때, 복수의 내부 전극(121, 122) 중 적어도 하나 이상의 내부 전극은 NiO에 대한 피크 값이 28100 이상이며, Ni(OH)₂에 대한 피크 값이 23200 이하일 수 있다.At this time, at least one of the plurality of internal electrodes 121 and 122 may have a peak value of 28100 or more for NiO and a peak value for Ni(OH) ₂ of 23200 or less.

일 실시예에서, 상기 X-선 광전자 분광법으로 분석한 그래프에서, NiO에 의한 스펙트럼의 면적을 S1, Ni(OH)₂에 의한 스펙트럼의 면적을 S2라 할 때, 상기 IE1은 4.88 ≤ S2/S1 ≤ 7.07을 만족할 수 있다. 이에 따라, IE1의 NiO 질량 대비 Ni(OH)₂ 질량의 비가 4.5 이상 7.5 이하를 만족할 수 있으며, 제1 커버부(C1)의 유전체층과 IE1 간의 수소결합력을 최대로 확보할 수 있기 때문에, 용량 형성부(Ac)와 제1 커버부(C1) 간의 결합력을 향상시켜 A/C crack을 억제할 수 있다. In one embodiment, in the graph analyzed by the X-ray photoelectron spectroscopy, when the area of the spectrum by NiO is S1 and the area of the spectrum by Ni(OH) ₂ is S2, the IE1 is 4.88 ≤ S2/S1 ≤ 7.07 can be satisfied. Accordingly, the ratio of the mass of Ni(OH) ₂ to the mass of NiO of IE1 may satisfy 4.5 or more and 7.5 or less, and since the maximum hydrogen bonding force between the dielectric layer of the first cover part C1 and IE1 can be secured, capacitance is formed. The A/C crack may be suppressed by improving the bonding force between the unit Ac and the first cover unit C1.

이때, 상기 IE1의 S1은 11.4 이상 15.0 이하이고, 상기 IE1의 S2는 73.2 이상 88.8 이하일 수 있다. In this case, S1 of the IE1 may be 11.4 or more and 15.0 or less, and S2 of the IE1 may be 73.2 or more and 88.8 or less.

일 실시예에서, 상기 제2 커버부와 가장 가깝게 배치된 내부 전극을 IE2라 할 때, IE2는 X-선 광전자 분광법(XPS)으로 분석한 스펙트럼에서 NiO에 대한 피크 값 대비 Ni(OH)₂에 대한 피크 값의 비가 2.46 이상 3.55 이하일 수 있다. In one embodiment, when the internal electrode disposed closest to the second cover part is referred to as IE2, IE2 is the peak value for NiO in the spectrum analyzed by X-ray photoelectron spectroscopy (XPS) for Ni(OH) ₂ The ratio of the peak value to the may be 2.46 or more and 3.55 or less.

이에 따라, 제2 커버부(C2)의 유전체층과 IE2 간의 수소결합력을 최대로 확보할 수 있기 때문에, 용량 형성부(Ac)와 제2 커버부(C2) 간의 결합력을 향상시켜 A/C crack을 억제할 수 있다. Accordingly, since the hydrogen bonding force between the dielectric layer of the second cover part C2 and IE2 can be secured to the maximum, the bonding force between the capacitance forming part Ac and the second cover part C2 is improved to prevent A/C cracks. can be suppressed

일 실시예에서, 용량 형성부(Ac) 중 상기 제1 커버부(C1)와 인접한 영역을 K1, 용량 형성부(Ac) 중 제2 커버부(C2)와 인접한 영역을 K2, 상기 K1과 K2 사이에 배치된 영역을 Kc라 할 때, 상기 K1 및 K2에 포함된 내부 전극은 X-선 광전자 분광법(XPS)으로 분석한 스펙트럼에서 NiO에 대한 피크 값 대비 Ni(OH)₂에 대한 피크 값의 비가 2.46 이상 3.55 이하이며, 상기 Kc에 포함된 내부 전극은 X-선 광전자 분광법(XPS)으로 분석한 스펙트럼에서 NiO에 대한 피크 값 대비 Ni(OH)₂에 대한 피크 값의 비가 0.83 이하일 수 있다. In one embodiment, K1 is a region adjacent to the first cover portion C1 of the capacitance forming portion Ac, K2 is a region adjacent to the second cover portion C2 of the capacitance forming portion Ac, and the K1 and K2 When the region disposed in between is Kc, the internal electrodes included in K1 and K2 have a peak value of Ni(OH) ₂ compared to a peak value for NiO in a spectrum analyzed by X-ray photoelectron spectroscopy (XPS). The ratio is 2.46 or more and 3.55 or less, and the ratio of the peak value for Ni(OH) ₂ to the peak value for NiO in the spectrum analyzed by X-ray photoelectron spectroscopy (XPS) of the internal electrode included in the Kc may be 0.83 or less.

제1 및 제2 커버부(C1, C2)와 인접한 영역(K1, K2)에 포함된 내부 전극은 커버부(C1, C2)와 용량 형성부(Ac) 간의 결합력에 미치는 영향이 Kc에 포함된 내부 전극보다 크기 때문에, 상기 K1 및 K2에 포함된 내부 전극은 X-선 광전자 분광법(XPS)으로 분석한 스펙트럼에서 NiO에 대한 피크 값 대비 Ni(OH)₂에 대한 피크 값의 비가 2.46 이상 3.55 이하이며, 상기 Kc에 포함된 내부 전극은 X-선 광전자 분광법(XPS)으로 분석한 스펙트럼에서 NiO에 대한 피크 값 대비 Ni(OH)₂에 대한 피크 값의 비가 0.83 이하를 만족함에 따라, A/C crack을 보다 효과적으로 억제할 수 있다.The internal electrodes included in the regions K1 and K2 adjacent to the first and second cover parts C1 and C2 have an effect on the coupling force between the cover parts C1 and C2 and the capacitance forming part Ac, which is included in Kc. Since the internal electrodes are larger than the internal electrodes, the ratio of the peak value for Ni(OH) ₂ to the peak value for NiO in the spectrum analyzed by X-ray photoelectron spectroscopy (XPS) is 2.46 or more and 3.55 or less for the internal electrodes included in K1 and K2. And, as the ratio of the peak value for Ni(OH) ₂ to the peak value for NiO in the spectrum analyzed by X-ray photoelectron spectroscopy (XPS) for the internal electrode included in the Kc satisfies 0.83 or less, A / C Cracks can be suppressed more effectively.

이때, 상기 용량 형성부의 제1 방향 최대 크기 대비 상기 Kc의 제1 방향 최대 크기는 0.9 이상이며, 상기 K1 및 K2는 X-선 광전자 분광법(XPS)으로 분석한 스펙트럼에서 NiO에 대한 피크 값 대비 Ni(OH)₂에 대한 피크 값의 비가 2.46 이상 3.55 이하인 내부 전극을 하나 이상 포함할 수 있다. 이에 따라, 용량 형성부(Ac) 내에서의 유전체층과 내부 전극 간의 결합력과 용량 형성부(Ac)와 커버부(C1, C2) 간의 결합력의 차이를 더욱 줄여서 응력을 분산시킬 수 있기 때문에 A/C crack을 효과적으로 억제할 수 있다.At this time, the maximum magnitude of Kc in the first direction compared to the maximum magnitude of the capacitance forming part in the first direction is 0.9 or more, and the K1 and K2 are the peak values of NiO versus Ni in the spectrum analyzed by X-ray photoelectron spectroscopy (XPS). (OH) ₂ It may include one or more internal electrodes having a peak value ratio of 2.46 or more and 3.55 or less. Accordingly, stress can be dispersed by further reducing the difference between the bonding strength between the dielectric layer and the internal electrode in the capacitance forming unit Ac and the bonding strength between the capacitance forming unit Ac and the cover parts C1 and C2, and thus A/C Cracks can be suppressed effectively.

적층형 전자 부품의 제조방법Manufacturing method of laminated electronic components

도 9는 제2 도전성 분말을 도시한 것이다. 도 10은 본 발명의 일 실시예에 따른 적층체를 형성하는 단계를 설명하기 위한 도면이다. 9 shows a second conductive powder. 10 is a view for explaining a step of forming a laminate according to an embodiment of the present invention.

이하, 도 9 및 도 10을 참조하여 상술한 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)을 용이하게 제조할 수 있는 적층형 전자 부품의 제조방법에 대하여 설명하도록 한다. Hereinafter, a method of manufacturing a multilayer electronic component that can easily manufacture the multilayer electronic component 100 according to an embodiment of the present invention will be described with reference to FIGS. 9 and 10 .

다만, 상술한 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)을 제조하기 위한 제조방법이 하술하는 제조방법으로 제한되는 것은 아님에 유의할 필요가 있다. 또한, 상술한 내용과 중복되는 내용은 중복된 설명을 피하기 위하여 생략될 수 있다.However, it should be noted that the manufacturing method for manufacturing the multilayer electronic component 100 according to the exemplary embodiment described above is not limited to the manufacturing method described below. In addition, contents overlapping with the above may be omitted to avoid redundant description.

본 발명의 일 실시형태에 따른 적층형 전자 부품의 제조방법은 산소 분위기에서 금속 입자를 표면 처리하여 제1 도전성 분말(21)을 준비하는 단계; 세라믹 그린시트(GS) 상에 상기 제1 도전성 분말(21)을 포함하는 내부 전극용 페이스트(P1)를 도포하여 제1 세라믹 그린시트(11)를 준비하는 단계; 복수의 세라믹 그린시트(11, 12, 13)를 제1 방향으로 적층하여 적층체(ML)를 형성하되, 상기 적층체(ML)의 제1 방향 상부 및 하부에는 내부 전극용 페이스트가 도포되지 않은 세라믹 그린시트(13)를 각각 하나 이상 적층하여 커버부(C1`, C2`)를 적층하며, 상기 적층체(ML)의 제1 방향 중앙부에는 내부 전극용 페이스트가 도포된 세라믹 그린시트를 복수 개 적층하여 용량 형성부(Ac`)를 적층하고, 상기 용량 형성부(Ac`)의 제1 방향 최상부에 배치된 세라믹 그린시트는 상기 제1 세라믹 그린시트(11)인 적층체 형성 단계; 상기 적층체(ML)를 소성하여 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110)를 형성하는 단계; 및 상기 바디에 외부 전극(131, 132)을 형성하는 단계; 를 포함할 수 있다. A method of manufacturing a multilayer electronic component according to an embodiment of the present invention includes preparing a first conductive powder 21 by surface treatment of metal particles in an oxygen atmosphere; preparing a first ceramic green sheet 11 by applying an internal electrode paste P1 containing the first conductive powder 21 on a ceramic green sheet GS; A multilayer body (ML) is formed by stacking a plurality of ceramic green sheets (11, 12, 13) in a first direction, but the internal electrode paste is not applied to the upper and lower portions of the multilayer body (ML) in the first direction. At least one ceramic green sheet 13 is stacked to form the cover portions C1' and C2', respectively, and a plurality of ceramic green sheets coated with paste for internal electrodes are placed in the central portion of the stacked body ML in the first direction. forming a laminate by stacking and stacking capacitance forming parts (Ac`), wherein the ceramic green sheets disposed on the uppermost part of the capacitance forming parts (Ac`) in a first direction are the first ceramic green sheets (11); forming a body 110 including a dielectric layer 111 and internal electrodes 121 and 122 by firing the laminate ML; and forming external electrodes 131 and 132 on the body; can include

제1 도전성 분말을 준비하는 단계Preparing the first conductive powder

산소 분위기에서 금속 입자를 표면 처리하여 제1 도전성 분말(21)을 준비할 수 있다. 제1 도전성 분말(21)을 이용하여 내부 전극을 형성함으로써, 내부 전극의 NiO 질량 대비 Ni(OH)₂의 질량의 비를 4.5 이상 7.5 이하로 용이하게 제어할 수 있다.The first conductive powder 21 may be prepared by surface treatment of metal particles in an oxygen atmosphere. By forming the internal electrode using the first conductive powder 21, the ratio of the mass of Ni(OH) ₂ to the mass of NiO in the internal electrode can be easily controlled to be 4.5 or more and 7.5 or less.

상기 표면 처리는 산소 과량 분위기에서 물리적 산소 흡착 공정을 행한 것일 수 있다. 물리적 산소 흡착 공정을 이용함에 따라 균일한 박막 코팅이 가능하며, Target 원소의 정량 코팅이 용이할 수 있다. 또한, 상기 물리적 산소 흡착 공정은 스퍼터링 공법 또는 바렐형 스퍼터링 공법을 이용할 수 있다. The surface treatment may be performed by performing a physical oxygen adsorption process in an oxygen excess atmosphere. By using the physical oxygen adsorption process, uniform thin film coating is possible, and quantitative coating of the target element can be easily performed. In addition, the physical oxygen adsorption process may use a sputtering method or a barrel type sputtering method.

이때, 제1 도전성 분말(21)은 금속 입자(21a) 및 상기 금속 입자의 표면에 배치된 Ni(OH)₂이 포함된 쉘(21b)을 포함할 수 있다. In this case, the first conductive powder 21 may include a metal particle 21a and a shell 21b including Ni(OH) ₂ disposed on the surface of the metal particle.

제1 도전성 분말(21)의 금속 입자(21a)는 Ni일 수 있으며, 쉘(21b)은 NiO 및 Ni을 더 포함할 수 있다. 또한, 제1 도전성 분말(21)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 더 포함할 수 있다. The metal particles 21a of the first conductive powder 21 may be Ni, and the shell 21b may further include NiO and Ni. In addition, the first conductive powder 21 includes nickel (Ni), copper (Cu), palladium (Pd), silver (Ag), gold (Au), platinum (Pt), tin (Sn), tungsten (W), It may further include one or more of titanium (Ti) and alloys thereof.

또한, 금속 입자(21a)의 표면의 전체에 Ni(OH)₂가 배치될 필요는 없으며, 적어도 일부에 배치될 수 있다. In addition, Ni(OH) ₂ need not be disposed on the entire surface of the metal particle 21a, and may be disposed on at least a part.

예를 들어, 스퍼터링 공법을 이용하여 표면 처리를 행하는 경우, 쉘(21b)에 포함되는 Ni(OH)₂의 함량을 정밀하게 제어할 수 있으며, 균일하고 얇은 쉘(21b)을 형성할 수 있다. For example, when surface treatment is performed using a sputtering method, the content of Ni(OH) ₂ included in the shell 21b can be precisely controlled, and a uniform and thin shell 21b can be formed.

또한, 바렐형 스퍼터링 공법을 이용하는 경우, 스퍼터링 공법과 마찬가지로 쉘(21b)에 포함되는 Ni(OH)₂의 함량을 정밀하게 제어할 수 있으며, 균일하고 얇은 쉘(21b)을 형성할 수 있을 뿐만 아니라, 분위기 가스를 정밀하게 제어할 수 있으며, 저전력으로 쉘(21b)을 형성할 수 있는 장점이 있다. In addition, when using the barrel-type sputtering method, as in the sputtering method, the content of Ni(OH) ₂ included in the shell 21b can be precisely controlled, and a uniform and thin shell 21b can be formed. , the atmospheric gas can be precisely controlled, and the shell 21b can be formed with low power.

제1 세라믹 그린시트를 준비하는 단계Preparing a first ceramic green sheet

세라믹 그린시트(GS) 상에 제1 도전성 분말(21)을 포함하는 내부 전극용 페이스트(P1)를 도포하여 제1 세라믹 그린시트(11)를 준비할 수 있다. The first ceramic green sheet 11 may be prepared by applying the internal electrode paste P1 containing the first conductive powder 21 on the ceramic green sheet GS.

이때, 제1 도전성 분말(21)을 포함하는 내부 전극용 페이스트(P1)는 세라믹 첨가제를 더 포함할 수 있다. 이에 따라, 소성시 커버부(C1`, C2`)와 용량 형성부(Ac`) 간의 수축 거동 불일치를 줄일 수 있어 용량 형성부(Ac`)와 커버부(C1`, C2`) 간의 결합력을 향상시킬 수 있다. 세라믹 첨가제의 종류는 특별히 한정할 필요는 없으며, 유전체층에 포함된 세라믹과 동일한 종류의 세라믹일 수 있다. In this case, the internal electrode paste P1 including the first conductive powder 21 may further include a ceramic additive. Accordingly, inconsistency in shrinkage behavior between the cover parts C1' and C2' and the capacitance forming part Ac' during firing can be reduced, thereby improving the bonding strength between the capacitance forming part Ac' and the cover parts C1' and C2'. can improve The type of the ceramic additive does not need to be particularly limited, and may be the same type of ceramic as the ceramic included in the dielectric layer.

세라믹 그린시트(GS)는 특별히 한정할 필요는 없으며, 세라믹 분말을 이용하여 세라믹 그린 시트를 형성할 수 있다. 예를 들어, 세라믹 분말에 첨가제를 첨가한 후, 에탄올과 톨루엔을 용매로 하여 분산제와 함께 혼합한 후, 바인더를 혼합하여 세라믹 그린시트(GS)를 형성할 수 있다. 세라믹 분말은 BaTiO₃계 세라믹 분말일 수 있으며, 예를 들어, BaTiO₃, BaTiO₃에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba_1-xCa_x)TiO₃(0<x<1), Ba(Ti_1-yCa_y)O₃(0<y<1), (Ba_1-xCa_x)(Ti_1-yZr_y)O₃ (0<x<1, 0<y<1)또는 Ba(Ti_1-yZr_y)O₃ (0<y<1) 등을 들 수 있다.The ceramic green sheet GS is not particularly limited, and the ceramic green sheet may be formed using ceramic powder. For example, the ceramic green sheet GS may be formed by adding additives to ceramic powder, mixing ethanol and toluene as solvents with a dispersant, and then mixing a binder. The ceramic powder may be a BaTiO ₃ -based ceramic powder, for example, BaTiO ₃ , BaTiO ₃ in which Ca (calcium), Zr (zirconium), etc. are partially dissolved (Ba _1-x Ca _x )TiO ₃ (0<x <1), Ba(Ti _1-y Ca _y )O ₃ (0<y<1), (Ba _1-x Ca _x )(Ti _1-y Zr _y )O ₃ (0<x<1, 0<y<1) or Ba(Ti _1-y Zr _y )O ₃ (0<y<1).

제1 도전성 분말(21)을 포함하는 내부 전극용 페이스트(P1)의 도포 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. As a method of applying the internal electrode paste P1 containing the first conductive powder 21, a screen printing method or a gravure printing method may be used, but the present invention is not limited thereto.

적층체 형성 단계Laminate formation step

복수의 세라믹 그린시트(11, 12, 13)를 제1 방향으로 적층하여 적층체(ML)를 형성하되, 상기 적층체(ML)의 제1 방향 상부 및 하부에는 내부 전극용 페이스트가 도포되지 않은 세라믹 그린시트(13)를 각각 하나 이상 적층하여 커버부(C1`, C2`)를 적층하며, 상기 적층체(ML)의 제1 방향 중앙부에는 내부 전극용 페이스트가 도포된 세라믹 그린시트를 복수 개 적층하여 용량 형성부(Ac`)를 적층하고, 상기 용량 형성부(Ac`)의 제1 방향 최상부에 배치된 세라믹 그린시트는 상기 제1 세라믹 그린시트(11)일 수 있다. A multilayer body (ML) is formed by stacking a plurality of ceramic green sheets (11, 12, 13) in a first direction, but the internal electrode paste is not applied to the upper and lower portions of the multilayer body (ML) in the first direction. At least one ceramic green sheet 13 is stacked to form the cover portions C1' and C2', respectively, and a plurality of ceramic green sheets coated with paste for internal electrodes are placed in the central portion of the stacked body ML in the first direction. The capacitance forming portion Ac′ is stacked and the ceramic green sheet disposed on the uppermost portion of the capacitance forming portion Ac′ in the first direction may be the first ceramic green sheet 11 .

적층체(ML)의 커버부(C1`, C2`)는 소결 공정 후 바디(110)의 제1 및 제2 커버부(C1, C2)가 되며, 적층체(ML)의 용량 형성부(Ac`)는 소결 공정 후 바디(110)의 용량 형성부(Ac)가 될 수 있다. The cover portions C1′ and C2′ of the laminate ML become the first and second cover portions C1 and C2 of the body 110 after the sintering process, and the capacitance forming portion Ac of the laminate ML `) may become the capacitance forming part Ac of the body 110 after the sintering process.

도 13에서 내부 전극용 페이스트가 도포되지 않은 세라믹 그린시트(13)가 제1 방향 상부 및 하부에 각각 2장씩 배치된 것을 도시하고 있으나, 이에 제한되는 것은 아니며, 내부 전극용 페이스트가 도포되지 않은 세라믹 그린시트(13)를 제1 방향 상부 및 하부에 각각 1장씩 배치할 수도 있고, 3장 이상씩 배치할 수도 있다. Although FIG. 13 shows that two ceramic green sheets 13 to which internal electrode paste is not applied are disposed on the upper and lower portions in the first direction, the present invention is not limited thereto, and ceramic green sheets 13 to which internal electrode paste is not applied are not limited thereto. One green sheet 13 may be disposed on the upper and lower portions in the first direction, or three or more green sheets 13 may be disposed.

또한, 제1 세라믹 그린시트(11)는 1장이 배치된 것을 도시하고 있으나, 2장 이상씩 배치할 수도 있다. 즉, 용량 형성부(Ac`)의 제1 방향 상부에 제1 세라믹 그린시트를 복수 개 배치하거나, 도 10과 같이 용량 형성부(Ac``)의 제1 방향 최상부 및 최하부에 제1 세라믹 그린시트를 배치할 수도 있다. 다만, 이에 제한되는 것은 아니며, 용량 형성부(Ac`) 전체를 제1 세라믹 그린시트를 적층하여 형성할 수도 있다. In addition, although one sheet of the first ceramic green sheet 11 is illustrated, two or more sheets may be disposed. That is, a plurality of first ceramic green sheets are disposed on the upper part of the capacitance forming part Ac` in the first direction, or as shown in FIG. Sheets can also be placed. However, the present invention is not limited thereto, and the entire capacitance forming portion Ac′ may be formed by stacking first ceramic green sheets.

한편, 용량 형성부(Ac`)를 구성하는 복수 개의 세라믹 그린시트는 제1 세라믹 그린시트(11) 외에 제2 세라믹 그린시트(12)를 하나 이상 포함할 수 있다. Meanwhile, the plurality of ceramic green sheets constituting the capacitance forming unit Ac′ may include at least one second ceramic green sheet 12 in addition to the first ceramic green sheet 11 .

제2 세라믹 그린시트(12)는 세라믹 그린시트(GS) 상에 산소 분위기에서 표면 처리를 행하지 않은 제2 도전성 분말을 포함하는 내부 전극용 페이스트(P2)를 도포하여 준비한 것일 수 있다. 별도의 표면 처리를 행하지 않아도 제2 도전성 분말이 Ni인 경우, NiO 및 Ni(OH)₂를 포함할 수 있다. 다만, 제1 도전성 분말과 달리 Ni(OH)₂를 포함하는 쉘은 형성되지 않을 수 있다. 산소 분위기에서 별도의 표면 처리를 행하지 않은 제2 도전성 분말을 이용하여 내부 전극을 형성함으로써, 내부 전극의 NiO 질량 대비 Ni(OH)₂의 질량의 비를 3.0 이하로 용이하게 제어할 수 있다.The second ceramic green sheet 12 may be prepared by applying the internal electrode paste P2 containing the second conductive powder without surface treatment to the ceramic green sheet GS in an oxygen atmosphere. When the second conductive powder is Ni, it may contain NiO and Ni(OH) ₂ without performing a separate surface treatment. However, unlike the first conductive powder, a shell containing Ni(OH) ₂ may not be formed. By forming the internal electrodes using the second conductive powder that is not subjected to a separate surface treatment in an oxygen atmosphere, the ratio of the mass of Ni(OH) ₂ to the mass of NiO in the internal electrodes can be easily controlled to 3.0 or less.

또한, 제2 도전성 분말은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 더 포함할 수 있다. In addition, the second conductive powder is nickel (Ni), copper (Cu), palladium (Pd), silver (Ag), gold (Au), platinum (Pt), tin (Sn), tungsten (W), titanium (Ti ) and one or more of alloys thereof.

또한, 제2 도전성 분말을 포함하는 내부 전극용 페이스트(P2)는 세라믹 첨가제를 더 포함할 수 있다. 이에 따라, 소성시 유전체층과 내부 전극 간의 수축 거동의 불일치를 줄일 수 있어 유전체층과 내부 전극 간의 딜라미네이션을 억제할 수 있다. Also, the internal electrode paste P2 including the second conductive powder may further include a ceramic additive. Accordingly, inconsistency in shrinkage behavior between the dielectric layer and the internal electrode during firing may be reduced, and delamination between the dielectric layer and the internal electrode may be suppressed.

제2 도전성 분말을 포함하는 내부 전극용 페이스트(P2)의 도포 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. As a method of applying the internal electrode paste P2 containing the second conductive powder, a screen printing method or a gravure printing method may be used, but the present invention is not limited thereto.

바디 형성 단계body shaping stages

다음으로, 상기 적층체를 소성하여 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110)를 형성할 수 있다. 소성 전에 적층체를 칩 단위로 절단한 후 소성을 수행할 수 있다. Next, the body 110 including the dielectric layer 111 and the internal electrodes 121 and 122 may be formed by firing the laminate. The firing may be performed after the laminate is cut into chips before firing.

이때, 상기 소성은 급속 승온을 통하여 내부 전극과 유전체층이 동시에 소성될 수 있는 적정 온도에 단시간에 도달함으로써 유전체층과 내부 전극 간의 수축 거동의 불일치가 최소화되도록 행해질 수 있다. 예를 들어, 40℃/min 이상의 승온 속도로 승온하여 소성을 수행할 수 있으며, 보다 바람직하게는 50℃/min 이상의 승온 속도로 승온하여 소성을 수행할 수 있다. At this time, the firing may be performed to minimize inconsistency in shrinkage behavior between the dielectric layer and the internal electrode by reaching an appropriate temperature at which the internal electrode and the dielectric layer can be simultaneously fired through rapid temperature increase in a short time. For example, firing may be performed by heating at a temperature rising rate of 40°C/min or more, and more preferably, baking may be performed by heating at a temperature raising rate of 50°C/min or more.

외부 전극 형성 단계External electrode formation step

다음으로, 상기 바디(110)에 외부 전극(131, 132)을 형성하여 적층형 전자 부품(100)을 제조할 수 있다.Next, the multilayer electronic component 100 may be manufactured by forming external electrodes 131 and 132 on the body 110 .

외부 전극(131, 132)을 형성하는 방법은 특별히 한정하지 않으며, 도전성 금속 및 글라스를 포함하는 페이스트에 딥핑하는 방법을 이용할 수 있으며, 도전성 금속을 포함한 시트를 전사하는 방식으로 형성될 수도 있다. 또한, 도전성 금속 및 수지를 포함하는 페이스트를 이용하거나, 원자층 증착(Atomic Layer Deposition, ALD) 공법, 분자층 증착(Molecular Layer Deposition, MLD) 공법, 화학 기상 증착(Chemical Vapor Deposition, CVD) 공법, 스퍼터링(Sputtering) 공법 등을 이용하여 외부 전극을 형성할 수도 있다. A method of forming the external electrodes 131 and 132 is not particularly limited, and a method of dipping into a paste containing conductive metal and glass may be used, or a method of transferring a sheet containing conductive metal may be used. In addition, a paste containing a conductive metal and a resin is used, an atomic layer deposition (ALD) method, a molecular layer deposition (MLD) method, a chemical vapor deposition (CVD) method, External electrodes may be formed using a sputtering method or the like.

또한, 도금 공정을 추가로 수행하여 외부 전극이 도금층(131b, 132b)을 포함하도록 할 수 있다. In addition, a plating process may be additionally performed so that the external electrodes include the plating layers 131b and 132b.

(실험예)(experimental example)

복수의 세라믹 그린시트를 적층하여 도 10에 도시된 바와 같이 적층하여 적층체(ML)를 형성하였다. 이후, 상기 적층체를 칩 단위로 절단한 후 소성하여 샘플 칩을 제작하였다. A plurality of ceramic green sheets were stacked and stacked as shown in FIG. 10 to form a laminate ML. Thereafter, the laminate was cut into chips and fired to prepare sample chips.

시험번호 1 내지 4의 경우, 산소 분위기에서 표면처리를 행하지 않은 Ni 파우더를 이용하여 용량 형성부를 구성하였고, 시험번호 5 내지 15는 스퍼터링 공법으로 산소 과량 분위기에서 물리적 산소 흡착 공정을 행한 Ni 파우더를 이용하여 용량 형성부를 구성하였다. 다만, 시험번호 5에서 시험번호 15로 갈수록 Ni 파우더 표면의 Ni(OH)₂ 함량이 증가하도록 물리적 산소 흡착 공정을 진행하였다. In the case of Test Nos. 1 to 4, the capacitance forming part was constructed using Ni powder without surface treatment in an oxygen atmosphere, and in Test Nos. 5 to 15, Ni powder subjected to a physical oxygen adsorption process in an oxygen excess atmosphere by a sputtering method was used. Thus, a capacity forming unit was formed. However, the physical oxygen adsorption process was performed so that the Ni(OH) ₂ content on the surface of the Ni powder increased from Test No. 5 to Test No. 15.

도 5와 같이 각 시험번호의 샘플 칩을 제2 방향 중앙에서 제1 및 제3 방향으로 절단한 후, 그 단면에서 제1 커버부와 가장 가깝게 배치된 내부 전극(IE1)의 제1 및 제3 방향 중앙 지점에 X선을 조사하여 스펙트럼(L1)을 얻고, Ni(OH)₂에 의한 스펙트럼(L2) 및 NiO에 의한 스펙트럼(L3)을 피크 분리하였다. X-선 광전자 분광 장치로는 Thermo Fisher Scientific을 이용하였으며, 피크 분리는 Avantage 프로그램을 이용하였다. As shown in FIG. 5, after the sample chip of each test number is cut in the first and third directions from the center in the second direction, the first and third internal electrodes IE1 disposed closest to the first cover part in the cross section A spectrum (L1) was obtained by irradiating X-rays at the central point in the direction, and a spectrum (L2) by Ni(OH) ₂ and a spectrum (L3) by NiO were peak-separated. Thermo Fisher Scientific was used as an X-ray photoelectron spectrometer, and the Avantage program was used for peak separation.

각 시험번호의 샘플 칩에 대한 NiO에 의한 스펙트럼(L3)의 피크값(Pv1), NiO에 의한 스펙트럼(L3)의 면적(S1), Ni(OH)₂에 의한 스펙트럼(L2)의 피크값(Pv2) 및 Ni(OH)₂에 의한 스펙트럼(L2)의 면적(S2)을 계산하여 하기 표 1에 기재하였다. The peak value (Pv1) of the spectrum (L3) by NiO for the sample chip of each test number (S1), the area (S1) of the spectrum (L3) by NiO, the peak value of the spectrum (L2) by Ni(OH) ₂ ( Pv2) and Ni(OH) ₂ The area (S2) of the spectrum (L2) was calculated and described in Table 1 below.

도 6은 시험번호 12의 샘플 칩에 대하여, 상술한 방법으로 얻은 스펙트럼으로서, (a)는 피크 분리 전 스펙트럼, (b)는 피크 분리 후 스펙트럼, (c)는 Ni(OH)₂에 의한 스펙트럼의 면적(S2)을 표시한 그래프, 및 (d)는 NiO에 의한 스펙트럼의 면적(S1)을 표시한 그래프이다.6 is a spectrum obtained by the above method for the sample chip of Test No. 12, wherein (a) is the spectrum before peak separation, (b) is the spectrum after peak separation, and (c) is the spectrum by Ni(OH) ₂ A graph showing the area (S2) of and (d) is a graph showing the area (S1) of the spectrum by NiO.

도 7은 시험번호 3의 샘플 칩에 대하여, 상술한 방법으로 얻은 스펙트럼으로서, (a)는 피크 분리 전 스펙트럼, (b)는 피크 분리 후 스펙트럼, (c)는 Ni(OH)₂에 의한 스펙트럼의 면적(S2)을 표시한 그래프, 및 (d)는 NiO에 의한 스펙트럼의 면적(S1)을 표시한 그래프이다.7 is a spectrum obtained by the above-described method for the sample chip of Test No. 3, wherein (a) is a spectrum before peak separation, (b) is a spectrum after peak separation, and (c) is a spectrum by Ni(OH) ₂ A graph showing the area (S2) of and (d) is a graph showing the area (S1) of the spectrum by NiO.

A/C crack은 각 시험번호 당 2000개의 샘플 칩을 준비한 후, 샘플 칩의 제3 방향 중앙에서 제2 및 제1 방향으로 절단한 단면을 관찰하여, 도 8과 같이 용량 형성부(Ac)와 제1 커버부(C1) 간에 300nm 이상의 들뜸이 관찰되는 경우 A/C crack이 발생한 것으로 판단하였으며, 2000개의 샘플 칩 중 A/C crack이 발생한 샘플 칩의 개수를 하기 표 1에 기재하였다. For A/C crack, after preparing 2000 sample chips for each test number, observe cross sections cut in the second and first directions from the center of the sample chip in the third direction, and as shown in FIG. When a lifting of 300 nm or more was observed between the first cover parts C1, it was determined that an A/C crack occurred, and the number of sample chips with A/C cracks among 2000 sample chips was listed in Table 1 below.

단락율은 각 시험번호 당 100개의 샘플 칩을 준비한 후, 측정 전압: 0.5V, 주파수: 1kHz 조건으로 측정하여, 용량이 3.2μF 이하 또는 4.2μF 이상으로 측정된 경우 단락된 것으로 판단하여 전체 샘플 칩 중 단락이 발생한 샘플 칩의 비율을 하기 표 1에 기재하였다. The short-circuit rate was measured under the conditions of measurement voltage: 0.5V and frequency: 1kHz after preparing 100 sample chips for each test number, and if the capacitance was measured below 3.2μF or over 4.2μF, it was judged as short-circuited and all sample chips were short-circuited. Table 1 shows the percentage of sample chips with medium short circuits.

파괴전압(BDV)은 각 시험번호 당 10개의 샘플 칩에 대하여 승압속도 20V/sec, 전류 제한 20mA 조건으로 측정하여 그 평균값을 기재하였다. Breakdown voltage (BDV) was measured under conditions of a step-up rate of 20V/sec and a current limit of 20mA for 10 sample chips per test number, and the average value was described.

접착력은 용량 형성부용 세라믹 그린시트를 1000 kgf/cm²로 압착하여 소성한 후, Tira사 장비를 이용하여 [측정 속도: 30 mm/min]인 조건으로 측정한 접착력을 하기 표 1에 기재하였다. The adhesive strength is shown in Table 1 below, measured by compressing and calcining the ceramic green sheet for the capacitance forming part at 1000 kgf/cm ² , and then using Tira's equipment at [measurement speed: 30 mm/min].

시험
번호test
number Pv1Pv1 S1S1 Pv2Pv2 S2S2 S2/S1S2/S1 Pv2/Pv1Pv2/Pv1 접착력
(N/cm)adhesion
(N/cm) A/C
CrackA/C
Crack 단락율short circuit rate BDV
(V)BDV
(V) 1One 29,70029,700 43.0043.00 21,10021,100 57.1057.10 1.331.33 0.710.71 0.2820.282 2828 8%8% 7171 22 29,70029,700 43.0043.00 23,20023,200 61.7061.70 1.431.43 0.780.78 0.2840.284 1919 6%6% 7070 33 28,10028,100 38.2038.20 21,10021,100 57.1057.10 1.491.49 0.750.75 0.2760.276 2121 8%8% 7272 44 28,10028,100 38.2038.20 23,20023,200 61.7061.70 1.621.62 0.830.83 0.2850.285 2424 8%8% 7272 55 18,40018,400 25.0025.00 28,20028,200 75.0075.00 3.003.00 1.531.53 0.2870.287 2424 6%6% 7272 66 14,90014,900 19.0019.00 30,70030,700 81.7081.70 4.304.30 2.062.06 0.2890.289 2020 6%6% 7474 77 11,00011,000 15.0015.00 27,10027,100 73.2073.20 4.884.88 2.462.46 0.3100.310 33 2%2% 7474 88 11,00011,000 15.0015.00 28,70028,700 76.3576.35 5.095.09 2.612.61 0.3070.307 55 4%4% 7676 99 11,00011,000 15.0015.00 29,80029,800 80.6080.60 5.375.37 2.712.71 0.3060.306 22 2%2% 7575 1010 11,00011,000 15.0015.00 32,80032,800 88.8088.80 5.925.92 2.982.98 0.3030.303 1One 4%4% 7373 1111 8,4008,400 11.4011.40 27,10027,100 73.2073.20 6.426.42 3.233.23 0.3020.302 55 4%4% 7676 1212 8,4008,400 11.4011.40 28,90028,900 76.7276.72 6.736.73 3.443.44 0.3170.317 44 2%2% 7171 1313 8,4008,400 11.4011.40 29,80029,800 80.6080.60 7.077.07 3.553.55 0.2910.291 77 4%4% 7272 1414 8,1008,100 10.9910.99 32,90032,900 89.0189.01 8.108.10 4.064.06 0.2610.261 1717 12%12% 6565 1515 7,1007,100 9.689.68 33,30033,300 90.0790.07 9.309.30 4.694.69 0.2520.252 1919 10%10% 6363

시험번호 1 내지 4의 경우 S2/S1 값이 1.62 이하로 매우 낮아, A/C crack이 다량 발생하였으며, 단락율도 높고 BDV도 낮은 수준이었다. In the case of Test Nos. 1 to 4, the S2/S1 value was very low, less than 1.62, and a large amount of A/C cracks occurred, and the short circuit rate was high and the BDV was low.

시험번호 7 내지 13은 IE1의 S2/S1 값이 4.5 이상 7.5 이하로 A/C Crack이 거의 발생하지 않으며, 단락율도 낮고 BDV도 높은 수준인 것을 확인할 수 있다. In Test Nos. 7 to 13, it can be confirmed that the S2/S1 value of IE1 is 4.5 or more and 7.5 or less, and A/C cracks rarely occur, and the short circuit rate is low and the BDV is high.

시험번호 6 및 7을 비교하면 IE1의 S2/S1 값 4.5를 경계로 A/C Crack 발생에 현저한 차이가 있음을 알 수 있다. Comparing Test Nos. 6 and 7, it can be seen that there is a significant difference in A/C crack generation at the boundary of IE1's S2/S1 value of 4.5.

시험번호 5 및 6은 IE1의 S2/S1 값이 4.5 미만으로 A/C crack, 단락율 및 BDV가 시험번호 1 내지 4와 유사한 수준이었다. In Test Nos. 5 and 6, the S2/S1 value of IE1 was less than 4.5, and the A/C crack, short circuit rate, and BDV were similar to those of Test Nos. 1 to 4.

또한, 시험번호 13 및 14를 비교하면 IE1의 S2/S1 값 7.5를 경계로 A/C Crack 발생에 현저한 차이가 있음을 알 수 있다. In addition, comparing Test Nos. 13 and 14, it can be seen that there is a significant difference in A/C crack generation with the S2/S1 value of 7.5 of IE1 as the boundary.

시험번호 14 및 15는 IE1의 S2/S1 값이 7.5 초과로 A/C crack은 시험번호 1 내지 4보다 낮게 발생하였으나, 시험번호 1 내지 4보다 단락율은 높고, BDV는 낮아 신뢰성이 열위하였다. 이는 -OH 비율 증가에 따른 친수성 증가에 따라 수분이 침투함에 따른 것으로 판단할 수 있다. In Test Nos. 14 and 15, the S2 / S1 value of IE1 exceeded 7.5, and A / C cracks occurred lower than Test Nos. 1 to 4, but the short circuit rate was higher than that of Test Nos. 1 to 4, and the BDV was low, so reliability was inferior. It can be determined that this is due to the penetration of moisture according to the increase in hydrophilicity according to the increase in the -OH ratio.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다. Although the embodiments of the present invention have been described in detail above, the present invention is not limited by the above-described embodiments and the accompanying drawings, and is intended to be limited by the appended claims. Therefore, various forms of substitution, modification, and change will be possible by those skilled in the art within the scope of the technical spirit of the present invention described in the claims, which also falls within the scope of the present invention. something to do.

또한, 본 개시에서 사용된 '일 실시예'라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일 실시예들은 다른 일 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일 실시예에서 설명된 사항이 다른 일 실시예에서 설명되어 있지 않더라도, 다른 일 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일 실시예에 관련된 설명으로 이해될 수 있다. In addition, the expression 'one embodiment' used in the present disclosure does not mean the same embodiment, and is provided to emphasize and describe different unique characteristics. However, one embodiment presented above is not excluded from being implemented in combination with features of another embodiment. For example, even if a matter described in one specific embodiment is not described in another embodiment, it can be understood as a description related to another embodiment, unless there is a description contradicting or contradicting the matter in the other embodiment. can

본 개시에서 사용된 용어는 단지 일 실시예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. Terms used in this disclosure are only used to describe one embodiment, and are not intended to limit the disclosure. In this case, singular expressions include plural expressions unless the context clearly indicates otherwise.

100: 적층형 전자 부품
110: 바디
111: 유전체층
C1, C2: 제1 및 제2 커버부
114, 115: 마진부
121, 122: 내부 전극
131, 132: 외부 전극
131a, 132a: 전극층
131b, 132b: 도금층
21: 제1 도전성 분말
21a: 금속 입자
21b: 쉘
11: 제1 세라믹 그린 시트
12: 제2 세라믹 그린 시트
GS: 세라믹 그린 시트100: stacked electronic components
110: body
111: dielectric layer
C1, C2: first and second cover parts
114, 115: margin part
121, 122: internal electrode
131, 132: external electrode
131a, 132a: electrode layer
131b, 132b: plating layer
21: first conductive powder
21a: metal particles
21b: shell
11: first ceramic green sheet
12: second ceramic green sheet
GS: ceramic green sheet

Claims

A capacitance forming portion including a plurality of dielectric layers and internal electrodes, wherein the dielectric layers and internal electrodes are alternately disposed in a first direction, a first cover portion disposed on one surface of the capacitance forming portion in a first direction and including a dielectric layer, and the capacitance a body disposed on the other side of the forming unit in the first direction and including a second cover including a dielectric layer; and
external electrodes disposed on the body; including,
When the internal electrode disposed closest to the first cover part among the plurality of internal electrodes is referred to as IE1, IE1 is a ratio of Ni(OH) ₂ mass to NiO mass of 4.5 or more and 7.5 or less.
Stacked electronic components.

According to claim 1,
In IE1, the ratio of the mass of Ni(OH) ₂ to the mass of NiO is 4.88 or more and 7.07 or less.
Stacked electronic components.

According to claim 1,
At least one of the plurality of internal electrodes has a ratio of Ni(OH) ₂ mass to NiO mass of 3.0 or less.
Stacked electronic components.

According to claim 1,
Among the plurality of internal electrodes, the ratio of the number of internal electrodes having a ratio of the mass of Ni(OH) ₂ to the mass of NiO is 3.0 or less is 90% or more
Stacked electronic components.

According to claim 1,
When the internal electrode disposed closest to the second cover part is referred to as IE2, IE2 is a ratio of Ni(OH) ₂ mass to NiO mass of 4.5 or more and 7.5 or less.
Stacked electronic components.

According to claim 5,
In the IE1 and IE2, the ratio of Ni(OH) ₂ mass to NiO mass is 4.88 or more and 7.07 or less.
Stacked electronic components.

According to claim 1,
When K1 is a region adjacent to the first cover portion of the capacitance forming portion, K2 is a region adjacent to the second cover portion of the capacitance forming portion, and Kc is a region disposed between K1 and K2,
The internal electrodes included in K1 and K2 have a ratio of Ni(OH) ₂ mass to NiO mass of 4.5 or more and 7.5 or less,
The internal electrode included in the Kc has a ratio of Ni(OH) ₂ mass to NiO mass of 3.0 or less.
Stacked electronic components.

According to claim 7,
The ratio of the maximum magnitude of the capacitance forming unit in the first direction to the maximum magnitude of the Kc in the first direction is 0.9 or more;
The K1 and K2 include one or more internal electrodes having a mass ratio of Ni(OH) ₂ to NiO mass of 4.5 or more and 7.5 or less.
Stacked electronic components.

According to claim 1,
The IE1 is formed using a conductive powder containing metal particles and Ni(OH) ₂ disposed on at least a part of the surface of the metal particles.
Stacked electronic components.

According to claim 1,
The average thickness of the internal electrode is 0.35 μm or less
Stacked electronic components.

According to claim 1,
The average thickness of the dielectric layer is 0.37 μm or less
Stacked electronic components.

According to claim 1,
The average thickness of the first cover portion is 15 μm or less
Stacked electronic components.

According to claim 1,
The body is connected to first and second surfaces and the first and second surfaces facing in the first direction, and is connected to third and fourth surfaces and the first to fourth surfaces facing in the second direction, Includes fifth and sixth surfaces facing in a third direction,
The maximum size of the multilayer electronic component in the second direction is 0.66 mm or less, and the maximum size in the third direction is 0.33 mm or less.
Stacked electronic components.

According to claim 1,
The ratio of the mass of Ni(OH) ₂ to the mass of NiO of IE1 is the ratio of the area of the spectrum of NiO to the area of the spectrum of Ni(OH) ₂ in the spectrum of IE1 analyzed by X-ray photoelectron spectroscopy (XPS).
Stacked electronic components.

A capacitance forming portion including a plurality of dielectric layers and internal electrodes, wherein the dielectric layers and internal electrodes are alternately disposed in a first direction, a first cover portion disposed on one surface of the capacitance forming portion in a first direction and including a dielectric layer, and the capacitance a body disposed on the other side of the forming unit in the first direction and including a second cover including a dielectric layer; and
external electrodes disposed on the body; including,
When the internal electrode disposed closest to the first cover part among the plurality of internal electrodes is referred to as IE1, IE1 is Ni(OH) ₂ compared to the peak value for NiO in the spectrum analyzed by X-ray photoelectron spectroscopy (XPS) The ratio of peak values to 2.46 or more and 3.55 or less
Stacked electronic components.

According to claim 15,
The IE1 has a peak value of 8400 or more and 11000 or less for NiO, and a peak value of 27100 or more and 32800 or less for Ni(OH) ₂
Stacked electronic components.

According to claim 15,
In the graph analyzed by the X-ray photoelectron spectroscopy, when the area of the spectrum by NiO is S1 and the area of the spectrum by Ni(OH) ₂ is S2, the IE1 satisfies 4.88 ≤ S2 / S1 ≤ 7.07
Stacked electronic components.

According to claim 17,
S1 of the IE1 is 11.4 or more and 15.0 or less, and S2 of the IE1 is 73.2 or more and 88.8 or less.
Stacked electronic components.

According to claim 15,
When the inner electrode disposed closest to the second cover is referred to as IE2, IE2 is the ratio of the peak value for Ni(OH) ₂ to the peak value for NiO in the spectrum analyzed by X-ray photoelectron spectroscopy (XPS). 2.46 or more and 3.55 or less
Stacked electronic components.

According to claim 15,
At least one inner electrode among the plurality of inner electrodes has a ratio of a peak value for Ni(OH) ₂ to a peak value for NiO in a spectrum analyzed by X-ray photoelectron spectroscopy (XPS) of 0.83 or less.
Stacked electronic components.

According to claim 15,
When K1 is a region adjacent to the first cover portion of the capacitance forming portion, K2 is a region adjacent to the second cover portion of the capacitance forming portion, and Kc is a region disposed between K1 and K2,
In the internal electrodes included in K1 and K2, the ratio of the peak value for Ni(OH) ₂ to the peak value for NiO in the spectrum analyzed by X-ray photoelectron spectroscopy (XPS) is 2.46 or more and 3.55 or less,
In the internal electrode included in the Kc, the ratio of the peak value for Ni(OH) ₂ to the peak value for NiO in the spectrum analyzed by X-ray photoelectron spectroscopy (XPS) is 0.83 or less.
Stacked electronic components.

According to claim 21,
The maximum magnitude of Kc in the first direction compared to the maximum magnitude of the capacitance forming part in the first direction is 0.9 or more, and the K1 and K2 are the peak values for NiO in the spectrum analyzed by X-ray photoelectron spectroscopy (XPS) versus Ni(OH ) comprising at least one internal electrode having a peak value ratio of _2.46 or more and 3.55 or less
Stacked electronic components.

According to claim 15,
The average thickness of the internal electrode is 0.35 μm or less
Stacked electronic components.

According to claim 15,
The average thickness of the dielectric layer is 0.37 μm or less
Stacked electronic components.

According to claim 15,
The average thickness of the first cover portion is 15 μm or less
Stacked electronic components.

According to claim 15,
The body is connected to first and second surfaces and the first and second surfaces facing in the first direction, and is connected to third and fourth surfaces and the first to fourth surfaces facing in the second direction, Includes fifth and sixth surfaces facing in a third direction,
The maximum size of the multilayer electronic component in the second direction is 0.66 mm or less, and the maximum size in the third direction is 0.33 mm or less.
Stacked electronic components.

preparing a first conductive powder by surface treatment of metal particles in an oxygen atmosphere;
preparing a first ceramic green sheet by applying an internal electrode paste containing the first conductive powder on a ceramic green sheet;
A multilayer body is formed by stacking a plurality of ceramic green sheets in a first direction,
At least one ceramic green sheet to which internal electrode paste is not applied is laminated on upper and lower portions of the laminate in the first direction, respectively, and a cover portion is laminated, and a ceramic green sheet to which internal electrode paste is applied is laminated in the central portion of the laminate in the first direction. forming a laminate by stacking a plurality of green sheets to stack a capacitance forming unit, wherein the ceramic green sheet disposed on the uppermost portion of the capacitance forming unit in a first direction is the first ceramic green sheet;
forming a body including a dielectric layer and internal electrodes by firing the laminate; and
forming external electrodes on the body; containing
A method for manufacturing a laminated electronic component.

The method of claim 27,
In the step of forming the laminate, the ceramic green sheets disposed at the uppermost and lowermost portions of the capacitance forming unit in the first direction are the first ceramic green sheets.
A method for manufacturing a laminated electronic component.

The method of claim 27,
In the step of forming the laminate, a plurality of first ceramic green sheets are disposed above the capacitance forming unit in the first direction.
A method for manufacturing a laminated electronic component.

The method of claim 27,
In the step of forming the laminate, a plurality of first ceramic green sheets are disposed above and below the capacitance forming unit in the first direction.
A method for manufacturing a laminated electronic component.

The method of claim 27,
The first conductive powder comprises a shell containing Ni (OH) ₂ disposed on the surface of the rapid particle and the metal particle
A method for manufacturing a laminated electronic component.

The method of claim 27,
The capacitance forming unit includes one or more second ceramic green sheets coated with an internal electrode paste containing second conductive powder not subjected to surface treatment in an oxygen atmosphere.
A method for manufacturing a laminated electronic component.

The method of claim 27,
The surface treatment is performed using a physical oxygen adsorption process
A method for manufacturing a laminated electronic component.

The method of claim 27,
The surface treatment is performed using a sputtering method or a barrel type sputtering method
A method for manufacturing a laminated electronic component.