KR20230030715A - 입력 장치 및 이를 포함하는 인터페이스 - Google Patents

입력 장치 및 이를 포함하는 인터페이스 Download PDF

Info

Publication number
KR20230030715A
KR20230030715A KR1020210112659A KR20210112659A KR20230030715A KR 20230030715 A KR20230030715 A KR 20230030715A KR 1020210112659 A KR1020210112659 A KR 1020210112659A KR 20210112659 A KR20210112659 A KR 20210112659A KR 20230030715 A KR20230030715 A KR 20230030715A
Authority
KR
South Korea
Prior art keywords
signal
input device
layer
type signal
type
Prior art date
Application number
KR1020210112659A
Other languages
English (en)
Inventor
김철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210112659A priority Critical patent/KR20230030715A/ko
Priority to US17/806,470 priority patent/US11847271B2/en
Priority to CN202210975800.XA priority patent/CN115933906A/zh
Priority to EP22192153.9A priority patent/EP4141625A3/en
Publication of KR20230030715A publication Critical patent/KR20230030715A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04162—Control or interface arrangements specially adapted for digitisers for exchanging data with external devices, e.g. smart pens, via the digitiser sensing hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03545—Pens or stylus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G06F3/0383—Signal control means within the pointing device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0441—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using active external devices, e.g. active pens, for receiving changes in electrical potential transmitted by the digitiser, e.g. tablet driving signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0442—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using active external devices, e.g. active pens, for transmitting changes in electrical potential to be received by the digitiser
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04106—Multi-sensing digitiser, i.e. digitiser using at least two different sensing technologies simultaneously or alternatively, e.g. for detecting pen and finger, for saving power or for improving position detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04114—Touch screens adapted for alternating or simultaneous interaction with active pens and passive pointing devices like fingers or passive pens

Abstract

입력 장치는 하우징, 상기 하우징 내에 배치된 전원부, 상기 하우징 내에 배치되며, 상기 전원부로부터 전원을 공급받는 제어부, 상기 하우징 내에 배치되며, 상기 제어부로부터 제공받은 신호를 근거로 제1 유형 신호를 생성하는 공진 회로부, 및 상기 하우징 내에 배치되며, 상기 제어부로부터 제공받은 제2 유형 신호를 전달하는 도전부을 포함하고, 상기 제1 유형 신호와 상기 제2 유형 신호는 서로 상이한 파형을 가질 수 있다.

Description

입력 장치 및 이를 포함하는 인터페이스{INPUT DEVICE AND INTERFACE DEVICE INCLUDING THE SAME}
본 발명은 성능이 향상된 입력 장치 및 이를 포함하는 인터페이스 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 멀티미디어 전자 장치들은 영상을 표시하기 위한 전자 장치를 구비한다. 전자 장치들은 버튼, 키보드, 마우스 등의 통상적인 입력 방식 외에 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력 방식을 제공할 수 있는 입력 센서를 구비할 수 있다.
입력 센서는 사용자의 신체를 이용한 터치나 압력을 감지할 수 있다. 한편 필기구를 이용한 정보 입력이 익숙한 사용자 또는 특정 응용 프로그램(예를 들면, 스케치 또는 드로잉을 위한 응용 프로그램)을 위한 세밀한 터치 입력을 위한 펜의 사용 요구가 증가하고 있다.
본 발명은 성능이 향상되고, 다양한 장치와 호환이 가능한 입력 장치 및 이를 포함하는 인터페이스 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 입력 장치는 하우징, 상기 하우징 내에 배치된 전원부, 상기 하우징 내에 배치되며, 상기 전원부로부터 전원을 공급받는 제어부, 상기 하우징 내에 배치되며, 상기 제어부로부터 제공받은 신호를 근거로 제1 유형 신호를 생성하는 공진 회로부, 및 상기 하우징 내에 배치되며, 상기 제어부로부터 제공받은 제2 유형 신호를 전달하는 도전부을 포함하고, 상기 제1 유형 신호와 상기 제2 유형 신호는 서로 상이한 파형을 가질 수 있다.
상기 제1 유형 신호는 변화하는 진폭을 갖는 파형을 갖고, 상기 제2 유형 신호는 일정한 진폭의 파형을 가질 수 있다.
상기 도전부와 상기 제어부 사이, 및 상기 공진 회로부와 상기 제어부 사이에 연결된 멀티플렉서를 더 포함하고, 상기 멀티플렉서는 상기 신호를 상기 공진 회로부로 전달하거나, 상기 제2 유형 신호를 상기 도전부로 전달할 수 있다.
상기 입력 장치는 상기 도전부와 연결된 제1 펜팁, 및 상기 공진 회로부와 연결된 제2 펜팁을 더 포함할 수 있다.
상기 도전부 또는 상기 공진 회로부와 선택적으로 연결된 펜팁을 더 포함할 수 있다.
상기 입력 장치는 상기 펜팁과 상기 도전부 사이, 및 상기 펜팁과 상기 공진 회로부 사이에 연결된 멀티플렉서를 더 포함하고, 상기 멀티플렉서는 상기 제1 유형 신호를 상기 펜팁으로 전달하거나, 상기 제2 유형 신호를 상기 펜팁으로 전달할 수 있다.
상기 제어부는 소정의 프로토콜에 따른 다운링크신호를 생성할 수 있다.
상기 다운링크신호는 상기 제1 유형 신호 및 상기 제2 유형 신호를 모두 포함할 수 있다.
상기 다운링크신호는 위치 신호 및 데이터 신호를 포함하고, 상기 위치 신호는 상기 제1 유형 신호를 포함하고, 상기 데이터 신호는 상기 제2 유형 신호를 포함할 수 있다.
상기 다운링크신호는 위치 신호 및 데이터 신호를 포함하고, 상기 위치 신호 및 상기 데이터 신호는 상기 제1 유형 신호를 포함할 수 있다.
상기 소정의 프로토콜은 유니버설 스타일러스 이니셔티브(Universal Stylus Initiative, USI), 능동정전기 방식 프로토콜(AES), 또는 마이크로 소프트 펜 프로토콜(MPP)일 수 있다.
본 발명의 일 실시예에 따른 인터페이스 장치는 표시층 및 상기 표시층 위에 배치된 센서층을 포함하는 전자 장치, 및 상기 전자 장치로 제1 유형 신호 또는 상기 제1 유형 신호를 포함하는 다운링크신호를 출력하는 입력 장치를 포함하고, 상기 제1 유형 신호는 시간에 따라 변화하는 진폭을 가질 수 있다.
상기 전자 장치와 상기 입력 장치는 소정의 프로토콜에 따라 통신하고, 상기 전자 장치는 상기 입력 장치로 업링크신호를 제공하고, 상기 다운링크신호는 위치 신호 및 데이터 신호를 포함할 수 있다.
상기 위치 신호는 상기 제1 유형 신호를 포함하고, 상기 데이터 신호는 상기 제1 유형 신호 또는 제2 유형 신호를 포함하고, 상기 제2 유형 신호는 일정한 진폭의 파형을 가질 수 있다.
상기 소정의 프로토콜은 유니버설 스타일러스 이니셔티브(Universal Stylus Initiative, USI), 능동정전기 방식 프로토콜(AES), 또는 마이크로 소프트 펜 프로토콜(MPP)일 수 있다.
상기 입력 장치는 하우징, 상기 하우징 내에 배치된 전원부, 상기 하우징 내에 배치되며, 상기 전원부로부터 전원을 공급받는 제어부, 상기 하우징 내에 배치되며, 상기 제어부로부터 제공받은 신호를 근거로 상기 제1 유형 신호를 생성하는 공진 회로부, 및 상기 하우징 내에 배치되며, 상기 제어부로부터 제공받은 제2 유형 신호를 전달하는 도전부을 포함하고, 상기 제1 유형 신호와 상기 제2 유형 신호는 서로 상이한 파형을 가질 수 있다.
상기 입력 장치는 상기 도전부와 상기 제어부 사이, 및 상기 공진 회로부와 상기 제어부 사이에 연결된 멀티플렉서를 더 포함하고, 상기 멀티플렉서는 상기 신호를 상기 공진 회로부로 전달하거나, 상기 제2 유형 신호를 상기 도전부로 전달할 수 있다.
상기 입력 장치는 상기 도전부와 연결된 제1 펜팁, 및 상기 공진 회로부와 연결된 제2 펜팁을 더 포함할 수 있다.
상기 입력 장치는 상기 도전부 또는 상기 공진 회로부와 선택적으로 연결된 펜팁, 및 상기 펜팁과 상기 도전부 사이, 및 상기 펜팁과 상기 공진 회로부 사이에 연결된 멀티플렉서를 더 포함하고, 상기 멀티플렉서는 상기 제1 유형 신호를 상기 펜팁으로 전달하거나, 상기 제2 유형 신호를 상기 펜팁으로 전달할 수 있다.
본 발명의 일 실시예에 따른 입력 장치는 전원부, 상기 전원부로부터 전원을 공급받고, 신호의 종류를 판단하는 제어부, 및 상기 제어부로부터 신호를 전달받아 자기장을 출력하는 공진 회로부를 포함하고, 상기 제어부는 소정의 프로토콜에 따른 다운링크신호를 생성하고, 상기 다운링크신호 중 적어도 일부는 상기 공진 회로부를 통해 상기 자기장으로 제공될 수 있다.
상술한 바에 따르면, 입력 장치는 자기장 신호를 송신 할 뿐만 아니라, 소정의 프로토콜에 따른 다운링크신호를 송신할 수 있다. 예를 들어, 입력 장치는 액티브 펜 프로토콜에 따른 다운링크신호 중 적어도 일부를 자기장 신호로 출력할 수 있다. 자기장 신호는 전기장 신호에 비해 신호대잡음비가 높다. 따라서, 입력 장치의 특성, 예를 들어, 신호 전달 특성은 더 향상될 수 있다. 자기장 신호는 자기장(B-field)으로 전달되는 신호, 전기장 신호는 전기장(E-filed)으로 전달되는 신호를 의미한다.
또한, 입력 장치는 자기장 신호 및 전기장 신호를 송신 및 수신하기 때문에, 다양한 장치와 호환이 가능하다. 예를 들어, 입력 장치는 디지타이저를 포함하지 않으며 업링크신호를 제공하지 않는 전자 장치, 업링크신호를 제공하는 전자 장치, 및 디지타이저를 포함하는 전자 장치와 모두 호환될 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 장치의 사시도들이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 3b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시층의 평면도이다.
도 5a는 본 발명의 일 실시예에 따른 센서층의 평면도이다.
도 5b는 도 5a에 도시된 AA' 영역을 확대한 평면도이다.
도 5c는 도 5a에 도시된 AA' 영역을 확대한 평면도이다.
도 6은 본 발명의 일 실시예에 따른 인터페이스 장치를 도시한 도면이다.
도 7a는 본 발명의 일 실시예에 따른 입력 장치의 블록도이다.
도 7b는 본 발명의 일 실시예에 따른 입력 장치의 블록도이다.
도 8a는 본 발명의 일 실시예에 따른 입력 장치에서 제공되는 제1 유형 신호를 도시한 것이다.
도 8b는 본 발명의 일 실시예에 따른 입력 장치에서 제공되는 제2 유형 신호를 도시한 것이다.
도 9는 제1 유형 신호 및 제2 유형 신호 각각의 피크투피크전압에 따른 ADC 코드를 도시한 그래프들이다.
도 10은 본 발명의 일 실시예에 따른 전자 장치와 입력 장치 사이의 동작을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시예에 따른 전자 장치와 입력 장치 사이의 동작을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시예에 따른 프로토콜의 패킷 구조를 도시한 도면이다.
도 13은 본 발명의 일 실시예에 따른 프로토콜의 패킷 구조를 도시한 도면이다.
도 14는 본 발명의 일 실시예에 따른 프로토콜의 패킷 구조를 도시한 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
"부(part)", "유닛"이라는 용어는 특정 기능을 수행하는 소프트웨어 구성 요소(component) 또는 하드웨어 구성 요소를 의미한다. 하드웨어 구성 요소는 예를 들어, FPGA(field-programmable gate array) 또는 ASIC(application-specific integrated circuit)을 포함할 수 있다. 소프트웨어 구성 요소는 실행 가능한 코드 및/또는 어드레스 가능 저장 매체 내의 실행 가능 코드에 의해 사용되는 데이터를 지칭할 수 있다. 따라서 소프트웨어 구성 요소들은 예를 들어, 객체 지향 소프트웨어 구성 요소들, 클래스 구성 요소들 및 작업 구성 요소들일 수 있으며, 프로세스들, 기능들, 속성들, 절차들, 서브 루틴들, 프로그램 코드 세그먼트들, 드라이버들, 펌웨어들, 마이크로 코드들, 회로들, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 배열들 또는 변수들을 포함할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 장치(ED)의 사시도들이다. 도 1a는 전자 장치(ED)의 펼쳐진 상태(또는 언폴딩 상태)를, 도 1b는 전자 장치(ED)의 폴딩 상태를 도시하였다.
도 1a 및 도 1b를 참조하면, 전자 장치(ED)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 전자 장치(ED)는 휴대폰, 폴더블 휴대폰, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 이에 제한되는 것은 아니다. 도 1a 및 도 1b에서는 전자 장치(ED)가 폴더블 휴대폰인 것을 예시적으로 도시하였으나, 특별히 이에 제한되는 것은 아니다.
본 발명의 실시예에 따른 전자 장치(ED)는 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 표시면(DS)을 포함할 있다. 전자 장치(ED)는 표시면(DS)을 통해 이미지(IM)를 사용자에게 제공할 수 있다.
표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 이미지(IM)를 표시하고, 비표시 영역(NDA)은 이미지(IM)를 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 변형될 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 또한, 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다.
전자 장치(ED)는 폴딩 영역(FA, 또는 폴더블 영역) 및 복수 개의 비폴딩 영역들(NFA1, NFA2)을 포함할 수 있다. 비폴딩 영역들(NFA1, NFA2)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 폴딩 영역(FA)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2) 사이에 배치될 수 있다. 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)은 제2 방향(DR2)을 따라 순차적으로 전자 장치(ED)에 정의될 수 있다.
도 1b에 도시된 것과 같이, 폴딩 영역(FA)은 제1 방향(DR1)에 평행한 폴딩축(FX)을 기준으로 폴딩될 수 있다. 폴딩 영역(FA)은 제1 방향(DR1)을 따라 연장할 수 있다. 폴딩 영역(FA)은 소정의 곡률 및 곡률반경을 갖도록 폴딩될 수 있다. 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)은 서로 마주보고, 전자 장치(ED)는 표시면(DS)이 외부에 노출되지 않도록 인-폴딩(inner-folding)될 수 있다.
본 발명의 일 실시예에서, 전자 장치(ED)는 표시면(DS)이 외부에 노출되도록 아웃-폴딩(outer-folding)될 수 있다. 본 발명의 일 실시예에서 전자 장치(ED)는 펼침 동작으로부터 인-폴딩 또는 아웃-폴딩 동작이 상호 반복되도록 구성될 수 있으나 이에 제한되지 않는다. 본 발명의 일 실시예에서 전자 장치(ED)는 펼침 동작, 인-폴딩 동작, 및 아웃-폴딩 동작 중 어느 하나를 선택할 수 있도록 구성될 수 있다.
도 1a 및 도 1b에서는 폴딩 가능한 전자 장치(ED)를 예로 들어 설명하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 전자 장치(ED)는 리지드 전자 장치, 예컨대, 폴딩 영역(FA)이 정의되지 않은 전자 장치, 롤러블 전자 장치, 또는 슬라이더블 전자 장치 등 다양한 전자 장치로 변경될 수 있다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 2를 참조하면, 전자 장치(ED)는 표시 장치(DD), 전자 모듈(EM), 전원 모듈(PSM) 및 케이스(EDC1, EDC2)을 포함할 수 있다. 별도로 도시하지 않았으나, 전자 장치(ED)는 표시 장치(DD)의 폴딩 동작을 제어하기 위한 기구 구조물을 더 포함할 수 있다.
표시 장치(DD)는 이미지를 생성하고 외부입력을 감지한다. 표시 장치(DD)는 윈도우 모듈(WM) 및 표시 모듈(DM)을 포함한다. 윈도우 모듈(WM)은 전자 장치(ED)의 전면을 제공한다.
표시 모듈(DM)은 적어도 표시 패널(DP)을 포함할 수 있다. 도 2에서 표시 모듈(DM)은 표시 패널(DP)과 동일한 것으로 도시하였으나, 실질적으로 표시 모듈(DM)은 복수 개의 구성이 적층된 적층 구조물일 수 있다. 표시 모듈(DM)의 적층 구조에 대한 상세한 설명은 후술한다.
표시 패널(DP)은 전자 장치(ED)의 표시 영역(DA, 도 1a 참조) 및 비표시 영역(NDA, 도 1a 참조)에 대응하는 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)을 포함한다. 본 명세서에서 "영역/부분과 영역/부분이 대응한다"는 것은 중첩한다는 것을 의미하며 동일한 면적으로 제한되지 않는다. 표시 모듈(DM)은 비표시 영역(DP-NDA) 상에 배치된 구동칩(DIC)을 포함할 수 있다. 표시 모듈(DM)은 비표시 영역(DP-NDA)에 결합된 연성회로필름(FCB)을 더 포함할 수 있다.
구동칩(DIC)은 표시 패널(DP)의 화소를 구동하기 위한 구동 소자들 예를 들어, 데이터 구동회로를 포함할 수 있다. 도 2에서는 구동칩(DIC)이 표시 패널(DP) 상에 실장된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동칩(DIC)은 연성회로필름(FCB) 상에 실장될 수도 있다.
전자 모듈(EM)은 적어도 메인 구동부를 포함한다. 전자 모듈(EM)은 무선통신모듈, 카메라모듈, 근접센서모듈, 영상입력모듈, 음향입력모듈, 음향출력모듈, 메모리, 및 외부 인터페이스모듈 등을 포함할 수 있다. 전자 모듈(EM)은 전원 모듈(PSM)과 전기적으로 연결된다.
메인 구동부(또는 메인 컨트롤러)는 전자 장치(ED)의 전반적인 동작을 제어한다. 예를 들어 메인 구동부는 사용자 입력에 부합하게 표시 장치(DD)을 활성화 시키거나, 비활성화 시킨다. 메인 구동부는 표시 장치(DD) 및 다른 모듈들의 동작을 제어할 수 있다. 메인 구동부는 적어도 하나의 마이크로 프로세서를 포함할 수 있다.
케이스(EDC1, EDC2)는 표시 모듈(DM), 전자 모듈(EM), 및 전원 모듈(PSM)을 수용한다. 서로 분리된 2개의 케이스(EDC1, EDC2)를 예시적으로 도시하였으나 이에 제한되지 않는다. 미-도시하였으나, 전자 장치(ED)는 2개의 케이스(EDC1, EDC2)를 연결하기 위한 힌지 구조물을 더 포함할 수 있다. 케이스(EDC1, EDC2)는 윈도우 모듈(WM)과 결합될 수 있다. 케이스(EDC1, EDC2)는 표시 모듈(DM), 전자 모듈(EM), 및 전원 모듈(PSM) 등 케이스(EDC1, EDC2)에 수용된 구성들을 보호한다.
도 3a는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 3a를 참조하면, 표시 모듈(DM)은 표시 패널(DP), 표시 패널(DP) 위에 배치된 광학 필름(LF), 및 표시 패널(DP) 아래에 배치된 하측 부재(LM)을 포함할 수 있다. 표시 패널(DP)은 표시층(DPL) 및 표시층(DPL) 위에 배치된 센서층(ISL)을 포함할 수 있다. 상기 부재들 사이에는 필요에 따라 접착층이 배치될 수 있다.
표시층(DPL)은 영상을 실질적으로 생성하는 구성일 수 있다. 표시층(DPL)은 발광형 표시층일 수 있으며, 예를 들어, 표시층(DPL)은 유기발광 표시층, 무기발광 표시층, 유기-무기발광 표시층, 퀀텀닷 표시층, 마이크로 엘이디 표시층, 또는 나노 엘이디 표시층일 수 있다.
센서층(ISL)은 표시층(DPL) 위에 배치될 수 있다. 센서층(ISL)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 센서층(ISL)은 표시층(DPL)에 부착된 외장형 센서일 수도 있고, 센서층(ISL)은 표시층(DPL)의 제조 공정 중에 연속하여 형성된 일체형 센서일 수 있다.
광학 필름(LF)은 외부로부터 입사된 광의 반사율을 낮출 수 있다. 광학 필름(LF)은 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다. 광학 필름(LF)은 적어도 편광필름을 포함할 수 있다. 또는, 광학 필름(LF)은 컬러필터들을 포함할 수 있다. 컬러필터들은 소정의 배열을 가질 수 있다. 표시층(DPL)에 포함된 화소들(PX)의 발광 컬러들을 고려하여 컬러필터들의 배열이 결정될 수 있다. 또한, 광학 필름(LF)은 컬러필터들에 인접한 블랙매트릭스를 더 포함할 수 있다. 또는, 광학 필름(LF)은 상쇄간섭 구조물을 포함할 수 있다. 예컨대, 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다. 광학 필름(LF)은 생략될 수도 있다.
하측 부재(LM)는 다양한 기능성 부재를 포함할 수 있다. 표시층(DPL)에 입사되는 광을 차단하는 차광층, 외부 충격을 흡수하는 충격흡수층, 표시층(DPL)을 지지하는 지지층, 및 표시층(DPL)에서 발생한 열을 방출하는 방열층 등을 포함할 수 있다.
도 3b는 본 발명의 일 실시예에 따른 표시 패널(DP)의 단면도이다.
도 3b를 참조하면, 표시층(DPL)은 베이스층(110), 회로층(120), 발광 소자층(130), 및 봉지층(140)을 포함할 수 있다.
베이스층(110)은 회로층(120)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(110)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 베이스층(110)은 무기층, 유기층 또는 복합재료층일 수 있다.
베이스층(110)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(110)은 제1 합성 수지층, 상기 제1 합성 수지층 위에 배치된 실리콘 옥사이드(SiOx)층, 상기 실리콘 옥사이드층 위에 배치된 아몰퍼스 실리콘(a-Si)층, 및 상기 아몰퍼스 실리콘층 위에 배치된 제2 합성 수지층을 포함할 수 있다. 상기 실리콘 옥사이드층 및 상기 아몰퍼스 실리콘층은 베이스 배리어층이라 지칭될 수 있다.
상기 제1 및 제2 합성 수지층들 각각은 폴리이미드(polyimide)계 수지를 포함하는 것일 수 있다. 또한, 상기 제1 및 제2 합성 수지층들 각각은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리아이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함하는 것일 수 있다. 한편, 본 명세서에서 "~~" 계 수지는 "~~" 의 작용기를 포함하는 것을 의미한다.
베이스층(110)의 상면에 적어도 하나의 무기층이 형성된다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시층(DPL)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 베이스층(110)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드, 실리콘나이트라이드, 및 살리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 예를 들어, 버퍼층(BFL)은 실리콘옥사이드층과 실리콘나이트라이드층이 교대로 적층된 구조를 포함할 수 있다.
반도체 패턴은 버퍼층(BFL) 위에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘, 저온다결정실리콘, 또는 산화물반도체를 포함할 수도 있다.
도 3b는 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑된 영역일 수 있다.
제1 영역의 전도성은 제2 영역의 전도성보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
화소들 각각은 7개의 트랜지스터들, 하나의 커패시터, 및 발광 소자를 포함하는 등가회로를 가질 수 있으며, 화소의 등가회로도는 다양한 형태로 변형될 수 있다. 도 3b에서는 화소에 포함되는 하나의 트랜지스터(100PC) 및 발광 소자(100PE)를 예시적으로 도시하였다.
트랜지스터(100PC)의 소스(SC), 액티브(AL, 또는 액티브 영역, 활성 영역), 및 드레인(DR)이 반도체 패턴으로부터 형성될 수 있다. 소스(SC) 및 드레인(DR)은 단면 상에서 액티브(AL)로부터 서로 반대 방향으로 연장될 수 있다. 도 3b에는 반도체 패턴으로부터 형성된 연결 신호 배선(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 배선(SCL)은 평면 상에서 트랜지스터(100PC)의 드레인(DR)에 연결될 수 있다.
제1 절연층(10)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(120)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(100PC)의 게이트(GT)는 제1 절연층(10) 위에 배치된다. 게이트(GT)는 금속 패턴의 일부분일 수 있다. 게이트(GT)는 액티브(AL)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(GT)는 마스크로 기능할 수 있다.
제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 게이트(GT)를 커버할 수 있다. 제2 절연층(20)은 화소들에 공통으로 중첩할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제2 절연층(20)은 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서, 제2 절연층(20)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다.
제3 절연층(30)은 제2 절연층(20) 위에 배치될 수 있다. 제3 절연층(30)은 단층 또는 다층 구조를 가질 수 있다. 예를 들어, 제3 절연층(30)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다.
제1 연결 전극(CNE1)은 제3 절연층(30) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층들(10, 20, 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 배선(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 단층의 실리콘 옥사이드층일 수 있다. 제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다.
제2 연결 전극(CNE2)은 제5 절연층(50) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.
발광 소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광 소자층(130)은 발광 소자(100PE)를 포함할 수 있다. 예를 들어, 발광 소자층(130)은 유기 발광 물질, 무기 발광 물질, 유기-무기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다. 이하에서, 발광 소자(100PE)가 유기 발광 소자인 것을 예로 들어 설명하나, 특별히 이에 제한되는 것은 아니다.
발광 소자(100PE)는 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다.
제1 전극(AE)은 제6 절연층(60) 위에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 접속될 수 있다.
화소 정의막(70)은 제6 절연층(60) 위에 배치되며, 제1 전극(AE)의 일부분을 커버할 수 있다. 화소 정의막(70)에는 개구부(70-OP)가 정의된다. 화소 정의막(70)의 개구부(70-OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
표시 영역(DA, 도 1a 참조)은 발광 영역(PXA)과 발광 영역(PXA)에 인접한 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광 영역(PXA)은 개구부(70-OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
발광층(EL)은 제1 전극(AE) 위에 배치될 수 있다. 발광층(EL)은 개구부(70-OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EL)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EL)이 화소들 각각에 분리되어 형성된 경우, 발광층들(EL) 각각은 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 다만, 이에 제한되는 것은 아니며, 발광층(EL)은 화소들에 연결되어 공통으로 제공될 수도 있다. 이 경우, 발광층(EL)은 청색 광을 제공하거나, 백색 광을 제공할 수도 있다.
제2 전극(CE)은 발광층(EL) 위에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들에 공통적으로 배치될 수 있다.
도시되지 않았으나, 제1 전극(AE)과 발광층(EL) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 발광 영역(PXA)과 비발광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 제2 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다.
봉지층(140)은 발광 소자층(130) 위에 배치될 수 있다. 봉지층(140)은 순차적으로 적층된 무기층, 유기층, 및 무기층을 포함할 수 있으나, 봉지층(140)을 구성하는 층들이 이에 제한되는 것은 아니다.
무기층들은 수분 및 산소로부터 발광 소자층(130)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 발광 소자층(130)을 보호할 수 있다. 무기층들은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
센서층(ISL)은 베이스층(201), 제1 도전층(202), 감지 절연층(203), 제2 도전층(204), 및 커버 절연층(205)을 포함할 수 있다.
베이스층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 적어도 어느 하나를 포함하는 무기층일 수 있다. 또는 베이스층(201)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 베이스층(201)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
제1 도전층(202) 및 제2 도전층(204) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 또는 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
감지 절연층(203) 및 커버 절연층(205) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
감지 절연층(203) 및 커버 절연층(205) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시층의 평면도이다.
도 4를 참조하면, 표시층(DPL)에는 표시 영역(DP-DA) 및 표시 영역(DP-DA) 주변의 비표시 영역(DP-NDA)이 정의될 수 있다. 표시 영역(DP-DA)과 비표시 영역(DP-NDA)은 화소(PX)의 배치 유무에 의해 구분될 수 있다. 표시 영역(DP-DA)에 화소(PX)가 배치된다. 비표시 영역(DP-NDA)에 주사 구동부(SDV), 데이터 구동부, 및 발광 구동부(EDV)가 배치될 수 있다. 데이터 구동부는 구동칩(DIC)에 구성된 일부 회로일 수 있다.
표시층(DPL)은 제2 방향(DR2)을 따라 정의된 제1 패널 영역(AA1), 벤딩 영역(BA), 및 제2 패널 영역(AA2)을 포함할 수 있다. 제2 패널 영역(AA2) 및 벤딩 영역(BA)은 비표시 영역(DP-NDA)의 일부 영역일 수 있다. 벤딩 영역(BA)은 제1 패널 영역(AA1)과 제2 패널 영역(AA2) 사이에 배치된다.
제1 패널 영역(AA1)은 도 1a의 표시면(DS)에 대응하는 영역이다. 제1 패널 영역(AA1)은 제1 비폴딩 영역(NFA10), 제2 비폴딩 영역(NFA20), 및 폴딩 영역(FA0)을 포함할 수 있다. 제1 비폴딩 영역(NFA10), 제2 비폴딩 영역(NFA20), 및 폴딩 영역(FA0)은 도 1a 및 도 1b의 제1 비폴딩 영역(NFA1), 제2 비폴딩 영역(NFA2), 및 폴딩 영역(FA)에 각각 대응한다.
제1 방향(DR1)과 나란한 벤딩 영역(BA)의 폭 및 제2 패널 영역(AA2)의 폭(또는 길이)은 제1 방향(DR1)과 나란한 제1 패널 영역(AA1)의 폭(또는 길이)보다 작을 수 있다. 벤딩축 방향의 길이가 짧은 영역은 좀 더 쉽게 벤딩될 수 있다.
표시층(DPL)은 복수 개의 화소들(PX), 복수 개의 주사 라인들(SL1-SLm), 복수 개의 데이터 라인들(DL1-DLn), 복수 개의 발광 라인들(EL1-ELm), 제1 및 제2 제어 라인들(CSL1, CSL2), 전원 라인(PL), 및 복수 개의 패드들(PD)을 포함할 수 있다. 여기서, m 및 n은 자연수이다. 화소들(PX)은 주사 라인들(SL1-SLm), 데이터 라인들(DL1-DLn), 및 발광 라인들(EL1-ELm)에 연결될 수 있다.
주사 라인들(SL1-SLm)은 제1 방향(DR1)으로 연장되어 주사 구동부(SDV)에 전기적으로 연결될 수 있다. 데이터 라인들(DL1-DLn)은 제2 방향(DR2)으로 연장되고, 벤딩 영역(BA)을 경유하여 구동칩(DIC)에 전기적으로 연결될 수 있다. 발광 라인들(EL1-ELm)은 제1 방향(DR1)으로 연장되어 발광 구동부(EDV)에 전기적으로 연결될 수 있다.
전원 라인(PL)은 제2 방향(DR2)으로 연장된 부분과 제1 방향(DR1)으로 연장된 부분을 포함할 수 있다. 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분은 서로 다른 층 상에 배치될 수 있다. 전원 라인(PL) 중 제2 방향(DR2)으로 연장된 부분은 벤딩 영역(BA)을 경유하여 제2 패널 영역(AA2)으로 연장될 수 있다. 전원 라인(PL)은 제1 전압을 화소들(PX)에 제공할 수 있다.
제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 패널 영역(AA2)의 하단을 향해 연장될 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 패널 영역(AA2)의 하단을 향해 연장될 수 있다.
평면 상에서 봤을 때, 패드들(PD)은 제2 패널 영역(AA2)의 하단에 인접하게 배치될 수 있다. 구동칩(DIC), 전원 라인(PL), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 패드들(PD)에 전기적으로 연결될 수 있다. 연성회로필름(FCB)은 이방성 도전 접착층을 통해 패드들(PD)에 전기적으로 연결될 수 있다.
도 5a는 본 발명의 일 실시예에 따른 센서층의 평면도이다. 도 5b는 도 5a에 도시된 AA' 영역을 확대한 평면도이다.
도 5a 및 도 5b를 참조하면, 센서층(ISL)에는 감지 영역(IS-A) 및 주변 영역(IS-NA)이 정의될 수 있다. 감지 영역(IS-A)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 예를 들어, 감지 영역(IS-A)은 외부 입력을 감지하는 영역일 수 있다. 주변 영역(IS-NA)은 감지 영역(IS-A)에 인접하며, 감지 영역(IS-A)을 에워쌀 수 있다.
센서층(ISL)은 전극들(210), 교차 전극들(220), 및 감지 라인들(230)을 포함할 수 있다. 전극들(210) 및 교차 전극들(220)은 감지 영역(IS-A)에 배치되고, 감지 라인들(230)은 주변 영역(IS-NA)에 배치될 수 있다. 센서층(ISL)은 전극들(210)과 교차 전극들(220) 사이의 상호정전용량의 변화를 통해 외부 입력에 대한 정보를 획득할 수 있다.
센서층(ISL)은 복수의 감지 단위들(SU)을 포함할 수 있다. 복수의 감지 단위들(SU) 각각은 전극들(210) 중 어느 하나의 전극(210), 교차 전극들(220) 중 어느 하나의 교차 전극(220)이 교차하는 영역으로 정의될 수 있다.
전극들(210) 각각은 제1 방향(DR1)을 따라 연장되고, 전극들(210)은 제2 방향(DR2)을 따라 배열될 수 있다. 전극들(210)은 제1 부분들(211) 및 제2 부분(212)을 포함할 수 있다. 제2 부분(212)은 서로 인접한 2 개의 제1 부분들(211)에 인접할 수 있다.
교차 전극들(220)은 제1 방향(DR1)을 따라 배열되고, 교차 전극들(220) 각각은 제2 방향(DR2)을 따라 연장될 수 있다. 교차 전극들(220)은 패턴들(221) 및 연결 패턴들(222, 또는 브릿지 패턴들)을 포함할 수 있다. 연결 패턴들(222)은 서로 인접한 2 개의 패턴들(221)을 전기적으로 연결할 수 있다. 서로 인접한 2 개의 패턴들(221)은 2 개의 연결 패턴들(222)에 의해 서로 연결될 수 있으나, 이에 제한되는 것은 아니다. 제2 부분(212)은 2 개의 연결 패턴들(222)과 절연 교차될 수 있다.
패턴들(221), 제1 부분들(211), 및 제2 부분들(212)은 서로 동일한 층 상에 배치될 수 있고, 연결 패턴들(222)은 패턴들(221), 제1 부분들(211), 및 제2 부분들(212)과 상이한 층 상에 배치될 수 있다. 예를 들어, 패턴들(221), 제1 부분들(211), 및 제2 부분들(212)은 제2 도전층(204, 도 3b 참조)에 포함될 수 있고, 연결 패턴들(222)은 제1 도전층(202, 도 3b 참조)에 포함될 수 있으며, 이 구조는 바텀 브릿지 구조라 지칭될 수 있다. 하지만, 본 발명이 특별히 이에 제한되는 것은 아니다. 예를 들어, 패턴들(221), 제1 부분들(211), 및 제2 부분들(212)은 제1 도전층(202, 도 3b 참조)에 포함될 수 있고, 연결 패턴들(222)은 제2 도전층(204, 도 3b 참조)에 포함될 수 있으며, 이 구조는 탑 브릿지 구조라 지칭될 수 있다.
도 5b에 도시된 전극들(210) 및 교차 전극들(220)의 형상 및 배열 관계는 일 예로 도시된 것일 뿐, 센서층(ISL)을 구성하는 전극들(210) 및 교차 전극들(220)의 형상 및 배열 관계가 도 5b에 도시된 것에 제한되는 것은 아니다.
감지 라인들(230)은 패드들(PD) 중 대응하는 패드들에 전기적으로 각각 연결될 수 있다. 감지 라인들(230)은 라인들(231) 및 교차 라인들(232)을 포함할 수 있다.
라인들(231)은 전극들(210)에 각각 전기적으로 연결될 수 있다. 라인들(231) 중 일부는 전극들(210) 중 일부의 좌측에 각각 연결되고, 라인들(231) 중 다른 일부는 전극들(210) 중 다른 일부의 우측에 각각 연결될 수 있다. 교차 라인들(232)은 교차 전극들(220)에 각각 전기적으로 연결될 수 있다. 다만, 라인들(231)과 전극들(210)의 연결 관계 및 교차 라인들(232)과 교차 전극들(220)의 연결 관계가 도 5a에 도시된 예에 제한되는 것은 아니다.
터치 구동칩(T-IC)은 센서층(ISL)에 전기적으로 연결되어 센서층(ISL)에 구동 신호를 제공하고, 외부 입력으로부터 좌표를 산출할 수 있다. 터치 구동칩(T-IC)은 연성회로기판(FCB, 도 2 참조)에 실장될 수 있다. 터치 구동칩(T-IC)은 라인들(231) 및 교차 라인들(232)과 전기적으로 연결될 수 있다.
터치 구동칩(T-IC)은 입력 장치(PN, 도 6 참조)에서 방출된 자기장 또는 전기장을 센서층(ISL)을 통해 감지하여 입력 장치(PN, 도 6 참조)가 송신한 신호를 수신할 수 있다. 또한, 일 실시예에서, 터치 구동칩(T-IC)은 업링크신호를 생성하여, 이를 센서층(ISL)으로 제공할 수 있다. 이 경우, 센서층(ISL)에 전기장이 형성되고, 입력 장치(PN, 도 6 참조)는 이 전기장에 의해 유도되는 전하량의 변화를 검출하여, 업링크신호를 수신할 수 있다.
도 5c는 도 5a에 도시된 AA' 영역을 확대한 평면도이다.
도 5c는 도 5b와 다른 형상을 갖는 전극들(210-1) 및 교차 전극들(220-1)을 예시적으로 도시하였다. 전극들(210-1) 및 교차 전극들(220-1)은 막대(bar) 형상을 가질 수 있다.
전극들(210-1) 각각은 제1 방향(DR1)을 따라 연장되고, 전극들(210-1)은 제2 방향(DR2)을 따라 배열될 수 있다. 교차 전극들(220-1)은 제1 방향(DR1)을 따라 배열되고, 교차 전극들(220-1) 각각은 제2 방향(DR2)을 따라 연장될 수 있다. 교차 전극들(220-1)은 패턴들(221-1) 및 연결 패턴들(222-1, 또는 브릿지 패턴들)을 포함할 수 있다. 연결 패턴들(222-1)은 서로 인접한 2 개의 패턴들(221-1)을 전기적으로 연결할 수 있다. 서로 인접한 2 개의 패턴들(221-1)은 2 개의 연결 패턴들(222-1)에 의해 서로 연결될 수 있으나, 이에 제한되는 것은 아니다. 하나의 전극(210-1)은 2 개의 연결 패턴들(222)과 절연 교차될 수 있다. 전극들(210-1)과 패턴들(221-1)과 맞물리는 형상을 갖는 것을 예시적으로 도시하였으나, 이에 특별히 제한되는 것은 아니다.
도 5b 및 도 5c를 참조하여 설명된 전극들(210 또는 210-1), 및 교차 전극들(220 또는 220-1) 각각은 메쉬 구조를 가질 수 있다. 이 경우, 전극들(210 또는 210-1), 및 교차 전극들(220 또는 220-1) 각각에는 개구가 정의될 수 있다. 다만, 이에 한정되는 것은 아니며, 전극들(210 또는 210-1), 및 교차 전극들(220 또는 220-1) 각각은 개구가 정의되지 않은 투명한 전극일 수도 있다.
도 6은 본 발명의 일 실시예에 따른 인터페이스 장치를 도시한 도면이다.
도 6을 참조하면 인터페이스 장치(INF)는 전자 장치(ED) 및 입력 장치(PN)를 포함할 수 있다. 인터페이스 장치(INF)는 전자 시스템, 터치 시스템, 입출력 시스템, 디지타이저 시스템, 펜 태블릿, 또는 펜 단말기로 지칭될 수 있다.
입력 장치(PN)는 신호를 송신 및 수신할 수 있다. 신호는 자기장(B-field) 또는 전기장(E-field)으로 송신 및 수신될 수 있다. 예를 들어, 입력 장치(PN)의 제어부는 송신할 신호의 종류를 판단한 후, 그에 따라 신호를 자기장으로 송신하거나, 전기장으로 송신할 수 있다. 입력 장치(PN)는 전자 펜, 스타일러스, 또는 복합식 펜으로 지칭될 수 있다. 이하에서, 자기장(B-field)으로 전달되는 신호는 자기장 신호, 전기장(E-filed)으로 전달되는 신호는 전기장 신호로 지칭된다.
입력 장치(PN)의 제어부는 교류 전원을 생성하는 신호 생성부를 포함할 수 있다. 이 경우, 입력 장치(PN)는 외부로부터 제공되는 외부 자기장이 없더라도 내부 구성에 의해 유도 전류가 발생될 수 있다. 따라서, 전자 장치(ED)가 자기장을 형성하는 디지타이저를 포함하지 않더라도, 전자 장치(ED)는 자기장을 출력하는 입력 장치(PN)의 입력을 감지할 수 있다.
또한, 입력 장치(PN)와 전자 장치(ED)는 소정의 프로토콜에 따라 양방향 통신을 할 수 있다. 전자 장치(ED)는 입력 장치(PN)로 업링크신호를 송신하고, 입력 장치(PN)는 전자 장치(ED)로 다운링크신호를 송신할 수 있다. 상기 소정의 프로토콜은 액티브 펜 프로토콜, 예를 들어, 유니버설 스타일러스 이니셔티브(Universal Stylus Initiative, USI), 능동정전기 방식 프로토콜(AES), 또는 마이크로 소프트 펜 프로토콜(MPP)일 수 있으나, 이에 특별히 제한되는 것은 아니다.
예를 들어, 입력 장치(PN)는 다운링크신호 중 적어도 일부를 자기장으로 출력할 수 있다. 다운링크신호는 위치 신호 및 데이터 신호를 포함할 수 있다. 일 실시예에서, 입력 장치(PN)는 자기장을 통해 위치 신호를 전자 장치(ED)로 송신하고, 전기장을 통해 데이터 신호를 전자 장치(ED)로 송신할 수 있다. 이 경우, 전자 장치(ED)는 입력 장치(PN)에서 방출된 자기장을 감지하여, 입력 장치(PN)의 위치 좌표를 검출하고, 전기장에 의한 전하량의 변화를 검출하여, 입력 장치(PN)가 송신한 데이터 신호를 수신할 수 있다. 일 실시예에서, 입력 장치(PN)는 자기장을 통해 위치 신호 및 데이터 신호를 전자 장치(ED)로 송신할 수 있다. 이 경우, 전자 장치(ED)는 입력 장치(PN)에서 방출된 자기장을 감지하여, 입력 장치(PN)의 위치 좌표를 검출하고, 입력 장치(PN)가 송신한 데이터 신호를 수신할 수 있다.
도 7a는 본 발명의 일 실시예에 따른 입력 장치의 블록도이다.
도 7a를 참조하면, 입력 장치(PN)는 하우징(PNH), 전원부(PNB), 제어부(PNIC), 멀티플렉서(PNM), 공진 회로부(PNLC), 제1 펜팁(PNT1), 및 제2 펜팁(PNT2)을 포함할 수 있다.
하우징(PNH)은 펜 형상을 가질 수 있고, 내부에는 수용 공간이 형성될 수 있다. 하우징(PNH) 내부에 정의된 수용 공간에는 전원부(PNB), 제어부(PNIC), 멀티플렉서(PNM), 및 공진 회로부(PNLC)가 수용될 수 있다.
전원부(PNB)는 제어부(PNIC)에 전원을 공급할 수 있다. 전원부(PNB)는 배터리 또는 고용량 커패시터를 포함할 수 있다.
제어부(PNIC)는 입력 장치(PN) 내의 구성 요소들의 동작을 제어하는 컨트롤러, 신호 발생기 및 신호 수신기를 갖는 통신 모듈, 및 스위치를 포함할 수 있으나, 다만 이에 제한되는 것은 아니다. 예를 들어, 제어부(PNIC)는 입력 장치(PN)의 동작을 위해 필요한 구성 요소들을 더 포함할 수 있다.
제어부(PNIC)는 신호(또는, Tx 신호)를 생성하고, 입력 장치(PN)의 동작을 제어할 수 있다. 또한, 제어부(PNIC)는 신호의 종류를 판단할 수 있다. 예를 들어, 제어부(PNIC)는 수신 신호 또는 송신할 신호가 자기장 신호인지 또는 전기장 신호인지 판단할 수 있다. 제어부(PNIC)는 판단된 신호의 종류에 따라 자기장 신호 또는 전기장 신호를 송신하거나 수신하도록 멀티플렉서(PNM)를 제어할 수 있다. 제어부(PNIC)는 집적 회로일 수 있다.
멀티플렉서(PNM)는 제어부(PNIC)와 제1 펜팁(PNT1) 사이, 제어부(PNIC)와 공진 회로부(PNLC) 사이에 제공될 수 있다. 수신 신호 또는 송신 신호가 전기장신호인 경우, 멀티플렉서(PNM)는 제1 펜팁(PNT1)을 통해 입력된 신호를 제어부(PNIC)로 전달하거나, 제어부(PNIC)로부터 제공된 신호를 제1 펜팁(PNT1)으로 전달할 수 있다.
수신 신호 또는 송신 신호가 자기장 신호인 경우, 멀티플렉서(PNM)는 공진 회로부(PNLC)에 유도된 신호를 제어부(PNIC)로 전달하거나, 제어부(PNIC)로부터 제공된 신호를 공진 회로부(PNLC)로 전달할 수 있다. 공진 회로부(PNLC)는 제어부(PNIC)로부터 제공된 신호에 의해 충전될 수 있다. 예를 들어, 제어부(PNIC)는 소정의 값을 갖는 주파수의 교류 신호를 출력할 수 있다. 예를 들어, 상기 신호는 1.8MHz의 사인파일 수 있으나, 이에 특별히 제한되는 것은 아니다. 공진 회로부(PNLC)에는 상기 신호에 의해 유도 전류가 생성되고, 공진 회로부(PNLC)는 유도 전류에 의해 공진하여 자기장을 방출할 수 있다.
제1 펜팁(PNT1), 및 제2 펜팁(PNT2)은 하우징(PNH)의 단부에 배치될 수 있다. 제1 펜팁(PNT1)은 멀티플렉서(PNM)와 연결되고, 제2 펜팁(PNT2)은 공진 회로부(PNLC)와 연결될 수 있다. 제1 펜팁(PNT1)을 통해 전기장 신호가 출력 또는 입력될 수 있고, 제2 펜팁(PNT2) 및 공진 회로부(PNLC)을 통해 자기장 신호가 출력 또는 입력될 수 있다. 제1 및 제2 펜팁들(PNT1, PNT2)은 제1 및 제2 전극들(PNT1, PNT2), 또는 제1 및 제2 도전부들(PNT1, PNT2)로 지칭될 수 있다.
입력 장치(PN)는 자기장 신호를 송신 할 뿐만 아니라, 소정의 프로토콜에 따른 다운링크신호를 송신할 수 있다. 예를 들어, 입력 장치(PN)는 액티브 펜 프로토콜에 따른 다운링크신호 중 적어도 일부를 자기장 신호로 출력할 수 있다. 자기장 신호는 전기장 신호에 비해 신호대잡음비가 높다. 따라서, 입력 장치(PN)의 특성, 예를 들어, 신호 전달 특성은 더 향상될 수 있다.
또한, 입력 장치(PN)는 자기장 신호 및 전기장 신호를 송신 및 수신하기 때문에, 다양한 장치와 호환이 가능하다. 예를 들어, 입력 장치(PN)는 디지타이저를 포함하지 않으며 업링크신호를 제공하지 않는 전자 장치, 업링크신호를 제공하는 전자 장치, 및 디지타이저를 포함하는 전자 장치와 모두 호환될 수 있다.
도 7b는 본 발명의 일 실시예에 따른 입력 장치의 블록도이다.
도 7b를 참조하면, 입력 장치(PNa)는 하우징(PNH), 전원부(PNB), 제어부(PNIC), 멀티플렉서(PNMa), 공진 회로부(PNLC), 도전부(LNa), 및 펜팁(PNT)을 포함할 수 있다.
멀티플렉서(PNMa)는 펜팁(PNT)과 도전부(LNa) 사이 및 펜팁(PNT)과 공진 회로부(PNLC) 사이에 제공될 수 있다. 송신 신호 또는 수신 신호가 자기장 신호인 경우, 멀티플렉서(PNMa)는 펜팁(PNT)을 통해 입력된 신호를 공진 회로부(PNLC)로 전달할 수 있다.
입력 장치(PNa)는 자기장 신호를 송신 할 뿐만 아니라, 소정의 프로토콜에 따른 다운링크신호를 송신할 수 있다. 예를 들어, 입력 장치(PNa)는 액티브 펜 프로토콜에 따른 다운링크신호 중 적어도 일부를 자기장 신호로 출력할 수 있다. 자기장 신호는 전기장 신호에 비해 신호대잡음비가 높다. 따라서, 입력 장치(PN)의 특성, 예를 들어, 신호 전달 특성은 더 향상될 수 있다.
또한, 입력 장치(PNa)는 자기장 신호 및 전기장 신호를 송신 및 수신하기 때문에, 다양한 장치와 호환이 가능하다. 예를 들어, 입력 장치(PN)는 디지타이저를 포함하지 않으며 업링크신호를 제공하지 않는 전자 장치, 업링크신호를 제공하는 전자 장치, 및 디지타이저를 포함하는 전자 장치와 모두 호환될 수 있다.
도 8a는 본 발명의 일 실시예에 따른 입력 장치에서 제공되는 제1 유형 신호(PNS1)를 도시한 것이다. 도 8b는 본 발명의 일 실시예에 따른 입력 장치에서 제공되는 제2 유형 신호(PNS2)를 도시한 것이다.
입력 장치(PN 또는 PNa, 도 7a 또는 도 7b 참고)는 제1 유형 신호(PNS1) 및 제2 유형 신호(PNS2) 중 적어도 어느 하나를 선택적으로 출력할 수 있다. 제1 유형 신호(PNS1)의 파형과 제2 유형 신호(PNS2)의 파형은 서로 상이할 수 있다. 제1 유형 신호(PNS1)는 시간에 따라 변화하는 진폭을 갖는 파형을 갖고, 제2 유형 신호(PNS2)는 일정한 진폭의 파형을 가질 수 있다.
제1 유형 신호(PNS1)는 공진 신호일 수 있고, 제2 유형 신호(PNS2)는 규정된 파형을 갖는 신호일 수 있다. 도 8b에서는 제2 유형 신호(PNS2)의 일 예로 구형파를 도시하였으나, 이에 특별히 제한되는 것은 아니다. 예를 들어, 제2 유형 신호(PNS2)는 사인파, 또는 사다리꼴 형상의 파형을 가질 수 있다.
입력 장치(PN 또는 PNa, 도 7a 또는 도 7b 참고)에서 제1 유형 신호(PNS1)가 송신되는 경우, 전자 장치(ED, 도 6 참조)는 자기장을 감지하여 입력 장치(PN 또는 PNa, 도 7a 또는 도 7b 참고)로부터 제공되는 신호를 수신할 수 있다.
입력 장치(PN 또는 PNa, 도 7a 또는 도 7b 참고)에서 제2 유형 신호(PNS2)가 송신되는 경우, 전자 장치(ED, 도 6 참조)는 전기장에 의한 전하량의 변화를 검출하여, 입력 장치(PN 또는 PNa, 도 7a 또는 도 7b 참고)로부터 제공되는 신호를 수신할 수 있다.
도 9는 제1 유형 신호 및 제2 유형 신호 각각의 피크투피크전압에 따른 ADC 코드를 도시한 그래프들이다.
도 8a, 도 8b, 및 도 9를 참조하면, 제1 그래프(GP1)는 제1 유형 신호(PNS1)의 피크투피크전압에 따른 ADC 코드를 표시한 것이고, 제2 그래프(GP2)는 제2 유형 신호(PNS2)의 피크투피크전압에 따른 ADC 코드를 표시한 것이다.
피크 투 피크 값이 17V일 때, 제1 유형 신호(PNS1)의 ADC 코드는 4328이고, 제2 유형 신호(PNS2)의 ADC 코드는 173,417일 수 있다. 이들의 차이는 40배에 가까울 수 있다. 따라서, 제1 유형 신호(PNS1)의 신호대잡음비는 제2 유형 신호(PNS2)의 신호대잡음비보다 높을 수 있다. 따라서, 제1 유형 신호(PNS1)를 근거로 한 좌표 검출 정확도는 제2 유형 신호(PNS2)를 근거로 한 좌표 검출 정확도보다 높을 수 있다.
본 발명에 따른 입력 장치(PN 또는 PNa, 도 7a 또는 도 7b 참고)는 소정의 프로토콜에 따른 신호 중 적어도 일부를 제1 유형 신호(PNS1)로 제공할 수 있다. 따라서, 전자 장치(ED, 도 6 참조)는 제1 유형 신호(PNS1)를 근거로 입력 장치(PN 또는 PNa, 도 7a 또는 도 7b 참고)의 좌표를 산출할 수 있다. 그 결과, 좌표 검출 정확도가 향상될 수 있다.
도 10은 본 발명의 일 실시예에 따른 전자 장치와 입력 장치 사이의 동작을 설명하기 위한 도면이다.
도 10을 참조하면, 전자 장치(EDa)는 표시 패널(DP), 표시 구동부(DPLC), 센서 구동부(ISLC), 및 메인 구동부(EDC)를 포함할 수 있다.
메인 구동부(EDC)는 전자 장치(EDa)의 전반적인 동작을 제어할 수 있다. 예를 들어, 메인 구동부(EDC)는 표시 구동부(DPLC) 및 센서 구동부(ISLC)의 동작을 제어할 수 있다. 메인 구동부(EDC)는 적어도 하나의 마이크로 프로세서를 포함할 수 있으며, 메인 구동부(EDC)는 호스트로 지칭될 수도 있다.
표시 구동부(DPLC)는 표시층(DPL)을 구동할 수 있다. 표시 구동부(DPLC)는 주사 구동부(SDV, 도 4 참조), 구동칩(DIC)에 포함된 데이터 구동부, 및 발광 구동부(EDV, 도 4 참조)를 포함할 수 있다. 메인 구동부(EDC)은 그래픽 컨트롤러를 더 포함할 수 있다. 표시 구동부(DPLC)는 메인 구동부(EDC)로부터 영상 데이터(RGB) 및 제어 신호(D-CS)를 수신할 수 있다. 제어 신호(D-CS)는 다양한 신호를 포함할 수 있다. 예를 들어 제어 신호(D-CS)는 입력수직동기신호, 입력수평동기신호, 메인 클럭, 및 데이터 인에이블 신호 등을 포함할 수 있다. 표시 구동부(DPLC)는 제어 신호(D-CS)을 근거로 표시층(DPL)에 신호를 제공하는 타이밍을 제어하기 위한 수직동기신호 및 수평동기신호를 생성할 수 있다.
센서 구동부(ISLC)는 센서층(ISL)을 구동할 수 있다. 센서 구동부(ISLC)는 터치 구동칩(T-IC, 도 4 참조)에 포함될 수 있다. 센서 구동부(ISLC)는 메인 구동부(EDC)로부터 제어 신호(I-CS)를 수신할 수 있다. 센서 구동부(ISLC)는 센서층(ISL)으로부터 수신한 신호에 근거하여 입력의 좌표정보를 산출하고, 좌표정보를 갖는 좌표 신호(I-SS)를 메인 구동부(EDC)에 제공할 수 있다.
메인 구동부(EDC)는 좌표 신호(I-SS)에 근거하여 사용자 입력에 대응하는 동작을 실행시킨다. 예컨대, 메인 구동부(EDC)는 표시층(DPL)에 새로운 어플리케이션 이미지가 표시되도록 표시 구동부(DPLC)를 동작시킬 수 있다.
전자 장치(EDa)는 입력 장치(PN)에 의한 제1 입력과 터치(US)에 의한 제2 입력을 모두 감지할 수 있다. 입력 장치(PN)는 앞서 도 7a 및 도 7b에서 설명된 입력 장치(PN, PNa) 중 하나일 수 있다. 입력 장치(PN)는 자기장 신호를 송신 할 뿐만 아니라, 소정의 프로토콜에 따른 다운링크신호를 송신할 수 있다. 터치(US)는 사용자 신체, 패시브 펜과 같이 정전용량에 변화를 제공할 수 있는 입력 수단을 모두 포함할 수 있다.
전자 장치(EDa)는 업링크신호를 제공하지 않을 수 있다. 이 경우, 입력 장치(PN)에서 제공되는 신호(PNS)는 자기장 신호일 수 있다. 전자 장치(EDa)는 센서층(ISL)을 통해 자기장 신호에 근거한 입력 좌표를 산출할 수 있다.
도 10의 도시와 달리, 전자 장치(EDa)는 디지타이저를 더 포함할 수 있다. 디지타이저는 표시층(DPL) 아래에 배치되거나, 표시층(DPL)에 내장되거나, 센서층(ISL)에 내장되거나, 표시층(DPL)과 센서층(ISL) 사이에 배치될 수 있다. 이 경우, 입력 장치(PN)는 패시브형 입력 장치로 동작할 수 있다.
도 11은 본 발명의 일 실시예에 따른 전자 장치와 입력 장치 사이의 동작을 설명하기 위한 도면이다.
도 11을 참조하면, 전자 장치(EDb)와 입력 장치(PN)는 서로 양방향 통신할 수 있다. 전자 장치(EDb)는 입력 장치(PN)로 업링크신호(ULS)를 제공하고, 입력 장치(PN)는 전자 장치(EDb)로 다운링크신호(DLS)를 제공할 수 있다. 예를 들어, 업링크신호(ULS)는 패널 정보, 프로토콜 버전 등의 정보를 포함할 수 있으나, 특별히 이에 제한되는 것은 아니다. 다운링크신호(DLS)는 동기화 신호 또는 입력 장치(PN)의 상태 정보를 포함할 수 있다. 예를 들어, 입력 장치(PN)의 상태 정보는 입력 장치(PN)의 좌표 정보, 입력 장치(PN)의 배터리 정보, 입력 장치(PN)의 기울기 정보, 및/또는 입력 장치(PN)에 저장된 다양한 정보 등을 포함할 수 있으나, 특별히 이에 제한되는 것은 아니다.
입력 장치(PN)는 액티브 펜 프로토콜에 따른 다운링크신호(DLS) 중 적어도 일부를 자기장 신호로 출력할 수 있다. 자기장 신호는 전기장 신호에 비해 신호대잡음비가 높다. 따라서, 입력 장치(PN)의 특성, 예를 들어, 신호 전달 특성은 더 향상될 수 있다. 즉, 다운링크신호(DLS)의 적어도 일부가 자기장 신호로 제공하는 경우, 좌표 검출 정확도가 보다 더 향상될 수 있다.
도 12는 본 발명의 일 실시예에 따른 프로토콜의 패킷 구조를 도시한 도면이다. 도 12에는 유니버설 스타일러스 이니셔티브(Universal Stylus Initiative, USI) 프로토콜의 패킷 구조가 예시적으로 도시되었다.
도 7a, 도 11 및 도 12를 참조하면, 센서층(ISL)을 통해 업링크신호(ULS)가 제공될 수 있다. 예를 들어, 센서층(ISL) 상에 전기장이 생성되고, 입력 장치(PN)는 이 전기장에 의해 유도되는 전하량의 변화를 검출하여, 업링크신호(ULS)를 수신할 수 있다. 이후, 입력 장치(PN)는 다운링크신호(DLS)를 송신할 수 있다. 다운링크신호(DLS)는 데이터 패킷(DPK) 및 위치 패킷(PPK)을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 입력 장치(PN)의 위치를 검출하기 위한 위치 패킷(PPK)은 제1 유형 신호(PNS1, 도 8a 참조)에 근거하여 제공되고, 입력 장치(PN)에 대한 정보를 갖는 데이터 패킷(DPK)은 제2 유형 신호(PNS2, 도 8b 참조)에 근거하여 제공될 수 있다. 센서층(ISL)은 입력 장치(PN)의 공진 회로부(PNLC)에서 방출된 자기장을 감지하여, 입력 장치(PN)의 위치 좌표를 검출할 수 있다. 또한, 센서층(ISL)은 입력 장치(PN)에서 방출된 전기장에 의한 전하량의 변화를 검출하여, 입력 장치(PN)가 송신한 데이터 패킷(DPK)을 수신할 수 있다. 제1 유형 신호(PNS1)의 신호대잡음비는 제2 유형 신호(PNS2)의 신호대잡음비보다 높을 수 있다. 따라서, 위치 패킷(PPK)을 제1 유형 신호(PNS1)를 이용하여 제공하는 경우, 전자 장치(EDb)의 좌표 검출 정확도는 제2 유형 신호(PNS2)를 근거로 한 좌표 검출 정확도보다 향상될 수 있다.
본 발명의 일 실시예에 따르면, 입력 장치(PN)는 위치 패킷(PPK) 및 데이터 패킷(DPK)을 모두 제1 유형 신호(PNS1, 도 8a 참조)를 이용하여 송신할 수 있다. 이 경우, 센서층(ISL)은 입력 장치(PN)의 공진 회로부(PNLC)에서 방출된 자기장을 감지하여 압력 장치(PN)가 송신한 위치 패킷(PPK) 및 데이터 패킷(DPK)을 수신할 수 있다.
도 13은 본 발명의 일 실시예에 따른 프로토콜의 패킷 구조를 도시한 도면이다. 도 13에는 능동정전기 방식 프로토콜(AES)의 패킷 구조가 예시적으로 도시되었다.
도 7a, 도 11 및 도 13을 참조하면, 센서층(ISL)을 통해 업링크신호(ULS)가 첫번째 시간 슬롯(S0)에 부여된 송신 타이밍(UTT)동안 제공될 수 있다. 예를 들어, 입력 장치(PN)는 센서층(ISL) 상에 형성된 전기장에 의해 유도되는 전하량의 변화를 검출하여, 업링크신호(ULS)를 수신할 수 있다. 업링크신호(ULS)에 응답하기 위한 응답 타이밍(RT) 이후, 입력 장치(PN)는 다운링크신호(DLS)를 송신 타이밍들(DTT1, DTT2, DTT1a, DTT2a)에 출력할 수 있다.
본 발명의 일 실시예에 따르면, 다운링크신호(DLS) 중 입력 장치(PN)의 위치 검출을 위한 버스트 신호, 예를 들어, 첫번째 및 두번째 송신 타이밍들(DTT1, DTT2)에 제공되는 신호들은 제1 유형 신호(PNS1, 도 8a 참조)로 제공될 수 있다. 이 후, 송신 타이밍들(DTT1a, DTT2a)에 제공되는 신호들은 제2 유형 신호(PNS2, 도 8b 참조)로 제공될 수 있다. 센서층(ISL)은 입력 장치(PN)의 공진 회로부(PNLC)에서 방출된 자기장을 감지하여 입력 장치(PN)의 위치 좌표를 검출할 수 있다. 또한, 센서층(ISL)은 입력 장치(PN)에서 방출된 전기장에 의한 전하량의 변화를 검출하여, 입력 장치(PN)가 송신한 데이터를 수신할 수 있다.
본 발명의 일 실시예에 따르면, 다운링크신호(DLS)는 모두 제1 유형 신호(PNS1, 도 8a 참조)로 제공될 수 있다. 이 경우, 센서층(ISL)은 입력 장치(PN)의 공진 회로부(PNLC)에서 방출된 자기장을 감지하여, 입력 장치(PN)가 송신한 위치 신호 및 데이터 신호를 수신할 수 있다.
도 14는 본 발명의 일 실시예에 따른 프로토콜의 패킷 구조를 도시한 도면이다. 도 14는 마이크로 소프트 펜 프로토콜(MPP)의 패킷 구조가 예시적으로 도시되었다.
도 7, 도 11, 및 도 14를 참조하면, 입력 장치(PN)의 펜 팁, 펜 링, 및 펜 테일로부터 제1 다운링크신호(DLSa)가 송신된다. 이 후, 입력 장치(PN)는 센서층(ISL)에서 제공된 업링크신호(ULS)를 수신한다. 예를 들어, 입력 장치(PN)는 센서층(ISL) 상에 형성된 전기장에 의해 유도되는 전하량의 변화를 검출하여 업링크신호(ULS)를 수신할 수 있다. 이 후, 입력 장치(PN)의 펜 팁, 펜 링, 및 펜 테일로부터 제2 다운링크신호(DLSb)가 송신된다.
제1 다운링크신호(DLSa) 및 제2 다운링크신호(DLSb)는 입력 장치(PN)의 위치, 압력, 및 다른 기능들에 대한 데이터를 포함할 수 있다. 예를 들어, 제1 다운링크신호들(DLSa) 중 제1 부분 다운링크신호들(DLa), 및 제2 다운링크신호들(DLSb) 중 제2 부분 다운링크신호들(DLb), 제3 부분 다운링크신호(DLca), 제4 부분 다운링크신호(DLcb), 및 제5 부분 다운링크신호(DLd) 모두는 제1 유형 신호(PNS1, 도 8a 참조)로 제공되고, 나머지 부분 다운링크신호들은 제2 유형 신호(PNS2, 도 8b 참조)로 제공될 수 있다. 또는, 제1 및 제2 다운링크신호들(DLSa, DLSb) 중 제1 부분 다운링크신호들(DLa), 제2 부분 다운링크신호들(DLb), 제3 부분 다운링크신호(DLca), 제4 부분 다운링크신호(DLcb), 및 제5 부분 다운링크신호(DLd) 외의 다른 부분 다운링크신호들도 제1 유형 신호(PNS1, 도 8a 참조)로 제공될 수도 있다. 또는, 제1 부분 다운링크신호들(DLa), 제2 부분 다운링크신호들(DLb), 제3 부분 다운링크신호(DLca), 제4 부분 다운링크신호(DLcb), 및 제5 부분 다운링크신호(DLd) 중 일부는 제1 유형 신호(PNS1, 도 8a 참조)로 제공되고, 다른 일부는 제2 유형 신호(PNS2, 도 8b 참조)로 제공될 수 있다.
도 12, 도 13, 및 도 14에서 3가지 프로토콜들을 일 예로 설명하였으나, 입력 장치(PN, 도 6 참조)와 전자 장치(ED, 도 6 참조)가 통신하기 위한 프로토콜이 이에 제한되는 것은 아니다. 예컨대, 어떠한 프로토콜이더라도 입력 장치(PN, 도 6 참조)는 송신하는 다운링크신호의 적어도 일부를 제1 유형 신호(PNS1, 도 8a 참조)로 제공하고, 전자 장치(ED, 도 6 참조)는 입력 장치(PN)에서 방출된 자기장을 감지하여, 입력 장치(PN)가 제공하는 신호를 수신할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
INF: 인테페이스 장치 ED: 전자 장치
PN: 입력 장치 PNH: 하우징
PNB: 전원부 PNIC: 제어부
PNLC: 공진 회로부 PNM: 멀티플렉서
PNS1: 제1 유형 신호 PNS2: 제2 유형 신호

Claims (20)

  1. 하우징;
    상기 하우징 내에 배치된 전원부;
    상기 하우징 내에 배치되며, 상기 전원부로부터 전원을 공급받는 제어부;
    상기 하우징 내에 배치되며, 상기 제어부로부터 제공받은 신호를 근거로 제1 유형 신호를 생성하는 공진 회로부; 및
    상기 하우징 내에 배치되며, 상기 제어부로부터 제공받은 제2 유형 신호를 전달하는 도전부을 포함하고,
    상기 제1 유형 신호와 상기 제2 유형 신호는 서로 상이한 파형을 갖는 입력 장치.
  2. 제1 항에 있어서,
    상기 제1 유형 신호는 변화하는 진폭을 갖는 파형을 갖고, 상기 제2 유형 신호는 일정한 진폭의 파형을 갖는 입력 장치.
  3. 제1 항에 있어서,
    상기 도전부와 상기 제어부 사이, 및 상기 공진 회로부와 상기 제어부 사이에 연결된 멀티플렉서를 더 포함하고, 상기 멀티플렉서는 상기 신호를 상기 공진 회로부로 전달하거나, 상기 제2 유형 신호를 상기 도전부로 전달하는 입력 장치.
  4. 제3 항에 있어서,
    상기 도전부와 연결된 제1 펜팁; 및
    상기 공진 회로부와 연결된 제2 펜팁을 더 포함하는 입력 장치.
  5. 제1 항에 있어서,
    상기 도전부 또는 상기 공진 회로부와 선택적으로 연결된 펜팁을 더 포함하는 입력 장치.
  6. 제5 항에 있어서,
    상기 펜팁과 상기 도전부 사이, 및 상기 펜팁과 상기 공진 회로부 사이에 연결된 멀티플렉서를 더 포함하고, 상기 멀티플렉서는 상기 제1 유형 신호를 상기 펜팁으로 전달하거나, 상기 제2 유형 신호를 상기 펜팁으로 전달하는 입력 장치.
  7. 제1 항에 있어서,
    상기 제어부는 소정의 프로토콜에 따른 다운링크신호를 생성하는 입력 장치.
  8. 제7 항에 있어서,
    상기 다운링크신호는 상기 제1 유형 신호 및 상기 제2 유형 신호를 모두 포함하는 입력 장치.
  9. 제7 항에 있어서,
    상기 다운링크신호는 위치 신호 및 데이터 신호를 포함하고, 상기 위치 신호는 상기 제1 유형 신호를 포함하고, 상기 데이터 신호는 상기 제2 유형 신호를 포함하는 입력 장치.
  10. 제7 항에 있어서,
    상기 다운링크신호는 위치 신호 및 데이터 신호를 포함하고, 상기 위치 신호 및 상기 데이터 신호는 상기 제1 유형 신호를 포함하는 입력 장치.
  11. 제7 항에 있어서,
    상기 소정의 프로토콜은 유니버설 스타일러스 이니셔티브(Universal Stylus Initiative, USI), 능동정전기 방식 프로토콜(AES), 또는 마이크로 소프트 펜 프로토콜(MPP)인 입력 장치.
  12. 표시층 및 상기 표시층 위에 배치된 센서층을 포함하는 전자 장치; 및
    상기 전자 장치로 제1 유형 신호 또는 상기 제1 유형 신호를 포함하는 다운링크신호를 출력하는 입력 장치를 포함하고,
    상기 제1 유형 신호는 시간에 따라 변화하는 진폭을 갖는 인터페이스 장치.
  13. 제12 항에 있어서,
    상기 전자 장치와 상기 입력 장치는 소정의 프로토콜에 따라 통신하고, 상기 전자 장치는 상기 입력 장치로 업링크신호를 제공하고, 상기 다운링크신호는 위치 신호 및 데이터 신호를 포함하는 인터페이스 장치.
  14. 제13 항에 있어서,
    상기 위치 신호는 상기 제1 유형 신호를 포함하고, 상기 데이터 신호는 상기 제1 유형 신호 또는 제2 유형 신호를 포함하고, 상기 제2 유형 신호는 일정한 진폭의 파형을 갖는 인터페이스 장치.
  15. 제13 항에 있어서,
    상기 소정의 프로토콜은 유니버설 스타일러스 이니셔티브(Universal Stylus Initiative, USI), 능동정전기 방식 프로토콜(AES), 또는 마이크로 소프트 펜 프로토콜(MPP)인 인터페이스 장치.
  16. 제12 항에 있어서,
    상기 입력 장치는,
    하우징;
    상기 하우징 내에 배치된 전원부;
    상기 하우징 내에 배치되며, 상기 전원부로부터 전원을 공급받는 제어부;
    상기 하우징 내에 배치되며, 상기 제어부로부터 제공받은 신호를 근거로 상기 제1 유형 신호를 생성하는 공진 회로부; 및
    상기 하우징 내에 배치되며, 상기 제어부로부터 제공받은 제2 유형 신호를 전달하는 도전부을 포함하고, 상기 제1 유형 신호와 상기 제2 유형 신호는 서로 상이한 파형을 갖는 인터페이스 장치.
  17. 제16 항에 있어서,
    상기 입력 장치는 상기 도전부와 상기 제어부 사이, 및 상기 공진 회로부와 상기 제어부 사이에 연결된 멀티플렉서를 더 포함하고, 상기 멀티플렉서는 상기 신호를 상기 공진 회로부로 전달하거나, 상기 제2 유형 신호를 상기 도전부로 전달하는 인터페이스 장치.
  18. 제17 항에 있어서,
    상기 입력 장치는 상기 도전부와 연결된 제1 펜팁, 및 상기 공진 회로부와 연결된 제2 펜팁을 더 포함하는 인터페이스 장치.
  19. 제16 항에 있어서,
    상기 입력 장치는
    상기 도전부 또는 상기 공진 회로부와 선택적으로 연결된 펜팁; 및
    상기 펜팁과 상기 도전부 사이, 및 상기 펜팁과 상기 공진 회로부 사이에 연결된 멀티플렉서를 더 포함하고, 상기 멀티플렉서는 상기 제1 유형 신호를 상기 펜팁으로 전달하거나, 상기 제2 유형 신호를 상기 펜팁으로 전달하는 인터페이스 장치.
  20. 전원부;
    상기 전원부로부터 전원을 공급받고, 신호의 종류를 판단하는 제어부; 및
    상기 제어부로부터 신호를 전달받아 자기장을 출력하는 공진 회로부를 포함하고,
    상기 제어부는 소정의 프로토콜에 따른 다운링크신호를 생성하고, 상기 다운링크신호 중 적어도 일부는 상기 공진 회로부를 통해 상기 자기장으로 제공되는 입력 장치.
KR1020210112659A 2021-08-25 2021-08-25 입력 장치 및 이를 포함하는 인터페이스 KR20230030715A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210112659A KR20230030715A (ko) 2021-08-25 2021-08-25 입력 장치 및 이를 포함하는 인터페이스
US17/806,470 US11847271B2 (en) 2021-08-25 2022-06-10 Input device including resonance circuit and interface device including the same
CN202210975800.XA CN115933906A (zh) 2021-08-25 2022-08-15 输入设备及包括输入设备的接口设备
EP22192153.9A EP4141625A3 (en) 2021-08-25 2022-08-25 Input device and interface device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210112659A KR20230030715A (ko) 2021-08-25 2021-08-25 입력 장치 및 이를 포함하는 인터페이스

Publications (1)

Publication Number Publication Date
KR20230030715A true KR20230030715A (ko) 2023-03-07

Family

ID=83081335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210112659A KR20230030715A (ko) 2021-08-25 2021-08-25 입력 장치 및 이를 포함하는 인터페이스

Country Status (4)

Country Link
US (1) US11847271B2 (ko)
EP (1) EP4141625A3 (ko)
KR (1) KR20230030715A (ko)
CN (1) CN115933906A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9086745B2 (en) 2011-10-28 2015-07-21 Atmel Corporation Dynamic reconfiguration of electrodes in an active stylus
KR102081817B1 (ko) 2013-07-01 2020-02-26 삼성전자주식회사 디지타이저 모드 전환 방법
KR102087830B1 (ko) 2013-11-01 2020-04-14 엘지디스플레이 주식회사 터치 센싱 시스템과 그 구동 방법
US9632597B2 (en) 2014-06-12 2017-04-25 Amazon Technologies, Inc. Configurable active stylus devices
KR20160025284A (ko) * 2014-08-27 2016-03-08 삼성전자주식회사 좌표 측정 장치들, 좌표 측정 시스템들 및 좌표 측정 방법들
EP3223118B1 (en) 2014-11-17 2019-12-25 Wacom Co., Ltd. Position indicator
CN113031791B (zh) 2015-01-19 2024-04-16 株式会社和冠 位置指示器
JP6789210B2 (ja) 2015-03-31 2020-11-25 株式会社ワコム 電子ペン及び電子ペン本体部
KR102468750B1 (ko) * 2017-12-29 2022-11-18 엘지디스플레이 주식회사 터치표시장치, 터치시스템, 터치구동회로, 펜 및 펜 센싱 방법
US10635196B1 (en) * 2018-10-04 2020-04-28 Dell Products L.P. Information handling system power management with active stylus input device

Also Published As

Publication number Publication date
EP4141625A2 (en) 2023-03-01
CN115933906A (zh) 2023-04-07
US20230062749A1 (en) 2023-03-02
EP4141625A3 (en) 2023-05-24
US11847271B2 (en) 2023-12-19

Similar Documents

Publication Publication Date Title
US11941187B2 (en) Electronic pen and interface device including the same
KR20210093423A (ko) 펜 감지 유닛 및 이를 포함하는 표시 장치
US11847271B2 (en) Input device including resonance circuit and interface device including the same
US11494028B2 (en) Electronic device
CN115458568A (zh) 显示面板、显示装置以及显示装置的控制方法
KR20230129127A (ko) 펜 아날로그 프론트 엔드 및 이를 이용한 펜 통신방법
US11928280B2 (en) Electronic device
US11662836B2 (en) Electronic device having an improved sensing sensitivity and interface system including the same
US11709555B2 (en) Smart pen and a display device using the same
US20230333692A1 (en) Electronic device
US20230006173A1 (en) Electronic device including a support
US20230138450A1 (en) Electronic device
US11899866B2 (en) Display device
US11720202B2 (en) Display device
US20230325028A1 (en) Electronic device
KR20230105715A (ko) 입력 장치 및 이를 포함하는 전자 장치
KR20220087659A (ko) 전자 장치 및 전자 장치 구동 방법
KR20240039635A (ko) 전자 장치