KR20230029481A - 반도체 제조 툴들에서 사용하기 위한 클록 가능한 (clockable) 기판 프로세싱 페데스탈 - Google Patents

반도체 제조 툴들에서 사용하기 위한 클록 가능한 (clockable) 기판 프로세싱 페데스탈 Download PDF

Info

Publication number
KR20230029481A
KR20230029481A KR1020217038283A KR20217038283A KR20230029481A KR 20230029481 A KR20230029481 A KR 20230029481A KR 1020217038283 A KR1020217038283 A KR 1020217038283A KR 20217038283 A KR20217038283 A KR 20217038283A KR 20230029481 A KR20230029481 A KR 20230029481A
Authority
KR
South Korea
Prior art keywords
pedestal
clockable
dowel
slot
dowels
Prior art date
Application number
KR1020217038283A
Other languages
English (en)
Other versions
KR102614741B1 (ko
Inventor
스카이 물렌옥스
치락 라구나쓰 쉬브다스
주니어 닉 레이 라인바거
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Priority to KR1020237043003A priority Critical patent/KR20230172044A/ko
Publication of KR20230029481A publication Critical patent/KR20230029481A/ko
Application granted granted Critical
Publication of KR102614741B1 publication Critical patent/KR102614741B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder

Abstract

프로세싱 스테이션에서 기판을 지지하도록 구성된 클록 가능한 페데스탈 (clockable pedestal) 은 베이스플레이트, 스템, 및 스템 주위에 배치된 복수의 도웰들 (dowels) 을 포함한다. 복수의 도웰들은 오정렬을 감소시키고 클록 가능한 페데스탈의 적절한 튜닝 범위를 촉진하기 (promote) 위해 프로세싱 스테이션의 제 1 표면의 지정된 수용 슬롯들 내에 삽입되도록 구성된다. 복수의 도웰들 중 적어도 하나는 다른 도웰들의 직경들보다 큰 직경을 갖는다. 보다 큰 직경의 도웰은 프로세싱 스테이션의 제 1 표면의 지정된 수용 슬롯들 중 단 하나에만 피팅하도록 (fit) 구성된다.

Description

반도체 제조 툴들에서 사용하기 위한 클록 가능한 (clockable) 기판 프로세싱 페데스탈
본 개시는 기판 프로세싱 시스템들에서 동작하도록 구성된 개선된 정렬 피처들 (features) 을 갖는 클록 가능한 페데스탈에 관한 것이다.
본 명세서에 제공된 배경기술의 기술은 일반적으로 본 개시의 맥락을 제시하기 위한 것이다. 본 배경기술 섹션에 기술된 범위까지, 현재 명명된 발명자들의 업적, 뿐만 아니라 출원시 종래 기술로서 달리 인정되지 않을 수도 있는 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로 또는 묵시적으로 인정되지 않는다.
기판 프로세싱 시스템들은 반도체 웨이퍼들과 같은 기판들 상의 막의 증착 및 에칭과 같은 처리들 (treatments) 을 수행하는 데 사용된다. 예를 들면, 증착이 CVD (Chemical Vapor Deposition), PECVD (Plasma Enhanced CVD), ALD (Atomic Layer Deposition), PEALD (Plasma Enhanced ALD), 및/또는 다른 증착 프로세스들을 사용하여 전도성 막, 유전체 막, 또는 다른 타입들의 막을 증착하도록 수행될 수도 있다. 증착 동안, 기판이 기판 지지부 (예를 들어, 페데스탈) 상에 배치되고 하나 이상의 전구체 가스들은 하나 이상의 프로세스 단계들 동안 가스 분배 디바이스 (예를 들어, 샤워헤드) 를 사용하여 프로세싱 챔버에 공급될 수도 있다. PECVD 또는 PEALD 프로세스에서, 플라즈마가 증착 동안 프로세싱 챔버 내의 화학적 반응들을 활성화하도록 사용된다.
종래의 페데스탈들의 올바른 설치는 시간 소모적이고 오류가 발생하기 쉬울 수 있다. 기판 프로세싱 시스템들의 페데스탈들이 기판 이송 로봇들과 같은 아주 인접한 다양한 운동 컴포넌트들과 상호작용하거나 인터페이싱하도록 구성된다. 페데스탈이 설치 동안 적절하게 정렬되지 않으면, 페데스탈은 동작 중인 운동하는 컴포넌트들과 콘택트할 수도 있고 진동하게 하거나 오염물질 파티클들 (particles) 을 생성하게 할 수도 있다. 운동하는 컴포넌트들이 페데스탈에 너무 가까이 있지 않는다는 것을 확실히 하기 위해 오퍼레이터가 복수 회 페데스탈을 조정하고 재클램핑 (re-clamp) 해야 하기 때문에 때때로 적절한 정렬을 달성하는 데 시간이 오래 걸린다. 따라서, 오정렬을 방지할 수 있고 오퍼레이터들로 하여금 알맞은 스테이션-특정 정렬을 빠르게 찾게 하도록 한정된 (confined) 위치 튜닝 (positional tuning) 을 제공할 수 있는 페데스탈 어셈블리들이 필요하다.
우선권 주장
본 출원은 2021년 8월 14일에 출원된, 인도 특허 출원 제 202111036892 호의 이익을 주장한다. 상기 참조된 출원의 전체 개시는 본 명세서에 참조로서 인용된다.
본 개시의 일부 실시 예들에 따른 기판 프로세싱 시스템의 프로세싱 스테이션에서 기판을 지지하도록 구성된 클록 가능한 페데스탈 (clockable pedestal) 은 베이스플레이트, 베이스플레이트로부터 하향 연장하는 스템, 및 클록 가능한 페데스탈로부터 하향 연장하는 스템 주위에 배치된 복수의 도웰들 (dowels) 을 포함한다. 일부 실시 예들에서, 복수의 도웰들은 적어도 2 개의 도웰들을 포함한다. 일부 실시 예들에서, 복수의 도웰들은 제 1 도웰, 제 2 도웰, 및 제 3 도웰과 같은 적어도 3 개의 도웰들을 포함한다. 일부 실시 예들에서, 복수의 도웰들은 스템 주위에 원주 방향으로 균일하게 이격된다. 도웰들 각각은 프로세싱 스테이션의 제 1 표면의 복수의 슬롯들의 각각의 슬롯 내에 삽입되도록 구성된다.
일부 실시 예들에서, 복수의 슬롯들은 제 1 슬롯, 제 2 슬롯, 및 제 3 슬롯을 포함하고, 제 1 슬롯의 폭은 제 2 슬롯 및 제 3 슬롯 각각의 폭들보다 크다. 일부 실시 예들에서 제 1 도웰의 직경은 제 2 도웰 및 제 3 도웰 각각의 직경들보다 크다. 일부 실시 예들에서, 제 1 도웰의 직경은 제 1 슬롯의 폭보다 작고, 제 2 슬롯 및 제 3 슬롯의 폭들보다 크다. 일부 실시 예들에서, 제 1 도웰의 직경은 제 1 슬롯의 폭의 70 내지 80 %이다.
일부 실시 예들에서, 클록 가능한 페데스탈은 베이스플레이트 아래의 스템 주위에 배치되는 하단 플레이트를 포함하고, 도웰들은 하단 플레이트로부터 하향 연장한다. 복수의 도웰들은 3 개의 도웰들을 포함한다. 제 2 도웰 및 제 3 도웰의 직경들은 동일하고, 제 2 슬롯 및 제 3 슬롯의 폭들은 동일하다. 일부 실시 예들에서, 제 1 도웰의 직경은 제 1 슬롯의 폭보다 적어도 대략 24 % 작고, 제 2 슬롯 및 제 3 슬롯의 폭들보다 적어도 5 % 크다.
일부 실시 예들에서, 제 2 도웰 및 제 3 도웰의 직경들은 각각 제 2 슬롯 및 제 3 슬롯의 폭들보다 대략 34 내지 35 % 작다. 일부 실시 예들에서, 제 1 슬롯 내의 제 1 도웰의 운동의 범위는 x 방향으로 적어도 +/- 0.76 mm이다. 일부 실시 예들에서, 프로세싱 스테이션 내에 설치될 때 클록 가능한 페데스탈의 운동의 범위는 x 방향과 x 방향과 수직인 y 방향 각각으로 적어도 +/- 0.76 mm이다. 일부 실시 예들에서, 프로세스 모듈은 복수의 프로세싱 스테이션들을 포함하고, 복수의 프로세싱 스테이션들의 각각의 스테이션들에 배치된 적어도 4 개의 클록 가능한 페데스탈들을 더 포함한다.
일부 실시 예들에서, 기판 프로세싱 시스템의 프로세스 모듈에서 기판을 지지하도록 구성된 클록 가능한 페데스탈 어셈블리는 클록 가능한 페데스탈을 포함한다. 클록 가능한 페데스탈의 베이스플레이트는 베이스플레이트의 방사상으로 외측 에지에 규정된 복수의 정렬 피처들 (features) 을 포함한다. 복수의 도웰들은 프로세스 모듈의 제 1 표면의 복수의 슬롯들과 정렬되고 이에 의해 수용되도록 구성된다. 복수의 도웰들 및 복수의 슬롯들은 클록 가능한 페데스탈 및 복수의 정렬 피처들의 클로킹 (clocking) 을 허용하도록 사이즈가 결정된다 (sized). 일부 실시 예들에서, 클록 가능한 페데스탈 어셈블리는 클록 가능한 페데스탈의 하단 플레이트와 프로세스 모듈의 제 1 표면 사이에 배치된 제 1 O-링 및 제 2 O-링을 포함하고, 복수의 도웰들은 제 1 O-링과 제 2 O-링 사이에 위치된다. 일부 실시 예들에서, 클록 가능한 페데스탈 어셈블리는 클록 가능한 페데스탈을 프로세스 모듈의 페데스탈 베이스에 클램핑하도록 (clamp) 구성된 클램프 어셈블리를 포함한다.
일부 실시 예들에서, 기판 프로세싱 시스템을 위한 프로세스 모듈은 4 개의 프로세싱 스테이션들을 포함한다. 프로세싱 스테이션들 각각은 클록 가능한 페데스탈 어셈블리, 페데스탈 베이스, 클록 가능한 페데스탈 어셈블리의 스템을 수용하기 위한 개구부, 및 개구부 주위에 배치된 3 개의 슬롯들을 포함한다. 일부 실시 예들에서, 슬롯 등 중 일 슬롯의 폭은 다른 슬롯들의 폭들보다 크다. 일부 실시 예들에서, 4 개의 클록 가능한 페데스탈들은 4 개의 프로세싱 스테이션들에 배치된다. 4 개의 클록 가능한 페데스탈들 각각이 배치될 때, 4 개의 클록 가능한 페데스탈들 각각은 개구부 내로 하향 연장하는 스템을 갖는다. 3 개의 도웰들은 클록 가능한 페데스탈로부터 하향 연장하고, 개구부 주위에 배치된 3 개의 슬롯들 내로 하향 연장한다.
본 개시의 추가 적용가능한 영역들은 상세한 기술, 청구범위들 및 도면들로부터 명백해질 것이다. 상세한 기술 및 특정 예들은 단지 예시를 위한 것이며 본 개시의 범위를 제한하도록 의도되지는 않는다.
본 개시는 상세한 기술과 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1은 본 개시에 따른 예시적인 기판 프로세싱 시스템의 기능적인 블록도이다.
도 2a 및 도 2b는 본 개시에 따른 예시적인 프로세스 모듈의 평면도를 도시한다.
도 2c는 본 개시에 따른 예시적인 페데스탈의 등각도이다.
도 3a 및 도 3b는 본 개시에 따른 예시적인 페데스탈을 클로킹 (clocking) 하기 위한 예시적인 도웰들 (dowels) 과 슬롯들을 도시한다.
도 3c는 본 개시에 따른 페데스탈의 운동의 예시적인 범위를 예시한다.
도 4a는 본 개시에 따른 예시적인 프로세스 모듈과 이송 플레이트의 또 다른 평면도를 도시한다.
도 4b는 본 개시에 따른 예시적인 페데스탈 어셈블리의 측단면도를 도시한다.
도면들에서, 참조 번호들은 유사한 그리고/또는 동일한 엘리먼트들을 식별하기 위해 재사용될 수도 있다.
기판 프로세싱 시스템을 위한 프로세싱 챔버 (또는 프로세싱 모듈) 는 하나 이상의 프로세싱 스테이션들을 포함한다. 예를 들면, 프로세싱 챔버는 4 개의 프로세싱 스테이션들을 포함하는 쿼드 스테이션 모듈 (Quad Station Module; QSM) 로서 구성될 수도 있다. 프로세싱 스테이션 각각은 내부에 설치된 클록 가능한 페데스탈 (clockable pedestal) 을 가질 수도 있다. 클록 가능한 페데스탈 각각은 베이스플레이트 및 기판 지지부 표면 (예를 들어, 프로세싱 동안 기판을 지지하도록 구성된 세라믹/금속 층 또는 다른 평면 표면) 을 지지하는 스템을 포함할 수도 있다.
클록 가능한 페데스탈 각각은 정렬을 용이하게 하고 프로세싱 스테이션에 대해 클록 가능한 페데스탈의 운동을 한정하기 (confine) 위해 하나 이상의 클로킹 (예를 들어, 정렬) 피처들 (clocking features) 을 포함할 수도 있다. 정확한 클로킹은 페데스탈 각각의 중심이 멀티-스테이션 프로세스 모듈의 중심으로부터 동일한 방사상 거리에 있다는 것을 보장한다. 예를 들면, 스핀들 및 로봇 암 어셈블리는 기판들을 각각의 페데스탈들로 그리고 각각의 페데스탈들로부터 이송하기 위해 프로세스 모듈의 중심과 정렬된 축을 중심으로 회전하도록 구성될 수도 있다. 따라서, 클록 가능한 페데스탈들은 클록 가능한 페데스탈들 상의 기판들의 정확한 배치를 용이하게 하기 위해 스핀들의 회전 위치들과 정렬되도록 클로킹될 (clocked) 수도 있다. 예를 들면, QSM에서, 클록 가능한 페데스탈 각각은 인접한 페데스탈들로부터 90도 회전한다.
예를 들면, 프로세싱 스테이션은 클록 가능한 페데스탈의 스템을 수용하도록 구성된 페데스탈 베이스 또는 소켓/개구부를 포함할 수도 있다. 클로킹 피처들 (예를 들어, 클록 가능한 페데스탈의 표면 (예를 들어, 하부 표면) 으로부터 하향 연장하는 도웰들 (dowels) 또는 핀들) 이 페데스탈 베이스 (예를 들어, 도웰들을 수용하도록 구성된 슬롯들) 의 상호 보완적인 피처들과 인터페이싱하도록 구성된다.
도웰들 및 슬롯들은 클록 가능한 페데스탈이 프로세싱 스테이션과 정확하게 정렬되고 도웰들이 부정확한 슬롯 내로 의도치 않게 삽입되지 않는다는 것을 보장하는 사이즈로 결정된다. 즉, 클록 가능한 페데스탈의 도웰들은 클록 가능한 페데스탈이 일 회전 위치에만 설치될 수 있다는 것을 보장하도록 구성된다. 예를 들면, 도웰들은 도웰들 중 하나 이상이 슬롯들 중 특정 슬롯 내로만 삽입될 수 있도록 상이한 직경들을 가질 수도 있다. 일부 실시 예들에서, 도웰들 및 슬롯들은 정확한 정렬 및 클로킹하는 것을 보장하도록 선택된 제작 허용 오차들 (tolerances) 에 따라 추가로 사이즈가 결정된다. 예를 들면, 제작 허용 오차들은 어떠한 도웰들도 부정확한 슬롯 내로 삽입되는 것을 방지하도록 제한된다. 그러나, 제작 허용 오차들을 제한하는 것은 페데스탈이 튜닝될 (또는 클로킹될) 수 있는 범위를 제한한다. 페데스탈이 최적의 위치로 튜닝되지 않으면 (예를 들어, 최적의 위치가 제작 허용 오차들에 의해 설정된 범위를 벗어나면), 페데스탈은 페데스탈과 프로세스 모듈의 다른 구조체들 사이의 콘택트로 인해 유발되는 바람직하지 않은 진동 및 파티클 (particle) 생성을 유발할 수도 있다.
본 개시에 따른 클록 가능한 페데스탈들 및 페데스탈 클로킹 방법들은 오정렬 및 부정확한 클로킹을 방지하면서 페데스탈 위치의 보다 넓은 범위의 조정을 허용하도록 구성된다. 예를 들면, 본 개시에 따른 도웰들 중 하나 이상이 부정확한 슬롯 내에 도웰들의 삽입을 방지하면서 운동의 클로킹 범위를 최대화하도록 사이즈가 결정된다. 본 명세서에 사용된 바와 같이, “클로킹”은 페데스탈 베이스에 대한 클록 가능한 페데스탈의 (예를 들어, x, y 그리고 회전 방향들에서) 위치의 제어된/한정된 튜닝을 참조한다. 일부 실시 예들에서, 클록 가능한 페데스탈은 알루미늄, 알루미늄 합금들 (예를 들어, 알루미늄 합금 3003, 합금 6061, 또는 합금 5052), 등과 같은 금속 또는 금속 합금으로 구성된다. 일부 실시 예들에서, 클록 가능한 페데스탈은 세라믹과 같은 다른 재료들로 만들어진다.
도 1을 참조하면, 본 개시의 원리들에 따른 기판 프로세싱 시스템 (100) 의 예가 도시된다. 전술한 예는 PECVD 시스템들에 관한 것이지만, 다른 플라즈마 기반 기판 프로세싱 챔버들이 사용될 수도 있다. 기판 프로세싱 시스템 (100) 은 기판 프로세싱 시스템 (100) 의 다른 컴포넌트들을 둘러싸는 프로세싱 챔버 (104) 를 포함한다. 기판 프로세싱 시스템 (100) 은 제 1 전극 (예를 들어, 상부 전극) (108) 및 제 2 전극 (예를 들어, 하부 전극) (116) 을 포함하는 페데스탈 (112) 과 같은 기판 지지부를 포함한다. 기판 (미도시) 이 프로세싱 동안 제 1 전극 (108) 과 제2 전극 (116) 사이의 클록 가능한 페데스탈 (112) 상에 배치된다. 본 개시에 따른 클록 가능한 페데스탈 (112) 은 하기에 보다 상세하게 기술되는 바와 같이 프로세싱 챔버 (104) 내에서 클록 가능한 페데스탈 (112) 을 정렬하도록 구성된 피처들을 포함한다. 단일 프로세싱 챔버 (104) 및 페데스탈 (112) 과 관련하여 하기에 기술되지만, 본 개시의 원리들은 QSM (Quad Station Module) 과 같은, 복수 프로세싱 스테이션들 및 페데스탈들을 포함하는 복수의 프로세싱 챔버들을 포함하는 시스템들에서 구현될 수도 있다.
예를 들면, 제 1 전극 (108) 은 프로세스 가스들을 도입하고 분배하는 샤워헤드 (124) 를 포함할 수도 있다. 일부 예들에서, 샤워헤드 (124) 는 능동적 온도 제어를 위해 구성되지 않을 수도 있다. 예를 들면, 샤워헤드 (124) 는 능동적으로 가열 및/또는 냉각되도록 (예를 들어, 저항성 히터들을 사용하여, 냉각제 채널들을 통해 흐르는 냉각제, 등) 구성되지 않는다. 즉, 샤워헤드 (124) 는 능동적 히팅 컴포넌트들 (예를 들어, 임베딩된 (embedded) 저항성 히터들) 을 포함하지 않고 그리고/또는 능동적 냉각 컴포넌트들 (예를 들어, 샤워헤드 (124) 전반에 냉각수를 흘리도록 구성된 채널들) 을 포함하지 않는다. 제 2 전극 (116) 은 비전도성 페데스탈 내에 임베딩된 전도성 전극에 대응할 수도 있다. 대안적으로, 클록 가능한 페데스탈 (112) 은 제 2 전극 (116) 으로서 기능을 하는 전도성 플레이트를 포함하는 정전 척을 포함할 수도 있다.
RF (Radio Frequency) 생성 시스템 (126) 은 플라즈마가 사용될 때 RF 전압을 생성하고 제 1 전극 (108) 및/또는 제 2 전극 (116) 에 출력한다 (output). 일부 예들에서, 제 1 전극 (108) 및 제 2 전극 (116) 중 하나는 DC 접지, AC 접지, 또는 플로팅 전위 (floating potential) 일 수도 있다. 예를 들면, RF 생성 시스템 (126) 은 RF 전압들을 생성하는 RF 생성기 (128) 와 같은 하나 이상의 RF 전압 생성기들 (128) (예를 들어, 용량 결합 플라즈마 RF 전력 생성기, 바이어스 RF 전력 생성기, 및/또는 다른 RF 전력 생성기) 을 포함할 수도 있다. RF 전압들은 하나 이상의 매칭 및 분배 네트워크들 (130) 에 의해 제 2 전극 (116) 및/또는 제 1 전극 (108) 에 피딩된다 (feed). 예를 들면, 도시된 바와 같이, RF 생성기 (128) 는 RF 및/또는 바이어스 전압을 제 2 전극 (116) 에 제공한다. 제 2 전극 (116) 은 전력 소스 (132) 와 같은, 다른 전력 소스들로부터 대안적으로 또는 부가적으로 전력을 수신할 수도 있다. 다른 예들에서, RF 전압이 제 1 전극 (108) 에 공급될 수도 있거나 제 1 전극 (108) 은 접지 기준에 연결될 수도 있다.
예시적인 가스 전달 시스템 (140) 은 하나 이상의 가스 소스들 (144-1, 144-2, …, 및 144-N) (집합적으로 가스 소스들 (144)) 을 포함하고, N은 0 보다 큰 정수이다. 가스 소스들 (144) 은 하나 이상의 가스들 (예를 들어, 전구체들, 불활성 가스들, 등) 및 이들의 혼합물들을 공급한다. 기화된 전구체가 또한 사용될 수도 있다. 가스 소스들 (144) 중 적어도 하나는 본 개시의 전처리 프로세스에 사용되는 가스들 (예를 들어, NH3, N2, 등) 을 포함할 수도 있다. 가스 소스들 (144) 이 밸브들 (148-1, 148-2, …, 및 148-N) (집합적으로 밸브들 (148)) 및 질량 유량 제어기들 (mass flow controllers) (152-1, 152-2, …, 및 152-N) (집합적으로 질량 유량 제어기들 (152)) 에 의해 매니폴드 (154) 에 연결된다. 매니폴드 (154) 의 출력은 프로세싱 챔버 (104) 에 피딩된다. 예를 들면, 매니폴드 (154) 의 출력은 샤워헤드 (124) 에 피딩된다.
일부 예들에서, 선택가능한 (optional) 오존 생성기 (156) 가 질량 유량 제어기들 (152) 과 매니폴드 (154) 사이에 제공될 수도 있다. 일부 예들에서, 기판 프로세싱 시스템 (100) 은 액체 전구체 전달 시스템 (158) 을 포함할 수도 있다. 액체 전구체 전달 시스템 (158) 이 도시된 바와 같이 가스 전달 시스템 (140) 내에 통합될 수도 있거나 가스 전달 시스템 (140) 외부에 있을 수도 있다. 액체 전구체 전달 시스템 (158) 이 버블러 (bubbler), 직접 액체 주입, 증기 인출 (draw), 등을 통해 실온에서 액체 및/또는 고체인 전구체들을 제공하도록 구성된다.
히터 (160) 가 클록 가능한 페데스탈 (112) 을 가열하도록 클록 가능한 페데스탈 (112) 에 배치된 히터 코일 (162) 에 연결될 수도 있다. 히터 (160) 가 클록 가능한 페데스탈 (112) 및 기판의 온도를 제어하도록 사용될 수도 있다.
밸브 (164) 및 펌프 (168) 가 프로세싱 챔버 (104) 로부터 반응물질들을 배출하도록 사용될 수도 있다. 제어기 (172) 가 기판 프로세싱 시스템 (100) 의 다양한 컴포넌트들을 제어하도록 사용될 수도 있다. 예를 들면, 제어기 (172) 는 프로세스, 캐리어, 및 전구체 가스들의 플로우, 플라즈마 스트라이킹 (striking) 및 소화, 반응물질들의 제거, 챔버 파라미터들의 모니터링, 등을 제어하도록 사용될 수도 있다. 제어기 (172) 는 기판 프로세싱 시스템 (100) 전반에 배치된 하나 이상의 센서들 (174) 을 통해 프로세싱 챔버 (104) 내의 조건들 등인 프로세스 파라미터들을 나타내는 측정 신호들을 수신할 수도 있다.
도 2a, 도 2b 및 도 2c를 참조하면, 예시적인 프로세스 모듈 (예를 들어, QSM) (200) 은 4 개의 프로세싱 스테이션들 (204-1, 204-2, 204-3, 및 204-4) (집합적으로 프로세싱 스테이션들 (204) 로 참조됨) 을 포함한다. 도 2a에 도시된 바와 같이, 프로세싱 스테이션들 (204) 각각은 각각의 페데스탈 베이스 (208) 를 포함한다. 일부 실시 예들에서, 페데스탈 베이스 (208) 는 프로세스 모듈 (200) 의 제 1 지지부 표면 (예를 들어, 상부 지지부 표면) (212) 내에 규정된 리세스 또는 소켓 내에 있다. 페데스탈 베이스 (208) 가 도 2b에 도시된 바와 같이 각각의 클록 가능한 페데스탈 (216) 을 수용하고 지지하도록 구성된다. 예를 들면, 페데스탈 베이스 (208) 는 도 2c에 도시된 바와 같이 클록 가능한 페데스탈 (216) 로부터 하향 연장하는 스템 (224) 을 수용하도록 배치된 개구부 (220) 를 포함한다.
도 2c를 참조하면, 일부 실시 예들에서, 클록 가능한 페데스탈 (216) 은 복수의 (예를 들어, 3 개) 클로킹 피처들 (예를 들어, 도웰들, 핀들, 또는 포스트들) (228-1, 228-2, 및 228-3) (집합적으로 도웰들 (228) 로 참조됨) 을 포함한다. 예를 들면, 도웰들 (228) 은 클록 가능한 페데스탈 (216) 의 스템 (224) 주위에 배치된 하단 플레이트 또는 디스크 (232) 로부터 하향 연장한다. 다른 예들에서, 도웰들 (228) 은 베이스플레이트 (234) 의 표면 (예를 들어, 하단 표면) 으로부터 하향 연장한다. 예를 들면, 도웰들 (228) 각각은 대략 0.50 인치 (예를 들어, 0.475 인치와 0.525 인치 또는 12.065 mm 와 13.335 mm 사이) 의 길이를 갖는다. 일부 실시 예들에서, 도웰들 (228) 이 스템 (224) 주위에 원주 방향으로 균일하게 (예를 들어, 대략 120 도 간격으로) 이격될 수도 있다. 일부 실시 예들에서, 도웰들 (228) 은 균일하게 이격되지 않는다. 일부 실시 예들에서, 모든 도웰들 (228) 은 스템으로부터 등거리에 있다. 일부 실시 예들에서, 도웰들 (228) 중 하나 이상은 도웰들 (228) 중 다른 도웰들 (228) 에 대해 스템 (224) 으로부터 상이한 거리로 이격될 수도 있다.
도웰들 (228) 은 도웰들 (228) 의 각각의 도웰들을 수용하도록 구성된 슬롯들 (236-1, 236-2, 및 236-3) (집합적으로 슬롯들 (236) 로 참조됨) 과 같은, 페데스탈 베이스 (208) 상의 상호 보완적인 클로킹 피처들과 정렬된다. 도웰들 (228) 및 슬롯들 (236) 은 클록 가능한 페데스탈 (216) 이 페데스탈 베이스 (208) 및, 이에 대응하여, 프로세싱 스테이션 (204) 과 정확하게 정렬되는 것을 보장하도록 사이즈가 결정된다. 즉, 도웰들 (228) 은 클록 가능한 페데스탈 (216) 이 페데스탈 베이스 (208) 에 대해 일 회전 위치 또는 배향으로만 설치되는 것을 보장하도록 한다. 예를 들면, 도웰 (228-1) 은 도웰 (228-1) 이 슬롯 (236-1) 내로만 삽입될 수 있도록 도웰들 (228-2 및 228-3) 에 대한 상이한 직경/형상/사이즈/인게이징 (engaging) 메커니즘을 가질 수도 있다.
일부 실시 예들에서, 도웰 (228-1) 은 도웰들 (228-2 및 228-3) 보다 크고 슬롯들 (236-2 및 236-3) 중 어느 하나에 피팅 (fit) 하기에는 너무 크다. 따라서, 제작 허용 오차들은 도웰 (228-1) 이 슬롯들 (236-2 및 236-3) 내로 삽입되도록 충분히 작아지는 것을 방지하도록 제한될 수도 있다. “제작 허용오차들”은 특정 컴포넌트의 특정 디멘션이 가변하도록 허용되는 양을 지칭한다. 즉, 제작 허용오차들이 너무 크면, 도웰 (228-1) 은 슬롯들 (236-2 및 236-3) 중 하나의 슬롯에 피팅하도록 의도치 않게 충분히 작을 수 있다. 그러나, 제작 허용오차들을 제한하는 것은 또한 페데스탈 베이스 (208) 에 대한 클록 가능한 페데스탈 (216) 의 수평 및 회전 운동의 범위를 제한할 수도 있다. 예를 들면, 도웰들 (228-1) 의 제작 허용오차의 하한이 너무 크면 (예를 들어, 슬롯들 (236-2 및 236-3) 의 폭을 훨씬 넘는 경우), 도웰 (228-1) 은 제작 허용오차의 하한이 슬롯들 (236-2 및 236-3) 의 폭보다 약간만 보다 크도록 설정되는 경우와 비교하여 슬롯 (236-1) 내에서 보다 작은 운동의 범위를 가질 것이다. 즉, 슬롯 (236-1) 에 대한 도웰 (228-1) 의 직경이 클수록, 도웰 (228-1) 의 운동의 범위가 보다 작아지고, 따라서 클록 가능한 페데스탈 (216) 의 운동의 범위가 보다 작아진다. 수평/회전 운동의 범위가 너무 제한적이면, 클록 가능한 페데스탈 (216) 은 최적의 스테이션-특정 위치에 도달할 수도 없거나 열 팽창 이슈들에 직면할 수도 있다. 이와 대조적으로, 수평/회전 운동의 범위가 너무 크면, 최적의 스테이션-특정 위치를 찾는 데에 시간이 오래 걸릴 수도 있다. 따라서, 도웰들의 상대적인 사이즈들과 제작 허용오차들은 최적의 페데스탈 클로킹을 달성하는데 중요하다. 또한, 제작 허용오차들의 범위가 고온 프로세싱 동안 도웰들 (228) 의 열 팽창을 처리하도록 선택될 수도 있다. 이러한 이유로, 일부 실시 예들에서, 도웰들 (228) 각각은 각각의 슬롯 (236) 의 폭의 95 %, 96 %, 97 %, 98 %, 또는 99 % 이내가 되도록 사이즈가 결정되지 않는다. 일부 실시 예들에서, 도웰 (228) 각각은 각각의 슬롯 (236) 의 폭의 90 내지 100 % 이내가 되도록 사이즈가 결정되지 않는다.
본 개시의 일부 실시 예들에서 도웰들 (228) 및 슬롯들 (236) 은 오정렬을 방지하면서 클록 가능한 페데스탈 (216) 의 보다 큰 운동의 범위를 허용하도록 사이즈가 결정된다. 예를 들면, 도웰 (228-1) 은 하기에 보다 상세히 기술된 바와 같이 오정렬 (예를 들어, 도웰 (228-1) 의 슬롯들 (236-2 및 236-3) 중 어느 하나에 삽입) 을 방지하면서 운동의 클로킹 범위 (예를 들어, x, y, 및 회전 방향들의 운동) 를 최대화하도록 사이즈가 결정된다.
도 3a 및 도 3b를 참조하면, 예시적인 도웰들 (300 및 304) 및 이에 대응하는 슬롯들 (308 및 312) 이 도시된다. 일부 실시 예들에서, 도웰 (300) 및 슬롯 (308) 은 도 2c에 도시된 도웰 (228-1) 및 슬롯 (236-1) 에 대응할 수도 있다. 일부 실시 예들에서, 도웰 (304) 및 슬롯 (312) 은 도 2c에서 도웰 (228-3) 및 슬롯 (236-3) 에 대응할 수도 있다. 도웰 (300) 은 슬롯 (308) 내에 삽입되지만 슬롯 (312) 에는 삽입되지 않도록 사이즈가 결정된다. 즉, 도웰 (300) 의 직경은 슬롯 (308) 의 폭보다 작지만 슬롯 (312) 의 폭보다는 크도록 도웰 (300) 의 직경이 선택된다. 일부 실시 예들에서, 도웰 (300) 의 직경은 클록 가능한 페데스탈 (216) 의 최대 클로킹 범위를 증가시키기 위해 슬롯 내에서의 보다 큰 운동의 범위를 허용하도록 슬롯 (308) (슬롯 (312) 의 폭보다 여전히 크지만) 의 폭에 비례하여 더 감소된다.
예를 들면, 도 3a에 도시된 바와 같이, 도웰 (300) 의 직경 (d1) 은 대략 0.200 인치 (5.08 mm) (예를 들어, +/- 5 % 이내) 이고 슬롯 (308) 의 폭 (w1) 는 0.265 인치 (6.731 mm) 이다. 즉, 도웰 (300) 의 직경 (d1) 은 슬롯 (308) 의 폭 (w1) 보다 작은 대략 0.065 인치 (1.651 mm) (예를 들어, +/- 5 % 이내) 이다. 따라서, 슬롯 (308) 내에서 x 방향으로 센터링될 (centered) 때, 도웰 (300) 은 x 방향에서 대략 +/- 0.0325 인치 (0.8255 mm) (예를 들어, Δx) 의 운동의 범위가 허용된다. 반대로, 도웰 (300) 의 직경 (d1) 은 슬롯 (308) 의 길이보다 적어도 0.1 인치 (2.54 mm) 작다. 따라서, 슬롯 (308) 내에서 y 방향으로 센터링될 때, 도웰 (300) 은 y 방향에서 적어도 +/- 0.050 인치 (1.27 mm) (예를 들어, Δy) 의 운동의 범위가 허용된다.
도 3b에 도시된 바와 같이, 도웰 (304) 의 직경 (d2) 은 대략 0.125 인치 (3.175 mm) (예를들어, +/- 5% 이내) 이고 슬롯 (312) 의 폭 (w2) 은 0.190 인치 (4.826 mm) 이다. 즉, 도웰 (304) 의 직경 (d2) 은 슬롯 (312) 의 폭 (w2) 보다 대략 0.065 인치 (1.651 mm) (예를 들어, +/- 5 % 이내) 작다 (또는 34 내지 35 % 작다). 이와 같이, 이 예에서, 도웰 (304) 의 직경 (d2) 과 슬롯 (312) 의 폭 (w2) 사이의 차는 도웰 (300) 의 직경 (d1) 과 슬롯 (308) 의 폭 (w1) 사이의 차와 같다. 따라서, 슬롯 (312) 내에서 x 방향으로 센터링될 때, 도웰 (304) 은 x 방향에서 대략 +/- 0.0325 인치 (0.8128 mm) (예를 들어, Δx) 의 운동의 범위가 허용된다. 반대로, 도웰 (304) 의 직경 (d2) 은 슬롯 (312) 의 길이보다 적어도 0.1 인치 (2.54 mm) 작다. 따라서, 슬롯 (312) 내에서 y 방향으로 센터링될 때, 도웰 (304) 은 y 방향에서 적어도 +/- 0.050 인치 (1.27 mm) (예를 들어, Δy) 의 운동의 범위가 허용된다. 일부 실시 예들에서, 도웰 (304) 의 직경 (d2) 은 슬롯 (312) 의 폭 (w2) 보다 20 % 내지 40 % 작을 수도 있다 (예를 들어, 20 %, 25 %, 30 %, 35 %, 또는 40 % 작다).
도웰들 (300 및 304) 의 직경들 (d1 및 d2) 과 슬롯들 (308 및 312) 의 폭들 (w1 및 w2) 은 예시로 제공된다. 그러나, 슬롯들 (308 및 312) 의 폭들 (w1 및 w2) 에 대한 도웰들 (300 및 304) 의 직경들 (d1 및 d2) 은 각각 x 방향 및 y 방향에서 도웰들 (300 및 304) 의 운동의 목표된 최소 범위 (그리고, 따라서, 클록 가능한 페데스탈 (216) 의 운동의 범위) 를 달성하도록 선택된다. 예를 들면, 도웰 (300) 의 직경 (d1) 은 슬롯 (308) 의 폭 (w1) 보다 적어도 0.050 인치 (1.27 mm) 작을 수도 있지만 (또는 24 내지 25 % 작다) 슬롯 (312) 의 폭 (w2) 보다 적어도 0.008 인치 (0.2032 mm) 클 수도 있다 (또는 5 내지 6 % 크다). 또 다른 예에서, 도웰 (300) 의 직경 (d1) 은 슬롯 (308) 의 폭의 대략 75 % (예를 들어, 70 내지 80 %) 이다. 다른 실시 예들에서, 도웰 (300) 의 직경 (d1) 은 슬롯 (308) 의 폭의 대략 60 % 내지 90 % (예를 들어, 60 %, 63 %, 65 %, 67 %, 70 %, 73 %, 75 %, 77 %, 80 %, 82 %, 85 %, 87 %, 또는 89 %) 이다.
이제 도 3c 및 도 2c, 도 3a, 및 도 3b를 계속 참조하면, 페데스탈 베이스 (208) 에 대한 x 및 y 방향에서의 클록 가능한 페데스탈 (216) 의 운동 (320) 의 예시적인 범위가 예시된다. 예를 들면, 운동 (320) 의 범위가 클록 가능한 페데스탈 (216) 의 중심점 (324) (예를 들어, 클록 가능한 페데스탈 (216) 이 페데스탈 베이스 (208) 에 설치될 때 클록 가능한 페데스탈 (216) 의 중심) 에 대해 기술된다. 예를 들면, 운동 (320) 의 범위는 x 방향에서의 0.063 인치 (1.6002 mm) 의 운동 (320) 의 총 범위에 대해 x 방향에서의 +/- 0.0315 인치 (0.8001 mm) (예를 들어, Δx)이다. 반대로, 운동 (320) 의 범위는 y 방향에서 0.075인치 (1.905 mm) 의 운동 (320) 의 총 범위에 대해 y 방향에서 +/- 0.0375 인치 (0.9525 mm) (예를 들어, Δy) 이다.
클록 가능한 페데스탈의 운동 (320) 의 특정 범위가 예시로 제공된다. 그러나, 슬롯들 (308 및 312) 의 폭들 (w1 및 w2) 에 대한 도웰들 (300 및 304) 의 직경들 (d1 및 d2) 이 각각 상기 기술된 바와 같이 x 및 y 방향에서의 클록 가능한 페데스탈 (216) 의 운동 (320) 의 목표된 최소 범위를 달성하도록 선택된다. 예를 들면, 슬롯들 (308 및 312) 의 폭들 (w1 및 w2) 에 대한 도웰들 (300 및 304) 의 직경들 (d1 및 d2) 이 클록 가능한 페데스탈 (216) 의 운동 (320) 의 범위가 x 방향 및 y 방향 각각에서 적어도 +/- 0.030 인치 (예를 들어, 0.76 mm) 가 되도록 선택된다.
예시된 바와 같이 운동 (320) 의 범위는 통상적으로 (예를 들어, 서로 및 클록 가능한 페데스탈 (216) 에 대한 슬롯들 (236) 의 특정 배향들 및 x 방향 및 y 방향에서의 관련 제약들로 인해) 육각형 형상을 갖지만, 운동 (320) 범위는 다른 실시 예들에서 다른 형상들을 가질 수도 있다.
이제 도 4a 및 도 4b를 참조하면, 본 개시의 일부 실시 예들에 따른 복수의 클록 가능한 페데스탈 어셈블리들 (404) 을 포함하는 예시적인 프로세스 모듈 (400) 이 도시된다. 도 4a는 프로세스 모듈 (400) 의 평면 (예를 들어, 탑-다운) 도이다. 도 4b는 클록 가능한 페데스탈 어셈블리들 (404) 중 일 어셈블리의 예시의 측단면도이다. 도 4a의 프로세스 모듈 (400) 상에 배치된 이송 플레이트 (408) 가 도시된다. 예를 들면, 이송 플레이트 (408) 는 클록 가능한 페데스탈 어셈블리들 (404) 의 각각의 어셈블리로 그리고 클록 가능한 페데스탈 어셈블리들 (404) 의 각각의 어셈블리로부터 캐리어 링들 (416) 을 홀딩하고 (hold) 이송하도록 배치된 복수의 이송 암들 (412) 을 포함한다. 캐리어 링들 (416) 은 각각의 기판을 홀딩하도록 구성되고 이송 플레이트 (408) 는 캐리어 링들 (416) 을 클록 가능한 페데스탈 어셈블리들 (404) 로 그리고 클록 가능한 페데스탈 어셈블리들 (404) 로부터 기판들의 이송을 위해 클록 가능한 페데스탈 어셈블리들 (404) 과 정렬한다.
클록 가능한 페데스탈 어셈블리들 (404) 각각은 도 2a 내지 도 2c에 상기 기술된 바와 같이 배치된 각각의 클록 가능한 페데스탈 (420) 을 포함한다. 클록 가능한 페데스탈들 (420) 각각은 복수의 정렬 피처들 (424) 을 포함하며, 이는 제 1 세트의 정렬 피처들 (424-1) 및 제 2 세트의 정렬 피처들 (424-2) 을 포함할 수도 있다. 예를 들면, 제 1 세트의 정렬 피처들 (424-1) 은 이송 플레이트 (408) 로 클록 가능한 페데스탈 어셈블리들 (404) 의 정렬을 용이하게 하도록 배치된다. 반대로, 제 2 세트의 정렬 피처들 (424-2) 은 캐리어 링들 (416) 로 클록 가능한 페데스탈 어셈블리들 (404) 의 정렬을 용이하게 하도록 배치된다. 예를 들면, 정렬 피처들 (424) 은 클록 가능한 페데스탈 (420) (예를 들어, 클록 가능한 페데스탈 (420) 또는 베이스플레이트의 상부 지지부 표면) 의 방사상으로 외측 에지 또는 둘레에 규정된 노치들 또는 리세스들을 포함한다. 도시된 바와 같이, 클록 가능한 페데스탈 (420) 은 방사상으로 외측 에지 주위에 균일하게 또는 불균일하게 이격된 (도시된 바와 같이) 3 개의 정렬 피처들 (424-1 및 424-2) 각각을 포함한다. 일부 실시 예들에서, 클록 가능한 페데스탈 (420) 은 3 개 보다 적거나 보다 많은 정렬 피처들 (424-1 및 424-2) 각각, 같거나 상이한 수의 정렬 피처들 (424-1 및 424-2), 등을 포함할 수도 있다.
정렬 피처들 (424-1) 은 캐리어 링들 (416) 의 표면으로부터 연장하는 각각의 상호 보완적인 정렬 피처들 (예를 들어, 핀들) (428-1) 과 정렬되도록 배치된다. 반대로, 정렬 피처들 (424-2) 은 이송 암들 (412) 로부터 방사상으로 내향으로 연장하는 각각의 상호 보완적인 정렬 피처들 (예를 들어, 핀들) (428-2) 과 정렬되도록 배치된다.
도 4b에 도시된 바와 같이, 도웰들 (432) 은 클록 가능한 페데스탈 (420) 의 스템 (440) 주위에 배치된 하단 플레이트 (436) 로부터 하향 연장한다. 도웰들 (432) 이 페데스탈 베이스 (448) 의 표면에 규정된 슬롯들 (444) 과 정렬된다. 도 2a 내지 도 2c 및 도 3a 내지 도 3c에 상기 기술된 바와 같이, 도웰들 (432) 은 부정확한 슬롯 내에 도웰들 (432) 의 삽입을 방지하면서 클록 가능한 페데스탈 (420) 의 운동의 클로킹 범위를 최대화하도록 사이즈가 결정된다. 클로킹 범위는 프로세스 모듈 (400) 에 대해 그리고, 이에 대응하여, 이송 플레이트 (408), 이송 암들 (412), 및 캐리어 링들 (416) 에 대해 클록 가능한 페데스탈 (420) 의 추가적인 정렬을 용이하게 한다. 보다 구체적으로, 클록 가능한 페데스탈 (420) 의 클로킹 범위는 각각 이송 플레이트 (408) 및 캐리어 링들 (416) 의 정렬 피처들 (428-1 및 428-2) 과 클록 가능한 페데스탈 (420) 상의 정렬 피처들 (424) 의 정렬을 용이하게 한다.
예를 들면, 이송 플레이트 (408) 가 이송 암들 (412) 사이에 규정된 개구부들 (예를 들어, 통상적으로 원형 공간) (452) 이 클록 가능한 페데스탈 (420) 과 정렬 (예를 들어, 클록 가능한 페데스탈 (420) 에 대해 센터링 또는 동심 (concentric)) 되도록 프로세스 모듈 (400) 과 정렬된다. 따라서, 이송 플레이트 (408) 상에 지지된 캐리어 링 (416) 이 클록 가능한 페데스탈 (420) 에 대응하여 정렬된다. 이송 플레이트 (408), 캐리어 링들 (416), 및 클록 가능한 페데스탈 어셈블리들 (404) 이 프로세스 모듈 (400) 과 그리고 서로 완벽하게 정렬될 때, 정렬 피처들 (428-1 및 428-2) 중 어느 것도 이송 동작들 동안 클록 가능한 페데스탈 (420) 의 정렬 피처들 (424) 의 측벽들 중 어느 하나에도 콘택트하지 않는다.
반대로, 이송 플레이트 (408), 캐리어 링들 (416), 및 클록 가능한 페데스탈 어셈블리들 (404) 중 어느 하나가 (예를 들어, 제작 허용오차들, 클록 가능한 페데스탈 (420) 의 제한된 클로킹 범위, 등으로 인해) 완벽하게 정렬되지 않을 때, 정렬 피처들 (428-1 및 428-2) 중 하나 이상은 이송 동작들 동안 정렬 피처들 (424) 중 각각의 피처들의 측벽들과 콘택트할 수도 있다. 정렬 피처들 (428-1 및 428-2) 과 정렬 피처들 (424) 사이 (또는 이송 플레이트 (408), 캐리어 링들 (416), 및 클록 가능한 페데스탈 어셈블리들 (404) 의 다른 표면들 사이) 의 콘택트는 다양한 구조체들의 진동을 유발할 수 있고 파티클들 (particles)/오염물질들을 생성할 수도 있다. 상기 도시된 바와 같이 본 개시의 원리들에 따른 클록 가능한 페데스탈들 (420) 의 클로킹 범위는 정렬 피처들 (428-1 및 428-2) 과 정렬 피처들 (424) 사이의 목표된 정렬을 달성하기 위해 프로세스 모듈 (400) 에 대한 클록 가능한 페데스탈들 (420) 의 위치들의 부가적인 미세 튜닝을 허용한다. 즉, 클록 가능한 페데스탈들 (420) 이 페데스탈 베이스 (448) 에 설치되면, 도웰들 (432) 및 슬롯들 (444) 의 상대적인 사이즈들은 정렬을 미세-튜닝하도록 클록 가능한 페데스탈들 (420) 의 부가적인 운동을 허용한다.
도 4b에 도시된 바와 같이, 클록 가능한 페데스탈 (420) 이 설치될 때, 도웰들 (432) 은 슬롯들 (444) 의 하단 표면 (456) 과 콘택트하지 않는다. 따라서, 슬롯들 (444) 내의 도웰들 (432) 의 측방향 운동이 클록 가능한 페데스탈 (420) 의 정렬의 미세 튜닝 동안 방해받지 않고 도웰들 (432) 과 슬롯들 (444) 사이의 콘택트에 의해 유발된 파티클 생성이 최소화된다. 또한, 도시된 바와 같이, 도웰들 (432) 및 슬롯들 (444) 이 제 1 시일 (seal) 또는 O-링 (460) 과 제 2 시일 또는 O-링 (464) 사이에 (즉, 방사상으로) 위치된다. 따라서, 도웰들 (432) 과 슬롯들 (444) 사이의 콘택트에 의해 생성된 모든 파티클들은 제 1 O-링 (460) 과 제 2 O-링 (464) 사이에 시일링된다.
클록 가능한 페데스탈 (420) 이 목표된 위치에 있을 때, 클록 가능한 페데스탈 (420) 이 후속 운동 및 오정렬을 방지하기 위해 프로세스 모듈 (400) 에 (예를 들어, 페데스탈 베이스 (448) 에) 고정될 수도 있다. 예를 들면, 클록 가능한 페데스탈 어셈블리 (404) 는 클록 가능한 페데스탈 (420) 을 페데스탈 베이스 (448) 에 클램핑하도록 (clamp) 구성된 클램프 어셈블리 (468) 를 포함할 수도 있다. 예시적인 실시 예에서, 클램프 어셈블리 (468) 는 페데스탈 베이스 (448) 아래에 스템 (440) 의 일부를 둘러싸는 제 1 (예를 들어, 하부) 클램핑 플레이트 (472) 및 제 2 (예를 들어, 상부) 클램핑 플레이트 (476) 를 포함한다. 일부 실시 예들에서, 제 2 클램핑 플레이트 (476) 는 선택 가능하고 생략될 수도 있다.
제 1 클램핑 플레이트 (472) 가 클록 가능한 페데스탈 (420) 을 하향 (즉, 페데스탈 베이스 (448) 로부터 멀어지는 방향으로) 바이어스하도록 (bias) 구성된다. 예를 들면, 클램핑 링 (480) 은 스템 (440) 을 둘러싸고 제 1 클램핑 플레이트 (472) 가 클램핑 링 (480) 상에 지지된다. 일 실시 예에서, 클램핑 링 (480) 이 스템 (440) 의 홈 (484) 내에 배치되고 유지된다. 따라서, 클램핑 링 (480) 이 하향으로 바이어스될 때, 클램핑 링 (480) 및 스템 (440) 이 하향으로 당겨진다. 일부 실시 예들에서, 클램핑 링 (480) 이 제 1 클램핑 플레이트 (472) 의 일체형 피처일 수도 있다. 일부 실시 예들에서, 클램핑 링 (480) 이 스템 (440) 의 일체형 피처일 수도 있다.
도시된 바와 같이, 클램핑 어셈블리 (468) 는 스크류 (screw) (488) 와 같은 하나 이상의 바이어싱 메커니즘들을 포함한다. 일부 실시 예들에서, 스크류 (488) 는 제 1 클램핑 플레이트 (472) 를 통해 제 2 클램핑 플레이트 (476) 내에 규정된 포켓 (492) 내로 상향으로 통과한다. 제 2 클램핑 플레이트 (476) 가 생략된 실시 예들에서, 스크류 (488) 는 페데스탈 베이스 (448) 의 하부 표면에 콘택트한다. 일부 실시 예들에서, 스크류 (488) 가 조여짐에 따라, 제 1 클램핑 플레이트 (472) 가 페데스탈 베이스 (448) 로부터 하향으로 당겨지거나/하향으로 가압하도록 스크류 (488) 가 구성되고, 이는 결국 클램핑 링 (480), 스템 (440), 및 클록 가능한 페데스탈 (420) 로 하여금 하향으로 당겨지고 페데스탈 베이스 (448) 에 클램핑되게 한다. 즉, 페데스탈 베이스 (448) 가 페데스탈 베이스 (448) 에 대해 클록 가능한 페데스탈 (420) 을 고정하도록 하부 플레이트 (436) 와 제 2 클램핑 플레이트 (476) 사이에 클램핑된다.
스크류 (488) 의 클램핑 (예를 들어, 상부) 단부 (496) 는 제 2 클램핑 플레이트 (476) 또는 페데스탈 베이스 (448) 에 대한 클램핑력을 최대화하기 위해 평평하다 (또는 대체로 평평하다). 또한, 평평한 클램핑 단부 (496) 는 클록 가능한 페데스탈 (420) 의 운동을 최소화하기 위해 스크류 (488) 와 제 2 클램핑 플레이트 (476) 사이의 표면적을 증가시킨다. 실시 예들에서, 스크류 (488) 는 윤활유를 포함하지 않는다. 스크류 (488) 의 스레드들 (threads) 은 골링 (galling) 을 감소시키기 위해 코팅 또는 도금 (예를 들어, 은, 테플론, 등) 을 포함할 수도 있다.
전술한 기술은 본질적으로 단지 예시이고, 어떠한 방식으로도 본 개시, 이의 적용 예, 또는 사용들을 제한하도록 의도되지 않는다. 본 개시의 광범위한 교시들은 다양한 형태들로 구현될 수 있다. 따라서, 본 개시가 특정한 예들을 포함하지만, 본 개시의 진정한 범위는 다른 수정들이 도면들, 명세서, 및 이하의 청구항들의 연구 시 자명해질 것이기 때문에 이렇게 제한되지 않아야 한다. 방법의 하나 이상의 단계들은 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시 예들 각각이 특정한 피처들을 갖는 것으로 상기 기술되었지만, 본 개시의 임의의 실시 예에 대해 기술된 이들 피처들 중 임의의 하나 이상의 피처들은, 조합이 명시적으로 기술되지 않더라도 임의의 다른 실시 예들의 피처들에서 그리고/또는 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시 예들은 상호 배타적이지 않고, 하나 이상의 실시 예들의 다른 실시 예들과의 치환들이 본 개시의 범위 내에 남는다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, “연결된 (connected)”, “인게이지된 (engaged)”, “커플링된 (coupled)”, “인접한 (adjacent)”, “옆에 (next to)”, “~의 상단에 (on top of)”, “위에 (above)”, “아래에 (below)”, 및 “배치된 (disposed)”을 포함하는, 다양한 용어들을 사용하여 기술된다. “직접적 (direct)”인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 개시에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트들이 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에 사용된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, “적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C”를 의미하는 것으로 해석되지 않아야 한다.
일부 구현 예들에서, 제어기는 상기 기술된 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에, 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치와 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 “제어기”로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드 록들 내외로의 웨이퍼 이송들과 같이, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고 (enable), 엔드포인트 측정들을 인에이블하는, 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시 예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현 예들에서, 시스템과 통합되거나, 시스템에 커플링되거나, 그렇지 않으면 시스템에 네트워킹되거나, 또는 이들의 조합으로될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 팹 호스트 컴퓨터 시스템의 전부 또는 일부이거나 “클라우드” 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하거나, 과거 제조 동작들의 이력을 조사하거나, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하거나, 현 프로세싱의 파라미터들을 변경하거나, 현 프로세싱을 따르는 프로세싱 단계들을 설정하거나, 새로운 프로세스를 시작하기 위해서, 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 가 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안 수행될 프로세싱 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성되는 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서 상기 기술된 바와 같이, 제어기는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (Physical Vapor Deposition) 챔버 또는 모듈, CVD (Chemical Vapor Deposition) 챔버 또는 모듈, ALD 챔버 또는 모듈, ALE (Atomic Layer Etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로드 포트들로 웨이퍼들의 컨테이너들을 운동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기, 또는 툴들 중 하나 이상과 통신할 수도 있다.

Claims (20)

  1. 기판 프로세싱 시스템의 프로세싱 스테이션에서 기판을 지지하도록 구성된 클록 가능한 페데스탈 (clockable pedestal) 에 있어서,
    베이스플레이트;
    상기 베이스플레이트로부터 제 1 방향으로 연장하는 스템; 및
    클록 가능한 페데스탈로부터 상기 제 1 방향으로 연장하는 상기 스템 주위에 배치되는 복수의 도웰들 (dowels) 에 있어서, 상기 복수의 도웰들은 적어도 제 1 도웰, 제 2 도웰, 및 제 3 도웰을 포함하고,
    상기 복수의 도웰들 각각은 상기 프로세싱 스테이션의 제 1 표면에서의 복수의 슬롯들의 각각의 슬롯에 삽입되도록 구성되고, 상기 복수의 슬롯들은 제 1 슬롯, 제 2 슬롯, 및 제 3 슬롯을 포함하고, 상기 제 1 슬롯의 폭은 상기 제 2 슬롯 및 상기 제 3 슬롯 각각의 폭보다 크고, 그리고
    상기 제 1 도웰의 직경은 상기 제 2 도웰 및 상기 제 3 도웰 각각의 직경들보다 크고, 상기 제 1 도웰의 상기 직경은 상기 제 1 슬롯의 상기 폭보다 작고 상기 제 2 슬롯 및 상기 제 3 슬롯의 상기 폭들보다 큰, 상기 복수의 도웰들을 포함하는, 클록 가능한 페데스탈.
  2. 제 1 항에 있어서,
    상기 제 1 도웰의 상기 직경은 상기 제 1 슬롯의 상기 폭의 70 내지 80 %인, 클록 가능한 페데스탈.
  3. 제 1 항에 있어서,
    상기 복수의 도웰들은 상기 스템 주위에 원주방향으로 균일하게 이격되는, 클록 가능한 페데스탈.
  4. 제 1 항에 있어서,
    상기 클록 가능한 페데스탈은 상기 베이스플레이트 아래의 상기 스템 주위에 배치되는 하단 플레이트를 포함하고, 상기 도웰들은 상기 하단 플레이트로부터 하향 연장하는, 클록 가능한 페데스탈.
  5. 제 1 항에 있어서,
    상기 제 2 도웰 및 상기 제 3 도웰의 상기 직경들은 동일하고 상기 제 2 슬롯 및 상기 제 3 슬롯의 상기 폭들은 동일한, 클록 가능한 페데스탈.
  6. 제 1 항에 있어서,
    상기 제 1 도웰의 상기 직경은 상기 제 1 슬롯의 상기 폭보다 적어도 24 % 작고 상기 제 2 슬롯 및 상기 제 3 슬롯의 폭들보다 적어도 5 % 큰, 클록 가능한 페데스탈.
  7. 제 6 항에 있어서,
    상기 제 2 도웰 및 상기 제 3 도웰의 상기 직경들은 각각 상기 제 2 슬롯 및 상기 제 3 슬롯의상기 폭들보다 대략 34 내지 35 % 작은, 클록 가능한 페데스탈.
  8. 제 1 항에 있어서,
    상기 제 1 슬롯 내의 상기 제 1 도웰의 운동 (movement) 의 범위는 x 방향으로 적어도 +/- 0.76 mm인, 클록 가능한 페데스탈.
  9. 제 1 항에 있어서,
    상기 프로세싱 스테이션 내에 설치되면 상기 클록 가능한 페데스탈의 운동의 범위는 x 방향과 상기 x 방향에 수직인 y 방향 각각으로 적어도 +/- 0.76 mm인, 클록 가능한 페데스탈.
  10. 복수의 프로세싱 스테이션들을 포함하고, 상기 복수의 프로세싱 스테이션들의 각각의 스테이션들에 배치된 적어도 4 개의 제 1 항에 기재된 클록 가능한 페데스탈들을 더 포함하는, 프로세스 모듈.
  11. 기판 프로세싱 시스템의 프로세스 모듈에서 기판을 지지하도록 구성된 클록 가능한 페데스탈 어셈블리에 있어서,
    클록 가능한 페데스탈을 포함하고,
    상기 클록 가능한 페데스탈은,
    베이스플레이트,
    상기 베이스플레이트의 방사상으로 외측 에지에 규정된 복수의 정렬 피처들 (features),
    상기 베이스플레이트로부터 하향 연장하는 스템, 및
    상기 스템 주위에 배치된 제 1 도웰, 제 2 도웰, 및 제 3 도웰을 포함하는 복수의 도웰들을 포함하고,
    상기 제 1 도웰, 상기 제 2 도웰, 및 상기 제 3 도웰은 상기 프 로세스 모듈의 제 1 표면에서 각각 제 1 슬롯, 제 2 슬롯, 및 제 3 슬롯을 포함하는 복수의 슬롯들과 정렬되고 이에 의해 수용되도록 구성되고,
    상기 제 1 도웰의 직경은 상기 제 2 도웰 및 상기 제 3 도웰 각 각의 직경들보다 크고, 상기 제 1 도웰의 상기 직경은 상기 제 1 슬롯의 폭보다 작고 상기 제 2 슬롯 및 상기 제 3 슬롯의 폭들보다 크고, 그리고
    상기 복수의 도웰들 및 상기 복수의 슬롯들은 (i) 상기 클록 가능한 페데스탈 및 (ii) 상기 복수의 정렬 피처들의 클로킹 (clocking) 을 허용하도록 사이즈가 결정되는 (sized), 클록 가능한 페데스탈 어셈블리.
  12. 제 11 항에 있어서,
    상기 복수의 정렬 피처들은 상기 베이스플레이트의 방사상으로 외측 에지에 규정된 복수의 노치들을 포함하는, 클록 가능한 페데스탈 어셈블리.
  13. 제 11 항에 있어서,
    상기 클록 가능한 페데스탈은 상기 베이스플레이트 아래의 상기 스템 주위에 배치된 하단 플레이트를 포함하고, 그리고 상기 복수의 도웰들은 상기 하단 플레이트로부터 연장하는, 클록 가능한 페데스탈 어셈블리.
  14. 제 13 항에 있어서,
    상기 하단 플레이트와 상기 제 1 표면 사이에 배치된 제 1 O-링 및 제 2 O-링을 더 포함하고, 상기 복수의 도웰들은 상기 제 1 O-링과 상기 제 2 O-링 사이에 위치되는, 클록 가능한 페데스탈 어셈블리.
  15. 제 11 항에 있어서,
    상기 제 2 도웰 및 상기 제 3 도웰의 상기 직경들은 동일하고 상기 제 2 슬롯 및 상기 제 3 슬롯의 상기 폭들은 동일한, 클록 가능한 페데스탈 어셈블리.
  16. 제 11 항에 있어서,
    상기 제 1 도웰의 상기 직경은 상기 제 1 슬롯의 상기 폭보다 대략 24 내지 25 % 작은, 클록 가능한 페데스탈 어셈블리.
  17. 제 16 항에 있어서,
    상기 제 2 도웰 및 상기 제 3 도웰의 상기 직경들은 각각 상기 제 2 슬롯 및 상기 제 3 슬롯의 상기 폭들보다 대략 34 내지 35 % 작은, 클록 가능한 페데스탈 어셈블리.
  18. 제 11 항에 있어서,
    상기 프로세스 모듈 내에 설치될 때 상기 클록 가능한 페데스탈의 운동의 범위는 x 방향 및 상기 x 방향에 수직인 y 방향 각각으로 적어도 +/- 0.76 mm인, 클록 가능한 페데스탈 어셈블리.
  19. 제 11 항에 있어서,
    상기 프로세스 모듈의 페데스탈 베이스에 상기 클록 가능한 페데스탈을 클램핑하도록 (clamp) 구성된 클램프 어셈블리를 더 포함하는, 클록 가능한 페데스탈 어셈블리.
  20. 복수의 프로세싱 스테이션들을 포함하고, 상기 복수의 프로세싱 스테이션들의 각각의 스테이션들에 배치된 적어도 4 개의 제 11 항에 기재된 클록 가능한 페데스탈들을 더 포함하는, 프로세스 모듈.
KR1020217038283A 2021-08-14 2021-10-19 반도체 제조 툴들에서 사용하기 위한 클록 가능한 (clockable) 기판 프로세싱 페데스탈 KR102614741B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237043003A KR20230172044A (ko) 2021-08-14 2021-10-19 반도체 제조 툴들에서 사용하기 위한 클록 가능한 (clockable) 기판 프로세싱 페데스탈

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IN202111036892 2021-08-14
IN202111036892 2021-08-14
PCT/US2021/055541 WO2023022742A1 (en) 2021-08-14 2021-10-19 Clockable substrate processing pedestal for use in semiconductor fabrication tools

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237043003A Division KR20230172044A (ko) 2021-08-14 2021-10-19 반도체 제조 툴들에서 사용하기 위한 클록 가능한 (clockable) 기판 프로세싱 페데스탈

Publications (2)

Publication Number Publication Date
KR20230029481A true KR20230029481A (ko) 2023-03-03
KR102614741B1 KR102614741B1 (ko) 2023-12-14

Family

ID=85240941

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217038283A KR102614741B1 (ko) 2021-08-14 2021-10-19 반도체 제조 툴들에서 사용하기 위한 클록 가능한 (clockable) 기판 프로세싱 페데스탈
KR1020237043003A KR20230172044A (ko) 2021-08-14 2021-10-19 반도체 제조 툴들에서 사용하기 위한 클록 가능한 (clockable) 기판 프로세싱 페데스탈

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020237043003A KR20230172044A (ko) 2021-08-14 2021-10-19 반도체 제조 툴들에서 사용하기 위한 클록 가능한 (clockable) 기판 프로세싱 페데스탈

Country Status (4)

Country Link
KR (2) KR102614741B1 (ko)
CN (1) CN117836924A (ko)
TW (1) TW202308026A (ko)
WO (1) WO2023022742A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143082A (en) * 1998-10-08 2000-11-07 Novellus Systems, Inc. Isolation of incompatible processes in a multi-station processing chamber
US6241825B1 (en) * 1999-04-16 2001-06-05 Cutek Research Inc. Compliant wafer chuck
US20060112881A1 (en) * 2003-05-22 2006-06-01 Johannes Kaeppeler CVD coating device
KR100736300B1 (ko) * 2001-10-19 2007-07-06 에이에스엠엘 유에스, 인크. 웨이퍼 취급 시스템 및 리소그래피 패터닝에 사용되는 방법
KR20190026898A (ko) * 2016-07-13 2019-03-13 실트로닉 아게 에피택시 반응기에서의 반도체 웨이퍼를 취급하는 장치 및 에피택셜 층을 갖는 반도체 웨이퍼를 제조하는 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6722642B1 (en) * 2002-11-06 2004-04-20 Tokyo Electron Limited High pressure compatible vacuum chuck for semiconductor wafer including lift mechanism
TW201134971A (en) * 2010-04-14 2011-10-16 Hon Hai Prec Ind Co Ltd Sputtering bracket and sputtering machine
KR102296804B1 (ko) * 2014-07-03 2021-08-31 뉴포트 코포레이션 다축 포지셔닝 장치
CN106252472B (zh) * 2016-08-31 2019-10-25 山东浪潮华光光电子股份有限公司 一种辅助用于GaAs基LED芯片减薄前去蜡的工装夹具及其工作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143082A (en) * 1998-10-08 2000-11-07 Novellus Systems, Inc. Isolation of incompatible processes in a multi-station processing chamber
US6241825B1 (en) * 1999-04-16 2001-06-05 Cutek Research Inc. Compliant wafer chuck
KR100736300B1 (ko) * 2001-10-19 2007-07-06 에이에스엠엘 유에스, 인크. 웨이퍼 취급 시스템 및 리소그래피 패터닝에 사용되는 방법
US20060112881A1 (en) * 2003-05-22 2006-06-01 Johannes Kaeppeler CVD coating device
KR20190026898A (ko) * 2016-07-13 2019-03-13 실트로닉 아게 에피택시 반응기에서의 반도체 웨이퍼를 취급하는 장치 및 에피택셜 층을 갖는 반도체 웨이퍼를 제조하는 방법

Also Published As

Publication number Publication date
TW202308026A (zh) 2023-02-16
WO2023022742A1 (en) 2023-02-23
CN117836924A (zh) 2024-04-05
KR102614741B1 (ko) 2023-12-14
KR20230172044A (ko) 2023-12-21

Similar Documents

Publication Publication Date Title
TWI763969B (zh) 用於電漿處理中之均勻性控制的漸縮上電極
US11069553B2 (en) Electrostatic chuck with features for preventing electrical arcing and light-up and improving process uniformity
KR102458699B1 (ko) 개선된 프로세스 균일도를 갖는 기판 지지부
KR20200116161A (ko) 세라믹 베이스플레이트들을 갖는 멀티-플레이트 정전 척들
KR102627019B1 (ko) 작은 갭을 갖는 핀 리프터 어셈블리
KR102521717B1 (ko) 아킹 (arcing) 을 감소시키기 위한 헬륨 플러그 설계
US10707113B2 (en) End effector assembly for clean/dirty substrate handling
KR20180046867A (ko) 개방 볼륨 이퀄라이제이션 통로들 및 측면 밀폐부를 가진 평면형 기판 에지 콘택트
US20220282380A1 (en) Pedestal setup using camera wafer
US20170332481A1 (en) Connections between laminated heater and heater voltage inputs
KR102614741B1 (ko) 반도체 제조 툴들에서 사용하기 위한 클록 가능한 (clockable) 기판 프로세싱 페데스탈
KR20210038993A (ko) 연장된 수명을 갖는 한정 링
US20230253193A1 (en) Substrate support with uniform temperature across a substrate
US20230133798A1 (en) Cooled edge ring with integrated seals
US10764966B2 (en) Laminated heater with different heater trace materials
WO2023114082A1 (en) Improved thermal and electrical interface between parts in an etch chamber
WO2024010887A1 (en) Improved pedestals for substrate processing systems
KR20230078792A (ko) 연장된 정전 척 (electrostatic chuck) 전극을 갖는 고온 페데스탈
KR20220024568A (ko) 기판 프로세싱 시스템들을 위한 감소된 직경 캐리어 링 하드웨어
KR20210109640A (ko) 다운스트림 플라즈마를 위한 듀얼 이온 필터를 포함하는 기판 프로세싱 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant